JP2003086803A - 薄膜半導体素子の製造方法 - Google Patents
薄膜半導体素子の製造方法Info
- Publication number
- JP2003086803A JP2003086803A JP2001271463A JP2001271463A JP2003086803A JP 2003086803 A JP2003086803 A JP 2003086803A JP 2001271463 A JP2001271463 A JP 2001271463A JP 2001271463 A JP2001271463 A JP 2001271463A JP 2003086803 A JP2003086803 A JP 2003086803A
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- insulating film
- manufacturing
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 薄膜トランジスタにおいて、ゲート絶縁膜の
絶縁耐圧の低下を防止し、且つ、製造工程数を少なくす
る。 【解決手段】 絶縁基板２１の上面にＣｒ等からなる金
属膜３１を成膜する。次に、アルカリ溶液処理を施し、
金属膜３１の表面状態を改善する。次に、金属膜３１を
パターニングすると、ゲート電極２２が形成される。次
に、その上面全体に窒化シリコンからなるゲート絶縁膜
２３を成膜する。この場合、ゲート電極２２の表面状態
は改善されているので、ゲート電極２２の表面状態に起
因するゲート絶縁膜２３の絶縁耐圧の低下を防止するこ
とができる。この結果、ゲート電極２２の表面に陽極酸
化膜を形成して、ゲート絶縁膜２３の絶縁耐圧の低下を
防止する場合と比較して、製造工程数を少なくすること
ができる。
絶縁耐圧の低下を防止し、且つ、製造工程数を少なくす
る。 【解決手段】 絶縁基板２１の上面にＣｒ等からなる金
属膜３１を成膜する。次に、アルカリ溶液処理を施し、
金属膜３１の表面状態を改善する。次に、金属膜３１を
パターニングすると、ゲート電極２２が形成される。次
に、その上面全体に窒化シリコンからなるゲート絶縁膜
２３を成膜する。この場合、ゲート電極２２の表面状態
は改善されているので、ゲート電極２２の表面状態に起
因するゲート絶縁膜２３の絶縁耐圧の低下を防止するこ
とができる。この結果、ゲート電極２２の表面に陽極酸
化膜を形成して、ゲート絶縁膜２３の絶縁耐圧の低下を
防止する場合と比較して、製造工程数を少なくすること
ができる。
Description
【０００１】
【発明の属する技術分野】この発明は、薄膜トランジス
タ等の薄膜半導体素子の製造方法に関する。
タ等の薄膜半導体素子の製造方法に関する。
【０００２】
【従来の技術】薄膜半導体素子の１つとして、薄膜トラ
ンジスタが知られている。図１０は従来の薄膜トランジ
スタの一例の断面図を示したものである。この薄膜トラ
ンジスタでは、ガラス等からなる絶縁基板１の上面にＣ
ｒからなるゲート電極２を含むゲート配線（図示せず）
が形成されている。ゲート電極２を含むゲート配線の表
面には陽極酸化膜３が形成され、その上面全体には窒化
シリコンからなるゲート絶縁膜４が形成されている。こ
の場合、陽極酸化膜３は、ゲート電極２を含むゲート配
線の表面状態に起因するゲート絶縁膜４の絶縁耐圧の低
下を防止するためのものである。
ンジスタが知られている。図１０は従来の薄膜トランジ
スタの一例の断面図を示したものである。この薄膜トラ
ンジスタでは、ガラス等からなる絶縁基板１の上面にＣ
ｒからなるゲート電極２を含むゲート配線（図示せず）
が形成されている。ゲート電極２を含むゲート配線の表
面には陽極酸化膜３が形成され、その上面全体には窒化
シリコンからなるゲート絶縁膜４が形成されている。こ
の場合、陽極酸化膜３は、ゲート電極２を含むゲート配
線の表面状態に起因するゲート絶縁膜４の絶縁耐圧の低
下を防止するためのものである。
【０００３】ゲート電極２上におけるゲート絶縁膜４の
上面の所定の箇所には真性アモルファスシリコンからな
る半導体薄膜５が形成されている。半導体薄膜５の上面
ほぼ中央部には窒化シリコンからなるチャネル保護膜６
が形成されている。チャネル保護膜６の上面両側および
その両側における半導体薄膜５の上面にはｎ型アモルフ
ァスシリコンからなるオーミックコンタクト層７、８が
形成されている。オーミックコンタクト層７、８の各上
面およびゲート絶縁膜４の上面の各所定の箇所にはＡｌ
やＣｒ等からなるソース電極９およびドレイン電極１０
が形成されている。
上面の所定の箇所には真性アモルファスシリコンからな
る半導体薄膜５が形成されている。半導体薄膜５の上面
ほぼ中央部には窒化シリコンからなるチャネル保護膜６
が形成されている。チャネル保護膜６の上面両側および
その両側における半導体薄膜５の上面にはｎ型アモルフ
ァスシリコンからなるオーミックコンタクト層７、８が
形成されている。オーミックコンタクト層７、８の各上
面およびゲート絶縁膜４の上面の各所定の箇所にはＡｌ
やＣｒ等からなるソース電極９およびドレイン電極１０
が形成されている。
【０００４】
【発明が解決しようとする課題】ところで、従来のこの
ような薄膜トランジスタでは、ゲート絶縁膜４の絶縁耐
圧の低下を防止するために、ゲート電極２を含むゲート
配線の表面に陽極酸化膜３を形成しているので、陽極酸
化処理を行うこととなる。しかしながら、例えば、ゲー
ト配線の一端部に接続された接続パッドの表面に陽極酸
化膜を形成しないというように、局部的に陽極酸化膜を
形成しない場合には、この陽極酸化膜を形成しない部分
をフォトレジスト膜で覆い、この状態で陽極酸化処理を
行うことになるので、フォトレジスト膜形成工程、その
パターン工程およびその剥離工程が必要となり、製造工
程数が多くなってしまうという問題があった。この発明
の課題は、ゲート絶縁膜等の絶縁膜の絶縁耐圧の低下を
防止し、且つ、製造工程数を少なくすることである。
ような薄膜トランジスタでは、ゲート絶縁膜４の絶縁耐
圧の低下を防止するために、ゲート電極２を含むゲート
配線の表面に陽極酸化膜３を形成しているので、陽極酸
化処理を行うこととなる。しかしながら、例えば、ゲー
ト配線の一端部に接続された接続パッドの表面に陽極酸
化膜を形成しないというように、局部的に陽極酸化膜を
形成しない場合には、この陽極酸化膜を形成しない部分
をフォトレジスト膜で覆い、この状態で陽極酸化処理を
行うことになるので、フォトレジスト膜形成工程、その
パターン工程およびその剥離工程が必要となり、製造工
程数が多くなってしまうという問題があった。この発明
の課題は、ゲート絶縁膜等の絶縁膜の絶縁耐圧の低下を
防止し、且つ、製造工程数を少なくすることである。
【０００５】
【課題を解決するための手段】請求項１に記載の発明
は、基板上に金属膜を成膜し、前記金属膜の表面に表面
状態改善処理を施し、前記金属膜をパターニングして金
属パターンを形成し、前記金属パターンを含む前記基板
上に絶縁膜を形成し、前記絶縁膜上に半導体薄膜を形成
することを特徴とするものである。請求項２に記載の発
明は、請求項１に記載の発明において、前記表面状態改
善処理は前記金属膜の表面にアルカリ溶液処理を施すこ
とにより行うことを特徴とするものである。請求項３に
記載の発明は、請求項１に記載の発明において、前記絶
縁膜は、純水を用いた接触角が前記金属膜の成膜直後、
または金属パターン形成直後とほぼ同じ値の状態で形成
することを特徴とするものである。請求項４に記載の発
明は、請求項１に記載の発明において、前記絶縁膜は、
純水を用いた接触角が１０゜未満の状態で形成すること
を特徴とするものである。請求項５に記載の発明は、請
求項１に記載の発明において、前記金属膜はＣｒ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｃｕのいずれかにより成膜することを
特徴とするものである。請求項６に記載の発明は、請求
項１に記載の発明において、前記金属パターンはゲート
電極を含む配線であることを特徴とするものである。請
求項７に記載の発明は、請求項１に記載の発明におい
て、前記絶縁膜はゲート絶縁膜であることを特徴とする
ものである。請求項８に記載の発明は、請求項１に記載
の発明において、前記絶縁膜は窒化シリコンからなるこ
とを特徴とするものである。請求項９に記載の発明は、
請求項１に記載の発明において、前記絶縁膜の膜厚は４
０００Å程度であることを特徴とするものである。請求
項１０に記載の発明は、請求項１に記載の発明におい
て、前記絶縁膜の膜厚は２５００Å程度であることを特
徴とするものである。請求項１１に記載の発明は、請求
項１記載の発明において、前記半導体素子は薄膜トラン
ジスタであることを特徴とするものである。請求項１２
に記載の発明は、請求項１に記載の発明において、前記
半導体素子はフォトセンサであることを特徴とするもの
である。そして、この発明によれば、基板上に成膜され
た金属膜の表面に表面状態改善処理を施しているので、
その後に、金属膜をパターニングしてなる金属パターン
を含む基板上に絶縁膜を形成しても、金属パターンの表
面状態に起因する絶縁膜の絶縁耐圧の低下を防止するこ
とができ、従って従来のフォトレジスト膜形成等のフォ
トリソグラフィ工程を含む陽極酸化処理工程が不要とな
り、製造工程数を少なくすることができる。
は、基板上に金属膜を成膜し、前記金属膜の表面に表面
状態改善処理を施し、前記金属膜をパターニングして金
属パターンを形成し、前記金属パターンを含む前記基板
上に絶縁膜を形成し、前記絶縁膜上に半導体薄膜を形成
することを特徴とするものである。請求項２に記載の発
明は、請求項１に記載の発明において、前記表面状態改
善処理は前記金属膜の表面にアルカリ溶液処理を施すこ
とにより行うことを特徴とするものである。請求項３に
記載の発明は、請求項１に記載の発明において、前記絶
縁膜は、純水を用いた接触角が前記金属膜の成膜直後、
または金属パターン形成直後とほぼ同じ値の状態で形成
することを特徴とするものである。請求項４に記載の発
明は、請求項１に記載の発明において、前記絶縁膜は、
純水を用いた接触角が１０゜未満の状態で形成すること
を特徴とするものである。請求項５に記載の発明は、請
求項１に記載の発明において、前記金属膜はＣｒ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｃｕのいずれかにより成膜することを
特徴とするものである。請求項６に記載の発明は、請求
項１に記載の発明において、前記金属パターンはゲート
電極を含む配線であることを特徴とするものである。請
求項７に記載の発明は、請求項１に記載の発明におい
て、前記絶縁膜はゲート絶縁膜であることを特徴とする
ものである。請求項８に記載の発明は、請求項１に記載
の発明において、前記絶縁膜は窒化シリコンからなるこ
とを特徴とするものである。請求項９に記載の発明は、
請求項１に記載の発明において、前記絶縁膜の膜厚は４
０００Å程度であることを特徴とするものである。請求
項１０に記載の発明は、請求項１に記載の発明におい
て、前記絶縁膜の膜厚は２５００Å程度であることを特
徴とするものである。請求項１１に記載の発明は、請求
項１記載の発明において、前記半導体素子は薄膜トラン
ジスタであることを特徴とするものである。請求項１２
に記載の発明は、請求項１に記載の発明において、前記
半導体素子はフォトセンサであることを特徴とするもの
である。そして、この発明によれば、基板上に成膜され
た金属膜の表面に表面状態改善処理を施しているので、
その後に、金属膜をパターニングしてなる金属パターン
を含む基板上に絶縁膜を形成しても、金属パターンの表
面状態に起因する絶縁膜の絶縁耐圧の低下を防止するこ
とができ、従って従来のフォトレジスト膜形成等のフォ
トリソグラフィ工程を含む陽極酸化処理工程が不要とな
り、製造工程数を少なくすることができる。
【０００６】
【発明の実施の形態】図１はこの発明の一実施形態にお
ける製造方法により製造された薄膜トランジスタの断面
図を示したものである。この薄膜トランジスタでは、ガ
ラス等からなる絶縁基板２１の上面にＣｒ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｃｕ等からなるゲート電極２２を含むゲート
配線（図示せず）が形成され、その上面全体に窒化シリ
コンからなるゲート絶縁膜２３が形成されている。
ける製造方法により製造された薄膜トランジスタの断面
図を示したものである。この薄膜トランジスタでは、ガ
ラス等からなる絶縁基板２１の上面にＣｒ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｃｕ等からなるゲート電極２２を含むゲート
配線（図示せず）が形成され、その上面全体に窒化シリ
コンからなるゲート絶縁膜２３が形成されている。
【０００７】この場合、ゲート電極２２を含むゲート配
線の表面には陽極酸化膜は形成されていない。ただし、
後で説明するように、ゲート絶縁膜２３を形成する前
に、ゲート電極２２を含むゲート配線の表面に表面状態
改善処理が施されており、これによりゲート電極２２を
含むゲート配線の表面状態に起因するゲート絶縁膜２３
の絶縁耐圧の低下が防止されている。
線の表面には陽極酸化膜は形成されていない。ただし、
後で説明するように、ゲート絶縁膜２３を形成する前
に、ゲート電極２２を含むゲート配線の表面に表面状態
改善処理が施されており、これによりゲート電極２２を
含むゲート配線の表面状態に起因するゲート絶縁膜２３
の絶縁耐圧の低下が防止されている。
【０００８】ゲート電極２２上におけるゲート絶縁膜２
３の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜２４が形成されている。半導体薄膜２
４の上面ほぼ中央部には窒化シリコンからなるチャネル
保護膜２５が形成されている。チャネル保護膜２５の上
面両側およびその両側における半導体薄膜２４の上面に
はｎ型アモルファスシリコンからなるオーミックコンタ
クト層２６、２７が形成されている。オーミックコンタ
クト層２６、２７の各上面およびゲート絶縁膜２３の上
面の各所定の箇所にはＡｌやＣｒ等からなるソース電極
２８およびドレイン電極２９が形成されている。
３の上面の所定の箇所には真性アモルファスシリコンか
らなる半導体薄膜２４が形成されている。半導体薄膜２
４の上面ほぼ中央部には窒化シリコンからなるチャネル
保護膜２５が形成されている。チャネル保護膜２５の上
面両側およびその両側における半導体薄膜２４の上面に
はｎ型アモルファスシリコンからなるオーミックコンタ
クト層２６、２７が形成されている。オーミックコンタ
クト層２６、２７の各上面およびゲート絶縁膜２３の上
面の各所定の箇所にはＡｌやＣｒ等からなるソース電極
２８およびドレイン電極２９が形成されている。
【０００９】次に、図１に示す薄膜トランジスタの製造
方法について、図２を参照して説明する。まず、図２
（Ａ）に示すように、ガラス等からなる絶縁基板２１の
上面にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｕ等からなる金属膜
３１を成膜する。次に、金属膜３１の表面にアルカリ溶
液処理を施し、金属膜３１の表面状態を改善する。すな
わち、金属膜３１の表面状態は、後で説明するように、
成膜後から時間の経過に伴い悪化するが、アルカリ溶液
処理を施すと、成膜直後の状態に戻され、その後時間が
経過してもほとんど変化しない。
方法について、図２を参照して説明する。まず、図２
（Ａ）に示すように、ガラス等からなる絶縁基板２１の
上面にＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｕ等からなる金属膜
３１を成膜する。次に、金属膜３１の表面にアルカリ溶
液処理を施し、金属膜３１の表面状態を改善する。すな
わち、金属膜３１の表面状態は、後で説明するように、
成膜後から時間の経過に伴い悪化するが、アルカリ溶液
処理を施すと、成膜直後の状態に戻され、その後時間が
経過してもほとんど変化しない。
【００１０】次に、金属膜３１をエッチングしてパター
ニングすると、図２（Ｂ）に示すように、ゲート電極２
２を含むゲート配線（図示せず）が形成される。次に、
その上面全体に窒化シリコンからなるゲート絶縁膜２
３、真性アモルファスシリコン膜３２および窒化シリコ
ン膜を連続して成膜し、次いで窒化シリコン膜をエッチ
ングしてパターニングし、チャネル保護膜２５を形成す
る。次に、その上面全体にｎ型アモルファスシリコン膜
３３を成膜する。
ニングすると、図２（Ｂ）に示すように、ゲート電極２
２を含むゲート配線（図示せず）が形成される。次に、
その上面全体に窒化シリコンからなるゲート絶縁膜２
３、真性アモルファスシリコン膜３２および窒化シリコ
ン膜を連続して成膜し、次いで窒化シリコン膜をエッチ
ングしてパターニングし、チャネル保護膜２５を形成す
る。次に、その上面全体にｎ型アモルファスシリコン膜
３３を成膜する。
【００１１】次に、ｎ型アモルファスシリコン膜３３お
よび真性アモルファスシリコン膜３２をエッチングして
パターニングすると、図２（Ｃ）に示すように、半導体
薄膜２４およびオーミックコンタクト層２６、２７が形
成される。次に、その上面全体にＡｌやＣｒ等からなる
金属膜３４を成膜する。次に、金属膜３４をエッチング
してパターニングすると、図１に示すように、ソース電
極２８およびドレイン電極２９が形成される。
よび真性アモルファスシリコン膜３２をエッチングして
パターニングすると、図２（Ｃ）に示すように、半導体
薄膜２４およびオーミックコンタクト層２６、２７が形
成される。次に、その上面全体にＡｌやＣｒ等からなる
金属膜３４を成膜する。次に、金属膜３４をエッチング
してパターニングすると、図１に示すように、ソース電
極２８およびドレイン電極２９が形成される。
【００１２】このように、この薄膜トランジスタの製造
方法では、絶縁基板２１上に成膜された金属膜３１の表
面にアルカリ溶液処理を施してその表面状態を改善して
いるので、その後に、金属膜３１をパターニングしてな
るゲート電極２２等を含む絶縁基板２１上にゲート絶縁
膜２３を形成しても、ゲート電極２２等の表面状態に起
因するゲート絶縁膜２３の絶縁耐圧の低下を防止するこ
とができる。従って、従来のフォトレジスト膜形成等の
フォトリソグラフィ工程を含む陽極酸化処理工程が不要
となり、製造工程数を少なくすることができる。
方法では、絶縁基板２１上に成膜された金属膜３１の表
面にアルカリ溶液処理を施してその表面状態を改善して
いるので、その後に、金属膜３１をパターニングしてな
るゲート電極２２等を含む絶縁基板２１上にゲート絶縁
膜２３を形成しても、ゲート電極２２等の表面状態に起
因するゲート絶縁膜２３の絶縁耐圧の低下を防止するこ
とができる。従って、従来のフォトレジスト膜形成等の
フォトリソグラフィ工程を含む陽極酸化処理工程が不要
となり、製造工程数を少なくすることができる。
【００１３】次に、上記表面状態改善処理の実験結果に
ついて説明する。まず、図２（Ａ）を参照して説明する
と、ガラス基板２１の上面にＣｒからなる金属膜３１を
成膜しただけのもの、すなわち、アルカリ溶液処理を施
さないものを用意した。そして、金属膜３１の表面状態
の成膜後の経時変化を当該表面に対する純水の接触角と
して調べたところ、図３に示す結果が得られた。
ついて説明する。まず、図２（Ａ）を参照して説明する
と、ガラス基板２１の上面にＣｒからなる金属膜３１を
成膜しただけのもの、すなわち、アルカリ溶液処理を施
さないものを用意した。そして、金属膜３１の表面状態
の成膜後の経時変化を当該表面に対する純水の接触角と
して調べたところ、図３に示す結果が得られた。
【００１４】この図３から明らかなように、金属膜３１
の表面に対する純水の接触角は、成膜直後から急激に上
昇し、成膜から約２５時間経過した後において６０°程
度の付近で収束する。従って、アルカリ溶液処理を施さ
ない場合には、金属膜３１の表面状態は、成膜直後から
急激に悪化し、成膜後から約２５時間経過した後におい
てある悪化状態に収束する。
の表面に対する純水の接触角は、成膜直後から急激に上
昇し、成膜から約２５時間経過した後において６０°程
度の付近で収束する。従って、アルカリ溶液処理を施さ
ない場合には、金属膜３１の表面状態は、成膜直後から
急激に悪化し、成膜後から約２５時間経過した後におい
てある悪化状態に収束する。
【００１５】そこで、次に、図２（Ａ）を参照して説明
すると、ガラス基板２１の上面にＣｒからなる金属膜３
１を成膜し、この成膜から２５時間経過した後に、金属
膜３１の表面にアルカリ溶液処理を施したものを用意し
た。アルカリ溶液処理は、試料をアルカノールアミン１
０〜２０％、グライコールエーテル３０〜４０％および
純水４０〜５０％の溶液中（温度２８℃）に１００秒程
度浸漬する方法で行った。こようなアルカリ溶液処理を
行うと、金属膜３１表面の異物および自然酸化膜が除去
される。図４は、アルカリ溶液処理後の金属膜３１の表
面状態を示すもので、処理後の経過時間と純水を用いた
接触角（゜）との関係を示す。
すると、ガラス基板２１の上面にＣｒからなる金属膜３
１を成膜し、この成膜から２５時間経過した後に、金属
膜３１の表面にアルカリ溶液処理を施したものを用意し
た。アルカリ溶液処理は、試料をアルカノールアミン１
０〜２０％、グライコールエーテル３０〜４０％および
純水４０〜５０％の溶液中（温度２８℃）に１００秒程
度浸漬する方法で行った。こようなアルカリ溶液処理を
行うと、金属膜３１表面の異物および自然酸化膜が除去
される。図４は、アルカリ溶液処理後の金属膜３１の表
面状態を示すもので、処理後の経過時間と純水を用いた
接触角（゜）との関係を示す。
【００１６】この図４から明らかなように、金属膜３１
の表面に対する純水の接触角は、約５°程度の成膜直後
の状態に戻され、その後時間が経過してもほとんど変化
しない。アルカリ溶液処理後は、時間が経過しても接触
角が変化せず、良好な状態を維持しているのは、金属膜
３１表面に亜酸化膜が形成されている為と推測される。
このように、アルカリ溶液処理を施した場合には、金属
膜３１の表面状態は、成膜直後の状態に戻され、その後
時間が経過してもほとんど変化せず、改善されているこ
とが分かる。
の表面に対する純水の接触角は、約５°程度の成膜直後
の状態に戻され、その後時間が経過してもほとんど変化
しない。アルカリ溶液処理後は、時間が経過しても接触
角が変化せず、良好な状態を維持しているのは、金属膜
３１表面に亜酸化膜が形成されている為と推測される。
このように、アルカリ溶液処理を施した場合には、金属
膜３１の表面状態は、成膜直後の状態に戻され、その後
時間が経過してもほとんど変化せず、改善されているこ
とが分かる。
【００１７】次に、上記表面状態改善処理を施した薄膜
トランジスタの絶縁破壊試験結果について説明する。ま
ず、図２（Ａ）を参照して説明すると、ガラス基板２１
の上面にＣｒからなる金属膜３１を成膜し、この成膜か
ら２５時間経過した後に、アルカリ溶液処理を施し、次
いで図２（Ｂ）を参照して説明すると、窒化シリコンか
らなるゲート絶縁膜２３を膜厚４０００Å程度に成膜
し、以下、上記製造工程を経て製造した薄膜トランジス
タ（以下、本発明薄膜トランジスタという。）を用意し
た。
トランジスタの絶縁破壊試験結果について説明する。ま
ず、図２（Ａ）を参照して説明すると、ガラス基板２１
の上面にＣｒからなる金属膜３１を成膜し、この成膜か
ら２５時間経過した後に、アルカリ溶液処理を施し、次
いで図２（Ｂ）を参照して説明すると、窒化シリコンか
らなるゲート絶縁膜２３を膜厚４０００Å程度に成膜
し、以下、上記製造工程を経て製造した薄膜トランジス
タ（以下、本発明薄膜トランジスタという。）を用意し
た。
【００１８】また、比較のために、ガラス基板２１の上
面にＣｒからなる金属膜３１を成膜し、この成膜から２
５時間経過した後に、アルカリ溶液処理を施さずに、窒
化シリコンからなるゲート絶縁膜２３を膜厚４０００Å
程度に成膜し、以下、上記製造工程を経て製造した薄膜
トランジスタ（以下、比較薄膜トランジスタという。）
を用意した。
面にＣｒからなる金属膜３１を成膜し、この成膜から２
５時間経過した後に、アルカリ溶液処理を施さずに、窒
化シリコンからなるゲート絶縁膜２３を膜厚４０００Å
程度に成膜し、以下、上記製造工程を経て製造した薄膜
トランジスタ（以下、比較薄膜トランジスタという。）
を用意した。
【００１９】そして、本発明薄膜トランジスタの絶縁破
壊試験を行ったところ、図５に示す結果（ヒストグラ
ム）が得られ、比較薄膜トランジスタの絶縁破壊試験を
行ったところ、図６に示す結果が得られた。ただし、図
５および図６において、横軸は電界強度（ＭＶ／ｃｍ）
を表し、縦軸は頻度（％）を表している。
壊試験を行ったところ、図５に示す結果（ヒストグラ
ム）が得られ、比較薄膜トランジスタの絶縁破壊試験を
行ったところ、図６に示す結果が得られた。ただし、図
５および図６において、横軸は電界強度（ＭＶ／ｃｍ）
を表し、縦軸は頻度（％）を表している。
【００２０】さて、図６に示す比較薄膜トランジスタの
場合には、電界強度０．５ＭＶ／ｃｍ）以下において、
絶縁破壊の発生頻度は約５％である。これに対し、図５
に示す本発明薄膜トランジスタの場合には、電界強度
０．５ＭＶ／ｃｍ）以下において、絶縁破壊の発生は確
認されなかった。従って、本発明薄膜トランジスタの場
合には、アルカリ溶液処理により、ゲート絶縁膜２３の
絶縁破壊が抑制されていることが分かる。
場合には、電界強度０．５ＭＶ／ｃｍ）以下において、
絶縁破壊の発生頻度は約５％である。これに対し、図５
に示す本発明薄膜トランジスタの場合には、電界強度
０．５ＭＶ／ｃｍ）以下において、絶縁破壊の発生は確
認されなかった。従って、本発明薄膜トランジスタの場
合には、アルカリ溶液処理により、ゲート絶縁膜２３の
絶縁破壊が抑制されていることが分かる。
【００２１】次に、窒化シリコンからなるゲート絶縁膜
２３の膜厚を２５００Å程度として、上記と同様の絶縁
破壊試験を行ったところ、本発明薄膜トランジスタの場
合には、図７に示す結果が得られ、比較薄膜トランジス
タの場合には、図８に示す結果が得られた。
２３の膜厚を２５００Å程度として、上記と同様の絶縁
破壊試験を行ったところ、本発明薄膜トランジスタの場
合には、図７に示す結果が得られ、比較薄膜トランジス
タの場合には、図８に示す結果が得られた。
【００２２】さて、図８に示す比較薄膜トランジスタの
場合には、電界強度０．５ＭＶ／ｃｍ以下において、絶
縁破壊の発生頻度は約１０％である。これに対し、図７
に示す本発明薄膜トランジスタの場合には、電界強度
０．５ＭＶ／ｃｍ以下において、絶縁破壊の発生は確認
されなかった。従って、本発明薄膜トランジスタの場合
には、ゲート絶縁膜２３をある程度薄膜化しても、アル
カリ溶液処理により、ゲート絶縁膜２３の絶縁破壊が抑
制されていることが分かる。
場合には、電界強度０．５ＭＶ／ｃｍ以下において、絶
縁破壊の発生頻度は約１０％である。これに対し、図７
に示す本発明薄膜トランジスタの場合には、電界強度
０．５ＭＶ／ｃｍ以下において、絶縁破壊の発生は確認
されなかった。従って、本発明薄膜トランジスタの場合
には、ゲート絶縁膜２３をある程度薄膜化しても、アル
カリ溶液処理により、ゲート絶縁膜２３の絶縁破壊が抑
制されていることが分かる。
【００２３】なお、図３に示すアルカリ溶液処理を施さ
ない場合には、金属膜３１を成膜して０．５時間経過後
には、純水を用いた接触角は１０゜以上となっている
が、一旦、アルカリ溶液処理を施した場合には、図４に
示すように、純水を用いた接触角は１０゜未満を維持す
るので、このように、純水を用いた接触角が１０゜未満
の状態で、絶縁膜を形成するようにしても本発明の効果
を得ることができる。
ない場合には、金属膜３１を成膜して０．５時間経過後
には、純水を用いた接触角は１０゜以上となっている
が、一旦、アルカリ溶液処理を施した場合には、図４に
示すように、純水を用いた接触角は１０゜未満を維持す
るので、このように、純水を用いた接触角が１０゜未満
の状態で、絶縁膜を形成するようにしても本発明の効果
を得ることができる。
【００２４】ところで、比較薄膜トランジスタの電界強
度０．５ＭＶ／ｃｍ以下における絶縁破壊の発生頻度
は、図６に示すもの（ゲート絶縁膜２３の膜厚４０００
Å程度）の場合には約５％であるのに対し、図８に示す
もの（ゲート絶縁膜２３の膜厚２５００Å程度）の場合
には約１０％とその約２倍である。一方、本発明薄膜ト
ランジスタの場合には、ゲート絶縁膜２３の膜厚に関係
なく、電界強度０．５ＭＶ／ｃｍ）以下における絶縁破
壊の発生は確認されなかったのであるから、絶縁破壊抑
制効果はゲート絶縁膜２３の膜厚が薄いときほど顕著で
あるといえる。
度０．５ＭＶ／ｃｍ以下における絶縁破壊の発生頻度
は、図６に示すもの（ゲート絶縁膜２３の膜厚４０００
Å程度）の場合には約５％であるのに対し、図８に示す
もの（ゲート絶縁膜２３の膜厚２５００Å程度）の場合
には約１０％とその約２倍である。一方、本発明薄膜ト
ランジスタの場合には、ゲート絶縁膜２３の膜厚に関係
なく、電界強度０．５ＭＶ／ｃｍ）以下における絶縁破
壊の発生は確認されなかったのであるから、絶縁破壊抑
制効果はゲート絶縁膜２３の膜厚が薄いときほど顕著で
あるといえる。
【００２５】なお、上記において、純水による接触角は
Ｃｒの場合、約５゜であるが、この接触角は、材質によ
り相違するものであり、要は、アルカリ溶液処理によ
り、金属膜の成膜直後またはパターン形成直後と接触角
がほぼ同じとなるような表面状態に改善した上、絶縁膜
を形成すればよい。また、上記実施形態では、金属膜を
基板上に直接金属膜を成膜するものであるが、これに限
らず、基板上に絶縁膜や金属膜等の下地膜または中間膜
を形成し、該下地膜上または中間膜上に金属膜を形成す
る場合にも適用可能である。すなわち、本発明にいう基
板上とは、直接および間接を問わず、基板の上方を意味
するものである。
Ｃｒの場合、約５゜であるが、この接触角は、材質によ
り相違するものであり、要は、アルカリ溶液処理によ
り、金属膜の成膜直後またはパターン形成直後と接触角
がほぼ同じとなるような表面状態に改善した上、絶縁膜
を形成すればよい。また、上記実施形態では、金属膜を
基板上に直接金属膜を成膜するものであるが、これに限
らず、基板上に絶縁膜や金属膜等の下地膜または中間膜
を形成し、該下地膜上または中間膜上に金属膜を形成す
る場合にも適用可能である。すなわち、本発明にいう基
板上とは、直接および間接を問わず、基板の上方を意味
するものである。
【００２６】また、上記実施形態では、この発明を逆ス
タガー型の薄膜トランジスタに適用した場合について説
明したが、これに限らず、ダブルゲート型の薄膜トラン
ジスタや薄膜トランジスタ以外の薄膜半導体素子にも適
用することができる。
タガー型の薄膜トランジスタに適用した場合について説
明したが、これに限らず、ダブルゲート型の薄膜トラン
ジスタや薄膜トランジスタ以外の薄膜半導体素子にも適
用することができる。
【００２７】次に、ダブルゲート型の薄膜トランジスタ
の一例を、図９を参照して説明する。ガラス基板４１の
上面にはＣｒ等の遮光性金属からなるボトムゲート電極
４２を含むボトムゲート配線（図示せず）が形成され、
その上面全体には窒化シリコンからなるボトムゲート絶
縁膜４３が形成されている。この場合、ボトムゲート電
極４２を含むボトムゲート配線の表面状態は、アルカリ
溶液処理により、改善されている。従って、ボトムゲー
ト電極４２を含むボトムゲート配線の表面状態に起因す
るボトムゲート絶縁膜４３の絶縁耐圧の低下が防止され
ている。
の一例を、図９を参照して説明する。ガラス基板４１の
上面にはＣｒ等の遮光性金属からなるボトムゲート電極
４２を含むボトムゲート配線（図示せず）が形成され、
その上面全体には窒化シリコンからなるボトムゲート絶
縁膜４３が形成されている。この場合、ボトムゲート電
極４２を含むボトムゲート配線の表面状態は、アルカリ
溶液処理により、改善されている。従って、ボトムゲー
ト電極４２を含むボトムゲート配線の表面状態に起因す
るボトムゲート絶縁膜４３の絶縁耐圧の低下が防止され
ている。
【００２８】ボトムゲート電極４２上におけるボトムゲ
ート絶縁膜４３の上面の所定の箇所には真性アモルファ
スシリコンからなる半導体薄膜４４が形成されている。
半導体薄膜４４の上面ほぼ中央部には窒化シリコンから
なるチャネル保護膜４５が形成されている。チャネル保
護膜４５の上面両側およびその両側における半導体薄膜
４４の上面にはｎ型アモルファスシリコンからなるオー
ミックコンタクト層４６、４７が形成されている。オー
ミックコンタクト層４６、４７の各上面およびゲート絶
縁膜４３の上面の各所定の箇所にはＡｌやＣｒ等からな
るソース電極４８およびドレイン電極４９が形成されて
いる。
ート絶縁膜４３の上面の所定の箇所には真性アモルファ
スシリコンからなる半導体薄膜４４が形成されている。
半導体薄膜４４の上面ほぼ中央部には窒化シリコンから
なるチャネル保護膜４５が形成されている。チャネル保
護膜４５の上面両側およびその両側における半導体薄膜
４４の上面にはｎ型アモルファスシリコンからなるオー
ミックコンタクト層４６、４７が形成されている。オー
ミックコンタクト層４６、４７の各上面およびゲート絶
縁膜４３の上面の各所定の箇所にはＡｌやＣｒ等からな
るソース電極４８およびドレイン電極４９が形成されて
いる。
【００２９】その上面全体には窒化シリコンからなるト
ップゲート絶縁膜５０が形成されている。半導体薄膜４
４上におけるトップゲート絶縁膜５０の上面の所定の箇
所にはＩＴＯ等の透明な金属からなるトップゲート電極
５１を含むトップゲート配線（図示せず）が形成されて
いる。その上面全体には窒化シリコンからなるオーバー
コート膜５２が形成されている。
ップゲート絶縁膜５０が形成されている。半導体薄膜４
４上におけるトップゲート絶縁膜５０の上面の所定の箇
所にはＩＴＯ等の透明な金属からなるトップゲート電極
５１を含むトップゲート配線（図示せず）が形成されて
いる。その上面全体には窒化シリコンからなるオーバー
コート膜５２が形成されている。
【００３０】そして、このダブルゲート型の薄膜トラン
ジスタでは、ボトムゲート電極４２、ボトムゲート絶縁
膜４３、半導体薄膜４４、ソース電極４８、ドレイン電
極４９等によってボトムゲート型薄膜トランジスタが構
成され、トップゲート電極５１、トップゲート絶縁膜５
０、半導体薄膜４４、ソース電極４８、ドレイン電極４
９等によってトップゲート型薄膜トランジスタが構成さ
れている。
ジスタでは、ボトムゲート電極４２、ボトムゲート絶縁
膜４３、半導体薄膜４４、ソース電極４８、ドレイン電
極４９等によってボトムゲート型薄膜トランジスタが構
成され、トップゲート電極５１、トップゲート絶縁膜５
０、半導体薄膜４４、ソース電極４８、ドレイン電極４
９等によってトップゲート型薄膜トランジスタが構成さ
れている。
【００３１】次に、このダブルゲート型の薄膜トランジ
スタを、一例として、指紋を読み取るためのフォトセン
サ（光電変換薄膜トランジスタ）として使用する場合に
ついて説明する。まず、前提として、ガラス基板４１上
には多数のダブルゲート型の薄膜トランジスタが２次元
的に配置され、ガラス基板１の下面側に平面型光源（図
示せず）が配置されている。
スタを、一例として、指紋を読み取るためのフォトセン
サ（光電変換薄膜トランジスタ）として使用する場合に
ついて説明する。まず、前提として、ガラス基板４１上
には多数のダブルゲート型の薄膜トランジスタが２次元
的に配置され、ガラス基板１の下面側に平面型光源（図
示せず）が配置されている。
【００３２】さて、ソース電極４８とドレイン電極４９
との間に正電圧（例えば＋５Ｖ）が印加された状態にお
いて、ボトムゲート電極４２に正電圧（例えば＋１０
Ｖ）が印加されると、半導体薄膜４４にチャネルが形成
され、ドレイン電流が流れる。この状態で、トップゲー
ト電極５１にボトムゲート電極４２の電界によるチャネ
ルを消滅させるレベルの負電圧（例えば−２０Ｖ）が印
加されると、トップゲート電極５１からの電界がボトム
ゲート電極４２の電界によるチャネル形成に対してそれ
を妨げる方向に働き、チャネルがピンチオフされる。
との間に正電圧（例えば＋５Ｖ）が印加された状態にお
いて、ボトムゲート電極４２に正電圧（例えば＋１０
Ｖ）が印加されると、半導体薄膜４４にチャネルが形成
され、ドレイン電流が流れる。この状態で、トップゲー
ト電極５１にボトムゲート電極４２の電界によるチャネ
ルを消滅させるレベルの負電圧（例えば−２０Ｖ）が印
加されると、トップゲート電極５１からの電界がボトム
ゲート電極４２の電界によるチャネル形成に対してそれ
を妨げる方向に働き、チャネルがピンチオフされる。
【００３３】一方、平面型光源の上面から出射された光
がガラス基板４１、オーバーコート膜５２等を透過し、
この透過光がオーバーコート膜５２の上面に押し付けら
れた指（図示せず）に下方から照射される。すると、押
し付けられた指の指紋の凸部（隆線）に対応する部分で
光が反射され、指の指紋の凹部（降線）に対応する部分
で光が散乱される。これにより、指の指紋の凹凸に応じ
て光学的に明暗の強調された指紋画像光が得られる。こ
の指紋画像光はオーバーコート膜５２、透明な金属から
なるトップゲート電極５１等を透過して半導体薄膜４４
の両電極４８、４９間の上面に入射される。
がガラス基板４１、オーバーコート膜５２等を透過し、
この透過光がオーバーコート膜５２の上面に押し付けら
れた指（図示せず）に下方から照射される。すると、押
し付けられた指の指紋の凸部（隆線）に対応する部分で
光が反射され、指の指紋の凹部（降線）に対応する部分
で光が散乱される。これにより、指の指紋の凹凸に応じ
て光学的に明暗の強調された指紋画像光が得られる。こ
の指紋画像光はオーバーコート膜５２、透明な金属から
なるトップゲート電極５１等を透過して半導体薄膜４４
の両電極４８、４９間の上面に入射される。
【００３４】半導体薄膜４４の上面に光が入射される
と、半導体薄膜４４の上面側に電子−正孔対が誘起され
る。この電子−正孔対は半導体薄膜４４のチャネル領域
に蓄積され、トップゲート電極５１の電界を打ち消す。
このため、半導体薄膜４４にチャネルが形成され、ドレ
イン電流が流れる。このドレイン電流は半導体薄膜４４
への入射光量に応じて変化する。これにより、指の指紋
が読み取られる。
と、半導体薄膜４４の上面側に電子−正孔対が誘起され
る。この電子−正孔対は半導体薄膜４４のチャネル領域
に蓄積され、トップゲート電極５１の電界を打ち消す。
このため、半導体薄膜４４にチャネルが形成され、ドレ
イン電流が流れる。このドレイン電流は半導体薄膜４４
への入射光量に応じて変化する。これにより、指の指紋
が読み取られる。
【００３５】
【発明の効果】以上説明したように、この発明によれ
ば、基板上に成膜された金属膜の表面に表面状態改善処
理を施しているので、その後に、金属膜をパターニング
してなる金属パターンを含む基板上に絶縁膜を形成して
も、金属パターンの表面状態に起因する絶縁膜の絶縁耐
圧の低下を防止することができ、従って従来のフォトレ
ジスト膜形成等のフォトリソグラフィ工程を含む陽極酸
化処理工程が不要となり、製造工程数を少なくすること
ができる。
ば、基板上に成膜された金属膜の表面に表面状態改善処
理を施しているので、その後に、金属膜をパターニング
してなる金属パターンを含む基板上に絶縁膜を形成して
も、金属パターンの表面状態に起因する絶縁膜の絶縁耐
圧の低下を防止することができ、従って従来のフォトレ
ジスト膜形成等のフォトリソグラフィ工程を含む陽極酸
化処理工程が不要となり、製造工程数を少なくすること
ができる。
【図１】この発明の一実施形態における製造方法により
製造された薄膜トランジスタの断面図。
製造された薄膜トランジスタの断面図。
【図２】（Ａ）〜（Ｃ）はそれぞれ図１に示す薄膜トラ
ンジスタの各製造工程を説明するために示す断面図。
ンジスタの各製造工程を説明するために示す断面図。
【図３】アルカリ溶液処理を施さない場合の金属膜の表
面状態（純水の接触角）の成膜後の経時変化を示す図。
面状態（純水の接触角）の成膜後の経時変化を示す図。
【図４】アルカリ溶液処理を施した場合の金属膜の表面
状態（純水の接触角）のアルカリ溶液処理後の経時変化
を示す図。
状態（純水の接触角）のアルカリ溶液処理後の経時変化
を示す図。
【図５】本発明薄膜トランジスタ（ゲート絶縁膜の膜厚
４０００Å程度）の絶縁破壊試験結果を示す図。
４０００Å程度）の絶縁破壊試験結果を示す図。
【図６】比較薄膜トランジスタ（ゲート絶縁膜の膜厚４
０００Å程度）の絶縁破壊試験結果を示す図。
０００Å程度）の絶縁破壊試験結果を示す図。
【図７】本発明薄膜トランジスタ（ゲート絶縁膜の膜厚
２５００Å程度）の絶縁破壊試験結果を示す図。
２５００Å程度）の絶縁破壊試験結果を示す図。
【図８】比較薄膜トランジスタ（ゲート絶縁膜の膜厚２
５００Å程度）の絶縁破壊試験結果を示す図。
５００Å程度）の絶縁破壊試験結果を示す図。
【図９】この発明を適用し得るダブルゲート型の薄膜ト
ランジスタの一例の断面図。
ランジスタの一例の断面図。
【図１０】従来の薄膜トランジスタの一例の断面図。
２１ 絶縁基板
２２ ゲート電極
２３ ゲート絶縁膜
２４ 半導体薄膜
２５ チャネル保護膜
２６、２７ オーミックコンタクト層
２８ ソース電極
２９ ドレイン電極
３１ 金属膜
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 4M104 AA09 BB02 BB04 BB13 BB14
BB16 BB17 CC05 DD22 DD23
DD63 EE03 EE17 HH20
5F110 AA12 AA16 CC07 DD02 EE02
EE04 EE30 EE48 FF03 GG02
GG15 GG35 HK03 HK04 HK09
HK16 HK21 NN12 NN24 QQ09
Claims (12)
- 【請求項１】 基板上に金属膜を成膜し、前記金属膜の
表面に表面状態改善処理を施し、前記金属膜をパターニ
ングして金属パターンを形成し、前記金属パターンを含
む前記基板上に絶縁膜を形成し、前記絶縁膜上に半導体
薄膜を形成することを特徴とする薄膜半導体素子の製造
方法。 - 【請求項２】 請求項１に記載の発明において、前記表
面状態改善処理は前記金属膜の表面にアルカリ溶液処理
を施すことにより行うことを特徴とする薄膜半導体素子
の製造方法。 - 【請求項３】 請求項１に記載の発明において、前記絶
縁膜は、純水を用いた接触角が前記金属膜の成膜直後、
または金属パターン形成直後とほぼ同じ値の状態で形成
することを特徴とする薄膜半導体素子の製造方法。 - 【請求項４】 請求項１に記載の発明において、前記絶
縁膜は、純水を用いた接触角が１０゜未満の状態で形成
することを特徴とする薄膜半導体素子の製造方法。 - 【請求項５】 請求項１に記載の発明において、前記金
属膜はＣｒ、Ｔａ、Ｔｉ、Ｍｏ、Ｃｕのいずれかにより
成膜することを特徴とする薄膜半導体素子の製造方法。 - 【請求項６】 請求項１に記載の発明において、前記金
属パターンはゲート電極を含む配線であることを特徴と
する薄膜半導体素子の製造方法。 - 【請求項７】 請求項１に記載の発明において、前記絶
縁膜はゲート絶縁膜であることを特徴とする薄膜半導体
素子の製造方法。 - 【請求項８】 請求項１に記載の発明において、前記絶
縁膜は窒化シリコンからなることを特徴とする薄膜半導
体素子の製造方法。 - 【請求項９】 請求項１に記載の発明において、前記絶
縁膜の膜厚は４０００Å程度であることを特徴とする薄
膜半導体素子の製造方法。 - 【請求項１０】 請求項１に記載の発明において、前記
絶縁膜の膜厚は２５００Å程度であることを特徴とする
薄膜半導体素子の製造方法。 - 【請求項１１】 請求項１記載の発明において、前記半
導体素子は薄膜トランジスタであることを特徴とする薄
膜半導体素子の製造方法。 - 【請求項１２】 請求項１に記載の発明において、前記
半導体素子はフォトセンサであることを特徴とする薄膜
半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271463A JP2003086803A (ja) | 2001-09-07 | 2001-09-07 | 薄膜半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001271463A JP2003086803A (ja) | 2001-09-07 | 2001-09-07 | 薄膜半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003086803A true JP2003086803A (ja) | 2003-03-20 |
Family
ID=19096967
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001271463A Pending JP2003086803A (ja) | 2001-09-07 | 2001-09-07 | 薄膜半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003086803A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011029635A (ja) * | 2009-07-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | トランジスタを有する表示装置の作製方法 |
| US8704219B2 (en) | 2010-03-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP2019216251A (ja) * | 2008-07-31 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11342362B2 (en) | 2018-03-30 | 2022-05-24 | Sharp Kabushiki Kaisha | Display device |
-
2001
- 2001-09-07 JP JP2001271463A patent/JP2003086803A/ja active Pending
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019216251A (ja) * | 2008-07-31 | 2019-12-19 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US11296121B2 (en) | 2008-07-31 | 2022-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR101476817B1 (ko) * | 2009-07-03 | 2014-12-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 트랜지스터를 갖는 표시 장치 및 그 제작 방법 |
| JP2011029635A (ja) * | 2009-07-03 | 2011-02-10 | Semiconductor Energy Lab Co Ltd | トランジスタを有する表示装置の作製方法 |
| US9130046B2 (en) | 2009-07-03 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| US9812465B2 (en) | 2009-07-03 | 2017-11-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| US9837441B2 (en) | 2009-07-03 | 2017-12-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| US10211231B2 (en) | 2009-07-03 | 2019-02-19 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| JP2019197918A (ja) * | 2009-07-03 | 2019-11-14 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US8735884B2 (en) | 2009-07-03 | 2014-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor |
| US10714503B2 (en) | 2009-07-03 | 2020-07-14 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| US11257847B2 (en) | 2009-07-03 | 2022-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| US11637130B2 (en) | 2009-07-03 | 2023-04-25 | Semiconductor Energy Laboratory Co., Ltd. | Display device including transistor and manufacturing method thereof |
| US8704219B2 (en) | 2010-03-26 | 2014-04-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US11342362B2 (en) | 2018-03-30 | 2022-05-24 | Sharp Kabushiki Kaisha | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4187819B2 (ja) | 薄膜装置の製造方法 | |
| KR100870156B1 (ko) | 액티브 매트릭스형 ｔｆｔ 어레이 기판 및 그 제조 방법 | |
| US5427962A (en) | Method of making a thin film transistor | |
| JPWO2011111781A1 (ja) | 半導体装置およびその製造方法 | |
| KR19980044186A (ko) | 박막트랜지스터 및 그의 제조방법 | |
| JPS62171160A (ja) | 薄膜トランジスタ | |
| US6998640B2 (en) | Thin film transistor structure | |
| JP2003086803A (ja) | 薄膜半導体素子の製造方法 | |
| US4654959A (en) | Method for the manufacture of thin film transistors | |
| JP2001125510A (ja) | アクティブマトリクス型ｅｌ表示装置 | |
| JPH05165059A (ja) | 薄膜トランジスタの製造方法 | |
| JP2000174280A (ja) | 絶縁ゲート型トランジスタおよびその製造方法 | |
| KR100663288B1 (ko) | 박막 트랜지스터 액정표시장치의 제조방법 | |
| JPH05150268A (ja) | 薄膜トランジスタパネルの製造方法 | |
| KR100678730B1 (ko) | 액정 디스플레이 패널에서 식각 공정 마진의 확보방법 | |
| JP4742320B2 (ja) | アクティブ型液晶表示パネル | |
| JPH1027910A (ja) | Ｔｆｔ基板の製造方法 | |
| JPH05152327A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH05315615A (ja) | 薄膜トランジスタ | |
| JP4609470B2 (ja) | アクティブ型液晶表示パネルの製造方法 | |
| KR950003942B1 (ko) | 액정표시장치의 박막트랜지스터의 제조방법 | |
| JPH09129590A (ja) | 薄膜トランジスタの製造方法 | |
| JP2501153B2 (ja) | 液晶用薄膜トランジスタの製造方法 | |
| KR100658057B1 (ko) | 박막 트랜지스터의 제조 방법 | |
| JP4102912B2 (ja) | アクティブ型液晶表示パネル |