KR101971289B1 - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR101971289B1
KR101971289B1 KR1020120029552A KR20120029552A KR101971289B1 KR 101971289 B1 KR101971289 B1 KR 101971289B1 KR 1020120029552 A KR1020120029552 A KR 1020120029552A KR 20120029552 A KR20120029552 A KR 20120029552A KR 101971289 B1 KR101971289 B1 KR 101971289B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
semiconductor film
film
insulating layer
oxide
Prior art date
Application number
KR1020120029552A
Other languages
English (en)
Other versions
KR20120109374A (ko
Inventor
준이찌 고에즈까
신지 오노
유이찌 사또
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20120109374A publication Critical patent/KR20120109374A/ko
Application granted granted Critical
Publication of KR101971289B1 publication Critical patent/KR101971289B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명은 산화물 반도체를 이용한 반도체 장치에 안정된 전기적 특성을 부여하고, 고신뢰성화하기 위한 것으로, 산화물 반도체막을 포함하는 트랜지스터의 제작 공정에 있어서, 적어도 산화물 반도체막 중에 희 가스 이온을 주입하는 주입 공정을 행하고, 감압하, 질소 분위기하, 또는 희 가스 분위기하에 있어서, 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행하여 희 가스 이온을 주입한 산화물 반도체막 중에 포함되는 수소 혹은 물을 방출시키고, 산화물 반도체막을 고순도화한다.

Description

반도체 장치의 제작 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
반도체 장치 및 반도체 장치의 제작 방법에 관한 것이다.
또한, 본 명세서 중에 있어서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리키며, 전기 광학 장치, 반도체 회로 및 전자 기기는 모두 반도체 장치이다.
절연 표면을 갖는 기판 상에 형성된 반도체 박막을 이용하여 트랜지스터(박막 트랜지스터(TFT)라고도 함)을 구성하는 기술이 주목받고 있다. 그 트랜지스터는 집적 회로(IC)나 화상 표시 장치(표시 장치)와 같은 전자 디바이스에 널리 응용되고 있다. 트랜지스터에 적용 가능한 반도체 박막으로서 실리콘계 반도체 재료가 널리 알려져 있지만, 그 밖의 재료로서 산화물 반도체가 주목받고 있다.
예를 들면, 트랜지스터의 활성층으로서, 전자 캐리어 농도가 1018/㎤ 미만인 인듐(In), 갈륨(Ga) 및 아연(Zn)을 포함하는 비정질 산화물을 이용한 트랜지스터가 개시되어 있다(특허 문헌 1 참조).
특허 문헌 1 : 일본 특허 공개 제 2006-165528호 공보
그러나, 산화물 반도체는 박막 형성 공정에 있어서, 전자공여체를 형성하는 수소나 수분의 혼입 등이 생기면, 그 전기 전도도가 변화하게 된다. 이러한 현상은, 산화물 반도체를 이용한 트랜지스터에 있어서 전기적 특성의 변동 요인으로 된다.
이러한 문제를 감안하여, 산화물 반도체를 이용한 반도체 장치에 안정된 전기적 특성을 부여하여, 고신뢰성화하는 것을 목적의 하나로 한다.
산화물 반도체막을 포함하는 트랜지스터의 제작 공정에 있어서, 산화물 반도체막에 희 가스 이온(희 가스 원소)을 주입하고, 그 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행한다. 이 희 가스 이온의 주입 공정 및 가열 공정에 의해, 수소 또는 물 등의 수소를 포함하는 불순물(수산기 또는 수소화물(수소 화합물이라고도 함)) 등의 불순물을 산화물 반도체막으로부터 의도적으로 배제하여, 산화물 반도체막을 고순도화한다.
또한, 본 명세서에 있어서, 산화물 반도체막으로부터 수소 또는 물 등의 수소를 포함하는 불순물을 가열 공정에 의해 배제하는 처리를 탈수화 또는 탈수소화 처리라고도 한다.
탈수화 또는 탈수소화 처리를 행하는 가열 공정에 있어서, 산화물 반도체막 표면은 수소 또는 물 등의 방출을 방해하는 상태(예를 들면, 수소 또는 물 등을 통과시키지 않는(차단하는) 막 등을 형성하는 등)로 하지 않고, 산화물 반도체막은 표면을 노출시킨 상태로 하는 것이 바람직하다.
산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수소 사이의 결합이 절단되어, 나중에 행하여지는 가열 공정에 의해 불순물인 수소를 산화물 반도체막으로부터 탈리시키기 쉽게 할 수 있다. 또한, 희 가스 이온의 주입에 의해 막중에 보이드(결함)가 형성되기 때문에, 결합이 절단된 수소는, 그 보이드를 통해서 용이하게 막중으로부터 탈리할 수 있다.
또한, 수소의 탈리는, 산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수산기 사이의 결합도 절단되기 때문에, 결합이 절단된 수소와 수산기가 결합하여, 물로서 산화물 반도체막 중으로부터 탈리하는 경우도 있다.
n형 불순물인 수소를 산화물 반도체로부터 제거하고, 불순물이 극력 포함되지 않도록 고순도화한 후, 충분한 산소를 공급함으로써 I형(진성)의 산화물 반도체, 또는 I형(진성)에 한없이 가까운 산화물 반도체로 할 수 있다. 즉, 수소나 물 등의 불순물을 극력 제거한 후, 충분한 산소를 공급함으로써, 고순도화된 I형(진성 반도체) 또는 그것에 가깝게 할 수 있다. 그렇게 함으로써, 산화물 반도체의 페르미 준위(Ef)를 진성 페르미 준위(Ei)와 동일한 레벨로까지 할 수 있다.
탈수화 또는 탈수소화 처리에 의해 산화물 반도체막을 효과적으로 고순도화하기 위해서는, 희 가스 이온을 주입하는 주입 공정에 있어서, 산화물 반도체막에 있어서의 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하(바람직하게는 1×1020atoms/㎤ 이상 3×1021atoms/㎤ 이하)로 한다. 상기 농도 범위로 되도록 희 가스 이온을 산화물 반도체막 중(및 계면)에 주입하면, 산화물 반도체를 구성하고 있는 원소와 수소 사이의 결합의 절단 및 막중에 있어서의 보이드(결함)의 형성을 충분히 행할 수 있기 때문에, 산화물 반도체막으로부터의 수소의 탈리를 효과적으로 행할 수 있다.
산화물 반도체막에 있어서의 희 가스 원소의 농도의 피크가 상기 농도보다 낮으면, 희 가스 이온을 주입하는 것에 의한, 산화물 반도체를 구성하고 있는 원소와 수소 사이의 결합의 절단 및 막중에 있어서의 보이드(결함)의 형성이 불충분하게 되어, 산화물 반도체막의 탈수화 또는 탈수소화 처리의 효과도 충분히 얻어지지 않는다.
한편, 산화물 반도체막에 있어서의 희 가스 원소의 농도의 피크가 상기 농도보다 높으면, 희 가스 이온의 다량의 주입에 의해, 형상 불량이나 취약화 등 막질의 열화나, 전기적 특성의 변동 등, 산화물 반도체막에 악영향을 미칠 우려가 있다.
따라서, 상기 농도 범위보다 낮거나, 또는 높은 농도에서는 안정된 전기 특성을 갖는 트랜지스터를 제작하기 위해서, 충분히 고순도화한 산화물 반도체막을 얻는 것은 곤란하다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 산화물 반도체막을 형성하고, 적어도 산화물 반도체막 중에 희 가스 이온을 주입하는 주입 공정을 행하고, 감압하, 질소 분위기하, 또는 희 가스 분위기하에 있어서, 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행하여 희 가스 이온을 주입한 산화물 반도체막 중에 포함되는 수소 혹은 물을 방출시키고, 주입 공정에 있어서, 산화물 반도체막에 있어서의 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하는 반도체 장치의 제작 방법이다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 산화물 반도체막을 형성하고, 적어도 산화물 반도체막 중에 희 가스 이온을 주입하는 주입 공정을 행하고, 감압하, 질소 분위기하, 또는 희 가스 분위기하에 있어서, 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행하여 희 가스 이온을 주입한 산화물 반도체막 중에 포함되는 수소 혹은 물을 방출시키고, 가열 공정을 행한 산화물 반도체막의 적어도 일부와 접하는 절연층을 형성하고, 주입 공정에 있어서, 산화물 반도체막에 있어서의 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하는 반도체 장치의 제작 방법이다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 산화물 반도체막을 형성하고, 적어도 산화물 반도체막 중에 희 가스 이온을 주입하는 주입 공정을 행하고, 감압하, 질소 분위기하, 또는 희 가스 분위기하에 있어서, 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행하여 희 가스 이온을 주입한 산화물 반도체막 중에 포함되는 수소 혹은 물을 방출시키고, 주입 공정에 있어서, 산화물 반도체막에 있어서의 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하고, 가열 공정에 있어서, 산화물 반도체막은 표면을 노출시킨 상태로 하는 반도체 장치의 제작 방법이다.
본 명세서에서 개시하는 발명의 구성의 일 형태는, 산화물 반도체막을 형성하고, 적어도 산화물 반도체막 중에 희 가스 이온을 주입하는 주입 공정을 행하고, 감압하, 질소 분위기하, 또는 희 가스 분위기하에 있어서, 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행하여 희 가스 이온을 주입한 산화물 반도체막 중에 포함되는 수소 혹은 물을 방출시키고, 가열 공정을 행한 산화물 반도체막의 적어도 일부와 접하는 절연층을 형성하고, 주입 공정에 있어서, 산화물 반도체막에 있어서의 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하고, 가열 공정에 있어서, 산화물 반도체막은 표면을 노출시킨 상태로 하는 반도체 장치의 제작 방법이다.
상기 가열 공정을 행한 산화물 반도체막은 비정질이어도 되고, 결정부를 갖고 있어도 된다. 또한, 상기 희 가스 이온을 주입한 산화물 반도체막을 트랜지스터의 채널 형성 영역으로서 이용해도 된다.
주입 공정에서 이용하는 원소(이온)는 희 가스 원소(바람직하게는 아르곤, 크립톤, 또는 크세논 등)를 이용하고, 1종류라도 복수의 종류를 이용해도 된다. 복수의 종류를 이용하는 경우, 산화물 반도체막에 있어서의 주입된 희 가스 원소의 농도는, 복수의 종류의 희 가스 원소의 합계의 농도로 한다. 희 가스 이온의 주입 방법으로서는, 이온 주입법, 이온 도핑법, 플라즈마 이머전 이온 주입법(plasma immersion ion implantation method) 등을 이용할 수 있다.
희 가스 이온을 주입한 산화물 반도체막에 행하는 가열 공정의 온도는, 300℃ 이상 700℃ 이하, 또는 기판의 왜곡점 미만으로 한다. 그 가열 공정은, 감압하, 질소 분위기하, 또는 희 가스 분위기하에서 행하면 된다.
또한, 수소나 물 등의 불순물의 배제 공정(희 가스 이온 주입 공정 및 가열 공정)에 의해, 산화물 반도체를 구성하는 주성분 재료인 산소가 동시에 탈리하여 감소하게 될 우려가 있다. 산화물 반도체막에 있어서, 산소가 탈리한 개소에서는 산소 결손이 존재하고, 그 산소 결손에 기인해서 트랜지스터의 전기적 특성 변동을 초래하는 도너 준위가 생기게 된다.
따라서, 탈수화 또는 탈수소화 처리로서 희 가스 이온 주입 공정 및 가열 공정을 행한 산화물 반도체막에, 산소를 공급하는 것이 바람직하다. 산화물 반도체막에 산소를 공급함으로써, 막중의 산소 결손을 보충할 수 있다.
예를 들면, 산소의 공급원이 되는 산소를 많이(과잉으로) 포함하는 산화물 절연층을 산화물 반도체막과 접해서 형성함으로써, 그 산화물 절연층으로부터 산화물 반도체막에 산소를 공급할 수 있다. 상기 구성에 있어서, 가열 공정을 행한 산화물 반도체막 및 산화물 절연층을 적어도 일부가 접한 상태에서 가열 공정을 행함으로써 산화물 반도체막에의 산소의 공급을 행해도 된다.
또한, 탈수화 또는 탈수소화 처리로서 희 가스 이온 주입 공정 및 가열 공정을 행한 산화물 반도체막에, 산소(적어도, 산소 래디컬, 산소 원자, 산소 이온 중 어느 하나를 포함함)를 도입해서 막중에 산소를 공급해도 된다. 산소의 도입 방법으로서는, 이온 주입법, 이온 도핑법, 플라즈마 이머전 이온 주입법, 플라즈마 처리 등을 이용할 수 있다.
또한, 바람직하게는 트랜지스터에 형성되는 산화물 반도체막은, 산화물 반도체가 결정 상태에 있어서의 화학양론적 조성비에 대하여, 산소의 함유량이 과잉인 영역이 포함되어 있는 막의 상태로 하면 된다. 이 경우, 산소의 함유량은, 산화물 반도체의 화학양론비를 초과할 정도로 한다. 혹은, 산소의 함유량은, 단결정의 경우의 산소의 양을 초과할 정도로 한다. 산화물 반도체의 격자간에 산소가 존재하는 경우도 있다.
또한, 산화물 반도체막은, 성막시에도 산소가 많이 포함되는 조건에서 성막하여, 산소를 많이 포함하는(바람직하게는 산화물 반도체가 결정 상태에 있어서의 화학양론적 조성비에 대하여, 산소의 함유량이 과잉인 영역이 포함되어 있는) 막으로 하는 것이 바람직하다.
이와 같이, 산화물 반도체막을 고순도화한 후 충분한 산소를 공급하고, 전기적으로 I형(진성)화한 산화물 반도체막을 갖는 트랜지스터는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다. 따라서 안정된 전기적 특성을 갖는 산화물 반도체를 이용한 신뢰성이 높은 반도체 장치를 제공할 수 있다.
산화물 반도체막을 포함하는 트랜지스터의 제작 공정에 있어서, 산화물 반도체막에 희 가스 이온(희 가스 원소)을 주입하고, 그 희 가스 이온을 주입한 산화물 반도체막에 가열 공정을 행한다. 이 희 가스 이온의 주입 공정 및 가열 공정에 의해, 수소 또는 물 등의 수소를 포함하는 불순물(수산기 또는 수소화물(수소 화합물이라고도 함)) 등의 불순물을 산화물 반도체막으로부터 의도적으로 배제하여, 산화물 반도체막을 고순도화할 수 있다. 고순도화하고, 충분히 산소가 공급되고, 전기적으로 I형(진성)화한 산화물 반도체막을 갖는 트랜지스터는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다.
따라서, 본 발명의 일 형태는, 안정된 전기 특성을 갖는 트랜지스터를 제작할 수 있다.
또한, 본 발명의 일 형태는, 전기 특성이 양호하고 신뢰성이 좋은 트랜지스터를 갖는 반도체 장치를 제작할 수 있다.
도 1의 (a) 내지 (f)는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 2의 (a) 내지 (f)는 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 3의 (a) 내지 (d)는 반도체 장치의 제작 방법의 일 형태를 설명하는 도면.
도 4의 (a) 내지 (c)는 반도체 장치의 일 형태를 설명하는 도면.
도 5의 (a) 내지 (c)는 반도체 장치의 일 형태를 설명하는 도면.
도 6의 (a) 내지 (c)는 반도체 장치의 일 형태를 설명하는 도면.
도 7은 반도체 장치의 일 형태를 설명하는 도면.
도 8은 반도체 장치의 일 형태를 설명하는 도면.
도 9는 반도체 장치의 일 형태를 설명하는 도면.
도 10의 (a) 및 (b)는 반도체 장치의 일 형태를 설명하는 도면.
도 11의 (a) 내지 (f)는 전자 기기를 도시하는 도면.
도 12는 실시예에 있어서의 시료의 SIMS 측정 결과를 도시하는 도면.
도 13은 실시예에 있어서의 시료의 SIMS 측정 결과를 도시하는 도면.
이하에서는, 본 명세서에 개시하는 발명의 실시 형태에 대해서 도면을 이용하여 상세하게 설명한다. 단, 본 명세서에 개시하는 발명은 이하의 설명에 한정되지 않고, 그 형태 및 상세를 여러 가지로 변경할 수 있는 것은, 당업자이면 용이하게 이해된다. 또한, 본 명세서에 개시하는 발명은 이하에 기재하는 실시 형태의 기재 내용에 한정해서 해석되는 것은 아니다. 또한, 제1, 제2로서 첨부되는 서수사는 편의상 이용하는 것이며, 공정순 또는 적층순을 나타내는 것은 아니다. 또한, 본 명세서에 있어서 발명을 특정하기 위한 사항으로서 고유의 명칭을 나타내는 것은 아니다.
(실시 형태 1)
본 실시 형태에서는, 반도체 장치 및 반도체 장치의 제작 방법의 일 형태를, 도 1을 이용하여 설명한다. 본 실시 형태에서는, 반도체 장치의 일례로서 산화물 반도체막을 갖는 트랜지스터를 나타낸다.
도 1의 (f)에 도시하는 바와 같이, 트랜지스터(410)는, 절연 표면을 갖는 기판(400) 상에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체막(403), 소스 전극층(405a), 드레인 전극층(405b)을 포함한다. 트랜지스터(410) 상에는, 절연층(407)이 적층되어 있다.
도 1의 (a) 내지 (f)에 트랜지스터(410)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 상에 도전막을 형성한 후, 제1 포토리소그래피 공정에 의해 게이트 전극층(401)을 형성한다. 또한, 레지스트 마스크를 잉크제트법으로 형성해도 된다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 코스트를 저감할 수 있다.
절연 표면을 갖는 기판(400)에 사용할 수 있는 기판에 큰 제한은 없지만, 적어도, 이후의 열처리에 견딜 수 있을 정도의 내열성을 갖고 있는 것이 필요로 된다. 예를 들면, 바륨 붕소 규소산 글래스나 알루미노 붕소 규소산 글래스 등의 글래스 기판, 세라믹 기판, 석영 기판, 사파이어 기판 등을 이용할 수 있다. 또한, 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용할 수도 있고, 이들의 기판 상에 반도체 소자가 설치된 것을, 기판(400)으로서 이용해도 된다.
또한, 기판(400)으로서, 가요성 기판을 이용하여 반도체 장치를 제작해도 된다. 가요성을 갖는 반도체 장치를 제작하기 위해서는, 가요성 기판 상에 산화물 반도체막(403)을 포함하는 트랜지스터(410)를 직접 제작해도 되고, 다른 제작 기판에 산화물 반도체막(403)을 포함하는 트랜지스터(410)를 제작하고, 그 후 가요성 기판에 박리, 전치해도 된다. 또한, 제작 기판으로부터 가요성 기판에 박리, 전치하기 위해서, 제작 기판과 산화물 반도체막(403)을 포함하는 트랜지스터(410) 사이에 박리층을 형성하면 된다.
기초막으로 되는 절연막을 기판(400)과 게이트 전극층(401) 사이에 형성해도 된다. 기초막은, 기판(400)으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
게이트 전극층(401)의 재료는, 몰리브덴, 티타늄, 탄탈, 텅스텐, 알루미늄, 구리, 크롬, 네오듐, 스칸듐 등의 금속 재료 또는 이들을 주성분으로 하는 합금 재료를 이용하여 형성할 수 있다. 또한, 게이트 전극층(401)으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막에 대표되는 반도체막, 니켈 실리사이드 등의 실리사이드막을 이용해도 된다. 게이트 전극층(401)은, 단층 구조로 해도 되고, 적층 구졸 해도 된다.
또한, 게이트 전극층(401)의 재료는, 인듐 주석 산화물, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물 등의 투광성을 갖는 도전성 재료, 또한 투광성을 갖는 도전성 재료의 질화물을 적용할 수도 있다. 또한, 상기 투광성을 갖는 도전성 재료와, 상기 금속 재료의 적층 구조로 할 수도 있다.
또한, 게이트 전극층(401)을 적층 구조로 하고, 그 일층으로서, In-Sn-O계, In-Sn-Zn-O계, In-Al-Zn-O계, Sn-Ga-Zn-O계, Al-Ga-Zn-O계, Sn-Al-Zn-O계, In-Zn-O계, Sn-Zn-O계, Al-Zn-O계, In-O계, Sn-O계, Zn-O계의 금속 산화물을 이용해도 된다. 게이트 전극층(401)을 적층 구조로 하고, 그 일층으로서 특히 일함수가 큰 재료인 인듐, 갈륨 및 아연을 포함하는 산질화물막(IGZON막이라고도 부름)을 이용하는 것이 바람직하다. 인듐, 갈륨 및 아연을 포함하는 산질화물막은, 아르곤 및 질소의 혼합 가스 분위기하에서 성막하는 것에 의해 얻어진다.
예를 들면, 게이트 전극층(401)으로서 기판(400)측으로부터 구리막과, 텅스텐막과, 인듐, 갈륨 및 아연을 포함하는 산질화물막(IGZON막)의 적층 구조, 텅스텐막과, 질화 텅스텐막과, 구리막과, 티타늄막의 적층 구조 등을 이용할 수 있다.
다음으로, 게이트 전극층(401) 상에 게이트 절연층(402)을 형성한다. 게이트 절연층(402)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하고, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 산화 하프늄층, 또는 산화 갈륨층을 단층으로 또는 적층해서 형성할 수 있다.
또한, 본 실시 형태의 산화물 반도체는, 불순물이 제거되고, 산화물 반도체의 주성분 이외의 캐리어 공여체로 되는 불순물이 극력 포함되지 않도록 고순도화한 후, 충분한 산소를 공급함으로써 진성(I형)화 또는 실질적으로 진성(I형)화된 산화물 반도체를 이용한다.
이러한 고순도화된 산화물 반도체는 계면 준위, 계면 전하에 대하여 매우 민감하기 때문에, 산화물 반도체막과 게이트 절연층의 계면은 중요하다. 그 때문에 고순도화된 산화물 반도체에 접하는 게이트 절연층은, 고품질화가 요구된다.
예를 들면, μ파(예를 들면 주파수 2.45㎓)를 이용한 고밀도 플라즈마 CVD는, 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다. 고순도화된 산화물 반도체와 고품질 게이트 절연층이 밀접하는 것에 의해, 계면 준위 밀도를 저감해서 계면 특성을 양호한 것으로 할 수 있기 때문이다.
물론, 게이트 절연층으로서 양질의 절연층을 형성할 수 있는 것이면, 스퍼터링법이나 플라즈마 CVD법 등 다른 성막 방법을 적용할 수 있다. 또한, 성막 후의 열처리에 의해 게이트 절연층의 막질, 산화물 반도체와의 계면 특성이 개질되는 절연층이어도 된다. 어쨌든, 게이트 절연층으로서의 막질이 양호한 것은 물론, 산화물 반도체와의 계면 준위 밀도를 저감하여, 양호한 계면을 형성할 수 있는 것이면 된다.
또한, 산화물 반도체막(403)과 접하는 게이트 절연층(402)을, 산소를 많이 포함하는 상태로 하면, 산화물 반도체막(403)에 산소를 공급하는 공급원으로서 적절히 기능시킬 수 있다.
다음으로, 게이트 절연층(402) 상에, 막 두께 2㎚ 이상 200㎚ 이하, 바람직하게는 5㎚ 이상 30㎚ 이하의 산화물 반도체막(441)을 형성한다(도 1의 (a) 참조).
그 때, 게이트 절연층(402), 산화물 반도체막(441)에 수소 또는 물이 되도록이면 포함되지 않도록 하기 위해서, 산화물 반도체막(441)의 성막의 전처리로서, 스퍼터링 장치의 예비 가열실에서 게이트 전극층(401)이 형성된 기판(400), 또는 게이트 절연층(402)까지가 형성된 기판(400)을 예비 가열하고, 기판(400)에 흡착한 수소, 수분 등의 불순물을 탈리시켜 배기하는 것이 바람직하다. 또한, 예비 가열실에 설치하는 배기 수단은 클라이오 펌프가 바람직하다. 또한, 이 예비 가열의 처리는 생략할 수도 있다. 또한 이 예비 가열은, 절연층(407)의 성막 전에, 소스 전극층(405a) 및 드레인 전극층(405b)까지 형성한 기판(400)에도 마찬가지로 행해도 된다.
또한, 산화물 반도체막(441)을 스퍼터링법에 의해 성막하기 전에, 아르곤 가스를 도입해서 플라즈마를 발생시키는 역 스퍼터링을 행하고, 게이트 절연층(402)의 표면에 부착되어 있는 분말형 물질(파티클, 먼지라고도 함), 물 또는 유기물을 제거하는 것이 바람직하다. 역 스퍼터링이란, 타깃측에 전압을 인가하지 않고, 아르곤 분위기하에서 기판측에 RF 전원을 이용하여 전압을 인가해서 기판 근방에 플라즈마를 형성해서 표면을 개질하는 방법이다. 또한, 아르곤 분위기 대신에 질소, 헬륨, 산소 등을 이용해도 된다.
산화물 반도체막(441)에 이용하는 산화물 반도체로서는, 4원계 금속 산화물인 In-Sn-Ga-Zn-O계 산화물 반도체나, 3원계 금속 산화물인 In-Ga-Zn-O계 산화물 반도체, In-Sn-Zn-O계 산화물 반도체, In-Al-Zn-O계 산화물 반도체, Sn-Ga-Zn-O계 산화물 반도체, Al-Ga-Zn-O계 산화물 반도체, Sn-Al-Zn-O계 산화물 반도체나, 2원계 금속 산화물인 In-Zn-O계 산화물 반도체, Sn-Zn-O계 산화물 반도체, Al-Zn-O계 산화물 반도체, Zn-Mg-O계 산화물 반도체, Sn-Mg-O계 산화물 반도체, In-Mg-O계 산화물 반도체나, In-Ga-O계 산화물 반도체, In-O계 산화물 반도체, Sn-O계 산화물 반도체, Zn-O계 산화물 반도체 등을 이용할 수 있다. 또한, 상기 산화물 반도체에 SiO2를 포함해도 된다. 여기서, 예를 들면, In-Ga-Zn-O계 산화물 반도체란, 인듐(In), 갈륨(Ga), 아연(Zn)을 갖는 산화물막이라는 의미이며, 그 화학양론비는 특별히 문제삼지 않는다. 또한, In과 Ga와 Zn 이외의 원소를 포함해도 된다.
또한, 산화물 반도체막은, 화학식 InMO3(ZnO)m(m>0)으로 표기되는 박막을 이용할 수 있다. 여기서, M은, Ga, Al, Mn 및 Co로부터 선택된 하나 또는 복수의 금속 원소를 나타낸다. 예를 들면 M으로서, Ga, Ga 및 Al, Ga 및 Mn, 또는 Ga 및 Co 등이 있다.
또한, 산화물 반도체로서 In-Zn-O계의 재료를 이용하는 경우, 원자수비로, In/Zn=0.5∼50, 바람직하게는 In/Zn=1∼20, 더욱 바람직하게는 In/Zn=1.5∼15로 한다. Zn의 원자수비를 바람직한 상기 범위로 함으로써, 트랜지스터의 전계 효과 이동도를 향상시킬 수 있다. 여기서, 화합물의 원자수비가 In:Zn:O=X:Y:Z일 때, Z>1.5X+Y로 한다.
본 실시 형태에서는, 산화물 반도체막(441)으로서 In-Ga-Zn-O계 금속 산화물 타깃을 이용하여 스퍼터링법에 의해 성막한다. 또한, 산화물 반도체막은, 희 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희 가스와 산소의 혼합 분위기하에 있어서 스퍼터링법에 의해 형성할 수 있다.
산화물 반도체막을 스퍼터링법으로 제작하기 위한 타깃으로서는, 예를 들면, 조성비로서, In2O3:Ga2O3:ZnO=1:1:1[mol비]의 산화물 타깃을 이용하여, In-Ga-Zn-O막을 성막한다. 또한, 이 타깃의 재료 및 조성에 한정되지 않고, 예를 들면, In2O3:Ga2O3:ZnO=1:1:2[mol비]의 금속 산화물 타깃을 이용해도 된다.
또한, 금속 산화물 타깃의 충전율은 90% 이상 100% 이하, 바람직하게는 95% 이상 99.9% 이하이다. 충전율이 높은 금속 산화물 타깃을 이용함으로써, 성막한 산화물 반도체막은 치밀한 막으로 할 수 있다.
산화물 반도체막을, 성막할 때에 이용하는 스퍼터링 가스는 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
감압 상태로 유지된 성막실 내에 기판(400)을 유지하고, 기판 온도를 100℃ 이상 600℃ 이하 바람직하게는 200℃ 이상 400℃ 이하로 한다. 기판(400)을 가열하면서 성막함으로써, 성막한 산화물 반도체막(441)에 포함되는 불순물 농도를 저감할 수 있다. 또한, 스퍼터링에 의한 손상이 경감된다. 그리고, 성막실 내의 잔류 수분을 제거하면서 수소, 물, 수산기 또는 수소화물 등의 불순물이 제거된 스퍼터링 가스를 도입하고, 상기 타깃을 이용하여 기판(400) 상에 산화물 반도체막(441)을 성막한다. 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프, 예를 들면, 클라이오 펌프, 이온 펌프, 티탄 서브 리메이션 펌프를 이용하는 것이 바람직하다. 또한, 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 가한 것이어도 된다. 클라이오 펌프를 이용하여 배기한 성막실은, 예를 들면, 수소, 물 등 수소를 포함하는 화합물(보다 바람직하게는 탄소원자를 포함하는 화합물도) 등이 배기되기 때문에, 해당 성막실에서 성막한 산화물 반도체막(441)에 포함되는 불순물의 농도를 저감할 수 있다.
성막 조건의 일례로서는, 기판과 타깃 사이의 거리를 60㎜, 압력 0.4㎩, 직류(DC) 전원 0.5㎾, 아르곤 및 산소(아르곤 유량 30sccm:산소 유량 15sccm) 분위기하의 조건이 적용된다. 또한, 펄스 직류 전원을 이용하면, 성막 시에 발생하는 분말형 물질(파티클, 먼지라고도 함)을 경감할 수 있고, 막 두께 분포도 균일하게 되기 때문에 바람직하다.
또한, 산화물 반도체막(441)으로서, 결정화한 부분을 갖는 산화물 반도체막인 CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor라고도 함.)막을 이용해도 된다.
CAAC-OS란, c축 배향하고, 또한 ab면, 표면 또는 계면의 방향으로부터 보아 삼각 형상 또는 육각 형상의 원자 배열을 갖고, c축에 있어서는, 금속 원자가 층 형상 또는 금속 원자와 산소 원자가 층 형상으로 배열되어 있고, ab면(혹은 표면 또는 계면)에 있어서는, a축 또는 b축의 방향이 상이한(c축을 중심으로 회전한) 결정을 포함하는 산화물 반도체의 것이다.
광의로, CAAC-OS란, 비단결정이며, 그 ab면에 수직인 방향으로부터 보아, 삼각형 혹은 육각형, 또는 정삼각형 혹은 정육각형의 원자 배열을 갖고, 또한 c축에 수직한 방향으로부터 보아 금속 원자가 층 형상 또는 금속 원자와 산소 원자가 층 형상으로 배열한 상을 포함하는 재료를 말한다.
CAAC-OS는 단결정은 아니지만, 비정질만으로 형성되어 있는 것도 아니다. 또한, CAAC-OS는 결정화한 부분(결정 부분)을 포함하지만, 1개의 결정 부분과 다른 결정 부분의 경계를 명확하게 판별할 수 없는 경우도 있다.
CAAC-OS를 구성하는 산소의 일부는 질소로 치환되어도 된다. 또한, CAAC-OS를 구성하는 개개의 결정 부분의 c축은 일정한 방향(예를 들면, CAAC-OS가 형성되는 기판면이나 CAAC-OS의 표면이나 막면, 계면 등에 수직인 방향)으로 정렬되어 있어도 된다. 혹은, CAAC-OS를 구성하는 개개의 결정 부분의 ab면의 법선은 일정한 방향(예를 들면, 기판면, 표면, 막면, 계면 등에 수직인 방향)을 향하고 있어도 된다.
산화물 반도체막(441)을 CAAC-OS막으로 할 때에는, 기판(400)을 가열하면서 산화물 반도체막(441)을 형성하면 되고, 기판(400)을 가열하는 온도로서는, 150℃ 이상 450℃ 이하로 하면 되고, 바람직하게는 기판 온도가 200℃ 이상 350℃ 이하로 한다. 또한, 산화물 반도체막(441)의 형성 시에, 기판을 가열하는 온도를 높게 함으로써, 비정질인 부분에 대하여 결정 부분이 차지하는 비율이 많은 CAAC-OS로 할 수 있다.
CAAC-OS로 함으로써, 가시광이나 자외광의 조사에 의한 트랜지스터의 전기적 특성 변화를 보다 억제하여, 신뢰성이 높은 반도체 장치로 할 수 있다.
또한, 산화물 반도체막(441)은, 성막 시에 산소가 많이 포함되는 조건에서 성막하여, 산소를 많이 포함하는(바람직하게는 산화물 반도체가 결정 상태에 있어서의 화학양론적 조성비에 대하여, 산소의 함유량이 과잉인 영역이 포함되어 있는) 막으로 하는 것이 바람직하다.
또한, 게이트 절연층(402)과 산화물 반도체막(441)을 대기에 해방하지 않고 연속적으로 형성하는 것이 바람직하다. 게이트 절연층(402)과 산화물 반도체막(441)을 대기에 노출하지 않고 연속해서 형성하면, 게이트 절연층(402) 표면에 수소나 수분 등의 불순물이 흡착하는 것을 방지할 수 있다.
다음으로, 산화물 반도체막(441)에, 희 가스 이온(421)을 주입한다(도 1의 (b) 참조).
희 가스 이온(421)의 주입 방법으로서는, 산화물 반도체막(441) 중, 또는 산화물 반도체막(441) 중 및 계면에, 즉 적어도 산화물 반도체막(441) 중에 희 가스 이온(421)을 주입 가능한 방법을 이용한다. 개시하는 발명에 따른 반도체 장치의 제작 방법은, 희 가스 이온을 산화물 반도체막(441) 중(및 계면)에 주입함으로써, 막중에 보이드를 형성하고, 또한 산화물 반도체막(441)을 구성하고 있는 금속과 수소의 결합을 절단함으로써 산화물 반도체막(441)으로부터의 수소의 탈리를 용이하게 하는 것이다. 따라서, 산화물 반도체막(441)의 표면(계면)에만 희 가스 이온을 노출하는 플라즈마 처리 등은, 희 가스 이온이 표면 및 그 근방에만 도입되고 막중(막 내부)에는 보이드가 생기지 않기 때문에, 방법으로서 부적합하다.
개시하는 발명에 따른 반도체 장치의 제작 방법에서 이용할 수 있는 희 가스 이온(421)의 주입 방법으로서는, 예를 들면, 이온 주입법 또는 이온 도핑법 등을 이용할 수 있다. 이온 주입법은, 소스 가스를 플라즈마화하고, 이 플라즈마에 포함되는 이온종을 인출하고, 질량 분리하여, 소정의 질량을 갖는 이온종을 가속하여, 이온 빔으로서 피처리물에 주입하는 방법이다. 또한, 이온 도핑법은, 소스 가스를 플라즈마화하고, 소정의 전계의 작용에 의해 플라즈마로부터 이온종을 인출하고, 인출한 이온종을 질량 분리하지 않고 가속하여, 이온 빔으로서 피처리물에 주입하는 방법이다. 질량 분리를 수반하는 이온 주입법을 이용하여 희 가스 이온의 주입을 행함으로써, 금속 원소 등의 불순물이 희 가스 이온과 함께 산화물 반도체막에 첨가되게 되는 것을 방지할 수 있다. 또한, 이온 도핑법은 이온 주입법에 비해서 이온 빔이 조사되는 면적을 크게 할 수 있으므로, 이온 도핑법을 이용하여 희 가스 이온의 주입을 행함으로써, 택트 타임을 단축할 수 있다.
또한, 개시하는 발명에 따른 반도체 장치의 제작 방법에서 이용할 수 있는 희 가스 이온(421)의 주입 방법으로서, 플라즈마 이머전 이온 주입법을 이용해도 된다. 플라즈마 이머전 이온 주입법은, 산화물 반도체막(441)이 요철이 있는 형상이어도 희 가스 이온의 주입을 효율 좋게 행할 수 있다. 예를 들면, 산화물 반도체막(441)의 형성 영역이 오목부 또는 볼록부이며, 산화물 반도체막(441)을 오목부 또는 볼록부를 덮어서 입체적으로 성막하는 경우 등에 바람직하다.
도 1의 (b)에 있어서는 희 가스 이온(421)을 주입하는 주입 공정은, 산화물 반도체막(441)의 표면이 노출한 상태의 예를 나타낸다. 희 가스 이온(421)을 주입하는 주입 공정은, 산화물 반도체막(441) 상에 다른 막(예를 들면 절연막)을 적층하고, 그 적층된 막을 통과하여, 희 가스 이온(421)을 산화물 반도체막(441)에 주입해도 된다. 산화물 반도체막(441)에의 희 가스 이온(421)을, 적층된 막을 통과해서 행하면, 희 가스 이온의 주입 깊이(주입 영역)가 보다 제어하기 쉬워지기 때문에, 산화물 반도체막(441) 중에 희 가스 이온(421)을 효율 좋게 주입할 수 있다고 하는 이점이 있다.
희 가스 이온(421)의 주입 깊이는, 가속 전압, 도즈량 등의 주입 조건, 또한 주입하는 막의 막 두께를 적절히 설정해서 제어하면 된다. 예를 들면, 희 가스를 이용하여, 이온 주입법으로 희 가스 이온의 주입을 행하는 경우, 도즈량을 1×1014ions/㎠ 이상 5×1016ions/㎠ 이하로 하면 된다.
이상과 같이, 희 가스 이온(421)을 산화물 반도체막(441)에 주입하고, 희 가스 원소가 주입된 산화물 반도체막(442)을 형성한다(도 1의 (b) 참조).
희 가스 원소가 주입된 산화물 반도체막(442)에 있어서의 주입된 희 가스 원소 농도의 피크는 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하(바람직하게는 1×1020atoms/㎤ 이상 3×1021atoms/㎤ 이하)로 하는 것이 바람직하다.
주입 공정에서 이용하는 희 가스 원소(바람직하게는 아르곤, 크립톤, 또는 크세논 등)는, 1종류라도 복수의 종류를 이용해도 된다. 복수의 종류를 이용하는 경우, 주입된 희 가스 원소의 농도는, 주입된 복수의 종류의 희 가스 원소의 합계의 농도로 한다.
또한, 상기 희 가스 원소의 농도는, 2차 이온 질량 분석법(SIMS:Secondary Ion Mass Spectrometry)에 의해 분석함으로써 구할 수 있는 측정값이다.
다음으로 희 가스 이온을 주입한 산화물 반도체막(442)에 가열 공정을 행한다.
가열 공정의 온도는, 300℃ 이상 700℃ 이하, 또는 기판의 왜곡점 미만으로 한다. 예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대하여 질소 분위기하 450℃에 있어서 1시간의 가열 공정을 행한다.
또한, 가열 처리 장치는 전기로에 한정되지 않고, 저항 발열체 등의 발열체로부터의 열전도 또는 열복사에 의해, 피처리물을 가열하는 장치를 이용해도 된다. 예를 들면, GRTA(Gas Rapid Thermal Anneal) 장치, LRTA(Lamp Rapid Thermal Anneal) 장치 등의 RTA(Rapid Thermal Anneal) 장치를 이용할 수 있다. LRTA 장치는, 할로겐 램프, 메탈 할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 고압 수은 램프 등의 램프로부터 발하는 광(전자파)의 복사에 의해, 피처리물을 가열하는 장치이다. GRTA 장치는, 고온의 가스를 이용하여 가열 처리를 행하는 장치이다. 고온의 가스에는, 아르곤 등의 희 가스, 또는 질소와 같은, 가열 처리에 의해 피처리물과 반응하지 않는 불활성 기체가 이용된다.
예를 들면, 가열 공정으로서, 650℃∼700℃의 고온으로 가열한 불활성 가스 중에 기판을 넣고, 몇 분간 가열한 후, 기판을 불활성 가스 중으로부터 꺼내는 GRTA를 행해도 된다.
가열 공정은, 감압하, 질소 분위기하, 또는 희 가스 분위기하에서 행하면 된다. 또한, 상기 질소, 또는 희 가스 등의 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 질소, 또는 희 가스의 순도를, 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)로 하는 것이 바람직하다.
산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수소 사이의 결합이 절단되어, 나중에 행하여지는 가열 공정에 의해 불순물인 수소를 산화물 반도체막으로부터 탈리시키기 쉽게 할 수 있다. 또한, 희 가스 이온의 주입에 의해 막중에 보이드(결함)가 형성되기 때문에, 결합이 절단된 수소는, 그 보이드를 통해서 용이하게 막중으로부터 분리할 수 있다.
또한, 수소의 탈리는, 산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수산기 사이의 결합도 절단되기 때문에, 결합이 절단된 수소와 수산기가 결합하여, 물로서 산화물 반도체막 중으로부터 탈리하는 경우도 있다.
희 가스 이온의 주입 공정 및 가열 공정에 의해서, 효율 좋게 산화물 반도체막(441)의 탈수화 또는 탈수소화를 행할 수 있어, 수소 또는 물 등의 불순물이 배제되고, 고순도화된 산화물 반도체막(443)을 형성할 수 있다(도 1의 (c) 참조).
n형 불순물인 수소를 산화물 반도체로부터 제거하고, 불순물이 극력 포함되지 않도록 고순도화한 후, 충분한 산소를 공급함으로써 I형(진성)의 산화물 반도체, 또는 I형(진성)에 한없이 가까운 산화물 반도체로 할 수 있다.
탈수화 또는 탈수소화 처리를 행하는 가열 공정에 있어서, 산화물 반도체막 표면은 수소 또는 물 등의 방출을 방해하는 상태(예를 들면, 수소 또는 물 등을 통과시키지 않는(차단하는) 막 등을 형성하는 등)로 하지 않고, 산화물 반도체막은 표면을 노출시킨 상태로 하는 것이 바람직하다. 주입 공정에 있어서 산화물 반도체막 상에 다른 막을 형성한 경우, 산화물 반도체막 상으로부터 그 막을 제거하고, 산화물 반도체막 표면을 노출시킨 상태로 하면 된다.
산화물 반도체막 상에 형성된 막이, 수소 또는 물 등을 통과시키지 않는(차단하는) 막이 아니고, 물 등의 방출을 방해하지 않는 경우에는, 산화물 반도체막 상에 다른 막이 형성된 상태에서 가열 공정을 행해도 된다.
주입 공정은, 도 1의 (b)와 같이 막 형상의 산화물 반도체막에 행해도 되고, 포토리소그래피 공정에 의해 섬 형상으로 가공한 후의 산화물 반도체막에 행해도 된다. 가열 공정은, 도 1의 (c)와 같이 막 형상의 산화물 반도체막에 행해도 되고, 포토리소그래피 공정에 의해 섬 형상으로 가공한 후의 산화물 반도체막에 행해도 된다. 본 실시 형태와 같이, 가열 공정을, 산화물 반도체막(442)이 섬 형상으로 가공되기 전에 행하면, 게이트 절연층(402)에 포함되는 산소가 가열 공정에 의해 방출되는 것을 방지할 수 있기 때문에 바람직하다.
또한, 산화물 반도체막(441)을 CAAC-OS로 한 경우, 희 가스 이온 주입 공정에 의해 산화물 반도체막(441) 중에 포함되는 결정 구조가 흐트러져서 비정질화하는 경우가 있지만, 희 가스 이온 주입 공정 후에 결정화하는 조건(분위기, 가열 온도)에서 가열 공정을 행함으로써, 다시 결정화하는 것이 가능하다.
다음으로, 산화물 반도체막(443)을 제2 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체막(403)으로 가공한다(도 1의 (d) 참조). 또한, 섬 형상의 산화물 반도체막(403)을 형성하기 위한 레지스트 마스크를 잉크제트법으로 형성해도 된다. 레지스트 마스크를 잉크제트법으로 형성하면 포토마스크를 사용하지 않기 때문에, 제조 코스트를 저감할 수 있다.
또한, 개시하는 발명의 일 형태에 있어서, 산화물 반도체막은, 본 실시 형태에서 나타내는 바와 같이 섬 형상으로 가공해도 되고, 형상을 가공하지 않고, 막 형상 그대로라도 된다.
또한, 여기에서의 산화물 반도체막(443)의 에칭은, 드라이 에칭이어도 웨트 에칭이어도 되고, 양방을 이용해도 된다. 예를 들면, 산화물 반도체막(443)의 웨트 에칭에 이용하는 에칭액으로서는, 산화물 반도체 재료에 의해 적절히 선택하고, 예를 들면 인산과 아세트산과 질산을 섞은 용액, 또는 암모니아 과수(31중량％ 과산화수소수:28중량％ 암모니아수:물=5:2:2) 등을 이용할 수 있다. 또한, ITO-07N(간토화학사제)을 이용해도 된다.
다음으로, 게이트 절연층(402) 및 산화물 반도체막(403) 상에, 소스 전극층 및 드레인 전극층(이것과 동일한 층으로 형성되는 배선을 포함함)이 되는 도전막을 형성한다. 소스 전극층 및 드레인 전극층에 이용하는 도전막으로서는, 예를 들면, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막) 등을 이용할 수 있다. 또한, Al, Cu 등의 금속막의 하측 또는 상측의 한쪽 또는 쌍방에 Ti, Mo, W 등의 고융점 금속막 또는 그들의 금속 질화물막(질화 티타늄막, 질화 몰리브덴막, 질화 텅스텐막)을 적층시킨 구성으로 해도 된다. 또한, 소스 전극층 및 드레인 전극층에 이용하는 도전막으로서는, 도전성의 금속 산화물로 형성해도 된다. 도전성의 금속 산화물로서는 산화 인듐, 산화 주석, 산화 아연, 산화 인듐 산화 주석, 산화 인듐 산화 아연 또는 이들의 금속 산화물 재료에 산화 실리콘을 포함시킨 것을 이용할 수 있다.
제3 포토리소그래피 공정에 의해 도전막 상에 레지스트 마스크를 형성하고, 선택적으로 에칭을 행하여 소스 전극층(405a), 드레인 전극층(405b)을 형성한 후, 레지스트 마스크를 제거한다(도 1의 (e) 참조).
제3 포토리소그래피 공정에서의 레지스트 마스크 형성 시의 노광에는, 자외선이나 KrF 레이저광이나 ArF 레이저광을 이용하면 된다. 산화물 반도체막(403) 상에서 인접하는 소스 전극층의 하단부와 드레인 전극층의 하단부의 간격 폭에 의해 나중에 형성되는 트랜지스터의 채널 길이 L이 결정된다. 또한, 채널 길이 L=25㎚ 미만의 노광을 행하는 경우에는, 수㎚∼수십㎚로 매우 파장이 짧은 초 자외선(Extreme Ultraviolet)을 이용하여 제3 포토리소그래피 공정에서의 레지스트 마스크 형성 시의 노광을 행하면 된다. 초 자외선에 의한 노광은, 해상도가 높고 초점 심도도 크다. 따라서, 나중에 형성되는 트랜지스터의 채널 길이 L을 10㎚ 이상 1000㎚ 이하로 하는 것도 가능하여, 회로의 동작 속도를 고속화할 수 있다.
또한, 포토리소그래피 공정에서 이용하는 포토마스크수 및 공정수를 삭감하기 위해서, 투과한 광이 복수의 강도로 되는 노광 마스크인 다계조 마스크에 의해 형성된 레지스트 마스크를 이용하여 에칭 공정을 행해도 된다. 다계조 마스크를 이용하여 형성한 레지스트 마스크는 복수의 막 두께를 갖는 형상으로 되고, 에칭을 행함으로써 더욱 형상을 변형할 수 있기 때문에, 서로 다른 패턴으로 가공하는 복수의 에칭 공정에 이용할 수 있다. 따라서, 한 장의 다계조 마스크에 의해, 적어도 2종류 이상의 서로 다른 패턴에 대응하는 레지스트 마스크를 형성할 수 있다. 따라서 노광 마스크수를 삭감 할 수 있고, 대응하는 포토리소그래피 공정도 삭감할 수 있기 때문에, 공정의 간략화가 가능하게 된다.
또한, 도전막의 에칭 시에, 산화물 반도체막(403)이 에칭되고, 분단하는 일이 없도록 에칭 조건을 최적화하는 것이 요망된다. 그러나, 도전막만을 에칭하고, 산화물 반도체막(403)을 전혀 에칭하지 않는다는 조건을 얻는 것은 어렵고, 도전막의 에칭 시에 산화물 반도체막(403)은 일부만이 에칭되고, 홈부(오목부)를 갖는 산화물 반도체막으로 되는 경우도 있다.
본 실시 형태에서는, 도전막으로서 Ti막을 이용하고, 산화물 반도체막(403)에는 In-Ga-Zn-O계 산화물 반도체를 이용했으므로, 에칭액으로서 암모니아 과수(암모니아, 물, 과산화수소수의 혼합액)를 이용한다.
다음으로, N2O, N2, 또는 Ar 등의 가스를 이용한 플라즈마 처리를 행하고, 노출되어 있는 산화물 반도체막(403)의 표면에 부착된 흡착수 등을 제거해도 된다. 플라즈마 처리를 행한 경우, 대기에 접촉하는 일없이, 산화물 반도체막(403)의 일부에 접하는 절연층(407)을 형성한다.
절연층(407)은, 적어도 1㎚ 이상의 막 두께로 하고, 스퍼터링법 등, 절연층(407)에 물, 수소 등의 불순물을 혼입시키지 않는 방법을 적절히 이용하여 형성할 수 있다. 절연층(407)에 수소가 포함되면, 그 수소의 산화물 반도체막에의 침입, 또는 수소에 의한 산화물 반도체막 중의 산소의 인발이 생겨 산화물 반도체막의 백 채널이 저저항화(N형화)되게 되어, 기생 채널이 형성될 우려가 있다. 따라서, 절연층(407)은 가능한 한 수소를 포함하지 않는 막이 되도록, 성막 방법에 수소를 이용하지 않는 것이 중요하다.
절연층(407)으로서는, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 하프늄막, 또는 산화 갈륨막, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄막 등의 무기절연막의 단층 또는 적층을 이용할 수 있다.
탈수화 또는 탈수소화 처리로서 희 가스 이온 주입 공정 및 가열 공정을 행한 산화물 반도체막(403)에, 산소를 공급하는 것이 바람직하다. 산화물 반도체막(403)에 산소를 공급함으로써, 막중의 산소 결손을 보충할 수 있다.
본 실시 형태에서는, 산화물 반도체막(403)에의 산소의 공급을, 절연층(407)을 공급원으로서 행하므로, 절연층(407)은 산소를 포함하는 산화물 절연막(예를 들면 산화 실리콘막, 산화 질화 실리콘막)을 이용하는 예를 나타낸다. 절연층(407)을 산소의 공급원으로 하는 경우, 절연층(407)은 산소를 많이(과잉) 포함하는 막(바람직하게는 결정 상태에 있어서의 화학양론적 조성비에 대하여, 산소의 함유량이 과잉인 영역이 포함되어 있는 막)으로 하면 산소의 공급원으로서 적합하게 기능시킬 수 있다.
본 실시 형태에서는, 절연층(407)으로서 막 두께 300㎚의 산화 실리콘막을, 스퍼터링법을 이용하여 성막한다. 성막 시의 기판 온도는, 실온 이상 300℃ 이하로 하면 되고, 본 실시 형태에서는 100℃로 한다. 산화 실리콘막의 스퍼터링법에 의한 성막은, 희 가스(대표적으로는 아르곤) 분위기하, 산소 분위기하, 또는 희 가스와 산소의 혼합 분위기하에 있어서 행할 수 있다. 또한, 타깃으로서 산화 실리콘 타깃 또는 실리콘 타깃을 이용할 수 있다. 예를 들면, 실리콘 타깃을 이용하여, 산소를 포함하는 분위기하에서 스퍼터링법에 의해 산화 실리콘막을 형성할 수 있다.
산화물 반도체막의 성막 시와 마찬가지로, 절연층(407)의 성막실 내의 잔류 수분을 제거하기 위해서는, 흡착형의 진공 펌프(클라이오 펌프 등)를 이용하는 것이 바람직하다. 클라이오 펌프를 이용하여 배기한 성막실에서 성막한 절연층(407)에 포함되는 불순물의 농도를 저감할 수 있다. 또한, 절연층(407)의 성막실 내의 잔류 수분을 제거하기 위한 배기 수단으로서는, 터보 분자 펌프에 콜드 트랩을 가한 것이어도 된다.
절연층(407)을, 성막할 때에 이용하는 스퍼터 가스로서는, 수소, 물 등의 불순물이 제거된 고순도 가스를 이용하는 것이 바람직하다.
다음으로 산화물 반도체막에, 일부(채널 형성 영역)가 절연층(407)과 접한 상태에서 가열 공정을 행한다.
가열 공정의 온도는, 250℃ 이상 700℃ 이하, 또는 400℃ 이상 700℃ 이하, 또는 기판의 왜곡점 미만으로 한다. 예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대하여 질소 분위기하 250℃에 있어서 1시간의 가열 공정을 행한다.
이 가열 공정은 탈수화 또는 탈수소화 처리를 행하는 가열 공정과 마찬가지의 가열 방법 및 가열 장치를 이용할 수 있다.
가열 공정은, 감압하, 또는 질소, 산소, 초건조 에어(CRDS(캐비티 링 다운 레이저 분광법) 방식의 노점계를 이용하여 측정한 경우의 수분량이 20ppm(노점 환산으로 -55℃) 이하, 바람직하게는 1ppm 이하, 바람직하게는 10ppb 이하의 공기), 혹은 희 가스(아르곤, 헬륨 등)의 분위기하에서 행하면 되지만, 상기 질소, 산소, 초건조 에어, 또는 희 가스 등의 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 질소, 산소, 또는 희 가스의 순도를, 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
또한, 산화물 반도체막(403)과 산소를 포함하는 절연층(407)을 접한 상태에서 가열 공정을 행하기 때문에, 불순물의 배제 공정에 의해 동시에 감소하게 되는 산화물 반도체막(403)을 구성하는 주성분 재료의 하나인 산소를, 산소를 포함하는 절연층(407)으로부터 산화물 반도체막(403)에 공급할 수 있다.
고순도화된 산화물 반도체막(403) 중에는 캐리어가 매우 적고(제로에 가까움), 캐리어 농도는 1×1014/㎤ 미만, 바람직하게는 1×1012/㎤ 미만, 더욱 바람직하게는 1×1011/㎤ 미만이다.
이상의 공정에서 고순도화하고, 충분한 산소가 공급되고, 전기적으로 I형(진성)화된 산화물 반도체막(403)을 포함하는 트랜지스터(410)가 형성된다(도 1의 (f) 참조). 트랜지스터(410)는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다.
절연층(407) 상에 다시 절연층을 적층해도 된다. 특히 절연층(407)으로서 산화물 절연층을 이용한 경우, 절연층(407) 상에 다시 수분이나 수소 등의 불순물이 산화물 반도체막(403)에 재혼입되지 않도록, 이들이 외부로부터 침입하는 것을 차단하는 보호 절연층을 형성하는 것이 바람직하다. 보호 절연층으로서는, 무기절연막을 이용하고, 질화 실리콘막, 산화 알루미늄막, 질화 산화 실리콘막, 질화 알루미늄막, 질화 산화 알루미늄막 등의 무기절연막을 이용하면 된다. 예를 들면, 수소, 수분 등의 불순물 및 산소의 양방에 대하여 막을 통과시키지 않는 차단 효과(블록 효과)가 높은 산화 알루미늄막을 이용할 수 있다.
절연층(407)의 형성 후의 가열 공정은, 절연층(407) 상에 보호 절연층을 적층한 후에 행해도 된다.
보호 절연층의 형성 후, 다시 가열 공정을 행해도 된다. 예를 들면, 대기 중, 100℃ 이상 200℃ 이하, 1시간 이상 30시간 이하에서의 가열 공정을 행해도 된다. 이 가열 공정은 일정한 가열 온도를 유지해서 가열해도 되고, 실온으로부터, 100℃ 이상 200℃ 이하의 가열 온도에의 승온과, 가열 온도로부터 실온까지의 강온을 복수회 반복해서 행해도 된다.
또한, 트랜지스터(410) 상에 트랜지스터(410) 기인의 표면 요철을 저감하기 위해서 평탄화 절연막을 형성해도 된다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조 시클로 부텐 등의 유기 재료를 이용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 된다.
본 실시 형태를 이용하여 제작한, 고순도화된 산화물 반도체막(403)을 이용한 트랜지스터(410)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 10zA/㎛ 미만, 85℃에서 100zA/㎛ 미만 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시 형태 2)
본 실시 형태에서는, 반도체 장치의 다른 일 형태를 도 2를 이용하여 설명한다. 상기 실시 형태와 동일 부분 또는 마찬가지의 기능을 갖는 부분 및 공정은, 상기 실시 형태와 마찬가지로 행할 수 있어, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
도 2의 (f)에 도시하는 트랜지스터(440)는, 톱 게이트 구조의 트랜지스터의 예이다.
도 2의 (f)에 도시하는 바와 같이, 트랜지스터(440)는, 절연층(436)이 설치된 절연 표면을 갖는 기판(400) 상에, 산화물 반도체막(403), 소스 전극층(405a), 드레인 전극층(405b), 게이트 절연층(402), 게이트 전극층(401)을 포함한다.
도 2의 (a) 내지 (f)에 트랜지스터(440)의 제작 방법의 일례를 도시한다.
우선, 절연 표면을 갖는 기판(400) 상에 절연층(436)을 형성한다. 절연층(436)은 절연층(407)과 마찬가지의 재료 및 방법으로 형성하면 된다.
절연층(436)으로서는, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 하프늄막, 또는 산화 갈륨막, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 또는 질화 산화 알루미늄막 등의 무기절연막의 단층 또는 적층을 이용할 수 있다.
실시 형태 1과 같이, 산화물 반도체막(403)과 접하는 절연층(436)(절연층(436)이 적층 구조이었던 경우 산화물 반도체막(403)과 접하는 막)을, 산소를 많이 포함하는 상태로 하면, 산화물 반도체막(403)에 산소를 공급하는 공급원으로서 적절히 기능시킬 수 있다.
본 실시 형태에서는, 절연층(436)으로서 산소를 포함하는 절연층으로 하고, 막 두께 200㎚의 산화 실리콘막을, 스퍼터링법을 이용하여 성막한다.
다음으로, 절연층(436) 상에, 산화물 반도체막(441)을 형성한다(도 2의 (a) 참조). 본 실시 형태에서는, In-Ga-Zn-O계 산화물 타깃을 이용하여 스퍼터링법에 의해 In-Ga-Zn-O계 산화물막을 성막한다. 또한, 성막 시에, 얻어지는 산화물 반도체막(441)이 산소를 많이(과잉으로) 포함하는 막으로 되는 조건에서 성막하면 바람직하다.
또한, 절연층(436)과 산화물 반도체막(441)을 대기에 해방하지 않고 연속적으로 형성하는 것이 바람직하다. 절연층(436)과 산화물 반도체막(441)을 대기에 노출하지 않고 연속해서 형성하면, 절연층(436) 표면에 수소나 수분 등의 불순물이 흡착하는 것을 방지할 수 있다.
다음으로, 산화물 반도체막(441)에 희 가스 이온(421)을 주입하고, 희 가스 원소가 주입된 산화물 반도체막(442)을 형성한다(도 2의 (b) 참조).
희 가스 이온(421)의 주입 방법으로서는, 산화물 반도체막(441) 중, 또는 산화물 반도체막(441) 중 및 계면에, 즉 적어도 산화물 반도체막(441) 중에 희 가스 이온(421)을 주입 가능한 방법을 이용한다. 개시하는 발명에 따른 반도체 장치의 제작 방법은, 희 가스 이온을 산화물 반도체막(441) 중(및 계면)에 주입함으로써, 막중에 보이드를 형성하고, 또한 산화물 반도체막(441)을 구성하고 있는 금속과 수소의 결합을 절단함으로써 산화물 반도체막(441)으로부터의 수소의 탈리를 용이하게 하는 것이다.
개시하는 발명에 따른 반도체 장치의 제작 방법에서 이용할 수 있는 희 가스 이온(421)의 주입 방법으로서는, 예를 들면, 이온 주입법 또는 이온 도핑법 등을 이용할 수 있다. 또한, 플라즈마 이머전 이온 주입법을 이용해도 된다.
도 2의 (b)에 있어서는 희 가스 이온(421)을 주입하는 주입 공정은, 산화물 반도체막(441)의 표면이 노출된 형태의 예를 도시한다.
희 가스 이온(421)의 주입 깊이는, 가속 전압, 도즈량 등의 주입 조건, 또한 주입하는 막의 막 두께를 적절히 설정해서 제어하면 된다. 예를 들면, 희 가스를 이용하여, 이온 주입법으로 희 가스 이온의 주입을 행하는 경우, 도즈량을 1×1014ions/㎠ 이상 5×1016ions/㎠ 이하로 하면 된다.
희 가스 원소가 주입된 산화물 반도체막(442)에 있어서의 주입된 희 가스 원소 농도의 피크는 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하(바람직하게는 1×1020/㎤ 이상 3×1021/㎤ 이하)로 하는 것이 바람직하다.
주입 공정에서 이용하는 희 가스 원소(바람직하게는 아르곤, 크립톤, 또는 크세논 등)은, 1종류라도 복수의 종류를 이용해도 된다. 복수의 종류를 이용하는 경우, 주입된 희 가스 원소의 농도는, 주입된 복수의 종류의 희 가스 원소의 합계의 농도로 한다.
다음으로 희 가스 이온을 주입한 산화물 반도체막(442)에 가열 공정을 행한다.
가열 공정의 온도는, 300℃ 이상 700℃ 이하, 또는 기판의 왜곡점 미만으로 한다. 예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대하여 질소 분위기하 450℃에 있어서 1시간의 가열 공정을 행한다.
가열 공정은, 감압하, 질소 분위기하, 또는 희 가스 분위기하에서 행하면 된다. 또한, 상기 질소, 또는 희 가스 등의 분위기에 물, 수소 등이 포함되지 않는 것이 바람직하다. 또한, 가열 처리 장치에 도입하는 질소, 또는 희 가스의 순도를, 6N(99.9999%) 이상 바람직하게는 7N(99.99999%) 이상(즉 불순물 농도를 1ppm 이하, 바람직하게는 0.1ppm 이하)으로 하는 것이 바람직하다.
산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수소 사이의 결합이 절단되어, 나중에 행하여지는 가열 공정에 의해 불순물인 수소를 산화물 반도체막으로부터 탈리시키기 쉽게 할 수 있다. 또한, 희 가스 이온의 주입에 의해 막중에 보이드(결함)가 형성되기 때문에, 결합이 절단된 수소는, 그 보이드를 통해서 용이하게 막중으로부터 탈리할 수 있다.
또한, 수소의 탈리는, 산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수산기 사이의 결합도 절단되기 때문에, 결합이 절단된 수소와 수산기가 결합하여, 물로서 산화물 반도체막 중으로부터 탈리하는 경우도 있다.
희 가스 이온의 주입 공정 및 가열 공정에 의해, 효율 좋게 산화물 반도체막(441)의 탈수화 또는 탈수소화를 행할 수 있고, 수소, 또는 물 등의 불순물이 배제되어, 고순도화된 산화물 반도체막(443)을 형성할 수 있다(도 2의 (c) 참조).
n형 불순물인 수소를 산화물 반도체로부터 제거하고, 불순물이 극력 포함되지 않도록 고순도화한 후, 충분한 산소를 공급함으로써 I형(진성)의 산화물 반도체, 또는 I형(진성)에 한없이 가까운 산화물 반도체로 할 수 있다.
탈수화 또는 탈수소화 처리를 행하는 가열 공정에 있어서, 산화물 반도체막 표면은 수소 또는 물 등의 방출을 방해하는 상태(예를 들면, 수소 또는 물 등을 통과시키지 않는(차단하는) 막 등을 형성하는 등)로 하지 않고, 산화물 반도체막은 표면을 노출시킨 상태로 하는 것이 바람직하다. 주입 공정에 있어서 산화물 반도체막 상에 다른 막을 형성한 경우, 산화물 반도체막 상으로부터 그 막을 제거하고, 산화물 반도체막 표면을 노출시킨 상태로 하면 된다.
산화물 반도체막 상에 형성된 막이, 수소 또는 물 등을 통과시키지 않는(차단하는) 막이 아니고, 물 등의 방출을 방해하지 않는 경우에는, 산화물 반도체막 상에 다른 막이 형성된 상태에서 가열 공정을 행해도 된다.
주입 공정 및 가열 공정은, 도 2의 (b), (c)와 같이 막 형상의 산화물 반도체막에 행해도 되고, 포토리소그래피 공정에 의해 섬 형상으로 가공한 산화물 반도체막에 행해도 된다. 본 실시 형태와 같이, 탈수화 또는 탈수소화를 위한 가열 공정을, 산화물 반도체막(442)이 섬 형상으로 가공되기 전에 행하면, 절연층(436)에 포함되는 산소가 가열 공정에 의해 방출되는 것을 방지할 수 있기 때문에 바람직하다.
다음으로, 산화물 반도체막(443)을 제2 포토리소그래피 공정에 의해 섬 형상의 산화물 반도체막(403)으로 가공한다(도 2의 (d) 참조).
절연층(436) 및 산화물 반도체막(403) 상에 소스 전극층(405a), 드레인 전극층(405b)을 형성하고, 절연층(436), 산화물 반도체막(403), 소스 전극층(405a) 및 드레인 전극층(405b) 상에 게이트 절연층(402)을 형성한다(도 2의 (e) 참조). 게이트 절연층(402)으로서는 스퍼터링법 또는 플라즈마 CVD법에 의해 성막되는 절연층을 이용한다. 본 실시 형태에서는, 게이트 절연층(402)으로서, 플라즈마 CVD법에 의해 성막되는 산화 질화 실리콘막을 이용한다. 게이트 절연층(402)을 산화물 반도체막(403)에의 산소의 공급원으로 해도 되고, 이 경우, 산소를 많이 포함하는 절연막을 게이트 절연층(402)으로서 형성한다.
탈수화 또는 탈수소화 처리로서 희 가스 이온 주입 공정 및 가열 공정을 행한 산화물 반도체막(403)에, 산소를 공급하는 것이 바람직하다. 산화물 반도체막(403)에 산소를 공급함으로써, 막중의 산소 결손을 보충할 수 있다.
본 실시 형태에서는, 산화물 반도체막(403)에의 산소의 공급을, 절연층(436)을 공급원으로 해서 행한다.
본 실시 형태에서는, 산화물 반도체막(403)과 절연층(436)이 접한 상태에서 가열 공정을 행한다.
가열 공정의 온도는, 250℃ 이상 700℃ 이하, 또는 400℃ 이상 700℃ 이하, 또는 기판의 왜곡점 미만으로 한다. 예를 들면, 가열 처리 장치의 하나인 전기로에 기판을 도입하고, 산화물 반도체막에 대하여 질소 분위기하 250℃에 있어서 1시간의 가열 공정을 행한다.
산화물 반도체막(403)과 산소를 포함하는 절연층(436)을 접한 상태에서 가열 공정을 행하기 때문에, 불순물의 배제 공정에 의해 동시에 감소하게 되는 산화물 반도체막(403)을 구성하는 주성분 재료의 하나인 산소를, 산소를 포함하는 절연층(436)으로부터 산화물 반도체막(403)에 공급할 수 있다.
고순도화된 산화물 반도체막(403) 중에는 캐리어가 매우 적고(제로에 가까움), 캐리어 농도는 1×1014/㎤ 미만, 바람직하게는 1×1012/㎤ 미만, 더욱 바람직하게는 1×1011/㎤ 미만이다.
다음으로, 산화물 반도체막(403)과 겹치는 게이트 절연층(402) 상에 게이트 전극층(401)을 형성한다(도 2의 (f) 참조).
또한, 산화물 반도체막(403)에 산소를 공급하기 위한 가열 공정은, 게이트 전극층(401)을 형성한 후에 행해도 된다.
이상의 공정에서 고순도화하고, 충분한 산소가 공급되고, 전기적으로 I형(진성)화된 산화물 반도체막(403)을 포함하는 트랜지스터(440)가 형성된다(도 2의 (f) 참조). 트랜지스터(440)는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다.
또한, 트랜지스터(440) 상에 절연층을 형성해도 된다. 절연층으로서는, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 하프늄막, 또는 산화 갈륨막, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 또는 질화 산화 알루미늄막 등의 무기절연막의 단층 또는 적층을 이용할 수 있다.
또한, 트랜지스터(440) 상에 트랜지스터(440) 기인의 표면 요철을 저감하기 위해서 평탄화 절연막을 형성해도 된다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조 시클로 부텐 등의 유기 재료를 이용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 된다.
본 실시 형태를 이용하여 제작한, 고순도화된 산화물 반도체막(403)을 이용한 트랜지스터(440)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 10zA/㎛ 미만, 85℃에서 100zA/㎛ 미만 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시 형태는, 다른 실시 형태와 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 3)
본 실시 형태에서는, 반도체 장치의 다른 일 형태를, 도 4를 이용하여 설명한다. 본 실시 형태에서는, 반도체 장치의 일례로서 트랜지스터를 나타낸다. 상기 실시 형태와 동일 부분 또는 마찬가지의 기능을 갖는 부분 및 공정은, 상기 실시 형태와 마찬가지로 행할 수 있고, 반복된 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
트랜지스터의 구조는 특별히 한정되지 않고, 예를 들면 톱 게이트 구조, 또는 보텀 게이트 구조의 스태거형 및 플래너형 등을 이용할 수 있다. 또한, 트랜지스터는 채널 형성 영역이 1개 형성되는 싱글 게이트 구조이어도, 2개 형성되는 더블 게이트 구조 혹은 3개 형성되는 트리플 게이트 구조이어도 된다. 또한, 채널 영역의 상하에 게이트 절연층을 개재하여 배치된 2개의 게이트 전극층을 갖는, 듀얼 게이트형이어도 된다.
또한, 도 4의 (a) 내지 (c)에 도시하는 트랜지스터(430, 420, 450)의 단면 구조의 일례를 이하에 기재한다. 도 4의 (a) 내지 (c)에 도시하는 트랜지스터(420, 430, 450)도 실시 형태 1 또는 실시 형태 2에서 나타낸 트랜지스터(410, 440)와 마찬가지로, 수소, 물 등 수소를 포함하는 불순물을 산화물 반도체막으로부터 의도적으로 배제하고, 고순도화된 산화물 반도체막을 포함하는 트랜지스터이다. 따라서, 트랜지스터(430, 420, 450)는 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
도 4의 (a)에 도시하는 트랜지스터(430)는 보텀 게이트형의 트랜지스터로서, 절연 표면을 갖는 기판인 기판(400) 상에, 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a), 드레인 전극층(405b) 및 산화물 반도체막(403)을 포함한다. 또한, 트랜지스터(430)를 덮고, 산화물 반도체막(403)에 접하는 절연층(407)이 형성되어 있다.
트랜지스터(430)에 있어서는, 게이트 절연층(402)은 기판(400) 및 게이트 전극층(401) 상에 접해서 형성되고, 게이트 절연층(402) 상에 소스 전극층(405a), 드레인 전극층(405b)이 접해서 형성되어 있다. 그리고, 게이트 절연층(402) 및 소스 전극층(405a), 드레인 전극층(405b) 상에 산화물 반도체막(403)이 형성되어 있다.
도 4의 (b)에 도시하는 트랜지스터(420)는, 채널 보호형(채널 스톱형이라고도 함)이라고 불리는 보텀 게이트 구조의 하나이며 역스태거형 트랜지스터라고도 한다.
트랜지스터(420)는, 절연 표면을 갖는 기판(400) 상에, 게이트 전극층(401), 게이트 절연층(402), 산화물 반도체막(403), 산화물 반도체막(403)의 채널 형성 영역을 덮는 채널 보호층으로서 기능하는 절연층(427), 소스 전극층(405a) 및 드레인 전극층(405b)을 포함한다. 또한, 트랜지스터(420)를 덮고, 절연층(409)이 형성되어 있다.
절연층(427), 절연층(409)은 절연층(407)과 마찬가지의 재료 및 방법으로 형성하면 되고, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 하프늄막, 산화 갈륨막, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 또는 질화 산화 알루미늄막 등의 무기절연막의 단층 또는 적층을 이용할 수 있다.
실시 형태 1과 같이, 산화물 반도체막(403)과 접하는 절연층(427)(절연층(427)이 적층 구조이었던 경우 산화물 반도체막(403)과 접하는 막)을, 산소를 많이 포함하는 상태로 하면, 산화물 반도체막(403)에 산소를 공급하는 공급원으로서 적합하게 기능시킬 수 있다.
도 4의 (c)에 도시하는 트랜지스터(450)는, 톱 게이트 구조의 트랜지스터의 하나이다. 트랜지스터(450)는, 절연 표면을 갖는 기판(400) 상에, 절연층(436), 소스 전극층(405a), 드레인 전극층(405b), 산화물 반도체막(403), 게이트 절연층(402) 및 게이트 전극층(401)을 포함한다.
보텀 게이트 구조의 트랜지스터(420, 430)에 있어서, 기초막으로 되는 절연막을 기판(400)과 게이트 전극층(401) 사이에 설치해도 된다. 기초막은, 기판으로부터의 불순물 원소의 확산을 방지하는 기능이 있고, 질화 실리콘막, 산화 실리콘막, 질화 산화 실리콘막, 또는 산화 질화 실리콘막으로부터 선택된 하나 또는 복수의 막에 의한 적층 구조에 의해 형성할 수 있다.
산화물 반도체막(403), 기판(400), 게이트 전극층(401), 게이트 절연층(402), 소스 전극층(405a) 및 드레인 전극층(405b)은 실시 형태 1과 마찬가지의 재료 및 방법으로 형성할 수 있다.
또한, 트랜지스터 상에 트랜지스터 기인의 표면 요철을 저감하기 위해서 평탄화 절연막을 형성해도 된다. 평탄화 절연막으로서는, 폴리이미드, 아크릴, 벤조 시클로 부텐 등의 유기 재료를 이용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 평탄화 절연막을 형성해도 된다.
트랜지스터(420, 430 및 450)에 있어서, 산화물 반도체막(403)은, 희 가스 이온을 주입하고, 그 후에 가열 공정을 행함으로써, 수소 또는 물 등의 수소를 포함하는 불순물을 산화물 반도체막으로부터 의도적으로 배제하고, 고순도화된 산화물 반도체막이다.
산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수소 사이의 결합이 절단되어, 나중에 행하여지는 가열 공정에 의해 불순물인 수소를 산화물 반도체막으로부터 탈리시키기 쉽게 할 수 있다. 또한, 희 가스 이온의 주입에 의해 막중에 보이드(결함)가 형성되기 때문에, 결합이 절단된 수소는, 그 보이드를 통해서 용이하게 막중으로부터 탈리할 수 있다.
또한, 수소의 탈리는, 산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수산기 사이의 결합도 절단되기 때문에, 결합이 절단된 수소와 수산기가 결합하여, 물로서 산화물 반도체막 중으로부터 탈리하는 경우도 있다.
고순도화하고, 충분히 산소를 공급시켜 전기적으로 I형(진성)화한 산화물 반도체막을 갖는 트랜지스터는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다.
본 실시 형태를 이용하여 제작한, 고순도화된 산화물 반도체막(403)을 이용한 트랜지스터(430, 420, 450)는, 오프 상태에 있어서의 전류값(오프 전류값)을, 채널 폭 1㎛당 실온에서 10zA/㎛ 미만, 85℃에서 100zA/㎛ 미만 레벨로까지 낮게 할 수 있다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
(실시 형태 4)
본 실시 형태에서는, 반도체 장치의 제작 방법의 다른 일 형태를 설명한다. 상기 실시 형태와 동일 부분 또는 마찬가지의 기능을 갖는 부분 및 공정은, 상기 실시 형태와 마찬가지로 행할 수 있어, 반복 설명은 생략한다. 또한 동일한 개소의 상세한 설명은 생략한다.
또한, 본 실시 형태에서는, 실시 형태 1에서 나타낸 트랜지스터(410)를 예로서 설명하지만, 실시 형태 2 및 실시 형태 3 중 어느 하나에서 나타낸 트랜지스터(420, 430, 440, 450)에도 적용할 수 있다.
본 실시 형태에서는, 개시하는 발명에 따른 트랜지스터의 제작 방법에 있어서, 탈수화 또는 탈수소화 처리로서 희 가스 이온 주입 공정 및 가열 공정을 행한 산화물 반도체막에, 산소(적어도, 산소 래디컬, 산소 원자, 산소 이온 중 어느 하나를 포함함)를 도입해서 막중에 산소를 공급하는 예를 나타낸다.
산소의 도입 방법으로서는, 이온 주입법, 이온 도핑법, 플라즈마 이머전 이온 주입법, 플라즈마 처리 등을 이용할 수 있다.
도 3의 (a)는, 도 1의 (c)의 공정 후, 탈수화 또는 탈수소화 처리를 행한 산화물 반도체막(443)에 산소(431)를 도입하고, 산화물 반도체막(443)에 산소(431)를 공급하는 예이다. 공급된 산소(431)에 의해, 산화물 반도체막(443) 중에 존재하는 산소 결손을 보충할 수 있다.
도 3의 (b)는, 도 1의 (d)의 공정 후, 탈수화 또는 탈수소화 처리를 행한 산화물 반도체막(443)을 섬 형상으로 가공한 산화물 반도체막(403)에 산소(431)를 도입하고, 산화물 반도체막(403)에 산소(431)를 공급하는 예이다. 공급된 산소(431)에 의해, 산화물 반도체막(403) 중에 존재하는 산소 결손을 보충할 수 있다.
도 3의 (c)는, 도 1의 (e)의 공정 후, 산화물 반도체막(403)의 채널 형성 영역(소스 전극층(405a) 또는 드레인 전극층(405b)으로 덮여 있지 않은 노출된 영역)에, 산소(431)를 도입하고, 산화물 반도체막(403)의 채널 형성 영역에 산소(431)를 공급하는 예이다. 공급된 산소(431)에 의해, 산화물 반도체막(403)의 채널 형성 영역 중에 존재하는 산소 결손을 보충할 수 있다.
도 3의 (d)는, 도 1의 (f)의 공정 후, 트랜지스터(410) 상에 형성된 절연층(407)을 통과해서 산화물 반도체막(403)의 채널 형성 영역에, 산소(431)를 도입하고, 산화물 반도체막(403)의 채널 형성 영역에 산소(431)를 공급하는 예이다. 공급된 산소(431)에 의해, 산화물 반도체막(403)의 채널 형성 영역 중에 존재하는 산소 결손을 보충할 수 있다. 도 3의 (d)와 같이 절연층(407)을 통과해서 산소를 도입하는 경우에는, 산화물 반도체막(403)이 노출되어 있지 않으므로 플라즈마 처리가 아니라, 이온 주입법, 이온 도핑법, 또는 플라즈마 이머전 이온 주입법을 이용한다.
이와 같이, 산화물 반도체막에의 산소의 도입은, 희 가스 이온 주입 공정 및 가열 공정에 의해 탈수화 또는 탈수소화 처리를 행한 후이면 되고, 특별히 한정되지 않는다. 또한, 상기 탈수화 또는 탈수소화 처리를 행한 산화물 반도체막에의 산소의 도입은 복수회 행해도 된다.
본 실시 형태와 같이, 산소를 직접 산화물 반도체막에 도입하는 경우에는, 산화물 반도체막과 접하는 절연층을, 반드시 산소를 많이 포함하는 막으로 할 필요는 없다. 도입한 산소가 다시 산화물 반도체막으로부터 탈리하지 않도록, 또한, 수소, 물 등의 수소를 포함하는 불순물이 산화물 반도체막에 다시 혼입되지 않도록, 산소, 수소, 물 등의 수소를 포함하는 불순물에 대하여 차단 효과(블록 효과)가 높은 막을 절연층(407)으로서 형성하는 것이 바람직하다. 예를 들면, 수소, 수분 등의 불순물 및 산소의 양쪽에 대하여 차단 효과(블록 효과)가 높은 산화 알루미늄막 등을 이용하면 된다.
물론, 산화물 반도체막과 접하는 절연층을, 산소를 많이 포함하는 막으로 해서 산소 공급하고, 다시 산소를 직접 산화물 반도체막에 도입해서 산소 공급하는 식으로 복수의 산소 공급 방법을 행해도 된다.
또한, 산화물 반도체막에 산소를 도입한 후, 가열 공정을 행하는 것이 바람직하다.
탈수화 또는 탈수소화 처리로서 희 가스 이온 주입 공정 및 가열 공정을 행한 산화물 반도체막에, 산소를 도입해서 막중에 산소를 공급함으로써, 산화물 반도체막을 고순도화 및 전기적으로 I형(진성)화할 수 있다.
고순도화하고, 충분한 산소를 공급시켜 전기적으로 I형(진성)화한 산화물 반도체막을 갖는 트랜지스터는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다.
이상과 같이, 안정된 전기적 특성을 갖는 산화물 반도체를 이용한 반도체 장치를 제공할 수 있다. 따라서, 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시 형태는, 다른 실시 형태와 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 5)
실시 형태 1 내지 4 중 어느 하나에서 일례를 나타낸 트랜지스터를 이용하여 표시 기능을 갖는 반도체 장치(표시 장치라고도 함)를 제작할 수 있다. 또한, 트랜지스터를 포함하는 구동 회로의 일부 또는 전체를, 화소부와 동일한 기판 상에 일체 형성하여, 시스템 온 패널을 형성할 수 있다.
도 6의 (a)에 있어서, 제1 기판(4001) 상에 설치된 화소부(4002)를 둘러싸도록 하여, 시일재(4005)가 설치되고, 제2 기판(4006)에 의해 밀봉되어 있다. 도 6의 (a)에 있어서는, 제1 기판(4001) 상의 시일재(4005)에 의해 둘러싸여 있는 영역과는 상이한 영역에, 별도 준비된 기판 상에 단결정 반도체막 또는 다결정 반도체막으로 형성된 주사선 구동 회로(4004), 신호선 구동 회로(4003)가 실장되어 있다. 또한 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 부여되는 각종 신호 및 전위는, FPC(Flexible printed circuit)(4018a, 4018b)로부터 공급되고 있다.
도 6의 (b) 및 (c)에 있어서, 제1 기판(4001) 상에 설치된 화소부(4002)와, 주사선 구동 회로(4004)를 둘러싸도록 하여, 시일재(4005)가 설치되어 있다. 또한 화소부(4002)와, 주사선 구동 회로(4004) 상에 제2 기판(4006)이 설치되어 있다. 따라서 화소부(4002)와, 주사선 구동 회로(4004)는, 제1 기판(4001)과 시일재(4005)와 제2 기판(4006)에 의해, 표시 소자와 함께 밀봉되어 있다. 도 6의 (b) 및 (c)에서는, 제1 기판(4001) 상의 시일재(4005)에 의해 둘러싸여 있는 영역과는 상이한 영역에, 별도 준비된 기판 상에 단결정 반도체막 또는 다결정 반도체막으로 형성된 신호선 구동 회로(4003)가 실장되어 있다. 도 6의 (b) 및 (c)에서는, 별도 형성된 신호선 구동 회로(4003)와, 주사선 구동 회로(4004) 또는 화소부(4002)에 공급되는 각종 신호 및 전위는, FPC(4018)로부터 공급되고 있다.
또한, 도 6의 (b) 및 (c)에 있어서는, 신호선 구동 회로(4003)를 별도 형성하고, 제1 기판(4001)에 실장되어 있는 예를 도시하고 있지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도 형성해서 실장해도 되고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부만을 별도 형성해서 실장해도 된다.
또한, 별도 형성한 구동 회로의 접속 방법은, 특별히 한정되는 것은 아니며, COG(Chip On Glass) 방법, 와이어 본딩 방법, 혹은 TAB(Tape Automated Bonding) 방법 등을 이용할 수 있다. 도 6의 (a)는, COG 방법에 의해 신호선 구동 회로(4003), 주사선 구동 회로(4004)를 실장하는 예이고, 도 6의 (b)는, COG 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이며, 도 6의 (c)는, TAB 방법에 의해 신호선 구동 회로(4003)를 실장하는 예이다.
또한, 표시 장치는, 표시 소자가 밀봉된 상태에 있는 패널과, 그 패널에 컨트롤러를 포함하는 IC 등을 실장한 상태에 있는 모듈을 포함한다.
또한, 본 명세서 중에 있어서의 표시 장치란, 화상 표시 디바이스, 표시 디바이스, 혹은 광원(조명 장치 포함함)을 가리킨다. 또한, 커넥터, 예를 들면 FPC 혹은 TAB 테이프 혹은 TCP가 부착된 모듈, TAB 테이프나 TCP 앞에 프린트 배선판이 설치된 모듈, 또는 표시 소자에 COG 방식에 의해 IC(집적 회로)가 직접 실장된 모듈도 모두 표시 장치에 포함하는 것으로 한다.
또한 제1 기판 상에 설치된 화소부 및 주사선 구동 회로는, 트랜지스터를 복수 갖고 있고, 실시 형태 1 내지 4 중 어느 하나에서 일례를 나타낸 트랜지스터를 적용할 수 있다.
표시 장치에 설치되는 표시 소자로서는 액정 소자(액정 표시 소자라고도 함), 발광 소자(발광 표시 소자라고도 함)를 이용할 수 있다. 발광 소자는, 전류 또는 전압에 의해 휘도가 제어되는 소자를 그 범주에 포함하고 있고, 구체적으로는 무기 EL(Electro Luminescence), 유기 EL 등이 포함된다. 또한, 전자 잉크 등, 전기적 작용에 의해 콘트라스트가 변화하는 표시 매체도 적용할 수 있다.
반도체 장치의 일 형태에 대해서, 도 7 내지 도 9를 이용하여 설명한다. 도 7 내지 도 9는, 도 6의 (b)의 M-N에 있어서의 단면도에 상당한다.
도 7 내지 도 9에서 도시하는 바와 같이, 반도체 장치는 접속 단자 전극(4015) 및 단자 전극(4016)을 갖고 있고, 접속 단자 전극(4015) 및 단자 전극(4016)은 FPC(4018)가 갖는 단자와 이방성 도전막(4019)을 개재하여, 전기적으로 접속되어 있다.
접속 단자 전극(4015)은, 제1 전극층(4030)과 동일한 도전막으로 형성되고, 단자 전극(4016)은, 트랜지스터(4010, 4011)의 소스 전극층 및 드레인 전극층과 동일한 도전막으로 형성되어 있다.
또한 제1 기판(4001) 상에 설치된 화소부(4002)와, 주사선 구동 회로(4004)는, 트랜지스터를 복수 갖고 있고, 도 7 내지 도 9에서는, 화소부(4002)에 포함되는 트랜지스터(4010)와, 주사선 구동 회로(4004)에 포함되는 트랜지스터(4011)를 예시하고 있다. 도 7에서는, 트랜지스터(4010, 4011) 상에는 절연층(4020), 절연층(4024)이 형성되고, 도 8 및 도 9에서는 또한, 절연층(4021)이 형성되어 있다. 또한, 절연막(4023)은 기초막으로서 기능하는 절연막이다.
본 실시 형태에서는, 트랜지스터(4010), 트랜지스터(4011)로서, 실시 형태 1 내지 4 중 어느 하나에서 나타낸 트랜지스터를 적용할 수 있다.
트랜지스터(4010) 및 트랜지스터(4011)에 있어서, 산화물 반도체막은, 희 가스 이온을 주입하고, 가열 공정을 행함으로써, 수소 또는 물 등의 수소를 포함하는 불순물을 산화물 반도체막으로부터 의도적으로 배제하고, 고순도화된 산화물 반도체막이다.
산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수소 사이의 결합이 절단되어, 나중에 행하여지는 가열 공정에 의해 불순물인 수소를 산화물 반도체막으로부터 탈리시키기 쉽게 할 수 있다. 또한, 희 가스 이온의 주입에 의해 막중에 보이드(결함)가 형성되기 때문에, 결합이 절단된 수소는, 그 보이드를 통해서 용이하게 막중으로부터 탈리할 수 있다.
또한, 수소의 탈리는, 산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수산기 사이의 결합도 절단되기 때문에, 결합이 절단된 수소와 수산기가 결합하여, 물로서 산화물 반도체막 중으로부터 탈리하는 경우도 있다.
따라서, 고순도화된 산화물 반도체막을 포함하는 트랜지스터(4010) 및 트랜지스터(4011)는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다. 따라서, 도 7 내지 도 9에서 도시하는 본 실시 형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
또한, 본 실시 형태에서는, 절연층 상에 있어서 구동 회로용의 트랜지스터(4011)의 산화물 반도체막의 채널 형성 영역과 겹치는 위치에 도전층이 형성되어 있는 예이다. 도전층을 산화물 반도체막의 채널 형성 영역과 겹치는 위치에 형성함으로써, BT시험 전후에 있어서의 트랜지스터(4011)의 임계값 전압의 변화량을 다시 저감할 수 있다. 또한, 도전층은, 전위가 트랜지스터(4011)의 게이트 전극층과 동일해도 되고, 상이해도 되고, 제2 게이트 전극층으로서 기능시킬 수도 있다. 또한, 도전층의 전위가 GND, 0V, 혹은 플로팅 상태이어도 된다.
또한, 그 도전층은 외부의 전계를 차폐하는, 즉 외부의 전계가 내부(박막 트랜지스터를 포함하는 회로부)에 작용하지 않도록 하는 기능(특히 정전기에 대한 정전 차폐 기능)도 갖는다. 도전층의 차폐 기능에 의해, 정전기 등의 외부의 전계의 영향에 의해 트랜지스터의 전기적인 특성이 변동하는 것을 방지할 수 있다.
화소부(4002)에 설치된 트랜지스터(4010)는 표시 소자와 전기적으로 접속하여, 표시 패널을 구성한다. 표시 소자는 표시를 행할 수 있으면 특별히 한정되지 않고, 다양한 표시 소자를 이용할 수 있다.
도 7에 표시 소자로서 액정 소자를 이용한 액정 표시 장치의 예를 도시한다. 도 7에 있어서, 표시 소자인 액정 소자(4013)는, 제1 전극층(4030), 제2 전극층(4031) 및 액정층(4008)을 포함한다. 또한, 액정층(4008)을 협지하도록 배향막으로서 기능하는 절연막(4032, 4033)이 형성되어 있다. 제2 전극층(4031)은 제2 기판(4006) 측에 형성되고, 제1 전극층(4030)과 제2 전극층(4031)은 액정층(4008)을 개재해서 적층하는 구성으로 되어 있다.
또한 도면 부호 4035는 절연막을 선택적으로 에칭함으로써 얻어지는 기둥 형상의 스페이서로서, 액정층(4008)의 막 두께(셀 갭)를 제어하기 위해서 설치되어 있다. 또한 구 형상의 스페이서를 이용하고 있어도 된다.
표시 소자로서, 액정 소자를 이용하는 경우, 서모트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반 강유전성 액정 등을 이용할 수 있다. 이들의 액정 재료는, 조건에 따라, 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다.
또한, 배향막을 이용하지 않는 블루상을 나타내는 액정을 이용해도 된다. 블루상은 액정상의 하나로서, 콜레스테릭 액정을 승온해 가면, 콜레스테릭상으로부터 등방상으로 전이하기 직전에 발현되는 상이다. 블루상은 좁은 온도 범위에서만 발현되기 때문에, 온도 범위를 개선하기 위해서 5중량％ 이상의 키랄제를 혼합시킨 액정 조성물을 이용하여 액정층에 이용한다. 블루상을 나타내는 액정과 키랄제를 포함하는 액정 조성물은, 응답 속도가 1msec 이하로 짧고, 광학적 등방성이기 때문에 배향 처리가 불필요하여, 시야각 의존성이 작다. 또한 배향막을 형성하지 않아도 되므로 러빙 처리도 불필요하게 되기 때문에, 러빙 처리에 의해 야기되는 정전 파괴를 방지할 수 있고, 제작 공정 중의 액정 표시 장치의 불량이나 파손을 경감할 수 있다. 따라서 액정 표시 장치의 생산성을 향상시키는 것이 가능하게 된다. 산화물 반도체막을 이용하는 트랜지스터는, 정전기의 영향에 의해 트랜지스터의 전기적인 특성이 현저하게 변동해서 설계 범위를 일탈할 우려가 있다. 따라서 산화물 반도체막을 이용하는 트랜지스터를 갖는 액정 표시 장치에 블루상의 액정 재료를 이용하는 것은 보다 효과적이다.
또한, 액정 재료의 고유 저항은, 1×109Ω·㎝ 이상이고, 바람직하게는 1×1011Ω·㎝ 이상이며, 더욱 바람직하게는 1×1012Ω·㎝ 이상이다. 또한, 본 명세서에 있어서의 고유 저항의 값은, 20℃에서 측정한 값으로 한다.
액정 표시 장치에 설치되는 유지 용량의 크기는, 화소부에 배치되는 트랜지스터의 리크 전류 등을 고려하여, 소정의 기간 동안 전하를 유지할 수 있게 설정된다. 유지 용량의 크기는, 트랜지스터의 오프 전류 등을 고려해서 설정하면 된다. 고순도의 산화물 반도체막을 갖는 트랜지스터를 이용함으로써, 각 화소에 있어서의 액정 용량에 대하여 1/3 이하, 바람직하게는 1/5 이하의 용량의 크기를 갖는 유지 용량을 설정하면 충분하다.
본 실시 형태에서 이용하는 고순도화된 산화물 반도체막을 이용한 트랜지스터는, 오프 상태에 있어서의 전류값(오프 전류값)을 낮게 할 수 있다. 따라서, 화상 신호 등의 전기 신호의 유지 시간을 길게 할 수 있고, 전원 온 상태에서는 기입 간격도 길게 설정할 수 있다. 따라서, 리프레시 동작의 빈도를 적게 할 수 있기 때문에, 소비 전력을 억제하는 효과를 나타낸다.
또한, 본 실시 형태에서 이용하는 고순도화된 산화물 반도체막을 이용한 트랜지스터는, 비교적 높은 전계 효과 이동도가 얻어지기 때문에, 고속 구동이 가능하다. 예를 들면, 이러한 고속 구동이 가능한 트랜지스터를 액정 표시 장치에 이용함으로써, 화소부의 스위칭 트랜지스터와, 구동 회로부에 사용하는 드라이버 트랜지스터를 동일 기판 상에 형성할 수 있다. 즉, 별도 구동 회로로서, 실리콘 웨이퍼 등에 의해 형성된 반도체 장치를 이용할 필요가 없기 때문에, 반도체 장치의 부품 점수를 삭감할 수 있다. 또한, 화소부에 있어서도, 고속 구동이 가능한 트랜지스터를 이용함으로써, 고화질의 화상을 제공할 수 있다.
액정 표시 장치에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, ASM(Axially Sy㎜etric aligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferroelectric Liquid Crystal) 모드, AFLC(AntiFerroelectric Liquid Crystal) 모드 등을 이용할 수 있다.
또한, 노멀리 블랙형의 액정 표시 장치, 예를 들면 수직 배향(VA) 모드를 채용한 투과형의 액정 표시 장치로 해도 된다. 수직 배향 모드로서는, 몇 가지 들 수 있지만, 예를 들면, MVA(Multi-Domain Vertical Alig㎚ent) 모드, PVA(㎩tterned Vertical Alig㎚ent) 모드, ASV 모드 등을 이용할 수 있다. 또한, VA형의 액정 표시 장치에도 적용할 수 있다. VA형의 액정 표시 장치란, 액정 표시 패널의 액정 분자의 배열을 제어하는 방식의 일종이다. VA형의 액정 표시 장치는, 전압이 인가되지 않고 있을 때에 패널면에 대하여 액정 분자가 수직 방향을 향하는 방식이다. 또한, 화소(픽셀)를 몇 개의 영역(서브 픽셀)으로 나누고, 각각 다른 방향으로 분자를 쓰러뜨리도록 연구되어 있는 멀티 도메인화 혹은 멀티 도메인 설계라고 불리는 방법을 이용할 수 있다.
또한, 표시 장치에 있어서, 블랙 매트릭스(차광층), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등은 적절히 설치한다. 예를 들면, 편광 기판 및 위상차 기판에 의한 원편광을 이용해도 된다. 또한, 광원으로서 백라이트, 사이드 라이트 등을 이용해도 된다.
또한, 화소부에 있어서의 표시 방식은, 프로그레시브 방식이나 인터레이스 방식 등을 이용할 수 있다. 또한, 컬러 표시할 때에 화소에서 제어하는 색 요소로서는, RGB(R은 적, G는 녹, B는 청을 나타냄)의 3색에 한정되지 않는다. 예를 들면, RGBW(W는 백을 나타냄), 또는 RGB에, 옐로, 시안, 마젠타 등을 1색 이상 추가한 것이 있다. 또한, 색 요소의 도트마다 그 표시 영역의 크기가 상이해도 된다. 단, 본 발명은 컬러 표시의 표시 장치에 한정되는 것은 아니고, 모노크롬 표시의 표시 장치에 적용할 수도 있다.
또한, 표시 장치에 포함되는 표시 소자로서, 일렉트로루미네센스를 이용하는 발광 소자를 적용할 수 있다. 일렉트로루미네센스를 이용하는 발광 소자는, 발광 재료가 유기 화합물인지, 무기 화합물인지에 따라 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무기 EL 소자라고 불리고 있다.
유기 EL 소자는, 발광 소자에 전압을 인가하는 것에 의해, 한 쌍의 전극으로부터 전자 및 정공이 각각 발광성의 유기 화합물을 포함하는 층에 주입되고, 전류가 흐른다. 그리고, 이들 캐리어(전자 및 정공)가 재결합함으로써, 발광성의 유기 화합물이 여기 상태를 형성하고, 그 여기 상태가 기저 상태로 되돌아갈 때에 발광한다. 이러한 메카니즘으로부터, 이러한 발광 소자는, 전류 여기형의 발광 소자라고 불린다.
무기 EL 소자는, 그 소자 구성에 의해, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 분산형 무기 EL 소자는, 발광 재료의 입자를 바인더 중에 분산시킨 발광층을 갖는 것이며, 발광 메카니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 소자는, 발광층을 유전체층 사이에 끼우고, 다시 그것을 전극 사이에 끼운 구조이며, 발광 메카니즘은 금속 이온의 내각 전자 천이를 이용하는 국재형 발광이다. 또한, 여기서는, 발광 소자로서 유기 EL 소자를 이용하여 설명한다.
발광 소자는 발광을 취출하기 위해서 적어도 한 쌍의 전극의 한쪽이 투명하면 된다. 그리고, 기판 상에 트랜지스터 및 발광 소자를 형성하고, 기판과는 반대 측의 면으로부터 발광을 취출하는 상면 사출이나, 기판측의 면으로부터 발광을 취출하는 하면 사출이나, 기판측 및 기판과는 반대측의 면으로부터 발광을 취출하는 양면 사출 구조의 발광 소자가 있고, 어느 사출 구조의 발광 소자도 적용할 수 있다.
도 8에 표시 소자로서 발광 소자를 이용한 발광 장치의 예를 도시한다. 표시 소자인 발광 소자(4513)는, 화소부(4002)에 설치된 트랜지스터(4010)와 전기적으로 접속하고 있다. 또한 발광 소자(4513)의 구성은, 제1 전극층(4030), 전계 발광층(4511), 제2 전극층(4031)의 적층 구조이지만, 도시한 구성에 한정되지 않는다. 발광 소자(4513)로부터 취출하는 광의 방향 등에 맞추어, 발광 소자(4513)의 구성은 적절히 변경할 수 있다.
격벽(4510)은, 유기 절연 재료, 또는 무기 절연 재료를 이용하여 형성한다. 특히 감광성의 수지 재료를 이용하여, 제1 전극층(4030) 상에 개구부를 형성하고, 그 개구부의 측벽이 연속된 곡률을 갖고 형성되는 경사면으로 되도록 형성하는 것이 바람직하다.
전계 발광층(4511)은, 단수의 층으로 구성되어 있어도, 복수의 층이 적층되도록 구성되어 있어도 어느 쪽이라도 된다.
발광 소자(4513)에 산소, 수소, 수분, 이산화탄소 등이 침입하지 않도록, 제2 전극층(4031) 및 격벽(4510) 상에 보호막을 형성해도 된다. 보호막으로서는, 질화 실리콘막, 질화 산화 실리콘막, DLC막 등을 형성할 수 있다. 또한, 제1 기판(4001), 제2 기판(4006) 및 시일재(4005)에 의해 밀봉된 공간에는 충전재(4514)가 설치되어 밀봉되어 있다. 이와 같이 외기에 노출되지 않도록 기밀성이 높고, 탈 가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등)이나 커버재로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소나 아르곤 등의 불활성의 기체 이외에, 자외선 경화 수지 또는 열 경화 수지를 이용할 수 있고, PVC(폴리비닐 클로라이드), 아크릴, 폴리이미드, 에폭시 수지, 실리콘 수지, PVB(폴리비닐 브티랄) 또는 EVA(에틸렌비닐 아세테이트)을 이용할 수 있다. 예를 들면 충전재로서 질소를 이용하면 된다.
또한, 필요하다면, 발광 소자의 사출면에 편광판, 또는 원편광판(타원편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 설치해도 된다. 또한, 편광판 또는 원편광판에 반사 방지막을 형성해도 된다. 예를 들면, 표면의 요철에 의해 반사광을 확산하고, 투영을 저감할 수 있는 안티글래어 처리를 실시할 수 있다.
또한, 표시 장치로서, 전자 잉크를 구동시키는 전자 페이퍼를 제공하는 것도 가능하다. 전자 페이퍼는, 전기 영동 표시 장치(전기 영동 디스플레이)라고도 불리고 있고, 종이와 동일한 읽기 용이함, 다른 표시 장치에 비해서 저소비 전력, 얇고 가벼운 형상으로 하는 것이 가능하다는 이점을 갖고 있다.
전기 영동 표시 장치는, 다양한 형태가 생각될 수 있지만, 플러스의 전하를 갖는 제1 입자와, 마이너스의 전하를 갖는 제2 입자를 포함하는 마이크로 캡슐이 용매 또는 용질에 복수 분산된 것이며, 마이크로 캡슐에 전계를 인가함으로써, 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽 측에 집합한 입자의 색만을 표시하는 것이다. 또한, 제1 입자 또는 제2 입자는 염료를 포함하고, 전계가 없는 경우에 있어서 이동하지 않는 것이다. 또한, 제1 입자의 색과 제2 입자의 색은 서로 다른 것(무색을 포함함)으로 한다.
이와 같이, 전기 영동 표시 장치는, 유전 상수가 높은 물질이 높은 전계 영역으로 이동하는, 소위 유전 영동적 효과를 이용한 디스플레이다.
상기 마이크로 캡슐을 용매 중에 분산시킨 것이 전자 잉크라고 불리는 것이며, 이 전자 잉크는 글래스, 플라스틱, 천, 종이 등의 표면에 인쇄할 수 있다. 또한, 컬러 필터나 색소를 갖는 입자를 이용함으로써 컬러 표시도 가능하다.
또한, 마이크로 캡슐 중의 제1 입자 및 제2 입자는, 도전체 재료, 절연체 재료, 반도체 재료, 자성 재료, 액정 재료, 강유전성 재료, 일렉트로루미네센트 재료, 일렉트로 크로믹 재료, 자기 영동 재료로부터 선택된 일종의 재료, 또는 이들의 복합 재료를 이용하면 된다.
또한, 전자 페이퍼로서, 트위스트 볼 표시 방식을 이용하는 표시 장치도 적용할 수 있다. 트위스트 볼 표시 방식이란, 백과 흑으로 분할 도포된 구형 입자를 표시 소자에 이용하는 전극층인 제1 전극층 및 제2 전극층 사이에 배치하고, 제1 전극층 및 제2 전극층에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
도 9에, 반도체 장치의 일 형태로서 액티브 매트릭스형의 전자 페이퍼를 도시한다. 도 9의 전자 페이퍼는, 트위스트 볼 표시 방식을 이용한 표시 장치의 예이다. 트위스트 볼 표시 방식이란, 백과 흑으로 분할 도포된 구형 입자를 표시 소자에 이용하는 전극층간에 배치하고, 전극층간에 전위차를 발생시켜 구형 입자의 방향을 제어함으로써, 표시를 행하는 방법이다.
트랜지스터(4010)와 접속하는 제1 전극층(4030)과, 제2 기판(4006)에 형성된 제2 전극층(4031) 사이에는 흑색 영역(4615a) 및 백색 영역(4615b)을 갖고, 주위에 액체로 채워져 있는 캐비티(4612)를 포함하는 구형 입자(4613)가 형성되어 있고, 구형 입자(4613)의 주위는 수지 등의 충전재(4614)로 충전되어 있다. 제2 전극층(4031)이 공통 전극(대향 전극)에 상당한다. 제2 전극층(4031)은, 공통 전위선과 전기적으로 접속된다.
또한, 도 7 내지 도 9에 있어서, 제1 기판(4001), 제2 기판(4006)으로서는, 글래스 기판 외에, 가요성을 갖는 기판도 이용할 수 있고, 예를 들면 투광성을 갖는 플라스틱 기판 등을 이용할 수 있다. 플라스틱으로서는, FRP(Fiberglass-Reinforced Plastics)판, PVF(폴리비닐 플루오라이드) 필름, 폴리에스테르 필름 또는 아크릴 수지 필름을 이용할 수 있다. 또한, 알루미늄 호일을 PVF 필름이나 폴리에스테르 필름 사이에 끼운 구조의 시트를 이용할 수도 있다.
절연층(4020) 및 절연층(4024)은 트랜지스터의 보호막으로서 기능한다.
또한, 절연층(4020)을, 산소를 많이 포함하는 막(예를 들면 산화 실리콘막, 산화 질화 실리콘막)으로 하면, 절연층(4020)을 산화물 반도체막에의 산소의 공급원으로서 이용할 수 있다.
절연층(4020), 절연층(4024)으로서는, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 산화 하프늄막, 또는 산화 갈륨막, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 또는 질화 산화 알루미늄막 등의 무기절연막의 단층 또는 적층을 이용할 수 있다.
또한, 평탄화 절연막으로서 기능하는 절연층(4021)은, 아크릴, 폴리이미드, 벤조 시클로 부텐, 폴리아미드, 에폭시 등의, 내열성을 갖는 유기 재료를 이용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등을 이용할 수 있다. 또한, 이들의 재료로 형성되는 절연막을 복수 적층시킴으로써, 절연층을 형성해도 된다.
절연층(4020), 절연층(4024), 절연층(4021)의 형성법은, 특별히 한정되지 않고, 그 재료에 따라서, 스퍼터링법, SOG법, 스핀 코트, 디프, 스프레이 도포, 액적 토출법(잉크제트법), 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 이용할 수 있다.
표시 장치는 광원 또는 표시 소자로부터의 광을 투과시켜 표시를 행한다. 따라서 광이 투과하는 화소부에 설치되는 기판, 절연막, 도전막 등의 박막은 모두 가시광의 파장 영역의 광에 대하여 투광성으로 한다.
표시 소자에 전압을 인가하는 제1 전극층 및 제2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에 있어서는, 취출하는 광의 방향, 전극층이 형성되는 장소 및 전극층의 패턴 구조에 따라 투광성, 반사성을 선택하면 된다.
제1 전극층(4030), 제2 전극층(4031)은, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 티타늄을 포함하는 인듐 산화물, 산화 티타늄을 포함하는 인듐 주석 산화물, 인듐 주석 산화물, 인듐 아연 산화물, 산화 규소를 첨가한 인듐 주석 산화물, 그라펜 등의 투광성을 갖는 도전성 재료를 이용할 수 있다.
또한, 제1 전극층(4030), 제2 전극층(4031)은 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오븀(Nb), 탄탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 또는 그 합금, 혹은 그 금속 질화물로부터 하나 또는 복수종을 이용하여 형성할 수 있다.
또한, 제1 전극층(4030), 제2 전극층(4031)으로서, 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 이용하여 형성할 수 있다. 도전성 고분자로서는, 소위 π전자 공액계 도전성 고분자를 이용할 수 있다. 예를 들면, 폴리 아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리 티오펜 또는 그 유도체, 혹은 아닐린, 피롤 및 티오펜의 2종 이상으로 이루어지는 공중합체 혹은 그 유도체 등을 들 수 있다.
또한, 트랜지스터는 정전기 등에 의해 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 설치하는 것이 바람직하다. 보호 회로는, 비선형 소자를 이용하여 구성하는 것이 바람직하다.
이상과 같이 실시 형태 1 내지 4 중 어느 하나에서 나타낸 트랜지스터를 적용함으로써, 여러 가지의 기능을 갖는 반도체 장치를 제공할 수 있다.
(실시 형태 6)
실시 형태 1 내지 4 중 어느 하나에서 일례를 나타낸 트랜지스터를 이용하여, 대상물의 정보를 판독하는 이미지 센서 기능을 갖는 반도체 장치를 제작할 수 있다.
도 10의 (a)에, 이미지 센서 기능을 갖는 반도체 장치의 일례를 도시한다. 도 10의 (a)는 포토 센서의 등가 회로이며, 도 10의 (b)는 포토 센서의 일부를 도시하는 단면도이다.
포토다이오드(602)는, 한쪽의 전극이 포토다이오드 리셋 신호선(658)에, 다른 쪽의 전극이 트랜지스터(640)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(640)는, 소스 또는 드레인의 한쪽이 포토 센서 기준 신호선(672)에, 소스 또는 드레인의 다른 쪽이 트랜지스터(656)의 소스 또는 드레인의 한쪽에 전기적으로 접속되어 있다. 트랜지스터(656)는, 게이트가 게이트 신호선(659)에, 소스 또는 드레인의 다른 쪽이 포토 센서 출력 신호선(671)에 전기적으로 접속되어 있다.
또한, 본 명세서에 있어서의 회로도에 있어서, 산화물 반도체막을 이용하는 트랜지스터와 명확하게 판명할 수 있도록, 산화물 반도체막을 이용하는 트랜지스터의 기호에는 「OS」라고 기재하고 있다. 도 10의 (a)에 있어서, 트랜지스터(640), 트랜지스터(656)는 산화물 반도체막을 이용하는 트랜지스터이다.
도 10의 (b)는, 포토 센서에 있어서의 포토다이오드(602) 및 트랜지스터(640)에 도시하는 단면도으로서, 절연 표면을 갖는 기판(601)(TFT 기판) 상에, 센서로서 기능하는 포토다이오드(602) 및 트랜지스터(640)가 설치되어 있다. 포토다이오드(602), 트랜지스터(640) 상에는 접착층(608)을 이용하여 기판(613)이 설치되어 있다.
트랜지스터(640) 상에는 절연층(631), 보호 절연층(632), 층간 절연층(633), 층간 절연층(634)이 형성되어 있다. 포토다이오드(602)는, 층간 절연층(633) 상에 설치되고, 층간 절연층(633) 상에 형성한 전극층(641)과, 층간 절연층(634) 상에 설치된 전극층(642) 사이에, 층간 절연층(633)측으로부터 순서대로 제1 반도체층(606a), 제2 반도체층(606b) 및 제3 반도체층(606c)을 적층한 구조를 갖고 있다.
전극층(641)은, 층간 절연층(634)에 형성된 도전층(643)과 전기적으로 접속하고, 전극층(642)은 전극층(641)을 개재해서 게이트 전극층(645)과 전기적으로 접속하고 있다. 게이트 전극층(645)은, 트랜지스터(640)의 게이트 전극층과 전기적으로 접속하고 있고, 포토다이오드(602)는 트랜지스터(640)와 전기적으로 접속하고 있다.
여기서는, 제1 반도체층(606a)으로서 p형의 도전형을 갖는 반도체층과, 제2 반도체층(606b)으로서 고저항인 반도체층(I형 반도체층), 제3 반도체층(606c)으로서 n형의 도전형을 갖는 반도체층을 적층하는 pin형의 포토다이오드를 예시하고 있다.
제1 반도체층(606a)은 p형 반도체층이며, p형을 부여하는 불순물 원소를 포함하는 아몰퍼스 실리콘막에 의해 형성할 수 있다. 제1 반도체층(606a)의 형성에는 13족의 불순물 원소(예를 들면 붕소(B))를 포함하는 반도체 재료 가스를 이용하여, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 이용하면 된다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 이용해도 된다. 또한, 불순물 원소를 포함하지 않는 아몰퍼스 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 이용하여 해당 아몰퍼스 실리콘막에 불순물 원소를 도입해도 된다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시키면 된다. 이 경우에 아몰퍼스 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상성장법, 또는 스퍼터링법 등을 이용하면 된다. 제1 반도체층(606a)의 막 두께는 10㎚ 이상 50㎚ 이하가 되도록 형성하는 것이 바람직하다.
제2 반도체층(606b)은, I형 반도체층(진성 반도체층)이며, 아몰퍼스 실리콘막에 의해 형성한다. 제2 반도체층(606b)의 형성에는, 반도체 재료 가스를 이용하여, 아몰퍼스 실리콘막을 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는, 실란(SiH4)을 이용하면 된다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 이용해도 된다. 제2 반도체층(606b)의 형성은, LPCVD법, 기상성장법, 스퍼터링법 등에 의해 행해도 된다. 제2 반도체층(606b)의 막 두께는 200㎚ 이상 1000㎚ 이하로 되도록 형성하는 것이 바람직하다.
제3 반도체층(606c)은, n형 반도체층이며, n형을 부여하는 불순물 원소를 포함하는 아몰퍼스 실리콘막에 의해 형성한다. 제3 반도체층(606c)의 형성에는, 15족의 불순물 원소(예를 들면 인(P))를 포함하는 반도체 재료 가스를 이용하여, 플라즈마 CVD법에 의해 형성한다. 반도체 재료 가스로서는 실란(SiH4)을 이용하면 된다. 또는, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 이용해도 된다. 또한, 불순물 원소를 포함하지 않는 아몰퍼스 실리콘막을 형성한 후에, 확산법이나 이온 주입법을 이용하여 그 아몰퍼스 실리콘막에 불순물 원소를 도입해도 된다. 이온 주입법 등에 의해 불순물 원소를 도입한 후에 가열 등을 행함으로써, 불순물 원소를 확산시키면 된다. 이 경우에 아몰퍼스 실리콘막을 형성하는 방법으로서는, LPCVD법, 기상성장법, 또는 스퍼터링법 등을 이용하면 된다. 제3 반도체층(606c)의 막 두께는 20㎚ 이상 200㎚ 이하가 되도록 형성하는 것이 바람직하다.
또한, 제1 반도체층(606a), 제2 반도체층(606b) 및 제3 반도체층(606c)은, 아몰퍼스 반도체가 아니고, 다결정 반도체를 이용하여 형성해도 되고, 미결정(세미 아몰퍼스(Semi Amorphous Semiconductor:SAS)) 반도체를 이용하여 형성해도 된다.
미결정 반도체는, 깁스의 자유 에너지를 고려하면 비정질과 단결정의 중간적인 준 안정 상태에 속하는 것이다. 즉, 자유 에너지적으로 안정된 제3 상태를 갖는 반도체로서, 단거리 질서를 갖고 격자 왜곡을 갖는다. 기둥 형상 또는 바늘 형상 결정이 기판 표면에 대하여 법선 방향으로 성장하고 있다. 미결정 반도체의 대표예인 미결정 실리콘은, 그 라만 스펙트럼이 단결정 실리콘을 나타내는 520㎝-1보다도 저파수측으로 시프트하고 있다. 즉, 단결정 실리콘을 나타내는 520㎝-1과 아몰퍼스 실리콘을 나타내는 480㎝-1 사이에 미결정 실리콘의 라만 스펙트럼의 피크가 있다. 또한, 미결합수(댕글링 본드)을 종단하기 위해서 수소 또는 할로겐을 적어도 1원자％ 또는 그 이상 포함시키고 있다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희 가스 원소를 포함시켜 격자 왜곡을 다시 조장시킴으로써, 안정성이 증가하여 양호한 미결정 반도체막이 얻어진다.
이 미결정 반도체막은, 주파수가 수십㎒∼수백㎒인 고주파 플라즈마 CVD법, 또는 주파수가 1㎓ 이상인 마이크로파 플라즈마 CVD 장치에 의해 형성할 수 있다. 대표적으로는, SiH4, Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등의 수소화 규소를 수소로 희석해서 형성할 수 있다. 또한, 수소화 규소 및 수소 외에, 헬륨, 아르곤, 크립톤, 네온으로부터 선택된 일종 또는 복수종의 희 가스 원소로 희석해서 미결정 반도체막을 형성할 수 있다. 이 때의 수소화 규소에 대하여 수소의 유량비를 5배 이상 200배 이하, 바람직하게는 50배 이상 150배 이하, 더욱 바람직하게는 100배로 한다. 나아가서는, 실리콘을 포함하는 기체 중에, CH4, C2H6 등의 탄화물 기체, GeH4, GeF4 등의 게르마늄화 기체, F2 등을 혼입시켜도 된다.
또한, 광전 효과로 발생한 정공의 이동도는 전자의 이동도에 비해서 작기 때문에, pin형의 포토다이오드는 p형의 반도체층 측을 수광면으로 하는 쪽이 좋은 특성을 나타낸다. 여기서는, pin형의 포토다이오드가 형성되어 있는 기판(601)의 면으로부터 포토다이오드(602)가 받는 광을 전기 신호로 변환하는 예를 나타낸다. 또한, 수광면으로 한 반도체층 측과는 반대의 도전형을 갖는 반도체층 측으로부터의 광은 외란광으로 되기 때문에, 전극층은 차광성을 갖는 도전막을 이용하면 된다. 또한, n형의 반도체층 측을 수광면으로서 이용할 수도 있다.
절연층(631), 보호 절연층(632), 층간 절연층(633), 층간 절연층(634)으로서는, 절연성 재료를 이용하여, 그 재료에 따라서, 스퍼터링법, SOG법, 스핀 코트, 디프, 스프레이 도포, 액적 토출법(잉크제트법), 스크린 인쇄, 오프셋 인쇄, 닥터 나이프, 롤 코터, 커튼 코터, 나이프 코터 등을 이용하여 형성할 수 있다.
절연층(631)으로서는, 산화 실리콘층, 산화 질화 실리콘층, 산화 알루미늄층, 또는 산화 질화 알루미늄층 등의 산화물 절연층의 단층 또는 적층을 이용할 수 있다.
보호 절연층(632)으로서는, 질화 실리콘층, 질화 산화 실리콘층, 질화 알루미늄층, 또는 질화 산화 알루미늄층 등의 질화물 절연층의 단층 또는 적층을 이용할 수 있다. 또한 μ파(2.45㎓)를 이용한 고밀도 플라즈마 CVD는, 치밀하고 절연 내압이 높은 고품질의 절연층을 형성할 수 있으므로 바람직하다.
층간 절연층(633, 634)으로서는, 표면 요철을 저감하기 위해서 평탄화 절연막으로서 기능하는 절연층이 바람직하다. 층간 절연층(633, 634)으로서는, 예를 들면 폴리이미드, 아크릴 수지, 벤조 시클로 부텐 수지, 폴리아미드, 에폭시 수지 등의, 내열성을 갖는 유기 절연 재료를 이용할 수 있다. 또한 상기 유기 절연 재료 이외에, 저유전율 재료(low-k 재료), 실록산계 수지, PSG(인 유리), BPSG(인 붕소 유리) 등의 단층 또는 적층을 이용할 수 있다.
포토다이오드(602)에 입사하는 광을 검출함으로써, 피 검출물의 정보를 판독할 수 있다. 또한, 피 검출물의 정보를 판독할 때에 백라이트 등의 광원을 이용할 수 있다.
트랜지스터(640)로서, 실시 형태 1 내지 4에서 일례를 나타낸 트랜지스터를 이용할 수 있다.
트랜지스터(640)에 있어서, 산화물 반도체막은, 희 가스 이온을 주입하고, 가열 공정을 행함으로써, 수소 또는 물 등의 수소를 포함하는 불순물을 산화물 반도체막으로부터 의도적으로 배제하고, 고순도화된 산화물 반도체막이다.
산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수소 사이의 결합이 절단되어, 나중에 행하여지는 가열 공정에 의해 불순물인 수소를 산화물 반도체막으로부터 탈리시키기 쉽게 할 수 있다. 또한, 희 가스 이온의 주입에 의해 막중에 보이드(결함)가 형성되기 때문에, 결합이 절단된 수소는, 그 보이드를 통해서 용이하게 막중으로부터 탈리할 수 있다.
또한, 수소의 탈리는, 산화물 반도체막에 희 가스 이온을 주입함으로써, 산화물 반도체를 구성하고 있는 원소(예를 들면 금속 원소)와 수산기 사이의 결합도 절단되기 때문에, 결합이 절단된 수소와 수산기가 결합하여, 물로서 산화물 반도체막 중으로부터 탈리하는 경우도 있다.
따라서, 고순도화된 산화물 반도체막을 포함하는 트랜지스터(640)는, 전기적 특성 변동이 억제되고 있어, 전기적으로 안정하다. 따라서, 본 실시 형태의 반도체 장치로서 신뢰성이 높은 반도체 장치를 제공할 수 있다.
본 실시 형태는, 다른 실시 형태에 기재한 구성과 적절히 조합해서 실시하는 것이 가능하다.
(실시 형태 7)
실시 형태 1 내지 4 중 어느 하나에서 일례를 나타낸 트랜지스터는, 복수의 트랜지스터를 적층하는 집적 회로를 갖는 반도체 장치에 적합하게 이용할 수 있다. 본 실시 형태에서는, 반도체 장치의 일례로서, 기억 매체(메모리 소자)의 예를 나타낸다.
본 실시 형태에서는, 단결정 반도체 기판에 제작된 제1 트랜지스터인 트랜지스터(140)와 절연층을 개재하여 트랜지스터(140)의 상방에 반도체막을 이용하여 제작된 제2 트랜지스터인 트랜지스터(162)를 포함하는 반도체 장치를 제작한다. 실시 형태 1내지 4 중 어느 하나에서 일례를 나타낸 트랜지스터는, 트랜지스터(162)에 적합하게 이용할 수 있다.
적층하는 트랜지스터(140), 트랜지스터(162)의 반도체 재료 및 구조는, 동일해도 되고 상이해도 된다. 본 실시 형태에서는, 기억 매체(메모리 소자)의 회로에 적합한 재료 및 구조의 트랜지스터를 각각 이용하는 예이다.
도 5는, 반도체 장치의 구성의 일례이다. 도 5의 (a)에는, 반도체 장치의 단면을, 도 5의 (b)에는, 반도체 장치의 평면을 각각 도시한다. 여기서, 도 5의 (a)는, 도 5의 (b)의 C1-C2 및 D1-D2에 있어서의 단면에 상당한다. 또한, 도 5의 (c)에는, 상기 반도체 장치를 메모리 소자로서 이용하는 경우의 회로도의 일례를 도시한다. 도 5의 (a) 및 도 5의 (b)에 도시되는 반도체 장치는, 하부에 제1 반도체 재료를 이용한 트랜지스터(140)를 갖고, 상부에 제2 반도체 재료를 이용한 트랜지스터(162)를 갖는다. 본 실시 형태에서는, 제1 반도체 재료를 산화물 반도체 이외의 반도체 재료로 하고, 제2 반도체 재료를 산화물 반도체로 한다. 산화물 반도체 이외의 반도체 재료로서는, 예를 들면, 실리콘, 게르마늄, 실리콘 게르마늄, 탄화 실리콘, 또는 갈륨 비소 등을 이용할 수 있고, 단결정 반도체를 이용하는 것이 바람직하다. 그밖에, 유기 반도체 재료 등을 이용해도 된다. 이러한 반도체 재료를 이용한 트랜지스터는, 고속 동작이 용이하다. 한편, 산화물 반도체를 이용한 트랜지스터는, 그 특성에 의해 장시간의 전하 유지를 가능하게 한다.
도 5에 있어서의 반도체 장치의 제작 방법을 도 5의 (a) 및 (b)를 이용하여 설명한다.
트랜지스터(140)는, 반도체 재료(예를 들면, 실리콘 등)를 포함하는 기판(185)에 설치된 채널 형성 영역(116)과, 채널 형성 영역(116)을 사이에 끼우도록 형성된 불순물 영역(120)과, 불순물 영역(120)에 접하는 금속 화합물 영역(124)과, 채널 형성 영역(116) 상에 형성된 게이트 절연층(108)과, 게이트 절연층(108) 상에 설치된 게이트 전극(110)을 갖는다.
반도체 재료를 포함하는 기판(185)은, 실리콘이나 탄화 실리콘 등의 단결정 반도체 기판, 다결정 반도체 기판, 실리콘 게르마늄 등의 화합물 반도체 기판, SOI 기판 등을 적용할 수 있다. 또한, 일반적으로 「SOI 기판」은, 절연 표면 상에 실리콘 반도체층이 형성된 구성의 기판을 말하지만, 본 명세서 등에 있어서는, 절연 표면 상에 실리콘 이외의 재료로 이루어지는 반도체층이 형성된 구성의 기판도 포함한다. 즉, 「SOI 기판」이 갖는 반도체층은, 실리콘 반도체층에 한정되지 않는다. 또한, SOI 기판에는, 글래스 기판 등의 절연 기판 상에 절연층을 개재하여 반도체층이 형성된 구성의 것이 포함되는 것으로 한다.
SOI 기판의 제작 방법으로서는, 경면 연마 웨이퍼에 산소 이온을 주입한 후, 고온 가열함으로써, 표면으로부터 일정한 깊이에 산화층을 형성시킴과 함께, 표면층에 생긴 결함을 소멸시켜 만드는 방법, 수소 이온 조사에 의해 형성된 미소 보이드의 열처리에 의한 성장을 이용하여 반도체 기판을 벽개하는 방법이나, 절연 표면 상에 결정 성장에 의해 단결정 반도체층을 형성하는 방법 등을 이용할 수 있다.
예를 들면, 단결정 반도체 기판의 하나의 면으로부터 이온을 첨가하여, 단결정 반도체 기판의 하나의 면으로부터 일정한 깊이에 취약화층을 형성하고, 단결정 반도체 기판의 하나의 면 상, 또는 소자 기판 상의 어느 한쪽에 절연층을 형성한다. 단결정 반도체 기판과 소자 기판을, 절연층을 사이에 끼워서 서로 겹친 상태에서, 취약화층에 균열을 발생시키고, 단결정 반도체 기판을 취약화층으로 분리하는 열처리를 행하고, 단결정 반도체 기판보다 반도체층으로서 단결정 반도체층을 소자 기판 상에 형성한다. 상기 방법을 이용하여 제작된 SOI 기판도 적합하게 이용할 수 있다.
기판(185) 상에는 트랜지스터(140)를 둘러싸도록 소자 분리 절연층(106)이 형성되어 있다. 또한, 고집적화를 실현하기 위해서는, 도 5의 (a)에 도시하는 바와 같이 트랜지스터(140)가 사이드월 절연층을 갖지 않는 구성으로 하는 것이 바람직하다. 한편, 트랜지스터(140)의 특성을 중시하는 경우에는, 게이트 전극(110)의 측면에 사이드월 절연층을 형성하고, 불순물 농도가 상이한 영역을 포함하는 불순물 영역(120)을 형성해도 된다.
단결정 반도체 기판을 이용한 트랜지스터(140)는, 고속 동작이 가능하다. 이 때문에, 해당 트랜지스터를 읽어냄용의 트랜지스터로서 이용함으로써, 정보의 읽어냄을 고속으로 행할 수 있다.
트랜지스터(140)를 피복하도록 절연층을 2층 형성한다. 트랜지스터(162) 및 용량 소자(164)의 형성 전의 처리로서, 그 절연층 2층에 CMP 처리를 실시하여, 평탄화한 절연층(128), 절연층(130)을 형성하고, 동시에 게이트 전극(110)의 상면을 노출시킨다.
절연층(128), 절연층(130)은, 대표적으로는 산화 실리콘막, 산화 질화 실리콘막, 산화 알루미늄막, 산화 질화 알루미늄막, 질화 실리콘막, 질화 알루미늄막, 질화 산화 실리콘막, 질화 산화 알루미늄막 등의 무기절연막을 이용할 수 있다. 절연층(128) 및 절연층(130)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여 형성할 수 있다.
또한, 폴리이미드, 아크릴 수지, 벤조 시클로 부텐계 수지 등의 유기 재료를 이용할 수 있다. 또한 상기 유기 재료 이외에, 저유전율 재료(low-k 재료) 등을 이용할 수 있다. 유기 재료를 이용하는 경우, 스핀 코트법, 인쇄법 등의 습식법에 의해 절연층(128), 절연층(130)을 형성해도 된다.
본 실시 형태에서는, 절연층(128)으로서 스퍼터링법에 의해 막 두께 50㎚의 산화 질화 실리콘막을 형성하고, 절연층(130)으로서 스퍼터링법에 의해 막 두께 550㎚의 산화 실리콘막을 형성한다.
CMP 처리에 의해 충분히 평탄화한 절연층(130) 상에 반도체막을 형성한다. 본 실시 형태에서는, 반도체막으로서 In-Ga-Zn-O계 산화물 타깃을 이용하여 스퍼터링법에 의해 성막한 산화물 반도체막을 이용한다.
다음으로 실시 형태 1에서 나타낸 바와 같이, 산화물 반도체막 중에 희 가스 이온을 주입하고나서, 산화물 반도체막에 가열 공정을 행하고, 산화물 반도체막으로부터 막 외부로 수소 또는 물 등의 불순물을 방출시킨다. 희 가스 이온을 주입한 산화물 반도체막에 행하는 가열 공정의 온도는, 300℃ 이상 700℃ 이하, 또는 기판의 왜곡점 미만으로 한다. 그 가열 공정은, 감압하, 질소 분위기하, 또는 희 가스 분위기하에서 행하면 된다. 예를 들면, 가열 공정으로서, 저항 발열체 등을 이용한 전기로에 피처리물을 도입하고, 질소 분위기하, 450℃, 1시간의 조건에서 행하면 된다. 이 동안, 산화물 반도체막은 대기에 접촉시키지 않고, 물이나 수소의 혼입이 발생하지 않도록 한다. 가열 공정 전에 산화물 반도체막에 희 가스 이온을 주입해 두는 것에 의해, 가열 공정 중에서의 산화물 반도체막으로부터 막 외부로의 수소 또는 수분의 방출이 보다 촉진된다.
따라서 트랜지스터에 있어서 신뢰성의 악화를 초래하는 수소 또는 물 등의 불순물을 저감하고, 충분한 산소를 공급시켜 I형(진성) 또는 I형에 한없이 가까운 산화물 반도체막을 형성함으로써, 매우 우수한 특성의 트랜지스터를 실현할 수 있다.
다음으로 산화물 반도체막을 선택적으로 에칭해서 반도체층(144)을 형성한다.
다음으로, 게이트 전극(110), 절연층(128), 절연층(130) 등의 위에 도전층을 형성하고, 그 도전층을 선택적으로 에칭하여, 소스 전극 또는 드레인 전극(142a), 소스 전극 또는 드레인 전극(142b)을 형성한다.
도전층은, 스퍼터링법을 비롯한 PVD법이나, 플라즈마 CVD법 등의 CVD법을 이용하여 형성할 수 있다. 또한, 도전층의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소나, 상술한 원소를 성분으로 하는 합금 등을 이용할 수 있다. Mn, Mg, Zr, Be, Nd, Sc 중 어느 하나, 또는 이들을 복수 조합한 재료를 이용해도 된다.
도전층은, 단층 구조이어도 되고, 2층 이상의 적층 구조로 해도 된다. 예를 들면, 티타늄막이나 질화 티타늄막의 단층 구조, 실리콘을 포함하는 알루미늄막의 단층 구조, 알루미늄막 상에 티타늄막이 적층된 2층 구조, 질화 티타늄막 상에 티타늄막이 적층된 2층 구조, 티타늄막과 알루미늄막과 티타늄막이 적층된 3층 구조 등을 들 수 있다. 또한, 도전층을, 티타늄막이나 질화 티타늄막의 단층 구조로 하는 경우에는, 테이퍼 형상을 갖는 소스 전극 또는 드레인 전극(142a) 및 소스 전극 또는 드레인 전극(142b)에의 가공이 용이하다는 메리트가 있다.
상부의 트랜지스터(162)의 채널 길이(L)는, 소스 전극 또는 드레인 전극(142a) 및 소스 전극 또는 드레인 전극(142b)의 하단부의 간격에 의해 결정된다. 또한, 채널 길이(L)가 25㎚ 미만인 트랜지스터를 형성하는 경우에 이용하는 마스크 형성의 노광을 행할 때에는, 수㎚∼수십㎚로 파장이 짧은 초 자외선을 이용하는 것이 바람직하다.
다음으로, 반도체층(144)에 접하는 게이트 절연층(146)을 형성한다. 게이트 절연층(146)은, 플라즈마 CVD법 또는 스퍼터링법 등을 이용하여, 산화 실리콘층, 질화 실리콘층, 산화 질화 실리콘층, 질화 산화 실리콘층, 산화 알루미늄층, 질화 알루미늄층, 산화 질화 알루미늄층, 질화 산화 알루미늄층, 산화 하프늄층, 또는 산화 갈륨층을 단층으로 또는 적층해서 형성할 수 있다.
다음으로, 게이트 절연층(146) 상에 있어서 반도체층(144)과 중첩하는 영역에 게이트 전극(148a)을 형성하고, 소스 전극 또는 드레인 전극(142a)과 중첩하는 영역에 전극(148b)을 형성한다.
게이트 절연층(146)의 형성 후에는, 불활성 가스 분위기하, 또는 산소 분위기하에서 가열 공정(제2 가열 공정)을 행하는 것이 바람직하다. 열처리의 온도는, 200℃ 이상 450℃ 이하, 바람직하게는 250℃ 이상 350℃ 이하이다. 예를 들면, 질소 분위기하에서 250℃, 1시간의 가열 공정을 행하면 된다. 가열 공정을 행함으로써, 트랜지스터의 전기적 특성의 변동을 경감할 수 있다. 또한, 게이트 절연층(146)이 산소를 포함하는 막으로서, 반도체층(144)에 산소를 공급하고, 그 반도체층(144)의 산소 결손을 보상해서, I형(진성) 또는 I형에 한없이 가까운 산화물 반도체막을 형성할 수도 있다.
상술한 바와 같이, 희 가스 이온이 주입된 산화물 반도체막에의 가열 공정을 행함으로써, 반도체층(144)을, 그 주성분 이외의 불순물이 극력 포함되지 않도록 고순도화할 수 있다.
게이트 전극(148a) 및 전극(148b)은, 게이트 절연층(146) 상에 도전층을 형성한 후에, 해당 도전층을 선택적으로 에칭함으로써 형성할 수 있다.
다음으로, 게이트 절연층(146), 게이트 전극(148a) 및 전극(148b) 상에, 절연층(150) 및 절연층(152)을 형성한다. 절연층(150) 및 절연층(152)은, 스퍼터링법이나 CVD법 등을 이용하여 형성할 수 있다. 또한, 산화 실리콘, 산화 질화 실리콘, 질화 실리콘, 산화 하프늄, 산화 알루미늄 등의 무기 절연 재료를 포함하는 재료를 이용하여 형성할 수 있다.
다음으로, 게이트 절연층(146), 절연층(150) 및 절연층(152)에, 소스 전극 또는 드레인 전극(142b)에까지 도달하는 개구를 형성한다. 해당 개구의 형성은, 마스크 등을 이용한 선택적인 에칭에 의해 행하여진다.
그 후, 상기 개구에 소스 전극 또는 드레인 전극(142b)을 접하는 배선(156)을 형성한다. 또한, 도 5의 (a), 도 5의 (b)에는 소스 전극 또는 드레인 전극(142b)과 배선(156)의 접속 개소는 도시하지 않고 있다.
배선(156)은, 스퍼터링법을 비롯한 PVD법이나, 플라즈마 CVD법 등의 CVD법을 이용하여 도전층을 형성한 후, 해당 도전층을 에칭 가공함으로써 형성된다. 또한, 도전층의 재료로서는, Al, Cr, Cu, Ta, Ti, Mo, W로부터 선택된 원소나, 상술한 원소를 성분으로 하는 합금 등을 이용할 수 있다. Mn, Mg, Zr, Be, Nd, Sc 중 어느 하나, 또는 이들을 복수 조합한 재료를 이용해도 된다. 상세한 것은, 소스 전극 또는 드레인 전극(142a) 등과 마찬가지이다.
이상에 의해, 고순도화된 반도체층(144)을 이용한 트랜지스터(162) 및 용량 소자(164)가 완성된다. 용량 소자(164)는, 소스 전극 또는 드레인 전극(142a), 반도체층(144), 게이트 절연층(146) 및 전극(148b)으로 구성된다.
또한, 도 5의 용량 소자(164)에서는, 반도체층(144)과 게이트 절연층(146)을 적층시킴으로써, 소스 전극 또는 드레인 전극(142a)과, 전극(148b) 사이의 절연성을 충분히 확보할 수 있다. 물론, 충분한 용량을 확보하기 위해서, 반도체층(144)을 갖지 않는 구성의 용량 소자(164)를 채용해도 된다. 또한, 절연층을 갖는 구성의 용량 소자(164)를 채용해도 된다. 또한, 용량이 불필요한 경우에는, 용량 소자(164)를 설치하지 않는 구성으로 하는 것도 가능하다.
도 5의 (c)에는, 상기 반도체 장치를 메모리 소자로서 이용하는 경우의 회로도의 일례를 도시한다. 도 5의 (c)에 있어서, 트랜지스터(162)의 소스 전극 또는 드레인 전극의 한쪽과, 용량 소자(164)의 전극의 한쪽과, 트랜지스터(140)의 게이트 전극은 전기적으로 접속되어 있다. 또한, 제1 배선(1st Line:소스선이라고도 부름)과 트랜지스터(140)의 소스 전극은, 전기적으로 접속되고, 제2 배선(2nd Line:비트선이라고도 부름)과 트랜지스터(140)의 드레인 전극은, 전기적으로 접속되어 있다. 또한, 제3 배선(3rd Line:제1 신호선이라고도 부름)과 트랜지스터(162)의 소스 전극 또는 드레인 전극의 다른 쪽은, 전기적으로 접속되고, 제4 배선(4th Line:제2 신호선이라고도 부름)과 트랜지스터(162)의 게이트 전극은, 전기적으로 접속되어 있다. 그리고, 제5 배선(5th Line: 워드선이라고도 부름)과, 용량 소자(164)의 전극의 다른 쪽은 전기적으로 접속되어 있다.
산화물 반도체를 이용한 트랜지스터(162)는, 오프 전류가 매우 작다고 하는 특징을 갖고 있기 때문에, 트랜지스터(162)를 오프 상태로 함으로써, 트랜지스터(162)의 소스 전극 또는 드레인 전극의 한쪽과, 용량 소자(164)의 전극의 한쪽과, 트랜지스터(140)의 게이트 전극이 전기적으로 접속된 노드(이하, 노드 FG)의 전위를 매우 장시간에 걸쳐 유지하는 것이 가능하다. 그리고, 용량 소자(164)를 갖는 것에 의해, 노드 FG에 부여된 전하의 유지가 용이해지고, 또한, 유지된 정보의 읽어냄이 용이해진다.
반도체 장치에 정보를 기억시키는 경우(기입)는, 우선, 제4 배선의 전위를, 트랜지스터(162)가 온 상태로 되는 전위로 해서, 트랜지스터(162)를 온 상태로 한다. 이에 의해, 제3 배선의 전위가, 노드 FG에 공급되고, 노드 FG에 소정량의 전하가 축적된다. 여기서는, 서로 다른 2개의 전위 레벨을 부여하는 전하(이하, 로우(Low) 레벨 전하, 하이(High)레벨 전하라고 함) 중 어느 하나가 부여되는 것으로 한다. 그 후, 제4 배선의 전위를, 트랜지스터(162)가 오프 상태로 되는 전위로 해서, 트랜지스터(162)를 오프 상태로 함으로써, 노드 FG가 부유 상태로 되기 때문에, 노드 FG에는 소정의 전하가 유지된 그대로의 상태로 된다. 이상과 같이, 노드 FG에 소정량의 전하를 축적 및 유지시킴으로써, 메모리 셀에 정보를 기억시킬 수 있다.
트랜지스터(162)의 오프 전류는 매우 작기 때문에, 노드 FG에 공급된 전하는 장시간에 걸쳐 유지된다. 따라서, 리프레시 동작이 불필요하게 되거나, 또는, 리프레시 동작의 빈도를 매우 낮게 하는 것이 가능해져, 소비 전력을 충분히 저감할 수 있다. 또한, 전력의 공급이 없는 경우에도, 장기간에 걸쳐 기억 내용을 유지하는 것이 가능하다.
기억된 정보를 읽어내는 경우(판독)에는, 제1 배선에 소정의 전위(정전위)를 부여한 상태에서, 제5 배선에 적절한 전위(읽어냄 전위)를 부여하면, 노드 FG에 유지된 전하량에 따라서, 트랜지스터(140)는 서로 다른 상태를 취한다. 일반적으로, 트랜지스터(140)를 n채널형으로 하면, 노드 FG에 High 레벨 전하가 유지되어 있는 경우의 트랜지스터(140)의 외관의 임계값 Vth _H는, 노드 FG에 Low 레벨 전하가 유지되어 있는 경우의 트랜지스터(140)의 외관의 임계값 Vth _L보다 낮게 되기 때문이다. 여기서, 외관의 임계값이란, 트랜지스터(140)를 「온 상태」로 하기 위해서 필요한 제5 배선의 전위를 말하는 것으로 한다. 따라서, 제5 배선의 전위를 Vth _H와 Vth _L의 중간의 전위 V0으로 함으로써, 노드 FG에 유지된 전하를 판별할 수 있다. 예를 들면, 기입에 있어서, High 레벨 전하가 공급되고 있었던 경우에는, 제5 배선의 전위가 V0(>Vth _H)으로 되면, 트랜지스터(140)는 「온 상태」로 된다. Low 레벨 전하가 공급되고 있었던 경우에는, 제5 배선의 전위가 V0(<Vth _L)으로 되어도, 트랜지스터(140)는 「오프 상태」 그대로이다. 이 때문에, 제5 배선의 전위를 제어하여, 트랜지스터(140)의 온 상태 또는 오프 상태를 읽어냄(제2 배선의 전위를 읽어냄)으로써, 기억된 정보를 읽어낼 수 있다.
또한, 기억시킨 정보를 재기입하는 경우에 있어서는, 상기한 기입에 의해 소정량의 전하를 유지한 노드 FG에, 새로운 전위를 공급함으로써, 노드 FG에 새로운 정보에 따른 전하를 유지시킨다. 구체적으로는, 제4 배선의 전위를, 트랜지스터(162)가 온 상태로 되는 전위로 해서, 트랜지스터(162)를 온 상태로 한다. 이에 의해, 제3 배선의 전위(새로운 정보에 따른 전위)가, 노드 FG에 공급되고, 노드 FG에 소정량의 전하가 축적된다. 그 후, 제4 배선의 전위를 트랜지스터(162)가 오프 상태로 되는 전위로 해서, 트랜지스터(162)를 오프 상태로 함으로써, 노드 FG에는, 새로운 정보에 따른 전하가 유지된 상태로 된다. 즉, 노드 FG에 제1 기입에 의해 소정량의 전하가 유지된 상태에서, 제1 기입과 마찬가지의 동작(제2 기입)을 행함으로써, 기억시킨 정보를 덮어쓰는 것이 가능하다.
본 실시 형태에서 나타내는 트랜지스터(162)는, 고순도화되고, 충분한 산소가 공급되고, 진성화된 산화물 반도체막을 반도체층(144)에 이용함으로써, 트랜지스터(162)의 오프 전류를 충분히 저감할 수 있다. 그리고, 이러한 트랜지스터를 이용함으로써, 매우 장기간에 걸쳐 기억 내용을 유지하는 것이 가능한 반도체 장치가 얻어진다.
이상, 본 실시 형태에 나타내는 구성, 방법 등은, 다른 실시 형태에 나타내는 구성, 방법 등과 적절히 조합해서 이용할 수 있다.
(실시 형태 8)
본 명세서에 개시하는 반도체 장치는, 여러 가지의 전자 기기(유기기도 포함함)에 적용할 수 있다. 전자 기기로서는, 예를 들면, 텔레비전 장치(텔레비전, 또는 텔레비전 수신기라고도 함), 컴퓨터용 등의 모니터, 디지털 카메라, 디지털 비디오 카메라 등의 카메라, 디지털 포토 프레임, 휴대 전화기(휴대 전화, 휴대 전화 장치라고도 함), 휴대형 게임기, 휴대 정보 단말기, 음향 재생 장치, 빠찡꼬기 등의 대형 게임기 등을 들 수 있다. 상기 실시 형태에서 설명한 반도체 장치를 구비하는 전자 기기의 예에 대해서 설명한다.
도 11의 (a)는, 노트형의 퍼스널 컴퓨터로서, 본체(3001), 케이스(3002), 표시부(3003), 키보드(3004) 등에 의해 구성되어 있다. 실시 형태 1 내지 7 중 어느 하나에서 나타낸 반도체 장치를 표시부(3003)에 적용하는 것에 의해, 신뢰성이 높은 노트형의 퍼스널 컴퓨터로 할 수 있다.
도 11의 (b)는, 휴대 정보 단말기(PDA)로서, 본체(3021)에는 표시부(3023)와, 외부 인터페이스(3025)와, 조작 버튼(3024) 등이 설치되어 있다. 또한 조작용의 부속품으로서 스타일러스(3022)가 있다. 실시 형태 1 내지 7 중 어느 하나에서 나타낸 반도체 장치를 표시부(3023)에 적용하는 것에 의해, 보다 신뢰성이 높은 휴대 정보 단말기(PDA)로 할 수 있다.
도 11의 (c)는, 전자서적의 일례를 나타내고 있다. 예를 들면, 전자서적은, 케이스(2701) 및 케이스(2703)의 2개의 케이스로 구성되어 있다. 케이스(2701) 및 케이스(2703)는, 축부(2711)에 의해 일체로 되어 있고, 그 축부(2711)를 축으로 해서 개폐 동작을 행할 수 있다. 이러한 구성에 의해, 종이의 서적과 같은 동작을 행하는 것이 가능하게 된다.
케이스(2701)에는 표시부(2705)가 조립되고, 케이스(2703)에는 표시부(2707)가 조립되어 있다. 표시부(2705) 및 표시부(2707)는, 계속 화면을 표시하는 구성으로 해도 되고, 상이한 화면을 표시하는 구성으로 해도 된다. 상이한 화면을 표시하는 구성으로 함으로써, 예를 들면 우측의 표시부(도 11의 (c)에서는 표시부(2705))에 문장을 표시하고, 좌측의 표시부(도 11의 (c)에서는 표시부(2707))에 화상을 표시할 수 있다. 실시 형태 1 내지 7 중 어느 하나에서 나타낸 반도체 장치를 표시부(2705), 표시부(2707)에 적용하는 것에 의해, 신뢰성이 높은 전자서적으로 할 수 있다. 표시부(2705)로서 반투과형, 또는 반사형의 액정 표시 장치를 이용하는 경우, 비교적 밝은 상황하에서의 사용도 예상되기 때문에, 태양 전지를 설치하고, 태양 전지에 의한 발전 및 배터리에서의 충전을 행할 수 있도록 해도 된다. 또한 배터리로서는, 리튬 이온 전지를 이용하면, 소형화를 도모할 수 있다는 등의 이점이 있다.
또한, 도 11의 (c)에서는, 케이스(2701)에 조작부 등을 구비한 예를 나타내고 있다. 예를 들면, 케이스(2701)에 있어서, 전원(2721), 조작 키(2723), 스피커(2725) 등을 구비하고 있다. 조작 키(2723)에 의해, 페이지를 보낼 수 있다. 또한, 케이스의 표시부와 동일면에 키보드나 포인팅 디바이스 등을 구비하는 구성으로 해도 된다. 또한, 케이스의 이면이나 측면에, 외부 접속용 단자(이어폰 단자, USB 단자 등), 기록 매체 삽입부 등을 구비하는 구성으로 해도 된다. 또한, 전자서적은, 전자 사전으로서의 기능을 갖게 한 구성으로 해도 된다.
또한, 전자서적은, 무선으로 정보를 송수신할 수 있는 구성으로 해도 된다. 무선에 의해, 전자서적 서버로부터, 원하는 서적 데이터 등을 구입하고, 다운로드하는 구성으로 하는 것도 가능하다.
도 11의 (d)는, 휴대 전화로서, 케이스(2800) 및 케이스(2801)의 2개의 케이스로 구성되어 있다. 케이스(2801)에는, 표시 패널(2802), 스피커(2803), 마이크로폰(2804), 포인팅 디바이스(2806), 카메라용 렌즈(2807), 외부 접속 단자(2808) 등을 구비하고 있다. 또한, 케이스(2800)에는, 휴대형 정보 단말기의 충전을 행하는 태양 전지 셀(2810), 외부 메모리 슬롯(2811) 등을 구비하고 있다. 또한, 안테나는 케이스(2801) 내부에 내장되어 있다. 실시 형태 1 내지 7 중 어느 하나에서 나타낸 반도체 장치를 표시 패널(2802)에 적용하는 것에 의해, 신뢰성이 높은 휴대 전화로 할 수 있다.
또한, 표시 패널(2802)은 터치 패널을 구비하고 있고, 도 11의 (d)에는 영상 표시되어 있는 복수의 조작 키(2805)를 점선으로 나타내고 있다. 또한, 태양 전지 셀(2810)에서 출력되는 전압을 각 회로에 필요한 전압으로 승압하기 위한 승압 회로도 실장하고 있다.
표시 패널(2802)은, 사용 형태에 따라서 표시의 방향이 적절히 변화한다. 또한, 표시 패널(2802)과 동일면 상에 카메라용 렌즈(2807)를 구비하고 있기 때문에, 영상 전화가 가능하다. 스피커(2803) 및 마이크로폰(2804)은 음성 통화에 한하지 않고, 영상 전화, 녹음, 재생 등이 가능하다. 또한, 케이스(2800)와 케이스(2801)는, 슬라이드하고, 도 11의 (d)와 같이 전개하고 있는 상태로부터 서로 겹친 상태로 할 수 있어, 휴대에 적합한 소형화가 가능하다.
외부 접속 단자(2808)는 AC 어댑터 및 USB 케이블 등의 각종 케이블과 접속 가능하며, 충전 및 퍼스널 컴퓨터 등과의 데이터 통신이 가능하다. 또한, 외부 메모리 슬롯(2811)에 기록 매체를 삽입하고, 보다 대량인 데이터 보존 및 이동에 대응할 수 있다.
또한, 상기 기능 외에, 적외선 통신 기능, 텔레비전 수신 기능 등을 구비한 것 이어도 된다.
도 11의 (e)는, 디지털 비디오 카메라로서, 본체(3051), 표시부(A)(3057), 접안부(3053), 조작 스위치(3054), 표시부(B)(3055), 배터리(3056) 등에 의해 구성되어 있다. 실시 형태 1 내지 7 중 어느 하나에서 나타낸 반도체 장치를 표시부(A)(3057), 표시부(B)(3055)에 적용하는 것에 의해, 신뢰성이 높은 디지털 비디오 카메라로 할 수 있다.
도 11의 (f)는, 텔레비전 장치의 일례를 나타내고 있다. 텔레비전 장치는, 케이스(9601)에 표시부(9603)가 조립되어 있다. 표시부(9603)에 의해, 영상을 표시하는 것이 가능하다. 또한, 여기서는, 스탠드(9605)에 의해 케이스(9601)를 지지한 구성을 나타내고 있다. 실시 형태 1 내지 7 중 어느 하나에서 나타낸 반도체 장치를 표시부(9603)에 적용하는 것에 의해, 신뢰성이 높은 텔레비전 장치로 할 수 있다.
텔레비전 장치의 조작은, 케이스(9601)가 구비하는 조작 스위치나, 별체의 리모콘 조작기에 의해 행할 수 있다. 또한, 리모콘 조작기에, 해당 리모콘 조작기로부터 출력하는 정보를 표시하는 표시부를 설치하는 구성으로 해도 된다.
또한, 텔레비전 장치는, 수신기나 모뎀 등을 구비한 구성으로 한다. 수신기에 의해 일반의 텔레비전 방송의 수신을 행할 수 있고, 또한 모뎀을 개재해서 유선 또는 무선에 의한 통신 네트워크에 접속하는 것에 의해, 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 혹은 수신자간끼리 등)의 정보 통신을 행하는 것도 가능하다.
본 실시 형태는, 다른 실시 형태에 기재한 구성과 적절히 조합해서 실시하는 것이 가능하다.
[실시예]
본 실시예에서는, 개시하는 발명에 따른 반도체 장치의 제작 방법에 있어서의, 희 가스 이온의 주입 공정 및 가열 공정에 의한 산화물 반도체막의 탈수소화 처리의 효과를 실험에 의해 평가하였다. 도 12 및 도 13에 결과를 나타낸다. 평가 방법으로서는, 2차 이온 질량 분석법(SIMS:Secondary Ion Mass Spectrometry)을 이용하였다.
우선, 실리콘 기판 상에 스퍼터링법에 의해 In-Ga-Zn-O막을 막 두께 300㎚으로 형성하고, 이온 주입법에 의해 In-Ga-Zn-O막에 수소 이온을 주입하였다. 수소 이온의 주입 조건은 가속 전압 22kV, 도즈량을 1×1016ions/㎠로 하였다.
In-Ga-Zn-O막의 성막 조건은, 조성비로서 In2O3:Ga2O3:ZnO=1:1:1[mol비]의 산화물 타깃을 이용하고, 실리콘 기판과 타깃 사이의 거리를 60㎜, 압력 0.4㎩, 직류(DC) 전원 0.5㎾, 아르곤 및 산소(아르곤 유량 30sccm:산소 유량 15sccm) 분위기하, 기판 온도 200℃로 하였다.
시료로서는, 수소가 주입된 In-Ga-Zn-O막, 수소가 주입된 In-Ga-Zn-O막에 가열(450℃, 또는 650℃도) 공정만 행한 막, 수소가 주입된 In-Ga-Zn-O막에 아르곤 이온을 이온 주입법에 의해 주입하고, 다시 가열(450℃, 또는 650℃)공정을 행한 막을 제작하였다. 또한, 아르곤 이온의 주입 조건은 가속 전압 100kV, 도즈량을 1×1016ions/㎠로 하였다. 그 도즈량 및 주입 조건이면, In-Ga-Zn-O막에 있어서의 주입된 아르곤의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 할 수 있다. 또한, 가열 공정은, 450℃ 또는 650℃, 질소 분위기하에서 1시간 행하였다.
각 시료를 SIMS 분석하고, 각 시료의 H원소의 농도를 측정하였다. 도 12에 가열 공정 및 아르곤 이온 주입 공정 없음의 막(점선), 450℃ 가열 공정만 있음의 막(가는 실선), 아르곤 이온 주입 공정 및 450℃ 가열 공정 있음의 막(굵은 실선)의 SIMS에 의한 H원소의 농도 프로파일을 나타낸다. 또한, 도 13에 가열 공정 및 아르곤 이온 주입 공정 없음의 막(점선), 650℃ 가열 공정만 있음의 막(가는 실선), 아르곤 이온 주입 공정 및 650℃ 가열 공정 있음의 막(굵은 실선)의 SIMS에 의한 H원소의 농도 프로파일을 나타낸다.
도 12 및 도 13에 있어서, 아르곤 이온을 주입하고, 또한 주입 후 가열 공정을 행한 막은, 가열 공정 및 아르곤 이온 주입 없음의 막 및 가열 공정만의 막과 비교하여, 수소 농도가 가장 낮다. 따라서, 아르곤 이온의 주입 공정 및 가열 공정에 의해 In-Ga-Zn-O막 중의 수소가 배제되어, 효율적으로 탈수소화 처리를 할 수 있었던 것을 알았다.
이상의 점으로부터, 산화물 반도체막의 탈수소화 처리에 있어서, 그 산화물 반도체막에 희 가스 이온의 주입 공정을 행하고, 주입 공정 후 가열 공정을 행함으로써, 산화물 반도체막은 효율 좋게 탈수소화 처리되어, 보다 고순도화할 수 있는 것을 확인할 수 있었다.
고순도화한 산화물 반도체막을 이용함으로써, 트랜지스터의 전기적 특성 변동을 억제할 수 있어, 전기적으로 안정하게 할 수 있다. 또한, 전기 특성이 양호하고 신뢰성이 좋은 트랜지스터를 갖는 반도체 장치를 제작할 수 있다.
106 : 소자 분리 절연층
108 : 게이트 절연층
110 : 게이트 전극
116 : 채널 형성 영역
120 : 불순물 영역
124 : 금속 화합물 영역
128 : 절연층
130 : 절연층
140 : 트랜지스터
142a : 드레인 전극
142b : 드레인 전극
144 : 반도체층
146 : 게이트 절연층
148a : 게이트 전극
148b : 전극
150 : 절연층
152 : 절연층
156 : 배선
162 : 트랜지스터
164 : 용량 소자
185 : 기판
400 : 기판
401 : 게이트 전극층
402 : 게이트 절연층
403 : 산화물 반도체층
405a : 소스 전극층
405b : 드레인 전극층
407 : 절연층
410 : 트랜지스터
420 : 트랜지스터
421 : 희 가스 이온
427 : 절연층
430 : 트랜지스터
431 : 산소
436 : 절연층
440 : 트랜지스터
441 : 산화물 반도체막
442 : 산화물 반도체막
443 : 산화물 반도체막
450 : 트랜지스터
601 : 기판
602 : 포토다이오드
606a : 반도체층
606b : 반도체층
606c : 반도체층
608 : 접착층
613 : 기판
631 : 절연층
632 : 보호 절연층
633 : 층간 절연층
634 : 층간 절연층
640 : 트랜지스터
641 : 전극층
642 : 전극층
643 : 도전층
645 : 게이트 전극층
656 : 트랜지스터
658 : 포토 다이오드 리셋 신호선
659 : 게이트 신호선
671 : 포토 센서 출력 신호선
672 : 포토 센서 기판 신호선
2701 : 케이스
2703 : 케이스
2705 : 표시부
2707 : 표시부
2711 : 축부
2721 : 전원
2723 : 조작 키
2725 : 스피커
2800 : 케이스
2801 : 케이스
2802 : 표시 패널
2083 : 스피커
2804 : 마이크로폰
2805 : 조작 키
2806 : 포인팅 디바이스
2807 : 카메라용 렌즈
2808 : 외부 접속 단자
2810 : 태양 전지 셀
2811 : 외부 메모리 슬롯
3001 : 본체
3002 : 케이스
3003 : 표시부
3004 : 키보드
3021 : 본체
3022 : 스타일러스
3023 : 표시부
3024 : 조작 버튼
3025 : 외부 인터페이스
3051 : 본체
3053 : 접안부
3054 : 조작 스위치
3056 : 배터리
4001 : 제1 기판
4002 : 화소부
4003 : 신호선 구동 회로
4004 : 주사선 구동 회로
4005 : 실재
4006 : 제2 기판
4008 : 액정층
4010 : 트랜지스터
4011 : 트랜지스터
4013 : 액정 소자
4015 : 접속 단자 전극
4016 : 단자 전극
4018 : FPC
4019 : 이방성 도전막
4020 : 절연층
4021 : 절연층
4023 : 절연막
4024 : 절연층
4030 : 전극층
4031 : 전극층
4032 : 절연막
4033 : 절연막
4510 : 격벽
4511 : 전계 발광층
4513 : 발광 소자
4514 : 충전재
4612 : 캐비티
4613 : 구 형상 입자
4614 : 충전재
4615a : 흑색 영역
4615b : 백색 영역
9601 : 케이스
9603 : 표시부
9605 : 스탠드

Claims (34)

  1. 반도체 장치의 제작 방법으로서,
    산화물 반도체막을 형성하는 단계와,
    상기 산화물 반도체막에 희 가스 이온을 주입하는 주입 공정을 행하는 단계와,
    상기 주입 공정을 행하는 단계 후, 감압 하, 질소 분위기 하, 또는 희 가스 분위기 하에서, 희 가스 이온을 주입한 상기 산화물 반도체막에 가열 공정을 행하여, 희 가스 이온을 주입한 상기 산화물 반도체막에 포함되는 수소 또는 물을 방출시키는 단계를 포함하고,
    상기 주입 공정에서, 상기 산화물 반도체막에 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하는, 반도체 장치의 제작 방법.
  2. 반도체 장치의 제작 방법으로서,
    산화물 반도체막을 형성하는 단계와,
    상기 산화물 반도체막에 희 가스 이온을 주입하는 주입 공정을 행하는 단계와,
    상기 주입 공정을 행하는 단계 후, 감압 하, 질소 분위기 하, 또는 희 가스 분위기 하에서, 희 가스 이온을 주입한 상기 산화물 반도체막에 가열 공정을 행하여, 희 가스 이온을 주입한 상기 산화물 반도체막에 포함되는 수소 또는 물을 방출시키는 단계와,
    상기 가열 공정을 행한 상기 산화물 반도체막의 적어도 일부와 접하는 절연층을 형성하는 단계를 포함하고,
    상기 주입 공정에서, 상기 산화물 반도체막에 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하는, 반도체 장치의 제작 방법.
  3. 반도체 장치의 제작 방법으로서,
    산화물 반도체막을 형성하는 단계와,
    상기 산화물 반도체막에 희 가스 이온을 주입하는 주입 공정을 행하는 단계와,
    상기 주입 공정을 행하는 단계 후, 감압 하, 질소 분위기 하, 또는 희 가스 분위기 하에서, 희 가스 이온을 주입한 상기 산화물 반도체막에 가열 공정을 행하여, 희 가스 이온을 주입한 상기 산화물 반도체막에 포함되는 수소 또는 물을 방출시키는 단계를 포함하고,
    상기 주입 공정에서, 상기 산화물 반도체막에 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하고,
    상기 산화물 반도체막의 표면을 노출한 채로, 상기 가열 공정이 행해지는, 반도체 장치의 제작 방법.
  4. 반도체 장치의 제작 방법으로서,
    산화물 반도체막을 형성하는 단계와,
    상기 산화물 반도체막에 희 가스 이온을 주입하는 주입 공정을 행하는 단계와,
    상기 주입 공정을 행하는 단계 후, 감압 하, 질소 분위기 하, 또는 희 가스 분위기 하에서, 희 가스 이온을 주입한 상기 산화물 반도체막에 가열 공정을 행하여, 희 가스 이온을 주입한 상기 산화물 반도체막에 포함되는 수소 또는 물을 방출시키는 단계와,
    상기 가열 공정을 행한 상기 산화물 반도체막의 적어도 일부와 접하는 절연층을 형성하는 단계를 포함하고,
    상기 주입 공정에서, 상기 산화물 반도체막에 주입된 희 가스 원소의 농도의 피크를 1×1019atoms/㎤ 이상 3×1022atoms/㎤ 이하로 하고,
    상기 산화물 반도체막의 표면을 노출한 채로, 상기 가열 공정이 행해지는, 반도체 장치의 제작 방법.
  5. 제2항 또는 제4항에 있어서,
    상기 절연층으로서 산화물 절연층을 형성하는 단계와,
    상기 산화물 절연층의 적어도 일부가 상기 산화물 반도체막과 접한 상태에서, 상기 가열 공정을 행한 상기 산화물 반도체막을 가열하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 가열 공정을 행한 상기 산화물 반도체막에 산소를 공급하는 단계를 더 포함하는, 반도체 장치의 제작 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 주입 공정에는 이온 주입법, 이온 도핑법, 또는 플라즈마 이머전 이온 주입법이 이용되는, 반도체 장치의 제작 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 희 가스 원소로서, 적어도 아르곤, 크립톤, 또는 크세논이 이용되는, 반도체 장치의 제작 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    희 가스 이온을 주입한 상기 산화물 반도체막에 온도 300℃ 이상 700℃ 이하에서 상기 가열 공정을 행하여, 희 가스 이온을 주입한 상기 산화물 반도체막에 포함되는 수소 또는 물을 탈리시키는, 반도체 장치의 제작 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    희 가스 이온을 주입한 상기 산화물 반도체막은 트랜지스터의 채널 형성 영역인, 반도체 장치의 제작 방법.
  11. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 가열 공정을 행한 상기 산화물 반도체막은 비정질인, 반도체 장치의 제작 방법.
  12. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 가열 공정을 행한 상기 산화물 반도체막은 결정부를 포함하는, 반도체 장치의 제작 방법.
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 삭제
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
KR1020120029552A 2011-03-23 2012-03-22 반도체 장치의 제작 방법 KR101971289B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-063976 2011-03-23
JP2011063976 2011-03-23

Publications (2)

Publication Number Publication Date
KR20120109374A KR20120109374A (ko) 2012-10-08
KR101971289B1 true KR101971289B1 (ko) 2019-04-22

Family

ID=46877676

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120029552A KR101971289B1 (ko) 2011-03-23 2012-03-22 반도체 장치의 제작 방법

Country Status (3)

Country Link
US (1) US8859330B2 (ko)
JP (3) JP5770130B2 (ko)
KR (1) KR101971289B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
WO2014103901A1 (en) 2012-12-25 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
KR102219504B1 (ko) 2015-03-18 2021-02-25 한국전자통신연구원 전계 효과 전력 전자 소자 및 그의 제조 방법
US10043917B2 (en) 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN106972063B (zh) * 2017-03-20 2019-07-02 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制作方法
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN107946366A (zh) * 2017-11-06 2018-04-20 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及阵列基板的制备方法
CN109411531B (zh) * 2018-10-18 2022-04-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
TW202038326A (zh) 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法
CN112490126B (zh) * 2019-09-12 2023-03-31 夏泰鑫半导体(青岛)有限公司 晶体管及其制备方法
WO2023234165A1 (ja) * 2022-05-31 2023-12-07 出光興産株式会社 積層構造及び薄膜トランジスタ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法

Family Cites Families (127)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06196704A (ja) * 1992-09-25 1994-07-15 Sharp Corp 薄膜半導体装置
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
US5510277A (en) * 1994-06-29 1996-04-23 At&T Corp. Surface treatment for silicon substrates
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3015738B2 (ja) * 1995-06-21 2000-03-06 三洋電機株式会社 半導体装置の製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5770517A (en) * 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7411211B1 (en) * 1999-07-22 2008-08-12 Semiconductor Energy Laboratory Co., Ltd. Contact structure and semiconductor device
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
DE10261307B4 (de) * 2002-12-27 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4907063B2 (ja) * 2004-05-25 2012-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
KR101014473B1 (ko) * 2006-06-02 2011-02-14 가시오게산키 가부시키가이샤 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008153416A (ja) * 2006-12-18 2008-07-03 Hitachi Displays Ltd 表示装置とその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5213458B2 (ja) * 2008-01-08 2013-06-19 キヤノン株式会社 アモルファス酸化物及び電界効果型トランジスタ
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5760298B2 (ja) * 2009-05-21 2015-08-05 ソニー株式会社 薄膜トランジスタ、表示装置、および電子機器
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011002046A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR20180112107A (ko) * 2009-07-18 2018-10-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
WO2011013502A1 (en) * 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法

Also Published As

Publication number Publication date
JP6473773B2 (ja) 2019-02-20
JP2015213181A (ja) 2015-11-26
JP2017139500A (ja) 2017-08-10
KR20120109374A (ko) 2012-10-08
US20120244658A1 (en) 2012-09-27
JP5770130B2 (ja) 2015-08-26
JP2012212880A (ja) 2012-11-01
US8859330B2 (en) 2014-10-14

Similar Documents

Publication Publication Date Title
KR102186341B1 (ko) 반도체 장치의 제작 방법
KR102298155B1 (ko) 반도체 장치의 제작 방법
KR101971289B1 (ko) 반도체 장치의 제작 방법
KR101806271B1 (ko) 반도체 장치의 제작 방법
KR102420689B1 (ko) 반도체 장치
KR101800844B1 (ko) 반도체 장치의 제작 방법
KR101754380B1 (ko) 반도체 장치의 제작 방법
KR101961847B1 (ko) 반도체 장치의 제작 방법
JP2011243975A (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant