JP2010003822A

JP2010003822A - 薄膜トランジスタおよびその製造方法

Info

Publication number: JP2010003822A
Application number: JP2008160697A
Authority: JP
Inventors: Shigekazu Tomai; 重和笘井; Kazuyoshi Inoue; 一吉井上; Masashi Kasami; 雅司笠見; Hirokazu Kawashima; 浩和川嶋; Kiminori Yano; 公規矢野
Original assignee: Idemitsu Kosan Co Ltd
Current assignee: Idemitsu Kosan Co Ltd
Priority date: 2008-06-19
Filing date: 2008-06-19
Publication date: 2010-01-07
Anticipated expiration: 2028-06-19
Also published as: JP5510767B2

Abstract

【課題】オンオフ比が高く、オフ電流の小さい薄膜トランジスタとその製造方法を提供する。
【解決手段】酸化物半導体層４を含む薄膜トランジスタであって、該半導体層４が、窒素原子、ヘリウム原子、ネオン原子、アルゴン原子及びこれらの混合物からなる群から選択される原子を５×１０²⁰〜５×１０²¹atoms/cm³の原子濃度で含むことを特徴とする薄膜トランジスタ、その製造方法、及びこの薄膜トランジスタを含む液晶又は有機ＥＬディスプレイ。
【選択図】図１

Description

本発明は、酸化物半導体膜、酸化物半導体膜をチャンネル層に用いた薄膜トランジスタ、およびその製造方法に関する。

薄膜トランジスタ、特に電界効果型トランジスタは、半導体メモリ集積回路の単位電子素子、高周波信号増幅素子、液晶駆動用素子などとして広く用いられており、現在、最も多く実用化されている電子デバイスである。
そのなかでも、近年における表示装置のめざましい発展に伴い、液晶表示装置（ＬＣＤ）のみならず、エレクトロルミネッセンス表示装置（ＥＬ）や、フィールドエミッションディスプレイ（ＦＥＤ）などの各種の表示装置において、表示素子に駆動電圧を印加して表示装置を駆動させるスイッチング素子として、薄膜トランジスタ（ＴＦＴ）が多用されている。
また、その材料としては、シリコン半導体化合物が最も広く用いられており、一般に、高速動作が必要な高周波増幅素子、集積回路用素子などには、シリコン単結晶が用いられ、液晶駆動用素子などには、大面積化の要求からアモルファスシリコンが用いられている。
しかしながら、結晶性のシリコン系薄膜は、結晶化を図る際に、例えば、８００℃以上の高温が必要となり、ガラス基板上や有機物基板上への構成が困難である。このため、シリコンウェハーや石英などの耐熱性の高い高価な基板上にしか形成できないばかりか、製造に際して多大なエネルギーと工程数を要するなどの問題があった。
また、結晶性のシリコン系薄膜は通常ＴＦＴの素子構成がトップゲート構成に限定されるためマスク枚数の削減などコストダウンが困難であった。
一方、比較的低温で形成できる非晶性のシリコン半導体（アモルファスシリコン）は、結晶性のものに比べてスイッチング速度が遅いため、表示装置を駆動するスイッチング素子として使用したときに、高速な動画の表示に追従できない場合がある。
さらに、半導体層に可視光が照射されると導電性を示し、漏れ電流が発生して誤動作のおそれがあるなど、スイッチング素子としての特性が劣化するという問題もある。そのため、可視光を遮断する遮光層を設ける方法が知られており、例えば、遮光層としては金属薄膜が用いられている。
しかしながら、金属薄膜からなる遮光層を設けると工程が増えるだけでなく、浮遊電位を持つこととなるので、遮光層をグランドレベルにする必要があり、その場合にも寄生容量が発生するという問題がある。
なお、現在、表示装置を駆動させるスイッチング素子としては、シリコン系の半導体層を用いた素子が主流を占めているが、それは、シリコン系薄膜の安定性、加工性の良さの他、スイッチング速度が速いなど、種々の性能が良好なためである。そして、このようなシリコン系薄膜は、一般に化学蒸気析出法（ＣＶＤ）法により製造されている。
また、従来の薄膜トランジスタ（ＴＦＴ）は、ガラス等の基板上にゲ−ト電極、ゲ−ト絶縁層、水素化アモルファスシリコン（ａ−Ｓｉ：Ｈ）等の半導体層、ソ−ス及びドレイン電極を積層した逆スタガ構造のものがあり、イメ−ジセンサを始め、大面積デバイスの分野において、アクティブマトリスク型の液晶ディスプレイに代表されるフラットパネルディスプレイ等の駆動素子として用いられている。これらの用途では、従来アモルファスシリコンを用いたものでも高機能化に伴い作動の高速化が求められてきている。
このような状況下、近年にあっては、シリコン系薄膜よりも安定性が優れるものとして、金属酸化物を用いた酸化物半導体薄膜が半導体層用の材料として注目されている。

しかしながら、このような金属酸化物からなる酸化物半導体薄膜のうち、特に、酸化亜鉛を高温で結晶化してなる酸化物半導体薄膜は、透明であるが、電界効果移動度が１ｃｍ²／Ｖ・ｓｅｃ程度と低く、オンオフ比も小さい。その上、漏れ電流が発生しやすいため、工業的には実用化が困難であった。また、酸化亜鉛を用いた結晶質を含む酸化物半導体薄膜については、多数の検討がなされているが、工業的に一般に行われているスパッタリング法で成膜した場合には、次のような問題があった。
すなわち、電界効果移動度が低い、オンオフ比が低い、漏れ電流が大きい、ピンチオフが不明瞭、ノーマリーオンになりやすいなど、ＴＦＴの性能が低くなるおそれがあった。また、耐薬品性が劣るため、ウェットエッチングが難しいなど製造プロセスや使用環境の制限があった。さらに、性能を上げるためには高い圧力で成膜する必要で成膜速度が遅くなる、７００℃以上の高温処理が必要であるなど工業化に問題もあった。また、ボトムゲート構成での電解移動度などのＴＦＴ性能が低く、性能を上げるにはトップゲート構成で膜厚を５０ｎｍ以上にする必要があるなどＴＦＴ素子構成上の制限もあった（特許文献１）。
このような問題を解決するために酸化インジウムと酸化亜鉛からなる非晶質の酸化物半導体薄膜を作成し、薄膜トランジスタを駆動させる方法が検討されている（特許文献２）。しかし、酸化インジウムと酸化亜鉛からなる非晶質の酸化物半導体薄膜ではトランジスタとした際にオフ電流が高くオンオフ比が得られにくいなどの問題点があった。
一方、インジウム、亜鉛、ガリウムの複合酸化物は、従来透明導電膜として検討されていたため、具体的な検討はほとんどなされていなかった（特許文献３）。
しかし、酸化インイジウム、酸化ガリウム、酸化亜鉛からなる酸化物半導体薄膜は、薄膜トランジスタとして用いた場合、Ｓ値を小さく抑さえたり、ストレスによる閾値シフトを小さくするには、相応の熱履歴（例えば、３５０℃以上の高温で１時間以上熱処理するなど）をかけることが必要であった。また、光や大気などの周囲の影響を受けやすいという問題もあった（非特許文献1）。

特開２００３−８６８０８号公報米国特許公開第２００５／０１９９９５９号明細書特開２０００−４４２３６号公報 Kim, Chang Jung et al. Highly Stable Ga2O3-In2O3-ZnO TFT for Active-Matrix Organic Light-Emitting Diode Display Application, Electron Devices Meeting, 2006. IEDM '06. International(ISBN: 1-4244-0439-8)

本発明は、上記の事情に鑑みなされたものであり、オンオフ比が高く、オフ電流の小さい薄膜トランジスタとその製造方法の提供を目的とする。
また、本発明は、当該薄膜トランジスタを用いた液晶ディスプレイ及び有機ＥＬディスプレイを提供するものである。

本発明は、薄膜トランジスタを構成する酸化物半導体層に、特定の原子を所定量ドープすることにより、オンオフ比が高く、オフ電流の小さい薄膜トランジスタを提供することができることを見出し、本発明に至った。本発明は、具体的に、
１．酸化物半導体層を含む薄膜トランジスタであって、該酸化物半導体層が、窒素原子、ヘリウム原子、ネオン原子、アルゴン原子及びこれらの混合物からなる群から選択される原子を５×１０²⁰〜５×１０²¹atoms/cm³の原子濃度で含むことを特徴とする薄膜トランジスタに関する。
２．前記酸化物半導体層が、少なくともＩｎ（インジウム）と、Ｚｎ（亜鉛）とを以下の原子比で含む酸化物で構成される、上記１に記載の薄膜トランジスタに関する。
Ｉｎ／Ｘ＝0.200〜0.600
Ｚｎ／Ｘ＝0.400〜0.800
（ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数）
３．前記酸化物半導体層が、少なくともＩｎ（インジウム）と、Ｚｎ（亜鉛）とを以下の原子比で含む酸化物で構成される、上記１に記載の薄膜トランジスタに関する。
Ｉｎ／Ｘ＝0.920〜0.999
Ｚｎ／Ｘ＝0.080〜0.001
（ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数）
４．酸化物のスパッタリングターゲットをＤＣ又はＡＣスパッタリングすることにより酸化物被膜を形成する工程、および前記酸化物被膜を７０〜５００℃で熱処理し、酸化物半導体層を形成する工程を含むことを特徴とする上記１〜３のいずれか１に記載の薄膜トランジスタの製造方法に関する。
５．上記１〜３のいずれか１に記載の薄膜トランジスタを含む、液晶ディスプレイに関する。
６．上記１〜３のいずれか１に記載の薄膜トランジスタを含む、有機ＥＬディスプレイに関する。

本発明によれば、オフ電流の小さい薄膜トランジスタ、特に電界効果型トランジスタを、再現よく得ることができる。

（１）酸化物半導体層
本発明の酸化物半導体層
(1-1)ドープ原子の原子濃度
本発明の酸化物半導体層は、窒素原子、ヘリウム原子、ネオン原子、アルゴン原子及びこれらの混合物からなる群から選択される原子（ここで、当該原子を「ドープ原子」と呼ぶ）を含む。このようなドープ原子を酸化物半導体層に導入することにより、半導体の信頼性を向上することができる。窒素原子、ヘリウム原子、ネオン原子、アルゴン原子及びこれらの混合物からなる群が好ましい理由は、酸化物半導体層に含まれる酸化物と反応しないとの作用効果が生じ、ひいては、当該酸化物半導体層を用いた薄膜トランジスタのオフ電流が増加し、オンオフ比が向上するためである。
酸化物半導体層におけるドープ原子の原子濃度は、例えば５×１０²⁰〜５×１０²¹atoms/cm³、好ましくは６×１０²⁰〜４×１０²¹atoms/cm³、より好ましくは、７×１０²⁰〜３×１０²¹atoms/cm³であることが適当である。
ドープ原子の原子濃度は、例えば、二次イオン質量分析装置（ＳＩＭＳ）で測定・定量することが可能である。

上記ドープ原子は、酸化物半導体層にドープされる。ドープ原子を所定の濃度に制御するためには、ドープ原子（窒素の場合はＮ₂）８０〜１００体積％、好ましくは、８５〜１００体積％、より好ましくは９０〜１００体積％の雰囲気で所定の温度（例えば、１００〜８００℃、好ましくは、２００〜５００℃）、所定の時間（例えば、１分〜１００時間、好ましくは、３０分〜１０時間）でアニールするか、ドープ原子そのものをイオン注入する方法がある。また、酸化物半導体層をスパッタリングにより作製する場合において、スパッタリングの酸素やアルゴンの雰囲気中に窒素、ヘリウム又はアルゴン等を同時に導入しても得ることができる。

(1-2)含有元素
酸化物半導体層は、上記ドープ原子を含むほか、少なくともインジウム（Ｉｎ）及び亜鉛（Ｚｎ）とを所定の割合で含む酸化物から構成される。この酸化物に含まれるインジウム（Ｉｎ）及び亜鉛（Ｚｎ）以外の第三添加金属元素（Ｍ）としては、例えば、ガリウム（Ｇａ）等が挙げられる。

このインジウム（Ｉｎ）及び亜鉛（Ｚｎ）とを所定の割合で含む酸化物に含まれるインジウム（Ｉｎ）及び亜鉛（Ｚｎ）の各元素の原子比は、例えば、
Ｉｎ／Ｘ＝0.200〜0.600、Ｚｎ／Ｘ＝0.400〜0.800
好ましくは、
Ｉｎ／Ｘ＝0.250〜0.550、Ｚｎ／Ｘ＝0.450〜0.750
特に好ましくは、
Ｉｎ／Ｘ＝0.300〜0.500、Ｚｎ／Ｘ＝0.500〜0.700
である。ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数である。
インジウム（Ｉｎ）及び亜鉛（Ｚｎ）が上記範囲内にあれば、本発明の酸化物半導体層は安定な非晶質構造となり、動作安定性が向上する。

インジウム（Ｉｎ）及び亜鉛（Ｚｎ）とを所定の割合で含む酸化物に含まれるインジウム（Ｉｎ）及び亜鉛（Ｚｎ）の各元素の原子比の好ましいもうひとつの範囲は
Ｉｎ／Ｘ＝0.920〜0.999、Ｚｎ／Ｘ＝0.001〜0.080
好ましくは、
Ｉｎ／Ｘ＝0.940〜0.990、Ｚｎ／Ｘ＝0.010〜0.060
特に好ましくは、
Ｉｎ／Ｘ＝0.950〜0.980、Ｚｎ／Ｘ＝0.020〜0.050
である。ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数である。
インジウム（Ｉｎ）及び亜鉛（Ｚｎ）がこの範囲内にあれば、半導体層は加熱により安定な結晶構造となるため、信頼性が向上する。

(1-3)物理的性質
・酸化物半導体層の厚さ
酸化物半導体層の厚さは、例えば、1〜100nm、好ましくは、10〜90nm、より好ましくは50〜80nmであることが適当である。
・酸化物半導体層の表面粗さ
半導体膜の表面粗さ（ＲＭＳ）は、0.5nm以下が好ましく、0.3nm以下がさらに好ましく、0.2〜0.1nmが特に好ましい。

（２）薄膜トランジスタ
本発明の薄膜トランジスタは、基板、半導体層、半導体層の保護層、ソース電極、ドレイン電極、ゲート絶縁膜及びゲート電極を有する。
(2-1)基板
基板としては、例えば、ガラス基板、有機物基板、シリコン基板（シリコンウエハー、石英）等が挙げられる。有機物基板としては、ポリカーボネート樹脂，ポリアリレート樹脂，ポリエチレンテレフタレート，ポリエチレンナフタレート等のポリエステル樹脂，ポリエーテルサルホン樹脂，アモルファスポリオレフィン樹脂，ポリスチレン樹脂，アクリル樹脂等の高分子材料があげられる。入手のしやすさからみてガラス基板が好ましい。

(2-2)酸化物半導体層
本発明の酸化物半導体層は、電界効果によりキャリアが誘起される領域のことをいい、好ましくは、絶縁膜に接した界面から１０ｎｍ以内の領域と定義される。半導体層は、キャリアの誘起によって、抵抗が変化し、スイッチング素子として機能する。

(2-3) 酸化物半導体層の保護層
保護層は、本発明の酸化物半導体層における動作雰囲気の影響を防止することを目的とした層である。保護層は、図１に示されるボトムゲート型構造に利用することができる。ボトムゲート型の薄膜トランジスタは保護層が無いと半導体層の主要部分が露出するため保護層の効果が大きい。なお、トップゲート型の薄膜トランジスタでは基板が保護層の役割をしている（図３）。
酸化物半導体層の保護層を形成する材料としては、酸化物半導体層を外界の雰囲気、特に酸素や水から保護できる材料であれば特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ₂，ＳｉＮｘ，Ａｌ₂Ｏ₃，Ｔａ₂Ｏ₅，ＴｉＯ₂，ＭｇＯ，ＺｒＯ₂，ＣｅＯ₂，Ｋ₂Ｏ，Ｌｉ₂Ｏ，Ｎａ₂Ｏ，Ｒｂ₂Ｏ，Ｓｃ₂Ｏ₃，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃，ＰｂＴｉ₃，ＢａＴａ₂Ｏ₆，ＳｒＴｉＯ₃，ＡｌＮなどの酸化物を用いることができる。これらのなかでも、ＳｉＯ₂，ＳｉＮｘ，Ａｌ₂Ｏ₃，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃を用いるのが好ましく、より好ましくはＳｉＯ₂，ＳｉＮｘ，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃であり、特に好ましくはＳｉＯ₂，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃などの酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ₂でもＳｉＯｘでもよい）。
このような保護層は、異なる２層以上の絶縁膜を積層した構造でもよい。絶縁膜としては、上記保護膜を形成する材料と同様の組成物、すなわちＳｉＯ₂，ＳｉＮｘ，Ａｌ₂Ｏ₃，Ｔａ₂Ｏ₅，ＴｉＯ₂，ＭｇＯ，ＺｒＯ₂，ＣｅＯ₂，Ｋ₂Ｏ，Ｌｉ₂Ｏ，Ｎａ₂Ｏ，Ｒｂ₂Ｏ，Ｓｃ₂Ｏ₃，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃，ＰｂＴｉ₃，ＢａＴａ₂Ｏ₆，ＳｒＴｉＯ₃，ＡｌＮが挙げられる。
また、保護層は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質又は非晶質であるのが好ましい。保護層が非晶質であることが特に好ましい。

(2-4) 電極
本発明の薄膜トランジスタには、ドレイン電極、ソース電極及びゲート電極の3種類の電極が含まれる。
ゲート電極、ソ−ス電極、ドレイン電極の各電極を形成する材料に特に制限はなく、本実施形態の効果を失わない範囲で一般に用いられているものを任意に選択することができる。例えば、インジウム錫酸化物（ＩＴＯ），インジウム亜鉛酸化物，ＺｎＯ，ＳｎＯ₂などの透明電極や、Ａｌ，Ａｇ，Ｃｒ，Ｎｉ，Ｍｏ，Ａｕ，Ｔｉ，Ｔａ、Ｃｕなどの金属電極、又はこれらを含む合金の金属電極を用いることができる。また、それらを２層以上積層して接触抵抗を低減したり、界面強度を向上させることが好ましい。また、ソ−ス電極、ドレイン電極の接触抵抗を低減させるため半導体の電極との界面をプラズマ処理、オゾン処理などで抵抗を調整してもよい。
合金をソース電極及びドレイン電極用の材料として用いてもよい。合金をこれらの電極用の材料として用いることにより、電極の耐久性や密着性を高めることができる。合金を構成する材料としては、例えば、銅−マンガン合金（Ｃｕ−Ｍｎ）、Ｃｕ−Ｎｉのような銅を含む合金；Ａｌ−Ｎｄ，Ａｌ−Ｃｅ、Ａｌ−ＮｉのようなＡｌを含む合金；Ａｇ−Ｐｄ−Ｃｕ，Ａｇ−Ａｕ−ＣｕのようなＡｇ及びＣｕを含む合金などが挙げられる。銅などを含む合金層は、抵抗が低く、移動度の高い半導体層と組み合わせると、大画面高精細のディスプレイを実現させることができる。銅を含む合金に制限はないが、銅−マンガン合金（Ｃｕ−Ｍｎ）は抵抗が低く、かつ剥離や表面酸化の問題が少なく好ましい。さらに、TiやMoなどの金属でＡｌ，Ａｇ，Ｃｕまたは上記のＣｕ合金、Ａｌ合金、Ａｇ合金をサンドイッチしてもよい。

(2-5) ゲート絶縁膜
ゲート絶縁膜を形成する材料は、本発明の酸化物半導体層(チャネル層)とゲート電極との間を絶縁するものであれば特に制限はない。本実施形態の発明の効果を失わない範囲で一般に用いられているものを任意に選択できる。例えば、ＳｉＯ₂，ＳｉＮｘ，Ａｌ₂Ｏ₃，Ｔａ₂Ｏ₅，ＴｉＯ₂，ＭｇＯ，ＺｒＯ₂，ＣｅＯ₂，Ｋ₂Ｏ，Ｌｉ₂Ｏ，Ｎａ₂Ｏ，Ｒｂ₂Ｏ，Ｓｃ₂Ｏ₃，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃，ＰｂＴｉ₃，ＢａＴａ₂Ｏ₆，ＳｒＴｉＯ₃，ＡｌＮなどの酸化物を用いることができる。これらのなかでも、ＳｉＯ₂，ＳｉＮｘ，Ａｌ₂Ｏ₃，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃を用いるのが好ましく、より好ましくはＳｉＯ₂，ＳｉＮｘ，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃であり、特に好ましくはＳｉＯ₂，Ｙ₂Ｏ₃，Ｈｆ₂Ｏ₃，ＣａＨｆＯ₃などの酸化物である。これらの酸化物の酸素数は、必ずしも化学量論比と一致していなくともよい（例えば、ＳｉＯ₂でもＳｉＯｘでもよい）。
このようなゲート絶縁膜は、異なる２層以上の絶縁膜を積層した構造でもよい。絶縁膜としては、上記保護膜を形成する材料と同様の組成物であってもよい。積層した場合は、半導体と接する側をＳｉＯ₂などの酸化膜であることが好ましい。また、ゲート絶縁膜は、結晶質、多結晶質、非晶質のいずれであってもよいが、工業的に製造しやすい多結晶質か、非晶質であるのが好ましい。界面が平坦な非晶質膜が特に好ましい。

(2-6)その他の層
本発明の薄膜トランジスタには、さらにコンタクト層等その他の層を含めることができる。
コンタクト層は、半導体層とソース電極及び半導体層とドレイン電極の各界面に配置され、キャリアの注入障壁を減少する作用を有する。コンタクト層を構成する材料としては、例えばＩＴＯやＩＺＯなどの高キャリア濃度透明酸化物などが挙げられる。コンタクト層の作製方法に特に制約はないが、本発明の酸化物半導体層と組成あるいは組成比の異なる層を成膜したり、半導体の電極とのコンタクト部分をプラズマ処理やオゾン処理により抵抗を高めることで構成したり、半導体層を成膜する際に酸素分圧などの成膜条件により抵抗が高くなる層をコンタクト層として利用してもよい。

(2-7)薄膜トランジスタの性質
ＴＦＴのチャンネル幅Ｗとチャンネル長Ｌの比Ｗ／Ｌは、通常０．１〜１００、好ましくは１〜２０、特に好ましくは２〜８である（図２参照）。
ソース電極とドレイン電極の間（チャネル長Ｌ）は、例えば0.5〜50μm、好ましくは1〜３０μｍ、より好ましくは、２〜２０μｍであることが適当である。また、チャンネル幅Ｗは、例えば、１〜１００μｍ、好ましくは、５〜５０μｍ、より好ましくは、１０〜３０μｍであることが適当である。
オンオフ比
オンオフ比は、ソース電極とドレイン電極との間に所定の電圧を印加し、ゲート電圧を、例えば、−３０Ｖから３０Ｖまで変化させたとき、ソース電極とドレイン電極との間に流れる電流の最大値を最小値で除算して求められる値である。オンオフ比は、１０⁶以上が好ましく、１０⁷以上がより好ましく、１０⁸以上が特に好ましい。

（３）薄膜トランジスタの製造方法
本発明の薄膜トランジスタは、
（Ａ）酸化物のスパッタリングターゲットをＤＣ又はＡＣスパッタリングすることにより酸化物被膜を形成する工程、および
（Ｂ）前記酸化物被膜を７０〜５００℃で熱処理し、酸化物半導体層を形成する工程、
により製造される。

（Ａ）工程
・スパッタリングターゲットの調製
酸化物のスパッタリングターゲットをＤＣ又はＡＣスパッタリングすることにより酸化物被膜を形成する。
酸化物のスパッタリングターゲットは、たとえば以下のようにして製造する。
（ａ）原料調製工程
最初に、酸化インジウムと酸化亜鉛との混合酸化物を調製する。この混合酸化物の平均粒径は、後述する造粒処理を行わない場合には０．０１〜１０μｍであることが好ましく、０．１〜５μｍであることがより好ましい。後述する造粒処理を行う場合、混合酸化物の平均粒径が０．０１〜１０μｍの範囲であれば粒子が凝集することを回避でき、さらに混合性が向上し、緻密な焼結体を得ることができるため好ましい。
上記の混合酸化物を得るにあたっては、酸素を除いたインジウムと亜鉛の酸化物，塩化物，無機酸塩，水酸化物等を素原料として用いることができる。各素原料の純度は９９％以上であることが好ましく、より好ましくは９９．９％以上、特に好ましくは９９．９９％以上である。素原料の純度が９９％以上であれば、緻密であり、目的とする体積抵抗率を有する酸化物焼結体を得ることができるため好ましい。
各成分の素原料として酸化物を用いる場合には、目的とする組成のターゲットが得られるように各酸化物（素原料）の粉末を所定量ずつボールミル，ジェットミル，パールミル等の混合器に入れ、これらを粉砕・混合することにより目的とする混合酸化物を得ることができる。このとき、粉砕・混合の時間は１〜１００時間が好ましく、より好ましくは５〜５０時間、特に好ましくは１０〜５０時間である。１〜１００時間であれば、混合が十分となり、かつ経済的であるため好ましい。粉砕・混合時の温度について特別な制限はないが、室温(２５℃)が好ましい。

また、各成分の素原料として酸化物以外の物質を用いる場合には、目的とする組成のターゲットが得られるように前記の素原料を所定量ずつボールミル，ジェットミル，パールミル等の混合器に入れて粉砕・混合して混合物を得た後に当該混合物を仮焼し、得られた仮焼物を前記の混合器等によって粉砕することにより目的とする混合酸化物を得ることができる。このときの仮焼温度および仮焼時間は素原料の種類にもよるが、概ね８００〜１６００℃で１〜１００時間が好ましい。８００℃以上または１時間以上であれば素原料の熱分解が十分となるため好ましい。さらに、１６００℃以下または、１００時間以下であれば素原料が焼結して粒子の粗大化が起こるおそれもなく好ましい。より好ましい仮焼温度および仮焼時間は１０００〜１３００℃で２〜５０時間である。

上述した仮焼・粉砕処理は１回でもよいし、仮焼物を粉砕して得た混合酸化物について更に仮焼・粉砕を行うという操作を所望回数行ってもよい。また、各成分の素原料として酸化物を用いて上述した仮焼・粉砕処理を行うことによって、目的とする混合酸化物を得てもよい。
仮焼の対象物が一旦得た混合酸化物である場合や素原料としての酸化物である場合の仮焼温度および仮焼時間も概ね８００〜１６００℃で１〜１００時間が好ましい。８００℃以上または１時間以上であれば素原料の熱分解が十分となるため好ましく、１６００℃以下または１００時間以下であれば、素原料が焼結して粒子の粗大化が起こるおそれもなく好ましい。より好ましい仮焼温度および仮焼時間は１０００〜１３００℃で２〜５０時間である。
また、目的とする混合酸化物は、上述のようにして得た混合酸化物を造粒することによっても、あるいは各成分の素原料を造粒することによっても、調製することができる。この造粒は、スプレードライ法等の常法により行うことができる。造粒をスプレードライ法で行う場合には、前記の混合酸化物もしくは素原料についての水溶液またはアルコール溶液等にポリビニルアルコール等のバインダーを添加した溶液を用いる。造粒条件は溶液濃度、バインダーの添加量によっても異なるが、造粒物の平均粒径が１〜１００μｍ、好ましくは５〜１００μｍ、特に好ましくは１０〜１００μｍになるように調節する。ここで、平均粒径とは、顕微鏡の画像上で粒子の大きさと個数を計測して粒径分布を測定する顕微鏡法によって測定される平均粒径をいう。この造粒を行うことにより成形時の流動性や充填性を改善することが可能である。造粒物の平均粒径が１００μｍ以下であれば、成形時の流動性や充填性が良く、造粒の効果が得られるため好ましい。

（ｂ）成形工程
この工程では、上記の原料調製工程で得た混合酸化物を、焼結に先立って所望形状に成形する。成形は金型成形，鋳込み成形，射出成形，加圧成形等により行うことができるが、相対密度の高い焼結体を得るうえからはＣＩＰ（冷間静水圧），ＨＩＰ（熱間静水圧）等の方法で加圧成形することが好ましい。成形体の形状はターゲットとして好適な各種形状とすることができる。また、成形助剤にポリビニルアルコール、メチルセルロース、ポリワックス、オレイン酸等を用いてもよい。成形圧力は１０ｋｇ／ｃｍ² 〜１００ｔ／ｃｍ² が好ましく、より好ましくは１００ｋｇ／ｃｍ² 〜１００ｔ／ｃｍ² である。また成形時間は１０分〜１０時間が好ましい。成形圧力が１０ｋｇ／ｃｍ² 以上、または成形時間が１０分以上であれば、相対密度の高い焼結体を得ることができるため好ましい。

（ｃ）焼結工程
この工程では、上記の成形工程で得た成形物を焼結して酸化物焼結体を得る。焼結方法としてはＨＩＰ焼結，ホットプレス焼結，常圧焼結等を適用することができるが、経済性の面からは常圧焼結が好ましい。焼結温度は１２００〜１６００℃が好ましく、より好ましくは１２５０〜１５５０℃、更に好ましくは１３００〜１５００℃である。１２００℃以上であれば十分な相対密度を有する酸化物焼結体を得ることができ、さらに後述するアニーリングを施しても目的とする体積抵抗率を有する酸化物焼結を得ることができるため好ましい。また、１６００℃以下であれば組成のずれが生ずることもない。焼結時間は焼結温度にもよるが、１〜５０時間が好ましく、より好ましくは２〜３０時間、特に好ましくは３〜２０時間である。１時間以上であれば、焼結が十分に行われ、５０時間以下であれば経済的であるため好ましい。焼結時の雰囲気は空気または還元雰囲気である。還元雰囲気としては、Ｈ₂ ，メタン，ＣＯ等の還元性ガス雰囲気、Ａｒ，Ｎ₂ 等の不活性ガス雰囲気が挙げられる。

（ｄ）ターゲットの評価
スパッタリング時に異常放電や、割れの心配の少ないターゲットを得るためには、得られた酸化物焼結体（スパッタリングターゲット）の不純物濃度、密度、電気抵抗が重要であり、それぞれ以下のように測定され、管理される。
(i)不純物濃度
焼結後のターゲットの欠片をＩＣＰ（誘導結合プラズマ発光分析）により、不純物の濃度を測定する。不純物の濃度は５００ｐｐｍ以下が好ましいが、密度を上げ、電気抵抗を下げる目的で、３族金属、４属金属、希土類から選ばれる焼結助材を添加する場合にはその限りではない。
(ii)密度
ターゲットの密度はアルキメデス法で測定する。異常放電を防止する上では、密度は５ｇ／ｃｍ３以上が好ましい。
(iii)電気抵抗
ターゲットの電気抵抗は、三菱ホールディング社製のロレスタなどを用いて測定することができる。生産性、設備コストなどの点で有利なＤＣスパッタリングを安定して行う上ではターゲットの比抵抗は５ｍΩ・ｃｍ以下が好ましい。

・スパッタリング
スパッタリング方法としては、例えば、ＡＣスパッタリング、ＲＦスパッタリング、ＤＣスパッタリングが挙げられる。
ＲＦスパッタリングに比べ、ＤＣスパッタリングを用いると、成膜時のダメージが減少し、薄膜トランジスタとして用いた時、閾値電圧(Ｖｔｈ)の減少、閾値電圧シフト（△Ｖｔｈ）の低減、キャリアー移動度の向上、Ｓ値の減少などの効果が期待できる。
ここで、閾値電圧(Ｖｔｈ)とは、ゲート電圧（ドレイン電圧）をかけた場合にドレイン電流が立ち上がる際の電圧をいう。また、閾値電圧(Ｖｔｈ)シフトとは、ゲート電圧（ドレイン電圧）をかけた際に起きるＶｔｈの変動をいう。Ｖｔｈシフトが小さければ、半導体としての作動が安定しているといえる。閾値電圧(Ｖｔｈ)のシフト量としては、例えば、０．０１〜５．０Ｖ、好ましくは、０．０５〜２．０Ｖ、より好ましくは０．１〜１．０Ｖが適当である。
ここでＳ値（ＳｗｉｎｇＦａｃｔｏｒ）とは、オフ状態からゲート電圧を増加させた際に、オフ状態からオン状態にかけてドレイン電流が急峻に立ち上がるが、この急峻さを示す値である。下記式で定義されるように、ドレイン電流が１桁（１０倍）上昇するときのゲート電圧の増分をＳ値とする。
Ｓ値＝ｄＶｇ／ｄｌｏｇ（Ｉｄｓ）
Ｓ値が小さいほど急峻な立ち上がりとなる（「薄膜トランジスタ技術のすべて」、鵜飼育弘著、２００７年刊、工業調査会）。Ｓ値が大きいと、オンからオフに切り替える際に高いゲート電圧をかける必要があり、消費電力が大きくなるおそれがある。
また、ＡＣスパッタリングを用いると、ターゲットのノジュールが成長しないため成膜中のパーティクルの発生を抑制することができ、歩留まりの向上が期待できる。

スパッタ条件
キャリアー移動度が均一な酸化物半導体層を得るには、スパッタリングする際に基板を加熱する、酸化物半導体層の形成後に加熱処理する、あるいはレーザー過熱する、などの方法がある。キャリアー移動度100cm²/Vs以上を得るうえでは、前述したように酸化物半導体層成膜後のウェットプロセスを経た後に加熱させることが好ましい。たとえば、トップコンタクト素子の場合、(1)半導体層成膜、(2)ソース・ドレイン電極成膜、(3)ソース・ドレイン電極のパターニング、という順の工程を経るが、(3)のパターニング工程で半導体層が薬液に浸漬されるのであれば、半導体層の加熱工程は少なくとも薬液浸漬後に行う方がよい。

本発明の酸化物半導体層を成膜する時の水分圧は、１０^-3Ｐａ以下であることが好ましく、１０^-4Ｐａ以下であることがより好ましく、１０^-5Ｐａ以下であることがさらに好ましい。上記水分圧は、例えば、四重極質量分析器で定量することができる。

（Ｂ）工程
さらに、（Ａ）工程で得られた酸化物被膜を７０〜５００℃、好ましくは、１００〜４００℃、より好ましくは２００〜３５０℃で熱処理し、酸化物半導体層を形成する。熱処理時間は、上記温度にもよるが、例えば、１０分〜５０時間、より好ましくは３０分〜２０時間、更に好ましくは、４０分〜１０時間である。熱処理は、例えば、公知の電気炉やクリーンオーブンを用いた方法で行われる。

（４）用途
本発明の薄膜トランジスタは、液晶ディスプレイ及び有機ＥＬディスプレイに含まれる。好ましくは、液晶ディスプレイの液晶駆動用ドライバ用の部材として、又は、有機ＥＬディスプレイの発光制御用ドライバ用の部材として利用される。
以下、本発明の実施例を示すが、本発明は以下の実施例の態様に限定されるものではない。

（１）スパッタリングターゲットの製造
［ターゲットＩ］
原料として、酸化インジウムと酸化亜鉛の粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が0.20、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が0.80となるように混合した。これを湿式ボールミルに供給し、７２時間混合粉砕して原料微粉末を得た。
得られた原料微粉末を造粒した後、直径１０ｃｍ、厚さ５ｍｍの寸法にプレス成形して、これを焼成炉に入れ、１，５００℃、１２時間の条件で焼成して、焼結体（ターゲットＩ）を得た。
ターゲットＩを粉砕し誘導結合プラズマ発光分析（ＳＩＩ社製、型番ＳＰＳ５１００）で分析したところ、Ｓｎ（錫）、Ｇｅ（ゲルマニウム）、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）などの不純物は含まれていなかった。また、ターゲットＩのバルク抵抗は30ｍΩ、相対密度は0.96であった。

［ターゲットＩＩ］
原料として、酸化インジウムと酸化亜鉛の粉末を、原子比〔Ｉｎ／（Ｉｎ＋Ｚｎ）〕が0.99、原子比〔Ｚｎ／（Ｉｎ＋Ｚｎ）〕が0.01となるように混合した以外は、ターゲットＩと同様にして原料微粉末を得、造粒し、成形し、焼成して、焼結体（ターゲットＩＩ）を得た。
ターゲットＩＩを粉砕しＩＣＰで分析したところ、Ｓｎ（錫）、Ｇｅ（ゲルマニウム）、Ｓｉ（シリコン）、Ｔｉ（チタン）、Ｚｒ（ジルコニウム）、Ｈｆ（ハフニウム）などの不純物は含まれていなかった。また、ターゲットＩＩのバルク抵抗は8ｍΩ、相対密度は0.97であった。

（２）スパッタリングターゲットの原子比測定
上記（１）で得られたスパッタリングターゲットＩ及びＩＩに含まれるドープ原子の原子比を測定するため、以下のようにして酸化物半導体層を成膜し、原子比を測定した。
上記（１）で得られたスパッタリングターゲットＩ及びＩＩを、ＤＣスパッタ法の一つであるＤＣマグネトロンスパッタリング法の成膜装置に装着し、ガラス基板（コーニング１７３７）上に酸化物半導体層を成膜した。
ここでのスパッタ条件としては、基板温度；２５℃、到達圧力；１×１０^-6Ｐａ、雰囲気ガス；Ａｒ９９％および酸素１．０％、スパッタ圧力（全圧）；２×１０^-1Ｐａ、投入電力１００Ｗ、成膜時間８分間、Ｓ−Ｔ距離１００ｍｍとした。
酸化物半導体層の成膜前に、チャンバーを十分にベーキングし（８０℃）、到達圧力を十分に下げ（10^-4Ｐａ以下）、ロードロックを用い基板を投入することで、成膜時の水分圧を低減した。四重極質量分析器 (Q-mass、日本真空社製、型番MSQ-100)でスパッタチャンバー中のＨ₂Ｏ（水）を分析し、成膜時の水分圧を測定したところ１×１０^-5Ｐａ以下であった。
この結果、ガラス基板上に、膜厚が７０ｎｍの酸化物半導体層を形成した。
なお、得られた酸化物半導体層の組成をＩＣＰ法で分析したところ、ターゲットＩでは、原子比〔Ｉｎ／Ｘ〕が０．21、原子比〔Ｚｎ／Ｘ〕が0.79であった。また、ターゲットＩＩでは、原子比〔Ｉｎ／Ｘ〕が0.99、原子比〔Ｚｎ／Ｘ〕が0.01であった。ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数である。

（３）薄膜トランジスタの作製
［実施例１］
・ゲート電極
熱酸化膜付きシリコン基板上に、室温のＲＦスパッタリングでＭｏゲートメタルを２００ｎｍ積層した後、ウェットエッチングでパターニングし、基板上にゲート電極を作製した。
ゲート絶縁膜
３００℃のＰＥＣＶＤで窒化シリコン（ＳｉＮｘ）を積層し、ゲート絶縁膜を得た。
・酸化物半導体層
ターゲットＩを用い、酸化物半導体層をスパッタリングにより成膜した。スパッタリングは（２）の条件と同じ条件で行い、酸化物被膜をゲート絶縁膜上に成膜し、その後パターニングした。
・ソース電極及びドレイン電極
リフトオフプロセスおよびＲＦマグネトロンスパッタリング（室温、Ａｒ１００％）を用い、Ｉｎ₂Ｏ₃−ＺｎＯからなるソース電極及びドレイン電極を同時に形成し得られたソース電極、ドレイン電極及びゲート電極で構成されるチャンネル幅Ｗとチャンネル長Ｌ(図２)の比Ｗ／Ｌは、４（Ｗ＝２０μｍ、Ｌ＝５μｍ）であった。
・ドープ原子のドーピング
さらに得られた酸化物半導体層を、１００％の窒素中、３００℃、１時間の条件で熱処理し（（Ｂ）工程に相当）、窒素を酸化物半導体層にドープした（窒素アニール）。
・保護層
最後にＳｉＯ₂保護層（パッシベーション膜）を形成した（図１）。このようにして、ボトムゲート、トップコンタクト型の薄膜トランジスタを得た。

［実施例２〜１９］
酸化物半導体層に含まれる金属原子の組成、及び、窒素アニールのアニール時間（（Ｂ）工程）が異なる以外は、実施例１と同様にして、実施例２〜１９の薄膜トランジスタを得た。
［実施例２０]
ドープ原子のドーピング方法として、窒素アニールの代わりにイオン注入法を用いた以外は、実施例１５と同様にして、実施例２０の薄膜トランジスタを得た。ここで、イオン注入法は、出力２０KeV、ドーズ量10¹⁵ cm^-2の条件でイオン注入装置（日本真空技術社製、型番IMX-3500RS）を用い、窒素原子のイオン注入を行った。

［実施例２１］
酸化物半導体層をスパッタリングにより作製する際に、スパッタ中の雰囲気をＡｒ：Ｎ₂：Ｏ₂＝８０：１９：１とし、窒素アニール及びイオン注入を行わなかった以外は、実施例２０と同様にして薄膜トランジスタを得た。
［実施例２２］
ドープ原子のドーピングにおいて、窒素雰囲気の代りにＡｒ１００％雰囲気中でアニールを行い、アニール温度を５００℃、アニール時間を１時間とした以外は、実施例２０と同様にして薄膜トランジスタを得た。
［実施例２３]
ドープ原子のドーピングにおいて、窒素雰囲気の代りにＡｒ１００％雰囲気中でアニールを行い、アニール温度を３００℃、アニール時間を１時間とした以外は、実施例２０と同様にして薄膜トランジスタを得た。
［比較例１〜１０］
酸化物半導体層に含まれる金属原子の組成及びアニールの雰囲気ガスとアニール時間を表２のように変更した以外は、実施例１と同様にして比較例１〜１０の薄膜トランジスタを得た。なお、比較例９及び１０は、それぞれ実施例１６及び１７に対する
［実施例２４]
基板にコーニング１３７３を使用した以外は、実施例３と同様にして薄膜トランジスタを得た。

（４）評価
・ドープ原子の濃度
実施例１で得られたトランジスタの半導体膜中の窒素濃度の深さ方向分布をＳＩＭＳを使って測定した。
その結果、絶縁膜界面近傍（４０〜５０ｎｍ）の平均窒素濃度が５．０×１０²¹ cm^-3であることがわかった。
・オンオフ比及び閾値電圧のシフト量
半導体パラメーターアナライザー（ケースレー４２００）を用い、室温（２５℃）・真空中（１×１０^-3Ｐａ）・遮光環境下で各実施例及び比較例の薄膜トランジスタを測定し、オンオフ比、閾値電圧のシフト量（△Ｖｔｈ）を求めた。
オンオフ比は、ソース・ドレイン間に３Ｖを印加し、ゲート電圧を−３０Ｖから３０Ｖまで１Ｖ刻みで変化させ、ソース・ドレイン間に流れる電流の最大値を最小値で除算して求められる値である。
閾値電圧のシフト量（△Ｖｔｈ）は、ストレス条件として、ゲート電圧１５Ｖで１０μＡの直流電圧５０℃１００時間加え、ストレスをかける前後の閾値電圧（Ｖｔｈ）を比較し閾値電圧のシフト量（ΔＶｔｈ）を求めた。
また、薄膜トラジスタの安定性の評価は、一般的はμｃ−Ｓｉを基準として、◎：半導体素子として非常に優れている、○：優れている、△：普通、×：使用不能の４段階で判定した。

ボトムゲート型の薄膜トランジスタの概略図である。図１の薄膜トランジスタのチャンネル幅Ｗとチャンネル長Ｌの測定部分を示す概略図である。トップゲート型の薄膜トランジスタの概略図である。

符号の説明

1 基板
2 ゲート電極
3 ゲート絶縁膜
4 半導体層
5 ソース電極
6 ドレイン電極
7 保護層

Claims

酸化物半導体層を含む薄膜トランジスタであって、該酸化物半導体層が、窒素原子、ヘリウム原子、ネオン原子、アルゴン原子及びこれらの混合物からなる群から選択される原子を５×１０²⁰〜５×１０²¹atoms/cm³の原子濃度で含むことを特徴とする薄膜トランジスタ。
前記酸化物半導体層が、少なくともＩｎ（インジウム）と、Ｚｎ（亜鉛）とを以下の原子比で含む酸化物で構成される、請求項１に記載の薄膜トランジスタ。
Ｉｎ／Ｘ＝0.200〜0.600
Ｚｎ／Ｘ＝0.400〜0.800
（ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数）
前記酸化物半導体層が、少なくともＩｎ（インジウム）と、Ｚｎ（亜鉛）とを以下の原子比で含む酸化物で構成される、請求項１に記載の薄膜トランジスタ。
Ｉｎ／Ｘ＝0.920〜0.999
Ｚｎ／Ｘ＝0.080〜0.001
（ここで、Ｘは、前記酸化物に含まれる酸素以外の全ての金属原子数）
酸化物のスパッタリングターゲットをＤＣ又はＡＣスパッタリングすることにより酸化物被膜を形成する工程、および前記酸化物被膜を７０〜５００℃で熱処理し、酸化物半導体層を形成する工程を含むことを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタの製造方法。
請求項１〜３のいずれか１項に記載の薄膜トランジスタを含む、液晶ディスプレイ。
請求項１〜３のいずれか１項に記載の薄膜トランジスタを含む、有機ＥＬディスプレイ。