JP2017028314A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017028314A
JP2017028314A JP2016199785A JP2016199785A JP2017028314A JP 2017028314 A JP2017028314 A JP 2017028314A JP 2016199785 A JP2016199785 A JP 2016199785A JP 2016199785 A JP2016199785 A JP 2016199785A JP 2017028314 A JP2017028314 A JP 2017028314A
Authority
JP
Japan
Prior art keywords
layer
oxide semiconductor
electrode layer
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2016199785A
Other languages
English (en)
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017028314A publication Critical patent/JP2017028314A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02488Insulating materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02551Group 12/16 materials
    • H01L21/02554Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247Amorphous materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Abstract

【課題】電気特性が良好な半導体装置及びその作製方法を提供する。
【解決手段】絶縁層上に形成された酸化物半導体層と、酸化物半導体層の一部と重なるソ
ース電極層及びドレイン電極層と、酸化物半導体層の一部と接するゲート絶縁層と、ゲー
ト絶縁層上にゲート電極層と、を有するトランジスタにおいて、ソース電極層と酸化物半
導体層、及びドレイン電極層と酸化物半導体層のそれぞれの間にn型の導電型を有するバ
ッファ層を形成することで、寄生抵抗を低減させ、トランジスタのオン電流特性を向上さ
せる。
【選択図】図1

Description

酸化物半導体を用いた半導体装置及びその作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置
全般を指す。例えば、トランジスタは半導体装置であり、該トランジスタを含む液晶表示
装置や発光装置などの電気光学装置、半導体回路及び電子機器なども半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が
注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)の様な
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されてい
る。
例えば、トランジスタの活性層として、電子キャリア濃度が1018/cm未満である
インジウム(In)、ガリウム(Ga)、及び亜鉛(Zn)を含む非晶質酸化物を用いた
トランジスタが開示されている(特許文献1参照)。
また、酸化物半導体を用いたトランジスタは、アモルファスシリコンを用いたトランジス
タよりも動作が速く、表示装置の駆動回路や高速のメモリ回路等を構成することもできる
特開2006−165528号公報
例えば、表示装置の駆動回路に用いるトランジスタには、動作が速いことが要求される。
特に、表示部が高精細であればあるほど、表示画像の書き込み時間が短くなるため、駆動
回路に用いるトランジスタは、オン電流が高く、高速動作が可能なものが望まれている。
従って、本発明の一態様は、オン電流が高く、高速動作が可能なトランジスタ及びその作
製方法を提供することを目的の一つとする。また、該トランジスタを含む半導体装置を提
供することを目的の一つとする。
本明細書で開示する本発明の一態様は、トランジスタのチャネル形成領域である酸化物半
導体層と、ソース電極またはドレイン電極である金属層との間にn型の導電型を有するバ
ッファ層を形成することにより、寄生抵抗を低減させ、トランジスタのオン電流特性を向
上させるものである。
本明細書で開示する本発明の一態様は、絶縁層上に形成された酸化物半導体層と、酸化物
半導体層の一部と重なるソース電極層及びドレイン電極層と、酸化物半導体層の一部と接
するゲート絶縁層と、ゲート絶縁層上にゲート電極層と、を有し、ソース電極層と酸化物
半導体層、及びドレイン電極層と酸化物半導体層のそれぞれの間には、n型の導電型を有
するバッファ層が形成されていることを特徴とする半導体装置である。
上記ソース電極層及びドレイン電極層には、アルミニウム、クロム、銅、タンタル、チタ
ン、モリブデン、タングステンから選ばれた元素を主成分とする単膜、合金膜、または、
それらの積層膜を用いることができる。
また、上記バッファ層には、インジウム酸化物、インジウム錫酸化物、インジウム亜鉛酸
化物、錫酸化物、亜鉛酸化物、錫亜鉛酸化物から選ばれた一つの金属酸化物であるか、ま
たは該金属酸化物にアルミニウム、ガリウム、シリコンから選ばれた元素が一つ以上含ま
れている材料を用いることができる。この構成とすることで、ソース電極層及びドレイン
電極層と酸化物半導体層との間の寄生抵抗を低減することができる。
また、本明細書で開示する本発明の他の一態様は、絶縁表面を有する基板上に絶縁層を形
成し、絶縁層上に酸化物半導体層を島状に形成し、酸化物半導体層上にn型の導電型を有
するバッファ層及び金属層を成膜し、バッファ層及び金属層を選択的にエッチングするこ
とにより酸化物半導体層の一部と重なるようにバッファ層及び金属層からなるソース領域
とドレイン領域を形成し、酸化物半導体層、ソース領域及びドレイン領域を覆う様にゲー
ト絶縁層を形成し、ゲート絶縁層上に酸化物半導体層の一部と重なる様にゲート電極層を
形成することを特徴とする半導体装置の作製方法である。
本発明の一態様により、酸化物半導体層とソース電極層及びドレイン電極層として用いる
金属層との間の寄生抵抗を低減することができ、オン電流が高く、高速動作が可能なトラ
ンジスタを含む半導体装置及びその作製方法を提供することができる。
半導体装置を説明する平面図及び断面図。 半導体装置の作製方法を説明する工程断面図。 半導体装置の一態様を説明する平面図。 半導体装置の一態様を説明する断面図。 半導体装置の一態様を説明する断面図。 半導体装置の一態様を説明する断面図。 電子機器を示す図。 半導体装置を説明する断面図。 マイナスゲートBTストレス印加前後のトランジスタのI−V特性。 科学計算のモデルとマイナスゲートBTストレス時の電界強度分布。 負電荷挿入時のトランジスタのI−V特性と電流密度分布(ドレイン電圧+0.1V時)。 負電荷挿入時のトランジスタのI−V特性と電流密度分布(ドレイン電圧+3V時)。 バッファ層を有するトランジスタの断面TEM写真とその模式図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は
以下の説明に限定されず、その形態及び詳細を様々に変更し得ることは、当業者であれば
容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈され
るものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符
号は異なる図面間でも共通して用いる。また、同様のものを指す際にはハッチパターンを
同じくし、特に符号を付さない場合がある。
なお、第1、第2として付される序数詞は便宜上用いるものであり、工程順または積層順
を示すものではない。また、本明細書において発明を特定するための事項として固有の名
称を示すものではない。
(実施の形態1)
本実施の形態では、本発明の一態様である半導体装置及び半導体装置の作製方法の一形態
を説明する。
本発明の一態様である半導体装置の例として、トップゲート型トランジスタの平面図及び
断面図を図1に示す。ここで、図1(A)は上面図であり、図1(B)及び図1(C)は
それぞれ、図1(A)におけるA−B断面及びC−D断面における断面図である。また、
トランジスタ151は、ソース領域及びドレイン領域が半導体層の上部に接して形成され
ていることから、トップゲート型と呼ばれることに加え、トップコンタクト型とも呼ばれ
る。
図1に示すトランジスタ151は、基板100上に、絶縁層102、酸化物半導体層10
6、ソース電極層108a、ドレイン電極層108b、ゲート絶縁層112、ゲート電極
層114を有する。ここで、酸化物半導体層106とソース電極層108a、及び酸化物
半導体層106とドレイン電極層108bのそれぞれの間には、バッファ層107a、1
07bが形成されている。なお、本明細書では、説明を容易にするためにソース電極層1
08aとバッファ層107aを一体としてソース領域、ドレイン電極層108bとバッフ
ァ層107bを一体としてドレイン領域と呼ぶことがある。また、本実施の形態における
酸化物半導体層を用いたトランジスタは、nチャネル型である。
なお、トランジスタ151は、図8(A)、(B)、(C)の断面図に示すような構成で
あってもよい。図8(A)は酸化物半導体層106において、チャネル形成領域の膜厚が
薄く形成されている構成である。図8(B)は、バッファ層107a、107b上におい
て、段差を有する様にソース電極層108a、ドレイン電極層108bが形成されている
構成である。図8(C)は、図8(A)及び図8(B)が組み合わさった構成である。こ
れらの構成のトランジスタは、図1(B)の断面図に示す構成のトランジスタと同等の電
気特性を有する。
絶縁層102の材料には、酸化シリコン、酸化窒化シリコン、GaAl2−x3+y
(0≦x≦2、0<y<1、xは0以上2以下の値、yは0より大きく、1より小さい値
)で示される酸化アルミニウム、酸化ガリウム、または酸化ガリウムアルミニウム、また
はこれらの混合材料などを用いることができる。また、絶縁層102は、前述の材料と酸
化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化アルミニウムま
たはこれらの混合材料などとの積層であっても良い。例えば、絶縁層102を窒化シリコ
ン層と酸化シリコン層の積層構造とすると、基板などからトランジスタ151への水分の
混入を防ぐことができる。絶縁層102を積層構造で形成する場合、酸化物半導体層10
6と接する側を酸化シリコン、酸化窒化シリコン、酸化アルミニウム、これらの混合材料
などの酸化物層とするとよい。なお、絶縁層102はトランジスタ151の下地層として
機能する。
用いる酸化物半導体としては、少なくともインジウム(In)あるいは亜鉛(Zn)を含
むことが好ましい。特にInとZnを含むことが好ましい。また、該酸化物半導体を用い
たトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加
えてガリウム(Ga)を有することが好ましい。また、スタビライザーとしてスズ(Sn
)を有することが好ましい。また、スタビライザーとしてハフニウム(Hf)を有するこ
とが好ましい。また、スタビライザーとしてアルミニウム(Al)を有することが好まし
い。
また、他のスタビライザーとして、ランタノイドである、ランタン(La)、セリウム(
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化
物であるIn−Zn−O系の材料、Sn−Zn−O系の材料、Al−Zn−O系の材料、
Zn−Mg−O系の材料、Sn−Mg−O系の材料、In−Mg−O系の材料、In−G
a−O系の材料、三元系金属の酸化物であるIn−Ga−Zn−O系の材料(IGZOと
も表記する)、In−Al−Zn−O系の材料、In−Sn−Zn−O系の材料、Sn−
Ga−Zn−O系の材料、Al−Ga−Zn−O系の材料、Sn−Al−Zn−O系の材
料、In−Hf−Zn−O系の材料、In−La−Zn−O系の材料、In−Ce−Zn
−O系の材料、In−Pr−Zn−O系の材料、In−Nd−Zn−O系の材料、In−
Sm−Zn−O系の材料、In−Eu−Zn−O系の材料、In−Gd−Zn−O系の材
料、In−Tb−Zn−O系の材料、In−Dy−Zn−O系の材料、In−Ho−Zn
−O系の材料、In−Er−Zn−O系の材料、In−Tm−Zn−O系の材料、In−
Yb−Zn−O系の材料、In−Lu−Zn−O系の材料、四元系金属の酸化物であるI
n−Sn−Ga−Zn−O系の材料、In−Hf−Ga−Zn−O系の材料、In−Al
−Ga−Zn−O系の材料、In−Sn−Al−Zn−O系の材料、In−Sn−Hf−
Zn−O系の材料、In−Hf−Al−Zn−O系の材料を用いることができる。
なお、ここで、例えば、In−Ga−Zn−O系の材料とは、InとGaとZnを主成分
として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、In
とGaとZn以外の金属元素が入っていてもよい。
また、酸化物半導体層は、化学式InMO(ZnO)(m>0、且つ、mは整数でな
い)で表記される材料を用いた薄膜により形成することができる。ここで、Mは、Zn、
Ga、Al、Mn及びCoから選ばれた一つ、または複数の金属元素を示す。例えば、M
として、Ga、Ga及びAl、Ga及びMnまたはGa及びCoなどを用いることができ
る。
例えば、In:Ga:Zn=1:1:1(=1/3:1/3:1/3)あるいはIn:G
a:Zn=2:2:1(=2/5:2/5:1/5)の原子比のIn−Ga−Zn−O系
の材料やその組成の近傍の酸化物を用いることができる。あるいは、In:Sn:Zn=
1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:
1/6:1/2)あるいはIn:Sn:Zn=2:1:5(=1/4:1/8:5/8)
の原子比のIn−Sn−Zn−O系の材料やその組成の近傍の酸化物を用いるとよい。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶
でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファス
でもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため、
これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高
い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク欠陥を低減することができ、表面の
平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる。表
面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好ましく、
具体的には、平均面粗さ(Ra)が1nm以下、好ましくは0.3nm以下、より好まし
くは0.1nm以下の表面上に形成するとよい。
酸化物半導体層と下地である酸化物絶縁層とが接することで、絶縁層102と酸化物半導
体層106との界面準位及び酸化物半導体層106中の酸素欠損を低減することができる
。上記界面準位及び酸素欠損の低減により、トランジスタ151のしきい値電圧の経時変
化を小さくすることができる。
トランジスタ151のソース領域及びドレイン領域において、酸化物半導体層106と接
する側は、n型の導電型を有するバッファ層107a、107bで形成する。該バッファ
層を形成することで、酸化物半導体層106とソース電極層108a、及び酸化物半導体
層106とドレイン電極層108bのそれぞれの間の寄生抵抗を下げることができ、トラ
ンジスタのオン電流の増加や回路の周波数特性を向上させることができる。特にトランジ
スタのチャネル長が5μm以下の場合において、その効果が顕著に現れる。なお、ここで
の寄生抵抗の低下は、主に酸化物半導体層106とソース電極層108aまたはドレイン
電極層108bとの間の接触抵抗が低減することにより起こるものである。
n型の導電型を有するバッファ層107a、107bに用いることのできる代表的な材料
としては、インジウム酸化物(In−O系の材料)、インジウム錫酸化物(In−Sn−
O系の材料)、インジウム亜鉛酸化物(In−Zn−O系の材料)、錫酸化物(Sn−O
系の材料)、亜鉛酸化物(Zn−O系の材料)、錫亜鉛酸化物(Sn−Zn−O系の材料
)などの金属酸化物があり、それにアルミニウム(Al)、ガリウム(Ga)、シリコン
(Si)から選ばれた元素が一つ以上含まれていても良い。また、チタン酸化物(Ti−
O系の材料)、チタンニオブ酸化物(Ti−Nb−O系の材料)、モリブデン酸化物(M
o−O系の材料)、タングステン酸化物(W−O系の材料)、マグネシウム酸化物(Mg
−O系の材料)、カルシウム酸化物(Ca−O系の材料)、ガリウム酸化物(Ga−O系
の材料)等を用いることができる。また、上記材料に窒素(N)が含まれていても良い。
ソース電極層108a及びドレイン電極層108bに用いる金属層としては、例えば、ア
ルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元
素を含む金属膜、または上述した元素を成分とする合金膜(窒化チタン膜、窒化モリブデ
ン膜、窒化タングステン膜)や、それらの積層を用いることができる。例えば、アルミニ
ウム、銅などの金属膜の一方の面または双方の面にチタン、モリブデン、タングステンな
どの高融点金属膜またはそれらの窒化膜(窒化チタン膜、窒化モリブデン膜、窒化タング
ステン膜等)を積層させた構成としても良い。
なお、ソース電極及びドレイン電極がゲート絶縁層と接する構造では、ゲート絶縁層の耐
圧低下を防止するために、酸素を引き抜く作用が弱い金属膜をソース電極及びドレイン電
極に用いることが好ましい。該金属膜としては、例えば、モリブデンやタングステンなど
を用いることができる。ただし、ソース電極及びドレイン電極が積層である場合には、少
なくともゲート絶縁層と接する側が該金属膜であれば良い。
ゲート絶縁層112には、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミ
ニウム、酸化ハフニウム、酸化ガリウム、酸化ランタンまたはこれらの混合材料を用いる
ことができ、プラズマCVD法、またはスパッタ法等により形成することができる。また
、ゲート絶縁層112は単層に限らず、上記複数の材料の積層であっても良い。
なお、ゲート絶縁層112には、酸化物半導体層と同種の成分を含む絶縁材料を用いるこ
とが好ましい。この様な材料は、酸化物半導体層との界面の状態を良好に保つことができ
る。ここで、「酸化物半導体層と同種の成分」とは、酸化物半導体層の構成元素から選択
される一つまたは複数の元素を意味する。例えば、酸化物半導体層がIn−Ga−Zn系
の酸化物半導体材料によって構成される場合、同種の成分を含む絶縁材料としては酸化ガ
リウムなどがある。
ゲート電極層114には、モリブデン、チタン、タンタル、タングステン、アルミニウム
、銅、ネオジム、スカンジウムなどの金属材料、これらの窒化物、またはこれらを主成分
とする合金材料を用いることができる。また、ゲート電極層114は、単層構造としても
よいし、上記材料の積層構造としてもよい。
なお、図示はしないが、トランジスタ151上には、絶縁層が設けられていてもよい。こ
の絶縁層には、絶縁層102と同様の材料を用いることができる。また、ソース電極層1
08aやドレイン電極層108bと配線とを電気的に接続させるために、ゲート絶縁層1
12などには開口が形成されていてもよい。また、酸化物半導体層106の下方に、更に
第2のゲート電極を有していてもよい。なお、酸化物半導体層106は島状に加工されて
いることが好ましいが、島状に加工されていなくてもよい。
次に、図1に示すトランジスタ151の作製工程の例について説明する。
まず、絶縁表面を有する基板100上に下地膜となる絶縁層102を形成する(図2(A
)参照)。絶縁層102は、基板100からの不純物元素の拡散を防止する機能があり、
窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、酸化窒化シリコン膜、またはG
Al2−x3+y(0≦x≦2、0<y<1、xは0以上2以下の値、yは0より
大きく、1より小さい値)で示される酸化アルミニウム、酸化ガリウム、または酸化ガリ
ウムアルミニウムから選ばれた膜で形成することができる。また、該下地膜は単層に限ら
ず、上記の複数の膜の積層であっても良い。
ここで、基板100には、少なくとも、後の熱処理に対して耐熱性を有しているものを用
いることができる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなど
のガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。
また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲ
ルマニウムなどの化合物半導体基板、SOI基板などを用いることもできる。
また、基板100として、可撓性基板を用いてもよい。あるいは、剥離層が設けられた基
板を用いてもよい。後者の場合、以下に開示する方法に従って酸化物半導体層を含むトラ
ンジスタを作製した後、可撓性基板に転置することもできる。
次いで、絶縁層102上に、膜厚2nm以上200nm以下、好ましくは5nm以上30
nm以下の酸化物半導体膜を形成する。
該酸化物半導体膜に用いる酸化物半導体としては、前述した通り、化学式InMO(Z
nO)(m>0、且つ、mは整数でない)で表記される膜を用いることができ、ここで
は、In−Ga−Zn−O膜をスパッタ法により成膜する。
上記スパッタ法に用いる成膜用ターゲットには、例えば、組成比として、In:G
:ZnO=1:1:1[mol数比]の金属酸化物を用いる。また、In
:Ga:ZnO=1:1:2[mol数比]の金属酸化物を用いてもよい。
また、酸化物半導体としてIn−Zn−O系の材料を用いる場合、用いるターゲットの組
成比は、原子数比で、In:Zn=50:1〜1:2(mol数比に換算するとIn
:ZnO=25:1〜1:4)、好ましくはIn:Zn=20:1〜1:1(mol数
比に換算するとIn:ZnO=10:1〜1:2)、さらに好ましくはIn:Zn
=1.5:1〜15:1(mol数比に換算するとIn:ZnO=3:4〜15:
2)とする。例えば、In−Zn−O系酸化物半導体の形成に用いるターゲットは、原子
数比がIn:Zn:O=X:Y:Zのとき、Z>1.5X+Yとする。
また、酸化物半導体としてIn−Sn−Zn−O系の材料を用いる場合、用いるターゲッ
トの組成比は、原子数比で、In:Sn:Zn=2:1:3とすることが好ましい。
また、成膜用ターゲットの充填率は90%以上100%以下、好ましくは95%以上10
0%以下である。充填率の高い成膜用ターゲットを用いることにより、成膜した酸化物半
導体膜は緻密な膜とすることができる。
また、スパッタガスとしては、希ガス(代表的にはアルゴン)、酸素、または希ガスと酸
素の混合ガスを用いることができる。なお、該スパッタガスには、水素、水、水酸基また
は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
酸化物半導体膜の成膜は、基板を加熱しながら成膜することが好ましい。減圧状態に保持
された成膜室内に基板を保持し、基板温度を100℃以上600℃以下好ましくは200
℃以上400℃以下として成膜することで、酸化物半導体膜に含まれる不純物濃度を低減
することができる。
また、成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオ
ポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、
排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。
クライオポンプを用いて排気した成膜室は、例えば、水素原子、水など水素原子を含む化
合物、及び炭素原子を含む化合物等が排気されるため、該成膜室で成膜する酸化物半導体
膜に含まれる不純物の濃度を低減することができる。
成膜条件の一例としては、基板とターゲットの間との距離を100mm、圧力0.6Pa
、直流(DC)電源0.5kW、酸素(酸素流量比率100%)雰囲気下の条件が挙げら
れる。なお、パルス直流電源を用いると、成膜時に発生する粉状物質(パーティクル、ご
みともいう)を軽減でき、膜厚分布も均一にすることができる。
次いで、酸化物半導体膜を第1のフォトリソグラフィ工程及びエッチング工程により、島
状の酸化物半導体層106に加工する(図2(B)参照)。
なお、フォトリソグラフィ工程に用いるレジストマスクは、インクジェット法で形成して
もよい。インクジェット法では、フォトマスクを使用しないため、製造コストを低減する
ことができる。
ここで、酸化物半導体膜のエッチングは、ドライエッチング、またはウェットエッチング
のどちらを用いても良い。また、両方を用いてもよい。例えば、酸化物半導体膜のウェッ
トエッチングに用いるエッチング液としては、燐酸、酢酸、及び硝酸を混ぜた溶液などを
用いることができる。また、ITO−07N(関東化学社製)を用いてもよい。
次いで、第1の熱処理による酸化物半導体層106の脱水化または脱水素化を行う。本明
細書において、脱水化または脱水素化とは、水や水素分子を脱離させていることのみを示
すものではなく、水素原子や水酸基などを脱離することも含まれる。
この熱処理によって過剰な水素(水や水酸基を含む)を除去し、酸化物半導体層106の
エネルギーギャップ中の不純物準位を低減することができる。熱処理の温度は、250℃
以上650℃以下、好ましくは350℃以上500℃以下、より好ましくは390℃以上
460℃以下とする。なお、熱処理時間は、上記好適な温度範囲であれば1時間程度行え
ば良い。また、該熱処理は、不活性ガス(窒素、ヘリウム、ネオン、またはアルゴン等)
雰囲気下において、500℃以上750℃以下(若しくはガラス基板の歪点以下の温度)
で1分間以上10分間以下、好ましくは650℃、3分間以上6分間以下のRTA(Ra
pid Thermal Annealing)処理で行っても良い。これらの熱処理方
法は、実施者が適宜決定すれば良い。なお、この酸化物半導体層106の脱水化または脱
水素化を行うための加熱処理は、このタイミングに限らず、フォトリソグラフィ工程や成
膜工程の前後などで複数回行っても良い。また、そのときには酸素を含む雰囲気で熱処理
を行っても良い。
また、酸化物半導体の熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜に
対して行うこともできる。その場合には、熱処理後にフォトリソグラフィ工程を行う。ま
た、熱処理は、酸化物半導体の成膜後であれば、島状の酸化物半導体層上にソース電極層
及びドレイン電極層を積層させた後で行っても良い。
次いで、絶縁層102、及び酸化物半導体層106上に、バッファ層及び金属層を形成す
る。バッファ層及び金属層には、前述した材料を用いることができ、ここではバッファ層
としてインジウム錫酸化物、金属層としてタングステンの単層をそれぞれスパッタ法で形
成する。
次いで、第2のフォトリソグラフィ工程により金属層上にレジストマスクを形成し、選択
的にエッチングを行ってソース領域を構成するバッファ層107a及びソース電極層10
8aと、ドレイン領域を構成するバッファ層107b及びドレイン電極層108bを形成
し、レジストマスクを除去する(図2(C)参照)。
なお、ソース領域及びドレイン領域を形成する際に、酸化物半導体層106が極力エッチ
ングされない様にすることが好ましい。しかしながら、金属層及びバッファ層のみをエッ
チングする条件を得ることは難しく、金属層及びバッファ層のエッチングの際に酸化物半
導体層106の一部がエッチングされ、溝部(凹部)を有する形状となることもある。ま
た、バッファ層107a、107b上において、段差を有する様にソース電極層108a
、ドレイン電極層108bが形成されていても良い。
次いで、ソース領域、ドレイン領域、及び酸化物半導体層106上にゲート絶縁層112
を形成する(図2(D)参照)。ここでは、ゲート絶縁層112として、酸化シリコンを
スパッタ法で形成する。
なお、ゲート絶縁層112の形成は、緻密で絶縁耐圧の高い高品質な絶縁層を形成できる
マイクロ波(例えば周波数2.45GHz)を用いた高密度プラズマCVDで形成しても
良い。酸化物半導体層と高品質ゲート絶縁層が密接することにより、界面準位を低減する
ことができる。
また、成膜後の熱処理によってゲート絶縁層の膜質や、酸化物半導体層との界面特性が改
質される絶縁層であっても良い。いずれにしても、ゲート絶縁層112は、膜質が良好で
あることは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成で
きるものが好ましい。
ゲート絶縁層112の形成後には、第2の熱処理を行うことが好ましい。第2の熱処理の
温度は、250℃以上700℃以下、好ましくは350℃以上600℃以下または基板の
歪み点未満とする。
第2の熱処理は、酸化性ガス雰囲気下または不活性ガス雰囲気下で行えばよいが、雰囲気
中に水、水素などが含まれないことが好ましい。また、熱処理装置に導入するガスの純度
を、6N(99.9999%)以上好ましくは7N(99.99999%)以上(即ち不
純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
第2の熱処理においては、酸化物半導体層106と酸素を含むゲート絶縁層112が接し
た状態で加熱される。従って、酸化物半導体を構成する主成分材料の一つである酸素をゲ
ート絶縁層112より酸化物半導体層106へ供給することができる。これによって、酸
化物半導体層106の酸素欠損及び酸化物半導体層106とゲート絶縁層112との界面
準位を低減することができる。また、同時にゲート絶縁層112中の欠陥も低減すること
ができる。
なお、第2の熱処理のタイミングは、ゲート絶縁層112の形成後であれば特に限定され
ない。例えば、ゲート電極層114の形成後に第2の熱処理を行ってもよい。
次に、導電膜を形成した後、第3のフォトリソグラフィ工程及びエッチング工程によりゲ
ート電極層114を形成する(図2(E)参照)。ここでは、該導電膜としてタングステ
ン及び窒化タンタルの積層をスパッタ法で形成する。
なお、図示はしないが、ゲート絶縁層112及びゲート電極層114上に絶縁層を形成し
ても良い。該絶縁層には酸化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜
、GaAl2−x3+y(0≦x≦2、0<y<1、xは0以上2以下の値、yは0
より大きく、1より小さい値)で示される酸化アルミニウム、酸化ガリウム、または酸化
ガリウムアルミニウムなどの無機絶縁膜を用いることができる。
また、更に該絶縁層上に信頼性を向上させるための保護絶縁層を形成しても良い。保護絶
縁層には、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミ
ニウム膜などの無機絶縁膜を用いることができる。
また、上記絶縁層または保護絶縁層上にトランジスタ起因の表面凹凸を低減するために平
坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシ
クロブテン、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材
料(low−k材料)等を用いることができる。なお、これらの材料で形成される絶縁膜
を複数積層させることで、平坦化絶縁膜を形成してもよい。
以上の工程でトランジスタ151が形成される。
以上により電気特性が良好な半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態2)
実施の形態1で例示したトランジスタを用いて表示機能を有する半導体装置(表示装置と
もいう)を作製することができる。また、トランジスタを含む駆動回路の一部または全体
を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図3(A)において、第1の基板201上に設けられた画素部202を囲むようにして、
シール材205が設けられ、第2の基板206によって封止されている。図3(A)にお
いては、第1の基板201上のシール材205によって囲まれている領域とは異なる領域
に、単結晶半導体または多結晶半導体で形成された走査線駆動回路204、信号線駆動回
路203が実装されている。また、信号線駆動回路203と、走査線駆動回路204また
は画素部202に与えられる各種信号及び電位は、FPC(Flexible prin
ted circuit)218a、218bを介して供給されている。
図3(B)及び図3(C)において、第1の基板201上に設けられた画素部202と、
走査線駆動回路204とを囲むようにして、シール材205が設けられている。また画素
部202と、走査線駆動回路204の上に第2の基板206が設けられている。よって画
素部202と、走査線駆動回路204とは、第1の基板201とシール材205と第2の
基板206とによって、表示素子と共に封止されている。図3(B)及び図3(C)にお
いては、第1の基板201上のシール材205によって囲まれている領域とは異なる領域
に、単結晶半導体または多結晶半導体で形成された信号線駆動回路203が実装されてい
る。図3(B)及び図3(C)においては、別途形成された信号線駆動回路203、及び
走査線駆動回路204または画素部202に与えられる各種信号及び電位は、FPC21
8aを介して供給されている。
また、図3(B)及び図3(C)においては、信号線駆動回路203を別途形成し、第1
の基板201に実装している例を示しているが、この構成に限定されない。走査線駆動回
路を別途形成して実装してもよいし、信号線駆動回路の一部または走査線駆動回路の一部
のみを別途形成して実装してもよい。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、COG(Ch
ip On Glass)法、ワイヤボンディング法、或いはTAB(Tape Aut
omated Bonding)法などを用いることができる。図3(A)は、COG法
により信号線駆動回路203、走査線駆動回路204を実装する例であり、図3(B)は
、COG方法により信号線駆動回路203を実装する例であり、図3(C)は、TAB法
により信号線駆動回路203を実装する例である。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源(照明装置含む)を指す。また、FPCやTABテープが取り付けられたモジュール、
TABテープの先にプリント配線板が設けられたモジュール、または表示素子にCOG方
式によりIC(集積回路)が直接実装されたモジュールも全て表示装置に含むものとする
また、第1の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有し
ており、実施の形態1で一例を示したトランジスタを用いることができる。
表示装置に設けられる表示素子としては液晶素子(液晶表示素子ともいう)、発光素子(
発光表示素子ともいう)、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機EL(Electro
Luminescence)素子、有機EL素子などを含む。また、電子インクなど、電
気的作用によりコントラストが変化する表示媒体も適用することができる。
表示装置の一形態について、図4乃至図6を用いて説明する。図4乃至図6は、図3(B
)のM−Nにおける断面図に相当する。
図4乃至図6で示すように、半導体装置は、接続端子電極215及び端子電極216を有
しており、接続端子電極215及び端子電極216はFPC218が有する端子と異方性
導電層219を介して、電気的に接続されている。
接続端子電極215は、第1の電極層230と同じ導電層で形成され、端子電極216は
、トランジスタ210、及びトランジスタ211のソース電極及びドレイン電極と同じ導
電層で形成されている。
また、第1の基板201上に設けられた画素部202と走査線駆動回路204は、トラン
ジスタを複数有しており、図4乃至図6では、画素部202に含まれるトランジスタ21
0と走査線駆動回路204に含まれるトランジスタ211を例示している。
本実施の形態では、トランジスタ210、211として、実施の形態1で示したトランジ
スタを適用することができる。トランジスタ210、211は、電気特性が優れており、
表示能力の高い表示装置を構成することができる。
画素部202に設けられたトランジスタ210は表示素子と電気的に接続し、表示パネル
を構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用
いることができる。
図4に表示素子として液晶素子を用いた液晶表示装置の例を示す。図4において、表示素
子である液晶素子213は、第1の電極層230、第2の電極層231、及び液晶層20
8を含む。なお、液晶層208を挟持するように配向層として機能する絶縁層232、2
33が設けられている。第2の電極層231は第2の基板206側に設けられ、第1の電
極層230と第2の電極層231とは液晶層208を介して積層する構成となっている。
また、カラー表示をするためのカラーフィルタ237を対向基板側に設けた構成を図示し
ているが、トランジスタを形成する基板側に設けても良い。カラー表示を行わない場合は
、カラーフィルタ237は不要である。
トランジスタ210、211の下層には、バックライト等から該トランジスタのチャネル
形成領域に照射される光を遮蔽する遮光層238a、238bが設けられている。該遮光
層に用いることのできる材料は問われず、遮光性の高い材料であれば良い。例えば、金属
層を用いた場合には、遮光層としてだけでなく、第2のゲート電極としても作用させるこ
とができる。
また、対向基板側において、トランジスタ210、211の上部に位置する領域にも遮光
層236が設けられており、該トランジスタに光が照射されることを防いでいる。遮光層
236は、表示領域においてブラックマトリクスとしても作用し、表示品質を向上させる
ことができる。
上述の様に、トランジスタ210、211に照射される光を遮ることにより、酸化物半導
体を用いたトランジスタで問題となっている光劣化現象を抑制することができ、長期間し
きい値電圧の劣化を抑えることができる。
また、スペーサ235は、絶縁層を選択的にエッチングすることで得られる柱状のスペー
サであり、液晶層208の層厚(セルギャップ)を制御するために設けられている。なお
球状のスペーサを用いていてもよい。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶などを用いることができる。これ
らの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カ
イラルネマチック相、等方相などを示す。
また、配向層を不要とすることができるブルー相を示す液晶を用いてもよい。ブルー相は
液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方
相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、
温度範囲を改善するために5重量%以上のカイラル剤、及び紫外線硬化樹脂などを混合さ
せた液晶組成物に紫外線照射した液晶層とする。この液晶層は広い温度範囲のブルー相を
示し、その応答速度は、1msec以下と短い。また、光学的等方性であるため配向処理
が不要であり、視野角依存性が小さい。また配向層を設けなくてもよいのでラビング処理
も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ
、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置
の生産性を向上させることが可能となる。なお、ブルー相を用いる場合は、図4の構成に
限らず、第2の電極層231が第1の電極層230と同じ基板側に形成された構造の、所
謂横電界モードの構成を用いても良い。
また、液晶材料の固有抵抗率は、1×10Ω・cm以上、好ましくは1×1011Ω・
cm以上、更に好ましくは1×1012Ω・cm以上である。なお、本明細書における固
有抵抗率の値は、20℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流などを考慮して、所定の期間、電荷を保持できるように設定される。高純度の酸化
物半導体層を有するトランジスタを用いることにより、各画素における液晶容量に対して
1/3以下、好ましくは1/5以下の容量の大きさを有する保持容量を設ければ充分であ
る。
本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、オフ状態
における電流値(オフ電流値)を低くすることができる。よって、画像信号などの電気信
号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。
よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効
果を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体層を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。よって、液晶表示装置
の画素部に上記トランジスタを用いることで、高画質な画像を提供することができる。ま
た、上記トランジスタを用いて、同一基板上に駆動回路部を作製することができるため、
液晶表示装置の部品点数を削減することができる。
液晶表示装置には、TN(Twisted Nematic)モード、IPS(In−P
lane−Switching)モード、FFS(Fringe Field Swit
ching)モード、ASM(Axially Symmetric aligned
Micro−cell)モード、OCB(Optical Compensated B
irefringence)モード、FLC(Ferroelectric Liqui
d Crystal)モード、AFLC(Antiferroelectric Liq
uid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した
透過型の液晶表示装置としてもよい。ここで、垂直配向モードとは、液晶表示パネルの液
晶分子の配列を制御する方式の一種であり、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。垂直配向モードとしては、いくつか挙げられ
るが、例えば、MVA(Multi−Domain Vertical Alignme
nt)モード、PVA(Patterned Vertical Alignment)
モード、ASVモードなどを用いることができる。また、画素(ピクセル)をいくつかの
領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチ
ドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス(遮光層)、偏光部材、位相差部材、反射
防止部材などの光学部材(光学基板)などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、バックライトとして複数の発光ダイオード(LED)を用いて、時間分割表示方式
(フィールドシーケンシャル駆動方式)を行うことも可能である。フィールドシーケンシ
ャル駆動方式を適用することで、カラーフィルタを用いることなく、カラー表示を行うこ
とができる。
また、画素部における表示方式には、プログレッシブ方式やインターレース方式などを用
いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(
Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、RGBW(Wは白を表
す)、またはRGBに、イエロー、シアン、マゼンタなどを一色以上追加したものがある
。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発
明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用す
ることもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機E
L素子、後者は無機EL素子と呼ばれている。
有機EL素子は、発光素子に電圧を印加することにより、一対の電極から電子及び正孔が
それぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、これらキャリ
ア(電子及び正孔)が再結合することにより、発光性の有機化合物が励起状態を形成し、
その励起状態が基底状態に戻る際に発光する。この様なメカニズムを有する発光素子は、
電流励起型の発光素子と呼ばれる。
無機EL素子は、その素子構成により、分散型無機EL素子と薄膜型無機EL素子とに分
類される。分散型無機EL素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機EL素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機EL素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図5に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子2
43は、画素部202に設けられたトランジスタ210と電気的に接続している。なお発
光素子243の構成は、第1の電極層230、電界発光層241、第2の電極層231の
積層構造であるが、示した構成に限定されない。発光素子243から取り出す光の方向な
どに合わせて、発光素子243の構成は適宜変えることができる。
隔壁240は、有機絶縁材料、または無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第1の電極層230上に開口部を形成し、その開口部の側壁が連続した曲率
を持って形成される傾斜面となるように形成することが好ましい。
電界発光層241は、単数の層で構成されていても、複数の層が積層されるように構成さ
れていてもどちらでもよい。
発光素子243に酸素、水素、水分、二酸化炭素などが侵入しないように、第2の電極層
231及び隔壁240上に保護層を形成してもよい。保護層としては、窒化シリコン層、
窒化酸化シリコン層、DLC層などを形成することができる。また、第1の基板201、
第2の基板206、及びシール材205によって封止された空間には充填材244が設け
られ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない
保護フィルム(貼り合わせフィルム、紫外線硬化樹脂フィルムなど)やカバー材でパッケ
ージング(封入)することが好ましい。
充填材244としては窒素やアルゴンなどの不活性ガスの他に、紫外線硬化樹脂または熱
硬化樹脂を用いることができ、PVC(ポリビニルクロライド)、アクリル樹脂、ポリイ
ミド樹脂、エポキシ樹脂、シリコーン樹脂、PVB(ポリビニルブチラル)またはEVA
(エチレンビニルアセテート)を用いることができる。
また、必要であれば、発光素子の射出面に偏光板、または円偏光板(楕円偏光板を含む)
、位相差板(λ/4板、λ/2板)、カラーフィルタなどの光学フィルムを適宜設けても
よい。また、偏光板または円偏光板に反射防止層を設けてもよい。例えば、表面の凹凸に
より反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置(電気泳動ディスプレイ)とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態があるが、プラスの電荷を有する第1の粒子と、マイナ
スの電荷を有する第2の粒子とを含むマイクロカプセルが溶媒または溶質に複数分散され
たものであり、マイクロカプセルに電界を印加することによって、マイクロカプセル中の
粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するものである
。なお、第1の粒子または第2の粒子は染料を含み、電界がない場合において移動しない
ものである。また、第1の粒子の色と第2の粒子の色は異なるもの(無色を含む)とする
この様に、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわゆ
る誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第1の粒子及び第2の粒子は、導電体材料、絶縁体材料、半
導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレクト
ロクロミック材料、磁気泳動材料から選ばれた一種の材料またはこれらの複合材料を用い
ればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第1の電極層及び第2の電極層の間に配置し、第1の電極層及び第2の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
図6に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図6
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。
トランジスタ210と接続する第1の電極層230と、第2の基板206に設けられた第
2の電極層231との間には、黒色領域255a及び白色領域255bを有し、周りに液
体で満たされているキャビティ252を含む球形粒子253が設けられており、球形粒子
253の周囲は樹脂などの充填材254で充填されている。第2の電極層231が共通電
極(対向電極)に相当する。第2の電極層231は、共通電位線と電気的に接続される。
なお、図4乃至図6において、第1の基板201、第2の基板206としては、ガラス基
板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基
板などを用いることができる。プラスチックとしては、FRP(Fiberglass−
Reinforced Plastics)板、PVF(ポリビニルフルオライド)フィ
ルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、
アルミニウムホイルをPVFフィルムやポリエステルフィルムで挟んだ構造のシートを用
いることもできる。
絶縁層221は、無機絶縁材料または有機絶縁材料を用いて形成することができる。なお
、アクリル樹脂、ポリイミド、ベンゾシクロブテン樹脂、ポリアミド、エポキシ樹脂など
の、耐熱性を有する有機絶縁材料を用いると、平坦化絶縁層として好適である。また上記
有機絶縁材料の他に、低誘電率材料(low−k材料)、シロキサン系樹脂、PSG(P
hosphorus Silicate Glass)、BPSG(Boron Pho
sphorus Silicate Glass)などを用いることもできる。なお、こ
れらの材料で形成される絶縁層を複数積層させることで、絶縁層221を形成してもよい
絶縁層221の形成法は、特に限定されず、その材料に応じて、スパッタ法、スピンコー
ト法、ディッピング法、スプレー塗布法、液滴吐出法(インクジェット法、スクリーン印
刷法、オフセット印刷法など)、ロールコーティング法、カーテンコーティング法、ナイ
フコーティング法などを用いることができる。
表示素子に電圧を印加する第1の電極層230及び第2の電極層231(画素電極層、共
通電極層、対向電極層などともいう)においては、取り出す光の方向、電極層が設けられ
る場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第1の電極層230及び第2の電極層231の両方、またはどちらか一方には、酸化タン
グステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化
チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸
化物(以下、ITOと示す。)、インジウム亜鉛酸化物、ケイ素を添加したインジウム錫
酸化物などの透光性を有する導電性材料を用いることができる。
また、第1の電極層230、第2の電極層231のどちらか一方は、タングステン(W)
、モリブデン(Mo)、ジルコニウム(Zr)、ハフニウム(Hf)、バナジウム(V)
、ニオブ(Nb)、タンタル(Ta)、クロム(Cr)、コバルト(Co)、ニッケル(
Ni)、チタン(Ti)、白金(Pt)、アルミニウム(Al)、銅(Cu)、銀(Ag
)などの金属、またはその合金、もしくはその窒化物から一つ、または複数種を用いて形
成することができる。
また、第1の電極層230、第2の電極層231のどちらか一方は、導電性高分子(導電
性ポリマーともいう)を含む導電性組成物を用いて形成することができる。導電性高分子
としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニ
リンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導
体、またはアニリン、ピロール及びチオフェンの2種以上からなる共重合体もしくはその
誘導体などが挙げられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上の様に実施の形態1で例示したトランジスタを用いることで表示性能の良い表示装置
を提供することができる。なお、実施の形態1で例示したトランジスタは上述の表示機能
を有する半導体装置のみでなく、電源回路に搭載されるパワーデバイス、LSIやメモリ
などの半導体集積回路、対象物の情報を読み取るイメージセンサ機能を有する半導体装置
など様々な機能を有する半導体装置に適用することが可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
(実施の形態3)
本発明の一態様である半導体装置は、さまざまな電子機器(遊技機も含む)に適用するこ
とができる。電子機器としては、例えば、テレビジョン装置(テレビまたはテレビジョン
受信機ともいう)、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラなどのカメラ、デジタルフォトフレーム、携帯電話機(携帯電話、携帯電話装置ともい
う)、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機な
どが挙げられる。実施の形態1または2で説明した半導体装置を具備する電子機器の例に
ついて説明する。
図7(A)は、ノート型のパーソナルコンピュータであり、本体301、筐体302、表
示部303、キーボード304などによって構成されている。
図7(B)は、携帯情報端末(PDA)であり、本体311には表示部313と、外部イ
ンターフェイス315と、操作ボタン314などが設けられている。また操作用の付属品
としてスタイラス312がある。
図7(C)は、電子書籍の一例を示している。例えば、電子書籍320は、筐体321及
び筐体322の2つの筐体で構成されている。筐体321及び筐体322は、軸部325
により一体とされており、該軸部325を軸として開閉動作を行うことができる。この様
な構成とすることで、紙の書籍の様に取り扱いをすることが可能となる。
筐体321には表示部323が組み込まれ、筐体322には表示部324が組み込まれて
いる。表示部323及び表示部324は、連続する画像を表示する構成としてもよいし、
異なる画像を表示する構成としてもよい。異なる画像を表示する構成とすることで、例え
ば右側の表示部(図7(C)では表示部323)に文章を表示し、左側の表示部(図7(
C)では表示部324)に写真や絵を表示することができる。
また、図7(C)では、筐体321に操作部などを備えた例を示している。例えば、筐体
321において、電源326、操作キー327、スピーカー328などを備えている。操
作キー327により、頁を送ることができる。なお、筐体の表示部と同一面にキーボード
やポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、
外部接続用端子(イヤホン端子、USB端子など)、記録媒体挿入部などを備える構成と
してもよい。さらに、電子書籍320は、電子辞書としての機能を持たせた構成としても
よい。
また、電子書籍320は、無線で情報を送受信できる構成としてもよい。無線により、電
子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも
可能である。
図7(D)は、携帯電話であり、筐体330及び筐体331の二つの筐体で構成されてい
る。筐体331には、表示パネル332、スピーカー333、マイクロフォン334、ポ
インティングデバイス336、カメラ337、外部接続端子338などを備えている。ま
た、筐体330には、携帯型情報端末の充電を行う太陽電池340、外部メモリスロット
341などを備えている。また、アンテナは筐体331内部に内蔵されている。
また、表示パネル332はタッチパネルを備えており、図7(D)には映像表示されてい
る複数の操作キー335を点線で示している。なお、太陽電池340で出力される電圧を
各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル332は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル3
32と同一面上にカメラ337を備えているため、テレビ電話が可能である。スピーカー
333及びマイクロフォン334は音声通話に限らず、テレビ電話、録音、再生などが可
能である。さらに、筐体330と筐体331は、スライドし、図7(D)のように展開し
ている状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子338は充電ケーブルやUSBケーブルなどの各種ケーブルと接続可能であ
り、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモ
リスロット341に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図7(E)は、デジタルビデオカメラであり、本体351、表示部(A)357、接眼部
353、操作スイッチ354、表示部(B)355、バッテリー356などによって構成
されている。
図7(F)は、テレビジョン装置の一例を示している。テレビジョン装置360は、筐体
361に表示部363が組み込まれている。表示部363により、映像を表示することが
可能である。また、ここでは、スタンド365により筐体361を支持した構成を示して
いる。
テレビジョン装置360の操作は、筐体361が備える操作スイッチや、別体のリモコン
操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力
する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置360は、受信機やモデムなどを備えた構成とする。受信機によ
り一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線によ
る通信ネットワークに接続することにより、一方向(送信者から受信者)または双方向(
送信者と受信者間、あるいは受信者間同士など)の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、実施の形態1において説明したn型のバッファ層を有するトランジスタを
作製し、その電気特性及び信頼性について、従来構造のトランジスタと比較した結果を説
明する。
実施の形態1の作製方法に従い、図8(A)の構成に相当するトランジスタを作製した。
トランジスタの構成は、下地層である絶縁層102として300nmの酸化シリコン膜、
酸化物半導体層106としてチャネル形成領域の膜厚が25nmであるIn−Ga−Zn
−O膜、バッファ層107a、107bとして5nmのシリコン(Si)を含むインジウ
ム錫酸化物(以下、ITO)膜またはインジウム亜鉛酸化物(以下、IZO)膜、ソース
電極層108a及びドレイン電極層108bとして100nmのタングステン膜、ゲート
絶縁層112として15nmの酸化窒化シリコン膜、ゲート電極層114としてゲート絶
縁層112側から15nmの窒化タンタル膜、135nmのタングステン膜の積層とした
また、図8(A)には示されていないが、ゲート電極層114及びゲート絶縁層112上
に層間絶縁膜として、スパッタ法で形成した300nmの酸化シリコン膜を形成し、該層
間絶縁膜に形成したコンタクトホールを通じてソース電極層108a、ドレイン電極層1
08b、及びゲート電極層114のそれぞれと接続される配線層として、50nmのチタ
ン膜、100nmのアルミニウム膜、及び5nmのチタン膜を形成した。該配線層は、ト
ランジスタ電気特性の取得時の取り出し電極として形成したものである。
まず、作製したトランジスタ(L=0.4μm、0.5μm、0.6μm、0.7μm、
0.8μm、0.9μm、2μm、3μm、5μm、10μm、W=10μm)のオン抵
抗のL長依存性のデータを元にTLM(Transmission Line Mode
l)法(伝送線モデル)により半導体層とソース/ドレイン電極間の寄生抵抗を求めた。
また、作製したトランジスタ(L/W=0.8μm/10μm)のI−V特性(ドレイン
電圧=3V、ゲート電圧=−6V〜+6V)より電界効果移動度を求めた。それらの結果
を表1に示す。ここで、電界効果移動度は上記ゲート電圧内での最大値を示す物であり、
3種類のトランジスタ(バッファ層無し、Siを含むITOまたはIZOをバッファ層と
したもの)をそれぞれ12個測定し、その中央値を示してある。
表1の結果より、n型のバッファ層を有したトランジスタは、半導体層とソース/ドレイ
ン電極間の寄生抵抗が約40%低減し、n型のバッファ層を有する効果が示された。また
、それに伴い、オン電流特性が向上し、電界効果移動度が9%乃至10%程度向上する効
果も確認された。
更に、上記と同様に作製したL/W=3μm/50μmのトランジスタに対して、マイナ
スゲートBT(電圧−熱)ストレス試験を行った。試験は、トランジスタのソースをGN
D、ドレインに+0.1V、ゲートに+3V(+2MV/cm)、−3V(−2MV/c
m)、+9V(+6MV/cm)、または−9V(−6MV/cm)を150℃で、1時
間印加する条件で行った。
上記試験のうち、ゲートに+3V、−3V、または+9V印加したものはバッファ層の有
無で違いが見られなかったが、−9V印加したものについては、図9に示すようにオン電
流(ゲート電圧=3V時の電流)の劣化がバッファ層を有するトランジスタは小さくなっ
ていることがわかる。図9(A)、(B)、(C)から読み取ったオン電流の劣化率を表
2に示す。ここで、初期のオン電流は、ゲート電圧=3Vの電流値と定義しているのに対
し、マイナスゲートBTストレス後のオン電流は、ゲート電圧=3V−ΔVth(初期と
ストレス後のしきい値電圧の差)の電流値と定義している。
この結果より、バッファ層が無いトランジスタに比べ、バッファ層を有するトランジスタ
はオン電流の劣化率を大幅に低減させる効果も有していることがわかる。また、バッファ
層としては、IZOよりもSiを含むITOを用いた方がオン電流の劣化率をより抑えら
れることも判明した。
上記のマイナスゲートBTストレス試験の結果(オン電流の低下抑制)について、その原
因を調査するために科学計算を行った。
科学計算に用いたモデルは、基本的に図8(A)に示した構成である。実際のデバイス構
造を考慮して、バッファ層無しのモデルは、チャネル形成領域の酸化物半導体層の膜減り
量を5nmとし、バッファ層有りのモデルは、図13(A)に示すトランジスタの断面T
EM観察の結果に合わせて、エッジのテーパ角を30°とし、チャネル形成領域の酸化物
半導体層の膜減り量を10nmとした。なお、図13(B)は図13(A)を説明するた
めの模式図である。
また、トランジスタのサイズはL/W=3/50μm、ゲート絶縁膜(酸化窒化シリコン
)の膜厚は15nmとし、酸化物半導体のバンドギャップ(Eg)は3.15eV、電子
親和力(χ)は4.3eV、誘電率は15、電子移動度は10cm/Vsと仮定した。
また、チャネル形成領域となる酸化物半導体層は、均一なアモルファス、n型のバッファ
層は、高濃度(1×1020/cm)のドナーを含む酸化物半導体を仮定した。n型の
バッファ層のバンドギャップ、電子親和力などはチャネル形成領域となる酸化物半導体層
と同じ値を用い、抵抗率が3×10−3Ω・cmとなるように電子移動度の値を決定した
。ゲートメタルの仕事関数は4.9eV(タングステンを想定)、ソース/ドレインメタ
ルの仕事関数は4.5eV(モリブデンを想定)とし、計算にはシノプシス社製デバイス
シミュレータSentaurus Deviceを使用した。
図10に、それぞれのトランジスタにマイナスゲートBTストレス(ゲート電圧=−9V
、ドレイン電圧=+0.1V、150℃)を印加した場合の電界強度分布図を示す。科学
計算の結果、図中に矢印で示すように、酸化物半導体層の一部で電界集中が起こることが
確認された。なお、図中のOSとは、酸化物半導体層、GIとはゲート絶縁層を意味する
次に、マイナスゲートBTストレスによって電子トラップが形成されると仮定し、電界集
中が起こる位置(酸化物半導体層とゲート絶縁層の界面)に負電荷を固定した場合の計算
結果を図11及び図12に示す。
負電荷は、面密度1×1013cm−2の電荷とし、負電荷の有無においてI−V特性を
計算し、マイナスゲートBTストレス試験でオン電流が劣化した現象が再現するか否かを
確かめた。なお、負電荷は左右対称になるようにソース側の同位置にも挿入した。
その結果、図11に示すように、ドレイン電圧=+0.1Vにおいては、バッファ層無し
のモデルにおいて、オン電流が大きく低下し、図9(A)のI−V特性を再現することが
できた。なお、図11のバッファ層有りのモデルにおいてもオン電流の低下は認められる
が、その量は僅かであり、この点においても図9(B)、図9(C)のI−V特性が再現
されていると言える。
図11の電流密度分布図(ゲート電圧=+3V、ドレイン電圧=+0.1V)において、
バッファ層無しのモデルでは、負電荷によってゲート絶縁層界面の電子が反発され、負電
荷のまわりに空乏層が形成されていることがわかる。この空乏層が電流の通り道に存在す
るため、オン電流低下の要因となる。一方、バッファ層有りのモデルでは、近傍のn型の
バッファ層から電子が供給されるため、負電荷が存在しても空乏層は非常に小さいものと
なり、オン電流低下が抑えられると考察される。
図12の電流密度分布図(ゲート電圧=+3V、ドレイン電圧=+3V)においては、バ
ッファ層が無いモデルでも、電流が負電荷による空乏層を迂回して流れる様子が確認され
た。ドレイン電圧が高い場合(飽和領域の場合)は、ドレイン電界に引っ張られてゲート
絶縁層界面から離れた位置でも電流が流れるため、負電荷を迂回して電流が流れたと考察
される。従って、ドレイン電圧が高い場合は、マイナスゲートBTストレスによるオン電
流の低下が現われにくいと言える。
以上により、図9に示されたマイナスゲートBTストレス後にオン電流が低下する現象は
、科学計算の結果により説明することができた。
本実例は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である
100 基板
102 絶縁層
106 酸化物半導体層
107a バッファ層
107b バッファ層
108a ソース電極層
108b ドレイン電極層
112 ゲート絶縁層
114 ゲート電極層
151 トランジスタ
201 基板
202 画素部
203 信号線駆動回路
204 走査線駆動回路
205 シール材
206 基板
208 液晶層
210 トランジスタ
211 トランジスタ
213 液晶素子
215 接続端子電極
216 端子電極
218 FPC
218a FPC
218b FPC
219 異方性導電層
221 絶縁層
230 電極層
231 電極層
232 絶縁層
233 絶縁層
235 スペーサ
236 遮光層
237 カラーフィルタ
238a 遮光層
238b 遮光層
240 隔壁
241 電界発光層
243 発光素子
244 充填材
252 キャビティ
253 球形粒子
254 充填材
255a 黒色領域
255b 白色領域
301 本体
302 筐体
303 表示部
304 キーボード
311 本体
312 スタイラス
313 表示部
314 操作ボタン
315 外部インターフェイス
320 電子書籍
321 筐体
322 筐体
323 表示部
324 表示部
325 軸部
326 電源
327 操作キー
328 スピーカー
330 筐体
331 筐体
332 表示パネル
333 スピーカー
334 マイクロフォン
335 操作キー
336 ポインティングデバイス
337 カメラ
338 外部接続端子
340 太陽電池
341 外部メモリスロット
351 本体
353 接眼部
354 操作スイッチ
355 表示部(B)
356 バッテリー
357 表示部(A)
360 テレビジョン装置
361 筐体
363 表示部
365 スタンド

Claims (5)

  1. 酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、前記ソース電極層上方及び前記ドレイン電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方のゲート電極層と、
    前記酸化物半導体層と前記ソース電極層又は前記ドレイン電極層との間の第1の層と、を有し、
    前記第1の層は、金属酸化物を有することを特徴とする半導体装置。
  2. 絶縁層と、
    前記絶縁層上方の酸化物半導体層と、
    前記酸化物半導体層上方のソース電極層と、
    前記酸化物半導体層上方のドレイン電極層と、
    前記酸化物半導体層上方、前記ソース電極層上方及び前記ドレイン電極層上方のゲート絶縁層と、
    前記ゲート絶縁層上方のゲート電極層と、
    前記酸化物半導体層と前記ソース電極層又は前記ドレイン電極層との間の第1の層と、を有し、
    前記第1の層は、金属酸化物を有することを特徴とする半導体装置。
  3. 請求項1又は請求項2において、
    前記第1の層には、アルミニウム、ガリウム、シリコンから選ばれた元素が1つ以上含まれることを特徴とする半導体装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記酸化物半導体層は、前記ゲート絶縁層と接する第1の領域と、前記第1の層と接する第2の領域と、を有し、
    前記酸化物半導体層の前記第1の領域の膜厚は、前記酸化物半導体層の前記第2の領域の膜厚よりも小さいことを特徴とする半導体装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第1の層は、前記ソース電極層又は前記ドレイン電極層の端部と重なる領域を有することを特徴とする半導体装置。
JP2016199785A 2010-07-02 2016-10-11 半導体装置 Withdrawn JP2017028314A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010152050 2010-07-02
JP2010152050 2010-07-02
JP2010181523 2010-08-16
JP2010181523 2010-08-16

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015124458A Division JP6025922B2 (ja) 2010-07-02 2015-06-22 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018096060A Division JP2018125569A (ja) 2010-07-02 2018-05-18 半導体装置

Publications (1)

Publication Number Publication Date
JP2017028314A true JP2017028314A (ja) 2017-02-02

Family

ID=45399020

Family Applications (7)

Application Number Title Priority Date Filing Date
JP2011147065A Active JP5864916B2 (ja) 2010-07-02 2011-07-01 表示装置の作製方法
JP2015124458A Expired - Fee Related JP6025922B2 (ja) 2010-07-02 2015-06-22 半導体装置の作製方法
JP2016199785A Withdrawn JP2017028314A (ja) 2010-07-02 2016-10-11 半導体装置
JP2018096060A Withdrawn JP2018125569A (ja) 2010-07-02 2018-05-18 半導体装置
JP2020117126A Withdrawn JP2020178132A (ja) 2010-07-02 2020-07-07 半導体装置
JP2022056444A Active JP7285985B2 (ja) 2010-07-02 2022-03-30 半導体装置
JP2023084660A Pending JP2023101609A (ja) 2010-07-02 2023-05-23 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011147065A Active JP5864916B2 (ja) 2010-07-02 2011-07-01 表示装置の作製方法
JP2015124458A Expired - Fee Related JP6025922B2 (ja) 2010-07-02 2015-06-22 半導体装置の作製方法

Family Applications After (4)

Application Number Title Priority Date Filing Date
JP2018096060A Withdrawn JP2018125569A (ja) 2010-07-02 2018-05-18 半導体装置
JP2020117126A Withdrawn JP2020178132A (ja) 2010-07-02 2020-07-07 半導体装置
JP2022056444A Active JP7285985B2 (ja) 2010-07-02 2022-03-30 半導体装置
JP2023084660A Pending JP2023101609A (ja) 2010-07-02 2023-05-23 半導体装置

Country Status (5)

Country Link
US (3) US8766252B2 (ja)
JP (7) JP5864916B2 (ja)
KR (6) KR20230003647A (ja)
TW (2) TWI643343B (ja)
WO (1) WO2012002471A1 (ja)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110287593A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for forming semiconductor film and method for manufacturing semiconductor device
KR20230003647A (ko) * 2010-07-02 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8803143B2 (en) 2010-10-20 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor including buffer layers with high resistivity
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102543723A (zh) * 2012-01-05 2012-07-04 复旦大学 一种栅控二极管半导体器件的制造方法
TWI588718B (zh) * 2012-03-28 2017-06-21 友達光電股份有限公司 觸控面板及其製造方法
US9059219B2 (en) * 2012-06-27 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR101389911B1 (ko) * 2012-06-29 2014-04-29 삼성디스플레이 주식회사 박막트랜지스터 및 이를 위한 산화아연계 스퍼터링 타겟
JP6021586B2 (ja) * 2012-10-17 2016-11-09 株式会社半導体エネルギー研究所 半導体装置
JP6293229B2 (ja) * 2012-10-17 2018-03-14 株式会社半導体エネルギー研究所 半導体装置
KR102248765B1 (ko) * 2012-11-30 2021-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014143410A (ja) * 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US10347769B2 (en) 2013-03-25 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with multi-layer source/drain electrodes
KR102250061B1 (ko) * 2013-04-15 2021-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
TWI631711B (zh) * 2013-05-01 2018-08-01 半導體能源研究所股份有限公司 半導體裝置
JP6023657B2 (ja) * 2013-05-21 2016-11-09 株式会社ジャパンディスプレイ 薄膜トランジスタ及びその製造方法
WO2014196107A1 (ja) * 2013-06-04 2014-12-11 パナソニック株式会社 薄膜トランジスタ素子とその製造方法及び表示装置
US9337247B2 (en) * 2014-01-21 2016-05-10 Apple Inc. Organic light-emitting diode display with bottom shields
US9716134B2 (en) 2014-01-21 2017-07-25 Apple Inc. Organic light-emitting diode display with bottom shields
US9882061B2 (en) * 2015-03-17 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN107109639B (zh) * 2015-03-24 2019-09-10 株式会社钟化 带透明电极的基板及带透明电极的基板的制造方法
US11189736B2 (en) * 2015-07-24 2021-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9773919B2 (en) * 2015-08-26 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
US10185190B2 (en) * 2016-05-11 2019-01-22 Semiconductor Energy Laboratory Co., Ltd. Display device, module, and electronic device
JP6345842B2 (ja) * 2017-05-02 2018-06-20 株式会社半導体エネルギー研究所 半導体装置
KR102482856B1 (ko) * 2017-12-15 2022-12-28 엘지디스플레이 주식회사 박막 트랜지스터, 그 제조방법 및 이를 포함하는 표시장치
KR102526507B1 (ko) * 2018-07-17 2023-04-26 티씨엘 차이나 스타 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 배선 기판 및 이를 포함하는 표시 장치
US20220181460A1 (en) * 2020-12-07 2022-06-09 Intel Corporation Transistor source/drain contacts
EP4020588A1 (en) * 2020-12-28 2022-06-29 IMEC vzw Method for processing a fet device
CN114695394A (zh) * 2022-03-29 2022-07-01 广州华星光电半导体显示技术有限公司 阵列基板和显示面板

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2006173580A (ja) * 2004-11-10 2006-06-29 Canon Inc 電界効果型トランジスタ
JP2007284342A (ja) * 2006-04-18 2007-11-01 Samsung Electronics Co Ltd ZnO半導体薄膜及びZnO薄膜トランジスタの製造方法、並びにその方法を適用したZnO薄膜トランジスタ
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2009212497A (ja) * 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010004000A (ja) * 2008-06-18 2010-01-07 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備えた平板表示装置
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0719890B2 (ja) * 1985-04-26 1995-03-06 日本電気株式会社 薄膜トランジスタの製造方法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
TW594348B (en) * 2003-07-04 2004-06-21 Chunghwa Picture Tubes Ltd Method of manufacturing TFT in LCD and structure thereof
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005116A (ja) * 2004-06-17 2006-01-05 Casio Comput Co Ltd 膜形成方法、半導体膜、及び積層絶縁膜
JP2006058680A (ja) * 2004-08-20 2006-03-02 Sharp Corp 液晶用マトリクス基板およびその製造方法
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
CA2708337A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
TWI267195B (en) * 2005-06-20 2006-11-21 Au Optronics Corp Switching device for a pixel electrode and methods for fabricating the same
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101397571B1 (ko) 2005-11-15 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
TWI456663B (zh) 2007-07-20 2014-10-11 Semiconductor Energy Lab 顯示裝置之製造方法
JP5377940B2 (ja) 2007-12-03 2013-12-25 株式会社半導体エネルギー研究所 半導体装置
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5191247B2 (ja) * 2008-02-06 2013-05-08 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5540517B2 (ja) 2008-02-22 2014-07-02 凸版印刷株式会社 画像表示装置
JP5616038B2 (ja) 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI626744B (zh) 2008-07-31 2018-06-11 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI500159B (zh) 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI508282B (zh) 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5608347B2 (ja) * 2008-08-08 2014-10-15 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
TWI424506B (zh) 2008-08-08 2014-01-21 Semiconductor Energy Lab 半導體裝置的製造方法
JP5525778B2 (ja) 2008-08-08 2014-06-18 株式会社半導体エネルギー研究所 半導体装置
JP5480554B2 (ja) * 2008-08-08 2014-04-23 株式会社半導体エネルギー研究所 半導体装置
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8445903B2 (en) 2008-10-23 2013-05-21 Idemitsu Kosan Co., Ltd. Thin film transistor having a crystalline semiconductor film including indium oxide which contains a hydrogen element and method for manufacturing same
WO2010047288A1 (en) * 2008-10-24 2010-04-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductordevice
US8741702B2 (en) 2008-10-24 2014-06-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2180518B1 (en) 2008-10-24 2018-04-25 Semiconductor Energy Laboratory Co, Ltd. Method for manufacturing semiconductor device
TWI496295B (zh) 2008-10-31 2015-08-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5587591B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
JP5587592B2 (ja) * 2008-11-07 2014-09-10 株式会社半導体エネルギー研究所 半導体装置
KR102149626B1 (ko) * 2008-11-07 2020-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101480840B1 (ko) * 2008-11-11 2015-01-12 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조방법
TWI656645B (zh) 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
KR101609727B1 (ko) * 2008-12-17 2016-04-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
US8441007B2 (en) 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
US8436350B2 (en) 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US8704216B2 (en) 2009-02-27 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8927981B2 (en) 2009-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2010125986A1 (en) * 2009-05-01 2010-11-04 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011052385A1 (en) 2009-10-30 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20230003647A (ko) * 2010-07-02 2023-01-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003037268A (ja) * 2001-07-24 2003-02-07 Minolta Co Ltd 半導体素子及びその製造方法
JP2006165531A (ja) * 2004-11-10 2006-06-22 Canon Inc 電界効果型トランジスタの製造方法
JP2006173580A (ja) * 2004-11-10 2006-06-29 Canon Inc 電界効果型トランジスタ
JP2007284342A (ja) * 2006-04-18 2007-11-01 Samsung Electronics Co Ltd ZnO半導体薄膜及びZnO薄膜トランジスタの製造方法、並びにその方法を適用したZnO薄膜トランジスタ
JP2008205469A (ja) * 2007-02-16 2008-09-04 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2008219008A (ja) * 2007-02-28 2008-09-18 Samsung Electronics Co Ltd 薄膜トランジスタ及びその製造方法
JP2009212497A (ja) * 2007-03-27 2009-09-17 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2008126492A1 (ja) * 2007-04-05 2008-10-23 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及び電界効果型トランジスタの製造方法
JP2009123957A (ja) * 2007-11-15 2009-06-04 Sumitomo Chemical Co Ltd 酸化物半導体材料及びその製造方法、電子デバイス及び電界効果トランジスタ
JP2010004000A (ja) * 2008-06-18 2010-01-07 Samsung Mobile Display Co Ltd 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備えた平板表示装置
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010021170A (ja) * 2008-07-08 2010-01-28 Hitachi Ltd 半導体装置およびその製造方法
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010080952A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法

Also Published As

Publication number Publication date
JP2018125569A (ja) 2018-08-09
KR20220011799A (ko) 2022-01-28
JP5864916B2 (ja) 2016-02-17
KR20210034126A (ko) 2021-03-29
US9837544B2 (en) 2017-12-05
KR102233958B1 (ko) 2021-03-29
US9275858B2 (en) 2016-03-01
KR20230003647A (ko) 2023-01-06
TW201701483A (zh) 2017-01-01
JP2020178132A (ja) 2020-10-29
US20160211380A1 (en) 2016-07-21
US20140302638A1 (en) 2014-10-09
JP6025922B2 (ja) 2016-11-16
TWI562364B (en) 2016-12-11
JP2015207782A (ja) 2015-11-19
WO2012002471A1 (en) 2012-01-05
JP7285985B2 (ja) 2023-06-02
JP2022091917A (ja) 2022-06-21
KR102479939B1 (ko) 2022-12-20
TWI643343B (zh) 2018-12-01
JP2012064923A (ja) 2012-03-29
JP2023101609A (ja) 2023-07-21
US20120001169A1 (en) 2012-01-05
US8766252B2 (en) 2014-07-01
KR20200023539A (ko) 2020-03-04
KR20180135118A (ko) 2018-12-19
TW201205815A (en) 2012-02-01
KR20130030295A (ko) 2013-03-26
KR102354354B1 (ko) 2022-01-20

Similar Documents

Publication Publication Date Title
JP7285985B2 (ja) 半導体装置
JP6764890B2 (ja) 半導体装置
JP6273330B2 (ja) 液晶表示装置及び半導体装置の作製方法
JP6126166B2 (ja) 半導体装置
JP5781828B2 (ja) 半導体装置の作製方法
JP2019153793A (ja) 半導体装置
JP2016034027A (ja) 半導体装置の作製方法
JP5797932B2 (ja) 半導体装置
JP2012009838A (ja) 半導体装置及びその作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170915

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180220

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20180518