JP2015213181A - 半導体装置の作製方法、及び半導体装置 - Google Patents

半導体装置の作製方法、及び半導体装置 Download PDF

Info

Publication number
JP2015213181A
JP2015213181A JP2015126250A JP2015126250A JP2015213181A JP 2015213181 A JP2015213181 A JP 2015213181A JP 2015126250 A JP2015126250 A JP 2015126250A JP 2015126250 A JP2015126250 A JP 2015126250A JP 2015213181 A JP2015213181 A JP 2015213181A
Authority
JP
Japan
Prior art keywords
oxide semiconductor
semiconductor film
film
insulating layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2015126250A
Other languages
English (en)
Inventor
純一 肥塚
Junichi Hizuka
純一 肥塚
普司 大野
Hiroshi Ono
普司 大野
優一 佐藤
Yuichi Sato
優一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015126250A priority Critical patent/JP2015213181A/ja
Publication of JP2015213181A publication Critical patent/JP2015213181A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/42—Bombardment with radiation
    • H01L21/423—Bombardment with radiation with high-energy radiation
    • H01L21/425—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Non-Volatile Memory (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】酸化物半導体を用いた半導体装置に安定した電気的特性を付与し、高信頼性化する。【解決手段】酸化物半導体膜を含むトランジスタの作製工程において、少なくとも酸化物半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガスイオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、酸化物半導体膜を高純度化する。【選択図】図１

Description

半導体装置及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置
全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（薄膜トランジス
タ（ＴＦＴ）ともいう）を構成する技術が注目されている。該トランジスタは集積回路（
ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トラン
ジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その
他の材料として酸化物半導体が注目されている。
例えば、トランジスタの活性層として、電子キャリア濃度が１０１８／ｃｍ３未満である
インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いた
トランジスタが開示されている（特許文献１参照。）。
特開２００６−１６５５２８号公報
しかし、酸化物半導体は薄膜形成工程において、電子供与体を形成する水素や水分の混入
などが生じると、その電気伝導度が変化してしまう。このような現象は、酸化物半導体を
用いたトランジスタにとって電気的特性の変動要因となる。
このような問題に鑑み、酸化物半導体を用いた半導体装置に安定した電気的特性を付与し
、高信頼性化することを目的の一とする。
酸化物半導体膜を含むトランジスタの作製工程において、酸化物半導体膜に希ガスイオン
（希ガス元素）を注入し、該希ガスイオンを注入した酸化物半導体膜に加熱工程を行う。
この希ガスイオンの注入工程及び加熱工程によって、水素又は水などの水素を含む不純物
（水酸基又は水素化物（水素化合物ともいう））などの不純物を酸化物半導体膜より意図
的に排除し、酸化物半導体膜を高純度化する。
なお、本明細書において、酸化物半導体膜から水素又は水などの水素を含む不純物を加熱
工程によって排除する処理を脱水化又は脱水素化処理ともいう。
脱水化又は脱水素化処理を行う加熱工程において、酸化物半導体膜表面は水素又は水等の
放出を妨害するような状態（例えば、水素又は水等を通過させない（ブロックする）膜な
どを設ける等）とせず、酸化物半導体膜は表面を露出した状態とすることが好ましい。
酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導体を構成している元素
（例えば金属元素）と水素との間の結合が切断され、後に行われる加熱工程により不純物
である水素を酸化物半導体膜から脱離させやすくすることができる。さらに、希ガスイオ
ンの注入によって膜中にボイド（欠陥）が形成されるため、結合が切断された水素は、該
ボイドを通じて容易に膜中から脱離することができる。
また、水素の脱離は、酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導
体を構成している元素（例えば金属元素）と水酸基との間の結合も切断されるため、結合
が切断された水素と水酸化物イオンが結合し、水として酸化物半導体膜中から脱離する場
合もある。
ｎ型不純物である水素を酸化物半導体膜から除去し、不純物が極力含まれないように高純
度化した後、十分な酸素を供給することによりＩ型（真性）の酸化物半導体膜、又はＩ型
（真性）に限りなく近い酸化物半導体膜とすることができる。すなわち、水素や水等の不
純物を極力除去した後、十分な酸素を供給することにより、高純度化されたＩ型（真性半
導体）又はそれに近づけることができる。そうすることにより、酸化物半導体のフェルミ
準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまですることができる。
脱水化又は脱水素化処理によって酸化物半導体膜を効果的に高純度化するためには、希ガ
スイオンを注入する注入工程において、酸化物半導体膜における注入された希ガス元素の
濃度のピークを１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以
下（好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以
下）とする。上記濃度範囲となるように希ガスイオンを酸化物半導体膜中（及び界面）に
注入すると、酸化物半導体を構成している元素と水素との間の結合の切断、及び膜中にお
けるボイド（欠陥）の形成を十分に行えるため、酸化物半導体膜からの水素の脱離を効果
的に行うことができる。
酸化物半導体膜における希ガス元素の濃度のピークが上記濃度より低いと、希ガスイオン
を注入することによる、酸化物半導体を構成している元素と水素との間の結合の切断、及
び膜中におけるボイド（欠陥）の形成が不十分となり、酸化物半導体膜の脱水化又は脱水
素化処理の効果も十分に得られない。
一方、酸化物半導体膜における希ガス元素の濃度のピークが上記濃度より高いと、希ガス
イオンの多量の注入によって、形状不良や脆弱化など膜質の劣化や、電気的特性の変動な
ど、酸化物半導体膜に悪影響を及ぼすおそれがある。
従って、上記濃度範囲より低い、又は高い濃度では安定した電気特性を有するトランジス
タを作製するために、十分高純度化した酸化物半導体膜を得ることは困難である。
本明細書で開示する発明の構成の一形態は、酸化物半導体膜を形成し、少なくとも酸化物
半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガ
ス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガス
イオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、注入工程にお
いて、酸化物半導体膜における注入された希ガス元素の濃度のピークを１×１０１９ａｔ
ｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下とする半導体装置の作製方法で
ある。
本明細書で開示する発明の構成の一形態は、酸化物半導体膜を形成し、少なくとも酸化物
半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガ
ス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガス
イオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、加熱工程を行
った酸化物半導体膜の少なくとも一部と接する絶縁層を形成し、注入工程において、酸化
物半導体膜における注入された希ガス元素の濃度のピークを１×１０１９ａｔｏｍｓ／ｃ
ｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下とする半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、酸化物半導体膜を形成し、少なくとも酸化物
半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガ
ス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガス
イオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、注入工程にお
いて、酸化物半導体膜における注入された希ガス元素の濃度のピークを１×１０１９ａｔ
ｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下とし、加熱工程において、酸化
物半導体膜は表面を露出した状態とする半導体装置の作製方法である。
本明細書で開示する発明の構成の一形態は、酸化物半導体膜を形成し、少なくとも酸化物
半導体膜中に希ガスイオンを注入する注入工程を行い、減圧下、窒素雰囲気下、又は希ガ
ス雰囲気下において、希ガスイオンを注入した酸化物半導体膜に加熱工程を行って希ガス
イオンを注入した酸化物半導体膜中に含まれる水素若しくは水を放出させ、加熱工程を行
った酸化物半導体膜の少なくとも一部と接する絶縁層を形成し、注入工程において、酸化
物半導体膜における注入された希ガス元素の濃度のピークを１×１０１９ａｔｏｍｓ／ｃ
ｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下とし、加熱工程において、酸化物半導体膜
は表面を露出した状態とする半導体装置の作製方法である。
上記加熱工程を行った酸化物半導体膜は非晶質であってもよいし、結晶部を有していても
よい。また、上記希ガスイオンを注入した酸化物半導体膜をトランジスタのチャネル形成
領域として用いてもよい。
注入工程で用いる元素（イオン）は希ガス元素（好ましくはアルゴン、クリプトン、又は
キセノンなど）を用い、一種類でも複数の種類を用いてもよい。複数の種類を用いる場合
、酸化物半導体膜における注入された希ガス元素の濃度は、複数の種類の希ガス元素の合
計の濃度とする。希ガスイオンの注入方法としては、イオン注入法、イオンドーピング法
、プラズマイマージョンイオンインプランテーション法などを用いることができる
希ガスイオンを注入した酸化物半導体膜に行う加熱工程の温度は、３００℃以上７００℃
以下、又は基板の歪み点未満とする。該加熱工程は、減圧下、窒素雰囲気下、又は希ガス
雰囲気下で行えばよい。
また、水素や水等の不純物の排除工程（希ガスイオン注入工程及び加熱工程）によって、
酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれが
ある。酸化物半導体膜において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損
に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。
よって、脱水化又は脱水素化処理として希ガスイオン注入工程及び加熱工程を行った酸化
物半導体膜に、酸素を供給することが好ましい。酸化物半導体膜へ酸素を供給することに
より、膜中の酸素欠損を補填することができる。
例えば、酸素の供給源となる酸素を多く（過剰に）含む酸化物絶縁層を酸化物半導体膜と
接して設けることによって、該酸化物絶縁層から酸化物半導体膜へ酸素を供給することが
できる。上記構成において、加熱工程を行った酸化物半導体膜及び酸化物絶縁層を少なく
とも一部が接した状態で加熱工程を行うことによって酸化物半導体膜への酸素の供給を行
ってもよい。
また、脱水化又は脱水素化処理として希ガスイオン注入工程及び加熱工程を行った酸化物
半導体膜に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含
む）を導入して膜中に酸素を供給してもよい。酸素の導入方法としては、イオン注入法、
イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処
理などを用いることができる。
さらに、好ましくはトランジスタに設けられる酸化物半導体膜は、酸化物半導体が結晶状
態における化学量論的組成比に対し、酸素の含有量が過剰な領域が含まれている膜の状態
とするとよい。この場合、酸素の含有量は、酸化物半導体の化学量論的組成比を超える程
度とする。あるいは、酸素の含有量は、単結晶の場合の酸素の量を超える程度とする。酸
化物半導体の格子間に酸素が存在する場合もある。
なお、酸化物半導体膜は、成膜時にも酸素が多く含まれるような条件で成膜して、酸素を
多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸素の
含有量が過剰な領域が含まれている）膜とすることが好ましい。
このように、酸化物半導体膜を高純度化した後十分な酸素を供給し、電気的にＩ型（真性
）化した酸化物半導体膜を有するトランジスタは、電気的特性変動が抑制されており、電
気的に安定である。よって安定した電気的特性を有する酸化物半導体を用いた信頼性の高
い半導体装置を提供することができる。
酸化物半導体膜を含むトランジスタの作製工程において、酸化物半導体膜に希ガスイオン
（希ガス元素）を注入し、該希ガスイオンを注入した酸化物半導体膜に加熱工程を行う。
この希ガスイオンの注入工程及び加熱工程によって、水素又は水などの水素を含む不純物
（水酸基又は水素化物（水素化合物ともいう））などの不純物を酸化物半導体膜より意図
的に排除し、酸化物半導体膜を高純度化することができる。高純度化し、十分に酸素が供
給され、電気的にＩ型（真性）化した酸化物半導体膜を有するトランジスタは、電気的特
性変動が抑制されており、電気的に安定である。
よって、本発明の一形態は、安定した電気特性を有するトランジスタを作製することがで
きる。
また、本発明の一形態は、電気特性が良好で信頼性のよいトランジスタを有する半導体装
置を作製することができる。
半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置及び半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 半導体装置の一形態を説明する図。 電子機器を示す図。 実施例における試料のＳＩＭＳ測定結果を示す図。 実施例における試料のＳＩＭＳ測定結果を示す図。
以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、第１、第
２として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではな
い。また、本明細書において発明を特定するための事項として固有の名称を示すものでは
ない。
（実施の形態１）
本実施の形態では、半導体装置及び半導体装置の作製方法の一形態を、図１を用いて説明
する。本実施の形態では、半導体装置の一例として酸化物半導体膜を有するトランジスタ
を示す。
図１（Ｆ）に示すように、トランジスタ４１０は、絶縁表面を有する基板４００上に、ゲ
ート電極層４０１、ゲート絶縁層４０２、酸化物半導体膜４０３、ソース電極層４０５ａ
、ドレイン電極層４０５ｂを含む。トランジスタ４１０上には、絶縁層４０７が積層され
ている。
図１（Ａ）乃至（Ｆ）にトランジスタ４１０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４０１を形成する。なお、レジストマスクをインクジェット法で
形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用し
ないため、製造コストを低減できる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリ
ウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、
石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンな
どの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基
板、ＳＯＩ基板などを適用することもでき、これらの基板上に半導体素子が設けられたも
のを、基板４００として用いてもよい。
また、基板４００として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有
する半導体装置を作製するには、可撓性基板上に酸化物半導体膜４０３を含むトランジス
タ４１０を直接作製してもよいし、他の作製基板に酸化物半導体膜４０３を含むトランジ
スタ４１０を作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可
撓性基板に剥離、転置するために、作製基板と酸化物半導体膜４０３を含むトランジスタ
４１０との間に剥離層を設けるとよい。
下地膜となる絶縁膜を基板４００とゲート電極層４０１との間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
ゲート電極層４０１の材料は、モリブデン、チタン、タンタル、タングステン、アルミニ
ウム、銅、クロム、ネオジム、スカンジウム等の金属材料またはこれらを主成分とする合
金材料を用いて形成することができる。また、ゲート電極層４０１としてリン等の不純物
元素をドーピングした多結晶シリコン膜に代表される半導体膜、ニッケルシリサイドなど
のシリサイド膜を用いてもよい。ゲート電極層４０１は、単層構造としてもよいし、積層
構造としてもよい。
また、ゲート電極層４０１の材料は、インジウム錫酸化物、酸化タングステンを含むイン
ジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジ
ウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素
を添加したインジウム錫酸化物などの透光性を有する導電性材料、また透光性を有する導
電性材料の窒化物を適用することもできる。また、上記透光性を有する導電性材料と、上
記金属材料の積層構造とすることもできる。
また、ゲート電極層４０１を積層構造とし、その一層として、Ｉｎ−Ｓｎ−Ｏ系、Ｉｎ−
Ｓｎ−Ｚｎ−Ｏ系、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系、Ａｌ−Ｇａ−Ｚ
ｎ−Ｏ系、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系、Ｉｎ−Ｚｎ−Ｏ系、Ｓｎ−Ｚｎ−Ｏ系、Ａｌ−Ｚｎ
−Ｏ系、Ｉｎ−Ｏ系、Ｓｎ−Ｏ系、Ｚｎ−Ｏ系の金属酸化物を用いてもよい。ゲート電極
層４０１を積層構造とし、その一層として特に仕事関数の大きな材料であるインジウム、
ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜とも呼ぶ）を用いることが好ましい
。インジウム、ガリウム、及び亜鉛を含む酸窒化物膜は、アルゴン及び窒素の混合ガス雰
囲気下で成膜することにより得られる。
例えば、ゲート電極層４０１として基板４００側から銅膜と、タングステン膜と、インジ
ウム、ガリウム、及び亜鉛を含む酸窒化物膜（ＩＧＺＯＮ膜）との積層構造、タングステ
ン膜と、窒化タングステン膜と、銅膜と、チタン膜との積層構造などを用いることができ
る。
次いで、ゲート電極層４０１上にゲート絶縁層４０２を形成する。ゲート絶縁層４０２は
、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層
、酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層
、酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ガリ
ウム層を単層で又は積層して形成することができる。
また、本実施の形態の酸化物半導体は、不純物を除去され、酸化物半導体の主成分以外の
キャリア供与体となる不純物が極力含まれないように高純度化することにより真性（Ｉ型
）化又は実質的に真性（Ｉ型）化された酸化物半導体を用いる。
このような高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感である
ため、酸化物半導体膜とゲート絶縁層との界面は重要である。そのため高純度化した後、
十分な酸素を供給された酸化物半導体に接するゲート絶縁層は、高品質化が要求される。
例えば、μ波（例えば周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で
絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物半導体
と高品質ゲート絶縁層とが密接することにより、界面準位密度を低減して界面特性を良好
なものとすることができるからである。
もちろん、ゲート絶縁層として良質な絶縁層を形成できるものであれば、スパッタリング
法やプラズマＣＶＤ法など他の成膜方法を適用することができる。また、成膜後の熱処理
によってゲート絶縁層の膜質、酸化物半導体との界面特性が改質される絶縁層であっても
良い。いずれにしても、ゲート絶縁層としての膜質が良好であることは勿論のこと、酸化
物半導体との界面準位密度を低減し、良好な界面を形成できるものであればよい。
また、酸化物半導体膜４０３と接するゲート絶縁層４０２を、酸素を多く含む状態とする
と、酸化物半導体膜４０３へ酸素を供給する供給源として好適に機能させることができる
。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以
上３０ｎｍ以下の酸化物半導体膜４４１を形成する（図１（Ａ）参照。）。
その際、ゲート絶縁層４０２、酸化物半導体膜４４１に水素、又は水がなるべく含まれな
いようにするために、酸化物半導体膜４４１の成膜の前処理として、スパッタリング装置
の予備加熱室でゲート電極層４０１が形成された基板４００、又はゲート絶縁層４０２ま
でが形成された基板４００を予備加熱し、基板４００に吸着した水素、水分などの不純物
を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプ
が好ましい。なお、この予備加熱の処理は省略することもできる。またこの予備加熱は、
絶縁層４０７の成膜前に、ソース電極層４０５ａ及びドレイン電極層４０５ｂまで形成し
た基板４００にも同様に行ってもよい。
また、酸化物半導体膜４４１をスパッタリング法により成膜する前に、アルゴンガスを導
入してプラズマを発生させる逆スパッタリングを行い、ゲート絶縁層４０２の表面に付着
している粉状物質（パーティクル、ごみともいう）、水又は有機物を除去することが好ま
しい。逆スパッタリングとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基
板側にＲＦ電源を用いて電圧を印加して基板近傍にプラズマを形成して表面を改質する方
法である。なお、アルゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜４４１に用いる酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓ
ｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系
酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半
導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｓ
ｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物
半導体、Ｓｎ−Ｚｎ−Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−
Ｏ系酸化物半導体、Ｓｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体や、
Ｉｎ−Ｇａ−Ｏ系酸化物半導体、Ｉｎ−Ｏ系酸化物半導体、Ｓｎ−Ｏ系酸化物半導体、Ｚ
ｎ−Ｏ系酸化物半導体などを用いることができる。また、上記酸化物半導体にＳｉＯ２を
含んでもよい。ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体とは、インジウム
（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）を有する酸化物膜、という意味であり、その
化学量論的組成比はとくに問わない。また、ＩｎとＧａとＺｎ以外の元素を含んでもよい
。
また、酸化物半導体膜は、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０）で表記される薄膜を
用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選ばれた一または
複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及びＭｎ、またはＧ
ａ及びＣｏなどがある。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、原子数比で、Ｉｎ／Ｚ
ｎ＝０．５〜５０、好ましくはＩｎ／Ｚｎ＝１〜２０、さらに好ましくはＩｎ／Ｚｎ＝１
．５〜１５とする。Ｚｎの原子数比を好ましい前記範囲とすることで、トランジスタの電
界効果移動度を向上させることができる。ここで、化合物の原子数比がＩｎ：Ｚｎ：Ｏ＝
Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
本実施の形態では、酸化物半導体膜４４１としてＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物ター
ゲットを用いてスパッタリング法により成膜する。また、酸化物半導体膜は、希ガス（代
表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガスと酸素の混合雰囲気下において
スパッタリング法により形成することができる。
酸化物半導体膜をスパッタリング法で作製するためのターゲットとしては、例えば、組成
比として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の酸化物ターゲッ
トを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に
限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の金属
酸化物ターゲットを用いてもよい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上
９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜し
た酸化物半導体膜は緻密な膜とすることができる。
酸化物半導体膜を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素
化物などの不純物が除去された高純度ガスを用いることが好ましい。
減圧状態に保持された成膜室内に基板４００を保持し、基板温度を１００℃以上６００℃
以下好ましくは２００℃以上４００℃以下とする。基板４００を加熱しながら成膜するこ
とにより、成膜した酸化物半導体膜４４１に含まれる不純物濃度を低減することができる
。また、スパッタリングによる損傷が軽減される。そして、成膜室内の残留水分を除去し
つつ水素、水、水酸基又は水素化物などの不純物が除去されたスパッタリングガスを導入
し、上記ターゲットを用いて基板４００上に酸化物半導体膜４４１を成膜する。成膜室内
の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオン
ポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段として
は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプ
を用いて排気した成膜室は、例えば、水素、水など水素を含む化合物（より好ましくは炭
素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜４４
１に含まれる不純物の濃度を低減できる。
成膜条件の一例としては、基板とターゲットの間との距離を６０ｍｍ、圧力０．４Ｐａ、
直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン流量３０ｓｃｃｍ：酸素流量
１５ｓｃｃｍ）雰囲気下の条件が適用される。なお、パルス直流電源を用いると、成膜時
に発生する粉状物質（パーティクル、ごみともいう）が軽減でき、膜厚分布も均一となる
ために好ましい。
また、酸化物半導体膜４４１として、結晶化した部分を有する酸化物半導体膜であるＣＡ
ＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓ
ｅｍｉｃｏｎｄｕｃｔｏｒともいう。）を用いてもよい。
ＣＡＡＣ−ＯＳとは、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状
または六角形状の原子配列を有し、ｃ軸においては、金属原子が層状または金属原子と酸
素原子とが層状に配列しており、ａｂ面（あるいは表面または界面）においては、ａ軸ま
たはｂ軸の向きが異なる（ｃ軸を中心に回転した）結晶を含む酸化物半導体のことである
。
広義に、ＣＡＡＣ−ＯＳとは、非単結晶であって、そのａｂ面に垂直な方向から見て、三
角形もしくは六角形、または正三角形もしくは正六角形の原子配列を有し、かつｃ軸に垂
直な方向から見て金属原子が層状または金属原子と酸素原子が層状に配列した相を含む材
料をいう。
ＣＡＡＣ−ＯＳは単結晶ではないが、非晶質のみから形成されているものでもない。また
、ＣＡＡＣ−ＯＳは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部
分の境界を明確に判別できないこともある。
ＣＡＡＣを構成する酸素の一部は窒素で置換されてもよい。また、ＣＡＡＣを構成する個
々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣ−ＯＳが形成される基板面やＣＡＡ
Ｃ−ＯＳの表面や膜面、界面等に垂直な方向）に揃っていてもよい。あるいは、ＣＡＡＣ
を構成する個々の結晶部分のａｂ面の法線は一定の方向（例えば、基板面、表面、膜面、
界面等に垂直な方向）を向いていてもよい。
酸化物半導体膜４４１をＣＡＡＣ−ＯＳ膜とする際には、基板４００を加熱しながら酸化
物半導体膜４４１を形成すればよく、基板４００を加熱する温度としては、１５０℃以上
４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とする。な
お、酸化物半導体膜４４１の形成時に、基板を加熱する温度を高くすることで、非晶質な
部分に対して結晶部分の占める割合の多いＣＡＡＣ−ＯＳとすることができる。
ＣＡＡＣ−ＯＳ膜とすることで、可視光や紫外光の照射によるトランジスタの電気的特性
変化をより抑制し、信頼性の高い半導体装置とすることができる。
なお、酸化物半導体膜４４１は、成膜時に酸素が多く含まれるような条件で成膜して、酸
素を多く含む（好ましくは酸化物半導体が結晶状態における化学量論的組成比に対し、酸
素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
また、ゲート絶縁層４０２と酸化物半導体膜４４１とを大気に解放せずに連続的に形成す
ることが好ましい。ゲート絶縁層４０２と酸化物半導体膜４４１とを大気に曝露せずに連
続して形成すると、ゲート絶縁層４０２表面に水素や水分などの不純物が吸着することを
防止することができる。
次に、酸化物半導体膜４４１に、希ガスイオン４２１を注入する（図１（Ｂ）参照。）。
希ガスイオン４２１の注入方法としては、酸化物半導体膜４４１中、又は酸化物半導体膜
４４１中及び界面に、すなわち少なくとも酸化物半導体膜４４１中に希ガスイオン４２１
を注入可能な方法を用いる。開示する発明に係る半導体装置の作製方法は、希ガスイオン
を酸化物半導体膜４４１中（及び界面）に注入することで、膜中にボイドを形成し、かつ
酸化物半導体膜４４１を構成している金属と水素との結合を切断することによって酸化物
半導体膜４４１からの水素の脱離を容易にするものである。従って、酸化物半導体膜４４
１の表面（界面）のみに希ガスイオンを曝露するプラズマ処理などは、希ガスイオンが表
面及び該近傍にしか導入されず膜中（膜内部）にはボイドができないため、方法として不
向きである。
開示する発明に係る半導体装置の作製方法で用いることのできる希ガスイオン４２１の注
入方法としては、例えば、イオン注入法又はイオンドーピング法などを用いることができ
る。イオン注入法は、ソースガスをプラズマ化し、このプラズマに含まれるイオン種を引
き出し、質量分離して、所定の質量を有するイオン種を加速して、イオンビームとして、
被処理物に注入する方法である。また、イオンドーピング法は、ソースガスをプラズマ化
し、所定の電界の作用によりプラズマからイオン種を引き出し、引き出したイオン種を質
量分離せずに加速して、イオンビームとして被処理物に注入する方法である。質量分離を
伴うイオン注入法を用いて希ガスイオンの注入を行うことで、金属元素等の不純物が希ガ
スイオンと共に酸化物半導体膜に添加されてしまうのを防ぐことができる。また、イオン
ドーピング法はイオン注入法に比べてイオンビームの照射される面積を大きくすることが
できるので、イオンドーピング法を用いて希ガスイオンの注入を行うことで、タクトタイ
ムを短縮することができる。
また、開示する発明に係る半導体装置の作製方法で用いることのできる希ガスイオン４２
１の注入方法として、プラズマイマージョンイオンインプランテーション法を用いてもよ
い。プラズマイマージョンイオンインプランテーション法は、酸化物半導体膜４４１が凹
凸のある形状であっても希ガスイオンの注入を効率よく行うことができる。例えば、酸化
物半導体膜４４１の形成領域が凹部又は凸部であり、酸化物半導体膜４４１を凹部又は凸
部を覆って立体的に成膜する場合などに好ましい。
図１（Ｂ）においては希ガスイオン４２１を注入する注入工程は、酸化物半導体膜４４１
の表面が露出した状態の例を示す。希ガスイオン４２１を注入する注入工程は、酸化物半
導体膜４４１上に他の膜（例えば絶縁膜）を積層し、該積層された膜を通過して、希ガス
イオン４２１を酸化物半導体膜４４１に注入してもよい。酸化物半導体膜４４１への希ガ
スイオン４２１を、積層された膜を通過して行うと、希ガスイオンの注入深さ（注入領域
）がより制御しやすくなるため、酸化物半導体膜４４１中へ希ガスイオン４２１を効率よ
く注入できるという利点がある。
希ガスイオン４２１の注入深さは、加速電圧、ドーズ量などの注入条件、また注入する膜
の膜厚を適宜設定して制御すればよい。例えば、希ガスを用いて、イオン注入法で希ガス
イオンの注入を行う場合、ドーズ量を１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉ
ｏｎｓ／ｃｍ２以下とすればよい。
以上のように、希ガスイオン４２１を酸化物半導体膜４４１に注入し、希ガス元素が注入
された酸化物半導体膜４４２を形成する（図１（Ｂ）参照。）。
希ガス元素が注入された酸化物半導体膜４４２における注入された希ガス元素の濃度のピ
ークは１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下（好ま
しくは１×１０２０ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下）とす
ることが好ましい。
注入工程で用いる希ガス元素（好ましくはアルゴン、クリプトン、又はキセノンなど）は
、一種類でも複数の種類を用いてもよい。複数の種類を用いる場合、注入された希ガス元
素の濃度は、注入された複数の種類の希ガス元素の合計の濃度とする。
なお、上記希ガス元素の濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ
Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により分析することによって求めるこ
とができる測定値である。
次に希ガスイオンを注入した酸化物半導体膜４４２に加熱工程を行う。
加熱工程の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。例えば
、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気
下４５０℃において１時間の加熱工程を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒ
ａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔ
ｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅ
ａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドラ
ンプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀
ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置であ
る。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、加熱工程として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入
れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
加熱工程は、減圧下、窒素雰囲気下、又は希ガス雰囲気下で行えばよい。また、上記窒素
、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理
装置に導入する窒素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは
７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導体を構成している元素
（例えば金属元素）と水素との間の結合が切断され、後に行われる加熱工程により不純物
である水素を酸化物半導体膜から脱離させやすくすることができる。さらに、希ガスイオ
ンの注入によって膜中にボイド（欠陥）が形成されるため、結合が切断された水素は、該
ボイドを通じて容易に膜中から脱離することができる。
また、水素の脱離は、酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導
体を構成している元素（例えば金属元素）と水酸基との間の結合も切断されるため、結合
が切断された水素と水酸基が結合し、水として酸化物半導体膜中から脱離する場合もある
。
希ガスイオンの注入工程及び加熱工程によって、効率よく酸化物半導体膜４４１の脱水化
または脱水素化を行うことができ、水素、又は水などの不純物が排除され、高純度化され
た酸化物半導体膜４４３を形成することができる（図１（Ｃ）参照。）。
ｎ型不純物である水素を酸化物半導体膜から除去し、不純物が極力含まれないように高純
度化した後、十分な酸素を供給することによりＩ型（真性）の酸化物半導体膜、又はＩ型
（真性）に限りなく近い酸化物半導体膜とすることができる。
脱水化又は脱水素化処理を行う加熱工程において、酸化物半導体膜表面は水素又は水等の
放出を妨害するような状態（例えば、水素又は水等を通過させない（ブロックする）膜な
どを設ける等）とせず、酸化物半導体膜は表面を露出した状態とすることが好ましい。注
入工程において酸化物半導体膜上に他の膜を形成した場合、酸化物半導体膜上から該膜を
除去し、酸化物半導体膜表面を露出した状態とすればよい。
酸化物半導体膜上に形成された膜が、水素又は水等を通過させない（ブロックする）膜で
なく、水等の放出を妨害しない場合は、酸化物半導体膜上に他の膜が形成された状態で加
熱工程を行ってもよい。
注入工程は、図１（Ｂ）のように膜状の酸化物半導体膜に行ってもよいし、フォトリソグ
ラフィ工程により島状に加工した後の酸化物半導体膜に行ってもよい。また、加熱工程は
、図１（Ｃ）のように膜状の酸化物半導体膜に行ってもよいし、フォトリソグラフィ工程
により島状に加工した後の酸化物半導体膜に行ってもよい。本実施の形態のように、加熱
工程を、酸化物半導体膜４４２が島状に加工される前に行うと、ゲート絶縁層４０２に含
まれる酸素が加熱工程によって放出されるのを防止することができるため好ましい。
また、酸化物半導体膜４４１をＣＡＡＣ−ＯＳ膜とした場合、希ガスイオン注入工程によ
って酸化物半導体膜４４１中に含まれる結晶構造が乱されて非晶質化することがあるが、
希ガスイオン注入工程後に結晶化する条件（雰囲気、加熱温度）で加熱工程を行うことに
よって、再度結晶化することが可能である。
次いで、酸化物半導体膜４４３を第２のフォトリソグラフィ工程により島状の酸化物半導
体膜４０３に加工する（図１（Ｄ）参照。）。また、島状の酸化物半導体膜４０３を形成
するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
なお、開示する発明の一形態において、酸化物半導体膜は、本実施の形態で示すように島
状に加工してもよいし、形状を加工せず、膜状のままでもよい。
なお、ここでの酸化物半導体膜４４３のエッチングは、ドライエッチングでもウェットエ
ッチングでもよく、両方を用いてもよい。例えば、酸化物半導体膜４４３のウェットエッ
チングに用いるエッチング液としては、酸化物半導体材料によって適宜選択し、例えば燐
酸と酢酸と硝酸を混ぜた溶液、又はアンモニア過水（３１重量％過酸化水素水：２８重量
％アンモニア水：水＝５：２：２）などを用いることができる。また、ＩＴＯ−０７Ｎ（
関東化学社製）を用いてもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体膜４０３上に、ソース電極層及びドレイ
ン電極層（これと同じ層で形成される配線を含む）となる導電膜を形成する。ソース電極
層、及びドレイン電極層に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔ
ｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化
物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる
。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなど
の高融点金属膜またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タ
ングステン膜）を積層させた構成としても良い。また、ソース電極層、及びドレイン電極
層に用いる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物
としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ、酸化インジウ
ム酸化亜鉛またはこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることが
できる。
第３のフォトリソグラフィ工程により導電膜上にレジストマスクを形成し、選択的にエッ
チングを行ってソース電極層４０５ａ、ドレイン電極層４０５ｂを形成した後、レジスト
マスクを除去する（図１（Ｅ）参照。）。
第３のフォトリソグラフィ工程でのレジストマスク形成時の露光には、紫外線やＫｒＦレ
ーザ光やＡｒＦレーザ光を用いるとよい。酸化物半導体膜４０３上で隣り合うソース電極
層の下端部とドレイン電極層の下端部との間隔幅によって後に形成されるトランジスタの
チャネル長Ｌが決定される。なお、チャネル長Ｌ＝２５ｎｍ未満の露光を行う場合には、
数ｎｍ〜数１０ｎｍと極めて波長が短い超紫外線（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌ
ｅｔ）を用いて第３のフォトリソグラフィ工程でのレジストマスク形成時の露光を行うと
よい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成される
トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能であり、
回路の動作速度を高速化できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
なお、導電膜のエッチングの際に、酸化物半導体膜４０３がエッチングされ、分断するこ
とのないようエッチング条件を最適化することが望まれる。しかしながら、導電膜のみを
エッチングし、酸化物半導体膜４０３を全くエッチングしないという条件を得ることは難
しく、導電膜のエッチングの際に酸化物半導体膜４０３は一部のみがエッチングされ、溝
部（凹部）を有する酸化物半導体膜となることもある。
本実施の形態では、導電膜としてＴｉ膜を用い、酸化物半導体膜４０３にはＩｎ−Ｇａ−
Ｚｎ−Ｏ系酸化物半導体を用いたので、エッチング液としてアンモニア過水（アンモニア
、水、過酸化水素水の混合液）を用いる。
次いで、Ｎ２Ｏ、Ｎ２、またはＡｒなどのガスを用いたプラズマ処理を行い、露出してい
る酸化物半導体膜４０３の表面に付着した吸着水などを除去してもよい。プラズマ処理を
行った場合、大気に触れることなく、酸化物半導体膜４０３の一部に接する絶縁層４０７
を形成する。
絶縁層４０７は、少なくとも１ｎｍ以上の膜厚とし、スパッタリング法など、絶縁層４０
７に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。絶縁層
４０７に水素が含まれると、その水素の酸化物半導体膜への侵入、又は水素による酸化物
半導体膜中の酸素の引き抜きが生じ酸化物半導体膜のバックチャネルが低抵抗化（Ｎ型化
）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁層４０７はできる
だけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。
絶縁層４０７としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニ
ウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜
、窒化アルミニウム膜、窒化酸化シリコン膜、又は窒化酸化アルミニウム膜などの無機絶
縁膜の単層又は積層を用いることができる。
脱水化又は脱水素化処理として希ガスイオン注入工程及び加熱工程を行った酸化物半導体
膜４０３に、酸素を供給することが好ましい。酸化物半導体膜４０３へ酸素を供給するこ
とにより、膜中の酸素欠損を補填することができる。
本実施の形態では、酸化物半導体膜４０３への酸素の供給を、絶縁層４０７を供給源とし
て行うので、絶縁層４０７は酸素を含む酸化物絶縁膜（例えば酸化シリコン膜、酸化窒化
シリコン膜）を用いる例を示す。絶縁層４０７を酸素の供給源とする場合、絶縁層４０７
は酸素を多く（過剰）含む膜（好ましくは結晶状態における化学量論的組成比に対し、酸
素の含有量が過剰な領域が含まれている膜）とすると酸素の供給源として好適に機能させ
ることができる。
本実施の形態では、絶縁層４０７として膜厚３００ｎｍの酸化シリコン膜を、スパッタリ
ング法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本
実施の形態では１００℃とする。酸化シリコン膜のスパッタリング法による成膜は、希ガ
ス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、または希ガスと酸素の混合雰囲気下
において行うことができる。また、ターゲットとして酸化シリコンターゲットまたはシリ
コンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素を含
む雰囲気下でスパッタリング法により酸化シリコン膜を形成することができる。
酸化物半導体膜の成膜時と同様に、絶縁層４０７の成膜室内の残留水分を除去するために
は、吸着型の真空ポンプ（クライオポンプなど）を用いることが好ましい。クライオポン
プを用いて排気した成膜室で成膜した絶縁層４０７に含まれる不純物の濃度を低減できる
。また、絶縁層４０７の成膜室内の残留水分を除去するための排気手段としては、ターボ
分子ポンプにコールドトラップを加えたものであってもよい。
絶縁層４０７を、成膜する際に用いるスパッタガスとしては、水素、水などの不純物が除
去された高純度ガスを用いることが好ましい。
次に酸化物半導体膜に、一部（チャネル形成領域）が絶縁層４０７と接した状態で加熱工
程を行う。
加熱工程の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、
酸化物半導体膜に対して窒素雰囲気下２５０℃において１時間の加熱工程を行う。
この加熱工程は脱水化又は脱水素化処理を行う加熱工程と同様の加熱方法及び加熱装置を
用いることができる。
加熱工程は、減圧下、又は窒素、酸素、超乾燥エア（ＣＲＤＳ（キャビティリングダウン
レーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で
−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、若しく
は希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよいが、上記窒素、酸素、超乾
燥エア、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加
熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以
上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好まし
くは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体膜４０３と酸素を含む絶縁層４０７とを接した状態で加熱工程を行う
ため、不純物の排除工程によって同時に減少してしまう酸化物半導体膜４０３を構成する
主成分材料の一つである酸素を、酸素を含む絶縁層４０７より酸化物半導体膜４０３へ供
給することができる。
酸化物半導体膜４０３中にはキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１
×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに好ましくは１×
１０１１／ｃｍ３未満である。
以上の工程で高純度化し、十分な酸素が供給され、電気的にＩ型（真性）化された酸化物
半導体膜４０３を含むトランジスタ４１０が形成される（図１（Ｆ）参照。）。トランジ
スタ４１０は、電気的特性変動が抑制されており、電気的に安定である。
絶縁層４０７上にさらに絶縁層を積層してもよい。特に絶縁層４０７として酸化物絶縁層
を用いた場合、絶縁層４０７上にさらに水分や水素などの不純物が酸化物半導体膜４０３
に再混入しないように、これらが外部から侵入することをブロックする保護絶縁層を形成
することが好ましい。保護絶縁層としては、無機絶縁膜を用い、窒化シリコン膜、酸化ア
ルミニウム膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜など
の無機絶縁膜を用いればよい。例えば、水素、水分などの不純物、及び酸素の両方に対し
て膜を通過させない遮断効果（ブロック効果）が高い酸化アルミニウム膜を用いることが
できる。
絶縁層４０７の形成後の加熱工程は、絶縁層４０７上に保護絶縁層を積層した後で行って
もよい。
保護絶縁層の形成後、さらに加熱工程を行ってもよい。例えば、大気中、１００℃以上２
００℃以下、１時間以上３０時間以下での加熱工程を行ってもよい。この加熱工程は一定
の加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温
度への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
また、トランジスタ４１０上にトランジスタ４１０起因の表面凹凸を低減するために平坦
化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシク
ロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電
率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
本実施の形態を用いて作製した、高純度化された酸化物半導体膜４０３を用いたトランジ
スタ４１０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温
にて１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることが
できる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態２）
本実施の形態では、半導体装置の他の一形態を図２を用いて説明する。上記実施の形態と
同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことが
でき、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
図２（Ａ）乃至（Ｆ）に示すトランジスタ４４０は、トップゲート構造のトランジスタの
例である。
図２（Ｆ）に示すように、トランジスタ４４０は、絶縁層４３６が設けられた絶縁表面を
有する基板４００上に、酸化物半導体膜４０３、ソース電極層４０５ａ、ドレイン電極層
４０５ｂ、ゲート絶縁層４０２、ゲート電極層４０１を含む。
図２（Ａ）乃至（Ｆ）にトランジスタ４４０の作製方法の一例を示す。
まず、絶縁表面を有する基板４００上に絶縁層４３６を形成する。絶縁層４３６は絶縁層
４０７と同様な材料及び方法で形成すればよい。
絶縁層４３６としては、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニ
ウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜
、窒化アルミニウム膜、窒化酸化シリコン膜、又は窒化酸化アルミニウム膜などの無機絶
縁膜の単層又は積層を用いることができる。
実施の形態１のように、酸化物半導体膜４０３と接する絶縁層４３６（絶縁層４３６が積
層構造であった場合酸化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると
、酸化物半導体膜４０３へ酸素を供給する供給源として好適に機能させることができる。
本実施の形態では、絶縁層４３６として酸素を含む絶縁層とし、膜厚２００ｎｍの酸化シ
リコン膜を、スパッタリング法を用いて成膜する。
次いで、絶縁層４３６上に、酸化物半導体膜４４１を形成する（図２（Ａ）参照）。本実
施の形態では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング法によ
りＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物膜を成膜する。なお、成膜時に、得られる酸化物半導体
膜４４１が酸素を多く（過剰）に含む膜となる条件で成膜すると好ましい。
また、絶縁層４３６と酸化物半導体膜４４１とを大気に解放せずに連続的に形成すること
が好ましい。絶縁層４３６と酸化物半導体膜４４１とを大気に曝露せずに連続して形成す
ると、絶縁層４３６表面に水素や水分などの不純物が吸着することを防止することができ
る。
次に、酸化物半導体膜４４１に希ガスイオン４２１を注入し、希ガス元素が注入された酸
化物半導体膜４４２を形成する（図２（Ｂ）参照。）。
希ガスイオン４２１の注入方法としては、酸化物半導体膜４４１中、又は酸化物半導体膜
４４１中及び界面に、すなわち少なくとも酸化物半導体膜４４１中に希ガスイオン４２１
を注入可能な方法を用いる。開示する発明に係る半導体装置の作製方法は、希ガスイオン
を酸化物半導体膜４４１中（及び界面）に注入することで、膜中にボイドを形成し、かつ
酸化物半導体膜４４１を構成している金属と水素との結合を切断することによって酸化物
半導体膜４４１からの水素の脱離を容易にするものである。
開示する発明に係る半導体装置の作製方法で用いることのできる希ガスイオン４２１の注
入方法としては、例えば、イオン注入法又はイオンドーピング法などを用いることができ
る。また、プラズマイマージョンイオンインプランテーション法を用いてもよい。
図２（Ｂ）においては希ガスイオン４２１を注入する注入工程は、酸化物半導体膜４４１
の表面が露出した状態の例を示す。
希ガスイオン４２１の注入深さは、加速電圧、ドーズ量などの注入条件、また注入する膜
の膜厚を適宜設定して制御すればよい。例えば、希ガスを用いて、イオン注入法で希ガス
イオンの注入を行う場合、ドーズ量を１×１０１４ｉｏｎｓ／ｃｍ２以上５×１０１６ｉ
ｏｎｓ／ｃｍ２以下とすればよい。
希ガス元素が注入された酸化物半導体膜４４２における注入された希ガス元素の濃度のピ
ークは１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下（好ま
しくは１×１０２０ａｔｏｍｓ／ｃｍ３以上３×１０２１ａｔｏｍｓ／ｃｍ３以下）とす
ることが好ましい。
注入工程で用いる希ガス元素（好ましくはアルゴン、クリプトン、又はキセノンなど）は
、一種類でも複数の種類を用いてもよい。複数の種類を用いる場合、注入された希ガス元
素の濃度は、注入された複数の種類の希ガス元素の合計の濃度とする。
次に希ガスイオンを注入した酸化物半導体膜４４２に加熱工程を行う。
加熱工程の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。例えば
、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜に対して窒素雰囲気
下４５０℃において１時間の加熱工程を行う。
加熱工程は、減圧下、窒素雰囲気下、又は希ガス雰囲気下で行えばよい。また、上記窒素
、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。また、加熱処理
装置に導入する窒素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは
７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐ
ｐｍ以下）とすることが好ましい。
酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導体を構成している元素
（例えば金属元素）と水素との間の結合が切断され、後に行われる加熱工程により不純物
である水素を酸化物半導体膜から脱離させやすくすることができる。さらに、希ガスイオ
ンの注入によって膜中にボイド（欠陥）が形成されるため、結合が切断された水素は、該
ボイドを通じて容易に膜中から脱離することができる。
また、水素の脱離は、酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導
体を構成している元素（例えば金属元素）と水酸基との間の結合も切断されるため、結合
が切断された水素と水酸基が結合し、水として酸化物半導体膜中から脱離する場合もある
。
希ガスイオンの注入工程及び加熱工程によって、効率よく酸化物半導体膜の脱水化または
脱水素化を行うことができ、水素、又は水などの不純物が排除され、高純度化された酸化
物半導体膜４４３を形成することができる（図２（Ｃ）参照。）。
ｎ型不純物である水素を酸化物半導体膜から除去し、不純物が極力含まれないように高純
度化した後、十分な酸素を供給することによりＩ型（真性）の酸化物半導体膜、又はＩ型
（真性）に限りなく近い酸化物半導体膜とすることができる。
脱水化又は脱水素化処理を行う加熱工程において、酸化物半導体膜表面は水素又は水等の
放出を妨害するような状態（例えば、水素又は水等を通過させない（ブロックする）膜な
どを設ける等）とせず、酸化物半導体膜は表面を露出した状態とすることが好ましい。注
入工程において酸化物半導体膜上に他の膜を形成した場合、酸化物半導体膜上から該膜を
除去し、酸化物半導体膜表面を露出した状態とすればよい。
酸化物半導体膜上に形成された膜が、水素又は水等を通過させない（ブロックする）膜で
なく、水等の放出を妨害しない場合は、酸化物半導体膜上に他の膜が形成された状態で加
熱工程を行ってもよい。
注入工程及び加熱工程は、図２（Ｂ）、（Ｃ）のように膜状の酸化物半導体膜に行っても
よいし、フォトリソグラフィ工程により島状に加工した酸化物半導体膜に行ってもよい。
本実施の形態のように、脱水化又は脱水素化のための加熱工程を、酸化物半導体膜４４２
が島状に加工される前に行うと、絶縁層４３６に含まれる酸素が加熱工程によって放出さ
れるのを防止することができるため好ましい。
次いで、酸化物半導体膜４４３を第２のフォトリソグラフィ工程により島状の酸化物半導
体膜４０３に加工する（図２（Ｄ）参照。）。
絶縁層４３６及び酸化物半導体膜４０３上にソース電極層４０５ａ、ドレイン電極層４０
５ｂを形成し、絶縁層４３６、酸化物半導体膜４０３、ソース電極層４０５ａ、及びドレ
イン電極層４０５ｂ上にゲート絶縁層４０２を形成する（図２（Ｅ）参照）。ゲート絶縁
層４０２としてはスパッタリング法又はプラズマＣＶＤ法により成膜される絶縁層を用い
る。本実施の形態では、ゲート絶縁層４０２として、プラズマＣＶＤ法により成膜される
酸化窒化シリコン膜を用いる。ゲート絶縁層４０２を酸化物半導体膜４０３への酸素の供
給源としてもよく、この場合、酸素を多く含む絶縁膜をゲート絶縁層４０２として形成す
る。
脱水化又は脱水素化処理として希ガスイオン注入工程及び加熱工程を行った酸化物半導体
膜４０３に、酸素を供給することが好ましい。酸化物半導体膜４０３へ酸素を供給するこ
とにより、膜中の酸素欠損を補填することができる。
本実施の形態では、酸化物半導体膜４０３への酸素の供給を、絶縁層４３６を供給源とし
て行う。
本実施の形態では、酸化物半導体膜４０３と絶縁層４３６とが接した状態で加熱工程を行
う。
加熱工程の温度は、２５０℃以上７００℃以下、または４００℃以上７００℃以下、また
は基板の歪み点未満とする。例えば、加熱処理装置の一つである電気炉に基板を導入し、
酸化物半導体膜に対して窒素雰囲気下２５０℃において１時間の加熱工程を行う。
酸化物半導体膜４０３と酸素を含む絶縁層４３６とを接した状態で加熱工程を行うため、
不純物の排除工程によって同時に減少してしまう酸化物半導体膜４０３を構成する主成分
材料の一つである酸素を、酸素を含む絶縁層４３６より酸化物半導体膜４０３へ供給する
ことができる。
高純度化された酸化物半導体膜４０３中にはキャリアが極めて少なく（ゼロに近い）、キ
ャリア濃度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さらに
好ましくは１×１０１１／ｃｍ３未満である。
次に、酸化物半導体膜４０３と重なるゲート絶縁層４０２上にゲート電極層４０１を形成
する（図２（Ｆ）参照）。
なお、酸化物半導体膜４０３に酸素を供給するための加熱工程は、ゲート電極層４０１を
形成した後で行ってもよい。
以上の工程で高純度化し、十分な酸素が供給され、電気的にＩ型（真性）化された酸化物
半導体膜４０３を含むトランジスタ４４０が形成される（図２（Ｆ）参照。）。トランジ
スタ４４０は、電気的特性変動が抑制されており、電気的に安定である。
また、トランジスタ４４０上に絶縁層を設けてもよい。絶縁層としては、代表的には酸化
シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化
ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコ
ン膜、又は窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用いることができ
る。
また、トランジスタ４４０上にトランジスタ４４０起因の表面凹凸を低減するために平坦
化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシク
ロブテン系樹脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電
率材料（ｌｏｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶
縁膜を複数積層させることで、平坦化絶縁膜を形成してもよい。
本実施の形態を用いて作製した、高純度化された酸化物半導体膜４０３を用いたトランジ
スタ４４０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温
にて１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることが
できる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態３）
本実施の形態では、半導体装置の他の一形態を、図４を用いて説明する。本実施の形態で
は、半導体装置の一例としてトランジスタを示す。上記実施の形態と同一部分又は同様な
機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、繰り返しの説
明は省略する。また同じ箇所の詳細な説明は省略する。
トランジスタの構造は特に限定されず、例えばトップゲート構造、又はボトムゲート構造
のスタガ型及びプレーナ型などを用いることができる。また、トランジスタはチャネル形
成領域が一つ形成されるシングルゲート構造でも、二つ形成されるダブルゲート構造もし
くは三つ形成されるトリプルゲート構造であっても良い。また、チャネル領域の上下にゲ
ート絶縁層を介して配置された２つのゲート電極層を有する、デュアルゲート型でもよい
。
なお、図４（Ａ）乃至（Ｃ）に示すトランジスタ４３０、４２０、４５０の断面構造の一
例を以下に示す。図４（Ａ）乃至（Ｃ）に示すトランジスタ４２０、４３０、４５０も実
施の形態１又は実施の形態２で示したトランジスタ４１０、４４０と同様に、水素、水な
ど水素を含む不純物を酸化物半導体膜より意図的に排除し、高純度化された酸化物半導体
膜を含むトランジスタである。よって、トランジスタ４３０、４２０、４５０は電気的特
性変動が抑制されており、電気的に安定である。よって、信頼性の高い半導体装置を提供
することができる。
図４（Ａ）に示すトランジスタ４３０はボトムゲート型のトランジスタであり、絶縁表面
を有する基板である基板４００上に、ゲート電極層４０１、ゲート絶縁層４０２、ソース
電極層４０５ａ、ドレイン電極層４０５ｂ、及び酸化物半導体膜４０３を含む。また、ト
ランジスタ４３０を覆い、酸化物半導体膜４０３に接する絶縁層４０７が設けられている
。
トランジスタ４３０においては、ゲート絶縁層４０２は基板４００及びゲート電極層４０
１上に接して設けられ、ゲート絶縁層４０２上にソース電極層４０５ａ、ドレイン電極層
４０５ｂが接して設けられている。そして、ゲート絶縁層４０２、及びソース電極層４０
５ａ、ドレイン電極層４０５ｂ上に酸化物半導体膜４０３が設けられている。
図４（Ｂ）に示すトランジスタ４２０は、チャネル保護型（チャネルストップ型ともいう
）と呼ばれるボトムゲート構造の一つであり逆スタガ型トランジスタともいう。
トランジスタ４２０は、絶縁表面を有する基板４００上に、ゲート電極層４０１、ゲート
絶縁層４０２、酸化物半導体膜４０３、酸化物半導体膜４０３のチャネル形成領域を覆う
チャネル保護層として機能する絶縁層４２７、ソース電極層４０５ａ、及びドレイン電極
層４０５ｂを含む。また、トランジスタ４２０を覆い、絶縁層４０９が形成されている。
絶縁層４２７、絶縁層４０９は絶縁層４０７と同様な材料及び方法で形成すればよく、代
表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニ
ウム膜、酸化ハフニウム膜、酸化ガリウム膜、窒化シリコン膜、窒化アルミニウム膜、窒
化酸化シリコン膜、又は窒化酸化アルミニウム膜などの無機絶縁膜の単層又は積層を用い
ることができる。
実施の形態１のように、酸化物半導体膜４０３と接する絶縁層４２７（絶縁層４２７が積
層構造であった場合酸化物半導体膜４０３と接する膜）を、酸素を多く含む状態とすると
、酸化物半導体膜４０３へ酸素を供給する供給源として好適に機能させることができる。
図４（Ｃ）に示すトランジスタ４５０は、トップゲート構造のトランジスタの一つである
。トランジスタ４５０は、絶縁表面を有する基板４００上に、絶縁層４３６、ソース電極
層４０５ａ、ドレイン電極層４０５ｂ、酸化物半導体膜４０３、ゲート絶縁層４０２、及
びゲート電極層４０１を含む。
ボトムゲート構造のトランジスタ４２０、４３０において、下地膜となる絶縁膜を基板４
００とゲート電極層４０１の間に設けてもよい。下地膜は、基板からの不純物元素の拡散
を防止する機能があり、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜、又は酸
化窒化シリコン膜から選ばれた一又は複数の膜による積層構造により形成することができ
る。
酸化物半導体膜４０３、基板４００、ゲート電極層４０１、ゲート絶縁層４０２、ソース
電極層４０５ａ、及びドレイン電極層４０５ｂは実施の形態１と同様な材料及び方法で形
成することができる。
また、トランジスタ上にトランジスタ起因の表面凹凸を低減するために平坦化絶縁膜を形
成してもよい。平坦化絶縁膜としては、ポリイミド、アクリル、ベンゾシクロブテン系樹
脂、等の有機材料を用いることができる。また上記有機材料の他に、低誘電率材料（ｌｏ
ｗ−ｋ材料）等を用いることができる。なお、これらの材料で形成される絶縁膜を複数積
層させることで、平坦化絶縁膜を形成してもよい。
トランジスタ４２０、４３０、及び４５０において、酸化物半導体膜４０３は、希ガスイ
オンを注入し、その後に加熱工程を行うことによって、水素又は水などの水素を含む不純
物を酸化物半導体膜より意図的に排除し、高純度化された酸化物半導体膜である。
酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導体を構成している元素
（例えば金属元素）と水素との間の結合が切断され、後に行われる加熱工程により不純物
である水素を酸化物半導体膜から脱離させやすくすることができる。さらに、希ガスイオ
ンの注入によって膜中にボイド（欠陥）が形成されるため、結合が切断された水素は、該
ボイドを通じて容易に膜中から脱離することができる。
また、水素の脱離は、酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導
体を構成している元素（例えば金属元素）と水酸基との間の結合も切断されるため、結合
が切断された水素と水酸基が結合し、水として酸化物半導体膜中から脱離する場合もある
。
高純度化し、十分に酸素を供給させて電気的にＩ型（真性）化した酸化物半導体膜を有す
るトランジスタは、電気的特性変動が抑制されており、電気的に安定である。
本実施の形態を用いて作製した、高純度化された酸化物半導体膜４０３を用いたトランジ
スタ４１０は、オフ状態における電流値（オフ電流値）を、チャネル幅１μｍ当たり室温
にて１０ｚＡ／μｍ未満、８５℃にて１００ｚＡ／μｍ未満レベルにまで低くすることが
できる。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
（実施の形態４）
本実施の形態では、半導体装置の作製方法の他の一形態を説明する。上記実施の形態と同
一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことがで
き、繰り返しの説明は省略する。また同じ箇所の詳細な説明は省略する。
なお、本実施の形態では、実施の形態１で示したトランジスタ４１０を例として説明する
が、実施の形態２及び実施の形態３のいずれかで示したトランジスタ４２０、４３０、４
４０、４５０にも適用できる。
本実施の形態では、開示する発明に係るトランジスタの作製方法において、脱水化又は脱
水素化処理として希ガスイオン注入工程及び加熱工程を行った酸化物半導体膜に、酸素（
少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中
に酸素を供給する例を示す。
酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイ
オンインプランテーション法、プラズマ処理などを用いることができる。
図３（Ａ）は、図１（Ｃ）の工程後、脱水化又は脱水素化処理を行った酸化物半導体膜４
４３に酸素４３１を導入し、酸化物半導体膜４４３に酸素４３１を供給する例である。供
給された酸素４３１によって、酸化物半導体膜４４３中に存在する酸素欠損を補填するこ
とができる。
図３（Ｂ）は、図１（Ｄ）の工程後、脱水化又は脱水素化処理を行った酸化物半導体膜４
４３を島状に加工した酸化物半導体膜４０３に酸素４３１を導入し、酸化物半導体膜４０
３に酸素４３１を供給する例である。供給された酸素４３１によって、酸化物半導体膜４
０３中に存在する酸素欠損を補填することができる。
図３（Ｃ）は、図１（Ｅ）の工程後、酸化物半導体膜４０３のチャネル形成領域（ソース
電極層４０５ａ又はドレイン電極層４０５ｂに覆われていない露出された領域）に、酸素
４３１を導入し、酸化物半導体膜４０３のチャネル形成領域に酸素４３１を供給する例で
ある。供給された酸素４３１によって、酸化物半導体膜４０３のチャネル形成領域中に存
在する酸素欠損を補填することができる。
図３（Ｄ）は、図１（Ｆ）の工程後、トランジスタ４１０上に形成された絶縁層４０７を
通過して酸化物半導体膜４０３のチャネル形成領域に、酸素４３１を導入し、酸化物半導
体膜４０３のチャネル形成領域に酸素４３１を供給する例である。供給された酸素４３１
によって、酸化物半導体膜４０３のチャネル形成領域中に存在する酸素欠損を補填するこ
とができる。図３（Ｄ）のように絶縁層４０７を通過して酸素を導入する場合は、酸化物
半導体膜４０３が露出していないのでプラズマ処理ではなく、イオン注入法、イオンドー
ピング法、又はプラズマイマージョンイオンインプランテーション法を用いる。
このように、酸化物半導体膜への酸素の導入は、希ガスイオン注入工程及び加熱工程によ
って脱水化又は脱水素化処理を行った後であればよく、特に限定されない。また、上記脱
水化又は脱水素化処理を行った酸化物半導体膜への酸素の導入は複数回行ってもよい。
本実施の形態のように、酸素を直接酸化物半導体膜へ導入する場合は、酸化物半導体膜と
接する絶縁層を、必ずしも酸素を多くに含む膜とする必要はない。導入した酸素が再度酸
化物半導体膜から脱離しないように、また、水素、水などの水素を含む不純物が酸化物半
導体膜へ再度混入しないように、酸素、水素、水などの水素を含む不純物に対して遮断効
果（ブロック効果）が高い膜を絶縁層４０７として設けることが好ましい。例えば、水素
、水分などの不純物、及び酸素の両方に対して遮断効果（ブロック効果）が高い酸化アル
ミニウム膜などを用いるとよい。
もちろん、酸化物半導体膜と接する絶縁層を、酸素を多く含む膜として酸素供給し、さら
に酸素を直接酸化物半導体膜に導入して酸素供給する、というように複数の酸素供給方法
を行ってもよい。
また、酸化物半導体膜へ酸素を導入した後、加熱工程を行うことが好ましい。
脱水化又は脱水素化処理として希ガスイオン注入工程及び加熱工程を行った酸化物半導体
膜に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体膜を高純度化、
及び電気的にＩ型（真性）化することができる。
高純度化し、十分な酸素を供給させて電気的にＩ型（真性）化した酸化物半導体膜を有す
るトランジスタは、電気的特性変動が抑制されており、電気的に安定である。
以上のように、安定した電気的特性を有する酸化物半導体を用いた半導体装置を提供する
ことができる。よって、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
（実施の形態５）
実施の形態１乃至４のいずれかで一例を示したトランジスタを用いて表示機能を有する半
導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動
回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成
することができる。
図６（Ａ）において、第１の基板４００１上に設けられた画素部４００２を囲むようにし
て、シール材４００５が設けられ、第２の基板４００６によって封止されている。図６（
Ａ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た走査線駆動回路４００４、信号線駆動回路４００３が実装されている。また別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ
）４０１８ａ、４０１８ｂから供給されている。
図６（Ｂ）（Ｃ）において、第１の基板４００１上に設けられた画素部４００２と、走査
線駆動回路４００４とを囲むようにして、シール材４００５が設けられている。また画素
部４００２と、走査線駆動回路４００４の上に第２の基板４００６が設けられている。よ
って画素部４００２と、走査線駆動回路４００４とは、第１の基板４００１とシール材４
００５と第２の基板４００６とによって、表示素子と共に封止されている。図６（Ｂ）（
Ｃ）においては、第１の基板４００１上のシール材４００５によって囲まれている領域と
は異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成され
た信号線駆動回路４００３が実装されている。図６（Ｂ）（Ｃ）においては、別途形成さ
れた信号線駆動回路４００３と、走査線駆動回路４００４または画素部４００２に与えら
れる各種信号及び電位は、ＦＰＣ４０１８から供給されている。
また図６（Ｂ）（Ｃ）においては、信号線駆動回路４００３を別途形成し、第１の基板４
００１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別
途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを
別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈ
ｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａ
ｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図６（Ａ）は、Ｃ
ＯＧ方法により信号線駆動回路４００３、走査線駆動回路４００４を実装する例であり、
図６（Ｂ）は、ＣＯＧ方法により信号線駆動回路４００３を実装する例であり、図６（Ｃ
）は、ＴＡＢ方法により信号線駆動回路４００３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラ
を含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光
源（照明装置を含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープも
しくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板
が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実
装されたモジュールも全て表示装置に含むものとする。
また第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有して
おり、実施の形態１乃至４のいずれかで一例を示したトランジスタを適用することができ
る。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（
発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって
輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ
Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作
用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図７乃至図９を用いて説明する。図７乃至図９は、図６（
Ｂ）のＭ−Ｎにおける断面図に相当する。
図７乃至図９で示すように、半導体装置は接続端子電極４０１５及び端子電極４０１６を
有しており、接続端子電極４０１５及び端子電極４０１６はＦＰＣ４０１８が有する端子
と異方性導電膜４０１９を介して、電気的に接続されている。
接続端子電極４０１５は、第１の電極層４０３０と同じ導電膜から形成され、端子電極４
０１６は、トランジスタ４０１０、４０１１のソース電極層及びドレイン電極層と同じ導
電膜で形成されている。
また第１の基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４は、
トランジスタを複数有しており、図７乃至図９では、画素部４００２に含まれるトランジ
スタ４０１０と、走査線駆動回路４００４に含まれるトランジスタ４０１１とを例示して
いる。図７では、トランジスタ４０１０、４０１１上には絶縁層４０２０、絶縁層４０２
４が設けられ、図８及び図９ではさらに、絶縁層４０２１が設けられている。なお、絶縁
膜４０２３は下地膜として機能する絶縁膜である。
本実施の形態では、トランジスタ４０１０、トランジスタ４０１１として、実施の形態１
乃至４のいずれかで示したトランジスタを適用することができる。
トランジスタ４０１０及びトランジスタ４０１１において、酸化物半導体膜は、希ガスイ
オンを注入し、加熱工程を行うことによって、水素又は水などの水素を含む不純物を酸化
物半導体膜より意図的に排除し、高純度化された酸化物半導体膜である。
酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導体を構成している元素
（例えば金属元素）と水素との間の結合が切断され、後に行われる加熱工程により不純物
である水素を酸化物半導体膜から脱離させやすくすることができる。さらに、希ガスイオ
ンの注入によって膜中にボイド（欠陥）が形成されるため、結合が切断された水素は、該
ボイドを通じて容易に膜中から脱離することができる。
また、水素の脱離は、酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導
体を構成している元素（例えば金属元素）と水酸基との間の結合も切断されるため、結合
が切断された水素と水酸基が結合し、水として酸化物半導体膜中から脱離する場合もある
。
従って、高純度化された酸化物半導体膜を含むトランジスタ４０１０及びトランジスタ４
０１１は、電気的特性変動が抑制されており、電気的に安定である。よって、図７乃至図
９で示す本実施の形態の半導体装置として信頼性の高い半導体装置を提供することができ
る。
また、本実施の形態では、絶縁層上において駆動回路用のトランジスタ４０１１の酸化物
半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。導電層を
酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後に
おけるトランジスタ４０１１のしきい値電圧の変化量をさらに低減することができる。ま
た、導電層は、電位がトランジスタ４０１１のゲート電極層と同じでもよいし、異なって
いても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位が
ＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタ
を含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有す
る。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気
的な特性が変動することを防止することができる。
画素部４００２に設けられたトランジスタ４０１０は表示素子と電気的に接続し、表示パ
ネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子
を用いることができる。
図７に表示素子として液晶素子を用いた液晶表示装置の例を示す。図７において、表示素
子である液晶素子４０１３は、第１の電極層４０３０、第２の電極層４０３１、及び液晶
層４００８を含む。なお、液晶層４００８を挟持するように配向膜として機能する絶縁膜
４０３２、４０３３が設けられている。第２の電極層４０３１は第２の基板４００６側に
設けられ、第１の電極層４０３０と第２の電極層４０３１とは液晶層４００８を介して積
層する構成となっている。
また４０３５は絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
液晶層４００８の膜厚（セルギャップ）を制御するために設けられている。なお球状のス
ペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液
晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これら
の液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイ
ラルネマチック相、等方相等を示す。
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つで
あり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直
前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善
するために５重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。
ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１ｍｓｅｃ以下と短
く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜
を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こ
される静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減す
ることができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半
導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著し
く変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタ
を有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１
Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細
書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリー
ク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大
きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度の酸化物半導体膜
を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下
、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、オフ状態
における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号
の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よ
って、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果
を奏する。
また、本実施の形態で用いる高純度化された酸化物半導体膜を用いたトランジスタは、比
較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高
速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトラ
ンジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成すること
ができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装
置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素
部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供する
ことができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐ
ｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔ
ｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ
Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂ
ｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉ
ｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑ
ｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した
透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、
例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）
モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード
、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用するこ
とができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方
式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対
して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（
サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイ
ン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射
防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基
板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用
いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いる
ことができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは
赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）
、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、
色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、本発明はカラ
ー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することも
できる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素
子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料
が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機Ｅ
Ｌ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔
がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャ
リア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成
し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このよう
な発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分
類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有
するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−ア
クセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、
さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利
用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明す
る。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透明であればよい。そし
て、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す
上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面
から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用する
ことができる。
図８に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４
５１３は、画素部４００２に設けられたトランジスタ４０１０と電気的に接続している。
なお発光素子４５１３の構成は、第１の電極層４０３０、電界発光層４５１１、第２の電
極層４０３１の積層構造であるが、示した構成に限定されない。発光素子４５１３から取
り出す光の方向などに合わせて、発光素子４５１３の構成は適宜変えることができる。
隔壁４５１０は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂
材料を用い、第１の電極層４０３０上に開口部を形成し、その開口部の側壁が連続した曲
率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５１１は、単数の層で構成されていても、複数の層が積層されるように構成
されていてもどちらでも良い。
発光素子４５１３に酸素、水素、水分、二酸化炭素等が侵入しないように、第２の電極層
４０３１及び隔壁４５１０上に保護膜を形成してもよい。保護膜としては、窒化シリコン
膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４００
１、第２の基板４００６、及びシール材４００５によって封止された空間には充填材４５
１４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガ
スの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材
でパッケージング（封入）することが好ましい。
充填材４５１４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂また
は熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル、ポリイ
ミド、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エ
チレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよ
い。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、
位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよ
い。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により
反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
また、表示装置として、電子インクを駆動させる電子ペーパーを提供することも可能であ
る。電子ペーパーは、電気泳動表示装置（電気泳動ディスプレイ）とも呼ばれており、紙
と同じ読みやすさ、他の表示装置に比べ低消費電力、薄くて軽い形状とすることが可能と
いう利点を有している。
電気泳動表示装置は、様々な形態が考えられ得るが、プラスの電荷を有する第１の粒子と
、マイナスの電荷を有する第２の粒子とを含むマイクロカプセルが溶媒または溶質に複数
分散されたものであり、マイクロカプセルに電界を印加することによって、マイクロカプ
セル中の粒子を互いに反対方向に移動させて一方側に集合した粒子の色のみを表示するも
のである。なお、第１の粒子または第２の粒子は染料を含み、電界がない場合において移
動しないものである。また、第１の粒子の色と第２の粒子の色は異なるもの（無色を含む
）とする。
このように、電気泳動表示装置は、誘電定数の高い物質が高い電界領域に移動する、いわ
ゆる誘電泳動的効果を利用したディスプレイである。
上記マイクロカプセルを溶媒中に分散させたものが電子インクと呼ばれるものであり、こ
の電子インクはガラス、プラスチック、布、紙などの表面に印刷することができる。また
、カラーフィルタや色素を有する粒子を用いることによってカラー表示も可能である。
なお、マイクロカプセル中の第１の粒子および第２の粒子は、導電体材料、絶縁体材料、
半導体材料、磁性材料、液晶材料、強誘電性材料、エレクトロルミネセント材料、エレク
トロクロミック材料、磁気泳動材料から選ばれた一種の材料、またはこれらの複合材料を
用いればよい。
また、電子ペーパーとして、ツイストボール表示方式を用いる表示装置も適用することが
できる。ツイストボール表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用
いる電極層である第１の電極層及び第２の電極層の間に配置し、第１の電極層及び第２の
電極層に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法であ
る。
図９に、半導体装置の一形態としてアクティブマトリクス型の電子ペーパーを示す。図９
の電子ペーパーは、ツイストボール表示方式を用いた表示装置の例である。ツイストボー
ル表示方式とは、白と黒に塗り分けられた球形粒子を表示素子に用いる電極層間に配置し
、電極層間に電位差を生じさせて球形粒子の向きを制御することにより、表示を行う方法
である。
トランジスタ４０１０と接続する第１の電極層４０３０と、第２の基板４００６に設けら
れた第２の電極層４０３１との間には黒色領域４６１５ａ及び白色領域４６１５ｂを有し
、周りに液体で満たされているキャビティ４６１２を含む球形粒子４６１３が設けられて
おり、球形粒子４６１３の周囲は樹脂等の充填材４６１４で充填されている。第２の電極
層４０３１が共通電極（対向電極）に相当する。第２の電極層４０３１は、共通電位線と
電気的に接続される。
なお、図７乃至図９において、第１の基板４００１、第２の基板４００６としては、ガラ
ス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチッ
ク基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓ
ｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）
フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。ま
た、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシート
を用いることもできる。
絶縁層４０２０及び絶縁層４０２４はトランジスタの保護膜として機能する。
また、絶縁層４０２０を、酸素を多く含む膜（例えば酸化シリコン膜、酸化窒化シリコン
膜）とすると、絶縁層４０２０を酸化物半導体膜への酸素の供給源として用いることがで
きる。
絶縁層４０２０、絶縁層４０２４としては、代表的には酸化シリコン膜、酸化窒化シリコ
ン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化ガリウム
膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、又は窒化酸化アルミニ
ウム膜などの無機絶縁膜の単層又は積層を用いることができる。
また、平坦化絶縁膜として機能する絶縁層４０２１は、アクリル、ポリイミド、ベンゾシ
クロブテン系樹脂、ポリアミド、エポキシ等の、耐熱性を有する有機材料を用いることが
できる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂
、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることができる。なお
、これらの材料で形成される絶縁膜を複数積層させることで、絶縁層を形成してもよい。
絶縁層４０２０、絶縁層４０２４、絶縁層４０２１の形成法は、特に限定されず、その材
料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液
滴吐出法（インクジェット法）、スクリーン印刷、オフセット印刷、ドクターナイフ、ロ
ールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素
部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して
透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対
向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び
電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４０３０、第２の電極層４０３１は、酸化タングステンを含むインジウム酸
化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化
物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物
、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材
料を用いることができる。
また、第１の電極層４０３０、第２の電極層４０３１はタングステン（Ｗ）、モリブデン
（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎ
ｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタ
ン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、
又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することがで
きる。
また、第１の電極層４０３０、第２の電極層４０３１として、導電性高分子（導電性ポリ
マーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子として
は、いわゆるπ電子共役系導電性高分子が用いることができる。例えば、ポリアニリンま
たはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若
しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘
導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路
を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１乃至４のいずれかで示したトランジスタを適用することで、様
々な機能を有する半導体装置を提供することができる。
（実施の形態６）
実施の形態１乃至４のいずれかで一例を示したトランジスタを用いて、対象物の情報を読
み取るイメージセンサ機能を有する半導体装置を作製することができる。
図１０（Ａ）に、イメージセンサ機能を有する半導体装置の一例を示す。図１０（Ａ）は
フォトセンサの等価回路であり、図１０（Ｂ）はフォトセンサの一部を示す断面図である
。
フォトダイオード６０２は、一方の電極がフォトダイオードリセット信号線６５８に、他
方の電極がトランジスタ６４０のゲートに電気的に接続されている。トランジスタ６４０
は、ソース又はドレインの一方がフォトセンサ基準信号線６７２に、ソース又はドレイン
の他方がトランジスタ６５６のソース又はドレインの一方に電気的に接続されている。ト
ランジスタ６５６は、ゲートがゲート信号線６５９に、ソース又はドレインの他方がフォ
トセンサ出力信号線６７１に電気的に接続されている。
なお、本明細書における回路図において、酸化物半導体膜を用いるトランジスタと明確に
判明できるように、酸化物半導体膜を用いるトランジスタの記号には「ＯＳ」と記載して
いる。図１０（Ａ）において、トランジスタ６４０、トランジスタ６５６は酸化物半導体
膜を用いるトランジスタである。
図１０（Ｂ）は、フォトセンサにおけるフォトダイオード６０２及びトランジスタ６４０
を示す断面図であり、絶縁表面を有する基板６０１（ＴＦＴ基板）上に、センサとして機
能するフォトダイオード６０２及びトランジスタ６４０が設けられている。フォトダイオ
ード６０２、トランジスタ６４０の上には接着層６０８を用いて基板６１３が設けられて
いる。
トランジスタ６４０上には絶縁層６３１、保護絶縁層６３２、層間絶縁層６３３、層間絶
縁層６３４が設けられている。フォトダイオード６０２は、層間絶縁層６３３上に設けら
れ、層間絶縁層６３３上に形成した電極層６４１と、層間絶縁層６３４上に設けられた電
極層６４２との間に、層間絶縁層６３３側から順に第１半導体層６０６ａ、第２半導体層
６０６ｂ、及び第３半導体層６０６ｃを積層した構造を有している。
電極層６４１は、層間絶縁層６３４に形成された導電層６４３と電気的に接続し、電極層
６４２は電極層６４１を介してゲート電極層６４５と電気的に接続している。ゲート電極
層６４５は、トランジスタ６４０のゲート電極層と電気的に接続しており、フォトダイオ
ード６０２はトランジスタ６４０と電気的に接続している。
ここでは、第１半導体層６０６ａとしてｐ型の導電型を有する半導体層と、第２半導体層
６０６ｂとして高抵抗な半導体層（Ｉ型半導体層）、第３半導体層６０６ｃとしてｎ型の
導電型を有する半導体層を積層するｐｉｎ型のフォトダイオードを例示している。
第１半導体層６０６ａはｐ型半導体層であり、ｐ型を付与する不純物元素を含むアモルフ
ァスシリコン膜により形成することができる。第１半導体層６０６ａの形成には１３族の
不純物元素（例えばボロン（Ｂ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法に
より形成する。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓ
ｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。ま
た、不純物元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入
法を用いて該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等に
より不純物元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。こ
の場合にアモルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、
又はスパッタリング法等を用いればよい。第１半導体層６０６ａの膜厚は１０ｎｍ以上５
０ｎｍ以下となるよう形成することが好ましい。
第２半導体層６０６ｂは、Ｉ型半導体層（真性半導体層）であり、アモルファスシリコン
膜により形成する。第２半導体層６０６ｂの形成には、半導体材料ガスを用いて、アモル
ファスシリコン膜をプラズマＣＶＤ法により形成する。半導体材料ガスとしては、シラン
（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、Ｓ
ｉＣｌ４、ＳｉＦ４等を用いてもよい。第２半導体層６０６ｂの形成は、ＬＰＣＶＤ法、
気相成長法、スパッタリング法等により行っても良い。第２半導体層６０６ｂの膜厚は２
００ｎｍ以上１０００ｎｍ以下となるように形成することが好ましい。
第３半導体層６０６ｃは、ｎ型半導体層であり、ｎ型を付与する不純物元素を含むアモル
ファスシリコン膜により形成する。第３半導体層６０６ｃの形成には、１５族の不純物元
素（例えばリン（Ｐ））を含む半導体材料ガスを用いて、プラズマＣＶＤ法により形成す
る。半導体材料ガスとしてはシラン（ＳｉＨ４）を用いればよい。または、Ｓｉ２Ｈ６、
ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、ＳｉＦ４等を用いてもよい。また、不純物
元素を含まないアモルファスシリコン膜を形成した後に、拡散法やイオン注入法を用いて
該アモルファスシリコン膜に不純物元素を導入してもよい。イオン注入法等により不純物
元素を導入した後に加熱等を行うことで、不純物元素を拡散させるとよい。この場合にア
モルファスシリコン膜を形成する方法としては、ＬＰＣＶＤ法、気相成長法、又はスパッ
タリング法等を用いればよい。第３半導体層６０６ｃの膜厚は２０ｎｍ以上２００ｎｍ以
下となるよう形成することが好ましい。
また、第１半導体層６０６ａ、第２半導体層６０６ｂ、及び第３半導体層６０６ｃは、ア
モルファス半導体ではなく、多結晶半導体を用いて形成してもよいし、微結晶（セミアモ
ルファス（Ｓｅｍｉ Ａｍｏｒｐｈｏｕｓ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ：ＳＡＳ））半
導体を用いて形成してもよい。
微結晶半導体は、ギブスの自由エネルギーを考慮すれば非晶質と単結晶の中間的な準安定
状態に属するものである。すなわち、自由エネルギー的に安定な第３の状態を有する半導
体であって、短距離秩序を持ち格子歪みを有する。柱状または針状結晶が基板表面に対し
て法線方向に成長している。微結晶半導体の代表例である微結晶シリコンは、そのラマン
スペクトルが単結晶シリコンを示す５２０ｃｍ−１よりも低波数側に、シフトしている。
即ち、単結晶シリコンを示す５２０ｃｍ−１とアモルファスシリコンを示す４８０ｃｍ−
１の間に微結晶シリコンのラマンスペクトルのピークがある。また、未結合手（ダングリ
ングボンド）を終端するため水素またはハロゲンを少なくとも１原子％またはそれ以上含
ませている。さらに、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ま
せて格子歪みをさらに助長させることで、安定性が増し良好な微結晶半導体膜が得られる
。
この微結晶半導体膜は、周波数が数十ＭＨｚ〜数百ＭＨｚの高周波プラズマＣＶＤ法、ま
たは周波数が１ＧＨｚ以上のマイクロ波プラズマＣＶＤ装置により形成することができる
。代表的には、ＳｉＨ４、Ｓｉ２Ｈ６、ＳｉＨ２Ｃｌ２、ＳｉＨＣｌ３、ＳｉＣｌ４、Ｓ
ｉＦ４などの水素化珪素を水素で希釈して形成することができる。また、水素化珪素及び
水素に加え、ヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種または複数種の
希ガス元素で希釈して微結晶半導体膜を形成することができる。これらのときの水素化珪
素に対して水素の流量比を５倍以上２００倍以下、好ましくは５０倍以上１５０倍以下、
更に好ましくは１００倍とする。さらには、シリコンを含む気体中に、ＣＨ４、Ｃ２Ｈ６
等の炭化物気体、ＧｅＨ４、ＧｅＦ４等のゲルマニウム化気体、Ｆ２等を混入させてもよ
い。
また、光電効果で発生した正孔の移動度は電子の移動度に比べて小さいため、ｐｉｎ型の
フォトダイオードはｐ型の半導体層側を受光面とする方がよい特性を示す。ここでは、ｐ
ｉｎ型のフォトダイオードが形成されている基板６０１の面からフォトダイオード６０２
が受ける光を電気信号に変換する例を示す。また、受光面とした半導体層側とは逆の導電
型を有する半導体層側からの光は外乱光となるため、電極層は遮光性を有する導電膜を用
いるとよい。また、ｎ型の半導体層側を受光面として用いることもできる。
絶縁層６３１、保護絶縁層６３２、層間絶縁層６３３、層間絶縁層６３４としては、絶縁
性材料を用いて、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディ
ップ、スプレー塗布、液滴吐出法（インクジェット法）、スクリーン印刷、オフセット印
刷、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いて形
成することができる。
絶縁層６３１としては、酸化シリコン層、酸化窒化シリコン層、酸化アルミニウム層、又
は酸化窒化アルミニウム層などの酸化物絶縁層の単層、又は積層を用いることができる。
保護絶縁層６３２としては、窒化シリコン層、窒化酸化シリコン層、窒化アルミニウム層
、又は窒化酸化アルミニウム層などの窒化物絶縁層の単層、又は積層を用いることができ
る。またμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高
い高品質な絶縁層を形成できるので好ましい。
層間絶縁層６３３、６３４としては、表面凹凸を低減するため平坦化絶縁膜として機能す
る絶縁層が好ましい。層間絶縁層６３３、６３４としては、例えばポリイミド、アクリル
樹脂、ベンゾシクロブテン系樹脂、ポリアミド、エポキシ樹脂等の、耐熱性を有する有機
絶縁材料を用いることができる。また上記有機絶縁材料の他に、低誘電率材料（ｌｏｗ−
ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等
の単層、又は積層を用いることができる。
フォトダイオード６０２に入射する光を検出することによって、被検出物の情報を読み取
ることができる。なお、被検出物の情報を読み取る際にバックライトなどの光源を用いる
ことができる。
トランジスタ６４０として、実施の形態１乃至４で一例を示したトランジスタを用いるこ
とができる。
トランジスタ６４０において、酸化物半導体膜は、希ガスイオンを注入し、加熱工程を行
うことによって、水素又は水などの水素を含む不純物を酸化物半導体膜より意図的に排除
し、高純度化された酸化物半導体膜である。
酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導体を構成している元素
（例えば金属元素）と水素との間の結合が切断され、後に行われる加熱工程により不純物
である水素を酸化物半導体膜から脱離させやすくすることができる。さらに、希ガスイオ
ンの注入によって膜中にボイド（欠陥）が形成されるため、結合が切断された水素は、該
ボイドを通じて容易に膜中から脱離することができる。
また、水素の脱離は、酸化物半導体膜に希ガスイオンを注入することにより、酸化物半導
体を構成している元素（例えば金属元素）と水酸基との間の結合も切断されるため、結合
が切断された水素と水酸基が結合し、水として酸化物半導体膜中から脱離する場合もある
。
従って、高純度化された酸化物半導体膜を含むトランジスタ６４０は、電気的特性変動が
抑制されており、電気的に安定である。よって、本実施の形態の半導体装置として信頼性
の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
（実施の形態７）
実施の形態１乃至４のいずれかで一例を示したトランジスタは、複数のトランジスタを積
層する集積回路を有する半導体装置に好適に用いることができる。本実施の形態では、半
導体装置の一例として、記憶媒体（メモリ素子）の例を示す。
本実施の形態では、単結晶半導体基板に作製された第１のトランジスタであるトランジス
タ１４０と絶縁層を介してトランジスタ１４０の上方に半導体膜を用いて作製された第２
のトランジスタであるトランジスタ１６２を含む半導体装置を作製する。実施の形態１乃
至４のいずれかで一例を示したトランジスタは、トランジスタ１６２に好適に用いること
ができる。
積層するトランジスタ１４０、トランジスタ１６２の半導体材料、及び構造は、同一でも
よいし異なっていてもよい。本実施の形態では、記憶媒体（メモリ素子）の回路に好適な
材料及び構造のトランジスタをそれぞれ用いる例である。
図５は、半導体装置の構成の一例である。図５（Ａ）には、半導体装置の断面を、図５（
Ｂ）には、半導体装置の平面を、それぞれ示す。ここで、図５（Ａ）は、図５（Ｂ）のＣ
１−Ｃ２およびＤ１−Ｄ２における断面に相当する。また、図５（Ｃ）には、上記半導体
装置をメモリ素子として用いる場合の回路図の一例を示す。図５（Ａ）および図５（Ｂ）
に示される半導体装置は、下部に第１の半導体材料を用いたトランジスタ１４０を有し、
上部に第２の半導体材料を用いたトランジスタ１６２を有する。本実施の形態では、第１
の半導体材料を酸化物半導体以外の半導体材料とし、第２の半導体材料を酸化物半導体と
する。酸化物半導体以外の半導体材料としては、例えば、シリコン、ゲルマニウム、シリ
コンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半
導体を用いるのが好ましい。他に、有機半導体材料などを用いてもよい。このような半導
体材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いた
トランジスタは、その特性により長時間の電荷保持を可能とする。
図５における半導体装置の作製方法を図５（Ａ）及び図５（Ｂ）を用いて説明する。
トランジスタ１４０は、半導体材料（例えば、シリコンなど）を含む基板１８５に設けら
れたチャネル形成領域１１６と、チャネル形成領域１１６を挟むように設けられた不純物
領域１２０と、不純物領域１２０に接する金属化合物領域１２４と、チャネル形成領域１
１６上に設けられたゲート絶縁層１０８と、ゲート絶縁層１０８上に設けられたゲート電
極１１０とを有する。
半導体材料を含む基板１８５は、シリコンや炭化シリコンなどの単結晶半導体基板、多結
晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用す
ることができる。なお、一般に「ＳＯＩ基板」は、絶縁表面上にシリコン半導体層が設け
られた構成の基板をいうが、本明細書等においては、絶縁表面上にシリコン以外の材料か
らなる半導体層が設けられた構成の基板も含む。つまり、「ＳＯＩ基板」が有する半導体
層は、シリコン半導体層に限定されない。また、ＳＯＩ基板には、ガラス基板などの絶縁
基板上に絶縁層を介して半導体層が設けられた構成のものが含まれるものとする。
ＳＯＩ基板の作製方法としては、鏡面研磨ウェハーに酸素イオンを注入した後、高温加熱
することにより、表面から一定の深さに酸化層を形成させるとともに、表面層に生じた欠
陥を消滅させて作る方法、水素イオン照射により形成された微小ボイドの熱処理による成
長を利用して半導体基板を劈開する方法や、絶縁表面上に結晶成長により単結晶半導体層
を形成する方法等を用いることができる。
例えば、単結晶半導体基板の一つの面からイオンを添加して、単結晶半導体基板の一つの
面から一定の深さに脆弱化層を形成し、単結晶半導体基板の一つの面上、又は素子基板上
のどちらか一方に絶縁層を形成する。単結晶半導体基板と素子基板を、絶縁層を挟んで重
ね合わせた状態で、脆弱化層に亀裂を生じさせ、単結晶半導体基板を脆弱化層で分離する
熱処理を行い、単結晶半導体基板より半導体層として単結晶半導体層を素子基板上に形成
する。上記方法を用いて作製されたＳＯＩ基板も好適に用いることができる。
基板１８５上にはトランジスタ１４０を囲むように素子分離絶縁層１０６が設けられてい
る。なお、高集積化を実現するためには、図５（Ａ）に示すようにトランジスタ１４０が
サイドウォール絶縁層を有しない構成とすることが望ましい。一方で、トランジスタ１４
０の特性を重視する場合には、ゲート電極１１０の側面にサイドウォール絶縁層を設け、
不純物濃度が異なる領域を含む不純物領域１２０を設けても良い。
単結晶半導体基板を用いたトランジスタ１４０は、高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。
トランジスタ１４０を覆うように絶縁層を２層形成する。トランジスタ１６２および容量
素子１６４の形成前の処理として、該絶縁層２層にＣＭＰ処理を施して、平坦化した絶縁
層１２８、絶縁層１３０を形成し、同時にゲート電極１１０の上面を露出させる。
絶縁層１２８、絶縁層１３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化
アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化
酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁
層１２８、及び絶縁層１３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成
することができる。
また、ポリイミド、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いるこ
とができる。また上記有機材料の他に、低誘電率材料（ｌｏｗ−ｋ材料）等を用いること
ができる。有機材料を用いる場合、スピンコート法、印刷法などの湿式法によって絶縁層
１２８、絶縁層１３０を形成してもよい。
本実施の形態では、絶縁層１２８としてスパッタリング法により膜厚５０ｎｍの酸化窒化
シリコン膜を形成し、絶縁層１３０としてスパッタリング法により膜厚５５０ｎｍの酸化
シリコン膜を形成する。
ＣＭＰ処理により十分に平坦化した絶縁層１３０上に半導体膜を形成する。本実施の形態
では、半導体膜としてＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物ターゲットを用いてスパッタリング
法により成膜した酸化物半導体膜を用いる。
次に実施の形態１で示したように、酸化物半導体膜中に希ガスイオンを注入してから、酸
化物半導体膜に加熱工程を行い、酸化物半導体膜から膜外部へ水素又は水等の不純物を放
出させる。希ガスイオンを注入した酸化物半導体膜に行う加熱工程の温度は、３００℃以
上７００℃以下、又は基板の歪み点未満とする。該加熱工程は、減圧下、窒素雰囲気下、
又は希ガス雰囲気下で行えばよい。
例えば、加熱工程として、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲
気下、４５０℃、１時間の条件で行えばよい。この間、酸化物半導体膜は大気に触れさせ
ず、水や水素の混入が生じないようにする。加熱工程前に酸化物半導体膜に希ガスイオン
を注入しておくことによって、加熱工程中での酸化物半導体膜から膜外部への水素又は水
分の放出がより促進される。
従ってトランジスタにおいて信頼性の悪化を招く水素又は水等の不純物を低減し、十分な
酸素を供給させてＩ型（真性）またはＩ型に限りなく近い酸化物半導体膜を形成すること
で、極めて優れた特性のトランジスタを実現することができる。
次に酸化物半導体膜を選択的にエッチングして半導体層１４４を形成する。
次に、ゲート電極１１０、絶縁層１２８、絶縁層１３０などの上に導電層を形成し、該導
電層を選択的にエッチングして、ソース電極またはドレイン電極１４２ａ、ソース電極ま
たはドレイン電極１４２ｂを形成する。
導電層は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣＶＤ
法を用いて形成することができる。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔ
ａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素や、上述した元素を成分とする合金等を用いること
ができる。Ｍｎ、Ｍｇ、Ｚｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合
わせた材料を用いてもよい。
導電層は、単層構造であっても良いし、２層以上の積層構造としてもよい。例えば、チタ
ン膜や窒化チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウ
ム膜上にチタン膜が積層された２層構造、窒化チタン膜上にチタン膜が積層された２層構
造、チタン膜とアルミニウム膜とチタン膜とが積層された３層構造などが挙げられる。な
お、導電層を、チタン膜や窒化チタン膜の単層構造とする場合には、テーパー形状を有す
るソース電極またはドレイン電極１４２ａ、およびソース電極またはドレイン電極１４２
ｂへの加工が容易であるというメリットがある。
上部のトランジスタ１６２のチャネル長（Ｌ）は、ソース電極またはドレイン電極１４２
ａ、およびソース電極またはドレイン電極１４２ｂの下端部の間隔によって決定される。
なお、チャネル長（Ｌ）が２５ｎｍ未満のトランジスタを形成する場合に用いるマスク形
成の露光を行う際には、数ｎｍ〜数１０ｎｍと波長の短い超紫外線を用いるのが望ましい
。
次に、半導体層１４４に接するゲート絶縁層１４６を形成する。ゲート絶縁層１４６は、
プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン層、窒化シリコン層、
酸化窒化シリコン層、窒化酸化シリコン層、酸化アルミニウム層、窒化アルミニウム層、
酸化窒化アルミニウム層、窒化酸化アルミニウム層、酸化ハフニウム層、又は酸化ガリウ
ム層を単層で又は積層して形成することができる。
次に、ゲート絶縁層１４６上において半導体層１４４と重畳する領域にゲート電極１４８
ａを形成し、ソース電極またはドレイン電極１４２ａと重畳する領域に電極１４８ｂを形
成する。
ゲート絶縁層１４６の形成後には、不活性ガス雰囲気下、または酸素雰囲気下で加熱工程
（第２の加熱工程）を行うのが望ましい。熱処理の温度は、２００℃以上４５０℃以下、
望ましくは２５０℃以上３５０℃以下である。例えば、窒素雰囲気下で２５０℃、１時間
の加熱工程を行えばよい。加熱工程を行うことによって、トランジスタの電気的特性のば
らつきを軽減することができる。また、ゲート絶縁層１４６が酸素を含む膜として、半導
体層１４４に酸素を供給し、該半導体層１４４の酸素欠損を補償して、Ｉ型（真性）また
はＩ型に限りなく近い酸化物半導体膜を形成することもできる。
上述のように、希ガスイオンの注入された酸化物半導体膜への加熱工程を行うことによっ
て、半導体層１４４を、その主成分以外の不純物が極力含まれないように高純度化するこ
とができる。
ゲート電極１４８ａおよび電極１４８ｂは、ゲート絶縁層１４６上に導電層を形成した後
に、当該導電層を選択的にエッチングすることによって形成することができる。
次に、ゲート絶縁層１４６、ゲート電極１４８ａ、および電極１４８ｂ上に、絶縁層１５
０および絶縁層１５２を形成する。絶縁層１５０および絶縁層１５２は、スパッタリング
法やＣＶＤ法などを用いて形成することができる。また、酸化シリコン、酸化窒化シリコ
ン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機絶縁材料を含む材料を用
いて形成することができる。
次に、ゲート絶縁層１４６、絶縁層１５０、及び絶縁層１５２に、ソース電極またはドレ
イン電極１４２ｂにまで達する開口を形成する。当該開口の形成は、マスクなどを用いた
選択的なエッチングにより行われる。
その後、上記開口にソース電極またはドレイン電極１４２ｂに接する配線１５６を形成す
る。なお、図５（Ａ）及び図５にはソース電極またはドレイン電極１４２ｂと配線１５６
との接続箇所は図示していない。
配線１５６は、スパッタリング法をはじめとするＰＶＤ法や、プラズマＣＶＤ法などのＣ
ＶＤ法を用いて導電層を形成した後、当該導電層をエッチング加工することによって形成
される。また、導電層の材料としては、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素や、上述した元素を成分とする合金等を用いることができる。Ｍｎ、Ｍｇ、Ｚ
ｒ、Ｂｅ、Ｎｄ、Ｓｃのいずれか、またはこれらを複数組み合わせた材料を用いてもよい
。詳細は、ソース電極またはドレイン電極１４２ａなどと同様である。
以上により、高純度化された半導体層１４４を用いたトランジスタ１６２、および容量素
子１６４が完成する。容量素子１６４は、ソース電極またはドレイン電極１４２ａ、半導
体層１４４、ゲート絶縁層１４６、および電極１４８ｂ、で構成される。
なお、図５の容量素子１６４では、半導体層１４４とゲート絶縁層１４６を積層させるこ
とにより、ソース電極またはドレイン電極１４２ａと、電極１４８ｂとの間の絶縁性を十
分に確保することができる。もちろん、十分な容量を確保するために、半導体層１４４を
有しない構成の容量素子１６４を採用しても良い。また、絶縁層を有する構成の容量素子
１６４を採用しても良い。さらに、容量が不要の場合は、容量素子１６４を設けない構成
とすることも可能である。
図５（Ｃ）には、上記半導体装置をメモリ素子として用いる場合の回路図の一例を示す。
図５（Ｃ）において、トランジスタ１６２のソース電極またはドレイン電極の一方と、容
量素子１６４の電極の一方と、トランジスタ１４０のゲート電極と、は電気的に接続され
ている。また、第１の配線（１ｓｔ Ｌｉｎｅ：ソース線とも呼ぶ）とトランジスタ１４
０のソース電極とは、電気的に接続され、第２の配線（２ｎｄ Ｌｉｎｅ：ビット線とも
呼ぶ）とトランジスタ１４０のドレイン電極とは、電気的に接続されている。また、第３
の配線（３ｒｄ Ｌｉｎｅ：第１の信号線とも呼ぶ）とトランジスタ１６２のソース電極
またはドレイン電極の他方とは、電気的に接続され、第４の配線（４ｔｈ Ｌｉｎｅ：第
２の信号線とも呼ぶ）と、トランジスタ１６２のゲート電極とは、電気的に接続されてい
る。そして、第５の配線（５ｔｈ Ｌｉｎｅ：ワード線とも呼ぶ）と、容量素子１６４の
電極の他方は電気的に接続されている。
酸化物半導体を用いたトランジスタ１６２は、オフ電流が極めて小さいという特徴を有し
ているため、トランジスタ１６２をオフ状態とすることで、トランジスタ１６２のソース
電極またはドレイン電極の一方と、容量素子１６４の電極の一方と、トランジスタ１４０
のゲート電極とが電気的に接続されたノード（以下、ノードＦＧ）の電位を極めて長時間
にわたって保持することが可能である。そして、容量素子１６４を有することにより、ノ
ードＦＧに与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易
になる。
半導体装置に情報を記憶させる場合（書き込み）は、まず、第４の配線の電位を、トラン
ジスタ１６２がオン状態となる電位にして、トランジスタ１６２をオン状態とする。これ
により、第３の配線の電位が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄積
される。ここでは、異なる二つの電位レベルを与える電荷（以下、ロー（Ｌｏｗ）レベル
電荷、ハイ（Ｈｉｇｈ）レベル電荷という）のいずれかが与えられるものとする。その後
、第４の配線の電位を、トランジスタ１６２がオフ状態となる電位にして、トランジスタ
１６２をオフ状態とすることにより、ノードＦＧが浮遊状態となるため、ノードＦＧには
所定の電荷が保持されたままの状態となる。以上のように、ノードＦＧに所定量の電荷を
蓄積及び保持させることで、メモリセルに情報を記憶させることができる。
トランジスタ１６２のオフ電流は極めて小さいため、ノードＦＧに供給された電荷は長時
間にわたって保持される。したがって、リフレッシュ動作が不要となるか、または、リフ
レッシュ動作の頻度を極めて低くすることが可能となり、消費電力を十分に低減すること
ができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持する
ことが可能である。
記憶された情報を読み出す場合（読み出し）は、第１の配線に所定の電位（定電位）を与
えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、ノードＦＧに保持さ
れた電荷量に応じて、トランジスタ１４０は異なる状態をとる。一般に、トランジスタ１
４０をｎチャネル型とすると、ノードＦＧにＨｉｇｈレベル電荷が保持されている場合の
トランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｈは、ノードＦＧにＬｏｗレベル電荷が
保持されている場合のトランジスタ１４０の見かけのしきい値Ｖｔｈ＿Ｌより低くなるた
めである。ここで、見かけのしきい値とは、トランジスタ１４０を「オン状態」とするた
めに必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶｔｈ
＿ＨとＶｔｈ＿Ｌの中間の電位Ｖ０とすることにより、ノードＦＧに保持された電荷を判
別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、
第５の配線の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ１４０は「オン状態」
となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ０（＜Ｖｔ
ｈ＿Ｌ）となっても、トランジスタ１４０は「オフ状態」のままである。このため、第５
の配線の電位を制御して、トランジスタ１４０のオン状態またはオフ状態を読み出す（第
２の配線の電位を読み出す）ことで、記憶された情報を読み出すことができる。
また、記憶させた情報を書き換える場合においては、上記の書き込みによって所定量の電
荷を保持したノードＦＧに、新たな電位を供給することで、ノードＦＧに新たな情報に係
る電荷を保持させる。具体的には、第４の配線の電位を、トランジスタ１６２がオン状態
となる電位にして、トランジスタ１６２をオン状態とする。これにより、第３の配線の電
位（新たな情報に係る電位）が、ノードＦＧに供給され、ノードＦＧに所定量の電荷が蓄
積される。その後、第４の配線の電位をトランジスタ１６２がオフ状態となる電位にして
、トランジスタ１６２をオフ状態とすることにより、ノードＦＧには、新たな情報に係る
電荷が保持された状態となる。すなわち、ノードＦＧに第１の書き込みによって所定量の
電荷が保持された状態で、第１の書き込みと同様の動作（第２の書き込み）を行うことで
、記憶させた情報を上書きすることが可能である。
本実施の形態で示すトランジスタ１６２は、高純度化され、十分な酸素が供給され、真性
化された酸化物半導体膜を半導体層１４４に用いることで、トランジスタ１６２のオフ電
流を十分に低減することができる。そして、このようなトランジスタを用いることで、極
めて長期にわたり記憶内容を保持することが可能な半導体装置が得られる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適
宜組み合わせて用いることができる。
（実施の形態８）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用すること
ができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン
受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメ
ラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう
）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機など
が挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説
明する。
図１１（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００
２、表示部３００３、キーボード３００４などによって構成されている。実施の形態１乃
至７のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高
いノート型のパーソナルコンピュータとすることができる。
図１１（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、
外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用
の付属品としてスタイラス３０２２がある。実施の形態１乃至７のいずれかで示した半導
体装置を表示部３０２３に適用することにより、より信頼性の高い携帯情報端末（ＰＤＡ
）とすることができる。
図１１（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１およ
び筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸
部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことがで
きる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み
込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成として
もよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とするこ
とで、例えば右側の表示部（図１１（Ｃ）では表示部２７０５）に文章を表示し、左側の
表示部（図１１（Ｃ）では表示部２７０７）に画像を表示することができる。実施の形態
１乃至７のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用するこ
とにより、信頼性の高い電子書籍とすることができる。表示部２７０５として半透過型、
又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため
、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしても
よい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利
点がある。
また、図１１（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、
筐体２７０１において、電源２７２１、操作キー２７２３、スピーカ２７２５などを備え
ている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面
にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏
面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを
備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成と
してもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍
サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能で
ある。
図１１（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成さ
れている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォ
ン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子
２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セ
ル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８
０１内部に内蔵されている。実施の形態１乃至７のいずれかで示した半導体装置を表示パ
ネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図１１（Ｄ）には映像表示され
ている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力
される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル
２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能であ
る。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、
録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図
１１（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部
メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応でき
る。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであっても
よい。
図１１（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、
接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６な
どによって構成されている。実施の形態１乃至７のいずれかで示した半導体装置を表示部
（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビ
デオカメラとすることができる。
図１１（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６
０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示すること
が可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を
示している。実施の形態１乃至７のいずれかで示した半導体装置を表示部９６０３に適用
することにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作
機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する
情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般
のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信
ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者
と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能
である。
本実施例では、開示する発明に係る半導体装置の作製方法における、希ガスイオンの注入
工程及び加熱工程による酸化物半導体膜の脱水素化処理の効果を実験により評価した。図
１２及び図１３に結果を示す。評価方法としては、二次イオン質量分析法（ＳＩＭＳ：Ｓ
ｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた。
まず、シリコン基板上にスパッタリング法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜を膜厚３００ｎ
ｍ形成し、イオン注入法によりＩｎ−Ｇａ−Ｚｎ−Ｏ膜に水素イオンを注入した。水素イ
オンの注入条件は加速電圧２２ｋＶ、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２とした。
Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜の成膜条件は、組成比としてＩｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝
１：１：１［ｍｏｌ比］の酸化物ターゲットを用い、シリコン基板とターゲットとの間の
距離を６０ｍｍ、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（ア
ルゴン流量３０ｓｃｃｍ：酸素流量１５ｓｃｃｍ）雰囲気下、基板温度２００℃とした。
試料としては、水素が注入されたＩｎ−Ｇａ−Ｚｎ−Ｏ膜、水素が注入されたＩｎ−Ｇａ
−Ｚｎ−Ｏ膜に加熱（４５０℃、又は６５０℃）工程のみ行った膜、水素が注入されたＩ
ｎ−Ｇａ−Ｚｎ−Ｏ膜にアルゴンイオンをイオン注入法により注入し、さらに加熱（４５
０℃、又は６５０℃）工程を行った膜を作製した。なお、アルゴンイオンの注入条件は加
速電圧１００ｋＶ、ドーズ量を１×１０１６ｉｏｎｓ／ｃｍ２とした。該ドーズ量及び注
入条件であると、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜における注入されたアルゴンの濃度のピークを
１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下とすることが
できる。また、加熱工程は、４５０℃又は６５０℃、窒素雰囲気下で１時間行った。
各試料をＳＩＭＳ分析し、各試料のＨ元素の濃度を測定した。図１２に加熱工程及びアル
ゴンイオン注入工程なしの膜（点線）、４５０℃加熱工程のみありの膜（細い実線）、ア
ルゴンイオン注入工程及び４５０℃加熱工程ありの膜（太い実線）のＳＩＭＳによるＨ元
素の濃度プロファイルを示す。また、図１３に加熱工程及びアルゴンイオン注入工程なし
の膜（点線）、６５０℃加熱工程のみありの膜（細い実線）、アルゴンイオン注入工程及
び６５０℃加熱工程ありの膜（太い実線）のＳＩＭＳによるＨ元素の濃度プロファイルを
示す。
図１２及び図１３において、アルゴンイオンを注入し、かつ注入後加熱工程を行った膜は
、加熱工程及びアルゴンイオン注入なしの膜及び加熱工程だけの膜と比較して、水素濃度
が一番低い。よって、アルゴンイオンの注入工程及び加熱工程によりＩｎ−Ｇａ−Ｚｎ−
Ｏ膜中の水素が排除され、効率よく脱水素化処理ができたことがわかった。
以上のことから、酸化物半導体膜の脱水素化処理において、該酸化物半導体膜に希ガスイ
オンの注入工程を行い、注入工程後加熱工程を行うことで、酸化物半導体膜は効率よく脱
水素化処理され、より高純度化できることが確認できた。
高純度化した酸化物半導体膜を用いることで、トランジスタの電気的特性変動を抑制でき
、電気的に安定とすることができる。また、電気特性が良好で信頼性のよいトランジスタ
を有する半導体装置を作製することができる。

Claims (6)

  1. 絶縁層と、
    前記絶縁層と接する領域を有する、酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、を有し、
    前記絶縁層は、前記酸化物半導体膜へ酸素を供給する機能を有し、
    前記酸化物半導体膜に、希ガスを添加して、前記酸化物半導体膜にボイドを形成し、
    前記ボイドが形成された酸化物半導体膜へ加熱処理を行って、前記酸化物半導体膜から水素を低減させることを特徴とする半導体装置の作製方法。
  2. 絶縁層と、
    前記絶縁層と接する領域を有する、酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、を有し、
    前記絶縁層は、前記酸化物半導体膜へ酸素を供給する機能を有し、
    前記酸化物半導体膜に、希ガスを添加して、前記酸化物半導体膜に欠陥を形成し、
    前記欠陥が形成された酸化物半導体膜へ加熱処理を行って、前記酸化物半導体膜から水素を低減させることを特徴とする半導体装置の作製方法。
  3. 絶縁層と、
    前記絶縁層と接する領域を有する、酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、を有し、
    前記絶縁層は、前記酸化物半導体膜へ酸素を供給する機能を有し、
    前記酸化物半導体膜に、希ガスを添加して、前記酸化物半導体膜にボイドを形成し、
    前記ボイドが形成された酸化物半導体膜へ、第１の加熱処理を行って、前記酸化物半導体膜から水素を低減させ、
    前記水素が低減された酸化物半導体膜へ、第２の加熱処理を行って、前記絶縁層から、前記水素が低減された酸化物半導体膜へ酸素を供給することを特徴とする半導体装置の作製方法。
  4. 絶縁層と、
    前記絶縁層と接する領域を有する、酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記酸化物半導体膜上の、ゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、を有し、
    前記絶縁層は、前記酸化物半導体膜へ酸素を供給する機能を有し、
    前記酸化物半導体膜に、希ガスを添加して、前記酸化物半導体膜に欠陥を形成し、
    前記欠陥が形成された酸化物半導体膜へ、第１の加熱処理を行って、前記酸化物半導体膜から水素を低減させ、
    前記水素が低減された酸化物半導体膜へ、第２の加熱処理を行って、前記絶縁層から、前記水素が低減された酸化物半導体膜へ酸素を供給することを特徴とする半導体装置の作製方法。
  5. 絶縁層と、
    前記絶縁層と接する領域を有する、酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、を有し、
    前記絶縁層は、前記酸化物半導体膜へ酸素を供給する機能を有し、
    前記酸化物半導体膜は、ボイドを有し、
    前記酸化物半導体膜の希ガス濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下のピーク値を有することを特徴とする半導体装置。
  6. 絶縁層と、
    前記絶縁層と接する領域を有する、酸化物半導体膜と、
    前記酸化物半導体膜と電気的に接続された、ソース電極と、
    前記酸化物半導体膜と電気的に接続された、ドレイン電極と、
    前記酸化物半導体膜上のゲート絶縁膜と、
    前記ゲート絶縁膜上の、ゲート電極と、を有し、
    前記絶縁層は、前記酸化物半導体膜へ酸素を供給する機能を有し、
    前記酸化物半導体膜は、欠陥を有し、
    前記酸化物半導体膜の希ガス濃度は、１×１０１９ａｔｏｍｓ／ｃｍ３以上３×１０２２ａｔｏｍｓ／ｃｍ３以下のピーク値を有することを特徴とする半導体装置。
JP2015126250A 2011-03-23 2015-06-24 半導体装置の作製方法、及び半導体装置 Withdrawn JP2015213181A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015126250A JP2015213181A (ja) 2011-03-23 2015-06-24 半導体装置の作製方法、及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011063976 2011-03-23
JP2011063976 2011-03-23
JP2015126250A JP2015213181A (ja) 2011-03-23 2015-06-24 半導体装置の作製方法、及び半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2012063019A Division JP5770130B2 (ja) 2011-03-23 2012-03-21 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017097870A Division JP6473773B2 (ja) 2011-03-23 2017-05-17 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JP2015213181A true JP2015213181A (ja) 2015-11-26

Family

ID=46877676

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012063019A Expired - Fee Related JP5770130B2 (ja) 2011-03-23 2012-03-21 半導体装置の作製方法
JP2015126250A Withdrawn JP2015213181A (ja) 2011-03-23 2015-06-24 半導体装置の作製方法、及び半導体装置
JP2017097870A Expired - Fee Related JP6473773B2 (ja) 2011-03-23 2017-05-17 半導体装置の作製方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2012063019A Expired - Fee Related JP5770130B2 (ja) 2011-03-23 2012-03-21 半導体装置の作製方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017097870A Expired - Fee Related JP6473773B2 (ja) 2011-03-23 2017-05-17 半導体装置の作製方法

Country Status (3)

Country Link
US (1) US8859330B2 (ja)
JP (3) JP5770130B2 (ja)
KR (1) KR101971289B1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6059566B2 (ja) * 2012-04-13 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6143423B2 (ja) * 2012-04-16 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の製造方法
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6325953B2 (ja) * 2014-09-16 2018-05-16 株式会社東芝 半導体装置の製造方法
KR102219504B1 (ko) 2015-03-18 2021-02-25 한국전자통신연구원 전계 효과 전력 전자 소자 및 그의 제조 방법
US10043917B2 (en) * 2016-03-03 2018-08-07 United Microelectronics Corp. Oxide semiconductor device and method of manufacturing the same
CN106972063B (zh) * 2017-03-20 2019-07-02 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制作方法
CN106971944A (zh) * 2017-05-22 2017-07-21 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管的制备方法及其结构
CN107946366A (zh) * 2017-11-06 2018-04-20 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及阵列基板的制备方法
CN109411531B (zh) * 2018-10-18 2022-04-19 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板、显示装置
TW202038326A (zh) * 2019-01-11 2020-10-16 日商索尼半導體解決方案公司 氧化物半導體膜之蝕刻方法
CN112490126B (zh) * 2019-09-12 2023-03-31 夏泰鑫半导体(青岛)有限公司 晶体管及其制备方法
WO2023234165A1 (ja) * 2022-05-31 2023-12-07 出光興産株式会社 積層構造及び薄膜トランジスタ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340377A (ja) * 2004-05-25 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2009164393A (ja) * 2008-01-08 2009-07-23 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010272663A (ja) * 2009-05-21 2010-12-02 Sony Corp 薄膜トランジスタ、表示装置、および電子機器
JP2011029627A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011049550A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH06196704A (ja) * 1992-09-25 1994-07-15 Sharp Corp 薄膜半導体装置
JP2530990B2 (ja) * 1992-10-15 1996-09-04 富士通株式会社 薄膜トランジスタ・マトリクスの製造方法
US5510277A (en) * 1994-06-29 1996-04-23 At&T Corp. Surface treatment for silicon substrates
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3015738B2 (ja) * 1995-06-21 2000-03-06 三洋電機株式会社 半導体装置の製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US5770517A (en) * 1997-03-21 1998-06-23 Advanced Micro Devices, Inc. Semiconductor fabrication employing copper plug formation within a contact area
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP4627843B2 (ja) * 1999-07-22 2011-02-09 株式会社半導体エネルギー研究所 半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
DE10261307B4 (de) * 2002-12-27 2010-11-11 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100998527B1 (ko) 2004-11-10 2010-12-07 고쿠리츠다이가쿠호진 토쿄고교 다이가꾸 비정질 산화물 및 전계 효과 트랜지스터
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5118812B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
CN101356652B (zh) * 2006-06-02 2012-04-18 日本财团法人高知县产业振兴中心 包括由氧化锌构成的氧化物半导体薄膜层的半导体器件及其制造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008153416A (ja) * 2006-12-18 2008-07-03 Hitachi Displays Ltd 表示装置とその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5049659B2 (ja) * 2007-06-11 2012-10-17 昭和電工株式会社 Ｉｉｉ族窒化物半導体の製造方法、ｉｉｉ族窒化物半導体発光素子の製造方法、及びｉｉｉ族窒化物半導体発光素子、並びにランプ
KR101270174B1 (ko) * 2007-12-03 2013-05-31 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2457256B1 (en) * 2009-07-18 2020-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
WO2011058913A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8643008B2 (en) * 2011-07-22 2014-02-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005340377A (ja) * 2004-05-25 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び半導体装置
JP2007073558A (ja) * 2005-09-02 2007-03-22 Kochi Prefecture Sangyo Shinko Center 薄膜トランジスタの製法
JP2008042088A (ja) * 2006-08-09 2008-02-21 Nec Corp 薄膜デバイス及びその製造方法
JP2009164393A (ja) * 2008-01-08 2009-07-23 Canon Inc アモルファス酸化物及び電界効果型トランジスタ
JP2010003822A (ja) * 2008-06-19 2010-01-07 Idemitsu Kosan Co Ltd 薄膜トランジスタおよびその製造方法
JP2010080947A (ja) * 2008-09-01 2010-04-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2010272663A (ja) * 2009-05-21 2010-12-02 Sony Corp 薄膜トランジスタ、表示装置、および電子機器
JP2011029627A (ja) * 2009-06-30 2011-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011049550A (ja) * 2009-07-31 2011-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
JP6473773B2 (ja) 2019-02-20
KR101971289B1 (ko) 2019-04-22
JP5770130B2 (ja) 2015-08-26
US8859330B2 (en) 2014-10-14
KR20120109374A (ko) 2012-10-08
US20120244658A1 (en) 2012-09-27
JP2012212880A (ja) 2012-11-01
JP2017139500A (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
JP6511121B2 (ja) 記憶媒体の作製方法
JP6473773B2 (ja) 半導体装置の作製方法
JP6268244B2 (ja) 半導体装置の作製方法
JP6393378B2 (ja) 半導体装置の作製方法
JP6342053B2 (ja) 半導体装置の作製方法
JP6310978B2 (ja) 半導体装置の作製方法
JP6239022B2 (ja) 半導体装置の作製方法
JP5128001B2 (ja) 半導体装置の作製方法
JP5981753B2 (ja) 半導体装置の作製方法
JP2018098519A (ja) 半導体装置
JP2017034263A (ja) 半導体装置の作製方法
JP2016119488A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160711

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160912

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170307

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20170523