JP2008153416A - 表示装置とその製造方法 - Google Patents
表示装置とその製造方法 Download PDFInfo
- Publication number
- JP2008153416A JP2008153416A JP2006339462A JP2006339462A JP2008153416A JP 2008153416 A JP2008153416 A JP 2008153416A JP 2006339462 A JP2006339462 A JP 2006339462A JP 2006339462 A JP2006339462 A JP 2006339462A JP 2008153416 A JP2008153416 A JP 2008153416A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- display device
- edge portion
- active layer
- island
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 239000010408 film Substances 0.000 claims abstract description 49
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000010409 thin film Substances 0.000 claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 5
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 5
- 239000010703 silicon Substances 0.000 claims abstract description 5
- 238000000034 method Methods 0.000 claims description 28
- 238000002513 implantation Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical group [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 6
- 230000007547 defect Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 3
- 238000004380 ashing Methods 0.000 claims description 2
- 229920005591 polysilicon Polymers 0.000 abstract description 22
- 230000000694 effects Effects 0.000 abstract description 3
- 239000013081 microcrystal Substances 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 39
- 238000010586 diagram Methods 0.000 description 27
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002542 deteriorative effect Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
Abstract
【課題】チャネルエッジ部の薄膜トランジスタの特性におけるハンプに起因する回路動作の不良やリーク不良を抑制して、高品質の画像表示を可能とする。
【解決手段】チャネル層となるポリシリコン層３０１のエッジ部３０２は、非結晶領域又は微結晶領域となる。チャネルエッジ部３０２のシリコン半導体膜が微結晶又は非結晶状態になっているため、電流が極端に少なく、あるいは電流は流れない。これにより、チャネル中央部とチャネルエッジ部とでしきい値電圧Ｖｔｈが異なる特性であっても、薄膜トランジスタ全体の特性には殆ど影響がなく、ハンプに起因する表示不良が回避される。
【選択図】図２６
【解決手段】チャネル層となるポリシリコン層３０１のエッジ部３０２は、非結晶領域又は微結晶領域となる。チャネルエッジ部３０２のシリコン半導体膜が微結晶又は非結晶状態になっているため、電流が極端に少なく、あるいは電流は流れない。これにより、チャネル中央部とチャネルエッジ部とでしきい値電圧Ｖｔｈが異なる特性であっても、薄膜トランジスタ全体の特性には殆ど影響がなく、ハンプに起因する表示不良が回避される。
【選択図】図２６
Description
本発明は、薄膜トランジスタを有する表示装置に係り、特に低温ポリシリコンの半導体膜でチャネルを形成した薄膜トランジスタを具備した基板を用いた表示装置とその製造方法に関する。
例えば、低温ポリシリコン半導体膜で形成した薄膜トランジスタ（ＬＴＰＳ−ＴＦＴ）では、チャネルの中央部とそのエッジ部との電流が流れる場所の違いで、しきい値電圧Ｖｔｈが異なるトランジスタ特性が存在する。これは、主にゲート絶縁膜の膜厚分布に起因している。ＬＴＰＳ−ＴＦＴでは、ゲート絶縁膜（主にＳｉＯ2系が用いられる）をＣＶＤにより成膜するため、下地となるポリシリコン（p―Ｓｉ）層の形状に大きく影響を受け、平坦な部分に比べそのエッジ部（段差部）では成膜のカバレッジ特性から膜厚が薄くなる。
これによって、膜厚の違いからチャネルにかかる電界に違いが生じ、しきい値電圧Ｖｔｈに違いが発生する。チャネルエッジ部はチャネル中央部（平坦部）に比べ、しきい値電圧Ｖｔｈが低くなる（ディプリート方向）になる。このため、ゲート電圧−ドレイン電流特性（Ｖｇ―Ｉｄ特性）においてハンプとなる特異な特性を示す。チャネルエッジ部がディプリート特性を示すため、製品においてリーク等の不良が発生する。
また、チャネルエッジ部とチャネル中央部（平坦部）とでゲート絶縁膜には膜厚差があり、ゲート絶縁膜をインプランテーション工程（以下、インプラ工程と略称する）においてスルー膜として用いた場合、この膜厚差で実効ドーズ量に違いが発生する。よって、前述と同様にチャネルエッジ部とチャネル中央部（平坦部）でしきい値電圧Ｖｔｈが異なり、特性不良となる。
この対策として、チャネルへのドーズ量を増加（エンハンス方向へなるように）する対策が考えられる。しかし、このような対策では、チャネル主要部分（平坦部、中央領域）のしきい値電圧Ｖｔｈがさらにエンハンスするため、オン電流不足などの特性不良が発生する。
図２８は、従来技術のプロセスフローで作製したＬＴＰＳ−ＴＦＴ（ｎ-ＭＯＳ）の説明図で、図２８（ａ）は平面図、図２８（ｂ）は図２８（ａ）のＡ−Ａ’線に沿った断面図である。図２９は、図２８に示すＬＴＰＳ−ＴＦＴを用いて測定したゲート電圧―ドレイン電流（Ｖｇ−Ｉｄ）特性を示す図である。
図２８において、チャネル層であるポリシリコン（p−Ｓｉ）層２０１の上層にゲート絶縁膜２０５を介してゲート電極２０２が形成されている。ポリシリコン層２０１の上層で、ゲート電極２０２を挟んだ位置には、ソース・ドレイン電極となるアルミニウム（Ａｌ）配線２０３が配置され、コンタクトホール２０４でポリシリコン層２０１に接続している。
このような構成とした薄膜トランジスタにおいて、ソース・ドレイン電極となるアルミニウム配線２０３に電圧を印加する。図２８においては、ゲート電極２０２に正電圧を印加した時、チャネルとなるポリシリコン層２０１を矢印の向きにドレイン電流２０６及びドレイン電流２０７が流れるものとする。
チャネル中央部を流れるドレイン電流２０６、チャネルエッジ部を流れるドレイン電流電流２０７ではゲート電極電位に対するトランジスタ特性が異なる。チャネルエッジ部を流れるドレイン電流２０７は、図２８の（ｂ）に示すゲート絶縁膜２０５の膜厚が中央部２０８に比べ薄い部分２０９を流れる。よって、このチャネルエッジ部のトランジスタ特性はチャネル中央部に比べ、チャネルに印加される電界が強くなる。
図２９に示したトランジスタ特性から、チャネルエッジ部はゲート電圧Ｖｇの低い値から電流が流れ出し、チャネルエッジ部にだけ流れる電流に限定されるためゲート電圧Ｖｇに比例した電流増加は見られず、曲線２１１（チャネルエッジ部のトランジスタ特性）に示す特性となる。
一方、チャネル中央部はしきい値電圧Ｖｔｈ制御用のチャネルインプラの効果によってＶｇ＝０Ｖ以上で電流が流れ出し、ゲート電圧Ｖｇに比例してドレイン電流が増加する曲線２１０（チャネル中央部のトランジスタ特性）に示す特性となる。
よって、トランジスタ全体では、そのＶｇ−Ｉｄ特性はチャネル中央部の曲線２１０とチャネルエッジ部の曲線２１１を合わせた曲線２１２（チャネル全体のトランジスタ特性）となる。図２９に示されるトランジスタ全体のＶｇ−Ｉｄ特性である曲線２１２にはチャネルエッジ部のトランジスタ特性に起因したハンプ２１３が現れ、ディプリートしたトタンジスタと同様の特性を示す。このハンプ２１３の電流が回路動作不良やリーク不良の原因となる。
このハンプ対策として、特許文献１、特許文献２では、チャネルエッジ部に高濃度の不純物を注入し、エッジ部のトランジスタ特性を意識的にエンハンス方向にシフトさせる手法を開示する。特許文献１と特許文献２は、インプラ時のマスクをチャネル加工時のレジストを流用するか、あるいは独自にホト工程を追加するという点が異なるが、チャネルエッジ部へ不純物を注入して対策するという点では同じである。
特開２００３−２５８２６２号公報
特開２００３−２７３３６２号公報
チャネルインプラのドーズ量を増加させた場合、チャネルエッジ部のエンハンス方向シフトと同様にチャネル中央部の特性もシフトすることから、オン電流不足による不良などが発生する。その結果、この薄膜トランジスタを用いた表示装置では、表示領域の全域にわたって一様な輝度の画素表示を得ることが難しい。また、ＣＭＯＳ構成の薄膜トランジスタの場合、ｎ型、ｐ型それぞれに極性の違う不純物を注入するため、不純物の打ち分け、及び領域選択のためのホト工程追加など、プロセスが複雑になり、表示装置の製造コストの引き下げを阻害する要因の一つとなっている。
本発明の目的は、チャネルエッジ部のトランジスタ特性に起因したハンプによる薄膜トランジスタの回路動作不良やリーク不良を抑制して、高品質の画像表示を可能とした表示装置とその製造方法を提供することにある。
上記目的を達成するため、本発明の表示装置では、絶縁基板上に形成された薄膜トランジスタに、チャネルエッジ部とチャネル中央部とで結晶性の異なった、あるいはダメージが異なった能動層を有する薄膜トランジスタを用いる。本発明の表示装置の製造方法では、レジストをマスクとしたチャネル層の加工（エッチング）後、そのレジストを流用して能動層のチャネルエッジ部にアルゴン（Ａｒ）等の不純物インプラを行う。Ａｒインプラ等を行うことで、意図的に結晶にダメージを与え、チャネルエッジ部の結晶性を悪化させる。上記工程により、ポリシリコン（p-Si）を更なる微結晶シリコン膜、典型的にはアモルファスシリコン（a-Si）に変質させる。
チャネル中央部に比べ、チャネルエッジ部の結晶性を悪くすることで、あるいはアモルファス化することで、キャリア移動度が低下し、電流が流れ難くなる。これにより、チャネル中央部とチャネルエッジ部とでしきい値電圧Ｖｔｈが異なっている場合でも、チャネルエッジ部には電流が流れないためディプリート及びリーク電流の発生等が抑制される。
チャネル用の能動層の加工に用いたレジストマスクをインプラ用マスクに流用するため、ホトリソ工程を追加することなく、結晶性を悪くするためのインプラ工程の追加だけで対応できる。また、不純物注入によって、チャネルエッジ部のしきい値電圧Ｖｔｈを制御するものでないため、ＣＭＯＳ構成に応用する場合でもインプラ工程、及びホト工程の増加はなく、結晶性を悪化させるインプラ工程追加のみで対応が可能となる。
チャネルエッジ部に電流がながれないため、しきい値電圧Ｖｔｈ制御用のインプラ量はチャネル中央部の特性にのみ注目して決定することできる。そのため、従来のようにチャネルインプラのドーズ量をしきい値電圧Ｖｔｈがディプリートするチャネルエッジ部にあわせる必要が無く、ドーズ量を減らすことが可能である。さらに、チャネル中央部のしきい値電圧Ｖｔｈを最適化することができるため、オン電流低下不良を防止できる。
なお、本発明は、液晶表示装置や有機ＥＬ表示装置、その他の各種表示原理を用いた表示装置に適用できる。
以下、本発明の表示装置を製造プロセスの実施例を参照して説明する。この製造プロセスにより構造も明らかになる。
図１〜図２５は、本発明によるｎ−ＭＯＳトップゲートＴＦＴの製造プロセスのフローを順に説明する図で、トランジスタの配置を９０℃回転させた２種類について断面構造（ａ）、及び一部の平面図（ｂ）を示す。断面図は平面図中のＡ−Ａ'線に沿った部分に相当する。
図１：ガラス基板１０１上にＳｉＮ（窒化シリコン）１０２、ＳｉＯ2（酸化シリコン）１０３、及びアモルファスシリコン（a-Ｓｉ）１０４をプラズマＣＶＤ法により成膜する。熱処理によりアモルファスシリコン（a-Ｓｉ）１０４中の水素を脱離させる。ＳｉＮ（窒化シリコン）１０２とＳｉＯ2（酸化シリコン）１０３は下地膜である。
図２：アモルファスシリコン（a-Ｓｉ）１０４にエキシマレーザ１０５を照射して多結晶化させる。平均結晶粒径は２μｍ前後（１〜３μｍ）である。
図３：ポリシリコン（ｐ‐Ｓｉ）層１０６が形成される。
図４：ポリシリコン（ｐ‐Ｓｉ）層１０６にホト工程を施し、ホトレジスト１０７を配置する。
図５：ドライエッチングによりポリシリコン（ｐ‐Ｓｉ）層１０６を島状に加工する。
図６：ドライエッチング後、アッシング処理１０８等を行いホトレジスト１０７を縮小（後退）させ、ポロシリコン層のエッジ部を露出させる。
図７：レジスト後退後、露出したエッジ部１１０にアルゴンインプラ１０９を用いて結晶にダメージを与える。このダメージではポリシリコンが微結晶化乃至はアモルファス化される。微結晶化した場合の平均粒径は〜数１００ｎｍである。
図８：ホトレジストを除去後の加工されたポリシリコン層のパターンは、中央部分がポリシリコン（ｐ‐Ｓｉ）層１０６のままで、エッジ部１１０にはインプラダメージによる微結晶領域又は非結晶領域が形成される。微結晶領域又は非結晶領域の幅は、島状パターンの縁から内側に１μｍ程度である。
図９：島状加工を行った島状シリコン半導体膜（ポリシリコン（ｐ‐Ｓｉ）層１０６及びエッジ部１１０）上にゲート絶縁膜としてＳｉＯ2膜１１１膜をプラズマＣＶＤ法により成膜する。
図１０：しきい値電圧Ｖｔｈ制御のためのチャネルインプラ（Ｂ+）１１２を行う。
図１１：ゲート配線、容量線となるゲートメタル層１１３を成膜する。
図１２：ホト工程によってホトレジスト１１４を形成する。
図１３：エッチングによってゲートメタル層１１３を加工し、加工後のゲートメタル層１１５を形成する。このときサイドエッチングを行うことでホトレジスト１１４に比べ加工後のゲートメタル層１１５の寸法を小さくする。
図１４：ソース・ドレイン領域作製用インプラ（Ｐ+）１１６を行う。
図１５：ソース・ドレイン電極１１７を形成する。
図１６：ＬＤＤ（Lightly Doped Drain）領域を作製するため、加工後のゲートメタル層１１５をマスクにして低濃度のＰ+１１８を全面インプラする。
図１７：ＬＤＤ部分１１９を形成する。
図１８：層間絶縁膜１２０を成膜する。インプラされた不純物の活性化のためアニール処理を行う。
図１９：コンタクトホール１２１をホト・エッチング工程により加工する。
図２０：ソース・ドレイン配線（バリア層１２２、Ａl層１２３、キャップ層１２４）を成膜する。
図２１：ソース・ドレイン配線（バリア層１２２、Ａl層１２３、キャップ層１２４）をホト・エッチング工程により加工する。
図２２：パッシベーション膜１２５をプラズマＣＶＤ法により成膜する。水素終端処理を行い薄膜トランジスタが完成する。
図２３：表示特性改善のため平坦化膜１２６を塗布し、ホト・エッチング工程を用いてコンタクトホール１２７を形成する。
図２４：平坦化膜によるコンタクトホール１２７の領域のパッシベーション膜１２５をドライエッチ加工し、ＩＴＯとのコンタクトホール１２８、及びＰＡＤ用開口部を形成する。
図２５：画素電極となるＩＴＯ１２９を成膜、加工する。
図２６は、本発明のプロセスフローで作製したＬＴＰＳ−ＴＦＴ（ｎ-ＭＯＳ）の説明図で、図２６（ａ）は平面図、図２６（ｂ）は図２６（ａ）のＡ−Ａ’線に沿った断面図である。図２７は、図２６に示すＬＴＰＳ−ＴＦＴを用いて測定したゲート電圧―ドレイン電流（Ｖｇ−Ｉｄ）特性を示す図である。
図２６において、チャネル層であるポリシリコン（ｐ‐Ｓｉ）層３０１の上層にゲート絶縁膜３０６を介してゲート電極３０３が形成されている。ポリシリコン（ｐ‐Ｓｉ）層３０１の上層で、ゲート電極３０３を挟んだ位置には、ソース・ドレイン電極となるアルミニウム（Ａｌ）配線３０４が配置され、コンタクトホール３０５でポリシリコン（ｐ‐Ｓｉ）層３０１に接続している。
チャネル層となるポリシリコン（ｐ‐Ｓｉ）層３０１のエッジ部３０２は、前記の非結晶領域又は微結晶領域となる。チャネル中央部におけるゲート絶縁膜３０６の膜厚３１９に比べて、エッジ部３０２におけるゲート絶縁膜３０６の膜厚３１０は薄いため、しきい値電圧Ｖｔｈが低い。
エッジ部３０２を流れるドレイン電流３０８はチャネル中央部を流れるドレイン電流３０７に比べ、ゲート絶縁膜３０６が薄いために電流が流れ出すゲート電圧（Ｖｔｈ）が低い。
しかし、エッジ部３０２のシリコン半導体膜が微結晶又は非結晶状態になっているため、チャネル中央部を流れるドレイン電流３０７に比べ、エッジ部３０２を流れるドレイン電流３０８は極端に少ない（あるいは流れない）。
図２７において、曲線３１１はチャネル中央部のＶｇ−Ｉｄ特性であり、曲線３１２はチャネルエッジ部のＶｇ−Ｉｄ特性である。チャネルエッジ部の方が低いゲート電圧でドレイン電流が流れ出すが、流れる電流量が少ない。よって、チャネル中央部とチャネルエッジ部とでしきい値電圧Ｖｔｈが異なる特性であっても、トランジスタ全体の特性である曲線３１３には殆ど影響がなく、図２９に示されたようなハンプが無くなる。
これにより、前記したディプリートによる不具合は発生しなくなる。またしきい値電圧Ｖｔｈ制御のためのチャネルインプラ量が、チャネル中央部の特性にのみ注目して調整することができるため、チャネル中央部での薄膜トランジスタのしきい値電圧Ｖｔｈシフトによる電流不足が発生しない。したがって、チャネルエッジ部のトランジスタ特性に起因したハンプに起因する回路動作の不良やリーク不良を抑制して、高品質の画像表示を可能とした表示装置とその製造方法を提供することができる。
１０１・・・ガラス基板、１０４・・・アモルファスシリコン、１０６・・・ポリシリコン層、１０７・・・ホトレジスト、１１１・・・ＳｉＯ2膜、１１３・・・ゲートメタル層、１１７・・・ソース・ドレイン電極、１２０・・・層間絶縁膜、１２２・・・バリア層、１２３・・・Ａl層、１２４・・・キャップ層、１２５・・・パッシベーション膜、１２６・・・平坦化膜、１２９・・・ＩＴＯ。
Claims (10)
- 絶縁基板上に形成された薄膜トランジスタを有する表示装置であって、
前記薄膜トランジスタは、チャネルを形成する能動層がシリコン半導体膜であり、
前記チャネルは、チャネル中央部と、前記チャネルの幅方向のエッジ部であるチャネルエッジ部とを有し、
前記チャネル中央部と前記チャネルエッジ部とで、前記シリコン半導体層の結晶性が相違することを特徴とする表示装置。 - 請求項１において、
前記チャネル中央部と前記チャネルエッジ部とでキャリア移動度が１桁以上異なることを特徴とする表示装置。 - 請求項１または請求項２において、
前記チャネル中央部が多結晶シリコン膜で、前記チャネルエッジ部が微結晶シリコン膜であることを特徴とする表示装置。 - 請求項３において、
前記多結晶シリコン膜の平均粒径は１μｍ乃至３μｍ程度であり、前記微結晶シリコン膜の平均粒径は数１０ｎｍ乃至数１００ｎｍ程度であることを特徴とする表示装置。 - 請求項１または請求項２において、
前記チャネル中央部が多結晶シリコン膜で、前記チャネルエッジ部がアモルファスシリコン膜であることを特徴とする表示装置。 - 請求項１または請求項２において、
前記チャネル中央部と前記チャネルエッジ部とで結晶欠陥性が相違することを特徴とする表示装置。 - 絶縁基板上に形成された薄膜トランジスタを有する表示装置の製造方法であって、
前記絶縁基板に多結晶シリコン膜を形成する工程と、
前記薄膜トランジスタのチャネルを形成する島状能動層を加工するための感光性レジスト膜を塗布し、露光・現像して島状能動層のパターンのレジスト膜を形成する工程と、
前記島状能動層のパターンのレジスト膜をマスクとして、前記多結晶シリコン膜をエッチングし、前記島状能動層に加工する工程と、
前記島状能動層の加工に用いた前記レジスト膜をアッシング処理して、その側縁を縮小させて側縁から後退させ、チャネルエッジ部の島状能動層を露出する工程と、
前記島状能動層の露出した部分に不純物のインプランテーションを行う工程と、
を含むことを特徴とする表示装置の製造方法。 - 請求項７において、
前記不純物がアルゴンであることを特徴とする表示装置の製造方法。 - 請求項７又は８において、
前記不純物のインプランテーションにより、前記島状能動層の露出した部分が微結晶化されることを特徴とする表示装置の製造方法。 - 請求項７又は８において、
前記不純物のインプランテーションにより、前記島状能動層の露出した部分がアモルファス化されることを特徴とする表示装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339462A JP2008153416A (ja) | 2006-12-18 | 2006-12-18 | 表示装置とその製造方法 |
| US12/000,403 US20080142803A1 (en) | 2006-12-18 | 2007-12-12 | Display device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006339462A JP2008153416A (ja) | 2006-12-18 | 2006-12-18 | 表示装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008153416A true JP2008153416A (ja) | 2008-07-03 |
Family
ID=39526052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006339462A Pending JP2008153416A (ja) | 2006-12-18 | 2006-12-18 | 表示装置とその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080142803A1 (ja) |
| JP (1) | JP2008153416A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2479150B (en) * | 2010-03-30 | 2013-05-15 | Pragmatic Printing Ltd | Transistor and its method of manufacture |
| US8859330B2 (en) * | 2011-03-23 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| KR20160055563A (ko) * | 2014-11-10 | 2016-05-18 | 삼성디스플레이 주식회사 | 박막트랜지스터 제조방법, 박막트랜지스터 및 이를 구비한 디스플레이 장치 |
| CN105428243B (zh) * | 2016-01-11 | 2017-10-24 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、阵列基板和显示装置 |
| CN109637932B (zh) * | 2018-11-30 | 2020-11-10 | 武汉华星光电技术有限公司 | 薄膜晶体管及其制备方法 |
-
2006
- 2006-12-18 JP JP2006339462A patent/JP2008153416A/ja active Pending
-
2007
- 2007-12-12 US US12/000,403 patent/US20080142803A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080142803A1 (en) | 2008-06-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102080732B1 (ko) | 이중 게이트 구조를 기반으로 한 저온 폴리 실리콘 박막 트랜지스터 및 그 제조 방법 | |
| US20090057760A1 (en) | Semiconductor device and fabricating method thereof | |
| US8330166B2 (en) | Thin-film semiconductor device for display apparatus thereof and manufacturing method thereof | |
| US9401376B2 (en) | Thin film transistor and active matrix organic light emitting diode assembly and method for manufacturing the same | |
| WO2016175086A1 (ja) | 半導体装置及びその製造方法 | |
| US20100237355A1 (en) | Thin film transistor, method for manufacturing thin film transistor, and display device | |
| TWI447916B (zh) | 顯示裝置 | |
| US7309625B2 (en) | Method for fabricating metal oxide semiconductor with lightly doped drain | |
| US9159773B2 (en) | Thin film transistor and active matrix organic light emitting diode assembly | |
| KR100811997B1 (ko) | 박막트랜지스터 및 그 제조방법과 이를 포함한평판표시장치 | |
| JP2008153416A (ja) | 表示装置とその製造方法 | |
| US20100006847A1 (en) | Semiconductor device, display apparatus, photo-electrical apparatus, and method for fabricating the same | |
| JP2005228819A (ja) | 半導体装置 | |
| WO2019200835A1 (zh) | Cmos型ltps tft基板的制作方法 | |
| JP5352391B2 (ja) | 表示装置 | |
| JP5540723B2 (ja) | 薄膜トランジスタの製造方法 | |
| US8759166B2 (en) | Method for manufacturing thin film transistor device | |
| JP3398665B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5414708B2 (ja) | 半導体装置の製造方法 | |
| JP5295172B2 (ja) | 半導体装置 | |
| JP4604675B2 (ja) | 表示装置 | |
| JP2011187500A (ja) | 半導体装置およびその製造方法 | |
| JP2006165368A (ja) | 薄膜トランジスタを備えた装置およびその製造方法 | |
| JP2007027198A (ja) | 薄膜トランジスタの製造方法 | |
| KR20080039194A (ko) | 박막 트랜지스터 및 그 제조 방법과, 그를 이용한 액정표시 장치 및 유기 발광 다이오드 표시 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091117 |