CN109411531B - 一种薄膜晶体管及其制作方法、阵列基板、显示装置 - Google Patents
一种薄膜晶体管及其制作方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN109411531B CN109411531B CN201811213582.6A CN201811213582A CN109411531B CN 109411531 B CN109411531 B CN 109411531B CN 201811213582 A CN201811213582 A CN 201811213582A CN 109411531 B CN109411531 B CN 109411531B
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- source
- drain electrode
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 46
- 239000000758 substrate Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 20
- 229910052751 metal Inorganic materials 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 17
- 229910021332 silicide Inorganic materials 0.000 claims description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 11
- 238000005224 laser annealing Methods 0.000 claims description 11
- 238000000059 patterning Methods 0.000 claims description 11
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims description 2
- 230000004044 response Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 162
- 230000008569 process Effects 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 230000009471 action Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管及其制作方法、阵列基板、显示装置，该薄膜晶体管包括：源漏极层，源漏极层包括源极和漏极；有源层，位于源漏极层之上，有源层与源极、漏极相邻的侧面，以及源极、漏极的上表面接触。由于有源层与源极、漏极相邻的侧面，以及源极、漏极的上表面均接触，使得相对于现有技术中源极、漏极通过过孔与有源层接触的技术方案，极大地增加了源极、漏极与有源层的接触面积，降低了接触电阻，从而提高了薄膜晶体管的响应速度。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管及其制作方法、阵列基板、显示装置。
背景技术
在各种显示装置中，例如液晶电视、智能手机、平板电脑、数码相机、自助存取款机等，薄膜晶体管(Thin Film Transistor，TFT)一般用作开关元件来控制像素，或是用作驱动元件来驱动像素。
现有TFT的结构如图1所示，包括具有源极1011和漏极1012的源漏极层101、有源层102、栅极103、栅绝缘层104和层间介电层105’。然而，因源极1011和漏极1012分别与有源层102经由过孔连接，致使源极1011、漏极1012与有源层102之间的接触面积有限，导致接触电阻较大，极大地降低了TFT的响应速度。
发明内容
有鉴于此，本发明实施例提供了一种薄膜晶体管及其制作方法、阵列基板及显示装置，用以提高薄膜晶体管的响应速度。
因此，本发明实施例提供的一种薄膜晶体管，包括：
源漏极层，所述源漏极层包括源极和漏极；
有源层，位于所述源漏极层之上，所述有源层与所述源极、所述漏极相邻的侧面，以及所述源极、所述漏极的上表面接触。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管中，还包括：依次位于所述有源层之上的栅绝缘层和栅极。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管中，还包括：位于所述源漏极层之下的栅极，以及位于所述源漏极层和所述栅极之间的栅绝缘层。
在一种可能的实现方式中，在本发明实施例提供的上述薄膜晶体管中，所述有源层的材质为多晶硅，且所述有源层与所述源漏极层的接触面具有欧姆接触层，所述欧姆接触层为通过对非晶硅进行激光退火形成所述低温多晶硅的同时，退火在界面处形成金属硅化物，该金属硅化物为所述欧姆接触层。
基于同一发明构思，本发明实施例还提供了一种薄膜晶体管的制作方法，包括：
提供一衬底基板；
在所述衬底基板上形成源漏极层，所述源漏极层包括源极和漏极；
在所述源漏极层上形成有源层，所述有源层与所述源极、所述漏极相邻的侧面，以及所述源极、所述漏极背离所述衬底基板一侧的表面接触。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述源漏极层上形成有源层，具体包括：
在所述源漏极层上沉积非晶硅层；
对形成有所述源漏极层和所述非晶硅层的衬底基板进行激光退火处理，形成多晶硅层以及所述多晶硅层与所述源漏极层的接触面的金属硅化物层，作为欧姆接触层；
对所述多晶硅层构图形成所述有源层。
在一种可能的实现方式中，在本发明实施例提供的上述制作方法中，所述在所述源漏极层上形成有源层，具体包括：
在所述源漏极层上沉积非晶硅层；
对所述非晶硅层构图形成非晶硅图案；
对形成有所述源漏极层和所述非晶硅图案的衬底基板进行激光退火处理，形成所述有源层以及所述有源层与所述源漏极层的接触面的金属硅化物层，作为欧姆接触层。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括上述薄膜晶体管。
在一种可能的实现方式中，在本发明实施例提供的上述阵列基板中，还包括：电容结构，所述电容结构包括层叠设置的两个电极，以及位于两个所述电极之间的绝缘层；
其中，一所述电极与所述栅极同层设置，和/或，另一所述电极与所述源极、所述漏极同层设置。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括上述阵列基板。
本发明有益效果如下：
本发明实施例提供的一种薄膜晶体管及其制作方法、阵列基板、显示装置，该薄膜晶体管包括：源漏极层，源漏极层包括源极和漏极；有源层，位于源漏极层之上，有源层与源极、漏极相邻的侧面，以及源极、漏极的上表面接触。由于有源层与源极、漏极相邻的侧面，以及源极、漏极的上表面均接触，使得相对于现有技术中源极和漏极分别通过过孔与有源层接触的技术方案，极大地增加了源极和漏极分别与有源层的接触面积，降低了接触电阻，从而提高了薄膜晶体管的响应速度。
附图说明
图1为现有技术中薄膜晶体管的结构示意图；
图2和图3分别为本发明实施例提供的薄膜晶体管的结构示意图；
图4为本发明实施例提供的薄膜晶体管的沟道区长度的示意图；
图5为本发明实施例提供的薄膜晶体管的制作方法的流程图；
图6至图9分别为本发明实施例提供的阵列基板的结构示意图；
图10至图14分别为图6所示阵列基板的制作过程中相应的结构示意图。
具体实施方式
下面结合附图，对本发明实施例提供的薄膜晶体管及其制作方法、阵列基板、显示装置的具体实施方式进行详细的说明。需要说明的是本说明书所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例；并且在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合；此外，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
附图中各膜层的形状和大小不反映其在薄膜晶体管中的真实比例，目的只是示意说明本发明内容。
本发明实施例提供的一种薄膜晶体管，如图2和图3所示，包括：
源漏极层101，源漏极层101包括源极1011和漏极1012；
有源层102，位于源漏极层101之上，有源层102与源极1011、漏极1012相邻的侧面，以及源极1011、漏极1012的上表面接触。
在本发明实施例提供的上述薄膜晶体管中，由于有源层102与源极1011、漏极1012相邻的侧面，以及源极1011、漏极1012的上表面均接触，使得相对于现有技术中源极1011和漏极1012分别通过过孔与有源层102接触的技术方案，极大地增加了有源层102与源极1011、漏极1012的接触面积，降低了接触电阻，从而提高了薄膜晶体管的响应速度。
并且，由于在本发明中源漏极层101与有源层102直接接触，因此，相较于现有技术中源漏极层101与有源层102通过过孔接触的技术方案，本发明省却了过孔刻蚀这一道掩膜工艺，缩减了工时，降低了生产成本。
在具体实施时，本发明实施例提供的上述薄膜晶体管可以为顶栅型薄膜晶体管。具体地，如图2所示，该顶栅型薄膜晶体管还可以包括：依次位于有源层102之上的栅绝缘层104和栅极103。当然，本发明实施例提供的上述薄膜晶体管还可以为底栅型薄膜晶体管。具体地，如图3所示，该底栅型薄膜晶体管还可以包括：位于源漏极层101之下的栅极103，以及位于源漏极层101和栅极103之间的栅绝缘层104。
在具体实施时，在本发明实施例提供的上述薄膜晶体管中，有源层102的材质为多晶硅，具体可通过激光退火工艺来形成多晶硅，在此过程中，源极1011与漏极1012之间的多晶硅构成沟道区A；并且因激光作用，使得在多晶硅材质的有源层102与源漏极层101的接触面B处形成金属硅化物构成的欧姆接触层，如图2和图3所示。
相较于现有技术中重掺杂工艺制备欧姆接触层的技术方案，本发明提供的实施例可省却重掺杂工艺，提高生产效率。此外，重掺杂过程中，离子的衍射效应会使得临近源极1011和漏极1012的沟道区A掺杂进离子，使得未被离子掺杂的沟道区A的长度L小于设计尺寸；而本发明提供的上述薄膜晶体管中，在激光退火的过程中，即可以形成欧姆接触层，无需重掺杂工艺，从而使得未被离子掺杂的沟道区A的长度L等于设计尺寸，如图4所示，因此，本发明有效增大了沟道区A的长度L，降低了漏电流，减小了短沟道效应。并且，漏电流降低可以提高开关比，满足器件需求，同时降低功耗。
相应地，本发明实施例还提供了一种上述薄膜晶体管的制作方法，如图5所示，具体可以包括：
S501、提供一衬底基板；
S502、在衬底基板上形成源漏极层，源漏极层包括源极和漏极；
S503、在源漏极层上形成有源层，有源层与源极、漏极相邻的侧面，以及源极、漏极背离衬底基板一侧的表面接触。
具体地，在本发明实施例提供的上述制作方法中，步骤S503在源漏极层上形成有源层，具体可以通过以下两种可能的方式实现。
其中一种可能的实现方式为：
在源漏极层上沉积非晶硅层；
对形成由源漏极层和非晶硅层的衬底基板进行激光退火处理，形成多晶硅层以及多晶硅层与源漏极层的接触面的金属硅化物层，作为欧姆接触层；
对多晶硅层构图形成有源层。
另一种可能的实现方式为：
在源漏极层上沉积非晶硅层；
对非晶硅层构图形成非晶硅图案；
对形成有源漏极层和非晶硅图案的衬底基板进行激光退火处理，形成有源层以及有源层与源漏极层的接触面的金属硅化物层，作为欧姆接触层。
基于同一发明构思，本发明实施例还提供了一种阵列基板，包括本发明实施例提供的上述薄膜晶体管，由于该阵列基板解决问题的原理与上述薄膜晶体管解决问题的原理相似，因此，本发明实施例提供的该阵列基板的实施可以参见本发明实施例提供的上述薄膜晶体管的实施，重复之处不再赘述，以下仅介绍不同之处。
具体地，在本发明实施例提供的阵列基板上还会设置像素驱动电路，为满足像素驱动电路的需求，如图6至图9所示，还可以包括：电容结构105，电容结构105包括层叠设置的两个电极，以及位于两个电极之间的绝缘层1053；
其中，一电极与栅极103同层设置，和/或，另一电极与源极1011、漏极1012同层设置。
具体地，为便于说明电容结构105的构成，以下将两个电极分别标记为第一电极1051和第二电极1052，且第二电极1051位于第一电极1052之上。为简化制作工艺，第一电极1051可以与栅极103同层设置，如图6所示；或者，第一电极1051可以与源极1011、漏极1012同层设置，栅绝缘层104可以复用为绝缘层1053，第二电极1052可以与栅极103同层设置，如图7所示；或者，第一电极1051可以与源极1011、漏极1012同层设置，如图8所示；或者，第一电极1051可以与栅极103同层设置，栅绝缘层104可以复用为绝缘层1053，第二电极1052可以与源极1011、漏极1012同层设置，如图9所示。
可以理解的是，在本发明中，多个部件同层设置，即是采用相同的材料通过一次构图工艺来同时制作该多个部件。
一般地，在本发明实施例提供的上述阵列基板中，如图6至图9所示，还可以包括衬底基板106、缓冲层107、平坦层108、阳极层109、像素定义层110、由像素定义层110限定的像素区域111、以及支撑柱层112。其中，可采用蒸镀等工艺在像素区域111内形成有机电致发光二极管(OLED)。
为了较好地理解本发明的技术方案，下面对图6所示的阵列基板的具体制备过程进行详细描述。
第一步，在衬底基板106(刚性基板或柔性基板)上沉积100nm-300nm厚的氮化硅(SiNx)层构成缓冲层107；在缓冲层107上依次沉积20nm-70nm厚的钛(Ti)金属层、200nm-500nm厚的铝(Al)金属层和20nm-70nm厚的钛(Ti)金属层，然后构图形成源极1011和漏极1012，如图10所示；
第二步，沉积40nm-50nm厚的非晶硅层；然后对非晶硅层进行激光退火处理形成多晶硅层，同时由于激光作用，会使得多晶硅层与源漏极层101的接触面处生成金属硅化物，该金属硅化物即是欧姆接触层；之后图形化多晶硅层，形成有源层102，如图11所示；
第三步，依次沉积100nm-200nm厚的二氧化硅(SiO2)层和100nm-200nm厚的氮化硅(SiNx)层，并对二氧化硅层和氮化硅层构图形成栅绝缘层104，如图12所示；
第四步，沉积200nm-300nm厚的钼(Mo)金属层，并对钼金属层构图，同时形成栅极103和第一电极1051，如图13所示；
第五步，依次沉积100nm-200nm厚的二氧化硅(SiO2)层和200nm-300nm厚的钼(Mo)金属层，并对其进行构图形成绝缘层1053和第二电极1052，至此形成了电容结构105，如图14所示；
第六步，依次形成平坦层108、阳极层109、像素定义层110、支撑柱层112，且像素定义层110限定出了像素区域111，如图6所示；之后在像素区域111处蒸镀发光材料形成OLED器件，最后进行封装形成显示装置。
基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明实施例提供的上述阵列基板，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相机、导航仪、智能手表、健身腕带、个人数字助理、自助存/取款机等任何具有显示功能的产品或部件。对于显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此不做赘述，也不应作为对本发明的限制。该显示装置的实施可以参见上述阵列基板的实施例，重复之处不再赘述。
需要说明的是，在本文中，诸如第一和第二之类的关系术语仅仅用来将一个实体或操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (7)
1.一种薄膜晶体管，其特征在于，包括：
源漏极层，所述源漏极层包括源极和漏极；
有源层，位于所述源漏极层之上，所述有源层与所述源极、所述漏极相邻的侧面，以及所述源极、所述漏极的上表面接触；
所述有源层与所述源漏极层的接触面具有欧姆接触层；
所述有源层的材质为多晶硅，所述欧姆接触层为通过对非晶硅进行激光退火形成所述多晶硅的同时，退火在界面处形成的金属硅化物。
2.如权利要求1所述的薄膜晶体管，其特征在于，还包括：依次位于所述有源层之上的栅绝缘层和栅极。
3.如权利要求1所述的薄膜晶体管，其特征在于，还包括：位于所述源漏极层之下的栅极，以及位于所述源漏极层和所述栅极之间的栅绝缘层。
4.一种薄膜晶体管的制作方法，其特征在于，包括：
提供一衬底基板；
在所述衬底基板上形成源漏极层，所述源漏极层包括源极和漏极；
在所述源漏极层上形成有源层，所述有源层与所述源极、所述漏极相邻的侧面，以及所述源极、所述漏极背离所述衬底基板一侧的表面接触，且所述有源层与所述源漏极层的接触面具有欧姆接触层；
所述在所述源漏极层上形成有源层，具体包括：
在所述源漏极层上沉积非晶硅层；
对形成有所述源漏极层和所述非晶硅层的衬底基板进行激光退火处理，形成多晶硅层以及所述多晶硅层与所述源漏极层的接触面的金属硅化物层，作为欧姆接触层；
对所述多晶硅层构图形成所述有源层；
或者，所述在所述源漏极层上形成有源层，具体包括：
在所述源漏极层上沉积非晶硅层；
对所述非晶硅层构图形成非晶硅图案；
对形成有所述源漏极层和所述非晶硅图案的衬底基板进行激光退火处理，形成所述有源层以及所述有源层与所述源漏极层的接触面的金属硅化物层，作为欧姆接触层。
5.一种阵列基板，其特征在于，包括如权利要求1-3任一项所述的薄膜晶体管。
6.如权利要求5所述的阵列基板，其特征在于，还包括：电容结构，所述电容结构包括层叠设置的两个电极，以及位于两个所述电极之间的绝缘层；
其中，一所述电极与栅极同层设置，和/或，另一所述电极与所述源极、所述漏极同层设置。
7.一种显示装置，其特征在于，包括如权利要求5或6所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811213582.6A CN109411531B (zh) | 2018-10-18 | 2018-10-18 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811213582.6A CN109411531B (zh) | 2018-10-18 | 2018-10-18 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109411531A CN109411531A (zh) | 2019-03-01 |
| CN109411531B true CN109411531B (zh) | 2022-04-19 |
Family
ID=65467509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811213582.6A Active CN109411531B (zh) | 2018-10-18 | 2018-10-18 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109411531B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111293127B (zh) * | 2020-02-25 | 2022-04-26 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470768A (en) * | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| CN1841779A (zh) * | 2005-03-14 | 2006-10-04 | 三星电子株式会社 | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5913113A (en) * | 1997-02-24 | 1999-06-15 | Lg Electronics Inc. | Method for fabricating a thin film transistor of a liquid crystal display device |
| US7754548B2 (en) * | 2006-06-27 | 2010-07-13 | Lg Display Co., Ltd. | Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same |
| US8859330B2 (en) * | 2011-03-23 | 2014-10-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| CN105870198B (zh) * | 2016-05-11 | 2020-03-31 | 京东方科技集团股份有限公司 | 薄膜晶体管及制作方法、阵列基板及制作方法和显示装置 |
| CN107482065A (zh) * | 2017-09-15 | 2017-12-15 | 京东方科技集团股份有限公司 | 一种薄膜晶体管制作方法、薄膜晶体管及背板、显示设备 |
-
2018
- 2018-10-18 CN CN201811213582.6A patent/CN109411531B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5470768A (en) * | 1992-08-07 | 1995-11-28 | Fujitsu Limited | Method for fabricating a thin-film transistor |
| CN1841779A (zh) * | 2005-03-14 | 2006-10-04 | 三星电子株式会社 | 薄膜晶体管、薄膜晶体管阵列面板及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109411531A (zh) | 2019-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108493198B (zh) | 阵列基板及其制作方法、有机发光二极管显示装置 | |
| US9748280B2 (en) | Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device | |
| US20230363220A1 (en) | Display panel and display device | |
| CN106486495B (zh) | 薄膜晶体管基板、显示器及其制造方法 | |
| CN106057827B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| EP3188249B1 (en) | Thin film transistor, manufacturing method therefor, display substrate and display device | |
| WO2015074420A1 (zh) | 阵列基板及其制备方法和显示装置 | |
| US20200251678A1 (en) | Organic electroluminescent display panel, manufacturing method thereof and display device | |
| WO2017157244A1 (zh) | Oled显示面板以及oled显示面板的制造方法 | |
| CN104733492A (zh) | 一种有机发光显示装置及其制备方法 | |
| US11251253B2 (en) | Organic light-emitting diode array substrate and manufacturing method thereof | |
| CN107681063A (zh) | 阵列基板及其制备方法、显示装置 | |
| WO2019179137A1 (zh) | 阵列基板及其制造方法、显示面板、电子装置 | |
| CN110690257A (zh) | 一种tft阵列基板及其制造方法 | |
| US9230995B2 (en) | Array substrate, manufacturing method thereof and display device | |
| KR20150087617A (ko) | 표시 기판용 박막 트랜지스터, 표시 기판 및 표시 기판의 제조 방법 | |
| CN109411531B (zh) | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| TWI424531B (zh) | 半導體裝置及其製造方法 | |
| CN107112365A (zh) | 半导体装置 | |
| CN104377230B (zh) | 像素结构及其制备方法、阵列基板、显示装置 | |
| TW201533892A (zh) | 主動基板以及顯示面板 | |
| US20130146864A1 (en) | Thin film transistor display panel and manufacturing method thereof | |
| WO2016155189A1 (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN112397527B (zh) | 阵列基板及其制作方法 | |
| CN107665926A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |