CN107112365A - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107112365A
CN107112365A CN201580070477.XA CN201580070477A CN107112365A CN 107112365 A CN107112365 A CN 107112365A CN 201580070477 A CN201580070477 A CN 201580070477A CN 107112365 A CN107112365 A CN 107112365A
Authority
CN
China
Prior art keywords
width
oxide semiconductor
semiconductor layer
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201580070477.XA
Other languages
English (en)
Inventor
今井元
大东彻
越智久雄
藤田哲生
北川英树
菊池哲郞
铃木正彦
川岛慎吾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN107112365A publication Critical patent/CN107112365A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/13439—Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)

Abstract

半导体装置(100)具备基板(10)和薄膜晶体管(5)，其中，所述薄膜晶体管(5)由基板支撑，并包括栅极电极(12)、氧化物半导体层(18)、设置于栅极电极和氧化物半导体层之间的栅极绝缘层(20)、以及与氧化物半导体层电性连接的源极电极(14)及漏极电极(16)，漏极电极具有向氧化物半导体层突出的形状，将薄膜晶体管的通道宽度方向上的氧化物半导体层的宽度设为宽度W1，与漏极电极的突出方向正交的方向上的所述漏极电极的宽度设为宽度W2的情况下，宽度W1和所述宽度W2之间满足|W1‑W2|≤1μm的关系，并且，宽度W1及宽度W2为大于等于3μm并小于等于6μm。

Description

半导体装置
技术领域
本发明是包含使用氧化物半导体而形成的元件的半导体装置。
背景技术
液晶显示装置等中使用的有源矩阵基板是，每一像素中具备薄膜晶体管(ThinFilm Transistor；以下为“TFT”)等的开关元件。作为这种开关元件，已知将氧化物半导体层作为活性层使用的TFT(以下称为“氧化物半导体TFT”)。专利文献1中公开了，将InGaZnO(由铟，镓，锌构成的氧化物)用作TFT活性层的液晶显示装置。
氧化物半导体TFT可以比非晶硅TFT更高速运作。此外，由于氧化物半导体膜相比多晶硅膜，在更简单的制程中形成，因此，可适用于大面积的装置。因此，氧化物半导体TFT被期待用作，可抑制制造工序数或制造成本而制作的高性能有源元件。
此外，氧化物半导体的迁移率高，因此，相较于非晶硅TFT，小型化元件大小也可取得相同或以上的性能。因此，如果使用氧化物半导体TFT制作显示装置的有源矩阵基板，可减少像素内的TFT的面积，可提高像素开口率。由此，即使抑制背光灯的光量也可明亮的显示，可实现低功耗。
此外，氧化物半导体TFT的截止漏电特性优良，因此，可使用减少图像数据的改写频率而进行显示的驱动方法。例如，显示静态图像等时，可驱动为在一秒一次的频率改写图像数据。这种驱动方法也被称为停止驱动或低频率驱动，可大幅度减少显示装置的消耗功率。
现有技术文献
专利文献1：特开2012-134475号公报
专利文献2：特开2012-252349号公报
发明内容
本发明所要解决的技术问题
有源矩阵基板中被要求尽量减少TFT或配线所附带的寄生电容。寄生电容中包括TFT中的栅极-源极之间的寄生电容Cgs或栅极-漏极之间的寄生电容Cgd。当这些TFT所附带的寄生电容大的情况下，会有产生信号延迟和衰减，或者消耗功率增大等问题。
此外，已知在用于液晶显示装置的有源矩阵基板中，根据栅极-漏极之间的寄生电容Cgd，会产生馈通电压(引入电压)△Vd。馈通电压△Vd是在TFT自连接状态切换为断开状态的瞬间产生的信号电压的降低，栅极-漏极之间寄生电容Cgd越大馈通电压△Vd越大。信号电压的降低是即使在负极性或者正极性的情况下都向负侧发生，其结果，导致在正极性和负极性上信号电压大小不同。因此，当转换信号电压的极性而进行显示的情况下，即使在相同灰度电压上进行显示的时候，每一极性的反转周期(典型的为1帧)之间产生亮度差而产生闪烁，或者显示不均匀。特别是在以如上所述的少于60Hz的低频率进行驱动的情况下，例如在1～30Hz上造成忽明忽暗时，这在人的眼睛中识别为闪烁。此外，当想进行针对极性的信号电压的尺寸的偏差的补正时，需要针对公共电极适当的施加对向电压，因此存在增大消耗功率的问题。
此外，现有技术中采用了氧化物半导体层和源极电极及漏极电极中任意一个的宽度比另一个宽的构成。例如，专利文献2中公开了扫描线上设置有比源极及漏极电极的宽度更宽的氧化物半导体层的构成。根据这种构成，在制程中，例如，即使氧化物半导体层和漏极电极稍微偏离的形成，也可维持氧化物半导体层和漏极电极之间的接触面积相等。因此，可抑制产生每一像素的寄生电容Cgd不同。此外，上述构成中，即使稍微产生错位，TFT的通道宽度也不会变动，因此，可获得更稳定的元件特性。
但是，如果采用这种针对错位确保余量的构成，TFT的寄生电容变大。因此，在进行像素的小型化的如今，正在寻求可使寄生电容更小，抑制信号延迟并降低消耗功率的TFT构成。
本发明鉴于上述课题而作出，其目的为，在具备氧化物半导体TFT的半导体装置中，减少TFT的寄生电容。
解决问题的手段
根据本发明的实施方式的半导体装置具备基板和薄膜晶体管，其中，所述薄膜晶体管由所述基板支撑，并包括栅极电极、氧化物半导体层、设置于所述栅极电极和所述氧化物半导体层之间的栅极绝缘层、以及与所述氧化物半导体电性连接的源极电极及漏极电极，所述漏极电极具有向所述氧化物半导体层突出的形状，将所述薄膜晶体管的通道宽度方向上的所述氧化物半导体层的宽度设为宽度W1，与所述漏极电极的突出方向正交的方向上的所述漏极电极的宽度设为宽度W2的情况下，所述宽度W1和所述宽度W2之间满足|W1-W2|≤1μm的关系，并且，所述宽度W1及宽度W2为大于等于3μm并小于等于6μm。
在某一实施方式中，进一步包括连接于所述源极电极的信号线、和连接于所述栅极电极的扫描线，所述扫描线沿第一方向延伸，所述信号线沿与所述第一方向交叉的第二方向延伸，所述漏极电极、所述源极电极及所述氧化物半导体层沿着所述第一方向或第二方向中的任意一个方向排成一列。
某一实施方式中，所述栅极电极是所述扫描线的一部分，包含所述栅极电极的所述扫描线沿着所述第一方向直线状延伸。
某一实施方式中，所述源极电极具有沿着所述第二方向突出的形状，所述漏极电极被配置为隔着所述氧化物半导体层与所述源极电极对向。
某一实施方式中，所述信号线和所述源极电极之间的连接部分，和对向所述源极电极的所述漏极电极的延长部，夹着所述扫描线位于相反侧。
某一实施方式中，所述氧化物半导体层被设置为横越所述扫描线的两侧边缘。
某一实施方式中，所述氧化物半导体层和所述漏极电极重叠的部分在第一方向上的宽度设为宽度W3时，所述宽度W1和所述宽度W3满足|W1-W3|≤1μm。
某一实施方式中，所氧化物半导体层和所述漏极电极在所述第一方向上其位置偏离，所述氧化物半导体层和所述漏极电极重叠的部分在所述第一方向上的宽度设为宽度W3时，所述宽度W3大于等于1μm，并且小于所述宽度W1。
某一实施方式中，所述源极电极是所述信号线中的连接于所述氧化物半导体层的部分，所述漏极电极具有沿着所述第二方向横越所述扫描线的边缘并在所述扫描线上突出的形状，所述氧化物半导体层和所述漏极电极重叠的部分在所述第二方向上的长度为大于等于1μm，并且，小于等于所述宽度W1。
某一实施方式中，所述氧化物半导体层在所述扫描线上被设置在所述扫描线的内侧，以使其不超出所述扫描线的边缘。
根据本发明的实施方式的半导体装置具备基板和薄膜晶体管，其中，所述薄膜晶体管由所述基板支撑，并包括栅极电极、氧化物半导体层、设置于所述栅极电极和所述氧化物半导体层之间的栅极绝缘层、以及与所述氧化物半导体层电性连接的源极电极及漏极电极，所述漏极电极具有向所述氧化物半导体层突出的形状，将所述薄膜晶体管的通道宽度方向上的所述氧化物半导体层的宽度设为宽度W1，所述漏极电极和所述氧化物半导体层重叠的部分中，在所述氧化物半导体层的宽度方向上的重叠宽度设为宽度W4的情况下，所述宽度W4大于等于1μm，并且，小于等于所述宽度W1。
某一实施方式中，所述宽度W4小于所述宽度W1。
某一实施方式中，所述氧化物半导体层包含In、Ga及Zn。
某一实施方式中，所述氧化物半导体层包含晶体部分。
某一实施方式中，所述薄膜晶体管是通道蚀刻型TFT。
发明效果
根据本发明的实施方式可提供减少寄生电容的半导体装置，并可提高响应速度，减少消耗功率。
附图说明
图1为第一实施方式的半导体装置(有源矩阵基板)的示意的剖视图。
图2(a)为放大表示出第一实施方式的半导体装置的TFT周边的示意的俯视图，(b)为放大表示出比较例的半导体装置的TFT周边的示意的俯视图。
图3示出了图2(a)所示的第一实施方式的半导体装置中，氧化物半导体层和源极及漏极电极之间产生错位时的例子的俯视图。
图4为用于说明第一实施方式的半导体装置的制造方法的俯视图，(a)～(c)分别表示不同工序。
图5用于说明第一实施方式的半导体装置的制造方法的俯视图，(a)及(b)分别表示不同工序。
图6为用于说明第一实施方式的半导体装置的制造方法的俯视图，(a)及(b)分别表示不同工序。
图7为放大表示出第二实施方式的半导体装置(有源矩阵基板)的TFT周边的概略的俯视图。
图8为放大表示出比较例的半导体装置的TFT周边的示意的俯视图。
图9为放大表示出第三实施方式的半导体装置(有源矩阵基板)的TFT周边的示意的俯视图。
具体实施方式
以下，参照附图说明本发明的实施方式的半导体装置。本实施方式的半导体装置具备氧化物半导体TFT。并且，本实施方式的半导体装置只要具有氧化物半导体TFT即可，广泛包括有源基板、各种显示装置、电子设备等。
(第一实施方式)
图1为放大表示出第一实施方式的有源矩阵基板(半导体装置)100所具备的氧化物半导体TFT5的剖视图。有源矩阵基板100例如应用于以FFS(Fringe Field Switching)模式运作的液晶显示装置。
设置在有源矩阵基板100上的氧化物半导体TFT5包括：栅极电极12，所述栅极电极12设置于基板10上；栅极绝缘层20，所述栅极绝缘层20覆盖栅极电极12；氧化物半导体层18，所述氧化物半导体层18被配置为，在栅极绝缘层20上至少一部分与栅极电极12重叠的典型的岛状；源极电极14及漏极电极16，所述源极电极14及漏极电极16连接于氧化物半导体层18。源极电极14和漏极电极16在氧化物半导体层18上隔开间隔而配置，以使相互分离。氧化物半导体TFT5具有通道蚀刻型的构成(背通道蚀刻(BCG：Back Channel Etch)结构)。
“通道蚀刻型TFT”中，氧化物半导体层18上形成的通道区域上未设置有蚀刻阻挡层，源极及漏极电极14、16的通道侧的端部被配置为连接于氧化物半导体层18的上表面。如下所述，通道蚀刻型TFT是例如在氧化物半导体层18上形成有源极·漏极电极用的导电膜，并通过源极·漏极分离工序而形成。在源极·漏极分离工序中，会有通道区域的表面部分被蚀刻的情况。
另一方面，也有已被公知的在氧化物半导体层的通道区域上设置有蚀刻阻挡层的TFT(蚀刻阻挡型TFT)。蚀刻阻挡型TFT中，源极及漏极电极的通道侧的端部例如位于蚀刻阻挡层上。蚀刻阻挡型TFT是例如形成覆盖氧化物半导体层中成为通道区域的部分的蚀刻阻挡层之后，在氧化物半导体层及蚀刻阻挡层上形成源极·漏极电极用的导电膜，并通过进行源极·漏极分离工序而形成。
蚀刻阻挡型中，减少了对通道区域的蚀刻损坏，但是元件的尺寸往往变大。此外，额外的需要设置蚀刻阻挡层的工序。因此，在元件的小型化或者是制程的简化的观点上，通道蚀刻型比蚀刻阻挡型有优势。特别是，适用于小型高清化及窄边框的显示装置的情况下，被期望尽量缩小TFT的尺寸，而本实施方式的通道蚀刻型TFT构成适用这些用途。
本实施方式的这种通道蚀刻型的氧化物半导体TFT5中，源极电极14及漏极电极16包含上层14a及16a，和下层14b及16b。上层14a及16a例如为由Cu形成，下层14b及16b例如为由Ti形成。并且，本说明书中，将这种层积结构记载为Cu/Ti。
通过将导电性高的Cu使用于上层14a、16a，可降低配线电阻，可抑制信号延迟。特别是在小型·高清显示装置中使用的有源矩阵基板中，通过使用低电阻Cu配线，可有效地抑制信号延迟及信号衰减。但是，由于Cu容易扩散而容易形成氧化物，因此，被期望抑制Cu的扩散对氧化物半导体层18的影响。
此外，如果设置由Ti或Mo构成的下层，可减少氧化物半导体层和源极·漏极电极之间的接触电阻。
但是，不限于上述构成，源极·漏极电极14、16可以具有各种方式结构，也可以具有单层或三层以上的层叠结构。源极·漏极电极14、16例如也可以具有自上层依次具有Ti/Al/Ti的三层结构。作为其他层叠结构，可例举Cu/Mo、Cu/Mo合金、Cu合金/Cu/Ti、Mo/Cu/Ti、Mo合金/Cu/Ti、Al/Ti、Mo/Al/Mo、Mo/Al/Ti等。并且，上述的Cu或Mo的合金作为合金添加物例如可包含Ca、Mg、Al、Nb、Mn、Ni等。此外，连接于氧化物半导体层18的最下层的电极层可包含TiN、Ti氧化物等。
栅极电极12也与源极·漏极电极相同，可具有上层12a/下层12b(例如为Cu/Ti)的层叠结构。如果将SD层(包括信号线4(参考图2(a))、源极电极14及漏极电极16的层)，和栅极层(包括栅极配线2及栅极电极12的层)设为相同的构成，可获得简化制程的优点。
此外，本实施方式的有源矩阵基板100中，平坦化层24上设置有公共电极32。公共电极32被层间绝缘层(无机绝缘层)26覆盖，像素电极30隔着层间绝缘层26而对向公共电极32。
如图6(b)所示，像素电极30具有多个直线状部分(或者是单个或多个狭缝)，并在贯穿层间绝缘层26、平坦化层24及保护层22而形成的接触孔CH的内部中，连接于氧化物半导体TFT5的漏极电极16。另一方面，公共电极32具有扩大到接触孔CH的外侧区域的开口部，通过层间绝缘层26与像素电极30绝缘。在该构成中，可在像素电极30和公共电极32之间形成边缘电场。
并且，有源矩阵基板100中，栅极绝缘层20可以为具有下层绝缘层，和设置于下层绝缘层上的上层绝缘层的层叠结构。下层绝缘层的下表面连接于基板10或栅极电极12等，上层绝缘层的上表面连接于氧化物半导体层18或源极·漏极电极14、16。
下层绝缘层例如可以由SiNx或SiNxOy形成，上层绝缘层例如可以由SiO2或SiNxOy形成。作为连接于氧化物半导体层18的上层绝缘层，使用含有氧的层(例如SiO2等氧化层)时，即使在氧化物半导体层18上产生氧不足的情况下，可根据氧化层所包含的氧修复氧不足。
同样地，在通道蚀刻型氧化物半导体TFT5中，可以为具备覆盖该氧化物半导体层的保护层22的层叠结构，连接于氧化物半导体层18的下层保护层可以由包含氧的层(例如SiO2)形成。并且，上层保护层也可以由SiNx形成。
上述氧化物半导体层18中所包含的氧化物半导体也可以是非晶氧化物半导体，也可以是具有结晶部分的结晶氧化物半导体。作为结晶氧化物半导体，可例举多晶氧化物半导体、微结晶氧化物半导体等。此外，结晶氧化物半导体也可以是c轴基本垂直于层表面而配向的结晶氧化物半导体。
氧化物半导体层18也可以具有两层以上的层叠结构。氧化物半导体层18具有层叠结构的情况下，氧化物半导体层18也可以包含非晶氧化物半导体层和结晶氧化物半导体层。或者，包含多个不同结晶结构的结晶氧化物半导体层。氧化物半导体层18为包含上层和下层的两层结构的情况下，优选为上层所包含的氧化物半导体的能隙比下层所包含的氧化物半导体的能隙大。但是，这些层的能隙之间的差比较小的情况下，下层氧化物半导体的能隙可以比上层的氧化物半导体的能隙大。
非晶氧化物半导体及上述的各结晶氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的结构等，已被记载在例如特开2014-007399号公报中。为了参考，本说明书中采用特开2014-007399号公报所公开的所有内容。
氧化物半导体层18例如至少包含In、Ga及Zn中的一种金属元素。本实施方式中，氧化物半导体层18例如为包含In-Ga-Zn-O系的半导体。这里，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元氧化物，没有特别限定In、Ga及Zn的比例(组合比例)，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层18可以由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。并且，将具有包含In-Ga-Zn-O系的半导体的活性层的通道蚀刻型TFT称为“CE-InGaZnO-TFT”。
In-Ga-Zn-O系的半导体可以是非晶，也可以是结晶。作为结晶In-Ga-Zn-O系的半导体，优选为c轴基本垂直于层表面而配向的结晶氧化物半导体。
并且，结晶In-Ga-Zn-O系的半导体的结晶结构已经在例如上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等中公开。为了参考，本说明书中采用特开2012-134475号公报及特开2014-209727号公报所公开的所有内容。具有In-Ga-Zn-O系半导体层的TFT，具有高迁移率(相比a-SiTFT大于其二十倍)及低漏电流(相比a-SiTFT小于其百分之一)，因此，适用于驱动TFT(构成周边电路的TFT)及像素TFT。
氧化物半导体层18中，也可以代替In-Ga-Zn-O系半导体而包含其他氧化物半导体。例如，也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO)。In-Sn-Zn-O系半导体是包含In(铟)、Sn(锡)和Zn(锌)的三元氧化物。氧化物半导体层18也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。
图2(a)为放大表示出本实施方式的有源矩阵基板100中的半导体TFT5周边的俯视图。并且，图2(a)中沿A-A’线的横截面对应图1的剖视图。
如图2(a)所示，氧化物半导体TFT5的栅极电极12连接于扫描线2，此外，源极电极14连接于信号线4。扫描线2和信号线4是沿着相互交叉的方向(典型的为正交方向)延伸。并且，本实施方式中，作为扫描线2的一部分且与氧化物半导体层18重叠的部分，可用作TFT5的栅极电极12。
本说明书中，如图2(a)所示，将信号线4延伸的方向设为Y方向(垂直方向或第二方向)，将扫描线2延伸的方向设为X方向(水平方向或第一方向)。本实施方式中，源极电极14通过信号线4向X方向突出的连接部连接于信号线4。源极电极14被设置为，自所述连接部沿Y方向向着栅极电极12及氧化物半导体层18突出。此外，在沿X方向延伸的扫描线2(或者栅极电极12)上，源极电极14和漏极电极16被配置为，沿Y方向隔着间隔而对向。漏极电极16也具有向着栅极电极12及氧化物半导体层18而突出的形状。
在该构成中，信号线4和源极电极14之间的源极连接部，和漏极电极16的延长部16E(以下称为漏极延长部16E)隔着扫描线2位于相反侧。并且，漏极延长部16E是用于将像素电极30和漏极电极16电性连接的部分。
如图2(a)所示，本实施方式中，TFT5的源极电极14及漏极电极16的宽度W2与氧化物半导体层18的宽度W1基本一致。并且，本说明书中，将宽度W1和宽度W2完全一致的情况，和宽度1和宽度W2之差的绝对值小于1μm(即|W1-W2|≤1μm)的情况统称为“氧化物半导体层的宽度W1和源极·漏极电极的宽度W2相同(或者基本一致)”。这是因为，即使在将宽度W1和宽度W2设计为相同的情况下，实际经常被制造为其宽度有微小的差异，意味着其误差的上限是1μm左右。
这里，源极电极及漏极电极的宽度W2是在扫描线2的延伸方向(X方向)中定义。源极电极14及漏极电极16的宽度W2是，与这些电极突出的方向正交的方向(在这里是X方向)中定义的宽度。氧化物半导体层18的宽度W1也是在相同X方向中定义。
此外，氧化物半导体层18的宽度W1是作为TFT5的通道宽度方向而定义的宽度，本实施方式中，宽度W1相当于TFT5的通道宽度。但是，氧化物半导体层18和源极·漏极电极14、16被错位而形成的情况下(图3)，即使宽度W1和宽度W2相同，也有氧化物半导体层18的宽度W1和TFT5的通道宽度不同的情况。TFT5的通道宽度可规定为源极电极14及漏极电极16和氧化物半导体层18重叠的区域的宽度(图3所示的宽度W3)，通道长度可规定为源极电极14和漏极电极16之间的距离。图2所示的方式中，上述重叠部分的宽度W3，和氧化物半导体层的宽度W1(或者或者漏极电极)基本一致(即，|W1-W3|≤1μm)。
如上所述，氧化物半导体层的宽度W1和源极·漏极电极的宽度W2相同的情况下，栅极配线2(或者栅极电极12)与源极·漏极电极14、16夹着栅极绝缘层20而重叠的面积最小，也可将寄生电容Cgs、Cgd最小化。例如，如图2(b)所示的比较例，相对于宽度W1，源极电极及漏极电极的宽度W2X大的情况下，其寄生电容Cgs、Cgd大于图2(a)所示的方式。因此，如果以减少寄生电容为目的，则优选为宽度W2和宽度W1相同。
这里，氧化物半导体层的宽度W1及源极·漏极电极的宽度W2，也可以考量制程上的限制(制程规则)而决定。在实际制程中，通过将宽度W1及宽度W2设为可实现的最小宽度(典型的为大于等于3μm且小于等于6μm)，也可将寄生电极Cgs、Cgd最小化。
如图2(a)所述，在宽度W2＝宽度W1(或者|W1-W2|≤1μm；以下相同)情况下，会有产生错位的情况。图3示出了根据错位产生，源极电极14及漏极电极16和氧化物半导体层18在宽度方向上部分重叠的情况。发明者已确认，即使产生了这种错位的情况下，只要重叠宽度W3的宽度在1μm～宽度W1的范围内，氧化物半导体TFT就可以良好的运作。特别是，重叠宽度W3大于等于1μm，且通道长度大于等于2μm的情况下，可作为开关元件充分发挥功能。
如上所述，本实施方式中，由于被设定为宽度W2＝宽度W1，虽然在发生错位的情况下，TFT5的通道宽度也会有变动，但是，在实际运作中可以允许通道宽度的变动所导致的氧化物半导体TFT的特性变化。利用该特征，通过使宽度W2＝宽度W1可尽量最小化寄生电容，可抑制信号延迟或信号衰减，并且，减少消耗功率。
此外，氧化物半导体TFT利用其高响应速度，可作为TFT基板上构成一体形成的驱动电路的驱动TFT而使用。这里，如上所述的被构成为栅极电极和漏极电极重叠面积小的构成，也可缩小元件尺寸。特别是，可缩小通道蚀刻型TFT的元件尺寸。因此，可缩小周边电路面积，有助于缩小智能手机等便携式终端的显示区域的外侧区域(也被称为边框区域)。
以下，参考图1及图4～图6说明有源矩阵基板100的制造方法。
首先，如图4(a)所示，在基板10(参考图1)上形成包括栅极电极12及扫描线2的栅极层。作为基板10例如可使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
栅极电极12及扫描线2例如通过溅射法等，在玻璃基板上形成金属膜(厚度：例如大于等于50nm且小于等于500nm)，并可通过图案化该金属膜而形成。图案化是可使用光刻法并且利用湿蚀刻而进行。
本实施方式中，作为用于形成栅极层的金属膜，设置有层叠Ti(厚度：例如5～100nm)膜和Cu膜(厚度：例如100～5000nm)的Cu/Ti膜。但是，金属膜的材料并未特别限定，可适当的使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)等的金属或其这些金属合金，或含有其金属氮化物的膜。
如图4(b)所示，接着，形成覆盖栅极电极12、扫描线2等的栅极绝缘层20(参考图1)，之后形成典型的岛状氧化物半导体层18，该氧化物半导体层18隔着栅极绝缘层20至少与栅极电极12部分重叠。本实施方式中，氧化物半导体层18被设置为横越扫描线2，氧化物半导体层18覆盖扫描线2(或者栅极电极12)的外侧区域的一部分。
栅极绝缘层20通过，例如，为了防止来自基板10的不纯物等的扩散，作为下层形成厚度为200～500nm的SiNx膜，在其上面，作为上层形成厚度为25～100nm的SiO2膜而获得。由此，获得由SiNx形成下层及由SiO2形成上层的栅极绝缘层20。
此外，氧化物半导体层18是将氧化物半导体膜(厚度：例如大于等于30nm且小于等于200nm)通过溅射法而成膜，并可使用光刻法通过图案化而形成。该工序中，与扫描线2延伸的方向平行的方向(X方向)上规定的氧化物半导体层18的宽度W1被设定为，例如3μm～6μm。该宽度W1例如可以为，制程规则所决定的最小线宽。
此外，氧化物半导体层18也可以由具有相互不同成分的多层氧化物半导体膜层叠而形成。这种层叠结构是，在氧化物半导体膜的溅射中通过变换对象材料可简单形成。多层结构的氧化物半导体膜(例如InGaZnO系半导体膜)中，可通过调节成分设为上层的镓原子比例比下层的镓原子比例大。设置氧化物半导体膜后的图案化中，利用光刻法设置抗蚀剂，通过湿蚀刻对未被抗蚀剂覆盖的区域进行蚀刻。然后，进行抗蚀剂的剥离工序及清洗工序。
然后，如图4(c)所示，沉积金属膜，并通过光刻法进行图案化而形成包含信号线4、源极电极14、漏极电极16的SD层。本实施方式中，将漏极电极16的宽度W2设置为与氧化物半导体层18的宽度W1相等，进行图案化以使氧化物半导体层18的边缘和源极电极14及漏极电极16的边缘直线状配置(这些排成一排)。
但是，如图3所示，由于错位的产生，会有氧化物半导体层18的边缘，和源极电极14及漏极电极16的边缘在Y方向上没有排成一排的情况发生。即使是这种情况下，本实施方式中，进行SD层的图案化以使在X方向的氧化物半导体层18和源极电极14及漏极电极16之间的重叠宽度W3大于等于1μm。如果重叠宽度W3小于1μm，有可能不能适当地形成TFT的通道，很难获得所期望的元件特性。并且，重叠宽度W3的最大值为，如图2所示，与氧化物半导体层的宽度W1(或者源极及漏极电极的宽度W2)相同。
此外，该工序中，形成自漏极电极16延伸且比漏极电极16的宽度宽的漏极延长部16E。漏极延长部16E设置于不与扫描线2重叠的位置，即用于后述的像素电极30和漏极电极16电性连接的部分。由于漏极延长部16E形成在远离扫描线2及栅极电极12的位置，即使被设置为比较大的尺寸，也不会增大寄生电容Cgd。因此，漏极延长部16E可以被设定为，例如形成为10μm×10μm正方形等，可以与像素电极30充分取得接触的尺寸。但是，如果漏极延长部16E过大时会导致降低像素开口率，因此不佳。从这个观点，漏极延长部16E在X方向的宽度例如可以被设定为，大于等于2μm。
这里，以下说明设置SD层的更具体的工序的一个例子。首先，例如通过溅射法形成厚度为5～100nm的Ti膜、接着形成厚度为100～500nm的Cu膜，并通过光刻法设置抗蚀剂。
在设置抗蚀剂的状态下，首先，将上侧的Cu膜例如通过湿蚀刻形成上侧电极。作为蚀刻液可使用含有过氧化氢H2O2的蚀刻剂。这里，湿蚀刻是各向同性蚀刻，因此，也可以蚀刻(侧面蚀刻)没有被抗蚀剂覆盖的一部分。
接着，将下侧Ti膜通过干蚀刻形成下侧电极。由此，如图4(c)所示，形成氧化物半导体层18上被分离的源极电极14及漏极电极16。由此，完成了通过蚀刻型氧化物半导体TFT5。并且，在形成被分离的源极电极14及漏极电极16的工序中，可以稍微被蚀刻氧化物半导体层18的通道区域的表面部分。
如上所述，通过湿蚀刻形成上层电极，通过干蚀刻形成下层电极的结果，导致发生下层电极的边缘位于上层电极边缘的外侧的情况。这种情况下，即使作为上层电极使用Cu，也可简单地获得通过下层电极抑制Cu向氧化物半导体层18扩散的效果。此外，如上所述的构成中，上层电极的边缘被形成在下层电极的边缘内侧，可得到正锥形状的横截面，因此，可使覆盖TFT5的保护层22达到良好的覆盖率。
并且，在形成源极电极14和漏极电极16的上述蚀刻工序中，有可能对作为下层的氧化物半导体层18的表面产生蚀刻损伤，针对该问题，例如，如上所述，通过将氧化物半导体层18构成为两层可防止元件特性的降低。更具体为，氧化物半导体层18中，作为通道更积极的使用除受到损伤的上层以外的，其能隙更小的下层氧化物半导体层，可实现获得良好的元件特性。
如上所述，在制造氧化物半导体TFT5后，设置保护层22(参考图1)，以覆盖包含氧化物半导体TFT5的基板表面的整体。保护层22例如通过CVD法形成厚度为100～400nm的SiO2膜，在其上面形成厚度为20～200nm的SiNx膜而获得。
并且，形成源极电极14及漏极电极16之后，在设置保护层22之前，可以用含氧的气体进行等离子处理。由此，可以提高源极及漏极电极14、16之间露出的氧化物半导体层18的氧浓度。更具体为，例如可以以，N2O气体流量：3000sccm、压力：200Pa、等离子功率密度：0.15W/cm2、处理时间：基板温度：200℃进行N2O等离子处理。并且，氧化处理并不限定于使用N2O气体的等离子处理。例如，也可以进行使用O2气体的等离子处理、臭氧处理等的氧化处理。为了不增加工序数，期望在后述的形成保护层22工序之前进行处理。具体为，在以CVD法形成保护层22的情况下，可以进行N2O等离子处理，以溅射法形成保护层22的情况下，可以进行O2等离子处理。或者，可以通过使用灰化装置的O2等离子处理进行氧化处理。
然后，如图5(a)所示，在保护层22之上例如设置由有机绝缘材料构成的平坦化层24(参考图1)，在对应漏极延长部16E的位置上形成接触孔CH’。平坦化层24是通过，例如厚度为1～3μm的正型光敏树脂膜而形成。此外，接触孔CH’是设置在平坦化层24的开口部，此时，保护层22依然覆盖着接触孔CH’内的漏极电极延长部16E。
然后，如图5(b)所示，在平坦化层24之上形成公共电极32。公共电极32例如通过溅射法在平坦化层24之上形成透明导电膜(未图示)，再通过对该透明导电膜进行图案化而获得。图案化中，对应接触孔CH’的位置上形成开口部。公共电极32上形成的开口部，被设置为扩散到接触孔CH’的外侧(例如漏极延长部16E的外侧)。并且，在图5(b)中示出，在漏极延长部16E的上侧设置矩形的公共电极32，但是，在实际制造中，公共电极32可以扩散在除上述开口部以外的基板表面的整体。此外，针对每个像素而设置的公共电极32，可通过被设置为与扫描线2及信号线4重叠的A1配线等连接。
并且，作为用于形成公共电极32的透明导电膜可使用，例如ITO(氧化铟锡)膜(例如，厚度：大于等于50nm且小于等于200nm)、IZO(氧化铟锌)膜或ZnO(氧化锌)膜等。
然后，如图6(a)所示，在公共电极32之上设置层间绝缘层26(参考图1)，并蚀刻接触孔CH’的内部的层间绝缘层26及保护层22，形成露出漏极延长部16E的接触孔CH。并且，层间绝缘层26，只要在接触孔CH的底部被去除，可以覆盖接触孔CH的侧面。
层间绝缘层26可通过CVD法，例如使用氧化硅(SiO2)膜、氮化硅(SiNx)膜、氧氮化硅(SiOxNy)膜、氮氧化硅(SiNxOy)膜等(例如，厚度为100～400nm)等而形成。
然后，如图6(b)所示，形成像素电极30。像素电极30是，在接触孔CH内及层间绝缘层26上，例如通过溅射法形成透明导电膜(未图示)，并对该透明导电膜进行图案化而形成。像素电极30可以为如图6(b)所示的梳状的平面形状，也可以为设置一个或多个狭缝的平面形状。
作为用以形成像素电极30的透明导电膜可使用，例如ITO(氧化铟锡)膜(例如，厚度：大于等于50nm且小于等于150nm)、IZO(氧化铟锌)膜或ZnO(氧化锌)膜等。
通过以上工序制造有源矩阵基板100。进一步，可使用如上形成的有源矩阵基板100制造液晶面板。液晶面板是，准备在上述有源矩阵基板100，和与此有源矩阵基板100相对的对向基板，可通过在这些基板之间设置液晶层而制造。液晶层是可通过已知的真空注入法或ODF法等，以由密封材料包围的形式设置在基板之间。
(第二实施方式)
以下，说明根据本发明的第二实施方式的有源矩阵基板。
图7为第二实施方式的有源矩阵基板的TFT周边的示意图。本实施方式中，在基板上设置有通道型氧化物半导体TFT5。并且，具有与第一实施方式的有源矩阵基板100相同功能的构成元件赋予相同参考符号，并为了简便以下省略其详细说明。
本实施方式中，氧化物半导体层18沿扫描线2延伸的方向(X方向)岛状设置，氧化物半导体层18的全部与扫描线2重叠。即，氧化物半导体层18，在扫描线2上被设置在其内侧，以使其不超过扫描线2的边缘。并且，本实施方式中，扫描线2中，与氧化物半导体层18重叠的部分也可用作栅极电极12。
此外，本实施方式中，信号线4与扫描线2交叉的区域中，信号线4和氧化物半导体层18相连接。信号线4中与氧化物半导体层18连接的部分用作源极电极14。
本实施方式中，漏极电极16被设置为在扫描线2的延伸方向(X方向)上具有宽度W2，并且，自与氧化物半导体层18连接的部分延伸至超出扫描线2的一侧的边缘，以使连接于漏极延长部16E。该构成中，氧化物半导体层的宽度W1，和漏极电极的宽度W2，可具有制程规则所决定的最小宽度(例如，3μm～6μm)。本实施方式中，也可设为氧化物半导体层的宽度W1，和漏极电极的宽度W2基本相同(即，|W1-W2|≤1μm)。
并且，本实施方式中，漏极电极16的宽度W2是，漏极电极16与对向扫描线及氧化物半导体层18而突出的方向正交的方向(这里为X方向)上所规定的宽度。另一方面，氧化物半导体层18的宽度W1是在TFT5的通道宽度方向上所规定的宽度，本实施方式中是在Y方向上规定。本实施方式中，氧化物半导体层18的宽度W1相当于TFT5的通道宽度。
此外，本实施方式中，漏极电极16的端部边缘16e设置于，X方向上规定的氧化物半导体层18的两侧边缘延长线L1、L2中，与远离漏极延长部16E的边缘延长线L1对齐的位置。
由此将氧化物半导体层的宽度W1和漏极电极16的宽度W2设为最小宽度，并通过将漏极电极的端部边缘16e位于氧化物半导体层18的边缘延长线L1上，可尽量减小寄生电容Cgd，同时获得合适的元件特性。此外，可减小TFT5元件的尺寸。
并且，本构成中，氧化物半导体层18和漏极电极16连接的部分中(重叠部分)在Y方向上的宽度W4A(重叠宽度W4)，与氧化物半导体层18的宽度W1相同(即，|W1-W4|≤1μm)。此外，上述重叠部分的X方向上的宽度W5，可适当设置，以使可充分的连接氧化物半导体层18和漏极电极16，例如，可设为大于等于1μm即可。并且，由于错位的产生而宽度W5会有所变动，为了确保宽度5大于等1μm，例如，可设计为宽度W5为漏极电极16的宽度W2的大约一半左右。重叠部分的X方向上的宽度W5的最大值为，与漏极电极16的宽度W2相同。
图8为比较例子的有源矩阵基板的TFT周边的示意图。图8所示的比较例子中，漏极电极16的端部边缘16e设置为位于，超出氧化物半导体层18的边缘延长线L1，进一步超出扫描线的边缘。该构成中，与如图7所示的实施方式的构成相比，扫描线12和漏极电极16重叠的面积大，寄生电容Cgd不必要的变大。因此，为了降低寄生电容Cgd，优选漏极电极16的端部边缘16e不要超出氧化物半导体层18的边缘延长线L1。
(第三实施方式)
以下，说明根据本发明的第三实施方式的有源矩阵基板(半导体装置)。
图9为第三实施方式的有源矩阵基板的TFT周边的示意图。本实施方式中，同样在基板上，设置有通道型氧化物半导体TFT5。并且，具有与第二实施方式的有源矩阵基板100相同功能的构成元件赋予相同参考符号，并为了简便以下省略其详细说明。
本发明中，与第二实施方式相同，氧化物半导体层18沿扫描线2延伸的方向(X方向)岛状设置，氧化物半导体层18的全部与扫描线2重叠。扫描线2中，与氧化物半导体层18重叠的部分也可用作栅极电极12。
此外，与第二实施方式相同，信号线4与扫描线2交叉的区域中，信号线4和氧化物半导体层18相连接。信号线4中与氧化物半导体层18连接的部分用作源极电极14。
此外，与第二实施方式相同，漏极电极16被设置为在扫描线2的延伸方向(X方向)上具有宽度W2，并且，自与氧化物半导体层18连接的部分延伸至超出扫描线2的一侧的边缘，以使连接于漏极延长部16E。该构成中，氧化物半导体层的宽度W1，和漏极电极的宽度W2，可具有制程规则所决定的最小宽度(例如，3μm～6μm)。本实施方式中，也可设为氧化物半导体层的宽度W1，和漏极电极的宽度W2基本相同(即，|W1-W2|≤1μm)。
此外，与第二实施方式相同，氧化物半导体层是在TFT5的通道宽度方向上所规定的宽度，漏极电极16的宽度W2是，漏极电极16与对向扫描线及氧化物半导体层18而突出的方向正交的方向上所规定的宽度。
此外，本实施方式中，漏极电极16的端部边缘16a位于，X方向上规定的氧化物半导体层18两侧边缘延长线L1、L2之间。即，氧化物半导体层18和漏极电极16重叠的部分在Y方向的宽度W4B(重叠宽度W4)小于氧化物半导体层18的宽度W1。
由此，将氧化物半导体层18的宽度W1和漏极电极16的宽度W2设为最小宽度，此外，通过将漏极电极的端部边缘16a设置在氧化物半导体层18的两侧边缘延长线L1、L2之间，可尽量减小寄生电容Cgd，并获得合适的元件特性。
本实施方式中，由于上述重叠部分的宽度W4B小于氧化物半导体层18的宽度W1，因此，有可能TFT5的通道不能规定为如第二实施方式的矩形区域。但是，即使这种情况下，发明者已确认根据氧化物半导体层18的高迁移率，可实现良好的元件特性。因此，本实施方式中，特意采用了源极电极和氧化物半导体层之间的连接部分，和漏极电极和氧化物半导体层之间的连接部分不对称的构成，进一步降低了寄生电容Cgd。
并且，氧化物半导体层18和漏极电极16重叠的部分的宽度W4B优选其宽度大于等于1μm。通过确保大于等于1μm宽度的W4B，可充分使氧化物半导体层18和漏极电极16连接。并且，上述冲的部分的X方向上的宽度W5，与第二实施方式相同，例如只要大于等于1μm即可。
以上，对本发明的实施方式进行了说明，但其实施方式可以进行各种改进。例如，栅极电极设置为自X方向上延伸的扫描线2向Y方向突出的部分，可在该栅极电极上被设置为最小宽度的氧化物半导体层及漏极电极相连接。但是，如上述第一至第三实施方式所示，将扫描线2的一部分用作栅极电极12，采用在其栅极电极12上形成TFT的构成(TFT在栅极上、TFT on gate)，即可进一步实现元件小型化。
工业实用性
本发明的实施方式可广泛适用于各种具有氧化物半导体TFT的半导体装置中。例如，可适用于有源矩阵基板等的电路基板、液晶显示装置、有机发光(EL)显示装置及无机发光显示装置等的显示装置、图像传感器装置等的摄像装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。
标号说明
2 扫描线
4 信号线
5 氧化物半导体TFT
10 基板
12 栅极电极
14 源极电极
16 漏极电极
18 氧化物半导体层
20 栅极绝缘层
22 保护层
24 平坦化层
26 层间绝缘层
30 像素电极
32 公共电极
100 有源矩阵基板(半导体装置)

Claims (15)

1.一种半导体装置，具备基板和薄膜晶体管，
所述薄膜晶体管由所述基板支撑，并包括栅极电极、氧化物半导体层、设置于所述栅极电极和所述氧化物半导体层之间的栅极绝缘层、以及与所述氧化物半导体层电性连接的源极电极及漏极电极，
所述漏极电极具有向所述氧化物半导体层突出的形状，
将所述薄膜晶体管的通道宽度方向上的所述氧化物半导体层的宽度设为宽度W1，与所述漏极电极的突出方向正交的方向上的所述漏极电极的宽度设为宽度W2的情况下，所述宽度W1和所述宽度W2之间满足|W1-W2|≤1μm的关系，
所述宽度W1及宽度W2为大于等于3μm并小于等于6μm。
2.如权利要求1所述的半导体装置，其特征在于，
进一步包括连接于所述源极电极的信号线，和连接于所述栅极电极的扫描线，所述扫描线沿第一方向延伸，所述信号线沿与所述第一方向交叉的第二方向延伸，
所述漏极电极、所述源极电极及所述氧化物半导体层沿着所述第一方向或第二方向中的任意一个方向排成一列。
3.如权利要求2所述的半导体装置，其特征在于，
所述栅极电极是所述扫描线的一部分，包含所述栅极电极的所述扫描线沿着所述第一方向直线状延伸。
4.如权利要求2或3所述的半导体装置，其特征在于，
所述源极电极具有沿着所述第二方向突出的形状，所述漏极电极被配置为隔着所述氧化物半导体层与所述源极电极对向。
5.如权利要求4所述的半导体装置，其特征在于，
所述信号线和所述源极电极之间的连接部分，和对向所述源极电极的所述漏极电极的延长部，夹着所述扫描线位于相反侧。
6.如权利要求4或5所述的半导体装置，其特征在于，
所述氧化物半导体层被设置为横越所述扫描线的两侧边缘。
7.如权利要求4至6中任一项所述的半导体装置，其特征在于，
所述氧化物半导体层和所述漏极电极重叠的部分在第一方向上的宽度设为宽度W3时，所述宽度W1和所述宽度W3满足|W1-W3|≤1μm。
8.如权利要求4至6中任一项所述的半导体装置，其特征在于，
所氧化物半导体层和所述漏极电极在所述第一方向上其位置偏离，
所述氧化物半导体层和所述漏极电极重叠的部分在所述第一方向上的宽度设为宽度W3时，所述宽度W3大于等于1μm，并且小于所述宽度W1。
9.如权利要求2或3所述的半导体装置，其特征在于，
所述源极电极是所述信号线中的连接于所述氧化物半导体层的部分，
所述漏极电极具有沿着所述第二方向横越所述扫描线的边缘并在所述扫描线上突出的形状，
所述氧化物半导体层和所述漏极电极重叠的部分在所述第二方向上的长度为大于等于1μm，并且小于等于所述宽度W1。
10.如权利要求9所述的半导体装置，其特征在于，
所述氧化物半导体层在所述扫描线上被设置在所述扫描线的内侧，以不超出所述扫描线的边缘。
11.一种半导体装置，具备基板和薄膜晶体管，
所述薄膜晶体管由所述基板支撑，并包括栅极电极、氧化物半导体层、设置于所述栅极电极和所述氧化物半导体层之间的栅极绝缘层、以及与所述氧化物半导体层电性连接的源极电极及漏极电极，
所述漏极电极具有向所述氧化物半导体层突出的形状，
将所述薄膜晶体管的通道宽度方向上的所述氧化物半导体层的宽度设为宽度W1，所述漏极电极和所述氧化物半导体层重叠的部分中，在所述氧化物半导体层的宽度方向上的重叠宽度设为宽度W4的情况下，所述宽度W4大于等于1μm，并且，小于等于所述宽度W1。
12.如权利要求11所述的半导体装置，其特征在于，所述宽度W4小于所述宽度W1。
13.如权利要求1至12中任一项所述的半导体装置，其特征在于，所述氧化物半导体层包含In、Ga及Zn。
14.如权利要求1至13中任一项所述的半导体装置，其特征在于，所述氧化物半导体层包含晶体部分。
15.如权利要求1至14中任一项所述的半导体装置，其特征在于，所述薄膜晶体管是通道蚀刻型TFT。
CN201580070477.XA 2014-12-25 2015-12-15 半导体装置 Pending CN107112365A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014262437 2014-12-25
JP2014-262437 2014-12-25
PCT/JP2015/085081 WO2016104253A1 (ja) 2014-12-25 2015-12-15 半導体装置

Publications (1)

Publication Number Publication Date
CN107112365A true CN107112365A (zh) 2017-08-29

Family

ID=56150278

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580070477.XA Pending CN107112365A (zh) 2014-12-25 2015-12-15 半导体装置

Country Status (3)

Country Link
US (1) US10141453B2 (zh)
CN (1) CN107112365A (zh)
WO (1) WO2016104253A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110013A (zh) * 2018-01-19 2018-06-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112689792A (zh) * 2018-09-13 2021-04-20 堺显示器制品株式会社 液晶显示装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105914150A (zh) * 2016-04-29 2016-08-31 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示面板、显示装置
CN108735761A (zh) * 2017-04-20 2018-11-02 京东方科技集团股份有限公司 导电图案结构及其制备方法、阵列基板和显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471345A (zh) * 2007-12-28 2009-07-01 株式会社瑞萨科技 半导体装置和光掩膜
US20120001881A1 (en) * 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
JP2014116592A (ja) * 2012-11-16 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置
CN103999228A (zh) * 2011-12-23 2014-08-20 株式会社半导体能源研究所 半导体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
CN103258857B (zh) 2007-12-13 2016-05-11 出光兴产株式会社 使用了氧化物半导体的场效应晶体管及其制造方法
CN102576174B (zh) 2009-10-09 2018-02-23 株式会社半导体能源研究所 液晶显示装置及包括该液晶显示装置的电子设备
MY166309A (en) * 2009-11-20 2018-06-25 Semiconductor Energy Lab Nonvolatile latch circuit and logic circuit, and semiconductor device using the same
CN105336791B (zh) 2010-12-03 2018-10-26 株式会社半导体能源研究所 氧化物半导体膜以及半导体装置
US9023685B2 (en) * 2011-02-28 2015-05-05 Sharp Kabushiki Kaisha Semiconductor device, fabrication method for the same, and display apparatus
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
WO2014069260A1 (ja) 2012-10-29 2014-05-08 シャープ株式会社 アクティブマトリクス基板および液晶表示装置
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102448479B1 (ko) * 2013-09-13 2022-09-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471345A (zh) * 2007-12-28 2009-07-01 株式会社瑞萨科技 半导体装置和光掩膜
US20120001881A1 (en) * 2010-07-01 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Driving method of liquid crystal display device
CN103999228A (zh) * 2011-12-23 2014-08-20 株式会社半导体能源研究所 半导体装置
JP2014116592A (ja) * 2012-11-16 2014-06-26 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108110013A (zh) * 2018-01-19 2018-06-01 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN112689792A (zh) * 2018-09-13 2021-04-20 堺显示器制品株式会社 液晶显示装置

Also Published As

Publication number Publication date
US20170352765A1 (en) 2017-12-07
US10141453B2 (en) 2018-11-27
WO2016104253A1 (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
CN108493198B (zh) 阵列基板及其制作方法、有机发光二极管显示装置
US10013124B2 (en) Array substrate, touch screen, touch display device, and fabrication method thereof
CN103745978B (zh) 显示装置、阵列基板及其制作方法
KR102246529B1 (ko) 반도체 장치
CN103972298B (zh) 薄膜晶体管及其制造方法
TWI624949B (zh) 半導體裝置
CN107818989B (zh) 阵列基板及其制作方法
TWI478355B (zh) 薄膜電晶體
CN105765729B (zh) 半导体装置
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
CN108140675A (zh) 半导体装置及其制造方法
CN107331669A (zh) Tft驱动背板的制作方法
US9318611B2 (en) Thin film transistor, method of manufacturing the same, and electronic apparatus
TW201117356A (en) Semiconductor device and method for manufacturing the same
CN105390551A (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
WO2018205692A1 (zh) 薄膜晶体管及其制造方法、阵列基板以及显示装置
CN110491887A (zh) 一种阵列基板、显示面板及阵列基板的制作方法
WO2016123974A1 (zh) 薄膜晶体管、像素结构及其制作方法、阵列基板、显示装置
WO2016188052A1 (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN106415801A (zh) 半导体装置及其制造方法
CN104037232A (zh) 半导体器件及其制造方法、显示单元及电子设备制造方法
TW201423243A (zh) 陣列基板及其製造方法
CN104952885A (zh) 一种显示基板及其制备方法、显示装置
CN107112365A (zh) 半导体装置
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170829