CN109791893A - 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置 - Google Patents

薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置 Download PDF

Info

Publication number
CN109791893A
CN109791893A CN201780059867.6A CN201780059867A CN109791893A CN 109791893 A CN109791893 A CN 109791893A CN 201780059867 A CN201780059867 A CN 201780059867A CN 109791893 A CN109791893 A CN 109791893A
Authority
CN
China
Prior art keywords
mentioned
interlayer insulating
insulating film
etch
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780059867.6A
Other languages
English (en)
Inventor
大平真也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109791893A publication Critical patent/CN109791893A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供可靠性高的薄膜晶体管基板、上述薄膜晶体管基板的制造方法以及显示装置。本发明的薄膜晶体管基板具备：绝缘基板；栅极电极，其配置在绝缘基板上；栅极绝缘层，其覆盖栅极电极；氧化物半导体层，其配置在栅极绝缘层上的与栅极电极的一部分重叠的位置；层间绝缘层，其覆盖氧化物半导体层的上表面和侧面；以及源极电极和漏极电极，其配置在层间绝缘层上，在层间绝缘层中，从氧化物半导体层侧按顺序层叠第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层，在俯视时与氧化物半导体层重叠的区域具有第一开口部和第二开口部，其中，源极电极和氧化物半导体层在第一开口部接触，漏极电极和氧化物半导体层在第二开口部接触，蚀刻液对第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层的蚀刻速率具有特定的关系。

Description

薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
技术领域
本发明涉及薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置。更详细地说，涉及在半导体层上具备蚀刻阻挡层的薄膜晶体管基板、上述薄膜晶体管基板的制造方法以及具备上述薄膜晶体管基板的显示装置。
背景技术
通常在薄膜晶体管基板中按每个作为图像的最小单位的像素设置有薄膜晶体管(TFT)作为开关元件。作为TFT的结构，例如可举出在基板上按顺序层叠栅极电极、栅极绝缘层以及半导体层，在上述半导体层上配置有源极电极和漏极电极的底栅结构。
近年来，由于载流子迁移率高并且能使半导体元件小型化，因而已经研究了将氧化物半导体用于上述半导体层。例如，专利文献1已经研究了提供一种具有良好的氧化物半导体与绝缘层的界面的薄膜晶体管，公开了其包括至少包含O和N的非晶硅，并且上述栅极绝缘层使用在膜厚方向具有氧浓度的分布的绝缘膜，使得在氧化物半导体层的界面侧氧浓度高，朝向栅极电极而氧浓度减小，从而能稳定地制作界面特性良好的TFT。
作为形成上述源极电极和漏极电极的方法，可举出在上述半导体层上形成金属薄膜后通过湿式蚀刻进行图案化的方法。例如，在专利文献2中已经研究了为了保护上述半导体层免受蚀刻液的影响，在半导体层上设置蚀刻阻挡层。
现有技术文献
专利文献
专利文献1：特开2007-250982号公报
专利文献2：国际公开第2014/034617号
发明内容
发明要解决的问题
在具备层间绝缘层(蚀刻阻挡层)的TFT的制造方法中，例如，在半导体层上形成层间绝缘层，之后，将铝(Al)、铜(Cu)等配线材料制成膜，并将其图案化，从而形成源极电极、漏极电极等。上述源极电极、漏极电极等的图案化通常使用湿式蚀刻来进行，因为它易于形成配线，并能以比较低的成本形成。
蚀刻液对上述层间绝缘层的蚀刻速率(etching rate)越小，则该层间绝缘层对于蚀刻液的耐性越高，越适于保护位于源极电极、漏极电极等的下层的半导体层。另一方面，根据本申请的发明人的研究，若为了提高上述层间绝缘层的蚀刻耐性而例如增大膜厚，则有时膜应力变高而膜的紧贴性降低。当层间绝缘层的台阶覆盖性差时，有时在层间绝缘层会有裂缝，或者根据情况而层间绝缘层发生剥离，在形成配线时蚀刻液从半导体层的侧面的台阶部浸入。特别是，在半导体层使用氧化物半导体的情况下，有时会由于蚀刻液而致使氧化物半导体消失，晶体管的特性不稳定。因此，形成既抑制膜应力且对于蚀刻液的耐性高的层间绝缘层是困难的。
本发明是鉴于上述现状而完成的，其目的在于提供可靠性高的薄膜晶体管基板、上述薄膜晶体管基板的制造方法以及显示装置。
用于解决问题的方案
作为具有蚀刻阻挡(ES)层的TFT，例如，可举出如图15和图16所示的ES层315仅以岛状形成在氧化物半导体层14的沟道区域上的构成(以下，也称为岛状ES-TFT。)作为比较方式1，并举出如图2和图3所示的ES层15形成在氧化物半导体层14上的整个面而仅在作为接触孔的第一开口部18和第二开口部19将ES层15除去的构成(以下，也称为面状ES-TFT。)作为本发明的实施方式1。在上述岛状ES-TFT中，氧化物半导体层14的沟道区域以外的部分未由ES层覆盖，因此在形成上述源极电极和漏极电极时，有时蚀刻液浸入到氧化物半导体层14中。另一方面，在上述面状ES-TFT中，由于ES层形成在氧化物半导体层14上的整个面，因此蚀刻液不易浸入到氧化物半导体层14中，但是若氧化物半导体层14的侧面上的覆盖性不充分，则有时蚀刻液浸入，氧化物半导体层14消失。
本发明人对上述面状ES-TFT的构成进行了更进一步的研究，发现通过在氧化物半导体层与源极电极及漏极电极之间配置三层的层间绝缘层，使蚀刻液对第一层间绝缘层的蚀刻速率ER1、对第二层间绝缘层的蚀刻速率ER2以及对第三层间绝缘层的蚀刻速率ER3成为ER2＜ER1且ER3≤ER1，能兼顾层间绝缘层对于蚀刻液的耐性和膜应力的抑制，在形成源极电极和漏极电极时，能抑制蚀刻液从台阶覆盖性差的侧面浸入到氧化物半导体层。由此，想到能很好地解决上述问题，实现了本发明。
本发明的一方式可以是一种薄膜晶体管基板，具备：绝缘基板；栅极电极，其配置在上述绝缘基板上；栅极绝缘层，其覆盖上述栅极电极；氧化物半导体层，其配置在上述栅极绝缘层上的与上述栅极电极的一部分重叠的位置；层间绝缘层，其覆盖上述氧化物半导体层的上表面和侧面；以及源极电极和漏极电极，其配置在上述层间绝缘层上，在上述层间绝缘层中，从上述氧化物半导体层侧按顺序层叠第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层，在俯视时与上述氧化物半导体层重叠的区域具有第一开口部和第二开口部，其中，上述源极电极和上述氧化物半导体层在上述第一开口部接触，上述漏极电极和上述氧化物半导体层在上述第二开口部接触，蚀刻液对上述第一层间绝缘层的蚀刻速率ER1、对上述第二层间绝缘层的蚀刻速率ER2以及对上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。
本发明的另一方式可以是一种显示装置，具备本发明的薄膜晶体管基板。
本发明的再一方式是一种薄膜晶体管基板的制造方法，是制造具有底栅结构的薄膜晶体管基板的方法，上述制造方法具有：在氧化物半导体层上形成层间绝缘层的工序；以及在上述层间绝缘层上形成源极电极和漏极电极的工序，在形成上述层间绝缘层的工序中，以覆盖上述氧化物半导体层的方式形成第一层间绝缘层，在上述第一层间绝缘层上形成第二层间绝缘层，在上述第二层间绝缘层上形成第三层间绝缘层，在俯视时与上述氧化物半导体层重叠的区域，将上述第一层间绝缘层、上述第二层间绝缘层以及上述第三层间绝缘层的一部分除去，形成第一开口部和第二开口部，在形成上述源极电极和漏极电极的工序中，在上述层间绝缘层、上述第一开口部以及上述第二开口部上形成导电膜，通过湿式蚀刻将上述导电膜图案化，蚀刻液对上述第一层间绝缘层的蚀刻速率ER1、对上述第二层间绝缘层的蚀刻速率ER2以及对上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。
发明效果
根据本发明，通过在氧化物半导体层上具有对于蚀刻液的蚀刻速率具有特定的关系的三层的层间绝缘层，能兼顾对于蚀刻液的耐性和膜应力的抑制，抑制蚀刻液浸入所引起的氧化物半导体层的消失，能提供可靠性高的薄膜晶体管基板、上述薄膜晶体管基板的制造方法以及具备上述薄膜晶体管基板的可靠性高的显示装置。
附图说明
图1是示出了实施方式1的TFT基板的整体的俯视示意图。
图2是实施方式1和实施例1的TFT基板的一个像素的俯视示意图。
图3是图2的A-B线的截面示意图。
图4是示出了实施方式1的TFT基板的制造工序的示意图，是示出了在绝缘基板上形成栅极电极的工序的截面示意图。
图5是示出了实施方式1的TFT基板的制造工序的示意图，是示出了在栅极电极上形成栅极绝缘层的工序的截面示意图。
图6是示出了实施方式1的TFT基板的制造工序的示意图，是示出了在栅极绝缘层上形成氧化物半导体层的工序的截面示意图。
图7是示出了实施方式1的TFT基板的制造工序的示意图，是示出了在氧化物半导体层上形成层间绝缘层的工序的截面示意图。
图8是示出了实施方式1的TFT基板的制造工序的示意图，是示出了在层间绝缘层上形成源极电极和漏极电极的工序的截面示意图。
图9是示出了实施方式1的TFT基板的制造工序的示意图，是示出了形成共用电极的工序的截面示意图。
图10是示出了实施方式1的TFT基板的制造工序的示意图，是示出了形成像素电极的工序的截面示意图。
图11是变形方式1的TFT基板的TFT附近的俯视示意图。
图12是图11的C-D线的截面示意图。
图13是实施方式2的TFT基板的显示区域与周边区域的边界部分的截面示意图。
图14是示出了本发明的显示装置的一例的截面示意图。
图15是比较方式1的TFT基板的TFT附近的俯视示意图。
图16是图15的E-F线的截面示意图。
具体实施方式
以下，说明本发明的实施方式。本发明不限于以下的实施方式，能在满足本发明的构成的范围内进行适当设计变更。此外，在以下的说明中，对于同一部分或具有同样的功能的部分在不同的附图间共用同一附图标记，省略其重复的说明。另外，实施方式记载的各构成可以在不脱离本发明的要旨的范围中适当组合，也可以变更。
(实施方式1)
参照图1～图3说明实施方式1的薄膜晶体管(TFT)基板。实施方式1的TFT基板1000A是有源矩阵驱动方式的TFT基板。图1是示出了实施方式1的TFT基板的整体的俯视示意图。图2是实施方式1的TFT基板的一像素的俯视示意图。图3是图2的A-B线的截面示意图。
如图1所示，TFT基板1000A具有：显示区域1002，其包含多个像素；以及显示区域1002以外的区域(非显示区域1001)。非显示区域1001包含设置驱动电路的驱动电路形成区域。在上述驱动电路形成区域例如设置有源极驱动电路110、栅极驱动电路120、检查电路130等。在显示区域1002形成有在行方向上延伸的多个栅极总线140和在列方向上延伸的多个源极总线150。栅极总线140分别连接到栅极驱动电路120的各端子。源极总线150分别连接到源极驱动电路110的各端子。各像素与由栅极总线140和源极总线150包围的区域对应，按每个像素设置有薄膜晶体管(TFT)100A作为开关元件。
如图2所示，TFT100A具有氧化物半导体层14、漏极电极17、从栅极总线140引出的栅极电极12以及从源极总线150引出的源极电极16。氧化物半导体层14相对地配置在与栅极电极12的一部分重叠的位置，源极电极16与漏极电极17之间的区域为沟道区域。在俯视时与氧化物半导体层14重叠的区域，形成有第一开口部18和第二开口部19，第一开口部18和第二开口部19以外的部分由层间绝缘层15覆盖。层间绝缘层15是蚀刻阻挡层，是在氧化物半导体层14上形成源极电极16和漏极电极17时保护氧化物半导体层14的层。另外，按每个像素设置有像素电极25。
如图3所示，TFT100A具有底栅结构。TFT基板1000A具备：绝缘基板11；栅极电极12，其配置在绝缘基板11上；栅极绝缘层13，其覆盖栅极电极12；氧化物半导体层14，其配置在栅极绝缘层13上的与栅极电极12的一部分重叠的位置；层间绝缘层15，其覆盖氧化物半导体层14的上表面和侧面；以及源极电极16和漏极电极17，其配置在层间绝缘层15上。源极电极16和氧化物半导体层14在第一开口部18接触，漏极电极17和氧化物半导体层14在第二开口部19接触。在源极电极16和漏极电极17上配置有第一无机绝缘膜20和有机绝缘层21，在有机绝缘层21上配置有像素电极25。也可以在绝缘基板11与栅极电极12之间具有基底层。
实施方式1的TFT基板1000A也可以是用于作为水平取向模式的一种的边缘场开关(FFS：Fringe Field Switching)方式的液晶显示装置的TFT基板。在是FFS模式用的TFT基板的情况下，具有在有机绝缘层21上还配置有面状电极(共用电极22)，面状电极(共用电极22)隔着第二无机绝缘膜23与狭缝电极(像素电极25)层叠的FFS电极结构。像素电极25在贯通第一无机绝缘膜20、有机绝缘层21以及第二无机绝缘膜23的第三开口部24与漏极电极17接触。
作为绝缘基板11，能使用玻璃基板、硅基板、具有耐热性的塑料基板等一般用于显示器用途的绝缘基板。作为上述塑料基板的材料，例如可举出聚对苯二甲酸乙二醇酯树脂、聚萘二甲酸乙二醇酯树脂、聚醚砜树脂、丙烯酸树脂、聚酰亚胺树脂等。
作为栅极电极12，例如，能使用包含钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铬(Cr)或它们的合金或氮化物的膜。栅极电极也可以是层叠多种膜的层叠膜。栅极电极的厚度例如是100～800nm。
作为栅极绝缘层13，例如，能使用氧化硅(SiO2)膜、氮化硅(SiNx)膜或氧氮化硅(SiOxNy)膜等。从降低氧化物半导体层的氧缺损的观点来说，优选包含氧化硅，特别是SiO2。栅极绝缘层可以是单层，也可以层叠。栅极绝缘层的厚度例如是20～50nm。
氧化物半导体层14配置在栅极绝缘层13上的与栅极电极12的一部分重叠的位置。氧化物半导体层14包含氧化物半导体。通过使用氧化物半导体，与使用非晶硅的情况相比，能提高TFT的电子迁移率。因此，即使显示装置的清晰度变高，即，即使每个像素的TFT的导通时间变短，也能充分地将电压施加到液晶层。另外，在使用氧化物半导体的情况下，与使用非晶硅的情况相比，能降低TFT的截止状态下的漏电流。因此，无论是高清晰度的情况还是不是那样的情况，都能采用低频驱动、设置停止期间的驱动等驱动，其结果是，能降低功耗。氧化物半导体层14的厚度例如为30～100nm。
作为上述氧化物半导体，可举出包含从包括铟(In)、镓(Ga)、铝(Al)、铜(Cu)、锌(Zn)、镁(Mg)、镉(Cd)、钛(Ti)以及锗(Ge)的组中选择的至少一种元素和氧(O)的半导体。优选上述氧化物半导体层包含：包含铟、镓、锌以及氧的半导体(In-Ga-Zn-O系半导体)；包含锌和氧的半导体(Zn-O系半导体)；包含铟、锌以及氧的半导体(In-Zn-O系半导体)；包含锌、钛以及氧的半导体(Zn-Ti-O系半导体)；包含镉、锗以氧的半导体(Cd-Ge-O系半导体)；包含镉、铅以及氧的半导体(Cd-Pb-O系半导体)；包含氧化镉的半导体；包含镁、锌以及氧的半导体(Mg-Zn-O系半导体)；包含铟、锡、锌以及氧的半导体(In-Sn-Zn-O系半导体，例如In2O3-SnO2-ZnO)；或者包含铟、镓、锡以及氧的半导体(In-Ga-Sn-O系半导体)。更优选上述氧化物半导体层包含的是包含铟、镓、锌以及氧的半导体。In-Ga-Zn-O系半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，In、Ga以及Zn的比例(组成比)不作特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。
层间绝缘层15覆盖氧化物半导体层14的上表面和侧面。由此，当在氧化物半导体层14上形成源极电极16和漏极电极17时，即使使用了湿式蚀刻，蚀刻液也不会浸入到氧化物半导体层14，因此能防止氧化物半导体层14的消失。另外，在层间绝缘层15中，从氧化物半导体层14侧按顺序层叠第一层间绝缘层15a、第二层间绝缘层15b以及第三层间绝缘层15c。由于层间绝缘层15是三层结构，从而能抑制上述蚀刻液浸入到氧化物半导体层14，能抑制氧化物半导体层14的消失，因此能得到可靠性高的TFT基板。
蚀刻液对第一层间绝缘层15a的蚀刻速率ER1、对第二层间绝缘层15b的蚀刻速率ER2以及对第三层间绝缘层15c的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。通过设为上述ER2＜ER1且ER3≤ER1，既能提高层间绝缘层15的蚀刻耐性且能抑制膜应力。蚀刻速率ER1、ER2以及ER3例如是包含氟化氢化合物的蚀刻液的蚀刻速率。上述蚀刻速率能根据层间绝缘层的种类(组成)、厚度等进行调整。
蚀刻液对第二层间绝缘层15b的蚀刻速率ER2小于蚀刻液对第一层间绝缘层15a的蚀刻速率ER1。通过在第一层间绝缘层15a上配置不易被蚀刻的层，能抑制蚀刻液浸入到氧化物半导体层14。
蚀刻液对第三层间绝缘层15c的蚀刻速率ER3也可以大于蚀刻液对第二层间绝缘层15b的蚀刻速率ER2并且等于或小于蚀刻液对第一层间绝缘层15a的蚀刻速率ER1。即，上述ER1、上述ER2以及上述ER3也可以具有ER2＜ER3≤ER1的关系。另外，蚀刻液对第三层间绝缘层15c的蚀刻速率ER3也可以小于蚀刻液对第二层间绝缘层15b的蚀刻速率ER2和蚀刻液对第一层间绝缘层15a的蚀刻速率ER1。即，上述ER1、上述ER2以及上述ER3也可以ER3＜ER2＜ER1的关系。各层间绝缘层的蚀刻耐性能通过各自的层间绝缘层的组成、膜厚、蚀刻速率的组合进行调整，能根据阈值、截止电流等晶体管特性、源极电极和漏极电极的材料和膜厚组成、蚀刻液的种类，适当选择是将各层间绝缘层的蚀刻速率设为上述ER2＜ER3≤ER1还是设为ER3＜ER2＜ER1。
一般地，在膜厚相同的情况下，包含氟化氢化合物的蚀刻液的蚀刻速率在氧化硅(SiO2)膜、氧氮化硅(SiOxNy)膜以及氮化硅(SiN)膜之中，氧化硅膜最大，氧氮化硅(SiOxNy(x：y＝1：1))膜、氮含有量高的氧氮化硅(SiOxNy(x：y＝1：2～5))膜、氮化硅膜按该顺序变小。当增大氮化硅膜的膜厚时，蚀刻耐性提高，但另一方面，例如，在通过CVD法成膜的情况下有时生产性降低。另外，当层间绝缘层中的氮化硅的比例高时，有可能紧贴性降低，氧化物半导体的可靠性降低，因此优选氮化硅膜远离氧化物半导体层14配置。
第一层间绝缘层15a可以包含氧化硅(例如SiO2)。通过使第一层间绝缘层15a包含氧化硅，能有效地降低氧化物半导体层14的氧缺损。优选第一层间绝缘层15a的厚度是10nm～100nm。当上述厚度小于10nm时，有时绝缘耐性降低。另一方面，当上述厚度超过100nm时，有时导致生产(能力)性降低。第一层间绝缘层15a的厚度的更优选的下限是20nm，更优选的上限是80nm。
第二层间绝缘层15b可以包含氮化硅(例如，SiN)、氧氮化硅(例如，SiOxNy(x：y＝1：1))或氮含有量高的氧氮化硅(例如，SiOxNy(x：y＝1：2～5))。其中，更优选包含氧氮化硅(SiOxNy(x：y＝1：1或x：y＝1：2～5))。氧氮化硅的氮含有量例如能通过SiH4、氨气分压等进行调整。通过使第二层间绝缘层15b使用膜应力低的氧氮化硅，能增大第二层间绝缘层15b的膜厚而减小上述蚀刻速率且不会降低生产性。优选第二层间绝缘层15b的厚度是10nm～200nm。当上述厚度小于10nm时，有时绝缘耐性降低。另一方面，当上述厚度超过200nm时，有时导致生产(能力)性降低。第二层间绝缘层15b的厚度的更优选的下限是20nm，更优选的上限是100nm。
第三层间绝缘层15c可以包含氧化硅(SiO2)、氮化硅(SiNx)或氧氮化硅(SiOxNy(x：y＝1：1))。在上述ER2＜ER3≤ER1的情况下，第三层间绝缘层15c可以包含氧化硅或氧氮化硅。另外，在上述ER3＜ER2＜ER1的情况下，第三层间绝缘层15c可以包含氮化硅或氧氮化硅。优选第三层间绝缘层15c的厚度是10nm～100nm。当上述厚度小于10nm时，有时绝缘耐性降低。另一方面，当上述厚度超过100nm时，有时导致生产(能力)性降低。第三层间绝缘层15c的厚度的更优选的下限是20nm，更优选的上限是50nm。
在层间绝缘层15中，优选：第一层间绝缘层15a包含氧化硅，第二层间绝缘层15b包含氧氮化硅，第三层间绝缘层15c包含氮化硅；或者，第一层间绝缘层15a包含氧化硅，第二层间绝缘层15b包含氧氮化硅，第三层间绝缘层15c包含氧氮化硅；或者，第一层间绝缘层15a包含氧化硅，第二层间绝缘层15b包含氧氮化硅，第三层间绝缘层15c包含氧化硅。在第二层间绝缘层15b和第三层间绝缘层15c均包含氧氮化硅的情况下，优选第二层间绝缘层15b的氮含有量高于第三层间绝缘层15c的氮含有量。例如，可举出SiOxNy(x：y＝1：2～5)作为第二层间绝缘层15b的组成，可举出SiOxNy(x：y＝1：1)作为第三层间绝缘层15c的组成，但是只要第二层间绝缘层15b的氮含有量高于第三层间绝缘层15c的氮含有量即可，第二层间绝缘层15b和第三层间绝缘层15c所包含的SiOxNy的y的值不作限定。
层间绝缘层15也可以是三层以上。可以在第三层间绝缘层15c上还具有层间绝缘层，例如，也可以将氧化硅膜、氮化硅膜或氧氮化硅膜层叠。
作为源极电极16和漏极电极17，例如，能使用包含钼(Mo)、钛(Ti)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铬(Cr)或它们的合金或氮化物的膜。源极电极和漏极电极可以是层叠有多种膜的层叠膜。源极电极16也可以是在源极下层电极16a层叠有源极上层电极16b的结构。漏极电极17也可以是在漏极下层电极17a层叠有漏极上层电极17b的结构。例如，可举出厚度为10～100nm的Ti膜作为源极下层电极16a和漏极下层电极17a，例如，可举出厚度为100～500nm的Al膜或Cu膜作为源极上层电极16b和漏极上层电极17b。通过使用Ti膜作为源极下层电极16a和漏极下层电极17a，能提高层间绝缘层15与源极上层电极16b及漏极上层电极17b的紧贴性。
第一无机绝缘膜20是保护TFT100A的沟道区域的层。作为第一无机绝缘膜20，例如，能使用氧化硅(例如SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy)等。第一无机绝缘膜20的膜厚不作特别限定，优选为50nm～500nm，更优选为100nm～300nm。第一无机绝缘膜20例如可以是膜厚为200nm的SiO2膜。
有机绝缘层21是将TFT基板平坦化的层。作为有机绝缘膜，例如，能使用感光性或非感光性的树脂膜等。作为树脂的具体例，例如，举出丙烯酸树脂、感光性聚酰亚胺等。在使用感光性树脂膜作为有机绝缘膜的情况下，不用形成抗蚀剂，通过对有机绝缘膜进行曝光和显影就能进行有机绝缘膜的图案化。有机绝缘层21的膜厚不作特别限定，优选为1μm～5μm，更优选为2μm～4μm。有机绝缘膜也可以是膜厚为3μm的正型的感光性丙烯酸树脂膜。
作为共用电极22，例如，能使用具有透光性的导电材料，具体地说，例如，能使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氮化钛(TiN)等。第1透明导电膜也可以是层叠有多种膜的层叠膜。共用电极22也可以是膜厚为100nm的ITO膜。
第二无机绝缘膜23配置在共用电极22与像素电极25之间，作为将共用电极22和像素电极25绝缘的绝缘体发挥功能，并且也作为形成保持电容的电介质发挥功能。作为第二无机绝缘膜23，例如能使用氧化硅(例如SiO2)、氮化硅(SiNx)、氧氮化硅(SiOxNy)等。从与树脂膜的紧贴性优异，提高第二无机绝缘膜23的介电常数等观点来看，优选氮化硅(SiNx)。第二无机绝缘膜23的膜厚不作特别限定，优选为50nm～500nm，更优选为100nm～300nm。第二无机绝缘膜23也可以是膜厚为300nm的SiNx膜。
作为像素电极25，例如能使用具有透光性的导电材料，具体地说，例如，能使用铟锡氧化物(ITO)、铟锌氧化物(IZO)、含有氧化硅的铟锡氧化物(ITSO)、氧化铟(In2O3)、氧化锡(SnO2)、氧化锌(ZnO)、氮化钛(TiN)等。像素电极25也可以是层叠有多种膜的层叠膜。像素电极25也可以是膜厚为100nm的ITO膜。
在实施例1的TFT基板1000A是FFS模式用的TFT基板的情况下，优选像素电极25是具有线状电极和线状的开口部(狭缝)的狭缝电极。作为上述狭缝电极，例如，如图2所示，能使用具备其整周被由线状电极25a包围的线状的开口部25b作为狭缝的电极、具备多个梳齿部并且配置在梳齿部间的线状的切口构成狭缝的梳型形状的电极。
以下说明TFT100A的驱动方法。从栅极驱动电路120在规定的定时以脉冲的方式将扫描信号供应到栅极总线140和栅极电极12，扫描信号通过线顺序方式被施加到各TFT100A。通过输入扫描信号，TFT100A成为导通状态一定期间。在TFT100A为导通状态的期间，会从栅极驱动电路120经由源极总线150和TFT100A向像素电极25供应图像信号。另一方面，向共用电极22供应作为共同施加给全部的像素的信号的共用信号。
在FFS模式下，共用电极22和像素电极25隔着第二无机绝缘膜23层叠。当图像信号被施加到像素电极25时，通过形成于像素电极25的狭缝25b，在像素电极25与共用电极22之间以抛物线状产生电力线，在液晶层1100产生与图像信号相应的边缘电场。并且，通过该边缘电场控制液晶分子的取向，其结果是，控制各像素的光透射率。这样，多个像素分别被独立地驱动，而会在显示区域1002显示图像。
＜薄膜晶体管基板的制造方法＞
实施方式1的TFT基板的制造方法是制造具有底栅结构的薄膜晶体管基板的方法，具有：在氧化物半导体层上形成层间绝缘层的工序；以及在上述层间绝缘层上形成源极电极和漏极电极的工序。也可以在上述氧化物半导体层上形成层间绝缘层的工序之前，具有在绝缘基板上形成栅极电极的工序、在栅极电极上形成栅极绝缘层的工序。
以下使用图4～图10说明实施方式1的TFT基板的制造方法。图4～图10均是示出了实施方式1的TFT基板的制造工序的示意图，图4示出在绝缘基板上形成栅极电极的工序，图5示出在栅极电极上形成栅极绝缘层的工序，图6示出在栅极绝缘层上形成氧化物半导体层的工序，图7的(a)～(d)示出在氧化物半导体层上形成层间绝缘层的工序，图8的(a)和(b)示出在层间绝缘层上形成源极电极和漏极电极的工序，图9的(a)～(c)示出形成共用电极的工序，图10的(a)和(b)示出形成像素电极的工序。
在绝缘基板11上形成栅极电极12的工序中，准备绝缘基板11，通过溅射法在绝缘基板11的整个面形成第1导电膜。接下来，通过光刻法在第1导电膜上形成第一抗蚀剂。接下来，将第一抗蚀剂作为掩模对第1导电膜进行湿式蚀刻，将第一抗蚀剂剥离，从而如图4所示，形成栅极电极12。虽然未图示，但是与栅极电极12一体地也形成栅极总线140。
在栅极电极12上形成栅极绝缘层13的工序中，如图5所示，通过CVD(ChemicalVapor Deposition：化学气相沉积)法在形成有栅极电极12的基板的整个面形成栅极绝缘层13。
在栅极绝缘层13上形成氧化物半导体层14的工序中，通过溅射法、CVD法等方法在形成有栅极绝缘层13的基板的整个面形成半导体膜。也可以在形成半导体膜后进行退火。在半导体膜的退火后，通过光刻法在半导体膜上形成第二抗蚀剂。将第二抗蚀剂作为掩模对半导体膜进行湿式蚀刻，将第二抗蚀剂剥离，从而如图6所示，在与栅极电极12的一部分重叠的位置形成氧化物半导体层14。
在氧化物半导体层14上形成层间绝缘层15的工序中，首先，如图7的(a)所示，通过CVD法以覆盖氧化物半导体层14的方式在形成有氧化物半导体层14的基板的整个面形成第一层间绝缘层15a。接下来，如图7的(b)所示，通过CVD法在第一层间绝缘层15a上形成第二层间绝缘层15b，如图7的(c)所示，通过CVD法在第二层间绝缘层15b上形成第三层间绝缘层15c。接下来，通过光刻法在第三层间绝缘层15c上形成第三抗蚀剂，将第三抗蚀剂作为掩模，通过干式蚀刻，在俯视时与氧化物半导体层14重叠的区域，将第一层间绝缘层15a、第二层间绝缘层15b以及第三层间绝缘层15c的一部分除去，之后，将第三抗蚀剂剥离，从而如图7的(d)所示，在俯视时与氧化物半导体层14重叠的区域形成第一开口部18和第二开口部19。
第一层间绝缘层15a、第二层间绝缘层15b以及第三层间绝缘层15c的形成可以通过使用了SiH4、N2O或O2的等离子体CVD法，也可以通过使用了四乙氧基硅烷(TEOS)和O2或O3的CVD法。优选第一层间绝缘层15a通过使用了TEOS和O2或O3的CVD法形成。当采用使用了TEOS和O2或O3的CVD法时，能得到台阶覆盖性高的层间绝缘层，因此通过以使用了TEOS和O2或O3的CVD法形成第一层间绝缘层15a，能将第二层间绝缘层15b和第三层间绝缘层15c薄膜化。
在层间绝缘层15上形成源极电极16和漏极电极17的工序中，如图8的(a)所示，通过溅射法在层间绝缘层15、第一开口部18以及第二开口部19上形成导电膜(第1透明导电膜)。在源极电极16和漏极电极17是多层的情况下，第1透明导电膜例如也可以是在下层形成Ti膜，在上述Ti膜上形成Al膜或Cu膜而成。接下来，通过光刻法在第1透明导电膜上形成第四抗蚀剂，将第四抗蚀剂作为掩模对第1透明导电膜进行湿式蚀刻。之后，将第四抗蚀剂剥离，从而如图8的(b)所示，形成源极电极16和漏极电极17。源极电极16是在源极下层电极16a层叠源极上层电极16b而成，漏极电极17是在漏极下层电极17a层叠漏极上层电极17b而成。
形成源极电极16和漏极电极17的工序也可以使用包含氟化氢化合物的蚀刻液进行湿式蚀刻。作为上述氟化氢化合物，可举出氟化氢(HF)、氟化铵(NH4F)等。在源极电极16和漏极电极17的上层电极使用Al或Cu的情况下，往往形成Ti膜作为下层电极。为了蚀刻下层的Ti膜，需要使用氧化能力高的蚀刻液，适合使用包含上述氟化氢化合物的蚀刻液。蚀刻液所包含的氟化氢化合物的浓度例如为0.01～0.5摩尔％。包含上述氟化氢化合物的蚀刻液由于氧化能力高，因此易于浸入到氧化物半导体层14，易于由于蚀刻液而致使氧化物半导体层14消失。因此，在使用包含氟化氢化合物的蚀刻液作为蚀刻液的情况下，通过将层间绝缘层15设为三层结构，能更有效地防止氧化物半导体层14的消失。
在形成共用电极22的工序中，如图9的(a)所示，通过CVD法在形成有源极电极16和漏极电极17的基板的整个面形成第一无机绝缘膜20。也可以在形成第一无机绝缘膜20后进行退火。接下来，通过旋涂法、狭缝涂敷法等方法，在形成有第一无机绝缘膜20的基板的整个面涂敷有机绝缘层21的材料，并使涂膜干燥，形成具有平坦的表面的有机绝缘膜。如图9的(b)所示，将有机绝缘膜图案化后，进行退火并对有机绝缘膜焙烧，从而形成有机绝缘层21。退火例如在200℃进行1个小时。之后，通过溅射法，在形成有有机绝缘层21的基板的整个面形成第二透明导电膜，通过光刻法在第二透明导电膜上形成第五抗蚀剂。将第五抗蚀剂作为掩模对第二透明导电膜进行湿式蚀刻，将第五抗蚀剂剥离，从而如图9的(c)所示，形成共用电极22。也可以在共用电极22的图案化后进行退火而将共用电极22多晶化。
在形成像素电极25的工序中，如图10的(a)所示，通过CVD法在形成有共用电极22的基板的整个面形成第二无机绝缘膜23后，通过光刻法在第二无机绝缘膜23上形成第六抗蚀剂，将第六抗蚀剂作为掩模，对第一无机绝缘膜20、有机绝缘层21以及第二无机绝缘膜23一并进行干式蚀刻，形成第三开口部24。之后，将第六抗蚀剂剥离，通过溅射法在形成有第二无机绝缘膜23的基板的整个面形成第三透明导电膜，通过光刻法在第三透明导电膜上形成第七抗蚀剂。将第七抗蚀剂作为掩模对第三透明导电膜进行湿式蚀刻，将第七抗蚀剂剥离，从而如图10的(b)所示，形成像素电极25。像素电极25和漏极电极17在第三开口部24接触。经过以上的工序，完成TFT基板1000A。
＜变形方式1＞
图11是变形方式1的TFT基板的TFT附近的俯视示意图。图12是图11的C-D线的截面示意图。变形方式1的TFT基板1000B具有的TFT100B除了在俯视时氧化物半导体层14的宽度大于栅极电极12的宽度，第一开口部18以及第二开口部19与栅极电极12的外缘重叠以外，具有与实施方式1同样的构成。
在变形方式1的TFT基板1000B中，也与实施方式1同样，作为蚀刻阻挡层的层间绝缘层15覆盖氧化物半导体层14的上表面和侧面，并且是三层结构，因此在对源极电极16和漏极电极17进行湿式蚀刻时蚀刻液不会浸入到氧化物半导体层14，因此能防止氧化物半导体层14的消失，能得到可靠性高的TFT基板。
(实施方式2)
实施方式2的TFT基板2000是具备形成在同一基板上的像素用TFT和电路用TFT200的TFT基板。在实施方式2中，在与像素用TFT相同的基板上一体地形成周边驱动电路的一部分或整体。这种TFT基板被称为驱动器单片的TFT基板。在驱动器单片的TFT基板中，周边驱动电路设置在包含多个像素的区域(显示区域)以外的区域(非显示区域或边框区域)。构成周边驱动电路的TFT(电路用TFT)例如使用将多晶硅膜作为活性层的结晶质硅TFT。当这样使用氧化物半导体TFT作为像素用TFT，使用结晶质硅TFT作为电路用TFT时，能在显示区域降低功耗，而且，能减小边框区域。
图13是实施方式2的TFT基板的显示区域与周边区域的边界部分的截面示意图。如图13所示，在TFT基板2000中，在显示区域1002的各像素中形成像素用TFT，在非显示区域1001形成电路用TFT200。TFT基板2000具备：基板11；基底层201，其形成在基板11的表面；像素用TFT100A，其形成在基底层201上；以及电路用TFT200，其形成在基底层201上。像素用TFT100A和电路用TFT200一体地形成在基板11中。虽然作为像素用TFT示出的是在图2和图3所示的实施方式1的TFT基板1000A中说明的TFT100A，但是也能应用在图11和图12所示的比较方式1的TFT基板1000B中说明的TFT100B。
电路用TFT200具有：结晶质硅半导体层(例如低温多晶硅层)214，其形成在基底层201上；第三无机绝缘层202，其覆盖结晶质硅半导体层214；以及栅极电极212，其设置在第三无机绝缘层202上。第三无机绝缘层202中的位于结晶质硅半导体层214与栅极电极212的部分作为电路用TFT200的栅极绝缘层发挥功能。源极电极216和漏极电极217设置在覆盖栅极电极212和结晶质硅半导体层214的绝缘层(像素用TFT100A的栅极绝缘层13)上。源极电极216和漏极电极217也可以分别在形成于上述绝缘层的开口部与结晶质硅半导体层214接触。电路用TFT200也可以与像素用TFT100A同样地具有三层结构的层间绝缘层15。
作为电路用TFT200的栅极绝缘层的第三无机绝缘层202也可以延伸设置到形成像素用TFT的区域。在该情况下，像素用TFT100A的氧化物半导体层12也可以形成在第三无机绝缘层202上。电路用TFT200和电路用TFT200由第一无机绝缘膜20和有机绝缘层21覆盖。
在图3中，TFT100A是在绝缘基板11上形成栅极电极12和栅极绝缘层13的构成，但是在将TFT100A应用到实施方式2的像素用TFT的情况下，也可以在绝缘基板11上形成基底层201和第三无机绝缘层202，在第三无机绝缘层202上形成栅极电极12和栅极绝缘层13。另外，也能将像素用TFT100A的形成区域的基底层201和第三无机绝缘层202除去，在绝缘基板11上形成栅极电极12、栅极绝缘层13。
在图13中，电路用TFT200具有在栅极电极212与绝缘基板11之间配置有结晶质硅半导体层214的顶栅结构。另一方面，像素用TFT具有在氧化物半导体层14与基板11之间配置有栅极电极12的底栅结构。通过采用这种结构，当在同一基板11上一体地形成两种薄膜晶体管100A和200时，能更有效地抑制制造工序数、制造成本的增加。
像素用TFT100A的栅极绝缘层13也可以延伸设置到形成电路用TFT200的区域为止，作为覆盖电路用TFT200的栅极电极212和结晶质硅半导体层214的绝缘层发挥功能。在这种情况下，栅极绝缘层13也可以具有层叠结构。电路用TFT200的栅极电极212和像素用TFT100A的栅极电极12也可以形成在同一层内。另外，电路用TFT200的源极电极216及漏极电极217与像素用TFT100A的源极电极16及漏极电极17也可以形成在同一层内。“形成在同一层内”是指使用同一膜(导电膜)形成。由此，能抑制制造工序数和制造成本的增加。
上述的实施方式也可以在不脱离本发明的要旨的范围内进行适当组合。另外，各实施方式的变形例也可以与其它实施方式组合。
＜显示装置＞
本发明的另一方式也可以是具备本发明的薄膜晶体管基板的显示装置。图14是示出了本发明的显示装置的一例的截面示意图。图14所示的显示装置1500是液晶显示装置，例如，可举出具备将TFT基板1000A、液晶层1100以及彩色滤光片(CF)基板1200按该顺序层叠的液晶面板和背光源1400的构成。TFT基板和CF基板由密封材料1300贴附。作为上述TFT基板，可以使用实施方式1的TFT基板1000A、变形方式1的TFT基板1000B以及实施方式2的TFT基板2000中的任意一个基板。
作为CF基板1200、液晶层1100、密封材料1300、背光源1400，能使用在液晶显示装置的领域中通常使用的。作为彩色滤光片基板1200的构成，可举出在透明基板上设置形成为格子状的黑矩阵、形成为格子状的彩色滤光片等的构成。在与显示区域1002对应的区域，配置上述彩色滤光片和黑矩阵。
液晶层1100含有液晶分子。当对液晶层1100施加液晶分子的阈值以上的电压时，液晶分子的取向发生变化，能控制透射过该液晶显示装置的光的量。优选上述液晶分子是向列型液晶。另外，液晶材料可以具有负介电常数各向异性，也可以具有正介电常数各向异性。
密封材料1300以包围显示区域1002的方式形成。另外，密封材料1300将TFT基板1000A和CF基板1200相互粘接，并且将液晶层1100密封在TFT基板1000A与CF基板1200之间。密封材料1300不作特别限定，可举出具有热固化性的密封材料、具有光固化性(例如紫外线固化性)的密封材料、具有光固化性和热固化性的密封材料。
显示装置1500也可以是在上述液晶面板的背面配置有背光源的透射型的液晶显示装置。作为背光源1400，可以是边光方式，也可以是直下型方式。
也可以在TFT基板1000A与液晶层1100之间以及CF基板1200与液晶层1100之间具有取向膜(未图示)。作为取向膜，能使用在液晶显示装置的领域中通常使用的取向膜，但是在TFT基板1000A是FFS模式用的TFT基板的情况下，优选是水平取向膜。
另外，在实施方式1中，主要说明了液晶显示装置，但是本发明的显示装置的种类不特别限定于液晶显示装置。例如，也可以是微胶囊型电泳方式的电子纸、有机或无机EL显示器等。
(比较方式1)
图15是比较方式1的TFT基板的TFT附近的俯视示意图。图16是图15的E-F线的截面示意图。如图15所示，比较方式1的TFT基板3000除了仅在氧化物半导体层14的中央部分(沟道区域)配置有蚀刻阻挡(ES)层315、以及在俯视时在与上述氧化物半导体层重叠的区域不具有开口部以外，具有与实施方式1的TFT基板1000A同样的构成。
如图16所示，在比较方式1的TFT基板3000中，源极电极16与氧化物半导体层14、栅极电极17与氧化物半导体层14不经由开口部接触，而是直接接触。与实施方式1同样，在栅极绝缘层13上形成氧化物半导体层14后，通过CVD法在形成有氧化物半导体层14的基板的整个面形成ES层315，通过光刻法仅在氧化物半导体层14上的沟道区域形成第八抗蚀剂，通过干式蚀刻将沟道区域以外的ES层315除去，之后，将第八抗蚀剂剥离。ES层可以是1层，与可以是2层以上。在氧化物半导体层14和ES层315上形成透明导电膜。接下来，通过光刻法在上述透明导电膜上形成第九抗蚀剂，将第九抗蚀剂作为掩模对第1透明导电膜进行湿式蚀刻。之后，将第九抗蚀剂剥离，从而形成源极电极16和漏极电极17。
在比较方式1中，ES层315不覆盖氧化物半导体层14的侧面，因此在形成源极电极16和漏极电极17的工序中，有时蚀刻液浸入到氧化物半导体层14，致使氧化物半导体层14消失。
以下，举出实施例更详细地说明本发明，但是本发明不限于这些例子。
(实施例1)
实施例1的TFT基板是FFS模式用的TFT基板，具有图2和图3所示的构成。图2是实施例1的TFT基板的一个像素的俯视示意图。图3也是实施例1的TFT基板的一个像素的截面示意图。在实施例1中，通过图4～图9所示的制造工序，制作了TFT基板。
＜栅极电极的形成＞
通过溅射法在玻璃基板上形成Cu薄膜作为栅极电极层，在通过光刻法形成抗蚀剂后，通过湿式蚀刻，形成栅极总线和栅极电极。得到的栅极电极的厚度是300nm。
＜栅极绝缘层的形成＞
通过CVD法在形成有上述栅极电极的基板的整个面形成SiN膜，然后层叠SiO2膜。得到的栅极绝缘层的厚度是400nm。
＜氧化物半导体层的形成＞
通过溅射法在形成有上述栅极绝缘层的基板的整个面形成包含铟、镓、锡以及氧的半导体(In-Ga-Sn-O系半导体)膜。在上述半导体膜上，通过光刻将膜厚为2.0μm的感光性抗蚀剂图案化后，通过各向同性蚀刻对氧化物半导体膜进行蚀刻加工，形成氧化物半导体层。得到的氧化物半导体层的厚度是50nm。
＜层间绝缘层的形成＞
通过CVD法在形成有上述氧化物半导体层的基板的整个面形成SiO2膜作为第一层间绝缘层后，通过CVD法在上述SiO2膜上形成SiOxNy(例如，x：y＝1：2)膜作为第二层间绝缘层，还通过CVD法在上述SiOxNy膜上形成SiOxNy膜(x：y＝1：1)作为第三层间绝缘层。之后，通过光刻法形成抗蚀剂，通过干式蚀刻，在俯视时与氧化物半导体层重叠的区域，形成贯通第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层的第一开口部和第二开口部。在得到的层间绝缘层中，第一层间绝缘层的厚度为20nm，第二层间绝缘层的厚度为30nm，第三层间绝缘层的厚度为30nm。上述第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层的形成所使用的是将SiH4作为气体源的等离子体CVD法。此外，第二层间绝缘层所使用的SiOxNy也可以是x＝1、y＝2以上。
＜源极电极和漏极电极的形成＞
通过溅射法在形成有上述层间绝缘层的基板的整个面形成Ti膜作为源极下层电极和漏极下层电极，通过溅射法在上述Ti膜上形成Cu膜作为源极上层电极和源极上层电极。之后，在上述Cu膜上涂敷2.0μm的光致抗蚀剂，并对其进行曝光、显影，然后通过湿式蚀刻形成源极电极和漏极电极。上述湿式蚀刻是使用含有0.1摩尔％氟化氢(HF)的蚀刻液进行的。在得到的源极电极和漏极电极中，下层电极是厚度为50nm的Ti膜，上层电极是厚度为200nm的Cu膜。
＜共用电极的形成＞
通过CVD法在形成有上述源极电极和漏极电极的基板的整个面形成SiO2膜作为第一无机绝缘膜。在上述第一无机绝缘膜上涂布正型的感光性丙烯酸树脂组成物，将其干燥后进行曝光和显影，形成有机绝缘层。通过溅射法在上述有机绝缘层上形成ITO膜，通过光刻法形成抗蚀剂后，通过湿式蚀刻形成共用电极。得到的第一无机绝缘膜的厚度为200nm，有机绝缘层的厚度为2.0μm，共用电极的厚度为80nm。
＜像素电极的形成＞
在形成有上述共用电极的基板的整个面，通过CVD法形成SiN膜作为第二无机绝缘膜，通过光刻法形成抗蚀剂，对上述第一无机绝缘膜、有机绝缘层以及第二无机绝缘膜一并进行干式蚀刻，形成第三开口部。接下来，在形成有第二无机绝缘膜的基板的整个面，通过溅射法形成ITO膜，通过光刻法形成抗蚀剂后，通过湿式蚀刻形成像素电极。得到的第二无机绝缘膜的厚度是200nm，像素电极的厚度是75nm。至此，完成实施例1的TFT基板。
(实施例2)
实施例2的TFT基板是实施方式1的TFT基板的具体例，除了层间绝缘层的构成不同以外，具有与实施例1的TFT基板同样的构成。在实施例2中，第一层间绝缘层是厚度为20nm的SiO2膜，第二层间绝缘层是厚度为40nm的SiOxNy膜(例如，x：y＝1：2)，第三层间绝缘层是厚度为20nm的SiO2膜。第二层间绝缘层所使用的SiOxNy也可以是x＝1、y＝2以上。上述第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层的形成所使用的是将SiH4作为气体源的等离子体CVD法。
(实施例3)
实施例3的TFT基板是实施方式1的TFT基板的具体例，除了层间绝缘层的构成不同以外，具有与实施例1的TFT基板同样的构成。在实施例3中，第一层间绝缘层是厚度为20nm的SiO2膜，第二层间绝缘层是厚度为40nm的SiOxNy膜(例如，x：y＝1：2)，第三层间绝缘层是厚度为20nm的SiN膜。第二层间绝缘层所使用的SiOxNy也可以是x＝1、y＝2以上。上述第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层的形成所使用的是将SiH4作为气体源的等离子体CVD法。
(实施例4)
实施例4的TFT基板是实施方式1的TFT基板的具体例，除了层间绝缘层的形成方法不同以外，与实施例1的TFT基板同样地制造。在实施例4中，上述第一层间绝缘层的形成采用的是使用了四乙氧基硅烷(TEOS)和O2或O3的CVD法。得到的第一层间绝缘层的台阶覆盖性高，因此能将第二层间绝缘层和第三层间绝缘层薄膜化。在实施例4中，第一层间绝缘层是厚度为20nm的SiO2膜，第二层间绝缘层是厚度为30nm的SiOxNy膜(例如，x：y＝1：2)，第三层间绝缘层是厚度为10nm的SiN膜。用于第二层间绝缘层的SiOxNy也可以是x＝1、y＝2以上。
(比较例1)
比较例1的TFT基板除了层间绝缘层是两层以外，具有与实施例1的TFT基板同样的构成。在比较例1中，在形成有氧化物半导体层的基板的整个面形成厚度为20nm的SiO2膜作为第一层间绝缘层后，在上述SiO2膜上形成厚度为60nm的SiOxNy膜(例如，x：y＝1：2)作为第二层间绝缘层。第二层间绝缘层所使用的SiOxNy也可以是x＝1、y＝2以上。上述第一层间绝缘层和第二层间绝缘层的形成所使用的是将SiH4作为气体源的等离子体CVD法。
将实施例1～4和比较例1的层间绝缘层的构成汇总在下述表1中。
[表1]
在实施例1的TFT基板中，作为蚀刻阻挡层的层间绝缘层覆盖氧化物半导体层的上表面和侧面，并且是三层结构，因此当对源极电极和漏极电极进行湿式蚀刻时蚀刻液不会浸入到氧化物半导体层，因此能防止氧化物半导体层的消失，能得到可靠性高的TFT基板。实施例2～4也与实施例1同样，能防止在形成源极电极和漏极电极时蚀刻液浸入所引起的氧化物半导体层的消失，得到了可靠性高的TFT基板。另一方面，在比较例1中，第二层间绝缘层的膜应力高，因此膜的紧贴性不充分，在形成源极电极和漏极电极时，蚀刻液侵入到氧化物半导体层，一部分氧化物半导体消失了。
[附记]
本发明的一方式可以是一种薄膜晶体管基板，具备：绝缘基板；栅极电极，其配置在上述绝缘基板上；栅极绝缘层，其覆盖上述栅极电极；氧化物半导体层，其配置在上述栅极绝缘层上的与上述栅极电极的一部分重叠的位置；层间绝缘层，其覆盖上述氧化物半导体层的上表面和侧面；以及源极电极和漏极电极，其配置在上述层间绝缘层上，在上述层间绝缘层中，从上述氧化物半导体层侧按顺序层叠第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层，在俯视时与上述氧化物半导体层重叠的区域具有第一开口部和第二开口部，其中，上述源极电极和上述氧化物半导体层在上述第一开口部接触，上述漏极电极和上述氧化物半导体层在上述第二开口部接触，蚀刻液对上述第一层间绝缘层的蚀刻速率ER1、对上述第二层间绝缘层的蚀刻速率ER2以及对上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。
在本发明的一方式中，也可以是，上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER3≤ER1的关系。也可以是，在上述ER2＜ER3≤ER1的情况下，上述第三层间绝缘层包含氧化硅或氧氮化硅。
在本发明的一方式中，也可以是，上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER3＜ER2＜ER1的关系。也可以是，在上述ER3＜ER2＜ER1的情况下，上述第三层间绝缘层包含氮化硅或氧氮化硅。
在本发明的一方式中，也可以是，上述氧化物半导体层包含：包含铟、镓、锌以及氧的半导体；包含锌和氧的半导体；包含铟、锌以及氧的半导体；包含锌、钛以及氧的半导体；包含镉、锗以及氧的半导体；包含镉、铅以及氧的半导体；包含氧化镉的半导体；包含镁、锌以及氧的半导体；包含铟、锡、锌以及氧的半导体；或者包含铟、镓、锡以及氧的半导体。
在本发明的一方式中，也可以是，上述第一层间绝缘层包含氧化硅。也可以是，上述第二层间绝缘层包含氧氮化硅。
本发明的另一方式也可以是一种显示装置，具备本发明的薄膜晶体管基板。
本发明的再一方式也可以是一种薄膜晶体管基板的制造方法，是制造具有底栅结构的薄膜晶体管基板的方法，上述制造方法具有：在氧化物半导体层上形成层间绝缘层的工序；以及在上述层间绝缘层上形成源极电极和漏极电极的工序，在形成上述层间绝缘层的工序中，以覆盖上述氧化物半导体层的方式形成第一层间绝缘层，在上述第一层间绝缘层上形成第二层间绝缘层，在上述第二层间绝缘层上形成第三层间绝缘层，在俯视时与上述氧化物半导体层重叠的区域，将上述第一层间绝缘层、上述第二层间绝缘层以及上述第三层间绝缘层的一部分除去，形成第一开口部和第二开口部，在形成上述源极电极和漏极电极的工序中，在上述层间绝缘层、上述第一开口部以及上述第二开口部上形成导电膜，通过湿式蚀刻将上述导电膜图案化，蚀刻液对上述第一层间绝缘层的蚀刻速率ER1、对上述第二层间绝缘层的蚀刻速率ER2以及对上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。
在本发明的再一方式中，也可以是，上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER3≤ER1的关系。
在本发明的再一方式中，也可以是，上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER3＜ER2＜ER1的关系。
在本发明的再一方式中，也可以是，上述第一层间绝缘层通过使用了四乙氧基硅烷和O2或O3的CVD法形成。
在本发明的再一方式中，也可以是，在形成上述源极电极和漏极电极的工序中，使用包含氟化氢化合物的蚀刻液进行湿式蚀刻。
附图标记说明
11：绝缘基板
12、212：栅极电极
13：栅极绝缘层
14：氧化物半导体层
15：层间绝缘层(蚀刻阻挡(ES)层)
15a：第一层间绝缘层
15b：第二层间绝缘层
15c：第三层间绝缘层
16、216：源极电极
16a：源极下层电极
16b：源极上层电极
17、217：漏极电极
17a：漏极下层电极
17b：漏极上层电极
18：第一开口部
19：第二开口部
20：第一无机绝缘膜
21：有机绝缘层
22：共用电极
23：第二无机绝缘膜
24：第三开口部
25：像素电极
25a：线状电极
25b：开口部(狭缝)
100A、100B、300：薄膜晶体管(像素用TFT)
110：源极驱动电路
120：栅极驱动电路
130：检查电路
140：栅极总线
150：源极总线
200：薄膜晶体管(电路用TFT)
201：基底层
202：第三无机绝缘层
214：结晶质硅半导体层
315：蚀刻阻挡(ES)层
1000A、1000B、2000、3000：薄膜晶体管(TFT)基板
1001：非显示区域
1002：显示区域
1100：液晶层
1200：彩色滤光片(CF)基板
1300：密封材料
1400：背光源
1500：显示装置。

Claims (14)

1.一种薄膜晶体管基板，其特征在于，
具备：绝缘基板；栅极电极，其配置在上述绝缘基板上；栅极绝缘层，其覆盖上述栅极电极；氧化物半导体层，其配置在上述栅极绝缘层上的与上述栅极电极的一部分重叠的位置；层间绝缘层，其覆盖上述氧化物半导体层的上表面和侧面；以及源极电极和漏极电极，其配置在上述层间绝缘层上，
在上述层间绝缘层中，从上述氧化物半导体层侧按顺序层叠第一层间绝缘层、第二层间绝缘层以及第三层间绝缘层，在俯视时与上述氧化物半导体层重叠的区域具有第一开口部和第二开口部，其中，上述源极电极和上述氧化物半导体层在上述第一开口部接触，上述漏极电极和上述氧化物半导体层在上述第二开口部接触，
蚀刻液对上述第一层间绝缘层的蚀刻速率ER1、对上述第二层间绝缘层的蚀刻速率ER2以及对上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。
2.根据权利要求1所述的薄膜晶体管基板，其特征在于，
上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER3≤ER1的关系。
3.根据权利要求2所述的薄膜晶体管基板，其特征在于，
上述第三层间绝缘层包含氧化硅或氧氮化硅。
4.根据权利要求1所述的薄膜晶体管基板，其特征在于，
上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER3＜ER2＜ER1的关系。
5.根据权利要求4所述的薄膜晶体管基板，其特征在于，
上述第三层间绝缘层包含氮化硅或氧氮化硅。
6.根据权利要求1～5中的任意一项所述的薄膜晶体管基板，其特征在于，
上述氧化物半导体层包含：包含铟、镓、锌以及氧的半导体；包含锌和氧的半导体；包含铟、锌以及氧的半导体；包含锌、钛以及氧的半导体；包含镉、锗以及氧的半导体；包含镉、铅以及氧的半导体；包含氧化镉的半导体；包含镁、锌以及氧的半导体；包含铟、锡、锌以及氧的半导体；或者包含铟、镓、锡以及氧的半导体。
7.根据权利要求1～6中的任意一项所述的薄膜晶体管基板，其特征在于，
上述第一层间绝缘层包含氧化硅。
8.根据权利要求1～7中的任意一项所述的薄膜晶体管基板，其特征在于，
上述第二层间绝缘层包含氧氮化硅。
9.一种显示装置，其特征在于，
具备权利要求1～8中的任意一项所述的薄膜晶体管基板。
10.一种薄膜晶体管基板的制造方法，是制造具有底栅结构的薄膜晶体管基板的方法，其特征在于，
上述制造方法具有：在氧化物半导体层上形成层间绝缘层的工序；以及在上述层间绝缘层上形成源极电极和漏极电极的工序，
在形成上述层间绝缘层的工序中，以覆盖上述氧化物半导体层的方式形成第一层间绝缘层，在上述第一层间绝缘层上形成第二层间绝缘层，在上述第二层间绝缘层上形成第三层间绝缘层，在俯视时与上述氧化物半导体层重叠的区域，将上述第一层间绝缘层、上述第二层间绝缘层以及上述第三层间绝缘层的一部分除去，形成第一开口部和第二开口部，
在形成上述源极电极和漏极电极的工序中，在上述层间绝缘层、上述第一开口部以及上述第二开口部上形成导电膜，通过湿式蚀刻将上述导电膜图案化，
蚀刻液对上述第一层间绝缘层的蚀刻速率ER1、对上述第二层间绝缘层的蚀刻速率ER2以及对上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER1且ER3≤ER1的关系。
11.根据权利要求10所述的薄膜晶体管基板的制造方法，其特征在于，
上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER2＜ER3≤ER1的关系。
12.根据权利要求10所述的薄膜晶体管基板的制造方法，其特征在于，
上述第一层间绝缘层的蚀刻速率ER1、上述第二层间绝缘层的蚀刻速率ER2以及上述第三层间绝缘层的蚀刻速率ER3具有ER3＜ER2＜ER1的关系。
13.根据权利要求10～12中的任意一项所述的薄膜晶体管基板的制造方法，其特征在于，
上述第一层间绝缘层通过使用了四乙氧基硅烷和O2或O3的CVD法形成。
14.根据权利要求10～13中的任意一项所述的薄膜晶体管基板的制造方法，其特征在于，
在形成上述源极电极和漏极电极的工序中，使用包含氟化氢化合物的蚀刻液进行湿式蚀刻。
CN201780059867.6A 2016-09-28 2017-09-21 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置 Pending CN109791893A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-189861 2016-09-28
JP2016189861 2016-09-28
PCT/JP2017/033998 WO2018061954A1 (ja) 2016-09-28 2017-09-21 薄膜トランジスタ基板、薄膜トランジスタ基板の製造方法及び表示装置

Publications (1)

Publication Number Publication Date
CN109791893A true CN109791893A (zh) 2019-05-21

Family

ID=61759666

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780059867.6A Pending CN109791893A (zh) 2016-09-28 2017-09-21 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置

Country Status (3)

Country Link
US (1) US20200035719A1 (zh)
CN (1) CN109791893A (zh)
WO (1) WO2018061954A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN113764282A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355082B2 (en) * 2018-02-01 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2019169660A (ja) * 2018-03-26 2019-10-03 三菱電機株式会社 薄膜トランジスタ基板、表示装置、および、薄膜トランジスタ基板の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133162A (en) * 1996-11-29 2000-10-17 Canon Sales Co., Inc. Method of forming a film by using plasmanized process gas containing gaseous H2 O and an auxiliary gas in a semiconductor device
US20090311814A1 (en) * 2006-04-24 2009-12-17 Chun-Gi You Thin film transistor array panel for a display device and a method of manufacturing the same
US20120161126A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160155828A1 (en) * 2014-11-27 2016-06-02 Joled Inc. Method of fabricating thin-film transistor substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3679567B2 (ja) * 1997-09-30 2005-08-03 三洋電機株式会社 薄膜トランジスタの製造方法
JP2005011920A (ja) * 2003-06-18 2005-01-13 Hitachi Displays Ltd 表示装置とその製造方法
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133162A (en) * 1996-11-29 2000-10-17 Canon Sales Co., Inc. Method of forming a film by using plasmanized process gas containing gaseous H2 O and an auxiliary gas in a semiconductor device
US20090311814A1 (en) * 2006-04-24 2009-12-17 Chun-Gi You Thin film transistor array panel for a display device and a method of manufacturing the same
US20120161126A1 (en) * 2010-12-28 2012-06-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20160155828A1 (en) * 2014-11-27 2016-06-02 Joled Inc. Method of fabricating thin-film transistor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN112071860B (zh) * 2019-05-24 2023-08-29 夏普株式会社 有源矩阵基板以及其制造方法
CN113764282A (zh) * 2021-09-03 2021-12-07 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法
CN113764282B (zh) * 2021-09-03 2023-09-05 深圳市华星光电半导体显示技术有限公司 一种背沟道蚀刻型的薄膜电晶体及其制作方法

Also Published As

Publication number Publication date
WO2018061954A1 (ja) 2018-04-05
US20200035719A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN104508808B (zh) 半导体装置及其制造方法
CN105452949B (zh) 半导体装置、显示装置和半导体装置的制造方法
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
TWI538210B (zh) 半導體裝置及其製造方法
JP2004273614A (ja) 半導体装置およびその製造方法
CN109791893A (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
US10340392B2 (en) Semiconductor device including mark portion and production method for same
JP2019129281A (ja) 表示装置及びその製造方法
JP2013051328A (ja) アクティブマトリックス型表示素子およびその製造方法
TW201342616A (zh) 半導體裝置及其製造方法
CN110246900A (zh) 半导体装置及其制造方法
CN109585455A (zh) 半导体装置
CN109661729A (zh) 有源矩阵基板及其制造方法
CN110299368A (zh) 有源矩阵基板及其制造方法
CN105118864B (zh) 薄膜晶体管及其制作方法、显示器件
WO2016123979A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
US8900914B2 (en) TFT substrate and method for manufacturing same
WO2016104253A1 (ja) 半導体装置
CN107851407A (zh) 有源矩阵基板、显示装置以及显示装置的制造方法
CN109698205A (zh) 有源矩阵基板及其制造方法
US9178024B2 (en) Thin film transistor display panel and manufacturing method thereof
CN109690661A (zh) 有源矩阵基板和具备有源矩阵基板的显示装置
KR102356827B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US10700210B2 (en) Semiconductor device, and manufacturing method for same
CN104103646A (zh) 一种低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190521

RJ01 Rejection of invention patent application after publication