CN112071860A - 有源矩阵基板以及其制造方法 - Google Patents

有源矩阵基板以及其制造方法 Download PDF

Info

Publication number
CN112071860A
CN112071860A CN202010444250.XA CN202010444250A CN112071860A CN 112071860 A CN112071860 A CN 112071860A CN 202010444250 A CN202010444250 A CN 202010444250A CN 112071860 A CN112071860 A CN 112071860A
Authority
CN
China
Prior art keywords
layer
insulating layer
conductive layer
oxide semiconductor
active matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010444250.XA
Other languages
English (en)
Other versions
CN112071860B (zh
Inventor
北川英树
原义仁
前田昌纪
平田义晴
川崎达也
上田辉幸
今井元
大东彻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN112071860A publication Critical patent/CN112071860A/zh
Application granted granted Critical
Publication of CN112071860B publication Critical patent/CN112071860B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/13629—Multilayer wirings
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/121—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode common or background
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Abstract

本发明提供一种有源矩阵基板以及其制造方法。有源矩阵基板包括：基板；多个下部总线以及多个上部总线；下部绝缘层，位于多个下部总线与多个上部总线之间；氧化物半导体TFT，是配置在各像素区域的氧化物半导体TFT，包含配置在下部绝缘层上的氧化物半导体层；像素电极，配置在各像素区域；多个配线连接部，配置在非显示区域。各配线连接部包含：下部导电层，使用与多个下部总线相同的导电膜而形成；绝缘层，是在下部导电层上延伸设置的，包含下部绝缘层的绝缘层，包含露出下部导电层的一部分的第一开口部；其他导电层，在第一开口部内连接在下部导电层。多个下部总线以及下部导电层包含：包含金属层、和覆盖金属层的上面以及侧面的透明导电层。

Description

有源矩阵基板以及其制造方法
技术区域
本发明涉及一种有源矩阵基板以及其制造方法。
背景技术
包括在每个像素设置开关元件的有源矩阵基板的显示装置被广泛使用。作为开关元件而包括薄膜晶体管(Thin Film Transistor，以下称为“TFT”)的有源矩阵基板被称为TFT基板。此外，在本说明书中，将与显示装置的像素对应的TFT基板的部分称为像素区域或像素。另外，将在有源矩阵基板的各像素作为开关元件被设置的TFT称为“像素”。
多个源极总线以及多个栅极总线设置在TFT基板，像素TFT配置在这些的相交部附近。像素TFT的源极电极连接在源极总线的一个，栅极电极连接在栅极总线中的一个。因此，通常源极电极形成在与源极总线相同的金属层(源极金属层)内，栅极电极形成在与源极总线相同的金属层(栅极金属层)内。
在TFT基板，设置有用以将形成在源极金属层内或栅极金属层内的配线连接在其他配线(或切换)的配线连接部。配线连接部例如包含端子部、连接源极金属层与栅极金属层的源极-栅极连接部等。
近年，作为TFT的活性层的材料，代替非晶硅与多晶硅，有提案使用氧化物半导体。将这样的TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。由此，氧化物半导体TFT比非晶硅TFT能够以更高的速度动作。另外，氧化物半导体由于比多晶硅膜以更简便的过程形成，从而可适用到需要大面积的装置。
氧化物半导体TFT的多数是底栅型TFT，但顶栅型的氧化物半导体TFT也被提案。例如，专利文献1公开在氧化物半导体层的一部分上，经由栅极绝缘层配置栅极电极，在覆盖栅极电极的绝缘层上配置了源极以及漏极电极的顶栅型TFT。
另一方面，本申请人的专利文献2提案在比源极总线以及氧化物半导体TFT的氧化物半导体层更靠基板侧，设置源极电极以及源极总线的基板结构(以下，称为“下部源极结构”)。根据包含下部源极结构的TFT基板(以下，省略为“下部源极结构基板”)，由于可以将位于源极总线与栅极总线之间的绝缘膜变厚，从而可以减少在这些的总线的相交部产生的寄生电容。
现有技术文件
专利文献
专利文献1：特开2015-109315号公报
专利文献2：国际公开2015/186619号公报
发明内容
发明所要解决的技术问题
专利文献2没有公开在下部源极结构基板形成的端子部等的配线连接部的具体的结构。
本发明人在检讨时，在制造下部源极结构基板的过程中，源极金属层的表面有受到损伤之虞。由此，有难以利用源极金属层而形成低阻抗的配线连接部成为困难的情况。详细部分在后面说明。
此外，包含底栅型TFT的有源矩阵基板，通常包含栅极金属层配置在源极总线以及TFT的氧化物半导体层的基板侧的结构(下部栅极结构基板)。即使下部栅极基板，有起因于向栅极金属层的过程损伤而难以利用栅极金属层形成低阻抗的配线连接部的情况。
本发明的一实施方式提供有源矩阵基板，其包括氧化物半导体TFT与配线连接部，并且可以抑制配线连接部的接触阻抗的上升。
解决问题的手段
本说明书公开以下项目所述的有源矩阵基板以及有源矩阵基板的制造方法。
[项目1]
一种有源矩阵基板，其特征在于，包含：包含多个像素区域的显示区域、以及所述显示区域以外的非显示区域；包括：
基板；
多个下部总线以及多个上部总线，是被支撑在所述基板的主面的多个下部总线以及多个上部总线，所述多个下部总线位于比所述多个上部总线更靠所述基板侧，所述多个下部总线以及所述多个上部总线的一方是多个源极总线，另一方是多个栅极总线；
下部绝缘层，位于所述多个下部总线与所述多个上部总线之间；
氧化物半导体TFT，是配置在所述多个像素区域的各个的氧化物半导体TFT，包含：配置在所述下部绝缘层上的氧化物半导体、与所述多个栅极总线的一个电连接的栅极电极、位于所述氧化物半导体层与所述栅极电极之间的栅极绝缘层、与所述多个源极总线的一个电连接的源极电极；
像素电极，配置在所述多个像素区域的各个；以及
多个配线连接部，配置在所述非显示区域；其中
所述氧化物半导体层包含：沟道区域、与分别位于所述沟道区域的两侧的第一区域以及第二区域；所述第一区域与所述源极电极电连接，所述第二区域与所述像素电极电连接；
所述多个配线连接部的各个，包含：
下部导电层，使用与所述多个下部总线相同的导电膜而形成；
绝缘层，是在所述下部导电层上延伸设置的，包含所述下部绝缘层的绝缘层，包含露出所述下部导电层的一部分的第一开口部；以及
其他导电层，在所述第一开口部内连接在所述下部导电层；
所述多个下部总线以及所述下部导电层包含第一层叠结构，所述第一层叠结构包含：金属层、覆盖所述金属层的上面以及侧面的透明导电层。
[项目2]
根据项目1所述的有源矩阵基板，其中所述其他导电层在所述第一开口部内，与所述下部导电层的所述透明导电层直接接触。
[项目3]
根据项目1所述的有源矩阵基板，其中所述下部导电层的所述透明导电层，在所述第一开口部内包含仅露出所述金属层的所述上面的一部分的开口部；
所述其他导电层在所述第一开口部内，与所述金属层的所述上面之中，在所述透明导电层的所述开口部露出的部分直接连接。
[项目4]
根据项目1至3中任一项所述的有源矩阵基板，其中所述多个下部总线是所述多个源极总线，所述多个上部总线是所述多个栅极总线；
所述氧化物半导体TFT的所述栅极电极在所述氧化物半导体层上经由所述栅极绝缘层而配置。
[项目5]
根据项目4所述的有源矩阵基板，其中所述源极电极是所述一个源极总线的一部分，或与所述一个源极总线连接；
所述源极电极包含所述第一层叠结构；
所述氧化物半导体层形成在所述下部绝缘层上以及形成在所述下部绝缘层的源极用开口部内，并且在所述源极用开口部内与所述源极电极的所述透明导电层相接。
[项目6]
根据项目5所述的有源矩阵基板，其中还包括：覆盖所述氧化物半导体层以及所述栅极电极的层间绝缘层；
所述氧化物半导体TFT还包含漏极电极；
所述漏极电极配置在所述层间绝缘层上以及形成在所述层间绝缘层的漏极用开口部内，在所述漏极用开口部内连接在所述氧化物半导体层的所述第二区域；
所述像素电极经由所述漏极电极而与所述氧化物半导体TFT电连接；
所述多个配线连接部的各个中，所述第一开口部，在包含所述下部绝缘层以及所述层间绝缘层的所述绝缘层形成。
[项目7]
根据项目6所述的有源矩阵基板，其中在所述第一开口部内，所述下部绝缘层的侧面与所述层间绝缘层的侧面匹配。
[项目8]
根据项目6或7所述的有源矩阵基板，其中所述其他导电层是由与所述漏极电极相同的导电膜形成的连接部；
所述多个配线连接部的各个还包含：配置在所述其他导电层上的上部导电层。
[项目9]
根据项目6至8中任一项所述的有源矩阵基板，其中所述多个配线连接部的各个中的所述其他导电层是由与所述像素电极相同的透明导电膜形成的上部导电层；
所述多个配线连接部的各个中，所述上部导电层在所述第一开口部内与所述下部导电层直接相接。
[项目10]
根据项目9所述的有源矩阵基板，其还包括：
上部绝缘层，覆盖所述氧化物半导体TFT；
共用电极，配置在所述上部绝缘层上；以及
电介质层，位于所述共用电极与所述像素电极之间；
所述多个配线连接部的各个中，所述第一开口部，形成在包含所述下部绝缘层、所述层间绝缘层、所述上部绝缘层以及所述电介质层的所述绝缘层，所述第一开口部内的，所述下部绝缘层的侧面、所述层间绝缘层的侧面、所述上部绝缘层的侧面以及所述电介质层的侧面匹配。
[项目11]
根据项目1至5中任一项所述的有源矩阵基板，其中所述多个配线连接部的各个中的所述其他导电层是由与所述像素电极相同的透明导电膜形成的上部导电层；
所述多个配线连接部的各个中，所述上部导电层在所述第一开口部内与所述下部导电层直接相接。
[项目12]
根据项目1至11中任一项所述的有源矩阵基板，其中所述第一层叠结构中的所述金属层包含Cu、Mo或Al。
[项目13]
根据项目1至12中任一项所述的有源矩阵基板，其中所述第一层叠结构中的所述透明导电层包含铟锡氧化物、铟锌氧化物、氧化锌或氧化锡。
[项目14]
根据项目1至13中任一项所述的有源矩阵基板，其中所述第一层叠结构中，
所述透明导电层中位于所述金属层的所述上面的一部分的厚度d1是20nm以上120nm以下；
位在所述金属层的所述侧面的一部分的厚度d2与位于所述上面的一部分的厚度不同，是20nm以上120nm以下。
[项目15]
根据项目1至14中任一项所述的有源矩阵基板，其中所述氧化物半导体层包含In-Ga-Zn-O类半导体。
[项目16]
根据项目15所述的有源矩阵基板，其中所述In-Ga-Zn-O类半导体包含晶质部分。
[项目17]
一种有源矩阵基板的制造方法，所述有源矩阵基板包含：
包含多个像素区域的显示区域、以及所述显示区域以外的非显示区域；
包括多个下部总线以及多个上部总线、配置在各像素区域的氧化物半导体TFT、以及配置在所述非显示区域的多个配线连接部；所述多个下部总线以及所述多个上部总线的一方是多个源极总线，另一方是多个栅极总线；所述制造方法，包含如下的工序：
(a)在基板上形成第一导电膜；
(b1)使用第一光掩膜，在所述第一导电膜上形成第一抗蚀剂层，将所述第一抗蚀剂层作为掩膜而进行所述第一导电膜的图案化，藉此从所述第一导电膜，形成成为多个下部总线的一部分的第一金属层、以及成为多个配线连接部的下部导电层的一部分的第二金属层；
(b2)以覆盖所述第一金属层以及所述第二金属层的方式形成下部透明导电膜；
(c)是再使用所述第一光掩膜，在所述下部透明导电膜上形成第二抗蚀剂层，将所述第二抗蚀剂层作为掩膜，进行所述下部透明导电膜的图案化，藉此从所述下部透明导电膜，形成覆盖所述第一金属层的上面的至少一部分的第一透明导电层、以及覆盖所述第二金属层的上面的至少一部分的第二透明导电层的工序，由此，获得多个下部总线以及下部导电层，所述多个下部总线包含：包含所述第一金属层以及所述第一透明导电层的层叠结构，所述下部导电层包含：包含所述第二金属层以及所述第二透明导电层的层叠结构；
(d)形成覆盖所述多个下部总线以及所述下部导电层的下部绝缘层；
(e)在所述下部绝缘层上形成氧化物半导体膜，进行所述氧化物半导体膜的图案化，藉此形成成为所述氧化物半导体TFT的活性层的氧化物半导体层；
(f)在包含所述下部绝缘层的绝缘层，形成露出所述下部导电层的一部分的第一开口部；以及
(g)在所述第一开口部内形成与所述下部导电层的所述一部分相接的其他导电层。
[项目18]
根据项目17所述的有源矩阵基板的制造方法，其中在所述工序(c)中，所述第一透明导电层覆盖所述第一金属层的所述上面以及侧面，所述第二透明导电层以覆盖所述第二金属层的所述上面以及侧面的方式形成。
[项目19]
根据项目17或18所述的有源矩阵基板的制造方法，其中所述多个下部总线是所述多个源极总线；
在所述工程(d)与所述工序(e)之间，还包含在所述下部绝缘层形成露出对应的一个源极总线的一部分的源极用开口部的工序；
所述工序(e)后，还包含：
形成所述氧化物半导体TFT的栅极绝缘层以及栅极电极的工序(g)；
形成覆盖所述氧化物半导体层以及所述栅极电极的层间绝缘层的工序(h)；
在所述层间绝缘层形成露出所述氧化物半导体层的一部分的漏极用开口部的工序(i)；
在所述层间绝缘层上形成漏极用导电膜，进行所述漏极用导电膜的图案化，藉此在所述漏极用开口部内与所述氧化物半导体层的所述一部分相接的漏极电极的工序(j)。
[项目20]
根据项目19所述的有源矩阵基板的制造方法，其中所述工序(f)是与所述工序(i)被同时进行，在包含所述下部绝缘层以及所述层间绝缘层的绝缘层形成所述第一开口部的工序；
在所述工序(j)中，藉由所述漏极用导电膜的图案化，与所述漏极电极一起，形成所述各配线连接部的所述其他导电层。
[项目21]
根据项目19所述的有源矩阵基板的制造方法，其中所述工序(j)后包含：
在所述层间绝缘层以及所述漏极电极上形成上部绝缘层的工序(k)；
在所述上部绝缘层上形成共用电极用透明导电膜，进行所述共用电极用透明导电膜的图案化，藉此形成共用电极的工序(l)；
形成覆盖所述共用电极的电介质层的工序(m)；
在所述电介质层上形成像素电极用透明导电膜，进行所述像素电极用透明导电膜的图案化，藉此在各像素区域形成像素电极，并且形成各配线连接部的所述其他导电层的工序(n)；
所述第一开口部形成在所述下部绝缘层、所述层间绝缘层、所述上部绝缘层以及所述电介质层。
[项目22]
根据项目21所述的有源矩阵基板的制造方法，其中
所述工序(f)在所述工序(m)后被进行；
在所述工序(f)，使用相同的掩膜，进行所述下部绝缘层、所述层间绝缘层、所述上部绝缘层以及所述电介质层的图案化，藉此形成所述第一开口部。
[项目23]
根据项目21所述的有源矩阵基板的制造方法，其中在上述工序(l)之前，在所述下部绝缘层、所述层间绝缘层以及所述上部绝缘层形成露出所述各下部导电层的所述第二透明导电层的一部分的开口部；
在所述工序(l)中，进行所述共用电极用透明导电膜的图案化，并且去除在所述第一开口部内露出的所述第二透明导电层的所述一部分，使所述第二金属层的一部分露出；
在所述工序(n)中，以将所述其他导电层与所述第二金属层的所述一部分直接相接的方式形成。
[项目24]
根据项目17至23中任何一项所述的有源矩阵基板的制造方法，其中所述第一层叠结构中的所述透明导电层包含铟锡氧化物或铟锌氧化物；
在所述工序(e)中，使用包含磷酸、硝酸、醋酸的PAN类蚀刻液进行所述氧化物半导体膜的图案化。
[项目25]
根据项目17至24中任何一项所述的有源矩阵基板的制造方法，其中所述氧化物半导体包含In-Ga-Zn-O类半导体。
[项目26]
根据项目25所述的有源矩阵基板的制造方法，其中所述In-Ga-Zn-O类半导体包含晶质部分。
发明效果
根据本发明的一实施方式，提供一种有源矩阵基板，其包括氧化物半导体TFT与配线连接部，并且，可以抑制配线连接部的接触阻抗的上升。
附图说明
图1是表示有源矩阵基板100的平面结构的一个例子的概略图。
图2A是例示在第一实施方式的有源矩阵基板100中的像素区域。
图2B是例示有源矩阵基板100中的像素区域的剖视图。
图3A是例示有源矩阵基板100中的端子部的平面图。
图3B是例示有源矩阵基板100中的端子部的剖视图。
图4是例示有源矩阵基板100中的源极-栅极连接部的剖视图。
图5A是例示有源矩阵基板100的制造方法的工序剖视图。
图5B是例示有源矩阵基板100的制造方法的工序剖视图。
图5C是例示有源矩阵基板100的制造方法的工序剖视图。
图5D是例示有源矩阵基板100的制造方法的工序剖视图。
图5E是例示有源矩阵基板100的制造方法的工序剖视图。
图5F是例示有源矩阵基板100的制造方法的工序剖视图。
图5G是例示有源矩阵基板100的制造方法的工序剖视图。
图5H是例示有源矩阵基板100的制造方法的工序剖视图。
图5I是例示有源矩阵基板100的制造方法的工序剖视图。
图5J是例示有源矩阵基板100的制造方法的工序剖视图。
图5K是例示有源矩阵基板100的制造方法的工序剖视图。
图5L是例示有源矩阵基板100的制造方法的工序剖视图。
图5M是例示有源矩阵基板100的制造方法的工序剖视图。
图5N是表示有源矩阵基板100的制造方法的工序剖视图。
图6A是表示有源矩阵基板100的其他制造方法的工序剖视图。
图6B是表示有源矩阵基板100的其他制造方法的工序剖视图。
图6C是表示有源矩阵基板100的其他制造方法的工序剖视图。
图6D是表示有源矩阵基板100的其他制造方法的工序剖视图。
图6E是表示有源矩阵基板100的其他制造方法的工序剖视图。
图7A是第二实施方式的有源矩阵基板中的端子部的平面图。
图7B是第二实施方式的有源矩阵基板中的端子部的剖视图。
图8A是变形例1的有源矩阵基板中的端子部的平面图。
图8B是变形例1的有源矩阵基板中的端子部的剖视图。
图9A是表示变形例1的有源矩阵基板的制造方法的工序剖视图。
图9B是表示变形例1的有源矩阵基板的制造方法的工序剖视图。
图9C是表示变形例1的有源矩阵基板的制造方法的工序剖视图。
图9D是表示变形例1的有源矩阵基板的制造方法的工序剖视图。
图9E是表示变形例1的有源矩阵基板的制造方法的工序剖视图。
图9F是表示变形例1的有源矩阵基板的制造方法的工序剖视图。
图10A是变形例2的有源矩阵基板中的端子部的平面图。
图10B是变形例2的有源矩阵基板中的端子部的剖视图。
图11A是表示变形例2的有源矩阵基板的制造方法的工序剖视图。
图11B是表示变形例2的有源矩阵基板的制造方法的工序剖视图。
图11C是表示变形例2的有源矩阵基板的制造方法的工序剖视图。
图11D是表示变形例2的有源矩阵基板的制造方法的工序剖视图。
图11E是表示变形例2的有源矩阵基板的制造方法的工序剖视图。
图11F是表示变形例2的有源矩阵基板的制造方法的工序剖视图。
图12A是表示变形例3的有源矩阵基板的制造方法的工序剖视图。
图12B是表示变形例3的有源矩阵基板的制造方法的工序剖视图。
图12C是表示变形例3的有源矩阵基板的制造方法的工序剖视图。
图12D是表示变形例3的有源矩阵基板的制造方法的工序剖视图。
图13A是表示有源矩阵基板的其他制造方法的工序剖视图。
图13B是表示有源矩阵基板的其他制造方法的工序剖视图。
图13C是表示有源矩阵基板的其他制造方法的工序剖视图。
图13D是表示有源矩阵基板的其他制造方法的工序剖视图。
图14A是例示第三实施方式的有源矩阵基板200的像素区域的平面图。
图14B是例示有源矩阵基板200的像素区域的剖视图。
图15A是例示有源矩阵基板200的端子部的平面图。
图15B是例示有源矩阵基板200的端子部的剖视图。
图16A是例示有源矩阵基板300的像素区域的剖视图。
图16B是例示有源矩阵基板300的端子部的剖视图。
图17A是例示有源矩阵基板400的像素区域的剖视图。
图17B是例示有源矩阵基板400的端子部的剖视图。
图18A是说明参考例的，配线连接部的制造过程的工序剖视图。
图18B是说明参考例的，配线连接部的制造过程的工序剖视图。
图18C是说明参考例的，配线连接部的制造过程的工序剖视图。
具体实施方式
本发明人检讨包含下部源极结构的有源矩阵基板(下部源极结构基板)的制造过程，获取了以下见解。
图18A～图18C是用于说明下部源极结构基板的制造过程的参考例的示意工序剖视图。此处，举将制造氧化物半导体TFT与配线连接部的过程的一部分为例来说明。配线连接部利用与源极总线相同的导电膜被形成。
首先，如图18A所示，在基板91上形成包含源极总线、源极电极SE与构成配线连接部的下部导电层93的源极金属层。接下来，形成覆盖源极金属层的下部绝缘层95。
在此工序中，在源极金属层上形成下部绝缘层95时，有进行等离子体处理的情况。藉由等离子体处理，有源极金属层的表面被等离子体照射，源极金属层表面承受损伤的可能性。在源极金属层例如是Cu层的情况下，有与等离子体反应而被氧化，而变色之虞。源极金属层表面(在此例子，为下部导电层93以及源极电极SE的表面)承受损伤，藉此会发生利用了下部导电层93的配线连接部的接触阻抗上升，或与在其上层形成的其他导电层的紧密性降低的问题。另外，有源极电极SE与TFT的活性层的接触阻抗上升之虞。
接下来，如图18B所示，在下部绝缘层95形成开口部，使源极金属层的一部分的表面露出。在此例子中，形成露出源极电极SE的一部分的源极用开口部95p、露出下部导电层93的一部分的连接部用开口部95q。
此时，为了确保下部绝缘层95的可靠性，有对下部绝缘层95进行退火处理的情况。藉由此退火，在连接部用开口部95q内露出的源极金属层的表面(在此例子，为下部导电层93的表面)m1有承受损伤的可能性。
接下来，如图18C所示，在下部绝缘层95上形成氧化物半导体膜(例如，In-Ga-Zn-O类半导体膜)，进行氧化物半导体的图案化，藉此获取氧化物半导体层97。氧化物半导体层97在源极用开口部95p内与源极电极SE相接。
氧化物半导体膜的图案化，例如以湿式蚀刻被进行。在这种情况下，在连接部用开口部95q内露出的源极金属层的表面m1被暴露到蚀刻液98。此结果，有源极金属层的露出表面m1劣化，源极金属层的材料溶出的可能性。
作为一个例子，作为蚀刻液98，使用包含磷酸、硝酸以及醋酸的PAN类蚀刻液，并且，作为源极金属层(在源极金属层具有层叠结构的情况下，作为其最上层)使用Cu层，则Cu从源极金属层的露出表面(下部导电层93的露出表面)m1溶出到蚀刻液98。此结果，在配线连接部中，下部导电层93与形成在其之上的导电层的接触阻抗有上升之虞。另外，藉由包含Cu的蚀刻液98，有氧化物半导体层97受到影响的结果，TFT特性降低的情况。此外，除了Cu之外，由于Al、Mo等的金属元素也溶出到PAN类蚀刻液，因此会发生同样的问题。
此外，在源极金属层的表面m1对蚀刻液98具有抗性(resistance)的情况下，有藉由蚀刻液98而源极金属层的表面m1劣化之虞。
这样，在下部源极结构基板，形成在源极金属层内的电极、配线等的表面由于起因于各种的过程而受到损伤，从而有无法获取具有期望的特性的配线连接部、氧化物半导体TFT等的情况。
虽然未图示，但是在栅极金属层设置在比源极金属层更靠基板侧的下部栅极结构基板中，也与上述同样的，在源极金属层形成的电极、配线等有受到过程损伤之虞。在本说明书中，有将在源极金属层以及栅极金属层之中，比TFT的活性层更位于基板侧的金属层称为“下部金属层”，将在下部金属层形成的总线(源极总线或栅极总线)称为“下部总线”的状况。
本发明人基于所述见解而检讨的结果，找出在进行下部金属层的图案化之后，以透明导电层覆盖其侧面以及上面，藉此可以减少对下部金属层的过程损伤，而想到了本发明。
在本发明的一实施方式中，下部总线、配线连接部的下部导电层等的电极、配线包含：包含在下部金属层内形成的金属层、以及覆盖金属层的侧面以及上面的透明导电层的层叠结构。以透明导电层保护下部金属层表面，藉此可以抑制对于下部金属层表面的损伤、下部金属层所包含的金属元素溶出到蚀刻液。另外，分别图案化下部金属层和透明导电层，藉此例如即使在下部金属层产生断线，也可以藉由透明导电层自动地维修。
(第一实施方式)
以下一边参照附图，一边对第一实施方式的有源矩阵基板进行说明。
图1是示意性地表示有源矩阵基板100的平面结构的一个例子的图。有源矩阵基板100包含有助于显示的显示区域DR、以及位于显示区域DR的外侧的周边区域(边框区域)FR。
在显示区域DR中，设置有向第一方向延伸的多个源极总线SL、以及与第一方向相交的(在此例为正交)向第二方向延伸的多个栅极总线GL。以这些的总线包围的各个的区域成为“像素区域P”。像素区域P(也有称为“像素”的状况)是与显示装置的像素对应的区域。多个像素区域P配置成矩阵状。被各像素区域P赋予关联，像素电极PE以及氧化物半导体TFT(以下,简称为“TFT”)20被形成。各TFT20的栅极电极与对应的栅极总线GL电连接。另外，各TFT20的氧化物半导体层的一部分(第一区域)与源极总线SL电连接，其他一部分(第二区域)与像素电极PE电连接。
虽然未图示，但是在将有源矩阵基板100适用到FFS(Fringe Field Switching)模式等的横向电场模式的显示装置的情况，在有源矩阵基板100中，以经由像素电极PE与绝缘层(电介质层)而相对的方式设置共用电极。
在周边区域FR，配置有多个栅极端子部Tg、多个源极端子部Ts、多个源极-栅极连接部SG等的配线连接部。各栅极总线GL经由对应的栅极端子部Tg而连接在栅极驱动器(未图示)。各源极总线SL经由对应的源极端子部Ts而连接在源极驱动器(未图示)。栅极驱动器以及源极驱动器可以单片地被形成在有源矩阵基板100，也可以被安装。
源极-栅极连接部SG是形成在源极金属层内(使用与源极总线SL相同导电膜而形成)的配线、以及形成在栅极金属层内(使用与栅极总线GL相同的导电膜而形成)的配线的转接部。如图所示，源极-栅极连接部SG例如也可以配置在各栅极总线GL与源极端子部Tg之间，将栅极总线GL连接在形成在源极金属层内的连接配线(源极连接配线)3w。源极连接配线3w经由栅极端子部Tg连接在栅极驱动器。在这种情况下，源极端子部Ts与栅极端子部Tg可包含相同的结构。
接下来，更具体地说明本实施方式的有源矩阵基板100的各区域。
有源矩阵基板100包含下部源极结构。即，源极总线SL位于比栅极总线GL更基板侧。源极总线SL使用金属膜(源极用导电膜)以及透明导电膜(下部透明导电膜)而形成。
在以下说明中，将使用源极用导电膜而形成的层称为“源极金属层MS”，将在源极金属层MS上使用下部透明导电膜而以与源极金属层MS相接的方式形成的层称为“下部透明导电层TL”。另外，将使用与栅极总线GL相同的导电膜(栅极用导电膜)而形成的层称为“栅极金属层MG”、将使用与氧化物半导体TFT的漏极电极相同的导电膜(漏极用导电膜)而形成的层称为“漏极金属层MD”、将使用与像素电极PE相同的导电膜(第一透明导电膜)而形成的层称为“像素电极层TP”、将使用与共用电极CE相同的导电膜(第二透明导电膜)而形成的层称为“共用电极层TC”。
在图示中，有时在各构成要素的符号之后，用括号表示其构成要素被形成的层。例如，有在形成在栅极金属层MG内的电极或配线，在其符号之后标注“(MG)”的状况。
＜像素区域P＞
以下，一边参照附图，一边以适用到FFS模式的显示装置的有源矩阵基板为例，对本实施方式的有源矩阵基板的像素区域P的结构进行说明。FFS模式是将一对的电极设置在一方的基板，对液晶分子在与基板面平行的方向(横向)施加电场的横方向电场方式的模式。
图2A是例示在有源矩阵基板100中的各像素区域P的平面图，图2B是沿着横切像素区域P的TFT20的IIb-IIb’线的剖视图。
有源矩阵基板100包含基板1、以及被在基板1的主面上支撑的多个源极总线SL以及多个栅极总线GL。各像素区域P藉由一个源极总线SL以及一个栅极总线GL而被规定。各像素区域P包含顶栅型的TFT20、像素电极PE、共用电极CE。
如图2B所示，有源矩阵基板100从基板1侧按以下顺序包含：源极金属层MS、覆盖源极金属层MS的下部透明导电层TL、覆盖源极金属层MS以及下部透明导电层TL的下部绝缘层5、氧化物半导体层7、栅极绝缘层9、栅极金属层MG、覆盖栅极金属层MG的层间绝缘层10、以及漏极金属层MD。在层间绝缘层10以及漏极金属层MD上，按以下顺序形成：上部绝缘层13、包含共用电极CE的共用电极层TC、电介质层17、以及包含像素电极PE的像素电极层TP。如后所述，也可以在像素电极层TP上，经由电介质层17而形成共用电极层TC。
源极总线SL形成在源极金属层MS以及下部透明导电层TL。源极总线SL包含层叠结构，该层叠结构包含形成在源极金属层MS内的金属层SLm、以及覆盖金属层SLm的上面以及侧面的透明导电层SLt。有源矩阵基板100除了源极总线SL以外，还可以包含：包含相同的层叠结构的电极、配线。在本说明书中，将这样的层叠结构称为“第一层叠机构”。包含第一层叠结构的配线、电极，如后所述，也能够以在第一光刻工序，图案化了源极金属层MS后，使用与第一光刻工序相同的光掩膜，藉由在第二光刻工序进行下部透明导电层的图案化来形成。
源极总线SL被下部绝缘层5覆盖。下部绝缘层5也可以与透明导电层SLt直接相接，与金属层SLm未直接相接。
TFT20包括在下部绝缘层5上配置的氧化物半导体7、以及在氧化物半导体层7的一部分上经由栅极绝缘层9而配置的栅极电极GE。
氧化物半导体层7包含沟道区域7c、与分别配置在其两侧的第一区域7s以及第二区域7d。第一区域7s以及第二区域7d与沟道区域7c相比，比阻抗较低的低阻抗区域。栅极电极GE是，从基板1的主面的法线方向(以下，简称为“基板1的法线方向”)来看，以与沟道区域7c重叠的方式配置。栅极绝缘层9也可以覆盖沟道区域7c，并且，未覆盖第一区域7s以及第二区域7d。
氧化物半导体7配置在下部绝缘层5上、以及形成在下部绝缘层5的源极用开口部5p内。氧化物半导体层7的第一区域7s在源极用开口部5p内与对应的源极总线SL电连接。
第一区域7s也可以经由源极电极SE与源极总线SL电连接。源极电极SE，与源极总线SL同样的，也可以包含第一层叠结构，所述第一层叠结构包含形成在源极金属层MS内的金属层SEm、与形成在下部透明导电层TL内的透明导电层SEt。源极电极SE也可以与源极总线SL连接。例如，源极电极SE，从基板1的法线方向来看，可以形成在从向第一方向延伸的源极总线SL的侧面的一部分，向另一个方向延伸的延伸设置部或突出部(分支部，branchportion)。源极电极SE也可以是源极总线SL的一部分。在这样的情况下，有在源极总线SL之中，将连接在第一区域7s的部分称为“源极电极SE”的情况。在此例子中，氧化物半导体层7的第一区域7s，从基板1的法线方向来看，以与源极总线SL的一部分重叠的方式延伸。第一区域7s的下面在源极用开口部5p内，与源极总线SL的一部分即源极电极SE的透明导电层SEt直接接触。
TFT20的栅极电极GE与对应的栅极总线GL电连接。栅极电极GE使用与栅极总线GL相同的导电膜(栅极用导电膜)而形成。栅极电极GE也可以与栅极总线GL连接(一体地形成)。例如，从基板1的法线方向来看，栅极电极GE也可以形成在从向第二方向延伸的栅极总线GL的侧面的一部分，向其他方向延伸的延伸设置部或突出部(分支部)。或栅极电极GE也可以是栅极总线GL的一部分。在这种情况下，在栅极总线GL之中，有从基板1的法线方向来看，将与氧化物半导体层7重叠的一部分称为“栅极电极GE”的情况。
TFT20也可以在氧化物半导体层7的基板1侧包含遮光层3a。遮光层3a例如与源极总线SL同样的，可以包含第一层叠结构，所述第一层叠结构包含金属层3am、覆盖金属层3am的透明导电层3at。从基板1的法线方向来看，遮光层3a的金属层3am也可以以与氧化物半导体层7之中至少沟道区域7c重叠的方式配置。由此，可以抑制起因于从基板1侧的光(背光)的氧化物半导体层7的特性劣化。
层间绝缘层10以覆盖氧化物半导体层7、栅极绝缘层9以及栅极金属层MG的方式形成。层间绝缘层10也可以与氧化物半导体层7的第一区域7s以及第二区域7d接触。作为层间绝缘层10，也可以使用可还原氧化物半导体的还原性的绝缘膜(例如，氮化硅膜)。在这种情况下，可以使在氧化物半导体层7中，与层间绝缘膜10相接的部分(第一区域7s以及第二区域7d)的比阻抗低于与层间绝缘层10未接触的部分(沟道区域7c)。
在层间绝缘层10上形成有包含TFT20的漏极电极DE的漏极金属层MD。漏极电极DE配置在层间绝缘层10上以及设置在层间绝缘层10的漏极用开口部10p内，在漏极用开口部10p内连接在氧化物半导体层7的第二区域7d。使用漏极用导电膜(即在内)而形成。漏极电极DE与像素电极PE电连接。
在漏极金属层MD上，以覆盖TFT20的方式形成上部绝缘层13。上部绝缘层13例如包含无机绝缘层(钝化膜)11。如图所示，上部绝缘层13也可以具有包含无机绝缘层11与形成在无机绝缘层11上的有机绝缘层12的层叠结构。有机绝缘层12也可以未形成。或有机绝缘层12也可以仅在显示区域形成。
上部绝缘层13上形成有共用电极CE。共用电极CE无需分离成各像素区域P。例如，共用电极CE也可以在形成像素接触孔CHp的区域(像素接触区域)具有开口部15p，形成在除像素接触区域的像素区域P整体。
像素电极PE在共用电极CE上经由电介质层17配置。像素电极PE分离成每个像素区域P。在各像素区域P中，在像素电极PE设有一个或多个狭缝(开口部)19s或缺口部。
像素电极PE配置在电解质层17上，在形成在上部绝缘层13以及电解质层17的像素接触孔CHp内连接在氧化物半导体层7的第二区域7d。在此例子中，像素接触孔CHp由无机绝缘层11的开口部11p、有机绝缘层12的开口部12p以及电解质层17的开口部17p构成。
＜配线连接部(端子部T)＞
接下来，以端子部为例，对本实施方式中的配线连接部的结构进行说明。
图3A是例示源极端子部Ts以及/或栅极端子部Tg(以下，总称为“端子部T”)的平面图。图3B是沿着横贯端子部T的IIIb-IIIb’线的剖视图。
端子部T包含形成在源极金属层MS以及下部透明导电层TL的下部导电层3t、形成在漏极金属层MD内(即，使用漏极用导电膜)的漏极连接层18t、上部导电层21t。
下部导电层3t包含第一层叠结构，所述第一层叠结构包含形成在源极金属层MS内的金属层3tm、以及形成在下部透明导电层TL内的透明导电层3tt。透明导电层3tt也可以覆盖金属层3tm的上面以及侧面整体。下部导电层3t也可以是源极总线SL的端部(源极端子部Ts)。或也可以是经由源极-栅极连接部SG连接在栅极总线GL的源极连接配线3w的端部(栅极端子部Tg)。
在下部导电层3t上延伸设置有下部绝缘层5以及层间绝缘层10。在这些绝缘层形成有露出下部导电层3t的透明导电层3tt的一部分的下部开口部CHt1。下部开口部CHt1由形成在下部绝缘层5的开口部5q、以及形成在层间绝缘层10的开口部10q构成。开口部5q以及开口部10q以与至少一部分重叠的方式配置。
漏极连接层18t在下部开口部CHt1内连接在下部导电层3t。漏极连接层18t配置在层间绝缘层10上以及下部开口部CHt1内，在下部开口部CHt1内，漏极连接层18t与下部导电层3t也可以直接相接。在本说明书中，有将形成在包含下部绝缘层5的绝缘层的开口部称为“第一开口部”,将在第一开口部内与下部导电层3t相接的导电层(在此例子中为漏极连接层18t)称为“其他的导电层”。
漏极连接层18t被绝缘层覆盖。在此例子中，绝缘层包含无机绝缘层11以及电介质层17。有机绝缘层12也可以未延伸设置到端子部形成区域。
在绝缘层形成有露出漏极连接层18t的至少一部分的上部开口部CHt2。在此例子中，上部开口部CHt2包含形成在无机绝缘层11的开口部11q、以及形成在电介质层17的开口部17q。从基板1的法线方向来看，上部开口部CHt2与下部开口部CHt1也可以至少一部分重叠。由此，可以减少端子部的形成所需要的面积。
上部导电层21t以绝缘层上以及形成在绝缘层的上部开口部CHt2连接在漏极连接层18t。即，上部导电层21t经由漏极连接层18t与下部导电层3t电连接。在端子部接触孔CHt内，上部导电层21t也可以与漏极连接层18t直接相接。
上部导电层21t例如形成在像素电极层TP内(即，使用第一透明导电膜)。上部导电层21t也可以是与像素电极PE分离的岛状部。若在像素电极层TP内形成上部导电层21t，则有如下的优点：以对无机绝缘层11以及电介质层17进行一并图案化，可以同时形成像素接触孔CHp以及上部开口部CHt2。
此外，上部导电层21t也可以使用比无机绝缘层11更上方形成的其他导电膜而形成。例如上部导电层21t也可以形成在共用电极层TC内。
＜效果＞
在本实施方式中，在下部源极结构基板，源极总线SL、源极电极SE、端子部的下部导电层3t等的电极、配线包含第一层叠结构，所述第一层叠结构包含形成在源极金属层MS内的金属层、以及形成在下部透明导电层TL内，并且覆盖金属层的透明导电层。通过这样的电极、配线结构，起到以下那样的效果。
参照图18A～图18C，如前所述，在参考例的制造过程中，有源极金属层的表面(金属表面)承受了过程损伤之虞。
具体而言，在参考例的图18A所示的工序中，有源极金属层表面藉由形成下部绝缘层95时的等离子体处理而承受损伤之虞。例如，有有源极金属层的金属表面被等离子体处理氧化，而电性阻抗变高、或与上层的密合性变低之虞。对此，在本实施方式中，除了形成在源极金属层MS内的金属层的上面之外，侧面也利用下部透明导电层TL被保护，因此可以抑制由等离子体处理金属层表面的损伤。另外，下部透明导电层TL的材料(ITO等)不容易藉由等离子体处理而高阻抗化，因此即使等离子体处理被进行，也可以抑制配线连接部的接触阻抗的增大。
另外，在参考例中，在图18B所示的工序，有藉由下部绝缘层95的开口部露出的源极金属层MS的金属表面m1在氧化物半导体膜的蚀刻工序中，溶化在蚀刻液(例如为PAN类蚀刻液)这样的问题。对此，在本实施方式，由于源极金属层MS的金属表面被透明导电层覆盖，从而在下部绝缘层5的开口部露出透明导电层，金属表面不露出。因此，可以抑制对金属表面的过程损伤。进一步，将对PAN类蚀刻液具有耐性的材料使用在下部透明导电层TL，藉此源极金属层MS的金属元素溶出到蚀刻液，可以更有效地抑制影响氧化物半导体层的特性。
如此，根据本实施方式，即使将Cu、Al或Mo等的金属元素使用在源极金属层MS(在源极金属层MS包含层叠结构的情况下，为在最上层)，也不容易发生起因于氧化物半导体膜的蚀刻液的问题。由此，可以提高源极金属层MS的材料、结构、氧化物半导体膜的蚀刻液等的选择自由度。
在本实施方式中，源极总线SL、配线连接部的下部导电层(下部导电层3t等)等的配线、电极包含：包含金属层以及透明导电层的冗余结构。这些的配线、电极，例如以源极金属层MS的图案化形成了金属层后，另外通过对下部透明导电层TL进行图案化并形成透明导电层而形成。由此，即使在金属层(例如为Cu层)产生断线，也可以藉由透明导电层自动修正。
源极金属层MS例如可以包含：包含Cu、Al、或Mo的金属层(包含合金层)的单层结构，也可以包含：将包含Cu、Al、或Mo的金属层作为最上层的层叠结构。具体而言，源极金属层MS也可以包含：包含Ti层等的下层、以及Cu层、Al层等的上层的层叠结构(Cu/Ti结构、Al/Ti结构)。或也可以是Cu层、Al层等的单层。
此外，也可以在源极金属层MS的最上层上设置对PAN类蚀刻液具有耐性的层(例如为Ti层)。例如，源极金属层MS也可以包含：Ti/Cu/Ti结构。然而，难以将包含Ti/Cu/Ti的层叠膜以湿式蚀刻一并图案化，有时有需要仅将Ti膜另外进行干式蚀刻的情况。与此相应地，根据本实施方式，即使作为源金属层MS的上层未设置Ti层，藉由下部透明导电层TL，也可以抑制向Cu与Al的蚀刻液的溶出。
作为下部透明导电层TL的材料，例如可以使用铟锡氧化物(ITO)、铟锌氧化物、氧化锌(ZnO)、氧化锡(SnO2)等公知的金属氧化物。下部透明导电层TL的材料优选对使用于氧化物半导体膜的图形化的蚀刻液具有耐性。在使用PAN类蚀刻液的情况，也可以使用铟锡氧化物(ITO)铟锌氧化物。
源极金属层MS以及下部透明导电层TL的图案化可以使用相同的掩模来进行。由此，由于无需增加光掩模的数量，从而可以抑制制造成本的增加。例如，如后述那样，也可以使用第一光掩膜，藉由公知的光刻工序，对源极金属层MS进行图案化之后，使用相同的光掩膜(第一光掩膜)，对下部透明导电层TL进行图案化。将下部导电层TL的图案化以成为蚀刻不足(under etch)的方式的条件进行，可以以覆盖源极金属层MS内的金属层的方式形成透明导电层。
在第一层叠结构中，位于透明导电层之中金属层的上面的一部分的厚度(沿着基板1的法线方向的，金属层与透明导电层的上面的距离)d1依赖于下部透明导电膜的厚度，例如是20nm以上120nm以下。另一方面，位于透明导电层之中金属层的侧面的一部分的厚度(与基板1的主面平行的面内中的，金属层的侧面与透明导电层的侧面的距离)d2例如是20nm以上120nm以下。厚度d2可以是与厚度d1相同，也可以是与厚度d1不同。厚度d2例如可以通过蚀刻条件来调整。厚度d2也可以小于厚度d1。或为了更确实覆盖金属层的侧面整体(更确实防止金属层的侧面的损伤)，以及为了防止透明导电层(下部透明导电层)的裂纹，也能以成为比厚度d1更大(例如，20nm以上)的方式设定蚀刻条件。
此外，在对金属层以及透明导电层同时(使用相同的抗蚀剂掩膜)进行图案化的情况下，有在遍及这些的两层的产生断线之虞。另外，由于无法以透明导电层保护金属层的侧面，而有金属层的侧面承受因等离子体处理等的损伤之虞。与此相应地，根据本实施方式，对金属层与透明导电层分别进行图案化，藉此即使产生任何一方的断线，也可以利用另一方来补偿。另外，不仅金属层的上面，侧面也可以藉由透明导电层来保护，可以有效地抑制金属层的损害(例如为由氧化的变色、劣化等)。
＜其他的配线连接部(源极-栅极连接部)＞
有源矩阵基板100，作为配线连接部，除了端子部T之外，还可以包含源极-栅极连接部SG。
图4是例示源极-栅极连接部SG的剖视图。
源极-栅极连接部SG是将形成在源极金属层MS以及下部透明导电层TL的其他下部导电层3sg与形成在源极金属层MG内的源极导电部8sg电连接的连接部。栅极导电部8sg也可以是栅极总线GL的一部分。其他的下部导电层3sg也可以是连接栅极总线GL与栅极端子部Tg的源极连接配线3w的一部分。
源极-栅极连接部SG包含其他的下部导电层3sg、在其他下部导电层3sg上延伸设置的下部绝缘层5、以及形成在漏极金属层MD的其他的漏极连接层18sg。
其他下部导电层3sg包含第一层叠结构，所述第一层叠结构包含形成在源极金属层MS的金属层3sgm、以及形成在下部透明导电层TL的透明导电层3sgt。透明导电层3sgt也可以覆盖金属层3sgm的上面以及侧面。
下部绝缘层5包含露出其他下部导电层3sg的一部分的开口部5q。栅极绝缘层9以仅覆盖藉由在其他下部导电层3sg中的开口部5q露出的部分中的一部分(第一部分)的方式被配置。在第一部分上，经由栅极绝缘层9，栅极导电部8sg被配置。在栅极导电部8sg上延伸设置有层间绝缘层10。在层间绝缘层10形成有露出栅极导电部8sg的一部分、以及在其他下部导电层3sg之中，未被栅极绝缘层9覆盖的第二部分的至少一部分的开口部10q。开口部10q与开口部5q至少一部分重叠，形成有SG接触孔CHsg。
在层间绝缘层10上以及SG接触孔CHsg内配置有其他的漏极接触层18sg。其他漏极接触层18sg在SG接触孔CHsg内连接在栅极导电部8sg以及其他下部导电层3sg的透明导电层3sgt(此处，直接相接)。
在其他漏极接触层18sg上延伸设置有绝缘层(在此为无机绝缘层11以及电介质层17)。有机绝缘层12也可以未延伸设置。
此外，在此例子中，连接其他下部导电层3sg与栅极导电部8sg的连接层(其他漏极连接层18sg)形成在漏极金属层MD内，但也可以形成在像素电极层TP等的其他导电层内。
＜有源矩阵基板100的制造方法＞
接下来，一边参照图示，一边对有源矩阵基板100的制造方法进行说明。
图5A至图5N是用于说明有源矩阵基板100的制造方法的模式图的工序剖视图，表示像素区域P以及端子部形成区域。在此，作为配线连接部的制造方法，例示制造端子部T的方法。
·步骤1：源极金属层MS的形成(图5A)
在基板上1，例如以溅射法形成源极用导电膜(厚度：例如50nm以上500nm以下)。接下来，通过公知的光刻工序，进行源极用导电膜的图案化。在此，在源极用导电膜上形成抗蚀剂膜，使用第一光掩膜曝光抗蚀剂膜，藉此形成第一抗蚀剂层(未图示)。将第一抗蚀剂层作为掩膜，进行源极用导电膜的蚀刻(例如，湿式蚀刻)。
这样，如图5A所示，形成包含成为源极总线、源极电极、遮光层以及下部导电层的金属层SLm、SEm、3am、3tm的源极金属层MS。
作为基板1，可以使用透明且具有绝缘性的基板，例如玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等。
对源极用导电膜的材料，没有特别的限制，可以适当地使用铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)等的金属或其合金，或包含其金属氮化物的膜。另外，也可以使用层叠这些多个膜的层叠膜。在此，作为源极用导电膜，使用从基板1按以下顺序包含的层叠膜(Cu/Ti膜)：Ti膜(厚度：30nm)以及Cu膜(厚度：200nm)。也可以是按以下顺序包含的层叠膜(Al/Ti膜)：Ti膜以及Al膜。
·步骤2：下部透明导电层TL的形成(图5B、图5C)
接下来，如图5B所示，以覆盖源极金属层MS的方式，形成下部透明导电膜(厚度：例如20nm以上120nm以下)60。
作为下部透明导电膜60，例如，可以使用铟锡氧化物(ITO)、铟锌氧化物、氧化锌(ZnO)、氧化锡(SnO2)等的金属氧化物。下部透明导电膜60的形成例如也可以藉由溅射法进行。
接下来，进行下部透明导电膜60的图案化。在此，在下部透明导电膜60上形成抗蚀剂膜，利用在步骤1使用的第一光掩膜将抗蚀剂膜曝光，藉此形成第二抗蚀剂层(未图示)。将第二抗蚀剂层作为掩膜，进行下部透明导电膜60的蚀刻(例如，湿式蚀刻)。
这样，如图5C所示，形成包含成为源极总线、源极电极、遮光层以及下部导电层的透明导电层SLt、SEt、3at、3tt的下部透明导电层TL。由此，可以获取包含第一层叠结构的源极总线SL、源极电极SE、遮光层3a以及下部导电层3t。
下部透明导电膜60的蚀刻，例如以成为蚀刻不足的方式，调整蚀刻时间等的蚀刻条件。由此，比第二抗蚀剂层大一个尺寸，即，可以获取包含比在步骤1形成的金属层大了一个尺寸的图案的透明导电层。此外，取而代之，也可以以步骤1的源极用导电膜的蚀刻的条件成为过蚀刻(over etch，蚀刻过多)的方式调整。
·步骤3：下部绝缘层5的形成(图5D、5E)
接下来，如图5D所示，以覆盖源极金属层MS以及下部透明导电层TL)的方式，形成下部绝缘层5(厚度：例如200nm以上600nm以下)。如前所述，由于源极金属层MS的表面被以下部透明导电层TL保护，从而可以抑制由下部绝缘层5的形成工序(例如，等离子体处理)的对源极金属层MS表面的损伤。
下部绝缘层5例如以CVD法形成。作为下部绝缘层5，可以适当地使用氧化硅(SiOx)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层等。下部绝缘层5可以是单层，也可以包含层叠结构。例如，也可以为了防止从基板1的杂质等的扩散，在基板侧(下层)形成氮化硅(SiNx)层、氮氧化硅层等，并在其之上的层(上层)形成用以确保绝缘性的氧化硅(SiO2)层、氧氮化硅层等。在此，作为下部绝缘层5，例如使用CVD法形成氧化硅(SiO2)层(厚度：例如350nm)。或作为下部绝缘层5，也可以形成将氮化硅(SiNx)层(厚度：50～600nm)为下层，将氧化硅(SiO2)层(厚度：50～600nm)为上层的层叠膜。作为下部绝缘层5(在下部绝缘层5包含层叠结构的情况，作为其最上层)，使用氧化硅膜等的氧化物膜，则可以藉由氧化物膜减少之后被形成的氧化物半导体层的沟道区域所产生的缺氧(oxygendeficient)，而可以抑制沟道区域的低阻抗化。
之后，通过公知的光刻工序，对下部绝缘层5进行图案化。由此，如图5E所示，在像素区域P形成露出源极电极SE(或源极总线SL)的一部的源极用开口部5p、在端子部形成区域露出下部导电层3t的一部分(透明导电层3tt的一部分)的开口部5q。
·步骤4：氧化物半导体层7的形成(图5F)
接下来，在下部绝缘层5的上面形成氧化物半导体膜(为图示)。之后，也可以进行氧化物半导体膜的退化处理。氧化物半导体膜的厚度例如可以是15nm以上200nm以下。
接下来，通过公知的光刻工序，对氧化物半导体膜进行图案化。由此，如图5F所示，可以获取成为TFT20的活性层的氧化物半导体层7。
氧化物半导体膜例如可以通过溅射法来形成。此处，作为氧化物半导体膜，形成包含In、Ga以及Zn的In-Ga-Zn-O类半导体膜(厚度：50nm)。
氧化物半导体膜的图案化，例如通过由包含磷酸、硝酸以及醋酸的PAN类蚀刻液湿式蚀刻来进行。在本实施方式中，在开口部5q内，由于源极金属层MS的表面(金属表面)通过透明导电层3tt被保护，从而不会与PAN类蚀刻液接触。因此，可以抑制源极金属层MS的材料的溶出。另外，可以抑制由包含已溶出的材料(Cu等)的蚀刻液对氧化物半导体层7的损伤。
此外，氧化物半导体膜的图案化方法不受上述的限定。例如，也可以使用草酸类蚀刻液等的其他蚀刻液。
·步骤5：栅极绝缘层9以及栅极金属层MG的形成(图5G)
接下来，如图5G所示，以覆盖氧化物半导体层7的方式，按以下顺序形成栅极绝缘膜以及栅极用导电膜：栅极绝缘膜(厚度：例如80nm以上250nm以下)、以及栅极用导电膜(厚度：例如50nm以上500nm以下)。之后，藉由公知的光刻工序，进行栅极用导电膜的图案化，藉此形成包含栅极总线GL、栅极电极GE、源极-栅极连接部SG的栅极导电部8sg(未图示)等的栅极金属层MG。接下来，使用与栅极用导电膜的图案化相同的抗蚀刻膜(或将栅极金属层MG作为掩膜)，进行栅极绝缘膜以及栅极用导电膜的图案化，形成栅极绝缘层9。根据此方法，从基板1的法线方向来看，栅极电极GE的侧面与栅极绝缘层9的侧面匹配。
代替上述的方法，首先，也能够以覆盖氧化物半导体层7的方式形成栅极绝缘膜，将栅极绝缘膜进行图案化，形成栅极绝缘层9。接下来，也能够以覆盖栅极绝缘层9的方式形成栅极用导电膜，将栅极用导电膜进行图案化，形成栅极金属层MG。
作为栅极绝缘膜，可以使用与下部绝缘层5相同的绝缘膜(作为下部绝缘层5而例示的绝缘膜)。在此，作为栅极绝缘膜，形成氧化硅(SiO2)层。作为绝缘膜，若使用氧化硅膜等的氧化物膜，则可以藉由氧化物膜减少在氧化物半导体层7的沟道区域所产生的缺氧，因此可以抑制沟道区域的低阻抗化。
作为栅极用导电膜，例如可以使用钼(Mo)、钨(W)、铝(Al)、铜(Cu)、钛(Ti)、钽(Ta)等的金属或这些的合金。栅极用导电膜也可以包含：包含由不同导电材料形成的多个层的层叠结构。
·步骤6：低阻抗化处理以及层间绝缘层10的形成(图5H、I)
接下来，进行氧化物半导体层7的低阻抗化处理。作为低阻抗化处理，例如也可以进行等离子体处理。由此，如图5H所示，从基板1的主面的法线方向来看，氧化物半导体层7之中未与栅极总线GL也未与栅极绝缘层9重叠的区域成为比与这些重叠的区域(此处，成为沟道的区域)为比阻抗低的低阻抗区域。低阻抗区域也可以是导电体区域(例如片阻抗：200Ω/口以下)。这样，获得包含低阻抗区域即第一以及第二区域7s/7d、以及在未低阻抗化的状态下作为半导体区域而留下的沟道区域7s的氧化物半导体层7。
在低阻抗化处理(等离子体处理)中，也可以将氧化物半导体层7之中未被栅极总线GL或栅极绝缘层9覆盖的部分，暴露到还原性等离子体或掺杂元素的等离子(例如氩等离子)。由此，氧化物半导体层7之中在被露出部分的表面附近降低阻抗，成为低阻抗区域。氧化物半导体层7之中被栅极总线GL或栅极绝缘层9遮蔽的部分，作为半导体区域留下。此外，低阻抗化处理的方法以及条件等，例如在特开2008-40343号公报有记载。为了进行参照，将特开2008-40343号公报的公开内容的全部援引于本说明书。
接下来，如图5I所示，形成覆盖氧化物半导体层7、栅极绝缘层9以及栅极电极GE的层间绝缘层10。作为层间绝缘层10，可以使氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜等的无机绝缘层单层或层叠而形成。无机绝缘层的厚度也可以是100nm以上500nm以下。若使用使氮化硅膜等的氧化物半导体还原的绝缘膜而形成层间绝缘层10，则可以将氧化物半导体层7之中与层间绝缘层10相接的区域(在此为低阻抗区域)的比阻抗维持得较低，因此为优选。在此，作为层间绝缘层10，例如以CVD法形成SiNx层(厚度：300nm)。
作为层间绝缘层10，在使用可还原氧化物半导体的绝缘层(例如，氮化硅层等的供氢性的层)的情况，即使未进行上述的低阻抗化处理，也可以将氧化物半导体层7之中与层间绝缘层10相接的部分比未相接的部分更低阻抗化。
之后，例如以干式蚀刻法在层间绝缘层10形成达到氧化物半导体层7的漏极用开口部10p，并且在端子部形成区域中，以与开口部3q至少一部分重叠的方式形成开口部10q。藉由开口部3q以及开口部10q获得到达下部导电层3t的下部开口部CHt1。
·步骤7：漏极金属层MD的形成(图5J)
接下来，在层间绝缘层10上形成漏极用导电膜(厚度：例如50nm以上500nm以下)，进行漏极用导电膜的图案化。由此，如图5J所示，形成包含漏极电极DE以及漏极连接层18t的漏极金属层MD。漏极电极DE配置在层间绝缘层10上以及漏极用开口部10p内，在漏极用开口部10p内与氧化物半导体层7的第二区域7d相接。漏极连接层18t配置在层间绝缘层10上以及下部开口部CHt1内，在下部开口部CHt1内与下部导电层3t相接。
作为漏极用导电膜，例如，也可以使用选自铝(Al)、铬(Cr)、铜(Cu)、钽(Ta)、钛(Ti)、钼(Mo)或钨(W)的元素或这些的元素为成分的合金。例如，也可以包含钛膜-铝膜-钛膜的三层结构、钼膜-铝膜-钼膜等的三层结构等。此外，漏极用导电膜不限于三层结构，也可以包含单层、或二层结构、或四层以上的层叠结构。在此，使用将Ti膜(厚度：15～70nm)为下层，将Cu膜(厚度：200～400nm)为上层的层叠膜。
·步骤8：无机绝缘层11以及有机绝缘层12的形成(图5K)
接下来，如图5K所示，以覆盖层间绝缘层10以及漏极金属层MD的方式形成上部绝缘层13。在此，作为上部绝缘层13，按以下顺序形成无机绝缘层11(厚度：例如100nm以上500以下)以及有机绝缘层12(厚度：例如1～3μm，优选为2～3μm)。如图所示，有机绝缘层12之中，也可以去除位于端子部形成区域的一部分。有机绝缘层12之中可以去除位于非显示区域的一部分的整体。此外，也可以不形成有机绝缘层12。
作为无机绝缘层11，可以使用与层间绝缘层10相同的无机绝缘膜(作为层间绝缘层10例示了绝缘膜)。此处，作为无机绝缘层11，例如以CVD法形成CiNx层(厚度：300nm)。有机绝缘层12例如也可以为包含感光性树脂材料的有机绝缘膜(例如，丙烯酸树脂膜)。
之后，进行有机绝缘层12的图案化。由此，在各像素区域P中，在有机绝缘层12形成露出无机绝缘层11的一部分的开口部12p。开口部12p，从基板1的法线方向来看，以与漏极电极DE重叠的方式配置。
虽然未图示，但是之后，也可以在公知的光刻工序进行无机绝缘层11的蚀刻，在无机绝缘层11设置露出漏极电极DE的开口部11p、以及露出漏极连接层18t的开口部11q。在此例子，将无机绝缘层11的蚀刻与后述的电介质层17的蚀刻同时进行。由此，可以在以无机绝缘层11保护了漏极电极DE的表面的状态，形成共用电极层TC以及电介质层17。
·步骤9：共用电极层TC的形成(图5L)
接下来，如图5L所示，在上部绝缘层13上形成包含共用电极CE的共用电极层TC。
首先，在上部绝缘层13以及开口部12p内形成未图示的第二透明导电膜(厚度：20m～300nm)。在此，例如，以溅射法形成铟-锌氧化物膜作为第二透明导电膜。作为第二透明导电膜的材料，可以使用铟-锡氧化物(ITO)、铟-锌氧化物、氧化锌(ZnO)等的金属氧化物。之后，进行第二透明导电膜的图案化。在图案化中，例如也可以使用草酸类蚀刻液进行湿式蚀刻。由此，获得共用电极CE。共用电极CE例如除了像素接触孔CHp被形成的像素接触孔形成区域以外，也可以配置在遍及显示区域的大致整体。
·步骤10：电介质层17的形成(图5M)
接下来，如图5M所示，以覆盖共用电极层TC的方式形成电介质层(厚度：50～500nm)17，进行电介质层17以及无机绝缘层11的图案化。
电介质层17，在像素区域P中，形成在有机绝缘层12以及共用电极CE上、以及开口部12p内。在端子部形成区域中，电介质层17形成在无机绝缘层11上。电介质层17的材料也可以是与作为无机绝缘层11的材料例示的材料相同。在此，作为电介质层17，例如以CVD法形成SiN膜。
之后，藉由光刻工序，形成在电介质层17上形成的抗蚀剂层(未图示)。此抗蚀剂层以及有机绝缘层12作为掩模，进行电介质层17以及无机绝缘层11的蚀刻。电介质层17以及无机绝缘层11的蚀刻也可以在相同的蚀刻工序中进行。由此，在像素区域P中，露出氧化物半导体层7的第二区域7d的一部分的像素接触孔CHp被形成。像素接触孔CHp由形成在无机绝缘层11的开口部11p、有机绝缘层12的开口部12p、以及电介质层17的开口部17p构成。开口部17p，从基板1的法线方向来看，与开口部12p至少一部分重叠即可。
在端子部形成区域，电介质层17以及无机绝缘层17同时被蚀刻，露出漏极连接层18t的一部分的上部开口部CHt2被形成。上部开口部CHt2由开口部11q以及开口部17q构成。从基板1的法线方向来看，开口部11q的侧面也可以与开口部17q的侧面匹配。
·步骤10：像素电极层TP的形成(图5N)
接下来，形成包含像素电极PE的像素电极层TP。
首先，在电介质层17上、像素接触孔CHp内、上部开口部CHt2内形成未图示的第一透明导电膜(厚度：20～300nm)。第一透明导电膜的材料也可以是与作为第二透明导电膜的材料例示的材料相同。
之后，进行第一透明导电膜的图案化。例如也可以使用草酸类液进行第一透明导电膜的湿式蚀刻。由此，如图5N所示，像素电极PE、以及上部导电层21t被形成。像素电极PE在像素区域P中，形成在电介质层17上以及像素接触孔CHp内，在像素接触孔CHp内与第二区域7d相接。另外，上部导电层21t在端子部形成区域中，形成在电介质层17上以及上部开口部CHt2内，在上部开口部CHt2内与漏极连接层18t相接。这样，制造有源矩阵基板100。
根据上述方法，可以不使使用的掩模的数量增加，以覆盖形成在源极金属层MS的金属层的表面的方式形成透明导电层。因此，可以抑制对源极金属层MS的金属的过程损伤。另外，可以形成包含：包含金属层以及透明导电层的冗余结构的电极、配线。
＜其他制造方法＞
本实施方式的制造方法不受上述方法的限定。在步骤3中，像素区域中将源极用开口部5p形成在下部绝缘层5时，也可以未在端子部形成区域形成开口部5q。开口部5q在层间绝缘层10形成开口部10q时，可以同时形成。
图6A～图6E是用于说明有源矩阵基板100的其他制造方法的工序剖视图。以下，主要说明与上述方法不同点。
通过与上述同样的方法，形成覆盖源极金属层MS以及下部透明导电层TL的下部绝缘层5之后，如图6A所示，在像素区域中，在下部绝缘层5形成源极用开口部5p。在端子部形成区域中，下部绝缘层5是覆盖下部导电层3t整体的状态。
接下来，以与上述同样的方法，如图6B所示，形成氧化物半导体层7、栅极绝缘层9、以及包含栅极电极GE的栅极金属层MG。接下来，如图6C所示，形成覆盖栅极电极GE的层间绝缘层10。
之后，如图6D所示。进行层间绝缘层10以及下部绝缘层5的图案化。由此，在像素区域P形成露出氧化物半导体层7的一部分的漏极用开口部10p。在端子部形成区域中，在层间绝缘层10以及下部绝缘层5形成露出下部导电层3t的一部分的下部开口部CHt1。由于下部绝缘层5以及层间绝缘层10使用相同的抗蚀剂掩膜被蚀刻，从而在下部开口部CHt1内，开口部5q的侧面与开口部10q的侧面匹配。
接下来，如图6E所示，形成包含漏极电极DE以及漏极连接层18t的漏极金属层MD。之后的工序是一边参照图5K～图5N一边与所述的工序相同。
根据此过程，在氧化物半导体层7、栅极绝缘层9、栅极金属层MG以及层间绝缘层10的形成工序以及蚀刻工序中，下部导电层3t的表面以下部绝缘层5被保护，而可以抑制对下部导电层3t的损伤。
(第二实施方式)
以下，一边参照图示，一边对第二实施方式的有源矩阵基板进行说明。
此处，主要说明与所述的实施方式不同点，关于相同结构，适当地省略其说明。
在本实施方式中，端子部未包含漏极连接层18t，在上部导电层21t直接连接在下部导电层3t的方面，与所述的实施方式的端子部(图3A、图3B)不同。
图7A以及图7B各别是例示第二实施方式中的端子部T的平面图以及剖视图。
在此例子中，端子部T包含下部导电层3t、覆盖下部导电层3t的绝缘层、以及与配置在绝缘层上以及形成在绝缘层的端子部接触孔CHt内的上部导电层21t。上部导电层21t在端子部接触孔CHt内与下部导电层3t的透明导电层3tt直接相接。在此例子中，绝缘层包含下部绝缘层5、层间绝缘层10、无机绝缘层11、电介质层17，也可以未包含有机绝缘层12。端子部接触孔CHt由形成在下部绝缘层5、层间绝缘层10、无机绝缘层11、电介质层17的开口部5q、10q、11q、17q构成。开口部5q、10q、11q、17q，以露出下部导电层3t的一部分的方式配置即可，配置关系以及尺寸不受图示的例子的限定。
端子部T能够以与第一实施方式相同的方法制造。但是，在漏极用导电膜(漏极金属层MD)的图案化之时，从端子部形成区域去除漏极用导电膜。
在端子部接触孔CHt内，开口部17q以及开口部11q的侧面可以匹配。这样的结构以使用相同的抗蚀剂掩膜将电介质层17以及无机绝缘层11进行蚀刻而获取。
根据本实施方式，由于未经由其他导电膜(例如，漏极金属层MD)，直接连接使用透明导电膜而形成的上部导电层21t与透明导电层3tt，从而可以进一步减少在端子部产生的阻抗。
＜变形例1＞
图8A以及图8B各别是例示变形例1的有源矩阵基板中的端子部T的平面图以及剖视图。
在端子部T中，从基板1的法线方向来看，在端子部接触孔CHt中，开口部5q以及开口部10q的侧面匹配，并且开口部11q以及开口部17q的侧面匹配。其他结构与变形例1的端子部T相同。
图9A～图9F是用于说明变形例1的有源矩阵基板的制造方法的工序剖视图。
端子部T的制造方法除了未形成漏极连接层18t的点以外，参照图6A～图6E而与所述的方法相同。
首先，以与图6A～图6C相同的方法，进行至层间绝缘层10的形成工序。接下来，如图9A所示，进行层间绝缘层10以及下部绝缘层5的图案化。由此，在像素区域形成露出氧化物半导体层7的一部分的漏极用开口部10p。在端子部形成区域中，在层间绝缘层10以及下部绝缘层5形成露出下部导电层3t的一部分的下部开口部CHt1。由于下部绝缘层5以及层间绝缘层10使用相同的掩膜被蚀刻，从而在下部开口部CHt1内，开口部5q的侧面与开口部10q的侧面匹配。
接下来，如图9B所示，形成漏极用导电膜，进行图案化，藉此形成包含漏极电极DE的漏极金属层MD。端子部形成区域上的漏极用导电膜被去除。
接下来，如图9C所示，形成无机绝缘测层11以及有机绝缘层12，进行有机绝缘层12的图案化。之后，如图9D所示，形成共用电极层TC。
接下来，进行电介质层17的形成与图案化。在电介质层17的图案化，将电介质层17以及无机绝缘层11同时进行图案化。由此，如图9E所示，在像素区域形成露出漏极电极DE的一部分的像素接触孔CHp。在端子部形成区域，以与下部开口部CHt1至少一部分重叠的方式，在电介质层17以及无机绝缘层11分别形成开口部17q、11q。由此，露出下部导电层3t的一部分的端子部接触孔CHt形成在下部绝缘层5、层间绝缘层10、无机绝缘层11以及电介质层17。
端子部接触孔CHt包含形成在下部绝缘层5的开口部5q、形成在层间绝缘层10的开口部10q、形成在无机绝缘层11的开口部11q、形成在电介质层17的开口部17q。在此例子中，从基板1的法线方向来看，开口部5q以及开口部10q的侧面匹配，开口部11q以及开口部17q的侧面匹配。开口部11q、开口部17q以与开口部5q以及开口部10q至少一部分重叠的方式配置即可。
之后，如图9F所示，形成包含像素电极PE以及上部导电层21t的像素电解层TP。像素电极层PE在像素接触孔CHp内连接在漏极电极DE，上部导电层21t在端子部接触孔CHt内连接在下部导电层3t(透明导电层3tt)。
根据上述的过程，在氧化物半导体层7、栅极绝缘层9、栅极金属层MG以及层间绝缘层10的形成工序以及蚀刻工序中，下部导电层3t的表面被以下部绝缘层5保护，因此可以抑制对下部导电层3t的损伤。
＜变形例2＞
图10A以及图10B各别是例示变形例2的有源矩阵基板中的端子部T的平面图以及剖视图。
在端子部T中，从基板1的法线方向来看，在端子部接触孔CHt中，开口部5q、开口部10q、开口部11q以及开口部17q的侧面彼此匹配。其他结构与变形例1的端子部T相同。
图11A～图11F是用于说明变形例2的有源矩阵基板的制造方法的工序剖视图。
在此例子中，以下部绝缘层5、层间绝缘层10、无机绝缘层11以及电介质层17同时蚀刻而形成端子部T的端子部接触孔CHt。
首先，以与图6A～图6C相同的方法，进行到层间绝缘层10的形成工序。接下来，如图11A所示，进行层间绝缘层10的图案化。由此，在像素区域形成露出氧化物半导体层7的一部分的漏极用开口部10p。在端子部形成区域中，是下部导电层3t的整体被下部绝缘层5以及层间绝缘层10覆盖的状态。
接下来，如图11B所示，在漏极用开口部10p内形成漏极电极DE。之后，如图11C所示，形成无机绝缘层11以及有机绝缘层12，进行有机绝缘层12的图案化。而且，如图11D所示，形成包含共用电极CE的共用电极层TC。
之后，形成电介质层17，进行图案化。如图11E所示，在像素区域中，电介质层17以及无机绝缘层11同时被蚀刻，露出漏极电极DE的一部分的像素接触孔CHp被形成。在端子部形成区域，电介质层17、无机绝缘层11、层间绝缘层10、下部绝缘层5同时被蚀刻，露出下部导电层3t的一部分的端子部接触孔CHt被形成。端子部接触孔CHt包含形成在下部绝缘层5的开口部5q、形成在层间绝缘层10的开口部10q、形成在无机绝缘层11的开口部11q、形成在电介质层17的开口部17q。在此例子中，从基板1的法线方向来看，开口部5q、开口部10q以及开口部17q的侧面匹配。
之后，如图11F所示，形成包含像素电极PE以及上部导电层21t的像素电极层TP。像素电极PE在像素接触孔CHp内连接在漏极电极DE，上部导电层21t在端子部接触孔CHt内连接在下部导电层3t(透明导电层3tt)。
根据上述过程，与变形例1同样的，在氧化物半导体层7、栅极绝缘层9、栅极金属层MG以及层间绝缘层10的形成工序以及蚀刻工序中，下部导电层3t的表面以下部绝缘层5被保护，因此可以抑制对下部导电层3t的损伤。
＜变形例3＞
在所述变形例1、2的过程中，在将共用电极用的透明导电膜进行图案化时，也可以在形成在端子部的开口部内，去除下部导电层3t的透明导电层3tt的露出部分，并使金属层3tm露出。
图12A～图12D是用于说明变形例3的有源矩阵基板的制造方法的工序剖视图。
如图12A所示，以与变形例1相同的方法，在像素区域P以及端子部形成区域中，进行了下部绝缘层5以及层间绝缘层10的图案化之后，形成无机绝缘层11以及有机绝缘层12。接下来，进行有机绝缘层12的图案化。
接下来，进行无机绝缘层11的图案化。由此，如图12B所示，在像素区域P形成露出漏极电极DE的一部分的开口部11p,并在端子部形成区域中，以与下部开口部CHt1至少一部分重叠的方式形成开口部11q。藉由下部开口部CHt1以及开口部11p，可以获得下部导电层3t中的露出透明导电层3tt的一部分的开口部33。
接下来，形成透明导电膜(例如，ITO膜)，进行图案化，图12C所示，藉此形成包含共用电极CE的共用电极层TC。此时，例如若使用草酸类蚀刻液，进行透明导电膜的图案化，则透明导电层3tt之中，被开口部33露出的部分也同时被去除，露出金属层3tm的表面31。
之后，如图12D所示，形成电介质层17，在电介质层17形成开口部17p、17q。开口部17p与无机绝缘层11以及有机绝缘层12的开口部11p、12p至少一部分重叠。开口部17q与开口部33至少一部分重叠。由此，像素接触孔CHp形成在像素区域P。在端子部形成区域中，露出下部导电层3t的金属表面31的端子部接触孔CHt被形成。
接下来，形成包含像素电极PE以及上部导电层21t的像素电极层TP。在此例子中，由于下部透明导电层TL之中，位于端子部接触孔CHt内的一部分被去除，因此上部导电层21t在端子部接触孔CHt内与金属层3tm的表面(例如为Cu等的金属表面)31直接相接。因此，可以形成更低阻抗的端子部。
图13A～图13D是用于说明变形例3的有源矩阵基板的其他制造方法的工序剖视图。
图13A～图13D所示的方法是在端子部形成区域中，在将层间绝缘层10以及下部绝缘层5的蚀刻与无机绝缘层11同时进行的方面，与图12A至图12D所示的方法不同。
如图13A所示，以与变形例2相同的方法，在端子部形成区域中未进行下部绝缘层5以及层间绝缘10的图案化，形成无机绝缘层11以及有机绝缘层12，进行有机绝缘层12的图案化。
接下来，如图13B所示，在像素区域P中，在无机绝缘层11形成开口部11p，并且在端子部形成区域中，将无机绝缘层11、层间绝缘层10以及下部绝缘层5同时进行图案化，藉此形成露出透明导电层3tt的一部分的开口部33。开口部33包含无机绝缘层11的开口部11q、层间绝缘层10的开口部10q以及下部绝缘层4的开口部5q。这些的开口部的侧面彼此匹配。
之后，如图13C所示，形成包含共用电极CE的共用电极层TC。此时，若例如使用草酸类蚀刻液，进行透明导电膜的图案化，则透明导电层3tt之中，被开口部33露出的一部分液也同时被去除，金属层3tm的表面31被露出。
之后，如图13D所示，形成电介质层17，接下来，形成包含像素电极PE以及上部导电层21t的像素电极层TP。这些的形成方法是与图12D所示的方法相同。在此例子中也上部导电层21t在端子部接触孔CHt内，与金属层3tm的表面31直接相接，而可以形成更低阻抗的端子部。
(第三实施方式)
第三实施方式的有源矩阵基板，在为下部栅极结构基板的方面，与所述的实施方式不同。即，在本实施方式中，下部金属层(源极金属层以及栅极金属层之中位于更靠基板侧的金属层)是栅极金属层MG，下部总线(形成在下部金属层的总线)是栅极总线GL。栅极金属层MG被下部透明导电层TL被覆盖。另外，栅极总线GL、栅极电极GE等电极、配线形成在栅极金属层MG以及下部透明导电层TL内，包含：包含金属层以及透明导电层的第一层叠结构。以下，主要说明与所述的实施方式不同点，关于相同的结构，适当地省略其说明。
＜像素区域P＞
图14A是例示在有源矩阵基板200中各像素区域P的平面图，图14B是例示沿着横切像素区域P的TFT30的XIVb-XIVb’线的剖视图。
如图14B所示，有源矩阵基板200从基板1侧，按以下顺序包含：栅极金属层MG、下部绝缘层35、氧化物半导体层7以及源极金属层MS。栅极金属层MG比成为TFT30的活性层的氧化物半导体7被更靠基板1侧配置(下部栅极结构基板)。源极金属层MS除了源极总线SL、源极电极SE之外，还包含漏极电极DE。
在本实施方式中，栅极总线GL包含：包含形成在栅极金属层MG内的金属层GLm、以及覆盖金属层GLm的上面以及侧面的透明导电层GLt的第一层叠结构。有源矩阵基板200除了栅极总线GL以外，还可以包含：包含第一层叠结构的电极、配线。包含第一层叠结构的配线、电极与所述实施方式同样的，以在第一光刻工序将栅极金属层MG进行图案化之后，使用与第一光刻工序相同的光掩膜，在第二光刻工序中，将下部透明导电层TL进行图案化，藉此可以形成。
TFT30是包含：形成在栅极金属层MG内的栅极电极GE、经由下部绝缘层35配置在栅极电极GE上的氧化物半导体层7、以及配置在氧化物半导体层7上的源极电极SE以及漏极电极DE的底栅型TFT。下部绝缘层35作为栅极绝缘层发挥功能。
栅极电极GE与对应的栅极总线GL电连接。栅极电极GE与栅极总线GL同样的，也可以包含：包含金属层GEm与透明导电层GEt的第一层叠结构。栅极电极GE是栅极总线GL的一部分，或也可以连接在栅极总线GL。
源极电极SE以及漏极电极DE形成在源极金属层MS内。源极电极SE以与氧化物半导体层7的一部分(第一区域)7s相接的方式设置。漏极电极DE以与氧化物半导体层7的其他一部分(第二区域)7d相接的方式设置。氧化物半导体层7之中，位于第一区域7s与第二区域7d之间的区域7c成为“沟道区域”。第一区域7s以及第二区域7d是与沟道区域7c相比，比阻抗低的低阻抗区域。从基板1的法线方向来看，沟道区域7c以与栅极电极GE重叠的方式配置。
与所述的实施方式同样的，源极电极SE与对应的源极总线SL电连接。源极电极SE可以连接在源极总线SL，也可以是源极总线SL的一部分。
源极金属层MS以及TFT30被包含无机绝缘层11的上部绝缘层13覆盖。在上部绝缘层13上，与所述实施方式同样地，按以下顺序被形成：包含共用电极CE的共用电极TC、电介质层17、以及、包含像素电极PE的像素电极层TP。像素电极PE在像素接触孔CHp内连接在漏极电极DE。此外，虽然未图示，但是在像素电极层TP上，也可以经由电介质层17，共用电极层TC被形成。
＜配线连接部(端子部T)＞
图15A是例示源极端子部Ts以及/或栅极端子部Tg(以下，总称为“端子部T”)的平面图。图15B是沿着横切端子部T的XVb-XVb’的剖视图。
端子部T包含有形成在栅极金属层MG以及下部透明导电层TL的下部导电层3t、在下部导电层3t上延伸设置的下部绝缘层35、形成在源极金属层MS内的源极连接层8t、以及上部导电层21t。
下部导电层3t包含：包含形成在栅极金属层MG内的金属层3tm、形成在下部透明导电层TL内的透明导电层3tt的第一层叠结构。透明导电层3tt也可以覆盖金属层3tm的上面以及侧面整体。下部导电层3t也可以是栅极总线GL的端部(栅极端子部Tg)。或也可以是经由源极-栅极连接部SG，连接在源极总线SL的栅极连接配线的端部(源极端子部Ts)。
下部绝缘层35包含露出下部导电层3t的透明导电层3tt的一部分的开口部(下部开口部CHt1)35q。源极连接层8t在开口部35q内，与下部导电层3t的透明导电层3tt相接。
源极连接层8t被绝缘层覆盖。绝缘层包含无机绝缘层11以及电介质层17。有机绝缘层12也可以未延伸设置在端子部形成区域。在绝缘层中，露出源极连接层8t的至少一部分的上部开口部CHt2被形成。在此例子中，上部开口部CHt2包含形成在无机绝缘层11的开口部11q、以及与形成在电介质层17的开口部17q。
上部导电层21t在绝缘层上以及形成在绝缘层的上部开口部CHt2连接在源极连接层8t。即，上部导电层21经由源极连接层8t，与下部导电层3t电连接。上部导电层21t例如形成在像素电极层TP内(即，使用第一透明导电膜)。上部导电层21t也可以是与像素电极PE分离的岛状部。此外，上部导电层21t也可以形成在比无机绝缘层11更上面所形成的其他导电层(例如上部导电层21t)。
在有源矩阵基板200中，包含第一层叠结构的栅极总线GL、下部绝缘层35等的电极、配线可以通过与所述的实施方式相同的方法形成(图5A～图5C)。之后，按以下顺序形成：下部绝缘层35、氧化物半导体层7以及源极金属层MS。各层的材料与形成方法等也可以与所述实施方式相同。以后的工序(上部绝缘层13、共用电极层TC、电介质层17、包含像素电极PE以及上部导电层21t的像素电极层TP的形成)是与所述的实施方式相同。
(其他实施方式)
图16A以及图16B是各别例示其他实施方式的有源矩阵基板300的像素区域P以及端子部T的剖视图。
有源矩阵基板300在未包含漏极金属层MD以及层间绝缘层10的方面，与第一实施方式的有源矩阵基板100不同。
在有源矩阵基板300中，以覆盖氧化物半导体层7、栅极金属层MG以及TFT20的方式，上部绝缘层13被形成。像素电极PE在形成在上部绝缘层13以及电介质层17的像素接触孔CHp内，与氧化物半导体层7的第二区域7d直接相接。
在端子部形成区域中，上部导电层21t在形成在下部绝缘层5、无机绝缘层11以及电介质层17的端子部接触孔CHt内，与下部导电层3t直接相接。虽然未图示，但是如第二实施方式说明，也可以在端子部形成区域，将下部绝缘层5、无机绝缘层11以及电介质层17，一并进行图案化。其他结构与第一实施方式的有源矩阵基板100相同。
图17A以及图17B是例示更其他实施方式的有源矩阵基板400中的像素区域P以及端子部T的剖视图。
在有源矩阵基板400中，源极总线SL以及下部导电层3t的透明导电层SLt、3tt仅形成在金属层SLm、3tm的上面。其他结构与有源矩阵基板100相同。
在此例子中，透明导电层覆盖金属层的上面的至少一部分，优选地，覆盖上面整体。若在端子部形成区域中，透明导电层形成在金属层的上面(的至少一部分)，则在形成在下部绝缘层5的开口部5q内露出透明导电层3tt，金属层3tm未露出。因此，可以抑制由氧化物半导体膜的蚀刻所致金属层3tm的损伤。此外，因为金属层的侧面未被以透明导电层保护，因此在下部绝缘层5的形成时进行等离子体处理的情况下，金属层的侧面承受损伤。
有源矩阵基板400中的源极总线SL以及下部导电层3t的层叠结构，也可以使用相同的抗蚀剂掩模，将源极金属层MS以及下部透明导电层TL同时进行图案化，藉此而形成。但是，从以透明导电层补偿(修复)在金属层所产生的断线的观点来看，优选为源极金属层MS与下部透明导电层TL分别进行图案化。例如，也可以使用第一光掩模，藉由公知的光刻工序进行源极金属层MS的图案化后，使用相同的掩膜(第一光掩膜)进行下部透明导电层TL的图案化。
如图17A以及图17B所示的层叠结构可以适用于第二以及第三实施方式的有源矩阵基板中的下部总线、端子部的下部导电层等的电极、配线。
＜关于氧化物半导体＞
氧化物半导体层7所包含的氧化物半导体可以是非晶质氧化物半导体，也可以是包含晶质部分的晶质氧化物半导体。可以列举多晶氧化物半导体、微晶氧化物半导体、c轴以与层面大致垂直的方式取向的晶质氧化物半导体等作为晶质氧化物半导体。
氧化物半导体层7可以包含两层以上的层叠结构。在氧化物半导体层7包含层叠结构的情况下，氧化物半导体层可7可以包含非晶质氧化物半导体层与晶质氧化物半导体层。或，也可以包含结晶结构不同的多个晶质氧化物半导体层。并且，还可以包含多个非晶质氧化物半导体层。在氧化物半导体层7包含包含上层与下层的双层结构的情况下，两层之中，位于电极侧的层(底栅型为下层，顶栅型为上层)所包含的氧化物半导体的能隙也可以小于位于与栅极电极相反侧的层所包含的氧化物半导体的能隙。但是，在这些层的能隙的差比较小的情况下，位于栅极电极侧的层的氧化物半导体的能隙也可以大于位于与栅极电极相反侧的层的氧化物半导体的能隙。
非晶质氧化物半导体以及上述各晶质氧化物半导体的材料、结构、成膜方法、包含层叠结构的氧化物半导体层的结构等例如在日本特开2014-007399号公报有所记载。为了参考，在本说明书中援用日本特开2014-007399号公报的全部公开内容。
氧化物半导体层7例如可以包含In、Ga以及Zn中的至少一种金属元素。在本实施方式中，氧化物半导体层7例如包含In-Ga-Zn-O类的半导体(例如，氧化铟镓锌等)。此处，In-Ga-Zn-O类半导体是In(铟)、Ga(镓)、Zn(锌)的三元类氧化物，In、Ga以及Zn的比例不受特别的限制，例如包含In:Ga:Zn＝2:2:1、In:Ga:Zn＝1:1:1、In:Ga:Zn＝1:1:2等。这样的氧化物半导体层7可以由包含In-Ga-Zn-O类的半导体的氧化物半导体膜形成。
In-Ga-Zn-O类的半导体可以是非晶体，也可以是晶体。优选c轴以与层面大致垂直的方式取向的晶质In-Ga-Zn-O类半导体作为晶质In-Ga-Zn-O类的半导体。
此外，晶质In-Ga-Zn-O类半导体的晶体结构，例如在上述的日本特开2014-007399号公报、日本特开2012-134475号公报、以及日本特开2014-209727号公报等中公开。为了进行参照，在本说明书中引用日本特开2012-134475号公报和日本特开2014-209727号公报的全部公开内容。具有In-Ga-Zn-O类半导体层的TFT具有高迁移率(与a-SiTFT相比超20倍)和低漏电流(与a-SiTFT相比不足百分之一)，因此适合用作驱动TFT(例如，设置于包含多个像素的显示区域的周边、与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置在像素的TFT)。
代替In-Ga-Zn-O类半导体，氧化物半导体层也可以包含其他氧化物半导体。也可以包含例如In-Sn-Zn-O类半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O类半导体是In(铟)、Sn(锡)以及Zn(锌)的三元类氧化物。或，氧化物半导体层7也可以包含In-Al-Zn-O类半导体、In-Al-Sn-Zn-O类半导体、Zn-O类半导体、In-Zn-O类半导体、Zn-Ti-O类半导体、Cd-Ge-O类半导体、Cd-Pb-O类半导体、CdO(氧化镉)、Mg-Zn-O类半导体、In-Ga-Sn-O类半导体、In-Ga-O类半导体、Zr-In-Zn-O类半导体、Hf-In-Zn-O类半导体、Al-Ga-Zn-O类半导体、Ga-Zn-O类半导体、In-Ga-Zn-Sn-O类半导体等。

Claims (20)

1.一种有源矩阵基板，其特征在于，包含：包含多个像素区域的显示区域、以及所述显示区域以外的非显示区域；包括：
基板；
多个下部总线以及多个上部总线，是被支撑在所述基板的主面的多个下部总线以及多个上部总线，所述多个下部总线位于比所述多个上部总线更靠所述基板侧，所述多个下部总线以及所述多个上部总线的一方是多个源极总线，另一方是多个栅极总线；
下部绝缘层，位于所述多个下部总线与所述多个上部总线之间；
氧化物半导体TFT，是配置在所述多个像素区域的各个的氧化物半导体TFT，包含：配置在所述下部绝缘层上的氧化物半导体、与所述多个栅极总线的一个电连接的栅极电极、位于所述氧化物半导体层与所述栅极电极之间的栅极绝缘层、与所述多个源极总线的一个电连接的源极电极；
像素电极，配置在所述多个像素区域的各个；以及
多个配线连接部，配置在所述非显示区域；其中
所述氧化物半导体层包含：沟道区域、与分别位于所述沟道区域的两侧的第一区域以及第二区域；所述第一区域与所述源极电极电连接，所述第二区域与所述像素电极电连接；所述多个配线连接部的各个，包含：
下部导电层，使用与所述多个下部总线相同的导电膜而形成；
绝缘层，是在所述下部导电层上延伸设置的，包含所述下部绝缘层的绝缘层，包含露出所述下部导电层的一部分的第一开口部；以及
在所述每个配线连接部中除了所述下部导电层外的其他导电层，在所述第一开口部内连接在所述下部导电层；
所述多个下部总线以及所述下部导电层包含第一层叠结构，所述第一层叠结构包含：金属层、覆盖所述金属层的上面以及侧面的透明导电层。
2.根据权利要求1所述的有源矩阵基板，其特征在于，所述其他导电层在所述第一开口部内，与所述下部导电层的所述透明导电层直接接触。
3.根据权利要求1所述的有源矩阵基板，其特征在于，所述下部导电层的所述透明导电层，在所述第一开口部内包含仅露出所述金属层的所述上面的一部分的开口部；
所述其他导电层在所述第一开口部内，与所述金属层的所述上面之中，在所述透明导电层的所述开口部露出的部分直接相接。
4.根据权利要求1至3中任一项所述的有源矩阵基板，其特征在于，所述多个下部总线是所述多个源极总线，所述多个上部总线是所述多个栅极总线；
所述氧化物半导体TFT的所述栅极电极在所述氧化物半导体层上经由所述栅极绝缘层而配置。
5.根据权利要求4所述的有源矩阵基板，其特征在于，所述源极电极是所述一个源极总线的一部分，或与所述一个源极总线连接；
所述源极电极包含所述第一层叠结构；
所述氧化物半导体层形成在所述下部绝缘层上以及形成在所述下部绝缘层的源极用开口部内，并且在所述源极用开口部内与所述源极电极的所述透明导电层相接。
6.根据权利要求5所述的有源矩阵基板，其特征在于，还包括：覆盖所述氧化物半导体层以及所述栅极电极的层间绝缘层；
所述氧化物半导体TFT还包含漏极电极；
所述漏极电极配置在所述层间绝缘层上以及形成在所述层间绝缘层的漏极用开口部内，在所述漏极用开口部内连接在所述氧化物半导体层的所述第二区域；
所述像素电极经由所述漏极电极而与所述氧化物半导体TFT电连接；
所述多个配线连接部的各个中，所述第一开口部，在包含所述下部绝缘层以及所述层间绝缘层的所述绝缘层形成。
7.根据权利要求6所述的有源矩阵基板，其特征在于，在所述第一开口部内，所述下部绝缘层的侧面与所述层间绝缘层的侧面匹配。
8.根据权利要求6或7所述的有源矩阵基板，其特征在于，所述其他导电层是由与所述漏极电极相同的导电膜形成的连接部；
所述多个配线连接部的各个还包含：配置在所述其他导电层上的上部导电层。
9.根据权利要求6或7所述的有源矩阵基板，其特征在于，所述多个配线连接部的各个中的所述其他导电层是由与所述像素电极相同的透明导电膜形成的上部导电层；
所述多个配线连接部的各个中，所述上部导电层在所述第一开口部内与所述下部导电层直接相接。
10.根据权利要求9所述的有源矩阵基板，其特征在于，还包括：
上部绝缘层，覆盖所述氧化物半导体TFT；
共用电极，配置在所述上部绝缘层上；以及
电介质层，位于所述共用电极与所述像素电极之间；
所述多个配线连接部的各个中，所述第一开口部，形成在包含所述下部绝缘层、所述层间绝缘层、所述上部绝缘层以及所述电介质层的所述绝缘层，所述第一开口部内的，所述下部绝缘层的侧面、所述层间绝缘层的侧面、所述上部绝缘层的侧面以及所述电介质层的侧面匹配。
11.根据权利要求1至3以及5中任一项所述的有源矩阵基板，其特征在于，所述多个配线连接部的各个中的所述其他导电层是由与所述像素电极相同的透明导电膜形成的上部导电层；
所述多个配线连接部的各个中，所述上部导电层在所述第一开口部内与所述下部导电层直接相接。
12.根据权利要求1至3、5至7以及10中任一项所述的有源矩阵基板，其特征在于，所述第一层叠结构中的所述金属层包含Cu、Mo或Al。
13.根据权利要求1至3、5至7以及10中任一项所述的有源矩阵基板，其特征在于，所述第一层叠结构中的所述透明导电层包含铟锡氧化物、铟锌氧化物、氧化锌或氧化锡。
14.根据权利要求1至3、5至7以及10中任一项所述的有源矩阵基板，其特征在于，所述第一层叠结构中，
所述透明导电层中位于所述金属层的所述上面的一部分的厚度d1是20nm以上120nm以下；
位于所述金属层的所述侧面的一部分的厚度d2与位于所述上面的一部分的厚度不同，是20nm以上120nm以下。
15.根据权利要求1至3、5至7以及10中任一项所述的有源矩阵基板，其特征在于，所述氧化物半导体层包含In-Ga-Zn-O类半导体。
16.根据权利要求15所述的有源矩阵基板，其中所述In-Ga-Zn-O类半导体包含晶质部分。
17.一种有源矩阵基板的制造方法，所述有源矩阵基板包含：
包含多个像素区域的显示区域、以及所述显示区域以外的非显示区域；
包括多个下部总线以及多个上部总线、配置在各像素区域的氧化物半导体TFT、以及配置在所述非显示区域的多个配线连接部；所述多个下部总线以及所述多个上部总线的一方是多个源极总线，另一方是多个栅极总线；所述制造方法，包含如下的工序：
(a)在基板上形成第一导电膜；
(b1)使用第一光掩膜，在所述第一导电膜上形成第一抗蚀剂层，将所述第一抗蚀剂层作为掩膜而进行所述第一导电膜的图案化，藉此从所述第一导电膜，形成成为多个下部总线的一部分的第一金属层、以及成为多个配线连接部的下部导电层的一部分的第二金属层；
(b2)以覆盖所述第一金属层以及所述第二金属层的方式形成下部透明导电膜；
(c)是再使用所述第一光掩膜，在所述下部透明导电膜上形成第二抗蚀剂层，将所述第二抗蚀剂层作为掩膜，进行所述下部透明导电膜的图案化，藉此从所述下部透明导电膜，形成覆盖所述第一金属层的上面的至少一部分的第一透明导电层、以及覆盖所述第二金属层的上面的至少一部分的第二透明导电层的工序，由此，获得多个下部总线以及下部导电层，所述多个下部总线包含：包含所述第一金属层以及所述第一透明导电层的层叠结构，所述下部导电层包含：包含所述第二金属层以及所述第二透明导电层的层叠结构；
(d)形成覆盖所述多个下部总线以及所述下部导电层的下部绝缘层；
(e)在所述下部绝缘层上形成氧化物半导体膜，进行所述氧化物半导体膜的图案化，藉此形成成为所述氧化物半导体TFT的活性层的氧化物半导体层；
(f)在包含所述下部绝缘层的绝缘层，形成露出所述下部导电层的一部分的第一开口部；以及
(g)在所述第一开口部内形成与所述下部导电层的所述一部分相接的其他导电层。
18.根据权利要求17所述的有源矩阵基板的制造方法，其特征在于，在所述工序(c)中，所述第一透明导电层覆盖所述第一金属层的所述上面以及侧面，所述第二透明导电层以覆盖所述第二金属层的所述上面以及侧面的方式形成。
19.根据权利要求17或18所述的有源矩阵基板的制造方法，其特征在于，所述多个下部总线是所述多个源极总线；
在所述工程(d)与所述工序(e)之间，还包含在所述下部绝缘层形成露出对应的一个源极总线的一部分的源极用开口部的工序；
所述工序(e)后，还包含：
形成所述氧化物半导体TFT的栅极绝缘层以及栅极电极的工序(g)；
形成覆盖所述氧化物半导体层以及所述栅极电极的层间绝缘层的工序(h)；
在所述层间绝缘层形成露出所述氧化物半导体层的一部分的漏极用开口部的工序(i)；
在所述层间绝缘层上形成漏极用导电膜，进行所述漏极用导电膜的图案化，藉此在所述漏极用开口部内与所述氧化物半导体层的所述一部分相接的漏极电极的工序(j)。
20.根据权利要求19所述的有源矩阵基板的制造方法，其特征在于，所述工序(f)是与所述工序(i)被同时进行，在包含所述下部绝缘层以及所述层间绝缘层的绝缘层形成所述第一开口部的工序；
在所述工序(j)中，藉由所述漏极用导电膜的图案化，与所述漏极电极一起，形成所述各配线连接部的所述其他导电层。
CN202010444250.XA 2019-05-24 2020-05-22 有源矩阵基板以及其制造方法 Active CN112071860B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201962852658P 2019-05-24 2019-05-24
US62/852658 2019-05-24

Publications (2)

Publication Number Publication Date
CN112071860A true CN112071860A (zh) 2020-12-11
CN112071860B CN112071860B (zh) 2023-08-29

Family

ID=73456906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010444250.XA Active CN112071860B (zh) 2019-05-24 2020-05-22 有源矩阵基板以及其制造方法

Country Status (2)

Country Link
US (1) US11215891B2 (zh)
CN (1) CN112071860B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210074562A (ko) * 2019-12-12 2021-06-22 엘지디스플레이 주식회사 박막 트랜지스터를 포함하는 표시장치 및 그 제조방법
WO2023090264A1 (ja) * 2021-11-22 2023-05-25 シャープディスプレイテクノロジー株式会社 アクティブマトリクス基板および液晶表示装置
CN114188387B (zh) * 2021-12-09 2023-08-22 深圳市华星光电半导体显示技术有限公司 柔性显示面板
WO2024018313A1 (ja) * 2022-07-20 2024-01-25 株式会社半導体エネルギー研究所 表示装置
WO2024052784A1 (ja) * 2022-09-09 2024-03-14 株式会社半導体エネルギー研究所 表示装置

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
US20110090416A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US20130153904A1 (en) * 2010-08-30 2013-06-20 Jun Nishimura Semiconductor device and process for production thereof
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
US20150263174A1 (en) * 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
WO2015186619A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法
CN105814481A (zh) * 2013-12-10 2016-07-27 夏普株式会社 半导体装置及其制造方法
CN107004720A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107078165A (zh) * 2014-09-10 2017-08-18 夏普株式会社 半导体装置、液晶显示装置和半导体装置的制造方法
CN107636841A (zh) * 2015-06-05 2018-01-26 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US20190033636A1 (en) * 2016-01-20 2019-01-31 Sharp Kabushiki Kaisha Liquid crystal display panel and method for manufacturing same
US20190079331A1 (en) * 2017-09-12 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate and demultiplexer circuit
CN109661696A (zh) * 2016-09-05 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
US20190121189A1 (en) * 2017-10-24 2019-04-25 Sharp Kabushiki Kaisha Active matrix substrate and production method therefor
CN109791893A (zh) * 2016-09-28 2019-05-21 夏普株式会社 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100264238B1 (ko) * 1996-10-21 2000-08-16 윤종용 평면구동방식의액정표시장치및그기판
JP6156044B2 (ja) * 2013-10-10 2017-07-05 セイコーエプソン株式会社 液晶装置および電子機器
US9653487B2 (en) * 2014-02-05 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, module, and electronic device

Patent Citations (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351844A (ja) * 2005-06-16 2006-12-28 Mitsubishi Electric Corp 電気光学表示装置およびその製造方法
JP2010040815A (ja) * 2008-08-06 2010-02-18 Sony Corp 縦型電界効果トランジスタ及び画像表示装置
US20110090416A1 (en) * 2009-10-21 2011-04-21 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device including the same
US20130153904A1 (en) * 2010-08-30 2013-06-20 Jun Nishimura Semiconductor device and process for production thereof
JP2015109315A (ja) * 2013-12-03 2015-06-11 出光興産株式会社 薄膜トランジスタ、その製造方法、酸化物半導体層、表示装置及び半導体装置
CN105814481A (zh) * 2013-12-10 2016-07-27 夏普株式会社 半导体装置及其制造方法
US20150263174A1 (en) * 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
WO2015186619A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法
CN107078165A (zh) * 2014-09-10 2017-08-18 夏普株式会社 半导体装置、液晶显示装置和半导体装置的制造方法
CN107004720A (zh) * 2014-11-28 2017-08-01 夏普株式会社 半导体装置及其制造方法
CN107636841A (zh) * 2015-06-05 2018-01-26 夏普株式会社 有源矩阵基板及其制造方法和使用有源矩阵基板的显示装置
US20180301472A1 (en) * 2015-06-05 2018-10-18 Sharp Kabushiki Kaisha Active matrix substrate and method for manufacturing same, display device using active matrix substrate
US20190033636A1 (en) * 2016-01-20 2019-01-31 Sharp Kabushiki Kaisha Liquid crystal display panel and method for manufacturing same
CN108701719A (zh) * 2016-02-22 2018-10-23 夏普株式会社 半导体装置和半导体装置的制造方法
CN109661696A (zh) * 2016-09-05 2019-04-19 夏普株式会社 有源矩阵基板及其制造方法
CN109791893A (zh) * 2016-09-28 2019-05-21 夏普株式会社 薄膜晶体管基板、薄膜晶体管基板的制造方法以及显示装置
WO2018199037A1 (ja) * 2017-04-28 2018-11-01 シャープ株式会社 アクティブマトリクス基板およびその製造方法
US20190079331A1 (en) * 2017-09-12 2019-03-14 Sharp Kabushiki Kaisha Active matrix substrate and demultiplexer circuit
CN109494229A (zh) * 2017-09-12 2019-03-19 夏普株式会社 有源矩阵基板和多路分配电路
US20190121189A1 (en) * 2017-10-24 2019-04-25 Sharp Kabushiki Kaisha Active matrix substrate and production method therefor
CN109698205A (zh) * 2017-10-24 2019-04-30 夏普株式会社 有源矩阵基板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115206995A (zh) * 2021-04-09 2022-10-18 株式会社日本显示器 显示装置

Also Published As

Publication number Publication date
US20200371401A1 (en) 2020-11-26
CN112071860B (zh) 2023-08-29
US11215891B2 (en) 2022-01-04

Similar Documents

Publication Publication Date Title
CN112071860B (zh) 有源矩阵基板以及其制造方法
US10276593B2 (en) Active matrix substrate and method for manufacturing same, display device using active matrix substrate
TWI395036B (zh) 薄膜電晶體陣列面板及其製造方法
US20150295092A1 (en) Semiconductor device
TWI538210B (zh) 半導體裝置及其製造方法
US11637132B2 (en) Active matrix substrate and method for manufacturing same
CN104508808A (zh) 半导体装置及其制造方法
US9224869B2 (en) Semiconductor device and method for manufacturing same
US11302718B2 (en) Active matrix substrate and production method therefor
US20210013238A1 (en) Active matrix substrate and method for manufacturing same
US11721704B2 (en) Active matrix substrate
US11476282B2 (en) Active matrix substrate and method for manufacturing same
US9373648B2 (en) Semiconductor device and method of manufacture thereof
US11502115B2 (en) Active matrix substrate and method for manufacturing same
US9035303B2 (en) Semiconductor device and method for manufacturing same
US20220181356A1 (en) Active matrix substrate and method for manufacturing same
US9496287B2 (en) Semiconductor device and production method therefor
US11817459B2 (en) Active matrix substrate and manufacturing method thereof
US20230135065A1 (en) Active matrix substrate
US20230178561A1 (en) Active matrix substrate and method for manufacturing same
JP7471075B2 (ja) アクティブマトリクス基板およびその製造方法
JP2022191755A (ja) 半導体装置
JP2022135619A (ja) アクティブマトリクス基板およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant