CN109494229A - 有源矩阵基板和多路分配电路 - Google Patents

有源矩阵基板和多路分配电路 Download PDF

Info

Publication number
CN109494229A
CN109494229A CN201811051186.8A CN201811051186A CN109494229A CN 109494229 A CN109494229 A CN 109494229A CN 201811051186 A CN201811051186 A CN 201811051186A CN 109494229 A CN109494229 A CN 109494229A
Authority
CN
China
Prior art keywords
mentioned
electrode
tft
insulating film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811051186.8A
Other languages
English (en)
Inventor
宫本忠芳
中村好伸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN109494229A publication Critical patent/CN109494229A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134372—Electrodes characterised by their geometrical arrangement for fringe field switching [FFS] where the common electrode is not patterned
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

减小形成于有源矩阵基板的多路分配电路的TFT的尺寸。多路分配电路的各单位电路具有：至少n个TFT；以及n个分支配线，其连接到1个视频信号线，各TFT具有：氧化物半导体层；上部栅极电极，其隔着栅极绝缘层配置在氧化物半导体层上；以及第1电极和第2电极，还具备：第1层间绝缘层，其覆盖氧化物半导体层和上部栅极电极；以及第2层间绝缘层，其配置在第1层间绝缘层上，第1电极配置在第1层间绝缘层与第2层间绝缘层之间并且在形成于第1层间绝缘层的第1接触孔内与氧化物半导体层接触，第2电极配置在第2层间绝缘层上并且在形成于第1层间绝缘层和第2层间绝缘层的第2接触孔内与氧化物半导体层接触。

Description

有源矩阵基板和多路分配电路
技术领域
本发明涉及具备多路分配电路(Demultiplexer Circuit)的有源矩阵基板和多路分配电路。
背景技术
液晶显示装置等所使用的有源矩阵基板具有：具有多个像素的显示区域；以及显示区域以外的区域(非显示区域或边框区域)。在显示区域中，多个像素在行方向和列方向上2维地排列。各像素具备薄膜晶体管(Thin Film Transistor；以下，称为“TFT”)等开关元件。作为这种开关元件，以往以来广泛使用将非晶硅膜作为活性层的TFT(以下，称为“非晶硅TFT”)、将多晶硅膜作为活性层的TFT(以下，称为“多晶硅TFT”)。
作为TFT的活性层的材料，已提出使用氧化物半导体来代替非晶硅、多晶硅。将这种TFT称为“氧化物半导体TFT”。氧化物半导体具有比非晶硅高的迁移率。因此，氧化物半导体TFT能比非晶硅TFT高速地动作。
有时在有源矩阵基板的非显示区域单片(一体)地形成驱动电路等周边电路。通过单片地形成驱动电路，实现由非显示区域的窄小化、安装工序简化所带来的成本降低。例如，在非显示区域中，有时单片地形成栅极驱动器电路，以COG(Chip on Glass：玻璃上芯片)方式安装源极驱动器电路。
在智能手机等窄边框化要求高的设备中，已提出不仅单片地形成栅极驱动器而且还单片地形成源极切换(Source Shared Driving：SSD)电路等多路分配电路(例如专利文献1)。SSD电路是从来自源极驱动器的各端子的1个视频信号线向多个源极配线分配视频数据的电路。通过搭载SSD电路，能使非显示区域的配置端子部的区域(端子部形成区域)更窄。另外，来自源极驱动器的输出数量减小，能减小电路规模，因此能减少驱动器IC的成本。
驱动电路、SSD电路等周边电路包含TFT。在本说明书中，将在显示区域的各像素中作为开关元件配置的TFT称为“像素TFT”，将构成周边电路的TFT称为“电路TFT”。另外，将电路TFT中的在多路分配电路(或SSD电路)中作为开关元件使用的TFT称为“DMX电路用TFT”(或“SSD电路用TFT”)。在使用氧化物半导体TFT作为像素TFT的有源矩阵基板中，从制造工序的观点来说，优选形成使用与像素TFT相同的氧化物半导体膜的氧化物半导体TFT作为电路TFT。
现有技术文献
专利文献
专利文献1：国际公开第2011/118079号
发明内容
发明要解决的问题
由于比较大的电流流过SSD电路用TFT等DMX电路用TFT，因此TFT尺寸(沟道宽度)变大。特别是，在使用氧化物半导体TFT作为DMX电路用TFT的情况下，氧化物半导体与多晶硅相比迁移率小约1个数量级，因此与使用多晶硅TFT的情况相比沟道宽度较大。这成为使多路分配电路的面积(或边框区域)增大的重要因素。因此，要求进一步减小DMX电路用TFT的尺寸(例如沟道长度方向的宽度)。
本发明的实施方式是鉴于上述情况而完成的，其目的在于在单片地形成有多路分配电路的有源矩阵基板中，减小构成多路分配电路的TFT的尺寸。
用于解决问题的方案
本发明的一实施方式的有源矩阵基板具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，具备：基板；多路分配电路，其配置在上述非显示区域，并且支撑于上述基板；以及多个源极总线和多个栅极总线，在上述显示区域中，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸，在上述有源矩阵基板中，上述多路分配电路具有多个单位电路，上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个源极总线分配视频信号，其中，n为2以上的整数，上述多个单位电路各自具有：至少n个TFT；以及n个分支配线，其连接到上述1个视频信号线，上述至少n个TFT各自具有：氧化物半导体层；上部栅极电极，其隔着栅极绝缘层配置在上述氧化物半导体层上；以及第1电极和第2电极，其电连接到上述氧化物半导体层，上述第1电极和上述第2电极中的一方是电连接到上述n个源极总线中的1个源极总线的漏极电极，另一方是电连接到上述n个分支配线中的1个分支配线的源极电极，还具备：第1层间绝缘层，其覆盖上述氧化物半导体层和上述上部栅极电极；以及第2层间绝缘层，其配置在上述第1层间绝缘层上，上述第1电极配置在上述第1层间绝缘层与上述第2层间绝缘层之间，并且在形成于上述第1层间绝缘层的第1接触孔内与上述氧化物半导体层接触，上述第2电极配置在上述第2层间绝缘层上，并且在形成于上述第2层间绝缘层和上述第1层间绝缘层的第2接触孔内与上述氧化物半导体层接触。
在某实施方式中，在上述至少n个TFT中的每个TFT中，上述第1电极隔着上述第1层间绝缘层与上述上部栅极电极部分地重叠，上述第2电极隔着上述第1层间绝缘层和上述第2层间绝缘层与上述上部栅极电极部分地重叠。
在某实施方式中，上述至少n个TFT的沟道长度方向是上述第1方向，上述至少n个TFT的沟道宽度方向是上述第2方向。
在某实施方式中，上述至少n个TFT各自还具有配置在上述氧化物半导体层的上述基板侧的下部电极。
在某实施方式中，上述下部电极是接地的。
在某实施方式中，上述下部电极电连接到上述上部栅极电极。
在某实施方式中，上述下部电极与上述上部栅极电极设定为不同的电位。
在某实施方式中，上述多路分配电路包含上述第1电极是源极电极且上述第2电极是漏极电极的第1TFT以及上述第1电极是漏极电极且上述第2电极是源极电极的第2TFT。
在某实施方式中，上述多路分配电路包含多个子电路，各子电路包含上述多个单位电路中的至少第1单位电路和第2单位电路，在上述各子电路中，上述第1单位电路的上述n个源极总线与上述第2单位电路的上述n个源极总线在上述第2方向上各1个地交替排列。
在某实施方式中，在上述第1单位电路和上述第2单位电路中的每个单位电路中，上述至少n个TFT在上述第1方向上排列，在上述各子电路中，配置有上述第1单位电路的上述至少n个TFT的第1单位电路形成区域位于配置有上述第2单位电路的上述至少n个TFT的第2单位电路形成区域与上述显示区域之间。
在某实施方式中，上述第1单位电路和上述第2单位电路中的每个单位电路的上述至少n个TFT包含上述第1电极是源极电极且上述第2电极是漏极电极的第1TFT以及上述第1电极是漏极电极且上述第2电极是源极电极的第2TFT。
在某实施方式中，上述至少n个TFT各自的沟道长度方向的宽度小于上述多个源极总线的排列间距。
在某实施方式中，还具备配置在上述多个像素中的每个像素中的像素TFT，上述像素TFT具有：其它氧化物半导体层；其它源极电极；其它漏极电极；以及其它上部栅极电极，其隔着绝缘膜配置在上述其它氧化物半导体层的与上述基板相反的一侧，上述其它源极电极与上述多个源极总线形成在同一导电层内，上述其它漏极电极形成在位于比上述导电层靠上的位置的其它导电层内。
在某实施方式中，上述氧化物半导体层包含In-Ga-Zn-O系半导体。
在某实施方式中，上述In-Ga-Zn-O系半导体包含结晶质部分。
本发明的一实施方式的多路分配电路具有多个单位电路，上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个源极总线分配视频信号，其中，n为2以上的整数，上述多个单位电路各自具有：至少n个TFT；以及n个分支配线，其连接到上述1个视频信号线，上述至少n个TFT各自具有：氧化物半导体层；上部栅极电极，其隔着栅极绝缘层配置在上述氧化物半导体层上；以及第1电极和第2电极，其电连接到上述氧化物半导体层，上述第1电极和上述第2电极中的一方是电连接到上述n个源极总线中的1个源极总线的漏极电极，另一方是电连接到上述n个分支配线中的1个分支配线的源极电极，还具备：第1层间绝缘层，其覆盖上述氧化物半导体层和上述上部栅极电极；以及第2层间绝缘层，其配置在上述第1层间绝缘层上，上述第1电极配置在上述第1层间绝缘层与上述第2层间绝缘层之间，并且在形成于上述第1层间绝缘层的第1接触孔内与上述氧化物半导体层接触，上述第2电极配置在上述第2层间绝缘层上，并且在形成于上述第2层间绝缘层和上述第1层间绝缘层的第2接触孔内与上述氧化物半导体层接触。
发明效果
根据本发明的一实施方式，在单片地形成有多路分配电路的有源矩阵基板中，能减小构成多路分配电路的TFT的尺寸。
附图说明
图1是示出第1实施方式的有源矩阵基板1000的平面结构的一例的示意图。
图2是示出第1实施方式的有源矩阵基板1000的多路分配电路DMX_A的图。
图3的(a)和(b)分别是例示第1实施方式的DMX电路用TFT30的俯视图和截面图。
图4的(a)和(b)分别例示第1实施方式的另一DMX电路用TFT31的俯视图和截面图。
图5是例示TFT31的Vg-Id特性的下部电极-源极电极间电压Vbg依赖性的图。
图6是例示多路分配电路DMX_A的单位电路100的布局的俯视图。
图7是第1实施方式的另一多路分配电路DMX_B的子电路200的图。
图8是例示多路分配电路DMX_B的布局的概略的俯视图。
图9是示出多路分配电路DMX_B的子电路200A的布局的一例的俯视图。
图10是示出多路分配电路DMX_B的子电路200B的布局的另一例的俯视图。
图11的(a)和(b)分别是有源矩阵基板1000的像素区域P的俯视图和沿着IV-IV′线的截面图。
图12的(a)和(b)是示出参考例的DMX电路用TFT130的俯视图和截面图。
图13是示出像素区域的比较例的俯视图。
附图标记说明
1：基板
3：屏蔽电极
5：绝缘层
7：氧化物半导体层
7a：第1接触区域
7b：第2接触区域
7c：沟道区域
7off：偏移区域
9：栅极绝缘层
11：上部栅极电极
11c：栅极延设部
13：第1电极
15：第2电极
21：第1层间绝缘层
23：第2层间绝缘层
100：单位电路
200、200A、200B：子电路
1000：有源矩阵基板
CH1、CH2：接触孔
DE：漏极电极
DEc：漏极延设部
SE：源极电极
DMX：多路分配电路
DO、DO1、DO2：视频信号线
T1a、T1b、T2a、T2b：薄膜晶体管
u1：第1单位电路形成区域
u2：第2单位电路形成区域
DL：沟道长度方向
DW：沟道宽度方向
DR：显示区域
FR：非显示区域
GD：栅极驱动器
SD：源极驱动器
P：像素区域
PE：像素电极
GL：栅极总线
SL：源极总线
B、B1～B3、B1a、B1b、B2a、B2b：分支配线
SW、ASW～CSW：控制信号线。
具体实施方式
(第1实施方式)
以下，参照附图说明第1实施方式的有源矩阵基板。以下，以单片地形成有多路分配电路(SSD电路)和栅极驱动器并且安装有源极驱动器的有源矩阵基板为例进行说明。此外，本实施方式的有源矩阵基板只要至少单片地形成有SSD电路即可。
＜有源矩阵基板的结构＞
图1是示出本实施方式的有源矩阵基板1000的平面结构的一例的示意图。
有源矩阵基板1000具有显示区域DR和显示区域DR以外的区域(非显示区域或边框区域)FR。显示区域DR包括排列为矩阵状的像素区域P。像素区域P(有时也简单地称为“像素”)是与显示装置的像素对应的区域。非显示区域FR位于显示区域DR的周边，是无助于显示的区域。
非显示区域FR包含形成端子部的端子部形成区域、一体(单片)地设置驱动电路的驱动电路形成区域等。在驱动电路形成区域，例如单片地设置有栅极驱动器GD、多路分配电路DMX等。源极驱动器SD例如安装到有源矩阵基板1000。在图示的例子中，栅极驱动器GD配置在夹着显示区域DR位于两侧的区域FRa，源极驱动器SD安装到位于显示区域DR的下侧的区域FRb。多路分配电路DMX在区域FRb中配置在非显示区域FR与源极驱动器SD之间，作为SSD电路发挥功能。
在显示区域DR中形成有在行方向(x方向)上延伸的多个栅极总线GL和在列方向(y方向)上延伸的多个源极总线SL。各像素区域P例如由栅极总线GL和源极总线SL规定。栅极总线GL分别连接到栅极驱动器GD的各端子。源极总线SL分别连接到源极驱动器SD的各端子。
各像素区域P具有TFT(以下，称为“像素TFT”)10和像素电极PE。像素TFT10的栅极电极电连接到对应的栅极总线GL，源极电极电连接到对应的源极总线SL。漏极电极电连接到像素电极PE。在将有源矩阵基板1000应用到FFS(Fringe Field Switching：边缘场开关)模式等横电场模式的显示装置中的情况下，虽然未图示，但是在有源矩阵基板1000中设置有由多个像素共用的电极(共用电极)。
＜多路分配电路DMX的构成＞
图2是用于说明本实施方式的有源矩阵基板1000的多路分配电路DMX_A的构成和动作的图。
在源极驱动器SD与显示区域DR之间，配置有多路分配电路DMX_A。
多路分配电路DMX_A包含多个单位电路100(1)～100(i)(i为2以上的整数)(以下，有时总称为“单位电路100”)和n个(在此为3个)控制信号干线ASW～CSW。控制信号干线ASW～CSW连接到控制电路150。
源极驱动器SD的输出引脚PIN各自连接着多个视频信号线DO(1)～DO(i)(有时总称为“视频信号线DO”)中的任一个视频信号线。1个视频信号线DO与分成组的n个(n为2以上的整数，在此n＝3)源极总线SL对应。在视频信号线DO与分成组的源极总线SL之间，按视频信号线单位设置有单位电路100。单位电路100从1个视频信号线DO向n个源极总线SL分配视频数据。
在此，将多个视频信号线DO(1)～DO(i)中的第N个视频信号线设为DO(N)(N是1到i的整数)，将与视频信号线DO(N)对应的单位电路100和源极总线SL分别设为100(N)、SL(N-1)～SL(N-n)。源极总线SL(N-1)～SL(N-n)例如可以与R、G、B像素对应(即n＝3)。
单位电路100(N)具备：连接到视频信号线DO(N)的n个分支配线B1～Bn；以及n个DMX电路用TFT30(1)～30(n)(以下，有时总称为“TFT30”)。
TFT30作为选择开关发挥功能。TFT30的栅极电极电连接到n个控制信号干线ASW、BSW、CSW中的对应的1个控制信号干线。TFT30的源极电极电连接到分支配线B1～Bn中的对应的1个分支配线。TFT30的漏极电极连接到源极总线SL(N-1)～SL(N-3)中的对应的1个源极总线。
从控制信号干线ASW～CSW中的1个控制信号干线向TFT30的栅极电极供应选择信号。选择信号规定了同一组内的选择开关的接通期间，与来自源极驱动器SD的时间序列的信号输出是同步的。单位电路100(N)将通过使视频信号线DO(N)的输出分时得到的数据电位按时间序列写入到多个源极总线SL(N-1)～源极总线SL(N-n)(分时驱动)。由此，能削减源极驱动器SD的输出引脚PIN的数量，因此能进一步减小非显示区域FR的面积(窄边框化)。
此外，使用多路分配电路DMX的显示装置的动作、分时驱动的时序图等已公开于例如特开2008-225036号公报、特开2006-119404号公报、国际公开2011/118079号(专利文献1)等。在本说明书中，为了参考，援引特开2008-225036号公报、特开2006-119404号以及国际公开2011/118079号公报的全部公开内容。
＜DMX电路用TFT的结构＞
图3的(a)和(b)分别是例示多路分配电路DMX的TFT30的俯视图和截面图。
本实施方式的TFT30是包含氧化物半导体层7作为活性层的氧化物半导体TFT。TFT30例如具有顶栅结构。
TFT30支撑于基板1，具有氧化物半导体层7、栅极绝缘层9、上部栅极电极11、第1电极13以及第2电极15。
氧化物半导体层7形成在基板1上。氧化物半导体层7可以配置在形成于基板1的绝缘层5之上。氧化物半导体层7例如包含In-Ga-Zn-O系半导体。
栅极绝缘层9设置在氧化物半导体层7的一部分上。栅极绝缘层9可以仅在与上部栅极电极11重叠的区域形成为岛状。
上部栅极电极11设置在栅极绝缘层9上。上部栅极电极11隔着栅极绝缘层9与氧化物半导体层7相对。
氧化物半导体层7、栅极绝缘层9以及上部栅极电极11由第1层间绝缘层21和第2层间绝缘层23覆盖。第2层间绝缘层23配置在第1层间绝缘层21上。
第1电极13和第2电极15分别电连接到氧化物半导体层7。第1电极13和第2电极15中的一方作为源极电极发挥功能，另一方作为漏极电极发挥功能。
在本实施方式中，第1电极13和第2电极15分别形成在不同的导电层。在该例子中，第1电极13配置在第1层间绝缘层21与第2层间绝缘层23之间，在形成于第1层间绝缘层21的第1接触孔CH1内连接到氧化物半导体层7。第2电极15配置在第2层间绝缘层23上。第2电极15在形成于第1层间绝缘层21和第2层间绝缘层23的第2接触孔CH2内连接到氧化物半导体层7。由此，如在后面详细描述的那样，能减小第1电极13与第2电极15的间隔(源极-漏极间距离)wS，因此能减小TFT30的沟道长度方向的宽度wT。
在本说明书中，将隔着绝缘膜配置在上部栅极电极11上并且包含第1电极13的导电层称为“下部导电层”。另外，将隔着绝缘膜配置在下部导电层上并且包含第2电极15的导电层称为“上部导电层”。下部导电层可以是与源极总线SL(图1)使用同一导电膜形成(即，包含源极总线SL)的源极金属层。上部导电层可以是与像素电极或共用电极使用同一透明导电膜形成的透明导电层。或者，在显示区域中，在以与共用电极接触的方式设置电阻比共用电极低的金属辅助配线的情况下，上部导电层也可以是与金属辅助配线使用同一金属膜形成的金属层。
另外，在本说明书中，将氧化物半导体层7中的与第1电极13接触的部分称为第1接触区域7a，与第2电极15接触的部分称为第2接触区域7b。当从基板1的法线方向观看时，位于第1接触区域7a和第2接触区域7b之间并且与上部栅极电极11重叠的区域为“沟道区域7c”。氧化物半导体层7可以还包含位于沟道区域7c与第1接触区域7a和/或第2接触区域7b之间的偏移区域7off。另外，在本说明书中，在与基板1平行的面内，将与电流在沟道区域7c中流动的方向平行的方向DL称为“沟道长度方向”，将与沟道长度方向DL正交的方向DW称为“沟道宽度方向”。沟道区域7c的沿着沟道长度方向DL的长度为沟道长度L，沿着沟道宽度方向DW的长度为沟道宽度W。在该例子中，沟道长度方向DL是将第1电极13的沟道区域7c侧的端部p1和第2电极15的沟道区域7c侧的端部p2(以最短距离)连结的方向。
当从基板1的法线方向观看时，氧化物半导体层7中的与上部栅极电极11不重叠的部分即第1接触区域7a、第2接触区域7b以及偏移区域7off均可以具有比沟道区域7c低的电阻。这种构成可通过以与第1接触区域7a、第2接触区域7b以及偏移区域7off接触的方式形成使氧化物半导体还原的绝缘膜作为第1层间绝缘层21而得到。或者，也可以将上部栅极电极11作为掩模，对氧化物半导体层7进行等离子体处理等低电阻化处理。
栅极绝缘层9也可以仅形成在氧化物半导体层7与上部栅极电极11之间。由此，能使氧化物半导体层7的沟道区域7c以及沟道区域以外的区域(偏移区域7off、接触区域7a、7b)与不同绝缘膜接触。作为一例，当使用氧化硅膜等氧化物膜形成栅极绝缘层9时，能通过氧化物膜减少在氧化物半导体层7的沟道区域7c产生的氧化缺陷，因此能确保期望的TFT特性。另外，当使用氮化硅膜等使氧化物半导体还原的绝缘膜形成第1层间绝缘层21时，氧化物半导体层7中的与第1层间绝缘层21接触的偏移区域7off的氧化物半导体被还原，氧缺损增加。其结果是，载流子浓度变高而低电阻化，因此能抑制导通电阻的降低。
上部栅极电极11和栅极绝缘层9例如可以使用同一掩模进行图案化。在该情况下，当从基板1的法线方向观看时，栅极总线GL或上部栅极电极11的周缘和栅极绝缘层9的周缘可以是整合的。另外，上部栅极电极11的下表面的大致整体也可以与栅极绝缘层9接触。
＜TFT结构的效果＞
如图3所示，在本实施方式的多路分配电路DMX中，TFT30的源极电极和漏极电极形成在不同层。与将源极和漏极电极形成在同一层的TFT(参考例的TFT)作比较来说明其效果。
图12的(a)和(b)是示出参考例的TFT130的俯视图和截面图。在图12中，对与图3同样的构成要素标注同一附图标记。
在参考例的TFT130中，以覆盖氧化物半导体层7、栅极绝缘层9以及上部栅极电极11的方式设置有层间绝缘层22。在层间绝缘层22上配置有源极电极SE和漏极电极DE。源极电极SE和漏极电极DE形成在同一导电层内。例如，源极电极SE和漏极电极DE是与源极总线SL通过将同一导电膜图案化而形成的。源极电极SE和漏极电极DE空开间隔(以下，“源极-漏极间距离”)wS地配置。
在参考例的TFT130中，源极电极SE和漏极电极DE的宽度(配线宽度)、源极-漏极间距离wS等的下限值(设计值)由工艺加工上的制约(线和空间制约)决定。例如，当源极-漏极间距离wS过窄时，有可能会由于对位偏差，致使源极电极SE和漏极电极DE接触而产生动作不良。另外，源极电极SE及漏极电极DE与上部栅极电极11的重叠电容有可能增大。因此，通常，当从基板1的法线方向观看时，源极电极SE和漏极电极DE分别配置为与栅极电极11(即沟道区域7c)不重叠。因此，减小TFT130的沟道长度方向的宽度wT是困难的。
本发明的发明人研究的结果是，在多路分配电路DMX中，例如，当在相邻的2个源极总线之间，以使源极总线SL的延伸方向和沟道宽度方向平行的方式配置DMX电路用TFT时，认为能抑制电路面积的增大并且能配置沟道宽度大的DMX电路用TFT。然而，当使用参考例的TFT130时，特别是在源极总线SL的排列间距窄(例如10μm以下)的高清晰的有源矩阵基板中，有时难以配置为源极总线SL的间隔。
与此相对，在本实施方式的TFT30中，将第1电极13和第2电极15形成在由第2层间绝缘层23分离的不同的导电层内，因此能将源极-漏极间距离(第1电极13的端部p1与第2电极15的端部p2的距离)wS设计得更窄(例如wS＜2μm)。因此，与参考例的TFT130相比，能减小沟道长度方向的宽度wT。此外，在本实施方式中，当从基板1的法线方向观看时，第1电极13和第2电极15也可以部分地重叠(即，wS＝0)。即使在该情况下，只要第1电极13的端部p1与接触孔CH2内的第2电极15不接触，就也不会产生由源极/漏极的导通引起的不良。
另外，TFT30的第1电极13和/或第2电极15可以设计为当从基板1的法线方向观看时与上部栅极电极11重叠。由此，能进一步减小TFT30的沟道长度方向的宽度wT。根据本实施方式，能使位于第2电极15与上部栅极电极11之间的绝缘膜加厚，因此与将第2电极15设置在第1层间绝缘层21上的情况相比，能减小由第2电极15和上部栅极电极11的重叠所形成的寄生电容(第2电极15为漏极电极的情况下为电容Cgd)。因此，能抑制寄生电容的增大并且减小TFT30的沟道长度方向的宽度wT。
第1电极13及第2电极15与上部栅极电极11重叠的部分的沟道长度方向DL的长度xa、xb能考虑到由第1电极13或第2电极15、上部栅极电极11以及它们之间的绝缘层构成的电容的大小、加工精度等而设定。
在TFT30的漏极侧，优选重叠电容(寄生电容)比源极侧小。从该观点来说，也可以第1电极13是源极电极，第2电极15是漏极电极。由此，能使上部栅极电极11-漏极电极间的寄生电容Cdg比上部栅极电极11-源极电极间的寄生电容Csg小。
这样，根据本实施方式，设计的自由度变高，与以往相比能减小TFT30的沟道长度方向的宽度wT。通过减小沟道长度方向的宽度wT，例如，即使在高清晰的有源矩阵基板中，也能在相邻的源极总线SL之间配置TFT30，或在后述的2级构成的多路分配电路中应用TFT30。因此，能将多路分配电路DMX的面积抑制得较小，实现窄边框化。
另外，在氧化物半导体TFT中，一般存在可能会由于光入射到氧化物半导体层致使阈值发生移动而产生劣化的问题。在参考例的TFT130中，氧化物半导体层7的偏移区域7off的一部分未被上部栅极电极11、源极电极SE以及漏极电极DE中的任何一个覆盖，因此有可能光从上方入射到偏移区域7off而产生劣化。
与此相对，根据本实施方式，TFT30的氧化物半导体层7的偏移区域7off由第1电极13或第2电极15覆盖，因此光不易从上方入射到氧化物半导体层7。因此，能抑制氧化物半导体层7的光劣化。此外，例如，通过在基板1与氧化物半导体层7之间设置遮光层或下部电极，能抑制从基板1侧朝向氧化物半导体层7的光向氧化物半导体层7入射。
＜TFT30的制造方法＞
图3所示的TFT30例如能以如下方式制造。
首先，准备基板1。例如能使用玻璃基板、硅基板、具有耐热性的塑料基板(树脂基板)等作为基板1。能使用聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、丙烯酸、聚酰亚胺等作为塑料基板或树脂基板。
接着，在基板1上形成绝缘层5作为基底绝缘膜。能适当使用氧化硅(SiOx)、氮化硅(SiNx)、氧氮化硅(SiOxNy)(x＞y)、氮氧化硅(SiNxOy)(x＞y)等作为绝缘层5。在此，用CVD法形成SiO2膜(厚度：375nm)作为绝缘层5。
接下来，在绝缘层5上，例如用溅射法形成氧化物半导体膜(厚度：例如30nm以上且100nm以下)。氧化物半导体膜没有特别限定，例如可以是In-Ga-Zn-O系半导体膜。之后，通过在公知的光刻工序中进行氧化物半导体膜的图案化，形成岛状的氧化物半导体层7。
之后，以覆盖氧化物半导体层7的方式形成栅极绝缘膜和上部栅极用导电膜。
能适当使用氧化硅(SiO2)层、氮化硅(SiNx)层、氧氮化硅(SiOxNy；x＞y)层、氮氧化硅(SiNxOy；x＞y)层、氧化铝层或氧化钽层等作为栅极绝缘膜。栅极绝缘层9可以具有层叠结构。在此，使用CVD法形成氧化硅(SiOx)层(厚度：80nm以上且250nm以下，例如150nm)作为栅极绝缘膜。
例如能使用包含从铝(Al)、钨(W)、钼(Mo)、钽(Ta)、铬(Cr)、钛(Ti)、铜(Cu)选择的元素的金属膜或以这些元素为成分的合金膜等作为上部栅极用导电膜。另外，可以使用包含它们中的多个膜的层叠膜。在此，用溅射法形成以Al膜(厚度：350nm)为下层且以MoN膜(厚度：50nm)为上层的层叠膜作为上部栅极用导电膜。
接着，进行上部栅极用导电膜和栅极绝缘膜的蚀刻，得到上部栅极电极11和栅极绝缘层9。在此，在上部栅极用导电膜上形成抗蚀剂掩模，使用抗蚀剂掩模，同时进行上部栅极用导电膜和栅极绝缘膜的蚀刻(在此为干式蚀刻)。因此，栅极绝缘膜中的未被上部栅极电极11覆盖的部分被除去。
之后，从上部栅极电极11的上方对基板1的整个面实施等离子体处理。例如，可列举氢等离子体处理、He等离子体处理等。在该情况下，上部栅极电极11作为掩模发挥功能，因此通过等离子体处理，仅氧化物半导体层7中的未被上部栅极电极11覆盖的区域低电阻化。
接下来，以覆盖氧化物半导体层7、栅极绝缘层9以及上部栅极电极11的方式形成第1层间绝缘层21(厚度：例如100nm以上且500nm以下)。能单层或层叠地形成氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜作为第1层间绝缘层21。在此，用CVD法连续地形成SiNx(厚度：100nm)和SiO2膜(厚度：300nm)作为第1层间绝缘层21。
此外，可以在上部栅极电极11和栅极绝缘层9的图案化后，以与氧化物半导体层7的上表面中的从上部栅极电极11露出的部分接触的方式，形成使氧化物半导体还原的绝缘膜(例如SiNx等氮化膜)作为第1层间绝缘层21。由此，氧化物半导体层7的露出部分被还原而低电阻化(自对准结构)。在该情况下，可以不进行上述的等离子体处理。
之后，通过公知的光刻工序，在第1层间绝缘层21形成使氧化物半导体层7的一部分露出的接触孔CH1。
接下来，在第1层间绝缘层21上和接触孔CH1内，形成第1电极用导电膜，进行图案化，由此得到第1电极13。能将作为上部栅极电极用导电膜例示的导电膜用作第1电极用导电膜。在此，使用以Ti膜(厚度：30nm)为下层，以Al膜(厚度：300nm)为主层并且将Ti膜(厚度：50nm)作为上层的层叠膜。
接着，以覆盖第1电极13的方式形成第2层间绝缘层23(厚度：例如100nm以上且500nm以下)。能使用与第1层间绝缘层21同样的绝缘膜作为第2层间绝缘层23。在此，用CVD法连续地形成SiNx(厚度：100nm)和SiO2膜(厚度：300nm)作为第2层间绝缘层23。
之后，在第2层间绝缘层23设置使氧化物半导体层7的一部分露出的接触孔CH2。
接下来，在第2层间绝缘层23上和接触孔CH2内，形成第2电极用导电膜，进行图案化，由此得到第2电极15。能将作为上部栅极电极用导电膜例示的导电膜用作第2电极用导电膜。在此，使用以Ti膜(厚度：30nm)为下层，以Al膜(厚度：300nm)为主层并且以Ti膜(厚度：50nm)为上层的层叠膜。这样，制造TFT30。此外，可以以覆盖TFT30的方式形成保护膜或平坦化膜。
图4的(a)和(b)分别是示出本实施方式的DMX电路用TFT的另一例的俯视图和截面图。
图4所示的TFT31在基板1与绝缘层5之间还具备下部电极(也称为屏蔽电极。)3，这一点与图3所示的TFT30不同。
下部电极3配置为当从基板1的法线方向观看时至少与沟道区域7c重叠。下部电极3可以是金属层。由此，下部电极3也能作为TFT31的遮光层发挥功能。例如，下部电极3可以与栅极总线GL(图1)由同一导电膜形成。
下部电极3例如可以固定为GND电位(0V)。由此，能确保TFT31的特性的稳定性。
或者，也能通过调整下部电极3的电位，控制TFT31的阈值电压Vth。例如，如图5所示，当将下部电极3-源极电极间电压Vbg向正方向增大时，阈值电压Vth有效地向负方向移动。因此，能用同一栅极电压Vgs使导通电流增加，能将显示面板的消耗电力抑制得较低。
而且，也可以将下部电极3电连接到上部栅极电极11(或栅极总线)，从而使得下部电极3与上部栅极电极11成为相同电位。通过进行这种双栅驱动，能提高导通电流，因此能提高TFT31的驱动力。
TFT31除了在基板1上形成下部电极3这一点以外，能用与上述的TFT30同样的方法制造。
下部电极3是通过在基板1上形成下部电极用导电膜(厚度：例如50nm以上且500nm以下)并进行图案化而形成。能使用与上部栅极电极用导电膜同样的膜作为下部电极用导电膜。在此，用溅射法形成以Al膜(厚度：350nm)为下层，以MoN膜(厚度：50nm)为上层的层叠膜作为下部电极用导电膜。例如用干式蚀刻进行下部电极用导电膜的图案化。
接着，以覆盖下部电极3的方式形成绝缘层5。之后，通过与TFT30同样的工序，形成氧化物半导体层7、上部栅极电极11、第1电极13以及第2电极15，得到TFT31。
＜多路分配电路DMX_A的布局例＞
图6是例示多路分配电路DMX_A的单位电路100的布局的俯视图。在此，单位电路100是对与R、G、B像素对应的源极总线SL1～SL3配置的(也就是说n＝3)。
单位电路100具备：3个TFT30(1)～(3)(以下，有时总称为“TFT30”)，其支撑于基板1；源极总线SL1～SL3(以下，有时总称为“源极总线SL”)，其从显示区域DR延伸设置；1个视频信号线DO；分支配线B1～B3(以下，有时总称为“分支配线B”)；以及控制信号干线ASW～CSW(以下，有时总称为“控制信号干线SW”)。视频信号线DO电连接到分支配线B1～B3。在该例子中，源极总线SL在y方向上延伸，控制信号干线SW在与y方向交叉的x方向上延伸。
TFT30分别具有与前面参照图3描述的TFT30同样的结构。在该例子中，在下部导电层形成的第1电极13是源极电极SE，在上部导电层内形成的第2电极15是漏极电极DE。在图6中，用实线示出下部导电层，用虚线示出上部导电层。
此外，如图4所示，TFT30可以还在氧化物半导体层7的基板1侧具备下部电极3。
分支配线B、视频信号线DO以及TFT30的源极电极SE可以形成在源极金属层内(也就是说，与源极总线SL使用同一导电膜形成)。TFT30的漏极电极DE可以形成在与源极金属层相比位于上层的导电层(例如透明导电层)内。
控制信号干线SW和上部栅极电极11可以形成在同一导电层内，例如栅极金属层内。或者，也可以控制信号干线SW形成在栅极金属层内，上部栅极电极11形成在设置于栅极金属层与源极金属层之间的另一导电层内。
源极总线SL从显示区域向源极驱动器SD侧在y方向上延伸，TFT30可以分别配置在相邻的2个源极总线SL之间。在该例子中，TFT30配置为其沟道长度方向DL与x方向大致平行，沟道宽度方向DW与y方向大致平行。
当从基板1的法线方向观看时，TFT30的漏极电极DE和源极电极SE分别在y方向(沟道宽度方向DW)上横穿氧化物半导体层7地延伸。
漏极电极DE电连接到对应的源极总线SL。在该例子中，漏极电极DE朝向源极总线SL在y方向上延伸设置。将延伸设置的部分DEc称为“漏极延设部”。漏极延设部Dec在形成于第2层间绝缘层23的开口部23p内电连接到源极总线SL。
源极电极SE电连接到对应的分支配线B。在该例子中，分支配线B在从基板1的法线方向观看时，从视频信号线DO向显示区域侧在y方向上延伸，包含作为TFT30的源极电极SE发挥功能的部分。即，分支配线B和源极电极SE一体地形成。
TFT30的上部栅极电极11电连接到对应的控制信号干线SW。在该例子中，上部栅极电极11朝向控制信号干线SW在y方向上延伸设置。将延伸设置的部分11c称为“栅极延设部”。栅极延设部11c经由形成在源极金属层内的连接配线25电连接到对应的控制信号干线SW。连接配线25例如可以在设置于第1层间绝缘层21的第1开口部21p内与栅极延设部11c接触并且在设置于第1层间绝缘层21(或第1层间绝缘层21和绝缘层5)的第2开口部21q内与控制信号干线SW接触。
根据本实施方式，源极电极SE和漏极电极DE形成在不同的层内，因此如前所述，能减小源极电极SE和漏极电极DE的间隔wS。其结果是，能减小TFT30的沟道长度方向的宽度wT，因此能配置在相邻的2个源极总线SL间。本实施方式的TFT30能在高清晰的有源矩阵基板中形成多路分配电路DMX时适当地应用。
本实施方式的多路分配电路DMX的构成不限于上述构成。也可以TFT30的漏极电极DE形成在下部导电层层内，源极电极SE形成在上部导电层内。在该情况下，也可以漏极电极DE和源极总线SL一体地形成，源极电极SE在形成于第1层间绝缘层21的开口部内连接到分支配线B。
(变形例)
本实施方式的多路分配电路DMX的构成不限于上述构成。
多路分配电路DMX可以包含至少包括2个单位电路(以下，称为“第1单位电路”，“第2单位电路”)的子电路。连接到第1单位电路的DMX电路用TFT的n个源极总线SL与连接到第2单位电路的DMX电路用TFT的n个源极总线SL可以在行方向上各Z(Z为1以上的整数，例如Z＝1)个地交替排列。
图7是示出本实施方式的另一多路分配电路DMX_B的一部分的图，示出包括第1单位电路和第2单位电路的子电路200。
在图7中，仅示出多个源极总线SL中的4个源极总线。将这些源极总线从一个端部(在此为左端)起按顺序分别称为第1源极总线SL1、第2源极总线SL2、第3源极总线SL3以及第4源极总线SL4。
子电路200具备：第1单位电路和第2单位电路；以及多个控制信号干线SW(在此为2个控制信号干线ASW、BSW)。
在该例子中，各单位电路与2个源极总线SL对应(即n＝2)。第1单位电路与第1源极总线SL1及第3源极总线SL3对应。来自对应的视频信号线DO1的视频信号V1经由第1单位电路分配给第1源极总线SL1和第3源极总线SL3。第2单位电路与第2源极总线SL2及第4源极总线SL4对应。来自与第1单位电路不同的视频信号线DO2的视频信号V2经由第2单位电路分配给第2源极总线SL2和第4源极总线SL4。
第1单位电路具备2个薄膜晶体管(DMX电路用TFT)T1a、T1b和2个分支配线B1a、B1b。第2单位电路具备2个薄膜晶体管T2a、T2b和2个分支配线B2a、B2b。薄膜晶体管T1a、T1b、T2a、T2b具有前面参照图3和图4描述的结构。
第1单位电路的薄膜晶体管T1a、T1b的漏极电极分别连接到第1源极总线SL1、第3源极总线SL3。第1单位电路的薄膜晶体管T1a、T1b的源极电极分别连接到分支配线B1a、B1b，经由分支配线B1a、B1b电连接到视频信号线DO1。
第2单位电路的薄膜晶体管T2a、T2b的漏极电极分别连接到第2源极总线SL2、第4源极总线SL4。第2单位电路的薄膜晶体管T2a、T2b的源极电极分别与分支配线B2a、B2b一体地形成，经由分支配线B2a、B2b电连接到视频信号线DO2。
薄膜晶体管T1a、T2a的栅极电极分别连接到控制信号干线ASW，从控制信号干线ASW被供应控制信号。薄膜晶体管T1b、T2b的栅极电极分别连接到控制信号干线BSW，从控制信号干线BSW被供应控制信号。
图8是示出本实施方式的多路分配电路DMX_B的布局的一例的俯视图。多路分配电路DMX_B具有多个子电路200。各子电路200如前面参照图7所述的那样具有第1单位电路和第2单位电路。第1单位电路和第2单位电路分别与2个源极总线SL对应。
如图所示，当从基板1的法线方向观看时，多路分配电路DMX_B的多个子电路200可以在x方向上排列。各子电路200可以具有在y方向上延伸的形状。另外，在各子电路200中，配置有第1单位电路的DMX电路用TFT的第1单位电路形成区域u1可以位于配置有第2单位电路的DMX电路用TFT的第2单位电路形成区域u2的显示区域侧。也就是说，第1单位电路可以位于第2单位电路与显示区域之间。在本说明书中，将这种构成称为“2级构成”。
多路分配电路DMX_B的各子电路200具备n个(在此为2个)控制信号支线C1、C2。控制信号支线C1、C2分别电连接到控制信号干线ASW、BSW。在各子电路200中，由第1单位电路和第2单位电路共有控制信号支线C1、C2。
虽然未图示，但是在多路分配电路DMX_B与非显示区域FR的周缘之间，设置有以COG方式安装的源极驱动器。控制信号干线SW和视频信号线DO例如配置在多路分配电路DMX_B与源极驱动器之间。控制信号干线ASW、BSW可以在x方向上延伸。
这样，根据本变形例，能对2个以上的单位电路设置共用的控制信号支线C。由此，能更有效地减小多路分配电路DMX所需要的面积。另外，通过在y方向上增大沟道宽度W，能进一步提高电流驱动力。此外，在此示出了2级构成的例子，但是也能采用3级以上的构成。
＜子电路200的布局例1＞
图9是例示多路分配电路DMX_B的子电路200A的布局的放大俯视图。在该例子中，各薄膜晶体管的源极电极SE形成在下部导电层(例如源极金属层)，漏极电极DE形成在上部导电层(例如透明导电层)内。在图9中，用实线示出下部导电层，用虚线示出上部导电层。
第1单位电路具有：配置在第1单位电路形成区域u1的薄膜晶体管T1a、T1b；以及分支配线B1a、B1b。第2单位电路具有：配置在第2单位电路形成区域u2的薄膜晶体管T2a、T2b；以及分支配线B2a、B2b。第1单位电路和第2单位电路还具有共用的控制信号支线C1、C2。在此，在y方向上相邻的薄膜晶体管T1a、T2a共有控制信号支线C1，在y方向上相邻的薄膜晶体管T1b、T2b共有控制信号支线C2。控制信号支线C1、C2分别电连接到控制信号干线ASW、BSW。
第1单位电路和第2单位电路的分支配线B1a、B2a、B1b、B2b(有时总称为“分支配线B”。)、控制信号支线C1、C2以及源极总线SL1～SL4均在y方向上延伸。在该例子中，各薄膜晶体管的沟道长度方向DL与x方向大致平行，沟道宽度方向DW与y方向大致平行。
控制信号支线C1、C2分别包含作为对应的DMX电路用TFT的栅极电极发挥功能的部分。例如，控制信号支线C1当从基板1的法线方向观看时位于分支配线B1a与分支配线B2a之间。控制信号支线C1具有：在x方向上向分支配线B2a侧突出并且作为薄膜晶体管T2a的栅极电极发挥功能的凸部；以及在x方向上向分支配线B2a侧突出并且作为薄膜晶体管T1a的栅极电极发挥功能的凸部。薄膜晶体管T1a和薄膜晶体管T2a的氧化物半导体层7分别配置在控制信号支线C1的这些凸部上。这样，第1单位电路中的1个DMX电路用TFT与第2单位电路中的1个DMX电路用TFT具有一体地形成于同一控制信号支线C的栅极电极，在同一控制信号支线C之上空开间隔地配置(2级构成)。
在该例子中，各薄膜晶体管的源极电极、分支配线B以及视频信号线DO形成在源极金属层内。源极电极与对应的分支配线B一体地形成。各薄膜晶体管的漏极电极形成在与源极金属层相比位于上层的导电层(例如透明导电层)。从漏极电极延伸设置的漏极延设部Dec在多路分配电路DMX_B与显示区域之间连接到形成在源极金属层内的对应的源极总线SL。上部栅极电极11和控制信号干线SW可以形成在同一导电层内(例如栅极金属层内)。或者，也可以控制信号干线SW形成在栅极金属层内，上部栅极电极11形成在栅极金属层与源极金属层之间的另一导电层内。
当从基板1的法线方向观看时，第1单位电路的DMX电路用TFT配置在与第2单位电路对应的第N个和第(N+2)个源极总线SL之间(N是自然数)。例如，薄膜晶体管T1b配置在第2源极总线SL2和第4源极总线SL4之间。另外，第2单位电路的DMX电路用TFT配置在第1单位电路的相邻的2个分支配线B之间。例如，薄膜晶体管T2a配置在第1单位电路的分支配线B1a、B1b之间。
＜子电路200的布局例2＞
也可以构成多路分配电路DMX的多个DMX电路用TFT中的一部分DMX电路用TFT是源极电极位于漏极电极的下层的第1TFT，另一部分TFT是源极电极位于漏极电极的上层的第2TFT。例如，在2个DMX电路用TFT之间配置其它电极配线的情况下，可以将其中一个DMX电路用TFT作为第1TFT，将另一个作为第2TFT。这样，当将第1TFT和第2TFT在其间夹着其它电极/配线相邻配置时，能将各TFT的内侧的电极和其它电极/配线形成在不同层，因此能进一步缩窄这些TFT的间隔。
图10是示出多路分配电路DMX_B的子电路200B的布局的另一例的俯视图。在图10中，用实线示出下部导电层，用虚线示出上部导电层。
在该例子中，各单位电路包含第1TFT和第2TFT。第1TFT的源极电极形成在下部导电层(例如源极金属层)，漏极电极形成在上部导电层(例如透明导电层)内。第2TFT的源极电极形成在上部导电层，漏极电极形成在下部导电层内，以下，以与图9所示的子电路200A的布局的不同点为主进行说明，对于同样的构成适当省略说明。
在各子电路200B中，也可以是在y方向上相邻的2个TFT具有相互不同的结构，在x方向上相邻的2个TFT具有相互不同的结构。在该例子中，第1单位电路的薄膜晶体管T1a、T1b分别是第1TFT和第2TFT。另外，第2单位电路的薄膜晶体管T2a、T2b分别是第2TFT和第1TFT。
分支配线B、视频信号线DO、第1TFT的源极电极以及第2TFT的漏极电极例如形成在源极金属层内。另外，第1TFT的漏极电极和第2TFT的源极电极形成在与源极金属层相比位于上层的导电层(例如透明导电层)内。
第1TFT的源极电极可以与对应的分支配线B一体地形成。第1TFT的漏极电极具有在y方向上延伸的漏极延设部DEc。漏极延设部DEc可以在多路分配电路DMX_B与显示区域之间连接到形成在源极金属层内的对应的源极总线SL。
第2TFT的源极电极具有在y方向上延伸的源极延设部SEc。源极延设部SEc可以在多路分配电路DMX_B与源极驱动器之间连接到对应的分支配线B。第2TFT的漏极电极可以与对应的源极总线SL一体地形成。
根据这种布局，在多路分配电路DMX_B中，能将形成在上部导电层内的电极/配线与形成在下部导电层内的电极/配线交替排列。因此，能进一步缩窄相邻的电极/配线的间隔，能进一步缩小电路面积。
例如，在第1单位电路区域中，从左侧起，下部导电层内的薄膜晶体管T1a的源极电极、上部导电层内的薄膜晶体管T1a的漏极电极、下部导电层内的第2源极总线SL2、上部导电层内的薄膜晶体管T1b的源极电极、下部导电层内的薄膜晶体管T1b的漏极电极以及上部导电层内的薄膜晶体管T2b的漏极延设部Dec按该顺序排列。因此，不仅能缩小各薄膜晶体管的源极-漏极间距离wS，还能缩小相邻的2个薄膜晶体管的间隔。
此外，也可以第1单位电路的薄膜晶体管T1a、T1b是第2TFT，第2单位电路的薄膜晶体管T2a、T2b是第1TFT。另外，在此，示出了2级构成的例子，但是也能采用3级以上的构成。
(像素区域P的构成)
接着，说明有源矩阵基板1000的各像素区域P的构成。在此，以FFS模式的LCD面板中应用的有源矩阵基板为例进行说明。
图11的(a)和(b)分别是有源矩阵基板1000的1个像素区域P的俯视图和沿着IV-IV′线的截面图。
像素区域P是由在y方向上延伸的源极总线SL和在与源极总线SL交叉的x方向上延伸的栅极总线GL包围的区域。像素区域P具有基板1、支撑于基板1的TFT(以下，称为“像素TFT”)10、下部透明电极115以及上部透明电极119。虽然未图示，但是上部透明电极119按每个像素具有狭缝或切口部。在该例子中，下部透明电极115是共用电极CE，上部透明电极119是像素电极PE。
像素TFT10与DMX电路用TFT同样，是具有源极电极SE和漏极电极DE形成在不同的导电层内的结构的顶栅结构TFT或双栅结构TFT。通过将像素TFT10的源极电极SE和漏极电极DE形成在不同的导电层，能减小像素电极PE与源极总线SL的间隔。另外，也可以是从基板1的法线方向观看时，使上部栅极电极111与像素电极PE及源极总线SL部分地重叠。由此，能在源极总线SL和栅极总线GL的交叉部分的下方配置像素TFT10，因此与将源极和漏极电极被形成在同层的顶栅结构TFT110用作像素TFT的比较例(图13)相比，能提高像素开口率。
接着，更详细地说明像素TFT10的结构。
像素TFT10具备氧化物半导体层107、源极电极SE、漏极电极DE以及上部栅极电极111。上部栅极电极111隔着栅极绝缘层109配置在氧化物半导体层107的一部分上。上部栅极电极111由层间绝缘层121覆盖。在层间绝缘层121上形成有层间绝缘层123。源极电极SE配置在层间绝缘层121上，在形成于层间绝缘层121的接触孔CH3内与氧化物半导体层107接触。漏极电极DE例如配置在层间绝缘层123上，在形成于层间绝缘层121、123的接触孔CH4内与氧化物半导体层107接触。像素TFT10可以还在氧化物半导体层107的基板1侧具备屏蔽电极103。
像素TFT10的上部栅极电极111连接到对应的栅极总线GL，源极电极SE连接到对应的源极总线SL。漏极电极DE与像素电极PE电连接。在该例子中，上部栅极电极111和栅极总线GL在栅极金属层内一体地形成。另外，源极电极SE和源极总线SL在源极金属层内一体地形成，漏极电极DE与像素电极PE一体地形成。
层间绝缘层123包含绝缘层116和形成在绝缘层116上的电介质层117。在绝缘层116上，像素电极PE和共用电极CE以隔着电介质层117部分地重叠的方式配置。像素电极PE按每个像素是分离的。共用电极CE可以不按每个像素分离。在该例子中，共用电极CE形成在绝缘层116上。共用电极CE可以在形成有像素TFT10的区域上具有开口部，并形成在除了该区域以外的整个像素区域P上。像素电极PE形成在电介质层117上和接触孔CH4内，在接触孔CH4内与氧化物半导体层107接触。
像素TFT10的源极电极SE和作为DMX电路用TFT的TFT30(图2)的第1电极13可以形成在同一导电层内(例如源极金属层内)。同样地，像素TFT10的漏极电极DE和TFT30的第2电极15可以形成在同一导电层内。或者，也可以像素TFT10的漏极电极DE与像素电极PE一体地形成，TFT30的第2电极15与共用电极CE形成在同一导电层内。
这种有源矩阵基板1000能应用于例如FFS模式的显示装置。FFS模式是在其中一个基板设置一对电极，对液晶分子在与基板面平行的方向(横向)上施加电场的横向电场方式的模式。在该例子中，产生由从像素电极PE出发并穿过液晶层(未图示)然后穿过像素电极PE的狭缝状的开口而穿出到共用电极CE的电力线表示的电场。该电场相对于液晶层具有横向的成分。其结果是，能将横向的电场施加到液晶层。在横向电场方式中，由于液晶分子不会从基板立起，因此与纵向电场方式相比具有能实现宽视角的优点。
此外，虽然未图示，但是在以与共用电极CE接触的方式设置电阻比共用电极CE低的金属辅助配线的情况下，可以使TFT110的漏极电极DE与金属辅助配线使用同一金属膜形成。
在共用电极CE上隔着电介质层17配置像素电极PE的电极结构例如记载在国际公开第2012/086513号中。此外，也可以在像素电极PE上隔着电介质层17配置有共用电极CE。即，也可以下部透明电极115是像素电极PE，上部透明电极119是共用电极CE。这种电极结构例如记载在特开2008-032899号公报、特开2010-008758号公报中。为了参考，将国际公开第2012/086513号、特开2008-032899号公报以及特开2010-008758号公报的全部公开内容援引到本说明书中。
＜关于氧化物半导体＞
氧化物半导体层所包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。
氧化物半导体层也可以具有2层以上的层叠结构。在氧化物半导体层具有层叠结构的情况下，氧化物半导体层可以包括非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包括结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包括多个非晶质氧化物半导体层。优选在氧化物半导体层具有包含上层和下层的2层结构的情况下，上层所包含的氧化物半导体的能隙大于下层所包含的氧化物半导体的能隙。不过，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体层的构成等已记载于例如特开2014-007399号公报中。为了参考，将特开2014-007399号公报的全部公开内容援引到本说明书中。
氧化物半导体层例如可以包含In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体层例如包含In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包含In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体层能由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。
In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合作为驱动TFT(例如在包括多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动电路所包含的TFT)和像素TFT(设置于像素的TFT)使用。
氧化物半导体层也可以包含其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包含In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体层也可以包含In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体、Al-Ga-Zn-O系半导体、Ga-Zn-O系半导体等。
工业上的可利用性
本发明的实施方式能适合应用于具有单片地形成的周边电路的有源矩阵基板。这种有源矩阵基板可应用于液晶显示装置、有机电致发光(EL)显示装置以及无机电致发光显示装置等显示装置、图像传感器装置等拍摄装置、图像输入装置、指纹读取装置、半导体存储器等各种电子装置。

Claims (16)

1.一种有源矩阵基板，
具有：显示区域，其包含多个像素；以及非显示区域，其设置在上述显示区域的周边，
具备：基板；多路分配电路，其配置在上述非显示区域，并且支撑于上述基板；以及多个源极总线和多个栅极总线，在上述显示区域中，上述多个源极总线在第1方向上延伸，上述多个栅极总线在与上述第1方向交叉的第2方向上延伸，
上述有源矩阵基板的特征在于，
上述多路分配电路具有多个单位电路，上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个源极总线分配视频信号，其中，n为2以上的整数，
上述多个单位电路各自具有：至少n个TFT；以及n个分支配线，其连接到上述1个视频信号线，
上述至少n个TFT各自具有：氧化物半导体层；上部栅极电极，其隔着栅极绝缘层配置在上述氧化物半导体层上；以及第1电极和第2电极，其电连接到上述氧化物半导体层，上述第1电极和上述第2电极中的一方是电连接到上述n个源极总线中的1个源极总线的漏极电极，另一方是电连接到上述n个分支配线中的1个分支配线的源极电极，
还具备：第1层间绝缘层，其覆盖上述氧化物半导体层和上述上部栅极电极；以及第2层间绝缘层，其配置在上述第1层间绝缘层上，
上述第1电极配置在上述第1层间绝缘层与上述第2层间绝缘层之间，并且在形成于上述第1层间绝缘层的第1接触孔内与上述氧化物半导体层接触，
上述第2电极配置在上述第2层间绝缘层上，并且在形成于上述第2层间绝缘层和上述第1层间绝缘层的第2接触孔内与上述氧化物半导体层接触。
2.根据权利要求1所述的有源矩阵基板，
在上述至少n个TFT中的每个TFT中，上述第1电极隔着上述第1层间绝缘层与上述上部栅极电极部分地重叠，上述第2电极隔着上述第1层间绝缘层和上述第2层间绝缘层与上述上部栅极电极部分地重叠。
3.根据权利要求1或2所述的有源矩阵基板，
上述至少n个TFT的沟道长度方向是上述第1方向，上述至少n个TFT的沟道宽度方向是上述第2方向。
4.根据权利要求1至3中的任一项所述的有源矩阵基板，
上述至少n个TFT各自还具有配置在上述氧化物半导体层的上述基板侧的下部电极。
5.根据权利要求4所述的有源矩阵基板，
上述下部电极是接地的。
6.根据权利要求4所述的有源矩阵基板，
上述下部电极电连接到上述上部栅极电极。
7.根据权利要求4所述的有源矩阵基板，
上述下部电极与上述上部栅极电极设定为不同的电位。
8.根据权利要求1至7中的任一项所述的有源矩阵基板，
上述多路分配电路包含上述第1电极是源极电极且上述第2电极是漏极电极的第1TFT以及上述第1电极是漏极电极且上述第2电极是源极电极的第2TFT。
9.根据权利要求1至8中的任一项所述的有源矩阵基板，
上述多路分配电路包含多个子电路，
各子电路包含上述多个单位电路中的至少第1单位电路和第2单位电路，
在上述各子电路中，上述第1单位电路的上述n个源极总线与上述第2单位电路的上述n个源极总线在上述第2方向上各1个地交替排列。
10.根据权利要求9所述的有源矩阵基板，
在上述第1单位电路和上述第2单位电路中的每个单位电路中，上述至少n个TFT在上述第1方向上排列，
在上述各子电路中，配置有上述第1单位电路的上述至少n个TFT的第1单位电路形成区域位于配置有上述第2单位电路的上述至少n个TFT的第2单位电路形成区域与上述显示区域之间。
11.根据权利要求10所述的有源矩阵基板，
上述第1单位电路和上述第2单位电路中的每个单位电路的上述至少n个TFT包含上述第1电极是源极电极且上述第2电极是漏极电极的第1TFT以及上述第1电极是漏极电极且上述第2电极是源极电极的第2TFT。
12.根据权利要求1至11中的任一项所述的有源矩阵基板，
上述至少n个TFT各自的沟道长度方向的宽度小于上述多个源极总线的排列间距。
13.根据权利要求1至12中的任一项所述的有源矩阵基板，
还具备配置在上述多个像素中的每个像素中的像素TFT，
上述像素TFT具有：其它氧化物半导体层；其它源极电极；其它漏极电极；以及其它上部栅极电极，其隔着绝缘膜配置在上述其它氧化物半导体层的与上述基板相反的一侧，
上述其它源极电极与上述多个源极总线形成在同一导电层内，上述其它漏极电极形成在位于比上述导电层靠上的位置的其它导电层内。
14.根据权利要求1至13中的任一项所述的有源矩阵基板，
上述氧化物半导体层包含In-Ga-Zn-O系半导体。
15.根据权利要求14所述的有源矩阵基板，
上述In-Ga-Zn-O系半导体包含结晶质部分。
16.一种多路分配电路，其特征在于，
具有多个单位电路，上述多个单位电路各自从多个视频信号线中的1个视频信号线向多个源极总线中的n个源极总线分配视频信号，其中，n为2以上的整数，
上述多个单位电路各自具有：至少n个TFT；以及n个分支配线，其连接到上述1个视频信号线，
上述至少n个TFT各自具有：氧化物半导体层；上部栅极电极，其隔着栅极绝缘层配置在上述氧化物半导体层上；以及第1电极和第2电极，其电连接到上述氧化物半导体层，上述第1电极和上述第2电极中的一方是电连接到上述n个源极总线中的1个源极总线的漏极电极，另一方是电连接到上述n个分支配线中的1个分支配线的源极电极，
还具备：第1层间绝缘层，其覆盖上述氧化物半导体层和上述上部栅极电极；以及第2层间绝缘层，其配置在上述第1层间绝缘层上，
上述第1电极配置在上述第1层间绝缘层与上述第2层间绝缘层之间，并且在形成于上述第1层间绝缘层的第1接触孔内与上述氧化物半导体层接触，
上述第2电极配置在上述第2层间绝缘层上，并且在形成于上述第2层间绝缘层和上述第1层间绝缘层的第2接触孔内与上述氧化物半导体层接触。
CN201811051186.8A 2017-09-12 2018-09-10 有源矩阵基板和多路分配电路 Pending CN109494229A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-174544 2017-09-12
JP2017174544A JP2019050323A (ja) 2017-09-12 2017-09-12 アクティブマトリクス基板およびデマルチプレクサ回路

Publications (1)

Publication Number Publication Date
CN109494229A true CN109494229A (zh) 2019-03-19

Family

ID=63578980

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811051186.8A Pending CN109494229A (zh) 2017-09-12 2018-09-10 有源矩阵基板和多路分配电路

Country Status (4)

Country Link
US (1) US10558097B2 (zh)
EP (1) EP3454376A1 (zh)
JP (1) JP2019050323A (zh)
CN (1) CN109494229A (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110060998A (zh) * 2019-04-29 2019-07-26 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
CN110187797A (zh) * 2019-05-31 2019-08-30 京东方科技集团股份有限公司 触控显示面板
CN111755507A (zh) * 2019-03-29 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法
CN111837240A (zh) * 2019-01-29 2020-10-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN114265524A (zh) * 2021-12-17 2022-04-01 武汉华星光电半导体显示技术有限公司 一种显示面板
CN115295609A (zh) * 2022-08-24 2022-11-04 惠科股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板
WO2022252469A1 (zh) * 2021-06-04 2022-12-08 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
US11626052B2 (en) 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN206074968U (zh) * 2016-10-14 2017-04-05 京东方科技集团股份有限公司 阵列基板及显示装置
CN109686793A (zh) * 2018-12-24 2019-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示装置
CN111048051A (zh) * 2019-12-23 2020-04-21 武汉华星光电技术有限公司 显示面板
CN113410149A (zh) 2020-03-16 2021-09-17 三星显示有限公司 显示装置
CN113745344B (zh) * 2021-08-25 2024-01-02 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制作方法
CN114695386A (zh) * 2022-03-16 2022-07-01 武汉华星光电技术有限公司 一种阵列基板及显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224982A1 (en) * 2007-03-14 2008-09-18 Epson Imaging Devices Corporation Electro-optical device, driving circuit, and electronic apparatus
US20120248451A1 (en) * 2009-12-25 2012-10-04 Yuji Sone Field-effect transistor, semiconductor memory display element, image display device, and system
JP2014232824A (ja) * 2013-05-30 2014-12-11 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
US20160181291A1 (en) * 2013-08-07 2016-06-23 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for manufacturing semiconductor device
US20160329390A1 (en) * 2014-01-15 2016-11-10 Joled Inc. Display device and thin-film transistor substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407464B2 (ja) 2004-10-22 2010-02-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP4449953B2 (ja) 2006-07-27 2010-04-14 エプソンイメージングデバイス株式会社 液晶表示装置
JP4306748B2 (ja) 2007-03-13 2009-08-05 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法および電子機器
JP5348521B2 (ja) 2008-06-27 2013-11-20 株式会社ジャパンディスプレイ 液晶表示パネル
JP5148778B2 (ja) 2010-03-24 2013-02-20 シャープ株式会社 信号分配装置および表示装置
KR102110496B1 (ko) 2010-12-03 2020-05-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101630503B1 (ko) 2010-12-20 2016-06-14 샤프 가부시키가이샤 반도체 장치 및 표시 장치
KR102316107B1 (ko) 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2014157019A1 (en) 2013-03-25 2014-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080224982A1 (en) * 2007-03-14 2008-09-18 Epson Imaging Devices Corporation Electro-optical device, driving circuit, and electronic apparatus
US20120248451A1 (en) * 2009-12-25 2012-10-04 Yuji Sone Field-effect transistor, semiconductor memory display element, image display device, and system
JP2014232824A (ja) * 2013-05-30 2014-12-11 三菱電機株式会社 薄膜トランジスタ、表示パネル用基板、表示パネル、表示装置および薄膜トランジスタの製造方法
US20160181291A1 (en) * 2013-08-07 2016-06-23 Sharp Kabushiki Kaisha Semiconductor device, display device, and method for manufacturing semiconductor device
US20160329390A1 (en) * 2014-01-15 2016-11-10 Joled Inc. Display device and thin-film transistor substrate

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111837240A (zh) * 2019-01-29 2020-10-27 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN111755507A (zh) * 2019-03-29 2020-10-09 夏普株式会社 有源矩阵基板及其制造方法
CN111755507B (zh) * 2019-03-29 2023-08-11 夏普株式会社 有源矩阵基板及其制造方法
CN110060998A (zh) * 2019-04-29 2019-07-26 厦门天马微电子有限公司 一种反相电路结构、栅极驱动电路及显示面板
US11508761B2 (en) 2019-04-29 2022-11-22 Xiamen Tianma Micro-Electronics Co., Ltd. Inverter circuit structure, gate driving circuit and display panel
US12027091B2 (en) 2019-05-10 2024-07-02 Semiconductor Energy Laboratory Co., Ltd. Display device
US11626052B2 (en) 2019-05-10 2023-04-11 Semiconductor Energy Laboratory Co., Ltd. Display device
CN112071860A (zh) * 2019-05-24 2020-12-11 夏普株式会社 有源矩阵基板以及其制造方法
CN112071860B (zh) * 2019-05-24 2023-08-29 夏普株式会社 有源矩阵基板以及其制造方法
CN110187797B (zh) * 2019-05-31 2022-02-01 京东方科技集团股份有限公司 触控显示面板
US11347343B2 (en) 2019-05-31 2022-05-31 Chengdu Boe Optoelectronics Technology Co., Ltd. Touch display panel with multiplexer in bending area
WO2020238489A1 (zh) * 2019-05-31 2020-12-03 京东方科技集团股份有限公司 触控显示面板和电子设备
CN110187797A (zh) * 2019-05-31 2019-08-30 京东方科技集团股份有限公司 触控显示面板
CN112054031A (zh) * 2019-06-06 2020-12-08 夏普株式会社 有源矩阵基板及其制造方法
CN112054031B (zh) * 2019-06-06 2023-06-27 夏普株式会社 有源矩阵基板及其制造方法
WO2022252469A1 (zh) * 2021-06-04 2022-12-08 华南理工大学 一种薄膜晶体管以及薄膜晶体管的制备方法
CN114265524B (zh) * 2021-12-17 2023-08-22 武汉华星光电半导体显示技术有限公司 一种显示面板
CN114265524A (zh) * 2021-12-17 2022-04-01 武汉华星光电半导体显示技术有限公司 一种显示面板
CN115295609A (zh) * 2022-08-24 2022-11-04 惠科股份有限公司 薄膜晶体管、薄膜晶体管的制备方法及显示面板

Also Published As

Publication number Publication date
US20190079331A1 (en) 2019-03-14
JP2019050323A (ja) 2019-03-28
EP3454376A1 (en) 2019-03-13
US10558097B2 (en) 2020-02-11

Similar Documents

Publication Publication Date Title
CN109494229A (zh) 有源矩阵基板和多路分配电路
CN105612608B (zh) 半导体装置及其制造方法
CN105814481B (zh) 半导体装置及其制造方法
TWI538210B (zh) 半導體裝置及其製造方法
CN104094386B (zh) 半导体装置及其制造方法
US20200089064A1 (en) Display device
CN109473071A (zh) 有源矩阵基板和多路分配电路
CN110223985B (zh) 有源矩阵基板和多路分配电路
CN110521003A (zh) 有源矩阵基板及其制造方法
US10950705B2 (en) Active matrix substrate
CN104081507A (zh) 半导体装置及其制造方法
CN110730984B (zh) 有源矩阵基板和显示装置
US10777587B2 (en) Active matrix substrate and display device provided with active matrix substrate
CN110383493B (zh) 有源矩阵基板及其制造方法
US9543336B2 (en) Thin film transistor array panel
US10263016B2 (en) Active matrix substrate and method for producing the same
JP2022014108A (ja) アクティブマトリクス基板およびその製造方法
CN109716533A (zh) 半导体装置和显示装置
CN104247031B (zh) 半导体装置及其制造方法
CN104205310B (zh) 半导体装置及其制造方法
CN113345914B (zh) 有源矩阵基板和显示装置
US12057454B2 (en) Active matrix substrate and display device
CN104396019B (zh) 半导体装置及其制造方法
KR20100119361A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination