CN109686793A - 薄膜晶体管及制备方法、阵列基板、显示装置 - Google Patents

薄膜晶体管及制备方法、阵列基板、显示装置 Download PDF

Info

Publication number
CN109686793A
CN109686793A CN201811583504.5A CN201811583504A CN109686793A CN 109686793 A CN109686793 A CN 109686793A CN 201811583504 A CN201811583504 A CN 201811583504A CN 109686793 A CN109686793 A CN 109686793A
Authority
CN
China
Prior art keywords
substrate
source electrode
drain electrode
active layer
orthographic projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811583504.5A
Other languages
English (en)
Inventor
苏同上
王东方
刘军
李广耀
李伟
王庆贺
王超
孙涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811583504.5A priority Critical patent/CN109686793A/zh
Publication of CN109686793A publication Critical patent/CN109686793A/zh
Priority to US16/638,283 priority patent/US11380796B2/en
Priority to PCT/CN2019/099659 priority patent/WO2020134098A1/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了薄膜晶体管及制备方法、阵列基板、显示装置。该薄膜晶体管包括：依次层叠设置的基板、有源层、栅绝缘层、栅极；层间绝缘层，层间绝缘层设置在基板上，并覆盖有源层、栅绝缘层以及栅极，源极和漏极分别通过贯穿层间绝缘层的过孔与有源层相连，位于源极和漏极之间的有源层包括第一导体化区、第二导体化区和设置在两个导体化区之间的沟道区，第一导体化区靠近源极，第二导体化区靠近漏极，源极和漏极在基板上的正投影，至少覆盖第一导体化区和第二导体化区在基板上的正投影。由此，可以提升该顶栅薄膜晶体管的光照稳定性，改善应用该顶栅薄膜晶体管的显示装置的显示效果。

Description

薄膜晶体管及制备方法、阵列基板、显示装置
技术领域
本发明涉及显示技术领域，具体地，涉及薄膜晶体管及制备方法、阵列基板、显示装置。
背景技术
顶栅薄膜晶体管即为栅极设置在有源层上方的薄膜晶体管，顶栅薄膜晶体管由于制备过程中需要的光刻工艺次数较少，制作工艺相对简单，并且栅极与源极、漏极之间的寄生电容较小等优点，而得到了广泛的应用。
然而，目前的顶栅薄膜晶体管及制备方法、阵列基板、显示装置仍有待改进。
发明内容
本发明是基于发明人对于以下事实和问题的发现和认识作出的：
目前，显示装置仍存在显示效果较差的问题。发明人经过深入研究以及大量实验发现，这主要是由于目前显示装置中顶栅薄膜晶体管的光照稳定性较低而导致的。具体的，当顶栅薄膜晶体管受到顶光的照射时，光可以通过源极、漏极与栅极之间的间隙扩散到有源层上，造成顶光照射下阈值电压负向偏移较大，严重降低了顶栅薄膜晶体管的光照稳定性，进而影响应用顶栅薄膜晶体管的显示装置的显示效果。
本发明旨在至少一定程度上缓解或解决上述提及问题中至少一个。
在本发明的一个方面，本发明提出了一种薄膜晶体管。该薄膜晶体管包括：依次层叠设置的基板、有源层、栅绝缘层、栅极；层间绝缘层，所述层间绝缘层设置在所述基板上，并覆盖所述有源层、所述栅绝缘层以及所述栅极，源极和漏极分别通过贯穿所述层间绝缘层的过孔与所述有源层相连，位于所述源极和所述漏极之间的有源层包括第一导体化区、第二导体化区以及设置在两个所述导体化区之间的沟道区，所述第一导体化区靠近所述源极，所述第二导体化区靠近所述漏极，其中，所述源极和所述漏极在所述基板上的正投影，至少覆盖所述第一导体化区以及所述第二导体化区在所述基板上的正投影。由此，可以缓解顶栅薄膜晶体管在顶光照射下阈值电压负向偏移较大的问题，提升顶栅薄膜晶体管的光照稳定性，改善应用该顶栅薄膜晶体管的显示装置的显示效果。
根据本发明的实施例，所述源极和所述漏极在所述基板上的正投影，进一步覆盖所述沟道区未被所述栅极覆盖区域在所述基板上的正投影。由此，可以进一步缓解顶栅薄膜晶体管在顶光照射下阈值电压负向偏移较大的问题，进一步提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，所述源极和所述漏极在所述基板上的正投影，与所述栅极在所述基板上的正投影具有至少一部分重叠区域，所述重叠区域的边长小于0.5μm。由此，可以显著提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，所述源极和所述漏极对所述有源层的遮挡，令所述源极、所述漏极与所述栅极之间增加的寄生电容小于50fF。由此，上述源极和漏极在显著提升顶栅薄膜晶体管光照稳定性的同时，不会显著增加栅极与源极、漏极之间的寄生电容，进而不会影响顶栅薄膜晶体管的信号传输性能。
根据本发明的实施例，该薄膜晶体管进一步包括：遮光层，所述遮光层设置在所述基板与所述有源层之间；缓冲层，所述缓冲层设置在所述遮光层与所述有源层之间。由此，可以防止顶栅薄膜晶体管底部光线对有源层的照射，保证顶栅薄膜晶体管的光照稳定性。
在本发明的另一方面，本发明提出了一种制备薄膜晶体管的方法。根据本发明的实施例，所述方法包括：提供基板，并在所述基板上依次形成有源层、栅绝缘层、栅极，所述有源层包括第一导体化区、第二导体化区以及设置在两个所述导体化区之间的沟道区；在所述基板上形成层间绝缘层，所述层间绝缘层覆盖所述有源层、所述栅绝缘层以及所述栅极，在所述层间绝缘层上形成贯穿所述层间绝缘层的过孔；在所述层间绝缘层远离所述基板的一侧形成源极和漏极，所述源极和所述漏极分别通过贯穿所述层间绝缘层的过孔与所述有源层相连，所述源极与所述第一导体化区相连，所述漏极与所述第二导体化区相连，并令所述源极和所述漏极在所述基板上的正投影，至少覆盖所述第一导体化区以及所述第二导体化区在所述基板上的正投影。由此，利用简单的方法即可获得具有较高光照稳定性的顶栅薄膜晶体管，从而改善应用该顶栅薄膜晶体管的显示装置的显示效果。
根据本发明的实施例，形成所述源极和所述漏极是通过以下步骤实现的：在所述层间绝缘层远离所述基板的一侧沉积金属层；基于所述金属层，通过构图工艺，形成所述源极和所述漏极，其中，用于形成所述源极和所述漏极的掩膜版，至少覆盖所述第一导体化区以及所述第二导体化区在所述基板上的正投影。由此，通过对用于形成源极、漏极的掩膜版进行改进，即可缓解顶光照射导致的阈值电压负向偏移较大的问题，不会增加制备工序，且制备方法简单。
根据本发明的实施例，用于形成所述源极和所述漏极的掩膜版，进一步覆盖所述沟道区未被所述栅极覆盖区域在所述基板上的正投影。由此，通过对用于形成源极、漏极的掩膜版进行改进，即可进一步缓解顶光照射导致的阈值电压负向偏移较大的问题，从而进一步提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，用于形成所述源极和所述漏极的掩膜版，与所述栅极在所述基板上的正投影具有至少一部分重叠区域，所述重叠区域的边长小于0.5μm。由此，通过对用于形成源极、漏极的掩膜版进行改进，即可显著提升顶栅薄膜晶体管的光照稳定性，且不会影响顶栅薄膜晶体管的信号传输性能。
根据本发明的实施例，在所述基板上形成所述有源层之前，进一步包括：在所述基板上形成遮光层；在所述遮光层远离所述基板的一侧形成缓冲层。由此，可以防止顶栅薄膜晶体管底部光线对有源层的照射，保证顶栅薄膜晶体管的光照稳定性。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面所述的薄膜晶体管，由此，该阵列基板具有前面所述的薄膜晶体管的全部特征以及优点，在此不再赘述。总的来说，该阵列基板上的薄膜晶体管具有较高的光照稳定性，该阵列基板具有良好的使用性能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面所述的阵列基板，由此，该显示装置具有前面所述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置具有良好的显示效果。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1显示了根据本发明一个实施例的薄膜晶体管的结构示意图；
图2显示了现有技术中薄膜晶体管的结构示意图；
图3显示了根据本发明一个实施例的薄膜晶体管的结构示意图；
图4显示了根据本发明另一个实施例的薄膜晶体管的结构示意图；以及
图5显示了根据本发明一个实施例的制备薄膜晶体管方法的流程示意图。
附图标记说明：
100：基板；200：有源层；210：第一导体化区；220：沟道区；230：第二导体化区；300：栅绝缘层；400：栅极；500：层间绝缘层；600：源极；700：漏极；800：遮光层；900：缓冲层。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的一个方面，本发明提出了一种薄膜晶体管。根据本发明的实施例，参考图1，该薄膜晶体管包括：基板100、有源层200、栅绝缘层300、栅极400、层间绝缘层500、源极600以及漏极700。其中，基板100、有源层200、栅绝缘层300以及栅极400依次层叠设置，层间绝缘层500设置在基板100上，并覆盖有源层200、栅绝缘层300以及栅极400，层间绝缘层500中设置有两个过孔，分别为第一过孔和第二过孔，源极600设置在层间绝缘层500远离基板100的一侧，且通过贯穿层间绝缘层500的第一过孔与有源层200相连，漏极700设置在层间绝缘层500远离基板100的一侧，且通过贯穿层间绝缘层500的第二过孔与有源层200相连，位于源极600和漏极700之间的有源层200包括第一导体化区210、第二导体化区230以及设置在第一导体化区210和第二导体化区230之间的沟道区220，第一导体化区210靠近源极600，第二导体化区230靠近漏极700，源极600与有源层200的第一导体化区210相连，漏极700与有源层200的第二导体化区230相连，源极600和漏极700在基板100上的正投影，至少覆盖第一导体化区210和第二导体化区230在基板100上的正投影。由此，可以缓解顶栅薄膜晶体管在顶光照射下阈值电压负向偏移较大的问题，提升顶栅薄膜晶体管的光照稳定性，改善应用该顶栅薄膜晶体管的显示装置的显示效果。
需要说明的是，“顶光”是指薄膜晶体管中层间绝缘层500远离基板100一侧的光线，根据本发明实施例的源极600和漏极700能够遮挡顶光对有源层200的照射，从而可以缓解阈值电压负向偏移较大的问题，提升顶栅薄膜晶体管的光照稳定性，改善应用该顶栅薄膜晶体管的显示装置的显示效果。
为了便于理解，下面首先对根据本发明实施例的薄膜晶体管进行简单说明：
如前所述，目前顶栅薄膜晶体管的有源层存在光照稳定性较低的问题。具体的，参考图2，源极600通过层间绝缘层500中的第一过孔与有源层200相连，漏极700通过层间绝缘层500中的第二过孔与有源层200相连，源极600和漏极700位于层间绝缘层500远离基板100一侧的部分，分别覆盖第一过孔以及第二过孔，以保证上述部分能够分别与第一过孔以及第二过孔中的部分具有良好的电连接，进而实现与有源层200的电连接。上述顶栅薄膜晶体管在受到顶部光照时(如图中箭头所示)，光线会通过源极600、漏极700与栅极400之间的间隙扩散到有源层200上，例如，扩散到图中所示出的区域A上，有源层200中的区域A在受到光照后，会产生大量的电子空穴对，导致阈值电压出现较大的负向偏移，造成顶栅薄膜晶体管光照稳定性较低的问题，进而影响应用顶栅薄膜晶体管的显示装置的显示效果。
根据本发明的实施例，通过对源极和漏极位于层间绝缘层远离基板一侧的部分进行改进，使得源极和漏极在基板上的正投影，能够至少覆盖有源层的第一导体化区以及第二导体化区，从而阻挡顶光照射到有源层的第一导体化区以及第二导体化区上，防止第一导体化区以及第二导体化区中产生大量电子空穴对，进而缓解阈值电压负向偏移较大的问题，提升顶栅薄膜晶体管的光照稳定性。
需要说明的是，有源层由多晶硅构成，第一导体化区和第二导体化区是对有源层中沟道区两侧的多晶硅进行导体化处理而形成的金属区域，以实现第一导体化区与源极的电连接，以及第二导体化区与漏极的电连接。
下面根据本发明的具体实施例，对该薄膜晶体管的各个结构进行详细说明：
根据本发明的实施例，参考图1，源极600和漏极700在基板100上的正投影，完全覆盖第一导体化区210和第二导体化区230在基板100上的正投影，由此，该顶栅薄膜晶体管在接受顶光照射时，源极和漏极可以阻挡顶光照射到第一导体化区以及第二导体化区上，从而可以缓解阈值电压负向偏移较大的问题，进而提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，参考图3，源极600和漏极700在基板100上的正投影，还可以覆盖沟道区220未被栅极400覆盖区域(如图中所示出的区域B)在基板100上的正投影。由此，该顶栅薄膜晶体管在接受顶光照射时，源极和漏极再配合栅极可以阻挡顶光照射到第一导体化区、第二导体化区以及沟道区上，也即是说，源极和漏极再配合栅极可以阻挡顶光照射到有源层上，从而可以进一步缓解阈值电压负向偏移较大的问题，进一步提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，为了避免制备过程中工艺精度造成源极和漏极在基板上的正投影，与栅极在基板上的正投影不相连的问题，也即是说，由于工艺精度问题，实际制备的源极和漏极与栅极之间还存在较小的间隙，此时，顶光仍能通过上述较小的间隙照射到有源层上，因此，为了最大限度的缓解阈值电压负向偏移较大的问题，还可以令源极和漏极在基板上的正投影与栅极在基板上的正投影具有少部分的重叠。具体的，参考图4，源极600和漏极700在基板100上的正投影，与栅极400在基板100上的正投影具有至少一部分重叠区域，源极600与栅极400在基板上正投影的重叠区域的边长，以及漏极700与栅极400在基板上正投影的重叠区域的边长(如图中所示出的d)可以小于0.5μm。由此，该顶栅薄膜晶体管在接受顶光照射时，源极和漏极再配合栅极能够完全阻挡顶光照射到有源层上，可以显著提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，源极600和漏极700对有源层200的遮挡，导致源极600、漏极700与栅极400之间增加的寄生电容小于50fF。由此，上述源极和漏极导致增加的寄生电容值较小，也即是说，上述源极和漏极不会显著增加栅极与源极、漏极之间的寄生电容，进而不会影响顶栅薄膜晶体管的信号传输性能。
根据本发明的实施例，源极600和漏极700对有源层200的遮挡，令栅极400与源极600、漏极700之间增加的寄生电容满足上述范围时，由于增加的寄生电容值较小，因而不会对薄膜晶体管的信号传输性能造成影响。也即是说，源极、漏极在基板上的正投影，分别覆盖第一导体化区、第二导体化区在基板上的正投影，或者源极、漏极在基板上的正投影，覆盖沟道区未被栅极覆盖区域在基板上的正投影，或者源极、漏极在基板上的正投影，与栅极在基板上的正投影有重叠，令源极、漏极与栅极之间增加的寄生电容值满足上述范围时，不会显著增加源极、漏极与栅极之间的寄生电容，使得该薄膜晶体管在具有较高的光照稳定性的同时，还具有良好的信号传输性能。
本领域技术人员能够理解的是，当顶栅薄膜晶体管应用于有机发光显示装置中时，顶光可以是基板上发光层发出的光，利用根据本发明实施例的薄膜晶体管，可以阻挡发光层发出的光照射到有源层上，从而可以提升薄膜晶体管的光照稳定性，进而改善显示装置的显示效果。
根据本发明的实施例，参考图3以及图4，该薄膜晶体管还可以包括遮光层800以及缓冲层900，其中，遮光层800设置在基板100与有源层200之间，缓冲层900设置在遮光层800与有源层200之间。由此，可以防止顶栅薄膜晶体管底部光线对有源层的照射，保证顶栅薄膜晶体管的光照稳定性。
在本发明的另一方面，本发明提出了一种制备薄膜晶体管的方法。根据本发明的实施例，由该方法制备的薄膜晶体管可以为前面描述的薄膜晶体管，由此，由该方法制备的薄膜晶体管可以具有与前面描述的薄膜晶体管相同的特征以及优点，在此不再赘述。
根据本发明的实施例，参考图5，该方法包括：
S100：提供基板，并在基板上依次形成有源层、栅绝缘层、栅极
根据本发明的实施例，在该步骤中，提供基板，并在基板上依次形成有源层、栅绝缘层、栅极。根据本发明的实施例，在基板上形成有源层之前，该方法还可以包括在基板上形成遮光层，以及在遮光层远离基板的一侧形成缓冲层。由此，可以防止最终获得的顶栅薄膜晶体管底部光线对有源层的照射，保证顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，在基板上依次形成遮光层、缓冲层、有源层、栅绝缘层以及栅极的过程可以如下：
首先，在基板上沉积遮光材料，基于上述遮光材料利用构图工艺形成遮光层。随后，在遮光层远离基板的一侧沉积缓冲层。随后，在缓冲层远离遮光层的一侧沉积用于形成有源层的材料，基于上述材料利用构图工艺形成有源层，且有源层在基板上的正投影，位于遮光层在基板上正投影的范围内。随后，在有源层远离缓冲层的一侧沉积绝缘材料，基于上述绝缘材料利用构图工艺形成栅绝缘层，栅绝缘层在基板上的正投影，位于有源层在基板上正投影的范围内。随后，在栅绝缘层远离有源层的一侧沉积金属层，基于上述金属层利用构图工艺形成栅极。最后，利用栅绝缘层和栅极作为掩膜版，对有源层未被栅绝缘层遮挡的区域进行导体化处理，以形成第一导体化区以及第二导体化区，第一导体化区和第二导体化区之间未进行导体化处理的有源层为沟道区。
S200：在基板上形成层间绝缘层，并在层间绝缘层上形成贯穿层间绝缘层的过孔
根据本发明的实施例，在该步骤中，在基板上形成层间绝缘层，并在层间绝缘层上形成贯穿层间绝缘层的过孔，过孔包括第一过孔和第二过孔。根据本发明的实施例，在基板上沉积层间绝缘层，也即是说，在缓冲层远离基板的一侧沉积层间绝缘层，层间绝缘层覆盖有源层、栅绝缘层、栅极，并利用构图工艺在层间绝缘层中形成第一过孔和第二过孔，以便后续步骤制备的源极和漏极分别通过第一过孔和第二过孔与有源层相连。
根据本发明的实施例，第一过孔暴露出有源层第一导体化区的部分区域，第二过孔暴露出有源层第二导体化区的部分区域，也即是说，有源层的第一导体化区靠近第一过孔，有源层的第二导体化区靠近第二过孔，以便后续步骤制备的源极通过第一过孔与第一导体化区相连，漏极通过第二过孔与第二导体化区相连，以实现薄膜晶体管的使用功能。
S300：在层间绝缘层远离基板的一侧形成源极和漏极，并令源极和漏极在基板上的正投影，至少覆盖第一导体化区和第二导体化区在基板上的正投影
根据本发明的实施例，在该步骤中，在层间绝缘层远离基板的一侧形成源极和漏极，并令源极和漏极在基板上的正投影，至少覆盖第一导体化区和第二导体化区在基板上的正投影。根据本发明的实施例，源极通过层间绝缘层中的第一过孔与有源层的第一导体化区相连，漏极通过层间绝缘层中的第二过孔与有源层的第二导体化区相连，形成源极和漏极可以是通过以下步骤实现的：
首先，在层间绝缘层远离基板的一侧沉积金属层。随后，基于上述金属层利用构图工艺，形成源极和漏极，其中，用于形成源极和漏极的掩膜版，至少覆盖第一导体化区和第二导体化区在基板上的正投影。由此，通过对用于形成源极、漏极的掩膜版进行改进，可以缓解阈值电压负向偏移较大的问题，且该方法不会增加制备工序，便于操作。
根据本发明的实施例，用于形成源极和漏极的掩膜版，可以完全覆盖第一导体化区和第二导体化区在基板上的正投影。由此，形成的源极和漏极可以阻挡顶光照射到第一导体化区和第二导体化区上，从而缓解阈值电压负向偏移较大的问题，提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，用于形成源极和漏极的掩膜版，还可以覆盖沟道区未被栅极覆盖区域在基板上的正投影。由此，形成的源极和漏极可以阻挡顶光照射到第一导体化区、第二导体化区以及沟道区未被覆盖的区域，也即是说，形成的源极和漏极再配合栅极可以阻挡顶光照射到有源层上，从而可以进一步缓解阈值电压负向偏移较大的问题，进一步提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，为了避免工艺精度造成形成的源极和漏极与栅极之间存在较小的间隙，还可以令用于形成源极和漏极的掩膜版，与栅极在基板上的正投影具有至少一部分重叠区域，重叠区域的边长可以小于0.5μm。由此，形成的源极和漏极再配合栅极，可以完成阻挡顶光照射到有源层上，从而可以显著提升顶栅薄膜晶体管的光照稳定性。
根据本发明的实施例，形成的源极和漏极对有源层的遮挡，令栅极与源极、漏极之间增加的寄生电容需小于50fF。由于增加的寄生电容值较小，因而不会对薄膜晶体管的信号传输性能造成影响。也即是说，形成的源极、漏极在基板上的正投影，分别覆盖第一导体化区、第二导体化区在基板上的正投影，或者形成的源极、漏极在基板上的正投影，覆盖沟道区未被栅极覆盖区域在基板上的正投影，或者形成的源极、漏极在基板上的正投影，与栅极在基板上的正投影有重叠，导致的源极、漏极与栅极之间增加的寄生电容值满足上述范围时，不会显著增加源极、漏极与栅极之间的寄生电容，使得最终获得的薄膜晶体管在具有较高的光照稳定性的同时，还具有良好的信号传输性能。
综上，利用简单的方法即可获得具有较高光照稳定性的顶栅薄膜晶体管，从而改善应用该顶栅薄膜晶体管的显示装置的显示效果，且不会显著增加源极、漏极与栅极之间的寄生电容，即不会影响薄膜晶体管的信号传输性能。
在本发明的另一方面，本发明提出了一种阵列基板。根据本发明的实施例，该阵列基板包括前面描述的薄膜晶体管，由此，该阵列基板具有前面描述的薄膜晶体管的全部特征以及优点，在此不再赘述。总的来说，该阵列基板上的薄膜晶体管具有较高的光照稳定性，该阵列基板具有良好的使用性能。
在本发明的另一方面，本发明提出了一种显示装置。根据本发明的实施例，该显示装置包括前面描述的阵列基板，由此，该显示装置具有前面描述的阵列基板的全部特征以及优点，在此不再赘述。总的来说，该显示装置具有良好的显示效果。
下面通过具体的实施例对本发明的方案进行说明，需要说明的是，下面的实施例仅用于说明本发明，而不应视为限定本发明的范围。实施例中未注明具体技术或条件的，按照本领域内的文献所描述的技术或条件或者按照产品说明书进行。
实施例1
薄膜晶体管包括依次层叠设置的基板、遮光层、缓冲层、有源层、栅绝缘层以及栅极，层间绝缘层设置在缓冲层远离基板的一侧，且覆盖有源层、栅绝缘层、栅极，层间绝缘层中具有第一过孔和第二过孔，第一过孔和第二过孔之间的有源层包括第一导体化区、第二导体化区和设置在两个导体化区之间的沟道区，源极和漏极设置在层间绝缘层远离基板的一侧，且源极通过第一过孔与第一导体化区相连，漏极通过第二过孔与第二导体化区相连，源极和漏极在基板上的正投影，与栅极在基板上的正投影具有重叠区域，重叠区域的边长为0.2μm。
本实施例中源极、漏极在基板上的正投影，与栅极在基板上的正投影具有重叠区域，由此，源极、漏极和栅极可以完全阻挡顶光对有源层的照射，进而可以显著缓解阈值电压负向偏移较大的问题，显著提高该薄膜晶体管的光照稳定性，提高应用该薄膜晶体管的显示装置的显示效果。
测试该薄膜晶体管中源极、漏极与栅极之间的寄生电容，与现有技术的薄膜晶体管相比，本实施例薄膜晶体管增加的寄生电容小于50fF，增加的寄生电容较小，即边长为0.2μm的重叠区域不会显著增加源极、漏极与栅极之间的寄生电容，从而不会影响该薄膜晶体管的信号传输性能，即该薄膜晶体管不仅具有较高的光照稳定性，还具有良好的信号传输性能。
在本发明的描述中，术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明而不是要求本发明必须以特定的方位构造和操作，因此不能理解为对本发明的限制。
在本说明书的描述中，参考术语“一个实施例”、“另一个实施例”等的描述意指结合该实施例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。另外，需要说明的是，本说明书中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (12)

1.一种薄膜晶体管，其特征在于，包括：
依次层叠设置的基板、有源层、栅绝缘层、栅极；
层间绝缘层，所述层间绝缘层设置在所述基板上，并覆盖所述有源层、所述栅绝缘层以及所述栅极，源极和漏极分别通过贯穿所述层间绝缘层的过孔与所述有源层相连，
位于所述源极和所述漏极之间的有源层包括第一导体化区、第二导体化区以及设置在两个所述导体化区之间的沟道区，所述第一导体化区靠近所述源极，所述第二导体化区靠近所述漏极，
其中，所述源极和所述漏极在所述基板上的正投影，至少覆盖所述第一导体化区以及所述第二导体化区在所述基板上的正投影。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极在所述基板上的正投影，进一步覆盖所述沟道区未被所述栅极覆盖区域在所述基板上的正投影。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极在所述基板上的正投影，与所述栅极在所述基板上的正投影具有至少一部分重叠区域，所述重叠区域的边长小于0.5μm。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述源极和所述漏极对所述有源层的遮挡，令所述源极、所述漏极与所述栅极之间增加的寄生电容小于50fF。
5.根据权利要求1-4任一项所述的薄膜晶体管，其特征在于，进一步包括：
遮光层，所述遮光层设置在所述基板与所述有源层之间；
缓冲层，所述缓冲层设置在所述遮光层与所述有源层之间。
6.一种制备薄膜晶体管的方法，其特征在于，包括：
提供基板，并在所述基板上依次形成有源层、栅绝缘层、栅极，所述有源层包括第一导体化区、第二导体化区以及设置在两个所述导体化区之间的沟道区；
在所述基板上形成层间绝缘层，所述层间绝缘层覆盖所述有源层、所述栅绝缘层以及所述栅极，在所述层间绝缘层上形成贯穿所述层间绝缘层的过孔；
在所述层间绝缘层远离所述基板的一侧形成源极和漏极，所述源极和所述漏极分别通过贯穿所述层间绝缘层的过孔与所述有源层相连，所述源极与所述第一导体化区相连，所述漏极与所述第二导体化区相连，并令所述源极和所述漏极在所述基板上的正投影，至少覆盖所述第一导体化区以及所述第二导体化区在所述基板上的正投影。
7.根据权利要求6所述的方法，其特征在于，形成所述源极和所述漏极是通过以下步骤实现的：
在所述层间绝缘层远离所述基板的一侧沉积金属层；
基于所述金属层，通过构图工艺，形成所述源极和所述漏极，
其中，用于形成所述源极和所述漏极的掩膜版，至少覆盖所述第一导体化区以及所述第二导体化区在所述基板上的正投影。
8.根据权利要求7所述的方法，其特征在于，用于形成所述源极和所述漏极的掩膜版，进一步覆盖所述沟道区未被所述栅极覆盖区域在所述基板上的正投影。
9.根据权利要求7所述的方法，其特征在于，用于形成所述源极和所述漏极的掩膜版，与所述栅极在所述基板上的正投影具有至少一部分重叠区域，
所述重叠区域的边长小于0.5μm。
10.根据权利要求6所述的方法，其特征在于，在所述基板上形成所述有源层之前，进一步包括：
在所述基板上形成遮光层；
在所述遮光层远离所述基板的一侧形成缓冲层。
11.一种阵列基板，其特征在于，包括权利要求1-5任一项所述的薄膜晶体管。
12.一种显示装置，其特征在于，包括权利要求11所述的阵列基板。
CN201811583504.5A 2018-12-24 2018-12-24 薄膜晶体管及制备方法、阵列基板、显示装置 Pending CN109686793A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811583504.5A CN109686793A (zh) 2018-12-24 2018-12-24 薄膜晶体管及制备方法、阵列基板、显示装置
US16/638,283 US11380796B2 (en) 2018-12-24 2019-08-07 Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus
PCT/CN2019/099659 WO2020134098A1 (en) 2018-12-24 2019-08-07 Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811583504.5A CN109686793A (zh) 2018-12-24 2018-12-24 薄膜晶体管及制备方法、阵列基板、显示装置

Publications (1)

Publication Number Publication Date
CN109686793A true CN109686793A (zh) 2019-04-26

Family

ID=66189066

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811583504.5A Pending CN109686793A (zh) 2018-12-24 2018-12-24 薄膜晶体管及制备方法、阵列基板、显示装置

Country Status (3)

Country Link
US (1) US11380796B2 (zh)
CN (1) CN109686793A (zh)
WO (1) WO2020134098A1 (zh)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137084A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
WO2020134098A1 (en) * 2018-12-24 2020-07-02 Boe Technology Group Co., Ltd. Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus
CN112259562A (zh) * 2020-10-28 2021-01-22 武汉华星光电技术有限公司 阵列基板、其制作方法及显示面板
CN112687705A (zh) * 2020-12-28 2021-04-20 厦门天马微电子有限公司 一种显示面板及显示装置
CN112864174A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
CN113141780A (zh) * 2019-11-01 2021-07-20 京东方科技集团股份有限公司 薄膜晶体管及其制造方法和显示装置
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
CN113193048A (zh) * 2021-04-26 2021-07-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法
WO2021203473A1 (zh) * 2020-04-08 2021-10-14 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN113540128A (zh) * 2021-07-20 2021-10-22 合肥鑫晟光电科技有限公司 驱动电路、显示基板、显示装置及制作方法
WO2022193063A1 (zh) * 2021-03-15 2022-09-22 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及其制作方法和显示装置
CN115527948A (zh) * 2022-11-04 2022-12-27 惠科股份有限公司 显示面板的制作方法、显示面板以及显示装置
CN116581131A (zh) * 2023-07-10 2023-08-11 惠科股份有限公司 阵列基板及其制备方法、显示面板
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289813B (zh) * 2020-10-29 2022-10-14 湖北长江新型显示产业创新中心有限公司 阵列基板、显示面板及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054442A1 (en) * 2005-09-08 2007-03-08 Po-Chih Liu Method for manufacturing thin film transistor, thin film transistor and pixel structure
CN103500756A (zh) * 2013-10-22 2014-01-08 深圳市华星光电技术有限公司 有机电致发光器件及其制作方法
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN109075204A (zh) * 2016-10-12 2018-12-21 京东方科技集团股份有限公司 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104064472B (zh) * 2014-06-13 2017-01-25 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示装置
CN105390451B (zh) * 2015-12-03 2018-03-30 深圳市华星光电技术有限公司 低温多晶硅tft基板的制作方法
CN105552084A (zh) 2015-12-14 2016-05-04 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
CN107482055B (zh) 2017-08-28 2023-12-01 京东方科技集团股份有限公司 薄膜晶体管、薄膜晶体管制备方法和阵列基板
JP2019050323A (ja) * 2017-09-12 2019-03-28 シャープ株式会社 アクティブマトリクス基板およびデマルチプレクサ回路
CN107689345B (zh) * 2017-10-09 2020-04-28 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法
CN107910375A (zh) 2017-11-02 2018-04-13 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板和显示装置
CN109686793A (zh) * 2018-12-24 2019-04-26 合肥鑫晟光电科技有限公司 薄膜晶体管及制备方法、阵列基板、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070054442A1 (en) * 2005-09-08 2007-03-08 Po-Chih Liu Method for manufacturing thin film transistor, thin film transistor and pixel structure
CN103500756A (zh) * 2013-10-22 2014-01-08 深圳市华星光电技术有限公司 有机电致发光器件及其制作方法
CN109075204A (zh) * 2016-10-12 2018-12-21 京东方科技集团股份有限公司 薄膜晶体管、具有该薄膜晶体管的阵列基板、显示面板和显示装置、及其制造方法
CN107068770A (zh) * 2017-05-04 2017-08-18 京东方科技集团股份有限公司 一种薄膜晶体管及其制备方法、阵列基板、显示面板

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020134098A1 (en) * 2018-12-24 2020-07-02 Boe Technology Group Co., Ltd. Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus
US11380796B2 (en) 2018-12-24 2022-07-05 Hefei Xinsheng Optoelectronics Technology Co., Ltd. Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus
CN110137084A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、电子装置基板及电子装置
CN113141780A (zh) * 2019-11-01 2021-07-20 京东方科技集团股份有限公司 薄膜晶体管及其制造方法和显示装置
CN113140637A (zh) * 2020-01-20 2021-07-20 京东方科技集团股份有限公司 显示装置、阵列基板、薄膜晶体管及其制造方法
WO2021203473A1 (zh) * 2020-04-08 2021-10-14 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN112259562A (zh) * 2020-10-28 2021-01-22 武汉华星光电技术有限公司 阵列基板、其制作方法及显示面板
CN112687705A (zh) * 2020-12-28 2021-04-20 厦门天马微电子有限公司 一种显示面板及显示装置
CN112864174A (zh) * 2021-01-12 2021-05-28 京东方科技集团股份有限公司 一种tft阵列基板及其制备方法、显示装置
US11984457B2 (en) 2021-01-12 2024-05-14 Boe Technology Group Co., Ltd. TFT array substrate, preparation method thereof, and display device
WO2022193063A1 (zh) * 2021-03-15 2022-09-22 京东方科技集团股份有限公司 一种薄膜晶体管、显示基板及其制作方法和显示装置
CN113193048A (zh) * 2021-04-26 2021-07-30 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法
WO2022227109A1 (zh) * 2021-04-26 2022-11-03 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制备方法
CN113540128A (zh) * 2021-07-20 2021-10-22 合肥鑫晟光电科技有限公司 驱动电路、显示基板、显示装置及制作方法
CN113540128B (zh) * 2021-07-20 2023-09-22 合肥鑫晟光电科技有限公司 驱动电路、显示基板、显示装置及制作方法
CN115527948A (zh) * 2022-11-04 2022-12-27 惠科股份有限公司 显示面板的制作方法、显示面板以及显示装置
CN116581131A (zh) * 2023-07-10 2023-08-11 惠科股份有限公司 阵列基板及其制备方法、显示面板
CN116581131B (zh) * 2023-07-10 2024-01-30 惠科股份有限公司 阵列基板及其制备方法、显示面板
CN117440711A (zh) * 2023-10-19 2024-01-23 惠科股份有限公司 阵列基板及其制备方法、显示装置

Also Published As

Publication number Publication date
US11380796B2 (en) 2022-07-05
US20200251596A1 (en) 2020-08-06
WO2020134098A1 (en) 2020-07-02

Similar Documents

Publication Publication Date Title
CN109686793A (zh) 薄膜晶体管及制备方法、阵列基板、显示装置
JP5775253B2 (ja) 薄膜トランジスタ基板とその製造方法
CN104681567B (zh) 具有金属氧化物半导体的薄膜晶体管基板及其制造方法
CN104867959B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104867870B (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN107068770B (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示面板
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
CN103413812B (zh) 阵列基板及其制备方法、显示装置
CN106409845A (zh) 开关元件及其制备方法、阵列基板以及显示装置
CN107204309B (zh) 双栅极金属氧化物半导体tft基板的制作方法及其结构
WO2016165186A1 (zh) 双栅极氧化物半导体tft基板的制作方法及其结构
CN104040693B (zh) 一种金属氧化物tft器件及制造方法
CN104143533B (zh) 高解析度amoled背板制造方法
CN106981520A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
CN106024909A (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2014183422A1 (zh) 薄膜晶体管及其制备方法、阵列基板
TWI539592B (zh) 畫素結構
CN102655175A (zh) Tft、阵列基板及显示装置、制备该tft的掩模板
CN108807547A (zh) 薄膜晶体管及其制备方法、阵列基板及其制备方法
CN104409415B (zh) 一种阵列基板及其制备方法、显示装置
US20190267493A1 (en) Thin film transistor, method of fabricating thin film transistor and array substrate
US8110829B2 (en) Array substrate of liquid crystal display and method for fabricating the same
US10665725B2 (en) Thin film transistor
CN106298815A (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
WO2016201778A1 (zh) 阵列基板及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190426