CN105552084A - 薄膜晶体管及其制备方法、阵列基板、显示装置 - Google Patents
薄膜晶体管及其制备方法、阵列基板、显示装置 Download PDFInfo
- Publication number
- CN105552084A CN105552084A CN201510925245.XA CN201510925245A CN105552084A CN 105552084 A CN105552084 A CN 105552084A CN 201510925245 A CN201510925245 A CN 201510925245A CN 105552084 A CN105552084 A CN 105552084A
- Authority
- CN
- China
- Prior art keywords
- film transistor
- layer
- spin
- thin
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 24
- 238000002360 preparation method Methods 0.000 title claims abstract description 17
- 239000004065 semiconductor Substances 0.000 claims abstract description 44
- 238000009413 insulation Methods 0.000 claims abstract description 40
- 238000004528 spin coating Methods 0.000 claims abstract description 21
- 239000000463 material Substances 0.000 claims description 13
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 239000007788 liquid Substances 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 235000012239 silicon dioxide Nutrition 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 abstract description 14
- 239000002184 metal Substances 0.000 abstract description 14
- 239000011247 coating layer Substances 0.000 abstract 7
- 239000010410 layer Substances 0.000 abstract 6
- 239000011248 coating agent Substances 0.000 description 13
- 238000000576 coating method Methods 0.000 description 13
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000002245 particle Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910001182 Mo alloy Inorganic materials 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- ZXTFQUMXDQLMBY-UHFFFAOYSA-N alumane;molybdenum Chemical compound [AlH3].[Mo] ZXTFQUMXDQLMBY-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical group CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种薄膜晶体管。该薄膜晶体管包括基底、依次位于基底之上的半导体层、栅绝缘层、栅极、旋涂层以及源漏极；源漏极通过贯通旋涂层和栅绝缘层的过孔与半导体层相接触；旋涂层为电绝缘层。薄膜晶体管通过设置旋涂层，由于旋涂层的上表面平坦，消除旋涂层之下各层的不平坦因素，使源漏极位于旋涂层之上的部分平坦，从而避免了源漏极高低起伏的问题，可以避免源漏极金属线断线。本发明还公开了薄膜晶体管的制备方法、阵列基板、以及显示装置。
Description
技术领域
本发明涉及柔性显示技术领域，特别是涉及一种薄膜晶体管及其制备方法、阵列基板、显示装置。
背景技术
随着显示技术的不断发展，开发出了可折叠或卷起的柔性显示装置。与传统的刚性显示装置(即制作在玻璃等不可弯曲的基材上的显示装置)相比，柔性显示装置具有诸多优势，如重量轻、体积小、携带更为方便、更高的耐冲击性以及更强的抗震性能等。
柔性显示装置目前面临的主要问题是，在弯曲时像素单元或周边驱动电路中的薄膜晶体管(ThinFilmTransistor，简称TFT)容易发生金属线的断裂，导致TFT无法正常工作，使得相应的信号无法传输至像素电极或相应的电路结构内，以至于显示不良。
因此，如何使TFT的金属线在弯曲状态下不易发生断裂是目前亟待解决的技术问题。
发明内容
基于此，有必要针对金属线在弯曲状态下易发生断裂问题，提供一种在弯曲状态下不易发生金属线断裂的薄膜晶体管。
一种薄膜晶体管，其包括基底、依次位于所述基底之上的半导体层、栅绝缘层、栅极、旋涂层以及源漏极；
所述薄膜晶体管设有贯通所述旋涂层和所述栅绝缘层的过孔；所述源漏极通过所述过孔与所述半导体层相接触；
所述旋涂层为电绝缘层。
上述薄膜晶体管通过设置旋涂层，由于旋涂层的上表面平坦，即旋涂层的上表面位于同一平面内，消除旋涂层之下各层的不平坦因素，使源漏极位于旋涂层之上的部分平坦，也就是源漏极的极部平坦，从而避免了源漏极高低起伏的问题，可以避免源漏极金属线断线。
在其中一个实施例中，所述旋涂层的上表面的粗糙度小于等于10nm。
在其中一个实施例中，所述栅绝缘层上设有沟槽，所述栅极位于所述沟槽内。
在其中一个实施例中，所述栅极到所述半导体层的距离为10-300nm。
在其中一个实施例中，所述栅极的厚度小于所述沟槽的深度。
在其中一个实施例中，所述旋涂层的材质为二氧化硅、氮化硅或氮氧化硅。
本发明还提供了一种薄膜晶体管的制备方法，其包括如下步骤：
在基底上形成半导体层；
在半导体层上形成栅绝缘层；
在栅绝缘层上形成栅极；
在栅极上旋涂旋涂液，形成旋涂层；
在旋涂层上形成源漏极。
上述薄膜晶体管的制备方法，通过旋涂旋涂液形成旋涂层，消除旋涂层之下各层的不平坦因素，使源漏极的极部平坦，从而避免了源漏极的极部高低起伏的问题，可以避免源漏极金属线断线。
在其中一个实施例中，所述制备方法还包括，在栅绝缘层上形成栅极之前，在栅绝缘层上形成可用于填充栅极的沟槽。
本发明还提供了一种阵列基板，其包括本发明所提供的薄膜晶体管。
本发明还提供了一种显示装置，其包括本发明所提供的阵列基板。
附图说明
图1为实施例1的薄膜晶体管的截面示意图。
图2为实施例2的薄膜晶体管的截面示意图。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
参见图1，图1为实施例1的薄膜晶体管的截面示意图。薄膜晶体管包括基底100、依次位于基底100之上的半导体层300、栅绝缘层400、栅极500、旋涂层600以及源漏极700。
在本实施例中，基底100为柔性衬底。
在本实施例中，在基底100和半导体层300之间还设有缓冲层200。即缓冲层200位于基底100之上，半导体层300位于缓冲层200之上。缓冲层200的作用是保护半导体层300，避免其它杂质扩散到半导体层300内。缓冲层200的材料选自二氧化硅、氮化硅。当然，在某些情况下，也可以不设置缓冲层200。
其中，半导体层300为图形层，半导体层300并不完全覆盖基底100或缓冲层200，而是在基底100或缓冲层200的部分区域上覆盖半导体层300，还有部分区域未覆盖。
半导体层300具有与栅极500对应的沟道区，以及与源漏极700对应的源漏区。源漏区位于沟道区的两侧。具体地，沟道区位于栅极500正下方区域，源漏区与源漏极700相接触。
半导体层300的材料一般选自多晶硅、非晶硅、或氧化铟镓锌IGZO。当然，并不限于上述材料。更优选地，半导体层300的材料为低温多晶硅(LowTemperaturePoly-Silicon，简称LTPS)，低温多晶硅具有较高载流子迁移率，一般大于100cm2/V·s，这样薄膜晶体管整体具有更优的电性能。半导体层300的厚度为10-100nm。
其中，栅绝缘层400的作用是将栅极500和半导体层300之间隔开。栅绝缘层400的材料选自二氧化硅、氮化硅、或氮氧化硅。栅绝缘层400一般的厚度为10-300nm。
其中，栅极500也并不完全覆盖栅绝缘层400，也就是说，栅绝缘层400的部分区域被栅极500覆盖，部分区域未被栅极500覆盖。栅极500覆盖在对应半导体层300的沟道区的部分。栅极500一般采用金属铬、铬的合金、金属钛、金属钼、金属铝或铝合金制作而成。优选地，栅极500采用金属钛、金属钼或铝钼合金制成。
其中，旋涂层600的作用是，在栅极500和源漏极700之间形成绝缘隔绝。旋涂层600为电绝缘层。旋涂层600的材料选自二氧化硅、氮化硅、氮氧化硅或聚酰亚胺PI、聚对苯二甲酸乙二醇酯PET等有机绝缘材料。旋涂层600的材料可以与栅绝缘层400的材料相同，也可以不相同。在本实施例中，旋涂层600的材料与栅绝缘层400的材料不相同。
优选地，旋涂层600的上表面的粗糙度小于等于10nm。也就是说，旋涂层600靠近源漏极700的一侧的表面的表面粗糙度小于等于10nm。
源漏极700也并不完全覆盖旋涂层600，旋涂层600的上表面的部分区域被源漏极700覆盖，部分区域未被源漏极700覆盖。具体地，源漏极700覆盖在对应半导体层400的源漏区的部分。
源漏极700直接与半导体层300接触。薄膜晶体管设有贯通旋涂层600和栅绝缘层400的过孔；源漏极700通过过孔与半导体层300相接触。
具体地，源漏极700的截面大致呈T型，其包括位于旋涂层600之上的极部以及连接极部和半导体层300的连接部。连接部位于过孔内，也即源漏极700的连接部穿过过孔与半导体层的源漏区相接触。
源漏极700一般采用金属铬、铬的合金、金属钛、铝或铝合金制作而成。优选地，源漏极700采用金属钛或铝钼合金制成。
现有技术中，由于例如半导体层、栅极等图形层具有高低起伏的台阶，在其上形成的层的上表面也会有一定程度的高低起伏，这样的层上形成的层也会受下层的影响，其上表面并不平坦；这样经过层层累计，会导致源漏极并不平坦。本发明的薄膜晶体管通过设置旋涂层，由于旋涂层的上表面平坦，可以消除旋涂层之下各层的不平坦因素，使位于旋涂层之上的源漏极的极部平坦，从而避免了源漏极的极部高低起伏的问题，可以避免源漏极金属线断线，提高了薄膜晶体管的良率及工作的可靠性，同时提高了薄膜晶体管的使用寿命。
另外，旋涂层的应力低，也可以降低源漏极的上的应力，从而降低源漏极断线的风险。
以下对上述薄膜晶体管的制备方法进行描述。
一种薄膜晶体管的制备方法，其包括如下步骤：在基底上形成半导体层；在半导体层上形成栅绝缘层；在栅绝缘层上形成栅极；在栅绝缘层上旋涂旋涂液，形成旋涂层；在旋涂层上形成源漏极。
优选地，薄膜晶体管的制备方法还包括，在基底上形成半导体层之前，在基底上形成缓冲层。
为了确保基底表面的清洁，在形成缓冲层之前，对基底进行预清洗。
当然，在薄膜晶体管没有缓冲层的情况下，对应地，薄膜晶体管的制备方法中取消形成缓冲层的步骤，即直接将半导体层形成于基底上。
在缓冲层上形成半导体层，一般采用沉积的方式在缓冲层上形成半导体层。可以采用掩膜的方式在缓冲层的部分区域沉积半导体层。当然，并不局限掩膜的方式。
具体地，在半导体层上形成栅绝缘层，一般采用在半导体层通过沉积的方式形式栅绝缘层。其中，本发明优选采用化学气相沉积(ChemicalVaporDeposition，CVD)的方式。
具体地，在栅绝缘层上沉积栅极金属材料形成栅极。
其中，旋涂是指在高速旋转的待涂覆体上，滴加旋涂液利用离心力使旋涂液均匀的涂布在待涂覆体上，并通过挥发成膜形成旋涂层。
旋涂液为绝缘粒子与溶剂配制而成的溶胶，绝缘粒子为纳米级粒子，溶剂选自无水乙醇、异丙醇或者两者的混合液。
具体地，在旋涂层的表面打过孔，过孔贯通旋涂层以及栅绝缘层，并露出半导体层。然后沉积源漏极金属材料形成源漏极。
上述薄膜晶体管的制备方法，通过旋涂旋涂液形成旋涂层，消除旋涂层之下各层的不平坦因素，使源漏极的极部平坦，从而避免了源漏极的极部高低起伏的问题，可以避免源漏极金属线断线。
参见图2，图2为实施例2的薄膜晶体管的截面示意图。实施例2基本与实施例1相同，与实施例1所不同的是：
在栅绝缘层400上设有沟槽，所述栅极500位于所述沟槽内。沟槽的深度，确保沟槽的槽底到半导体层300的距离为10-300nm。也就是，栅极500到半导体层300的距离为10-300nm。
栅极500设置在沟槽内，由于沟槽是在栅绝缘层400形成之后开设的，沟槽的槽底平坦，从而使形成在槽底的栅极500平坦，使栅极500位于同一平面内，避免了因栅极500直接沉积在栅绝缘层400导致栅极500爬坡或者台阶的形成，避免了栅极500高低起伏，进而避免栅极500金属线断线的风险。
如图2所示，栅极500的厚度小于沟槽的深度。当然，栅极500的厚度并不局限于此。
对应地，在薄膜晶体管的制备方法中，在形成栅极之前，在栅绝缘层的表面蚀刻出沟槽，然后在沟槽中填充栅极线形成栅极。其他步骤与实施例1的制备方法相同，在此不再赘述。
本发明还提供了一种阵列基板，该阵列基板包括本发明所提供的薄膜晶体管。
本发明还提供了一种显示装置，该显示装置包括本发明所提供的阵列基板。
该显示装置优选为柔性显示装置，例如可以为：液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种薄膜晶体管，其特征在于，其包括基底、依次位于所述基底之上的半导体层、栅绝缘层、栅极、旋涂层以及源漏极；
所述薄膜晶体管设有贯通所述旋涂层和所述栅绝缘层的过孔；所述源漏极通过所述过孔与所述半导体层相接触；
所述旋涂层为电绝缘层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述旋涂层的上表面的粗糙度小于等于10nm。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述栅绝缘层上设有沟槽，所述栅极位于所述沟槽内。
4.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极到所述半导体层的距离为10-300nm。
5.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅极的厚度小于所述沟槽的深度。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述旋涂层的材质为二氧化硅、氮化硅或氮氧化硅。
7.一种薄膜晶体管的制备方法，其特征在于，其包括如下步骤：
在基底上形成半导体层；
在半导体层上形成栅绝缘层；
在栅绝缘层上形成栅极；
在栅极上旋涂旋涂液，形成旋涂层；
在旋涂层上形成源漏极。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述制备方法还包括，在栅绝缘层上形成栅极之前，在栅绝缘层上形成可用于填充栅极的沟槽。
9.一种阵列基板，其特征在于，包括权利要求1至6任一项所述的薄膜晶体管。
10.一种显示装置，其特征在于，包括权利要求9所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510925245.XA CN105552084A (zh) | 2015-12-14 | 2015-12-14 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510925245.XA CN105552084A (zh) | 2015-12-14 | 2015-12-14 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105552084A true CN105552084A (zh) | 2016-05-04 |
Family
ID=55831173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510925245.XA Pending CN105552084A (zh) | 2015-12-14 | 2015-12-14 | 薄膜晶体管及其制备方法、阵列基板、显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105552084A (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109212854A (zh) * | 2018-08-29 | 2019-01-15 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
| CN109427911A (zh) * | 2017-08-31 | 2019-03-05 | 昆山国显光电有限公司 | 一种柔性薄膜晶体管及其制备方法 |
| CN109817704A (zh) * | 2019-02-19 | 2019-05-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、柔性基板和显示装置 |
| WO2020093593A1 (zh) * | 2018-11-09 | 2020-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、薄膜晶体管器件及其制造方法 |
| WO2020134098A1 (en) * | 2018-12-24 | 2020-07-02 | Boe Technology Group Co., Ltd. | Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1921142A (zh) * | 2006-09-11 | 2007-02-28 | 友达光电股份有限公司 | 有机发光显示装置及其制造方法 |
| CN102569412A (zh) * | 2010-12-20 | 2012-07-11 | 京东方科技集团股份有限公司 | 薄膜晶体管器件及其制造方法 |
| JP2013062456A (ja) * | 2011-09-15 | 2013-04-04 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスおよびその製造方法 |
| CN104183648A (zh) * | 2014-07-25 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104659285A (zh) * | 2015-01-20 | 2015-05-27 | 深圳市华星光电技术有限公司 | 适用于amoled的tft背板制作方法及结构 |
| CN104752203A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管的制作方法 |
| CN105097841A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
-
2015
- 2015-12-14 CN CN201510925245.XA patent/CN105552084A/zh active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1921142A (zh) * | 2006-09-11 | 2007-02-28 | 友达光电股份有限公司 | 有机发光显示装置及其制造方法 |
| CN102569412A (zh) * | 2010-12-20 | 2012-07-11 | 京东方科技集团股份有限公司 | 薄膜晶体管器件及其制造方法 |
| JP2013062456A (ja) * | 2011-09-15 | 2013-04-04 | Nippon Hoso Kyokai <Nhk> | 薄膜デバイスおよびその製造方法 |
| CN104752203A (zh) * | 2013-12-27 | 2015-07-01 | 昆山工研院新型平板显示技术中心有限公司 | 一种薄膜晶体管的制作方法 |
| CN104183648A (zh) * | 2014-07-25 | 2014-12-03 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN104659285A (zh) * | 2015-01-20 | 2015-05-27 | 深圳市华星光电技术有限公司 | 适用于amoled的tft背板制作方法及结构 |
| CN105097841A (zh) * | 2015-08-04 | 2015-11-25 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109427911A (zh) * | 2017-08-31 | 2019-03-05 | 昆山国显光电有限公司 | 一种柔性薄膜晶体管及其制备方法 |
| CN109212854A (zh) * | 2018-08-29 | 2019-01-15 | 武汉华星光电技术有限公司 | 一种ltps阵列基板的制造方法 |
| US11522070B2 (en) | 2018-08-29 | 2022-12-06 | Wuhan China Star Optoelectronics Technology Co., Ltd | Manufacturing method of low temperature poly-silicon substrate (LTPS) |
| WO2020093593A1 (zh) * | 2018-11-09 | 2020-05-14 | 深圳市华星光电半导体显示技术有限公司 | 显示面板、薄膜晶体管器件及其制造方法 |
| WO2020134098A1 (en) * | 2018-12-24 | 2020-07-02 | Boe Technology Group Co., Ltd. | Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus |
| US11380796B2 (en) | 2018-12-24 | 2022-07-05 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Top gate thin film transistor, fabricating method thereof, array substrate and display apparatus |
| CN109817704A (zh) * | 2019-02-19 | 2019-05-28 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、柔性基板和显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI532162B (zh) | 可撓式顯示面板及其製造方法 | |
| JP5090658B2 (ja) | 薄膜トランジスタ、及びその製造方法、並びにアクティブマトリクス型表示装置 | |
| WO2017092173A1 (zh) | Tft背板结构及其制作方法 | |
| CN105552084A (zh) | 薄膜晶体管及其制备方法、阵列基板、显示装置 | |
| JP6821982B2 (ja) | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 | |
| US9406701B2 (en) | Array substrate and method for fabricating the same, and display device | |
| US20070148831A1 (en) | Thin film transistor device, method for manufacturing the same and display apparatus having the same | |
| WO2019061813A1 (zh) | Esl型tft基板及其制作方法 | |
| US11355574B2 (en) | Flexible display panel and manufacturing method thereof | |
| US20180294292A1 (en) | Array substrates, display devices, and the manufacturing methods thereof | |
| US20180061867A1 (en) | Methods of protecting semiconductor oxide channel in hybrid tft process flow | |
| WO2015180349A1 (zh) | 柔性显示基板及其制备方法、柔性显示装置 | |
| US10727289B1 (en) | Array substrate and manufacturing method thereof | |
| CN105552035A (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| CN108039352B (zh) | 阵列基板及其制造方法 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| US10224406B2 (en) | Array substrate including vertical TFT, and manufacturing method thereof | |
| CN113611752A (zh) | 低温多晶硅tft的制作方法及低温多晶硅tft | |
| CN105720105A (zh) | 一种底栅型薄膜晶体管及其制备方法 | |
| CN109285872A (zh) | 有机自发光二极管显示面板及其制作方法 | |
| KR20150086022A (ko) | 박막 트랜지스터 및 이의 제조 방법 | |
| CN114203730B (zh) | 显示面板及其制作方法 | |
| CN106711155A (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN111029342B (zh) | 显示面板及其制备方法、显示装置 | |
| CN102646631B (zh) | Tft阵列基板的制造方法、tft阵列基板和液晶显示器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20160504 |
|
| RJ01 | Rejection of invention patent application after publication |