CN113611752A - 低温多晶硅tft的制作方法及低温多晶硅tft - Google Patents
低温多晶硅tft的制作方法及低温多晶硅tft Download PDFInfo
- Publication number
- CN113611752A CN113611752A CN202110812168.2A CN202110812168A CN113611752A CN 113611752 A CN113611752 A CN 113611752A CN 202110812168 A CN202110812168 A CN 202110812168A CN 113611752 A CN113611752 A CN 113611752A
- Authority
- CN
- China
- Prior art keywords
- layer
- amorphous silicon
- channel
- metal layer
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 68
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 55
- 229910052751 metal Inorganic materials 0.000 claims abstract description 49
- 239000002184 metal Substances 0.000 claims abstract description 49
- 238000005224 laser annealing Methods 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000001312 dry etching Methods 0.000 claims abstract description 7
- 238000001039 wet etching Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 126
- 239000010409 thin film Substances 0.000 claims description 19
- 239000010408 film Substances 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 239000011241 protective layer Substances 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052733 gallium Inorganic materials 0.000 claims description 3
- 229910052738 indium Inorganic materials 0.000 claims description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 3
- 239000011787 zinc oxide Substances 0.000 claims description 3
- 238000005516 engineering process Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000009545 invasion Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000001131 transforming effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
一种低温多晶硅TFT的制作方法，包括以下步骤：提供一基板；在所述基板上形成第一金属层；在所述第一金属层上形成非晶硅层；在所述非晶硅层上形成欧姆接触层；在所述欧姆接触层上形成第二金属层，通过湿蚀刻与干蚀刻工艺在对应所述栅极上形成沟道；以及利用激光器件伸入所述沟道内并对所述非晶硅层进行激光退火工艺，使在所述沟道内的所述非晶硅层在高温下转变为多晶硅薄膜。借此，可以制备底栅结构的多晶硅TFT，大幅提升TFT的迁移率/驱动能力。
Description
技术领域
本发明涉及一种显示技术领域，尤指一种低温多晶硅TFT(薄膜晶体管)的制作方法及低温多晶硅TFT。
背景技术
随着显示市场的不断发展，显示产品对背板TFT器件的电性及背板成本提出了更高的要求。特别是在如今显示行业竞争如下激烈的大背景下，基于传统的TFT技术需要设计革命来提升性能、降低成本，以增强企业在TFT显示技术领域的竞争力。
目前主流的显示产品像OLED、Mini-LED或Micro-LED等对TFT的电性要求都较高，非晶硅层(a-Si)难以满足其需求，因此急需新的TFT技术来满足新型显示产品对电性的需求。LTPS作为目前显示产品中电性最高的技术，目前仍然只适合于顶栅结构的TFT，对于底栅结构的TFT目前还需开发。
发明内容
本发明的目的，在于提供一种低温多晶硅TFT的制作方法及低温多晶硅TFT，可以制备底栅结构的多晶硅TFT，从而实现大幅提升TFT的迁移率/驱动能力。
为达到本发明前述目的，本发明提供一种低温多晶硅TFT的制作方法，包括以下步骤：提供一基板；在所述基板上形成第一金属层；在所述第一金属层上形成非晶硅层；在所述非晶硅层上形成欧姆接触层；在所述欧姆接触层上形成第二金属层，通过湿蚀刻与干蚀刻工艺在对应所述栅极上形成沟道；以及利用激光器件伸入所述沟道内并对所述非晶硅层进行激光退火工艺，使在所述沟道内的所述非晶硅层在高温下转变为多晶硅薄膜。
优选地，所述第一金属层为栅极，所述第二金属层为源漏极层，其中在形成所述沟道的步骤中，包括通过物理气相沉积刻蚀掉所述源漏极层，以及通过所述干蚀刻工艺刻蚀掉所述欧姆接触层。
优选地，在利用所述激光器件对所述非晶硅层进行所述激光退火工艺时，所述激光器件的尺寸小于所述沟道的尺寸且与所述非晶硅层具有一间隙，所述沟道的开口区域在所述基板上的正投影大于或等于所述多晶硅薄膜在基板上的正投影的面积。
优选地，在所述栅极上形成所述非晶硅层前，还包括在所述第一金属层上形成栅极绝缘层。
优选地，在所述非晶硅层转变为所述多晶硅薄膜后，还包括在所述源漏极层、所述沟道及所述多晶硅薄膜上形成保护层。
优选地，所述低温多晶硅TFT为非晶硅、氧化铟镓锌或低温多晶硅晶体管。
优选地，所述多晶硅薄膜的厚度介于50奈米至1500奈米之间，通过所述激光退火后的多晶硅TFT的迁移率为10cm2/Vs至100cm2/Vs。
本发明还提供一种低温多晶硅TFT，其特征在于，包括：
基板；
第一金属层，设置在所述基板上；
非晶硅层，设置在所述栅极上；
欧姆接触层，设置在所述非晶硅层上；以及
第二金属层，设置在所述欧姆接触层上，其中沟道贯穿所述第二金属层及所述欧姆接触层；
在所述沟道内对所述非晶硅层进行激光退火加热，使在所述沟道内的所述非晶硅层在高温下转变为多晶硅薄膜。
优选地，还包括以激光器件伸入所述沟道内，在所述第一金属层上还包括设置栅极绝缘层，以及在所述第二金属层、所述沟道及所述多晶硅薄膜上设置保护层，其中所述第一金属层为栅极，所述第二金属层为源漏极层。
优选地，所述多晶硅薄膜的厚度介于50奈米nm至1500奈米nm之间，通过所述激光退火后的多晶硅TFT的迁移率为10cm2/Vs至100cm2/Vs。
本发明还具有以下功效，通过本发明的制作方式，能够制备底栅结构的多晶硅TFT，大幅提升TFT的迁移率/驱动能力，使TFT可以应用在有机发光二极体(OLED)、Mini-LED/Micro-LED等显示器件中应用。此外，由于本发明采用局部区域进行激光退火，通过对沟道内部分区域进行激光退火，即选定特定区域做激光退火工艺，使得成本更低，效率更高，相对也简化了制备工艺(传统的ELA工艺是整面进行激光退火)。具体的，迁移率是指电子在半导体中的移动速度，当电子迁移率越高，驱动能力越好，功耗越低。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图7为本发明低温多晶硅TFT的制作方法的横截面结构示意图；以及
图8是本发明低温多晶硅TFT的制作方法的流程方块图。
具体实施方式
在具体实施方式中提及“实施例”意指结合实施例描述的特定特征、结构或特性可以包含在本发明的至少一个实施例中。在说明书中的不同位置出现的相同用语并非必然被限制为相同的实施方式，而应当理解为与其它实施例互为独立的或备选的实施方式。在本发明提供的实施例所公开的技术方案启示下，本领域的普通技术人员应理解本发明所描述的实施例可具有其他符合本发明构思的技术方案结合或变化。
请参照图1至图8所示，其为本发明低温多晶硅TFT的制作方法的横截面结构示意图及流程方块图。本发明提供一种低温多晶硅TFT100的制作方法，包括以下步骤：步骤S10、提供一基板101；步骤S20、在所述基板101上形成第一金属层103；步骤S30、在所述第一金属层103上形成非晶硅层107(a-Si)；步骤S40、在所述非晶硅层107上形成欧姆接触层109(n+a-Si)；步骤S50、在所述欧姆接触层109上形成第二金属层110，通过湿蚀刻与干蚀刻工艺在对应所述栅极103上形成沟道113；以及步骤S60、利用激光器件200伸入所述沟道113内并对所述非晶硅层107进行激光退火(Excimer laser annealing，ELA)工艺，使在所述沟道113内的所述非晶硅层107在高温下转变为多晶硅薄膜115。
在本实施例中，所述第一金属层103优选为栅极，所述第二金属层110优选为源漏极层。在形成所述沟道113的步骤S50中，包括通过物理气相沉积(PVD即所述湿蚀刻工艺，wet etching)刻蚀掉所述源漏极层110，以及通过所述干蚀刻(dry etching)工艺刻蚀掉所述欧姆接触层109。
如图6所示，在步骤S60中，即在利用所述激光器件200(例如激光头)对所述非晶硅层107进行所述激光退火工艺时，所述激光器件200的尺寸小于所述沟道113的尺寸且与所述非晶硅层107具有一间隙(图未标示)，也就是说，具体间隙的距离不做限定，只要不与非晶硅层107(a-Si)接触即可实现多晶硅薄膜115的制作。所述沟道113的开口区域在所述基板101上的正投影大于或等于所述多晶硅薄膜115在基板101上的正投影的面积。本实施例的所述多晶硅薄膜115的厚度介于50奈米(nm)至1500奈米(nm)之间。
须说明的是，在所述栅极103上形成所述非晶硅层107的步骤S30前，还包括在所述第一金属层103上形成栅极绝缘层105，用来隔绝所述第一金属层103及所述第二金属层110。此外，在所述非晶硅层107转变为所述多晶硅薄膜115的步骤S60后，还包括在所述第二金属层110、所述沟道113及所述多晶硅薄膜115上沉积保护层117，以隔绝外部的水气及氧气入侵。如此完成多晶硅TFT100的制备。
本实施例通过上述制作方式，能够制备底栅结构的多晶硅TFT100(TFT)，大幅提升TFT的迁移率/驱动能力，使TFT可以应用在有机发光二极体(Organic Light EmittingD1de,OLED)、Mini-LED/Micro-LED(微米发光二极管)等显示器件中应用。此外，本实施例制作出来的所述多晶硅TFT100优选为低温多晶硅(Low Temperature Poly-Silicon，LTPS)结构，然而在其他次选的实施例中，多晶硅TFT100也可以是非晶硅(a-Si)、氧化铟镓锌(indium gallium zinc oxide，IGZO)等晶体管结构，并不做限定。以采用LTPS TFT的液晶显示器(LCD)而言，其具有高分辨率、反应速度快、高亮度、高开口率等优点，加上由于LTPSTFT的硅结晶排列较非晶硅有次序，使得电子迁移率相对高100倍以上。
由于本实施例采用局部区域进行激光退火，通过对沟道113内部分区域进行激光退火，即选定特定区域做激光退火工艺，使得成本更低，效率更高，相对也简化了制备工艺(传统的ELA工艺是整面进行激光退火)。具体的，通过所述激光退火后的多晶硅TFT100的迁移率为10cm2/Vs至100cm2/Vs，迁移率是指电子在半导体中的移动速度，当电子迁移率越高，驱动能力越好，功耗越低。
请一并参考图7所示，本发明还提供一种低温多晶硅TFT100，包括依序层迭设置的基板101、第一金属层103、非晶硅层107、欧姆接触层109(n+a-Si)及第二金属层110。具体的，所述第一金属层103设置在所述基板101上，非晶硅层107设置在所述栅极103上，欧姆接触层109设置在所述非晶硅层107上，第二金属层110设置在所述欧姆接触层109上，其中沟道113贯穿所述第二金属层110及所述欧姆接触层109。在所述沟道113内对所述非晶硅层107进行激光退火(ELA)加热，使在所述沟道113内的所述非晶硅层107在高温下转变为多晶硅薄膜115。在本实施例中，所述第一金属层103优选为栅极，所述第二金属层110优选为源漏极层。
在本实施例中，还包括以激光器件200(如激光头)伸入所述沟道113内，对所述非晶硅层107进行激光退火加热，使在所述沟道113内的所述非晶硅层107在高温下转变为多晶硅薄膜115。此外，在所述第一金属层103上还包括设置栅极绝缘层105，以及在所述第二金属层110、所述沟道113及所述多晶硅薄膜115上设置保护层117。栅极绝缘层105用来隔绝所述第一金属层103及所述第二金属层110。保护层117用来隔绝外部的水气及氧气的入侵。
所述多晶硅薄膜115的厚度介于50奈米nm至1500奈米nm之间，由于本实施例采用局部区域进行激光退火，通过对沟道113内部分区域进行激光退火，即选定特定区域做激光退火工艺，使得成本更低，效率更高，相对也简化了制备工艺(传统的ELA工艺是整面进行激光退火)。具体的，通过所述激光退火后的多晶硅TFT100的迁移率为10cm2/Vs至100cm2/Vs。迁移率是指电子在半导体中的移动速度，当电子迁移率越高，驱动能力越好，功耗越低。
综上所述，虽然本发明结合其具体实施例而被描述，应该理解的是，许多替代、修改及变化对于那些本领域的技术人员将是显而易见的。因此，其意在包含落入所附权利要求书的范围内的所有替代、修改及变化。
Claims (10)
1.一种低温多晶硅TFT的制作方法，包括以下步骤：
提供一基板；
在所述基板上形成第一金属层；
在所述第一金属层上形成非晶硅层；
在所述非晶硅层上形成欧姆接触层；
在所述欧姆接触层上形成第二金属层，通过湿蚀刻与干蚀刻工艺在对应所述栅极上形成沟道；以及
利用激光器件伸入所述沟道内并对所述非晶硅层进行激光退火工艺，使在所述沟道内的所述非晶硅层在高温下转变为多晶硅薄膜。
2.如权利要求1所述低温多晶硅TFT的制作方法，其特征在于，所述第一金属层为栅极，所述第二金属层为源漏极层，其中在形成所述沟道的步骤中，包括通过物理气相沉积刻蚀掉所述源漏极层，以及通过所述干蚀刻工艺刻蚀掉所述欧姆接触层。
3.如权利要求1所述低温多晶硅TFT的制作方法，其特征在于，在利用所述激光器件对所述非晶硅层进行所述激光退火工艺时，所述激光器件的尺寸小于所述沟道的尺寸且与所述非晶硅层具有一间隙，所述沟道的开口区域在所述基板上的正投影大于或等于所述多晶硅薄膜在基板上的正投影的面积。
4.如权利要求1所述低温多晶硅TFT的制作方法，其特征在于，在所述栅极上形成所述非晶硅层前，还包括在所述第一金属层上形成栅极绝缘层。
5.如权利要求1所述低温多晶硅TFT的制作方法，其特征在于，在所述非晶硅层转变为所述多晶硅薄膜后，还包括在所述源漏极层、所述沟道及所述多晶硅薄膜上形成保护层。
6.如权利要求1所述低温多晶硅TFT的制作方法，其特征在于，所述低温多晶硅TFT为非晶硅、氧化铟镓锌或低温多晶硅晶体管。
7.如权利要求1所述低温多晶硅TFT的制作方法，其特征在于，所述多晶硅薄膜的厚度介于50奈米至1500奈米之间，通过所述激光退火后的多晶硅TFT的迁移率为10cm2/Vs至100cm2/Vs。
8.一种低温多晶硅TFT，其特征在于，包括：
基板；
第一金属层，设置在所述基板上；
非晶硅层，设置在所述栅极上；
欧姆接触层，设置在所述非晶硅层上；以及
第二金属层，设置在所述欧姆接触层上，其中沟道贯穿所述第二金属层及所述欧姆接触层；
在所述沟道内对所述非晶硅层进行激光退火加热，使在所述沟道内的所述非晶硅层在高温下转变为多晶硅薄膜。
9.如权利要求8所述低温多晶硅TFT，其特征在于，还包括以激光器件伸入所述沟道内，在所述第一金属层上还包括设置栅极绝缘层，以及在所述第二金属层、所述沟道及所述多晶硅薄膜上设置保护层，其中所述第一金属层为栅极，所述第二金属层为源漏极层。
10.如权利要求8所述低温多晶硅TFT，其特征在于，所述多晶硅薄膜的厚度介于50奈米nm至1500奈米nm之间，通过所述激光退火后的多晶硅TFT的迁移率为10cm2/Vs至100cm2/Vs。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110812168.2A CN113611752B (zh) | 2021-07-19 | 2021-07-19 | 低温多晶硅tft的制作方法及低温多晶硅tft |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110812168.2A CN113611752B (zh) | 2021-07-19 | 2021-07-19 | 低温多晶硅tft的制作方法及低温多晶硅tft |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113611752A true CN113611752A (zh) | 2021-11-05 |
| CN113611752B CN113611752B (zh) | 2024-01-16 |
Family
ID=78337851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110812168.2A Active CN113611752B (zh) | 2021-07-19 | 2021-07-19 | 低温多晶硅tft的制作方法及低温多晶硅tft |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113611752B (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136612A1 (en) * | 2003-12-23 | 2005-06-23 | Jia-Xing Lin | Method of forming poly-silicon crystallization |
| KR20080000691A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
| US20100301339A1 (en) * | 2007-12-25 | 2010-12-02 | Ulvac, Inc. | Method of producing thin film transistor and thin film transistor |
| CN105609422A (zh) * | 2016-03-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| CN107408578A (zh) * | 2015-03-30 | 2017-11-28 | 堺显示器制品株式会社 | 薄膜晶体管以及显示面板 |
| US20170352711A1 (en) * | 2016-06-07 | 2017-12-07 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Manufacturing method of tft backplane and tft backplane |
| CN107533979A (zh) * | 2015-04-20 | 2018-01-02 | 堺显示器制品株式会社 | 薄膜晶体管的制造方法、薄膜晶体管和显示面板 |
| CN108735819A (zh) * | 2017-04-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
| CN109300916A (zh) * | 2018-09-30 | 2019-02-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制备方法和显示器件 |
| WO2019234892A1 (ja) * | 2018-06-07 | 2019-12-12 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタおよびその製造方法 |
| US20200185535A1 (en) * | 2018-12-07 | 2020-06-11 | Boe Technology Group Co., Ltd. | Oxide thin film transistor, array substrate, and preparation methods thereof |
| CN112740420A (zh) * | 2018-08-08 | 2021-04-30 | 堺显示器制品株式会社 | 薄膜晶体管及其制造方法 |
-
2021
- 2021-07-19 CN CN202110812168.2A patent/CN113611752B/zh active Active
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050136612A1 (en) * | 2003-12-23 | 2005-06-23 | Jia-Xing Lin | Method of forming poly-silicon crystallization |
| KR20080000691A (ko) * | 2006-06-28 | 2008-01-03 | 엘지.필립스 엘시디 주식회사 | 박막 트랜지스터, 그 제조방법, 이를 구비한 액정표시장치제조방법 |
| US20100301339A1 (en) * | 2007-12-25 | 2010-12-02 | Ulvac, Inc. | Method of producing thin film transistor and thin film transistor |
| CN107408578A (zh) * | 2015-03-30 | 2017-11-28 | 堺显示器制品株式会社 | 薄膜晶体管以及显示面板 |
| CN107533979A (zh) * | 2015-04-20 | 2018-01-02 | 堺显示器制品株式会社 | 薄膜晶体管的制造方法、薄膜晶体管和显示面板 |
| CN105609422A (zh) * | 2016-03-04 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 |
| US20170352711A1 (en) * | 2016-06-07 | 2017-12-07 | Shenzhen China Star Optoelectronics Technology Co. Ltd. | Manufacturing method of tft backplane and tft backplane |
| CN108735819A (zh) * | 2017-04-13 | 2018-11-02 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制造方法、显示基板 |
| WO2019234892A1 (ja) * | 2018-06-07 | 2019-12-12 | 堺ディスプレイプロダクト株式会社 | 薄膜トランジスタおよびその製造方法 |
| CN112740420A (zh) * | 2018-08-08 | 2021-04-30 | 堺显示器制品株式会社 | 薄膜晶体管及其制造方法 |
| CN109300916A (zh) * | 2018-09-30 | 2019-02-01 | 重庆惠科金渝光电科技有限公司 | 阵列基板及其制备方法和显示器件 |
| US20200185535A1 (en) * | 2018-12-07 | 2020-06-11 | Boe Technology Group Co., Ltd. | Oxide thin film transistor, array substrate, and preparation methods thereof |
Non-Patent Citations (1)
| Title |
|---|
| 张明龙: "《国外光学领域的创新进展》", 30 September 2018, 知识产权出版社, pages: 172 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113611752B (zh) | 2024-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI500161B (zh) | 混合式薄膜電晶體及其製造方法以及顯示面板 | |
| EP2736077B1 (en) | Array substrate and method for fabricating array substrate, and display device | |
| US8685788B2 (en) | Nanowire tunneling field effect transistor with vertical structure and a manufacturing method thereof | |
| CN105929615B (zh) | 一种薄膜晶体管阵列基板及液晶面板 | |
| TW201714008A (zh) | 陣列基板、顯示裝置及陣列基板的製備方法陣列基板 | |
| WO2015100935A1 (zh) | 阵列基板及其制造方法、以及显示装置 | |
| JP2017085079A (ja) | 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法 | |
| WO2016008226A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示设备 | |
| US9466651B2 (en) | Flexible active matrix display | |
| US10566401B2 (en) | Thin film transistor array substrate and preparing method therefor, and OLED display device | |
| WO2015100894A1 (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105789317A (zh) | 薄膜晶体管器件及其制备方法 | |
| CN104241390B (zh) | 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法 | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| US10192903B2 (en) | Method for manufacturing TFT substrate | |
| CN105552035B (zh) | 低温多晶硅tft阵列基板的制作方法及其结构 | |
| US10629746B2 (en) | Array substrate and manufacturing method thereof | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| US10249763B2 (en) | Array substrate, and display device, and fabrication methods | |
| KR102338735B1 (ko) | Tft 패널의 제조 방법 및 tft 패널 | |
| CN113611752B (zh) | 低温多晶硅tft的制作方法及低温多晶硅tft | |
| GB2547858A (en) | Coplanar oxide semiconductor TFT substrate structure and manufacturing method therefor | |
| CN105990448B (zh) | 薄膜晶体管 | |
| CN113471295A (zh) | 一种氧化物半导体器件及其制备方法 | |
| US9040368B1 (en) | Thin film transistor and method of making the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |