CN107533979A - 薄膜晶体管的制造方法、薄膜晶体管和显示面板 - Google Patents

薄膜晶体管的制造方法、薄膜晶体管和显示面板 Download PDF

Info

Publication number
CN107533979A
CN107533979A CN201580078999.4A CN201580078999A CN107533979A CN 107533979 A CN107533979 A CN 107533979A CN 201580078999 A CN201580078999 A CN 201580078999A CN 107533979 A CN107533979 A CN 107533979A
Authority
CN
China
Prior art keywords
tft
thin film
film transistor
amorphous silicon
silicon layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580078999.4A
Other languages
English (en)
Other versions
CN107533979B (zh
Inventor
野寺伸武
石田茂
高仓良平
松岛吉明
松本隆夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sakai Display Products Corp
Original Assignee
Sakai Display Products Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sakai Display Products Corp filed Critical Sakai Display Products Corp
Publication of CN107533979A publication Critical patent/CN107533979A/zh
Application granted granted Critical
Publication of CN107533979B publication Critical patent/CN107533979B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing

Abstract

本发明提供薄膜晶体管的制造方法、薄膜晶体管和显示面板。在基板的表面形成栅极，在形成了栅极的基板的表面形成绝缘膜。在形成了绝缘膜的基板的表面形成第一非晶硅层。对第一非晶硅层的分隔开的多个所需部位照射能量束，使所述所需部位变化为多晶硅层。所需部位分别位于栅极的上侧，是源极和漏极间的沟道区域。此时，对所述第一非晶硅层的与所述多个所需部位关联的其它部位也照射能量束，使其烧蚀，在该其它部位形成所需形状的除去部。以后，在形成用作源极和漏极的金属层时，在该金属层形成与所述除去部的形状相仿的呈凹部的凹坑。因此，利用该凹坑作为对准标记，在沟道区域的上侧的适当位置形成源极和漏极。

Description

薄膜晶体管的制造方法、薄膜晶体管和显示面板
技术领域
本发明涉及薄膜晶体管的制造方法、薄膜晶体管和具有该薄膜晶体管的显示面板。
背景技术
TFT(Thin Film Transistor：薄膜晶体管)方式的液晶显示器将TFT基板和具有R(红)、G(绿)、B(蓝)颜色的彩色滤光片基板隔开所需间隙粘贴在一起，在TFT基板与彩色滤光片基板之间注入液晶，并按各个像素控制液晶分子的光透过率，从而能够显示影像。
TFT基板上，数据线(源极总线)和扫描线(栅极总线)在纵横方向上呈格子状布线，在数据线和扫描线交叉的部位形成有由TFT构成的像素。另外，在由多个像素构成的显示区域的周围，形成有由TFT构成的驱动数据线和扫描线的驱动电路。
TFT依半导体(硅)的结晶状态分为非晶态的a-Si(amorphous Silicon：非晶硅)TFT和多晶态的p-Si(polycrystalline Silicon：多晶硅)TFT两种。a-Si TFT的电阻大，漏电流(漏泄电流:leakage current)小。另外，p-Si TFT的电子迁移率显著大于a-Si TFT的电子迁移率。因此，对构成显示区域的各像素使用漏电流小的a-Si TFT，对驱动电路使用电子迁移率大的p-Si TFT。
另外，从结构方面看TFT的话，一般来说，a-Si TFT使用将栅极配置在最下层的底栅结构，p-Si TFT使用将栅极配置在半导体膜的上侧的顶栅结构。
另一方面，在专利文献1中公开了一种液晶显示装置，该液晶显示装置的结构是在具有底栅结构的TFT中，覆盖p-Si层形成a-Si层，p-Si层不直接接触源极和漏极。
先行技术文献
专利文献
专利文献1：日本专利第5226259号公报
发明内容
一般来说，在上述底栅型TFT的制造中，在所谓的沟道区域的形成、源极和漏极的形成等处理中，会使用特定的图案(对准标记)。即，根据该对准标记的位置决定进行各处理的位置，由此实现这种层叠方向上的各层结构间的对位(以下称为对准)。另外，以往，所述对准标记在作为底栅型TFT制造的初始工序的栅极形成工序中一起形成。
但是，对准的精度因此产生了偏差。例如，栅极形成工序后的沟道区域形成工序使用已形成的对准标记进行，但通常会发生一定范围的偏离。以后，在形成了多个层后形成源极和漏极的工序中，不仅所述对准标记被多个层覆盖而变得难以识别，而且又进一步发生一定范围的偏离。甚至像这样在对准时重复偏离，所制造的底栅型TFT产生了性能上的偏差。
本发明鉴于上述情况而作出，目的在于提供能够在对准时减少偏离以抑制精度偏差的薄膜晶体管的制造方法、薄膜晶体管和具有该薄膜晶体管的显示面板。
用于解决问题的手段
本发明的薄膜晶体管的制造方法，其特征在于，包括：在基板的表面形成栅极的工序；在形成了栅极的所述基板的表面形成绝缘膜的工序；在形成了绝缘膜的所述基板的表面形成第一非晶硅层的工序；对所述第一非晶硅层的分隔开的多个所需部位照射能量束，使所述所需部位变化为多晶硅层的退火工序；在进行该退火工序时，对与所述多个所需部位对应的其它部位照射能量束，在该其它部位形成所需形状的除去部的除去部形成工序；覆盖所述多晶硅层形成第二非晶硅层的工序；在所述第二非晶硅层的表面形成n+硅层的工序；在所述n+硅层形成所需图案的工序；蚀刻所述第一非晶硅层、第二非晶硅层和n+硅层的工序；在蚀刻后的所述n+硅层形成金属层的工序；和
根据在形成所述金属层时因所述除去部而形成的凹坑的位置，形成源极和漏极的工序。在本发明中，在基板的表面形成栅极，在形成了栅极的基板的表面形成绝缘膜。在形成了绝缘膜的基板的表面形成第一非晶硅层(a-Si膜)。退火工序中，对第一非晶硅层的分隔开的多个所需部位照射能量束，使该所需部位变化为多晶硅层(poly-Si膜)。所需部位分别在栅极的上侧，是源极和漏极间的沟道区域。能量束例如可以使用非晶硅层(a-Si膜)对其的吸收量大的紫外光的准分子激光。通过使来自激光源的激光向例如多透镜阵列入射，激光经由因透镜而异的光路对各所需部位进行局部照射。由此，有选择地仅使第一非晶硅层中要成为沟道区域的区域(分隔开的多个所需部位)变化为多晶硅层(poly-Si膜)。
所述除去部形成工序与这样的退火工序一起进行。即，在退火工序中，对第一非晶硅层的与所述多个所需部位关联的其它部位也照射能量束使其烧蚀。在此，所谓烧蚀是指对非晶硅层施加高能使硅蒸发缺损。由此，可在该其它部位形成所需形状的除去部，该除去部如后所述，起到对准标记的作用。
覆盖通过退火工序形成的多晶硅层形成第二非晶硅层，在第二非晶硅层的表面形成n+硅层。n+硅层(n+Si膜)是与源极和漏极接触的接触层，是磷、砷等杂质浓度高的半导体层。然后在n+硅层形成所需图案。所需图案可以按照源极、漏极和半导体层的配置或结构适当确定。然后，为了做成所需的结构，蚀刻第一非晶硅层、第二非晶硅层和n+硅层，在蚀刻后的n+硅层上形成源极和漏极。
即，通过在蚀刻后的n+硅层上形成金属层并对该金属层实施图案化处理，形成源极和漏极。此时，所述金属层的形成也在所述除去部之上进行，形成呈凹部的与该除去部的形状相仿的凹坑。另外，除去部与所述多个所需部位(沟道区域)相关联，因此，能够由所述凹坑的位置确定沟道区域的位置。因此，通过利用该凹坑作为对准标记，能够在沟道区域的上侧的适当位置形成源极和漏极。
相比于通过向基板整个面照射能量束(例如激光)而使形成于整个基板表面的非晶硅层变化为多晶硅层之后对多晶硅层进行曝光、显影和蚀刻处理各工序而形成了沟道区域的情况，利用上述制造方法，并非向基板整个面照射能量束(例如激光)，而是仅向第一非晶硅层中的要成为沟道区域的区域局部地照射能量束，所以仅利用退火工序就能够形成沟道区域。因此，不需要用于形成沟道区域的曝光、显影和蚀刻处理各工序，能够缩短制造工序。
另外，由于使用在沟道区域形成(退火工序)时形成的除去部作为对准标记，在该沟道区域的上侧形成极和漏极，所以能极力抑制在该层叠方向上各层间的偏离。
本发明的薄膜晶体管的制造方法，其特征在于，所述退火工序和除去部形成工序使用半色调掩模(Halftone mask)一起进行，该半色调掩模具有透光率不同的多个透光部。
在本发明中，除去部形成工序与退火工序一起进行。另外，在退火工序和除去部形成工序中，使用了所述半色调掩模，即使使用同样大小的能量束，也能够在通过结晶形成沟道区域的同时通过烧蚀形成除去部。
本发明的薄膜晶体管的制造方法，其特征在于，所述凹坑有多个，所述凹坑形成在位于所述多个所需部位附近且与所述栅极连接的栅极总线上。
在本发明中，所述凹坑由于与所述多个所需部位(沟道区域)关联而具有多个，能够根据所述凹坑的位置确定沟道区域的位置。另外，该凹坑(除去部)在位于所述多个所需部位附近且与所述栅极连接的栅极总线上，以不与源极总线重叠的方式形成。即，因为所述凹坑位于沟道区域的附近，所以该凹坑能够更有效地起到对准标记的作用。
本发明的薄膜晶体管，其特征在于，具有：栅极，形成在基板的表面，多晶硅层，形成在所述栅极的上侧，非晶硅层和n+硅层，形成在所述多晶硅层的上侧，源极和漏极，通过形成在所述n+硅层上的金属层的图案化而形成，以及凹坑，形成在所述金属层的、表示与所述图案化相关联的位置。
在本发明中，薄膜晶体管具有：栅极，形成在基板的表面，多晶硅层(poly-Si膜)，形成在栅极的上侧，非晶硅层(a-Si膜)和n+硅层(n+Si膜)，形成在多晶硅层的上侧，源极和漏极，形成在n+硅层上。多晶硅层是沟道区域。而且，n+硅层是与源极、漏极接触的接触层，是磷或砷等杂质浓度高的半导体层。
另外，源极和漏极通过对形成在n+硅层上的金属层进行图案化而形成。在该金属层上形成有凹坑。该凹坑表示与所述图案化相关联的位置，例如所述沟道区域的位置，所以该凹坑可作为对准标记使用。
本发明的薄膜晶体管，其特征在于，所述凹坑形成在位于所述栅极附近且与该栅极连接的栅极总线上。
在本发明中，所述凹坑在位于栅极附近且与该栅极连接的栅极总线上，以不与源极总线重叠的方式形成。即，所述凹坑位于沟道区域的附近，所以该凹坑能更有效地发挥对准标记的作用。
本发明的薄膜晶体管，其特征在于，所述非晶硅层包括：形成在所述多晶硅层的周围并具有与该多晶硅层的厚度同等程度的厚度的第一非晶硅层、和形成在所述多晶硅层和第一非晶硅层的表面的第二非晶硅层。
在本发明中，非晶硅层包括形成在多晶硅层的周围并具有与多晶硅层的厚度同等程度厚度的第一非晶硅层、和形成在多晶硅层和第一非晶硅层的表面的第二非晶硅层。即，可知多晶硅层是通过仅使栅极的上侧形成的第一非晶硅层中的、相当于沟道区域的区域变化为多晶态的多晶硅层而成的，并没有为了形成沟道区域而进行曝光、显影和蚀刻处理这些处理。另外，第二非晶硅层用于使源极和漏极不与沟道区域直接接触，利用了漏电流(泄漏电流)小的特性。
本发明的显示面板，其特征在于，具有前述发明中任意一项记载的薄膜晶体管。
在本发明中，能够提供可缩短制造工序的显示面板。
发明的效果
根据本发明，能在对准时减少偏离以抑制精度偏差，能够实现使所制造的底栅型TFT的性能稳定。
附图说明
图1是表示本实施方式底栅型薄膜晶体管的结构的第一实施例的主要部分剖视示意图。
图2是表示本实施方式薄膜晶体管的结构的第一实施例的主要部分俯视示意图。
图3是表示本实施方式薄膜晶体管的制造方法的一例的制造工序图。
图4是表示本实施方式的局部照射型激光装置的结构的一例的示意图。
图5是说明本实施方式薄膜晶体管制造方法中除去部的形成的说明图。
图6是说明本实施方式薄膜晶体管制造方法中凹坑的形成的说明图。
图7是说明本实施方式薄膜晶体管制造方法中凹坑的位置的说明图。
图8是表示以往薄膜晶体管的结构的主要部分剖视示意图。
图9是表示以往薄膜晶体管的结构的主要部分俯视示意图。
图10是表示以往薄膜晶体管的制造方法的制造工序图。
图11是表示以往的整面照射型激光装置的结构的一例的示意图。
图12是表示本实施方式薄膜晶体管的结构的第二实施例的主要部分剖视示意图。
图13是表示本实施方式薄膜晶体管的结构的第二实施例的主要部分俯视示意图。
图14是表示本实施方式薄膜晶体管的结构的第三实施例的主要部分剖视示意图。
图15是表示本实施方式薄膜晶体管的结构的第三实施例的主要部分俯视示意图。
图16是表示本实施方式薄膜晶体管的Vg-Id特性的一例的说明图。
具体实施方式
以下，基于表示本发明实施方式的附图说明本发明。图1是表示本实施方式底栅型薄膜晶体管的结构的第一实施例的主要部分剖视示意图。如图1所示，在薄膜晶体管(TFT：Thin Film Transistor，也称为TFT基板)100中，在玻璃基板1(以下也称为基板)的表面形成有栅极2，覆盖栅极2形成有栅极绝缘膜3(例如SiO2膜、SiO2/SiN层叠膜、SiN膜、SiON膜等)。
在栅极绝缘膜3的表面，在栅极2的上侧形成有多晶硅层(poly-Si膜)5。其中，所谓多晶硅层，也包含与多晶相比晶体粒径较小的微晶、或晶体粒径较大的单晶。在多晶硅层5的周围形成有第一非晶硅层(a-Si膜)4，第一非晶硅层4具有与多晶硅层5的厚度同等程度的厚度。另外，在多晶硅层5和第一非晶硅层4的表面形成有第二非晶硅层(a-Si膜)6。以下将第一非晶硅层4和第二非晶硅层6概括起来简称为非晶硅层。
在第二非晶硅层6表面的所需位置形成有n+硅层(n+Si膜)7。n+硅层7是与后述的源极8和漏极9接触的接触层，是磷或砷等杂质浓度高的半导体层。
在n+硅层7的表面、第二非晶硅层6和第一非晶硅层4的侧面、栅极绝缘膜3的一部分表面上，形成有具有所需图案的源极8和漏极9。
多晶硅层5相当于沟道区域。另外，以下也将第一非晶硅层4、第二非晶硅层6和多晶硅层5概括起来称为半导体层。图1所示由栅极2、半导体层、源极8和漏极9等构成的TFT表示用于驱动像素的驱动电路用的TFT或像素用的TFT。换言之，本实施方式的薄膜晶体管的制造方法对用于驱动像素的驱动电路用的TFT和像素用的TFT都适用。而且，本实施方式的薄膜晶体管的制造方法的应用不限于此。
在整个TFT基板上，覆盖源极8和漏极9形成有例如SiN构成的钝化膜10，在钝化膜10的表面形成有机膜11使表面平坦化。在钝化膜10和有机膜11的所需位置形成有通孔，像素电极12和漏极9(以及源极8)通过该通孔电连接。像素电极12由透明导电膜例如ITO形成。
可知在这样的底栅型TFT中，就多晶硅层5而言，由于要具有与其周围的第一非晶硅层4的厚度同等程度的厚度，因此通过使用了能量束(例如激光)的退火处理，仅使在栅极2的上侧形成的第一非晶硅层4中的、相当于沟道区域的区域(多个分隔开的所需部位)变化为多晶态的多晶硅层5，而没有为了形成作为沟道区域的多晶硅层5而进行曝光、显影和蚀刻这些处理。
另外，由于通过后述的局部激光退火形成多晶硅层5，所以多晶硅层5和第一非晶硅层4的边界面大致垂直于基板1的表面。即，如果通过以往的光蚀刻(photo etching)形成了多晶硅层5，那么多晶硅层5的侧面不会大致垂直于基板1的表面，而是呈向栅极2侧变得越来越宽的锥状。另一方面，当像本实施方式那样通过激光退火形成多晶硅层5时，多晶硅层5的栅极2侧的线宽不会大于源极8和漏极9侧的线宽(即，栅极2侧的线宽与源极8和漏极9侧的线宽为同等程度)，所以，能够容易地使源极8和漏极9中的至少一个电极投影到基板1表面的位置不与多晶硅层5重叠。另外，由于沟道区域的栅极绝缘膜3不暴露在蚀刻环境中，因此能够抑制TFT特性的恶化。
另外，第二非晶硅层6用于使源极8和漏极9不与沟道区域直接接触，所以利用了漏电流(泄漏电流)小的特性。因此，通过用多晶硅层5作为沟道区域，加快了驱动电路用的TFT的动作速度，并且，通过在多晶硅层5与源极8及漏极9之间设置第二非晶硅层6，实现了减小漏电流。
图2是表示本实施方式薄膜晶体管100的结构的第一实施例的主要部分俯视示意图。图2中，为了便于说明，示出了第一非晶硅层4、多晶硅层5、源极8和漏极9的俯视图中的位置关系。如图2所示，在多晶硅层5的周围形成有第一非晶硅层4。另外，虽然未图示，但在多晶硅层5和第一非晶硅层4的表面上形成有第二非晶硅层6，第二非晶硅层6具有与第一非晶硅层4的尺寸(纵横尺寸)大致相同的尺寸。
第一实施例中，薄膜晶体管100被构成为源极8和漏极9以及多晶硅层5(沟道区域)的投影到玻璃基板1表面的位置(以下称为投影位置)不重叠。更详细地说，从源极8、漏极9和多晶硅层5的层叠方向看，多晶硅层5分别离开源极8和漏极9约1μm。由此，能够进一步减小源极8、漏极9与多晶硅层5之间的漏电流。
另外，本实施方式的薄膜晶体管100的制造方法中，进行所述激光退火时，使指定部位烧蚀而形成除去部，将该除去部用于薄膜晶体管100的各层结构间的对位(以下称为对准)。以下详细说明。
图3是表示本实施方式薄膜晶体管100的制造方法的一例的制造工序图。以下，说明本实施方式的薄膜晶体管100的制造工序。
首先，通过进行成膜和图案化，在玻璃基板1上形成栅极2(S11)。此时，被用于所述对准的对准标记(未图示)形成在栅极2用的金属上。
接下来，在玻璃基板1的表面，覆盖栅极2形成栅极绝缘膜3(S12)。然后在形成了栅极绝缘膜3的玻璃基板1的表面形成作为第一非晶硅层的a-Si膜4(S13)。此后，为了对a-Si膜4进行激光退火而进行脱氢退火处理(S14)，并进行激光前清洗(S15)。
另外，使用所述对准标记，利用局部照射型激光装置一起进行a-Si膜4的部分结晶以及后述的除去部的形成(S16)。
所述结晶工序是退火工序(也称为激光退火工序)，例如经由多透镜阵列向a-Si膜4的所需部位照射能量束，使该所需部位变化成多晶硅层(poly-Si膜)5。所需部位根据所述对准标记的位置确定，在栅极2的上侧，是源极和漏极间的沟道区域。能量束例如可以使用非晶硅层(a-Si膜)对其的吸收量大的紫外光的准分子激光或绿光波长以下的固体激光。
图4是表示本实施方式的局部照射型激光装置的结构的一例的示意图。如图4所示，表面形成有a-Si膜4的玻璃基板1放置在未图示的载置台上，可在图4中的箭头方向上以所需的速度平行移动。在玻璃基板1的上方，配置有多透镜阵列，该多透镜阵列由各个透镜沿着与玻璃基板1的移动方向交叉的方向相隔适当距离排列而成。通过使来自激光源(未图示)的激光向多透镜阵列入射，激光经由因透镜而异的光路对分隔开的多个所需部位进行局部照射。即，能够进行局部激光退火。由此，有选择地仅使a-Si膜4中要成为沟道区域的区域变化为多晶硅层(poly-Si膜)5。
进行这样的激光退火工序时，也进行所述除去部的形成。图5是说明本实施方式薄膜晶体管100的制造方法中除去部20的形成的说明图。除去部20的形成例如使用半色调掩模。该半色调掩模是除了激光的透过部和遮光部以外还包括例如半透过部的掩模，该半透过部与所述透过部的光透过率及遮光部的透过率不同。通过使用这样的半色调掩模，进行一次曝光就能使a-Si膜4上的曝光量不同。即，能够使用相同强度的激光而局部地使激光的强度增减，因此能够使a-Si膜4的结晶和a-Si膜4的烧蚀一起实现。这样通过a-Si膜4的烧蚀使除去部20形成在该部位。
接下来，进行成膜前清洗(S17)，通过退火工序，覆盖处于多晶态的多晶硅层5形成作为第二非晶硅层的a-Si膜6(S18)。另外，在a-Si膜6的表面形成n+Si膜(n+硅层)7(S19)。n+Si膜7是与源极8和漏极9接触的接触层，是磷或砷等杂质浓度高的半导体层。
接下来，进行曝光处理、显影处理(S20)，在n+Si膜(n+硅层)7上形成所需图案。所需图案可根据源极8、漏极9和半导体层的配置或结构适宜的确定。然后，为了将半导体层做成所需的结构，对a-Si膜4、6和n+Si膜7进行蚀刻(S21)。
此后，在蚀刻后的n+Si膜7上，例如通过溅射、蒸镀法等形成源极8和漏极9用的金属层M，此时，在金属层M中与下侧的除去部20对应的位置，形成与除去部20的形状相仿的凹坑(S22)。
图6是说明本实施方式薄膜晶体管100的制造方法中凹坑21的形成的说明图。如图5和图6所示，除去部20是被激光烧蚀所成的凹部。因此，在蚀刻后的n+Si膜7上即除去部20之上形成了金属层M的情况下，该金属层M在除去部20的上侧形成凹坑21，凹坑21的形状沿着除去部20的形状。
即，虽然除去部20由于金属层M的形成而被覆盖因而变得难以识别，但是在金属层M的与除去部20相对的位置形成了凹坑21，除去部20的位置和形状能够明确地识别出来。
以后将凹坑21作为对准标记使用，通过金属层M的图案化，形成源极8和漏极9(S23)。
图7是说明本实施方式薄膜晶体管100的制造方法中凹坑21的位置的说明图。以下，为了便于说明，以凹坑21(除去部20)的形状为“十”字状的情况为例进行说明，但其形状不限于此。
凹坑21形成在栅极2附近，并且位于与栅极2连接的栅极总线GL上。更详细地说，其是形成于所述栅极总线GL上的如下位置，即，多晶硅层5在源极8、多晶硅层5和漏极9的并排设置方向上的中心位置且在沿与该并排设置方向交叉的方向延伸的线上。即，凹坑21的位置(或形状)表示了多晶硅层5的位置。
因此，将凹坑21作为对准标记使用，能够进行图案化使得源极8、漏极9和多晶硅层5的所述投影位置彼此不重叠。换言之，凹坑21的位置(或形状)表示了图案化的位置。
另外，凹坑21(除去部20)的形成位置没有特别的限制。例如，也可以是玻璃基板1的角或边缘。并且，当使凹坑21(除去部20)的形成位置在栅极2、源极8、漏极9、多晶硅层5等的附近时，能够进一步提高对准的精度。即，只要是不与源极总线重叠的栅极总线GL上即可。
接下来，作为比较例说明以往的TFT。图8是表示以往薄膜晶体管的结构的主要部分剖视示意图，图9是表示以往薄膜晶体管的结构的主要部分俯视示意图。以往的薄膜晶体管，在玻璃基板101的表面形成有栅极102，并覆盖栅极102形成有栅极绝缘膜103。在栅极绝缘膜103表面的栅极102的上侧，形成有多晶硅层(poly-Si膜)104。
覆盖多晶硅层104形成有非晶硅层(a-Si膜)105。在非晶硅层105表面的所需位置形成有n+硅层(n+Si膜)106。在n+硅层106的表面、非晶硅层105的侧面、栅极绝缘膜103的表面，形成有具有所需图案的源极107和漏极108。
另外，如图9所示，当使作为沟道区域的多晶硅层104、源极107和漏极108投影到玻璃基板的表面时，源极107和漏极108均有一部分与多晶硅层104的一部分重叠。
图10是表示以往薄膜晶体管的制造方法的制造工序图。如图10所示，在玻璃基板101上形成栅极102(S101)。此时，对准标记(未图示)形成在栅极用的金属上。接下来，在玻璃基板101的表面覆盖栅极102形成栅极绝缘膜103(S102)。
在形成有栅极绝缘膜103的玻璃基板101的表面形成a-Si膜(S103)。为了对a-Si膜进行激光退火，进行脱氢退火处理(S104)，并进行激光前清洗(S105)。
接下来，用整面照射型激光装置使a-Si膜结晶(S106)。
图11是表示以往整面照射型激光装置的结构的一例的示意图。如图11所示，表面形成有a-Si膜的玻璃基板101放置在未图示的载置台上，可在图11中的箭头方向上以所需的速度平行移动。在玻璃基板101的上方配置有镜子，该镜子具有与玻璃基板101的宽度方向(与平行移动方向交叉的方向)大致相同尺寸的长度。通过使来自激光源(未图示)的激光向镜子入射，激光照射到玻璃基板101的整个表面。由此，a-Si膜全部变化为多晶硅层(poly-Si膜)。
接下来，对形成于玻璃基板101的整个表面的多晶硅层(poly-Si膜)进行曝光处理和显影处理(S107)，进一步使用所述对准标记进行蚀刻处理形成所需形状(S108)。由此，形成作为沟道区域的多晶硅层104。
接下来，进行成膜前清洗(S109)，覆盖多晶硅层104形成a-Si膜105(S110)。在a-Si膜105的表面形成n+Si膜(n+硅层)106(S111)。
接下来，进行曝光处理、显影处理(S112)，为了将半导体层做成所需的结构，对a-Si膜105和n+Si膜106进行蚀刻(S113)。另外，在蚀刻后的n+Si膜7上形成源极107和漏极108用的金属层(S114)。
以后，使用所述对准标记将该金属层图案化，由此形成源极107和漏极108(S115)。
如上所述，在以往薄膜晶体管的制造方法中，根据栅极用的金属上形成的对准标记进行了沟道区域的形成处理(S108)和源极、漏极的形成处理(S115)。另外，通常在各处理中根据对准标记进行对准时会产生约1～2μm左右的偏离。而且，由于对准标记的形成在该制造方法的初始工序(栅极的形成工序)中进行，所以，在此后的形成多个层之后的源极和漏极的形成处理中，该对准标记由于被多个层覆盖而变得难以识别。
而且，在以往的制造方法中，由于使用同一对准标记作为基准进行两次处理，因此偏离重复发生，即，可能产生1～4μm的偏离。
对此，图3所示的本实施方式薄膜晶体管的制造方法中，在S16中，与以往同样地使用对准标记通过结晶进行沟道区域的形成处理。
但是，在进行源极和漏极的形成处理(S23)时使用凹坑21(除去部20)。如上所述，凹坑21表示了多晶硅层5的位置，并且能够明确地识别，因此在源极和漏极的形成处理中不发生偏离。因此，仅在形成沟道区域的情况下发生偏离，所以作为薄膜晶体管的整个制造工序能够减少偏离。
而且，如图10所示，以往，对形成于整个基板表面的非晶硅层通过向基板整个面照射能量束(例如激光)而使其变化为多晶硅层之后，对多晶硅层进行曝光、显影和蚀刻处理各工序而形成了沟道区域。与之相比，利用本实施方式的制造方法，并非向基板整个面照射能量束(例如激光)，而是仅向第一非晶硅层中的要成为沟道区域的区域局部地照射能量束，所以仅利用退火工序就能够形成沟道区域。因此，不需要用于形成沟道区域的曝光、显影和蚀刻处理各工序(图10所示的步骤S107和S108的工序)，与以往的制造方法相比，能够缩短制造工序。
并且，本实施方式的薄膜晶体管能够用于显示面板。即，能够通过将本实施方式的薄膜晶体管(TFT基板)与具有R(红)、G(绿)、B(蓝)颜色的彩色滤光片基板隔开所需的间隙粘贴在一起，并向TFT基板和彩色滤光片基板之间注入液晶，来制造TFT方式的液晶显示面板(液晶显示器)。由此，能够提供可缩短制造工序的显示面板。
但是，当使用上述以往的制造方法时，由于是向玻璃基板整个面照射激光的结构，因此，例如对于比第六代大的基板尺寸，没有能均匀照射激光的激光发生源，存在基板面内的结晶程度不同、特性分布产生不均匀、质量不良的问题。
而本实施方式，无需对基板全体只需要对基板上的必要部位照射即可，因此，即使基板尺寸变大(例如第十代)，也能够改善多晶硅层的结晶程度不同、特性分布产生不均匀这一问题。另外，关于使用了如图4所示的多透镜阵列的激光退火，其沟道区域的线宽控制比以往的曝光、显影和蚀刻工序容易，薄膜晶体管的制造变得容易。
另外，本实施方式的退火工序向所需部位照射能量束，使得源极8和漏极9以及沟道区域在玻璃基板1的表面投影的位置不重叠。由此，能够减小漏电流。另外，覆盖作为沟道区域的多晶硅层5形成有第二非晶硅层6，在第二非晶硅层6的上侧隔着n+硅层7形成有源极8和漏极9。即，第二非晶硅层6使得源极8和漏极9不与沟道区域直接接触，利用了漏电流(泄漏电流)更小的特性。
图12是表示本实施方式薄膜晶体管100的结构的第二实施例的主要部分剖视示意图，图13是表示本实施方式薄膜晶体管100的结构的第二实施例的主要部分俯视示意图。如图12和图13所示，在第二实施例中，与第一实施例相比，作为沟道区域的多晶硅层5更靠近源极8侧。即，如图13所示，漏极9和多晶硅层5投影到玻璃基板1表面的位置不重叠。由此，能够进一步减小漏极9和多晶硅层5之间的漏电流。
图14是表示本实施方式薄膜晶体管100的结构的第三实施例的主要部分剖视示意图，图15是表示本实施方式薄膜晶体管100的结构的第三实施例的主要部分俯视示意图。如图14和图15所示，第二实施例中，与第一实施例相比，作为沟道区域的多晶硅层5更靠近漏极9侧。即，如图8所示，源极8和多晶硅层5投影到玻璃基板1表面的位置不重叠。由此，能够进一步减小源极8和多晶硅层5之间的漏电流。
通过如上述那样使源极8和漏极9中至少一个电极和多晶硅层5投影到玻璃基板1表面的位置不重叠，能够减小漏电流。
图16是表示本实施方式薄膜晶体管100的Vg-Id特性的一例的说明图。图16中，横轴表示Vg(栅极电压)，纵轴表示Id(漏极电流)。另外，图16中附图标记A所示的曲线表示图8和图9所示那样的以往TFT的特性，该以往TFT中，将沟道区域做成多晶硅层，将源极、漏极和多晶硅层投影到玻璃基板表面后，源极和漏极各自的一部分与多晶硅层的一部分重叠。图16中附图标记B所示的曲线表示沟道区域由非晶硅层构成的以往TFT的特性。图中附图标记C所示的曲线表示本实施方式的第二实施例的特性。
如图16所示，源极和漏极各自的一部分与多晶硅层的一部分重叠的TFT(附图标记A的曲线)相对于沟道区域由非晶硅层构成的TFT(附图标记B的曲线)而言，能够使沟道区域的电子迁移率大，所以能够使导通状态下的漏极电流大，但截止状态下的漏电流也会变大。
另一方面，本实施方式的TFT(附图标记C的曲线)，能够使导通状态下的漏极电流比沟道区域由非晶硅层构成的TFT(附图标记B的曲线)大，并且能够使截止状态下的漏电流小到与沟道区域由非晶硅层构成的TFT(附图标记B的极性)同等的程度。
附图标记说明
1 玻璃基板(基板)
2 栅极
3 栅极绝缘膜
4 第一非晶硅层
5 多晶硅层
6 第二非晶硅层
7 n+硅层
8 源极
9 漏极
20 除去部
21 凹坑
M 金属层
GL 栅极总线

Claims (7)

1.一种薄膜晶体管的制造方法，其特征在于，包括：
在基板的表面形成栅极的工序；
在形成了栅极的所述基板的表面形成绝缘膜的工序；
在形成了绝缘膜的所述基板的表面形成第一非晶硅层的工序；
对所述第一非晶硅层的分隔开的多个所需部位照射能量束，使所述所需部位变化为多晶硅层的退火工序；
在进行该退火工序时，对与所述多个所需部位对应的其它部位照射能量束，在该其它部位形成所需形状的除去部的除去部形成工序；
覆盖所述多晶硅层形成第二非晶硅层的工序；
在所述第二非晶硅层的表面形成n+硅层的工序；
在所述n+硅层形成所需图案的工序；
蚀刻所述第一非晶硅层、第二非晶硅层和n+硅层的工序；
在蚀刻后的所述n+硅层形成金属层的工序；和
根据在形成所述金属层时因所述除去部形成的凹坑的位置，形成源极和漏极的工序。
2.一种薄膜晶体管的制造方法，其特征在于，
所述退火工序和除去部形成工序使用半色调掩模一起进行，该半色调掩模具有透光率不同的多个透光部。
3.一种薄膜晶体管的制造方法，其特征在于，
所述凹坑有多个，所述凹坑形成在位于所述多个所需部位附近且与所述栅极连接的栅极总线上。
4.一种薄膜晶体管，其特征在于，具有：
栅极，形成在基板的表面，
多晶硅层，形成在所述栅极的上侧，
非晶硅层和n+硅层，形成在所述多晶硅层的上侧，
源极和漏极，通过形成在所述n+硅层上的金属层的图案化而形成，以及
凹坑，形成在所述金属层的、表示与所述图案化相关联的位置。
5.根据权利要求4所述的薄膜晶体管，其特征在于，
所述凹坑形成在位于所述栅极附近且与该栅极连接的栅极总线上。
6.根据权利要求4或5所述的薄膜晶体管，其特征在于，
所述非晶硅层包括：
形成在所述多晶硅层的周围并具有与该多晶硅层的厚度同等程度的厚度的第一非晶硅层、和
形成在所述多晶硅层和第一非晶硅层的表面的第二非晶硅层。
7.一种显示面板，其特征在于，
具有权利要求4至权利要求6中任意一项所述的薄膜晶体管。
CN201580078999.4A 2015-04-20 2015-04-20 薄膜晶体管的制造方法和显示面板 Expired - Fee Related CN107533979B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/061991 WO2016170571A1 (ja) 2015-04-20 2015-04-20 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル

Publications (2)

Publication Number Publication Date
CN107533979A true CN107533979A (zh) 2018-01-02
CN107533979B CN107533979B (zh) 2020-11-10

Family

ID=57144449

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580078999.4A Expired - Fee Related CN107533979B (zh) 2015-04-20 2015-04-20 薄膜晶体管的制造方法和显示面板

Country Status (4)

Country Link
US (1) US10453876B2 (zh)
JP (1) JP6503458B2 (zh)
CN (1) CN107533979B (zh)
WO (1) WO2016170571A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN110620105A (zh) * 2019-10-22 2019-12-27 成都中电熊猫显示科技有限公司 阵列基板及其制造方法、阵列基板的图案偏移的检测方法
CN112236843A (zh) * 2018-06-06 2021-01-15 堺显示器制品株式会社 激光退火方法、激光退火装置及有源矩阵基板的制造方法
CN113611752A (zh) * 2021-07-19 2021-11-05 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024725B2 (en) 2015-07-24 2021-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including metal oxide film
WO2017072921A1 (ja) * 2015-10-29 2017-05-04 堺ディスプレイプロダクト株式会社 薄膜トランジスタ基板の製造方法
WO2019012630A1 (ja) * 2017-07-12 2019-01-17 堺ディスプレイプロダクト株式会社 半導体装置およびその製造方法
CN110870077A (zh) 2017-07-12 2020-03-06 堺显示器制品株式会社 半导体装置以及其制造方法
CN107482066B (zh) 2017-09-20 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
JP2020004859A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020004860A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
JP2020004861A (ja) 2018-06-28 2020-01-09 堺ディスプレイプロダクト株式会社 薄膜トランジスタ、表示装置及び薄膜トランジスタの製造方法
US11495689B2 (en) 2018-08-08 2022-11-08 Sakai Display Products Corporation Thin-film transistor and method for producing same
CN109473399B (zh) * 2018-11-07 2020-12-01 京东方科技集团股份有限公司 显示基板制备方法
CN113748521A (zh) * 2020-03-27 2021-12-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577022A (zh) * 2003-06-30 2005-02-09 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
US6964831B2 (en) * 2003-05-02 2005-11-15 Au Optronics Corp. Method of fabricating polysilicon film by excimer laser crystallization process
CN1700429A (zh) * 2004-05-17 2005-11-23 统宝光电股份有限公司 应用于高效能薄膜晶体管的多晶硅退火结构及其方法
CN101325220A (zh) * 2007-06-13 2008-12-17 三星Sdi株式会社 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
US20090050896A1 (en) * 2007-08-21 2009-02-26 Hitachi Displays, Ltd. Display device
CN101546782A (zh) * 2008-03-27 2009-09-30 三星移动显示器株式会社 薄膜晶体管、其制造方法及有机发光二极管显示装置
US7728256B2 (en) * 2003-12-24 2010-06-01 Lg Display Co., Ltd. Silicon crystallization apparatus and silicon crystallization method thereof
CN102473362A (zh) * 2009-07-24 2012-05-23 夏普株式会社 薄膜晶体管基板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2890538B2 (ja) * 1989-10-24 1999-05-17 ソニー株式会社 半導体装置
TW200507279A (en) 2003-07-16 2005-02-16 Adv Lcd Tech Dev Ct Co Ltd Thin-film semiconductor substrate, method of manufacturing the same; apparatus for and method of crystallization;Thin-film semiconductor apparatus, method of manufacturing the same;
JP2005051208A (ja) 2003-07-16 2005-02-24 Advanced Lcd Technologies Development Center Co Ltd 薄膜半導体基板、薄膜半導体基板の製造方法、結晶化方法、結晶化装置、薄膜半導体装置、および薄膜半導体装置の製造方法
KR100573225B1 (ko) * 2003-09-24 2006-04-24 엘지.필립스 엘시디 주식회사 비정질 실리콘층의 결정화 방법
JP2006114859A (ja) * 2004-01-21 2006-04-27 Seiko Epson Corp アライメント方法、薄膜形成基板の製造方法、半導体装置の製造方法、及び電子機器の製造方法
JP2005236186A (ja) * 2004-02-23 2005-09-02 Seiko Epson Corp 半導体装置とその製造方法並びに電子機器
KR101432716B1 (ko) * 2008-02-25 2014-08-21 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
JP5513020B2 (ja) 2009-06-19 2014-06-04 パナソニック液晶ディスプレイ株式会社 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP5470519B2 (ja) * 2009-07-24 2014-04-16 株式会社ブイ・テクノロジー 薄膜トランジスタ、その製造方法及び液晶表示装置
JP2011139082A (ja) * 2011-02-07 2011-07-14 Sharp Corp 光変調素子、結晶化装置、結晶化方法、薄膜半導体基板の製造装置、薄膜半導体基板の製造方法、薄膜半導体装置、薄膜半導体装置の製造方法および表示装置
KR102273052B1 (ko) * 2015-01-26 2021-07-06 삼성디스플레이 주식회사 디스플레이 제조 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6964831B2 (en) * 2003-05-02 2005-11-15 Au Optronics Corp. Method of fabricating polysilicon film by excimer laser crystallization process
CN1577022A (zh) * 2003-06-30 2005-02-09 Lg.菲利浦Lcd株式会社 液晶显示装置及其制造方法
US7728256B2 (en) * 2003-12-24 2010-06-01 Lg Display Co., Ltd. Silicon crystallization apparatus and silicon crystallization method thereof
CN1700429A (zh) * 2004-05-17 2005-11-23 统宝光电股份有限公司 应用于高效能薄膜晶体管的多晶硅退火结构及其方法
CN101325220A (zh) * 2007-06-13 2008-12-17 三星Sdi株式会社 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
US20090050896A1 (en) * 2007-08-21 2009-02-26 Hitachi Displays, Ltd. Display device
CN101546782A (zh) * 2008-03-27 2009-09-30 三星移动显示器株式会社 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN102473362A (zh) * 2009-07-24 2012-05-23 夏普株式会社 薄膜晶体管基板的制造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112236843A (zh) * 2018-06-06 2021-01-15 堺显示器制品株式会社 激光退火方法、激光退火装置及有源矩阵基板的制造方法
CN110137261A (zh) * 2018-10-29 2019-08-16 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
WO2020088020A1 (zh) * 2018-10-29 2020-05-07 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
US11374131B2 (en) 2018-10-29 2022-06-28 Beijing Boe Technology Development Co., Ltd. Thin film transistor and method for manufacturing the same, array substrate and display device
CN110620105A (zh) * 2019-10-22 2019-12-27 成都中电熊猫显示科技有限公司 阵列基板及其制造方法、阵列基板的图案偏移的检测方法
CN113611752A (zh) * 2021-07-19 2021-11-05 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft
CN113611752B (zh) * 2021-07-19 2024-01-16 Tcl华星光电技术有限公司 低温多晶硅tft的制作方法及低温多晶硅tft

Also Published As

Publication number Publication date
US10453876B2 (en) 2019-10-22
US20180122839A1 (en) 2018-05-03
JP6503458B2 (ja) 2019-04-17
CN107533979B (zh) 2020-11-10
JPWO2016170571A1 (ja) 2018-02-22
WO2016170571A1 (ja) 2016-10-27

Similar Documents

Publication Publication Date Title
CN107533979A (zh) 薄膜晶体管的制造方法、薄膜晶体管和显示面板
KR101263726B1 (ko) 폴리실리콘을 이용한 박막트랜지스터를 포함하는 어레이 기판 및 이의 제조방법
JP6646329B2 (ja) 低温ポリシリコンアレイ基板の製造方法
CN104022078B (zh) 一种阵列基板的制备方法
WO2016157351A1 (ja) 薄膜トランジスタ及び表示パネル
WO2016072024A1 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
JP5917015B2 (ja) 薄膜トランジスタ表示板の製造方法
US20060071216A1 (en) Thin film transistor having a short channel formed by using an exposure mask with slits
US6884569B2 (en) Method of manufacturing TFT array
CN108231553B (zh) 薄膜晶体管的制作方法及阵列基板的制作方法
WO2016157313A1 (ja) 薄膜トランジスタ及び表示パネル
CN105140276A (zh) 薄膜晶体管制作方法及阵列基板制作方法
KR100640211B1 (ko) 액정표시장치의 제조방법
US20020076844A1 (en) Method of fabricating an imager array
JP2008042218A (ja) 薄膜トランジスタパネルの製造方法
JP2001264798A (ja) アクティブマトリックス基板及びそれを用いた光学変調素子
US8273609B2 (en) Method for fabricating thin film transistors and array substrate including the same
US9070772B2 (en) Array substrate and manufacturing method thereof
US20090087954A1 (en) Method for fabricating pixel structure
KR101268388B1 (ko) 액정표시소자 제조방법
KR101493224B1 (ko) 액정표시장치용 어레이 기판의 제조방법
JP3706033B2 (ja) 液晶用マトリクス基板の製造方法
CN100470736C (zh) 半导体装置、半导体装置的制造方法及电光学装置
TW200835994A (en) Liquid crystal display and manufacturing method for the same
JP2003264198A (ja) 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20201110