CN109473399B - 显示基板制备方法 - Google Patents

显示基板制备方法 Download PDF

Info

Publication number
CN109473399B
CN109473399B CN201811318407.3A CN201811318407A CN109473399B CN 109473399 B CN109473399 B CN 109473399B CN 201811318407 A CN201811318407 A CN 201811318407A CN 109473399 B CN109473399 B CN 109473399B
Authority
CN
China
Prior art keywords
region
sub
area
display substrate
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811318407.3A
Other languages
English (en)
Other versions
CN109473399A (zh
Inventor
关峰
许晨
王治
刘立伟
陈蕾
王学勇
陈艳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201811318407.3A priority Critical patent/CN109473399B/zh
Publication of CN109473399A publication Critical patent/CN109473399A/zh
Priority to US16/577,578 priority patent/US11063069B2/en
Application granted granted Critical
Publication of CN109473399B publication Critical patent/CN109473399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种显示基板制备方法，属于激光退火技术领域，其可至少部分解决现有区域激光退火工艺复杂、耗时长、效率低的问题。本发明实施例的显示基板制备方法包括：在基底上形成非晶硅层；用激光经掩膜版照射显示区的至少部分区域，以使显示区的被照射区域中的非晶硅层对应晶体管有源层沟道区的位置经激光退火转变为多晶硅；以及，用激光照射边缘区的至少部分区域，以使边缘区的被照射区域中的全部非晶硅层转变为多晶硅；沟道区为晶体管导通时用于使电流在源极和漏极间流动的区域；通过构图工艺用已部分转变为多晶硅的非晶硅层形成晶体管的有源层。

Description

显示基板制备方法
技术领域
本发明属于激光退火技术领域，具体涉及一种显示基板制备方法。
背景技术
低温多晶硅(LTPS)技术是指先形成非晶硅层，再通过激光退火(LA)将其转变(晶化)为多晶硅的技术。低温多晶硅具有较高的迁移率，故低温多晶硅晶体管(如薄膜晶体管)适用于有机发光二极管(OLED)等电流型发光器件，如用于有机发光二极管阵列基板中。
激光退火可通过线扫描的方式进行，从而让非晶硅层整体转变为多晶硅，但由于不同扫描线间存在间隙或重叠，故其得到的多晶硅均匀性不好。
或者，也可采用区域激光退火(MLA)，即用激光经掩膜版 (mask)对区域内的非晶硅层进行照射，通过设计掩膜版的开口，可仅让对应沟道区的非晶硅层受到照射而转变为多晶硅。但阵列基板包括显示区和边缘区，边缘区中设有栅极驱动电路(GOA) 等边缘电路，不同位置的边缘电路结构不同(即晶体管沟道区分布不同)，故区域激光退火需要频繁更换掩膜版以适应不同的电路结构，工艺复杂、耗时长、效率低。
发明内容
本发明至少部分解决现有的区域激光退火工艺复杂、耗时长、效率低的问题，提供一种既工艺简单又可保证多晶硅均匀性的显示基板制备方法。
本发明的一个方面提供一种显示基板制备方法，所述显示基板包括用于进行显示的显示区和设于显示区外的设有边缘电路的边缘区，所述显示区和边缘区中均设有晶体管，所述显示基板制备方法包括：
在基底上形成非晶硅层；
用激光经掩膜版照射显示区的至少部分区域，以使显示区的被照射区域中的非晶硅层对应晶体管有源层沟道区的位置经激光退火转变为多晶硅；以及，用激光照射边缘区的至少部分区域，以使边缘区的被照射区域中的全部非晶硅层转变为多晶硅；所述沟道区为晶体管导通时用于使电流在源极和漏极间流动的区域；
通过构图工艺用已部分转变为多晶硅的所述非晶硅层形成晶体管的有源层。
可选的，所述用激光经掩膜版照射显示区的至少部分区域包括：
用激光经掩膜版依次照射显示区中的多个第一子区，每个所述第一子区均对应多个晶体管有源层沟道区。
可选的，每个所述第一子区为矩形，其长度在1～1000mm，宽度在1～1000mm，且所述宽度小于或等于长度。
可选的，任意两相邻的所述第一子区间具有第一间隔区，所述第一间隔区位于用于设置晶体管沟道区的位置之间。
可选的，所述第一间隔区在与其相邻的两个第一子区的排列方向上的尺寸在0.001～10mm。
可选的，所述用激光照射边缘区的至少部分区域包括：
用激光依次照射边缘区中的多个第二子区，每个所述第二子区均对应多个晶体管有源层沟道区。
可选的，每个所述第二子区为矩形，其长度在0.001～1000mm，宽度在0.001～1000mm，且所述宽度小于或等于长度。
可选的，任意两相邻的所述第二子区间具有第二间隔区，所述第二间隔区位于用于设置晶体管沟道区的位置之间。
可选的，所述第二间隔区在与其相邻的两个第二子区的排列方向上的尺寸在0.001～10mm。
可选的，任意两相邻的所述第二子区具有第一重叠区，在该两相邻第二子区的排列方向上，所述第一重叠区的尺寸小于或等于第二子区的尺寸的50％，所述第一重叠区位于用于设置晶体管沟道区的位置之间。
可选的，任意两相邻的所述第二子区具有第二重叠区，在该两相邻第二子区的排列方向上，所述第二重叠区的尺寸大于第二子区的尺寸的50％。
可选的，所述显示基板为阵列基板。
可选的，所述边缘电路包括栅极驱动电路。
附图说明
图1为本发明实施例的一种显示基板在激光照射前的结构示意图；
图2为本发明实施例的一种显示基板的激光照射区域的位置示意图；
图3为本发明实施例的一种显示基板经激光照射后的结构示意图；
图4为本发明实施例的一种显示基板制备方法中第二子区的位置关系示意图；
图5为本发明实施例的另种显示基板制备方法中第二子区的位置关系示意图；
图6为本发明实施例的再一种显示基板制备方法中第二子区的位置关系示意图；
其中，附图标记为：1、显示区；2、边缘区；311、第一子区； 312、第一间隔区；321、第二子区；322、第二间隔区；323、第一重叠区；324、第二重叠区；5、多晶硅；9、沟道区。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
可以理解的是，此处描述的具体实施例和附图仅仅用于解释本发明，而非对本发明的限定。
可以理解的是，在不冲突的情况下，本发明中的各实施例及实施例中的各特征可相互组合。
可以理解的是，为便于描述，本发明的附图中仅示出了与本发明相关的部分，而与本发明无关的部分未在附图中示出。
名词解释
在本申请中，如无特殊说明，以下技术词语应按照下述的解释理解：
“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步。
参照图1至图6，本发明实施例提供一种显示基板制备方法，其中显示基板包括用于进行显示的显示区1和设于显示区1外的设有边缘电路的边缘区2,显示区1和边缘区2中均设有晶体管。
参照图1，本实施例提供的方法制备的显示基板具有显示区 1，显示区1中设有用于驱动像素进行显示的像素电路；而在显示区1外则设有边缘区2，边缘区2不进行显示，而设有用于辅助显示的边缘电路。在显示区1和边缘区2中，均设有多个用于组成电路的晶体管(如薄膜晶体管)，故自然也有设有晶体管的有源层的沟道区9，其中沟道区9是指晶体管导通时用于使电流在源极和漏极间流动的区域。
可选的，显示基板为阵列基板。进一步的，边缘电路包括栅极驱动电路。
也就是说，显示基板优选为设有晶体管阵列(array)的阵列基板；相应的，此时边缘电路可为用于直接给栅线提供驱动信号的栅极驱动电路(GOA)。当然，以上显示基板和边缘电路也可为其它类型，只要其显示区1和边缘区2中均设有晶体管即可。
而显示基板制备方法包括：
S01、在基底上形成非晶硅层。
S02、用激光经掩膜版照射显示区1的至少部分区域，以使显示区1的被照射区域中的非晶硅层对应晶体管有源层沟道区9的位置经激光退火转变为多晶硅5；以及，用激光照射边缘区2的至少部分区域，以使边缘区2的被照射区域中的全部非晶硅层转变为多晶硅5。沟道区9为晶体管导通时用于使电流在源极和漏极间流动的区域。
S03、通过构图工艺用已部分转变为多晶硅5的非晶硅层形成晶体管的有源层。
本发明实施例的显示基板制备方法中，先形成非晶硅层，之后通过激光退火将非晶硅层的一部分转变(晶化)为多晶硅5。其中，对显示区1的激光照射是通过开口对应沟道区9的掩膜版进行，而对边缘区2的激光照射则不使用掩膜版或使用大开口的掩膜版(即掩膜版的开口不与沟道区9直接对应，故可一个掩膜版可用于多种不同电路)。由此，参照图3，在激光照射(激光退火) 完成后，显示基板的显示区1的非晶硅层中，仅对应沟道区9的位置转变为多晶硅5；而在边缘区2的非晶硅层中，则是所有被照射的区域均转变为多晶硅5，即不属于沟道区9的非晶硅层也有至少一部分转变为多晶硅5。
当然，应当理解，在以上S02步骤中，对显示区1和边缘区 2进行照射的工艺没有必然的前后顺序，二者中的任意一者均可先进行，也均可后进行，或者也可二者交替进行等。
而在得到已部分转变的非晶硅层后，则对其进行构图(光刻)，去除其对应晶体管有源层之外的部分，从而利用被转变的多晶硅5 形成晶体管的有源层，当然此时有源层中的沟道区9已全部转变为多晶硅5。
当然，应当理解，在显示基板制备方法中，还可包括形成缓冲层、遮光层、栅极、栅线、栅绝缘层、源漏极、数据线、显示结构等其它结构的步骤，在此不再详细描述。
在本发明实施例的显示基板制备方法中，对显示区1的激光照射是通过开口与沟道区9对应的掩膜版进行的，故显示区1的非晶硅层仅有对应沟道区9的位置转变为多晶硅5，因此其是区域激光退火(MLA)，所得多晶硅5的均匀性好；而由于显示区1 中的结构具有高度的重复性，故其进行区域激光退火也不必更换掩膜版，工艺简单。而边缘区2进行激光照射时则不采用掩膜版或采用大开口掩膜版(即适用于不同电路的掩膜版)，故其也不存在更换掩膜版的问题，同样工艺简单、耗时短、效率高。
可选的，以上用激光经掩膜版照射显示区1的至少部分区域包括：
用激光经掩膜版依次照射显示区1中的多个第一子区311，每个第一子区311均对应多个晶体管有源层沟道区9。
出于激光功率等的限制，区域激光退火一次照射的区域(即一个shot)是有限的，无法填满整个显示区1，因此可参照图2，进行多次照射(当然都要经过掩膜版)，每次照射显示区1的一个区域(第一子区311)，对该第一子区311内的多个沟道区9 进行激光退火，而通过对多个第一子区311的依次照射，即可最终完整对整个显示区1的激光退火。
可选的，每个第一子区311为矩形，其长度在1～1000mm，宽度在1～1000mm，且宽度小于或等于长度。可选的，任意两相邻的第一子区311间具有第一间隔区312，第一间隔区312位于用于设置晶体管沟道区的位置之间。可选的，第一间隔区312在与其相邻的两个第一子区311的排列方向上的尺寸在0.001～10mm。
参照图2，出于简便的考虑，以上每次照射的第一子区311 可为特定尺寸的矩形。其中，为保证激光退火的均匀性，各相邻第一子区311间可设置第一间隔区312，由于第一间隔区312未经照射，故保持非晶硅状态，因此应当将各第一间隔区312设置在没有晶体管有源区的区域(如各行、列像素之间的间隙区)。而以上第一间隔区312的宽度(即与其相邻的两个第一子区311间的距离)应当在以上范围内，以保证其既不会因过宽而影响晶体管排布，又不会因过窄而导致第一子区311发生重叠。
可选的，以上用激光照射边缘区2的至少部分区域具体包括：
用激光依次照射边缘区2中的多个第二子区321，每个第二子区321均对应多个晶体管有源层沟道区9。
本发明实施例中，对边缘区2的照射可采用线扫描的方式进行。但为了提高激光退火的均匀性，也可每次对一个第二子区321 进行照射(第二子区321对应多个沟道区9)，使该第二子区321 中的非晶硅层全部转变为多晶硅5，而通过对多个第二子区321 的依次照射，即可完整对缘区2的激光退火。
其中，为保证照射区边缘的整齐，本照射过程中也可使用掩膜版，但该掩膜版的每个开口应当足够大而对应一个第二子区321 (即对应多个沟道区9)。此时掩膜版的每个开口对应多个沟道区 9，而不与沟道区9直接对应，因此即使是对不同的电路，也可采用同样的掩膜版，而不必更换。
可选的，每个第二子区321为矩形，其长度在0.001～1000mm，宽度在0.001～1000mm，且宽度小于或等于长度。
参照图2，以上第二子区321也可为矩形，且其尺寸优选在以上范围内。
可选的，作为本实施例的一种方式，任意两相邻的第二子区 321间具有第二间隔区322，第二间隔区322位于用于设置晶体管沟道区的位置之间。可选的，第二间隔区322在与其相邻的两个第二子区321的排列方向上的尺寸在0.001～10mm。
参照图4，相邻的第二子区321间也可存在微小的间隔(即第二间隔区322)。当然，这样第二间隔区322的非晶硅层并未转变为多晶硅，且第二子区321中与第二间隔区322最接近的数十微米区域内的非晶硅层的晶化也可能不均匀(因热量分布导致)，故需要设计边缘电路(如栅极驱动电路)，保证在这些区域没有晶体管沟道区的存在；因此，以上第二间隔区322的宽度尺寸(即相邻第二子区321间的距离)应在以上范围，保证边缘电路设计的合理性。
可选的，作为本实施例的另一种方式，任意两相邻的第二子区321具有第一重叠区323，在该两相邻第二子区321的排列方向上，第一重叠区323的尺寸小于或等于第二子区321的尺寸的 50％，第一重叠区323位于用于设置晶体管沟道区的位置之间。
参照图5，相邻的第二子区321间也可存在微小的重叠(即第一重叠区323，该小于或等于第二子区321的“一半”)，当然，这样该第一重叠区323的非晶硅层经过两次照射，与第二子区321 的其余位置的非晶硅层的晶化情况不同，故在第一重叠区323处同样不应设置晶体管沟道区。
可选的，作为本实施例的另一种方式，任意两相邻的第二子区321具有第二重叠区324，在该两相邻第二子区321的排列方向上，第二重叠区324的尺寸大于第二子区321的尺寸的50％。
参照图6，相邻的第二子区321间也可存在很大的重叠(即第二重叠区324，该重叠超过第二子区321的“一半”)，这样，实际上每个第二子区321都与多个其它第二子区321重叠，且其中的大部分区域都经过多次照射。而通过设置每次照射的参数(如功率、时间等)，可使非晶硅层在经过多次照射后转变为合适的多晶硅5，即其类似于准分子激光退火(ELA)。当采用本方案时，第二子区321的各位置基本都经过同样次数的照射，故其不存在晶化不均匀的位置，各位置均可设置晶体管。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (12)

1.一种显示基板制备方法，所述显示基板包括用于进行显示的显示区和设于显示区外的设有边缘电路的边缘区，所述显示区和边缘区中均设有晶体管，其特征在于，所述显示基板制备方法包括：
在基底上形成非晶硅层；
用区域激光退火的激光经掩膜版照射显示区的至少部分区域，以使显示区的被照射区域中的非晶硅层仅对应晶体管有源层沟道区的位置经激光退火转变为多晶硅；以及，用激光照射边缘区的至少部分区域，以使边缘区的被照射区域中的全部非晶硅层转变为多晶硅；所述沟道区为晶体管导通时用于使电流在源极和漏极间流动的区域；
通过构图工艺用已部分转变为多晶硅的所述非晶硅层形成晶体管的有源层；
所述用区域激光退火的激光经掩膜版照射显示区的至少部分区域包括：
用区域激光退火的激光经掩膜版依次照射显示区中的多个第一子区，每个所述第一子区均对应多个晶体管有源层沟道区。
2.根据权利要求1所述的显示基板制备方法，其特征在于，
每个所述第一子区为矩形，其长度在1～1000mm，宽度在1～1000mm，且所述宽度小于或等于长度。
3.根据权利要求2所述的显示基板制备方法，其特征在于，
任意两相邻的所述第一子区间具有第一间隔区，所述第一间隔区位于用于设置晶体管沟道区的位置之间。
4.根据权利要求3所述的显示基板制备方法，其特征在于，
所述第一间隔区在与其相邻的两个第一子区的排列方向上的尺寸在0.001～10mm。
5.根据权利要求1所述的显示基板制备方法，其特征在于，所述用激光照射边缘区的至少部分区域包括：
用激光依次照射边缘区中的多个第二子区，每个所述第二子区均对应多个晶体管有源层沟道区。
6.根据权利要求5所述的显示基板制备方法，其特征在于，
每个所述第二子区为矩形，其长度在0.001～1000mm，宽度在0.001～1000mm，且所述宽度小于或等于长度。
7.根据权利要求6所述的显示基板制备方法，其特征在于，
任意两相邻的所述第二子区间具有第二间隔区，所述第二间隔区位于用于设置晶体管沟道区的位置之间。
8.根据权利要求7所述的显示基板制备方法，其特征在于，
所述第二间隔区在与其相邻的两个第二子区的排列方向上的尺寸在0.001～10mm。
9.根据权利要求6所述的显示基板制备方法，其特征在于，
任意两相邻的所述第二子区具有第一重叠区，在该两相邻第二子区的排列方向上，所述第一重叠区的尺寸小于或等于第二子区的尺寸的50％，所述第一重叠区位于用于设置晶体管沟道区的位置之间。
10.根据权利要求6所述的显示基板制备方法，其特征在于，
任意两相邻的所述第二子区具有第二重叠区，在该两相邻第二子区的排列方向上，所述第二重叠区的尺寸大于第二子区的尺寸的50％。
11.根据权利要求1所述的显示基板制备方法，其特征在于，
所述显示基板为阵列基板。
12.根据权利要求11所述的显示基板制备方法，其特征在于，
所述边缘电路包括栅极驱动电路。
CN201811318407.3A 2018-11-07 2018-11-07 显示基板制备方法 Active CN109473399B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201811318407.3A CN109473399B (zh) 2018-11-07 2018-11-07 显示基板制备方法
US16/577,578 US11063069B2 (en) 2018-11-07 2019-09-20 Method for manufacturing display substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811318407.3A CN109473399B (zh) 2018-11-07 2018-11-07 显示基板制备方法

Publications (2)

Publication Number Publication Date
CN109473399A CN109473399A (zh) 2019-03-15
CN109473399B true CN109473399B (zh) 2020-12-01

Family

ID=65672021

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811318407.3A Active CN109473399B (zh) 2018-11-07 2018-11-07 显示基板制备方法

Country Status (2)

Country Link
US (1) US11063069B2 (zh)
CN (1) CN109473399B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110071125A (zh) * 2019-05-05 2019-07-30 京东方科技集团股份有限公司 Tft背板及其制备方法、oled显示面板

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752814A (en) * 1984-03-12 1988-06-21 Xerox Corporation High voltage thin film transistor
JPS6190188A (ja) * 1984-10-09 1986-05-08 セイコーインスツルメンツ株式会社 薄膜表示装置
US6504175B1 (en) * 1998-04-28 2003-01-07 Xerox Corporation Hybrid polycrystalline and amorphous silicon structures on a shared substrate
KR102207916B1 (ko) * 2013-10-17 2021-01-27 삼성디스플레이 주식회사 박막트랜지스터 어레이 기판, 유기 발광 표시 장치 및 박막트랜지스터 어레이 기판의 제조 방법
WO2016170571A1 (ja) * 2015-04-20 2016-10-27 堺ディスプレイプロダクト株式会社 薄膜トランジスタの製造方法、薄膜トランジスタ及び表示パネル
CN105097453B (zh) 2015-08-14 2018-10-19 京东方科技集团股份有限公司 低温多晶硅薄膜、薄膜晶体管及各自制备方法、显示装置
CN105870135A (zh) * 2016-05-19 2016-08-17 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN109427976B (zh) * 2017-08-31 2021-04-23 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN108346562A (zh) * 2018-03-12 2018-07-31 深圳市华星光电技术有限公司 低温多晶硅、薄膜晶体管及阵列基板的制作方法

Also Published As

Publication number Publication date
US11063069B2 (en) 2021-07-13
CN109473399A (zh) 2019-03-15
US20200144311A1 (en) 2020-05-07

Similar Documents

Publication Publication Date Title
US7199397B2 (en) AMOLED circuit layout
CN108010920B (zh) 一种显示面板、显示面板的制作方法及显示装置
US5477073A (en) Thin film semiconductor device including a driver and a matrix circuit
KR100572519B1 (ko) 레이저 결정화 공정용 마스크 및 상기 마스크를 이용한레이저 결정화 공정
KR101432716B1 (ko) 박막 트랜지스터, 박막 트랜지스터를 포함하는 표시 장치및 그 제조 방법
US7501211B2 (en) Laser mask and crystallization method using the same
KR100997971B1 (ko) 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법
JP2007183656A (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
US7291862B2 (en) Thin film transistor substrate and production method thereof
CN109473399B (zh) 显示基板制备方法
US9318509B2 (en) Array substrate and method for manufacturing the same, display panel
CN110998795A (zh) 激光照射装置、薄膜晶体管的制造方法及投影掩模
US10026623B2 (en) Thin film transistor substrate, display panel, and laser annealing method
US11532643B2 (en) Array substrate, manufacturing method thereof, display panel
US7879511B2 (en) Sequential lateral solidification mask
CN110416286B (zh) 一种显示面板、其制作方法及显示装置
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR101054339B1 (ko) 다결정용 마스크 및 이를 이용한 규소 결정화 방법
WO2018155455A1 (ja) レーザ照射装置、薄膜トランジスタの製造方法、プログラムおよび投影マスク
KR100678737B1 (ko) 다결정실리콘 박막트랜지스터 어레이 기판 제조방법
JP2003209118A6 (ja) アクティブマトリックス有機電界発光ディスプレイ装置及びその製造方法
JPH0566422A (ja) 液晶表示装置の製造方法及びセンサの製造方法
KR20060016421A (ko) 순차적 측면 고상화용 마스크와 이를 이용한박막트랜지스터의 제조방법
JPH11298005A (ja) 薄膜トランジスタ及び液晶表示装置の製造方法
CN111033693A (zh) 激光照射装置、薄膜晶体管的制造方法、程序及投影掩模

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant