CN110071125A - Tft背板及其制备方法、oled显示面板 - Google Patents

Tft背板及其制备方法、oled显示面板 Download PDF

Info

Publication number
CN110071125A
CN110071125A CN201910368484.8A CN201910368484A CN110071125A CN 110071125 A CN110071125 A CN 110071125A CN 201910368484 A CN201910368484 A CN 201910368484A CN 110071125 A CN110071125 A CN 110071125A
Authority
CN
China
Prior art keywords
active layer
electrode
transistor
layer pattern
driving transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910368484.8A
Other languages
English (en)
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Technology Development Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201910368484.8A priority Critical patent/CN110071125A/zh
Publication of CN110071125A publication Critical patent/CN110071125A/zh
Priority to PCT/CN2020/087268 priority patent/WO2020224474A1/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明实施例提供一种TFT背板及其制备方法、OLED显示面板，涉及显示技术领域，可提升显示质量并简化生产工艺。一种TFT背板，每个亚像素中的像素驱动电路包括开关晶体管和驱动晶体管；所述开关晶体管具有第一有源层图案，所述第一有源层图案包括第一多晶硅沟道区和位于所述第一多晶硅沟道区两侧的非晶硅接触区，所述开关晶体管的源极和漏极分别与所述非晶硅接触区连接；所述驱动晶体管具有第二有源层图案，所述第二有源层图案由多晶硅材料构成；所述第二有源层图案与所述第一有源层图案同层设置。

Description

TFT背板及其制备方法、OLED显示面板
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT背板及其制备方法、OLED显示面板。
背景技术
有机电致发光二极管(Organic Light-Emitting Diode，OLED)显示装置具有薄、轻、宽视角、主动发光、发光颜色连续可调、成本低、响应速度快、能耗小、驱动电压低、工作温度范围宽、生产工艺简单、发光效率高等优点，而成为当下显示产品追求采用的热点。
发明内容
本发明的实施例提供一种TFT背板及其制备方法、OLED显示面板，可提升显示质量，并简化生产工艺。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种TFT背板，每个亚像素中的像素驱动电路包括开关晶体管和驱动晶体管；所述开关晶体管具有第一有源层图案，所述第一有源层图案包括第一多晶硅沟道区和位于所述第一多晶硅沟道区两侧的非晶硅接触区，所述开关晶体管的源极和漏极分别与所述非晶硅接触区连接；所述驱动晶体管具有第二有源层图案，所述第二有源层图案由多晶硅材料构成；所述第二有源层图案与所述第一有源层图案同层设置。
可选的，上述的TFT背板还包括位于每个亚像素中的阳极，所述阳极与所述驱动晶体管连接。
可选的，所述像素驱动电路还包括存储电容，所述存储电容包括第一电极和第二电极；所述第一电极与所述驱动晶体管的源极和漏极同层设置，且与所述驱动晶体管的源极电连接，其中，所述驱动晶体管的漏极与阳极电连接；所述第二电极与所述驱动晶体管的栅极同层设置且电连接。
在此基础上，可选的，所述开关晶体管的个数为一个；所述开关晶体管和所述驱动晶体管均为顶栅型薄膜晶体管，或者，均为底栅型薄膜晶体管。
可选的，所述开关晶体管的栅极、所述驱动晶体管的栅极同层设置；所述开关晶体管的源极和漏极、所述驱动晶体管的源极和漏极同层设置；所述开关晶体管的栅极与栅线同层设置且电连接；所述开关晶体管的源极与数据线同层设置且电连接；所述驱动晶体管的源极与电源线同层设置且电连接。
可选的，在所述TFT背板包括存储电容的情况下，所述存储电容的第二电极与所述驱动晶体管的栅极为一体结构，所述第二电极通过第一过孔与所述开关晶体管的漏极电连接。
可选的，在所述TFT背板包括存储电容的情况下，所述存储电容的第一电极与所述电源线和所述驱动晶体管的源极为一体结构。
可选的，所述非晶硅接触区的导电性大于所述第一多晶硅沟道区的导电性；所述第二有源层图案包括多晶硅接触区和第二多晶硅沟道区；所述驱动晶体管的源极和漏极分别与所述多晶硅接触区的位于所述第二多晶硅沟道区相对两侧的部分接触；所述多晶硅接触区的导电性大于所述第二多晶硅沟道区的导电性。
可选的，所述阳极通过贯穿钝化层和平坦层上的第二过孔与所述驱动晶体管的漏极接触；所述平坦层设置于所述钝化层远离所述驱动晶体管的一侧。
第二方面，提供一种OLED显示面板，包括上述的TFT背板、设置于所述TFT背板的每个亚像素中且主要由阳极、阴极以及位于二者之间构成的OLED器件。
第三方面，提供一种TFT背板的制备方法，包括：在衬底上每个亚像素所在区域形成开关晶体管和驱动晶体管；所述开关晶体管具有第一有源层图案；所述驱动晶体管具有第二有源层图案；形成所述第一有源层图案和所述第二有源层图案，包括：通过构图工艺，在待形成所述第一有源层图案和所述第二有源层图案的区域同步形成第一非晶硅图案和第二非晶硅图案；将掩模板置于形成有所述第一非晶硅图案和所述第二非晶硅图案的所述衬底上方；所述掩模板包括第一开口和第二开口；所述第一开口与所述第一非晶硅图案一一对应，且所述第一开口在所述衬底上的正投影位于所述第一非晶硅图案的正投影的中间；所述第二开口与所述第二非晶硅图案一一对应，且所述第二开口在所述衬底上的正投影完全覆盖所述第二非晶硅图案的正投影；对被所述第一开口露出的所述第一非晶硅图案的部分进行处理，使其材料转化为多晶硅材料，得到包括第一多晶硅沟道区和位于所述第一多晶硅沟道区两侧的非晶硅接触区的所述第一有源层图案；对被所述第二开口露出的所述第二非晶硅图案进行处理，使其材料转化为多晶硅材料，得到材料为多晶硅材料的所述第二有源层图案；其中，所述开关晶体管的源极和漏极分别与所述非晶硅接触区连接。
可选的，所述TFT背板的制备方法还包括：形成存储电容；所述存储电容包括第一电极和第二电极；所述第一电极与所述驱动晶体管的源极和漏极同步形成，且所述第一电极与所述驱动晶体管的源极电连接，其中，所述驱动晶体管的漏极与阳极电连接；所述第二电极与所述驱动晶体管的栅极同步形成且电连接。
可选的，所述开关晶体管的个数为一个；所述开关晶体管和所述驱动晶体管均为顶栅型薄膜晶体管，或者，均为底栅型薄膜晶体管。
可选的，在所述开关晶体管和所述驱动晶体管均为顶栅型薄膜晶体管的情况下，形成所述开关晶体管、所述驱动晶体管和存储电容，包括：在所述衬底的一侧同步形成所述第一有源层图案和所述第二有源层图案；在所述第一有源层图案和所述第二有源层图案远离所述衬底的一侧形成光阻层，所述光阻层露出所述第一有源层图案中用于与待形成的所述开关晶体管的源极和漏极接触的非晶硅接触区，并露出所述第二有源层图案中用于与待形成的所述驱动晶体管源极和漏极接触的多晶硅接触区；以所述光阻层为阻挡，对所述第一有源层图案的所述非晶硅接触区和所述第二有源层图案的所述多晶硅接触区进行离子注入；并在离子注入完成后，去除所述光阻层；形成栅极绝缘层；在所述栅极绝缘层远离所述衬底的一侧同步形成位于所述第一有源层图案上方的所述开关晶体管的栅极、位于所述第二有源层图案上方的所述驱动晶体管的栅极；所述驱动晶体管的栅极与所述存储电容的第二电极为一体结构；在所述开关晶体管的栅极、所述驱动晶体管的栅极和所述第二电极远离所述衬底的一侧形成层间绝缘层；在所述层间绝缘层远离所述衬底的一侧同步形成所述开关晶体管的源极和漏极、所述驱动晶体管的源极和漏极；所述存储电容的第一电极与所述驱动晶体管的源极为一体结构；所述开关晶体管的源极和漏极分别通过贯穿所述层间绝缘层和所述栅极绝缘层的第三过孔，与所述第一有源层图案的所述非晶硅接触区接触；所述驱动晶体管的源极和漏极分别通过贯穿所述层间绝缘层和所述栅极绝缘层的第四过孔，与所述第二有源层图案的所述多晶硅接触区接触；并且，所述开关晶体管的漏极通过贯穿所述层间绝缘层的第一过孔与所述第二电极接触。
可选的，在所述开关晶体管和所述驱动晶体管均为底栅型薄膜晶体管的情况下，形成所述开关晶体管、所述驱动晶体管和存储电容，包括：在所述衬底的一侧同步形成所述开关晶体管的栅极、所述驱动晶体管的栅极以及存储电容的第二电极；所述驱动晶体管的栅极与所述第二电极为一体结构；在所述开关晶体管的栅极、所述驱动晶体管的栅极以及所述第二电极远离所述衬底的一侧形成栅极绝缘层；在所述栅极绝缘层远离所述衬底的一侧形成位于所述开关晶体管的栅极上方的所述第一有源层图案、位于所述驱动晶体管的栅极上方的所述第二有源层图案；在所述第一有源层图案和所述第二有源层图案远离所述衬底的一侧形成光阻层，所述光阻层露出所述第一有源层图案中用于与待形成的所述开关晶体管的源极和漏极接触的非晶硅接触区，并露出所述第二有源层图案中用于与待形成的所述驱动晶体管的源极和漏极接触的多晶硅接触区；以所述光阻层为阻挡，对所述第一有源层图案的所述非晶硅接触区和所述第二有源层图案的所述多晶硅接触区进行离子注入；并在离子注入完成后，去除所述光阻层；在所述第一有源层图案、所述第二有源层图案远离所述衬底的一侧同步形成所述开关晶体管的源极和漏极、所述驱动晶体管的源极和漏极、以及所述存储电容的第一电极；所述第一电极与所述驱动晶体管的源极为一体结构；所述开关晶体管的源极和漏极分别与所述第一有源层图案的所述非晶硅接触区接触；所述驱动晶体管的源极和漏极分别与所述第二有源层图案的所述多晶硅接触区接触；并且，所述开关晶体管的漏极通过贯穿所述栅极绝缘层的第一过孔与所述第二电极接触。
可选的，上述的TFT背板的制备方法还包括：在所述开关晶体管和所述驱动晶体管远离所述衬底一侧依次形成钝化层、平坦层；所述钝化层和所述平坦层上设置有第二过孔，第二过孔在每个亚像素中露出所述驱动晶体管的漏极的部分区域；在所述平坦层远离所述衬底一侧形成位于每个亚像素中的阳极，所述阳极通过贯穿钝化层和平坦层上的第二过孔与所述驱动晶体管的漏极接触。
本发明实施例提供一种TFT背板及其制备方法、OLED显示面板，开关晶体管的第一有源层图案中的非晶硅接触区的材料采用非晶硅材料，可以减小开关晶体管的漏电流。驱动晶体管的第二有源层图案的材料采用多晶硅材料，可以提供较大的电流，从而提高了显示质量。并且，第一有源层图案中的非晶硅接触区和第一多晶硅沟道区以及第二有源层图案均同层设置，且第一多晶硅沟道区与第二有源层图案同为多晶硅材料，在形成时，可以在一次图案化进行同步晶化得到，从而简化了制备工艺。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种OLED显示面板的俯视示意图；
图2为本发明实施例提供的一种OLED显示面板中亚像素内的结构示意图；
图3为本发明实施例提供的一种TFT背板的俯视示意图；
图4为图3的TFT背板沿B-B’方向的剖视示意图；
图5为本发明实施例提供的另一种TFT背板的俯视示意图；
图6为图5的TFT背板沿D-D’方向的剖视示意图；
图7为本发明实施例提供的一种像素驱动电路的示意图；
图8为本发明实施例提供的一种TFT背板的制备方法的流程示意图；
图9为本发明实施例提供的一种制备第一有源层图案和第二有源层图案的流程示意图；
图10为本发明实施例提供的一种制备第一有源层图案和第二有源层图案的过程示意图；
图11为本发明实施例提供的另一种TFT背板的制备方法的流程示意图；
图12为本发明实施例提供的又一种TFT背板的制备方法的流程示意图；
图13为本发明实施例提供的一种TFT背板的制备过程示意图；
图14为本发明实施例提供的又一种TFT背板的制备方法的流程示意图；
图15为本发明实施例提供的另一种TFT背板的制备过程示意图；
图16为本发明实施例提供的又一种TFT背板的制备方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种显示装置，包括OLED显示面板。如图1所示，OLED显示面板包括显示区(active area，简称AA区)和周边区S，周边区S例如围绕AA区一圈设置。上述AA区中包括多种颜色的亚像素(sub pixel)P。该多种颜色的亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
为了方便说明，本申请中上述多个亚像素P是以矩阵形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素P称为同一行亚像素，同一行亚像素可以与一根栅线连接。沿竖直方向Y排列成一排的亚像素P称为同一列亚像素，同一列亚像素可以与一根数据线连接。
OLED显示面板可以包括TFT背板，该TFT背板在每个亚像素中均设置相同结构的像素驱动电路。此外，该OLED显示面板还包括设置在TFT背板上，且位于每个亚像素中的OLED器件。
即，如图2所示，在OLED显示面板的每个亚像素P中，均包括像素驱动电路和OLED器件。OLED器件包括阴极和阳极，以及位于阴极和阳极之间的发光功能层。其中，发光功能层例如可以包括有机发光层、位于有机发光层和阳极之间的空穴传输层、位于有机发光层和阴极之间的电子传输层。当然，根据需要在一些实施例中，还可以在空穴传输层和阳极之间设置空穴注入层，可以在电子传输层和阴极之间设置电子注入层。
如图3至图6所示，本发明实施例提供一种TFT背板，每个亚像素中的像素驱动电路包括开关晶体管10和驱动晶体管20。
开关晶体管10具有第一有源层图案12，第一有源层图案12包括第一多晶硅沟道区122和位于第一多晶硅沟道区122两侧的非晶硅接触区121，开关晶体管10的源极13和漏极14分别与非晶硅接触区121连接；驱动晶体管20具有第二有源层图案22，第二有源层图案22由多晶硅材料构成；第二有源层图案22与第一有源层图案12同层设置。
本领域技术人员明白，第一多晶硅沟道区122位于开关晶体管10的源极13和漏极14之间。
对于开关晶体管10的非晶硅接触区121而言，示例的，非晶硅接触区121可以包括源极区和漏极区，非晶硅接触区121的源极区和漏极区分别位于第一多晶硅沟道区122的相对两侧，开关晶体管10的源极13与非晶硅接触区121的源极区接触，开关晶体管10的漏极14与非晶硅接触区121的漏极区接触。
与上述开关晶体管10类似，驱动晶体管20的第二有源层图案22也可包括多晶硅接触区和第二多晶硅沟道区。
其中，第二多晶硅沟道区位于驱动晶体管20的源极23和漏极24之间。多晶硅接触区也可以包括源极区和漏极区，该多晶硅接触区的源极区和漏极区分别位于第二多晶硅沟道区的相对两侧，驱动晶体管20的源极23与多晶硅接触区的源极区接触，驱动晶体管20的漏极24与多晶硅接触区的漏极区接触。
需要说明的是，上述第二有源层图案22与第一有源层图案12同层设置，即，在工艺制备时，第二有源层图案22与第一有源层图案12同步形成。
此外，本发明实施例不对开关晶体管10的个数进行限定。示例的，如图3至图6所示，开关晶体管10的个数为1个。
相对于TFT背板中的开关晶体管10的第一有源层图案12的材料和驱动晶体管20的第二有源层图案22的材料均采用多晶硅材料。在此情况下，虽然具有迁移率提高，提供较大的电流的优点，但却存在较大的漏电流，当其应用于显示装置时，会对显示质量产生不良的影响。
而本发明实施例提供的TFT背板中，开关晶体管10的第一有源层图案12中的非晶硅接触区121的材料采用非晶硅材料，可以减小开关晶体管10的漏电流。驱动晶体管20的第二有源层图案22的材料采用多晶硅材料，可以提供较大的电流，从而提高了显示质量。并且，第一有源层图案12中的非晶硅接触区121和第一多晶硅沟道区122以及第二有源层图案22均同层设置，且第一多晶硅沟道区122与第二有源层图案22同为多晶硅材料，在形成时，可以在一次图案化进行同步晶化得到，从而简化了制备工艺。
此外，相对于将驱动晶体管的第二有源层图案的材料设置为采用多晶硅材料，开关晶体管的第一有源层图案材料设置为采用氧化物材料。该方案虽然能避免较大漏电流的问题，但在制备第一有源层图案和第二有源层图案过程中，至少需要沉积两次，工艺复杂。而如上述所述，本发明实施例提供的TFT背板中，由于开关晶体管10的第一有源层图案12和用于驱动晶体管20的第二有源层图案22同步制作形成，从而可以简化制备工艺。
可选的，如图3至图6所示，TFT背板还包括位于每个亚像素中的阳极40，阳极40与驱动晶体管20连接。
示例的，阳极40的材料可以采用氧化铟锡(ITO)。
可选的，如图3至图6所示，像素驱动电路还包括存储电容50，存储电容50包括第一电极51和第二电极52；第一电极51与驱动晶体管20的源极23和漏极24同层设置，且与驱动晶体管20的源极23电连接，其中，驱动晶体管20的漏极24与阳极40电连接；第二电极52与驱动晶体管20的栅极21同层设置且电连接。
第一电极51与驱动晶体管20的源极23和漏极24同层设置，即在工艺上，第一电极51与驱动晶体管20的源极23和漏极24可同步形成。同理，第二电极52与驱动晶体管20的栅极21同层设置，即，第二电极52与驱动晶体管20的栅极21可同步形成。基于此，本发明所指的同层设置，在工艺上均是同步形成。
由于驱动晶体管20可以提供较大的电流，且开关晶体管10具有较小的漏电流，从而能够保证存储电容50的电压稳定。
在此基础上，可选的，开关晶体管10的个数为一个。开关晶体管10和驱动晶体管20均为顶栅型薄膜晶体管(如图5-图6所示)，或者，均为底栅型薄膜晶体管(如图3-图4所示)。
在像素驱动电路还包括一个开关晶体管10、一个驱动晶体管20和一个存储电容50的情况下，该像素驱动电路称之为2T1C结构的像素驱动电路。
可选的，如图3至图6所示，开关晶体管10的栅极11、驱动晶体管20的栅极21同层设置；开关晶体管10的源极13和漏极14、驱动晶体管20的源极23和漏极24同层设置；开关晶体管10的栅极11与栅线1同层设置且电连接；开关晶体管10的源极13与数据线2同层设置且电连接；驱动晶体管20的源极23与电源线3同层设置且电连接。
其中，在开关晶体管10的栅极11与栅线1同层设置且电连接的情况下，可以理解的是，开关晶体管10的栅极11与栅线1为一体结构。在开关晶体管10的源极13与数据线2同层设置且电连接的情况下，可以理解的是，开关晶体管10的源极13与数据线2为一体结构。
可选的，开关晶体管10的源极13和漏极14、驱动晶体管20的源极23和漏极24以及数据线2和电源线3的材料均可以采用包括铜(Cu)或铝(Al)的金属单质。开关晶体管10的栅极11、驱动晶体管20的栅极21以及栅线1的材料可以选自铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)和钨(W)的金属单质以及这些金属单质构成的金属合金。
可选的，如图3和图5所示，在TFT背板包括存储电容50的情况下，存储电容50的第二电极52与驱动晶体管20的栅极21为一体结构，第二电极52通过第一过孔81与开关晶体管10的漏极14电连接。
基于此，像素驱动电路的等效电路图如图7所示。
在工艺上，第二电极52和驱动晶体管20的栅极21同步形成，并且无需通过过孔即可实现两者的连接，简化了制备过程。
可选的，如图3和图5所示，在TFT背板包括存储电容50的情况下，存储电容50的第一电极51与电源线3和驱动晶体管20的源极23为一体结构。
在工艺上，第一电极51与电源线3和驱动晶体管20的源极23同步形成，并且无需通过过孔便可实现驱动晶体管20的源极23与电源线3和第一电极51的连接，简化了制备过程。
可选的，如图4和图6所示，非晶硅接触区121的导电性大于第一多晶硅沟道区122的导电性。第二有源层图案22包括多晶硅接触区221和第二多晶硅沟道区222；驱动晶体管20的源极23和漏极24分别与多晶硅接触区221的位于第二多晶硅沟道区222相对两侧的部分接触；多晶硅接触区221的导电性大于第二多晶硅沟道区222的导电性。
在工艺上，对第一有源层图案12的非晶硅接触区121以及第二有源层图案22的多晶硅接触区221进行离子注入，直接形成高载流子浓度的第一有源层图案12和第二有源层图案22，减小了开关晶体管10的源极13和漏极14与非晶硅接触区121、开关晶体管10的源极13和漏极14与多晶硅接触区221的接触电阻，从而提高导电性。
示例的，离子可以为硼离子或磷离子。
可选的，如图4和图6所示，阳极40通过贯穿钝化层60和平坦层70上的第二过孔82与驱动晶体管20的漏极24接触；平坦层70设置于钝化层60远离驱动晶体管20一侧。
平坦层70和钝化层60均可以为单层或多层结构。示例的，钝化层60的材料可以为氮化硅或氧化硅。平坦层70的材料可以为有机树脂材料。
本发明实施例还提供一种TFT背板的制备方法，如图8所示，包括：
S10、参考图3-图6，在衬底30上每个亚像素所在区域形成开关晶体管10和驱动晶体管20；开关晶体管10具有第一有源层图案12；驱动晶体管20具有第二有源层图案22。
可以理解的是，开关晶体管10还包括栅极11、源极13以及漏极14。同样的，驱动晶体管20还包括栅极21、源极23以及漏极24。
需要说明的是，参考图3和图5，在形成开关晶体管10和驱动晶体管20的过程中，形成开关晶体管10的栅极11的同时，还同步形成与开关晶体管10的栅极11电连接的栅线1。形成开关晶体管10的源极13的同时，同步形成与开关晶体管10的源极13电连接的数据线2；在形成驱动晶体管20的源极23的同时，同步形成与驱动晶体管20的源极23电连接的电源线3。
示例的，开关晶体管10的源极13和漏极14、驱动晶体管20的源极23和二漏极24以及数据线2和电源线3的材料均可以采用包括铜(Cu)或铝(Al)的金属单质。开关晶体管10的栅极11、驱动晶体管20的栅极21以及栅线1的材料均可以选自铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)和钨(W)的金属单质以及这些金属单质构成的金属合金。
其中，形成第一有源层图案12和第二有源层图案22，如图9所示，包括：
S11、如图10所示，通过构图工艺，在待形成第一有源层图案12和第二有源层图案22的区域同步形成第一非晶硅图案112和第二非晶硅图案212。将掩模板90置于形成有第一非晶硅图案112和第二非晶硅图案212的衬底30上方；掩模板90包括第一开口91和第二开口92；第一开口91与第一非晶硅图案112一一对应，且第一开口91在衬底30上的正投影位于第一非晶硅图案91的正投影的中间；第二开口92与第二非晶硅图案212一一对应，且第二开口92在衬底30上的正投影完全覆盖第二非晶硅图案212的正投影。
可以理解的是，掩模板90的第二开口92在衬底30上的正投影面积大于等于第二非晶硅图案212的正投影面积。掩模板90的第一开口91在衬底30上的正投影面积小于第一非晶硅图案112的正投影面积。
示例的，构图工艺可以包括成膜、曝光、显影和刻蚀工艺。
S12、如图10所示，对被第一开口91露出的第一非晶硅图案112的部分进行处理，使其材料转化为多晶硅材料，得到包括第一多晶硅沟道区122和位于第一多晶硅沟道区122两侧的非晶硅接触区121的第一有源层图案12；对被第二开口92露出的第二非晶硅图案212进行处理，使其材料转化为多晶硅材料，得到材料为多晶硅材料的第二有源层图案22。
其中，参考图3-图6，开关晶体管10的源极13和漏极14分别与非晶硅接触区121连接。
示例的，可以采用激光照射，对第一非晶硅图案112被第一开口91露出的部分、以及第二非晶硅图案212被第二开口92露出的部分同步进行处理，使受到激光照射的非晶硅材料转化为多晶硅材料。从而同步得到包括非晶硅材料的第一有源层图案12的非晶硅接触区121、多晶硅材料的第一有源层图案12的第一多晶硅沟道区122、以及多晶硅材料的第二有源层图案22。
本发明实施例通过一次构图工艺，在待形成第一有源层图案12和第二有源层图案22的区域同步形成第一非晶硅图案112和第二非晶硅图案212，并使用一个掩模板，将非晶硅材料同步转化为多晶硅材料，得到包括非晶硅材料的第一有源层图案12的非晶硅接触区121、多晶硅材料的第一有源层图案12的第一多晶硅沟道区122、以及多晶硅材料的第二有源层图案22，工艺简单。并且，开关晶体管10的第一有源层图案12中的非晶硅接触区121的材料采用非晶硅材料，可以减小开关晶体管10的漏电流。驱动晶体管20的第二有源层图案22的材料采用多晶硅材料，可以提供较大的电流，从而提高了显示质量。
可选的，如图11所示，TFT背板的制备方法还包括：
S20、如图13和图15所示，形成存储电容50；存储电容50包括第一电极51和第二电极52；第一电极51与驱动晶体管20的源极23和漏极24同步形成，且第一电极51与驱动晶体管20的源极23电连接，其中，驱动晶体管20的漏极24与阳极40电连接；第二电极52与驱动晶体管20的栅极21同步形成且电连接。
可选的，开关晶体管10的个数为一个；开关晶体管10和驱动晶体管20均为顶栅型薄膜晶体管，或者，均为底栅型薄膜晶体管。
可选的，如图12所示，在开关晶体管10和驱动晶体管20均为顶栅型薄膜晶体管的情况下，形成开关晶体管10、驱动晶体管20和存储电容50，包括：
S30、如图13所示，在衬底30的一侧同步形成第一有源层图案12和第二有源层图案22；在第一有源层图案12和第二有源层图案22远离衬底30的一侧形成光阻层100，光阻层100露出第一有源层图案12中用于与待形成的开关晶体管10的源极13和漏极14接触的非晶硅接触区121，并露出第二有源层图案22中用于与待形成的驱动晶体管20的源极23和漏极24接触的多晶硅接触区221；以光阻层100为阻挡，对第一有源层图案12的非晶硅接触区121和第二有源层图案22的多晶硅接触区221进行离子注入；并在离子注入完成后，去除光阻层100。
示例的，离子可以为硼离子或磷离子。
对第一有源层图案12的非晶硅接触区121以及第二有源层图案22的多晶硅接触区221进行离子注入，直接形成高载流子浓度的第一有源层图案12和第二有源层图案22，减小了开关晶体管10的源极13和漏极14与非晶硅接触区121、驱动晶体管20的源极23和漏极24与多晶硅接触区221的接触电阻，从而提高导电性。
S31、如图13所示，形成栅极绝缘层110。
栅极绝缘层110可以为包括氮化硅或氧化硅的单层结构，也可以是包括氧化硅和氮化硅的多层结构。
S32、如图13所示，在栅极绝缘层110远离衬底30的一侧同步形成位于第一有源层图案12上方的开关晶体管10的栅极11、位于第二有源层图案22上方的驱动晶体管20的栅极21；参考图3和图5，驱动晶体管20的栅极21与存储电容50的第二电极52为一体结构。
驱动晶体管20的栅极21与第二电极52为一体结构，无需通过过孔，便可实现驱动晶体管20的栅极21和第二电极52的连接，简化了制备工艺。
S33、如图13所示，在开关晶体管10的栅极11、驱动晶体管20的栅极21和第二电极52远离衬底30的一侧形成层间绝缘层120。
层间绝缘层120可以为包括氮化硅或氧化硅的单层结构，也可以为包括氮化硅和氧化硅的多层结构。
S34、如图13所示，在层间绝缘层120远离衬底30的一侧同步形成开关晶体管10的源极13和漏极14、驱动晶体管20的源极23和漏极24；参考图3和图5，存储电容50的第一电极51与驱动晶体管20的源极23为一体结构；开关晶体管10的源极13和漏极14分别通过贯穿层间绝缘层120和栅极绝缘层110的第三过孔83，与第一有源层图案12的非晶硅接触区121接触；驱动晶体管20的源极23和漏极24分别通过贯穿层间绝缘层120和栅极绝缘层110的第四过孔84，与第二有源层图案22的多晶硅接触区221接触；并且，开关晶体管10的漏极13通过贯穿层间绝缘层120的第一过孔81与第二电极52接触。
第一电极51与驱动晶体管20的源极23为一体结构，无需通过过孔，便可实现第一电极51和驱动晶体管20的源极23的连接，简化了制备工艺。
示例的，开关晶体管10的源极13和漏极14、驱动晶体管20的源极23和漏极24均可采用包括铜(Cu)、铝(Al)等金属材料。
可选的，如图14所示，在开关晶体管10和驱动晶体管20均为底栅型薄膜晶体管的情况下，形成开关晶体管10、驱动晶体管20和存储电容50，包括：
S40、如图15所示，在衬底30的一侧同步形成开关晶体管10的栅极11、驱动晶体管20的栅极21以及存储电容50的第二电极52；参考图3和图5，驱动晶体管20的栅极21与第二电极52为一体结构。
从而无需通过过孔，便可实现驱动晶体管20的栅极21和第二电极52的连接，简化了制备工艺。
S41、如图15所示，在开关晶体管10的栅极11、驱动晶体管20的栅极21以及第二电极52远离衬底30的一侧形成栅极绝缘层110。
栅极绝缘层110可以为包括氮化硅或氧化硅的单层结构，也可以是包括氧化硅和氮化硅的多层结构。
S42、如图15所示，在栅极绝缘层110远离衬底30的一侧形成位于开关晶体管10的栅极11上方的第一有源层图案12、位于驱动晶体管20的栅极21上方的第二有源层图案22；在第一有源层图案12和第二有源层图案22远离衬底30的一侧形成光阻层100，光阻层100露出第一有源层图案12中用于与待形成的开关晶体管10的源极13和漏极14接触的非晶硅接触区121，并露出第二有源层图案22中用于与待形成的驱动晶体管20的源极23和漏极24接触的多晶硅接触区221；以光阻层100为阻挡，对第一有源层图案12的非晶硅接触区121和第二有源层图案22的多晶硅接触区221进行离子注入；并在离子注入完成后，去除光阻层100。
示例的，离子可以为硼离子或磷离子。
对第一有源层图案12的非晶硅接触区121以及第二有源层图案22的多晶硅接触区221进行离子注入，直接形成高载流子浓度的第一有源层图案12和第二有源层图案22，减小了开关晶体管10的源极13和漏极14与非晶硅接触区121、驱动晶体管20的源极23和漏极24与多晶硅接触区221的接触电阻，从而提高导电性。
S43、如图15所示，在第一有源层图案12、第二有源层图案22远离衬底30的一侧同步形成开关晶体管10的源极13和漏极14、驱动晶体管20的源极23和漏极24、以及存储电容50的第一电极51；参考图3和图5，第一电极51与驱动晶体管20的源极23为一体结构；开关晶体管10的源极13和漏极14分别与第一有源层图案12的非晶硅接触区121接触；驱动晶体管20的源极23和漏极24分别与第二有源层图案22的多晶硅接触区221接触；并且，开关晶体管10的漏极14通过贯穿栅极绝缘层110的第一过孔81与第二电极52接触。
可选的，如图16所示，S50、如图13和图15所示，在开关晶体管10和驱动晶体管20远离衬底30一侧依次形成钝化层60、平坦层70；钝化层60和平坦层70上设置有第二过孔82，第二过孔82在每个亚像素中露出驱动晶体管20的漏极24的部分区域。
平坦层70和钝化层60均可以为单层或多层结构。示例的，钝化层60的材料可以为氮化硅或氧化硅。平坦层70的材料可以为有机树脂材料。
S60、如图13和图15所示，在平坦层70远离衬底30一侧形成位于每个亚像素中的阳极40，阳极40通过贯穿钝化层60和平坦层70上的第二过孔82与驱动晶体管20的漏极24接触。
示例的，阳极40的材料可以采用氧化铟锡(ITO)。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (16)

1.一种TFT背板，其特征在于，每个亚像素中的像素驱动电路包括开关晶体管和驱动晶体管；
所述开关晶体管具有第一有源层图案，所述第一有源层图案包括第一多晶硅沟道区和位于所述第一多晶硅沟道区两侧的非晶硅接触区，所述开关晶体管的源极和漏极分别与所述非晶硅接触区连接；
所述驱动晶体管具有第二有源层图案，所述第二有源层图案由多晶硅材料构成；
所述第二有源层图案与所述第一有源层图案同层设置。
2.根据权利要求1所述的TFT背板，其特征在于，还包括位于每个亚像素中的阳极，所述阳极与所述驱动晶体管连接。
3.根据权利要求1所述的TFT背板，其特征在于，所述像素驱动电路还包括存储电容，所述存储电容包括第一电极和第二电极；
所述第一电极与所述驱动晶体管的源极和漏极同层设置，且与所述驱动晶体管的源极电连接，其中，所述驱动晶体管的漏极与阳极电连接；
所述第二电极与所述驱动晶体管的栅极同层设置且电连接。
4.根据权利要求1-3任一项所述的TFT背板，其特征在于，所述开关晶体管的个数为一个；
所述开关晶体管和所述驱动晶体管均为顶栅型薄膜晶体管，或者，均为底栅型薄膜晶体管。
5.根据权利要求4所述的TFT背板，其特征在于，所述开关晶体管的栅极、所述驱动晶体管的栅极同层设置；所述开关晶体管的源极和漏极、所述驱动晶体管的源极和漏极同层设置；
所述开关晶体管的栅极与栅线同层设置且电连接；所述开关晶体管的源极与数据线同层设置且电连接；
所述驱动晶体管的源极与电源线同层设置且电连接。
6.根据权利要求5所述的TFT背板，其特征在于，在所述TFT背板包括存储电容的情况下，所述存储电容的第二电极与所述驱动晶体管的栅极为一体结构，所述第二电极通过第一过孔与所述开关晶体管的漏极电连接。
7.根据权利要求5所述的TFT背板，其特征在于，在所述TFT背板包括存储电容的情况下，所述存储电容的第一电极与所述电源线和所述驱动晶体管的源极为一体结构。
8.根据权利要求1所述的TFT背板，其特征在于，所述非晶硅接触区的导电性大于所述第一多晶硅沟道区的导电性；
所述第二有源层图案包括多晶硅接触区和第二多晶硅沟道区；所述驱动晶体管的源极和漏极分别与所述多晶硅接触区的位于所述第二多晶硅沟道区相对两侧的部分接触；
所述多晶硅接触区的导电性大于所述第二多晶硅沟道区的导电性。
9.根据权利要求2或3所述的TFT背板，其特征在于，所述阳极通过贯穿钝化层和平坦层上的第二过孔与所述驱动晶体管的漏极接触；
所述平坦层设置于所述钝化层远离所述驱动晶体管的一侧。
10.一种OLED显示面板，其特征在于，包括权利要求1-9任一项所述的TFT背板、设置于所述TFT背板的每个亚像素中且主要由阳极、阴极以及位于二者之间构成的OLED器件。
11.一种TFT背板的制备方法，其特征在于，包括：
在衬底上每个亚像素所在区域形成开关晶体管和驱动晶体管；所述开关晶体管具有第一有源层图案；所述驱动晶体管具有第二有源层图案；
形成所述第一有源层图案和所述第二有源层图案，包括：
通过构图工艺，在待形成所述第一有源层图案和所述第二有源层图案的区域同步形成第一非晶硅图案和第二非晶硅图案；
将掩模板置于形成有所述第一非晶硅图案和所述第二非晶硅图案的所述衬底上方；所述掩模板包括第一开口和第二开口；所述第一开口与所述第一非晶硅图案一一对应，且所述第一开口在所述衬底上的正投影位于所述第一非晶硅图案的正投影的中间；所述第二开口与所述第二非晶硅图案一一对应，且所述第二开口在所述衬底上的正投影完全覆盖所述第二非晶硅图案的正投影；
对被所述第一开口露出的所述第一非晶硅图案的部分进行处理，使其材料转化为多晶硅材料，得到包括第一多晶硅沟道区和位于所述第一多晶硅沟道区两侧的非晶硅接触区的所述第一有源层图案；
对被所述第二开口露出的所述第二非晶硅图案进行处理，使其材料转化为多晶硅材料，得到材料为多晶硅材料的所述第二有源层图案；
其中，所述开关晶体管的源极和漏极分别与所述非晶硅接触区连接。
12.根据权利要求11所述的TFT背板的制备方法，其特征在于，所述TFT背板的制备方法还包括：形成存储电容；
所述存储电容包括第一电极和第二电极；
所述第一电极与所述驱动晶体管的源极和漏极同步形成，且所述第一电极与所述驱动晶体管的源极电连接，其中，所述驱动晶体管的漏极与阳极电连接；
所述第二电极与所述驱动晶体管的栅极同步形成且电连接。
13.根据权利要求11或12所述的TFT背板的制备方法，其特征在于，所述开关晶体管的个数为一个；
所述开关晶体管和所述驱动晶体管均为顶栅型薄膜晶体管，或者，均为底栅型薄膜晶体管。
14.根据权利要求13所述的TFT背板的制备方法，其特征在于，在所述开关晶体管和所述驱动晶体管均为顶栅型薄膜晶体管的情况下，形成所述开关晶体管、所述驱动晶体管和存储电容，包括：
在所述衬底的一侧同步形成所述第一有源层图案和所述第二有源层图案；
在所述第一有源层图案和所述第二有源层图案远离所述衬底的一侧形成光阻层，所述光阻层露出所述第一有源层图案中用于与待形成的所述开关晶体管的源极和漏极接触的非晶硅接触区，并露出所述第二有源层图案中用于与待形成的所述驱动晶体管源极和漏极接触的多晶硅接触区；
以所述光阻层为阻挡，对所述第一有源层图案的所述非晶硅接触区和所述第二有源层图案的所述多晶硅接触区进行离子注入；并在离子注入完成后，去除所述光阻层；
形成栅极绝缘层；
在所述栅极绝缘层远离所述衬底的一侧同步形成位于所述第一有源层图案上方的所述开关晶体管的栅极、位于所述第二有源层图案上方的所述驱动晶体管的栅极；所述驱动晶体管的栅极与所述存储电容的第二电极为一体结构；
在所述开关晶体管的栅极、所述驱动晶体管的栅极和所述第二电极远离所述衬底的一侧形成层间绝缘层；
在所述层间绝缘层远离所述衬底的一侧同步形成所述开关晶体管的源极和漏极、所述驱动晶体管的源极和漏极；所述存储电容的第一电极与所述驱动晶体管的源极为一体结构；
所述开关晶体管的源极和漏极分别通过贯穿所述层间绝缘层和所述栅极绝缘层的第三过孔，与所述第一有源层图案的所述非晶硅接触区接触；所述驱动晶体管的源极和漏极分别通过贯穿所述层间绝缘层和所述栅极绝缘层的第四过孔，与所述第二有源层图案的所述多晶硅接触区接触；并且，所述开关晶体管的漏极通过贯穿所述层间绝缘层的第一过孔与所述第二电极接触。
15.根据权利要求13所述的TFT背板的制备方法，其特征在于，在所述开关晶体管和所述驱动晶体管均为底栅型薄膜晶体管的情况下，形成所述开关晶体管、所述驱动晶体管和存储电容，包括：
在所述衬底的一侧同步形成所述开关晶体管的栅极、所述驱动晶体管的栅极以及存储电容的第二电极；所述驱动晶体管的栅极与所述第二电极为一体结构；
在所述开关晶体管的栅极、所述驱动晶体管的栅极以及所述第二电极远离所述衬底的一侧形成栅极绝缘层；
在所述栅极绝缘层远离所述衬底的一侧形成位于所述开关晶体管的栅极上方的所述第一有源层图案、位于所述驱动晶体管的栅极上方的所述第二有源层图案；
在所述第一有源层图案和所述第二有源层图案远离所述衬底的一侧形成光阻层，所述光阻层露出所述第一有源层图案中用于与待形成的所述开关晶体管的源极和漏极接触的非晶硅接触区，并露出所述第二有源层图案中用于与待形成的所述驱动晶体管的源极和漏极接触的多晶硅接触区；
以所述光阻层为阻挡，对所述第一有源层图案的所述非晶硅接触区和所述第二有源层图案的所述多晶硅接触区进行离子注入；并在离子注入完成后，去除所述光阻层；
在所述第一有源层图案、所述第二有源层图案远离所述衬底的一侧同步形成所述开关晶体管的源极和漏极、所述驱动晶体管的源极和漏极、以及所述存储电容的第一电极；所述第一电极与所述驱动晶体管的源极为一体结构；
所述开关晶体管的源极和漏极分别与所述第一有源层图案的所述非晶硅接触区接触；所述驱动晶体管的源极和漏极分别与所述第二有源层图案的所述多晶硅接触区接触；并且，所述开关晶体管的漏极通过贯穿所述栅极绝缘层的第一过孔与所述第二电极接触。
16.根据权利要求11所述的TFT背板的制备方法，其特征在于，还包括：
在所述开关晶体管和所述驱动晶体管远离所述衬底一侧依次形成钝化层、平坦层；所述钝化层和所述平坦层上设置有第二过孔，第二过孔在每个亚像素中露出所述驱动晶体管的漏极的部分区域；
在所述平坦层远离所述衬底一侧形成位于每个亚像素中的阳极，所述阳极通过贯穿钝化层和平坦层上的第二过孔与所述驱动晶体管的漏极接触。
CN201910368484.8A 2019-05-05 2019-05-05 Tft背板及其制备方法、oled显示面板 Pending CN110071125A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201910368484.8A CN110071125A (zh) 2019-05-05 2019-05-05 Tft背板及其制备方法、oled显示面板
PCT/CN2020/087268 WO2020224474A1 (zh) 2019-05-05 2020-04-27 Tft背板及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910368484.8A CN110071125A (zh) 2019-05-05 2019-05-05 Tft背板及其制备方法、oled显示面板

Publications (1)

Publication Number Publication Date
CN110071125A true CN110071125A (zh) 2019-07-30

Family

ID=67370159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910368484.8A Pending CN110071125A (zh) 2019-05-05 2019-05-05 Tft背板及其制备方法、oled显示面板

Country Status (2)

Country Link
CN (1) CN110071125A (zh)
WO (1) WO2020224474A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110571257A (zh) * 2019-09-11 2019-12-13 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110660839A (zh) * 2019-11-13 2020-01-07 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN111063698A (zh) * 2019-12-18 2020-04-24 京东方科技集团股份有限公司 有机发光二极管阵列基板及制作方法、显示面板和装置
WO2020224474A1 (zh) * 2019-05-05 2020-11-12 京东方科技集团股份有限公司 Tft背板及其制备方法、显示面板
CN115394792A (zh) * 2022-08-31 2022-11-25 京东方科技集团股份有限公司 背板、制备方法及显示装置
CN116632034A (zh) * 2023-07-24 2023-08-22 江西兆驰半导体有限公司 一种Micro-LED芯片结构及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066943A1 (en) * 2007-11-20 2009-05-28 Jae-Sang Ro Thin film transistor and fabricating method of the same
CN104733538A (zh) * 2013-12-20 2015-06-24 三星显示有限公司 薄膜晶体管、显示基板和制造显示基板的方法
CN109473399A (zh) * 2018-11-07 2019-03-15 京东方科技集团股份有限公司 显示基板制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100386885C (zh) * 2004-07-22 2008-05-07 友达光电股份有限公司 低温多晶硅薄膜晶体管及其制造方法
KR100841365B1 (ko) * 2006-12-06 2008-06-26 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100908472B1 (ko) * 2007-11-20 2009-07-21 주식회사 엔씰텍 박막트랜지스터, 그의 제조방법, 그를 포함하는평판표시장치 및 그의 제조방법
WO2017042941A1 (ja) * 2015-09-10 2017-03-16 堺ディスプレイプロダクト株式会社 表示装置及び表示装置の製造方法
CN107482066B (zh) * 2017-09-20 2021-01-15 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示装置
CN107845664B (zh) * 2017-10-31 2020-08-21 上海中航光电子有限公司 一种阵列基板、显示面板和显示装置
CN109300916A (zh) * 2018-09-30 2019-02-01 重庆惠科金渝光电科技有限公司 阵列基板及其制备方法和显示器件
CN110071125A (zh) * 2019-05-05 2019-07-30 京东方科技集团股份有限公司 Tft背板及其制备方法、oled显示面板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009066943A1 (en) * 2007-11-20 2009-05-28 Jae-Sang Ro Thin film transistor and fabricating method of the same
CN104733538A (zh) * 2013-12-20 2015-06-24 三星显示有限公司 薄膜晶体管、显示基板和制造显示基板的方法
CN109473399A (zh) * 2018-11-07 2019-03-15 京东方科技集团股份有限公司 显示基板制备方法

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020224474A1 (zh) * 2019-05-05 2020-11-12 京东方科技集团股份有限公司 Tft背板及其制备方法、显示面板
CN110571257A (zh) * 2019-09-11 2019-12-13 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
CN110571257B (zh) * 2019-09-11 2023-08-08 京东方科技集团股份有限公司 显示基板及其制备方法、显示装置
US11778886B2 (en) 2019-09-11 2023-10-03 Chongqing Boe Display Technology Co., Ltd. Display substrate and preparation method thereof, and display apparatus
CN110660839A (zh) * 2019-11-13 2020-01-07 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN110660839B (zh) * 2019-11-13 2022-04-29 京东方科技集团股份有限公司 一种显示面板及其制备方法
CN111063698A (zh) * 2019-12-18 2020-04-24 京东方科技集团股份有限公司 有机发光二极管阵列基板及制作方法、显示面板和装置
CN115394792A (zh) * 2022-08-31 2022-11-25 京东方科技集团股份有限公司 背板、制备方法及显示装置
CN116632034A (zh) * 2023-07-24 2023-08-22 江西兆驰半导体有限公司 一种Micro-LED芯片结构及其制备方法
CN116632034B (zh) * 2023-07-24 2023-10-13 江西兆驰半导体有限公司 一种Micro-LED芯片结构及其制备方法

Also Published As

Publication number Publication date
WO2020224474A1 (zh) 2020-11-12

Similar Documents

Publication Publication Date Title
CN110071125A (zh) Tft背板及其制备方法、oled显示面板
CN103489894B (zh) 有源矩阵有机电致发光显示器件、显示装置及其制作方法
CN103579532B (zh) 有机发光二极管显示装置及其制造方法
CN104218041B (zh) 阵列基板及制备方法和显示装置
CN107039491A (zh) 有机发光显示装置及其制造方法
CN104253159B (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN108122944A (zh) 有机发光显示装置及其制造方法
CN103219391B (zh) 一种薄膜晶体管及其制作方法、阵列基板和显示装置
CN108231830A (zh) 有机发光显示装置
CN101887186B (zh) 用于显示设备的阵列基板及其制造方法
US10403696B2 (en) Organic light emitting display device and method of fabricating the same
WO2018120365A1 (zh) Oled背板及其制作方法
CN108242457A (zh) 显示装置
CN103077957B (zh) 主动矩阵式有机发光二极管显示装置及其制作方法
CN110112197A (zh) 有机发光显示装置及制造该有机发光显示装置的方法
TWI514561B (zh) 主動式矩陣有機發光二極體
CN106920836A (zh) 一种薄膜晶体管及其制作方法、阵列基板、显示装置
CN108511506A (zh) 一种oled基板及显示面板
TWI683436B (zh) 顯示面板、顯示屏及顯示終端
CN109300840A (zh) 显示基板及其制造方法、显示装置
CN110491886A (zh) 显示基板及其制造方法、显示装置
WO2015149465A1 (zh) 一种woled背板及其制作方法
CN110391283A (zh) 有机发光显示面板和有机发光显示装置
CN108878673A (zh) 显示基板及其制作方法、显示装置
CN108565347B (zh) 一种oled基板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20190730