JPH11298005A - 薄膜トランジスタ及び液晶表示装置の製造方法 - Google Patents

薄膜トランジスタ及び液晶表示装置の製造方法

Info

Publication number
JPH11298005A
JPH11298005A JP9608198A JP9608198A JPH11298005A JP H11298005 A JPH11298005 A JP H11298005A JP 9608198 A JP9608198 A JP 9608198A JP 9608198 A JP9608198 A JP 9608198A JP H11298005 A JPH11298005 A JP H11298005A
Authority
JP
Japan
Prior art keywords
linear beam
amorphous silicon
film
silicon film
laser annealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9608198A
Other languages
English (en)
Inventor
Toshisuke Seto
戸 俊 祐 瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP9608198A priority Critical patent/JPH11298005A/ja
Publication of JPH11298005A publication Critical patent/JPH11298005A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 エキシマレーザ・アニールの際に生じるオー
バラップ部の画質不良が目立たない、高品質なポリシリ
コン膜を有する薄膜トランジスタを提供する。 【解決手段】 ガラス基板10上に形成されたアモルフ
ァスシリコン膜16A上を線状ビーム20の短尺方向へ
線状ビーム20を複数回移動してスキャンすることによ
り、エキシマレーザアニールを行って、アモルファスシ
リコン膜16Aをポリシリコン膜16Bとする。このエ
キシマレーザアニール際に、アモルファスシリコン膜1
6A上における各スキャンの端にあたる部分に、アニー
ルもれのないように前回のスキャンと重ねてスキャンさ
せるオーバラップ部22a、22bを設け、このオーバ
ラップ部22a、22bのオーバラップ量を連続的に変
化させることにより、オーバラップ部22a、22bに
おける画質不良を目立たなくする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はポリシリコンを用い
た薄膜トランジスタ、及び、それをスイッチング素子と
するアクティブマトリクス型の液晶表示装置の製造方法
に関する。
【0002】
【従来の技術】液晶表示装置に用いられるトップゲート
型のポリシリコン薄膜トランジスタは、一般に図5に示
すように構成されている。この図5は、トップゲート型
のポリシリコン薄膜トランジスタの断面を示す図であ
る。この図5からわかるように、ポリシリコン薄膜トラ
ンジスタは、ガラス基板(絶縁性基板)100上に形成
された、アンダーコートSiN膜102と、アンダーコ
ートSiO2膜104とを、備えて構成されている。ア
ンダーコートSiO2膜104上には、ポリシリコン膜
105が形成されており、このポリシリコン105中に
は、チャネル領域106と、ソース・ドレイン領域10
8と、LDD領域110とが、形成されている。これら
の上側には、ゲート絶縁膜112と、ゲート線114
と、層間絶縁膜116と、ソース・ドレイン電極118
とが、形成されている。
【0003】このようなポリシリコン薄膜トランジスタ
は、数10〜数100cm2/Vsと高移動度なため、
アクティブマトリクス型の液晶表示装置の画素部におけ
るスイッチング素子や、駆動回路部素子として、用いる
ことができる。画素部におけるスイッチング素子には一
般にn型のポリシリコン薄膜トランジスタが用いられる
が、通常の構造ではリーク電流が大きくなるため、LD
D(Lightly Doped Drain)構造とし、ドレイン端の電
界を緩和してリーク電流を低減させる方式をとるのが普
通である。
【0004】このポリシリコンを用いた薄膜トランジス
タの製造方法におけるポリシリコン膜105の形成方法
としては、レーザアニール法、あるいは、熱を用いる固
相成長法が知られている。ソース・ドレイン領域108
の形成方法としては、イオン打ち込み法を行った後にレ
ーザ活性化法あるいは熱活性化法を行う方法や、又は、
イオン打ち込み時に同時注入する水素の効果を利用した
自己活性化法を行う方法などが知られている。ポリシリ
コン膜105の形成およびソース・ドレイン領域108
の活性化にレーザを用いる方法は、低温プロセスであ
り、安価なガラス基板を用いることが可能である。この
ため、ポリシリコン薄膜トランジスタを用いて液晶ディ
スプレイを量産する際においては、非常に有力な方法で
ある。また、ソース・ドレイン領域108の形成にイオ
ンの質量分離を行わないイオン・ドーピングおよびその
利点を活かした自己活性化を用いる方法は、大型基板を
用いたプロセスに適するため、量産に向けて非常に有力
な方法である。
【0005】次に図6及び図7に基づいて、レーザアニ
ール法および自己活性化法を用いたトップゲート型のポ
リシリコン薄膜トランジスタの製造方法を説明する。
【0006】図6(a)からわかるように、ガラス基板
100上に、アンダーコートSiN膜102と、アンダ
ーコートSiO2膜104と、アモルファスSi膜10
5Aを形成する。続いて、レーザアニールによりアモル
ファスSi膜105Aを結晶化して、ポリシリコン膜1
05Bを形成する。この結晶化方法の概念図を図8に示
す。この図8からわかるように、長方形の線状ビーム1
20を用いてエキシマレーザ・アニール(ELA)を行
う。この場合、ガラス基板100は大型のものであるの
で(例えば、550mm×650mm)、線状ビーム1
20を左右に複数回スキャンするする必要が生じる。こ
のように複数回スキャンする場合には、エキシマレーザ
・アニールのもれがないように、線状ビーム120の一
端側を前回のスキャンした部分とオーバラップさせるこ
とにより、オーバラップ部121a、121bを形成し
て、スキャンする必要がある。この場合、ビーム短尺方
向、長尺方向ともに、オーバラップ量はそれぞれ一定に
なる。例えば、線状ビーム120は、0.5mm×20
0mmの長方形であり、オーバラップ量は0.5mm方
向が0.45mmであり、200mm方向が25mmで
ある。ここで、0.5mm方向のオーバラップ量が0.
45mmであるとは、次のことを意味する。すなわち、
線状ビーム120は30nsのパルスレーザである。こ
のため、線状ビーム120をスキャン方向に移動させて
いる場合におけるパルスとパルスの間、つまり、1つの
ショットと次のショットの間に、オーバラップする部分
を設ける必要がある。この従来の例においては、この1
つのショットと次のショットのオーバラップする部分の
量が、0.45mmであるということである。続いて、
図6(a)からわかるように、ポリシリコン膜105B
をパターニングすることにより、残存部分でポリシリコ
ン膜105を形成する。
【0007】次に図6(b)からわかるように、ゲート
絶縁膜112を形成し、ゲート線114を形成する。続
いて、P+イオンを低いドーズ量でイオン・ドーピング
することにより、ポリシリコン膜105の両端側にLD
D領域110を形成する。
【0008】次に図6(c)からわかるように、レジス
トマスク122によりマスクして、P+イオンを高いド
ーズ量でイオン・ドーピングすることにより、ポリシリ
コン膜105におけるLDD領域110の両端側に、n
+型のソース・ドレイン領域108を形成する。したが
って、ポリシリコン膜105におけるLDD領域110
の間が、チャネル領域106となる。
【0009】次に図7(a)からわかるように、レジス
トマスク122を除去した後、層間絶縁膜116を形成
する。続いて、これを500℃で1時間、活性化アニー
ルを行う。
【0010】次に図7(b)からわかるように、層間絶
縁膜116とゲート絶縁膜112とにコンタクトホール
を形成し、このコンタクトホールに、ソース・ドレイン
電極118を形成する。以上の工程により、ポリシリコ
ン薄膜トランジスタが完成する。
【0011】
【発明が解決しようとする課題】上述したところからわ
かるように、アモルファスSi膜105Aの結晶化の
際、一般に長方形の線状ビーム120により、エキシマ
レーザ・アニール(ELA)を行っていた。そして、線
状ビーム120の短尺方向、長尺方向ともオーバラップ
量はそれぞれ一定としていた。このようなエキシマレー
ザ・アニール(ELA)方法で大型のガラス基板100
上にポリシリコン膜105Bを形成しようとした場合、
長尺方向のオーバラップ部121a、121bには他の
エリアの2倍のショット数のレーザが照射されることに
なり、ポリシリコンの結晶粒径が安定せず、TFT特性
において、移動度、しきい値電圧のばらつきが大きく、
実用上問題があった。特に、対角10インチ以上クラス
の大型液晶表示装置の製造に用いた場合、TFT特性の
わずかなぱらつきでも長尺方向のオーバラップ部121
a、121bの画質不良が目立ち、例えばオーバラップ
部121a、121bのみ白っぽくなるといった、問題
があった。
【0012】そこで本発明は上記課題に鑑みてなされた
ものであり、オーバラップ部121a、121bの画質
不良が目立たない、高品質なポリシリコン薄膜トランジ
スタの製造方法を提供することを目的とし、さらに、そ
のような薄膜トランジスタを用いた液晶表示装置の製造
方法を提供することを目的とする。
【0013】
【課題を解決するための手段】上記課題を解決するため
本発明に係る薄膜トランジスタの製造方法は、絶縁性基
板上のポリシリコン膜に形成されたチャネル領域とソー
ス・ドレイン領域とを有する薄膜トランジスタの製造方
法において、前記絶縁性基板上にアモルファスシリコン
膜を形成する工程と、前記アモルファスシリコン膜上を
線状ビームの短尺方向へ前記線状ビームを複数回移動し
てスキャンすることにより、レーザアニールを行って、
前記アモルファスシリコン膜を前記ポリシリコン膜とす
る工程と、を備えるとともに、前記レーザアニールを行
う際には、前記アモルファスシリコン膜上における各ス
キャンの端にあたる部分に、アニールもれのないように
前回のスキャンと重ねてスキャンさせるオーバラップ部
を設け、このオーバラップ部のオーバラップ量を連続的
に変化させる、ことを特徴とする。
【0014】また、本発明に係る液晶表示装置の製造方
法は、絶縁性基板上のポリシリコン膜に形成されたチャ
ネル領域とソース・ドレイン領域とを有する薄膜トラン
ジスタをスイッチング素子とするアクティブマトリクス
型の液晶表示装置の製造方法において、前記絶縁性基板
上にアモルファスシリコン膜を形成する工程と、前記ア
モルファスシリコン膜上を線状ビームの短尺方向へ前記
線状ビームを複数回移動してスキャンすることにより、
レーザアニールを行って、前記アモルファスシリコン膜
を前記ポリシリコン膜とする工程と、を備えるととも
に、前記レーザアニールを行う際には、前記アモルファ
スシリコン膜上における各スキャンの端にあたる部分
に、アニールもれのないように前回のスキャンと重ねて
スキャンさせるオーバラップ部を設け、このオーバラッ
プ部のオーバラップ量を連続的に変化させる、ことを特
徴とする。
【0015】さらに、本発明に係る液晶表示装置の製造
方法は、液晶表示装置用のガラス基板上に形成されたア
モルファスシリコン膜をレーザアニールによりポリシリ
コン膜とする、液晶表示装置の製造方法であって、前記
アモルファスシリコン膜上を線状ビームの短尺方向へ前
記線状ビームを複数回移動してスキャンすることによ
り、レーザアニールを行うとともに、前記レーザアニー
ルを行う際には、前記アモルファスシリコン膜上におけ
る各スキャンの端にあたる部分に、アニールもれのない
ように前回のスキャンと重ねてスキャンさせるオーバラ
ップ部を設け、このオーバラップ部のオーバラップ量を
連続的に変化させる、ことを特徴とする。
【0016】
【発明の実施の形態】本実施形態は、ガラス基板上に形
成されたアモルファスシリコン膜上を線状ビームの短尺
方向へ線状ビームを複数回移動してスキャンすることに
より、レーザアニールを行って、アモルファスシリコン
膜をポリシリコン膜とする際に、アモルファスシリコン
膜上における各スキャンの端にあたる部分に、アニール
もれのないように前回のスキャンと重ねてスキャンさせ
るオーバラップ部を設け、このオーバラップ部のオーバ
ラップ量を連続的に変化させることにより、オーバラッ
プ部における画質不良を目立たなくしたものである。以
下、図面に基づいてより詳しく説明する。
【0017】図1は、本実施形態に係るアモルファスS
i膜の結晶化方法を説明する図である。すなわち、上述
した従来技術における図6(a)からわかるように、ア
モルファスSi膜105Aをレーザアニールにより結晶
化して、ポリシリコン膜105Bを形成する方法を説明
する図である。
【0018】図1からわかるように、上述した従来技術
と同様に、ガラス基板10上には、アンダーコートSi
N膜12と、アンダーコートSiO2膜14と、アモル
ファスSi膜16Aとが、形成されている。このアモル
ファスSi膜16Aは、線状ビーム20を用いてエキシ
マレーザ・アニール(ELA)を行うことにより、結晶
化して、ポリシリコン膜16Bとするための膜である。
本実施形態においては、ガラス基板10は550mm×
650mmの大きさであり、線状ビーム20は0.5m
m×200mmの大きさである。このため、線状ビーム
20を横方向に移動させて複数回スキャンさせることに
よって、アモルファスSi膜16A全体をエキシマレー
ザ・アニールする必要がある。例えば、1回目のスキャ
ンを上段において矢印A方向にした場合、2回目のスキ
ャンを中段において矢印B方向にし、3回目のスキャン
を下段において矢印C方向にする必要がある。
【0019】このように複数回スキャンをする際には、
アニールもれのないように、オーバラップ部22a、2
2bを設ける必要がある。このオーバラップ部22a、
22bの長尺方向のオバーラップ量は5mm〜25mm
の間で連続的に変化している。すなわち、1回目のスキ
ャンでは、ガラス基板10を載せたステージを線状ビー
ム20の長尺方向に揺動させることにより、又は、線状
ビーム20そのものを長尺方向に揺動させることによ
り、アモルファスSi膜16Aにおけるアニールされた
部分の下端側を線状ビーム20の長尺方向に向かって不
揃いにする。2回目のスキャンでは、線状ビーム20を
直線的に移動させて、アモルファスSi膜16Aにおけ
るアニール部分の上端側及び下端側を直線的に揃える。
3回目のスキャンでは、一回目と同様に、ガラス基板1
0を載せたステージを線状ビーム20の長尺方向に揺動
させることにより、又は、線状ビーム20そのものを長
尺方向に揺動させることにより、アモルファスSi膜1
6Aにおけるアニールされた部分の上端側を線状ビーム
20の長尺方向に向かって不揃いにする。このように複
数回スキャンすることにより、オーバラップ部22a、
22bのオーバラップ量を連続的に変化させる。
【0020】線状ビーム20の移動速度方式について
は、定速式と非定速式とが挙げられるが、本実施形態に
おいては、いずれを適用することも可能である。図2
(a)は定速式の様子を説明する図であり、図2(b)
は非定速式の様子を説明する図である。図2(a)から
わかるように、定速式では、線状ビーム20がガラス基
板10に照射されるまでの間に十分に移動速度を加速し
ておく(矢印D)。これにより、ガラス基板10上にお
ける線状ビーム20の移動速度は一定となる(矢印
E)。そして、ガラス基板10上を線状ビーム20が通
過し終えた後、移動速度は減速する(矢印F)。このよ
うに定速式では、ガラス基板10上を線状ビーム20が
通過する速度は定速になる。このため、線状ビーム20
に照射の強度を一定にすることが可能となる。
【0021】図2(b)からわかるように、非定速式で
は、線状ビーム20がガラス基板10に照射されてから
もその移動速度は加速している(矢印G)。そして、線
状ビーム20がガラス基板10上を移動している途中で
一定の速度になる(矢印H)。この線状ビーム20がガ
ラス基板10上を通過する前に、移動速度を減速する
(矢印I)。このように非定速式では、ガラス基板10
上において線状ビーム20の移動速度に変化があること
から、その移動速度に合わせて、線状ビーム20の照射
の強度をコントロールする必要がある。
【0022】定速式ではガラス基板10に線状ビーム2
0が照射される前後に無駄な加減速時間を要する。この
ため一般的には、定速式の方が全体のスループットが低
く、非定速式の方が全体のスループットは高い。
【0023】このエキシマレーザ・アニールの際の線状
ビーム20の動きを除いては、本実施形態は従来の製造
工程と同様のものであるので、ここでは、その詳しい説
明を省略する。
【0024】以上述べたところからわかるように、本実
施形態においては、オーバラップ部22a、22bにお
けるオーバラップ量が連続的に変化するようにしたの
で、あるオーバラップ部22a、22bで突発的に発生
する不良があっても目立たなくすることができる。すな
わち、線状ビーム20の長尺方向のオーバラップ量を短
尺方向に向かって連続的に変えることにより、長尺方向
のオーバラップ部22a、22bのTFT特性が安定
し、オーバラップ部22a、22bの画質不良が目立た
ない、高品質なポリシリコン膜16Bを得ることができ
る。
【0025】図3に従来技術と本実施形態とのオーバラ
ップ部での画質不良の発生率を示す。この図3からわか
るように、従来技術におけるオーバラップ部の画質不良
発生率は20%であるのに対し、本実施形態におけるオ
ーバラップ部の画質不良発生率は0%である。すなわ
ち、本実施形態によれば、オーバラップ部での画質不良
は目立たなくなり、画質不良は激減することがわかる。
ここで、画質不良であるかどうかは、目視して表示ムラ
があるかどうかで判定する。
【0026】さらに、図1からわかるように、矢印A、
Cで示す方向にスキャンする場合には、線状ビーム20
でアニールする端部の位置を連続的に変化させ、矢印B
で示す方向にスキャンする場合は、線状ビーム20でア
ニールする端部の位置を変化させずに一定になるように
した。このため、矢印Bに示す方向にスキャンする場合
におけるステージ又は線状ビームの動きを、単純にする
ことができる。すなわち、隔段のスキャンにおいて、ア
ニールする端部の位置を連続的に変化させ、又は、直線
的に変化させないようにしたので、オーバラップ部22
a、22bのオーバラップ量を変化させつつ、ステージ
や線状アニール20の制御を単純にすることができる。
【0027】図4は、本発明の別実施形態に係るアモル
ファスSi膜の結晶化方法を説明する図である。この図
4からわかるように、矢印A方向への1回目のスキャン
では、線状ビーム20を僅かに左上側方向へ移動させ、
アニールの下端部が僅かに左上側に傾くようにする。矢
印B方向への2回目のスキャンでは、線状ビーム20を
水平方向へ移動する。矢印C方向への3回目のスキャン
では、線状ビーム20を僅かに左下側方向へ移動させ、
アニールの上端部が僅かに左下側に傾くようにする。こ
のために、本実施形態においては、ガラス基板10を載
せたステージを線状ビーム20の長尺方向の下側へ徐々
に移動しながら、又は、線状ビーム20を長尺方向の上
側へ徐々に移動しながら、線状ビーム20を短尺方向へ
移動させることにより、エキシマレーザ・アニールを行
う。
【0028】このように複数回スキャンをすることによ
り、オーバラップ部22c、22dにおけるオーバラッ
プ量を連続的に変化させることができる。すなわち、オ
ーバラップ量を図中左側に向かうにしたがって小さくす
ることができるので、オーバラップ量が連続的に変化
し、結果的に、オーバラップ部22c、22dの画質不
良を目立たなくすることができる。
【0029】なお、本発明は上記実施形態に限定されず
種々に変形可能である。例えば、線状ビーム20でスキ
ャンする回数は、3回に限られるものではなく、2回以
上の複数回であればよい。また、図1及び図3における
矢印B方向への2回目のスキャンは、必ずしも水平なも
のではなく、1回目や3回目のスキャンと同様に、変化
を付けてもよい。
【0030】
【発明の効果】本発明によれば、絶縁性基板上に形成さ
れたアモルファスシリコン膜上を線状ビームの短尺方向
へ線状ビームを複数回移動してスキャンすることによ
り、レーザアニールを行って、アモルファスシリコン膜
をポリシリコン膜とする際に、アモルファスシリコン膜
上における各スキャンの端にあたる部分に、アニールも
れのないように前回のスキャンと重ねてスキャンさせる
オーバラップ部を設け、このオーバラップ部のオーバラ
ップ量を連続的に変化させることとしたので、オーバラ
ップ部における画質不良を目立たなくすることができ
る。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るエキシマレーザ・ア
ニールの様子を説明する図である。
【図2】線状ビームの移動速度形式を説明する図であ
り、(a)は定速式を、(b)は非定速式を説明する図
である。
【図3】従来技術におけるオーバラップ部での画質不良
の発生率と、本実施形態におけるオーバラップ部での画
質不良の発生率とを、表にして比較して示す図。
【図4】本発明の別の実施形態に係るエキシマレーザ・
アニールの様子を説明する図。
【図5】ポリシリコンを用いた薄膜トランジスタの断面
を示す図。
【図6】従来における薄膜トランジスタの製造工程の一
部を示す断面図。
【図7】従来における薄膜トランジスタの製造工程の一
部を示す断面図。
【図8】従来のエキシマレーザ・アニールの様子を説明
する図。
【符号の説明】
10 ガラス基板 12 アンダーコートSiN膜 14 アンダーコートSiO2膜 16A アモルファスSi膜 16B ポリシリコン膜 20 線状ビーム 22a、22b オーバラップ部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】絶縁性基板上のポリシリコン膜に形成され
    たチャネル領域とソース・ドレイン領域とを有する薄膜
    トランジスタの製造方法において、 前記絶縁性基板上にアモルファスシリコン膜を形成する
    工程と、 前記アモルファスシリコン膜上を線状ビームの短尺方向
    へ前記線状ビームを複数回移動してスキャンすることに
    より、レーザアニールを行って、前記アモルファスシリ
    コン膜を前記ポリシリコン膜とする工程と、 を備えるとともに、 前記レーザアニールを行う際には、前記アモルファスシ
    リコン膜上における各スキャンの端にあたる部分に、ア
    ニールもれのないように前回のスキャンと重ねてスキャ
    ンさせるオーバラップ部を設け、このオーバラップ部の
    オーバラップ量を連続的に変化させる、 ことを特徴とする薄膜トランジスタの製造方法。
  2. 【請求項2】前記レーザアニールを行う際には、少なく
    とも隔段のスキャンにおいて、前記絶縁性基板を載せた
    ステージを前記線状ビームの長尺方向へ揺動しながら、
    又は、前記線状ビームを長尺方向へ揺動しながら、前記
    線状ビームを短尺方向へ移動させる、ことを特徴とする
    請求項1に記載の薄膜トランジスタの製造方法。
  3. 【請求項3】前記レーザアニールを行う際には、少なく
    とも隔段のスキャンにおいて、前記絶縁性基板を載せた
    ステージを前記線状ビームの長尺方向の一方へ徐々に移
    動しながら、又は、前記線状ビームを長尺方向の一方へ
    徐々に移動しながら、前記線状ビームを短尺方向へ移動
    させる、ことを特徴とする請求項1に記載の薄膜トラン
    ジスタの製造方法。
  4. 【請求項4】絶縁性基板上のポリシリコン膜に形成され
    たチャネル領域とソース・ドレイン領域とを有する薄膜
    トランジスタをスイッチング素子とするアクティブマト
    リクス型の液晶表示装置の製造方法において、 前記絶縁性基板上にアモルファスシリコン膜を形成する
    工程と、 前記アモルファスシリコン膜上を線状ビームの短尺方向
    へ前記線状ビームを複数回移動してスキャンすることに
    より、レーザアニールを行って、前記アモルファスシリ
    コン膜を前記ポリシリコン膜とする工程と、 を備えるとともに、 前記レーザアニールを行う際には、前記アモルファスシ
    リコン膜上における各スキャンの端にあたる部分に、ア
    ニールもれのないように前回のスキャンと重ねてスキャ
    ンさせるオーバラップ部を設け、このオーバラップ部の
    オーバラップ量を連続的に変化させる、 ことを特徴とする液晶表示装置の製造方法。
  5. 【請求項5】液晶表示装置用のガラス基板上に形成され
    たアモルファスシリコン膜をレーザアニールによりポリ
    シリコン膜とする、液晶表示装置の製造方法であって、 前記アモルファスシリコン膜上を線状ビームの短尺方向
    へ前記線状ビームを複数回移動してスキャンすることに
    より、レーザアニールを行うとともに、 前記レーザアニールを行う際には、前記アモルファスシ
    リコン膜上における各スキャンの端にあたる部分に、ア
    ニールもれのないように前回のスキャンと重ねてスキャ
    ンさせるオーバラップ部を設け、このオーバラップ部の
    オーバラップ量を連続的に変化させる、 ことを特徴とする液晶表示装置の製造方法。
JP9608198A 1998-04-08 1998-04-08 薄膜トランジスタ及び液晶表示装置の製造方法 Pending JPH11298005A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9608198A JPH11298005A (ja) 1998-04-08 1998-04-08 薄膜トランジスタ及び液晶表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9608198A JPH11298005A (ja) 1998-04-08 1998-04-08 薄膜トランジスタ及び液晶表示装置の製造方法

Publications (1)

Publication Number Publication Date
JPH11298005A true JPH11298005A (ja) 1999-10-29

Family

ID=14155453

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9608198A Pending JPH11298005A (ja) 1998-04-08 1998-04-08 薄膜トランジスタ及び液晶表示装置の製造方法

Country Status (1)

Country Link
JP (1) JPH11298005A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100697497B1 (ko) 2005-02-17 2007-03-20 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그의 제조 방법
CN1310199C (zh) * 2002-06-05 2007-04-11 株式会社日立制作所 有源矩阵型显示装置及其制造方法
US7223644B2 (en) 2003-08-22 2007-05-29 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for producing polycrystalline silicon film and method of manufacturing semiconductor device and thin-film transistor

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1310199C (zh) * 2002-06-05 2007-04-11 株式会社日立制作所 有源矩阵型显示装置及其制造方法
US7223644B2 (en) 2003-08-22 2007-05-29 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for producing polycrystalline silicon film and method of manufacturing semiconductor device and thin-film transistor
KR100697497B1 (ko) 2005-02-17 2007-03-20 미쓰비시덴키 가부시키가이샤 반도체 장치 및 그의 제조 방법

Similar Documents

Publication Publication Date Title
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
JP3173854B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
JP4436469B2 (ja) 半導体装置
US20010030292A1 (en) Method of crystallising a semiconductor film
JPH06289431A (ja) 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
US20050253195A1 (en) Semiconductor device and image display device
JP3224215B2 (ja) 薄膜状絶縁ゲイト型半導体装置の作製方法
JP5128767B2 (ja) 表示装置とその製造方法
JPH11298005A (ja) 薄膜トランジスタ及び液晶表示装置の製造方法
JP2001051301A (ja) 液晶表示パネルの製造方法
US20050266594A1 (en) Manufacturing method for display device
US6621101B2 (en) Thin-film transistor
JP4013074B2 (ja) 多結晶シリコン薄膜トランジスタの形成方法
JPH09213965A (ja) 半導体装置の製造方法
US6727123B2 (en) Method for manufacturing a thin-film transistor comprising a recombination center
JPH10199808A (ja) シリコン膜の結晶化方法
JPH11204800A (ja) 薄膜トランジスタ、およびその製造方法、並びに不純物導入装置
JPH08186268A (ja) 薄膜半導体装置の製造方法
JPH09116159A (ja) 薄膜トランジスタおよびその製造方法
JP3108998B2 (ja) アクティブマトリクス基板及びアクティブマトリクス基板の製造方法
JP4069667B2 (ja) 薄膜トランジスタパネルの製造方法
JP3480208B2 (ja) 薄膜半導体装置の製造方法
JP3874825B2 (ja) 半導体装置及び電気光学装置の作製方法
JPH0936378A (ja) 半導体装置
JP3244387B2 (ja) 薄膜半導体装置