JP4069667B2 - 薄膜トランジスタパネルの製造方法 - Google Patents

薄膜トランジスタパネルの製造方法 Download PDF

Info

Publication number
JP4069667B2
JP4069667B2 JP2002127833A JP2002127833A JP4069667B2 JP 4069667 B2 JP4069667 B2 JP 4069667B2 JP 2002127833 A JP2002127833 A JP 2002127833A JP 2002127833 A JP2002127833 A JP 2002127833A JP 4069667 B2 JP4069667 B2 JP 4069667B2
Authority
JP
Japan
Prior art keywords
thin film
laser
film transistor
channel length
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2002127833A
Other languages
English (en)
Other versions
JP2003324109A (ja
Inventor
広 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2002127833A priority Critical patent/JP4069667B2/ja
Publication of JP2003324109A publication Critical patent/JP2003324109A/ja
Application granted granted Critical
Publication of JP4069667B2 publication Critical patent/JP4069667B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は薄膜トランジスタパネルの製造方法に関する。
【0002】
【従来の技術】
例えば、薄膜トランジスタをスイッチング素子として用いたアクティブマトリクス型の液晶表示装置は、一般的に、方形状の基板上に、基板の所定の一端面と平行するように配置された複数の走査線と、走査線と直交する方向に配置された複数のデータ線と、走査線とデータ線との各交点近傍に配置された複数の薄膜トランジスタおよび各薄膜トランジスタに接続された複数の画素電極とが設けられた、構造の薄膜トランジスタパネルを備えている。この場合、薄膜トランジスタのチャネル長方向は、基板の所定の一端面と平行な方向または垂直な方向となっている。
【0003】
ところで、上記構造の薄膜トランジスタパネルの製造方法には、方形状の基板上にアモルファスシリコン薄膜を成膜し、このアモルファスシリコン薄膜をCWレーザのスキャン照射により結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を素子分離して複数の薄膜トランジスタを形成する方法がある。
【0004】
この場合、CWレーザのスキャン方向を方形状の基板の一端面に対して平行な方向とし、基板をそれを載置するステージと共にCWレーザのスキャン方向に対して直交する方向に間歇的に移動させ、これにより基板上に成膜されたアモルファスシリコン薄膜の全面にCWレーザを照射している。
【0005】
このとき、アモルファスシリコン薄膜の結晶化はCWレーザのスキャン方向に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜が形成される。また、CWレーザのスキャン方向に対して直交する方向について見ると、ポリシリコン薄膜には多数の結晶粒界が存在する。
【0006】
一方、薄膜トランジスタの移動度は、チャネル長方向がCWレーザのスキャン方向と平行する方向であると高くなり、CWレーザのスキャン方向と直交する方向であると低くなる。そこで、従来では、画素電極に接続された薄膜トランジスタのチャネル長方向はCWレーザのスキャン方向としていた。
【0007】
【発明が解決しようとする課題】
ところで、薄膜トランジスタパネルにおいて、基板上にチャネル長方向が互いに直交する2種類の薄膜トランジスタを形成する場合には、一方の薄膜トランジスタのチャネル長方向をCWレーザのスキャン方向とすると、他方の薄膜トランジスタのチャネル長方向がCWレーザのスキャン方向と直交する方向となり、2種類の薄膜トランジスタの特性のバラツキが大きくなってしまう。そこで、この発明は、チャネル長方向が互いに直交する2種類の薄膜トランジスタの特性のバラツキを小さくすることができる薄膜トランジスタパネルの製造方法を提供することを目的とする。
【0008】
【課題を解決するための手段】
請求項1に記載の薄膜トランジスタパネルの製造方法は、元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端と平行な方向にCWレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を2種類の薄膜トランジスタに素子分離する際に前記2種類の薄膜トランジスタのチャネル長方向は異なる方向であり、その各チャネル長方向が前記CWレーザのスキャン方向に対して45°傾斜するように形成し、前記元基板の一端に対して平行な線および垂直な線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とするものである
請求項2に記載の薄膜トランジスタパネルの製造方法は、請求項1に記載の薄膜トランジスタパネルの製造方法において、前記CWレーザのスキャン照射は前記元基板上からオーバーしないように制御することを特徴とするものである。
請求項3に記載の薄膜トランジスタパネルの製造方法は、請求項1または2に記載の薄膜トランジスタパネルの製造方法において、前記元基板を載置するためのステージは前記CWレーザが照射されても影響を受けない材料によって形成され、前記CWレーザのスキャン照射はそのスキャン照射距離が一定となるように制御するものである。
請求項4に記載の薄膜トランジスタパネルの製造方法は、元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端に対して45°傾斜した方向にCWレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、このポリシリコン薄膜を2種類の薄膜トランジスタに素子分離する際に、前記2種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記CWレーザのスキャン方向に対して45°傾斜するように形成し、前記元基板の一端に対して、一方向および他方向にそれぞれ45°傾斜する2種類の線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とするものである。
【0009】
【発明の実施の形態】
図1はこの発明の第1実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の2箇所の拡大透過平面図を示したものである。この液晶表示装置は、方形状の薄膜トランジスタパネル1とその上に配置された方形状の対向パネル2とがほぼ方形枠状のシール材3を介して貼り合わされ、シール材3の内側における両パネル1、2間に液晶(図示せず)が封入された構造となっている
【0010】
薄膜トランジスタパネル1のベースとなる方形状のガラス基板4上においてシール材3の内側には、マトリクス状に配置された複数の画素電極5と、これらの画素電極5にそれぞれ接続された複数の薄膜トランジスタ6と、図1の行方向に配置され、薄膜トランジスタ6に走査信号を供給する複数の走査ライン7と、図1の列方向に配置され、薄膜トランジス7タにデータ信号を供給する複数のデータライン8とが設けられている。
【0011】
薄膜トランジスタパネル1のベースとなる方形状のガラス基板4の相隣接する所定の2辺は対向パネル2から突出されている。このうちの一方の突出部4a上の一点鎖線で囲まれた短冊形状の領域は、走査ライン7に走査信号を供給するための走査ライン駆動回路が一体的に形成された走査ライン駆動回路部11となっている。他方の突出部4b上の一点鎖線で囲まれた短冊形状の領域は、データライン8にデータ信号を供給するためのデータライン駆動回路が一体的に形成されたデータライン駆動回路部12となっている。
【0012】
走査ライン駆動回路部11のシフトレジスタの一部を構成する薄膜トランジスタ13は、その構造については後で説明するが、そのチャネル長方向L1がガラス基板4の突出部4aの突出端面4aaと平行する方向となるように配置されている。データライン駆動回路部12のシフトレジスタの一部を構成する薄膜トランジスタ14は、その構造については後で説明するが、そのチャネル長方向L2が薄膜トランジスタ13のチャネル長方向L1と直交する方向となるように配置されている。なお、画素電極5に接続された薄膜トランジスタ6のチャネル長方向はL1方向とL2方向のいずれの方向であってもよい。
【0013】
3種類の薄膜トランジスタ6、1314の基本的な構造は同じであり、一例として、図2に示すような構造となっている。すなわち、ガラス基板4の上面には酸化シリコンからなる下地絶縁膜21が設けられている。下地絶縁膜21の上面の所定の箇所にはポリシリコン薄膜22が設けられている。ポリシリコン薄膜22の中央部は真性ポリシリコンからなるチャネル領域22aとされ、その両側はn型ポリシリコンからなるソース領域22bおよびドレイン領域22cとされている。
【0014】
ポリシリコン薄膜22を含む下地絶縁膜21の上面には酸化シリコンからなるゲート絶縁膜23が設けられている。ポリシリコン薄膜22のチャネル領域22a上におけるゲート絶縁膜23の上面にはタングステンやアルミニウム等からなるゲート電極24が設けられている。ゲート電極24を含むゲート絶縁膜23の上面には酸化シリコンからなる層間絶縁膜25が設けられている。
【0015】
層間絶縁膜25の上面の所定の2箇所にはタングステンやアルミニウム等からなるソース電極26およびドレイン電極27が設けられている。ソース電極26およびドレイン電極27は、層間絶縁膜25およびゲート絶縁膜23の各所定の箇所に形成されたコンタクトホール28、29を介してポリシリコン薄膜22のソース領域22bおよびドレイン領域22cに接続されている。
【0016】
次に、上記構造の薄膜トランジスタパネル1の薄膜トランジスタ6、13、14の部分の製造方法について説明する。まず、図3に示すように、一点鎖線で示す線に沿って切断すると、図1に示すガラス基板4を複数個得ることができる大きさの方形状のガラス基板31(元基板)を用意する。この場合、図3において一点鎖線で示す線は、ガラス基板31の一端面31aに対して平行な線と垂直な線とからなっている。
【0017】
次に、図4(A)に示すように、ガラス基板31の上面にプラズマCVD法により酸化シリコンからなる下地絶縁膜21および水素含有の真性なアモルファスシリコン薄膜32を連続して成膜する。この場合、下地絶縁膜21の膜厚は1000〜3000Å程度であり、アモルファスシリコン薄膜32の膜厚は500〜1500Å程度である。
【0018】
次に、後の工程でCWレーザの照射により高エネルギーを与えたとき水素が突沸して欠陥が生じるのを避けるために、窒素雰囲気の大気圧中において温度450℃程度で2時間以上の熱処理を行うことにより、アモルファスシリコン薄膜32中の水素濃度を低減する。次に、図4(B)に示すように、CWレーザを照射すると、真性なアモルファスシリコン薄膜32が結晶化されて真性なポリシリコン薄膜33が形成される。
【0019】
ここで、CWレーザの照射について説明する。まず、図5に示すように、Y方向に間歇的に移動可能なステージ34上にガラス基板31をその一端面31aがX方向に対してほぼ45°傾斜するように載置する。次に、Nd:YVO4レーザやArイオンレーザ等のCWレーザ35を矢印で示すようにX方向にスキャン照射するとともに、1回のスキャン照射の終了後にステージ34をその上に載置されたガラス基板31と共にY方向に所定の距離ずつ間歇的に移動させ、これによりガラス基板31上に成膜されたアモルファスシリコン薄膜32の全面にCWレーザ35を照射する。
【0020】
すると、アモルファスシリコン薄膜32の結晶化がCWレーザ35のスキャン方向(X方向)に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜33が形成される。また、CWレーザ35のスキャン方向(X方向)に対して直交する方向(Y方向)について見ると、ポリシリコン薄膜33には多数の結晶粒界(図示せず)が存在する。
【0021】
この場合、ガラス基板31はステージ34上にその一端面31aがX方向(CWレーザ35のスキャン方向)に対してほぼ45°傾斜するように載置されているので、アモルファスシリコン薄膜32の結晶化方向はガラス基板31の一端面31aに対してほぼ45°傾斜する方向(X方向)となり、この傾斜方向に対して直交する方向(Y方向)に多数の結晶粒界が存在することになる。ここで、一例として、Nd:YVO4レーザの場合には、パワー10W程度とし、スキャン速度を50cm/s程度とする。
【0022】
次に、図4(C)に示すように、フォトリソグラフィ法により、ポリシリコン薄膜33を素子分離する。次に、図4(D)に示すように、素子分離されたポリシリコン薄膜33を含む下地絶縁膜21の上面にプラズマCVD法により酸化シリコンからなるゲート絶縁膜23を膜厚500〜2000Å程度に成膜する。
【0023】
次に、ポリシリコン薄膜22の中央部上におけるゲート絶縁膜23の上面にタングステンやアルミニウム等からなるゲート電極24をパターン形成する。次に、ゲート電極24をマスクとしてn型イオンを注入し、図2に示すように、ゲート電極24によって覆われていないポリシリコン薄膜22をn型イオンが注入されたソース領域22bおよびドレイン領域22cとする。
【0024】
次に、ゲート電極24を含むゲート絶縁膜23の上面にプラズマCVD法により酸化シリコンからなる層間絶縁膜25を膜厚1000〜10000Å程度に成膜する。次に、層間絶縁膜25の所定の2箇所にコンタクトホール28、29を形成する。次に、層間絶縁膜25の上面の所定の2箇所にタングステンやアルミニウム等からなるソース電極26およびドレイン電極27をパターン形成する。この場合、ソース電極26およびドレイン電極27はコンタクトホール28、29を介してポリシリコン薄膜22のソース領域22bおよびドレイン領域22cに接続される。
【0025】
かくして、薄膜トランジスタ6、1314が形成される。ただし、この場合、図1に示すように、走査ライン駆動回路部11のシフトレジスタの一部を構成する薄膜トランジスタ13のチャネル長方向L1はガラス基板4の突出部4aの突出端面と平行な方向となるようにする。データライン駆動回路部12のシフトレジスタの一部を構成する薄膜トランジスタ14のチャネル長方向L2は薄膜トランジスタ13のチャネル長方向L1と直交する方向となるようにする。画素電極5に接続された薄膜トランジスタ6のチャネル長方向はL1方向とL2方向のいずれの方向としてもよい。
【0026】
一方、図5に示すように、CWレーザ35のスキャン方向はガラス基板31の一端面31aに対してほぼ45°傾斜する方向である。この結果、2種類の薄膜トランジスタ13、14はその各チャネル長方向L1、L2がCWレーザ35のスキャン方向に対して一方向および他方向にそれぞれほぼ45°ずつ傾斜する方向となるように配置されることになる。したがって、チャネル長方向L1、L2が互いに直交する2種類の薄膜トランジスタ13、14の各チャネル長方向L1、L2がCWレーザ35のスキャン方向に対してそれぞれほぼ45°ずつ傾斜する方向となり、チャネル長方向L1、L2が互いに直交する2種類の薄膜トランジスタ13、14の特性のバラツキを小さくすることができる。
【0027】
ところで、図5に示すように、CWレーザ35のスキャン方向はガラス基板31の一端面31aに対してほぼ45°傾斜する方向であるので、同図に示す矢印の長さが異なるように、ガラス基板31上のアモルファスシリコン薄膜32に対するCWレーザ35のスキャン照射距離が異なる。これは、ステージ34の材料がステンレスである場合、CWレーザ35のスキャン照射がガラス基板31上からオーバーしないようにするためである。すなわち、CWレーザ35がガラス基板31上からオーバーしてステンレス製のステージ34に照射されると、ステンレス成分が蒸発してガラス基板31上のアモルファスシリコン薄膜32が汚染されるので、これを防止するためである。しかし、このようにすると、CWレーザ35のスキャン照射の制御が複雑となる。
【0028】
一方、ステージ34の材料がCWレーザ35が照射されても影響を受けない材料、例えば石英やガラス等である場合には、ガラス基板31上のアモルファスシリコン薄膜32に対するCWレーザ35のスキャン照射距離が異ならせる必要はなく、スキャン照射距離を一定としてもよい。このようにすれば、CWレーザ35のスキャン照射の制御が容易となる。
【0029】
なお、図5では、ガラス基板31をステージ34上にその一端部31aがステージ34の左上に位置するように載置した場合について説明したが、これに限らず、図6に示すように、ガラス基板31をステージ34上にその一端部31aがステージ34の左下に位置するように載置するようにしてもよい。
【0030】
次に、図7はこの発明の第2実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の2箇所の拡大透過平面図を示したものである。この液晶表示装置では、走査ライン駆動回路部11のシフトレジスタの一部を構成する薄膜トランジスタ13は、そのチャネル長方向L1がガラス基板4の突出部4aの突出端面4aaに対して所定の方向にほぼ45°傾斜する方向となるように配置されている。データライン駆動回路部12のシフトレジスタの一部を構成する薄膜トランジスタ14は、そのチャネル長方向L2が薄膜トランジスタ13のチャネル長方向L1と直交する方向となるように配置されている。
【0031】
次に、この場合のCWレーザの照射について説明する。まず、図8に示すように、Y方向に間歇的に移動可能なステージ34上にガラス基板31をその一端面31aがY方向と平行するように載置する。次に、CWレーザ35をX方向にスキャン照射するとともに、1回のスキャン照射の終了後にステージ34をその上に載置されたガラス基板31と共にY方向に所定の距離ずつ間歇的に移動させ、これによりガラス基板31上に成膜されたアモルファスシリコン薄膜32の全面にCWレーザ35を照射する。
【0032】
すると、アモルファスシリコン薄膜32の結晶化がCWレーザ35のスキャン方向(X方向)に沿って進み、シリコンの結晶方位のそろった比較的大きな粒径のポリシリコン薄膜33が形成される。また、CWレーザ35のスキャン方向(X方向)に対して直交する方向(Y方向)について見ると、ポリシリコン薄膜33には多数の結晶粒界(図示せず)が存在する。
0033
そして、上述の場合とほぼ同様の工程を経て薄膜トランジスタ13、14を形成し、次いで図8に示すガラス基板31を図3に示す場合と同様の一点鎖線に沿って切断し、図7に示す薄膜トランジスタパネル1を複数個得る。ただし、この場合、図7に示すように、走査ライン駆動回路部11のシフトレジスタの一部を構成する薄膜トランジスタ13のチャネル長方向L1はガラス基板4の突出部4aの突出端面4aaに対して所定の方向にほぼ45°傾斜する方向となるようにする。データライン駆動回路部12のシフトレジスタの一部を構成する薄膜トランジスタ14のチャネル長方向L2は薄膜トランジスタ13のチャネル長方向L1と直交する方向となるようにする。
0034
一方、図8に示すように、CWレーザ35のスキャン方向はガラス基板31の一端面31aに対して直交する方向である。この結果、2種類の薄膜トランジスタ13、14はその各チャネル長方向L1、L2がCWレーザ35のスキャン方向に対して一方向および他方向にそれぞれほぼ45°ずつ傾斜する方向となるように配置されることになる。したがって、チャネル長方向L1、L2が互いに直交する2種類の薄膜トランジスタ13、14の各チャネル長方向L1、L2がCWレーザ35のスキャン方向に対してそれぞれほぼ45°ずつ傾斜する方向となり、チャネル長方向L1、L2が互いに直交する2種類の薄膜トランジスタ13、14の特性のバラツキを小さくすることができる。
0035
ところで、この第2実施形態の場合、図8に示すように、CWレーザ35のスキャン方向はガラス基板31の一端面31aに対して直交する方向であるので、ガラス基板31上のアモルファスシリコン薄膜32に対するCWレーザ35のスキャン照射距離を一定とすればよく、CWレーザ35のスキャン照射の制御が容易となる。しかし、この第2実施形態の場合、図7に示すように、薄膜トランジスタ13、14のチャネル長方向L1、L2がガラス基板4の端面に対してそれぞれほぼ45°ずつ傾斜する方向となるので、そのパターン設計が煩雑となってしまう。
0036
そこで、図8に示すように、CWレーザ35のスキャン方向をガラス基板31の一端面31aに対して直交する方向とし、図9において一点鎖線で示すように、ガラス基板31をその一端面31aに対して一方向および他方向にそれぞれほぼ45°ずつ傾斜する2種類の線に沿って切断すると、例えば図1に示すような構造の薄膜トランジスタパネル1を複数個得ることができる。そして、この場合には、薄膜トランジスタ13、14のチャネル長方向L1、L2がガラス基板4の端面に対してそれぞれ平行する方向となるので、そのパターン設計が容易となる。
0037
なお、上記各実施形態では、2種類の薄膜トランジスタのチャネル長方向がCWレーザのスキャン方向に対して一方向および他方向にそれぞれほぼ45°ずつ傾斜するものであるが、少なくとも一方の薄膜トランジスタのチャネル長方向がCWレーザのスキャン方向に対して垂直でなければ効果が得られるものであり、実際のデバイスとして2種類の薄膜トランジスタのチャネル長方向がCWレーザのスキャン方向に対して一方向および他方向にそれぞれ30゜〜60゜の範囲に傾斜するようにしてもよい。また、例えば図5に示すように、CWレーザ35のスキャン方向を左側から右側に向かう一方向のみとした場合について説明したが、これに限らず、例えば図10に示すように、千鳥状の2方向としてもよい。
0038
【発明の効果】
以上説明したように、この発明によれば、2種類の薄膜トランジスタをその各チャネル長方向がCWレーザのスキャン方向に対して一方向および他方向にそれぞれ30°〜60°傾斜するように形成しているので、チャネル長方向が互いに直交する2種類の薄膜トランジスタの各チャネル長方向がCWレーザのスキャン方向に対してそれぞれ30°〜60°傾斜する方向となり、したがってチャネル長方向が互いに直交する2種類の薄膜トランジスタの特性のバラツキを小さくすることができる。
【図面の簡単な説明】
【図1】 この発明の第1実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の2箇所の拡大透過平面図。
【図2】 図1に示す薄膜トランジスタの構造を説明するために示す断面図。
【図3】 図1に示す薄膜トランジスタパネルの製造に際し、当初用意したガラス基板を示す平面図。
【図4】 (A)〜(D)はそれぞれ図1に示す薄膜トランジスタパネルの各製造工程を示す断面図。
【図5】 図4(B)に示すCWレーザの照射を説明するために示す平面図。
【図6】 ガラス基板のステージ上への載置の他の例を説明するために示す平面図。
【図7】 この発明の第2実施形態としての製造方法により製造された薄膜トランジスタパネルを備えた液晶表示装置の等価回路的平面図およびその所定の2箇所の拡大透過平面図。
【図8】 上記第2実施形態におけるCWレーザの照射を説明するために示す平面図。
【図9】 この発明の第3実施形態としての製造方法においてガラス基板の切断を説明するために示す平面図。
【図10】 CWレーザの照射方法の他の例を説明するために示す平面図。
【符号の説明】
1 薄膜トランジスタパネル
2 対向パネル
3 シール材
4 ガラス基板
5 画素電極
6 薄膜トランジスタ
7 走査ライン
8 データライン
11 走査ライン駆動回路部
12 データライン駆動回路部
13、14 薄膜トランジスタ
31 ガラス基板
32 アモルファスシリコン薄膜
33 ポリシリコン薄膜
34 ステージ
35 CWレーザ

Claims (4)

  1. 元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端と平行な方向にCWレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、
    このポリシリコン薄膜を2種類の薄膜トランジスタに素子分離する際に前記2種類の薄膜トランジスタのチャネル長方向は異なる方向であり、その各チャネル長方向が前記CWレーザのスキャン方向に対して45°傾斜するように形成し、
    前記元基板の一端に対して平行な線および垂直な線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とする薄膜トランジスタパネルの製造方法。
  2. 請求項1に記載の薄膜トランジスタパネルの製造方法において、前記CWレーザのスキャン照射は前記元基板上からオーバーしないように制御することを特徴とする薄膜トランジスタパネルの製造方法。
  3. 請求項1または2に記載の薄膜トランジスタパネルの製造方法において、前記元基板を載置するためのステージは前記CWレーザが照射されても影響を受けない材料によって形成され、前記CWレーザのスキャン照射はそのスキャン照射距離が一定となるように制御することを特徴とする薄膜トランジスタパネルの製造方法。
  4. 元基板上に成膜されたアモルファスシリコン薄膜に、前記元基板の一端に対して45°傾斜した方向にCWレーザをスキャン照射させることにより結晶化させてポリシリコン薄膜とし、
    このポリシリコン薄膜を2種類の薄膜トランジスタに素子分離する際に、前記2種類の薄膜トランジスタの各チャネル長方向は異なる方向であり、その各チャネル長方向が前記CWレーザのスキャン方向に対して45°傾斜するように形成し、
    前記元基板の一端に対して、一方向および他方向にそれぞれ45°傾斜する2種類の線に沿って前記元基板を切断して複数個の薄膜トランジスタパネルを得ることを特徴とする薄膜トランジスタパネルの製造方法。
JP2002127833A 2002-04-30 2002-04-30 薄膜トランジスタパネルの製造方法 Expired - Lifetime JP4069667B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002127833A JP4069667B2 (ja) 2002-04-30 2002-04-30 薄膜トランジスタパネルの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002127833A JP4069667B2 (ja) 2002-04-30 2002-04-30 薄膜トランジスタパネルの製造方法

Publications (2)

Publication Number Publication Date
JP2003324109A JP2003324109A (ja) 2003-11-14
JP4069667B2 true JP4069667B2 (ja) 2008-04-02

Family

ID=29541779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002127833A Expired - Lifetime JP4069667B2 (ja) 2002-04-30 2002-04-30 薄膜トランジスタパネルの製造方法

Country Status (1)

Country Link
JP (1) JP4069667B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100698692B1 (ko) * 2005-07-20 2007-03-23 삼성에스디아이 주식회사 평판표시장치

Also Published As

Publication number Publication date
JP2003324109A (ja) 2003-11-14

Similar Documents

Publication Publication Date Title
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
KR100321541B1 (ko) 능동 매트릭스 디스플레이 장치의 작동 방법
US20060084204A1 (en) Method of manufacturing a thin film transistor
JP3599355B2 (ja) アクティブマトリクス基板の製造方法及び液晶ディスプレイの製造方法
KR100573657B1 (ko) 레이저어닐링을실시한반도체소자를갖는표시장치및반도체장치
US7033434B2 (en) Mask for crystallizing, method of crystallizing amorphous silicon and method of manufacturing array substrate using the same
JP2003092262A (ja) 多結晶化用マスク及びこれを利用した多結晶薄膜トランジスタの製造方法
JPH06289431A (ja) 薄膜トランジスタの形成方法とアクティブマトリクス表示素子
JP2004111972A (ja) 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法
JP2697507B2 (ja) 液晶表示装置
JP2507464B2 (ja) 半導体装置の製造方法
JP2001044133A (ja) レーザ照射方法及び半導体装置の製造方法
US20080068698A1 (en) Display unit and manufacturing method thereof
JP4069667B2 (ja) 薄膜トランジスタパネルの製造方法
JPH06104432A (ja) 薄膜状半導体装置およびその作製方法
JP3550805B2 (ja) 薄膜半導体装置の製造方法
JPH10199808A (ja) シリコン膜の結晶化方法
JPH059794B2 (ja)
KR100833956B1 (ko) 비정질 실리콘 결정화용 광학 마스크
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2000036602A (ja) 薄膜トランジスタ及びその製造方法と表示装置
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JPH0915637A (ja) 電気光学的表示装置の製造方法
JPH11298005A (ja) 薄膜トランジスタ及び液晶表示装置の製造方法
JP2678343B2 (ja) ドライブ回路tftの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050119

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060406

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070814

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071025

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4069667

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140125

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term