CN100470736C - 半导体装置、半导体装置的制造方法及电光学装置 - Google Patents

Abstract

提供一种具有LDD或GOLD结构的半导体装置的制造工序的简化方法。本发明涉及一种半导体装置的制造方法，其中具有：使半导体层上与源侧高浓度区域和漏侧高浓度区域对应的抗蚀剂层的膜厚，比源侧低浓度区域、漏侧低浓度区域和沟道区域的膜厚形成得薄的的工序，和以抗蚀剂层作为掩模将半导体层蚀刻成所定形状，同时向半导体层注入杂质，形成源侧高浓度区域和漏侧高浓度区域的工序。

Description

半导体装置、半导体装置的制造方法及电光学装置

技术领域

本发明涉及半导体装置、半导体装置的制造方法及电光学装置。

背景技术

在液晶装置、有机电致发光(EL)装置、等离子显示器等电光学装置中，为了对每个像素驱动以矩阵状配置的多个像素，广泛利用在各像素上设置了作为薄膜半导体装置的TFT(薄膜晶体管)的有源矩阵型电光学装置。上述TFT一般是以非晶形硅或多晶硅作为沟道区域。尤其是仅以低温工艺制造的多晶硅TFT，由于电子或空穴具有大的电场移动度而被广泛采用于上述液晶装置、有机EL装置等电光学装置上。

作为TFT，具有LDD(Lightly Doped Drain)结构的TFT和具有GOLD(Gate-drain Overlapped LDD)结构的TFT是众所周知的。具有LDD结构的TFT，具有在与栅电极正下方区域外侧区域对应的多晶硅层上形成杂质区域，在其外侧区域形成将形成源区和漏区的高浓度杂质区域的结构，并有抑制截止电流值的效果。另一方面，具有GOLD结构的TFT，具有直至栅电极端部的正下方区域使上述LDD结构的低浓度杂质区域重叠形成的结构，并有抑制热载流子的效果。

作为具有上述LDD和GOLD结构的TFT的形成方法，公开了用具有衍射光栅图案的光掩模等，形成自中央部分至端部具有膜厚薄的区域的抗蚀剂层图案，蚀刻导电膜，形成自中央部分至端部具有膜厚薄的区域的栅电极，通过以此栅电极作为掩模向半导体层注入杂质，形成具有LDD结构的TFT的方法(例如专利文献1)。

专利文献1：特开2002-151523号公报

然而，在具有上述专利文献1公开的LDD和GOLD结构的TFT的形成方法中，以上述抗蚀剂层图案作为掩模，将栅电极的两端部分干蚀刻使残膜厚度达到初期膜厚的5～30％，以此栅电极作为掩模在半导体层上形成低浓度杂质区域。

但是在具有上述LDD和GOLD结构的TFT的形成方法中，为了将栅电极的膜厚抑制到所定厚度，必须考虑干蚀刻的选择比，因而存在使栅电极的加工变得复杂的问题。此外在干蚀刻之际，虽然为像上述那样为控制栅电极的膜厚而考虑选择比的情况下进行蚀刻，但是要找出所需的选择比，需要解决选择受到构成栅电极的材料、和蚀刻液等限制的问题。

发明内容

本发明正是鉴于上述问题而提出的，其目的在于提供一种能将LDD或GOLD结构的半导体装置的制造工序简化的方法。

本发明，为解决上述课题，涉及具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜而相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；将在所述半导体膜上与所述源侧高浓度区和所述漏侧高浓度区对应的抗蚀剂层的膜厚，形成为比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的所述抗蚀剂层的膜厚薄的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案，同时通过所述抗蚀剂层的薄的部分向所述半导体膜注入高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序；从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的工序；以所述栅电极作为掩模向所述半导体膜注入比所述高浓度杂质低浓度的杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序。

由本发明的制造方法制造的半导体装置，是具有所谓LDD结构的半导体装置，具有截止电流值小的特性。

过去，具有所谓LDD结构的半导体装置，一般通过三次光刻工序形成。例如，用以形成将半导体层蚀刻成所定形状的掩模时进行上述工序；进而在用以形成将栅电极蚀刻成所定形状时的掩模时两次进行上述工序。

与此相比，在本申请的发明中，在半导体层上直接形成抗蚀剂层后，利用光刻法以所定形状薄薄地形成与此抗蚀剂层的源侧和漏侧高浓度区域对应的膜厚。由此，以上述抗蚀剂层作为掩模将半导体层蚀刻成所定形状，同时能够再以上述抗蚀剂层作为掩模向上述半导体层注入所定浓度的杂质。也就是说，通过一次光刻工序形成所定形状的抗蚀剂层，能够同时用于半导体层的蚀刻和杂质注入等两个工序之中。因此，在将栅电极图案化成所定形状的同时，能够通过两次光刻工序形成具有LDD结构的半导体装置。因此，与已有方法相比能够削减一次光刻工序。而且同时还能削减跟随光刻工序之后的例如抗蚀剂层剥离等工序。

而且，由于以抗蚀剂层作为掩模直接在半导体层上注入杂质，所以能够不借助于在半导体层上形成的栅绝缘膜注入杂质。所以能够避免因杂质照射而引起对栅绝缘膜的损坏，可以提供一种确保绝缘性的可靠性高的栅绝缘膜。

此外，本申请的发明中，因为以上述抗蚀剂层作为掩模形成源侧和漏侧高浓度区域，以上述栅电极作为掩模形成源侧和漏侧低浓度区域，所以能够以自调整(selfalign)方式形成全部杂质区域。

而且，将上述半导体层图案化成所定形状之前，能够设定在半导体层上形成的源侧和漏侧高浓度区域的位置。因此，通过在半导体层上注入杂质形成源侧和漏侧高浓度区域时，不必进行掩模与半导体层的对位，能以高精度在半导体层上形成上述区域。

而且在半导体装置的制造方法的上述抗蚀剂层形成工序中，曝光时优选通过使用透过率局部不同的光掩模，将与所述源侧高浓度区和所述漏侧高浓度区对应的所述抗蚀剂层的膜厚，形成为比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的所述抗蚀剂层的膜厚薄。

根据这种构成，在光刻工序中能够控制透过掩模或调制盘的曝光光的强度，对抗蚀剂层进行曝光显影处理。即中间色调曝光成为可能。由此，能够将抗蚀剂层的膜厚控制成所定膜厚下形成。所以通过使上述抗蚀剂层的膜厚变化，能够在半导体层上选择性控制形成高浓度、低浓度或非杂质区域。

而且在半导体装置的制造方法的上述抗蚀剂层形成工序中，优选将所述源侧高浓度区和所述漏侧高浓度区对应的抗蚀剂层的膜厚形成为50～200纳米。

根据这种构成，则采用离子注入装置对半导体层上照射的高浓度杂质，能够在维持高浓度状态下通过抗蚀剂层。因此，能够在半导体层上形成由高浓度杂质构成的源区和漏区。

另外，在半导体装置的制造方法的上述高浓度杂质区形成工序中，优选具有：以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；和使所述源侧高浓度区和所述漏侧高浓度区对应的部分的所述半导体膜露出，向所述半导体膜注入所述高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序。

在半导体层上使抗蚀剂层成膜的情况下，很难在半导体层上使抗蚀剂层均匀成膜。由此，由于抗蚀剂层表面不平坦而往往不能在半导体层上均匀注入杂质。与此相比，根据本发明由于使注入高浓度杂质的半导体层露出，所以能够在露出的平坦的半导体层上直接注入杂质。因而能够在半导体层上均匀注入杂质。

本发明涉及的半导体装置，是用上述制造方法制造的半导体装置，其中所述源侧高浓度区和所述漏侧高浓度区从所述半导体膜的端部以相同区域宽度形成，所述半导体膜的所述源侧高浓度区和所述漏侧高浓度区的膜厚，优选比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域的膜厚薄。

根据这种构成，则由于源侧和漏侧高浓度区从所述半导体层的端部以相同区域宽度形成，所以能够获得具有所定电学特性的半导体装置。

从上述半导体层的端部以相同区域宽度形成源侧和漏侧高浓度区的理由是，本发明中在半导体层上使抗蚀剂层成膜后，通过对此抗蚀剂层实施光刻工序的中间色调曝光，形成有与注入杂质的半导体区域对应的抗蚀剂层区域。也就是说，形成了薄层抗蚀剂层的区域将变成半导体层中的源侧和漏侧高浓度区。而且以此抗蚀剂层作为掩模，将上述半导体层蚀刻成所定形状，然后在半导体层上注入杂质。因此，由于是在将半导体层蚀刻成所定形状之前，与半导体层的宽度无关，即无需进行对位，所以能够自调整地(selfalign)形成源侧和漏侧高浓度区。而且在抗蚀剂层加工时，通过从抗蚀剂层的端部以相同区域宽度形成薄层抗蚀剂层形成区域，能够从半导体层上形成的源侧和漏侧高浓度区的半导体层的端部控制在相同区域宽度内。

而且源侧和漏侧高浓度区半导体层的膜厚变薄的理由是，一般而言有这样一种特性，即一旦在半导体层中注入高浓度杂质，这种高浓度杂质区域与非杂质区域相比蚀刻就会加速。而且当使栅绝缘膜在半导体层上成膜时，一般对半导体层上预先实施氟酸(强酸)处理。因此，注入了高浓度杂质的半导体层，与其他非杂质区域相比，因为氟酸的蚀刻速度更快，所以源侧和漏侧高浓度区的半导体层的膜厚比其他区域的膜厚变薄。这种半导体层的膜厚薄地形成的源侧和漏侧高浓度区，可以从半导体层的两端部以相同宽度形成。

本发明的半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；将在所述半导体膜上与所述源侧高浓度区和所述漏侧高浓度区对应的抗蚀剂层的膜厚，形成为比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的所述抗蚀剂层的膜厚更薄的工序；通过所述抗蚀剂层的薄的部分向所述半导体膜注入高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的工序；和以所述栅电极作为掩模，向所述半导体膜注入浓度比所述高浓度杂质低的低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序；在所述蚀刻工序中，将在形成了厚的膜厚的所述抗蚀剂层下方的所述半导体膜上注入了所述高浓度杂质的杂质区域，而且沿着所述沟道区域的沟道纵向平行延伸的杂质区域的所述半导体膜除去。

根据这种构成，通过蚀刻处理至少除去沿着沟道区域的沟道纵向平行延伸的杂质区域。这样，能够防止电荷从以上述杂质区域为基础的源区泄漏到漏区。因此，通过将栅电极开/关能正确地使半导体装置开闭。

而且本发明涉及的半导体装置，是利用上述半导体装置的制造方法制造的半导体装置，其特征在于，其中所述源侧高浓度区和所述漏侧高浓度区的宽度，设为所述源侧低浓度区和所述漏侧低浓度区的宽度以下。

根据这种构成，能够确实除去形成了厚的膜厚的抗蚀剂层正下方的杂质区域。这样能够防止电荷从以上述杂质区域为基础的源区泄漏到漏区。因此，通过将栅电极开/关而能使半导体装置正确地开闭。

而且本发明涉及的半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；将在所述半导体膜上与所述源侧高浓度区、所述漏侧高浓度区、所述源侧低浓度区和所述漏侧低浓度区对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域对应的所述抗蚀剂层的膜厚更薄的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案，同时通过所述抗蚀剂层的薄的部分向所述半导体膜注入低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序；从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；在所述栅绝缘膜上与所述源侧低浓度区、所述漏侧低浓度区及所述沟道区域对应的位置上形成所述栅电极的工序；和以所述栅电极作为掩模向所述半导体膜注入浓度比所述低浓度杂质高的高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序。

用本发明的制造方法制造的半导体装置，是具有所谓GOLD结构的半导体装置，具有热载流子对策效果优良的特性。

根据这种构成，在半导体层上直接形成抗蚀剂层后，通过光刻法以所定形状薄薄地形成与此抗蚀剂层的源侧和漏侧低浓度区域对应的或者与低浓度区域和高浓度区域对应的膜厚。由此，以上述抗蚀剂层作为掩模将半导体层蚀刻成所定形状，同时能够再次以上述抗蚀剂层作为掩模向上述半导体层注入所定浓度的杂质。也就是说，将通过一次光刻工序形成的所定形状的抗蚀剂层，能够同时用于半导体层的蚀刻和杂质注入两个工序之中。因此，在将栅电极图案化成所定形状的同时，能够由两次光刻工序形成具有GOLD结构的半导体装置。因此，与已有方法相比能够削减一次光刻工序。而且同时还能削减光刻工序之后的工序，例如抗蚀剂层剥离等的工序。

而且在半导体装置的制造方法的上述抗蚀剂层形成工序中，曝光时，优选通过使用透过率局部不同的光掩模，将与所述源侧低浓度区和所述漏侧低浓度区对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域对应的所述抗蚀剂层的膜厚更薄。

根据这种构成，则在光刻工序中能够控制透过掩模或调制盘曝光的光强度，对抗蚀剂层进行曝光显影处理。即中间色调曝光成为可能。由此，能够将抗蚀剂层的膜厚控制在所定膜厚下形成。所以通过使上述抗蚀剂层的膜厚变化，能够在半导体层上选择控制形成高浓度、低浓度或非杂质区域。

而且在半导体装置的制造方法的上述抗蚀剂层形成工序中，优选使与所述源侧低浓度区和所述漏侧低浓度区对应的抗蚀剂层的膜厚形成为50～200纳米。

根据这种构成，采用离子注入装置对半导体层照射的低浓度杂质，能够在维持低浓度状态下通过抗蚀剂层。因此，能够在半导体层上形成由高浓度杂质构成的源区和漏区。

而且在半导体装置的制造方法的上述低浓度杂质区形成工序中，优选具有：以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；和将与所述源侧高浓度区、所述漏侧高浓度区、所述源侧低浓度区和所述漏侧低浓度区对应部分的抗蚀剂层露出，向所述半导体膜注入所述低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序。

使抗蚀剂层在半导体层上成膜的情况下，很难使抗蚀剂层在半导体层上均匀成膜。由此，由于抗蚀剂层表面不平坦而往往不能在半导体层上均匀注入杂质。与此相比，根据本发明由于使注入了低浓度杂质的半导体层露出，所以能够在露出的平坦的半导体层上直接注入杂质。因而能够在半导体层上均匀注入杂质。

而且本发明的半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；将在所述半导体膜上与所述源侧高浓度区、所述漏侧高浓度区、所述源侧低浓度区和所述漏侧低浓度区对应的抗蚀剂层的膜厚，形成为比所述沟道区域对应的所述抗蚀剂层的膜厚更薄的工序；通过所述抗蚀剂层的薄的部分向所述半导体膜注入低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；在所述栅绝缘膜上与所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的位置上形成所述栅电极的工序；和以所述栅电极作为掩模向所述半导体膜注入比所述低浓度杂质浓度高的高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序；在所述蚀刻工序中，将在形成了厚的膜厚的所述抗蚀剂层下方的所述半导体膜上注入了所述低浓度杂质的杂质区域，而且沿着所述沟道区域的沟道纵向平行延伸的杂质区域的所述半导体膜除去。

根据这种方法，通过蚀刻处理至少除去沿着沟道区域的沟道纵向平行延伸的杂质区域。这样能够防止电荷从以上述杂质区域为基础的源区泄漏到漏区。因此，通过将栅电极开/关，能够正确地使半导体装置开闭。

而且本发明涉及的是由上述半导体装置的制造方法制造的半导体装置，其特征在于，其中所述源侧高浓度区和所述漏侧高浓度区的宽度，设为所述源侧低浓度区和所述漏侧低浓度区的宽度以下。

根据这种构成，能够确实除去形成了膜厚厚的抗蚀剂层正下方的杂质区域。这样能够防止电荷从以上述杂质区域为基础的源区泄漏到漏区。因此，通过将栅电极开/关能正确地使半导体装置开闭。

而且本发明涉及一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；在所述半导体膜上使抗蚀剂层形成得中央部分平坦、两端成锥体部分的工序；通过抗蚀剂层的锥体部分向所述半导体膜注入高浓度杂质，在所述半导体膜上形成浓度梯度区和所述沟道区的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；从所述半导体膜上除去所述抗蚀剂层膜，在所述半导体膜上形成栅绝缘膜的工序；在所述栅绝缘膜上与所述沟道区域或者与所述沟道区域和所述浓度梯度区域的一部分对应的位置上形成所述栅电极的工序。

根据这种构成，由于抗蚀剂层形成为锥体状，所以随着膜厚从半导体层的端部向沟道区域增加，注入的杂质具有与膜厚成反比的浓度梯度。也就是说，杂质浓度从半导体层的端部朝着沟道区域缓缓降低。因此通过采用上述锥体状的抗蚀剂层注入一次杂质，能够在半导体层上形成具有所定浓度梯度的杂质区域，例如源区和漏区高浓度杂质区域、以及源区和漏区低浓度杂质区域。

在上述半导体装置的制造方法中，优选在同一基板上形成：所述栅绝缘膜上与所述沟道区域对应的位置形成所述栅电极的半导体装置，和与所述沟道区域和所述浓度梯度区域中至少一部分对应的位置上形成栅电极的半导体装置。

如此在形成具有LDD和GOLD结构的半导体装置中，采用锥体状的掩模作为杂质注入时的掩模，通过一次注入就能在同一基板形成具有LDD和GOLD结构的半导体装置。而且可以全部自调整地形成具有LDD和GOLD结构的半导体装置的杂质区域。因此，能够实现半导体装置的制造工序的高效化。

而且在上述半导体装置的制造方法中，优选在同一基板上形成：用中央部分平坦、两端是锥体部分的所述抗蚀剂层而形成的半导体装置，和用杂质注入区域膜厚形成得薄的所述抗蚀剂层而形成的半导体装置。

这样在形成具有LDD结构的半导体装置时采用与源侧及漏侧高浓度区域对应的抗蚀剂层以薄层形成了抗蚀剂层的掩模作为掩模，在形成具有GOLD结构的半导体装置时通过采用锥体状的掩模作为掩模，与已有方法相比，能够削减光刻工序的次数，能在同一基板上形成具有LDD和GOLD结构的半导体装置。因此，能够实现半导体装置的制造工序的高效化。

而且本发明涉及一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；在后来变成沟道区域的中央是平坦部分、在后来变成高浓度注入区域的端部的膜厚，比所述平坦部分薄，在后来变成浓度区域的所述平坦部分与膜厚薄的所述两端部分之间以锥体形状形成所述抗蚀剂层的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；通过抗蚀剂层向所述半导体膜注入高浓度杂质，在所述半导体膜上形成所述沟道区域、所述高浓度注入区域和所述梯度区域的工序；从所述半导体膜上除去所述抗蚀剂层膜，在所述半导体膜上形成栅绝缘膜的工序；和在所述栅绝缘膜上与所述沟道区域或者与所述沟道区域和所述浓度梯度区域的一部分对应位置上形成所述栅电极的工序。

采用这种构成，由于使抗蚀剂层形成为锥体状，所以随着膜厚从高浓度区域向沟道区域增加，注入的杂质具有与膜厚成反比的浓度梯度。也就是说，杂质浓度从高浓度区域朝着沟道区域缓缓降低。因此通过采用上述锥体状的抗蚀剂层注入一次杂质，能够在半导体层上形成具有所定浓度梯度的杂质区域，例如源区和漏区高浓度杂质区域、以及源区和漏区低浓度杂质区域。

而且在上述半导体装置的制造方法中，优选在同一基板上形成：在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的半导体装置，和与所述沟道区域和所述浓度梯度区域中一部分对应的位置上形成栅电极的半导体装置。

这样形成具有LDD和GOLD结构的半导体装置时，采用锥体状掩模作为杂质注入时的掩模，通过一次注入就能在同一基板形成具有LDD和GOLD结构的半导体装置。而且能够全部能够自调整地形成具有LDD和GOLD结构的半导体装置的杂质区域。因此，能够实现半导体装置的制造工序的高效化。

而且在上述半导体装置的制造方法中，优选在同一基板上形成：采用使所述抗蚀剂层形成得作为所述沟道区域相当部分的中央为平坦部分，在作为所述高浓度注入区域的端部中膜厚变薄地形成抗蚀剂层的工序；和采用形成得在所述平坦部分与膜厚薄的所述端部之间的所述浓度梯度区域成锥体形状的所述抗蚀剂层而形成的半导体装置；和采用杂质注入区域的膜厚形成薄的所述抗蚀剂层而形成的半导体装置。

这样在形成具有LDD结构的半导体装置时采用与源侧及漏侧高浓度区域对应的抗蚀剂层以薄层形成了抗蚀剂层的掩模作为掩模，在形成具有GOLD结构的半导体装置时通过采用锥体状掩模作为掩模，与已有方法相比，能够削减光刻工序的次数，能在同一基板形成具有LDD和GOLD结构的半导体装置。因此，能够实现半导体装置的制造工序的高效化。

而且本发明涉及一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；在第一半导体装置形成区域中，将在所述半导体膜上与所述源侧高浓度区域及所述漏侧高浓度区域对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域、所述源侧低浓度区域及所述漏侧低浓度区域对应的所述抗蚀剂层的膜厚更薄地形成所述抗蚀剂层工序；在第二半导体装置形成区域中，将与所述源侧高浓度区域、所述漏侧高浓度区域、所述源侧低浓度区域及所述漏侧低浓度区域对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域对应的所述抗蚀剂层的膜厚薄，而且比第一半导体装置形成区域中与所述源侧高浓度区域和所述漏侧高浓度区域对应的所述抗蚀剂层的膜厚增厚地形成所述抗蚀剂层的工序；以所述抗蚀剂层作为掩模蚀刻所述第一和第二半导体装置形成区域的各半导体膜，同时向所述半导体膜注入高浓度杂质，在所述第一半导体装置形成区域形成所述源侧高浓度区域和所述漏侧高浓度区域，在第二半导体装置形成区域形成所述源侧低浓度区域、所述漏侧低浓度区域和所述沟道区域的工序；从所述半导体膜上除去分别在所述第一和第二半导体装置形成区域形成的所述抗蚀剂层膜，在所述半导体膜上形成栅绝缘膜的工序；所述第一半导体装置形成区域中，所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的工序；所述第二半导体装置形成区域中，所述栅绝缘膜上与所述沟道区域、源侧低浓度区域和漏侧低浓度区域对应的位置上形成所述栅电极的工序；分别以所述第一和第二半导体装置形成区域的所述栅电极作为掩模，向所述半导体膜上注入浓度比所述高浓度杂质低的低浓度杂质，在所述第一半导体装置形成区域形成所述源侧低浓度区域和所述漏侧低浓度区域的工序；和用抗蚀剂层将所述第一半导体装置形成区域全面覆盖，同时向所述第二半导体装置形成区域的所述半导体膜注入高浓度杂质，形成所述源侧高浓度区域和所述漏侧高浓度区域的工序。

本发明通过对抗蚀剂层进行中间色调曝光，在抗蚀剂层上形成通过高浓度杂质的区域、通过低浓度杂质的区域和遮断杂质的区域。也就是说，通过中间色调曝光，在抗蚀剂层上形成三种色调的图案。这样在具有LDD和GOLD结构的半导体装置的形成中，通过采用上述掩模，与已有方法相比能够削减光刻工序的次数，在同一基板形成LDD和GOLD。因此，能够实现半导体装置的制造工序的高效化。

而且本发明涉及一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体层，和通过所述半导体层和绝缘膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：在基板上形成半导体膜的工序；在所述半导体膜上将与所述源侧区域和所述漏侧区域对应的抗蚀剂层的膜厚，形成为比与所述沟道区域对应的抗蚀剂层的膜厚更薄的工序；以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；以所述抗蚀剂层作为掩模向所述半导体膜注入杂质，形成所述源侧区域和所述漏侧区域的工序；从所述半导体膜除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；和在所述栅绝缘膜上形成所述栅电极的工序。

根据本发明能够简化具有LDD或者GOLD结构的半导体装置的制造工序。

而且本发明涉及一种半导体装置，是用上述的半导体装置的制造方法制造的。

根据本发明，由于源侧高浓度区域和漏侧高浓度区域自半导体层的端部开始以相同区域宽度被形成的，所以能够得到具有所定电学特性的半导体装置。

此外本发明涉及一种电光学装置，是具备上述半导体装置的电光学装置。

根据本发明能够在削减制造工序的情况下制造并提供电光学装置。而且在本发明中，所述电光学装置是指，除了包括由电场使物质的折射率变化，从而具有使光线的透过率发生变化的效果的装置以外，也包括能将电能转换成光能的装置在内的总称。

附图说明

图1是本实施方式的液晶显示装置的等效电路图。

图2是放大表示本实施方式的液晶显示装置的TF阵列基板的一个像素的俯视图。

图3是沿着图2所示的液晶装置的A—A’直线的剖面图。

图4(a)～(c)是表示第一种实施方式的半导体装置的制造方法的图。

图5(a)～(c)是表示第一种实施方式的半导体装置的制造方法的图。

图6(a)～(d)是表示第二种实施方式的半导体装置的制造方法的图。

图7(a)～(c)是表示第三种实施方式的半导体装置的制造方法的图。

图8(a)和(b)是表示第四种实施方式的半导体装置的制造方法的图。

图9(a)和(b)是表示第五种实施方式的半导体装置的制造方法的图。

图10(a)和(b)是表示第六种实施方式的半导体装置的制造方法的图。

图11是表示第七种实施方式的半导体装置的制造方法的图。

图12(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图13(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图14(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图15(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图16(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图17(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图18(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图19(a)和(b)是表示第七种实施方式的半导体装置的制造方法的图。

图20是表示本发明的电子仪器一例的立体图。

图中：

14a、44、74…多晶半导体膜，16、46、76…光致抗蚀剂层，18、48、78…源侧高浓度区域，19、49、79…漏侧高浓度区域，20、50、80…沟道区域，22、52…栅绝缘膜，24a、54、84…栅电极，26、56、86…源侧低浓度区域，27、57、87…漏侧低浓度区域，L…沟道长度

具体实施方式

[第一种实施方式]

(电光学装置的结构)

以下基于图1～图3说明本发明涉及的实施方式的电光学装置的结构。本实施方式中，以采用TFT(薄膜半导体装置)作开关元件的有源矩阵型透过性液晶装置为例加以说明。

图1是表示构成本实施方式的液晶显示装置的像素区域的、以矩阵状配置的多个像素中的开关元件、信号线等的等效电路，图2是表示形成了数据线、扫描线、像素电极等的TFT阵列基板的一个像素的放大俯视图，图3是表示本实施方式的液晶显示装置结构的剖面图，是图2中沿着A—A直线的剖面图。另外，在图3中，是以图的上侧表示光线入射侧，图的下侧表示观察侧(观察者一侧)的图。而且各图中，由于将各层和各种部件在图上绘成可以识别的大小，所以各层和各部件的比例尺各异。

本实施方式的液晶装置，如图1所示，在构成图像显示区域的以矩阵状配置的多个像素上，事先分别形成像素电极9和控制该像素电极用的开关元件TFT(薄膜半导体装置)90，将供给图像信号的数据线6a与该TFT90的源电连接。写入数据线6a的图像信号S1、S2、…、Sn，依此顺序依次供给线或者对相邻的多个数据线6a逐组供给。

而且事先将扫描线3a与TFT90的栅极电连接，对于多个扫描线3a根据所定时序以线顺序施加脉冲扫描信号G1、G2、…、Gn。而且较像素电极9电连接于TFT90的漏区，通过仅在一定期间开启作为开关元件的TFT90，根据所定时序写入由数据线6a供给的图像信号S1、S2、…、Sn。

借助于像素电极9在液晶中写入的所定水平的图像信号S1、S2、…、Sn，在一定期间内被保持在后述的共用电极之间。液晶因施加电压水平而使分子集合的取向和次序发生变化，从而调制光线，可以进行灰度(等级)显示。其中为了防止被保持的图像信号泄漏，可以与像素电极9与共用电极之间形成的液晶电容并列附加储蓄电容98。

如图3所示，本实施方式的液晶装置，是包括夹持液晶层而相对向配置、形成了TFT90和像素电极9的TFT阵列基板100，和形成了共用电极108的对置电极104而大体构成。

以下根据图2说明TFT阵列基板100的平面结构。

在TFT阵列基板100上事先以矩阵状设置多个矩形像素电极9，如图2所示，沿着各像素电极9纵横的边界设置有数据线6a、扫描线3a和电容线3b。本实施方式中，形成了各像素电极和设置得将各像素电极9包围的数据线6a、扫描线3a等的区域将形成一个像素。

数据线6a，借助于接触孔92事先与构成TFT90的多晶半导体膜14a中源区18电连接，像素电极9借助于接触孔96、源线6b、接触孔94事先与多晶半导体膜14a中漏区19电连接。而且，扫描线3a的一部分朝着多晶半导体膜14a中沟道区域20相对向增幅，扫描线3a的增幅部分起着栅电极的作用。以下只将扫描线3a中起着栅电极作用的部分叫作“栅电极”，用符号24a表示。而且构成TFT90的多晶半导体膜14a，事先延伸至与电容线3b相对向的部分，形成着以此延伸部分1f为下电极、以电容线3B为上电极的储蓄电容(储蓄电容元件)98。

以下基于图3说明本实施方式的液晶装置的剖面结构。

TFT阵列基板100，主要以玻璃等透明材料制成的基板主体(透光性基板)10及在其液晶层102侧表面上形成的像素电极9、TFT90和取向膜11为主体构成，对基板104主要以玻璃等透明材料制成的基板主体(透光性基板)104A及在其液晶层102侧表面上形成的共用电极108和取向膜110为主体构成。

详细讲，TFT阵列基板100中，在基板10的正上方形成有由氧化硅膜等构成的基底保护膜(缓冲膜)12。而且在基板主体10的液晶层102侧表面上设置有由铟锡氧化物(ITO)等透明导电性材料构成的像素电极9，在与各像素电极相邻的位置上设置有开关控制各像素电极9的像素开关用TFT90。

在基底保护膜12上，以所定图案形成着由多晶硅构成的多晶半导体膜14a，在此多晶半导体膜14a上形成由氧化硅膜组成的栅绝缘膜22，在此栅绝缘膜22上形成了扫描线3a。本实施方式中，栅电极24a的侧面相对于栅绝缘膜22的表面形成锥体状。而且在多晶半导体膜14a中，通过栅绝缘膜22与栅电极24a相对向的区域，将变成在来自栅电极24a的电场的作用下形成沟道的沟道区域20。而且在多晶半导体膜14a中，在沟道区域20的一侧(图示左侧)形成源区18，而在另一侧(图示右侧)形成漏区19。于是由栅电极24a、栅绝缘膜22、后述的数据线6a、源线6b、多晶半导体膜14a的源区18，沟道区域20、漏区19等构成像素开关用TFT90。

本实施方式中，像素开关用TFT90是具有LDD结构的，在源区18和漏区19分别形成杂质浓度相对较高的高浓度区域(高浓度源区、高浓度漏区)和作为杂质浓度相对较低的低浓度区域的LDD区域(低浓度源区、低浓度漏区)。以下分别用符号18和26表示源侧高浓度区域和源侧低浓度区域，用符号19、27表示漏侧高浓度区域和漏侧低浓度区域。

而且事先在形成了扫描线3a(一部分是栅电极24a)的基板主体10上形成有由氧化硅膜等组成的第一层间绝缘膜4，在此层间绝缘膜4上形成有数据线6a和源线6b。数据线6a通过在第一层间绝缘膜4上形成的接触孔92与多晶半导体膜14a的源侧高浓度区域18电连接着，而源线6b通过在第一层间绝缘膜4上形成的接触孔94与多晶半导体膜14a的漏侧高浓度区域19电连接的。

而且在形成了数据线6a和源线6b的第一层间绝缘膜4上，形成由氮化硅膜组成的第二层间绝缘膜5，在第二层间绝缘膜5上形成有像素电极9。像素电极9通过在第二层间绝缘膜5上形成的接触孔96与源线6b电连接着。

而且对于从多晶半导体膜14a的漏侧高浓度区域19延伸的部分1f，借助于与栅绝缘膜22一体形成的绝缘膜(电介质膜)，与扫描线3a同层形成的电容线3b作为上电极而对向配置着，由此延伸部分1f和电容线3b形成储蓄电容98。

而且在TFT阵列基板100的液晶层102侧的外表面上，形成有使液晶层102内液晶分子排列用的取向膜11。

另一方面，在对基板104中，在基板主体104A的液晶层102侧表面上形成有遮光膜106，以便防止入射到液晶装置中的光线至少入射到多晶半导体膜14a的沟道区域20和低浓度区域26、27内。而且在形成了遮光膜106的基板主体104A上，遍及其整个表面形成由ITO等构成的共用电极108，在其液晶层102一侧形成有控制液晶层102内分子排列用的取向膜110。

(薄膜半导体的制造方法)

图4(a)～(c)和图5(a)～(c)，是以工序顺序表示本实施方式中具有LDD结构的n沟道型TFT的制造方法的剖面图。

首先如图4(a)所示，准备经过超声波清洗等来洗净的玻璃等透光性基板作为基板10。然后使玻璃表面温度设为150～450℃的条件下，利用等离子CVD法等在基板10的全部表面上使由硅氧化膜等构成的基底保护膜(缓冲膜)12，成膜为100～500纳米厚。作为此工序采用的原料气体，优选甲硅烷和一氧化二氮的混合气体、TEOS(四乙氧基甲硅烷，Si(OC₂H₅)₄)和氧、乙硅烷和氨等。

进而如图4(a)所示，通过等离子CVD法使由非晶形硅构成的非晶形半导体膜14在基底保护膜12的全部表面上成膜为30～100纳米厚。在此工序中优选采用乙硅烷和甲硅烷作为原料气体。然后对非晶形半导体膜14实施激光退火处理，使非晶形半导体膜14多晶化，形成由多晶硅构成的多晶半导体膜14a。

接着如图4(b)所示，使光致抗蚀剂层16在上述多晶半导体膜14a上成膜，利用光刻法图案化成所定形状。其中在光刻法中，使用中间色调掩模作为在光致抗蚀剂层16上转印曝光的所定图案掩模或调制盘。这种中间色调掩模具有将曝光装置照射的曝光光线遮断的部分，使曝光光线完全透过的部分和使曝光光线部分透过的部分。在部分透过曝光光线的掩模或调制盘的区域，设有由狭缝构成的折射光栅图案，能够控制透过曝光光线的光强度。

这样在曝光时使用上述中间色调掩模，使光致抗蚀剂层16的形状这样形成，即与多晶半导体膜14a的源侧高浓度区域18和漏侧高浓度区域19对应的光致抗蚀剂层16区域的膜厚，比与沟道区域20a对应的光致抗蚀剂层16的膜厚更薄。也就是说，抗蚀剂层的薄的部分是指，当向多晶半导体膜14a注入高浓度杂质离子时，被照射的高浓度杂质离子以高浓度状态通过光致抗蚀剂层16，被注入到上述源侧高浓度区域18和漏侧高浓度区域19的那种膜厚光致抗蚀剂层16的部分。作为这种光致抗蚀剂层16的膜厚，例如优选50～200纳米左右。

另一方面，与多晶半导体膜14a的源侧高浓度区域18和漏侧高浓度区域19以外的沟道区域20对应的抗蚀剂层的膜厚，是指对多晶半导体膜14a注入高浓度杂质离子时，被照射的高浓度杂质离子被光致抗蚀剂层16遮断，所定浓度的杂质离子不能抵达多晶半导体膜14a的程度的膜厚。作为这种光致抗蚀剂层16的膜厚，例如优选200纳米以上。

另外，所述沟道区域20a是后述中与源侧低浓度区域26、漏侧低浓度区域27和沟道区域10对应的区域。

然后如图4(c)所示，以蚀刻成上述所定形状的光致抗蚀剂层16作为掩模，将在光致抗蚀剂层16的下层形成的多晶半导体膜14a蚀刻成所定形状。作为蚀刻方法可以适当采用干式蚀刻法或湿法蚀刻法等各种方法。

进而如图4(c)所示，以上述光致抗蚀剂层16作为掩模对多晶半导体膜14a，注入例如0.1×10¹⁵～大约10×10¹⁵/cm²量的高浓度杂质离子(磷离子)。这样就上述光致抗蚀剂层16膜厚薄的区域，上述高浓度杂质离子以高浓度状态通过光致抗蚀剂层16被注入到多晶半导体膜14a中。这样以光致抗蚀剂层16作为掩模，能够自调整(selfalign)地在多晶半导体膜14a上形成源侧高浓度区域18和漏侧高浓度区域19。另一方面，就上述光致抗蚀剂层16膜厚厚的的区域而言，由于上述高浓度杂质离子被光致抗蚀剂层16所遮断，所以杂质离子不能抵达多晶半导体膜14a区域。这样没有注入所定浓度杂质离子的区域，将变成由未添加杂质的多晶半导体膜14a构成的沟道区域20a。而且优选在杂质离子注入后再实施多晶半导体膜14a的蚀刻操作。

本实施方式的特征在于，如上所述，直接将在多晶半导体膜14a上成膜的光致抗蚀剂层16图案化成上述所定形状，以此为掩模将高浓度杂质离子注入多晶半导体膜14a这一点。也就是说，其特征在于，不像过去那样借助于栅绝缘膜注入高浓度杂质离子，而是在使栅绝缘膜成膜之前，向多晶半导体膜14a注入高浓度杂质离子这一点。因此，半导体装置形成后，本实施方式的栅绝缘膜22所含的杂质浓度，与已有方法中栅绝缘膜中所含的杂质浓度相比，已有方法中的栅绝缘膜所含杂质浓度更高。因此，如果栅绝缘膜所含杂质浓度例如为1×10¹⁴/cm²，则利用栅绝缘膜能够注入高浓度的杂质离子。

接着如图5(a)所示，将在多晶半导体膜14a上成膜的光致抗蚀剂层16剥离，经过氟酸处理后，在包括剥离后的多晶半导体膜14a的基板10的全部表面上，利用等离子CVD法、溅射法等形成绝缘膜22。进而在栅绝缘膜22上全面形成将成为后述的栅电极的导电24。

然后如图5(b)所示，在上述导电膜24的全部表面上使抗蚀剂层30成膜。通过光刻法对上述抗蚀剂层30进行曝光、显影处理，将其图案化成所定形状。其中上述抗蚀剂层30形成得，比在下层形成的图5(b)的沟道区域20a的区域宽度窄，而且对位与沟道区域20a两端部形成的后述的源侧和漏侧低浓度区域26、27。

进而如图5(c)所示，以图案化成上述所定形状的抗蚀剂层30作为掩模蚀刻导电膜24，形成栅电极24a。

然后继续用栅电极24a作为掩模，例如以约0.1×10¹³～10×10¹³/cm²掺杂量注入低浓度杂质离子(磷离子)，在多晶半导体膜14a区域的沟道区域两端部分形成源侧低浓度区域和漏侧低浓度区域26、27。这样将形成具有所谓LDD结构的半导体装置。

通过上述方法制造的具有LDD结构的半导体装置，源侧高浓度区域18和漏侧高浓度区域19的区域宽度，形成得距离多晶半导体膜14a的端部具有相同宽度。而且因栅绝缘膜形成前氟酸处理的蚀刻速度不同，所以可以使多晶半导体膜14a的源侧高浓度区域18和漏侧高浓度区域19的膜厚，形成为比源侧低浓度区域26、漏侧低浓度区域27和沟道区域20的膜厚更薄。

正如上述说明的那样，本实施方式中直接在半导体层上形成光致抗蚀剂层16后，通过光刻法使这种光致抗蚀剂层16的源侧高浓度区域18和漏侧高浓度区域19对应处的膜厚形成得薄。因此，能够以上述光致抗蚀剂层16作为掩模将多晶半导体膜14a蚀刻成所定形状，同时再以上述抗蚀剂层16作为掩模向上述半导体层注入所定浓度的杂质。也就是说，通过一次光刻工序形成的所定形状的光致抗蚀剂层16，能够在多晶半导体膜14a的蚀刻和杂质注入两个工序中作为掩模并用。因此与已有方法相比，能减少一次光刻工序。而且还能同时削减光刻工序的后续工序；例如光致抗蚀剂层16的剥离工序等。

而且由于以光致抗蚀剂层16作为掩模对多晶半导体膜14a直接进行杂质注入，所以不必借助于在多晶半导体膜14a上形成的栅绝缘膜22就能注入杂质。因此，能避免因杂质照射造成的栅绝缘膜22的损坏，因而能够提供确保绝缘性的、可靠性高的栅绝缘膜22。

而且因为以上述光致抗蚀剂层16作为掩模形成源侧高浓度区域18和漏侧高浓度区域19，然后以上述栅电极24a作为掩模形成源侧低浓度区域26和漏侧低浓度区域27，所以能够全部自调整地(selfalign)形成全部杂质区域。

此外，在将上述多晶半导体膜14a蚀刻成所定形状前，能够设定多晶半导体膜14a中的源侧高浓度区域18和漏侧高浓度区域19。因此，对多晶半导体膜14a注入杂质而形成源侧高浓度区域18和漏侧高浓度区域19时，不必对掩模与多晶半导体膜14a进行对位，能以高精度在多晶半导体膜14a中形成上述源侧高浓度区域18和漏侧高浓度区域19。

[第二种实施方式]

以下参照图6(a)～(c)说明本实施方式中具有GOLD结构的半导体装置的形成方法。

图6(a)～(c)，是以工序顺序表示本实施方式中具有GOLD结构的n沟道型TFT制造方法的示意剖面图。其中对于与上述第一种实施方式同样工序的说明，在本实施方式中将省略或简化，对于共同构成要素赋予同一符号。

首先如图6(a)所示，在基板10的全部表面上形成基底保护膜12，在基底保护膜12上使多晶半导体膜14a成膜。然后在多晶半导体膜14a上使光致抗蚀剂层16成膜，图案化成所定形状。光致抗蚀剂层16的图案形状，如上所述，采用中间色调掩模，使多晶半导体膜14a在图6(a)中与源区18a和漏区19a对应的光致抗蚀剂层16区域的膜厚形成得薄。也就是说，在多晶半导体膜14a上注入低浓度杂质粒子的情况下，被照射的低浓度杂质粒子以低浓度状态通过光致抗蚀剂层16，形成向上述所定区域被注入的那样膜厚的光致抗蚀剂层16。这种光致抗蚀剂层16的膜厚，例如优选50～200纳米左右。

另一方面，作为与多晶半导体膜14a的源区18a和漏区19a以外的沟道区域20对应的光致抗蚀剂层16的膜厚，对多晶半导体膜14a注入低浓度杂质离子的情况下，是在光致抗蚀剂层16的区域内能将被照射的低浓度杂质离子遮断，使所定浓度的杂质离子不能抵达多晶半导体膜14a的膜厚。作为这样光致抗蚀剂层16的膜厚，例如优选设为200纳米以上。

其中所述源区18a，是后述中与源侧高浓度区域18和源侧低浓度区域27对应的区域。而且所述漏区19a是后述中与漏侧高浓度区域19和漏侧低浓度区域27对应的区域。

进而如图6(a)所示，以蚀刻成上述所定形状的光致抗蚀剂层16作为掩模，将光致抗蚀剂层16的下层形成的多晶半导体膜14a蚀刻成所定形状。蚀刻方法可以适当采用干法蚀刻法或湿法蚀刻法等各种方法。

而且优选在杂质离子注入后实施多晶半导体膜14a的蚀刻。

进而以上述光致抗蚀剂层16作为掩模，对多晶半导体膜14a，例如以约0.1 X 10¹³～10 X 10¹³/cm²量注入低浓度杂质离子(磷离子)。由此如图6(a)所示，在多晶半导体膜14a区域形成注入了低浓度杂质离子的源区18a和漏区19a。此时，设为光致抗蚀剂层16膜厚厚部分的正下方位置尚未注入杂质离子的区域，将变成沟道区域20。这样以光致抗蚀剂层16作为掩模，能够自调整(selfalign)地在多晶半导体膜14a区域上形成本身是低浓度杂质区域的源区18a和漏区19a。

然后将在多晶半导体膜14a上成膜的光致抗蚀剂层16剥离。进而如图6(b)所示，利用等离子CVD法、溅射法等在包含剥离了的多晶半导体膜14a的基板10全面上形成栅绝缘膜22。接着在栅绝缘膜22的全面上形成后来变成栅电极的导电膜24。

然后如图6(b)所示，在上述导电膜24的全面上使抗蚀剂层30成膜。进而用光刻法对上述抗蚀剂层30进行曝光、显影处理图案化成所定形状。此抗蚀剂层30的宽度，如图6(b)所示，形成为比在下层形成的沟道区域20的区域宽度大，使在沟道区域20a的两端部分形成的源区18a和漏区19a部分重叠。

进而如图6(c)所示，以图案化成上述所定形状的抗蚀剂层30作为掩模蚀刻导电膜24，形成栅电极24a。

然后如图6(d)所示，以栅电极24a作为掩模，例如以约0.1 X 10¹⁵～10 X 10¹⁵/cm²掺杂量注入高浓度杂质离子(磷离子)。这样在被栅电极24a覆盖的多晶半导体膜14a区域注入高浓度杂质离子，形成源侧高浓度区域18和漏侧高浓度区域19。另一方面，在被栅电极24a覆盖的栅电极24a正下方位置上的多晶半导体膜14a区域为遮断杂质离子而形成沟道区域20，并且在其两端部分形成源侧低浓度区域26和漏侧低浓度区域27。本实施方式与上述第一种实施方式不同，源侧低浓度区域26和漏侧低浓度区域27在栅电极24a正下方形成重叠状态，即形成所谓GOLD结构的半导体装置。

正如上述说明的那样，通过采用上述第二种实施方式中说明的工序；改变了杂质离子的注入顺序，使源侧低浓度区域26和漏侧低浓度区域27在栅电极24a上形成重叠状态，能够形成具有GOLD结构的半导体装置。

[第三种实施方式]

以下参照图7(a)～(c)说明在同一基板上同时形成同一基板具有LDD结构和GOLD结构的半导体装置的形成方法。其中对与上述第一或第二种实施方式同样工序；在本实施方式中将省略或简化说明。

图7(a)～(c)是以工序顺序说明本实施方式中具有LDD结构和GOLD结构的n型沟道型TFT制造方法剖面图。其中将图中左侧示出的具有LDD结构的TFT区域叫作LDD形成区域，将图中右侧示出的具有GOLD结构的TFT区域叫作GOLD形成区域。

如图7(a)所示，首先在基板40的全面上形成基底保护膜42。接着通过对非结晶半导体膜实施退火处理转变成多晶半导体膜44，使抗蚀剂层在此多晶半导体膜44上成膜。然后像上述那样，用中间色调掩模将抗蚀剂层图案化成所定形状。在LDD形成区域内，作为抗蚀剂层46的图案化形状，如图7(a)所示，与源侧高浓度区域48和漏侧高浓度区域49对应的抗蚀剂层46的膜厚形成得薄。作为与源侧高浓度区域48和漏侧高浓度区域49对应的抗蚀剂层46的膜厚，例如优选50～200纳米左右。另一方面，作为与多晶半导体膜44的沟道区域50a对应的抗蚀剂层46的膜厚，对多晶半导体膜44注入高浓度杂质离子的情况下，是被照射的高浓度杂质离子在抗蚀剂层46的区域内被遮断程度的膜厚。作为抗蚀剂层46的膜厚，例如优选设为200纳米以上。

其中所述沟道区域50a，在后述中是与源侧低浓度区域56、漏侧低低浓度区域57和沟道区域50对应的区域。

而且如图7(a)～(c)所示，在GOLD区域内，抗蚀剂层76的图案形状，与源区78a和漏区79a对应的抗蚀剂层76区域的膜厚形成得薄。具体讲，比上述LDD区域内用的抗蚀剂层46以薄层形成的膜厚部分更厚，而且比沟道区域80形成得薄。此时，与抗蚀剂层76的源区78a和漏区79a对应的抗蚀剂层76区域的膜厚，在向多晶半导体膜74注入高浓度杂质离子的情况下，被照射的低浓度杂质离子以低浓度状态通过抗蚀剂层76，形成被注入到上述所定区域的那种抗蚀剂层76的膜厚。也就是说，一部分高浓度杂质离子被抗蚀剂层76所遮断，变成低浓度后抵达多晶半导体膜74。

另一方面，与多晶半导体膜74的沟道区域80对应的抗蚀剂层76的膜厚，当对多晶半导体膜74进行高浓度杂质离子注入的情况下，被照射的高浓度杂质离子在抗蚀剂层76区域内将成为被遮断程度的膜厚。作为抗蚀剂层76的膜厚，例如优选设为200纳米以上。

其中上述源区78a，在后述中是与源侧高浓度区域78和源侧低浓度区域86对应的区域。而且漏区79a，在后述中是与漏侧高浓度区域79和漏侧低浓度区域87对应的区域。

进而以被图案化成上述所定形状的抗蚀剂层46、76作为掩模，将在抗蚀剂层46、76的下层形成的多晶半导体膜44、74分别蚀刻成所定形状。其中多晶半导体膜44、74的蚀刻，优选在后述的杂质离子注入后进行。

进而如图7(a)所示，分别以上述抗蚀剂层46、76作为掩模，对多晶半导体膜44、74例如以约0.1 X 10¹⁵～10 X 10¹⁵/cm²掺杂量注入高浓度杂质离子(磷离子)。由此，在LDD区域中，在上述抗蚀剂层46的膜厚薄的区域上，注入高粘度杂质，以上述抗蚀剂层46作为掩模自调整(selfalign)地在多晶半导体膜44的区域上形成源侧高浓度区域48和漏侧高浓度区域49。而且在抗蚀剂层46正下方的多晶半导体膜44的区域上，由于杂质离子被抗蚀剂层46掩模所遮断，所以杂质离子不能注入上述多晶半导体膜44，而形成沟道区域50a。

另一方面在GOLD区域中，关于上述抗蚀剂层76的膜厚薄的区域，高浓度杂质离子因抗蚀剂层76的膜厚而以低浓度状态通过抗蚀剂层76，被注入多晶半导体膜74中。由此以抗蚀剂层76作为掩模，能够自调整(selfalign)地在多晶半导体膜74区域上形成本身是低浓度杂质区域的源区78a和漏区79a。而且设为抗蚀剂层76正下方的多晶半导体膜74的区域上，由于杂质离子被抗蚀剂层76掩模所遮断，所以杂质离子不能注入上述多晶半导体膜74而形成沟道区域80。

进而如图7(b)所示，当对多晶半导体膜44、74进行杂质注入工序之后，分别将在多晶半导体膜44、74上形成的抗蚀剂层44和74剥离。接着在多晶半导体膜44、74上形成栅绝缘膜52，然后在栅绝缘膜52上形成导电膜。随后使抗蚀剂层在导电膜上成膜，将此抗蚀剂层图案化成所定形状。而且以图案化成所定形状的抗蚀剂层作为掩模，对在下层形成的导电膜进行蚀刻。蚀刻后在LDD形成区域内，在与沟道区域对应的位置上形成栅电极54。而且在GOLD形成区域内，在与后述的沟道区域80与源侧低浓度区域86和漏侧低浓度区域87对应的位置上形成栅电极84。

然后如图7(b)所示，以栅电极54、84作为掩模，例如以约0.1 X 10¹³～10 X 10¹³/cm²掺杂量分别向多晶半导体膜44、74注入高浓度杂质离子(磷离子)。

由此，在LDD形成区域内可以形成，在沟道区域50的两端部分形成源侧低浓度区域56和漏侧低浓度区域57，具有LDD结构的半导体装置。另一方面在GOLD区域内，虽然注入了低浓度杂质，但是被注入杂质的源区78a和漏区79a是低浓度杂质区域。

进而如图7(C)所示，在LDD形成区域内，为了防止高浓度杂质注入而形成抗蚀剂层60，将具有以上形成的LDD结构的半导体装置全面覆盖。进而在GOLD形成区域内，以栅电极84作为掩模，例如以约0.1 X10¹⁵～10 X 10¹⁵/cm²掺杂量向多晶半导体膜74注入高浓度杂质离子(磷离子)。由此，本身是低浓度杂质区域的源区78a和漏区79a未被栅电极84覆盖的区域，将变成由高浓度杂质组成的源侧高浓度区域78和漏侧高浓度区域79。而且在栅电极84的正下方，源侧低浓度区域86和漏侧低浓度区域87将变成重叠状态，形成具有GOLD结构的半导体装置。

根据本实施方式，将各种电路搭载在液晶显示装置的TFT阵列基板100上，能够根据所要求的功能形成具有LDD和GOLD结构的半导体装置。例如，对于作为能驱动像素电极的开关元件的TFT能够形成介质电流小的具有LDD结构的半导体装置，而对于构成在像素周边部分设有驱动电路的TFT，则能够形成热载流子对侧效果优良的具有GOLD结构的半导体装置。

而且在具有LDD和GOLD结构的半导体装置的形成时，通过采用使作为掩模用的、与源区和漏区对应的抗蚀剂层形成得很薄的掩模，与已有方法相比，能够减少光刻工序的次数，并能在同一基板上同时形成LDD和GOLD。因此，能使半导体装置的制造工序高效化。

[第四种实施方式]

以下参照图8(a)和8(b)，与上述第三种实施方式同样说明在同一基板上同时形成具有LDD结构和GOLD结构的半导体装置的形成方法。其中关于与上述第一～第三种实施方式同样工序；在本实施方式中将省略或简化说明。

图8(a)和8(b)是以工序顺序说明本实施方式中具有LDD结构和GOLD结构的n型沟道型TFT制造方法剖面图。其中将图8中右侧示出的具有LDD结构的TFT区域叫作LDD形成区域，将图中左侧示出的具有GOLD结构的TFT区域叫作GOLD形成区域。

如图8(a)所示，首先在基板40的全面形成基底保护膜42。接着通过对退火处理将非结晶半导体膜转变成多晶半导体膜44，将抗蚀剂层46图案化成所定形状。在LDD形成区域内，抗蚀剂层46通过中间色调曝光形成具有所定角度锥体的锥体状，使抗蚀剂层46的膜厚从多晶半导体膜44的端部朝着沟道区域50的方向增厚。更具体讲，上述锥体状的抗蚀剂层46，在中央部分形成得平坦，而在端部形成锥体状。

另一方面，在GOLD形成区域中也同样，抗蚀剂层76通过中间色调曝光形成具有所定角度锥体的锥体状，使抗蚀剂层76的膜厚从多晶半导体膜74的端部朝着沟道区域50的方向增厚。

进而以被图案化成上述所定形状的抗蚀剂层46、76作为掩模，将在抗蚀剂层46、76的下层形成的多晶半导体膜44、74分别图案化成所定形状。其中多晶半导体膜44、74的蚀刻，优选在后述的杂质离子注入后进行。

接着如图8(a)所示，以上述抗蚀剂层46、76作为掩模，分别对多晶半导体膜44、74，例如以约0.1 X 10¹⁵～10 X 10¹⁵/cm²掺杂量注入高浓度杂质离子(磷离子)。

通过这种注入，在LDD区域中使抗蚀剂层46形成锥体状的区域，被注入的杂质浓度随着抗蚀剂层46的膜厚从多晶半导体膜44的源侧高浓度区域48和漏侧高浓度区域49朝着沟道区域50缓缓增厚而降低。其结果，如图8(a)所示，在能够通过高浓度杂质的抗蚀剂层46的正下方区域上，可以将高浓度杂质离子注入多晶半导体膜44，在多晶半导体膜44的区域上形成源侧高浓度区域48和漏侧高浓度区域49。另一方面，在能够通过低浓度杂质的抗蚀剂层46的正下方区域上，可以将低浓度杂质离子注入多晶半导体膜44，形成源侧低浓度区域56和漏侧低浓度区域57。在上述抗蚀剂层46膜厚最厚区域的正下方，可以形成沟道区域50。

其中，上述多晶半导体膜44像上述那样形成从多晶半导体膜44的两端部分朝着沟道区域50具有浓度梯度的区域，本实施方式中为了实现与上述实施方式具有自调整性，将以所定杂质浓度为界限，方便地将多晶半导体膜分成高浓度杂质区域和低浓度杂质区域加以说明。

同样，在GOLD区域也如图8(a)所示，在能够通过高浓度杂质的抗蚀剂层76的正下方区域上，可以将高浓度杂质离子注入多晶半导体膜74，在多晶半导体膜74的区域上形成源侧高浓度区域78和漏侧高浓度区域79。另一方面，在能够通过低浓度杂质的抗蚀剂层76的正下方区域上，可以将低浓度杂质离子注入多晶半导体膜74，形成源侧低浓度区域86和漏侧低浓度区域87。而且在上述抗蚀剂层76膜厚最厚区域的正下方，可以形成沟道区域80。

进而如图8(b)所示，对多晶半导体膜44、74进行杂质注入工序后，分别将多晶半导体膜44、74上形成的抗蚀剂层46和76剥离。接着在包括多晶半导体膜44、74的基板40的全面上形成栅绝缘膜52，然后在栅绝缘膜52上形成导电膜。随后使抗蚀剂层在导电膜上成膜，将此抗蚀剂层图案化成所定形状。作为这种抗蚀剂层的图案化形状，在LDD形成区域内，将抗蚀剂层图案化得与上述多晶半导体膜44的沟道区域50的区域宽度相等。另一方面在GOLD形成区域内，如图8(b)所示，将抗蚀剂层以下述方式图案化，即使上述多晶半导体膜74的沟道区域80和两端部分形成的源侧低浓度区域86和漏侧低浓度区域87的区域宽度相等，或者使源侧低浓度区域86和漏侧低浓度区域87部分重叠。然后分别以图案化成所定形状的上述抗蚀剂层作为掩模，将下层形成的导电膜图案化。其结果，在LDD结构区域内形成栅电极54，而在GOLD结构区域内形成栅电极84。

由此，在LDD结构区域内在栅电极54的正下方事先形成沟道区域50，形成具有LDD结构的半导体装置。另一方面，在GOLD结构区域除栅电极84正下方的沟道区域80以外，使低浓度杂质区域86、87重叠，形成具有GOLD结构的半导体装置。

综上所述，形成具有LDD和GOLD结构的半导体装置时，采用锥体状的抗蚀剂层掩模作为掩模，与已有方法相比能够减少光刻工序的次数，并能在同一基板上形成LDD和GOLD。因此，能使半导体装置的制造工序高效化。

[第五种实施方式]

以下参照图9(a)和9(b)，与上述第四种实施方式同样，说明在同一基板上同时形成具有LDD结构和GOLD结构的半导体装置的方法。其中关于与上述第一～第四种实施方式同样工序；在本实施方式中将省略或简化说明。

图9(a)和(b)是表示以工序顺序说明本实施方式中具有LDD结构和GOLD结构的n型沟道型TFT制造方法剖面图。其中将图9中右侧示出的具有LDD结构的TFT区域叫作LDD形成区域，将图中左侧示出的具有GOLD结构的TFT区域叫作GOLD形成区域。

如图9(a)所示，首先在基板40的全面上形成基底保护膜42。接着通过退火处理将非结晶半导体膜转变成多晶半导体膜44，在此多晶半导体膜44上使抗蚀剂层46成膜。然后将抗蚀剂层46图案化成所定形状。在LDD形成区域内，抗蚀剂层46通过中间色调曝光，如图9(a)所示，形成与沟道区域80相当的中央是平坦部分，在其外侧形成与杂质高浓度注入区域相当的被所定薄膜化的部分。

另一方面，在GOLD形成区域中也同样，抗蚀剂层76与沟道区域80相当的中央是平坦部分，在其外侧形成与杂质浓度梯度区域相当的锥体部分，进而在其外侧形成与杂质高浓度注入区域相当的被所定薄膜化的部分。

进而以图案化成上述所定形状的抗蚀剂层46、76作为掩模，将在抗蚀剂层46、76下层形成的多晶半导体膜44、74分别图案化成所定形状。其中多晶半导体膜44、74的蚀刻，优选在后述的杂质离子注入后进行。

接着如图9(a)所示，以上述抗蚀剂层46、76作为掩模，分别对多晶半导体膜44、74，例如以约0.1 X 10¹⁵～10 X 10¹⁵/cm²掺杂量注入高浓度杂质离子(磷离子)。

通过注入在LDD区域中使抗蚀剂层46形成锥体状的区域，被注入的杂质浓度随着抗蚀剂层46的膜厚从多晶半导体膜44的源侧高浓度区域48和漏侧高浓度区域49朝着沟道区域50缓缓增厚而降低。因而形成具有杂质离子浓度梯度的浓度梯度区域。其结果，如图9(a)所示，在能够通过高浓度杂质的抗蚀剂层46的正下方区域上，高浓度杂质离子被注入多晶半导体膜44，在多晶半导体膜44的区域上形成源侧高浓度区域48和漏侧高浓度区域49。另一方面，在能够通过低浓度杂质的抗蚀剂层46的锥体部分的正下区域，低浓度杂质离子被注入多晶半导体膜44，形成源侧低浓度区域56和漏侧低浓度区域57。在上述抗蚀剂层46膜厚最厚区域的正下方可以形成沟道区域50。

其中，上述多晶半导体膜44像上述那样形成从多晶半导体膜44的高浓度区域朝着沟道区域50的浓度梯度区域，本实施方式中为了实现与上述实施方式具有调整性，以所定杂质浓度为界限，方便地将多晶半导体膜分成高浓度杂质区域和低浓度杂质区域说明。

同样，在GOLD区域，也如图9(a)所示，在能够通过高浓度杂质的抗蚀剂层76的正下方区域，高浓度杂质离子被注入多晶半导体膜74，在多晶半导体膜74的区域形成源侧高浓度区域78和漏侧高浓度区域79。另一方面，在能够通过低浓度杂质的抗蚀剂层76的锥体部分正下方区域，低浓度杂质离子被注入多晶半导体膜74，形成源侧低浓度区域86和漏侧低浓度区域87。而且在上述抗蚀剂层76膜厚最厚区域的正下方形成沟道区域80。

其次如图9(b)所示，多晶半导体膜44、74的杂质注入工序后，分别将在多晶半导体膜44、74上形成的抗蚀剂层46和76剥离。然后在包括多晶半导体膜44、74的基板40全面上形成栅绝缘膜52，进而在栅绝缘膜52上形成导电膜。随后在导电膜上形成抗蚀剂层，将此抗蚀剂层图案化成所定形状。作为这种抗蚀剂层的图案化形状，在LDD形成区域将抗蚀剂层图案化成与上述多晶半导体膜44的沟道区域50的区域宽度相等。另一方面在GOLD形成区域，如图9(b)所示，将抗蚀剂层以下述方式图案化，使上述多晶半导体膜74的沟道区域80与在两端部分形成的源侧低浓度区域86和漏侧低浓度区域87的区域宽度相等，或者使源侧低浓度区域86与漏侧低浓度区域87部分重叠。然后分别以图案化成所定形状的上述抗蚀剂层作为掩模，将下层形成的导电膜图案化。其结果，在LDD结构区域内形成栅电极54，而在GOLD结构区域内形成栅电极84。

这样在LDD结构区域内，在栅电极54的正下方事先形成沟道区域50，形成具有LDD结构的半导体装置。另一方面，在GOLD结构区域内，除栅电极84正下方的沟道区域80以外，使低浓度杂质区域86、87重叠，形成具有GOLD结构的半导体装置。

综上所述，形成具有LDD和GOLD结构的半导体装置时，采用锥体状掩模作为掩模，与已有方法相比能够减少光刻工序的次数，在同一基板上形成LDD和GOLD。因此，能使半导体装置的制造工序高效化。

[第六种实施方式]

以下与上述第第三～五种实施方式同样，参照图10(a)和9(b)，说明形成在同一基板上具有LDD结构和GOLD结构的半导体装置的方法。其中关于与上述第一～第五种实施方式相同的工序；在本实施方式中将省略或简化说明。

图10(a)和(b)是表示以工序顺序说明本实施方式中具有LDD结构和GOLD结构的n型沟道型TFT制造方法剖面图。其中将图10中右侧示出的具有LDD结构的TFT区域叫作LDD形成区域，将图中左侧示出的具有GOLD结构的TFT区域叫作GOLD形成区域。

如图10(a)所示，首先在基板40全面上形成基底保护膜42。接着通过退火处理将非结晶半导体膜转变成多晶半导体膜44，在此多晶半导体膜44上使抗蚀剂层46成膜。然后将抗蚀剂层46图案化成所定形状。在LDD形成区域内，抗蚀剂层46通过中间色调曝光，使与源区48和漏区49对应的抗蚀剂层46的膜厚形成得很薄。抗蚀剂层46的膜厚例如优选50～200纳米左右。而且与多晶半导体膜44的沟道区域50a对应的抗蚀剂层46的膜厚，当在多晶半导体膜44膜上进行高浓度杂质离子注入的情况下，是照射的高浓度杂质离子在抗蚀剂层46的区域内可以被遮断程度的膜厚。其中上述沟道区域50a，是后述中与源侧低浓度区域56、漏侧低浓度区域57和沟道区域50对应的区域。

另一方面，在GOLD形成区域内，抗蚀剂层76通过中间色调曝光，形成具有所定角度锥体的喇叭状，使抗蚀剂层76从多晶半导体膜74的端部朝着沟道区域80的方向抗蚀剂层76的膜厚加厚。

然后以被图案化成上述所定形状的抗蚀剂层46、76作为掩模，分别将在抗蚀剂层46、76下层形成的多晶半导体膜44、74图案化成所定形状。其中多晶半导体膜44、74的蚀刻，优选在后述的杂质离子注入后进行。

接着如图10(a)所示，以上述抗蚀剂层46、76作为掩模，分别对多晶半导体膜44、74，例如以约0.1 X 10¹⁵～10 X 10¹⁵/cm²掺杂量注入高浓度杂质离子(磷离子)。而且在LDD区域中，在上述抗蚀剂层46的膜厚薄的区域上，注入高浓度杂质。这样以上述抗蚀剂层46作为掩模，自调整地(selfalign)在多晶半导体膜44上形成源侧高浓度区域48和漏侧高浓度区域49。而且在抗蚀剂层46的正下方的多晶半导体膜44区域上，因杂质离子被抗蚀剂层34掩模所遮断，所以杂质离子不被注入上述多晶半导体膜44，而形成沟道区域50a。

另一方面在GOLD区域，由于使抗蚀剂层76形成锥体状，所以所注入的杂质浓度随着抗蚀剂层76的膜厚从多晶半导体膜74两端的源侧高浓度区域78和漏侧高浓度区域79朝着沟道区域80缓缓增厚而降低的浓度梯度。由此如图10(a)所示，在能够通过高浓度杂质的抗蚀剂层76的正下方区域，高浓度杂质离子被注入多晶半导体膜74，在多晶半导体膜74的区域上自调整地(selfalign)形成源侧区域78、79。另一方面，在能够通过低浓度杂质的抗蚀剂层76的正下方区域，低浓度杂质离子被注入多晶半导体膜74，形成源侧低浓度区域86和漏侧低浓度区域87。在上述抗蚀剂层76膜厚最厚区域的正下方形成沟道区域80。

其次如图10(b)所示，多晶半导体膜44、74的杂质注入工序后，分别将在多晶半导体膜44、74上形成的抗蚀剂层46和76剥离。然后在包括多晶半导体膜44、74的基板40全面上形成栅绝缘膜52，进而在栅绝缘膜52上形成导电膜。随后在导电膜上形成抗蚀剂层，将此抗蚀剂层图案化成所定形状。在LDD形成区域，抗蚀剂层(图示省略)形成为比下层形成的图10(a)的沟道区域50a的区域宽度小，而且对位得能在沟道区域50a的两端部形成的源侧低浓度区域56和漏侧低浓度区域57。

另一方面在GOLD形成区域，抗蚀剂层(图示省略)形成得使在上述多晶半导体膜74的沟道区域80及其两端部分形成的源侧低浓度区域86和漏侧低浓度区域87的区域宽度相等。此时源侧低浓度区域86和漏侧低浓度区域87的区域宽度也可以形成得相等。然后分别以图案化成所定形状的上述抗蚀剂层作为掩模，将下层形成的导电膜图案化。由此，在LDD结构区域内形成栅电极54，而在GOLD结构区域内形成栅电极84。

接着在LDD形成区域内，以栅电极作为掩模，以大约0.1 X 10¹³～10X 10¹³/cm²掺杂量注入低浓度杂质离子(磷离子)。这样将在多晶半导体膜44的沟道区域50的两端部自调整地(selfalign)形成源侧低浓度区域56和漏侧低浓度区域57。

正如以上说明那样，在LDD结构区域内，在栅电极54的正下方事先形成沟道区域50，形成具有LDD结构的半导体装置。另一方面，在GOLD结构区域内，除栅电极84正下方的沟道区域80以外，使低浓度杂质区域86、87重叠，形成具有GOLD结构的半导体装置。

根据本实施方式，则在具有LDD结构的半导体装置形成时，作为掩模使用使与源区和漏区对应的抗蚀剂层薄薄形成的掩模，而在具有GOLD结构的半导体装置形成时采用锥体状掩模作为掩模，与已有方法相比能够减少光刻工序的次数，在同一基板上形成具有LDD和GOLD结构的半导体装置。因而能使半导体装置的制造工序高效化。

[第七种实施方式]

以下参照附图说明本实施方式。

上述实施方式中，对抗蚀剂层加工，在膜厚薄的区域使杂质离子透过在多晶半导体膜上形成杂质区域，在膜厚厚的区域内将杂质离子遮断在多晶半导体膜上形成非杂质区域。这种情况下，在抗蚀剂层的膜厚厚的区域的侧面，相对于基板垂直形成的情况下，形成杂质透过区域和杂质非透过区域的边界。但是，由于曝光装置精度上的问题，往往使抗蚀剂层的侧面变成喇叭状的锥体面。因此，由于喇叭状锥体面的膜厚逐级变薄，如图11所示，有时会使本来未注入杂质的抗蚀剂层的锥体面的正下区域14b(被点划线包围的区域)也被注入了杂质。其结果，在沟道区域两侧形成的源区18、26和漏区19、27，都被在沟道区域周缘部分形成的上述杂质区域14b所连接，形成从源区18、26至漏区19、27的通路。由此，从源区18、26至漏区19、27，电子泄漏与栅电极24a的开关无关，因而存在不能正确将TFT开关的问题。然而在本实施方式中，通过过度蚀刻处理除去上述杂质而解决上述问题。

其中具有LDD结构的半导体装置的制造方法，由于其基本构成与上述第一种使实施方式相同，所以对共同的构成要素赋予同一符号，其详细说明省略。

图12～图15是表示本实施方式中具有LDD结构的n沟道型TFT的制造方法的工序图。而且，图12～图15中的(a)是制造工序的平面图，图12～图15中的(b)是(a)所示制造工序图中沿着B-B’直线的剖面图。

首先如图12(b)所示，用等离子CVD法在玻璃基板10上全面形成由硅氧化膜构成的基底保护膜12。接着利用等离子CVD法在基底保护膜12上全面使非晶形成膜成膜，然后经过激光退火处理将非晶形半导体膜转多晶化，在基底保护膜12上形成多晶半导体膜14a。

接着与上述第一种实施方式同样，在上述多晶半导体膜14a上使光致抗蚀剂层16成膜，通过光刻处理将光致抗蚀剂层16图案化成所定形状。光致抗蚀剂层16，如上所述形成得具有透过照射杂质离子的膜厚薄的区域，和照射的杂质离子被遮断的膜厚厚的区域。此时光致抗蚀剂层16膜厚形成得使厚的区域侧面，为使杂质离子不被注入，优选相对于玻璃基板10以90度形成。但是，由于曝光装置精度上的关系，如图12(b)所示，光致抗蚀剂层16的侧面往往形成得相对于玻璃基板10成锥体状的例如80度的锥体面16a。其中在本实施方式中，将光致抗蚀剂层16的膜厚厚的区域，定为包括喇叭状锥体面16a的区域。

进而如图13(a)和(b)所示，以图案化成所定形状的抗蚀剂层作为掩模，在多晶半导体膜14a上注入高浓度杂质离子。因此在光致抗蚀剂层16膜厚薄的区域内，高浓度的杂质离子通过光致抗蚀剂层16注入到多晶半导体膜14a中。另一方面，在光致抗蚀剂层16膜厚厚的区域，高浓度杂质离子在光致抗蚀剂层16膜厚厚的区域内被遮断。其中在光致抗蚀剂层16侧面以喇叭状形成的锥体面16a中，如图13(b)所示，因光致抗蚀剂层16膜厚逐级变薄而使高浓度杂质离子通过，在多晶半导体膜14a上注入高浓度杂质离子。在图13(a)中，斜线部分表示注入高浓度杂质离子的区域，而网格部分表示本来没有注入高浓度杂质离子的区域14b。因此在本实施方式中，如图13(a)和(b)所示，除光致抗蚀剂层16膜厚薄的正下方区域以外，直至光致抗蚀剂层16喇叭状锥体面16a的正下方区域14b为止被注入杂质离子。

而且如图14(a)和(b)所示，以蚀刻成上述所定形成的光致抗蚀剂层16作为掩模，对多晶半导体膜14a进行蚀刻处理。作为蚀刻方法可以适当采用干式蚀刻(RIE)或湿法蚀刻法等各种方法。首先通过蚀刻处理，除去光致抗蚀剂层16正下方区域以外(未被光致抗蚀剂层16覆盖的区域)的多晶半导体膜14a。此外在本实施方式中，又为在光致抗蚀剂层16的喇叭状锥体面16a的正下方区域14b被注入杂质离子，所以通过蚀刻处理除去此杂质区域14b。因此，对光致抗蚀剂层16正下方区域以外蚀刻后再进行过度蚀刻处理，如图14(a)所示，除去光致抗蚀剂层16的喇叭状锥体面16a的正下方区域14b(图14(a)中直至虚线部分为止)的高浓度杂质离子。过度蚀刻处理时，在光致抗蚀剂层16的膜厚薄的正下方区域内，也从光致抗蚀剂层16的膜厚厚的正下方区域开始进行蚀刻。图14(a)中，光致抗蚀剂层16的膜厚薄的正下方区域的多晶半导体膜14a的线宽W1’与光致抗蚀剂层16的膜厚厚的正下方区域的多晶半导体膜14a的线宽W2’相比也变窄。其中在过度蚀刻处理时，通过控制蚀刻处理速度，还能在使光致抗蚀剂层16的膜厚薄的正下方区域的多晶半导体膜14a的线宽W1’，变得与光致抗蚀剂层16的膜厚厚的正下方区域的多晶半导体膜14a的线宽W2’相等的阶段终止蚀刻处理。从上述可知在本实施方式中，在光致抗蚀剂层16的喇叭状锥体面16a的正下方区域14b(形成膜厚厚区域的正下方区域)内，而且沿着沟道区域的沟道纵向平行延伸的多晶半导体膜14a的杂质区域，通过蚀刻处理除去。

接着如图15(a)和(b)所示，将多晶半导体膜14a上的光致抗蚀剂层16剥离，在包括剥离后的多晶半导体膜14a上的玻璃基板10的全面上，利用等离子CVD法、溅射法等形成栅绝缘膜22。进而形成将栅绝缘膜22图案化成所定形状的栅电极24a。

然后用栅电极24a作为掩模，注入低浓度杂质离子。这样如图15(a)所示，在除去了栅电极24a正下方区域的多晶半导体膜14a上，形成源侧低浓度区域26及漏侧低浓度区域27，同时在栅电极24a正下方区域形成沟道区域20a。其中，光致抗蚀剂层16的膜厚薄的正下方区域，与源侧高浓度区域18和漏侧高浓度区域19对应，光致抗蚀剂层16的膜厚厚的正下方区域，与源侧低浓度区域26及漏侧低浓度区域27对应。

此时如图15(a)所示，一旦在平面上观察半导体装置，就会发现：源侧高浓度区域18和漏侧高浓度区域19的线宽W1，与源侧低浓度区域26及漏侧低浓度区域27的线宽W2相比也变窄。其中源侧高浓度区域18和漏侧高浓度区域19的线宽W1，也可以设为源侧低浓度区域26及漏侧低浓度区域27的线宽W2以下。

根据本实施方式，在抗蚀剂层的喇叭状锥体面的正下方区域内，而且沿着沟道区域的沟道长度L平行延伸的杂质，通过过度蚀刻处理能够除去。这样在除去将会变成电子通路的上述杂质区域的情况下，能够防止电子从源区向漏区泄漏。因而能通过开关栅电极正确开关TFT。

[第七种实施方式的变形例]

以下参照附图说明本实施方式。

其中本实施方式，仅在具有GOLD结构这一点上与上述第七种实施方式不同，半导体装置的制造方法的基本构成，与上述第七种实施方式相同。因此对于共同的构成要素将赋予相同符号，详细说明省略。

图16～图19是表示本实施方式中具有GLD结构的n沟道型TFT的制造方法的工序图。而且，图16～图19中的(a)是制造工序的平面图，图16～图19中的(b)是(a)所示制造工序图中沿着C-C’直线的剖面图。

首先如图16(b)所示，用等离子CVD法在玻璃基板10上全面形成基底保护膜12，在基底保护膜12上使多晶半导体膜14a成膜。然后在多晶半导体膜14a上使光致抗蚀剂层16成膜，图案化成所定形状。光致抗蚀剂层16，如上所述，形成得具有透过照射杂质离子的膜厚薄的区域，和照射的杂质离子被遮断的膜厚厚的区域。此时在光致抗蚀剂层16膜厚形成得厚的区域侧面，由于曝光装置精度上的关系，如图16(b)所示，往往形成得相对于玻璃基板10成锥体状例如成80度的锥体面16a。

进而如图17(a)和(b)所示，以图案化成所定形状的抗蚀剂层作为掩模，在多晶半导体膜14a上注入高浓度杂质离子。这样在光致抗蚀剂层16膜厚薄的区域内，低浓度的杂质离子被注入到多晶半导体膜14a中。而在光致抗蚀剂层16膜厚厚的区域，低浓度杂质离子在光致抗蚀剂层16膜厚厚的区域内被遮断。其中在光致抗蚀剂层16侧面以喇叭状形成锥体面16a中，如图17(b)所示，因光致抗蚀剂层16膜厚逐级变薄而使低浓度杂质离子通过，在多晶半导体膜14a上注入低浓度杂质离子。在图17(a)中，斜线部分表示注入低浓度杂质离子的区域，而网格部分表示本来没有注入低浓度杂质离子的区域14b。因此在本实施方式中，如图17(a)和(b)所示，除光致抗蚀剂层16膜厚薄的正下方区域以外，直至光致抗蚀剂层16喇叭状锥体面16a的正下方区域14b为止被注入杂质离子。

而且如图18(a)和(b)所示，以图案化成上述所定形成的光致抗蚀剂层16作为掩模，对多晶半导体膜14a进行蚀刻处理。首先通过蚀刻处理除去光致抗蚀剂层16正下方区域以外的多晶半导体膜14a。进而在本实施方式中，为在光致抗蚀剂层16喇叭状锥体面16a的正下方区域14b注入低浓度杂质离子，通过蚀刻处理除去此杂质区域14b。因此在本实施方式中，对光致抗蚀剂层16正下方区域以外蚀刻后再进行过度蚀刻处理，如图18(b)所示，除去光致抗蚀剂层16喇叭状锥体面16a的正下方区域14b(图18(a)中直至虚线部分)的低浓度杂质离子。过度蚀刻处理时，在光致抗蚀剂层16膜厚薄的正下方区域内，也从光致抗蚀剂层16膜厚厚的正下方区域开始进行蚀刻。图18(a)中，光致抗蚀剂层16膜厚薄的正下方区域的多晶半导体膜14a的线宽W1’与光致抗蚀剂层16膜厚厚的正下方区域的多晶半导体膜14a的线宽W2’相比也变窄。从上述可知在本实施方式中，将在光致抗蚀剂层16喇叭状锥体面16a的正下方区域14b(形成膜厚厚区域的正下方区域)内，而且沿着沟道区域的沟道纵向平行延伸的多晶半导体膜14a的杂质区域，通过蚀刻处理除去。

然后将多晶半导体膜14a上成膜的光致抗蚀剂层16剥离。接着如图19(a)和(b)所示，利用等离子CVD法、溅射法等在包括剥离后的多晶半导体膜14a上的玻璃基板10的全面上形成栅绝缘膜22。进而在栅绝缘膜22上形成栅电极24a。此时栅电极24a，形成得将栅电极24a的两端与在上述多晶半导体膜14a上注入了低浓度杂质的区域重叠。

然后用栅电极24a作为掩模，向多晶半导体膜14a注入高浓度杂质离子。这样如图19(a)所示，在未被栅电极24a覆盖的多晶半导体膜14a上，注入高浓度杂质粒子，形成源侧高浓度区域18及漏侧高浓度区域19。另一方面，在位置设为被栅电极24a覆盖的栅电极24a正下方的多晶半导体膜14a区域上形成沟道区域20a，在其两侧形成源侧低浓度区域26及漏侧低浓度区域27。此时如图19(a)所示，一旦在平面上观察半导体装置就会发现：源侧高浓度区域18和漏侧高浓度区域19的线宽W1，与源侧低浓度区域26及漏侧低浓度区域27的线宽W2相比也变窄。

根据本实施方式，能够产生与上述实施方式同样的效果。也就是说，在抗蚀剂层的喇叭状锥体面的正下方区域内，而且沿着沟道区域的沟道长度L平行延伸的低浓度杂质，能够通过过度蚀刻处理除去。这样在除去变成电子通路的上述杂质区域的情况下，能够防止电子从源区向漏区泄漏。因而可以通过开关栅电极正确开关TFT。

[电子仪器]

以下以备有本发明的上述实施方式的液晶显示装置的电子仪器为例加以说明。

图20是表示液晶显示电视机1200实例的轴侧图。图20中，符号1202表示电视机主体，符号1203表示扬声器，符号1201表示采用了上述显示装置的显示部分。其中上述的液晶显示装置1，因而可以用于上述液晶显示电视机以外的各种电子仪器上。例如可以用于投影仪、与多媒体对应的个人电脑(PC)及工程工作站(EWS)、寻呼机、文字处理机、取景框型或单反型摄像机、电子身份证、电子计算机、汽车导航装置、POS终端、备有触摸屏的装置等电子仪器中。

本发明的技术范围并不限于上述实施方式，其中包括在本未被本发明要点的范围内作出的各种变更。

例如，在上述实施方式中，是以使所定区域对应的抗蚀剂层的膜厚形成为比其他区域膜厚薄的抗蚀剂层作为掩模，对多晶半导体膜进行杂质离子的注入。与此相比，也优选使与上述所定区域对应的抗蚀剂层的膜厚形成得薄的抗蚀剂层，通过再曝光(过度曝光等)和剥离，使与上述抗蚀剂层形成薄的区域对应的多晶半导体膜露出后，将杂质直接注入多晶半导体膜。这样能够使杂质均匀注入多晶半导体膜。其中在这种情况下，因为直接向多晶半导体膜进行杂质注入，所以可以将杂质注入装置的加速电压等设定得比上述实施方式更低，优选在此情况下进行杂质离子的注入。

而且本发明虽然是采用液晶显示装置进行详细说明的，但是关于基板10侧的半导体装置部分，也可以用于发光型有机EL显示装置或者以有机EL作光源的线性光头、记录装置等中。

Claims (19)

1、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成半导体膜的工序；

将在所述半导体膜上与所述源侧高浓度区和所述漏侧高浓度区对应的抗蚀剂层的膜厚，形成为比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的所述抗蚀剂层的膜厚薄的工序；

以所述抗蚀剂层作为掩模，将所述半导体膜蚀刻成所定图案，同时通过所述抗蚀剂层的薄的部分向所述半导体膜注入高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序；

从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的工序；

以所述栅电极作为掩模，向所述半导体膜注入比所述高浓度杂质低的低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序。

2、根据权利要求1所述的半导体装置的制造方法，其特征在于，在所述抗蚀剂层形成工序中，曝光时，通过使用透过率局部不同的光掩模，将与所述源侧高浓度区和所述漏侧高浓度区对应的所述抗蚀剂层的膜厚，形成为比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的所述抗蚀剂层的膜厚薄。

3、根据权利要求1或2所述的半导体装置的制造方法，其特征在于，在抗蚀剂层形成工序中，将与所述源侧高浓度区和所述漏侧高浓度区对应的抗蚀剂层的膜厚，形成为50～200纳米。

4、一种半导体装置，是利用所述权利要求1～3的任何一项中所述的半导体装置的制造方法制造的半导体装置，其特征在于，其中所述源侧高浓度区和所述漏侧高浓度区从所述半导体膜的端部以相同区域宽度形成，所述半导体膜的所述源侧高浓度区和所述漏侧高浓度区的膜厚，比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域的膜厚薄。

5、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成半导体膜的工序；

将在所述半导体膜上与所述源侧高浓度区和所述漏侧高浓度区对应的抗蚀剂层的膜厚，形成为比所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的所述抗蚀剂层的膜厚薄的工序；

通过所述抗蚀剂层的薄的部分向所述半导体膜注入高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序；

以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；

从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的工序；和

以所述栅电极作为掩模，向所述半导体膜注入比所述高浓度杂质低的低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序；

在所述蚀刻工序中，将在形成了厚的膜厚的所述抗蚀剂层下方的所述半导体膜上注入了所述高浓度杂质的杂质区域，而且沿着所述沟道区域的沟道长度平行延伸的杂质区域的所述半导体膜除去。

6、一种半导体装置，是由权利要求5所述的半导体装置的制造方法制造的半导体装置，其特征在于，其中所述源侧高浓度区和所述漏侧高浓度区的宽度，设为所述源侧低浓度区和所述漏侧低浓度区的宽度以下。

7、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成半导体膜的工序；

将在所述半导体膜上与所述源侧高浓度区、所述漏侧高浓度区、所述源侧低浓度区和所述漏侧低浓度区对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域对应的所述抗蚀剂层的膜厚薄的工序；

以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案，同时通过所述抗蚀剂层的薄的部分向所述半导体膜注入低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序；

从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述栅绝缘膜上与所述源侧低浓度区、所述漏侧低浓度区及所述沟道区域对应的位置上形成所述栅电极的工序；和

以所述栅电极作为掩模，向所述半导体膜注入比所述低浓度杂质高的高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序。

8、根据权利要求7所述的半导体装置的制造方法，其特征在于，在所述抗蚀剂层形成工序中，曝光时，通过使用透过率局部不同的光掩模，将与所述源侧低浓度区和所述漏侧低浓度区对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域对应的所述抗蚀剂层的膜厚薄。

9、根据权利要求7或8所述的半导体装置的制造方法，其特征在于，在所述抗蚀剂层形成工序中，将与所述源侧低浓度区和所述漏侧低浓度区对应的抗蚀剂层的膜厚形成为50～200纳米。

10、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成半导体膜的工序；

将在所述半导体膜上与所述源侧高浓度区、所述漏侧高浓度区、所述源侧低浓度区和所述漏侧低浓度区对应的抗蚀剂层的膜厚，形成为比所述沟道区域对应的所述抗蚀剂层的膜厚薄的工序；

通过所述抗蚀剂层的薄的部分向所述半导体膜注入低浓度杂质，形成所述源侧低浓度区和所述漏侧低浓度区的工序；

以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；

从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述栅绝缘膜上与所述源侧低浓度区、所述漏侧低浓度区和所述沟道区域对应的位置上形成所述栅电极的工序；和

以所述栅电极作为掩模，向所述半导体膜注入比所述低浓度杂质高的高浓度杂质，形成所述源侧高浓度区和所述漏侧高浓度区的工序；

在所述蚀刻工序中，将在形成了厚的膜厚的所述抗蚀剂层下方的所述半导体膜中注入了所述低浓度杂质的杂质区域、而且沿着所述沟道区域的沟道长度平行延伸的杂质区域的所述半导体膜除去。

11、一种半导体装置，是由权利要求10所述的半导体装置的制造方法制造的半导体装置，其特征在于，其中所述源侧高浓度区和所述漏侧高浓度区的宽度，设为所述源侧低浓度区和所述漏侧低浓度区的宽度以下。

12、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成所述半导体膜的工序；

在所述半导体膜上使抗蚀剂层形成得中央部分平坦、两端成锥体部分的工序；

通过所述抗蚀剂层的锥体部分向所述半导体膜注入高浓度杂质，在所述半导体膜上形成浓度梯度区和所述沟道区的工序；

以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；

从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述栅绝缘膜上与所述沟道区域或者与所述沟道区域和所述浓度梯度区域的一部分对应的位置上形成所述栅电极的工序。

13、根据权利要求12所述的半导体装置的制造方法，其特征在于，在同一基板上形成：在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的半导体装置，和与所述沟道区域和所述浓度梯度区域的至少一部分对应的位置上形成栅电极的半导体装置。

14、根据权利要求12所述的半导体装置的制造方法，其特征在于，在同一基板上形成：用中央部分平坦、两端锥体的所述抗蚀剂层而形成的半导体装置，和用杂质注入区域的膜厚形成得薄的所述抗蚀剂层而形成的半导体装置。

15、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成所述半导体膜的工序；

在所述半导体膜上使抗蚀剂层形成为中央部分平坦、端部膜厚比所述平坦部分薄，在所述平坦部分与膜厚薄的所述两端部分之间成锥体形状的工序；

以所述抗蚀剂层作为掩模将所述半导体膜蚀刻成所定图案的工序；通过所述抗蚀剂层向所述半导体膜注入高浓度杂质，在所述半导体膜上形成所述沟道区域、所述高浓度注入区域和所述浓度梯度区域的工序；

从所述半导体膜上除去所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述栅绝缘膜上与所述沟道区域或者与所述沟道区域和所述浓度梯度区域的一部分对应的位置上形成所述栅电极的工序。

16、根据权利要求15所述的半导体装置的制造方法，其特征在于，在同一基板上形成：在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的半导体装置，和与所述沟道区域和所述浓度梯度区域的一部分对应的位置上形成栅电极的半导体装置。

17、根据权利要求15所述的半导体装置的制造方法，其特征在于，在同一基板上形成：采用使所述抗蚀剂层形成得相当于所述沟道区域部分的中央为平坦部分，并在作为所述高浓度注入区域的端部中膜厚变薄地形成所述抗蚀剂层的工序；和采用形成得在所述平坦部分与膜厚薄的所述端部之间的所述浓度梯度区域成锥体形状的所述抗蚀剂层而形成的半导体装置；和采用杂质注入区域的膜厚形成得薄的所述抗蚀剂层而形成的半导体装置。

18、一种半导体装置的制造方法，是具有源侧高浓度区、漏侧高浓度区、源侧低浓度区、漏侧低浓度区和沟道区域的半导体膜，和通过介入栅绝缘膜、与所述半导体膜相对向的栅电极的半导体装置的制造方法，其特征在于，其中包括：

在基板上形成半导体膜的工序；

在所述第一半导体装置形成区域中，将在所述半导体膜上与所述源侧高浓度区域及所述漏侧高浓度区域对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域、所述源侧低浓度区域及所述漏侧低浓度区域对应的所述抗蚀剂层的膜厚薄的形成所述抗蚀剂层的工序；

在所述第二半导体装置形成区域中，将与所述源侧高浓度区域、所述漏侧高浓度区域、所述源侧低浓度区域及所述漏侧低浓度区域对应的所述抗蚀剂层的膜厚，形成为比与所述沟道区域对应的所述抗蚀剂层的膜厚薄，而且比所述第一半导体装置形成区域中的与所述源侧高浓度区域和所述漏侧高浓度区域对应的所述抗蚀剂层的膜厚增厚的形成所述抗蚀剂层的工序；

以所述抗蚀剂层作为掩模蚀刻所述第一和第二半导体装置形成区域的各所述半导体膜，同时向所述半导体膜注入高浓度杂质，在所述第一半导体装置形成区域形成所述源侧高浓度区域和所述漏侧高浓度区域，在所述第二半导体装置形成区域形成所述源侧低浓度区域、所述漏侧低浓度区域和所述沟道区域的工序；

从所述半导体膜上除去分别在所述第一和第二半导体装置形成区域形成的所述抗蚀剂层，在所述半导体膜上形成栅绝缘膜的工序；

在所述第一半导体装置形成区域中，在所述栅绝缘膜上与所述沟道区域对应的位置上形成所述栅电极的工序；

在所述第二半导体装置形成区域中，在所述栅绝缘膜上与所述沟道区域、源侧低浓度区域和漏侧低浓度区域对应的位置上形成所述栅电极的工序；

以所述第一和第二半导体装置形成区域各自的所述栅电极作为掩模，向所述半导体膜上注入浓度比所述高浓度杂质低的低浓度杂质，在所述第一半导体装置形成区域形成所述源侧低浓度区域和所述漏侧低浓度区域的工序；和

用抗蚀剂层将所述第一半导体装置形成区域全面覆盖，同时向所述第二半导体装置形成区域的所述半导体膜中注入高浓度杂质，形成所述源侧高浓度区域和所述漏侧高浓度区域的工序。

19、一种电光学装置，其特征在于，其中具备权利要求4所述的半导体装置或者权利要求1、7、10、12、15、18的任何一项所述的半导体装置的制造方法制造的半导体装置。

Images