CN101325220A - 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置 - Google Patents

薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置 Download PDF

Info

Publication number
CN101325220A
CN101325220A CN200810125129.XA CN200810125129A CN101325220A CN 101325220 A CN101325220 A CN 101325220A CN 200810125129 A CN200810125129 A CN 200810125129A CN 101325220 A CN101325220 A CN 101325220A
Authority
CN
China
Prior art keywords
metal
crystallization
semiconductor layer
channel region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200810125129.XA
Other languages
English (en)
Other versions
CN101325220B (zh
Inventor
梁泰勋
李基龙
徐晋旭
朴炳建
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung SDI Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung SDI Co Ltd filed Critical Samsung SDI Co Ltd
Publication of CN101325220A publication Critical patent/CN101325220A/zh
Application granted granted Critical
Publication of CN101325220B publication Critical patent/CN101325220B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供薄膜晶体管(TFT)、TFT的制造方法和包括TFT的显示装置。TFT包括具有沟道区域的半导体层，并且源极和漏极区域采用晶化诱导金属晶化。晶化诱导金属通过不同于晶化诱导金属的金属或者不同于晶化诱导金属的金属的金属硅化物吸除。半导体层的沟道区域的长度和宽度与半导体层的泄漏电流满足下面的等式：Ioff/W＝3.4×10－15L2+2.4×10－12L+c，其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10－13至6.8×10－13。

Description

薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
技术领域
本发明涉及薄膜晶体管(TFT)、制造TFT的方法以及包括TFT的显示装置，特别是如下的TFT、制造该TFT的方法以及包括该TFT的显示设备：在该TFT中，半导体层的沟道区域的长度L(μm)与半导体层的沟道区域的每1mm的宽度的泄漏电流Ioff/W(A/mm)满足函数Ioff/W＝3.4×10-15L2+2.4×10-12L+c，其中″c ″是范围为2.5×10-13至6.8×10-13的常数。
背景技术
通常，薄膜晶体管(TFT)用作有源矩阵液晶显示器(AMLCD)的有源装置以及有机发光二极管(OLED)显示装置的转换装置和驱动装置。必需根据每个装置的特性来控制TFT的特性。在此情况下，泄漏电流严重地影响TFT的特性。
传统上，在采用多晶硅(poly-Si)层的TFT中，采用无金属晶化技术(metal-free crystallization technique)进行晶化，作为半导体层，泄漏电流与沟道宽度成正比例，而与沟道长度成反比。然而，即使为了减少泄漏电流而增加了沟道的长度，也难于产生预定的效果。此外，在显示装置中，随着沟道区域长度的增加，显示装置的尺寸也随之增加，而使开口率(aperture ratio)降低。因此，对于增加沟道区域的长度存在具体技术上的限定。
同样，在采用晶化诱导金属的晶化技术例如金属诱导晶化(MIC，metal-induced crystallization)技术、金属诱导横向晶化(MILC，metal inducedlateral crystallization)技术和超晶粒硅(SGS，super grain silicon)技术上正在进行大量的研究，这是因为这些技术与固相晶化(SPC，solid-phasecrystallization)技术或者受激准分子激光退火(ELA，excimer laser annealing)技术可以以较低的温度在较短的时间内晶化非晶硅(a-Si)层。然而，在采用由晶化诱导金属晶化的多晶硅层作为半导体层的TFT中，与典型TFT不同，TFT的泄漏电流的变化与沟道区域的长度和宽度无关。
因此，在采用由晶化诱导金属晶化的多晶硅层作为半导体层的TFT中，不可能预知相对于半导体层的沟道区域尺寸的泄漏电流。而且，难于确定沟道区域的尺寸以便获得希望的泄漏电流。
发明内容
本发明提供采用由晶化诱导金属晶化的半导体层的薄膜晶体管(TFT)、制造TFT的方法以及包括TFT的显示装置。在采用由晶化诱导金属晶化的半导体层的TFT中，可以通过从半导体层的沟道区域消除晶化诱导金属来减少泄漏电流。而且，根据半导体层的沟道区域的宽度和长度可以预知泄漏电流。反过来，可以考虑要控制的泄漏电流来确定半导体层的沟道区域的宽度和长度。
根据本发明的一个方面，TFT包括：基板；半导体层，设置在基板上，该半导体层包括沟道区域和源极与漏极区域，并且半导体层采用晶化诱导金属进行晶化；栅极电极，设置成对应于半导体层的预定区域；栅极绝缘层，设置在栅极电极和半导体层之间，以使半导体层与栅极电极绝缘；以及源极和漏极电极，分别电连接到半导体层的源极和漏极，不同于晶化诱导金属的金属或者有别于晶化诱导金属的金属的硅化物设置在半导体层中与沟道区域隔开的区域中与半导体层的表面相隔预定的深度，并且半导体层的沟道区域的长度和宽度以及半导体层的泄漏电流满足下面的等式：Ioff/W＝3.4×10-15L2+2.4×10-12L+c，其中Ioff(A)是半导体层的泄漏电流，W(mm)是沟道区域的宽度，L(μm)是沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13。
根据本发明的另一方面，制造TFT的方法包括：提供基板；在基板上形成非晶硅(a-Si)层；采用晶化诱导金属将a-Si层晶化成多晶硅(poly-Si)层；根据要控制的泄漏电流采用下面的等式确定半导体层的沟道区域的长度和宽度：Ioff/W＝3.4×10-15L2+2.4×10-12L+c，其中Ioff(A)是半导体层的泄漏电流，W(mm)是沟道区域的宽度，L(μm)是沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13；图案化多晶硅层以形成具有确定长度和宽度的沟道区域的半导体层；形成与沟道区域以预定距离相隔的金属层图案或者金属硅化物层图案，以接触半导体层沟道区域之外的区域，该金属有别于晶化诱导金属，并且该金属硅化物是有别于晶化诱导金属的金属的硅化物；将基板退火，以从半导体层的沟道区域将金属诱导金属吸入半导体层对应于金属层图案或者金属硅化物层图案的区域；去除金属层图案或者金属硅化物层图案；对应于半导体层的预定区域形成栅极电极；在栅极电极和半导体层之间形成栅极绝缘层，以将半导体层与栅极电极绝缘；并且形成分别电连接到半导体层的源极和漏极区域的源极和漏极电极。
根据本发明的再一方面，显示装置包括：半导体层，设置在基板上，该半导体层包括沟道区域和源极与漏极区域，并且该半导体层采用晶化诱导金属晶化；栅极电极，设置为对应于半导体层的预定区域；栅极绝缘层，设置在栅极电极和半导体层之间，以将半导体层与栅极电极绝缘；源极和漏极电极，分别电连接到半导体层的源极和漏极区域；第一电极，电连接到源极和漏极电极之一；不同于晶化诱导金属的金属或者不同于晶化诱导金属的金属的硅化物，设置在半导体层中与沟道区域相隔开的区域中距离半导体层的表面预定的深度，并且半导体层的沟道区域的长度和宽度与半导体层的泄漏电流满足下面的等式：Ioff/W＝3.4×10-15L2+2.4×10-12L+c，其中Ioff(A)是半导体层的泄漏电流，W(mm)是沟道区域的宽度，L(μm)是沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13。
本发明还提供一种薄膜晶体管，包括：半导体层，具有被吸除的沟道区域和源极与漏极区域，并且该半导体层采用晶化诱导金属晶化，而该吸除的沟道区域具有与该半导体层的泄漏电流相关的长度和宽度，其关系由下面的等式描述：Ioff/W＝3.4×10-15L2+2.4×10-12L+c，其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13。
本发明还提供一种制造薄膜晶体管的方法，包括：采用晶化诱导金属将非晶硅层晶化为多晶硅层；根据要控制的泄漏电流采用下面的等式确定半导体层的沟道区域的长度和宽度：Ioff/W＝3.4×10-15L2+2.4×10-12L+c，其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13；图案化该多晶硅层，以形成具有该确定长度和确定宽度的该沟道区域的该半导体层；以及以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
本方面还提供一种薄膜晶体管，包括：半导体层，具有源极与漏极区域和已经吸除晶化诱导金属的沟道区域，并且该半导体层具有根据该沟道区域的长度和宽度确定的预定的泄漏电流。
本发明还提供一种薄膜晶体管，包括：半导体层，具有源极与漏极区域和已经吸除晶化诱导金属的沟道区域，并且该半导体层具有根据该半导体层的泄漏电流确定的预定的长度和预定的宽度。
本发明还提供一种制造薄膜晶体管的方法，包括：采用晶化诱导金属将非晶硅层晶化为多晶硅层；根据预定的泄漏电流来确定半导体层的长度和宽度；图案化多晶硅层，以形成具有确定长度和确定宽度的沟道区域的该半导体层；以及以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
本发明还提供一种制造薄膜晶体管的方法，包括：采用晶化诱导金属将非晶硅层晶化为多晶硅层；根据预定的宽度和预定的泄漏电流来确定半导体层的沟道区域的长度；图案化多晶硅层，以形成具有确定长度和确定宽度的沟道区域的该半导体层；以及以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
本发明还提供一种制造薄膜晶体管的方法，包括：采用晶化诱导金属将非晶硅层晶化为多晶硅层；根据预定的长度和预定的泄漏电流来确定半导体层的沟道区域的宽度；图案化多晶硅层，以形成具有确定长度和确定宽度的沟道区域的该半导体层；以及以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
本发明的其它的方面和/或优点将部分在描述中阐述，并且部分将从描述明显可见，或者通过本发明的实践得知。
附图说明
结合附图，通过对实施例的下述描述，本发明的这些和/或其它的方面和优点将变得显见和更易于理解：
图1是根据本发明示范性实施例的薄膜晶体管(TFT)的截面图；
图2是图1所示TFT的半导体层的截面图；
图3A至3G是图解制造图1所示TFT的工艺的截面图；
图4是根据本发明另一个示范性实施例的TFT的截面图；
图5A至5D是图解制造图4所示TFT的工艺的截面图；
图6是采用由晶化诱导金属晶化的半导体层的传统TFT的泄漏电流Ioff(A)相对于沟道比(＝沟道宽度W(mm)/沟道长度L(μm))的图线；
图7是根据本发明示范性实施例的TFT的泄漏电流相对于沟道比的图线；
图8是根据本发明示范性实施例的TFT的半导体层每1mm沟道宽度W相对于沟道长度L(μm)的泄漏电流Ioff/W(A/mm)的图线；
图9是TFT半导体层的每1mm的沟道宽度W的泄漏电流Ioff/W(A/mm)和沟道长度L的函数图线，其根据图8所示的数据采用回归分析获得；和
图10是包括图1所示TFT的有机发光二极管(OLED)显示装置的截面图。
具体实施方式
现在，将详细参考本发明的实施例，其实例图解在附图中，其中相同的参考标号通篇指代相同的元件。下面来描述该些实施例，以便参照图来说明本发明的各方面。
图1是根据本发明示范性实施例的薄膜晶体管(TFT)的截面图，而图2是图1所示TFT的半导体层的截面图。
参照图1，提供基板100。基板100可以是玻璃基板或者塑料基板。缓冲层105可以设置在基板100上。缓冲层105可以防止在基板100中产生的湿气或者杂质的扩散，或者可以控制晶化工艺期间热量的传输率以便于促使非晶硅(a-Si)层的晶化。缓冲层105可以由单层或者多层绝缘层形成，例如由氧化硅层或者氮化硅层形成。
图案化的半导体层135设置在缓冲层105上。半导体层135可以通过采用晶化诱导金属的晶化技术获得，例如金属诱导晶化(MIC-metal inducedcrystallization)技术、金属诱导横向晶化(MILC-metal induced lateralcrystallization)技术或者超晶粒硅(SGS-super grain silicon)技术。半导体层135包括沟道区域136和源极与漏极区域137与138。在此情况下，形成半导体层135采用SGS技术比MIC技术或者MILC技术更合适，这是因为SGS技术可以保持晶化诱导金属的低浓度。
参照图2，半导体层135的沟道区域136具有长度L和宽度W。这里，沟道区域136的长度L对应于半导体层135的源极和漏极区域137和137之间的距离，并且沟道区域136的宽度对应于沟道区域136垂直于源极和漏极区域137和138之间距离的宽度。
半导体层135的沟道区域136的长度L(μm)和半导体层135的沟道区域136的每1mm宽度W的泄漏电流Ioff(A)，即泄漏电流Ioff/W作为长度L的函数，可以表示为等式1：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c    (1)
其中″c ″是常数，范围为2.5×10-13至6.8×10-13。
根据等式1，因为泄漏电流可以根据半导体层135的沟道区域136的尺寸预知，所以采用半导体层135的沟道区域136的宽度W和长度L，可以控制泄漏电流。反过来，因为可以预知泄漏电流，所以考虑要控制的泄漏电流可以确定半导体层135的沟道区域136的长度L或宽度W。
参照图9，当半导体层135的沟道区域136的宽度为常数时，因为采用形成有晶化诱导金属之外的金属或者其金属硅化物的区域，更有效地从沟道区域136去除晶化诱导金属，所以随着沟道区域136的长度的减少，沟道区域136的每1mm的宽度W的泄漏电流也减少。应当注意的是，当沟道区域136的长度L大于0，而等于或小于15μm时，由于高吸除作用，Ioff/W值可以是1.0×10-12A或者更小，从而在显示装置中，TFT可以显示出好的特性。在图9中，CI表示置信区间(confidence interval)，PI表示预测区间(prediction interval)，S表示残差加权平方和(sum of squared residuals)，R2表示相关系数平方(coefficient of determination)，R2(修正)表示修正的相关系数平方(revised or adjusted coefficient of determination)。
反过来参照图1，区域145设置在半导体层135中距半导体层135的表面预定的深度并且与沟道区域136隔开，在区域145中形成不同于晶化诱导金属的金属或者其金属硅化物。在此情况下，金属或者金属硅化物用于吸除工艺(gettering process)。在本实施例中，采用形成有金属或者金属硅化物的区域145a进行吸除工艺，由此从半导体层135的沟道区域136去除晶化诱导金属。结果，泄漏电流可以减少，并且半导体层135的沟道区域136的长度L(μm)和半导体层135的沟道区域136的每1mm宽度的泄漏电流Ioff/W(A/mm)可以满足等式1。
沟道区域136和形成有不同于晶化诱导金属的金属或者其金属硅化物的区域145a之间的距离可以是不变的，与沟道区域136的长度L无关。换言之，沟道区域136的长度L可以变化，并且相对于沟道区域136的长度L，沟道区域136和区域145a之间的距离可以是不变的。
吸除工艺所采用的金属或者金属硅化物可以在半导体层135中具有比晶化诱导金属低的扩散率。具体地讲，吸除工艺所采用的金属或者金属硅化物的扩散率可以为半导体层135中的晶化诱导金属扩散率的1％或者更小。在此情况下，吸除工艺所采用的金属或者金属硅化物可以防止从区域145a扩散进入半导体层135的剩余区域。
通常，镍(Ni)可以用作半导体层135晶化采用的晶化诱导金属。Ni在半导体层135中具有约10-5cm2/s或者更小的扩散率。因此，当Ni用作晶化诱导金属时，吸除工艺所采用的金属或者金属硅化物的扩散率可以是Ni扩散率的1％或者更小。具体地讲，金属或者金属硅化物的扩散率可以为10-7cm2/s或者更小。在此情况下，吸除工艺所采用的金属或者金属硅化物可以选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其金属合金和其金属硅化物组成的组中的一个。
继续参照图1，栅极绝缘层150设置在包括半导体层135的基板100的表面上。栅极绝缘层150可以是氧化硅层、氮化硅层或者其双层。栅极电极155设置在栅极绝缘层150对应于半导体层135的沟道区域136的区域上。栅极电极155可以由铝(Al)或者铝合金例如铝钕(Al-Nd)形成的单层，或者将铝合金层堆叠在铬(Cr)合金或钼(Mo)合金上获得的多层。
层间绝缘层160设置在包括栅极电极155的基板100的表面上。层间绝缘层160可以是氮化硅层、氧化硅层，或者包括其多层。
源极和漏极电极167和168设置在层间绝缘层160上，并且分别电连接到半导体层135的源极和漏极区域137和138。因此，完成根据本实施例的TFT。另外，作为选择，金属和金属硅化物可以包括与栅极电极155以及源极和漏极电极167和168相同的材料。
图3A至3G是图解制造图1所示TFT的工艺的截面图。参照图3A，缓冲层105形成在由玻璃、不锈钢或者塑料形成的基板100上。缓冲层105可以是单层或者多层，通过采用化学气相沉积(CVD)技术或者物理气相沉积(PVD)技术沉积绝缘层例如氧化硅层或者氮化硅层获得。在此情况下，缓冲层105可以防止基板100中产生的湿气或杂质的扩散，或者控制晶化工艺期间热量的传输率，以便促使非晶硅(a-Si)层晶化。尽管所描述的情况包括缓冲层105，但是缓冲层105不是在所有的情况都需要包括。
之后，a-Si层110形成在缓冲层105上。在此情况下，a-Si层110可以采用CVD技术或者PVD技术形成。而且，在形成a-Si层110期间或之后，可以进行脱氢工艺，由此降低其中氢的浓度。
接下来，a-Si层110晶化成(图3D的)多晶硅(poly-Si)层130。在本实施例中，可以通过采用晶化诱导金属的方法进行a-Si层110晶化成多晶硅层130，例如采用金属诱导晶化(MIC)技术、金属诱导横向晶化(MILC)技术或者超晶粒硅(SGS)技术。
在MIC技术中，例如镍(Ni)、钯(Pd)或铝(Al)的晶化诱导金属使得与a-Si层110接触或者注入a-Si层110，从而由于晶化诱导金属而使a-Si层110晶化成多晶硅层130。在MILC技术中，通过晶化诱导金属和硅之间反应获得的金属硅化物在横向上连续扩散，从而通过连续地诱导a-Si层110中硅的晶化，a-Si层110晶化成多晶硅层130。
SGS技术比MIC技术或者MILC技术保持更低的扩散进入a-Si层110的晶化诱导金属的浓度，从而可以控制晶粒在几μm到几百μm的范围。在本发明的示范性实施例中，为了减小晶化诱导金属扩散进入a-Si层110的浓度，(图3B的)盖层(capping layer)115可以形成在a-Si层110上，并且晶化诱导金属层可以形成在盖层115上，并且退火以便扩散晶化诱导金属。然而，可以省略盖层115，并且可以形成低浓度的晶化诱导金属层，从而可以减少晶化诱导金属扩散进入a-Si层110的浓度。
在本实施例中，将描述采用SGS技术形成多晶硅层的方法。图3B是在a-Si层110上形成盖层115和晶化诱导金属的工艺的截面图。参照图3B，盖层115形成在a-Si层110上。盖层115可以是氮化硅层，在此情况下，易于控制退火期间陆续形成的晶化诱导金属的扩散。然而，盖层115可以是氮化硅层和氧化硅层的双层。盖层115可以采用CVD技术或者PVD技术形成。在此情况下，盖层115可以形成约1至
Figure A20081012512900151
的厚度。当盖层115小于
Figure A20081012512900152
时，盖层115不能控制晶化诱导金属扩散进入a-Si层110的量。当盖层115大于
Figure A20081012512900153
时，只有小量的晶化诱导金属扩散进入a-Si层110，由此阻止了a-Si层110晶化成多晶硅层130。
其后晶化诱导金属沉积在盖层115上，由此形成晶化诱导金属层120。晶化诱导金属可以是选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tb和Cd组成的组中的一个。Ni可以优选为晶化诱导金属。晶化诱导金属层120可以形成在盖层115上的表面密度1011至1015atoms/cm2。当晶化诱导金属层120形成为表面密度低于1011至1015atoms/cm2时，由于晶核(即种子)的数量少，难于晶化a-Si层110成为多晶硅层。相反，当晶化诱导金属层120形成为表面密度大于1011至1015atoms/cm2时，极大量的晶化诱导金属扩散进入a-Si层110，由此减少了多晶硅层的晶粒的尺寸，并且增加了残留晶化诱导金属的量。结果，通过图案化多晶硅层获得的半导体层会降低特性。
图3C是经由盖层115扩散晶化诱导金属到盖层115与a-Si层110之间界面的基板100退火工艺的截面图。参照图3C，退火形成有缓冲层105、a-Si层110、盖层115和晶化诱导金属层120的基板100(如参考标号125所示)，以便扩散晶化诱导金属层120的部分晶化诱导金属进入a-Si层110的表面。具体地讲，在因退火工艺而扩散的晶化诱导金属120a和120b之中，只有很少的晶化诱导金属120b扩散进入a-Si层110，并且很多晶化诱导金属120a可以既不达到a-Si层也不通过盖层115。
因此，晶化诱导金属120b到达a-Si层110表面的量取决于盖层115的扩散阻挡能力，这与盖层115的厚度和密度密切相关。具体地讲，随着盖层115的厚度或密度的增加，晶化金属扩散进入a-Si层110的量增加，并且因此多晶硅层130的晶粒尺寸增加。相反，随着盖层115的厚度或密度的减少，晶化金属扩散进入a-Si层110的量减少，并且因此多晶硅层130的晶粒尺寸减少。
为了防止基板100变形，用于扩散晶化诱导金属的退火工艺，考虑制造成本和产量在约200至900℃的温度下进行几秒至几小时。退火工艺可以是炉工艺(furnace process)、快速热退火(RTA)工艺、紫外线(UV)工艺和激光工艺之一。
图3D是因扩散的晶化诱导金属而使a-Si层110晶化成多晶硅层130工艺的截面图。参照图3D，由于晶化诱导金属120b通过盖层115并且扩散进入a-Si层110的表面，使a-Si层110晶化成多晶硅层130。具体地讲，扩散的晶化诱导金属120b与a-Si层110的硅(Si)结合，以形成金属硅化物作为结晶核(即晶种或籽晶)。因此，a-Si层110利用籽晶晶化成多晶硅层130。
同样，尽管图3D图解了在盖层115和晶化诱导金属层120没有去除的所得结构上进行退火，但是本发明不限于此，就是说，在晶化诱导金属扩散进入a-Si层110以形成金属硅化物后，盖层115和晶化诱导金属层120可以去除，并且可以退火所得结构以形成多晶硅层130。
参照图3E，去除盖层115和晶化诱导金属层120，并且图案化多晶硅层130以形成半导体层135。与本实施例不同，多晶硅层130可以在后续工艺期间图案化。
这里，半导体层135的长度和宽度根据等式1确定：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c    (1)
其中″c″为常数，范围为2.5×10-13至6.8×10-13。具体地讲，半导体层135的沟道区域136的长度L和宽度W根据要控制的泄漏电流确定，并且半导体层135的长度和宽度考虑沟道136的长度L和宽度W确定。
参照图9，当半导体层135的沟道区域136的宽度W为常数时，随着沟道区域136的长度L的减少，沟道区域的每1mm宽度W的泄漏电流也减少，这是由于采用吸除工艺采用的后续的金属层或金属硅化物层从沟道区域更有效地去除了晶化诱导金属。应当注意的是，当沟道区域136的长度L大于0而小于或等于15μm时，由于高吸除作用Ioff/W值可以是1.0×10-12A或更小，从而所得的TFT作为显示装置可以展现出好的特性。
其后，光致抗蚀剂图案140形成在半导体层135将限定沟道区域136的区域。导电杂质离子采用光致抗蚀剂图案140作为掩模掺杂进入半导体层135中，由此形成源极区域137、漏极区域138、以及具有长度L和宽度W的沟道区域136。在此情况下，杂质离子可以是p型杂质离子或者n型杂质离子。P型杂质离子可以是选自由硼(B)、铝(Al)、镓(Ga)和铟(In)组成的组中的一个，并且n型杂质离子可以是选自由磷(P)、砷(As)和锑(Sb)组成的组中的一个。
参照图3F，去除光致抗蚀剂图案140，并且距沟道区域136预定的距离形成金属图案或者金属硅化物层图案145。金属图案或者金属硅化物层图案145与半导体层135的沟道区域136之外的区域接触。在本发明中，沉积金属层图案或者金属硅化物层图案145伴随着执行退火工艺，以在半导体层135中形成区域145a，并且采用区域145a执行吸除工艺。因此，晶化诱导金属从半导体层135的沟道区域136去除，从而可以减少泄漏电流，并且半导体层135的沟道区域136的长度L和半导体层135的沟道区域136的每1mm宽度W的泄漏电流Ioff/W(A/mm)可以满足等式1。
金属层图案或者金属硅化物层图案145的位置可以是不变的，与沟道区域136的长度L无关。换言之，沟道区域136的长度L可以变化，而金属层图案或者金属硅化物层图案145可以形成为使得沟道区域136与金属层图案或者金属硅化物层图案145之间的距离相对于沟道区域136的长度L是不变的。
在半导体层135中用于吸除的金属层图案或者金属硅化物层图案145可以是包括金属或者其合金的金属层图案或者金属硅化物层图案，其扩散率低于晶化诱导金属120a和120b。
在半导体层135中的金属层图案或者金属硅化物层图案145的金属或者金属硅化物的扩散率可以是晶化诱导金属120a和120b的扩散率1％或者更低。在此情况下，金属层图案或者金属硅化物层图案145的金属或者金属硅化物可以防止从区域145a扩散进入半导体层135的其余区域。
通常，Ni可以用作半导体层135的晶化所采用的晶化诱导金属120a和120b。Ni在半导体层135中的扩散率约为10-5cm2/s或者更小。因此，当Ni用作晶化诱导金属120a和120b时，在半导体层135中用作吸除的金属层图案或者金属硅化物层图案145的金属或者金属硅化物的扩散率可以是Ni扩散率的1％或者更小。具体地讲，金属或者金属硅化物的扩散率可以为10-7cm2/s或更小。在此情况下，金属或者金属硅化物可以是选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金和其金属硅化物组成的组中的一个。
而且，金属层图案或者金属硅化物层图案145可以形成约30至
Figure A20081012512900181
的厚度。当金属层图案或者金属硅化物层图案145形成的厚度低于约
Figure A20081012512900182
时，晶化诱导金属会不足以吸入半导体层135接触金属层图案或者金属硅化物层图案145的区域145a。当金属层图案或者金属硅化物层图案145形成的厚度大于约
Figure A20081012512900183
时，金属层图案或者金属硅化物层图案145会由于后续退火工艺期间的热应力而分层。
其后，为了从半导体层135尤其是半导体层135的沟道区域136去除晶化诱导金属120b，执行退火工艺。结果，金属层图案的金属从半导体层135接触金属层图案或者金属硅化物层图案145的表面扩散进入半导体层135或者与半导体层135相结合以形成金属硅化物。作为选择，金属硅化物层图案的金属硅化物扩散进入半导体层135。因此，包含晶化诱导金属以外的金属或者其金属硅化物的区域145a形成在半导体层135接触金属图案或者金属硅化物层145的区域中。
当残留在半导体层135的沟道区域136中的晶化诱导金属由于退火工艺而扩散进入半导体层135接触金属图案或者金属硅化物层145的区域中时，晶化诱导金属120b沉淀在区域145a中，并且不再扩散。这是因为晶化诱导金属120b在包含其它金属或者其金属硅化物的区域145a中比在硅中热动力学上更加稳定。
在此情况下，可以在约500 to 993℃温度下进行退火工艺10秒至10小时。当在低于500℃的温度下进行退火工艺时，不产生晶化诱导金属进入半导体层135中的扩散，从而晶化诱导金属120b不能运动到半导体层135的区域145a。当在高于993℃的温度下进行退火工艺并且Ni用作晶化诱导金属120a和120b时，因为Ni具有993℃的熔点，所以Ni会熔化，并且基板100会由于高温而变形。
而且，当进行退火工艺的时间短于10秒时，会难于从半导体层135的沟道区域136有效去除晶化诱导金属120b。当进行退火工艺的时间超过10小时时，长时间退火工艺引起基板100的变形，增加制造成本，并且降低产量。同样，当在充分高的温度下进行退火工艺时，能够在短时间内去除晶化诱导金属120b。
参照图3G，去除金属层图案或者金属硅化物层图案145，并且在基板100具有半导体层135的表面上形成栅极绝缘层150。栅极绝缘层150可以是氧化硅层、氮化硅层或者其多层。
其后，形成栅极电极的金属层(未示出)。金属层可以是由铝或者例如Al-Nd的铝合金形成的单层，或者通过在铬合金或者钼合金上堆叠铝合金形成的多层。在栅极电极的金属上进行光刻和蚀刻工艺，由此形成对应于半导体层135的沟道区域136的栅极电极155。
随后，层间绝缘层160形成在基板100具有栅极电极155的表面上。层间绝缘层160可以是氮化硅层、氧化硅层或者其多层。
蚀刻层间绝缘层160和栅极绝缘层150，以形成暴露半导体层135的源极和漏极区域137和138的接触孔。
源极和漏极电极167和168形成为通过接触孔连接到源极和漏极区域137和138。源极和漏极电极167和168可以选自由钼(Mo)、铬(Cr)、钨(W)、钼钨(MoW)、铝(Al)、铝钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼合金、铝合金和铜合金组成的组中的一个。结果，完成了包括半导体层135、栅极电极155和源极和漏极电极167和168的TFT。
作为选择，金属层图案和金属硅化物层图案145以及栅极电极155或源极和漏极电极167和168可以由相同的材料形成。在此情形，金属层图案或金属硅化物层图案145可以在形成栅极电极155或源极和漏极电极167和168时同时形成。
图4是根据本发明另一个实施例的TFT的截面图。除了下面的描述外，图4所示的TFT总体上与图1和2所示的TFT相同。
参照图4，准备基板400。缓冲层410可以设置在基板400上。栅极电极420设置在缓冲层410上。栅极绝缘层430设置在栅极电极420上。
图案化的半导体层440设置在栅极绝缘层430上。半导体层440是通过采用晶化诱导金属例如MIC技术、MILC技术或者SGS技术的方法晶化的半导体层。半导体层440包括沟道区域441和源极与漏极区域442与443。在此情况下，形成半导体层440采用SGS技术比MIC技术或MILC技术更适合，这是因为SGS技术可以保持晶化诱导金属扩散进入a-Si层的低浓度。
半导体层440的沟道区域441的长度L(μm)和半导体层440的沟道区域441的每1mm宽度W的泄漏电流Ioff(A)满足等式1：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c    (1)
其中″c″是常数，范围为2.5×10-13至6.8×10-13。
根据等式1，因为泄漏电流可以根据半导体层440的沟道区域441的尺寸预知，所以可以采用半导体层440的沟道区域441的宽度W或者长度L控制泄漏电流。反过来，因为泄漏电流可以预知，所以半导体层440的沟道区域441的长度L或者宽度W可以考虑要控制的泄漏电流确定。
参照图9，当半导体层440的沟道区域441的宽度W为常数时，随着沟道区域441的长度L的减少，沟道区域441的每1mm宽度W的泄漏电流也减少，这是由于采用形成不同于晶化诱导金属或者其金属硅化物的区域从沟道区域441有效去除晶化诱导金属。应当注意的是，当沟道区域441的长度L大于0而小于或等于15μm时，由于高吸除作用，Ioff/W值可以是1.0×10-12A或者更小，从而在显示装置中TFT可以展现出好的特性。
形成有不同于晶化诱导金属的金属或者其金属硅化物的区域460a设置到距半导体层440中的半导体层135的表面预定的深度并且与沟道区域441隔开。在此情况下，金属或者金属硅化物用于吸除工艺。在本实施例中，采用形成有金属或者金属硅化物的区域460a进行吸除工艺，由此从半导体层440的沟道区域441去除晶化诱导金属。结果，可以减少泄漏电流，并且半导体层440的沟道区域441的长度L(μm)和半导体层440的沟道区域441的每1mm宽度W的泄漏电流Ioff(A)满足等式1。
沟道区域441与形成有不同于晶化诱导金属的金属或者其金属硅化物的区域460a之间的距离可以是常数，与沟道区域441的长度L无关。
源极和漏极电极472和473设置在半导体层440上，并且分别电连接到半导体层440的源极和漏极区域442和443。因此，完成根据本实施例的TFT。
图5A至5D是图4所示TFT制造工艺的截面图。图5A至5D所示工艺除了下面的描述外总体上与图3A至3G的工艺相同。
参照图5A，缓冲层410形成在基板400上。栅极电极的金属层(未示出)形成在缓冲层410上，并且采用光刻和蚀刻工艺进行蚀刻，由此形成栅极电极420。栅极绝缘层430形成在具有栅极电极420的基板400上。
参照图5B，a-Si层形成在栅极绝缘层430上，并且如前述实施例采用晶化诱导金属晶化成多晶硅层。图案化多晶硅层以形成半导体层440。多晶硅层可以在后续的工艺期间图案化。
这里，半导体层135的长度和宽度根据等式1确定：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c    (1)
其中″c″是常数，范围为2.5×10-13至6.8×10-13。具体地讲，半导体层440的沟道区域的长度L和宽度W根据要控制的泄漏电流来确定，并且半导体层440的长度和宽度考虑沟道区域的长度L和宽度W来确定。
参照图9，当半导体层440的沟道区域的宽度W是常数时，随着沟道区域的长度L的减少，沟道区域的每1mm宽度W的泄漏电流也减少，这是由于采用吸除工艺所采用的后续的金属层或者金属硅化物层有效地从沟道区域去除晶化诱导金属。应当注意的是，沟道区域的长度L大于0而等于或者小于15μm，由于高吸除作用，Ioff/W值可以是1.0×10-12A或者更小，从而所得的TFT在显示装置中可以展现出好的特性。
其后，光致抗蚀剂图案450形成在半导体层440将限定沟道区域的区域上。导电杂质离子采用光致抗蚀剂图案450作为掩模掺杂在半导体层440中，由此形成源极区域442、漏极区域443和具有长度L和宽度W的沟道区域441。
参照图5C，去除光致抗蚀剂图案450，并且与沟道区域441隔开预定的距离形成金属层图案或者金属硅化物层图案460。金属层图案或者金属硅化物层图案460与半导体层440的沟道区域441之外的区域接触。
在本实施例中，沉积金属图案或者金属硅化物层图案460伴随进行退火工艺，以形成半导体层440中的区域460，并且利用区域460a进行吸除工艺。因此，从半导体层135的沟道区域136去除晶化诱导金属，从而可以减少泄漏电流，并且半导体层135的沟道区域136的长度L和半导体层135的沟道区域136的每1mm宽度W的泄漏电流Ioff(A)可以满足等式1。
金属层图案或者金属硅化物层图案460的位置可以是不变的，与沟道区域441的长度L无关。换言之，沟道区域441的长度L可以变化，并且可以形成金属层图案或者金属硅化物层图案460，从而沟道区域441和金属层图案或者金属硅化物层图案460之间的距离相对于沟道区域441的长度是不变的。
其后，进行退火工艺，以便从半导体层440，尤其是半导体层440的沟道区域441去除晶化诱导金属。结果，包含不同于晶化诱导金属的金属或者其金属硅化物的区域460a形成在半导体层440接触金属层图案或者金属硅化物层图案460的区域中。区域460a形成在半导体层440的表面中至预定的深度。存在于半导体层440的沟道区域441中的晶化诱导金属通过扩散进入区域460a而去除。类似于上述的方式进行去除工艺。
参照图5D，去除金属层图案或者金属硅化物层图案460，并且在半导体层440上形成源/漏导电层且图案化，由此形成源极和漏极电极472和473。结果，完成包括栅极电极420、半导体层440和源极与漏极电极472与473的TFT。
图6是采用由晶化诱导金属晶化的半导体层的传统TFT的泄漏电流Ioff
(A)相对于沟道比(即沟道宽度W(mm)/沟道长度L(μm))的图线。在图6中，横坐标表示沟道比(即沟道宽度W(mm)/沟道长度L(μm))，而纵坐标表示泄漏电流Ioff(A)。
参照图6，可以看出，当沟道宽度W分别为4、10和50mm时，或者当沟道长度L的范围为3至20μm时，采用由晶化诱导金属晶化的半导体层的传统TFT的泄漏电流Ioff(A)展现出没有趋向性，而是不规则地增加或者减少。而且，即使沟道比变化，泄漏电流Ioff(A)也在仅为2.0×10-12至4.0×10-12A的小范围内变化，这是不重要的差别。因此，可以看出，在传统TFT中，泄漏电流Ioff(A)没有通过改变沟道比得到有效控制。因此，与根据本发明的示范性实施例的TFT不同，难于根据沟道比预知泄漏电流Ioff(A)的变化，或者通过改变沟道比精确地控制泄漏电流的变化。反过来，沟道区域的尺寸不能考虑要控制的泄漏电流Ioff(A)来确定。
图7是根据本发明示范性实施例的TFT的泄漏电流相对于沟道比的图线，在该TFT中，形成用于吸除工艺的金属层图案或者金属硅化物层图案并且对其退火。在图7中，横坐标表示沟道比(＝沟道宽度W(mm)/沟道长度L(μm))，而纵坐标表示泄漏电流Ioff(A)。
参照图7，即使根据本发明示范性实施例的TFT与参照图6描述的传统TFT具有相同的沟道比，泄漏电流Ioff(A)也大大减少到约5.0×10-13A。就是说，当形成吸除工艺的金属层图案或者金属硅化物层图案并且退火时，可以确认吸除了存在于沟道区域中的晶化诱导金属。
图8是根据本发明示范性实施例的TFT的半导体层每1mm沟道宽度W的泄漏电流Ioff(A)相对于沟道长度L(μm)的图线。在图8A中，横坐标表示沟道长度L(μm)，而纵坐标表示每1mm沟道宽度W的泄漏电流Ioff(A)。
为了理解根据本发明示范性实施例的TFT的沟道长度L与泄漏电流Ioff(A)之间的关系，图7所示的泄漏电流Ioff除以沟道宽度W，并且图8展示了除以沟道宽度W的泄漏电流Ioff/W相对于沟道长度L的关系。结果，根据图8所示的曲线可以看出，随着沟道长度L的增加，Ioff/W值也增加。就是说，当沟道宽度W不变时，随着沟道长度L的增加，泄漏电流Ioff根据图8的曲线增加，该曲线是二次函数。
图9是TFT半导体层的每1mm的沟道宽度W的泄漏电流Ioff(A)和沟道长度L的函数图线，其根据图8所示的数据采用回归分析(regressionanalysis)获得。在图9中，横坐标表示沟道长度L(μm)，而纵坐标表示每1mm沟道宽度W的泄漏电流Ioff(A)。
参照图9，Ioff/W＝3.4×10-15L2+2.4×10-12L+2.5×10-13到6.8×10-13采用回归分析获得，并且根据图8中的数据泄漏电流Ioff/W与沟道长度L是相关函数。这里，泄漏电流Ioff、沟道宽度W和沟道长度L分别以单位A、mm和μm表示。
因此，在根据本发明示范性实施例的TFT中，晶化诱导金属可以从半导体层的沟道区域去除，由此减少了泄漏电流。而且，因为泄漏电流可以根据半导体层的沟道区域的尺寸预知，所以泄漏电流可以通过控制半导体层的沟道区域的宽度W或者长度L来确定。反过来，半导体层的沟道区域的宽度W或者长度L可以考虑要控制的泄漏电流来确定。
此外，参照图9，在根据本发明示范性实施例的TFT中，当半导体层的沟道区域的宽度W不变时，随着沟道区域的长度L的减少，沟道区域每1mm宽度W的泄漏电流也根据二次函数曲线减少，这是由于采用去除工艺的金属层图案或者金属硅化物层图案从沟道区域有效地去除了晶化诱导金属。特别是，由于高去除效应，当沟道区域的长度L为大于0并为15μm或更小时，Ioff/W可以为1.0×10-12A或更小，从而所得的TFT可以表现出显示装置的良好特性。
图10是包括图1所示TFT的有机发光二极管(OLED)显示装置的截面图。尽管本发明的各个方面参照OLED进行描述，但是本发明不限于此，从而根据本发明的TFT可以用在其它显示装置中，例如除其他的显示装置之外的液晶显示器或者等离子显示板。参照图10，根据本实施例，绝缘层170形成在具有图3G所示TFT的基板100的表面上。绝缘层170可以是选自由氧化硅层、氮化硅层和玻璃上硅(SOG)层组成的组中的无机层，选自由聚酰亚胺、苯并环丁烯(BCB，benzocyclobutene)系列树脂和丙烯酸酯类(acrylate)组成的组中的一个形成的有机层，或者无机层和有机层的堆叠。
可以蚀刻绝缘层170以形成暴露源极和漏极电极167和168之一的通孔。第一电极175通过该通孔形成并且连接到源极和漏极电极167和168之一。第一电极175可以是阳极或者阴极。当第一电极175是阳极时，该阳极可以由选自由铟锡氧化物(ITO)、铟锌氧化物(IZO)和铟锡锌氧化物(ITZO)组成的组中的透明导电材料形成。当第一电极175是阴极时，该阴极可以由选自由Mg、Ca、Al、Ag、Ba及其合金组成的组中的一个形成。
其后，像素定义层180形成在第一电极175上，以具有暴露部分第一电极175的开口。包括发光层(EML)的有机层185形成在第一电极175的暴露部分上。有机层185除了其它层外还可以包括空穴注入层(HIL)、空穴传输层(HTL)、空穴阻挡层(HBL)、电子阻挡层(EBL)、电子注入层(EIL)和电子传输层(ETL)。此后，第二电极190形成在有机层185上。结果，完成了根据本实施例的OLED的制造。
在根据本发明示范性实施例的TFT中，形成不同于晶化诱导金属的金属或者其金属硅化物的区域设置在采用晶化诱导金属晶化的半导体层中。形成金属或者金属硅化物的区域与半导体层的沟道区域隔开，并且从半导体层的表面延伸到预定深度。在本实施例中，采用形成金属或者金属硅化物的区域进行吸除工艺，由此从半导体层的沟道区域去除晶化诱导金属。结果，可以减少泄漏电流。而且，因为泄漏电流可以根据半导体层的沟道区域的尺寸预知，所以泄漏电流可以通过控制半导体层的沟道区域的宽度W或长度L确定。反过来，半导体层的沟道区域的宽度W或长度L可以考虑要控制的泄漏电流来确定。
根据本发明上述的各方面，在包括采用晶化诱导金属晶化的半导体层的TFT中，晶化诱导金属可以从半导体层的沟道区域去除。结果，可以减少泄漏电流。而且，泄漏电流可以根据半导体层的沟道区域的宽度或长度预知。此外，半导体层的沟道区域的宽度或长度可以考虑要控制的泄漏电流来确定。
此外，尽管本发明的各方面结合有机发光二极管显示装置进行了描述，但是本发明不限于此，从而根据本发明的薄膜晶体管可以用于其它显示装置，例如液晶显示器和等离子显示板。
尽管已经展示和描述了本发明的几个实施例，但是本领域的技术人员应当理解的是，在不脱离本发明的原理和精神的情况下，可以对该实施例进行变化，其范围如权利要求及其等同物所限定。

Claims (32)

1、一种薄膜晶体管，包括：
基板；
半导体层，设置在该基板上，该半导体层包括沟道区域和源极与漏极区域，并且该半导体层采用晶化诱导金属晶化；
栅极电极，设置为对应于该半导体层的预定区域；
栅极绝缘层，设置在该栅极电极和该半导体层之间，以将该半导体层与该栅极电极绝缘；
源极和漏极电极，分别电连接到该半导体层的该源极和漏极区域；
不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物，设置在该半导体层中与该沟道区域相隔开的区域中距离该半导体层的表面预定的深度，并且
该半导体层的该沟道区域的长度和宽度与该半导体层的泄漏电流满足下面的等式：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c
其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13。
2、根据权利要求1所述的薄膜晶体管，其中该半导体层的该沟道区域的该长度大于0而小于或等于15μm。
3、根据权利要求1所述的薄膜晶体管，其中不同于该晶化诱导金属的金属或者其金属硅化物的扩散率低于该半导体层的该晶化诱导金属。
4、根据权利要求3所述的薄膜晶体管，其中不同于该晶化诱导金属的该金属或者该金属硅化物的扩散率是该半导体层中该晶化诱导金属的扩散率的1％或者更小。
5、根据权利要求4所述的薄膜晶体管，其中该晶化诱导金属包括镍，并且不同于Ni的金属或者金属硅化物的扩散率大于0并且等于或者小于10-7cm2/s。
6、根据权利要求4所述的薄膜晶体管，其中不同于该晶化诱导金属的金属或者金属硅化物包括选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金及其金属硅化物组成的组中的一个。
7、根据权利要求1-6之一所述的薄膜晶体管，其中该半导体层采用超晶粒硅技术晶化。
8、根据权利要求1所述的薄膜晶体管，其中不同于该晶化诱导金属的该金属或者该金属的硅化物包括与栅极电极或源极和漏极电极相同的材料。
9、一种制造薄膜晶体管的方法，包括：
提供基板；
在该基板上形成非晶硅层；
采用晶化诱导金属将该非晶硅层晶化为多晶硅层；
根据要控制的泄漏电流采用下面的等式确定半导体层沟道区域的长度和宽度：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c
其中Ioff是该半导体层的泄漏电流(A)，W是该沟道区域的宽度(mm)，L是该沟道区域的长度(μm)，而″c″是常数，范围为2.5×10-13至6.8×10-13；
图案化该多晶硅层以形成具有确定长度和宽度的沟道区域的该半导体层；
形成与该沟道区域以预定距离相隔的金属层图案或者金属硅化物层图案，以接触该半导体层的沟道区域之外的区域，该金属层是有别于晶化诱导金属的金属，并且该金属硅化物是有别于该晶化诱导金属的金属的硅化物；
将该基板退火，以从该半导体层的该沟道区域将该晶化诱导金属吸入该半导体层对应于该金属层图案或者该金属硅化物层图案的区域；
去除该金属层图案或者该金属硅化物层图案；
对应于该半导体层的预定区域形成栅极电极；
在该栅极电极和该半导体层之间形成栅极绝缘层，以将该半导体层与该栅极电极绝缘；并且
形成分别电连接到该半导体层的源极和漏极区域的源极和漏极电极。
10、根据权利要求9所述的方法，其中该金属层图案或者该金属硅化物层图案由选自由比该晶化诱导金属的扩散率低的金属、其合金及其金属硅化物组成的组中的一个形成。
11、根据权利要求10所述的方法，其中该金属层图案或者该金属硅化物层图案的扩散率是该晶化诱导金属扩散率的1％或者更小。
12、根据权利要求11所述的方法，其中该晶化诱导金属包括镍，并且该金属层图案或者该金属硅化物层图案的扩散率为大于0并且等于或者小于10-7cm2/s。
13、根据权利要求11所述的方法，其中该金属层图案或者该金属硅化物层图案包括选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金及其金属硅化物组成的组中的一个。
14、根据权利要求9-13之一所述的方法，其中在500至993℃温度下进行退火该基板10秒至10小时。
15、根据权利要求9-13之一所述的方法，其中采用超晶粒硅技术进行晶化，将该非晶硅层晶化为该多晶硅层。
16、根据权利要求9-13之一所述的方法，其中该金属层图案或者该金属硅化物层图案形成30至
Figure A2008101251290004C1
的厚度。
17、根据权利要求9-13之一所述的方法，其中该半导体层的该沟道区域形成为具有大于0而等于或者小于15μm的长度。
18、一种显示装置，包括：
基板；
半导体层，设置在该基板上，该半导体层包括沟道区域和源极与漏极区域，并且该半导体层采用晶化诱导金属晶化；
栅极电极，设置为对应于该半导体层的预定区域；
栅极绝缘层，设置在该栅极电极和该半导体层之间，以将该半导体层与该栅极电极绝缘；
源极和漏极电极，分别电连接到该半导体层的该源极和漏极区域；
第一电极，电连接到该源极和漏极电极之一；
不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物，设置在该半导体层中与该沟道区域相隔开的区域中距离该半导体层的表面预定的深度，并且
该半导体层的该沟道区域的长度和宽度与该半导体层的泄漏电流满足下面的等式：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c
其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13。
19、根据权利要求18所述的显示装置，其中该显示装置还包括：
有机层，其包括设置在该第一电极上的发光层；以及
第二电极，设置在该有机层上。
20、根据权利要求18所述的显示装置，其中该半导体层的该沟道区域的长度大于0而等于或者小于15μm。
21、根据权利要求18所述的显示装置，其中不同于该晶化诱导金属的金属或者金属硅化物的扩散率低于该半导体层中的该晶化诱导金属。
22、根据权利要求21所述的显示装置，其中不同于该晶化诱导金属的金属或者金属硅化物的扩散率是该半导体层中该晶化诱导金属的扩散率的1％或者更小。
23、根据权利要求22所述的显示装置，其中该晶化诱导金属包括镍，并且不同于镍的金属或者金属硅化物的扩散率大于0并且等于或者小于10-7cm2/s。
24、根据权利要求22所述的显示装置，其中不同于该晶化诱导金属的金属或者金属硅化物包括选自由Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Mn、Re、Ru、Os、Co、Rh、Ir、Pt、Y、La、Ce、Pr、Nd、Dy、Ho、TiN、TaN、其合金及其金属硅化物组成的组中的一个。
25、根据权利要求18-24之一所述的显示装置，其中该半导体层采用超晶粒硅技术晶化。
26、一种薄膜晶体管，包括：
半导体层，具有被吸除的沟道区域和源极与漏极区域，并且该半导体层采用晶化诱导金属晶化，而该吸除的沟道区域具有与该半导体层的泄漏电流相关的长度和宽度，其关系由下面的等式描述：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c
其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13。
27、一种制造薄膜晶体管的方法，包括：
采用晶化诱导金属将非晶硅层晶化为多晶硅层；
根据要控制的泄漏电流采用下面的等式确定半导体层的沟道区域的长度和宽度：
Ioff/W＝3.4×10-15L2+2.4×10-12L+c
其中Ioff(A)是该半导体层的泄漏电流，W(mm)是该沟道区域的宽度，L(μm)是该沟道区域的长度，而″c″是常数，范围为2.5×10-13至6.8×10-13；
图案化该多晶硅层，以形成具有该确定长度和确定宽度的该沟道区域的该半导体层；以及
以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
28、一种薄膜晶体管，包括：
半导体层，具有源极与漏极区域和已经吸除晶化诱导金属的沟道区域，并且该半导体层具有根据该沟道区域的长度和宽度确定的预定的泄漏电流。
29、一种薄膜晶体管，包括：
半导体层，具有源极与漏极区域和已经吸除晶化诱导金属的沟道区域，并且该半导体层具有根据该半导体层的泄漏电流确定的预定的长度和预定的宽度。
30、一种制造薄膜晶体管的方法，包括：
采用晶化诱导金属将非晶硅层晶化为多晶硅层；
根据预定的泄漏电流来确定半导体层的长度和宽度；
图案化多晶硅层，以形成具有确定长度和确定宽度的沟道区域的该半导体层；以及
以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
31、一种制造薄膜晶体管的方法，包括：
采用晶化诱导金属将非晶硅层晶化为多晶硅层；
根据预定的宽度和预定的泄漏电流来确定半导体层的沟道区域的长度；
图案化多晶硅层，以形成具有确定长度和确定宽度的沟道区域的该半导体层；以及
以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
32、一种制造薄膜晶体管的方法，包括：
采用晶化诱导金属将非晶硅层晶化为多晶硅层；
根据预定的长度和预定的泄漏电流来确定半导体层的沟道区域的宽度；
图案化多晶硅层，以形成具有确定长度和确定宽度的沟道区域的该半导体层；以及
以不同于该晶化诱导金属的金属或者不同于该晶化诱导金属的金属的硅化物从该沟道区域吸除该晶化诱导金属。
CN200810125129.XA 2007-06-13 2008-06-13 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置 Active CN101325220B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020070057900A KR100848341B1 (ko) 2007-06-13 2007-06-13 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR57900/07 2007-06-13

Publications (2)

Publication Number Publication Date
CN101325220A true CN101325220A (zh) 2008-12-17
CN101325220B CN101325220B (zh) 2011-03-23

Family

ID=39791336

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200810125129.XA Active CN101325220B (zh) 2007-06-13 2008-06-13 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置

Country Status (6)

Country Link
US (1) US7838885B2 (zh)
EP (1) EP2003695A3 (zh)
JP (1) JP5091017B2 (zh)
KR (1) KR100848341B1 (zh)
CN (1) CN101325220B (zh)
TW (1) TWI377681B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668097A (zh) * 2009-11-13 2012-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
CN104143533A (zh) * 2014-08-07 2014-11-12 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN106298547A (zh) * 2016-08-12 2017-01-04 烟台南山学院 一种新型非晶氧化物薄膜晶体管的高效退火方法
CN107533979A (zh) * 2015-04-20 2018-01-02 堺显示器制品株式会社 薄膜晶体管的制造方法、薄膜晶体管和显示面板
WO2018054111A1 (zh) * 2016-09-26 2018-03-29 京东方科技集团股份有限公司 阵列基板及其制作方法
CN110391264A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 电子装置

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101043953B1 (ko) 2009-05-29 2011-06-24 전자부품연구원 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터
MY166003A (en) 2009-10-21 2018-05-21 Semiconductor Energy Lab Display device and electronic device including display device
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR102239841B1 (ko) * 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11261075A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW473800B (en) 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4712197B2 (ja) * 2001-01-29 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP2003318403A (ja) * 2002-04-23 2003-11-07 Sharp Corp 半導体装置およびその製造方法
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR20060099694A (ko) 2005-03-14 2006-09-20 삼성전자주식회사 게터링사이트층을 구비하는 반도체 기판 및 그 형성 방법
TWI444731B (zh) * 2006-05-16 2014-07-11 Semiconductor Energy Lab 液晶顯示裝置和半導體裝置
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102668097A (zh) * 2009-11-13 2012-09-12 株式会社半导体能源研究所 半导体器件及其制造方法
US9006729B2 (en) 2009-11-13 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
CN104143533A (zh) * 2014-08-07 2014-11-12 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN107533979A (zh) * 2015-04-20 2018-01-02 堺显示器制品株式会社 薄膜晶体管的制造方法、薄膜晶体管和显示面板
CN107533979B (zh) * 2015-04-20 2020-11-10 堺显示器制品株式会社 薄膜晶体管的制造方法和显示面板
CN106298547A (zh) * 2016-08-12 2017-01-04 烟台南山学院 一种新型非晶氧化物薄膜晶体管的高效退火方法
WO2018054111A1 (zh) * 2016-09-26 2018-03-29 京东方科技集团股份有限公司 阵列基板及其制作方法
US10559601B2 (en) 2016-09-26 2020-02-11 Boe Technology Group Co., Ltd. Array substrate and method for manufacturing the same
CN110391264A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 电子装置

Also Published As

Publication number Publication date
TW200908337A (en) 2009-02-16
CN101325220B (zh) 2011-03-23
EP2003695A2 (en) 2008-12-17
TWI377681B (en) 2012-11-21
EP2003695A3 (en) 2011-08-10
US20080308809A1 (en) 2008-12-18
JP5091017B2 (ja) 2012-12-05
US7838885B2 (en) 2010-11-23
JP2008311649A (ja) 2008-12-25
KR100848341B1 (ko) 2008-07-25

Similar Documents

Publication Publication Date Title
CN101325220B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示装置
CN101373793B (zh) 薄膜晶体管及其制造方法以及有机发光二极管显示装置
CN101315883B (zh) 多晶硅层的制法、tft及其制法及oled显示装置
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
EP2083440B1 (en) Method of fabricating a thin film transistor
KR100864884B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
CN101826556B (zh) 薄膜晶体管及其制造方法和有机发光二极管显示器装置
KR20080111693A (ko) 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
CN101826548A (zh) 有机发光二极管显示装置及其制造方法
WO2015123903A1 (zh) 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
CN101630693A (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN102044568A (zh) 薄膜晶体管及其制造方法
US20100224882A1 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the same
KR20070043393A (ko) 비정질 실리콘 박막의 결정화 방법 및 박막 트랜지스터제조 방법
US20110108847A1 (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same
KR100700496B1 (ko) 박막 트랜지스터 및 이를 이용한 유기전계발광표시장치
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20090116

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Mobile Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung SDI Co., Ltd.

ASS Succession or assignment of patent right

Owner name: SAMSUNG MOBILE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG SDI CO., LTD.

Effective date: 20090116

C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121019

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121019

Address after: Gyeonggi Do, South Korea

Patentee after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Mobile Display Co., Ltd.