TWI377681B - Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor - Google Patents

Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor Download PDF

Info

Publication number
TWI377681B
TWI377681B TW097121812A TW97121812A TWI377681B TW I377681 B TWI377681 B TW I377681B TW 097121812 A TW097121812 A TW 097121812A TW 97121812 A TW97121812 A TW 97121812A TW I377681 B TWI377681 B TW I377681B
Authority
TW
Taiwan
Prior art keywords
metal
layer
semiconductor layer
channel region
crystallization
Prior art date
Application number
TW097121812A
Other languages
English (en)
Other versions
TW200908337A (en
Inventor
Yang Tae-Hoon
Lee Ki-Yong
Seo Jin-Wook
Park Byoung-Keon
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW200908337A publication Critical patent/TW200908337A/zh
Application granted granted Critical
Publication of TWI377681B publication Critical patent/TWI377681B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1377681 六、發明說明： > 【發明所屬之技術領域】 、 本發明方面係關於一種薄膜電晶體(TFT)、TFT製造方 法、及含該TFT之顯示裝置，及更特定言之，係關於—種 TFT其中半導體層的通道區域之長度L(微米)及漏電流每玉 t米半導體層通道區域的寬度W lofD^W(安培/毫米)滿足函 數 1〇娜=3.4E-15L2+2.4E-12L+c，其中”c”為範圍自 2.5E-13 0 至6.8E-13的常數’ TFT製造方法、及含該TFT之顯示裝 置。 【先前技術】 一般，薄膜電晶體(TFTs)係用做主動陣列液晶顯示器 (AMI CDs)的主動裝置及有機發光二極體(〇LED)顯示裝置 的切換裝置及驅動裝置’必須根據每一個裝置的特性控制 TFT的特性。在此情況，漏電流顯著影響吓丁的特性。 傳統上，在使用多晶石夕(多-Si)層的TFT，乃使用一種不 隹含金屬結晶技術結晶，做為半導體層，漏電流係正比於通 道區域的寬度及反比於通道區域的長度。然而，即使增加 通道區域的長度以減少漏電流，產生所欲效果仍為困難 的。而且，在顯示裝置，當通道區域的長度增加，顯示裝 置的尺寸亦增加及孔徑比減少，所以，增加通道區域長度 存在特定技術限制。 同時，於金屬誘發結晶(MIC)技術的大量研究已在進行 因為MIC技術可在較固相結晶(SPC)技術或是準分子雷射 退火(ELA)技術為短的時間為低的溫度結晶非晶形矽(aSi) 4 1377681 層。然而，在使用以MIC技術所結晶的多-Si層做為半導體 層的TFT，TFT的漏電流與通道區域的長度或寬度無關地 變化，不像在典型TFTs的情況。 所以，在使用以MIC技術所結晶的多-Si層做為半導體 層的TFT，不可能相關於半導體層通道區域的尺寸來預期 漏電流，而且，決定通道區域的尺寸來得到所欲漏電流為 困難的。 【發明内容】 本發明方面係提供一種使用金屬誘發結晶(MIC)技術 所結晶的半導體層的薄膜電晶體(TFT)、TFT製造方法、及 含該TFT之顯示裝置。在使用mjc技術所結晶的半導體層 的TFT中，漏電流可由自半導體層通道區域消除結晶誘發 金屬而減少，亦可根據半導體層通道區域的寬度及長度來 預期漏電流。相反地，可考慮控制漏電流來決定半導體層 通道區域的寬度及長度。 根據本發明一個方面，TFT係包含：基板；放置於該 基板的半導體層，該半導體層包含通道區域及源極與汲極 區域，及該半導體層係使用結晶誘發金屬結晶；放置以對 應該半導體層的預先決定區域的閘極電極；放置於該閘極 電極與該半導體層之間以自該閘極電極絕緣該半導體層的 閘極絕緣層；及分別電連接至該半導體層的源極與汲極區 域的源極及汲極電極，非結晶誘發金屬的金屬或是與結晶 誘發金屬不同的金屬之矽化物係放置於在半導體層通道區 域相距一距離的區域與該半導體層表面相距一預先決定深 5 1377681 度處’且該半導體層通道區域的長度及寬度與該半導體層 、 的漏電流滿足下列方程式：lofi^W=3.4E-15L2+2m+c， • 其中loff(安培)為該半導體層的漏電流，W(毫米)為通道區 域的寬度，L(微米）為通道區域的長度，及”e，，為範圍自 2.5E-13 至 6.8E-13 的常數。 根據本發明另一方面，一種TFT製造方法係包含：提 供基板，形成非晶形矽(a_Si)層於該基板上；使用結晶誘發 • 金屬結晶該a-Si層為多晶矽(多-Si)層；根據漏電流要被控 制使用下列方程式:1〇卿 =3 4E-15L2+2 4E_12L+c，其中1〇^ 為該半導體層的漏電流(安培），w為通道區域的寬度(毫 米）’ L為通道區域的長度(微米），及，，c，，為範圍自2 至6.8E-13的常數，決定該半導體層通道區域的長度及寬 度，圖樣化該多-Si層以形成擁有具所決定長度及寬度的通 道區域的半導體層，於與通道區域相距一預先決定距離處 形成金屬層圖樣或是金屬矽化物層圖樣以接觸該半導體層 籲 個區域而非通道區域，該金屬與結晶誘發金屬不同， 及該金屬矽化物為與結晶誘發金屬不同的金屬之矽化物； 退火該基板以使自該半導體層的通道區域吸雜該結晶誘發 金屬進入對應於金屬層圖樣或是金屬矽化物層圖樣的該半 導體層的-個區域；移除該金屬層圖樣或是金屬矽化物層 圖樣，形成閘極電極以對應於該半導體層的一個預先決定 區域，形成閘極絕緣層於該閘極電極及該半導體層之間以 自該閘極電極絕緣該半導體層；及形成分別電連接至該半 導體層的源極與汲極區域之源極與汲極電極。 6 1377681 根據本發明另一方面，一種顯示裝置係包含：放置於 基板上的半導體層，該半導體層包含通道區域及源極與汲 極區域’及該半導體層係使用結晶誘發金屬結晶化；放置 以對應於該丰導體層的一個預先決定區域的閘極電極；放 置於該閘極電極及該半導體層之間以自該閘極電極絕緣該 半導體層的閘極絕緣層；分別電連接至該半導體層的源極 與及極區域之源極與汲極電極；電連接至源極與沒極電極 其中一個的第一電極；非結晶誘發金屬的金屬或是非結晶 誘發金屬的金屬的矽化物係放置於在與半導體層通道區域 相距一距離的區域與該半導體層表面相距一預先決定深度 處，及該半導體層通道區域的長度及寬度與該半導體層的 漏電流滿足下列方程式：1ο_=34Ε_15ιΛ{_2.4Ε_12ι^，其 中i〇ff(安培)為該半導體層的漏電流，w(毫米)為通道區域 的寬度’L(微米)為通道區域的長度，及”c，，為範圍自2 5E_i3 至6.8E-13的常數。 本發明額外方面及/或優點將一部分說明於下文敘述 及’-部分為可由該敘述明顯可知，或是可由本發明實務 得知。 【實施方式】 現在烊細參考本發明具體實施例，其實例係說明於相 關圖示’其中類似參考數字係表示類似元件。具體實施例 係揭示於下文_由參考圖式本㈣各方面。 第1圖為根據本發明示例具體實施例薄膜電晶體呀丁） 的截面視圖，及第2圖為第！圖所示TFT的料體層的截 7 面視圖。 參考第1圖’提供一種基板100，基板100可為玻璃基 板或塑膠基板。緩衝層1〇5可放置於基板1〇〇上，緩衝層 105可防止在基板100所產生的濕氣或不純物之擴散或是控 制在結晶方法期間熱量的傳輸速率以促進非晶形矽(&_沿)層 的結晶。缓衝層105可由單或多層絕緣層，例如氧化矽層 或是氮化矽層而形成。 圖樣化半導體層135係放置於緩衝層1〇5上，半導體 層135可經由使用結晶誘發金屬的結晶技術例如金屬誘發 結晶(MIC)技術、金屬誘發橫向結晶(Μπχ)技術、或是超級 -顆粒碎(SGS)技術的結晶技術而得到。半導體層135包含通 道區域136及源極與没極區域137及138。在此情況，SGS 技術較MIC技術或MELC技術於形成半導體層135更為適 當的因為SGS技術可保留低濃度的結晶誘發金屬。 參考第2圖，半導體層135的通道區域136具長度L 及寬度W，於此，通道區域136的長度L係對應於半導體 層135的源極及没極區域137及138之間的距離，及通道 區域136的寬度W係對應於垂直於源極及汲極區域137及 138之間距離的通道區域136的寬度。 半導體層135的通道區域136的長度L(微米)及每1毫 米的半導體層135的通道區域136的寬度w的漏電流 loff(安培），亦即漏電流1〇份W為長度L的函數，可如方程 式1所表示： loff/W=3.4E-15L2+2.4E-12L+c (!)， 其中”C”為範圍自2.5E-13至6.8E-13的常數。 根據方程式1，因為漏電流可根據半導體層135的通道 區域136的尺寸預估，漏電流可使用半導體層135的通道 區域136的寬度w或長度L控制。相反地，因為漏電流可 被預估，考慮漏電流要被控制，可決定半導體層135的通 道區域136的寬度W或長度L。 參考第9圖，當半導體層135的通道區域136的寬度 W為固疋的，當通道區域136的長度L減少時，每1毫米 通道區域136的寬度W的漏電流亦減少因為使用一種區域 (其中非結晶誘發金屬的金屬或是其金屬矽化物於此形成) 的自通道區域136的結晶誘發金屬之更有效移除。值得注 意地是’當通道區域136的長度L大於〇及15微米或更少， 值loff/W可為1.0E-12A或更少因為高吸雜效果，使得TFT 可於顯示裝置顯現良好性。 回去參考第1圖，一種其中金屬、非結晶誘發金屬的 金屬或是其金屬矽化物形成的區域145a係放置於半導體層 135於自半導體層135表面的預先決定深度及與通道區域 136間隔一距離。在此情況，金屬或是金屬石夕化物係用於吸 雜方法。在本具體實施例，吸雜方法係使用金屬或是金屬 石夕化物形成的區域145a執行，由此自半導體層135的通道 區域136移除結晶誘發金屬。結果，可減少漏電流且半導 體層135的通道區域136的長度L(微米)及每1毫米的半導 體層135的通道區域136的寬度w的漏電流1〇_(安培/ 毫米)滿足方程式1。 通道區域136及區域145a(非結晶誘發金屬的金屬或是 其金屬矽化物於此形成)之間的距離可與通道區域136的長 度L無關而為固定的，換言之，通道區域136的長度l可 變化’及通道區域136及區域145a之間的距離可與通道區 域136的長度L無關而為固定的。 用於吸雜方法的金屬或是金屬矽化物可能具較在半導 體層135的結晶誘發金屬為低的擴散係數。特定言之，用 於吸雜方法的金屬或是金屬矽化物的擴散係數可為在半導 體層135的結晶誘發金屬擴散係數的1%或更低。在此情 況，可防止用於吸雜方法的金屬或是金屬矽化物自區域 145a擴散至半導體層135的其餘區域。 一般，鎳(Ni)可用做用於半導體層135結晶的結晶誘發 金屬，在半導體層135Ni具擴散係數約10_5公分2/秒或更 ，所以，當Ni用做結晶誘發金屬時，用於吸雜方法的金 屬或是金屬矽化物的擴散係數可為Ni的擴散係數的1%或 2氏。特定言之，金屬或是金屬石夕化物具擴散係數1〇-7公 分/秒或更少。在此情況，用於吸雜方法的金屬或是金屬矽 化物可為自
Mn^Re.Ru.〇s>C〇,R]l.Ir,pt>Y^T^La^Ce
Nd、Dy、Ho、ΤιΝ、TaN、其合金、及其金屬矽化物所組 成族群選出。 持續第1 ®，閘極絕緣層15〇係放置於包含半導體層 135的基板100表面，閘板絕緣層⑼可為氧化石夕層、氮化 夕層或疋其雙層。閘極電極155係放置於對應於半導體 層135的通道區域136的閘極絕緣層15〇區域，閘極電極 155可為由鋁(A1)或A1合金’例如銘-鈥(Al-Nd)所形成的單 詹’或是由堆疊A1合金層於鉻(Cr)合金層或鉬(Mo)合金層 而得到的多層。 層間絕緣層160係放置於包含閘極電極155的基板100 表面，層間絕緣層160可為氮化矽層，氧化矽層，或是包 含其雙層。 源極與汲極電極167與168係放置於層間絕緣層160 及分別電連接至半導體層135的源極與汲極區域137與 138 ’於是’根據本發明的TFT完成。 第3A至3G圖為說明第1圖所示χρτ的製造方法之截 面視圖。參考第3A圖，緩衝層105係形成於由玻璃、不鏽 鋼、或塑膠所形成的基板100，緩衝層1〇5可為單層或由使 用化學氣相沉積(CVD)技術或是物理氣相沉積(pyD)技術 沉積絕緣層，例如氧化矽層或氮化矽層而得到的多層。在 此情況’緩衝層105可防止在基板所產生的航或不 純物之擴散或是#制在結晶方法期間熱量的傳^速率以促 進非晶形帅-Si)層的結晶。軸所敘述為包含緩衝層 105 ’在所有觀點不必要一定包含緩衝層1〇5。 之後’a-Si層11〇係形成於緩衝層1〇5。在此情況，士别 層110可使用CVD技術或PVD技術形成，脫氫方法亦可 在a-Si層110形成期間或之後執行，由此降低其找的濃 度。 接著，將a_Sl層110結晶為(第3D圖)的多晶石夕(多-Si) 層130 ’在本具體實施例’ a_j§i層iio成為多_Si層230的 結晶可由使用結晶誘發金屬，例如金屬誘發結晶⑽匸)技 術、金屬誘發橫向結晶(MILC)技術、或是超級顆粒石夕(SGS) 技術的方法執行。 在MIC技術，結晶誘發金屬，例如鎳、把(ρ^)、或 銘(A1) ’與a-Si層110接觸或是注入a_si層no使得a_si 層110因為結晶誘發金屬而結晶為多·§ί層在mjlc 技術，由結晶誘發金屬及；ε夕之間的反應所得到的金屬石夕化 物持續於橫向方向擴散使得a-Si層110藉由循序誘發a_si 層110中矽的結晶而結晶為多-Si層130。 與MIC技術或MILC技術相較SGS技術維持較低濃度 的結晶誘發金屬擴散進入a-Si層110,使得晶粒可被控制在 數微米至數百微米的範圍。在本發明一個示例具體實施 例，為降低結晶誘發金屬擴散進入a-Si層11〇的濃度，（第 3B圖）的覆蓋層可形成於a_Si層110上’及結晶誘發金屬層 可形成於覆蓋層上及退火之以擴散結晶誘發金屬。然而， 覆盖層115可被省略及低濃度結晶誘發金屬層可形成使得 擴散進入a-Si層110的結晶誘發金屬之濃度可降低。 在本具體實施例，將敘述使用SGS技術形成多_si層的 方法。第3B圖為形成覆蓋層115及結晶誘發金屬於a_^ 層110上的方法之截面視圖’參考第3B圖’覆蓋層115係 形成於a-Si層110上，覆蓋層115可為氮化矽層，在此情 況易於在退火方法期間控制後續形成的結晶誘發金屬之擴 散’然而’覆蓋層115可為氮化石夕層及氧化石夕層的雙層， 12 覆蓋層^15可使用CVD技術或是pv〇技術形成，在此情 況，覆蓋層115可形成至約1至2000埃的厚度。當覆蓋層 115小於1埃時，覆蓋層115可能無法控制結晶誘發金屬擴 散進入a-Si層11〇的量。當覆蓋層115大於2〇〇〇埃時僅 少置的結晶誘發金屬擴散進人a_Si I UG，由此防止a Si 層110成為多-Si層130的結晶。 之後，將結晶誘發金屬沉積於覆蓋層115，由此形成結 晶誘發金屬層120 ,結晶誘發金屬可由Ni、pd、Ag、Au、 A卜Sn、Sb、Cu、Tb、及Cd所組成族群選出的一個，較· 佳為使用Νι做為結晶誘發金屬，結晶誘發金屬層12〇可在 覆蓋層115形成至10u至1〇15原子/公分2的面密度，當結 晶誘發金屬層12〇形成至低於1011至1〇15原子/公分2的面 密度時4因為小數目的結晶核(亦即，晶種)，結晶a-Si層 110為多-Si層為困難的。相反地，當結晶誘發金屬層12〇 形成至尚於1011至l〇i5原子/公分2的面密度時過度大量 的結晶誘發金屬擴散至心沿層11〇 ,由此減少多_si層的晶 粒大小及增加剩餘結晶化誘發金屬的量。結果，由圖樣化 多-Si層所得到的半導體層可能具衰減特性。 第3C圖為退火基板100以擴散結晶誘發金屬經過覆蓋 層115至覆蓋層115與a-si層11〇之間的介面的方法之截 面視圖’參考第3C圖，將緩衝層1〇5、a_Si層11〇、覆蓋 層115、及結晶誘發金屬層12〇形成於其上的基板1〇〇退火 (如由參考數字125所標示)以擴散結晶誘發金屬層12〇 一部 份的結晶誘發金屬至a_Si層11〇的表面，特定言之，因為 13 1377681 退火方法而擴散的結晶誘發金屬層12〇a及12〇b中，僅小 部分結晶誘發金屬層120b擴散進人心層11G，及大部分 結晶誘發金屬層120a無法到達a_Si層也不會通過覆蓋: 115。 曰
所以，到達a-Si層11〇表面的結晶誘發金屬層咖的 量係依據覆蓋層m的擴散崎能力^定，其係與覆蓋層 us的厚度及密度密切相關，特定言之，當覆蓋層115的^ 度或密度增加時，擴散私紐層11G的結晶誘發金屬層 120b的里減少’及於是多_&層13()的晶粒大小增加。相反 地’备覆蓋層II5的厚度或密度減少時，擴散進入a_si層 no的結晶誘發金屬層咖量增加，及於是多-Si層13〇的 晶粒大小減少。 / 丞扳，獷散結晶誘發金屬的退火方 法係在約200至9G(TC的溫度執行數秒至數小時以考慮製
造成本及產率。退火方法可為歸退火方法、快速熱退火 (RTA)方法、紫外却jy^法、及雷射^_法的其中一種。 第3D ®為因為經擴散結晶誘發金屬而結晶心層⑽ 為多-Sl層13G的方法之截面視圖，參考第3D圖，a-Si層 110係因為通過覆蓋層115及擴散至a-Si層110的表面之結 曰曰誘發金屬層12Gb而結晶為多·&層13Q(j特定言之，經擴 :，誘發金屬120b與_層m的矽⑻:併以形成 石夕化物做為結晶核(亦即，晶種），於是，a_si層⑽係 使用該晶種結晶為多層13〇。 同時’雖然第3D圓說明退火方法係於所得結構執行， 14 1377681 覆蓋層115及結晶誘發金屬層120未自此結構移除，本發 明方面並不限於此。亦即，在結晶誘發金屬擴散進入a_Si 層110以形成金屬矽化物之後，可移除覆蓋層115及結晶 誘發金屬層120及可退火所得結構以形成多-Si層13〇。 參考第3E圖，移除覆蓋層115及結晶誘發金屬層12〇, 及圖樣化多-Si層130以形成半導體層135。不像在本具體 實施例，多-Si層130可在後續方法期間圖樣化。 此處’半導體層135的長度及寬度可考慮方程式1決 定： 1〇腳=3.4E-15L2+2.4E_12L+c (1)， 其中”c”為範圍自2.5E-13至6.8E-13的常數。特定言 之，半導體層135通道區域136的長度L及寬度W係根據 要被控制的漏電流決定，及半導體層135的長度及寬度係 考慮通道區域136的長度L及寬度W決定。 參考第9圖，當半導體層135通道區域的寬度w為固 定的時，當通道區域136的長度L減少，每1毫米通道區 域的寬度W的漏電流亦減少因為使用用於吸雜方法的後續 金屬層或是金屬矽化物層自通道區域的結晶誘發金屬之更 有效移除。值得注意地是，當通道區域136的長度l大於〇 及15微米或更少，值1〇_可為1〇E_12A或更少因為高 吸雜效果’使得所得TFT可顯現做為顯示裝置的良好特性。 之後’光致抗钱劑圖樣140係形成於會定義通道區域 136的半導體層135區域，導電不純物離子係使用光致抗餘 劑圖樣140做為遮罩掺雜進入半導體層135，由此形成源極 15 區域137、汲極區域138、及具長度L及寬度w的通道區 域136。在此情況’不純物離子可為p_形式不純物離子或是 η-形式不純物離子。p-形式不純物離子可為選自硼(B)、鋁 (A1)、鎵(Ga)、及銦(In)所組成族群選出的其中一個之離子， 及η-形式不純物離子可為選自磷(P)、砷(Ar)、及銻(％)所組 成族群選出的其中一個之離子。 參考第3F圖，光致抗蝕劑圖樣14〇移除，及金屬層圖 樣或金屬矽化物層圖樣145在與通道區域136相距一預先 決定距離處形成，金屬層圖樣或金屬矽化物層圖樣145係 與半導體層135的一個區域接觸，而非與通道區域136接 觸。在本具體實施例，沉積金屬層圖樣或金屬矽化物層圖 樣145接著為執行退火方法以形成區域145a於半導體層 135，及吸雜方法係使用區域145a執行。於是，結晶誘發 金屬係自半導體層135的通道區域136移除使得漏電流可 減少且半導體層135的通道區域136的長度l及每1毫米 的半導體層135的通道區域136的寬度W的漏電流 loff/W(安培/毫米)滿足方程式i。 金屬層圖樣或金屬矽化物層圖樣145的位置可為固定 的而與通道區域136的長度L無關。換言之，通道區域136 的長度L可變化，及金屬層圖樣或金屬矽化物層圖樣145 可形成使得在通道區域136與金屬層圖樣或金屬矽化物層 圖樣145之間的距離相關於通道區域136的長度L為固定 的0 用於在半導體層135吸雜的金屬層圖樣或金屬矽化物 層圖樣145可為包含其金屬或合金的金屬層圖樣或金屬石夕 化物層圖樣，擴散係數小於結晶誘發金屬120a及120b。 在半導體層135的金屬層圖樣或金屬矽化物層圖樣145 的金屬或金屬矽化物之擴散係數可為結晶誘發金屬12〇3及 隱擴散係數的1%或更低。在此情況，可防止金屬層圖樣 或金屬矽化物層圖樣145的金屬或金屬矽化物自區域145a 擴散進入半導體層135的其餘區域。 一般，Ni可用做用於半導體層135結晶的結晶誘發金 屬120a及12〇b，在半導體層135 Ni具擴散係數約1〇-5公 分/秒或更少’所以，當Ni用做結晶誘發金屬i2〇a及i2〇b 時，用於在丰導體層135吸雜的金屬層圖樣或金屬矽化物 層圖樣145的金屬或金屬矽化物之擴散係數可為Ni的擴散 係數的1%或更低。特定言之，金屬或是金屬石夕化物可具1〇-7 公分2/秒或更少的擴散係數，在此情況，金屬或是金屬矽化 物可為自 Sc、Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W、Μη、
Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、Pr、Nd、
Dy、Ho、TiN、TaN、其合金、及其金屬矽化物所組成族群 選出。 金屬層圖樣或金屬矽化物層圖樣145亦可形成至約30 至10000埃的厚度。當金屬層圖樣或金屬碎化物層圖樣145 形成至少於約30埃的厚度時，結晶誘發金屬會不有效地吸 雜進入與金屬層圖樣或金屬矽化物層圖樣145接觸的半導 體層135區域145a。當金屬層圖樣或金屬矽化物層圖樣145 形成超過於約10000埃的厚度時，在後續退火方法期間金 17 屬層圖樣或金屬矽化物層圖樣145會因熱應力而層離。 之後’執行退火方法以自半導體層丨35，特別是，半導 體層135的通道區域136移除結晶誘發金屬12冼。結果， 金屬層圖樣的金屬可自與金屬層圖樣或金屬矽化物層圖樣 145接觸的半導體層135表面擴散進入半導體層135或是與 半導體層135合併以形成金屬矽化物。或者，金屬矽化物 層圖樣的金屬矽化物擴散進入半導體層135，於是，包含非 結晶誘發金屬或是其金屬矽化物的區域145a係形成於與金 屬層圖樣或金屬矽化物層圖樣145接觸的半導體層135區 域。 當留在半導體層135的通道區域136中的結晶誘發金 屬因退火方法而擴散進入接觸金屬層圖樣或金屬矽化物層 圖樣145的半導體層135區域145a，結晶誘發金屬120b係 >儿殿於區域145a及不再擴散’此是因為結晶誘發金屬12〇乜 在包含其他金屬或是其金屬矽化物的區域145a較在石夕中更 為熱力穩定的。基於此原則，結晶化誘發金屬12〇b可自半 導體層135的通道區域136移除。 在此情況，退火方法可在約500至993°c的溫度執行 10分鐘至10小時，當退火方法在低於500〇c的溫度執行 時，結晶誘發金屬進入半導體層135的擴散不會發生使得 結晶誘發金屬120b不會移動至半導體層135的區域145a。 #退火方法在尚於9930c的溫度執行及Ni用做結晶誘發金 屬l2〇a及120b，Ni可被液化因為Ni具993°c的低共熔點， 及基板100會因高熱量而變形。 1377681 而且’當退火方法執行較 層135的通道區域136有效移 ，自丰導體 ΛΑ ^ ^ nt- .X ^ 曰日誘發金屬l2〇b為困難 的。當退火方法執行較10小時為 ，難 法產生基板1GG的變形，增加製造成本及會減少 同時’當敎方法在足夠高的溫度執辦 移除結晶紐金屬12Gb。 在時間
圖，金屬層圖樣或金屬魏物層圖樣145移 除，及閘極絕緣層W係形成於具半導體層出的基板觸 表面’閘極絕緣層15〇可為氧切層、氮切層、或是其 多層。 、 之後’形成閘極電極的金屬層(未示出），金屬層可為由 A1或A1合金，例如A刚，所形成的單層，或是由堆疊 A1合金於Cr合金或Mo合金上而形成的多層。光微影及^ 刻方法於閘極電極的金屬層上執行，由此形成問極電極ΐ55 以對應於半導體層135的通道區域136。
接者，層間絕緣層160係形成於具閘極電極I%的基 板100表面，層間絕緣層160可為氮化矽層，氧化矽層， 或是包含其的多層。 層間絕緣層160及閘極絕緣層15〇可被敍刻以形成接 觸孔以露出半導體層135的源極及；;:及極區域及138,源 極與沒極電極167與168係形成以經由接觸孔連接至源極 與没極區域137與138。源極與及極電極167與168可由翻 (Mo)、鉻(Cr)、鶴(W)、翻鎢(MoW)、紹(Α1)、紹-敍(Al-Nd)、 鈦(Ti)、一氮化鈦(TiN)、銅(Cu)、Mo合金、A1合金、及 19
Cu合金所組成族群選出的材料形成。結果，包含半導體層
. 135、閘極電極155、及源極與汲極電極167與168的TFT 完成。 第4圖為根據本發明另一示例具體實施例的XFX之截 面視圖’示於第4圖的TFT 一般與第！及2圖所示相 同’除了下列敘述。 參考第4圖，基板4〇〇製備，緩衝層41〇係放置於基 • 板4〇0’閘極電極420係放置於緩衝層410,閘極絕緣層430 係放置於閘極電極420。 圖樣化半導體層440係放置於閘極絕緣層43〇上，半 導體層440為一種由使用結晶誘發金屬的方法，例如 技術、MILC技術、或是SGS技術所結晶化的半導體層。 半導體層440包含通道區域441及源極與汲極區域私2及 443。在此情況，SGS技術較MIC技術或MILC技術於形 成半導體層440為更適當的因為SGS技術可維持低濃度的 籲結晶誘發金屬擴散進入a-Si層。 半導體層440的通道區域441的長度L(微米)及每j毫 米的半導體層440的通道區域441的寬度w的漏電流 loff(安培)滿足方程式1 : loff/W=3.4E-15L2+2.4E-12L+c ⑴， 其中”c”為範圍自2.5E-13至6.8E-13的常數。 基於方程式1，因為漏電流可根據半導體層440的通道 區域441的大小來預期，漏電流可使用半導體層44〇的通 道區域441的寬度W或長度L控制。相反地，因為漏電流 20 1377681 可預期’可考慮漏電流可被控制來決定半導體層44〇的通 道區域441的長度L或寬度w。 參考第9圖’當半導體層44〇的通道區域441的寬度 w為固定的，當通道區域441的長度[減少時每^毫米 通道區域441的寬度％的漏電流亦減少因為使用一種區域 (其中非結晶誘發金屬的金屬或是其金射化物形成)的自 ，道區域441的結晶誘發金屬之更有效移除。值得注意地 疋，當通道區域441的長度l大於〇及15微米或更少，值 lof^W可為1.0E-12A或更少因為高吸雜效果，使得TFT可 於顯示裝置顯現良好特性。 非結晶誘發金屬的金屬或是其金屬矽化物所形成的一 個區域460a係放置於在半導體層44〇與該半導體層135表 面相距一預先決疋深度處及與通道區域441相距一距離的 區域。在此情況’金屬或是金屬矽化物係用於吸雜方法。 在本具體實施例，吸雜方法係使用金屬或是金屬矽化物形 成於其中的區域460a執行’由此自半導體層44〇的通道區 域441移除結晶誘發金屬。結果，可減少漏電流且半導體 層440的通道區域441的長度l(微米)及每1毫米的半導體 層440的通道區域441的寬度w的漏電流l〇ff(安培)滿足方 程式1。 通道區域441及區域460a(非結晶誘發金屬的金屬或是 其金屬矽化物於此形成)之間的距離可為固定的，與通道區 域441的長度L無關。 源極與汲極電極472與473係放置於半導體層440上 21 1377681 及分別電連接至半導體層440的源極與汲極區域442與 443 ’於是，根據本具體實施例的完成。 第5Α至5D圖為第4圖所示TFT的製造方法之截面視 圖。在第5A至5D圖所示的方法一般與第3A至3(3圖所-示的方法相同，除了下列敘述。 參考第5A圖’緩衝層41〇係形成於基板4〇〇上，用於 閘極電極的金屬層(未示出)係形成於緩衝層41〇及使用光 微影及蝕刻方法蝕刻，由此形成閘極電極42〇，閘極絕緣層 430係形成於具閘極電極42〇的基板4〇〇上。 參考第5B圖，a-Si層係形成於閘極絕緣層430及如在 先前具體實施例使用結晶誘發金屬結晶為多_Si層。多 層係圖樣化以形成半導體層440，在後續方法期間多·si層 可圖樣化。 於此’半導體層135的長度及寬度可考慮方程式1決 定： 1〇 膽=3.4E-15L2+24E-12L+c ⑴， 其中V’為範圍自2.5E-13至6 8E_13的常數。特定言 之’半導體層44〇的通道區域的長度L及寬度^係根據要 控制的漏電流決定，及半導體層_的長度及寬度係考慮 通道區域的長度L及寬度W決定。 —參考第9圖’當半導體層44〇通道區域的寬度…為固 定時，當猶區域的長度L減少，每〗毫紐道區域的寬 度^的漏電流亦減少因為使用用於吸雜方法^^後續金屬層 或是金屬魏物層自通道區域的結晶誘發金屬之更有效移 22 1377681 除。值得注意地是，當通郎域的長度L大於〇及ls微米 • 或更少，值1〇娜可為L0E-12A或更少因為高吸雜效果， 使得所得1171可顯現做為顯示裝置的良好特性。 之後，光致抗蝕劑圖樣45〇係形成於會定義通道區域 的半導體層440區域，導電不純物離子係使用光致抗姓劑 圖樣45G做為遮罩掺雜進入半導體層相，由此形成源極區 域442、及極區域443、及具長度L及寬度w的通道區域 • 441 〇 參考第5C圖，光致抗蝕劑圖樣45〇移除，及金屬層圖 樣或金屬矽化物層圖樣460在與通道區域441相距一預先 決定距離處形成，金屬層圖樣或金屬矽化物層圖樣46〇係 與半導體層440的-個區域接觸，而非與通道區域接 觸。 在本具體實施例，沉積金屬層圖樣或金屬矽化物層圖 樣460接著為執行退火方法以形成區域46〇a於半導體層 440，及吸雜方法係使用區域46〇a執行。於是，結晶誘^ 金屬係自半導體層135的通道區域136移除使得漏電流可 減^且半導體層135的通道區域136的長度l及每1毫米 的半導體層135的通道區域136的寬度w的漏電流i〇ff(安 培)滿足方程式1。 金屬層圖樣或金屬破化物層圖樣460的位置可為固定 的而與通道區域441的長度L無關，換言之，通道區域441 的長度L可變化，及金屬層圖樣或金屬矽化物層圖樣46〇 可形成使得在通道區域441及金屬層圖樣或金屬矽化物層 23 1377681 圖樣460之間的距離相關於通道區域的長度L為固定 . 的。 .. 之後’執行退火方法以自半導體層440，特別是，半導 體層440的通道區域441移除結晶誘發金屬。結果，包含 非結晶誘發金屬的金屬或是其金屬矽化物之區域46〇a係形 成於與金屬層圖樣或金屬矽化物層圖樣46〇接觸的半導體 層440區域。區域460a係形成於半導體層44〇表面至預先 • 決定深度，存在於半導體層440的通道區域441的結晶誘 發金屬係由擴散至區域460a而吸雜。退火方法係以如上文 所敘述類似方式執行。 參考第5D圖，金屬層圖樣或金屬矽化物層圖樣46〇移 除’及源極/汲極導電層形成於半導體層44〇及圖樣化，由 此形成源極及汲極電極472及473。結果，包含閘極電極 420、半導體層440、及源極與汲極電極472及473的叮丁 完成。 Φ 第6圖為具使用結晶誘發金屬所結晶化的半導體層的 習知TFT之漏電流i〇ff(安培)比通道比值(亦即，通道寬度 W(毫米)/通道長度L(微米))的圖◊在第6圖，橫座標表示通 道比值(亦即’通道寬度W(毫米y通道長度L(微米)），及縱 座標表示漏電流loff(安培）。 參考第6圖’可見到當通道寬度w分別為4、1〇、及 50毫米時，或是當通道長度l範圍自3至20微米時，具使 用結晶誘發金屬所結晶化的半導體層的習知TFT之漏電流 loff(安培)未顯示任何傾向而是不規則地增加或減少。即使 24 1377681 通道比值變化，漏電流l〇ff(安培)僅在自2 至4.0E-12 安培的小範圍内變化，其不會造成任何顯著不同β所以， 可見在習知TFT，漏電流l〇ff(安培)並未由改變通道比值而 有效控制，於是，與根據本發明示例具體實施例的πτ不 同，在具使用結晶誘發金屬所結晶化的半導體層的習知 TFT，根據通道比值預期在漏電流i〇ff(安培)的變化，或是 藉由改變通道比值精確控制漏電流為困難的。相反地，通 道區域大小無法考慮漏電流l〇ff(安培)被控制而決定。 第7圖為根據本發明示例具體實施例的TFT之漏電流 loff(安培)t匕通道比值的圖其中用於吸雜方法的金屬層圖樣 或是金屬矽化物層圖樣形成及退火。在第7圖.，橫座標表 示通道比值(=通道寬度W(毫米)/通道長度L(微米)），及縱 座標表示漏電流loff(安培）。 參考第7圖，即使根據本發明示例具體實施例的TFT 具與參考第6圖所敘述的習知TFT相同的通道比值，漏電 流loff(安培)大大地減少至約5.0E_13安培，亦即，當用於 吸雜方法的金屬層圖樣或是金屬矽化物層圖樣形成及退 火’可確認存在於通道區域的結晶誘發金屬被吸雜。 第8圖為根據本發明示例具體實施例的tft之漏電流 kff(安培)每1毫米半導體層通道寬度W比通道長度L(微米) 的圖。在第8A圖，橫座標表示通道長度L(微米），及縱座 標表示漏電流loff(安培)每1毫米通道寬度W。 為了解根據本發明示例具體實施例的TFT的通道長度 L與漏電流l〇ff(安培)之間的關連，將示於第7圖的漏電流 25 1377681 loff除以通道寬度W，及第8圖顯示除以通道寬度w的漏 電流lofiBW比通道長度L。結果，可見根據第8圖所示曲 線當通道長度L增加，值1〇历W增加，亦即，當通道寬度 W固定時，根據第8圖曲線當通道長度l增加，漏電流1〇ff 增加，其為一種二次函數。 第9圖為漏電流l〇ff(安培)每1毫米半導體層通道寬度 W及TFT通道長度L(微米)的函數的圖，其係基於第8圖 所示數據使用迴歸分析而得到。在第9圖，橫座標表示通 道長度L(微米），及縱座標表示漏電流1〇ff(安培)每i毫米通 道寬度W。 參考第 9 圖，l〇fFW=3.4E-15L2+2.4E-12L+ 2.5E-13 至 6.8E-13係使用迴歸分析而得到及為關聯漏電流1〇fl[/w及基 於第8圖所示數據的通道長度l之函數。此處，漏電流1〇迁、 通道寬度W、及通道長度L係分別以安培、亳米、及微米 的单位表示。 於是，在根據本發明示例具體實施例的XPT，結晶誘 發金屬可自半導體層的通道區域移除，由此減少漏電流， 而且’因為漏電流可根據半導體層通道區域的大小預估， 漏電流可由控制半導體層通道區域的寬度W或長度l而決 定。相反地，半導體層通道區域的長度L或寬度w可考慮 漏電流要被控制而決定。 而且’參考第9圖，在根據本發明示例具體實施例的 TFT ’當半導體層通道區域的寬度w為固定的，根據第二 功忐曲線當通道區域的長度L減少，漏電流每1毫米通道 26 區域寬度W亦減少，因為使用用於吸雜方法的金屬層圖樣 或是金屬咬化物層圖樣自通道區^(的結晶誘發金屬之更有 效移除。特別是’當通道區域的長度L大於0及15微米或 更少’值1〇_可為1.0E-12安培或更少因為高吸雜效果， 使得所得TFT可顯現做為顯示裝置的良好特性。 第圖為包含第1圖所示TFT的有機發光二極體 (OLED)的顯示裝置之截面視圖。雖然本發明方面係參考 OLED敘述’本發明方面並不限於此使得根據本發明方面 的TFT可用於其他顯示裝置，例如液晶顯示器或電漿顯示 板。參考第10圖，根據本示例具體實施例，絕緣層17〇係 形成於具第3G圖所示TFT的基板100表面，絕緣層17〇 可為自氧化秒層、氮化石夕層、及玻璃上矽酸鹽(SOG)層所組 成族群選的域層’由輯亞胺、苯並環了烯(咖)系 列樹脂、及丙烯酸酯所組成族群選出一個所形成的有機 層’或是無機層與有機層的堆疊層。 絕緣層170可触刻以形成暴露源極與及極電極π?與 168其中一個的通孔，第一電極175形成及經由通孔連接至 源極與汲極電極167與168的其中一個，第一電極175可 為陽極或陰極。當第一電極175為陽極時，陽極可由自氧 化銦錫(ΙΤΟ)、氧化銦解ζ〇)、及氧化銦錫鋅(ΙΤΖ〇)所組成 族群選_透明傳導獅賴。當第—電極175為陰極時， 陰極可由自Mg、Ca、Α卜Ag、Ba、及其合金所組成族群 選出的材料形成。 之後，像素定義層180形成於第一電極175以具露出 27 一部份第一電極175的開孔，包含發光層(eml)的有機層 185係形成於第一電極175的露出部份，有機層185可進一 步包含電洞注入層(HIL)、電洞傳送層(HTL)、電洞阻擋層 (HBL)、電子阻擋層(EBL)、電子注入層(EIL)、及電子傳送 層(ETL)。之後，第二電極19〇係形成於有機層185，結果， 完成根據本具體實施例的OLED之製造。 在根據本發明示例具體實施例的TFT，一種非結晶誘 發金屬的金屬或是其金屬矽化物形成於其中的區域係放覃 於使用結晶誘發金屬所結晶的半導體層，金屬或金屬矽化 物形成於其中的區域係放置於距半導體層通道區域間隔一 距離及自半導體層層表面延伸至預定深度。在本具體實施 例使用金屬或金屬石夕化物形成於其中的區域執行吸雜方 法，由此自半導體層通道區域移除結晶誘發金屬。結果， 漏電流減少，而且’因域電流可根據半導體層通道區域 的大小預期，漏電流可由控制半導騎通道區域的寬度w 或長度L來決定。相反地，可考慮控制漏電流來決定半導 體層通道區域的寬度W或長度L。 根據上文所敘述本發明方面.，在包含使用結晶誘發金 屬所結晶的半導體層的班中’結晶誘發金屬可自半導體 層通道_移除。結果，漏電麵少，而且，漏電流可根 據半導體層通道區域的寬度或長度預期。而且，可考 制漏電流來決定半導體層通道區域的寬歧長度。〜工 ^且’雖然本發明方面係相關於有機發光二極體顯示 述，本發明方面秘於此使得姆本發明方面薄膜 28 1377681 電晶體可隨其他顯示裝置，例如液晶顯示器及電漿顯示板 使用。 雖然少數本發明具體實施例已顯示及敘述，熟知該技 藝者要了解可在此具體實施例進行變更而不偏離本發明原 則及意旨，其範圍係定義於申請專利範圍及其相當敘述。
29 1377681 【圖式簡單說明】 . 本發明這些及/或其他方面及優點可由下列具體實施例敛 .. 述，參考其相關圖式，變為明顯及更容易了解，其中： 第1圖為根據本發明示例具體實施例薄膜電晶體(XFT)的. 截面視圖； 第2圖為第1圖所示TFT的半導體層的截面視圖； 第3A至3G圖為說明第1圖所示TFT的製造方法之截面 鲁 視圖； 第4圖為根據本發明另一示例具體實施例TFT的截面視 圆， 第5A至5D圖為說明第4圖所示TFT的製造方法之截面 視圖； 第6圖為具使用結晶誘發金屬所結晶化的半導體層的習 知TFT之漏電流i〇ff(安培)比通道比值(=通道寬度w(毫米)〆 通道長度L(微米))的圖； 籲 第7圖為根據本發明示例具體實施例的TFT之漏電流比 通道比值的圖； 第8圖為根據本發明示例具體實施例的tft之漏電流 lofEW(安培/毫米)每1毫米半導體層通道寬度W比通道長 度L(微米)的圖； 第9圖為漏電流1〇贿(安培/毫米)每i毫来半導體層通道 寬度W及TFT通道長度L(微米)的函數_，其係基於第 8圖所示數據使用迴歸分析而得到；及 第1 〇圖為包含第1圖所示TFT的有機發光二極體(〇led) 30 1377681 的顯示裝置之截面視圖。 【主要元件符號說明】 100 基板 105 緩衝層 110 a-Si 層 115 覆蓋層 120、120a、120b 結晶誘發金屬層 130 多-Si層 135 半導體層 136、441 通道區域 137、442 源極區域 138、443 沒極區域 140、450 光致抗姓劑圖樣 145、460 金屬矽化物層圖樣 150 閘極絕緣層 155'420 閘極電極 160 層間絕緣層 167、472 源極電極 168、473 汲極電極 170 絕緣層 175 第一電極 180 像素定義層 185 有機層 190 第二電極 31 1377681 145a、460a 區域 L 長度
32

Claims (1)

  1. 丄377681 • 101年04月12日修正替換頁 七、申請專利範圍： __ 1·一種薄膜電晶體，其包含： 月/^修正本I 八 1—---------! • 一基板； - 放置於該基板上的一半導體層，該半導體層包含一 通道區域及源極與汲極區域，及該半導體層係使用 一結晶誘發金屬結晶； 鲁 &置以對應該半導體層的一預先決定區域的一閘極 電極； 放置於該閘極電極與該半導體層之間以自該閘極電 極絕緣該半導體層的一閘極絕緣層； 分別電連接至該半導體層的源極與汲極區域的源極 與;及極電極； # 非該結晶誘發金屬的一金屬或是非結晶誘發一金屬 的金屬之矽化物係放置於在與該半導體層的通道區 域相距一距離的一區域中與該半導體的層表面相距 一預先決定深度處，及 該半導體層的通道區域的一長度及一寬度與該半導 體層的漏電流滿足下列方程式·· loff/W= 3.4E-15L2 + 2.4E-12L + c » 33 101年04月12日修正替換頁 其中loff(安培）為該半導體岸 “ 層的漏電流，W(毫米）為 δ亥通道區域的寬度，L(微米）為 亥通道區域的長度， 及”c”為範圍自2.5Ε-13至6 sp ” 王L8E-13的一常數。 電晶體，其中該 及1 5微米或更 2.如申請專利範圍第1項所述的薄膜 半導體層通道區域的長度係超過〇 少。 3.如申請專利範圍第1項 7达的溥膑電晶體，其t非 3亥結晶誘發金屬的該金屬戋 蜀4疋s亥金屬矽化物係具較 在該半導體層中結晶誘發全屈 / "孟屬為低的一擴散係數。 4·如申請專利範圍第3項 只听迷的溥膜電晶體，其中非 該結晶誘發金屬的該金屬或θ 到』X 土 /蜀欢疋s亥金屬矽化物的該擴 月丈係數係為在該半導體厚φ ’ & a 你/干等體層中邊結晶誘發金屬的擴散 係數的1 °/。或更低。 5·如申δ月專利範圍第4項所述的薄膜電晶體，其中該 結晶誘發金屬係包含鎳叫及非m的該金屬或是 該金屬石夕化物具一擴散係數高於〇及等於或低於 1 〇_7平方公分/秒。 士申專利範圍弟4項所述的薄膜電晶體，其中非 該結晶誘發金屬的該金屬或是該金屬矽化物係包含 34 101年04月12日修正替換頁 由 Sc' Ti、Zr、Hf、V、Nb、Ta、Cr、Mo、W' Μη ' Re、Ru ' 〇s、Co、Rh、lr ' Pt ' Y、Ta、La ' Ce、 Pr Nd、Dy、Ho ' TiN、TaN、其合金、及其金屬 石夕化物所組成族群_選出。 7_如申請專利範圍第丨項所述的薄膜電晶體，其中該 半‘體層係使用一超級顆粒矽（SGS)技術結晶。 8. —種薄膜電晶體製造方法，其係包含： 提供一基板； 形成一非晶形矽（a-Si)層於該基板上； 使用一結晶誘發金屬結晶該a Si層為一多晶矽（多 -Si)層； 根據要控制的一漏電流使用下列方程式決定一半導 體層的一通道區域的一長度及一寬度： loff/W=3.4E-15L2 + 2.4E-12L + c » 其中loff為該半導體層的漏電流（安培），w為該通 道區域的寬度（毫米），L為該通道區域的長度（微 米）’及’V’為範圍自2 5E_13至6 8e i3的一常數； 圖樣化該多-Si層以形成擁有具該所決定長度及寬 度的通道區域的該半導體層；於與該通道區域相距 35 1377681 101年04月12日修正替換頁 一預先決定距離處形成—金屬層圖樣或是一金屬矽 化物層圖樣，以接觸該半導體層的一區域而非該通 道區域，該金屬層係為與該結晶誘發金屬不同的金 屬，及該金屬矽化物係為與該結晶誘發金屬不同的 一金屬之石夕化物； 退火該基板以自該半導體層的該通道區域吸雜該結 晶誘發金屬進入對應於該金屬層圖樣或是該金屬矽 化物層圖樣的該半導體層的一區域； 移除該金屬層圖樣或是該金屬矽化物層圖樣； 形成一閘極電極以對應於該半導體層的—預先決定 區域， 形成一閘極絕緣層於該閘極電極及該半導體層之 間，以絕緣該半導體層與該閘極電極；及 形成分別電連接至該半導體層的源極與汲極區域之 源極與沒極電極。 9.如申請專利範圍第8項所述的方法，盆由 J乃古具中該金屬層 圖樣或是該金屬矽化物層圖樣係由具較 曰 〜日日誘發 金屬為低的一擴散係數之一金屬、其合金 及其金 屬矽化物所組成族群選出的一個所形成。 36 1377681 ~' --— ， 101年〇4月12曰修正替換頁 1〇·如申料利範圍第9項所述的方法， 圖樣或疋金屬石夕化物層圖樣的該擴散係數係為該結 晶誘發金屬的擴散係數的1%或更低。 U·如申請專利範圍第1〇項所述的方法，其中該結晶 誘發金屬包含鎳（Ni)，及該金屬層圖樣或是該金屬 石夕化物層圖樣具-擴散係數高於〇及等於或低於 _ 1〇 7平方公分/秒。 12·如申請專利範圍第10項所述的方法，其中該金屬 層圖樣或是該金屬矽化物層圖樣包含由sc、Ti、zr、 Hf、V、Nb、Ta、Cr、M〇、w、Mn Re Ru 〇s、 c〇、Rh、Ir、Pt、Y、Ta、La、CeprNdDy、 Ho、TiN、TaN、J:合令、另甘 a ® 、* 及，、金屬矽化物所組成族 群選出的一個。 13.如申請專利範圍第8項所述的方法，其中退火該基 板係在約500至993t;的溫度執行i 〇秒至丨〇小時。 14·如申請專利範圍D項所述的方法，其中結晶該 ^層^多-Si層係使用一超級顆粒石夕（SGS)技術 執行。 方法’其令該金屬層 15.如申請專利範圍第8項所述的 37 1377681 • 101年04月12日修正替換頁 圖樣或該金屬矽化物層R ^ , 奶智圖樣係形成至約30至1 0000 埃的一厚度。 項所述的方法，其中該半導體 為具有大於0及等於或小於15 1 6 ·如申請專利範圍第8 層的通道區域係形成 微米的一長度。 17.—種顯示裝置，其包含： 一基板； 放置於該基板上的一半導體層，該半導體層係包含 一通道區域及源極與沒極區域，及料導體層係使 用一結晶誘發金屬結晶； 放置以對應該半導體層的一預先決定區域的—閘極 電極；
    放置於該閘極電極與該半導體層之間以絕緣該半導 體層與該閘極電極的一閘極絕緣層； 分別電連接至該半導體層的該源極與汲極區域的源 極與汲極電極； 電連接至。亥源極及 >及極電極其令—個的一第一電 極； 非該結晶誘發金屬的一金屬或是非該結晶誘發金屬 38 1377681 101年04月12曰修正替換頁 的一金屬之矽化物係放置於在與該半導體層的通道 區域相距一距離的一區域中與該爭導體層的表面相 距一預先決定深度處，及 該半導體層的通道區域的一長度及一寬度與該半導 體層的一漏電流係滿足下列方程式： l〇ff/W=3.4E-l5L2 + 2.4E-12L + c >
    其中loff(女培）為該半導體層的漏電流，W(毫米）為 該通道區域的寬度，L(微米）為該通道區域的長度， 及，’c”為範圍自2 5E_13至6 8e i3的一常數。 1 8 .如申明專利範圍第1 7項所述的顯示裝置，其中該 顯系裝置進一步包含： 發光層的一有機層 放置於該第一電極上且包含— 及
    放置於該有機層上的一第二電極。 19.如申請專利範圍第17項所述的顯示裝置，其中該 半導體層的通道區域的長度係為大於〇及15微米或 更小° 2〇.如申請專利範圍帛項所述的顯示裝置，其中非 該錄晶誘發金屬的該金屬3戈是該金屬石夕化物具較該 39 1377681 ____ • 101年04月12日修正替換頁 半導體層中的該結晶誘發金屬為低的一擴散係數。 21·如申請專利範圍第2〇項所述的顯示裝置，其中非 該結晶誘發金屬的該金屬或是該金屬矽化物的該擴 . 散係數係為該半導體層中的該結晶誘發金屬的擴散 係數的1 %或更低。 22.如申請專利範圍第2 1項所述的顯示裝置，其中該 # 結晶誘發金屬包含鎳（Ni)，及非Ni的該金屬或是該 金屬矽化物具有一擴散係數高於〇及等於或低於 1(Γ7平方公分/秒。 2 3 .如申請專利範圍第2 1項所述的顯示裝置，其中非 該結晶誘發金屬的該金屬或是該金屬矽化物包含由 Sc、Ti、Zr、Hf ' V、Nb、Ta、Cr ' Mo、W、Μη、 Re、Ru、Os、Co、Rh、Ir、Pt、Y、Ta、La、Ce、 Pr、Nd、Dy、Ho、TiN、TaN、其合金、及其金屬 石夕化物所組成族群選出的一個。 2 4.如申請專利範圍第1 7項所述的顯示裝置，其中該 半導體層使用一超級顆粒矽（SGS)技術結晶。 25.—種薄膜電晶體，其包含： 具一經吸雜通道區域及源極與汲極區域的一半導體 40 1377681 層，及
    101年G4月12日修正替換頁
    該半導體層使用一結晶誘發金屬結晶，及該經吸雜 通道區域具一長度及一寬度與由下列方程式所敘述 的該半導體層的一漏電流相關： l〇ff/W= 3.4E-1 5L2 + 2.4E-12L + c > 其中1 o ff (安培）為該半導體層的漏電流，W (毫米）為 該通道區域的寬度，L(微米）為該通道區域的長度， 及”c”為範圍自2.5E-13至6.8E-13的一常數。 2 6. —種用以製造一薄膜電晶體的方法，其包含： 使用一結晶誘發金屬結晶一非晶形石夕（a _ S i)層為一 多晶矽（多-Si)層； 根據所要控制的漏電流使用下列方程式決定—半導 體層的一通道區域的一長度及一寬度： loff/W= 3.4E-1 5L2 + 2.4E-12L + c > 其中loff為該半導體層的漏電流（安培），w為該通 道區域的寬度（毫米）’ L為該通道區域的長度（微 米）’及，’c”為範圍自2.5E-13至6.8E-13的一常數； 圖樣化該多-Si層以形成擁有具該所決定長度及所 決定寬度的通道區域的該半導體層；及 1377681 .· 101年04月12日修正替換頁 使用非該結晶誘發金屬的—金屬或是非該結晶誘發 金屬的一金屬之矽化物自該通道區域吸雜該結晶誘 發金屬。 27.種用以製造薄膜電晶體的方法，其包含： 使用一結晶誘發金屬結晶.一非晶形矽（a Si)層為— 多晶矽（多-Si)層； • 根據一預先決定漏電流決定一半導體層的通道區域 的一長度及一寬度； 圖樣化該多-Si層以形成擁有具該所決定長度及所 決定寬度的該通道區域的該半導體層； 使用非該結晶誘發金屬的一金屬或是非該結晶金屬 的一金屬之石夕化物自該通道區域吸雜該結晶誘發金 _ 屬。 . 28·—種用以製造薄膜電晶體的方法，其包含： . 使用一結晶誘發金屬結晶·^非晶形矽（a_Si)層為— 多晶矽（多-Si)層； 根據一預先決定寬度及一預先決定漏電流決定〜企 平 導體層的一通道區域的一長度； 圖樣化該多-Si層以形成擁有具該所決定長度及所 42 1377681 101年04月12日修正替換頁 决疋寬度的該通道區域的該半導體層；及 使用非該結晶誘發金屬的一金屬或是非該結晶金屬 ^ i屬之石夕化物自該通道區域吸雜該結晶誘發金 屬。 29·一種用以製造薄膜電晶體的方法，其包含： 使用結晶誘發金屬結晶一非晶形矽（a_Si)層為一 多晶矽（多-Si)層； 根據一預先決定長度及一預先決定漏電流決定一半 導體層的一通道區域的一寬度； 圖樣化該多-Si層以形成擁有具該所決定長度及所 決疋寬度的及通道區域的該半導體声·及 使用非該結晶誘發金屬的一金屬或是非該結晶金屬 的-金屬之矽化物自該通道區域吸雜該結晶誘發金 屬。 43
TW097121812A 2007-06-13 2008-06-11 Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor TWI377681B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070057900A KR100848341B1 (ko) 2007-06-13 2007-06-13 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Publications (2)

Publication Number Publication Date
TW200908337A TW200908337A (en) 2009-02-16
TWI377681B true TWI377681B (en) 2012-11-21

Family

ID=39791336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097121812A TWI377681B (en) 2007-06-13 2008-06-11 Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor

Country Status (6)

Country Link
US (1) US7838885B2 (zh)
EP (1) EP2003695A3 (zh)
JP (1) JP5091017B2 (zh)
KR (1) KR100848341B1 (zh)
CN (1) CN101325220B (zh)
TW (1) TWI377681B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치
KR100889626B1 (ko) 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100889627B1 (ko) 2007-08-23 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR100982310B1 (ko) 2008-03-27 2010-09-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100989136B1 (ko) 2008-04-11 2010-10-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR101043953B1 (ko) 2009-05-29 2011-06-24 전자부품연구원 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터
CN112447130A (zh) 2009-10-21 2021-03-05 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
CN102668097B (zh) * 2009-11-13 2015-08-12 株式会社半导体能源研究所 半导体器件及其制造方法
TWI555205B (zh) * 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
CN102810569A (zh) * 2011-06-01 2012-12-05 广东中显科技有限公司 可同时驱入镍和调整阈值电压的多晶硅薄膜晶体管
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR102239841B1 (ko) * 2014-08-06 2021-04-14 삼성디스플레이 주식회사 박막 트랜지스터, 이를 구비하는 디스플레이 장치, 박막 트랜지스터의 제조방법 및 디스플레이 장치의 제조방법
CN104143533B (zh) * 2014-08-07 2017-06-27 深圳市华星光电技术有限公司 高解析度amoled背板制造方法
CN107533979B (zh) * 2015-04-20 2020-11-10 堺显示器制品株式会社 薄膜晶体管的制造方法和显示面板
CN106298547A (zh) * 2016-08-12 2017-01-04 烟台南山学院 一种新型非晶氧化物薄膜晶体管的高效退火方法
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN110391264A (zh) * 2018-04-19 2019-10-29 群创光电股份有限公司 电子装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844552B2 (ja) * 1997-02-26 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11261075A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6346437B1 (en) 1998-07-16 2002-02-12 Sharp Laboratories Of America, Inc. Single crystal TFT from continuous transition metal delivery method
US6294441B1 (en) * 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW473800B (en) 1999-12-28 2002-01-21 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2001319878A (ja) * 2000-05-11 2001-11-16 Sharp Corp 半導体製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP4712197B2 (ja) * 2001-01-29 2011-06-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961240B2 (ja) * 2001-06-28 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003100633A (ja) 2001-09-25 2003-04-04 Sharp Corp 半導体装置の製造方法および半導体装置
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100488959B1 (ko) 2002-03-08 2005-05-11 비오이 하이디스 테크놀로지 주식회사 다결정 실리콘 박막트랜지스터의 제조 방법
JP2003318403A (ja) * 2002-04-23 2003-11-07 Sharp Corp 半導体装置およびその製造方法
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
JP4115283B2 (ja) * 2003-01-07 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
KR100666564B1 (ko) * 2004-08-04 2007-01-09 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
KR20060099694A (ko) 2005-03-14 2006-09-20 삼성전자주식회사 게터링사이트층을 구비하는 반도체 기판 및 그 형성 방법
TWI633365B (zh) * 2006-05-16 2018-08-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
KR100875432B1 (ko) * 2007-05-31 2008-12-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치

Also Published As

Publication number Publication date
US20080308809A1 (en) 2008-12-18
EP2003695A3 (en) 2011-08-10
TW200908337A (en) 2009-02-16
KR100848341B1 (ko) 2008-07-25
US7838885B2 (en) 2010-11-23
CN101325220A (zh) 2008-12-17
JP2008311649A (ja) 2008-12-25
CN101325220B (zh) 2011-03-23
EP2003695A2 (en) 2008-12-17
JP5091017B2 (ja) 2012-12-05

Similar Documents

Publication Publication Date Title
TWI377681B (en) Thin film transistor, method of fabricating the thin film transistor, and display device including the thin film transistor
TWI381451B (zh) 多晶矽層製造方法、以此製得之ｔｆｔ、ｔｆｔ製造方法及具此之有機發光二極體顯示裝置
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
TWI382471B (zh) 多晶矽製造方法、以之製造之ｔｆｔ、ｔｆｔ製造方法及含該ｔｆｔ之有機發光二極體顯示裝置
JP5043781B2 (ja) 薄膜トランジスタ、これを具備した有機電界発光表示装置、およびこれらの製造方法
EP2146371B1 (en) Method of fabricating thin film transistor
TWI433321B (zh) 製造多晶矽層之方法、薄膜電晶體、含有其之有機發光二極體顯示裝置及製造其之方法
JP2010157676A (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
TW201214568A (en) Method of forming a polycrystalline silicon layer and method of manufacturing thin film transistor
TWI531072B (zh) 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法