KR101043953B1 - 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터 - Google Patents

박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터 Download PDF

Info

Publication number
KR101043953B1
KR101043953B1 KR1020090047557A KR20090047557A KR101043953B1 KR 101043953 B1 KR101043953 B1 KR 101043953B1 KR 1020090047557 A KR1020090047557 A KR 1020090047557A KR 20090047557 A KR20090047557 A KR 20090047557A KR 101043953 B1 KR101043953 B1 KR 101043953B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
electrode
source electrode
photoresist layer
Prior art date
Application number
KR1020090047557A
Other languages
English (en)
Other versions
KR20100128892A (ko
Inventor
김영훈
한정인
김원근
박성규
Original Assignee
전자부품연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전자부품연구원 filed Critical 전자부품연구원
Priority to KR1020090047557A priority Critical patent/KR101043953B1/ko
Publication of KR20100128892A publication Critical patent/KR20100128892A/ko
Application granted granted Critical
Publication of KR101043953B1 publication Critical patent/KR101043953B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • H01L29/41733Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/484Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • H10K10/82Electrodes
    • H10K10/84Ohmic electrodes, e.g. source or drain electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

일반적인 노광 장비를 사용하면서도 작은 채널폭을 갖는 박막 트랜지스터의 구현이 가능한 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터가 제안된다. 제안된 박막 트랜지스터 제조방법은 박막 트랜지스터 제조방법에서는 기판 상에 게이트 전극, 게이트 절연막, 및 소스 전극을 순차적으로 형성하고, 소스전극 상에 채널영역을 형성하기 위한 포토레지스트층을 형성하고, 게이트 절연막 상에 드레인 전극을 형성하도록 소스전극을 에칭하되, 포토레지스트층의 하부에 있는 소스전극의 일부도 오버에칭하고, 포토레지스트층 상 및 에칭단계에서 노출된 게이트절연막 상에 드레인 전극을 형성하며, 포토레지스트층 및 포토레지스트층 상에 형성된 드레인 전극을 제거한 뒤 채널영역에 반도체층을 형성한다.
박막 트랜지스터, 오버에칭

Description

박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터{Manufacturing method of thin film transistor and thin film transistor manufacturing by the same}
본 발명은 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터에 관한 것으로서, 보다 상세하게는, 일반적인 노광 장비를 사용하면서도 작은 채널폭을 갖는 박막 트랜지스터의 구현이 가능한 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터에 관한 것이다.
최근 유연하고 구부릴 수 있고 깨지지 않는 플렉서블 디스플레이에 대한 관심이 고조되면서, 플렉서블 디스플레이에 적합한 스위칭 소자의 개발이 더욱 중요해지고 있다. 현재 액정 디스플레이에 주로 사용되는 비정질 실리콘(amorphous Si; a-Si:H) 박막 트랜지스터(TFT; thin-film transistor)를 비롯하여 유기 반도체를 이용한 박막 트랜지스터(organic thin-film transistor; OTFT), 그리고 최근에는 ZnO 등 산화물 반도체를 이용한 산화물 반도체 박막 트랜지스터(oxide thin-film transistor)가 많은 관심을 받고 있다.
하지만 현재 많은 연구가 되고 있는 a-Si:H TFT나 OTFT의 경우에 재료의 고유 특성 때문에 전하를 이송할 수 있는 능력인 전하이동도가 0.1 내지 1.0 cm2/Vs 수준으로 다소 낮다. 따라서 전류 구동 방식인 유기전계발광다이오드(OLED)의 화소 구성 소자로서 적용하기가 쉽지 않을 뿐만 아니라 전기적인 신뢰성 문제 때문에 적용이 어려운 점이 있다. 최근에는 전하이동도가 10 cm2/Vs 이상이고 전기적 신뢰성 특성이 a-Si:H TFT나 OTFT와 비교해 우수한 특성을 가진 산화물 반도체 TFT에 많은 관심이 집중되고 있다.
TFT에서 소스/드레인 전극을 통해 흐르는 전류인 드레인 전류(Drain current)는 가해진 전압, 전하이동도, 채널폭(channel length), 및 채널넓이(channel width) 등에 좌우된다. 동일한 채널 물질을 사용하고 (즉, 같은 전하이동도), 동일한 전압을 사용한다면 채널폭 또는 채널넓이에 의해서 드레인 전류가 달라지게 된다. 작은 채널폭, 큰 채널넓이를 가질수록 높은 전류가 흐르게 된다. 채널넓이의 경우 클수록 높은 전류가 흐르게 되지만 화소에서 TFT가 차지할 수 있는 영역은 한정되어 있기 때문에 반드시 채널넓이를 조절하는데는 한계가 있다. 따라서 같은 채널물질, 전압, 및 소자 크기에서 높은 전류를 얻기 위해서는 보다 작은 채널폭을 가진 TFT를 구현해야 한다.
TFT에서 채널폭은 소스 전극과 드레인 전극과의 거리로 결정되는데, 일반적 으로 소스/드레인 전극은 노광/에칭 공정을 통해서 형성된다. 노광 공정에 사용되는 장비로는 스테퍼(stepper)와 대면적 스캐닝 프로젝션 얼라이너(scanning projection aligner)가 사용된다. 스테퍼의 경우 해상도가 약 3 내지 4 ㎛ 수준이고 스캐닝 프로젝션 얼라이너의 경우 해상도는 4 내지 6 ㎛ 수준으로 스테퍼에 비해 약간 높다.
노광 공정을 통해서 4 ㎛ 수준의 포토레지스트를 패터닝하여도 전극 에칭 공정시 약 1 ㎛ 정도의 오버 에칭을 고려해야 하기 때문에 결과적으로 5 내지 6 ㎛ 정도의 채널폭을 가지게 된다. 종래의 스테퍼와 대면적 스캐닝 프로젝션 얼라이너를 이용한 소스/드레인 전극 형성 방법은 상기에서 설명한 바와 같이 3 내지 6 ㎛ 수준의 채널폭을 갖는 TFT를 구현할 수 있으나 1 ㎛ 이하의 채널폭을 구현하기는 매우 어려운 기술이다. 이는 노광기 자체의 해상도뿐만 아니라 포토마스크, 정렬도, 디자인 룰(design rule) 등을 고려한 결과이다.
따라서 현재 적용하고 있는 기술로선 1 ㎛ 이하의 작은 채널폭을 갖는 단채널 TFT를 구현하기는 어려워 높은 전류를 얻기 위하여 보다 작은 채널폭을 갖는 소자를 제조하기 위한 기술개발이 요청된다.
본 발명은 상술한 문제점을 해결하기 위한 것으로, 본 발명의 목적은 일반적인 노광 장비를 사용하면서도 작은 채널폭을 갖는 박막 트랜지스터의 구현이 가능한 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터를 제공하고자 한다.
이상과 같은 목적을 달성하기 위한 본 발명의 일 측면에 따른 박막 트랜지스터 제조방법은 기판 상에 게이트 전극, 게이트 절연막, 및 소스 전극을 순차적으로 형성하는 단계; 소스전극 상에 채널영역을 형성하기 위한 포토레지스트층을 형성하는 단계; 게이트 절연막 상에 드레인 전극을 형성하도록 소스전극을 에칭하되, 포토레지스트층의 하부에 있는 소스전극의 일부도 오버에칭하는 에칭단계; 포토레지스트층 상 및 에칭단계에서 노출된 게이트절연막 상에 드레인 전극을 형성하는 단계; 포토레지스트층 및 포토레지스트층 상에 형성된 드레인 전극을 제거하는 단계; 및 채널영역에 반도체층을 형성하는 단계;를 포함한다.
포토레지스트 층을 형성하는 단계는, 형성된 소스전극 중 채널영역에 대응하는 영역을 포함하도록 형성한다.
오버에칭된 영역의 길이는 채널영역의 폭인 것이 바람직한데, 채널영역의 폭 은 1㎛ 이하인 것이 바람직하다.
본 발명의 다른 측면에 따르면, 기판 상에 형성된 게이트 전극; 게이트 전극 상에 형성된 게이트 절연막; 게이트 절연막 상에 형성되되, 소스전극 및 드레인 전극간에 형성된 채널영역의 폭은 1㎛ 이하인 소스 전극 및 드레인 전극; 채널 영역에 형성된 반도체층;을 포함하는 박막 트랜지스터가 제공된다.
기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나일 수 있다.
게이트 전극, 소스 전극, 및 또는 드레인 전극은, 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속, 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물, 또는 전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나일 수 있다.
게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈 륨 산화물 중 적어도 어느 하나; 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및 이들의 혼합물 중 어느 하나일 수 있다.
반도체층은, 펜타센 (Pentacene) 계열, 폴리싸이오펜 (Polythiophene) 계열, 또는 테트라센 (Tetracene) 계열의 박막 트랜지스터 반도체, 비정질 실리콘, 다결정 실리콘, 또는 나노결정 실리콘 계열의 실리콘 반도체, 및 ZnO, ZTO, ZIO, IZO, 또는 IGZO의 산화물 반도체 중 어느 하나를 포함할 수 있다.
본 발명에 따르면, 특별한 장비 없이 종래의 장비를 이용하여서도 1 ㎛ 이하의 채널폭을 가진 단채널 박막 트랜지스터의 제조가 가능하다. 특히 유기박막 트랜지스터 뿐만 아니라 산화물 반도체 박막 트랜지스터 등 다양한 박막 트랜지스터 분야에 활용가능한 기술이다. 특히 기존의 노광 장비를 이용하여 구현이 가능한 기술로서 많은 전류 값을 요구하는 OLED 등의 분야에 보다 유용하게 활용될 수 있는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이 하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 통상의 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 단면도이다. 본 발명에 따른 박막 트랜지스터(100)는 기판(110) 상에 형성된 게이트 전극(120); 게이트 전극(120) 상에 형성된 게이트 절연막(130); 게이트 절연막(130) 상에 형성되되, 소스 전극(120) 및 드레인 전극(150)간에 형성된 채널영역의 폭(이하 채널폭이라 한다)은 1㎛ 이하인 소스 전극(120) 및 드레인 전극(150); 채널 영역에 형성된 반도체층(160);을 포함하는 박막 트랜지스터가 제공된다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명의 일실시예에서 사용될 수 있는 기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명의 일실시예에서 사용될 수 있는 게이트 전극, 소스 전극, 및 또는 드레인 전극은, 금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속, 인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물, 또는 전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명의 일실시예에서 사용될 수 있는 게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물 중 적어도 어느 하나; 폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및 이들의 혼합물 중 어느 하나일 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명의 일실시예에서 사용될 수 있는 반도체층은, 펜타센 (Pentacene) 계열, 폴리싸이오펜 (Polythiophene) 계열, 또는 테트라센 (Tetracene) 계열의 박막 트랜지스터 반도체, 비정질 실리콘, 다결정 실리콘, 또는 나노결정 실리콘 계열의 실리콘 반도체, 및 ZnO, ZTO, ZIO, IZO, 또는 IGZO의 산화물 반도체 중 어느 하나를 포함할 수 있다. 다만, 반드시 이들에 한정되는 것은 아니다.
본 발명에 따른 박막 트랜지스터(100)에서 채널 영역의 폭인 채널폭(CL)은 1 ㎛ 이하인 것이 바람직하다. TFT에서 소스/드레인 전극을 통해 흐르는 전류인 드레인 전류는 전술한 바와 같이 전하이동도, 채널넓이, 및 채널폭을 이용하여 조절할 수 있다. 즉 채널폭(CL)에 의하여 드레인 전류가 달라질 수 있다. 따라서 가능하면 작은 채널폭(CL)은 박막 트랜지스터(100)를 제조하는 것이 유리하다. 따라서, 본 발명에 따른 박막 트랜지스터(100)는 높은 전류를 얻기 위하여 채널폭(CL)이 작은데 1 ㎛ 이하일 수 있다. 이렇게 작은 채널폭(CL), 즉, 1 ㎛ 이하의 채널폭(CL)을 갖는 박막 트랜지스터(100)는 이하에서 설명할 박막 트랜지스터 제조방법에 의하여 제조될 수 있다.
본 발명에 따른 박막 트랜지스터는 표시소자에 사용될 수 있다. 이러한 표시소자로는 전계발광 소자, 액정 소자, 또는 전자이동 소자 등을 예로 들 수 있다.
또한, 본 발명에 따른 박막 트랜지스터를 포함하는 표시소자를 표시용 전자기기에 사용할 수 있는데, 표시용 전자기기로는 디스플레이 장치(display device), 스마트 카드(smart card), 또는 인벤터리 택(inventory tag)등을 예로 들 수 있다.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 박막 트랜지스터 제조방법에 제공되는 공정도이다.
본 발명에 따른 박막 트랜지스터 제조방법은 기판(210) 상에 게이트 전극(220), 게이트 전극(220), 및 소스 전극(240)을 순차적으로 형성하는 단계; 소스 전극(240) 상에 채널영역(CA)을 형성하기 위한 포토레지스트층(241)을 형성하는 단계; 게이트 절연막(230) 상에 드레인 전극(250)을 형성하도록 소스 전극(240)을 에칭하되, 포토레지스트층(241)의 하부에 있는 소스 전극(240)의 일부도 오버에칭하는 에칭단계; 포토레지스트층(241) 상 및 에칭단계에서 노출된 게이트 절연막(230) 상에 드레인 전극(250)을 형성하는 단계; 포토레지스트층(241) 및 포토레지스트층(241) 상에 형성된 드레인 전극(250)을 제거하는 단계; 및 채널영역(CA)에 반도체층(260)을 형성하는 단계를 포함한다.
도 2a에서는 먼저, 박막 트랜지스터를 형성할 기판(210) 상에 게이트 전극(220)을 형성하고 소정의 방법을 이용하여 패터닝하여 게이트 전극(220)을 원하는 형상으로 형성한다. 게이트 전극(220) 상부에 진공 증착 혹은 스핀 코팅 등의 방법을 이용하여 소스 전극(240) 등과의 사이에서 절연체 역할을 하는 게이트 절연막(230)을 형성한다. 게이트 절연막(230) 상부에 증착방식으로 전극을 형성하여 소스 전극(240)을 형성한다 (도 2a 참조).
통상 소스 전극 및 드레인 전극은 게이트 절연막 상에 하나의 금속막 등을 증착하고 이를 식각하여 이격시켜 한번에 형성할 수 있으나 본 발명에 일실시예에 따르면 먼저 소스 전극(240)을 형성한 후 그 위에 감광성 포토레지스트층(241)을 형성하고 포토 공정을 통해 소스 전극 상부의 일부분에 포토레지스트가 위치하도록 한다(도 2b 참조). 이는 소스 전극(240) 상에 채널영역(CA)을 형성하기 위한 단계이다.
이후 습식(wet) 에칭, 또는 건식(dry) 에칭 공정을 이용해서 소스 전극(240)을 에칭한다. 이 때, 채널영역(CA)을 형성하기 위하여 에칭 조건을 조절하여 상부에 있는 포토레지스트층(241) 안쪽으로 에칭이 진행되도록 오버 에칭한다(도 2c 참조). 포토레지스트층(241)의 하면에 위치하는 소스 전극(240)이 오버에칭되는 부분이 채널영역(CA)이고, 이 때 오버 에칭되는 길이가 차후에 TFT의 채널폭(CL)을 결정하게 된다. 즉 오버에칭된 영역의 길이는 채널영역(CA)의 폭인 것이 바람직한데, 채널폭(CL)은 1㎛ 이하인 것이 바람직하다.
소스 전극(240) 오버 에칭 후 전극 물질을 증착하여 드레인 전극(250)을 형성한다(도 2d 참조). 포토레지스트층(241)가 아직 소스 전극(240) 위에 존재하고 소스 전극(240)이 포토레지스트층(241) 안쪽으로 오버 에칭이 되었기 때문에 소스 전극(240)은 드레인 전극(250)과 서로 채널영역(CA) 만큼 이격되어 있어서 양자는 서로 통전되지 않는다.
드레인 전극(250)을 형성하면 리프트 오프(lift off) 공정과 같은 공정을 통해 소스 전극(240) 상에 존재하는 포토레지스트층(241)을 제거해 주면 단채널이 형성된다(도 2e 참조). 리프트 오프 공정 후에 다시 소스 전극(240) 및 드레인 전극(250)을 원하는 패턴대로 형성하기 위해서 재차 포토레지스트층(251)을 형성하고 포토 공정을 통해 패터닝한다(도 2f 참조).
다시 습식 에칭, 또는 건식 에칭 공정을 이용해서 소스 전극(240) 및 드레인 전극(250)을 최종적으로 에칭하고(도 2g), 마지막으로 반도체층(260)인 채널층을 형성하여 박막 트랜지스터(200)를 제조한다(도 2h).
본 발명에서 각각의 전극 및 게이트 절연막의 형성은 스퍼터링, 전자빔 증착, 펄스 레이저 증착, 화학기상 증착, 잉크젯 프린팅, 스크린 프린팅, 스핀 코팅, 딥 코팅, 또는 롤 코팅 등의 방법을 더 사용할 수 있다.
이하에서, 실시예를 통하여 본 발명을 더욱 상세하게 설명하고자 하나, 하기의 실시예는 단지 설명을 목적으로 한 것이고 본 발명을 제한하고자 하는 것이 아니다.
실시예
<박막 트랜지스터 제조>
유리 기판 위에 Cr을 스터퍼팅 방법을 이용하여 100 nm의 두께로 증착하고 소정의 방법으로 패터닝하여 게이트 전극을 형성하였다. 이후 게이트 전극 상부에 폴리비닐페놀(Polyvinylphenol)이 10중량%로 용해된 용액을 스핀코팅하고 175℃에서 1시간 동안 건조하여 게이트 절연막을 형성하였다. 이후 게이트 절연막 상부에 Cr과 Au를 각각 3 nm, 100 nm의 두께로 진공 증착하여 소스 전극을 형성하였다.
이어서 감광성 포토레지스트를 소스 전극 상부에 형성하고 포토 공정을 이용해서 패터닝을 하였다. 이후 습식 에칭 공정을 통해서 소스 전극을 에칭하였으며 에칭 조건을 조절하여 0.5 내지 0.6 ㎛ 정도로 오버 에칭을 시도하였다. 소스 전극 에칭 후 기판 상부에 다시 각각 3 nm, 100 nm의 두께를 갖는 Cr/Au 전극을 진공 증착 방식으로 형성하고 리프트 오프 공정을 이용해서 포토레지스트와 상부에 있는 전극을 제거하였다. 다시 포토레지스트를 이용하여 최종의 소스/드레인 전극을 패터닝하였다.
도 3은 본 발명의 일실시예에 따라 기판상에 제조된 소스 및 드레인 전극의 평면도이다. 도 3에 따르면, 소스 전극 및 드레인 전극의 이격거리, 즉 채널폭은 1㎛이하, 즉 0.6㎛로 확인되었다.
0.6 ㎛의 채널폭을 갖는 소스/드레인 전극 상부에 용액 공정을 이용해서 TIPS 펜타센 유기 반도체를 이용하여 반도체층을 형성하였다. 도 4에서는 제조된 단채널 박막 트랜지스터의 전기적 특성에 대한 Id-Vg그래프가 나타나 있다.
도 4에서는, 게이트 전압에 대한 드레인 전류의 그래프가 각각 드레인 전압이 -5V, -10V, -15V, 및 -20V인 경우에 대하여 도시되어 있다. 게이트 전압에 따라 드레인 전류값이 도 4와 같이 크게 변하고 있으므로 본 발명에 따른 박막 트랜지스터가 작동하는 것을 확인할 수 있었다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니라, 첨부된 청구범위에 의해 해석되어야 한다. 또한, 본 발명에 대하여 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당해 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.
도 1은 본 발명의 일실시예에 따른 박막 트랜지스터의 단면도이다.
도 2a 내지 도 2h는 본 발명의 일실시예에 따른 박막 트랜지스터 제조방법에 제공되는 공정도이다.
도 3은 본 발명의 일실시예에 따라 기판상에 제조된 소스 및 드레인 전극의 평면도이다.
도 4는 본 발명의 실시예에 따라 제조된 박막 트랜지스터의 전기적 특성을 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
100 박막 트랜지스터 110 기판
120 게이트 전극 130 게이트 절연막
140 소스 전극 150 드레인 전극
160 반도체층 CL 채널폭

Claims (9)

  1. 기판 상에 게이트 전극, 게이트 절연막, 및 소스 전극을 순차적으로 형성하는 단계;
    상기 소스전극 상에 채널영역을 형성하기 위한 포토레지스트층을 형성하는 단계;
    상기 게이트 절연막 상에 드레인 전극을 형성하도록 상기 소스전극을 에칭하되, 상기 포토레지스트층의 하부에 있는 소스전극의 일부도 오버에칭하는 에칭단계;
    상기 포토레지스트층 상 및 상기 에칭단계에서 노출된 상기 게이트절연막 상에 드레인 전극을 형성하는 단계;
    상기 포토레지스트층 및 상기 포토레지스트층 상에 형성된 드레인 전극을 제거하는 단계; 및
    상기 채널영역에 반도체층을 형성하는 단계;를 포함하는 박막 트랜지스터 제조방법.
  2. 제1항에 있어서,
    상기 포토레지스트 층을 형성하는 단계는,
    상기 형성된 소스전극 중 채널영역에 대응하는 영역을 포함하도록 형성되는 것을 특징으로 하는 박막 트랜지스터 제조방법.
  3. 제1항에 있어서,
    상기 오버에칭된 영역의 길이는 상기 채널영역의 폭인 것을 특징으로 하는 박막 트랜지스터 제조방법.
  4. 제1항에 있어서,
    상기 채널영역의 폭은 1㎛ 이하인 것을 특징으로 하는 박막 트랜지스터 제조방법.
  5. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연막;
    상기 게이트 절연막 상에 형성된 소스전극 및 드레인 전극; 및
    상기 채널 영역에 형성된 반도체층;을 포함하고,
    상기 소스 전극 및 상기 드레인 전극간에 형성된 채널영역의 폭은 1㎛ 이하인 박막 트랜지스터.
  6. 제 5항에 있어서,
    상기 기판은 유리, 석영, 폴리에틸렌나프탈레이트(Polyethylenenaphthalate), 폴리에틸렌테레프탈레이트 (Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트 (Polyacrylate), 폴리이미드(Polyimide), 폴리에테르설폰(Polyethersulfone), 종 이, 및 스테인레스 스틸(Stainless Steel) 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터.
  7. 제 5항에 있어서,
    상기 게이트 전극, 상기 소스 전극, 및 상기 드레인 전극은,
    금, 은, 크롬, 탄탈륨, 티타늄, 구리, 알루미늄, 몰리브덴, 텅스텐, 니켈, 팔라듐, 및 백금 중 적어도 어느 하나의 금속,
    인듐주석산화물(ITO, indium tin oxide) 및 인듐아연산화물(IZO, indium zinc oxide) 중 적어도 어느 하나의 금속 산화물, 및
    전도성 고분자 및 탄소나노튜브(CNT, Carbon nanotube) 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터.
  8. 제 5항에 있어서,
    상기 게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 및 탄탈륨 산화물 중 적어도 어느 하나;
    폴리비닐페놀(Polyvinyl Phenol), 폴리비닐 알콜(Polyvinyl Alcohol), 및 폴리이미드(Polyimide)로 구성된 군으로부터 선택된 적어도 어느 하나; 및
    이들의 혼합물 중 어느 하나인 것을 특징으로 하는 박막 트랜지스터.
  9. 제 5항에 있어서,
    상기 반도체층은,
    펜타센 (Pentacene) 계열, 폴리싸이오펜 (Polythiophene) 계열, 또는 테트라센 (Tetracene) 계열의 유기 반도체,
    비정질 실리콘, 다결정 실리콘, 또는 나노결정 실리콘 계열의 실리콘 반도체, 및
    ZnO, ZTO, ZIO, IZO, 또는 IGZO의 산화물 반도체 중 어느 하나를 포함하는 것을 특징으로 하는 박막 트랜지스터.
KR1020090047557A 2009-05-29 2009-05-29 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터 KR101043953B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090047557A KR101043953B1 (ko) 2009-05-29 2009-05-29 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090047557A KR101043953B1 (ko) 2009-05-29 2009-05-29 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터

Publications (2)

Publication Number Publication Date
KR20100128892A KR20100128892A (ko) 2010-12-08
KR101043953B1 true KR101043953B1 (ko) 2011-06-24

Family

ID=43505717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090047557A KR101043953B1 (ko) 2009-05-29 2009-05-29 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR101043953B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420768B1 (ko) * 2012-10-12 2014-07-17 한국화학연구원 광경화 가능한 안트라센 포함 고내열 폴리벤즈옥사졸 화합물, 이를 포함하는 유기절연체 형성용 조성물 및 이를 이용한 박막 트랜지스터

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011186A (ko) * 1994-09-29 1996-04-20 가와모토 노부히코 마찰클러치
JP2008166671A (ja) 2006-12-29 2008-07-17 Au Optronics Corp 薄膜トランジスターの製造方法
KR100848341B1 (ko) 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960011186A (ko) * 1994-09-29 1996-04-20 가와모토 노부히코 마찰클러치
JP2008166671A (ja) 2006-12-29 2008-07-17 Au Optronics Corp 薄膜トランジスターの製造方法
KR100848341B1 (ko) 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101420768B1 (ko) * 2012-10-12 2014-07-17 한국화학연구원 광경화 가능한 안트라센 포함 고내열 폴리벤즈옥사졸 화합물, 이를 포함하는 유기절연체 형성용 조성물 및 이를 이용한 박막 트랜지스터

Also Published As

Publication number Publication date
KR20100128892A (ko) 2010-12-08

Similar Documents

Publication Publication Date Title
EP2122706B1 (en) Method of forming organic thin film transistors
JP6268162B2 (ja) 薄膜トランジスタ
US7619245B2 (en) Flat panel display and manufacturing method of flat panel display
CN103378164B (zh) 阵列基板及其制造方法
US20080258141A1 (en) Thin film transistor, method of manufacturing the same, and flat panel display having the same
KR101375124B1 (ko) 그래핀 투명 전극 및 이를 포함하는 플렉시블 실리콘 박막 반도체 소자
JP2001177109A (ja) 薄膜トランジスタ
WO2016115824A1 (zh) 薄膜晶体管、阵列基板及其制作方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
US7368336B2 (en) Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor
US8138098B2 (en) Method of patterning stacked structure
TW200843118A (en) Ambipolar transistor design
JP6887806B2 (ja) 薄膜トランジスタおよびその製造方法
JP2006041219A (ja) 半導体装置及びその製造方法
KR101043953B1 (ko) 박막 트랜지스터 제조방법 및 제조된 박막 트랜지스터
JP4700976B2 (ja) 電界効果型有機トランジスタの製造方法
Sporea et al. Micron-scale inkjet-assisted digital lithography for large-area flexible electronics
KR102126526B1 (ko) 나노 구조를 이용한 유기 반도체 소자 및 이의 제조방법
KR100822270B1 (ko) 박막 트랜지스터 및 그 제조방법
JP6257027B2 (ja) 有機薄膜トランジスタの製造方法
JP2007110007A (ja) 有機電界効果トランジスタ
CN109427569B (zh) 薄膜晶体管和场效应二极管的制备方法
KR101520217B1 (ko) 액정의 분극현상을 이용한 박막 트랜지스터, 그 제작 및 구동 방법
KR20090022327A (ko) 어레이 기판 및 이의 제조 방법
KR101482551B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131231

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150109

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170512

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180406

Year of fee payment: 8