JP2001177109A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JP2001177109A JP2001177109A JP2000350697A JP2000350697A JP2001177109A JP 2001177109 A JP2001177109 A JP 2001177109A JP 2000350697 A JP2000350697 A JP 2000350697A JP 2000350697 A JP2000350697 A JP 2000350697A JP 2001177109 A JP2001177109 A JP 2001177109A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- forming
- substrate
- effect transistor
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
- H10K10/40—Organic transistors
- H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
- H10K10/462—Insulated gate field-effect transistors [IGFETs]
- H10K10/464—Lateral top-gate IGFETs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
- H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/60—Forming conductive regions or layers, e.g. electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
- H10K85/60—Organic compounds having low molecular weight
- H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
Abstract
(57)【要約】
【課題】 相補デバイスを形成するために二つの異なる
材料の調製または蒸着を必要とする集積ＣＭＯＳ回路。 【解決手段】 半導体が、アンビポーラー有機材料であ
る薄膜トランジスタのＣＭＯＳ集積回路。好適な材料
は、テトラセンとペンタセンである。これらのＣＭＯＳ
デバイスにおいては、テトラセンまたはペンタセンの一
つの均質な層を、ｎタイプ（反転）デバイスおよびｐタ
イプ（累積）デバイスの両方で使用することができる。
材料の調製または蒸着を必要とする集積ＣＭＯＳ回路。 【解決手段】 半導体が、アンビポーラー有機材料であ
る薄膜トランジスタのＣＭＯＳ集積回路。好適な材料
は、テトラセンとペンタセンである。これらのＣＭＯＳ
デバイスにおいては、テトラセンまたはペンタセンの一
つの均質な層を、ｎタイプ（反転）デバイスおよびｐタ
イプ（累積）デバイスの両方で使用することができる。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）に関し、特に、新しいアンビポーラー半導体
材料を含むＴＦＴデバイスに関する。
（ＴＦＴ）に関し、特に、新しいアンビポーラー半導体
材料を含むＴＦＴデバイスに関する。
【０００２】
【従来の技術】最近１０年間の間に有機半導体薄膜トラ
ンジスタ（ＴＦＴ）を使用する集積回路技術が提案され
た。このような回路の主な魅力は、予想される容易な処
理、柔軟な基板との互換性である。これらの利点は、ス
マート・カード、電子タグ、ディスプレイ等のような用
途に適する低価格の集積回路技術を生み出すものと期待
されている。
ンジスタ（ＴＦＴ）を使用する集積回路技術が提案され
た。このような回路の主な魅力は、予想される容易な処
理、柔軟な基板との互換性である。これらの利点は、ス
マート・カード、電子タグ、ディスプレイ等のような用
途に適する低価格の集積回路技術を生み出すものと期待
されている。
【０００３】ＴＦＴデバイスは、サイエンス２６５巻の
１６８４〜１６８６ページ掲載のＦ．ガーニア他の論
文；応用物理レター６２（１５）巻の１７９４〜１７９
６ページ掲載のＨ．コエズカ他の論文；応用物理レター
６３（１０）巻の１３７２〜１３７４ページ掲載のＨ．
フチガミ他の論文；応用物理ジャーナル７０（１）巻の
４６９〜４７５ページ掲載のホロヴィッツ他の論文；合
成金属４２〜４３巻の１１２７〜１１３０ページ掲載の
ホロヴィッツ他の論文に記載されている。これらの参考
文献に記載されているデバイスは、既に開発されている
無定形シリコンＴＦＴ構造体とは異なり、活性材料とし
てポリマーまたはオリゴマーを使用している。上記デバ
イスは、通常、電界効果トランジスタ（ＦＥＴ）であ
る。ポリマー活性デバイスは、処理が簡単で、そのため
コストが安いという点で、半導体ＴＦＴと比較した場
合、有意な利点を持つ。上記ポリマー活性デバイスは、
また、相互接続基板用に広く使用されているポリマー基
板との互換性を持つ。ポリマーＴＦＴは、潜在的に柔軟
であり、ポリマーＴＦＴ集積回路は、柔軟なプリント基
板上に直接装着することができる。ポリマーＴＦＴは、
また、互換性のある熱膨張率を持っているので、半田接
着、導電性エポキシ接着および他の相互接続の歪は、半
導体集積回路／ポリマー相互接続基板の組合せの場合の
歪より小さい。ＭＩＳ電界効果トランジスタ・デバイス
は、商業的に広く使用される可能性が最も高いが、ｐタ
イプおよびｎタイプの有機活性材料を使用するＴＦＴデ
バイスもよく知られている。例えば、Ｓ．ミヤウチ他
の、合成金属４１〜４３巻（１９９１）の１１５５〜１
１５８ページ掲載の、米国特許第５，３１５，１２９号
は、ｎタイプのシリコン上にｐタイプのポリチオフェン
の層を含む接合型電界効果トランジスタを開示してい
る。
１６８４〜１６８６ページ掲載のＦ．ガーニア他の論
文；応用物理レター６２（１５）巻の１７９４〜１７９
６ページ掲載のＨ．コエズカ他の論文；応用物理レター
６３（１０）巻の１３７２〜１３７４ページ掲載のＨ．
フチガミ他の論文；応用物理ジャーナル７０（１）巻の
４６９〜４７５ページ掲載のホロヴィッツ他の論文；合
成金属４２〜４３巻の１１２７〜１１３０ページ掲載の
ホロヴィッツ他の論文に記載されている。これらの参考
文献に記載されているデバイスは、既に開発されている
無定形シリコンＴＦＴ構造体とは異なり、活性材料とし
てポリマーまたはオリゴマーを使用している。上記デバ
イスは、通常、電界効果トランジスタ（ＦＥＴ）であ
る。ポリマー活性デバイスは、処理が簡単で、そのため
コストが安いという点で、半導体ＴＦＴと比較した場
合、有意な利点を持つ。上記ポリマー活性デバイスは、
また、相互接続基板用に広く使用されているポリマー基
板との互換性を持つ。ポリマーＴＦＴは、潜在的に柔軟
であり、ポリマーＴＦＴ集積回路は、柔軟なプリント基
板上に直接装着することができる。ポリマーＴＦＴは、
また、互換性のある熱膨張率を持っているので、半田接
着、導電性エポキシ接着および他の相互接続の歪は、半
導体集積回路／ポリマー相互接続基板の組合せの場合の
歪より小さい。ＭＩＳ電界効果トランジスタ・デバイス
は、商業的に広く使用される可能性が最も高いが、ｐタ
イプおよびｎタイプの有機活性材料を使用するＴＦＴデ
バイスもよく知られている。例えば、Ｓ．ミヤウチ他
の、合成金属４１〜４３巻（１９９１）の１１５５〜１
１５８ページ掲載の、米国特許第５，３１５，１２９号
は、ｎタイプのシリコン上にｐタイプのポリチオフェン
の層を含む接合型電界効果トランジスタを開示してい
る。
【０００４】１９９６年５月１０日付の米国特許第５，
５９６，２０８号、１９９７年４月２９日付の米国特許
第５，６２５，１９９号、および１９９６年１１月１２
日付の米国特許第５，５７４，２９１号が、ポリマーを
ベースとするＴＦＴデバイスの最近の進歩を開示してい
る。これらの米国特許が開示しているように、ｎタイプ
およびｐタイプの活性ポリマー材料両方の開発によっ
て、米国特許第５，６２５，１９９号が特に詳細に開示
しているように、相補集積回路を容易に実行することが
できる。
５９６，２０８号、１９９７年４月２９日付の米国特許
第５，６２５，１９９号、および１９９６年１１月１２
日付の米国特許第５，５７４，２９１号が、ポリマーを
ベースとするＴＦＴデバイスの最近の進歩を開示してい
る。これらの米国特許が開示しているように、ｎタイプ
およびｐタイプの活性ポリマー材料両方の開発によっ
て、米国特許第５，６２５，１９９号が特に詳細に開示
しているように、相補集積回路を容易に実行することが
できる。
【０００５】
【発明が解決しようとする課題】しかし、以下に開示す
る真の集積ＣＭＯＳ回路は、相補デバイスを形成するた
めに二つの異なる材料の調製または蒸着を必要とする。
る真の集積ＣＭＯＳ回路は、相補デバイスを形成するた
めに二つの異なる材料の調製または蒸着を必要とする。
【０００６】
【課題を解決するための手段】本発明者は、好適には、
テトラセンまたはペンタセンであることが好ましい、一
つの均質な有機半導体材料を使用するＴＦＴ ＣＭＯＳ
デバイスを開発した。本発明者は、正しい結晶形および
純度で形成した場合には、テトラセンおよびペンタセン
が、アンビポーラー行動を示すことを発見した。それ
故、この材料の一つの均質な層を二つのＭＯＳゲート・
トランジスタ上に形成することができ、相補モードで動
作させることができる。
テトラセンまたはペンタセンであることが好ましい、一
つの均質な有機半導体材料を使用するＴＦＴ ＣＭＯＳ
デバイスを開発した。本発明者は、正しい結晶形および
純度で形成した場合には、テトラセンおよびペンタセン
が、アンビポーラー行動を示すことを発見した。それ
故、この材料の一つの均質な層を二つのＭＯＳゲート・
トランジスタ上に形成することができ、相補モードで動
作させることができる。
【０００７】
【発明の実施の形態】図１は、基本的なＴＦＴ構造体で
ある。この図は、また、半導体基板１１、ソース電極１
２およびドレーン電極１３、ゲート誘電体１４、および
ゲート１５も示す。本発明の主な特徴は、半導体基板
が、本質的には固有なものである有機アンビポーラー材
料からできていることであるが、ゲート電圧の極性によ
っては、ｎタイプの半導体またはｐタイプの半導体に変
化することができる。本発明の好適な実施形態の場合に
は、アンビポーラー材料はペンタセンである。テトラセ
ンおよびペンタセンが、非常に高い正孔移動性を持って
いて、そのため、累積モードで動作しているｐチャネル
・トランジスタに対して効率的に機能することは周知で
ある。本発明者は、高品質で、純粋なテトラセンまたは
ペンタセン結晶は、反転モードでも動作することができ
る正孔および電子両方に対して、十分低いトラップ密度
を持つことを発見した。それ故、図１に示すものと同じ
構造を持つ一組のトランジスタを一組のＣＭＯＳとして
集積させ、動作させることができる。測定の結果、両方
のキャリヤ・タイプの室温移動性は、約２平方センチメ
ートル／Ｖｓであり、温度が低くなると、ｐタイプの場
合には、１，２００平方センチメートル／Ｖｓまで、ｎ
タイプの場合には、３００平方センチメートル／Ｖｓま
で増大することが分かった。測定の結果、室温オン／オ
フ比は、１０3以上であることが分かった。
ある。この図は、また、半導体基板１１、ソース電極１
２およびドレーン電極１３、ゲート誘電体１４、および
ゲート１５も示す。本発明の主な特徴は、半導体基板
が、本質的には固有なものである有機アンビポーラー材
料からできていることであるが、ゲート電圧の極性によ
っては、ｎタイプの半導体またはｐタイプの半導体に変
化することができる。本発明の好適な実施形態の場合に
は、アンビポーラー材料はペンタセンである。テトラセ
ンおよびペンタセンが、非常に高い正孔移動性を持って
いて、そのため、累積モードで動作しているｐチャネル
・トランジスタに対して効率的に機能することは周知で
ある。本発明者は、高品質で、純粋なテトラセンまたは
ペンタセン結晶は、反転モードでも動作することができ
る正孔および電子両方に対して、十分低いトラップ密度
を持つことを発見した。それ故、図１に示すものと同じ
構造を持つ一組のトランジスタを一組のＣＭＯＳとして
集積させ、動作させることができる。測定の結果、両方
のキャリヤ・タイプの室温移動性は、約２平方センチメ
ートル／Ｖｓであり、温度が低くなると、ｐタイプの場
合には、１，２００平方センチメートル／Ｖｓまで、ｎ
タイプの場合には、３００平方センチメートル／Ｖｓま
で増大することが分かった。測定の結果、室温オン／オ
フ比は、１０3以上であることが分かった。
【０００８】高純度のテトラセンおよびペンタセンの単
結晶は、例えば、結晶成長ジャーナル１８７（１９９
８）の４４９〜４５４ページ掲載の、Ｒ．Ａ．ラウディ
ス他の「有機半導体の物理的蒸気成長」に記載されてい
るように、移送プロセスの際の物理蒸着法（ＰＶＤ）に
より成長させることができる。結晶は、２．５平方セン
チ（横断面積）で、窒素ガスおよび水素ガスの移送ガス
が、３０ミリリットルで流れる水平移送チューブ内で形
成することができる。ソース温度を２８５℃にし、蒸着
温度を２２０〜２８０℃の範囲にすると、１０×２ミリ
の結晶ができる。ＰＶＤで形成した結晶は、空間電荷制
限電流測定法により、それぞれ、（正孔に対する）トラ
ップ濃度がおよびアクセプタ濃度が低く、１０13ｃｍ-3
および１０ 11ｃｍ-3であることが分かった。
結晶は、例えば、結晶成長ジャーナル１８７（１９９
８）の４４９〜４５４ページ掲載の、Ｒ．Ａ．ラウディ
ス他の「有機半導体の物理的蒸気成長」に記載されてい
るように、移送プロセスの際の物理蒸着法（ＰＶＤ）に
より成長させることができる。結晶は、２．５平方セン
チ（横断面積）で、窒素ガスおよび水素ガスの移送ガス
が、３０ミリリットルで流れる水平移送チューブ内で形
成することができる。ソース温度を２８５℃にし、蒸着
温度を２２０〜２８０℃の範囲にすると、１０×２ミリ
の結晶ができる。ＰＶＤで形成した結晶は、空間電荷制
限電流測定法により、それぞれ、（正孔に対する）トラ
ップ濃度がおよびアクセプタ濃度が低く、１０13ｃｍ-3
および１０ 11ｃｍ-3であることが分かった。
【０００９】ＭＯＳデバイスを、ペンタセン結晶基板、
および幅が５００〜１５００マイクロメートルで、間隔
が２５〜５０マイクロメートルの金蒸着ソース接点およ
びドレーン接点を使用して製造した。ゲート誘電体は、
ｒ−ｆマグネトロン・スパッタリング（キャパシタンス
Ｃi約３０ｎＦ／平方センチ）により蒸着した酸化アル
ミニウムＡｌ2Ｏ3であった。ゲート電極は、蒸着した金
であった。
および幅が５００〜１５００マイクロメートルで、間隔
が２５〜５０マイクロメートルの金蒸着ソース接点およ
びドレーン接点を使用して製造した。ゲート誘電体は、
ｒ−ｆマグネトロン・スパッタリング（キャパシタンス
Ｃi約３０ｎＦ／平方センチ）により蒸着した酸化アル
ミニウムＡｌ2Ｏ3であった。ゲート電極は、蒸着した金
であった。
【００１０】ＩD／ＶSD特性は、室温で測定した。図２
および図３はこの特性を示す。図２の曲線は、反転モー
ドで動作している電極の特性を示し、図３の曲線は、累
積モードで動作しているデバイスの特性を示す。反転モ
ードの動作の場合、測定の結果、電子の移動性が１．７
平方センチ／Ｖｓであること、オン−オフ比が１０3で
あることが分かった。累積モードでの動作の場合には、
測定の結果、正孔の移動性が２．７平方センチ／Ｖｓ、
および１０ボルトでのオン−オフ比が１０9であること
が分かった。累積モードの場合、通常のしきい値電圧
は、約−１ボルトである。２００ミリボルト／デケード
の急峻なサブしきい値勾配と組合せた場合には（図４参
照）、この低いしきい値電圧は、ペンタセンの単結晶が
高純度であること、およびペンタセン／酸化アルミニウ
ム・インターフェースの表面状態密度が低いことを示
す。これらのデバイスの反転モードの場合のしきい値電
圧は、例えば、５ボルトのように、通常、幾分高い。こ
のことは、正孔よりも電子に対するトラップ密度が高い
ことを示す。
および図３はこの特性を示す。図２の曲線は、反転モー
ドで動作している電極の特性を示し、図３の曲線は、累
積モードで動作しているデバイスの特性を示す。反転モ
ードの動作の場合、測定の結果、電子の移動性が１．７
平方センチ／Ｖｓであること、オン−オフ比が１０3で
あることが分かった。累積モードでの動作の場合には、
測定の結果、正孔の移動性が２．７平方センチ／Ｖｓ、
および１０ボルトでのオン−オフ比が１０9であること
が分かった。累積モードの場合、通常のしきい値電圧
は、約−１ボルトである。２００ミリボルト／デケード
の急峻なサブしきい値勾配と組合せた場合には（図４参
照）、この低いしきい値電圧は、ペンタセンの単結晶が
高純度であること、およびペンタセン／酸化アルミニウ
ム・インターフェースの表面状態密度が低いことを示
す。これらのデバイスの反転モードの場合のしきい値電
圧は、例えば、５ボルトのように、通常、幾分高い。こ
のことは、正孔よりも電子に対するトラップ密度が高い
ことを示す。
【００１１】テトラセンまたはペンタセンを使用して、
非常に簡単なＣＭＯＳデバイスを製造することができ
る。両方のデバイスに対して、単一で均質な半導体の層
を使用することでき、そうすることにより、従来のデバ
イスでのように、基板に独立しているｎタイプおよびｐ
タイプ材料を使用する必要がなくなり、Ｎ井戸およびＰ
井戸を形成する必要がなくなる。ハッキリ分かると思う
が、このデバイスの構造により分離が簡単になる。
非常に簡単なＣＭＯＳデバイスを製造することができ
る。両方のデバイスに対して、単一で均質な半導体の層
を使用することでき、そうすることにより、従来のデバ
イスでのように、基板に独立しているｎタイプおよびｐ
タイプ材料を使用する必要がなくなり、Ｎ井戸およびＰ
井戸を形成する必要がなくなる。ハッキリ分かると思う
が、このデバイスの構造により分離が簡単になる。
【００１２】図４は、今説明した単一のペンタセン・ト
ランジスタの伝達特性である。曲線１６は、累積（ｐチ
ャネル）動作中のデバイスのデータ、すなわち、負のゲ
ート電圧および負のソース・ドレーン電圧を示し、曲線
１７は、反転モードで動作中のデバイスのデータ、すな
わち、正のゲート電圧、正のソース電圧を示す。上記の
二つの電界効果トランジスタ（ＦＥＴ）デバイスは、イ
ンバータ回路（図６）を形成するために結合することが
できる。上記結合は、二つののＦＥＴを、それぞれ、ソ
ースおよびドレーン接点（四つの電極）と接続すること
により、または共通の一つの電極（三つの電極）を使用
して行うことができる。前者の方法を使用した場合に
は、測定した結果、利得は１０であることが分かった。
ｎタイプのデバイス部、およびｐタイプのデバイス部
に、ソース／ドレーン電極として異なる金属を使用した
デバイスを測定した結果、利得がもっと高い２３である
ことが分かった。特に、ｎタイプの移動の場合のよう
に、これらのデバイスで観察した高い移動性により、上
記有機相補回路と比較した場合、切替え速度および性能
を有意に改善することができた。この性能上の利点は、
簡単な処理より上であり、アンビポーラーＣＭＯＳデバ
イスのコストも安い。
ランジスタの伝達特性である。曲線１６は、累積（ｐチ
ャネル）動作中のデバイスのデータ、すなわち、負のゲ
ート電圧および負のソース・ドレーン電圧を示し、曲線
１７は、反転モードで動作中のデバイスのデータ、すな
わち、正のゲート電圧、正のソース電圧を示す。上記の
二つの電界効果トランジスタ（ＦＥＴ）デバイスは、イ
ンバータ回路（図６）を形成するために結合することが
できる。上記結合は、二つののＦＥＴを、それぞれ、ソ
ースおよびドレーン接点（四つの電極）と接続すること
により、または共通の一つの電極（三つの電極）を使用
して行うことができる。前者の方法を使用した場合に
は、測定した結果、利得は１０であることが分かった。
ｎタイプのデバイス部、およびｐタイプのデバイス部
に、ソース／ドレーン電極として異なる金属を使用した
デバイスを測定した結果、利得がもっと高い２３である
ことが分かった。特に、ｎタイプの移動の場合のよう
に、これらのデバイスで観察した高い移動性により、上
記有機相補回路と比較した場合、切替え速度および性能
を有意に改善することができた。この性能上の利点は、
簡単な処理より上であり、アンビポーラーＣＭＯＳデバ
イスのコストも安い。
【００１３】図５は、ＴＦＴトランジスタの測定した電
界効果移動性の温度依存性を示す。曲線１８は、ｎタイ
プモードで動作しているデバイスのデータを示し、曲線
１９は、ｐタイプモードで動作しているデバイスのデー
タを示す。すでに説明したように、移動性は、電力法則
に従って、室温における２．７または１．７平方センチ
／Ｖｓから、もっと低い温度での１，２００または３０
０平方センチ／Ｖｓへと増大した。この温度依存性およ
び非常に低い温度での高い移動性は、これらのデバイス
での電荷の移動が、従来の無機半導体で観察されたバン
ド状運動に類似している運動に支配されていることを示
唆しているし、また、さらにデバイスの動作の他の面お
よび性能が、既知のモデルと類似していることも示唆し
ている。
界効果移動性の温度依存性を示す。曲線１８は、ｎタイ
プモードで動作しているデバイスのデータを示し、曲線
１９は、ｐタイプモードで動作しているデバイスのデー
タを示す。すでに説明したように、移動性は、電力法則
に従って、室温における２．７または１．７平方センチ
／Ｖｓから、もっと低い温度での１，２００または３０
０平方センチ／Ｖｓへと増大した。この温度依存性およ
び非常に低い温度での高い移動性は、これらのデバイス
での電荷の移動が、従来の無機半導体で観察されたバン
ド状運動に類似している運動に支配されていることを示
唆しているし、また、さらにデバイスの動作の他の面お
よび性能が、既知のモデルと類似していることも示唆し
ている。
【００１４】図７−図２４を参照しながら、アンビポー
ラーＴＦＴ ＣＭＯＳデバイスを製造するための処理シ
ーケンスについて以下に説明する。説明のために使用す
るデバイスは、図６に示すような簡単なインバータ回路
である。プロセスの説明のために使用するＴＦＴデバイ
スの構造は、１９９８年８月２０日付の米国特許出願第
０９／１３７，９２０号が記載し、特許請求している上
下を逆にした構成である。上記米国特許出願は、引用に
よって本明細書の記載に援用する。このＴＦＴ構造体
は、いくつかの利点を持つ。上記構造体は、簡単な処理
で製造することができる。半導体層の蒸着は、プロセス
の後期に行われる。そのため、エッチング剤、清掃剤、
高温等のような望ましくないプロセスを避けることがで
きる。重要なことは、今説明したように、上下逆の構造
が、一組のＣＭＯＳのデバイスの間、および各組のＣＭ
ＯＳの間に固有の電気的分離を持っているということで
ある。
ラーＴＦＴ ＣＭＯＳデバイスを製造するための処理シ
ーケンスについて以下に説明する。説明のために使用す
るデバイスは、図６に示すような簡単なインバータ回路
である。プロセスの説明のために使用するＴＦＴデバイ
スの構造は、１９９８年８月２０日付の米国特許出願第
０９／１３７，９２０号が記載し、特許請求している上
下を逆にした構成である。上記米国特許出願は、引用に
よって本明細書の記載に援用する。このＴＦＴ構造体
は、いくつかの利点を持つ。上記構造体は、簡単な処理
で製造することができる。半導体層の蒸着は、プロセス
の後期に行われる。そのため、エッチング剤、清掃剤、
高温等のような望ましくないプロセスを避けることがで
きる。重要なことは、今説明したように、上下逆の構造
が、一組のＣＭＯＳのデバイスの間、および各組のＣＭ
ＯＳの間に固有の電気的分離を持っているということで
ある。
【００１５】図７について説明すると、参照番号２１
は、集積回路基板の一部を示す。図面を簡単にするため
に、一組のＴＦＴ ＣＭＯＳしか図示していないが、こ
の一組のデバイスは、デバイスの大きな集積アレーを表
わしていることを理解されたい。また、図面は、正確に
縮尺したものではない。基板２１は、セラミック、ガラ
ス、ポリマーのような絶縁体であるが、絶縁層でカバー
された金属箔も使用することができる。参照番号２２
は、第一のレベルの金属を示す。基板は、硬質なもので
も、柔軟なものでもよく、また、エポキシまたはセラミ
ックの標準的なプリント回路基板を含むこともできる。
別の方法としては、基板は、その上にＳｉＯ 2の絶縁層
が成長または蒸着しているシリコンを使用することもで
きる。この反転構造の場合には、このレベルは、第一レ
ベルと呼ばれる。何故なら、このレベルが最初に形成さ
れるからである。しかし、当業者であれば理解すること
ができると思うが、このレベルは、従来の構造体の第二
および第三の金属レベルに対応する。この金属は、種々
の導電性材料の中のどれでもよい。標準集積回路技術で
共通して使用されるものは、アルミニウムである。しか
し、上記構造体の性質により、導電性材料の選択は、標
準的な材料、すなわち、アルミニウム、ＴｉＰｄＡｕ、
ＴｉＰｔＡｕ、ＴａＮ、ＴｉＮ、Ａｕ、Ｎｉ等を含む、
通常考えられている範囲よりも、もっと広い範囲から行
うことができるし、今まで使用されていかかった材料、
最も有名なものは銅、およびポリアナリンおよび金属を
含むポリマー・インキのような導電性ポリマーからも選
択することができる。ある程度の柔軟性が要求される用
途の場合には、ポリマー導体を使用するほうが有利であ
る。蒸着技術の選択は広い範囲から行うことができる。
何故なら、処理のこの段階の構造体は、この段階の従来
の集積回路処理と比較すると、熱の影響を受ける構成部
材を含んでいないからである。それ故、この蒸着ステッ
プ、および二つのレベルまたは多重レベルの金属化相互
接続を行うために使用する以降の蒸着ステップおよびエ
ッチング・ステップは、便利でコスト・パフォーマンス
がいい場合には、有意の基板の加熱を含むことができ
る。従って、金属層を蒸着またはスパッタすることがで
きる。金属層の厚さは、種々様々であるが、通常、０．
０５〜２ミクロンの範囲内である。
は、集積回路基板の一部を示す。図面を簡単にするため
に、一組のＴＦＴ ＣＭＯＳしか図示していないが、こ
の一組のデバイスは、デバイスの大きな集積アレーを表
わしていることを理解されたい。また、図面は、正確に
縮尺したものではない。基板２１は、セラミック、ガラ
ス、ポリマーのような絶縁体であるが、絶縁層でカバー
された金属箔も使用することができる。参照番号２２
は、第一のレベルの金属を示す。基板は、硬質なもので
も、柔軟なものでもよく、また、エポキシまたはセラミ
ックの標準的なプリント回路基板を含むこともできる。
別の方法としては、基板は、その上にＳｉＯ 2の絶縁層
が成長または蒸着しているシリコンを使用することもで
きる。この反転構造の場合には、このレベルは、第一レ
ベルと呼ばれる。何故なら、このレベルが最初に形成さ
れるからである。しかし、当業者であれば理解すること
ができると思うが、このレベルは、従来の構造体の第二
および第三の金属レベルに対応する。この金属は、種々
の導電性材料の中のどれでもよい。標準集積回路技術で
共通して使用されるものは、アルミニウムである。しか
し、上記構造体の性質により、導電性材料の選択は、標
準的な材料、すなわち、アルミニウム、ＴｉＰｄＡｕ、
ＴｉＰｔＡｕ、ＴａＮ、ＴｉＮ、Ａｕ、Ｎｉ等を含む、
通常考えられている範囲よりも、もっと広い範囲から行
うことができるし、今まで使用されていかかった材料、
最も有名なものは銅、およびポリアナリンおよび金属を
含むポリマー・インキのような導電性ポリマーからも選
択することができる。ある程度の柔軟性が要求される用
途の場合には、ポリマー導体を使用するほうが有利であ
る。蒸着技術の選択は広い範囲から行うことができる。
何故なら、処理のこの段階の構造体は、この段階の従来
の集積回路処理と比較すると、熱の影響を受ける構成部
材を含んでいないからである。それ故、この蒸着ステッ
プ、および二つのレベルまたは多重レベルの金属化相互
接続を行うために使用する以降の蒸着ステップおよびエ
ッチング・ステップは、便利でコスト・パフォーマンス
がいい場合には、有意の基板の加熱を含むことができ
る。従って、金属層を蒸着またはスパッタすることがで
きる。金属層の厚さは、種々様々であるが、通常、０．
０５〜２ミクロンの範囲内である。
【００１６】図８に示す次のステップは、石版印刷マス
ク２３を使用して、第一のレベルの金属化部分をパター
ン形成することである。上記マスクは、通常、写真製版
により作られるが、電子ビームまたはｘ線石版印刷によ
っても形成することができる。以下に説明する他のマス
クを使用するステップも、これらの他の石版印刷技術を
使用することができる。その後で、図９に示すように、
金属ランナー２４のパターンを形成するために、第一の
金属層が、例えば、プラズマまたはＲＩＥエッチングの
ような、標準エッチングによりパターン形成される。こ
れら金属層のパターン形成も、コストの低減が期待され
るスクリーン印刷法、打ち抜き、マイクロ印刷法等のよ
うな他の技術により行うことができる。
ク２３を使用して、第一のレベルの金属化部分をパター
ン形成することである。上記マスクは、通常、写真製版
により作られるが、電子ビームまたはｘ線石版印刷によ
っても形成することができる。以下に説明する他のマス
クを使用するステップも、これらの他の石版印刷技術を
使用することができる。その後で、図９に示すように、
金属ランナー２４のパターンを形成するために、第一の
金属層が、例えば、プラズマまたはＲＩＥエッチングの
ような、標準エッチングによりパターン形成される。こ
れら金属層のパターン形成も、コストの低減が期待され
るスクリーン印刷法、打ち抜き、マイクロ印刷法等のよ
うな他の技術により行うことができる。
【００１７】導電性材料を広い範囲から選択することが
できるので、そんなに多くの相互接続を必要としない場
合には、スクリーン印刷法、ステンシル法、インキ・ジ
ェット印刷法、または類似の技術により直接回路を印刷
するのがいい場合もある。
できるので、そんなに多くの相互接続を必要としない場
合には、スクリーン印刷法、ステンシル法、インキ・ジ
ェット印刷法、または類似の技術により直接回路を印刷
するのがいい場合もある。
【００１８】図１０について説明すると、この図は、第
一のレベル間誘電体２５が、第一のレベルの金属パター
ン上に形成される様子を示す。本発明の構造体のレベル
間誘電体は、例えば、スピンオンガラス（ＳＯＧ）、ま
たはＣＶＤ法により蒸着されたＳｉ3Ｎ4またはＳｉＯ2
のような種々の絶縁材料の中から選択することができ
る。本発明のＴＦＴ構造体の場合には、処理が簡単であ
ることおよびコストの見地から、また、歪に耐えられ
る、すなわち、柔軟な集積回路構造体を製造するという
見地から効果が見込まれる場合には、いつでも、ポリマ
ー材料を使用することが望ましいと考えられている。従
って、上記の用途の場合には、ポリイミドまたは類似の
有機ポリマー絶縁材料を使用することが望ましい。適当
な材料としては、日産化学が、ＲＮ−８１２の商品名で
販売しているポリイミドがある。この材料は、望ましい
絶縁特性を持つ、０．１〜１ミクロンの厚さの層に容易
に形成することができる。有機絶縁体の塗布技術は、通
常、スピン・コーティング、または溶液流延である。あ
る種の無機絶縁体、特性スピンオン−ガラスも、便利に
使用できる特性を持つ。パターンの目が荒いある種の用
途の場合には、誘電体の層を、すでにレベル間の窓を含
んでいるパターン形成済みの層として塗布することがで
きる。
一のレベル間誘電体２５が、第一のレベルの金属パター
ン上に形成される様子を示す。本発明の構造体のレベル
間誘電体は、例えば、スピンオンガラス（ＳＯＧ）、ま
たはＣＶＤ法により蒸着されたＳｉ3Ｎ4またはＳｉＯ2
のような種々の絶縁材料の中から選択することができ
る。本発明のＴＦＴ構造体の場合には、処理が簡単であ
ることおよびコストの見地から、また、歪に耐えられ
る、すなわち、柔軟な集積回路構造体を製造するという
見地から効果が見込まれる場合には、いつでも、ポリマ
ー材料を使用することが望ましいと考えられている。従
って、上記の用途の場合には、ポリイミドまたは類似の
有機ポリマー絶縁材料を使用することが望ましい。適当
な材料としては、日産化学が、ＲＮ−８１２の商品名で
販売しているポリイミドがある。この材料は、望ましい
絶縁特性を持つ、０．１〜１ミクロンの厚さの層に容易
に形成することができる。有機絶縁体の塗布技術は、通
常、スピン・コーティング、または溶液流延である。あ
る種の無機絶縁体、特性スピンオン−ガラスも、便利に
使用できる特性を持つ。パターンの目が荒いある種の用
途の場合には、誘電体の層を、すでにレベル間の窓を含
んでいるパターン形成済みの層として塗布することがで
きる。
【００１９】第二のレベルの金属２９は、図１１に示す
ように、レベル間誘電体２５の上に蒸着される。第二の
レベルの金属は、第一レベルの金属と同じものであって
もよいし、違うものであってもよい。第二のレベルの金
属は、図１２および図１３に示すように、ランナー３２
を形成するために、マスク３１により第一のレベルの形
成方法と類似の方法でパターン形成される。
ように、レベル間誘電体２５の上に蒸着される。第二の
レベルの金属は、第一レベルの金属と同じものであって
もよいし、違うものであってもよい。第二のレベルの金
属は、図１２および図１３に示すように、ランナー３２
を形成するために、マスク３１により第一のレベルの形
成方法と類似の方法でパターン形成される。
【００２０】図１４に示すように、第二のレベル間誘電
体３３が、次のステップで形成される。この層は、層２
５の形成方法と類似の方法で形成することができる。レ
ベル間誘電体３３は、第一のレベル（２４）と次に形成
されるゲートレベルとの間のレベル間の相互接続のため
の貫通孔または窓を備える。レベル間誘電体は、図１５
に示すように、パターン形成されたマスク３４で覆わ
れ、レジストの開口部３５を通して露出された誘電体層
３３の一部は、第一のレベルとゲート・レベルとを相互
接続するための窓を形成するためにエッチングされる。
マスクの開口部は、第一のレベルの相互接続パターンの
金属ランナー２４と整合している。図面を簡単にするた
めに、レベル間相互接続は一つしか示していない通常の
集積回路は、このようなレベル間相互接続部を多数含
む。これらのレベル間相互接続部は、標準的なものであ
り、レベル間窓を形成するための技術は周知である。例
えば、誘電体層がＳｉＯ2である場合には、窓はプラズ
マ・エッチングまたはＲＩＥで形成することができる。
図１６は、誘電体層２５および３３内に形成されたレベ
ル間窓３を備える、結果として得られる構造体を示す。
体３３が、次のステップで形成される。この層は、層２
５の形成方法と類似の方法で形成することができる。レ
ベル間誘電体３３は、第一のレベル（２４）と次に形成
されるゲートレベルとの間のレベル間の相互接続のため
の貫通孔または窓を備える。レベル間誘電体は、図１５
に示すように、パターン形成されたマスク３４で覆わ
れ、レジストの開口部３５を通して露出された誘電体層
３３の一部は、第一のレベルとゲート・レベルとを相互
接続するための窓を形成するためにエッチングされる。
マスクの開口部は、第一のレベルの相互接続パターンの
金属ランナー２４と整合している。図面を簡単にするた
めに、レベル間相互接続は一つしか示していない通常の
集積回路は、このようなレベル間相互接続部を多数含
む。これらのレベル間相互接続部は、標準的なものであ
り、レベル間窓を形成するための技術は周知である。例
えば、誘電体層がＳｉＯ2である場合には、窓はプラズ
マ・エッチングまたはＲＩＥで形成することができる。
図１６は、誘電体層２５および３３内に形成されたレベ
ル間窓３を備える、結果として得られる構造体を示す。
【００２１】従来の構造体の場合には、通常は第一のレ
ベルの金属であり、通常はポリシリコンであるゲート・
レベル金属は、本発明のシーケンスの後期に形成され、
種々の金属を含むことができる。ゲート・レベル金属
は、従来の注入駆動ステップに耐えるために、相対的に
耐火性のものでなければならないという通常の要件は、
本発明のプロセスの場合には必要ない。そのため、ゲー
ト材料は、アルミニウムまたは銅を含む、多くの材料か
ら選択することができる。しかし、成長したＳｉＯ2で
絶縁されたシリコン・ゲートについては、豊富なデータ
がある。ＴａＮまたはＴｉＮで絶縁され、タンタル・ゲ
ートもよく使用される。導電性ポリマーも、ゲート金属
として適していて、特に、本発明の構造体の他の素子と
互換性を持っている。
ベルの金属であり、通常はポリシリコンであるゲート・
レベル金属は、本発明のシーケンスの後期に形成され、
種々の金属を含むことができる。ゲート・レベル金属
は、従来の注入駆動ステップに耐えるために、相対的に
耐火性のものでなければならないという通常の要件は、
本発明のプロセスの場合には必要ない。そのため、ゲー
ト材料は、アルミニウムまたは銅を含む、多くの材料か
ら選択することができる。しかし、成長したＳｉＯ2で
絶縁されたシリコン・ゲートについては、豊富なデータ
がある。ＴａＮまたはＴｉＮで絶縁され、タンタル・ゲ
ートもよく使用される。導電性ポリマーも、ゲート金属
として適していて、特に、本発明の構造体の他の素子と
互換性を持っている。
【００２２】図１７は、第二のレベル間誘電体層３３の
上、および選択したゲートを第一のレベル金属に相互接
続する窓に蒸着させたゲート金属層３７を示す。その後
で、上記ゲート金属層は、ゲート構造体３８および３９
を形成するために、石版印刷によりパターン形成され
る。ゲート３８は、ゲート・レベル上で相互接続される
が、この例示としての装置の場合には、ゲート３９は、
第一のレベル上で、ランナー２４と相互接続する。そう
することにより、一組のＣＭＯＳのゲートに異なる電圧
を供給することができる。図面を簡単にするために、窓
に蒸着した金属は、ゲート金属蒸着ステップの一部とし
て図示してある。当業者にとっては周知のように、レベ
ル間相互接続部を形成するために、レベル間充填技術を
使用することができる。
上、および選択したゲートを第一のレベル金属に相互接
続する窓に蒸着させたゲート金属層３７を示す。その後
で、上記ゲート金属層は、ゲート構造体３８および３９
を形成するために、石版印刷によりパターン形成され
る。ゲート３８は、ゲート・レベル上で相互接続される
が、この例示としての装置の場合には、ゲート３９は、
第一のレベル上で、ランナー２４と相互接続する。そう
することにより、一組のＣＭＯＳのゲートに異なる電圧
を供給することができる。図面を簡単にするために、窓
に蒸着した金属は、ゲート金属蒸着ステップの一部とし
て図示してある。当業者にとっては周知のように、レベ
ル間相互接続部を形成するために、レベル間充填技術を
使用することができる。
【００２３】その後で、図１９に示すように、ゲート誘
電体４１が、構造体上に形成される。ゲート誘電体とし
ては、すでに説明したように、従来の酸化物または窒化
物を使用することができるし、またはＳＯＧ、またはス
ピンオン技術により容易に形成することができるポロイ
ミドのような、有機絶縁体を使用することもできる。上
記材料の一例としては、日産化学が、ＳＥ−１１８０の
商品名で販売している、予めイミド化したポリイミドが
ある。この材料は、４０００ＲＰＭでスピン・コーティ
ングすることができ、１２０℃で２時間で硬化して、７
０ナノメートルの厚さのコーティングを形成する。そう
したい場合には、ゲート材料として、ポリシリコンを使
用することができ、ゲート誘電体をポリシリコン上に表
面層として成長させることもできる。その場合、ゲート
誘電体層４１は、図１９に示すように、第二のレベル間
誘電体全体をカバーしない。
電体４１が、構造体上に形成される。ゲート誘電体とし
ては、すでに説明したように、従来の酸化物または窒化
物を使用することができるし、またはＳＯＧ、またはス
ピンオン技術により容易に形成することができるポロイ
ミドのような、有機絶縁体を使用することもできる。上
記材料の一例としては、日産化学が、ＳＥ−１１８０の
商品名で販売している、予めイミド化したポリイミドが
ある。この材料は、４０００ＲＰＭでスピン・コーティ
ングすることができ、１２０℃で２時間で硬化して、７
０ナノメートルの厚さのコーティングを形成する。そう
したい場合には、ゲート材料として、ポリシリコンを使
用することができ、ゲート誘電体をポリシリコン上に表
面層として成長させることもできる。その場合、ゲート
誘電体層４１は、図１９に示すように、第二のレベル間
誘電体全体をカバーしない。
【００２４】ゲート誘電体は、図２０に示すように、パ
ターン化したマスク４３で覆われ、ゲート誘電体層４１
の一部、およびレジストの開口部４４、４５、４６およ
び４７により露出した、その下の誘電体層３３の一部
は、ソース・ドレーン接点を第二の金属レベルに相互接
続するための窓を形成するためにエッチングされる。マ
スクの開口部は、第二のレベルの相互接続パターンの金
属ランナー３２に整合している。
ターン化したマスク４３で覆われ、ゲート誘電体層４１
の一部、およびレジストの開口部４４、４５、４６およ
び４７により露出した、その下の誘電体層３３の一部
は、ソース・ドレーン接点を第二の金属レベルに相互接
続するための窓を形成するためにエッチングされる。マ
スクの開口部は、第二のレベルの相互接続パターンの金
属ランナー３２に整合している。
【００２５】その後で、ソース／ドレーン接点層５１
が、図２１に示すように、構造体上に蒸着され、第二の
レベルのランナー３２との金属接触が行われる。その後
で、図２２に示すように、ソース電極５３、５４、およ
びドレーン電極５５、５６を形成するために、層５１
は、石版印刷マスクによりパターン形成される。別の方
法としては、周知の添加技術により、ソースおよびドレ
ーンを形成することもできる。ソースおよびドレーン電
極材料としては、金、アルミニウム、ポリシリコン、ま
たは多数の金属導体の中の任意のものを使用することも
できるし、またはポリアニリンのような有機導体を使用
することもできる。ディスプレイとして使用する場合に
は、電極として、インジウム錫酸化物を使用することも
できる。周知のように、ソース電極およびドレーン電極
の位置は、垂直面でゲート電極に隣接していなければな
らないか、ゲート電極の縁部に若干重畳していなければ
ならない。
が、図２１に示すように、構造体上に蒸着され、第二の
レベルのランナー３２との金属接触が行われる。その後
で、図２２に示すように、ソース電極５３、５４、およ
びドレーン電極５５、５６を形成するために、層５１
は、石版印刷マスクによりパターン形成される。別の方
法としては、周知の添加技術により、ソースおよびドレ
ーンを形成することもできる。ソースおよびドレーン電
極材料としては、金、アルミニウム、ポリシリコン、ま
たは多数の金属導体の中の任意のものを使用することも
できるし、またはポリアニリンのような有機導体を使用
することもできる。ディスプレイとして使用する場合に
は、電極として、インジウム錫酸化物を使用することも
できる。周知のように、ソース電極およびドレーン電極
の位置は、垂直面でゲート電極に隣接していなければな
らないか、ゲート電極の縁部に若干重畳していなければ
ならない。
【００２６】図２３は、従来のＦＥＴプロセスの最初の
ステップであり、ソースの内部において、電界効果が達
成され、ＦＥＴチャネルがソース５３、５４およびドレ
ーン５５、５６の間を延びる半導体本体６１、６２の形
成プロセスである本発明のプロセスの、最後の非常に重
要なステップの中の一つを示す。
ステップであり、ソースの内部において、電界効果が達
成され、ＦＥＴチャネルがソース５３、５４およびドレ
ーン５５、５６の間を延びる半導体本体６１、６２の形
成プロセスである本発明のプロセスの、最後の非常に重
要なステップの中の一つを示す。
【００２７】必要な場合には、図２４に示すように、従
来の不動態化層７１で、デバイスを密封することができ
る。不動態化層としては、ポリイミドを使用することが
できる。
来の不動態化層７１で、デバイスを密封することができ
る。不動態化層としては、ポリイミドを使用することが
できる。
【００２８】図２５は、図６のＣＭＯＳデバイスの伝達
特性を示す。測定した結果、利得は１０であった。
特性を示す。測定した結果、利得は１０であった。
【００２９】すでに説明したように、上記の、また複数
のステップからなる上記シーケンスにより製造したＴＦ
Ｔ構造体は、本発明を適用することができるＴＦＴの一
例にしか過ぎない。
のステップからなる上記シーケンスにより製造したＴＦ
Ｔ構造体は、本発明を適用することができるＴＦＴの一
例にしか過ぎない。
【００３０】すでに説明したように、図面は必ずしも正
確に縮尺したものではない。活性デバイス、すなわち、
ＴＦＴのサイズは、細線技術により非常に小さくするこ
とができる。サイズが非常に小さい場合には、ソースと
ドレーンとの間の距離は、一つのポリマーの鎖の長さま
たはいくつかの有機分子の長さである。上記の集積回路
技術を使用した場合には、極度に高い集積密度を達成す
ることができる。有機／ポリマー半導体の分子の性質に
より、上記トランジスタのサイズを上記のように小さく
することができ、また、個々のトランジスタの間を効果
的に絶縁することもできる。例えば、電力相互接続部お
よびアース相互接続部のような、ある種の相互接続部の
サイズは、図面に示したものよりかなり大きい。
確に縮尺したものではない。活性デバイス、すなわち、
ＴＦＴのサイズは、細線技術により非常に小さくするこ
とができる。サイズが非常に小さい場合には、ソースと
ドレーンとの間の距離は、一つのポリマーの鎖の長さま
たはいくつかの有機分子の長さである。上記の集積回路
技術を使用した場合には、極度に高い集積密度を達成す
ることができる。有機／ポリマー半導体の分子の性質に
より、上記トランジスタのサイズを上記のように小さく
することができ、また、個々のトランジスタの間を効果
的に絶縁することもできる。例えば、電力相互接続部お
よびアース相互接続部のような、ある種の相互接続部の
サイズは、図面に示したものよりかなり大きい。
【００３１】当業者であれば、本発明の重要な特徴は、
全体的に均質な組成を持つ一つのアンビポーラー材料
が、一組のＣＭＯＳの両方のトランジスタの半導体素子
を形成することができることであることを理解すること
ができるだろう。プロセスの簡単さ、コスト面から見た
この特徴の利点は明らかである。
全体的に均質な組成を持つ一つのアンビポーラー材料
が、一組のＣＭＯＳの両方のトランジスタの半導体素子
を形成することができることであることを理解すること
ができるだろう。プロセスの簡単さ、コスト面から見た
この特徴の利点は明らかである。
【００３２】ＣＭＯＳインバータ回路を形成するための
上記プロセス・シーケンスは、部分的にもっと複雑な回
路を形成するためのプロセスの電位を示すための三つの
金属レベルを持つ。
上記プロセス・シーケンスは、部分的にもっと複雑な回
路を形成するためのプロセスの電位を示すための三つの
金属レベルを持つ。
【００３３】当業者であれば、本発明の種々の他の修正
を思いつくことがでいるだろう。基本的に本発明の原理
または技術が進歩してきたそれに相当するものに基づ
く、本発明の特定の開示からのすべての修正は、上記お
よび特許請求の範囲に記載する本発明の範囲内に含まれ
るものと見なされる。
を思いつくことがでいるだろう。基本的に本発明の原理
または技術が進歩してきたそれに相当するものに基づ
く、本発明の特定の開示からのすべての修正は、上記お
よび特許請求の範囲に記載する本発明の範囲内に含まれ
るものと見なされる。
【図１】好適なＴＦＴデバイス構成の略図である。
【図２】反転モード（ｎタイプ）での動作を示す、本発
明のペンタセンＴＦＴのドレーン電流対ソース電圧曲線
である。
明のペンタセンＴＦＴのドレーン電流対ソース電圧曲線
である。
【図３】累積モード（ｐタイプ）での動作を示す、本発
明のペンタセンＴＦＴのドレーン電流対ドレーン−ソー
ス電圧曲線である。
明のペンタセンＴＦＴのドレーン電流対ドレーン−ソー
ス電圧曲線である。
【図４】本発明のペンタセンＴＦＴのドレーン電流対ゲ
ート電圧曲線である。
ート電圧曲線である。
【図５】ｎタイプおよびｐタイプのペンタセンＴＦＴデ
バイスの、温度に対する電力法則依存性を示す温度対移
動性の曲線である。
バイスの、温度に対する電力法則依存性を示す温度対移
動性の曲線である。
【図６】本発明のペンタセンＴＦＴを使用するＣＭＯＳ
インバータの略図である。
インバータの略図である。
【図７】図６のＣＭＯＳインバータまたは類似の集積回
路デバイスを形成する際に役に立つプロセスの略図であ
る。
路デバイスを形成する際に役に立つプロセスの略図であ
る。
【図８】図６のＣＭＯＳインバータまたは類似の集積回
路デバイスを形成する際に役に立つプロセスの略図であ
る。
路デバイスを形成する際に役に立つプロセスの略図であ
る。
【図９】図６のＣＭＯＳインバータまたは類似の集積回
路デバイスを形成する際に役に立つプロセスの略図であ
る。
路デバイスを形成する際に役に立つプロセスの略図であ
る。
【図１０】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１１】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１２】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１３】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１４】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１５】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１６】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１７】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１８】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図１９】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図２０】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図２１】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図２２】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図２３】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図２４】図６のＣＭＯＳインバータまたは類似の集積
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
回路デバイスを形成する際に役に立つプロセスの略図で
ある。
【図２５】図６のインバータ回路の伝達特性である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/78 ６２６Ｃ (72)発明者 クリスチャン クロック アメリカ合衆国 07079 ニュージャーシ ィ，サウス オレンジ，アカデミー スト リート 463 (72)発明者 ジャン ヘンドリック ション アメリカ合衆国 07901 ニュージャーシ ィ，サミット，パーク アヴェニュー 21
Claims (11)
- 【請求項１】 集積回路ＣＭＯＳデバイスであって、 ａ．全体的に均質な組成を持つアンビポーラー有機半導
体材料を含む基板と、 ｂ．第一のＭＯＳトランジスタおよび第二のＭＯＳトラ
ンジスタを備える前記基板上に形成された一組の電界効
果トランジスタ・デバイスであって、それぞれが、 ｉ．前記基板上のソース電極と、 ii．前記基板上に位置していて、その間にチャネルを形
成する場所を残して、前記ソース電極から間隔をおいて
位置するドレーン電極と、 iii．前記ソース電極と前記ドレーン電極の両方を覆っ
ている誘電体層と、 iv．前記チャネル位置の上に位置するゲート電極と、を
備える前記基板上に形成された一組の電界効果トランジ
スタ・デバイスと、 ｃ．実施形態第一のＭＯＳトランジスタまたは前記第二
のＭＯＳトランジスタのゲート電極にバイアスを掛ける
ための手段とを備える集積回路ＣＭＯＳデバイス。 - 【請求項２】 請求項１に記載の集積回路デバイスにお
いて、前記アンビポーラー半導体材料が、テトラセンお
よびペンタセンからなるグループから選択される集積回
路デバイス。 - 【請求項３】 集積回路ＣＭＯＳデバイスであって、 ａ．絶縁材料を含むその頂面を備える基板と、 ｂ．前記基板上の第一の導電性相互接続回路と、 ｃ．前記第一の相互接続回路を覆っている絶縁層と、 ｄ．前記絶縁相層上に形成された、第一の電界効果トラ
ンジスタと第二の電界効果トランジスタを備える少なく
とも一組の電界効果トランジスタであって、それぞれ
が、 ｉ．前記絶縁層の上に形成された二つの対向縁部を備え
るゲート電極と、 ii．前記ゲート電極の上に位置していて、前記二つの対
向縁部の間を延びる前記ゲート電極上にチャネル領域を
形成するゲート誘電体層と、 iii．前記二つの対向縁部の一方の上の前記ゲート電極
に隣接し、それにより前記チャネル領域の第一の縁部を
形成するソース電極と、 iv．前記二つの対向縁部の他方の上の前記ゲート電極に
隣接し、それにより前記チャネル領域の第二の縁部を形
成するドレーン電極と、 ｖ．前記チャネル領域内のアンビポーラー有機半導体
と、を備える前記絶縁相層上に形成された少なくとも一
組の電界効果トランジスタと、 ｅ．前記第一または第二のＭＯＳトランジスタのゲート
電極を正の電圧にバイアスするための手段とを備える集
積回路ＣＭＯＳデバイス。 - 【請求項４】 請求項３に記載の集積回路ＣＭＯＳデバ
イスにおいて、前記アンビポーラー有機半導体が、テト
ラセンおよびペンタセンからなるグループから選択され
る集積回路ＣＭＯＳデバイス。 - 【請求項５】 請求項３に記載の集積回路ＣＭＯＳデバ
イスにおいて、さらに、第二の導電性回路と、前記第二
の導電性回路を覆っている絶縁層を含む集積回路ＣＭＯ
Ｓデバイス。 - 【請求項６】 請求項５に記載の集積回路ＣＭＯＳデバ
イスにおいて、手段ｅが前記第一の導電性回路を備え、
手段ｆが第一第二の導電性回路を備える集積回路ＣＭＯ
Ｓデバイス。 - 【請求項７】 請求項５に記載の集積回路ＣＭＯＳデバ
イスにおいて、前記導電性回路が、有機ポリマーを含む
集積回路ＣＭＯＳデバイス。 - 【請求項８】 集積回路ＣＭＯＳデバイスを製造する方
法であって、 ａ．全体的に均質な組成を持つアンビポーラー有機半導
体材料を含む基板を製造するステップと、 ｂ．第一のＭＯＳトランジスタおよび第二のＭＯＳトラ
ンジスタを備える一組の電界効果トランジスタ・デバイ
スを前記基板上に形成するステップであって、それぞれ
が、 ｉ．前記基板上にソース電極を蒸着するステップと、 ii．前記基板上に位置していて、その間にチャネルを形
成する場所を残して、前記ソース電極から間隔をおいて
位置するドレーン電極を蒸着するステップと、 iii．前記ソース電極と前記ドレーン電極の両方を覆っ
ている誘電体層を蒸着するステップと、 iv．前記チャネル位置の上に位置するゲート電極を形成
するステップと、を備えるステップにより製造された第
一のＭＯＳトランジスタおよび第二のＭＯＳトランジス
タを備える一組の電界効果トランジスタ・デバイスを前
記基板上に形成するステップと、 ｃ．前記第一のＭＯＳトランジスタ、または前記第二の
ＭＯＳトランジスタのゲート電極にバイアスを掛けるた
めの手段とを備える集積回路ＣＭＯＳデバイスの製造方
法。 - 【請求項９】 請求項８に記載の方法において、前記ア
ンビポーラー有機半導体が材料、テトラセンおよびペン
タセンからなるグループから選択される方法。 - 【請求項１０】 集積回路の製造方法であって、 ａ．絶縁基板上に第一の導電性の層を蒸着するステップ
と、 ｂ．相互接続回路を形成するために、前記第一の導電性
層をパターン形成するステップと、 ｃ．前記第一の相互接続回路上に第一の絶縁層を蒸着す
るステップと、 ｄ．前記第一の絶縁層の上に第二の導電性層を蒸着する
ステップと、 ｅ．第二の相互接続回路を形成するために、前記第二の
導電性層をパターン形成するステップと、 ｆ．前記第二の相互接続回路上に第二の絶縁層を蒸着す
るステップと、 ｇ．第一の電界効果トランジスタと第二の電界効果トラ
ンジスタを備える少なくとも一組の電界効果トランジス
タを形成するステップであって、それぞれが、 ｉ電界効果トランジスタのゲートを形成するステップ
と、 ii．前記電界効果トランジスタのゲート上にゲート誘電
体層を形成するステップと、 iii．間隔を置いてソース電極とドレーン電極とを形成
するステップと、 iv．前記ソース電極と前記ドレーン電極との間にアンビ
ポーラー有機半導体を含む前記能動層を形成するステッ
プと、により製造された第一の電界効果トランジスタと
第二の電界効果トランジスタを備える少なくとも一組の
電界効果トランジスタを形成するステップと、 ｈ．前記第一の電界効果トランジスタのゲートを前記第
一の相互接続回路に相互接続し、前記第二の電界効果ト
ランジスタのゲートを前記第二の相互接続回路に相互接
続するステップと、 ｉ．前記第一または第二のＭＯＳトランジスタのゲート
電極を正の電圧にバイアスするための手段を供給するス
テップとを含む方法。 - 【請求項１１】 請求項１０に記載の方法において、前
記アンビポーラー半導体材料が、テトラセンおよびペン
タセンからなるグループから選択される方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/441,751 US6284562B1 (en) | 1999-11-17 | 1999-11-17 | Thin film transistors |
| US09/441751 | 1999-11-17 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001177109A true JP2001177109A (ja) | 2001-06-29 |
Family
ID=23754127
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000350697A Pending JP2001177109A (ja) | 1999-11-17 | 2000-11-17 | 薄膜トランジスタ |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6284562B1 (ja) |
| EP (1) | EP1102335A2 (ja) |
| JP (1) | JP2001177109A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機ｔｆｔ素子及びその製造方法 |
| JP2004152958A (ja) * | 2002-10-30 | 2004-05-27 | Pioneer Electronic Corp | 有機半導体装置 |
| JP2005223049A (ja) * | 2004-02-04 | 2005-08-18 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法、および表示装置 |
| JP2005268715A (ja) * | 2004-03-22 | 2005-09-29 | Central Res Inst Of Electric Power Ind | 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 |
| JP2006518938A (ja) * | 2003-01-28 | 2006-08-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
| JP2006237271A (ja) * | 2005-02-24 | 2006-09-07 | National Institute Of Advanced Industrial & Technology | 有機半導体装置 |
| JP2007531258A (ja) * | 2004-03-25 | 2007-11-01 | コミサリア、ア、レネルジ、アトミク | 適切なソース、ドレイン及びチャネル材料を有する電界効果トランジスタとそれを有する集積回路 |
| JP2008546728A (ja) * | 2005-06-25 | 2008-12-25 | テヒニッシェ・ウニヴェルジテート・ダルムシュタット | オリゴ−テトラセン、それの製造法及び使用 |
| WO2010032834A1 (ja) * | 2008-09-22 | 2010-03-25 | セイコーエプソン株式会社 | 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物 |
| JP2010074087A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Epson Corp | 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物 |
| JP2010074088A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Epson Corp | 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物 |
| US7948291B2 (en) | 2004-08-27 | 2011-05-24 | Fuji Electric Holdings Co., Ltd. | Logic circuit |
| US8129714B2 (en) | 2007-02-16 | 2012-03-06 | Idemitsu Kosan Co., Ltd. | Semiconductor, semiconductor device, complementary transistor circuit device |
| KR101142991B1 (ko) | 2004-01-16 | 2012-05-24 | 캠브리지 엔터프라이즈 리미티드 | Ｎ-채널 트랜지스터 |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4651193B2 (ja) | 1998-05-12 | 2011-03-16 | イー インク コーポレイション | ドローイングデバイス用途のためのマイクロカプセル化した電気泳動性の静電的にアドレスした媒体 |
| BR0016670A (pt) * | 1999-12-21 | 2003-06-24 | Plastic Logic Ltd | Métodos para formar um circuito integrado e para definir um circuito eletrônico, e, dispositivo eletrônico |
| US6429040B1 (en) * | 2000-04-06 | 2002-08-06 | Agere Systems Guardian Corp. | Device comprising a bipolar semi-conducting film |
| JP2004506985A (ja) * | 2000-08-18 | 2004-03-04 | シーメンス アクチエンゲゼルシヤフト | 封入された有機電子構成素子、その製造方法および使用 |
| EP1310004A2 (de) * | 2000-08-18 | 2003-05-14 | Siemens Aktiengesellschaft | Organischer feldeffekt-transistor (ofet), herstellungsverfahren dazu und daraus gebaute integrierte schaltung sowie verwendungen |
| DE10043204A1 (de) * | 2000-09-01 | 2002-04-04 | Siemens Ag | Organischer Feld-Effekt-Transistor, Verfahren zur Strukturierung eines OFETs und integrierte Schaltung |
| DE10044842A1 (de) * | 2000-09-11 | 2002-04-04 | Siemens Ag | Organischer Gleichrichter, Schaltung, RFID-Tag und Verwendung eines organischen Gleichrichters |
| JP2004512675A (ja) * | 2000-09-22 | 2004-04-22 | シーメンス アクチエンゲゼルシヤフト | 有機デバイスのための電極及び／又は導体路、及びその製造方法 |
| DE10061297C2 (de) * | 2000-12-08 | 2003-05-28 | Siemens Ag | Verfahren zur Sturkturierung eines OFETs |
| DE10061299A1 (de) * | 2000-12-08 | 2002-06-27 | Siemens Ag | Vorrichtung zur Feststellung und/oder Weiterleitung zumindest eines Umwelteinflusses, Herstellungsverfahren und Verwendung dazu |
| DE10063721A1 (de) * | 2000-12-20 | 2002-07-11 | Merck Patent Gmbh | Organischer Halbleiter, Herstellungsverfahren dazu und Verwendungen |
| DE10105914C1 (de) * | 2001-02-09 | 2002-10-10 | Siemens Ag | Organischer Feldeffekt-Transistor mit fotostrukturiertem Gate-Dielektrikum und ein Verfahren zu dessen Erzeugung |
| US6575013B2 (en) * | 2001-02-26 | 2003-06-10 | Lucent Technologies Inc. | Electronic odor sensor |
| WO2002078052A2 (de) * | 2001-03-26 | 2002-10-03 | Siemens Aktiengesellschaft | Gerät mit zumindest zwei organischen elektronischen bauteilen und verfahren zur herstellung dazu |
| DE10126859A1 (de) * | 2001-06-01 | 2002-12-12 | Siemens Ag | Verfahren zur Erzeugung von leitfähigen Strukturen mittels Drucktechnik sowie daraus hergestellte aktive Bauelemente für integrierte Schaltungen |
| DE10126860C2 (de) * | 2001-06-01 | 2003-05-28 | Siemens Ag | Organischer Feldeffekt-Transistor, Verfahren zu seiner Herstellung und Verwendung zum Aufbau integrierter Schaltungen |
| US6506673B2 (en) * | 2001-06-11 | 2003-01-14 | Agere Systems Guardian Corp. | Method of forming a reverse gate structure with a spin on glass process |
| US6794220B2 (en) * | 2001-09-05 | 2004-09-21 | Konica Corporation | Organic thin-film semiconductor element and manufacturing method for the same |
| DE10151036A1 (de) * | 2001-10-16 | 2003-05-08 | Siemens Ag | Isolator für ein organisches Elektronikbauteil |
| DE10151440C1 (de) | 2001-10-18 | 2003-02-06 | Siemens Ag | Organisches Elektronikbauteil, Verfahren zu seiner Herstellung und seine Verwendung |
| DE10160732A1 (de) * | 2001-12-11 | 2003-06-26 | Siemens Ag | Organischer Feld-Effekt-Transistor mit verschobener Schwellwertspannung und Verwendung dazu |
| US6555411B1 (en) * | 2001-12-18 | 2003-04-29 | Lucent Technologies Inc. | Thin film transistors |
| DE10212640B4 (de) * | 2002-03-21 | 2004-02-05 | Siemens Ag | Logische Bauteile aus organischen Feldeffekttransistoren |
| DE10226370B4 (de) * | 2002-06-13 | 2008-12-11 | Polyic Gmbh & Co. Kg | Substrat für ein elektronisches Bauteil, Verwendung des Substrates, Verfahren zur Erhöhung der Ladungsträgermobilität und Organischer Feld-Effekt Transistor (OFET) |
| US8044517B2 (en) | 2002-07-29 | 2011-10-25 | Polyic Gmbh & Co. Kg | Electronic component comprising predominantly organic functional materials and a method for the production thereof |
| EP1526902B1 (de) * | 2002-08-08 | 2008-05-21 | PolyIC GmbH & Co. KG | Elektronisches gerät |
| ATE355566T1 (de) | 2002-08-23 | 2006-03-15 | Polyic Gmbh & Co Kg | Organisches bauelement zum überspannungsschutz und dazugehörige schaltung |
| WO2004042837A2 (de) * | 2002-11-05 | 2004-05-21 | Siemens Aktiengesellschaft | Organisches elektronisches bauteil mit hochaufgelöster strukturierung und herstellungsverfahren dazu |
| DE10253154A1 (de) * | 2002-11-14 | 2004-05-27 | Siemens Ag | Messgerät zur Bestimmung eines Analyten in einer Flüssigkeitsprobe |
| DE50306538D1 (de) * | 2002-11-19 | 2007-03-29 | Polyic Gmbh & Co Kg | Organische elektronische schaltung mit stukturierter halbleitender funktionsschicht und herstellungsverfahren dazu |
| ATE540436T1 (de) * | 2002-11-19 | 2012-01-15 | Polyic Gmbh & Co Kg | Organisches elektronisches bauelement mit gleichem organischem material für zumindest zwei funktionsschichten |
| US6905908B2 (en) * | 2002-12-26 | 2005-06-14 | Motorola, Inc. | Method of fabricating organic field effect transistors |
| DE10300521A1 (de) * | 2003-01-09 | 2004-07-22 | Siemens Ag | Organoresistiver Speicher |
| CN1757123A (zh) * | 2003-01-14 | 2006-04-05 | 波尔伊克两合公司 | 有机场效应晶体管和集成电路 |
| DE10302149A1 (de) * | 2003-01-21 | 2005-08-25 | Siemens Ag | Verwendung leitfähiger Carbon-black/Graphit-Mischungen für die Herstellung von low-cost Elektronik |
| EP1586127B1 (de) * | 2003-01-21 | 2007-05-02 | PolyIC GmbH & Co. KG | Organisches elektronikbauteil und verfahren zur herstellung organischer elektronik |
| ATE476739T1 (de) * | 2003-01-29 | 2010-08-15 | Polyic Gmbh & Co Kg | Organisches speicherbauelement |
| DE10330062A1 (de) * | 2003-07-03 | 2005-01-27 | Siemens Ag | Verfahren und Vorrichtung zur Strukturierung von organischen Schichten |
| DE10330064B3 (de) * | 2003-07-03 | 2004-12-09 | Siemens Ag | Logikgatter mit potentialfreier Gate-Elektrode für organische integrierte Schaltungen |
| US7105909B2 (en) * | 2003-07-08 | 2006-09-12 | Cyntec Company | Configuration and method for manufacturing filters comprising LC circuit |
| US7354127B2 (en) * | 2003-07-16 | 2008-04-08 | Seiko Epson Corporation | Method for forming ejection-test pattern, method for testing ejection, printing apparatus, computer-readable medium, and printing system |
| DE10338277A1 (de) * | 2003-08-20 | 2005-03-17 | Siemens Ag | Organischer Kondensator mit spannungsgesteuerter Kapazität |
| DE10339036A1 (de) | 2003-08-25 | 2005-03-31 | Siemens Ag | Organisches elektronisches Bauteil mit hochaufgelöster Strukturierung und Herstellungsverfahren dazu |
| DE10340643B4 (de) * | 2003-09-03 | 2009-04-16 | Polyic Gmbh & Co. Kg | Druckverfahren zur Herstellung einer Doppelschicht für Polymerelektronik-Schaltungen, sowie dadurch hergestelltes elektronisches Bauelement mit Doppelschicht |
| DE10340644B4 (de) * | 2003-09-03 | 2010-10-07 | Polyic Gmbh & Co. Kg | Mechanische Steuerelemente für organische Polymerelektronik |
| DE102004002024A1 (de) * | 2004-01-14 | 2005-08-11 | Siemens Ag | Organischer Transistor mit selbstjustierender Gate-Elektrode und Verfahren zu dessen Herstellung |
| WO2005089450A2 (en) * | 2004-03-19 | 2005-09-29 | Ohio University | Organic semiconductor devices and methods |
| JP4661065B2 (ja) * | 2004-03-22 | 2011-03-30 | セイコーエプソン株式会社 | 相補型有機半導体装置 |
| GB0410921D0 (en) * | 2004-05-14 | 2004-06-16 | Plastic Logic Ltd | Self-aligned active layer island |
| US7935836B2 (en) * | 2004-05-18 | 2011-05-03 | Alexander Graham Fallis | Compounds comprising a linear series of five fused carbon rings, and preparation thereof |
| US7655809B2 (en) * | 2004-05-18 | 2010-02-02 | University Of Ottawa | Compounds comprising a linear series of five fused carbon rings, and preparation thereof |
| DE102004040831A1 (de) * | 2004-08-23 | 2006-03-09 | Polyic Gmbh & Co. Kg | Funketikettfähige Umverpackung |
| US7291522B2 (en) * | 2004-10-28 | 2007-11-06 | Hewlett-Packard Development Company, L.P. | Semiconductor devices and methods of making |
| EP1655785A1 (en) * | 2004-11-09 | 2006-05-10 | C.R.F. Società Consortile per Azioni | Light emitting ambipolar device |
| DE102004059467A1 (de) * | 2004-12-10 | 2006-07-20 | Polyic Gmbh & Co. Kg | Gatter aus organischen Feldeffekttransistoren |
| DE102004059465A1 (de) * | 2004-12-10 | 2006-06-14 | Polyic Gmbh & Co. Kg | Erkennungssystem |
| DE102004059464A1 (de) * | 2004-12-10 | 2006-06-29 | Polyic Gmbh & Co. Kg | Elektronikbauteil mit Modulator |
| DE102004063435A1 (de) | 2004-12-23 | 2006-07-27 | Polyic Gmbh & Co. Kg | Organischer Gleichrichter |
| DE102005009819A1 (de) | 2005-03-01 | 2006-09-07 | Polyic Gmbh & Co. Kg | Elektronikbaugruppe |
| DE102005009820A1 (de) * | 2005-03-01 | 2006-09-07 | Polyic Gmbh & Co. Kg | Elektronikbaugruppe mit organischen Logik-Schaltelementen |
| DE102005017655B4 (de) | 2005-04-15 | 2008-12-11 | Polyic Gmbh & Co. Kg | Mehrschichtiger Verbundkörper mit elektronischer Funktion |
| CA2547799A1 (en) * | 2005-05-27 | 2006-11-27 | University Of Ottawa | Compounds comprising a linear series of five fused carbon rings, and preparation thereof |
| DE102005031448A1 (de) | 2005-07-04 | 2007-01-11 | Polyic Gmbh & Co. Kg | Aktivierbare optische Schicht |
| DE102005035589A1 (de) | 2005-07-29 | 2007-02-01 | Polyic Gmbh & Co. Kg | Verfahren zur Herstellung eines elektronischen Bauelements |
| DE102005044306A1 (de) | 2005-09-16 | 2007-03-22 | Polyic Gmbh & Co. Kg | Elektronische Schaltung und Verfahren zur Herstellung einer solchen |
| US20070145359A1 (en) * | 2005-12-07 | 2007-06-28 | Chi Ming Che | Materials for organic thin film transistors |
| US7651885B2 (en) * | 2005-12-16 | 2010-01-26 | Xerox Corporation | Electronic device fabrication process |
| TWI316296B (en) * | 2006-09-05 | 2009-10-21 | Ind Tech Res Inst | Thin-film transistor and fabrication method thereof |
| US7781801B2 (en) | 2006-09-25 | 2010-08-24 | Alcatel-Lucent Usa Inc. | Field-effect transistors whose gate electrodes are over semiconductor heterostructures and parts of source and drain electrodes |
| DE102006047388A1 (de) | 2006-10-06 | 2008-04-17 | Polyic Gmbh & Co. Kg | Feldeffekttransistor sowie elektrische Schaltung |
| US7820540B2 (en) * | 2007-12-21 | 2010-10-26 | Palo Alto Research Center Incorporated | Metallization contact structures and methods for forming multiple-layer electrode structures for silicon solar cells |
| US7704786B2 (en) * | 2007-12-26 | 2010-04-27 | Organicid Inc. | Printed organic logic circuits using a floating gate transistor as a load device |
| US7723153B2 (en) * | 2007-12-26 | 2010-05-25 | Organicid, Inc. | Printed organic logic circuits using an organic semiconductor as a resistive load device |
| JP5304050B2 (ja) * | 2008-06-19 | 2013-10-02 | ソニー株式会社 | 機能性分子素子及びその製造方法、並びに機能性分子装置 |
| US8686404B2 (en) | 2008-12-08 | 2014-04-01 | The Trustees Of The University Of Pennsylvania | Organic semiconductors capable of ambipolar transport |
| WO2010135539A1 (en) | 2009-05-20 | 2010-11-25 | The Trustees Of The University Of Pennsylvania | Self-adaptive bio-signal and modulation device |
| FR2962595B1 (fr) * | 2010-07-06 | 2015-08-07 | Commissariat Energie Atomique | Dispositif microélectronique a niveaux métalliques d'interconnexion connectes par des vias programmables |
| US20220045274A1 (en) * | 2020-08-06 | 2022-02-10 | Facebook Technologies Llc | Ofets having organic semiconductor layer with high carrier mobility and in situ isolation |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4608097A (en) * | 1984-10-05 | 1986-08-26 | Exxon Research And Engineering Co. | Method for producing an electronically passivated surface on crystalline silicon using a fluorination treatment and an organic overlayer |
| EP0450862B1 (en) * | 1990-03-27 | 1999-06-30 | Kabushiki Kaisha Toshiba | Organic thin film element |
| US5315129A (en) * | 1990-08-20 | 1994-05-24 | University Of Southern California | Organic optoelectronic devices and methods |
| TW293172B (ja) * | 1994-12-09 | 1996-12-11 | At & T Corp | |
| US5849403A (en) * | 1995-09-13 | 1998-12-15 | Kabushiki Kaisha Toshiba | Organic thin film device |
| US5625199A (en) * | 1996-01-16 | 1997-04-29 | Lucent Technologies Inc. | Article comprising complementary circuit with inorganic n-channel and organic p-channel thin film transistors |
| US5714394A (en) * | 1996-11-07 | 1998-02-03 | Advanced Micro Devices, Inc. | Method of making an ultra high density NAND gate using a stacked transistor arrangement |
| US5946551A (en) * | 1997-03-25 | 1999-08-31 | Dimitrakopoulos; Christos Dimitrios | Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric |
| US5981970A (en) * | 1997-03-25 | 1999-11-09 | International Business Machines Corporation | Thin-film field-effect transistor with organic semiconductor requiring low operating voltages |
| US5936259A (en) * | 1997-10-16 | 1999-08-10 | Lucent Technologies Inc. | Thin film transistor and organic semiconductor material thereof |
-
1999
- 1999-11-17 US US09/441,751 patent/US6284562B1/en not_active Expired - Fee Related
-
2000
- 2000-11-06 EP EP00309822A patent/EP1102335A2/en not_active Withdrawn
- 2000-11-17 JP JP2000350697A patent/JP2001177109A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004072049A (ja) * | 2002-08-09 | 2004-03-04 | Ricoh Co Ltd | 有機ｔｆｔ素子及びその製造方法 |
| JP2004152958A (ja) * | 2002-10-30 | 2004-05-27 | Pioneer Electronic Corp | 有機半導体装置 |
| JP2006518938A (ja) * | 2003-01-28 | 2006-08-17 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子装置 |
| KR101142991B1 (ko) | 2004-01-16 | 2012-05-24 | 캠브리지 엔터프라이즈 리미티드 | Ｎ-채널 트랜지스터 |
| JP2005223049A (ja) * | 2004-02-04 | 2005-08-18 | Ricoh Co Ltd | 半導体装置、半導体装置の製造方法、および表示装置 |
| JP2005268715A (ja) * | 2004-03-22 | 2005-09-29 | Central Res Inst Of Electric Power Ind | 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 |
| JP2007531258A (ja) * | 2004-03-25 | 2007-11-01 | コミサリア、ア、レネルジ、アトミク | 適切なソース、ドレイン及びチャネル材料を有する電界効果トランジスタとそれを有する集積回路 |
| US7948291B2 (en) | 2004-08-27 | 2011-05-24 | Fuji Electric Holdings Co., Ltd. | Logic circuit |
| US8093935B2 (en) | 2004-08-27 | 2012-01-10 | Fuji Electric Co., Ltd. | Logic circuit |
| DE112004002925B4 (de) * | 2004-08-27 | 2015-05-13 | Fuji Electric Co., Ltd | Logikkreis |
| JP4635181B2 (ja) * | 2005-02-24 | 2011-02-16 | 独立行政法人産業技術総合研究所 | 有機半導体装置 |
| JP2006237271A (ja) * | 2005-02-24 | 2006-09-07 | National Institute Of Advanced Industrial & Technology | 有機半導体装置 |
| JP2008546728A (ja) * | 2005-06-25 | 2008-12-25 | テヒニッシェ・ウニヴェルジテート・ダルムシュタット | オリゴ−テトラセン、それの製造法及び使用 |
| US8129714B2 (en) | 2007-02-16 | 2012-03-06 | Idemitsu Kosan Co., Ltd. | Semiconductor, semiconductor device, complementary transistor circuit device |
| WO2010032834A1 (ja) * | 2008-09-22 | 2010-03-25 | セイコーエプソン株式会社 | 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物 |
| JP2010074087A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Epson Corp | 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物 |
| JP2010074088A (ja) * | 2008-09-22 | 2010-04-02 | Seiko Epson Corp | 有機半導体装置、有機半導体装置の製造方法、電子デバイス、電子機器および絶縁層形成組成物 |
| US8698142B2 (en) | 2008-09-22 | 2014-04-15 | Seiko Epson Corporation | Organic semiconductor element, method of manufacturing organic semiconductor element, electronic device, electronic equipment and insulating layer forming composition |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1102335A2 (en) | 2001-05-23 |
| US6284562B1 (en) | 2001-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6284562B1 (en) | Thin film transistors | |
| KR100667603B1 (ko) | 박막 트랜지스터 | |
| US6452207B1 (en) | Organic semiconductor devices | |
| US9088000B2 (en) | Transistor structures and methods of fabrication thereof | |
| KR100781829B1 (ko) | 유기 박막 트랜지스터 및 그 제조방법 | |
| US6528816B1 (en) | Integrated inorganic/organic complementary thin-film transistor circuit and a method for its production | |
| EP2122706B1 (en) | Method of forming organic thin film transistors | |
| US20110084260A1 (en) | Thin film transistor array panel using organic semiconductor and a method for manufacturing the same | |
| US7384814B2 (en) | Field effect transistor including an organic semiconductor and a dielectric layer having a substantially same pattern | |
| US20100032662A1 (en) | Organic Thin Film Transistors | |
| CN101192623A (zh) | 具有双层电极的有机薄膜晶体管 | |
| US7241652B2 (en) | Method for fabricating organic thin film transistor | |
| US8969852B2 (en) | Organic electronic devices | |
| Scheinert et al. | Organic field-effect transistors with nonlithographically defined submicrometer channel length | |
| TWI297553B (ja) | ||
| US20060113531A1 (en) | Semiconductor component and method for the production thereof | |
| JP2004079623A (ja) | 有機薄膜電界効果トランジスター | |
| JP2004259763A (ja) | 電界効果型トランジスタ及び画像表示装置 |