JP2005268715A - 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 - Google Patents
有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP2005268715A JP2005268715A JP2004082834A JP2004082834A JP2005268715A JP 2005268715 A JP2005268715 A JP 2005268715A JP 2004082834 A JP2004082834 A JP 2004082834A JP 2004082834 A JP2004082834 A JP 2004082834A JP 2005268715 A JP2005268715 A JP 2005268715A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect device
- single crystal
- organic semiconductor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Abstract
【課題】 機械的柔軟性、発光素子や受光素子との適合性、価格競争力などに優れ、様々な有機半導体材料を選択できる自由度および急峻なスイッチング特性を有する、有機半導体単結晶を用いた電界効果デバイスおよび該電界効果デバイスの製造方法を提供すること。
【解決手段】 本発明に係る電界効果デバイスは、絶縁膜および複数の電極を有する基板と、該基板とは別々に作製された有機半導体単結晶とからなり、該絶縁膜と有機半導体単結晶とが、静電引力または機械的な力で接着されていることを特徴とする。
本発明に係る電界効果デバイスの製造方法は、絶縁膜および複数の電極を有する基板と、有機半導体単結晶とを別々に作製した後、該有機半導体単結晶とゲート絶縁膜とを静電引力または機械的な力でソフトに接着することを特徴とする。
【選択図】 図1
【解決手段】 本発明に係る電界効果デバイスは、絶縁膜および複数の電極を有する基板と、該基板とは別々に作製された有機半導体単結晶とからなり、該絶縁膜と有機半導体単結晶とが、静電引力または機械的な力で接着されていることを特徴とする。
本発明に係る電界効果デバイスの製造方法は、絶縁膜および複数の電極を有する基板と、有機半導体単結晶とを別々に作製した後、該有機半導体単結晶とゲート絶縁膜とを静電引力または機械的な力でソフトに接着することを特徴とする。
【選択図】 図1
Description
本発明は有機半導体単結晶を用いた電界効果デバイスおよびその製造方法に関する。
集積回路等に用いられる電界効果トランジスタ(Field Effect Transistor、以下「FET」ともいう。)素子は、半導体層として単結晶シリコン(Si)やガリウム砒素(GaAs)単結晶などの無機半導体材料をベースにして、その上にゲート絶縁膜や電極を順次形成したものが広く利用されている。また、近年では、有機半導体材料を用いた有機電界効果トランジスタが、軽量性、柔軟性などの面で優れていることから注目されており、フレキシブルディスプレイなどへの応用が期待されている。
しかしながら、従来のFETにおいては、半導体材料、例えばSi上にゲート絶縁膜を形成する場合、通常300℃以上の高温で形成されている。そのため、上記のような無機半導体材料であれば、半導体材料‐ゲート絶縁膜の良質な界面における優れたスイッチング特性が得られるが、高温で処理することから、有機半導体材料を用いたFETの製造には従来の製造プロセスを適用することが困難である。
このような問題点に対して、ごく最近になって、有機半導体単結晶上に、ゲート絶縁膜としてポリビニルフェノールやパリレンなどのポリマー材料を低温で形成する技術が開発されている。しかしながら、十分な絶縁性を得るためには1μm以上の厚みが必要となることから、原理的に急峻なスイッチング特性が得られず、実用材料としては適さない(非特許文献1参照)。
そのため、様々な有機半導体材料を用いたFET(以下「有機FET」ともいう。)では、一般に上記の製造プロセスを逆にして、プラスチック基板やシリコン基板の上に、有機半導体層を真空蒸着やスピンコートなどによって形成している(例えば特許文献1および2参照)。
しかし、このような方法では、半導体材料の選択の自由度は広がるが、後付けされる半導体は、分子が整然と並んだ単結晶ではなく、図2に示すような分子配列の周期性が劣る多結晶の薄膜やアモルファスとなることを余儀なくされ、充分なスイッチング特性が得らない(非特許文献2参照)。したがって、単結晶シリコンのFETなどに匹敵する良好なスイッチング特性を有する有機FETを得るためには、さらなる処理工程などの多大な労力が必要となり、生産コストも高くなるという問題がある。
以上のようなことから、有機半導体材料の選択の自由度が高く、簡便な製造プロセスで、急峻なスイッチング特性を有する有機FETを製造する方法の開発が求められている。
特開2000−174277号公報
特開2004−6750号公報
J.Appl.Phys.92巻(2002)p5259
J.Appl.Phys.87巻(2000)p4456
本発明の課題は、機械的柔軟性、発光素子や受光素子との適合性、価格競争力などに優れ、様々な有機半導体材料を選択できる自由度および急峻なスイッチング特性を有する、有機半導体単結晶を用いた電界効果デバイスおよび該電界効果デバイスの製造方法を提供
することにある。
することにある。
有機電界効果デバイスにおいても、急峻なスイッチング特性を実現するためには、現在主流の単結晶シリコンFETと同様に、単結晶の有機半導体を用いることが望ましい。そこで本発明者らは、上記課題を解決するために鋭意研究した結果、有機半導体単結晶を望ましい条件で独立に作製し、該有機半導体単結晶と、絶縁膜を有する基板とを静電引力または機械的な力でソフトに接着することで、良好な有機半導体‐絶縁膜界面を形成することができ、単結晶シリコンFETに匹敵する急峻なスイッチング特性が得られることを見出した。
すなわち、本発明に係る電界効果デバイスは、絶縁膜および複数の電極を有する基板と、該基板とは別々に作製された有機半導体単結晶とからなり、該絶縁膜と有機半導体単結晶とが、静電引力または機械的な力で接着されていることを特徴とする。
また、本発明に係る電界効果デバイスは、前記絶縁膜が酸化シリコンからなり、かつ、該絶縁膜の膜厚が500nmである場合に、サブスレッショルド係数が2V/decadeよりも小さいことが好ましい。
本発明に係る電界効果デバイスの具体的な態様としては、前記複数の電極がゲート電極、ソース電極およびドレイン電極である電界効果トランジスタなどが挙げられる。
本発明に係る電界効果デバイスの製造方法は、絶縁膜および複数の電極を有する基板と、有機半導体単結晶とを別々に作製した後、該有機半導体単結晶とゲート絶縁膜とを静電引力または機械的な力でソフトに接着することを特徴とする。
本発明に係る電界効果デバイスの製造方法は、絶縁膜および複数の電極を有する基板と、有機半導体単結晶とを別々に作製した後、該有機半導体単結晶とゲート絶縁膜とを静電引力または機械的な力でソフトに接着することを特徴とする。
前記絶縁膜は、分子膜コーティングによって表面改質されていることが好ましく、該分子膜コーティングの厚さは、3nm以下であることが望ましい。このような分子膜コーティングはシラン化合物からなり、前記絶縁膜に化学的に吸着していることが好ましい。
前記複数の電極としては、例えばゲート電極、ソース電極およびドレイン電極が挙げられ、該ソース電極およびドレイン電極は、分子膜コーティングによって表面改質されて電気的接触が改善されていることが好ましく、該分子膜コーティングの厚さは、3nm以下であることが望ましい。
前記ソース電極およびドレイン電極が、金、白金、銀および銅からなる群より選ばれる少なくとも1種の金属からなる場合、前記分子膜コーティングは、チオール化合物またはジスルフィド化合物からなり、前記ソース電極およびドレイン電極に化学的に吸着していることが好ましい。
本発明に係る電界効果デバイスの製造方法において用いられる前記有機半導体単結晶としては、ペンタセン、テトラセン、アントラセンおよびルブレンからなる群より選ばれる昇華性有機化合物の単結晶が挙げられ、該昇華性有機化合物からなる有機半導体単結晶は、フィジカルペーパートランスポート法によって作製することができる。
本発明によれば、急峻なスイッチング特性および優れた機械的柔軟性を有する有機電界効果デバイスを簡便な製造プロセスで得ることができる。
また、本発明によれば、絶縁膜を有する基板と、有機半導体単結晶とを独立な条件で作製するため、両者を組み合わせる際に製造工程からくる制約を受けない。したがって、シリコンFETと同程度のスイッチング特性を維持しながら、絶縁膜および有機単結晶の選
択の自由度が広がる。そのため、絶縁膜としては、機械的柔軟性、価格競争力に優れた樹脂材料や、メモリー効果を有する強誘電体などを選択することができ、有機単結晶としては、様々な波長の光に応答する物質を利用することができる。
また、本発明によれば、絶縁膜を有する基板と、有機半導体単結晶とを独立な条件で作製するため、両者を組み合わせる際に製造工程からくる制約を受けない。したがって、シリコンFETと同程度のスイッチング特性を維持しながら、絶縁膜および有機単結晶の選
択の自由度が広がる。そのため、絶縁膜としては、機械的柔軟性、価格競争力に優れた樹脂材料や、メモリー効果を有する強誘電体などを選択することができ、有機単結晶としては、様々な波長の光に応答する物質を利用することができる。
これにより、有機電界効果デバイスにおける、発光素子や受光素子との適合性、機械的柔軟性などの様々な要求に応じることができため、有機電界効果デバイスの有用性を高めることができる。
以下、本発明に係る有機半導体単結晶を用いた電界効果デバイスおよびその製造方法について詳細に説明する。
本発明に係る電界効果デバイスは、絶縁膜および複数の電極を有する基板と、該基板とは別々に作製された有機半導体単結晶とを、静電引力または機械的な力でソフトに接着したものである。図1に本発明の有機電界効果デバイスの一例である有機FETの模式的断面図を、製造工程の概念とともに示す。
本発明に係る電界効果デバイスは、絶縁膜および複数の電極を有する基板と、該基板とは別々に作製された有機半導体単結晶とを、静電引力または機械的な力でソフトに接着したものである。図1に本発明の有機電界効果デバイスの一例である有機FETの模式的断面図を、製造工程の概念とともに示す。
(1)有機半導体単結晶
本発明で用いられる有機半導体単結晶としては、有機分子が周期的に配列した有機半導体単結晶であれば特に限定されることなく用いることができる。例えば、ペンタセン、テトラセン、アントラセン、ルブレン、ナフタレン、チオフェン系分子、TCNQ系分子(TCNQ;7,7,8,8−テトラシアノキノジメタン)などからなる有機半導体単結晶を用いることができる。
本発明で用いられる有機半導体単結晶としては、有機分子が周期的に配列した有機半導体単結晶であれば特に限定されることなく用いることができる。例えば、ペンタセン、テトラセン、アントラセン、ルブレン、ナフタレン、チオフェン系分子、TCNQ系分子(TCNQ;7,7,8,8−テトラシアノキノジメタン)などからなる有機半導体単結晶を用いることができる。
このような有機半導体単結晶は、それぞれの有機化合物に適した合成法によって作製される。なお、結晶表面が平坦かつ清浄なものが得られることが必要である。
例えば、ペンタセン、テトラセン、アントラセン、ルブレンなどの昇華性有機化合物の単結晶は、フィジカルペーパートランスポートと呼ばれる手法で作製することができる。また、(BEDTTTF)2TCNQなどの電荷移動錯体と呼ばれる一群の化合物は、液
体中で従来公知の方法によって作製することができる。
例えば、ペンタセン、テトラセン、アントラセン、ルブレンなどの昇華性有機化合物の単結晶は、フィジカルペーパートランスポートと呼ばれる手法で作製することができる。また、(BEDTTTF)2TCNQなどの電荷移動錯体と呼ばれる一群の化合物は、液
体中で従来公知の方法によって作製することができる。
上記フィジカルペーパートランスポート法の概念図を図3に示す。この方法は、まず、図3に示すように、温度勾配がつけられる管状電気炉にアルゴンなどの不活性ガスを流し、管状電気炉の上流側がより高温となるようにする。次に、この高温部に粉末状の有機半導体原料を載置し、これが徐々に昇華する程度の温度に設定し、ゆっくり昇華させて下流の低温部で結晶化させる。さらに、得られた結晶を再度上流部に載置し、結晶化を数回繰り返すことで、純度の高い有機半導体単結晶を得ることができる。
上記のようにして得られる有機半導体単結晶の厚みは、使用用途によっても異なるが、通常0.1〜10μm程度である。
(2)基板
本発明で用いられる基板は、絶縁膜および複数の電極を有しており、電界効果トランジスタとして用いる場合には、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極を有する。
(2)基板
本発明で用いられる基板は、絶縁膜および複数の電極を有しており、電界効果トランジスタとして用いる場合には、ゲート絶縁膜、ゲート電極、ソース電極およびドレイン電極を有する。
このような基板を構成する材料としては、特に限定されないが、樹脂シートや樹脂フィルム、紙、ガラス、セラミック、金属、合金などを適宜用いることができる。
上記基板上に形成される絶縁膜を構成する材料としては、一般的に用いられている絶縁材料、例えば、
ポリスチレン、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリウレタン、エポキシ樹脂、フェノール樹脂などのポリマー;
酸化シリコン、酸化アルミニウム、酸化チタン、酸化亜鉛などの酸化物;
SrTiO3、BaTiO3などの強誘電性酸化物;
窒化珪素、窒化アルミニウムなどの窒化物などを用いることができる。
上記基板上に形成される絶縁膜を構成する材料としては、一般的に用いられている絶縁材料、例えば、
ポリスチレン、ポリイミド、ポリカーボネート、ポリエステル、ポリビニルアルコール、ポリウレタン、エポキシ樹脂、フェノール樹脂などのポリマー;
酸化シリコン、酸化アルミニウム、酸化チタン、酸化亜鉛などの酸化物;
SrTiO3、BaTiO3などの強誘電性酸化物;
窒化珪素、窒化アルミニウムなどの窒化物などを用いることができる。
絶縁膜の厚みは、用途に応じて適宜設定すればよく、特に制限されないが、例えば、電界効果トランジスタとして用いる場合、一般的に10〜1000nm程度である。
本発明で用いられる基板の具体的な態様としては、導電性シリコンウェハーをゲート電極とし、表面を800℃程度で酸化処理することにより形成される酸化シリコン膜を、ゲート絶縁膜としたものなどが挙げられる。また、ソース電極およびドレイン電極は、真空蒸着などの方法によって金、白金、銅、チタン、クロム、ニッケル、コバルトなどの金属の膜を前記絶縁膜上に形成することにより得られる。絶縁膜上にソース電極およびドレイン電極を形成するためのパターンは、フォトリソグラフィー、電子ビームリソグラフィー、シャドーマスク法などによって形成することができる。
本発明で用いられる基板の具体的な態様としては、導電性シリコンウェハーをゲート電極とし、表面を800℃程度で酸化処理することにより形成される酸化シリコン膜を、ゲート絶縁膜としたものなどが挙げられる。また、ソース電極およびドレイン電極は、真空蒸着などの方法によって金、白金、銅、チタン、クロム、ニッケル、コバルトなどの金属の膜を前記絶縁膜上に形成することにより得られる。絶縁膜上にソース電極およびドレイン電極を形成するためのパターンは、フォトリソグラフィー、電子ビームリソグラフィー、シャドーマスク法などによって形成することができる。
上記ゲート絶縁膜は、平坦かつ清浄であることが必要であることから、分子膜コーティングなどによる表面改質を行うことが望ましい。この際、分子膜コーティングの厚さは、3nm以下であることが好ましい。このように分子膜コーティングを超薄膜にすることにより、電界効果デバイスの構造設計や製造プロセスにおいて、分子膜コーティングが無い場合とほぼ同じ状態で取り扱うことができるため、分子膜コーティングを設けることによる新たな制約がほとんど発生しない。また、極少量の材料で閾値制御膜を形成することができるため、非常に経済的である。
分子膜コーティングは、上記ゲート絶縁膜に化学的に吸着していることが好ましい。化学的に吸着することで、超薄膜でも緻密で強固な膜が形成され、非常に効果的に機能する。このような分子膜コーティングは、たとえばシラン化合物を用いて形成することができる。シラン化合物は、ゲート絶縁膜として好適に用いられる酸化シリコンや酸化アルミニウムなどの酸化物表面に、または、簡単な親水化処理により親水化された表面に容易に化学吸着して、緻密で強固な超薄膜(単分子膜)を形成するため好適である。ここで、親水化処理とは、表面に水酸基(−OH)を形成する処理のことである。
また、上記ソース電極およびドレイン電極についても、有機半導体単結晶と良好な電気的接触を得る必要があることから、これらの電極にも分子膜コーティングなどによる表面改質を行うことが望ましい。この際、分子膜コーティングの厚さは、3nm以下であることが好ましい。このように電極上に形成する分子膜コーティングを超薄膜にすることによる利点は、上述した絶縁膜上に形成する場合と同様である。
また、分子膜コーティングは、上記ソース電極およびドレイン電極に化学的に吸着していることが好ましい。化学的に吸着することで、超薄膜でも緻密で強固な膜が形成され、非常に効果的に機能する。また、前記ソース電極およびドレイン電極が、金、白金、銀および銅から選ばれる少なくとも1種の金属から形成されている場合、電極上に形成される分子膜コーティングは、チオール化合物またはジスルフィド化合物からなることが好ましい。チオール化合物またはジスルフィド化合物は、ソース電極およびドレイン電極の形成に好適に用いられる金、白金、銀、銅などの貴金属表面に、容易に化学吸着して緻密で強固な超薄膜(単分子膜)を形成するため好適である。
(3)電界効果デバイスの作製
上記のように別々に作製した有機半導体単結晶と基板とを接着することにより、半導体‐絶縁膜界面を有する電界効果デバイスを作製することができる。最も簡便な接着方法としては、有機半導体単結晶の表面を絶縁膜に近づけて、自然な静電引力によって接着して半導体‐絶縁膜界面を形成する方法である。このような自然な静電引力だけでは接着力が
不充分な場合には、例えば、ゲート電極とソース/ドレイン電極との間に電圧を印加して1mN/cm2程度に静電引力を強める方法や、粘接着テープを用いて有機半導体単結晶
と基板とを機械的な力などによって、同様に1mN/cm2程度の力で押し付けて固定す
る方法などが有効である。
上記のように別々に作製した有機半導体単結晶と基板とを接着することにより、半導体‐絶縁膜界面を有する電界効果デバイスを作製することができる。最も簡便な接着方法としては、有機半導体単結晶の表面を絶縁膜に近づけて、自然な静電引力によって接着して半導体‐絶縁膜界面を形成する方法である。このような自然な静電引力だけでは接着力が
不充分な場合には、例えば、ゲート電極とソース/ドレイン電極との間に電圧を印加して1mN/cm2程度に静電引力を強める方法や、粘接着テープを用いて有機半導体単結晶
と基板とを機械的な力などによって、同様に1mN/cm2程度の力で押し付けて固定す
る方法などが有効である。
半導体‐絶縁膜界面の平坦性は、電界効果デバイスのスイッチング特性の急峻さに直結するため、上述したように必要に応じて絶縁膜および電極を分子膜コーティングなどにより表面改質して、平坦性に優れた界面を作製することが好ましい。
上記のようにして得られる本発明の電界効果デバイスは、ゲート電圧の関数として電気伝導度をプロットしたグラフから求めたサブスレッショルド係数が、例えば、絶縁膜として500nmの酸化シリコン膜を用いた場合、2V/decadeよりも小さい。なお、サブスレッショルド係数とは、ゲート電圧制御によるスイッチ現象の急峻さを表す指標である。具体的には、図4のようなソース電極―ドレイン電極間の電気伝導度(電極間に流れる電流/電極間にかけられた電圧)測定の結果から、電気伝導度が1桁変わるのに最小限必要なゲート電圧の変化分によって求めることができ、サブスレッショルド係数の値が小さいほど、スイッチング特性に優れる。
典型的な単結晶シリコンを用いた電界効果デバイスにおいては、上記条件の場合におけるサブスレッショルド係数が1.0V/decade程度である。一方、図2に示したような多結晶有機半導体薄膜を用いた電界効果デバイスでは、上記条件におけるサブスレッショルド係数が通常5.0V/decade以上にもなるため、論理回路などの低電力応用に向かないとの危惧があった。
したがって、上記本発明に係る製造方法によって、従来の単結晶シリコンを用いた電界効果デバイスと比較しても遜色のない急峻なスイッチング特性を有する、有機半導体単結晶を用いた電界効果デバイスを得ることができ、これにより、価格競争力や機械的柔軟性で有利な有機半導体単結晶を用いた電界効果デバイスを論理回路などへ応用することが可能になった。
このような本発明に係る電界効果デバイスは、上述した電界効果トランジスタ以外にも、抵抗器、ダイオード、サイリスタ、メモリー素子、センサーなどに用いることができる。
〔実施例〕
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は、これら実施例に何ら限定されることはない。
以下、実施例に基づいて本発明をより具体的に説明するが、本発明は、これら実施例に何ら限定されることはない。
[実施例1]
(1)有機半導体単結晶の作製
フィジカルベーパートランスポート法でペンタセン単結晶を作製した。図3に示すような温度勾配がつけられる管状電気炉にアルゴンガスを流し、上流がより高温になるようにした。次に、粉末状ペンタセンを上流の高温部に置き、高温部が220℃程度になるように温度設定し、ペンタセンをゆっくり昇華させ、下流の低温部で結晶化させた。得られた結晶を再度上流部に置いて、同様の操作を3回繰り返すことによって結晶の純度を高めた。このようにして表面が平坦で清浄なペンタセン単結晶(典型的な大きさは0.5mm角程度、厚みが5μm以下)を得た。
(1)有機半導体単結晶の作製
フィジカルベーパートランスポート法でペンタセン単結晶を作製した。図3に示すような温度勾配がつけられる管状電気炉にアルゴンガスを流し、上流がより高温になるようにした。次に、粉末状ペンタセンを上流の高温部に置き、高温部が220℃程度になるように温度設定し、ペンタセンをゆっくり昇華させ、下流の低温部で結晶化させた。得られた結晶を再度上流部に置いて、同様の操作を3回繰り返すことによって結晶の純度を高めた。このようにして表面が平坦で清浄なペンタセン単結晶(典型的な大きさは0.5mm角程度、厚みが5μm以下)を得た。
(2)基板の作製
市販の酸化シリコン膜500nmを有する導電性シリコンウェハー上に、ソース/ドレ
イン電極パターンをフォトリソグラフィー法で作製した。ソース/ドレイン電極間の距離
は5μm程度とした。また、ソース/ドレイン電極での電圧降下の影響を排除するため、
ソース/ドレイン電極の間に単結晶内の電圧降下測定用の電極を2本作製した。これらの
電極には10nm程度の厚さに真空蒸着された金を用いた。さらに、半導体‐絶縁膜界面をより良好なものにするため、シラン分子修飾により酸化シリコン膜表面を改質した。
市販の酸化シリコン膜500nmを有する導電性シリコンウェハー上に、ソース/ドレ
イン電極パターンをフォトリソグラフィー法で作製した。ソース/ドレイン電極間の距離
は5μm程度とした。また、ソース/ドレイン電極での電圧降下の影響を排除するため、
ソース/ドレイン電極の間に単結晶内の電圧降下測定用の電極を2本作製した。これらの
電極には10nm程度の厚さに真空蒸着された金を用いた。さらに、半導体‐絶縁膜界面をより良好なものにするため、シラン分子修飾により酸化シリコン膜表面を改質した。
(3)電界効果デバイスの作製
(1)で得られたペンタセン単結晶を、(2)で作製した基板のソース/ドレイン電極間
に、自然な静電引力によって貼り付けてデバイスを作製した。
(1)で得られたペンタセン単結晶を、(2)で作製した基板のソース/ドレイン電極間
に、自然な静電引力によって貼り付けてデバイスを作製した。
(4)評価
直流4端子法によって、ソース/ドレイン電極における電圧降下を排除した純粋な単結
晶内の電圧降下を測定して電気伝導度を求めた。求めた電気伝導度をゲート電圧の関数としてプロットしたグラフを図4に示す。
直流4端子法によって、ソース/ドレイン電極における電圧降下を排除した純粋な単結
晶内の電圧降下を測定して電気伝導度を求めた。求めた電気伝導度をゲート電圧の関数としてプロットしたグラフを図4に示す。
スイッチング特性を評価するために、サブスレッショルド係数を図4のグラフから求めたところ、1.5V/decadeであった。サブスレッショルド係数は酸化シリコン膜の厚さに比例するので、50nmであれば150mV/decadeとなり、典型的な単結晶シリコンでの値100mV/decadeと比べても遜色のない値であった。
1・・・有機半導体単結晶
2・・・ソース電極
3・・・ドレイン電極
4・・・ゲート絶縁膜
5・・・ゲート電極
6・・・有機半導体多結晶膜
7・・・原料粉末
8・・・結晶
9・・・管状電気炉
2・・・ソース電極
3・・・ドレイン電極
4・・・ゲート絶縁膜
5・・・ゲート電極
6・・・有機半導体多結晶膜
7・・・原料粉末
8・・・結晶
9・・・管状電気炉
Claims (25)
- 絶縁膜および複数の電極を有する基板と、該基板とは別々に作製された有機半導体単結晶とからなり、
該絶縁膜と有機半導体単結晶とが、静電引力または機械的な力で接着されていることを特徴とする電界効果デバイス。 - 前記絶縁膜が分子膜コーティングによって表面改質されていることを特徴とする請求項1に記載の電界効果デバイス。
- 前記分子膜コーティングの厚さが3nm以下であることを特徴とする請求項2に記載の電界効果デバイス。
- 前記分子膜コーティングが、前記絶縁膜に化学的に吸着していることを特徴とする請求項2または3に記載の電界効果デバイス。
- 前記分子膜コーティングがシラン化合物からなることを特徴とする請求項2〜4のいずれかに記載の電界効果デバイス。
- 前記絶縁膜が酸化シリコンからなり、かつ、該絶縁膜の膜厚が500nmである場合に、サブスレッショルド係数が2V/decadeよりも小さいことを特徴とする請求項1に記載の電界効果デバイス。
- 前記有機半導体単結晶が、ペンタセン、テトラセン、アントラセンおよびルブレンからなる群より選ばれる昇華性有機化合物の単結晶であることを特徴とする請求項1に記載の電界効果デバイス。
- 前記基板を構成する複数の電極が、ゲート電極、ソース電極およびドレイン電極であることを特徴とする請求項1に記載の電界効果デバイス。
- 前記ソース電極およびドレイン電極が分子膜コーティングによって表面改質されていることを特徴とする請求項8に記載の電界効果デバイス。
- 前記分子膜コーティングの厚さが3nm以下であることを特徴とする請求項9に記載の電界効果デバイス。
- 前記分子膜コーティングが、前記ソース電極およびドレイン電極に化学的に吸着していることを特徴とする請求項9または10に記載の電界効果デバイス。
- 前記ソース電極およびドレイン電極が、金、白金、銀および銅からなる群より選ばれる少なくとも1種の金属からなり、かつ、前記分子膜コーティングが、チオール化合物またはジスルフィド化合物からなることを特徴とする請求項9〜11のいずれかに記載の電界効果デバイス。
- 前記電界効果デバイスが電界効果トランジスタであることを特徴とする請求項8〜12のいずれかに記載の電界効果デバイス。
- 絶縁膜および複数の電極を有する基板と、有機半導体単結晶とを別々に作製した後、該有機半導体単結晶と絶縁膜とを静電引力または機械的な力で接着することを特徴とする電界効果デバイスの製造方法。
- 前記絶縁膜が分子膜コーティングによって表面改質されていることを特徴とする請求項14に記載の電界効果デバイスの製造方法。
- 前記分子膜コーティングの厚さが3nm以下であることを特徴とする請求項15に記載の電界効果デバイスの製造方法。
- 前記分子膜コーティングが、前記絶縁膜に化学的に吸着していることを特徴とする請求項15または16に記載の電界効果デバイスの製造方法。
- 前記分子膜コーティングがシラン化合物からなることを特徴とする請求項15〜17のいずれかに記載の電界効果デバイスの製造方法。
- 前記有機半導体単結晶が、ペンタセン、テトラセン、アントラセンおよびルブレンからなる群より選ばれる昇華性有機化合物の単結晶であることを特徴とする請求項14に記載の電界効果デバイスの製造方法。
- 前記昇華性有機化合物からなる有機半導体単結晶が、フィジカルペーパートランスポート法によって作製されたことを特徴とする請求項19に記載の電界効果デバイスの製造方法。
- 前記基板を構成する複数の電極が、ゲート電極、ソース電極およびドレイン電極であることを特徴とする請求項14に記載の電界効果デバイスの製造方法。
- 前記ソース電極およびドレイン電極が分子膜コーティングによって表面改質されていることを特徴とする請求項21に記載の電界効果デバイスの製造方法。
- 前記分子膜コーティングの厚さが3nm以下であることを特徴とする請求項22に記載の電界効果デバイスの製造方法。
- 前記分子膜コーティングが、前記ソース電極およびドレイン電極に化学的に吸着していることを特徴とする請求項22または23に記載の電界効果デバイスの製造方法。
- 前記ソース電極およびドレイン電極が、金、白金、銀および銅からなる群より選ばれる少なくとも1種の金属からなり、かつ、前記分子膜コーティングが、チオール化合物、または、ジスルフィド化合物からなることを特徴とする請求項22〜24のいずれかに記載の電界効果デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004082834A JP2005268715A (ja) | 2004-03-22 | 2004-03-22 | 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004082834A JP2005268715A (ja) | 2004-03-22 | 2004-03-22 | 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005268715A true JP2005268715A (ja) | 2005-09-29 |
Family
ID=35092900
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004082834A Pending JP2005268715A (ja) | 2004-03-22 | 2004-03-22 | 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005268715A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214326A (ja) * | 2006-02-09 | 2007-08-23 | Central Res Inst Of Electric Power Ind | 有機半導体素子 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259434A (ja) * | 1992-03-13 | 1993-10-08 | Nissha Printing Co Ltd | 有機整流素子 |
JP2001177109A (ja) * | 1999-11-17 | 2001-06-29 | Lucent Technol Inc | 薄膜トランジスタ |
JP2003258264A (ja) * | 2002-03-05 | 2003-09-12 | Sangaku Renkei Kiko Kyushu:Kk | 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体 |
JP2004006750A (ja) * | 2002-03-27 | 2004-01-08 | Mitsubishi Chemicals Corp | 有機半導体材料及び有機電子デバイス |
JP2004070223A (ja) * | 2002-08-09 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
-
2004
- 2004-03-22 JP JP2004082834A patent/JP2005268715A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05259434A (ja) * | 1992-03-13 | 1993-10-08 | Nissha Printing Co Ltd | 有機整流素子 |
JP2001177109A (ja) * | 1999-11-17 | 2001-06-29 | Lucent Technol Inc | 薄膜トランジスタ |
JP2003258264A (ja) * | 2002-03-05 | 2003-09-12 | Sangaku Renkei Kiko Kyushu:Kk | 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体 |
JP2004006750A (ja) * | 2002-03-27 | 2004-01-08 | Mitsubishi Chemicals Corp | 有機半導体材料及び有機電子デバイス |
JP2004070223A (ja) * | 2002-08-09 | 2004-03-04 | Semiconductor Energy Lab Co Ltd | 表示装置およびその作製方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007214326A (ja) * | 2006-02-09 | 2007-08-23 | Central Res Inst Of Electric Power Ind | 有機半導体素子 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10833102B2 (en) | Low power 2D memory transistor for flexible electronics and the fabrication methods thereof | |
KR101603771B1 (ko) | 2차원 시트 물질을 이용한 전자 소자 및 그 제조 방법 | |
Sun et al. | Inorganic semiconductors for flexible electronics | |
US8815683B2 (en) | Nonvolatile memory electronic device including nanowire channel and nanoparticle-floating gate nodes and a method for fabricating the same | |
US7579223B2 (en) | Semiconductor apparatus and process for fabricating the same | |
KR100850905B1 (ko) | 나노선나노입자 이종결합의 비휘발성 메모리 전자소자 및그 제조방법 | |
Yen et al. | van der Waals heteroepitaxy on muscovite | |
JP5638511B2 (ja) | 不揮発性メモリ機能を有する電界効果型半導体の電子又は光電子能動デバイス及びその製造方法 | |
US20110181345A1 (en) | Phase transition devices and smart capacitive devices | |
US20230010658A1 (en) | Electronic switching device | |
US20070178710A1 (en) | Method for sealing thin film transistors | |
US20160164014A1 (en) | Thin film transistor | |
JP2007096129A (ja) | 分子トランジスタおよびその製造方法、並びにそれを用いた不揮発性メモリおよび圧電センサ | |
CN101771022A (zh) | 采用石墨烯的电路结构及其制造方法 | |
JP6187185B2 (ja) | 電子装置及びその製造方法 | |
CN112582541B (zh) | 一种基于二维叠层异质结构的垂直单分子膜场效应晶体管及其制备方法 | |
TW201108311A (en) | Process for aligning nanoparticles | |
JP2008235374A (ja) | 有機電界効果トランジスタ | |
Zhang et al. | Field-effect transistor memories based on ferroelectric polymers | |
TWI525708B (zh) | An alkyl silane laminate, a method for producing the same, and a thin film transistor | |
JP2005166742A (ja) | 積層体の製造方法及び有機電界効果トランジスタの製造方法 | |
JP2005268715A (ja) | 有機半導体単結晶を用いた電界効果デバイスおよびその製造方法 | |
US8178868B2 (en) | Thin-film laminate and organic transistor using the same | |
KR101978944B1 (ko) | 트랜지스터 및 이의 제조 방법 | |
JP2009218406A (ja) | 有機電界効果トランジスタ及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070322 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100701 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110823 |