JP2005166742A - 積層体の製造方法及び有機電界効果トランジスタの製造方法 - Google Patents
積層体の製造方法及び有機電界効果トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2005166742A JP2005166742A JP2003400235A JP2003400235A JP2005166742A JP 2005166742 A JP2005166742 A JP 2005166742A JP 2003400235 A JP2003400235 A JP 2003400235A JP 2003400235 A JP2003400235 A JP 2003400235A JP 2005166742 A JP2005166742 A JP 2005166742A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- organic semiconductor
- substrate
- manufacturing
- organic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】 本発明による積層体の製造方法は、湾曲した状態の基板を準備する工程、湾曲された基板における凸側の表面に有機半導体により構成される薄膜を形成する工程、及び、薄膜が形成された基板を平面状とする工程を有することを特徴とする。このような製造方法により、有機半導体により構成される薄膜は、当該薄膜の膜面方向に圧縮される力を有するようになる。その結果、例えば薄膜が有機半導体の多結晶により構成される場合には、薄膜は多結晶の粒子間距離を狭める方向に力を有するようになる。
【選択図】 図1
Description
Jan Hendrik Schon, "Applied Physics Letters", vol.79, 4163(2001). Frank-J. Meyer zu Heringdort, M. C. Reuter and R. M. Tromp, "Nature", vol. 412, 517(2001).
(実施例1)
9×25mmのサイズのクラウンガラス基板(ヤング率:7.13Pa、ポアソン比:0.22)を準備し、この上に金を真空蒸着して厚さ100nmのゲート電極を形成した。このゲート電極上に、スピンコート法によりポリメチルメタクリレートを塗布して厚さ厚さ500nmのゲート絶縁膜を形成し、ベース基板を得た。
ベース基板の変位量を1.0μm(実施例2)又は2.0μm(実施例3)としたこと以外は、実施例1と同様にして有機FETを得た。
ベース基板を湾曲させずに、ベース基板におけるゲート絶縁膜上に有機半導体薄膜を形成したこと以外は実施例1と同様にして有機FETを得た。
ベース基板の変位量を−1.0μm、すなわち、ベース基板を、そのゲート絶縁膜が形成された側が凹側表面となるように変位量1.0μmで湾曲させ、この凹側表面上に有機半導体薄膜を形成した後、ベース基板を平面状としたこと以外は、実施例1と同様にして有機FETを得た。
実施例1〜3及び比較例1〜2で得られた有機FETについて、ゲート電圧に対するドレイン電流の変化を測定した。この測定は、半導体パラメータ・アナライザ(4155C、Agilent Technologies社製)を用いて行い、種々の値のドレイン/ソース電極間の電圧(ドレイン電圧)に対して、ゲート/ソース電極間の電圧(ゲート電圧)を連続的に変化させた場合に、ソース電極及びドレイン電極間に流れる電流(ドレイン電流)の値をモニターすることにより行った。
Claims (27)
- 基板上に、有機半導体により構成される薄膜を形成した後、前記薄膜にその膜面方向に圧縮する力を付加する積層体の製造方法。
- 前記薄膜は、有機半導体の多結晶により構成される請求項1記載の積層体の製造方法。
- 湾曲した状態の基板を準備する工程と、
前記基板における凸側の表面に、有機半導体により構成される薄膜を形成する工程と、
前記薄膜が形成された前記基板を平面状とする工程と、
を有する積層体の製造方法。 - 前記基板を準備する工程において、平面状の基板を湾曲させる請求項3記載の積層体の製造方法。
- 前記薄膜は、有機半導体の多結晶により構成される請求項3又は4記載の積層体の製造方法。
- 基板上に、有機半導体により構成される薄膜を、当該薄膜が膜面方向に圧縮される力を有するように形成する積層体の製造方法。
- 前記薄膜は、有機半導体の非晶質体により構成される請求項6記載の積層体の製造方法。
- 前記薄膜は、有機半導体の多結晶により構成され、且つ、
前記力は、前記薄膜における前記多結晶の粒子間距離を狭める方向の力である請求項6記載の積層体の製造方法。 - 前記基板を加熱して膨張させた状態で、当該基板上に前記薄膜を形成し、
前記薄膜を形成した後に前記基板の温度を低下させることにより前記薄膜に前記力を生じさせる請求項6〜8のいずれか一項に記載の積層体の製造方法。 - 前記基板として、当該基板における少なくとも前記薄膜が形成される面側の領域が前記有機半導体よりも大きな熱膨張係数を有する材料により形成されたものを用いる請求項9記載の積層体の製造方法。
- 前記基板として、当該基板における少なくとも前記薄膜が形成される面側の領域が、ポリエチレン、ポリプロピレン、ポリスチレン、ポリアクリロニトリル、ポリメチルメタクリレート、ポリ酢酸ビニル、ポリビニルメチルケトン、ポリ(1−プロペン)、ポリ(1−ブテン)、ポリ(α−メチルスチレン)のうち少なくとも一種の材料により形成されたものを用いる請求項9又は10記載の積層体の製造方法。
- 前記基板として、当該基板における少なくとも前記薄膜が形成される面側の領域がポリマー材料により形成されたものを用い、
前記基板を前記ポリマー材料のガラス転移温度以上に加熱した状態で、当該基板上に前記薄膜を形成し、
前記薄膜を形成した後に、前記基板の温度を前記ガラス転移温度未満に低下させることにより、前記薄膜に前記力を生じさせる請求項6〜8のいずれか一項に記載の積層体の製造方法。 - ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体薄膜と、前記チャネルを通る電流量を制御するためのゲート電極と、前記ゲート電極と前記有機半導体薄膜との間に設けられた絶縁層と、を備える有機電界効果トランジスタを製造する方法であって、
前記有機半導体薄膜を形成した後に、該有機半導体薄膜にその膜面方向に圧縮する力を付加する工程を実施する有機電界効果トランジスタの製造方法。 - 前記有機半導体薄膜は、有機半導体の多結晶により構成される請求項13記載の有機電界効果トランジスタの製造方法。
- 前記ゲート電極及び該ゲート電極上に形成された前記絶縁層を有するベース基板を形成する工程と、
前記ベース基板における前記絶縁層が形成された側に、前記有機半導体薄膜を形成する工程と、
前記有機半導体薄膜に、その膜面方向に圧縮する力を付加する工程と、
前記ベース基板における前記有機半導体薄膜が形成された側に前記ソース電極及び前記ドレイン電極を形成する工程と、
を有する請求項13又は14記載の有機電界効果トランジスタの製造方法。 - 前記ゲート電極、該ゲート電極上に形成された前記絶縁層、及び、該絶縁層上に形成された前記ソース電極及び前記ドレイン電極を有するベース基板を形成する工程と、
前記ベース基板における前記ソース電極及び前記ドレイン電極が形成された側に、前記有機半導体薄膜を形成する工程と、
前記有機半導体薄膜に、その膜面方向に圧縮する力を付加する工程と、
を有する請求項13又は14記載の有機電界効果トランジスタの製造方法。 - ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体薄膜と、前記チャネルを通る電流量を制御するためのゲート電極と、前記ゲート電極と前記有機半導体薄膜との間に設けられた絶縁層と、を備える有機電界効果トランジスタを製造する方法であって、
湾曲した状態のベース基板を準備する工程と、
前記ベース基板における凸側の表面に、前記有機半導体薄膜を形成する工程と、
前記有機半導体薄膜が形成された前記ベース基板を平面状とする工程と、
を有する有機電界効果トランジスタの製造方法。 - 前記有機半導体薄膜は、有機半導体材料の多結晶により構成される請求項17記載の有機電界効果トランジスタの製造方法。
- 前記ベース基板は、前記ゲート電極及び該ゲート電極上に形成された前記絶縁層を有する平面状の基板であり、
前記ベース基板を準備する工程において、前記ベース基板を前記絶縁層が凸側表面に位置するように湾曲させ、且つ、
前記有機半導体薄膜を形成する工程を実施した後に、該薄膜上に前記ソース電極及び前記ドレイン電極を形成する工程を更に実施する請求項17又は18記載の有機電界効果トランジスタの製造方法。 - 前記有機半導体薄膜を形成する工程を実施した後であって、前記有機半導体薄膜が形成された前記ベース基板を平面状とする工程を実施する前に、前記ソース電極及び前記ドレイン電極を形成する工程を実施する請求項19記載の有機電界効果トランジスタの製造方法。
- 前記ベース基板は、前記ゲート電極、該ゲート電極上に形成された前記絶縁層、及び、該絶縁層上に形成された前記ソース電極及び前記ドレイン電極を有する平面状の基板であり、
前記ベース基板を準備する工程において、該ベース基板を前記ソース電極及び前記ドレイン電極が凸側表面に位置するように湾曲させる請求項17又は18記載の有機電界トランジスタの製造方法。 - ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体薄膜と、前記チャネルを通る電流量を制御するためのゲート電極と、前記ゲート電極と前記有機半導体薄膜との間に設けられた絶縁層と、を備える有機電界効果トランジスタを製造する方法であって、
前記有機半導体薄膜を、当該薄膜が膜面方向に圧縮される方向に力を有するように形成する有機電界効果トランジスタの製造方法。 - 前記有機半導体薄膜は、有機半導体の非晶質体により構成される請求項22記載の有機電界効果トランジスタの製造方法。
- 前記有機半導体薄膜は、有機半導体の多結晶により構成され、且つ、
前記力は、前記薄膜における前記多結晶の粒子間距離を狭める方向の力である請求項22記載の有機電界効果トランジスタの製造方法。 - 前記絶縁層を加熱して膨張させた状態で、当該絶縁層上に前記有機半導体薄膜を形成し、
前記有機半導体薄膜を形成した後に、前記絶縁層の温度を低下させることにより前記有機半導体薄膜に前記力を生じさせる請求項22〜24のいずれか一項に記載の有機電界効果トランジスタの製造方法。 - 前記絶縁層として、当該絶縁層における少なくとも前記有機半導体薄膜が形成される面側の領域が前記有機半導体薄膜よりも大きな熱膨張係数を有する材料により形成されたものを用いる請求項25記載の有機電界効果トランジスタの製造方法。
- 前記絶縁層として、当該絶縁層における少なくとも前記有機半導体薄膜が形成される面側の領域がポリマー材料により形成されたものを用い、
前記絶縁層を前記ポリマー材料のガラス転移温度以上に加熱した状態で、当該絶縁層上に前記有機半導体薄膜を形成し、
前記有機半導体薄膜を形成した後に、前記絶縁層の温度を前記ガラス転移温度未満に低下させることにより、前記有機半導体薄膜に前記力を生じさせる請求項22〜24のいずれか一項に記載の有機電界効果トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003400235A JP4736318B2 (ja) | 2003-11-28 | 2003-11-28 | 積層体の製造方法及び有機電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003400235A JP4736318B2 (ja) | 2003-11-28 | 2003-11-28 | 積層体の製造方法及び有機電界効果トランジスタの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005166742A true JP2005166742A (ja) | 2005-06-23 |
JP4736318B2 JP4736318B2 (ja) | 2011-07-27 |
Family
ID=34724565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003400235A Expired - Fee Related JP4736318B2 (ja) | 2003-11-28 | 2003-11-28 | 積層体の製造方法及び有機電界効果トランジスタの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4736318B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009069248A1 (ja) * | 2007-11-28 | 2009-06-04 | Panasonic Corporation | フレキシブル半導体装置の製造方法およびフレキシブル半導体装置 |
WO2010016206A1 (ja) * | 2008-08-04 | 2010-02-11 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
WO2010016207A1 (ja) * | 2008-08-04 | 2010-02-11 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
WO2010032355A1 (ja) * | 2008-09-18 | 2010-03-25 | パナソニック株式会社 | フレキシブル半導体装置の製造方法及びそれに使用される積層膜 |
WO2010058541A1 (ja) * | 2008-11-18 | 2010-05-27 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
WO2010134234A1 (ja) * | 2009-05-19 | 2010-11-25 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
JP2012181059A (ja) * | 2011-02-28 | 2012-09-20 | National Institute Of Advanced Industrial & Technology | 有機半導体薄膜におけるキャリア移動頻度の評価方法 |
KR20140143932A (ko) * | 2013-06-10 | 2014-12-18 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
US9910319B2 (en) | 2014-09-03 | 2018-03-06 | Samsung Display Co., Ltd. | Method of manufacturing curved liquid crystal display panel and apparatus for manufacturing curved liquid crystal display panel |
US10854825B2 (en) | 2015-01-29 | 2020-12-01 | The University Of Tokyo | Organic semiconductor element |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06145964A (ja) * | 1992-11-02 | 1994-05-27 | Sharp Corp | プラスチック基板上への蒸着膜の形成方法 |
JPH08176798A (ja) * | 1994-12-27 | 1996-07-09 | Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk | 機能薄膜の製造方法 |
JPH08228034A (ja) * | 1994-12-09 | 1996-09-03 | At & T Corp | 有機薄膜トランジスタ装置 |
JPH11251601A (ja) * | 1997-11-24 | 1999-09-17 | Lucent Technol Inc | 半導体デバイス |
JP2003258265A (ja) * | 2001-12-28 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 有機薄膜トランジスタ |
-
2003
- 2003-11-28 JP JP2003400235A patent/JP4736318B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06145964A (ja) * | 1992-11-02 | 1994-05-27 | Sharp Corp | プラスチック基板上への蒸着膜の形成方法 |
JPH08228034A (ja) * | 1994-12-09 | 1996-09-03 | At & T Corp | 有機薄膜トランジスタ装置 |
JPH08176798A (ja) * | 1994-12-27 | 1996-07-09 | Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk | 機能薄膜の製造方法 |
JPH11251601A (ja) * | 1997-11-24 | 1999-09-17 | Lucent Technol Inc | 半導体デバイス |
JP2003258265A (ja) * | 2001-12-28 | 2003-09-12 | National Institute Of Advanced Industrial & Technology | 有機薄膜トランジスタ |
Non-Patent Citations (1)
Title |
---|
D.J.GUNDLACH ET AL: "Pentacene Organic Thin-Film Transistors-Molecular Ordering and Mobility", IEEE ELECTRON DEVICE LETTERS, vol. 18, no. 3, JPN6010072919, March 1997 (1997-03-01), US, XP000678864, ISSN: 0001887648, DOI: 10.1109/55.556089 * |
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7977741B2 (en) | 2007-11-28 | 2011-07-12 | Panasonic Corporation | Manufacturing method of flexible semiconductor device and flexible semiconductor device |
KR101376896B1 (ko) | 2007-11-28 | 2014-03-20 | 파나소닉 주식회사 | 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치 |
WO2009069248A1 (ja) * | 2007-11-28 | 2009-06-04 | Panasonic Corporation | フレキシブル半導体装置の製造方法およびフレキシブル半導体装置 |
US7851281B2 (en) | 2007-11-28 | 2010-12-14 | Panasonic Corporation | Manufacturing method of flexible semiconductor device and flexible semiconductor device |
WO2010016206A1 (ja) * | 2008-08-04 | 2010-02-11 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
WO2010016207A1 (ja) * | 2008-08-04 | 2010-02-11 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
US8343822B2 (en) | 2008-08-04 | 2013-01-01 | Panasonic Corporation | Flexible semiconductor device and method for manufacturing same |
JP5406189B2 (ja) * | 2008-08-04 | 2014-02-05 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
US8435842B2 (en) | 2008-08-04 | 2013-05-07 | Panasonic Corporation | Method for manufacturing flexible semiconductor device |
JP4659925B2 (ja) * | 2008-08-04 | 2011-03-30 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
US8525172B2 (en) | 2008-08-04 | 2013-09-03 | Panasonic Corporation | Flexible semiconductor device |
WO2010032355A1 (ja) * | 2008-09-18 | 2010-03-25 | パナソニック株式会社 | フレキシブル半導体装置の製造方法及びそれに使用される積層膜 |
JP4679673B2 (ja) * | 2008-09-18 | 2011-04-27 | パナソニック株式会社 | フレキシブル半導体装置の製造方法及びそれに使用される積層膜 |
US8617943B2 (en) | 2008-09-18 | 2013-12-31 | Panasonic Corporation | Method for making a semiconductor device on a flexible substrate |
CN101911269A (zh) * | 2008-11-18 | 2010-12-08 | 松下电器产业株式会社 | 柔性半导体装置及其制造方法 |
JP4550944B2 (ja) * | 2008-11-18 | 2010-09-22 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
US8975626B2 (en) | 2008-11-18 | 2015-03-10 | Panasonic Intellectual Property Management Co., Ltd. | Flexible semiconductor device |
JPWO2010058541A1 (ja) * | 2008-11-18 | 2012-04-19 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
WO2010058541A1 (ja) * | 2008-11-18 | 2010-05-27 | パナソニック株式会社 | フレキシブル半導体装置およびその製造方法 |
WO2010134234A1 (ja) * | 2009-05-19 | 2010-11-25 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
JP5449172B2 (ja) * | 2009-05-19 | 2014-03-19 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
CN102067320B (zh) * | 2009-05-19 | 2014-03-19 | 松下电器产业株式会社 | 柔性半导体装置的制造方法 |
US8367488B2 (en) | 2009-05-19 | 2013-02-05 | Panasonic Corporation | Manufacturing method of flexible semiconductor device |
JP2012181059A (ja) * | 2011-02-28 | 2012-09-20 | National Institute Of Advanced Industrial & Technology | 有機半導体薄膜におけるキャリア移動頻度の評価方法 |
KR20140143932A (ko) * | 2013-06-10 | 2014-12-18 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
KR101977143B1 (ko) | 2013-06-10 | 2019-05-10 | 엘지디스플레이 주식회사 | 표시장치 및 그 제조 방법 |
US9910319B2 (en) | 2014-09-03 | 2018-03-06 | Samsung Display Co., Ltd. | Method of manufacturing curved liquid crystal display panel and apparatus for manufacturing curved liquid crystal display panel |
US10854825B2 (en) | 2015-01-29 | 2020-12-01 | The University Of Tokyo | Organic semiconductor element |
US10903434B2 (en) | 2015-01-29 | 2021-01-26 | The University Of Tokyo | Organic semiconductor element |
Also Published As
Publication number | Publication date |
---|---|
JP4736318B2 (ja) | 2011-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101919423B1 (ko) | 그래핀 반도체 및 이를 포함하는 전기소자 | |
CN107204371B (zh) | 一种铁电场效应晶体管及其制备方法 | |
KR101878750B1 (ko) | 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자 | |
Kang et al. | Printable ferroelectric PVDF/PMMA blend films with ultralow roughness for low voltage non‐volatile polymer memory | |
KR102059129B1 (ko) | 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자 | |
TW202016985A (zh) | 形成二維材料層的方法、場效電晶體及其製造方法 | |
JP2005520356A (ja) | 高性能有機半導体デバイスの製造方法 | |
JP4736318B2 (ja) | 積層体の製造方法及び有機電界効果トランジスタの製造方法 | |
KR101919426B1 (ko) | 그래핀 전자 소자 및 그 제조 방법 | |
JP6187185B2 (ja) | 電子装置及びその製造方法 | |
JP4224578B2 (ja) | 有機薄膜トランジスタ | |
JP2002009290A (ja) | 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子 | |
KR101878735B1 (ko) | 그래핀의 제조방법 | |
WO2005091377A1 (ja) | 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法 | |
Zhang et al. | Field-effect transistor memories based on ferroelectric polymers | |
US20070286953A1 (en) | Solution processible materials and their use in electronic devices | |
JP2008244006A (ja) | ダイオード及びその製造方法 | |
KR102118777B1 (ko) | 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법 | |
KR20130007062A (ko) | 그래핀의 히스테리시스 특성을 이용한 불휘발성 메모리 소자와 그 제조 및 동작방법 | |
KR100540698B1 (ko) | 개선된 절연막 구조를 갖는 유기물 트랜지스터 | |
JP5205670B2 (ja) | 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器 | |
KR100769201B1 (ko) | 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자 | |
KR102516209B1 (ko) | 초미세 열-광정보 검출용 그래핀 기반 센서, 이의 제조방법, 및 그래핀의 밴드갭 제어방법 | |
KR101449278B1 (ko) | 반도체를 이용한 그래핀 성장 방법 | |
JP5610387B2 (ja) | 有機薄膜半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110405 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110418 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4736318 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140513 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |