JP2005166742A - 積層体の製造方法及び有機電界効果トランジスタの製造方法 - Google Patents

積層体の製造方法及び有機電界効果トランジスタの製造方法 Download PDF

Info

Publication number
JP2005166742A
JP2005166742A JP2003400235A JP2003400235A JP2005166742A JP 2005166742 A JP2005166742 A JP 2005166742A JP 2003400235 A JP2003400235 A JP 2003400235A JP 2003400235 A JP2003400235 A JP 2003400235A JP 2005166742 A JP2005166742 A JP 2005166742A
Authority
JP
Japan
Prior art keywords
thin film
organic semiconductor
substrate
manufacturing
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003400235A
Other languages
English (en)
Other versions
JP4736318B2 (ja
Inventor
Yuki Masuda
由紀 益田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2003400235A priority Critical patent/JP4736318B2/ja
Publication of JP2005166742A publication Critical patent/JP2005166742A/ja
Application granted granted Critical
Publication of JP4736318B2 publication Critical patent/JP4736318B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Abstract

【課題】 簡便な方法により高いキャリア移動度を有する有機半導体薄膜を形成することが可能な積層体及び有機FETの製造方法を提供すること。
【解決手段】 本発明による積層体の製造方法は、湾曲した状態の基板を準備する工程、湾曲された基板における凸側の表面に有機半導体により構成される薄膜を形成する工程、及び、薄膜が形成された基板を平面状とする工程を有することを特徴とする。このような製造方法により、有機半導体により構成される薄膜は、当該薄膜の膜面方向に圧縮される力を有するようになる。その結果、例えば薄膜が有機半導体の多結晶により構成される場合には、薄膜は多結晶の粒子間距離を狭める方向に力を有するようになる。
【選択図】 図1

Description

本発明は積層体、特に、基板と有機薄膜とから構成される積層体の製造方法、及び、有機電界効果トランジスタ(有機FET;field-effect transistor)の製造方法に関する。
近年、有機ELディスプレイや有機太陽電池等、有機材料の有している電気特性を利用した有機デバイスが盛んに研究されている。これらの有機デバイスは、有機材料からなる素子部を構成する有機薄膜が、印刷法、スピンコート法、蒸着法等の低温条件下における簡便なプロセスで形成され得るので、無機化合物を用いたデバイスに比して格段に安価に製造することができる。また、これらの有機デバイスを用いることで、大面積で且つ軽量、薄型の集積回路を平易に作製できる可能性がある。
特に、有機半導体材料を用いた有機FET等の有機半導体デバイスの分野においては、アモルファスシリコンに匹敵する程度のキャリア移動度を実現できる有機半導体が見出されており、これらを用いることで、従来の無機半導体デバイスと同等以上の実用性を有する有機半導体デバイスの製造が可能となることが期待されている。
しかしながら、これらの有機半導体を用いて有機半導体デバイスを製造した場合、得られたデバイスのキャリア移動度が、有機半導体が本来発揮し得るキャリア移動度に比べて低くなる場合が多かった。これは、デバイスの製造時において有機半導体薄膜を形成する際、上述したような従来の膜形成方法では良好な薄膜の形成が困難であることに起因している。
例えば、有機半導体薄膜を通常の蒸着法やスピンコート法等により形成させた場合、形成された薄膜は有機半導体の多結晶から構成されるものとなる場合が多く、このような多結晶体からなる有機半導体薄膜は、その多結晶の結晶粒界に起因して、キャリア移動度が不充分となり易かった。下記非特許文献1には、ペンタセンの多結晶体からなる有機半導体薄膜を備える有機FETが記載されている。このような有機FETにおいては、有機半導体中のキャリア移動が結晶の粒界に存在する障壁によって阻害されたり、また、結晶の粒界に酸素等が吸着され、キャリアがこの酸素にトラップされてクーロン散乱を生じたりすることによって、この有機FETにおけるキャリア移動度が低下することが示されている。
これに対して、下記非特許文献2には、シリコン単結晶基板表面を洗浄して清浄な表面を形成させ、さらにシクロヘキセンによる処理を施してダングリングボンドの不活性化を行った後に、この基板表面にペンタセンからなる有機半導体薄膜を形成させた積層体が記載されている。このように形成された有機半導体薄膜においては、ペンタセンの結晶粒が、上述の処理を行わなかった場合に比して100倍程度の大きさとなり、これにより有機半導体薄膜の単位長さあたりの結晶の粒界を減少させ得ることが示されている。このようにして結晶粒界を減少させると、上述した非特許文献1に示されているような問題を解消できるものと考えられる。
Jan Hendrik Schon, "Applied Physics Letters", vol.79, 4163(2001). Frank-J. Meyer zu Heringdort, M. C. Reuter and R. M. Tromp, "Nature", vol. 412, 517(2001).
しかし、上記非特許文献2に記載されている積層体の製造方法には、以下に示すような欠点があった。すなわち、この方法においては、基板の洗浄処理やペンタセンの精製処理の工程が必要となる上、ペンタセンの積層を、0.00025nm/sという遅い成膜速度で実施する必要がある等、複雑な手順が要求される。このため、かかる方法は、使用可能な基板材料が清浄な表面を形成できるものに制限されるほか、製造に長時間が必要となり、また製造コストが極めて高くなる等の不都合を有していた。したがって、この方法を有機デバイスに用いるための有機薄膜の形成方法として実用化するのは、現実的には極めて困難であった。
本発明はこのような事情に鑑みてなされたものであり、簡便な方法により高いキャリア移動度を有する有機半導体薄膜を形成することが可能な積層体及び有機FETの製造方法を提供することを目的とする。
本発明者らが更に詳細な検討を行ったところ、従来の有機半導体デバイスにおいて充分なキャリア移動度が得られないのは、上述したような結晶粒界の問題のほか、特にペンタセン等のベンゼン環からなる多環体(アセン)系の化合物や、金属フタロシアニン錯体あるいはチオフェンオリゴマー等の低分子化合物からなる有機半導体薄膜を形成させた場合に、従来の膜形成方法で得られた薄膜のπ電子密度が不都合に小さくなってしまうことに起因していることを見出した。すなわち、スピンコート法や蒸着法等の方法によって上記材料からなる有機半導体薄膜を形成させた場合、形成された薄膜は有機半導体の多結晶や、微視的に粒子状を成す非晶質体から構成される場合が多い。こうして形成された薄膜においては、多結晶や非晶質体の粒子が充分に接近した状態となっておらず、これにより、有機半導体中の電荷移動に大きく影響する薄膜のπ電子密度が小さくなる傾向にあった。
本発明はこのような知見に基づいてなされたものであり、基板上に、有機半導体により構成される薄膜を形成した後、前記薄膜にその膜面方向に圧縮する力を付加する積層体の製造方法を提供する。
このように基板上に形成された薄膜に、その膜面方向に圧縮するような力を付加すると、薄膜中のキャリア移動が極めて生じやすくなり、その結果、得られた積層体は有機半導体デバイスに適用する際に優れた特性を有するものとなる。
薄膜の膜面方向に圧縮する力を付加することで、このような効果が得られる要因については必ずしも明らかではないものの、本発明者は次のように考察している。すなわち、上述した方法においては、薄膜の形成後に、その膜面方向に圧縮するような力を付加している。このため、かかる処理後には、例えば、薄膜が有機半導体の多結晶から構成されるものである場合、その結晶の粒子が処理前に比して密に存在するようになる。こうなると、各結晶粒同士がより近づくとともに結晶粒内部でのπ電子密度が増加するため、結晶の粒界における障壁が小さくなるものと推測される。こうして、上述した例においては薄膜中のキャリア移動が生じやすくなっていると考えられる。但し、作用はこれらに限定されない。
このように、本発明の製造方法により得られた積層体を有機半導体デバイスに好適に応用する場合、上記薄膜は、有機半導体材料の多結晶により構成されるものであると好ましい。
また、上記製造方法により製造される積層体は、薄膜が有機半導体の非晶質体から構成されるものであってもよい。この場合も、薄膜に膜面方向に圧縮する力が付加されることで、薄膜を構成している有機半導体のπ電子密度が増加するものと考えられ、これにより薄膜中のキャリア移動が生じやすくなる。
また、本発明の積層体の製造方法は、湾曲した状態の基板を準備する工程、この基板における凸側の表面に有機半導体により構成される薄膜を形成する工程、及び薄膜が形成された基板を平面状とする工程とを有する方法とすることもできる。この方法においては、湾曲した状態の基板は、もともと平面状の形状を有する基板を用い、かかる平面状の基板を湾曲させることにより準備することが好適であるが、予め湾曲した状態の基板を用いることもできる。また、上記薄膜は有機半導体の非晶質体から構成されるものであってもよく、多結晶から構成されるものであってもよい。特に、薄膜が有機半導体の多結晶から構成される場合に、得られる積層体を有機半導体デバイスに好適に応用することが可能となる。
上記積層体の製造方法においては、湾曲した状態の基板上に形成された薄膜には、その後、基板を平面状とするときに、当該薄膜の膜面方向に圧縮するような力が付加される。したがって、例えば、このように形成された薄膜が多結晶から構成されるものである場合、平面の基板上に直接形成された薄膜に比して、薄膜における多結晶の粒子間隔が極めて狭まった状態となる。こうなると、上述したように、薄膜中のキャリア移動が生じやすくなり、これにより積層体の有機デバイスとしての特性が向上する。
上述した2つの積層体の製造方法は、換言すれば、基板上に、有機半導体により構成される薄膜を、この薄膜が膜面方向に圧縮される力を有するように形成する方法であるということもできる。
このような製造方法において基板上に形成される薄膜は、有機半導体の非晶質体により構成されるものであってもよく、多結晶により構成されるものであってもよい。後者の場合、基板上に形成される薄膜は、当該薄膜を構成している多結晶の粒子間距離を狭める方向に力を有するようになる。
このように、基板上に形成される薄膜を、その膜面方向に圧縮される方向に力を有するように形成する方法としては、上述した方法以外に、例えば、基板を加熱して膨張させた状態でこの基板上に薄膜を形成し、その後、基板の温度を低下させることによって薄膜に上記方向の力を生じさせる方法が挙げられる。
上記方法においては、薄膜を形成した後、基板温度を低下させる際に、加熱により膨張していた基板が収縮することになる。こうなると、基板上に形成された薄膜は、基板が収縮する力に引っ張られて膜面方向に圧縮される力を有するようになる。この場合、基板の収縮に伴う薄膜の圧縮をより大きく生じさせる観点から、かかる基板における少なくとも薄膜が形成される面側の領域が前記有機半導体よりも大きな熱膨張係数を有する材料から構成されたものを基板として用いることが好ましい。
より具体的には、このような方法に用いる基板としては、少なくとも薄膜が形成される面側の領域がポリエチレン、ポリプロピレン、ポリスチレン、ポリアクリロニトリル、ポリメチルメタクリレート、ポリ酢酸ビニル、ポリビニルメチルケトン、ポリ(1−プロペン)、ポリ(1−ブテン)、ポリ(α−メチルスチレン)のうち少なくとも一種のポリマー材料で形成されたものが好ましい。
上記のような基板の膨張を利用する方法は、当該基板における少なくとも前記薄膜が形成される面側の領域がポリマー材料で形成されたものを基板として用い、かかる基板をポリマー材料のガラス転移温度以上に加熱した状態でこの基板上に薄膜を形成した後、基板の温度をガラス転移温度未満に低下させることにより実施することもできる。この場合も、形成された薄膜は上述した方向の力を有するようになる。
また、本発明による有機FETの製造方法は、ソース電極及びドレイン電極と、ソース電極とドレイン電極と間のチャネルとなる有機半導体薄膜と、チャネルを通る電流量を制御するためのゲート電極と、ゲート電極と有機半導体薄膜との間に設けられた絶縁層とを備える有機FETを製造する方法であって、有機半導体薄膜を形成した後に、この薄膜にその膜面方向に圧縮する力を付加する工程を実施することを特徴とする。
従来、有機FETの製造に一般的に用いられる方法で形成された有機半導体薄膜は、有機半導体材料の多結晶体により構成される場合が多かった。そして、これらの方法により形成された有機半導体薄膜においては、微視的には多結晶粒が充分に密に存在した状態となっておらず、有機半導体薄膜を構成する多結晶の粒界における障壁が大きくなりやすかった。このため、このような有機半導体薄膜を有する有機FETでは、充分なキャリア移動度を得ることが困難となる場合が多かった。
これに対し、上述の製造方法においては、有機半導体薄膜を形成させた後に、この薄膜にその膜面方向に圧縮するような力を付加している。このため、有機半導体薄膜においては、この薄膜を構成している有機半導体材料の多結晶が密に存在した状態となっており、これにより、結晶粒同士が近づくとともに結晶粒内部でのπ電子密度が増加して、両者の接触による障壁が小さくなる。その結果、このように形成された有機半導体薄膜におけるキャリアの移動が生じやすくなる。このような観点から、上記有機FETの製造において形成される有機半導体薄膜は、有機半導体材料の多結晶により構成されるものであるときに、本発明は極めて有効となる。
なお、この製造方法により製造される有機FETにおける有機半導体薄膜は、有機半導体の非晶質体から構成されるものであってもよい。この場合も、有機半導体薄膜におけるπ電子密度が増加するものと考えられ、これにより有機半導体薄膜中のキャリア移動が極めて生じやすくなる。
より具体的には、上記製造方法は、ゲート電極及びこのゲート電極上に形成された絶縁層を有するベース基板を形成する工程、ベース基板における絶縁層が形成された側に有機半導体薄膜を形成する工程、有機半導体薄膜にこの薄膜の膜面方向に圧縮する力を付加する工程、及び、ベース基板における有機半導体薄膜が形成された側にソース電極及びドレイン電極を形成する工程を有する方法であると好適である。
このような工程を有する製造方法によって、有機半導体薄膜の上方にソース及びドレイン電極を有する、いわゆるトップコンタクト型の有機FETの製造を容易に行うことができる。
上記有機FETの製造方法は、有機半導体薄膜の下方にソース及びドレイン電極を有する、いわゆるボトムコンタクト型の有機FETも平易に製造することができる。この場合、かかる有機FETは、ゲート電極、このゲート電極上に形成された絶縁層、及び、この絶縁層上に形成されたソース電極及びドレイン電極を有するベース基板を形成する工程、ベース基板におけるソース電極及びドレイン電極が形成された側に有機半導体薄膜を形成する工程、並びに、有機半導体薄膜にその膜面方向に圧縮する力を付加する工程を有する方法によって製造される。
また、本発明による他の有機FETの製造方法は、ソース電極及びドレイン電極と、ソース電極とドレイン電極との間のチャネルとなる有機半導体薄膜と、チャネルを通る電流量を制御するためのゲート電極と、ゲート電極と有機半導体薄膜との間に設けられた絶縁層とを備える有機電界効果トランジスタを製造する方法であって、有機半導体薄膜を形成するための湾曲した状態のベース基板を準備する工程、このベース基板における凸側の表面に有機半導体薄膜を形成する工程、及び、有機半導体薄膜が形成されたベース基板を平面状とする工程を有することを特徴とする。
このような方法においては、湾曲した状態のベース基板上に形成された有機半導体薄膜には、その後、このベース基板を平面状とするときに、薄膜の膜面方向に圧縮するような力が加わるようになる。こうなると、例えば有機半導体薄膜が有機半導体材料の多結晶から構成されている場合には、有機半導体薄膜における多結晶粒の粒子同士が近づくようになり、これにより粒界の障壁が小さくなる。こうして有機半導体薄膜中のキャリア移動が容易に生じるようになる。また、有機半導体薄膜が非晶質体から構成される場合であっても、上述してきた方法と同様に薄膜中のキャリア移動度が向上する。
より具体的には、上記製造方法においては、ベース基板がゲート電極及びこのゲート電極上に形成された絶縁層を有する平面状の基板であり、また、ベース基板を準備する工程において、このベース基板を絶縁層が凸側表面に位置するように湾曲させ、さらに、有機半導体薄膜を形成する工程を実施した後にこの薄膜上にソース電極及びドレイン電極を形成する工程を更に実施すると好ましい。このような方法により、有機半導体薄膜の上方にソース及びドレイン電極を有する、いわゆるトップコンタクト型の有機FETの製造を容易に行うことができる。
この製造方法においては、ソース電極及び前記ドレイン電極を形成する工程は、ベース基板を平面状に戻す工程を実施した後に行うか、又は、有機半導体薄膜を形成する工程を実施した後であって、ベース基板を平面状に戻す工程を実施する前に行うことができる。特に、後者の工程でソース電極及びドレイン電極を形成させると、例えば、ソース電極及びドレイン電極を形成している材料が微視的に粒子状を成している場合に、上述した有機半導体薄膜と同様、電極にその粒子間隔が狭まるような力が加わるようになる。こうなると、電極を構成している材料の密度が向上して電極中のキャリア移動、ひいては有機FETのキャリア移動がさらに容易となる。
また、上記製造方法の別の具体的な例としては、ベース基板が、ゲート電極、このゲート電極上に形成された絶縁層、及び、この絶縁層上に形成されたソース電極及びドレイン電極を有する平面状の基板であり、また、ベース基板を準備する工程において、このベース基板をソース電極及びドレイン電極が凸側表面に位置するように湾曲させる方法が挙げられる。このような方法によって、ソース及びドレイン電極が有機半導体薄膜の下方に形成された、いわゆるボトムコンタクト型の有機FETをより平易に製造することができるようになる。
これらの有機FETの製造方法は、上述した積層体の製造方法と同様、有機半導体薄膜を、その膜面方向に圧縮される力を有するように形成する方法であるということができる。この場合、有機半導体薄膜は、有機半導体の非晶質体により構成されるものであってもよく、有機半導体の多結晶により構成されるものであってもよい。後者の場合、有機半導体薄膜は、当該薄膜における多結晶の粒子間距離を狭める方向に力を有するようになる。
このように、有機半導体薄膜をその膜面方向に圧縮される力を有するように形成する上記以外の方法としては、例えば、ベース基板における絶縁層を加熱して膨張させた状態でこの絶縁層上に有機半導体薄膜を形成し、その後、絶縁層の温度を低下させる方法が挙げられる。当該方法においては、絶縁層として当該絶縁層における少なくとも有機半導体薄膜が形成される面側の領域が、有機半導体薄膜よりも大きな熱膨張係数を有するものにより形成されたものを用いることが好ましい。
より具体的には、少なくとも有機半導体層が形成される面側の領域がポリマー材料により形成された絶縁層を用い、かかる絶縁層をポリマー材料のガラス転移温度以上に加熱した状態で当該絶縁層上に有機半導体薄膜を形成し、有機半導体薄膜を形成した後に絶縁層の温度をガラス転移温度未満に低下させる有機FETの製造方法によって、有機半導体薄膜を上述した方向に力を有するように形成することが可能となる。
本発明の積層体及び有機FETの製造方法によれば、簡便な方法で有機半導体からなる薄膜を構成する多結晶又は非晶質体の粒子の密度を向上させることができる。こうして製造された積層体及び有機FETは薄膜中のキャリア移動が極めて生じやすいという特性を有しており、これらを搭載する有機デバイスは実用性に極めて優れたものとなる。
以下、本発明の好適な実施の形態について、図面を参照して詳細に説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、図面の位置関係に基づくものとする。
まず、図1〜図3を参照して積層体の製造方法の好適な一実施形態について説明する。図1は、好適な実施形態に係る積層体の製造方法を模式的に示す工程図である。かかる製造方法においては、まず、有機半導体により構成される有機薄膜4(薄膜)を形成するための平面状の基板2を準備する(図1(a))。このとき用いる基板2としては、後述する基板の湾曲工程、及び、その後に平面状とする工程においてこれらの変形を容易に生じ得るものが好ましい。特に、表面に有機薄膜4を形成させた後に、自発的に平面状に戻るような弾性を有しているものであると、積層体の製造がさらに容易になることから好ましい。このような特性を有する基板材料としては、例えば、クラウンガラス基板、ポリイミド、ポリエチレンテレフタラート、ポリエステル、ポリエチレン、ポリプロピレン、ポリカーボネート、ポリ塩化ビニル、ポリスチレン、メタクリル樹脂等を例示できる。
次に、この平面状の基板2を湾曲させ、湾曲した状態の基板2を得る(図1(b))。この際、基板2の湾曲状態は、例えば、基板2の両端部の距離が狭まるような外力を加えて湾曲を生じさせ、変位量が所定の値となったところで両端部を固定することにより形成することができる。なお、基板2が、変形を生じさせた後に、その形状を維持できるような塑性を有する材料からなる場合には、基板2を湾曲させた後の固定は特に必要とされない。
ここで、変位量とは、基板2の凸部の頂点と、基板2の両端を結んだ直線との距離をいうものとする。基板2の好適な変位量は、基板2及び有機薄膜4の構成材料や基板2のサイズに応じて異なり、それぞれに最適な値を適宜選択することが好ましい。例えば、有機薄膜4が有機半導体の多結晶により構成され、基板長さが25mmである場合には、基板2の変位量は、0.5〜2.0μmとすることが好ましく、0.5〜1μmとすることがより好ましい。基板2の変位量をこのような範囲とすることで、後述の基板2を平面状とする工程において、得られる積層体1からの有機薄膜4の剥離等を抑制しつつ、有機薄膜4の膜面方向に圧縮する力を適度に付加することができるようになる。
なお、積層体1の製造方法においては、湾曲した状態の基板2は、上述した平面状の基板2を湾曲させる方法のほか、もともと湾曲した形状の基板2を用いることによって準備することもできる。この場合の基板2としては、上述と同様の変位量で湾曲した状態のものを選択して用いることが好ましい。
その後、湾曲した状態の基板2における凸側の表面上に、有機薄膜4を形成する(図1(c))。有機薄膜4の形成方法としては特に制限はなく、蒸着法やスピンコート法等が挙げられる。こうして形成される有機薄膜4は、有機半導体の多結晶から構成されるものであってもよく、非晶質体から構成されるものであってもよい。
そして、この有機薄膜4が形成された基板2を平面状の形状として積層体1を得る(図1(d))。積層体1を平面状とする方法としては、例えば、基板2の両端部を、基板2が平面状となるまで引っ張る方法等が挙げられる。また、有機薄膜4が形成された基板2が、湾曲させた際の固定を解除することで自発的に平面状となるような弾性を有している場合には、基板2を平面形状とするための特段の作業は要しない。
この工程においては、湾曲された状態の基板2を平面状とするのに伴って、この基板2上に形成された有機薄膜4に、その膜面方向に圧縮するような力が付加される。なお、膜面方向とは、膜厚方向と直交する方向であり、図中の左右方向に相当する。これにより、有機薄膜4が有機半導体の多結晶から構成され、微視的には粒子状を成している場合には、その粒子間隔を狭める方向に力が付加されると考えられる。こうして、基板2上に形成された有機薄膜4においては、これを構成している多結晶の結晶粒内部でのπ電子密度が増加すると共に、結晶粒が有機薄膜内部で密に存在するようになる。一方、有機薄膜4が有機半導体の非晶質体から構成される場合も同様に、膜面方向に圧縮する力によりπ電子密度が増加する効果が得られるものと考えられる。
図2は、図1(d)に示される状態の積層体1の要部を模式的に示す断面図である。積層体1においては、有機薄膜4が有機半導体の多結晶から構成されている。また、図3は、従来の方法により有機多結晶からなる薄膜を形成して得られた積層体の要部を模式的に示す断面図である。図2に示されるように、本実施形態により得られた積層体1における有機薄膜4は、その製造時において膜面方向に圧縮するような力が付加されているため、当該有機薄膜4を構成している多結晶体は、結晶の粒子同士の間隔が狭い状態となっている。これに対し、図3に示す積層体においては、基板20上に形成された有機薄膜40には、上述のような力が付加されていないため、この有機薄膜40を構成している多結晶の粒子は、粒子同士が充分に近づいていない状態となっている。
このように、基板2上に形成された有機薄膜4においては、これを構成している多結晶の粒子が極めて密に存在した状態となっている。このため、例えば、有機薄膜4を有機半導体材料から形成した場合、結晶の粒子間の距離が小さく、これにより両者の接触による障壁も小さくなっている。その結果、有機薄膜4中のキャリアの移動が容易に生じるようになる。
積層体の製造に際して、有機半導体からなる薄膜を、当該薄膜の膜面方向に圧縮する力を有するように形成する方法としては、上述したような、湾曲した状態の基板上に薄膜を形成した後に基板を平面状とする方法のほか、例えば、以下に示すような方法も例示できる。
すなわち、基板を加熱して膨張させた状態でこの基板上に薄膜を形成させ、その後、この基板の温度を、例えば室温にまで低下させる方法が挙げられる。具体的には、基板としてポリマー材料で形成されたものを用い、このポリマー材料のガラス転移温度(Tg)以上に加熱した状態の当該基板上に薄膜を形成し、その後、この基板をポリマー材料のガラス転移温度未満に低下させる方法が挙げられる。
ポリマー材料は、Tg以上に加熱すると体積の膨張が起こり、またTg以下に冷却すると再び収縮するという可逆的な体積変化を生じることが知られている。したがって、上述のようにして積層体を形成した場合には、基板が膨張した状態で薄膜が形成され、その後、基板が収縮することになる。こうなると、基板の収縮に伴って、基板上に形成された薄膜は、当該薄膜の膜面方向に圧縮される力を有するようになる。例えば、薄膜が有機半導体の多結晶から構成される場合には、この多結晶の粒子間距離が狭まる方向に力を有するようになる。
この場合、基板を形成するポリマー材料のTgとしては50〜80℃が好ましい。ポリマー材料のTgが50℃未満であると、基板の体積変化が不充分となる傾向にある。一方、Tgが80℃を超えると、薄膜形成時の核発生密度が小さくなり薄膜の形成が困難となる傾向にある。また、薄膜の形成が可能であったとしても、基板の収縮に伴う膜面方向に圧縮する力が充分に生じ難くなる傾向にある。
またこの方法においては、基板を形成するポリマー材料の熱膨張係数は、有機半導体の一般的な熱膨張係数である22〜28×10−5/K以上であることが好ましく、50×10−5/K以下の熱膨張係数であることがより好ましい。ポリマー材料の熱膨張係数が有機半導体に近い値である場合、当該薄膜に十分な面内方向への力を発生させることができなくなる場合がある。また、ポリマー材料の熱膨張係数が50×10−5/Kを超えると、当該薄膜の基板からの剥離が生じる場合がある。
このような条件を満たす好適なポリマー材料としては、例えば、ポリエチレン、ポリプロピレン、ポリアクリロニトリル、ポリメチルメタクリレート、ポリスチレン、ポリ(1−プロペン)、ポリ(1−ブテン)、ポリ(3−メチル−1−ブテン)、ポリビニルシクロペンタン、ポリアリルシクロペンタン、ポリビニルシクロヘキサン、ポリアリルシクロヘキサン、ポリ(3−フェニルプロペン)、ポリビニルメチルケトン、ポリプロピレンオキサイド、ポリ塩化ビニル、ポリ酢酸ビニル、ポリ(2−シアノエチルメタクリレート)、ポリエチレンテレフタラート、ポリ(アクリロニトリル−co−スチレン)、ポリ(エチレン−co−ビニルアルコール)、ポリ(α−メチルスチレン)等が挙げられる。
これらのなかでも、ポリマー材料としては、ポリエチレン、ポリプロピレン、ポリスチレン、ポリアクリロニトリル、ポリメチルメタクリレート、ポリ酢酸ビニル、ポリビニルメチルケトン、ポリ(1−プロペン)、ポリ(1−ブテン)やポリ(α−メチルスチレン)が特に好適である。
なお、薄膜に上述した方向への力を生じさせる観点からは、基板材料は必ずしもポリマー材料に限定されず、例えば、有機半導体よりも大きな熱膨張係数を有するものを好適に用いることができる。また、これらの場合、必ずしも基板全体が単一の材料(例えばポリマーのみ)から構成されている必要はなく、少なくとも基板における薄膜が形成される側の表面近傍領域がこれらの材料により形成されていれば、上述したような効果を得ることができる。
次に、図4を参照して、本発明による有機FETの製造方法の第1の実施形態について説明する。図4は、第1の実施形態に係る有機FETの製造方法を模式的に示す工程図である。有機FETの製造においては、まず、後述するチャネルを通る電流量を制御するためのゲート電極12を準備する(図4(a))。このゲート電極12は、通常用いられる電極材料から構成されるものであれば特に制限なく適用でき、ポリシリコン、ドープトSi、金属、導電性ポリマー等が挙げられる。なかでも、後の工程で湾曲させた際に亀裂等が生じないような可撓性を有しているものが好ましく、例えば、Au等の金属材料や、導電性ポリマーが好ましい。
また、ゲート電極12は別途準備された基板上に形成されたものであってもよい。この場合、かかるゲート電極12は、基板上に蒸着等によりゲート電極用の材料を堆積させることで形成することができる。このときの基板の材料としては、湾曲による上述したような不都合を生じないものが好適であり、例えばクラウンガラス、ポリイミド、ポリエチレンテレフタラート、ポリエステル、ポリエチレン、ポリプロピレン、ポリカーボネート、ポリ塩化ビニル、ポリスチレン、メタクリル樹脂等が挙げられる。
このゲート電極12上に、ゲート絶縁膜14(絶縁層)を形成して平面状のベース基板15を得る(図4(b))。ゲート絶縁膜14としては、例えば、SiO、Al、Si、TiO等の無機誘電体材料や、ポリイミド、マイラー、ポリフッ化ビニリデン、ポリメチルメタクリレート等の有機高分子材料からなるものが挙げられる。上記ゲート電極12と同様に、ゲート絶縁膜14も、湾曲に耐え得る程度の可撓性を有する材料からなると好ましい。このような観点からは、後者の有機高分子材料が比較的好ましい。なお、ゲート電極12が、例えばドープトSi等の酸化されて誘電性を示すような材料からなる場合には、ゲート電極12の表面に酸化を施し酸化膜を生じさせて、これをゲート絶縁膜14とすることもできる。
次いで、ベース基板15を所定の湾曲状態となるように変形させる(図4(c))。ベース基板15の湾曲は、上述した積層体1における基板2の湾曲と同様の方法により、ゲート絶縁膜14が凸側表面に位置するように生じさせる。このときのベース基板15の変位量は、ゲート電極12、ゲート絶縁膜14及び有機半導体薄膜16の材料や、形成させる有機FET10のサイズに応じて適宜設定することが望ましい。例えば、長さが25mmのベース基板15に対しては、変位量は0.5〜2.0μmが好適であり、0.5〜1μmがより好適である。
さらに、湾曲されたベース基板15におけるゲート絶縁膜14が形成されている凸側の表面(図中上側)に、有機半導体の多結晶又は非晶質体により構成される有機半導体薄膜16を形成する(図4(d))。かかる有機半導体薄膜16は、後述するソース電極20及びドレイン電極22との間の電流路となる、いわゆるチャネルとしての機能を有するものである。この有機半導体薄膜16は、有機半導体材料の蒸着による方法や、有機半導体材料を溶剤に溶解又は分散させた溶液を用いたスピンコート法等の公知の方法により形成させることができる。
有機半導体材料としては、上述のチャネル構造が実現されるような半導体特性を有する有機物であれば、p型、n型の区別なく適用できる。例えば、p型半導体としてはペンタセン、テトラセンといった直列配置された4つ又は5つ以上のオルト縮合ベンゼン環からなる多環体(アセン)、ポリアルキルチオフェン、チオフェンオリゴマー等が挙げられる。また、n型半導体としてはC60、フッ素化フタロシアニン類等が挙げられる。
その後、有機半導体薄膜16が形成されたベース基板15を平面状の形状とする(図4(e))。このベース基板を平面状とする工程も、上述した積層体1の製造時と同様にして行うことができる。例えば、ベース基板15が自発的に平面状となるような特性を有する場合には、変形のために付加していた力を解除するだけでよい。
そして、ベース基板15における有機半導体薄膜16が形成された側(図中上側)に、所定の電極材料を蒸着する等してソース電極20及びドレイン電極22を形成し、有機FET10を得る(図4(f))。
このような有機FET10の製造方法においては、湾曲させた状態のベース基板15を平面状とする工程において、このベース基板15上に形成された有機半導体薄膜16に、その膜面方向に圧縮するような力が付加される。有機半導体薄膜16にこのような力が加わると、例えば当該薄膜16が有機半導体の多結晶により構成される場合、その粒子間隔を狭めるような力が付加されることになる。
こうなると、有機半導体薄膜16においては、この多結晶の粒子同士が接近した状態となり、これにより、有機半導体薄膜16中における多結晶粒子間の接触による障壁が小さくなって、薄膜16中のキャリア移動が生じやすくなる。こうして得られた有機FET10は、極めて高いキャリア移動度を発現するようになるため、従来の方法で製造された有機FETに比して格段に実用性に優れるものとなる。一方、有機半導体薄膜16が有機半導体の非晶質体から構成される場合であっても、上記力により薄膜中のπ電子密度が高められ、これにより薄膜中のキャリア移動が生じやすくなる。
なお、ベース基板15を、湾曲させた状態から平面状とする工程は、必ずしも有機半導体薄膜16を形成した後であって、ソース電極20及びドレイン電極22を形成する前に実施する必要はなく、湾曲させたベース基板15上に有機半導体薄膜16を形成し、更にこの上にソース電極20及びドレイン電極22を形成させた後に実施することとしてもよい。こうすると、例えば両電極20,22が微視的に粒状を成すような電極材料から構成される場合に、ベース基板15を平面状とする工程において、有機半導体薄膜16と同時に電極材料の粒子間距離も狭まるようになり、得られる有機FET10の更なる特性向上を図れるようになる。
次に、図5を参照して、本発明による有機FETの製造方法の第2の実施形態について説明する。図5は、第2の実施形態により得られた有機FETを模式的に示す断面図である。有機FET30は、ゲート電極12、このゲート電極12上に設けられたゲート絶縁膜14、ゲート絶縁膜12上に設けられたソース電極20及びドレイン電極22、ソース電極20及びドレイン電極22の上方及び間に設けられた有機半導体薄膜16を備えるものである。かかる有機FET30は、有機半導体薄膜16の下方にソース電極20及びドレイン電極22を備える、いわゆるボトムコンタクト型の有機FETである。このような構成を有する有機FET30の各構成は、上述した有機FET10と同様の材料から構成され得る。
第2の実施形態においては、まず、ゲート電極12を準備した後、その上にゲート絶縁膜14を形成する。このゲート電極12は別途準備した基板上に形成したものであってもよい。なお、これらの工程は有機FET10の製造と同様にして実施することができる。
このゲート絶縁膜14上にソース電極20及びドレイン電極22を形成して、ベース基板25を得る。このソース電極20及びドレイン電極22の形成方法としては、電極材料の蒸着のほか、例えば、ゲート絶縁膜14上に電極材料をスパッタリングにより成膜させた後、フォトリソグラフィ等によりパターニングする方法が例示できる。
次に、ベース基板25を、有機FET10の製造方法と同様の方法により、ソース電極20及びドレイン電極22が凸側表面に位置するように湾曲させる。この場合、ベース基板25の変位量は、例えば、長さ25mmのベース基板25に対しては、0.5〜2.0μmとすることが好ましく、0.5μm〜1μmとすることがより好ましい。なお、ベース基板25としては、もともと同様の変位量で湾曲した状態のものを用いてもよい。
さらに、この湾曲した状態のベース基板25におけるソース電極20及びドレイン電極22が形成されている凸側の表面に、蒸着や、スピンコート法等により有機半導体薄膜16を形成する。そして、湾曲した状態のベース基板25を略平面形状として、有機FET30を得る。
第2の実施形態の製造方法においては、上述した有機FET10の製造と同様、湾曲させた状態のベース基板25上に有機半導体薄膜16を形成した後に、このベース基板25を平面状に戻している。このため、このベース基板25を平面状とする工程においては、有機半導体薄膜16に、その膜面方向に圧縮するような力が付加される。すなわち、例えば、有機半導体薄膜16が有機半導体の多結晶から構成される場合には、その粒子間隔を狭めるような力が付加されることになる。
こうなると、有機半導体薄膜16を構成している多結晶の粒子間隔がより近づくようになり、これにより粒子間の接触による障壁が小さくなる。その結果、有機FET30における有機半導体薄膜16中のキャリアの移動が極めて生じやすくなり、得られた有機FET30は高いキャリア移動度を有するものとなる。
これらの第1及び第2の実施形態に係る有機FETの製造方法は、必ずしも上述した方法に限定されるものではない。例えば、まず、湾曲した状態のベース基板15又は25は、上述したように平面状のベース基板15,25を湾曲させるほか、もともと湾曲した形状のベース基板15,25を用いることによって準備することもできる。
さらに、第1及び第2の実施形態に係る方法においては、湾曲した状態のベース基板15,25上に有機半導体薄膜16を形成した後に当該基板15,25を平面状としているが、この方法以外に、例えば、ベース基板15を平面状に保持した状態で有機半導体薄膜16を形成し、その後、有機半導体薄膜16が形成された面が凹側となるようにベース基板15,25を湾曲させることによっても、有機半導体薄膜16にその膜面方向に圧縮される力を付加することができる。このときのベース基板15の変位量は、ゲート電極12、ゲート絶縁膜14及び有機半導体薄膜16の材料や、形成させる有機FET10のサイズに応じて適宜設定することが望ましい。例えば、長さが25mmのベース基板15に対しては、変位量は0.5〜2.0μmが好適であり、0.5〜1μmがより好適である。
上述した第1及び第2の実施形態に係る有機FETの製造方法は、換言すれば、有機半導体薄膜を、その膜面方向に圧縮される力を有するように形成する方法であるということができる。有機半導体薄膜にこのような力を生じさせる方法としては、上記第1及び第2の実施形態のようにベース基板を湾曲させた後に平面状とする以外に、例えば、絶縁層を加熱して膨張させた状態でこの上に有機半導体薄膜を形成し、その後、絶縁層の温度を低下させる方法が挙げられる。具体的には、例えば、以下の第3の実施形態に示す方法が例示できる。
第3の実施形態においては、まず、絶縁層として有機半導体薄膜よりも大きな熱膨張係数を有するポリマー材料で形成されたものを用い、所望の構造を有する有機FETを得るためのベース基板を形成する。次に、このベース基板を、ポリマー材料がガラス転移温度以上となるように加熱し、その温度に保持したまま当該絶縁層上に有機半導体薄膜を形成する。その後、有機半導体薄膜が形成されたベース基板の温度を、上記ガラス転移温度未満(例えば室温)まで低下させる。そして、必要に応じてソース電極やドレイン電極を形成して、有機FETを得る。
この第3の実施形態におけるベース基板の製造、有機半導体薄膜の形成、或いはソース電極やドレイン電極の形成は、上記第1又は第2の実施形態と同様にして実施することができる。このとき絶縁層に用いるポリマー材料としては、例えば、ポリエチレン、ポリメチルメタクリレート、ポリスチレン、ポリ(1−プロペン)、ポリ(1−ブテン)、ポリ(3−メチル−1−ブテン)、ポリビニルシクロペンタン、ポリアリルシクロペンタン、ポリビニルシクロヘキサン、ポリアリルシクロヘキサン、ポリ(3−フェニルプロペン)、ポリプロピレンオキサイド、ポリ塩化ビニル、ポリ(2−シアノエチルメタクリレート)、ポリエチレンテレフタラート、ポリ(アクリロニトリル−co−スチレン)、ポリ(エチレン−co−ビニルアルコール)等が例示でき、Tgが50〜80℃であるものが好ましい。
上記第3の実施形態に係る有機FETの製造方法においては、ポリマー材料から構成される絶縁層が膨張した状態で有機半導体薄膜が形成され、その後の冷却により絶縁層が収縮することになる。その結果、絶縁層上に形成された有機半導体薄膜は、絶縁層が収縮する力に引っ張られてその膜面方向に圧縮される力を有するようになる。このとき、例えば有機半導体薄膜が有機半導体の多結晶から構成されたものである場合には、当該薄膜を構成している多結晶の粒子間隔が狭まる方向に力を有するようになる。
このように、第3の実施形態においては、絶縁層の膨張及び収縮によって有機半導体薄膜が所定方向への力を有するようになる。したがって、絶縁層を構成する材料としては、加熱による膨張及び収縮を生じ得る材料であればポリマーに限定されず、例えば、有機半導体薄膜よりも大きな熱膨張係数を有するものを好ましく用いることができる。また、絶縁層材料として上述したような膨張・収縮を生じる材料を用いる場合、必ずしも基板全体が単一の材料から構成される必要はなく、少なくとも有機半導体薄膜が形成される表面の近傍領域がこれらの材料により構成されていればよい。
なお、本発明による有機FETの製造方法は、必ずしも有機FET10や有機FET30のようなトップコンタクト型やボトムコンタクト型の構造を有する有機FETの製造に限定されず、その他の構成を有する有機FETの製造に応用できる。例えば、有機半導体薄膜の一側にソース電極及びドレイン電極のいずれか一方の電極が形成され、他側に他方の電極が形成されたトップアンドボトムコンタクト型の構造を有する有機FET等の製造にも適用可能である。この場合にも、有機半導体薄膜において、当該薄膜を構成している多結晶の粒子間隔が狭まった状態となっており、得られる有機FETは高いキャリア移動度を有するものとなる。
以下、本発明を実施例により更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。
[有機FETの製造]
(実施例1)
9×25mmのサイズのクラウンガラス基板(ヤング率:7.13Pa、ポアソン比:0.22)を準備し、この上に金を真空蒸着して厚さ100nmのゲート電極を形成した。このゲート電極上に、スピンコート法によりポリメチルメタクリレートを塗布して厚さ厚さ500nmのゲート絶縁膜を形成し、ベース基板を得た。
次に、このベース基板を、ゲート絶縁膜が形成された側が凸側表面となるように0.5μmの変位量で湾曲させて基板ホルダーに固定し、この湾曲されたベース基板の凸側表面上に、真空蒸着によりペンタセンを堆積させて厚さ50nmの有機半導体薄膜を形成した。なお、形成された有機半導体薄膜は、ペンタセンの多結晶体により構成されるものであった。
その後、湾曲した状態のベース基板を平面状に戻し、さらに有機半導体薄膜上に、シャドウマスクを介して金の真空蒸着を行い、80nm程度の厚さの金膜からなるソース電極及びドレイン電極を形成して有機FETを得た。このとき、チャネル長は20μmとし、チャネル幅は5mmとなるようにした。
(実施例2〜3)
ベース基板の変位量を1.0μm(実施例2)又は2.0μm(実施例3)としたこと以外は、実施例1と同様にして有機FETを得た。
(比較例1)
ベース基板を湾曲させずに、ベース基板におけるゲート絶縁膜上に有機半導体薄膜を形成したこと以外は実施例1と同様にして有機FETを得た。
(比較例2)
ベース基板の変位量を−1.0μm、すなわち、ベース基板を、そのゲート絶縁膜が形成された側が凹側表面となるように変位量1.0μmで湾曲させ、この凹側表面上に有機半導体薄膜を形成した後、ベース基板を平面状としたこと以外は、実施例1と同様にして有機FETを得た。
[特性評価]
実施例1〜3及び比較例1〜2で得られた有機FETについて、ゲート電圧に対するドレイン電流の変化を測定した。この測定は、半導体パラメータ・アナライザ(4155C、Agilent Technologies社製)を用いて行い、種々の値のドレイン/ソース電極間の電圧(ドレイン電圧)に対して、ゲート/ソース電極間の電圧(ゲート電圧)を連続的に変化させた場合に、ソース電極及びドレイン電極間に流れる電流(ドレイン電流)の値をモニターすることにより行った。
次に、得られたゲート電圧に対するドレイン電流の変化のプロットから、FET構造における電界効果移動度及びゲート電圧のしきい値(Vth)を算出した。具体的には、ドレイン電圧を−100Vとしたときの、ゲート電圧の値に対するドレイン電流の値の平方根をプロットした。移動度は、このプロットにおいて十分に飽和領域が得られる条件であるゲート電圧−50Vにおける接線の傾きから算出した。また、Vthはこの接線におけるX軸の切片を読み取ることにより導き出した。得られた移動度及びVthの結果を表1に示す。

Figure 2005166742
表1より、有機半導体薄膜の形成前にベース基板を湾曲させ、形成後に平面状とする工程を実施した実施例1〜3の有機FETは、ベース基板を湾曲させなかった比較例1、及び、ベース基板を実施例1〜3の場合と逆方向に湾曲させた比較例2の有機FETに比して、有意に高い移動度が得られ、また0Vにより近いVthが得られることが判明した。このことから、有機半導体薄膜を形成させた後にその膜面方向に圧縮するような力を付加することで、薄膜を構成する有機多結晶の粒子間距離を狭める方向に力を有するように有機半導体薄膜が形成された有機FETは、高い移動度及び良好な動作しきい電圧を有するものとなることが確認された。
好適な実施形態に係る積層体の製造方法を模式的に示す工程図である。 図1(d)に示される状態の積層体1の要部を模式的に示す断面図である。 従来の方法により有機多結晶からなる薄膜を形成して得られた積層体の要部を模式的に示す断面図である。 第1の実施形態に係る有機FETの製造方法を模式的に示す工程図である。 第2の実施形態により得られた有機FETを模式的に示す断面図である。
符号の説明
1…積層体、2…基板、4…有機薄膜、10…有機FET、12…ゲート電極、14…ゲート絶縁膜、16…有機半導体薄膜、20…ソース電極、22…ドレイン電極、30…有機FET。

Claims (27)

  1. 基板上に、有機半導体により構成される薄膜を形成した後、前記薄膜にその膜面方向に圧縮する力を付加する積層体の製造方法。
  2. 前記薄膜は、有機半導体の多結晶により構成される請求項1記載の積層体の製造方法。
  3. 湾曲した状態の基板を準備する工程と、
    前記基板における凸側の表面に、有機半導体により構成される薄膜を形成する工程と、
    前記薄膜が形成された前記基板を平面状とする工程と、
    を有する積層体の製造方法。
  4. 前記基板を準備する工程において、平面状の基板を湾曲させる請求項3記載の積層体の製造方法。
  5. 前記薄膜は、有機半導体の多結晶により構成される請求項3又は4記載の積層体の製造方法。
  6. 基板上に、有機半導体により構成される薄膜を、当該薄膜が膜面方向に圧縮される力を有するように形成する積層体の製造方法。
  7. 前記薄膜は、有機半導体の非晶質体により構成される請求項6記載の積層体の製造方法。
  8. 前記薄膜は、有機半導体の多結晶により構成され、且つ、
    前記力は、前記薄膜における前記多結晶の粒子間距離を狭める方向の力である請求項6記載の積層体の製造方法。
  9. 前記基板を加熱して膨張させた状態で、当該基板上に前記薄膜を形成し、
    前記薄膜を形成した後に前記基板の温度を低下させることにより前記薄膜に前記力を生じさせる請求項6〜8のいずれか一項に記載の積層体の製造方法。
  10. 前記基板として、当該基板における少なくとも前記薄膜が形成される面側の領域が前記有機半導体よりも大きな熱膨張係数を有する材料により形成されたものを用いる請求項9記載の積層体の製造方法。
  11. 前記基板として、当該基板における少なくとも前記薄膜が形成される面側の領域が、ポリエチレン、ポリプロピレン、ポリスチレン、ポリアクリロニトリル、ポリメチルメタクリレート、ポリ酢酸ビニル、ポリビニルメチルケトン、ポリ(1−プロペン)、ポリ(1−ブテン)、ポリ(α−メチルスチレン)のうち少なくとも一種の材料により形成されたものを用いる請求項9又は10記載の積層体の製造方法。
  12. 前記基板として、当該基板における少なくとも前記薄膜が形成される面側の領域がポリマー材料により形成されたものを用い、
    前記基板を前記ポリマー材料のガラス転移温度以上に加熱した状態で、当該基板上に前記薄膜を形成し、
    前記薄膜を形成した後に、前記基板の温度を前記ガラス転移温度未満に低下させることにより、前記薄膜に前記力を生じさせる請求項6〜8のいずれか一項に記載の積層体の製造方法。
  13. ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体薄膜と、前記チャネルを通る電流量を制御するためのゲート電極と、前記ゲート電極と前記有機半導体薄膜との間に設けられた絶縁層と、を備える有機電界効果トランジスタを製造する方法であって、
    前記有機半導体薄膜を形成した後に、該有機半導体薄膜にその膜面方向に圧縮する力を付加する工程を実施する有機電界効果トランジスタの製造方法。
  14. 前記有機半導体薄膜は、有機半導体の多結晶により構成される請求項13記載の有機電界効果トランジスタの製造方法。
  15. 前記ゲート電極及び該ゲート電極上に形成された前記絶縁層を有するベース基板を形成する工程と、
    前記ベース基板における前記絶縁層が形成された側に、前記有機半導体薄膜を形成する工程と、
    前記有機半導体薄膜に、その膜面方向に圧縮する力を付加する工程と、
    前記ベース基板における前記有機半導体薄膜が形成された側に前記ソース電極及び前記ドレイン電極を形成する工程と、
    を有する請求項13又は14記載の有機電界効果トランジスタの製造方法。
  16. 前記ゲート電極、該ゲート電極上に形成された前記絶縁層、及び、該絶縁層上に形成された前記ソース電極及び前記ドレイン電極を有するベース基板を形成する工程と、
    前記ベース基板における前記ソース電極及び前記ドレイン電極が形成された側に、前記有機半導体薄膜を形成する工程と、
    前記有機半導体薄膜に、その膜面方向に圧縮する力を付加する工程と、
    を有する請求項13又は14記載の有機電界効果トランジスタの製造方法。
  17. ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体薄膜と、前記チャネルを通る電流量を制御するためのゲート電極と、前記ゲート電極と前記有機半導体薄膜との間に設けられた絶縁層と、を備える有機電界効果トランジスタを製造する方法であって、
    湾曲した状態のベース基板を準備する工程と、
    前記ベース基板における凸側の表面に、前記有機半導体薄膜を形成する工程と、
    前記有機半導体薄膜が形成された前記ベース基板を平面状とする工程と、
    を有する有機電界効果トランジスタの製造方法。
  18. 前記有機半導体薄膜は、有機半導体材料の多結晶により構成される請求項17記載の有機電界効果トランジスタの製造方法。
  19. 前記ベース基板は、前記ゲート電極及び該ゲート電極上に形成された前記絶縁層を有する平面状の基板であり、
    前記ベース基板を準備する工程において、前記ベース基板を前記絶縁層が凸側表面に位置するように湾曲させ、且つ、
    前記有機半導体薄膜を形成する工程を実施した後に、該薄膜上に前記ソース電極及び前記ドレイン電極を形成する工程を更に実施する請求項17又は18記載の有機電界効果トランジスタの製造方法。
  20. 前記有機半導体薄膜を形成する工程を実施した後であって、前記有機半導体薄膜が形成された前記ベース基板を平面状とする工程を実施する前に、前記ソース電極及び前記ドレイン電極を形成する工程を実施する請求項19記載の有機電界効果トランジスタの製造方法。
  21. 前記ベース基板は、前記ゲート電極、該ゲート電極上に形成された前記絶縁層、及び、該絶縁層上に形成された前記ソース電極及び前記ドレイン電極を有する平面状の基板であり、
    前記ベース基板を準備する工程において、該ベース基板を前記ソース電極及び前記ドレイン電極が凸側表面に位置するように湾曲させる請求項17又は18記載の有機電界トランジスタの製造方法。
  22. ソース電極及びドレイン電極と、前記ソース電極と前記ドレイン電極との間のチャネルとなる有機半導体薄膜と、前記チャネルを通る電流量を制御するためのゲート電極と、前記ゲート電極と前記有機半導体薄膜との間に設けられた絶縁層と、を備える有機電界効果トランジスタを製造する方法であって、
    前記有機半導体薄膜を、当該薄膜が膜面方向に圧縮される方向に力を有するように形成する有機電界効果トランジスタの製造方法。
  23. 前記有機半導体薄膜は、有機半導体の非晶質体により構成される請求項22記載の有機電界効果トランジスタの製造方法。
  24. 前記有機半導体薄膜は、有機半導体の多結晶により構成され、且つ、
    前記力は、前記薄膜における前記多結晶の粒子間距離を狭める方向の力である請求項22記載の有機電界効果トランジスタの製造方法。
  25. 前記絶縁層を加熱して膨張させた状態で、当該絶縁層上に前記有機半導体薄膜を形成し、
    前記有機半導体薄膜を形成した後に、前記絶縁層の温度を低下させることにより前記有機半導体薄膜に前記力を生じさせる請求項22〜24のいずれか一項に記載の有機電界効果トランジスタの製造方法。
  26. 前記絶縁層として、当該絶縁層における少なくとも前記有機半導体薄膜が形成される面側の領域が前記有機半導体薄膜よりも大きな熱膨張係数を有する材料により形成されたものを用いる請求項25記載の有機電界効果トランジスタの製造方法。
  27. 前記絶縁層として、当該絶縁層における少なくとも前記有機半導体薄膜が形成される面側の領域がポリマー材料により形成されたものを用い、
    前記絶縁層を前記ポリマー材料のガラス転移温度以上に加熱した状態で、当該絶縁層上に前記有機半導体薄膜を形成し、
    前記有機半導体薄膜を形成した後に、前記絶縁層の温度を前記ガラス転移温度未満に低下させることにより、前記有機半導体薄膜に前記力を生じさせる請求項22〜24のいずれか一項に記載の有機電界効果トランジスタの製造方法。
JP2003400235A 2003-11-28 2003-11-28 積層体の製造方法及び有機電界効果トランジスタの製造方法 Expired - Fee Related JP4736318B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003400235A JP4736318B2 (ja) 2003-11-28 2003-11-28 積層体の製造方法及び有機電界効果トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003400235A JP4736318B2 (ja) 2003-11-28 2003-11-28 積層体の製造方法及び有機電界効果トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JP2005166742A true JP2005166742A (ja) 2005-06-23
JP4736318B2 JP4736318B2 (ja) 2011-07-27

Family

ID=34724565

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003400235A Expired - Fee Related JP4736318B2 (ja) 2003-11-28 2003-11-28 積層体の製造方法及び有機電界効果トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP4736318B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009069248A1 (ja) * 2007-11-28 2009-06-04 Panasonic Corporation フレキシブル半導体装置の製造方法およびフレキシブル半導体装置
WO2010016206A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置の製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010032355A1 (ja) * 2008-09-18 2010-03-25 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜
WO2010058541A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP2012181059A (ja) * 2011-02-28 2012-09-20 National Institute Of Advanced Industrial & Technology 有機半導体薄膜におけるキャリア移動頻度の評価方法
KR20140143932A (ko) * 2013-06-10 2014-12-18 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
US9910319B2 (en) 2014-09-03 2018-03-06 Samsung Display Co., Ltd. Method of manufacturing curved liquid crystal display panel and apparatus for manufacturing curved liquid crystal display panel
US10854825B2 (en) 2015-01-29 2020-12-01 The University Of Tokyo Organic semiconductor element

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06145964A (ja) * 1992-11-02 1994-05-27 Sharp Corp プラスチック基板上への蒸着膜の形成方法
JPH08176798A (ja) * 1994-12-27 1996-07-09 Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk 機能薄膜の製造方法
JPH08228034A (ja) * 1994-12-09 1996-09-03 At & T Corp 有機薄膜トランジスタ装置
JPH11251601A (ja) * 1997-11-24 1999-09-17 Lucent Technol Inc 半導体デバイス
JP2003258265A (ja) * 2001-12-28 2003-09-12 National Institute Of Advanced Industrial & Technology 有機薄膜トランジスタ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06145964A (ja) * 1992-11-02 1994-05-27 Sharp Corp プラスチック基板上への蒸着膜の形成方法
JPH08228034A (ja) * 1994-12-09 1996-09-03 At & T Corp 有機薄膜トランジスタ装置
JPH08176798A (ja) * 1994-12-27 1996-07-09 Idoutai Tsushin Sentan Gijutsu Kenkyusho:Kk 機能薄膜の製造方法
JPH11251601A (ja) * 1997-11-24 1999-09-17 Lucent Technol Inc 半導体デバイス
JP2003258265A (ja) * 2001-12-28 2003-09-12 National Institute Of Advanced Industrial & Technology 有機薄膜トランジスタ

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.J.GUNDLACH ET AL: "Pentacene Organic Thin-Film Transistors-Molecular Ordering and Mobility", IEEE ELECTRON DEVICE LETTERS, vol. 18, no. 3, JPN6010072919, March 1997 (1997-03-01), US, XP000678864, ISSN: 0001887648, DOI: 10.1109/55.556089 *

Cited By (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7977741B2 (en) 2007-11-28 2011-07-12 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
KR101376896B1 (ko) 2007-11-28 2014-03-20 파나소닉 주식회사 플렉시블 반도체장치의 제조방법 및 플렉시블 반도체장치
WO2009069248A1 (ja) * 2007-11-28 2009-06-04 Panasonic Corporation フレキシブル半導体装置の製造方法およびフレキシブル半導体装置
US7851281B2 (en) 2007-11-28 2010-12-14 Panasonic Corporation Manufacturing method of flexible semiconductor device and flexible semiconductor device
WO2010016206A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置の製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
US8343822B2 (en) 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
JP5406189B2 (ja) * 2008-08-04 2014-02-05 パナソニック株式会社 フレキシブル半導体装置の製造方法
US8435842B2 (en) 2008-08-04 2013-05-07 Panasonic Corporation Method for manufacturing flexible semiconductor device
JP4659925B2 (ja) * 2008-08-04 2011-03-30 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
US8525172B2 (en) 2008-08-04 2013-09-03 Panasonic Corporation Flexible semiconductor device
WO2010032355A1 (ja) * 2008-09-18 2010-03-25 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜
JP4679673B2 (ja) * 2008-09-18 2011-04-27 パナソニック株式会社 フレキシブル半導体装置の製造方法及びそれに使用される積層膜
US8617943B2 (en) 2008-09-18 2013-12-31 Panasonic Corporation Method for making a semiconductor device on a flexible substrate
CN101911269A (zh) * 2008-11-18 2010-12-08 松下电器产业株式会社 柔性半导体装置及其制造方法
JP4550944B2 (ja) * 2008-11-18 2010-09-22 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
US8975626B2 (en) 2008-11-18 2015-03-10 Panasonic Intellectual Property Management Co., Ltd. Flexible semiconductor device
JPWO2010058541A1 (ja) * 2008-11-18 2012-04-19 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010058541A1 (ja) * 2008-11-18 2010-05-27 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
WO2010134234A1 (ja) * 2009-05-19 2010-11-25 パナソニック株式会社 フレキシブル半導体装置の製造方法
JP5449172B2 (ja) * 2009-05-19 2014-03-19 パナソニック株式会社 フレキシブル半導体装置の製造方法
CN102067320B (zh) * 2009-05-19 2014-03-19 松下电器产业株式会社 柔性半导体装置的制造方法
US8367488B2 (en) 2009-05-19 2013-02-05 Panasonic Corporation Manufacturing method of flexible semiconductor device
JP2012181059A (ja) * 2011-02-28 2012-09-20 National Institute Of Advanced Industrial & Technology 有機半導体薄膜におけるキャリア移動頻度の評価方法
KR20140143932A (ko) * 2013-06-10 2014-12-18 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
KR101977143B1 (ko) 2013-06-10 2019-05-10 엘지디스플레이 주식회사 표시장치 및 그 제조 방법
US9910319B2 (en) 2014-09-03 2018-03-06 Samsung Display Co., Ltd. Method of manufacturing curved liquid crystal display panel and apparatus for manufacturing curved liquid crystal display panel
US10854825B2 (en) 2015-01-29 2020-12-01 The University Of Tokyo Organic semiconductor element
US10903434B2 (en) 2015-01-29 2021-01-26 The University Of Tokyo Organic semiconductor element

Also Published As

Publication number Publication date
JP4736318B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
KR101919423B1 (ko) 그래핀 반도체 및 이를 포함하는 전기소자
CN107204371B (zh) 一种铁电场效应晶体管及其制备方法
KR101878750B1 (ko) 알칼리 금속 함유 단일층 그라펜 및 이를 포함하는 전기소자
Kang et al. Printable ferroelectric PVDF/PMMA blend films with ultralow roughness for low voltage non‐volatile polymer memory
KR102059129B1 (ko) 그래핀의 제조 방법 및 이를 포함하는 그래핀 적용 소자
TW202016985A (zh) 形成二維材料層的方法、場效電晶體及其製造方法
JP2005520356A (ja) 高性能有機半導体デバイスの製造方法
JP4736318B2 (ja) 積層体の製造方法及び有機電界効果トランジスタの製造方法
KR101919426B1 (ko) 그래핀 전자 소자 및 그 제조 방법
JP6187185B2 (ja) 電子装置及びその製造方法
JP4224578B2 (ja) 有機薄膜トランジスタ
JP2002009290A (ja) 有機電子素子の製造方法、および、該製造方法により製造された有機電子素子
KR101878735B1 (ko) 그래핀의 제조방법
WO2005091377A1 (ja) 有機薄膜を有する基板及びそれを用いたトランジスタ並びにそれらの製造方法
Zhang et al. Field-effect transistor memories based on ferroelectric polymers
US20070286953A1 (en) Solution processible materials and their use in electronic devices
JP2008244006A (ja) ダイオード及びその製造方法
KR102118777B1 (ko) 그래핀과 나노와이어를 이용한 투명전극 및 그의 제조방법
KR20130007062A (ko) 그래핀의 히스테리시스 특성을 이용한 불휘발성 메모리 소자와 그 제조 및 동작방법
KR100540698B1 (ko) 개선된 절연막 구조를 갖는 유기물 트랜지스터
JP5205670B2 (ja) 固体素子構造とそれを使用した電気・電子素子及び電気・電子機器
KR100769201B1 (ko) 비정질 물질의 금속유도 결정화 방법, 그 방법에 의해 제조된 결정 물질을 이용한 소자
KR102516209B1 (ko) 초미세 열-광정보 검출용 그래핀 기반 센서, 이의 제조방법, 및 그래핀의 밴드갭 제어방법
KR101449278B1 (ko) 반도체를 이용한 그래핀 성장 방법
JP5610387B2 (ja) 有機薄膜半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110405

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110418

R150 Certificate of patent or registration of utility model

Ref document number: 4736318

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees