JPWO2010058541A1 - フレキシブル半導体装置およびその製造方法 - Google Patents

フレキシブル半導体装置およびその製造方法 Download PDF

Info

Publication number
JPWO2010058541A1
JPWO2010058541A1 JP2010507158A JP2010507158A JPWO2010058541A1 JP WO2010058541 A1 JPWO2010058541 A1 JP WO2010058541A1 JP 2010507158 A JP2010507158 A JP 2010507158A JP 2010507158 A JP2010507158 A JP 2010507158A JP WO2010058541 A1 JPWO2010058541 A1 JP WO2010058541A1
Authority
JP
Japan
Prior art keywords
metal
layer
semiconductor device
oxide film
flexible semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010507158A
Other languages
English (en)
Other versions
JP4550944B2 (ja
Inventor
武 鈴木
武 鈴木
健一 保手浜
健一 保手浜
平野　浩一
浩一 平野
中谷　誠一
誠一 中谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Application granted granted Critical
Publication of JP4550944B2 publication Critical patent/JP4550944B2/ja
Publication of JPWO2010058541A1 publication Critical patent/JPWO2010058541A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78681—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising AIIIBV or AIIBVI or AIVBVI semiconductor materials, or Se or Te
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本発明では、フレキシブル半導体装置が提供される。本発明のフレキシブル半導体装置は、ゲート電極、ソース電極およびドレイン電極を有する金属層、金属層を構成する金属の金属酸化膜であって、金属層の表面領域に形成された金属酸化膜、ならびに、金属酸化膜を介してゲート電極の上に形成された半導体層を有して成る。本発明のフレキシブル半導体装置は、金属層の表面領域に金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されている。

Description

本発明は、可撓性を有するフレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。
情報端末の普及に伴い、コンピューター用ディスプレイ等の画像表示装置としてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
一般にフラットパネルディスプレイ装置においては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では、画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。通常のディスプレイではガラス基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲートの各電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
このような従来からのＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料としては高い工程温度に耐える材料を用いなければならないという制限が加わることになる。このため実際上は基板材料としてガラスを用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化には経済的に問題がある。したがって、ＴＦＴ素子を形成する基板としては、一般にガラス基板が使用される。
しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。
軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（プラスチック基板）上に形成する、フレキシブル半導体装置の開発が行われている。例えば、特許文献２には、ＴＦＴ素子を従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴ素子をガラス基板から剥離して樹脂基板上に転写する技術が開示されている。かかる技術では、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することにより、樹脂基板上にＴＦＴ素子を転写して形成している。
転写法を用いたフレキシブル半導体装置の製造では、支持体（例えばガラス基板）の剥離工程が問題となる。すなわち、樹脂基板から支持体を剥離する際に、例えば支持体とＴＦＴとの密着性を低下させる処理を行う必要がある。または、支持体とＴＦＴとの間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理が必要となる。そのような処理によって工程が煩雑となり、生産性の点では懸念が残る。
特開２００７−６７２６３号公報 特開２００４−２９７０８４号公報
ＴＦＴを樹脂基板（プラスチック基板）に転写するのはなく、樹脂基板の上に直接形成する方法も考えられている。この場合、転写後の支持体（例えばガラス基板）の剥離工程が不要となるため、フレキシブル半導体装置を簡易に製造することができる。
しかしながら、アクリル樹脂などの樹脂基板は耐熱性が低いため、ＴＦＴを形成するに際してプロセス温度を低く抑えなければならないという制約が入ってしまう。そのため、樹脂基板に直接形成されたＴＦＴは、転写により形成されたものと比べてＴＦＴ性能の点では懸念が残る。
例えば、移動度などの半導体特性を向上させるためには半導体材料に対して加熱処理を行うことが望ましいが、樹脂基板にＴＦＴを直接形成する場合では、プロセス温度が制限されるため、そのような加熱処理を行うことが困難となる。また、ゲート電圧を下げるためにはゲート絶縁膜として薄くとも絶縁耐圧が高く、また、誘電率も高い無機酸化物を用いることが望ましい。しかしながら、そのような無機酸化物は、緻密でかつ化学的に安定であるため加工(例えばレーザー穴加工など)がしにくいといった生産技術上の問題について改善の余地がある。特に、大画面用のフレキシブル半導体装置では、そのような問題が顕著化する。
本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる事情に鑑みてなされたものであり、その主な目的は、生産性に優れたフレキシブル半導体装置の製造方法を提供することであり、また、それにより高性能なフレキシブル半導体装置を提供することである。
上記課題を解決するため、本発明では、
（ｉ）金属箔（または金属層）を用意する工程、
（ｉｉ）金属箔の表面領域を酸化させ、金属箔を構成する金属成分の金属酸化膜から成るゲート絶縁膜を形成する工程、
（ｉｉｉ）ゲート絶縁膜の上に半導体層を形成する工程、ならびに
（ｉｖ）金属箔をエッチングすることによって、金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
工程（ｉｉ）では、金属箔の表面領域の少なくとも一部を酸化させずに非酸化部位を形成し、非酸化部位を介してソース電極およびドレイン電極の各々と半導体層とを相互に電気的に接続することを特徴とするフレキシブル半導体装置の製造方法が提供される。好ましくは、金属箔が弁金属を含んで成り、工程（ｉｉ）では金属箔の表面領域を陽極酸化させ、それによって、弁金属成分の金属酸化膜から成るゲート絶縁膜を形成する。また、好ましくは、工程（ｉｉｉ）の後で半導体層を覆うように金属酸化膜の上に樹脂層を形成する。
本発明の製造方法の特徴の１つは、金属箔の表面領域の酸化処理を局所的に行い、それにより得られた「金属酸化膜」をゲート絶縁膜に用いると共に、「非酸化部位」をビア（≒層間接続部位）として用いることである。また、本発明の製造方法は、金属酸化膜（即ち“ゲート絶縁膜”）の構成材料として用いた金属箔を電極構成材料というフレキシブル半導体装置の構成要素として利用することも特徴としている。
本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
また、本明細書で用いる「非酸化部位」とは、金属箔の局所的な酸化に起因して “酸化された領域”と“酸化されていない領域”とが得られるが、その場合の“酸化されていない領域”のことを指している。
更に、上述した「電極構成材料」という用語は、エッチングなどの処理を施すことによってＴＦＴ素子を構成する電極（即ち、“ソース電極”、“ドレイン電極”および“ゲート電極”など）を形成できる材料・部材のことを実質的に意味している。
ある好適な態様では、工程（ｉｉ）において、金属箔の表面のうち非酸化部位となる領域にレジストを形成し、そのレジストが形成された金属箔の表面に対して酸化処理を全体的に施す。
本発明の製造方法では、半導体層と非酸化部位とを電気的に相互に接続することになるが、その手法には特に制限はない。例えば、工程（ｉｉｉ）の後で半導体層および非酸化部位に接触するように取出し電極を形成してもよいし、あるいは、工程（ｉｉｉ）において非酸化部位と直接的に接触するように半導体層を形成してもよい。
本発明では、金属箔が用いられていることに起因して、半導体層の形成工程を１８０℃以上、好ましくは４００℃〜１０００℃程度の高温プロセスでもって実施することができる。また、金属箔が用いられていることに起因して、得られた半導体層に対して加熱処理を施すこともできる。かかる場合、加熱処理として、熱アニール処理および／またはレーザアニール処理を行うことが好ましい。このような加熱処理によって、得られるＴＦＴの特性が向上し得る。具体的にいえば、例えばシリコン半導体層の場合、半導体材料の結晶化が促進されることに起因してキャリア移動度が向上し得ることになり、また、例えばアモルファス酸化物半導体層（ＩＧＺＯ）の場合では酸素欠陥が修復されることに起因してキャリア移動度が向上し得る。
本発明の製造方法は、金属箔と金属酸化膜を用いてコンデンサーを形成する工程を更に含んでいてもよい。かかる場合、金属箔をエッチングすることによって電極のみならずコンデンサーの電極層を形成し、また、金属酸化膜の少なくとも一部をゲート絶縁膜のみならずコンデンサーの誘電体層としても用いることが好ましい。
本発明では、上記製造方法によって得ることができるフレキシブル半導体装置も提供される。かかる本発明のフレキシブル半導体装置は、
ゲート電極、ソース電極およびドレイン電極を有する金属層、
金属層を構成する金属成分の金属酸化膜であって、金属層の表面領域に形成された金属酸化膜、ならびに
金属酸化膜を介してゲート電極の上に形成された半導体層
を有して成り、
金属層の表面領域には、金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されていることを特徴としている。本発明のフレキシブル半導体装置では、好ましくは、金属酸化膜のうちゲート電極と半導体層とで挟まれた領域がゲート絶縁膜として機能し得る。また、金属層が弁金属から形成され、金属酸化膜がかかる弁金属成分の陽極酸化膜であることが好ましい。
本発明のフレキシブル半導体装置の特徴の１つは、金属層の局所的酸化により得られた「金属酸化膜」および「非被覆部位」を有して成ることであり、また、「非被覆部位」が金属層（≒電極）と半導体層とを相互に電気的に接続するビア、即ち、層間接続部位として機能していることである。
本発明のフレキシブル半導体装置は、「電極」と「ゲート絶縁膜」とが、“金属層”といった同じ構成材料に起因していることも特徴としている。つまり、本発明のフレキシブル半導体装置は、金属層の表面酸化処理に起因した「ゲート絶縁膜」と、金属層のエッチング処理に起因した「電極」とを有して成る。かかる特徴に起因して、本発明のフレキシブル半導体装置では、好ましくは、電極がその厚み方向にテーパー形状を有している。また、好ましくは、電極の厚さ寸法が常套的な電極形成法（例えば蒸着法やスパッタ法）で得られる電極と比べて大きくなっており、例えば、電極厚さが４μｍ〜約２０μｍとなっている。好ましくは、ソース電極とドレイン電極とゲート電極とが同一平面上に位置している。つまり、ソース電極とドレイン電極とゲート電極とが面一状態に設けられている。
ここで「非被覆部位」という用語は、フレキシブル半導体装置という“物”の観点から見れば、金属酸化膜で被覆されていない領域のこと実質的に意味しており、ある好適な態様では、金属層の表面領域の“酸化されていない部位”のことを指している。
ある好適な態様では、金属層が第１金属層と第２金属層とから構成されており、第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成る。かかる場合、金属酸化膜が第１金属層の弁金属成分の陽極酸化膜となっていることが好ましい。尚、第１金属層と第２金属層との間に中間層が形成されていることが好ましい。尚、ここでいう「第２金属層が該弁金属と異なる金属を含んで成る」とは、第２金属層の金属成分が第１金属層の金属成分と異なっていることを実質的に意味しており、従って、第２金属層が“第１金属層の弁金属とは異なる種類の弁金属”を含んで成る態様をも包含される。
本発明のフレキシブル半導体装置は、コンデンサーを更に備えていてもよい。かかる場合、コンデンサーの電極層が金属層から構成され、コンデンサーの誘電体層が金属酸化膜から構成されていることが好ましい。
ある好適な態様では、半導体層とゲート絶縁膜とゲート電極とソース電極とドレイン電極とから構成されたトランジスタ構造体を複数有して成る。また別のある好適な態様では、フレキシブル半導体装置が画像表示装置用の半導体装置となっている。かかる場合、画像表示装置の駆動回路が、フレキシブル半導体装置のトランジスタ構造体とコンデンサーとから構成されており、金属酸化膜がトランジスタ構造体およびコンデンサーを含む領域に連続して形成されている。
本発明の製造方法によれば、金属箔の表面領域に酸化処理を施し、それにより得られた金属酸化膜がゲート絶縁膜として用いられる。そのため、ゲート絶縁膜を薄くかつ緻密に（平滑性よく）形成することができ、優れたＴＦＴ性能を持つフレキシブル半導体装置を得ることができる。また、金属箔の局所的酸化を通じて形成された“非酸化部位”をビアとして用いるので、フレキシブル半導体装置を複雑にすることなく層間接続を簡易に実現できると共に、絶縁膜の形成後に加工のため一部を除去するのではないので（すなわち緻密でかつ化学的に安定である金属酸化膜を除去する加工が不要になるため）、材料やエネルギーを無駄なく使用できる。従って、本発明の製造方法は生産性に優れているといえる。
また、本発明では、金属酸化膜（即ち“ゲート絶縁膜”）の構成材料として用いた金属箔を電極構成材料というフレキシブル半導体装置の構成要素として利用するので、絶縁膜および半導体層の作製に高温プロセスを積極的に導入することができる。これにより、例えば半導体層の形成中または形成後にて加熱処理を積極的に行うことができ、ＴＦＴ特性（例えば半導体のキャリア移動度など）を好ましく向上させることができる。換言すれば、本発明の製造方法で得られたフレキシブル半導体は、所望の熱処理を通じて形成されたものであるので、ＴＦＴ特性の点で高性能であるといえる。
（ａ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図、（ｂ）は（ａ）のＩｂ−Ｉｂ断面図、（ｃ）はテーパー形状の電極を拡大して示した断面図 （ａ）〜（ｄ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 （ａ）〜（ｃ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 （ａ）は本発明の一実施形態に係る金属層（多層構造）を示す断面図、（ｂ）は本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図、（ｃ）は本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図、（ｂ）は（ａ）のＶｂ−Ｖｂ断面図 （ａ）は（ｂ）のＶＩａ−ＶＩａ断面図、（ｂ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図、（ｃ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置を示す断面図、（ｂ）は本発明の一実施形態に係る画像表示装置の駆動回路を示す等価回路図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置を金属層側から見た平面図、（ｂ）は（ａ）のＩＸｂ−ＩＸｂ断面図、（ｃ）は（ａ）のＩＸｃ−ＩＸｃ断面図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置を金属層側から見た平面図、（ｂ）は（ａ）のＸｂ−Ｘｂ断面図、（ｃ）は（ａ）のＸｃ−Ｘｃ断面図、（ｄ）は（ａ）のＸｄ−Ｘｄ断面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 （ａ）〜（ｄ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 （ａ）〜（ｄ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面では、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示している。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
本明細書で説明される“方向”は、金属箔／金属層１０と半導体層３０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、金属箔／金属層１０を基準としてゲート絶縁膜２２ないしは半導体層３０が形成される側を「上方向」とし、金属箔／金属層１０を基準として半導体層３０が形成されない側を「下方向」としている。
図１（ａ）〜（ｃ）を参照しながら、本発明の一実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）はフレキシブル半導体装置１００の上面模式図であり、図１（ｂ）は（ａ）のＩｂ−Ｉｂ断面を示す断面模式図である。図１（ｃ）は、図１（ｂ）の電極部を拡大した断面模式図である。
本実施形態に係る半導体装置は、可撓性を有するフレキシブル半導体装置１００である。このフレキシブル半導体装置１００は、金属層１０と、表面金属酸化膜２０と、半導体層３０とを有して成る。
金属層１０は、ゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄを有している。金属層１０を構成する金属は、良好な電気伝導性を有し、緻密な酸化物を容易に形成できる金属が好ましく、例えば弁金属（バルブメタル）を挙げることができる。弁金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、モリブデンおよびタングステンから成る群から選択される少なくとも１種以上の金属が好ましい。尚、本実施形態では、弁金属はアルミニウムである。金属層１０の厚みは、好ましくは約２μｍ〜約１００μｍの範囲、より好ましくは約４μｍ〜約２０μｍの範囲、更に好ましくは約８μｍ〜約１６μｍの範囲であり、例えば１２μｍである。
ここで、ゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄは、金属箔のエッチングにより得られたものであることに起因して、図１（ｃ）に示すように、電極がその厚み方向にテーパー形状を有し得る。電極がその厚み方向にテーパー形状を有する場合、テーパー角度α（図１（ｃ）参照）は、１°〜６０°程度となり得、例えば５°〜３０°程度である。このようにＴＦＴ素子を構成する電極がテーパー形状を有していると、電極および配線パターンを後に絶縁膜によって封止・保護するときのパターン段差被覆性（ステップ・カバレッジ）が良好となり、高い信頼性が得られるようになる。また、本発明では、ＴＦＴ素子を構成する電極（即ち、ソース電極１２ｓ、ドレイン電極１２ｄおよびゲート電極１２ｇ）が金属箔をエッチングすることによって形成されたものであることに起因して、電極の厚さ寸法が常套的な電極形成法（例えば蒸着法やスパッタ法）で得られる電極厚さ（約０．１μｍ程度）と比べて大きくなっており、例えば、電極厚さは４μｍ〜約２０μｍとなっている。これにより、本発明では、電極の低抵抗化を容易に図ることができる。また、金属箔の厚さを変えることにより、電極厚さを任意に容易に変えることもできる。その結果、電極設計の自由度が高くなり、所望のＴＦＴ特性を比較的容易に得ることができる。
半導体層３０は、表面金属酸化膜２０を介してゲート電極１２ｇの上に形成されている。図示するように、かかる実施形態では、半導体層３０がゲート絶縁膜２２の上に配置されている。半導体層３０を構成する材料としては種々のものを使用することができ、例えばシリコン（例えばＳｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０など）を使用することもできる。形成される半導体層３０の厚さは、好ましくは約１０ｎｍ〜約１５０ｎｍの範囲、より好ましくは約２０ｎｍ〜約８０ｎｍの範囲である。
表面金属酸化膜２０は、金属層１０の表面に形成された金属酸化被膜であり、“金属層１０を構成している金属成分”の金属酸化膜から構成されている。金属酸化膜は、金属層１０の表面を酸化して形成されるものであれば、特に制限はない。例えば、金属層１０がアルミニウムから形成されている場合では、表面金属酸化膜２０はアルミニウムの陽極酸化被膜であってよい。この“陽極酸化”は、種々の化成液を用いて簡易に行うことができ、これにより、非常に薄い緻密な酸化被膜を形成することができる。ちなみに、本願明細書で用いる「酸化被膜」とは、その有する態様に鑑みると、“酸化皮膜”と称すことができるものである。また、「緻密な酸化被膜」という表現で用いている “緻密”とは、酸化被膜に欠陥がないこと又は欠陥が減じられていることを実質的に意味している。
フレキシブル半導体装置１００では、表面金属酸化膜２０のうち、ゲート電極１２ｇと半導体層３０との間で挟まれた領域がゲート絶縁膜２２として機能する。
ここで、トランジスタの飽和領域でのドレイン電流は一般に以下の［式１］のように表すことができる。かかる式に基づくと、ゲート絶縁膜の比誘電率が大きく、かつ、ゲート絶縁膜の厚さが小さいほど、より小さなゲート電圧で大きなドレイン電流を得ることができ、好ましいことが分かる。
［式１］
Ｉ＝Ｃ１×（Ｗ／Ｌ）×（ε／ｄ）×（Ｖｇ―Ｃ２）２
Ｉ：飽和領域でのドレイン電流、Ｃ１，Ｃ２：定数、Ｗ：チャンネル幅、Ｌ：チャネル長、ε：比誘電率、ｄ：ゲート絶縁膜厚さ、Ｖｇ：ゲート電圧
この点、本発明では、金属箔１０の陽極酸化により得られた、比誘電率が大きく（アルミニウムの陽極酸化膜で１０程度）、かつ、非常に薄い緻密な酸化被膜２０をゲート絶縁膜２２として使用することができるので、より小さなゲート電圧で大きなドレイン電流を得ることができる半導体装置が供され得る。つまり、本発明のフレキシブル半導体装置１００は、表面金属酸化膜２０に起因して、優れたＴＦＴ性能を持つ半導体装置となり得る。
表面金属酸化膜２０の厚みについていえば、上述したように、ゲート電圧を下げる観点から薄い方が好ましい。従って、表面金属酸化膜２０の厚みは、好ましくは約３μｍ以下であり、より好ましくは約８００ｎｍ以下、更に好ましくは約２００ｎｍ以下である。その一方、表面金属酸化膜２０の厚みが薄すぎると絶縁性を維持する観点からは好ましくない。即ち、表面金属酸化膜２０の厚さの下限値は、印加されるゲート電圧と酸化膜の耐圧特性により種々に変わり得るものの、例えばアルミニウムの陽極酸化被膜の場合、ゲート電圧の最大値を４０Ｖとすると約１００ｎｍ程度である。
フレキシブル半導体装置１００の金属層１０の表面領域においては、表面金属酸化膜２０で被覆されていない非被覆部位４０が局所的または部分的に形成されている。つまり、金属層１０の表面は、概ね金属酸化膜２０で覆われているが、その一部に表面金属酸化膜２０で覆われずに下地の金属（本実施形態ではアルミニウム）が露呈した非被覆部位４０を有している。非被覆部位４０は、電極と半導体層との間の電気的接続に資するものである。換言すれば、かかる非被覆部位４０を通じてソース電極１２ｓおよびドレイン電極１２ｄの各々と半導体層３０とが電気的に相互に接続され、それゆえ、非被覆部位４０が表面金属酸化膜２０の層間接続部位（ビア）として機能する。
非被覆部位４０は、図示する態様から分かるように、金属層１０の表面の一部を酸化せずに得られた“非酸化部位”に相当し得る。すなわち、本発明の製造方法では、金属箔１０の表面の一部を酸化せずに非酸化部位４０を形成し、かかる非酸化部位４０によって金属箔１０と半導体層３０とを電気的に接続するビアを形成するといった特徴を有している。このように非酸化部位４０を層間接続部位（ビア）として利用することによって、フレキシブル半導体装置の構造を複雑にすることなく、層間接続を簡易に実現できる。
フレキシブル半導体装置１００は、図示するように、取出し電極５０ｓ、５０ｄを備えているものであってよい。取出し電極５０ｓ、５０ｄを構成する金属としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、タングステン（Ｗ）等の金属材料や、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化白金（ＰｔＯ２）などの導電性酸化物などを挙げることができる。微細なパターンを簡易に形成できる点でいえば、Ａｇペーストなどを用いてもよい。取出し電極５０ｓ、５０ｄは、表面金属酸化膜２０の上に形成され、非酸化部位４０と半導体層３０とを電気的に接続する機能を供し得る。取出し電極パターン５０ｓ、５０ｄの厚さは、好ましくは約５０ｎｍ〜約５μｍの範囲、より好ましくは約８０ｎｍ〜約１μｍの範囲である。このように取出し電極５０ｓ、５０ｄを設けることにより、チャネル長（ソース−ドレイン間の実質的な距離）を短くすることができ、その結果、チャネル長の短縮による高速化やゲート電圧の低減（式(１)参照）を図ることが可能となる。尚、取出し電極５０ｓ、５０ｄがなくても、半導体層３０が非酸化部位４０に直接的に接触するのであれば、フレキシブル半導体装置１００を動作させることは可能である。
表面金属酸化膜２０の上には、半導体層３０を覆う樹脂層６０が形成されている。この樹脂層６０は、ＴＦＴを支持するための支持基材であり、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されている。このような樹脂材料としては、例えばエポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ＰＴＦＥなどのフッ素系樹脂、それらの複合物等が挙げられる。これらの樹脂材料は寸法安定性の性質に優れており、本実施形態のフレキシブル半導体装置１００におけるフレキシブル基材の材料として好ましい。樹脂層６０の厚さは、好ましくは約１μｍ〜約７μｍの範囲、より好ましくは約２μｍ〜約５μｍの範囲である。
次に、図２（ａ）〜（ｄ）および図３（ａ）〜（ｃ）を参照して、本発明に係る上述のフレキシブル半導体装置１００の製造方法について説明する。図２（ａ）〜（ｄ）および図３（ａ）〜（ｃ）は、フレキシブル半導体装置１００の製造プロセスを説明するための工程断面図である。
本発明の製造方法の実施に際しては、まず、工程（ｉ）を実施する。つまり、図２（ａ）に示すように、金属箔１０を用意する。例えば、アルミニウムから形成された金属箔１０を用意する。そのような金属箔１０は、市販のものを利用することができる。金属箔１０の厚さは、好ましくは約２μｍ〜約１００μｍの範囲、より好ましくは約４μｍ〜約２０μｍの範囲、更に好ましくは約８μｍ〜約１６μｍの範囲であり、例えば１２μｍである。
次いで、図２（ｂ）に示すように、金属箔１０の表面のうち、非酸化部位が形成されることになる領域（即ち、酸化処理をしたくない所定の領域）にレジスト７０を形成する。図示する態様では、金属箔１０の上面の一部と、金属箔１０の下面全体にレジスト７０を形成する。レジスト７０は、後述する酸化処理液に対して耐薬品性を有していればよい。レジスト７０の材質としては、例えば、ノボラック樹脂、ジアゾナフトキノン（ＤＮＱ）系感光剤などの感光剤、およびプロピレングリコールモノメチルアセテート(ＰＧＭＥＡ)あるいはエチルラクテート（ＥＬ）などの溶剤から成る組成物を含んで成る材質であってよい。
レジスト７０の形成および除去は、典型的なフォトリソグラフィ工程で用いられる方法により適宜行えばよい。例えば、金属箔がアルミニウムより構成されている場合のレジストの除去は有機溶剤を用いた方法が望ましい。アルミニウムは強アルカリに溶解する場合があるからである。
レジスト７０が形成された後、工程（ｉｉ）として酸化処理が施されることになる。より具体的には、レジスト７０が形成された金属箔１０の表面に対して酸化処理を実行する。この酸化処理によって、金属箔１０を構成する金属の酸化膜２０（即ち、表面金属酸化膜）が形成され、それをゲート絶縁膜２２として用いることができる。金属箔１０が弁金属（例えばアルミニウム）から形成されている場合では、金属箔の表面酸化は、弁金属の陽極酸化により行われることになる。
陽極酸化の方法は特に限定されず、種々の化成液を用いて行うことができる。例えば、陽極酸化では、化成液にアノードとなる金属箔１０とカソードとを浸漬し、定電流源に接続して所望の電圧まで印加して形成すればよい。化成液の一例として、アルミニウムの陽極酸化では、アンモニアで中性付近のｐＨになるように調整した、酒石酸（１ｗｔ％）水溶液３０ｗｔ％とエチレングリコール７０ｗｔ％との混合溶液を挙げることができる。カソードとして用いる金属の一例としては、ステンレス（ＳＵＳ３０４など）板が挙げられる。このような陽極酸化法を用いれば、薄くて平滑性に優れた、ゲート絶縁膜に適した酸化被膜を安定して形成することが可能となる。なお、形成される陽極酸化膜の膜厚は電圧の大きさに比例する。それゆえに、所望の膜厚に応じて印加する電圧を選択してよい。電流電圧条件としては、電流密度は約１〜約１０ｍＡ/ｃｍ２の範囲、電圧は約５０〜約６００Ｖの範囲であってよく、例えば電流密度が約５ｍＡ/ｃｍ２、電圧が約１００Ｖである。
なお、金属箔１０の一方の面だけを選択的に陽極酸化する場合、上述の他方の面をレジスト７０で被覆する方法のほかに、当該一方の面だけを化成液に接触させる方法を採用してもよい。具体的には、金属箔１０が底板になるように、液漏れを防ぐためのシーリングなどを介して、円筒状の容器を接触させて、円筒状の容器に化成液をいれてやればよい。そして、アノードとしての金属箔１０と、化成液に浸漬したステンレスなどからなるカソードとを電源に接続する。このような手法により、化成液に接触させた当該一方の面だけを選択的に酸化できる。
金属酸化膜２０が形成されたら、次に、レジスト７０の除去を実施する。図２（ｃ）に示すように、レジスト７０の存在によって金属箔１０の表面の一部は酸化されない状態が維持されている。そのため、レジスト７０を除去すると、金属箔１０の表面には、金属酸化膜２０が存在していない非酸化部位４０（即ち、金属酸化膜２０で被覆されず下地となる金属が露出した非被覆部位）が得られることになる（図２（ｄ）参照）。
非酸化部位４０の形成に引き続いて、工程（ｉｉｉ）として半導体層の形成を実施する。具体的には、表面金属酸化膜２０（特にゲート絶縁膜２２として機能する酸化膜部分）の上に半導体層３０を形成する。かかる半導体層３０の形成は、半導体材料を堆積することにより行うことができる。半導体材料の堆積は、例えば、真空蒸着法、スパッタ法、プラズマＣＶＤ法などの薄膜形成法を適宜使用することができる他、凸版印刷、グラビア印刷、スクリーン印刷、インクジェットなどの印刷法も適宜使用することができる。
例えば、プラズマＣＶＤ法を用いて、３５０℃に加熱した金属箔１０の金属酸化膜２０の被形成位置に対してシリコン膜を堆積し、堆積したシリコン膜を、不活性雰囲気中（典型的には非酸化性雰囲気中）６００℃で熱アニール処理を行うことにより、ポリシリコンを形成することができる。
このように、本発明では、金属箔１０が用いられているので、高温プロセスを用いて半導体層３０を形成することができる。換言すれば、樹脂（プラスチック）の基板を用いて樹脂基板上に半導体層を直接形成する場合、樹脂基板の耐熱性が低いためにプロセス温度を低く制限しなければならない。ところが、本実施形態に係る製造方法によれば、耐熱性が低い樹脂層６０を基材として使用するにもかかわらず、樹脂層６０の耐熱温度を超えたプロセス温度（高温プロセス）にて半導体層３０を形成することができる。例えば、ＰＥＮ樹脂フィルム（耐熱温度１８０℃）を用いる場合であっても、半導体層３０の作製工程に１８０℃を超える高温プロセス（好ましくは３００℃〜１０００℃、より好ましくは４００℃〜１０００℃の高温プロセス）を、積極的に採用することができる。例示すれば、例えば金属箔がアルミニウム箔の場合（特に表面領域の一部を陽極酸化させたアルミ箔が用いられる場合）、好ましくは３００℃〜６００℃、より好ましくは４００℃〜５４０℃の高温プロセスを積極的に用いることができる。また、例えば金属箔がステンレスから成る場合では好ましくは３００℃〜１０００℃、より好ましくは４００℃〜８００℃の高温プロセスを積極的に用いることができる。
つまり、半導体層の形成工程を１８０℃以上、好ましくは３００℃〜１０００℃程度、より好ましくは４００℃〜１０００℃程度の高温プロセスでもって実施することができる。また、そのように金属箔が用いられていることに起因して、得られた半導体層に対して加熱処理を積極的に施すことも可能となる。
例えば、ゲート絶縁膜２２の上に半導体材料を堆積した後、この堆積した半導体材料に加熱処理を行うことが可能となる。加熱処理の方法は特に限定されず、例えば熱アニール処理（雰囲気加熱）であってもよく、あるいは、レーザアニール処理であってもよく、更に言えば、それらの併用であってもよい。例えば、アモルファスシリコンからなる半導体層をゲート絶縁膜２２の上の被形成位置に形成した後、それをレーザーでアニール処理してもよい。このような加熱処理を施すことによって、半導体の結晶化が進行し、半導体の特性（例えばキャリア移動度）を向上させることができる。例えば、キャリア移動度についていえば、シリコン半導体の場合、１以下であったものが上記加熱処理によって１００以上に向上し得る。尚、本明細書で用いる「アニール処理」という用語は、移動度の向上や特性の安定化を目的とした熱処理を実質的に意味している。
半導体層の形成につき、具体的な態様を更に例示する。
● 環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）を、インクジェットなどの方法でゲート絶縁膜２２の上の所望の位置に塗工する。次いで、３００℃で熱処理することにより、アモルファスシリコンからなる半導体層を形成する。半導体層の形成後、非酸化性雰囲気中(典型的には不活性ガス中）で６００℃で半導体層の熱アニール処理を行うことにより、キャリア移動度が高いポリシリコン膜を形成する。
● 他のポリシリコン膜の形成方法としては、アモルファスシリコンからなる半導体層３０を形成する熱処理温度を５４０℃として、後に、波長３０８ｎｍのエキシマレーザーを４５０ｍＪ／ｃｍ２の強度で照射してポリシリコン膜とすることもできる。
● 更に他の半導体層の形成方法としては、アモルファス酸化物半導体を用いる方法がある。例えば組成ＩｎＧａＺｎＯ４の酸化物ターゲットをマグネトロンスパッタ法で５０ＷのパワーでＡｒ＋Ｏ２混合雰囲気（Ａｒ／（Ａｒ＋Ｏ２）流量比＝０．０２４、圧力０．５Ｐａ）で室温にて成膜することによって半導体層を形成する。ちなみに、酸化物半導体から成る半導体層に対しては、大気中で２００℃以上４００℃以下の温度で熱処理することが好ましい。３００℃以上の熱処理により酸化物半導体の酸素欠損が修復され、キャリア移動度などの半導体特性を向上させることができるからである。
半導体層３０の形成に引き続いて、半導体層３０と非酸化部位４０とに接触するように、金属酸化膜２０の上に取出し電極５０ｓ、５０ｄを形成する（図３（ａ）参照）。このように取出し電極５０ｓ、５０ｄを形成することにより、非酸化部位４０を通じて、金属層１０と半導体層３０とを電気的に接続することができる。取出し電極５０ｓ、５０ｄの形成は、原料としてＡｇペーストを用いる場合、かかるＡｇペーストを印刷（例えばインクジェット印刷）することによって行うことができる。
次いで、図３（ｂ）に示すように、半導体層３０を覆うように、金属酸化膜２０の上に樹脂層６０を形成する。樹脂層６０の形成方法は特に限定されないが、例えば半硬化の樹脂シートを金属酸化膜２０の上に貼り合わせ、硬化させる方法（樹脂シートの貼り合せ面に接着性材料を塗布してもよい。）を採用してもよく、あるいは、半硬化の樹脂を金属酸化膜２０の上にスピンコートなどで塗布して硬化させる方法を採用することができる。このような樹脂層６０の形成によって、半導体層３０が保護されると共に、次工程（金属箔１０のエッチング処理など）でのハンドリングや搬送を安定して行うことが可能となる。
樹脂層６０の形成に引き続いて、図３（ｃ）に示すように、工程（ｉｖ）として金属箔１０の一部をエッチングすることによって金属箔１０からゲート電極１２ｇ、ソース電極１２ｓ、およびドレイン電極１２ｄを形成する。ゲート電極１２ｇは、ゲート絶縁膜２２を挟んで半導体層３０の下面に位置するように形成すればよい。金属箔１０のエッチャントとしては、金属箔１０の材料に応じて適当なものを使用することができる。例えばアルミニウムの場合、エッチャントとして燐酸、酢酸および硝酸の混酸などを用いればよい。
以上のような工程を通じることによって、非酸化部位４０によって層間接続を実現したフレキシブル半導体装置１００を構築することができる。
本発明の製造方法では、上述したように、金属箔１０の表面を酸化することにより、金属箔１０を構成する金属成分の金属酸化膜２０から成るゲート絶縁膜２２を形成している。次いで、ゲート絶縁膜２２の上に半導体層３０を形成し、その後、金属箔１０の一部をエッチングすることによってゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄを形成している。本発明の製造方法のように金属箔１０の表面を酸化することによって、それから得られるゲート絶縁膜２２を薄くかつ緻密に（平滑性よく）形成することができ、ＴＦＴ性能の向上させることができる。加えて、支持基材として耐熱性が低い樹脂層６０を用いているにも拘わらず、半導体層３０に対して加熱処理を積極的に行うことができ、結果的に、キャリア移動度などの半導体特性を向上させることができる。
また、本発明の製造方法では、金属箔１０の表面の一部を酸化せずに非酸化部位４０を形成し、かかる非酸化部位４０によって、電極と半導体層３０とを電気的に接続するビアを形成している。このように非酸化部位４０をビア、即ち、層間接続部位として利用することにより、フレキシブル半導体装置１００を複雑にすることなく層間接続を簡易に実現できる。同時に、緻密でかつ化学的に安定である金属酸化膜２０を除去する加工（例えば、層間接続のためのレーザー穴加工）が不要になる。つまり、本発明では、絶縁膜を形成してから加工のため一部を除去するのではない。従って、材料やエネルギーの点で無駄がなく、生産性が高いといえる。すなわち、本発明の製造方法は、優れたＴＦＴ性能を有するフレキシブル半導体装置１００を生産性良く簡易に得ることができるものといえる。
なお、上述した実施形態では、金属箔１０は弁金属（例えばアルミニウム）から形成されたものであったが、金属箔１０の金属成分は、酸化に起因して金属表面が酸化被膜ないしは酸化皮膜で一様に覆われることに資するものであれば、いずれの種類であってもよく、それゆえに、弁金属以外の金属であってもよい。かかる場合、金属箔１０の酸化方法は、陽極酸化に代えて、熱酸化（例えば加熱による表面酸化処理）や化学酸化（例えば酸化剤による表面酸化処理）であってもよい。
また、金属箔１０は、単一の金属層から成るものであってよいものの、複数の金属層を積層して構成したものであってもよい。例えば、図４（ａ）に示すように、金属箔１０を、弁金属から形成された第１金属層１４と、その弁金属と異なる金属からなる第２金属層１６とから構成してもよい。第１金属層１４は、例えばタンタル層（厚さ：好ましくは約０．１μｍ〜約１．０μｍ程度、例えば約０．３μｍ）であり、第２金属層１６は銅層（厚さ：好ましくは約１μｍ〜約９９．９μｍ程度、より好ましくは約３μｍ〜約１９．９μｍ程度、更に好ましくは約７μｍ〜約１５．９μｍ程度、例えば約１１．７μｍ）である。このような場合であっても、図４（ｂ）に示すように、第１金属層１４に対して局所的な酸化処理を施すことによって、第１金属層１４の非酸化部位４０をビア（層間接続部位）として好ましく利用することができる。尚、図４（ａ）に示すような多層構造は、薄膜形成法を利用することによって形成することができる。例えば第１金属層１４がタンタル層であって、第２金属層１６が銅層である場合、銅板の上にタンタルをスパッタ法などの適当な薄膜形成法で形成することにより２層構造の金属箔を得ることができる。
また、第１金属層１４がアルミニウムで、第２金属層１６が銅の場合、図４（ｃ）に示すように、第１金属層１４と第２金属層１６との間に中間層１８を形成することが望ましい。この中間層１８は、第１金属層及び第２金属層の金属と固溶せず、かつ、高融点の金属（例えばタングステンなど）や、共有結合性の化合物（例えば窒化タンタルなど）を含んで成るものが好ましい。このような中間層１８は、第２金属層１６の銅成分が第１金属（アルミニウム）層１４中に拡散することを防止する“拡散防止層（即ちバリア層）”として機能する。中間層の厚さは、好ましくは約２０ｎｍ〜約１８０ｎｍ程度、例えば約１００ｎｍである。なお、図４（ｂ）及び（ｃ）では金属酸化膜２０の厚みが第１金属層１４より小さい場合を図示したが、金属酸化膜２０の厚みを第１金属層の厚みと同程度にしてもよい。つまり、第１金属層１４が厚み方向の全体にわたり酸化を施して、表面金属酸化膜２０を形成してもよい。
本発明では、図５（ａ）および（ｂ）に示すように、必要に応じて半導体層３０と取出し電極５０ｓ,５０ｄとの接触領域にコンタクト部３５を形成してもよい。コンタクト部３５は、例えば半導体層３０の所定領域にボロンなどをドーピングすることにより形成することができる。このようにコンタクト部３５を形成することによって、ソース電極からチャネル部分への電荷注入を容易にするといったメリットを得ることができる。
図６（ａ）および（ｂ）に示すように、取出し電極５０ｓ,５０ｄを複数形成してもよい。図６（ｂ）に示す態様では、取出し電極５０ｓおよび取出し電極５０ｄの対向する部位が櫛歯形状となるように配置されている。このように複数の取出し電極５０ｓ,５０ｄを櫛歯形状に配置することにより、トランジスタ素子の面積を維持しつつ、チャネル幅(式１のＷ)を大きくすることができ、取り出し電流量を大きくすることができる(式１参照)。なお、図６（ｃ）に示すように、必要に応じて櫛歯の数を一つに減らすことも可能である。なお、櫛歯の長さは、所望のＴＦＴ性能に応じて適宜決定すればよい。例えば、有機ＥＬディスプレイ用のＴＦＴアレイを形成する場合、駆動用ＴＦＴの櫛歯長さを、スイッチ用ＴＦＴの櫛歯長さよりも長くしてもよい。
本発明では、図７に示すように、取出し電極５０ｓ,５０ｄを形成しない形態を採用することもできる。この場合、半導体層３０と非酸化部位４０とが直接的に接触するようにそれらを形成すればよい。このような形態であっても、フレキシブル半導体装置１００を動作させることは可能である。図示する態様では、半導体層３０は、非酸化部位４０と接触する延在部３２ｓ,３２ｄを有している。このような構成にすれば、取出し電極５０ｓ,５０ｄの形成ステップを省くことができ、フレキシブル半導体装置１００をより簡易に構築することができる。なお、電荷注入を容易にするために、非酸化部位４０と半導体層３０との間に酸化タングステンや酸化モリブデンなどを介在させてもよい。
次に以下においては、本実施形態に係るフレキシブル半導体装置を画像表示装置に搭載する態様について図８（ａ）および（ｂ）を参照して説明する。図８（ａ）は、画像表示装置（例えば有機ＥＬディスプレイ）に搭載されるフレキシブル半導体装置２００の断面を模式的に示した断面図である。かかるフレキシブル半導体装置２００は、半導体層３０と、ゲート絶縁膜２２と、ゲート電極１２ｇと、ソース電極１２ｓと、ドレイン電極１２ｄとから構成されたトランジスタ構造体を複数有している。
図８（ａ）に示した例では、トランジスタ構造体は２つであり、スイッチ用トランジスタ構造体２００Ａ（以下、「Ｓｗ−Ｔｒ」と称する。）と駆動用トランジスタ構造体２００Ｂ（以下、「Ｄｒ−Ｔｒ」と称する。）とから構成されている。図示するように、フレキシブル半導体装置２００は積層構造を有しており、Ｓｗ−Ｔｒ２００Ａの上にＤｒ−Ｔｒ２００Ｂが積層している。Ｓｗ−Ｔｒ２００Ａの金属層１０Ａの表面には、金属酸化膜２０Ａで被覆されていない非酸化部位４４,４６が形成されている。この非酸化部位４４を通じて、Ｓｗ−Ｔｒ２００Ａのドレイン電極１２Ａｄと、Ｄｒ−Ｔｒ２００Ｂのゲート電極１２Ｂｇとが電気的に相互に接続されている。また、Ｄｒ−Ｔｒ２００Ｂのドレイン電極１２Ｂｄは、非酸化部位４６を通じて、Ｓｗ−Ｔｒ２００Ａの金属層１０Ａに電気的に相互に接続されている。
フレキシブル半導体装置２００は、１つのコンデンサー８０を備えている。すなわち、図８（ｂ）にも示すように、画像表示装置の各画素は、２つのトランジスタ構造体２００Ａ、２００Ｂと１つのコンデンサー８０とが組み合わされて構成されている。Ｓｗ−Ｔｒ２００Ａのゲート電極１２Ａｇは選択ライン９４に接続され、ソース電極１２Ａｓおよびドレイン電極１２Ａｄはそれぞれ、一方がデータライン９２に接続され、他方がＤｒ−Ｔｒ２００Ｂのゲート電極１２Ｂｇに接続されている。Ｄｒ−Ｔｒ２００Ｂのソース電極１２Ｂｓおよびドレイン電極１２Ｂｄはそれぞれ、一方が電源ライン９６に接続され、他方が表示部（ここでは有機ＥＬ素子）に接続されている。また、コンデンサー８０は、Ｄｒ−Ｔｒ２００Ｂのソース電極１２Ｂｓとゲート電極１２Ｂｇとの間に接続している。
上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ−Ｔｒ２００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力され、Ｓｗ−Ｔｒ２００Ａによって選択され、コンデンサー８０に電荷が蓄積される。そして、その電荷によって生じた電圧がＤｒ−Ｔｒ２００Ｂのゲート電極１２Ｂｇに印加され、その電圧に応じたドレイン電流が表示部に供給され、有機ＥＬ素子を発光させる。
フレキシブル半導体装置の重要な用途であるディスプレイ駆動用のＴＦＴでは、素子を駆動するために容量を保持するコンデンサーが必要となる。このようにフレキシブル半導体装置にコンデンサー８０を直接組み込むことにより、フレキシブル半導体装置２００の外部に別途コンデンサーを配置しなくてもよい。これにより、小型で高密度実装可能な画像表示装置を実現できる。
尚、図８に示すように、コンデンサー８０の下部電極層８２は、Ｓｗ−Ｔｒ２００Ａのゲート電極１２Ａｇ、ソース電極１２Ａｓおよびドレイン電極１２Ａｄと同一面内に形成され、かつ、共通の金属層１０Ａから構成されている。つまり、下部電極層８２とゲート電極１２Ａｇとソース電極１２Ａｓとドレイン電極１２Ａｄとが面一状態に設けられている。同様に、コンデンサー８０の誘電体層８４は、Ｓｗ−Ｔｒ２００Ａのゲート絶縁膜２２Ａと同一面内に形成され、かつ、共通の金属酸化膜２０Ａから構成されている。つまり、誘電体層８４とゲート絶縁膜２２Ａとは面一状態に設けられている。このように、コンデンサー８０とトランジスタ構造体２００Ａとを並列に配置することにより、金属層１０Ａと、金属酸化膜２０Ａとからコンデンサー８０を形成することができ、フレキシブル半導体装置２００を簡易に構築することができる。具体的には、ゲート絶縁膜２２Ａとともに誘電体層８４を形成することができ、ゲート電極Ａｇ、ソース電極Ａｓおよびドレイン電極１２Ａｄの形成と共に下部電極層８２を形成することができる。ちなみに、コンデンサー８０の上部電極層８６を、取出し電極５０Ａｓ,５０Ａｄと同一の層から構成し、取出し電極５０Ａｓ,５０Ａｄと同一工程で形成することも可能である。
図８（ｂ）には、図８（ａ）に示した構造の駆動回路（等価回路）９０があらわされているが、図８（ｂ）に示される配線９２はデータラインであり、配線９４は選択ラインであり、配線９６は電源ラインである。各画像表示装置の画素毎に、フレキシブル半導体装置２００は形成されている。ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個だけでなく、それ以上設けられることもあるので、それに対応してフレキシブル半導体装置２００を改変すればよい。
図９を参照して、本発明の別の実施形態に係るフレキシブル半導体装置３００を説明する。図９（ａ）は、フレキシブル半導体装置３００を金属層１０側（図では下側）から見た平面図であり、図９（ｂ）は図９（ａ）のＩＸｂ−ＩＸｂ断面図、図９（ｃ）は図９（ａ）のＩＸｃ−ＩＸｃ断面図である。
本発明では、図９（ａ）〜（ｃ）に示すように、フレキシブル半導体装置３００を単層構造としてもよい。フレキシブル半導体装置３００では、駆動回路を構成するトランジスタ構造体３００Ａ,３００Ｂと、コンデンサー８０とが共通の材料で構成されるとともに、それらが同一面上に配置されている。
例えば、図示するように、金属酸化膜２０は、駆動回路を構成するトランジスタ構造体３００Ａ,３００Ｂと、コンデンサー８０とを含む領域に連続して形成されていることが好ましい。より具体的には、図９（ａ）〜（ｃ）に示すように、金属酸化膜２０がＳｗ−Ｔｒ３００ＡとＤｒ−Ｔｒ３００Ｂとコンデンサー８０とを含む領域の略全面に亘って形成されていることが好ましい。換言すれば、ここでいう「連続して形成されている」とは、Ｓｗ−Ｔｒ３００Ａ、Ｄｒ−Ｔｒ３００Ｂおよびコンデンサー８０の各素子ごとに絶縁膜が孤立した状態で形成されておらず、つながった状態で形成されていることを意味している。換言すれば、フレキシブル半導体装置３００の構成では、トランジスタ構造体３００Ａ,３００Ｂのゲート絶縁膜２２Ａ,２２Ｂと、コンデンサー８０の誘電体層８４とが同一面内に形成され、かつ共通の金属酸化膜で構成されている。かかる構成特徴に起因して、本発明では、それらを同一工程で形成できる。
なお、実際の画像表示装置では、図９（ａ）〜（ｃ）に示したトランジスタ構造体およびコンデンサーの組合せが各画素に対応してアレイ状に配列されている。金属酸化膜２０は、それら多数のトランジスタ構造体およびコンデンサーを含む領域に連続して形成されていることが好ましい。かかる構成によれば、多数のトランジスタ構造体が備えるゲート絶縁膜とコンデンサーの誘電体層とが同一面内に存在し、かつ、共通の金属酸化膜から構成できるので、それらを金属層１０の酸化処理によって同時に一括して形成することが可能となっている。
本発明では、上述したように、表面領域に形成した酸化膜の一部に非酸化部位４０を形成しておくことによって“層間接続”を簡易に実現することができる。特に、大画面用の画像表示装置では、トランジスタ構造体及びコンデンサーの数も膨大なものとなる。そのため、簡易に実現できる“層間接続”に起因した生産性向上はより顕著となる。また、本発明では、緻密でかつ化学的に安定である金属酸化膜２０を除去する加工（例えば層間接続のためのレーザー穴加工）が不要であり、それゆえ、材料やエネルギーを無駄なく使用することができる。その点に鑑みてみると、大画面用の画像表示装置の製造では、材料やエネルギーの無駄を少なくすることができるメリットはより大きくなるといえる。
なお、図８（ａ）に示した積層タイプのフレキシブル半導体装置２００であっても、各画素に対応して多数のトランジスタ構造体がアレイ状に配列されている。それゆえに、金属酸化膜２０が隣接する少なくとも２つのトランジスタ構造体の間に連続して形成されている場合には、上述の効果が同様に奏されることになる。
図９（ａ）〜（ｃ）に示される配線９２はデータラインであり、配線９４は選択ラインであり、配線９６は電源ラインである。それらの配線層９２,９４,９６は、該配線が接続するトランジスタ構造体のゲート電極、ソース電極及びドレイン電極と同一面内に形成され、かつ、共通の金属層１０で構成されている。このような構成に起因して、配線層９２,９４,９６と、トランジスタ構造体のゲート電極、ソース電極及びドレイン電極とを同一工程で形成することができ、フレキシブル半導体装置３００及び画像表示装置を簡易に構築することができる。
なお、上述した構成に必ずしも限定されるわけでなく、金属配線層９２,９４,９６の一部を、トランジスタ構造体３００Ａ,３００Ｂの各電極１２Ａｇ,１２Ａｓ,１２Ａｄ,１２Ｂｇ,１２Ｂｓ,１２Ｂｄと異なる面内に形成してもよい。例えば、図１０（ａ）および（ｄ）に示すように、樹脂層６０の下面に選択ライン９４の配線を形成してもよい。この場合、選択ライン９４の配線は、トランジスタ構造体３００Ａ,３００Ｂを構成する金属層１０とは異なる金属層１５で構成することができる。なお、選択ライン９４の配線は、樹脂層６０に設けられたビア１７を介して金属層１０（Ｓｗ−Ｔｒ３００Ａのゲート電極１２Ａｇ）に電気的に接続されている。このような構成を選択した場合には、配線を３次元配列させる効果に起因して、同一の素子面積内により多くの配線を収容することができるので好ましい。すなわち、同じ配線数であればより断面積の大きな太い配線を用いることができるため、配線抵抗による電圧降下を低減でき、かつ、配線形成のためのエッチング工程の歩留まりも向上することになる。
特に、大画面用の画像表示装置では、配線長が長くなるため、このような態様を採用することによる電圧降下を低減できるメリットはさらに大きくなる。また、大画面用の画像表示装置では、トランジスタ構造体及びコンデンサーの数も膨大なものとなるため、歩留まり向上効果も大きくなるといえる。
選択ライン９４に代えて、データライン９２や電源ライン９６を金属層１０と異なる層に形成してもよい。そのような場合であっても、配線ラインを３次元配列させることに起因した効果が奏されることになる。
ちなみに、図１０の樹脂層６０に設けられたビア１７は、例えばペーストビアである。ペーストビア１７は、例えば、樹脂シート６０を張り合わせた後に所望の位置に穴加工を施し、導電性ペーストを充填することにより形成することができる。導電性ペーストとしては、例えば「Ａｇ粉」と「エポキシ樹脂などを主成分とする樹脂組成物」との混合物を用いることができる。穴加工はＹＡＧレーザーなどのレーザー加工法を用いればよい。あるいは、樹脂層６０が感光性樹脂の場合には、露光・現像して穴加工してもよい。別法にて、ペーストビアに代えて、メッキビアを形成することもできる。メッキビアの形成は、例えば無電解銅めっきや電界銅めっきを用いて導電体を充填することにより行えばよい。
図１に示した態様では、表面金属酸化膜２０で被覆されていない非被覆部位４０（すなわち下地の金属が露出した部位）は、金属層１０の表面を酸化せずに得られた非酸化部位４０であったが、これに限定されない。例えば、図１１に示すように、表面金属酸化膜２０の一部に開口部５５を形成し、かかる開口部５５によって下地の金属が露出した非被覆部位４０を形成してもよい。この場合であっても、非被覆部位４０を通じて、ソース電極１２ｓおよびドレイン電極１２ｄのそれぞれと、半導体層３０とを電気的に接続することができる。
以下では、図１１に示されるフレキシブル半導体装置４００の製造プロセスの一例を説明する。まず、図１２（ａ）に示すように、第２金属層（例えば銅層）１６を用意するとともに、当該第２金属層１６の所定位置にレジスト７０を形成する。次いで、図１２（ｂ）に示すように、レジスト７０を形成した銅層１６に対して第１金属層（例えばアルミニウム層）１４を形成する。アルミニウム層１４の形成は、一般的な薄膜プロセスを用いて行えばよい。このようにして、金属からなるアルミニウム層１４と、当該金属と異なる金属からなる銅層１６とから構成された金属層１０を形成することができる。必要に応じて、銅層１６とアルミニウム層１４との間に中間層を形成してもよい。
金属層１０を形成したら、次に、図１２（ｃ）に示すように、アルミニウム層１４の表面を全体的に酸化することによって、アルミニウム層１４を構成するアルミニウム成分の金属酸化膜２０を形成する。かかる金属酸化膜２０の一部は、フレキシブル半導体装置４００においてゲート絶縁膜２２として機能することになる。
金属酸化膜２０を形成したら、次に、図１２（ｄ）に示すように、レジスト７０を剥離する。レジスト７０を剥離すると、レジスト７０の上に積層されたアルミニウム層１４も取り除かれることになる。そのため、金属酸化膜２０の一部に下地の銅層１６を露出させる開口部５５が形成され、これによって、金属酸化膜２０で被覆されていない非被覆部位４０も形成される。
このようにして非被覆部位４０を形成したら、次に、図１３（ａ）に示すように、ゲート絶縁膜２２の上に半導体層３０を形成し、続いて、図１３（ｂ）に示すように、金属酸化膜２０の上に取出し電極５０ｓ,５０ｄを形成する。その際、取出し電極５０ｓ,５０ｄは、開口部５５に露出させた下地の銅層１６（非被覆部位４０）と、半導体層３０とに接触するように形成する。これにより、非被覆部位４０を通じて、銅層１６と半導体層３０とが相互に電気的に接続されることになる。
引き続いて、図１３（ｃ）に示すように、半導体層３０を覆うように、金属酸化膜２０の上に樹脂層６０を形成する。そして、図１３（ｄ）に示すように、銅層１６の一部をエッチングして、銅層１６からゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄを形成する。
以上のような工程により、図１１に示すようなフレキシブル半導体装置４００を得ることができる。
図１２および図１３で示すような製造方法によれば、銅から成る第２金属層１６を非被覆部位４０に露出させることができる。アルミニウムからなる第１金属層１４を非被覆部位４０に露出させる場合を想定すると、アルミニウムは大気にさらせば即酸化膜が形成される。そのため、取出し電極との界面抵抗が増大してしまう恐れがある。この点、上述した製造方法では、アルミニウムよりも酸化され難い銅からなる第２金属層１６を非被覆部位４０に露出させることができる点で有用である。
上述した「開口部５５によって下地の金属が露出した非被覆部位４０を形成する態様」であっても、図１４に示すように、取出し電極５０ｓ,５０ｄを形成しない半導体装置形態を採用することもできる。この場合、半導体層３０と、開口部５５に露出させた下地の銅層１６（非被覆部位４０）とが直接的に接触するように半導体層が形成されることになる。これにより、取出し電極の形成プロセスを省略することができ、フレキシブル半導体装置をより簡易に構築することができる。
なお、総括的に述べると、上述した本発明は、以下の態様を包含している：
第１の態様：可撓性を有するフレキシブル半導体装置を製造するための方法であって、
（ｉ）金属箔（≒金属層）を用意する工程；
（ｉｉ）金属箔の表面を局所的に酸化させ、金属箔を構成する金属成分の金属酸化膜から成るゲート絶縁膜を形成する工程；
（ｉｉｉ）ゲート絶縁膜の上に半導体層を形成する工程；ならびに
（ｉｖ）金属箔の一部をエッチングすることによって、金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
工程（ｉｉ）では、金属箔の表面の一部を酸化させずに非酸化部位を形成しており、かかる非酸化部位を介して、ソース電極およびドレイン電極の各々と半導体層とを相互に電気的に接続することを特徴とするフレキシブル半導体装置の製造方法。
第２の態様：上記第１の態様において、金属箔が弁金属を含んで成り、
工程（ｉｉ）では、金属箔の表面を陽極酸化させ、弁金属成分の金属酸化膜から成るゲート絶縁膜を形成することを特徴とするフレキシブル半導体装置の製造方法。
第３の態様：上記第１または第２の態様において、工程（ｉｉ）では、金属箔の表面のうち非酸化部位となる領域にレジストを形成し、かかるレジストが形成された金属箔の表面に対して酸化処理を全体的に施すことを特徴とするフレキシブル半導体装置の製造方法。
第４の態様：上記第１〜３の態様のいずれかにおいて、工程（ｉｉｉ）の後、半導体層および非酸化部位の双方に接触するように金属酸化膜の上に取出し電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第５の態様：上記第１〜３の態様のいずれかにおいて、工程（ｉｉｉ）において、非酸化部位と直接的に接触するように半導体層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第６の態様：上記第１〜５の態様のいずれかにおいて、工程（ｉｉｉ）で形成された半導体層に対して加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第７の態様：上記第６の態様において、加熱処理として、熱アニール処理および／またはレーザアニール処理を行うことを特徴とするフレキシブル半導体装置の製造方法。
第８の態様：上記第１〜７の態様において、工程（ｉｉｉ）の後、半導体層を覆うように金属酸化膜の上に樹脂層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第９の態様：上記第１〜８の態様において、金属箔と金属酸化膜を用いてコンデンサーを形成する工程を更に含んでおり、
金属箔のエッチングによって電極のみならずコンデンサーの電極層をも形成し、また、金属酸化膜をゲート絶縁膜として用いるだけでなく、その少なくとも一部をコンデンサーの誘電体層として用いることを特徴とするフレキシブル半導体装置の製造方法。
第１０の態様：上記第１〜９の態様のいずれかにおいて、工程（ｉｉｉ）の半導体層の形成工程を４００℃〜１０００℃の高温プロセスで実施することを特徴とするフレキシブル半導体装置の製造方法。
第１１の態様：上記第６の態様に従属する第７〜１０の態様のいずれかにおいて、工程（ｉｉｉ）が、
ゲート絶縁膜の上に半導体材料を堆積する工程、および
堆積した半導体材料に加熱処理を実行する工程
を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１２の態様：上記第１〜１１の態様のいずれかにおいて、金属箔が第１金属層と第２金属層との積層により構成されており、
第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１３の態様：上記第１２の態様において、第１金属層がアルミニウムを含んで成り、第２金属層が銅を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１４の態様：上記第１２または１３の態様において、第１金属層と第２金属層との間には中間層が別途形成されていることを特徴とするフレキシブル半導方法。
第１５の態様：可撓性を有するフレキシブル半導体装置であって、
ゲート電極、ソース電極およびドレイン電極を有する金属層；
金属層を構成する金属成分の金属酸化膜であって、金属層の表面に形成された金属酸化膜；ならびに
金属酸化膜を介してゲート電極の上方に形成された半導体層
を有して成り、
金属層（特にソース電極およびドレイン電極）には、金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
かかる非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されていることを特徴とする、フレキシブル半導体装置。
第１６の態様：上記第１５の態様において、金属層が弁金属から形成されており、
金属酸化膜が弁金属成分の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第１７の態様：上記第１５または１６の態様において、ゲート電極、ソース電極およびドレイン電極がその厚み方向にテーパー形状を有していることを特徴とするフレキシブル半導体装置。
第１８の態様：上記第１５〜１７の態様のいずれかにおいて、ゲート電極、ソース電極およびドレイン電極の厚さが４μｍ〜約２０μｍであることを特徴とするフレキシブル半導体装置。
第１９の態様：上記第１５〜１８の態様のいずれかにおいて、金属層が第１金属層と第２金属層との積層により構成されており、
第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成り、また
金属酸化膜が弁金属の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第２０の態様：上記第１９の態様において、第１金属層がアルミニウムを含んで成り、第２金属層が銅を含んで成ることを特徴とするフレキシブル半導体装置。
第２１の態様：上記第１９または２０の態様において、第１金属層と第２金属層との間に中間層が形成されていることを特徴とするフレキシブル半導体装置。
第２２の態様：上記第１５〜２１の態様のいずれかにおいて、金属酸化膜の上には、非被覆部位と半導体層とを相互に電気的に接続する取出し電極が形成されていることを特徴とするフレキシブル半導体装置。
第２３の態様：上記第１５〜２２の態様のいずれかにおいて、金属酸化膜のうち、ゲート電極と半導体層とで挟まれた領域がゲート絶縁膜として機能することを特徴とするフレキシブル半導体装置。
第２４の態様：上記第１５〜２３の態様のいずれかにおいて、金属酸化膜の上には、半導体層を覆う樹脂層が形成されていることを特徴とするフレキシブル半導体装置。
第２５の態様：上記第２３の態様に従属する上記第２４の態様において、半導体層とゲート絶縁膜とゲート電極とソース電極とドレイン電極とから構成されたトランジスタ構造体を複数有して成ることを特徴とするフレキシブル半導体装置。
第２６の態様：上記第１５〜２５の態様のいずれかにおいて、コンデンサーを更に有して成り、
コンデンサーの電極層が金属層から構成されており、また、コンデンサーの誘電体層が金属酸化膜から構成されていることを特徴とするフレキシブル半導体装置。
第２７の態様：上記第２５の態様に従属する第２６の態様において、フレキシブル半導体装置が画像表示装置用の半導体装置であって、
画像表示装置の駆動回路が、フレキシブル半導体装置のトランジスタ構造体とコンデンサーとから構成されており、また、
金属酸化膜が、トランジスタ構造体およびコンデンサーを含む領域に連続して形成されていることを特徴とするフレキシブル半導体装置。
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。例えば、以下のような変更態様が考えられる。
● ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個（第１および第２のＴＦＴ素子）だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。

● 上記実施形態では、有機ＥＬディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ＥＬディスプレイに搭載してもよい。また、ＥＬディスプレイに限らず電子ペーパーであってもよい。更にいえば、ディスプレイに限らず、ＲＦＩＤなどの通信機器やメモリなどに搭載することも可能である。

● フレキシブル半導体装置を１デバイスに対応した形で作製するような態様を例示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。

● 本発明のフレキシブル半導体装置では、図１５に示すように、半導体層の上に更にゲート電極が備えられていてもよい。つまり、ダブルゲート構造のフレキシブル半導体装置５００であってもよい。ダブルゲート構造を採用すると、ゲート電極が１つの場合に比べて、より多くの電流をソース―ドレイン間に流すことができる。また、ゲート電極が１つの場合と同一量の電流を流す場合でも、チャネル１つあたりに流れる電流量を小さくすることができ、結果、ゲート電圧を低くすることができる。加えて、２つのゲート電極を別々に利用することにより、半導体素子の閾値電圧を変更することが可能となるため、半導体素子のバラツキを低減することができる。更には、一方のゲート電極を変調用として用いることにより、異なる出力サイズや周波数出力を得ることができるというメリットもある。
本発明のフレキシブル半導体装置の製造方法は、フレキシブル半導体装置の生産性に優れている。得られるフレキシブル半導体装置は、各種画像表示部に用いることができ、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図１６に示すようなテレビ画像表示部、図１７に示すような携帯電話の画像表示部、図１８に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図１９および図２０に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図２１に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）にも適応することができる。
 関連出願の相互参照
本出願は、日本国特許出願第２００８−２９４１１９号（出願日：２００８年１１月１８日、発明の名称：「フレキシブル半導体装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
１０ 金属箔／金属層
１０Ａ,１０Ｂ 金属箔／金属層
１２ｄ ドレイン電極
１２ｇ ゲート電極
１２ｓ ソース電極
１２Ａｄ ドレイン電極
１２Ａｇ ゲート電極
１２Ａｓ ソース電極
１２Ｂｄ ドレイン電極
１２Ｂｇ ゲート電極
１２Ｂｓ ソース電極
１４ 第１金属層
１５ 配線層
１６ 第２金属層
１７ ビア
１８ 中間層
２０ 金属酸化膜（表面金属酸化膜）
２０Ａ,２０Ｂ 金属酸化膜（表面金属酸化膜）
２２ ゲート絶縁膜
２２Ａ,２２Ｂ ゲート絶縁膜
３０ 半導体層
３０Ａ,３０Ｂ 半導体層
３２ｓ,３２ｄ 半導体層の延在部
３５ コンタクト部
４０,４４,４６ 非酸化部位／非被覆部位
４０Ａ,４０Ｂ 非酸化部位／非被覆部位
５０ｓ,５０ｄ 取出し電極
５０Ａｓ,５０Ａｄ 取出し電極
５０Ｂｓ,５０Ｂｄ 取出し電極
５５ 開口部
６０ 樹脂層
７０ レジスト
８０ コンデンサー
８２ 下部電極層
８４ 誘電体層
８６ 上部電極層
９２ データライン
９４ 選択ライン
９６ 電源ライン
１００,２００,３００,４００,５００ フレキシブル半導体装置
２００Ａ スイッチ用トランジスタ
２００Ｂ 駆動用トランジスタ
３００Ａ スイッチ用トランジスタ
３００Ｂ 駆動用トランジスタ
本発明は、可撓性を有するフレキシブル半導体装置およびその製造方法に関する。より詳細には、本発明は、ＴＦＴとして用いることができるフレキシブル半導体装置およびその製造方法に関する。
情報端末の普及に伴い、コンピューター用ディスプレイ等の画像表示装置としてフラットパネルディスプレイに対するニーズが高まっている。また、更なる情報化の進展に伴い、従来、紙媒体で提供されていた情報が電子化される機会が増えている。特に昨今は薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある（特許文献１など）。
一般にフラットパネルディスプレイ装置においては、液晶、有機ＥＬ（有機エレクトロルミネッセンス）、電気泳動等を利用した素子を用いて表示媒体を形成している。かかる表示媒体では、画面輝度の均一性や画面書き換え速度等を確保するために、画像駆動素子としてアクティブ駆動素子（ＴＦＴ素子）を用いる技術が主流になっている。通常のディスプレイではガラス基板上にこれらＴＦＴ素子を形成し、液晶、有機ＥＬ素子等が封止されている。
ここで、ＴＦＴ素子には主にａ−Ｓｉ（アモルファスシリコン）、ｐ−Ｓｉ（ポリシリコン）等の半導体を用いることができる。これらのＳｉ半導体（必要に応じて金属膜も）を多層化し、ソース、ドレイン、ゲートの各電極を基板上に順次形成していくことでＴＦＴ素子が製造される。
このような従来からのＳｉ材料を用いたＴＦＴ素子の形成には高い温度の工程が含まれるため、基板材料としては高い工程温度に耐える材料を用いなければならないという制限が加わることになる。このため実際上は基板材料としてガラスを用いることが必要となる。なお、石英基板を用いることも可能であるが、高価であり、ディスプレイの大型化には経済的に問題がある。したがって、ＴＦＴ素子を形成する基板としては、一般にガラス基板が使用される。
しかしながら、先に述べた薄型ディスプレイを、こうした従来知られたガラス基板を利用して構成した場合、そのディスプレイは重く、柔軟性に欠け、落下の衝撃で割れる可能性のある製品となってしまう。ガラス基板上にＴＦＴ素子を形成することに起因するこれらの特徴は、情報化の進展に伴う手軽な携帯用薄型ディスプレイへのニーズを満たすにあたり望ましくないものである。
軽量で薄型なディスプレイへのニーズに対応させるべく、基板のフレキシブル化、軽量化などの観点から、ＴＦＴ素子を樹脂基板（プラスチック基板）上に形成する、フレキシブル半導体装置の開発が行われている。例えば、特許文献２には、ＴＦＴ素子を従来と略同様なプロセスにより支持体（例えばガラス基板）上に作製した後、ＴＦＴ素子をガラス基板から剥離して樹脂基板上に転写する技術が開示されている。かかる技術では、まず、ガラス基板上にＴＦＴ素子を形成し、それをアクリル樹脂などの封止層を介して樹脂基板に接着し、その後、ガラス基板を剥離することにより、樹脂基板上にＴＦＴ素子を転写して形成している。
転写法を用いたフレキシブル半導体装置の製造では、支持体（例えばガラス基板）の剥離工程が問題となる。すなわち、樹脂基板から支持体を剥離する際に、例えば支持体とＴＦＴとの密着性を低下させる処理を行う必要がある。または、支持体とＴＦＴとの間に剥離層を形成し、この剥離層を物理的または化学的に除去する処理が必要となる。そのような処理によって工程が煩雑となり、生産性の点では懸念が残る。
特開２００７−６７２６３号公報 特開２００４−２９７０８４号公報
ＴＦＴを樹脂基板（プラスチック基板）に転写するのはなく、樹脂基板の上に直接形成する方法も考えられている。この場合、転写後の支持体（例えばガラス基板）の剥離工程が不要となるため、フレキシブル半導体装置を簡易に製造することができる。
しかしながら、アクリル樹脂などの樹脂基板は耐熱性が低いため、ＴＦＴを形成するに際してプロセス温度を低く抑えなければならないという制約が入ってしまう。そのため、樹脂基板に直接形成されたＴＦＴは、転写により形成されたものと比べてＴＦＴ性能の点では懸念が残る。
例えば、移動度などの半導体特性を向上させるためには半導体材料に対して加熱処理を行うことが望ましいが、樹脂基板にＴＦＴを直接形成する場合では、プロセス温度が制限されるため、そのような加熱処理を行うことが困難となる。また、ゲート電圧を下げるためにはゲート絶縁膜として薄くとも絶縁耐圧が高く、また、誘電率も高い無機酸化物を用いることが望ましい。しかしながら、そのような無機酸化物は、緻密でかつ化学的に安定であるため加工(例えばレーザー穴加工など)がしにくいといった生産技術上の問題について改善の余地がある。特に、大画面用のフレキシブル半導体装置では、そのような問題が顕著化する。
本願発明者は、上述したフレキシブル半導体装置の課題に対して、従来技術の延長線上で対応するのではなく、新たな方向で対処し、それらの課題を解決するように試みた。本発明はかかる事情に鑑みてなされたものであり、その主な目的は、生産性に優れたフレキシブル半導体装置の製造方法を提供することであり、また、それにより高性能なフレキシブル半導体装置を提供することである。
上記課題を解決するため、本発明では、
（ｉ）金属箔（または金属層）を用意する工程、
（ｉｉ）金属箔の表面領域を酸化させ、金属箔を構成する金属成分の金属酸化膜から成るゲート絶縁膜を形成する工程、
（ｉｉｉ）ゲート絶縁膜の上に半導体層を形成する工程、ならびに
（ｉｖ）金属箔をエッチングすることによって、金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
工程（ｉｉ）では、金属箔の表面領域の少なくとも一部を酸化させずに非酸化部位を形成し、非酸化部位を介してソース電極およびドレイン電極の各々と半導体層とを相互に電気的に接続することを特徴とするフレキシブル半導体装置の製造方法が提供される。好ましくは、金属箔が弁金属を含んで成り、工程（ｉｉ）では金属箔の表面領域を陽極酸化させ、それによって、弁金属成分の金属酸化膜から成るゲート絶縁膜を形成する。また、好ましくは、工程（ｉｉｉ）の後で半導体層を覆うように金属酸化膜の上に樹脂層を形成する。
本発明の製造方法の特徴の１つは、金属箔の表面領域の酸化処理を局所的に行い、それにより得られた「金属酸化膜」をゲート絶縁膜に用いると共に、「非酸化部位」をビア（≒層間接続部位）として用いることである。また、本発明の製造方法は、金属酸化膜（即ち“ゲート絶縁膜”）の構成材料として用いた金属箔を電極構成材料というフレキシブル半導体装置の構成要素として利用することも特徴としている。
本明細書で用いる“フレキシブル半導体装置”の「フレキシブル」という用語は、半導体装置が屈曲可能な可撓性を有していることを実質的に意味している。そして、本発明にいう“フレキシブル半導体装置”とは、その有する構成などに鑑みると、“フレキシブル半導体デバイス”あるいは“フレキシブル半導体素子”と称すことができるものである。
また、本明細書で用いる「非酸化部位」とは、金属箔の局所的な酸化に起因して “酸化された領域”と“酸化されていない領域”とが得られるが、その場合の“酸化されていない領域”のことを指している。
更に、上述した「電極構成材料」という用語は、エッチングなどの処理を施すことによってＴＦＴ素子を構成する電極（即ち、“ソース電極”、“ドレイン電極”および“ゲート電極”など）を形成できる材料・部材のことを実質的に意味している。
ある好適な態様では、工程（ｉｉ）において、金属箔の表面のうち非酸化部位となる領域にレジストを形成し、そのレジストが形成された金属箔の表面に対して酸化処理を全体的に施す。
本発明の製造方法では、半導体層と非酸化部位とを電気的に相互に接続することになるが、その手法には特に制限はない。例えば、工程（ｉｉｉ）の後で半導体層および非酸化部位に接触するように取出し電極を形成してもよいし、あるいは、工程（ｉｉｉ）において非酸化部位と直接的に接触するように半導体層を形成してもよい。
本発明では、金属箔が用いられていることに起因して、半導体層の形成工程を１８０℃以上、好ましくは４００℃〜１０００℃程度の高温プロセスでもって実施することができる。また、金属箔が用いられていることに起因して、得られた半導体層に対して加熱処理を施すこともできる。かかる場合、加熱処理として、熱アニール処理および／またはレーザアニール処理を行うことが好ましい。このような加熱処理によって、得られるＴＦＴの特性が向上し得る。具体的にいえば、例えばシリコン半導体層の場合、半導体材料の結晶化が促進されることに起因してキャリア移動度が向上し得ることになり、また、例えばアモルファス酸化物半導体層（ＩＧＺＯ）の場合では酸素欠陥が修復されることに起因してキャリア移動度が向上し得る。
本発明の製造方法は、金属箔と金属酸化膜を用いてコンデンサーを形成する工程を更に含んでいてもよい。かかる場合、金属箔をエッチングすることによって電極のみならずコンデンサーの電極層（特に、コンデンサーの２つの電極層のうちの一方の電極層）を形成し、また、金属酸化膜の少なくとも一部をゲート絶縁膜のみならずコンデンサーの誘電体層としても用いることが好ましい。
本発明では、上記製造方法によって得ることができるフレキシブル半導体装置も提供される。かかる本発明のフレキシブル半導体装置は、
ゲート電極、ソース電極およびドレイン電極を有する金属層、
金属層を構成する金属成分の金属酸化膜であって、金属層の表面領域に形成された金属酸化膜、ならびに
金属酸化膜を介してゲート電極の上に形成された半導体層
を有して成り、
金属層の表面領域には、金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されていることを特徴としている。本発明のフレキシブル半導体装置では、好ましくは、金属酸化膜のうちゲート電極と半導体層とで挟まれた領域がゲート絶縁膜として機能し得る。また、金属層が弁金属から形成され、金属酸化膜がかかる弁金属成分の陽極酸化膜であることが好ましい。
本発明のフレキシブル半導体装置の特徴の１つは、金属層の局所的酸化により得られた「金属酸化膜」および「非被覆部位」を有して成ることであり、また、「非被覆部位」が金属層（≒電極）と半導体層とを相互に電気的に接続するビア、即ち、層間接続部位として機能していることである。
本発明のフレキシブル半導体装置は、「電極」と「ゲート絶縁膜」とが、“金属層”といった同じ構成材料に起因していることも特徴としている。つまり、本発明のフレキシブル半導体装置は、金属層の表面酸化処理に起因した「ゲート絶縁膜」と、金属層のエッチング処理に起因した「電極」とを有して成る。かかる特徴に起因して、本発明のフレキシブル半導体装置では、好ましくは、電極がその厚み方向にテーパー形状を有している。また、好ましくは、電極の厚さ寸法が常套的な電極形成法（例えば蒸着法やスパッタ法）で得られる電極と比べて大きくなっており、例えば、電極厚さが４μｍ〜約２０μｍとなっている。好ましくは、ソース電極とドレイン電極とゲート電極とが同一平面上に位置している。つまり、ソース電極とドレイン電極とゲート電極とが面一状態に設けられている。
ここで「非被覆部位」という用語は、フレキシブル半導体装置という“物”の観点から見れば、金属酸化膜で被覆されていない領域のこと実質的に意味しており、ある好適な態様では、金属層の表面領域の“酸化されていない部位”のことを指している。
ある好適な態様では、金属層が第１金属層と第２金属層とから構成されており、第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成る。かかる場合、金属酸化膜が第１金属層の弁金属成分の陽極酸化膜となっていることが好ましい。尚、第１金属層と第２金属層との間に中間層が形成されていることが好ましい。尚、ここでいう「第２金属層が該弁金属と異なる金属を含んで成る」とは、第２金属層の金属成分が第１金属層の金属成分と異なっていることを実質的に意味しており、従って、第２金属層が“第１金属層の弁金属とは異なる種類の弁金属”を含んで成る態様をも包含される。
本発明のフレキシブル半導体装置は、コンデンサーを更に備えていてもよい。かかる場合、コンデンサーの２つの電極層のうち、一方の電極層が金属層から構成され、コンデンサーの誘電体層が金属酸化膜から構成されていることが好ましい。
ある好適な態様では、半導体層とゲート絶縁膜とゲート電極とソース電極とドレイン電極とから構成されたトランジスタ構造体を複数有して成る。また別のある好適な態様では、フレキシブル半導体装置が画像表示装置用の半導体装置となっている。かかる場合、画像表示装置の駆動回路が、フレキシブル半導体装置のトランジスタ構造体とコンデンサーとから構成されており、金属酸化膜がトランジスタ構造体およびコンデンサーを含む領域に連続して形成されている。
本発明の製造方法によれば、金属箔の表面領域に酸化処理を施し、それにより得られた金属酸化膜がゲート絶縁膜として用いられる。そのため、ゲート絶縁膜を薄くかつ緻密に（平滑性よく）形成することができ、優れたＴＦＴ性能を持つフレキシブル半導体装置を得ることができる。また、金属箔の局所的酸化を通じて形成された“非酸化部位”をビアとして用いるので、フレキシブル半導体装置を複雑にすることなく層間接続を簡易に実現できると共に、絶縁膜の形成後に加工のため一部を除去するのではないので（すなわち緻密でかつ化学的に安定である金属酸化膜を除去する加工が不要になるため）、材料やエネルギーを無駄なく使用できる。従って、本発明の製造方法は生産性に優れているといえる。
また、本発明では、金属酸化膜（即ち“ゲート絶縁膜”）の構成材料として用いた金属箔を電極構成材料というフレキシブル半導体装置の構成要素として利用するので、絶縁膜および半導体層の作製に高温プロセスを積極的に導入することができる。これにより、例えば半導体層の形成中または形成後にて加熱処理を積極的に行うことができ、ＴＦＴ特性（例えば半導体のキャリア移動度など）を好ましく向上させることができる。換言すれば、本発明の製造方法で得られたフレキシブル半導体は、所望の熱処理を通じて形成されたものであるので、ＴＦＴ特性の点で高性能であるといえる。
（ａ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図、（ｂ）は（ａ）のＩｂ−Ｉｂ断面図、（ｃ）はテーパー形状の電極を拡大して示した断面図 （ａ）〜（ｄ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 （ａ）〜（ｃ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 （ａ）は本発明の一実施形態に係る金属層（多層構造）を示す断面図、（ｂ）は本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図、（ｃ）は本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図、（ｂ）は（ａ）のＶｂ−Ｖｂ断面図 （ａ）は（ｂ）のＶＩａ−ＶＩａ断面図、（ｂ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図、（ｃ）は本発明の一実施形態に係るフレキシブル半導体装置の上面を示す平面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置を示す断面図、（ｂ）は本発明の一実施形態に係る画像表示装置の駆動回路を示す等価回路図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置を金属層側から見た平面図、（ｂ）は（ａ）のＩＸｂ−ＩＸｂ断面図、（ｃ）は（ａ）のＩＸｃ−ＩＸｃ断面図 （ａ）は本発明の一実施形態に係るフレキシブル半導体装置を金属層側から見た平面図、（ｂ）は（ａ）のＸｂ−Ｘｂ断面図、（ｃ）は（ａ）のＸｃ−Ｘｃ断面図、（ｄ）は（ａ）のＸｄ−Ｘｄ断面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 （ａ）〜（ｄ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 （ａ）〜（ｄ）は本発明の一実施形態に係るフレキシブル半導体装置の製造工程を示した工程断面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 本発明の一実施形態に係るフレキシブル半導体装置の断面を示す断面図 フレキシブル半導体装置の製品適用例（テレビ画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（携帯電話の画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（モバイル・パソコンまたはノート・パソコンの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（デジタルスチルカメラの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（カムコーダーの画像表示部）を示した模式図 フレキシブル半導体装置の製品適用例（電子ペーパーの画像表示部）を表した模式図
以下、図面を参照しながら、本発明の実施の形態を説明する。以下の図面では、説明の簡潔化のため、実質的に同一の機能を有する構成要素を同一の参照符号で示している。また、各図における寸法関係（長さ、幅、厚さ等）は実際の寸法関係を反映するものではない。
本明細書で説明される“方向”は、金属箔／金属層１０と半導体層３０との位置関係を基準とした方向であり、便宜上、図中の上下方向にて説明する。具体的には、各図の上下方向に対応しており、金属箔／金属層１０を基準としてゲート絶縁膜２２ないしは半導体層３０が形成される側を「上方向」とし、金属箔／金属層１０を基準として半導体層３０が形成されない側を「下方向」としている。
図１（ａ）〜（ｃ）を参照しながら、本発明の一実施形態に係るフレキシブル半導体装置１００について説明する。図１（ａ）はフレキシブル半導体装置１００の上面模式図であり、図１（ｂ）は（ａ）のＩｂ−Ｉｂ断面を示す断面模式図である。図１（ｃ）は、図１（ｂ）の電極部を拡大した断面模式図である。
本実施形態に係る半導体装置は、可撓性を有するフレキシブル半導体装置１００である。このフレキシブル半導体装置１００は、金属層１０と、表面金属酸化膜２０と、半導体層３０とを有して成る。
金属層１０は、ゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄを有している。金属層１０を構成する金属は、良好な電気伝導性を有し、緻密な酸化物を容易に形成できる金属が好ましく、例えば弁金属（バルブメタル）を挙げることができる。弁金属としては、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、モリブデンおよびタングステンから成る群から選択される少なくとも１種以上の金属が好ましい。尚、本実施形態では、弁金属はアルミニウムである。金属層１０の厚みは、好ましくは約２μｍ〜約１００μｍの範囲、より好ましくは約４μｍ〜約２０μｍの範囲、更に好ましくは約８μｍ〜約１６μｍの範囲であり、例えば１２μｍである。
ここで、ゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄは、金属箔のエッチングにより得られたものであることに起因して、図１（ｃ）に示すように、電極がその厚み方向にテーパー形状を有し得る。電極がその厚み方向にテーパー形状を有する場合、テーパー角度α（図１（ｃ）参照）は、１°〜６０°程度となり得、例えば５°〜３０°程度である。このようにＴＦＴ素子を構成する電極がテーパー形状を有していると、電極および配線パターンを後に絶縁膜によって封止・保護するときのパターン段差被覆性（ステップ・カバレッジ）が良好となり、高い信頼性が得られるようになる。また、本発明では、ＴＦＴ素子を構成する電極（即ち、ソース電極１２ｓ、ドレイン電極１２ｄおよびゲート電極１２ｇ）が金属箔をエッチングすることによって形成されたものであることに起因して、電極の厚さ寸法が常套的な電極形成法（例えば蒸着法やスパッタ法）で得られる電極厚さ（約０．１μｍ程度）と比べて大きくなっており、例えば、電極厚さは４μｍ〜約２０μｍとなっている。これにより、本発明では、電極の低抵抗化を容易に図ることができる。また、金属箔の厚さを変えることにより、電極厚さを任意に容易に変えることもできる。その結果、電極設計の自由度が高くなり、所望のＴＦＴ特性を比較的容易に得ることができる。
半導体層３０は、表面金属酸化膜２０を介してゲート電極１２ｇの上に形成されている。図示するように、かかる実施形態では、半導体層３０がゲート絶縁膜２２の上に配置されている。半導体層３０を構成する材料としては種々のものを使用することができ、例えばシリコン（例えばＳｉ）やゲルマニウム（Ｇｅ）等の半導体を用いてもよいし、酸化物半導体を用いてもよい。酸化物半導体としては例えばＺｎＯ、ＳｎＯ２、Ｉｎ２Ｏ３、ＴｉＯ２などの単体の酸化物や、ＩｎＧａＺｎＯ、ＩｎＳｎＯ、ＩｎＺｎＯ、ＺｎＭｇＯなどの複合酸化物が挙げられる。あるいは必要に応じて化合物半導体（例えば、ＧａＮ、ＳｉＣ、ＺｎＳｅ、ＣｄＳ、ＧａＡｓなど）を使用できる。更には、有機半導体（例えばペンタセン、ポリ３ヘキシルチオフェン、ポルフィリン誘導体、銅フタロシアニン、Ｃ６０など）を使用することもできる。形成される半導体層３０の厚さは、好ましくは約１０ｎｍ〜約１５０ｎｍの範囲、より好ましくは約２０ｎｍ〜約８０ｎｍの範囲である。
表面金属酸化膜２０は、金属層１０の表面に形成された金属酸化被膜であり、“金属層１０を構成している金属成分”の金属酸化膜から構成されている。金属酸化膜は、金属層１０の表面を酸化して形成されるものであれば、特に制限はない。例えば、金属層１０がアルミニウムから形成されている場合では、表面金属酸化膜２０はアルミニウムの陽極酸化被膜であってよい。この“陽極酸化”は、種々の化成液を用いて簡易に行うことができ、これにより、非常に薄い緻密な酸化被膜を形成することができる。ちなみに、本願明細書で用いる「酸化被膜」とは、その有する態様に鑑みると、“酸化皮膜”と称すことができるものである。また、「緻密な酸化被膜」という表現で用いている “緻密”とは、酸化被膜に欠陥がないこと又は欠陥が減じられていることを実質的に意味している。
フレキシブル半導体装置１００では、表面金属酸化膜２０のうち、ゲート電極１２ｇと半導体層３０との間で挟まれた領域がゲート絶縁膜２２として機能する。
ここで、トランジスタの飽和領域でのドレイン電流は一般に以下の［式１］のように表すことができる。かかる式に基づくと、ゲート絶縁膜の比誘電率が大きく、かつ、ゲート絶縁膜の厚さが小さいほど、より小さなゲート電圧で大きなドレイン電流を得ることができ、好ましいことが分かる。
［式１］
Ｉ＝Ｃ１×（Ｗ／Ｌ）×（ε／ｄ）×（Ｖｇ―Ｃ２）２
Ｉ：飽和領域でのドレイン電流、Ｃ１，Ｃ２：定数、Ｗ：チャンネル幅、Ｌ：チャネル長、ε：比誘電率、ｄ：ゲート絶縁膜厚さ、Ｖｇ：ゲート電圧
この点、本発明では、金属箔１０の陽極酸化により得られた、比誘電率が大きく（アルミニウムの陽極酸化膜で１０程度）、かつ、非常に薄い緻密な酸化被膜２０をゲート絶縁膜２２として使用することができるので、より小さなゲート電圧で大きなドレイン電流を得ることができる半導体装置が供され得る。つまり、本発明のフレキシブル半導体装置１００は、表面金属酸化膜２０に起因して、優れたＴＦＴ性能を持つ半導体装置となり得る。
表面金属酸化膜２０の厚みについていえば、上述したように、ゲート電圧を下げる観点から薄い方が好ましい。従って、表面金属酸化膜２０の厚みは、好ましくは約３μｍ以下であり、より好ましくは約８００ｎｍ以下、更に好ましくは約２００ｎｍ以下である。その一方、表面金属酸化膜２０の厚みが薄すぎると絶縁性を維持する観点からは好ましくない。即ち、表面金属酸化膜２０の厚さの下限値は、印加されるゲート電圧と酸化膜の耐圧特性により種々に変わり得るものの、例えばアルミニウムの陽極酸化被膜の場合、ゲート電圧の最大値を４０Ｖとすると約１００ｎｍ程度である。
フレキシブル半導体装置１００の金属層１０の表面領域においては、表面金属酸化膜２０で被覆されていない非被覆部位４０が局所的または部分的に形成されている。つまり、金属層１０の表面は、概ね金属酸化膜２０で覆われているが、その一部に表面金属酸化膜２０で覆われずに下地の金属（本実施形態ではアルミニウム）が露呈した非被覆部位４０を有している。非被覆部位４０は、電極と半導体層との間の電気的接続に資するものである。換言すれば、かかる非被覆部位４０を通じてソース電極１２ｓおよびドレイン電極１２ｄの各々と半導体層３０とが電気的に相互に接続され、それゆえ、非被覆部位４０が表面金属酸化膜２０の層間接続部位（ビア）として機能する。
非被覆部位４０は、図示する態様から分かるように、金属層１０の表面の一部を酸化せずに得られた“非酸化部位”に相当し得る。すなわち、本発明の製造方法では、金属箔１０の表面の一部を酸化せずに非酸化部位４０を形成し、かかる非酸化部位４０によって金属箔１０と半導体層３０とを電気的に接続するビアを形成するといった特徴を有している。このように非酸化部位４０を層間接続部位（ビア）として利用することによって、フレキシブル半導体装置の構造を複雑にすることなく、層間接続を簡易に実現できる。
フレキシブル半導体装置１００は、図示するように、取出し電極５０ｓ、５０ｄを備えているものであってよい。取出し電極５０ｓ、５０ｄを構成する金属としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、マグネシウム（Ｍｇ）、カルシウム（Ｃａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、亜鉛（Ｚｎ）、チタン（Ｔｉ）、タングステン（Ｗ）等の金属材料や、酸化スズ（ＳｎＯ２）、酸化インジウムスズ（ＩＴＯ）、フッ素含有酸化スズ（ＦＴＯ）、酸化ルテニウム（ＲｕＯ２）、酸化イリジウム（ＩｒＯ２）、酸化白金（ＰｔＯ２）などの導電性酸化物などを挙げることができる。微細なパターンを簡易に形成できる点でいえば、Ａｇペーストなどを用いてもよい。取出し電極５０ｓ、５０ｄは、表面金属酸化膜２０の上に形成され、非酸化部位４０と半導体層３０とを電気的に接続する機能を供し得る。取出し電極パターン５０ｓ、５０ｄの厚さは、好ましくは約５０ｎｍ〜約５μｍの範囲、より好ましくは約８０ｎｍ〜約１μｍの範囲である。このように取出し電極５０ｓ、５０ｄを設けることにより、チャネル長（ソース−ドレイン間の実質的な距離）を短くすることができ、その結果、チャネル長の短縮による高速化やゲート電圧の低減（式(１)参照）を図ることが可能となる。尚、取出し電極５０ｓ、５０ｄがなくても、半導体層３０が非酸化部位４０に直接的に接触するのであれば、フレキシブル半導体装置１００を動作させることは可能である。
表面金属酸化膜２０の上には、半導体層３０を覆う樹脂層６０が形成されている。この樹脂層６０は、ＴＦＴを支持するための支持基材であり、硬化後に可撓性を有する熱硬化性樹脂材料や熱可塑性樹脂材料から構成されている。このような樹脂材料としては、例えばエポキシ樹脂、ポリイミド（ＰＩ）樹脂、アクリル樹脂、ポリエチレンテレフタレート（ＰＥＴ）樹脂、ポリエチレンナフタレート（ＰＥＮ）樹脂、ポリフェニレンサルファイド（ＰＰＳ）樹脂、ポリフェニレンエーテル（ＰＰＥ）樹脂、ＰＴＦＥなどのフッ素系樹脂、それらの複合物等が挙げられる。これらの樹脂材料は寸法安定性の性質に優れており、本実施形態のフレキシブル半導体装置１００におけるフレキシブル基材の材料として好ましい。樹脂層６０の厚さは、好ましくは約１μｍ〜約７μｍの範囲、より好ましくは約２μｍ〜約５μｍの範囲である。
次に、図２（ａ）〜（ｄ）および図３（ａ）〜（ｃ）を参照して、本発明に係る上述のフレキシブル半導体装置１００の製造方法について説明する。図２（ａ）〜（ｄ）および図３（ａ）〜（ｃ）は、フレキシブル半導体装置１００の製造プロセスを説明するための工程断面図である。
本発明の製造方法の実施に際しては、まず、工程（ｉ）を実施する。つまり、図２（ａ）に示すように、金属箔１０を用意する。例えば、アルミニウムから形成された金属箔１０を用意する。そのような金属箔１０は、市販のものを利用することができる。金属箔１０の厚さは、好ましくは約２μｍ〜約１００μｍの範囲、より好ましくは約４μｍ〜約２０μｍの範囲、更に好ましくは約８μｍ〜約１６μｍの範囲であり、例えば１２μｍである。
次いで、図２（ｂ）に示すように、金属箔１０の表面のうち、非酸化部位が形成されることになる領域（即ち、酸化処理をしたくない所定の領域）にレジスト７０を形成する。図示する態様では、金属箔１０の上面の一部と、金属箔１０の下面全体にレジスト７０を形成する。レジスト７０は、後述する酸化処理液に対して耐薬品性を有していればよい。レジスト７０の材質としては、例えば、ノボラック樹脂、ジアゾナフトキノン（ＤＮＱ）系感光剤などの感光剤、およびプロピレングリコールモノメチルアセテート(ＰＧＭＥＡ)あるいはエチルラクテート（ＥＬ）などの溶剤から成る組成物を含んで成る材質であってよい。
レジスト７０の形成および除去は、典型的なフォトリソグラフィ工程で用いられる方法により適宜行えばよい。例えば、金属箔がアルミニウムより構成されている場合のレジストの除去は有機溶剤を用いた方法が望ましい。アルミニウムは強アルカリに溶解する場合があるからである。
レジスト７０が形成された後、工程（ｉｉ）として酸化処理が施されることになる。より具体的には、レジスト７０が形成された金属箔１０の表面に対して酸化処理を実行する。この酸化処理によって、金属箔１０を構成する金属の酸化膜２０（即ち、表面金属酸化膜）が形成され、それをゲート絶縁膜２２として用いることができる。金属箔１０が弁金属（例えばアルミニウム）から形成されている場合では、金属箔の表面酸化は、弁金属の陽極酸化により行われることになる。
陽極酸化の方法は特に限定されず、種々の化成液を用いて行うことができる。例えば、陽極酸化では、化成液にアノードとなる金属箔１０とカソードとを浸漬し、定電流源に接続して所望の電圧まで印加して形成すればよい。化成液の一例として、アルミニウムの陽極酸化では、アンモニアで中性付近のｐＨになるように調整した、酒石酸（１ｗｔ％）水溶液３０ｗｔ％とエチレングリコール７０ｗｔ％との混合溶液を挙げることができる。カソードとして用いる金属の一例としては、ステンレス（ＳＵＳ３０４など）板が挙げられる。このような陽極酸化法を用いれば、薄くて平滑性に優れた、ゲート絶縁膜に適した酸化被膜を安定して形成することが可能となる。なお、形成される陽極酸化膜の膜厚は電圧の大きさに比例する。それゆえに、所望の膜厚に応じて印加する電圧を選択してよい。電流電圧条件としては、電流密度は約１〜約１０ｍＡ/ｃｍ２の範囲、電圧は約５０〜約６００Ｖの範囲であってよく、例えば電流密度が約５ｍＡ/ｃｍ２、電圧が約１００Ｖである。
なお、金属箔１０の一方の面だけを選択的に陽極酸化する場合、上述の他方の面をレジスト７０で被覆する方法のほかに、当該一方の面だけを化成液に接触させる方法を採用してもよい。具体的には、金属箔１０が底板になるように、液漏れを防ぐためのシーリングなどを介して、円筒状の容器を接触させて、円筒状の容器に化成液をいれてやればよい。そして、アノードとしての金属箔１０と、化成液に浸漬したステンレスなどからなるカソードとを電源に接続する。このような手法により、化成液に接触させた当該一方の面だけを選択的に酸化できる。
金属酸化膜２０が形成されたら、次に、レジスト７０の除去を実施する。図２（ｃ）に示すように、レジスト７０の存在によって金属箔１０の表面の一部は酸化されない状態が維持されている。そのため、レジスト７０を除去すると、金属箔１０の表面には、金属酸化膜２０が存在していない非酸化部位４０（即ち、金属酸化膜２０で被覆されず下地となる金属が露出した非被覆部位）が得られることになる（図２（ｄ）参照）。
非酸化部位４０の形成に引き続いて、工程（ｉｉｉ）として半導体層の形成を実施する。具体的には、表面金属酸化膜２０（特にゲート絶縁膜２２として機能する酸化膜部分）の上に半導体層３０を形成する。かかる半導体層３０の形成は、半導体材料を堆積することにより行うことができる。半導体材料の堆積は、例えば、真空蒸着法、スパッタ法、プラズマＣＶＤ法などの薄膜形成法を適宜使用することができる他、凸版印刷、グラビア印刷、スクリーン印刷、インクジェットなどの印刷法も適宜使用することができる。
例えば、プラズマＣＶＤ法を用いて、３５０℃に加熱した金属箔１０の金属酸化膜２０の被形成位置に対してシリコン膜を堆積し、堆積したシリコン膜を、不活性雰囲気中（典型的には非酸化性雰囲気中）６００℃で熱アニール処理を行うことにより、ポリシリコンを形成することができる。
このように、本発明では、金属箔１０が用いられているので、高温プロセスを用いて半導体層３０を形成することができる。換言すれば、樹脂（プラスチック）の基板を用いて樹脂基板上に半導体層を直接形成する場合、樹脂基板の耐熱性が低いためにプロセス温度を低く制限しなければならない。ところが、本実施形態に係る製造方法によれば、耐熱性が低い樹脂層６０を基材として使用するにもかかわらず、樹脂層６０の耐熱温度を超えたプロセス温度（高温プロセス）にて半導体層３０を形成することができる。例えば、ＰＥＮ樹脂フィルム（耐熱温度１８０℃）を用いる場合であっても、半導体層３０の作製工程に１８０℃を超える高温プロセス（好ましくは３００℃〜１０００℃、より好ましくは４００℃〜１０００℃の高温プロセス）を、積極的に採用することができる。例示すれば、例えば金属箔がアルミニウム箔の場合（特に表面領域の一部を陽極酸化させたアルミ箔が用いられる場合）、好ましくは３００℃〜６００℃、より好ましくは４００℃〜５４０℃の高温プロセスを積極的に用いることができる。また、例えば金属箔がステンレスから成る場合では好ましくは３００℃〜１０００℃、より好ましくは４００℃〜８００℃の高温プロセスを積極的に用いることができる。
つまり、半導体層の形成工程を１８０℃以上、好ましくは３００℃〜１０００℃程度、より好ましくは４００℃〜１０００℃程度の高温プロセスでもって実施することができる。また、そのように金属箔が用いられていることに起因して、得られた半導体層に対して加熱処理を積極的に施すことも可能となる。
例えば、ゲート絶縁膜２２の上に半導体材料を堆積した後、この堆積した半導体材料に加熱処理を行うことが可能となる。加熱処理の方法は特に限定されず、例えば熱アニール処理（雰囲気加熱）であってもよく、あるいは、レーザアニール処理であってもよく、更に言えば、それらの併用であってもよい。例えば、アモルファスシリコンからなる半導体層をゲート絶縁膜２２の上の被形成位置に形成した後、それをレーザーでアニール処理してもよい。このような加熱処理を施すことによって、半導体の結晶化が進行し、半導体の特性（例えばキャリア移動度）を向上させることができる。例えば、キャリア移動度についていえば、シリコン半導体の場合、１以下であったものが上記加熱処理によって１００以上に向上し得る。尚、本明細書で用いる「アニール処理」という用語は、移動度の向上や特性の安定化を目的とした熱処理を実質的に意味している。
半導体層の形成につき、具体的な態様を更に例示する。
● 環状シラン化合物含有溶液（例えばシクロペンタシランのトルエン溶液）を、インクジェットなどの方法でゲート絶縁膜２２の上の所望の位置に塗工する。次いで、３００℃で熱処理することにより、アモルファスシリコンからなる半導体層を形成する。半導体層の形成後、非酸化性雰囲気中(典型的には不活性ガス中）で６００℃で半導体層の熱アニール処理を行うことにより、キャリア移動度が高いポリシリコン膜を形成する。
● 他のポリシリコン膜の形成方法としては、アモルファスシリコンからなる半導体層３０を形成する熱処理温度を５４０℃として、後に、波長３０８ｎｍのエキシマレーザーを４５０ｍＪ／ｃｍ２の強度で照射してポリシリコン膜とすることもできる。
● 更に他の半導体層の形成方法としては、アモルファス酸化物半導体を用いる方法がある。例えば組成ＩｎＧａＺｎＯ４の酸化物ターゲットをマグネトロンスパッタ法で５０ＷのパワーでＡｒ＋Ｏ２混合雰囲気（Ａｒ／（Ａｒ＋Ｏ２）流量比＝０．０２４、圧力０．５Ｐａ）で室温にて成膜することによって半導体層を形成する。ちなみに、酸化物半導体から成る半導体層に対しては、大気中で２００℃以上４００℃以下の温度で熱処理することが好ましい。３００℃以上の熱処理により酸化物半導体の酸素欠損が修復され、キャリア移動度などの半導体特性を向上させることができるからである。
半導体層３０の形成に引き続いて、半導体層３０と非酸化部位４０とに接触するように、金属酸化膜２０の上に取出し電極５０ｓ、５０ｄを形成する（図３（ａ）参照）。このように取出し電極５０ｓ、５０ｄを形成することにより、非酸化部位４０を通じて、金属層１０と半導体層３０とを電気的に接続することができる。取出し電極５０ｓ、５０ｄの形成は、原料としてＡｇペーストを用いる場合、かかるＡｇペーストを印刷（例えばインクジェット印刷）することによって行うことができる。
次いで、図３（ｂ）に示すように、半導体層３０を覆うように、金属酸化膜２０の上に樹脂層６０を形成する。樹脂層６０の形成方法は特に限定されないが、例えば半硬化の樹脂シートを金属酸化膜２０の上に貼り合わせ、硬化させる方法（樹脂シートの貼り合せ面に接着性材料を塗布してもよい。）を採用してもよく、あるいは、半硬化の樹脂を金属酸化膜２０の上にスピンコートなどで塗布して硬化させる方法を採用することができる。このような樹脂層６０の形成によって、半導体層３０が保護されると共に、次工程（金属箔１０のエッチング処理など）でのハンドリングや搬送を安定して行うことが可能となる。
樹脂層６０の形成に引き続いて、図３（ｃ）に示すように、工程（ｉｖ）として金属箔１０の一部をエッチングすることによって金属箔１０からゲート電極１２ｇ、ソース電極１２ｓ、およびドレイン電極１２ｄを形成する。ゲート電極１２ｇは、ゲート絶縁膜２２を挟んで半導体層３０の下面に位置するように形成すればよい。金属箔１０のエッチャントとしては、金属箔１０の材料に応じて適当なものを使用することができる。例えばアルミニウムの場合、エッチャントとして燐酸、酢酸および硝酸の混酸などを用いればよい。
以上のような工程を通じることによって、非酸化部位４０によって層間接続を実現したフレキシブル半導体装置１００を構築することができる。
本発明の製造方法では、上述したように、金属箔１０の表面を酸化することにより、金属箔１０を構成する金属成分の金属酸化膜２０から成るゲート絶縁膜２２を形成している。次いで、ゲート絶縁膜２２の上に半導体層３０を形成し、その後、金属箔１０の一部をエッチングすることによってゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄを形成している。本発明の製造方法のように金属箔１０の表面を酸化することによって、それから得られるゲート絶縁膜２２を薄くかつ緻密に（平滑性よく）形成することができ、ＴＦＴ性能の向上させることができる。加えて、支持基材として耐熱性が低い樹脂層６０を用いているにも拘わらず、半導体層３０に対して加熱処理を積極的に行うことができ、結果的に、キャリア移動度などの半導体特性を向上させることができる。
また、本発明の製造方法では、金属箔１０の表面の一部を酸化せずに非酸化部位４０を形成し、かかる非酸化部位４０によって、電極と半導体層３０とを電気的に接続するビアを形成している。このように非酸化部位４０をビア、即ち、層間接続部位として利用することにより、フレキシブル半導体装置１００を複雑にすることなく層間接続を簡易に実現できる。同時に、緻密でかつ化学的に安定である金属酸化膜２０を除去する加工（例えば、層間接続のためのレーザー穴加工）が不要になる。つまり、本発明では、絶縁膜を形成してから加工のため一部を除去するのではない。従って、材料やエネルギーの点で無駄がなく、生産性が高いといえる。すなわち、本発明の製造方法は、優れたＴＦＴ性能を有するフレキシブル半導体装置１００を生産性良く簡易に得ることができるものといえる。
なお、上述した実施形態では、金属箔１０は弁金属（例えばアルミニウム）から形成されたものであったが、金属箔１０の金属成分は、酸化に起因して金属表面が酸化被膜ないしは酸化皮膜で一様に覆われることに資するものであれば、いずれの種類であってもよく、それゆえに、弁金属以外の金属であってもよい。かかる場合、金属箔１０の酸化方法は、陽極酸化に代えて、熱酸化（例えば加熱による表面酸化処理）や化学酸化（例えば酸化剤による表面酸化処理）であってもよい。
また、金属箔１０は、単一の金属層から成るものであってよいものの、複数の金属層を積層して構成したものであってもよい。例えば、図４（ａ）に示すように、金属箔１０を、弁金属から形成された第１金属層１４と、その弁金属と異なる金属からなる第２金属層１６とから構成してもよい。第１金属層１４は、例えばタンタル層（厚さ：好ましくは約０．１μｍ〜約１．０μｍ程度、例えば約０．３μｍ）であり、第２金属層１６は銅層（厚さ：好ましくは約１μｍ〜約９９．９μｍ程度、より好ましくは約３μｍ〜約１９．９μｍ程度、更に好ましくは約７μｍ〜約１５．９μｍ程度、例えば約１１．７μｍ）である。このような場合であっても、図４（ｂ）に示すように、第１金属層１４に対して局所的な酸化処理を施すことによって、第１金属層１４の非酸化部位４０をビア（層間接続部位）として好ましく利用することができる。尚、図４（ａ）に示すような多層構造は、薄膜形成法を利用することによって形成することができる。例えば第１金属層１４がタンタル層であって、第２金属層１６が銅層である場合、銅板の上にタンタルをスパッタ法などの適当な薄膜形成法で形成することにより２層構造の金属箔を得ることができる。
また、第１金属層１４がアルミニウムで、第２金属層１６が銅の場合、図４（ｃ）に示すように、第１金属層１４と第２金属層１６との間に中間層１８を形成することが望ましい。この中間層１８は、第１金属層及び第２金属層の金属と固溶せず、かつ、高融点の金属（例えばタングステンなど）や、共有結合性の化合物（例えば窒化タンタルなど）を含んで成るものが好ましい。このような中間層１８は、第２金属層１６の銅成分が第１金属（アルミニウム）層１４中に拡散することを防止する“拡散防止層（即ちバリア層）”として機能する。中間層の厚さは、好ましくは約２０ｎｍ〜約１８０ｎｍ程度、例えば約１００ｎｍである。なお、図４（ｂ）及び（ｃ）では金属酸化膜２０の厚みが第１金属層１４より小さい場合を図示したが、金属酸化膜２０の厚みを第１金属層の厚みと同程度にしてもよい。つまり、第１金属層１４が厚み方向の全体にわたり酸化を施して、表面金属酸化膜２０を形成してもよい。
本発明では、図５（ａ）および（ｂ）に示すように、必要に応じて半導体層３０と取出し電極５０ｓ,５０ｄとの接触領域にコンタクト部３５を形成してもよい。コンタクト部３５は、例えば半導体層３０の所定領域にボロンなどをドーピングすることにより形成することができる。このようにコンタクト部３５を形成することによって、ソース電極からチャネル部分への電荷注入を容易にするといったメリットを得ることができる。
図６（ａ）および（ｂ）に示すように、取出し電極５０ｓ,５０ｄを複数形成してもよい。図６（ｂ）に示す態様では、取出し電極５０ｓおよび取出し電極５０ｄの対向する部位が櫛歯形状となるように配置されている。このように複数の取出し電極５０ｓ,５０ｄを櫛歯形状に配置することにより、トランジスタ素子の面積を維持しつつ、チャネル幅(式１のＷ)を大きくすることができ、取り出し電流量を大きくすることができる(式１参照)。なお、図６（ｃ）に示すように、必要に応じて櫛歯の数を一つに減らすことも可能である。なお、櫛歯の長さは、所望のＴＦＴ性能に応じて適宜決定すればよい。例えば、有機ＥＬディスプレイ用のＴＦＴアレイを形成する場合、駆動用ＴＦＴの櫛歯長さを、スイッチ用ＴＦＴの櫛歯長さよりも長くしてもよい。
本発明では、図７に示すように、取出し電極５０ｓ,５０ｄを形成しない形態を採用することもできる。この場合、半導体層３０と非酸化部位４０とが直接的に接触するようにそれらを形成すればよい。このような形態であっても、フレキシブル半導体装置１００を動作させることは可能である。図示する態様では、半導体層３０は、非酸化部位４０と接触する延在部３２ｓ,３２ｄを有している。このような構成にすれば、取出し電極５０ｓ,５０ｄの形成ステップを省くことができ、フレキシブル半導体装置１００をより簡易に構築することができる。なお、電荷注入を容易にするために、非酸化部位４０と半導体層３０との間に酸化タングステンや酸化モリブデンなどを介在させてもよい。
次に以下においては、本実施形態に係るフレキシブル半導体装置を画像表示装置に搭載する態様について図８（ａ）および（ｂ）を参照して説明する。図８（ａ）は、画像表示装置（例えば有機ＥＬディスプレイ）に搭載されるフレキシブル半導体装置２００の断面を模式的に示した断面図である。かかるフレキシブル半導体装置２００は、半導体層３０と、ゲート絶縁膜２２と、ゲート電極１２ｇと、ソース電極１２ｓと、ドレイン電極１２ｄとから構成されたトランジスタ構造体を複数有している。
図８（ａ）に示した例では、トランジスタ構造体は２つであり、スイッチ用トランジスタ構造体２００Ａ（以下、「Ｓｗ−Ｔｒ」と称する。）と駆動用トランジスタ構造体２００Ｂ（以下、「Ｄｒ−Ｔｒ」と称する。）とから構成されている。図示するように、フレキシブル半導体装置２００は積層構造を有しており、Ｓｗ−Ｔｒ２００Ａの上にＤｒ−Ｔｒ２００Ｂが積層している。Ｓｗ−Ｔｒ２００Ａの金属層１０Ａの表面には、金属酸化膜２０Ａで被覆されていない非酸化部位４４,４６が形成されている。この非酸化部位４４を通じて、Ｓｗ−Ｔｒ２００Ａのドレイン電極１２Ａｄと、Ｄｒ−Ｔｒ２００Ｂのゲート電極１２Ｂｇとが電気的に相互に接続されている。また、Ｄｒ−Ｔｒ２００Ｂのドレイン電極１２Ｂｄは、非酸化部位４６を通じて、Ｓｗ−Ｔｒ２００Ａの金属層１０Ａに電気的に相互に接続されている。
フレキシブル半導体装置２００は、１つのコンデンサー８０を備えている。すなわち、図８（ｂ）にも示すように、画像表示装置の各画素は、２つのトランジスタ構造体２００Ａ、２００Ｂと１つのコンデンサー８０とが組み合わされて構成されている。Ｓｗ−Ｔｒ２００Ａのゲート電極１２Ａｇは選択ライン９４に接続され、ソース電極１２Ａｓおよびドレイン電極１２Ａｄはそれぞれ、一方がデータライン９２に接続され、他方がＤｒ−Ｔｒ２００Ｂのゲート電極１２Ｂｇに接続されている。Ｄｒ−Ｔｒ２００Ｂのソース電極１２Ｂｓおよびドレイン電極１２Ｂｄはそれぞれ、一方が電源ライン９６に接続され、他方が表示部（ここでは有機ＥＬ素子）に接続されている。また、コンデンサー８０は、Ｄｒ−Ｔｒ２００Ｂのソース電極１２Ｂｓとゲート電極１２Ｂｇとの間に接続している。
上記構成の画素回路において、選択ライン９４の作動時に、Ｓｗ−Ｔｒ２００Ａのスイッチがオンになると、駆動電圧がデータライン９２から入力され、Ｓｗ−Ｔｒ２００Ａによって選択され、コンデンサー８０に電荷が蓄積される。そして、その電荷によって生じた電圧がＤｒ−Ｔｒ２００Ｂのゲート電極１２Ｂｇに印加され、その電圧に応じたドレイン電流が表示部に供給され、有機ＥＬ素子を発光させる。
フレキシブル半導体装置の重要な用途であるディスプレイ駆動用のＴＦＴでは、素子を駆動するために容量を保持するコンデンサーが必要となる。このようにフレキシブル半導体装置にコンデンサー８０を直接組み込むことにより、フレキシブル半導体装置２００の外部に別途コンデンサーを配置しなくてもよい。これにより、小型で高密度実装可能な画像表示装置を実現できる。
尚、図８に示すように、コンデンサー８０の下部電極層８２は、Ｓｗ−Ｔｒ２００Ａのゲート電極１２Ａｇ、ソース電極１２Ａｓおよびドレイン電極１２Ａｄと同一面内に形成され、かつ、共通の金属層１０Ａから構成されている。つまり、下部電極層８２とゲート電極１２Ａｇとソース電極１２Ａｓとドレイン電極１２Ａｄとが面一状態に設けられている。同様に、コンデンサー８０の誘電体層８４は、Ｓｗ−Ｔｒ２００Ａのゲート絶縁膜２２Ａと同一面内に形成され、かつ、共通の金属酸化膜２０Ａから構成されている。つまり、誘電体層８４とゲート絶縁膜２２Ａとは面一状態に設けられている。このように、コンデンサー８０とトランジスタ構造体２００Ａとを並列に配置することにより、金属層１０Ａと、金属酸化膜２０Ａとからコンデンサー８０を形成することができ、フレキシブル半導体装置２００を簡易に構築することができる。具体的には、ゲート絶縁膜２２Ａとともに誘電体層８４を形成することができ、ゲート電極Ａｇ、ソース電極Ａｓおよびドレイン電極１２Ａｄの形成と共に下部電極層８２を形成することができる。ちなみに、コンデンサー８０の上部電極層８６を、取出し電極５０Ａｓ,５０Ａｄと同一の層から構成し、取出し電極５０Ａｓ,５０Ａｄと同一工程で形成することも可能である。
図８（ｂ）には、図８（ａ）に示した構造の駆動回路（等価回路）９０があらわされているが、図８（ｂ）に示される配線９２はデータラインであり、配線９４は選択ラインであり、配線９６は電源ラインである。各画像表示装置の画素毎に、フレキシブル半導体装置２００は形成されている。ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個だけでなく、それ以上設けられることもあるので、それに対応してフレキシブル半導体装置２００を改変すればよい。
図９を参照して、本発明の別の実施形態に係るフレキシブル半導体装置３００を説明する。図９（ａ）は、フレキシブル半導体装置３００を金属層１０側（図では下側）から見た平面図であり、図９（ｂ）は図９（ａ）のＩＸｂ−ＩＸｂ断面図、図９（ｃ）は図９（ａ）のＩＸｃ−ＩＸｃ断面図である。
本発明では、図９（ａ）〜（ｃ）に示すように、フレキシブル半導体装置３００を単層構造としてもよい。フレキシブル半導体装置３００では、駆動回路を構成するトランジスタ構造体３００Ａ,３００Ｂと、コンデンサー８０とが共通の材料で構成されるとともに、それらが同一面上に配置されている。
例えば、図示するように、金属酸化膜２０は、駆動回路を構成するトランジスタ構造体３００Ａ,３００Ｂと、コンデンサー８０とを含む領域に連続して形成されていることが好ましい。より具体的には、図９（ａ）〜（ｃ）に示すように、金属酸化膜２０がＳｗ−Ｔｒ３００ＡとＤｒ−Ｔｒ３００Ｂとコンデンサー８０とを含む領域の略全面に亘って形成されていることが好ましい。換言すれば、ここでいう「連続して形成されている」とは、Ｓｗ−Ｔｒ３００Ａ、Ｄｒ−Ｔｒ３００Ｂおよびコンデンサー８０の各素子ごとに絶縁膜が孤立した状態で形成されておらず、つながった状態で形成されていることを意味している。換言すれば、フレキシブル半導体装置３００の構成では、トランジスタ構造体３００Ａ,３００Ｂのゲート絶縁膜２２Ａ,２２Ｂと、コンデンサー８０の誘電体層８４とが同一面内に形成され、かつ共通の金属酸化膜で構成されている。かかる構成特徴に起因して、本発明では、それらを同一工程で形成できる。
なお、実際の画像表示装置では、図９（ａ）〜（ｃ）に示したトランジスタ構造体およびコンデンサーの組合せが各画素に対応してアレイ状に配列されている。金属酸化膜２０は、それら多数のトランジスタ構造体およびコンデンサーを含む領域に連続して形成されていることが好ましい。かかる構成によれば、多数のトランジスタ構造体が備えるゲート絶縁膜とコンデンサーの誘電体層とが同一面内に存在し、かつ、共通の金属酸化膜から構成できるので、それらを金属層１０の酸化処理によって同時に一括して形成することが可能となっている。
本発明では、上述したように、表面領域に形成した酸化膜の一部に非酸化部位４０を形成しておくことによって“層間接続”を簡易に実現することができる。特に、大画面用の画像表示装置では、トランジスタ構造体及びコンデンサーの数も膨大なものとなる。そのため、簡易に実現できる“層間接続”に起因した生産性向上はより顕著となる。また、本発明では、緻密でかつ化学的に安定である金属酸化膜２０を除去する加工（例えば層間接続のためのレーザー穴加工）が不要であり、それゆえ、材料やエネルギーを無駄なく使用することができる。その点に鑑みてみると、大画面用の画像表示装置の製造では、材料やエネルギーの無駄を少なくすることができるメリットはより大きくなるといえる。
なお、図８（ａ）に示した積層タイプのフレキシブル半導体装置２００であっても、各画素に対応して多数のトランジスタ構造体がアレイ状に配列されている。それゆえに、金属酸化膜２０が隣接する少なくとも２つのトランジスタ構造体の間に連続して形成されている場合には、上述の効果が同様に奏されることになる。
図９（ａ）〜（ｃ）に示される配線９２はデータラインであり、配線９４は選択ラインであり、配線９６は電源ラインである。それらの配線層９２,９４,９６は、該配線が接続するトランジスタ構造体のゲート電極、ソース電極及びドレイン電極と同一面内に形成され、かつ、共通の金属層１０で構成されている。このような構成に起因して、配線層９２,９４,９６と、トランジスタ構造体のゲート電極、ソース電極及びドレイン電極とを同一工程で形成することができ、フレキシブル半導体装置３００及び画像表示装置を簡易に構築することができる。
なお、上述した構成に必ずしも限定されるわけでなく、金属配線層９２,９４,９６の一部を、トランジスタ構造体３００Ａ,３００Ｂの各電極１２Ａｇ,１２Ａｓ,１２Ａｄ,１２Ｂｇ,１２Ｂｓ,１２Ｂｄと異なる面内に形成してもよい。例えば、図１０（ａ）および（ｄ）に示すように、樹脂層６０の下面に選択ライン９４の配線を形成してもよい。この場合、選択ライン９４の配線は、トランジスタ構造体３００Ａ,３００Ｂを構成する金属層１０とは異なる金属層１５で構成することができる。なお、選択ライン９４の配線は、樹脂層６０に設けられたビア１７を介して金属層１０（Ｓｗ−Ｔｒ３００Ａのゲート電極１２Ａｇ）に電気的に接続されている。このような構成を選択した場合には、配線を３次元配列させる効果に起因して、同一の素子面積内により多くの配線を収容することができるので好ましい。すなわち、同じ配線数であればより断面積の大きな太い配線を用いることができるため、配線抵抗による電圧降下を低減でき、かつ、配線形成のためのエッチング工程の歩留まりも向上することになる。
特に、大画面用の画像表示装置では、配線長が長くなるため、このような態様を採用することによる電圧降下を低減できるメリットはさらに大きくなる。また、大画面用の画像表示装置では、トランジスタ構造体及びコンデンサーの数も膨大なものとなるため、歩留まり向上効果も大きくなるといえる。
選択ライン９４に代えて、データライン９２や電源ライン９６を金属層１０と異なる層に形成してもよい。そのような場合であっても、配線ラインを３次元配列させることに起因した効果が奏されることになる。
ちなみに、図１０の樹脂層６０に設けられたビア１７は、例えばペーストビアである。ペーストビア１７は、例えば、樹脂シート６０を張り合わせた後に所望の位置に穴加工を施し、導電性ペーストを充填することにより形成することができる。導電性ペーストとしては、例えば「Ａｇ粉」と「エポキシ樹脂などを主成分とする樹脂組成物」との混合物を用いることができる。穴加工はＹＡＧレーザーなどのレーザー加工法を用いればよい。あるいは、樹脂層６０が感光性樹脂の場合には、露光・現像して穴加工してもよい。別法にて、ペーストビアに代えて、メッキビアを形成することもできる。メッキビアの形成は、例えば無電解銅めっきや電界銅めっきを用いて導電体を充填することにより行えばよい。
図１に示した態様では、表面金属酸化膜２０で被覆されていない非被覆部位４０（すなわち下地の金属が露出した部位）は、金属層１０の表面を酸化せずに得られた非酸化部位４０であったが、これに限定されない。例えば、図１１に示すように、表面金属酸化膜２０の一部に開口部５５を形成し、かかる開口部５５によって下地の金属が露出した非被覆部位４０を形成してもよい。この場合であっても、非被覆部位４０を通じて、ソース電極１２ｓおよびドレイン電極１２ｄのそれぞれと、半導体層３０とを電気的に接続することができる。
以下では、図１１に示されるフレキシブル半導体装置４００の製造プロセスの一例を説明する。まず、図１２（ａ）に示すように、第２金属層（例えば銅層）１６を用意するとともに、当該第２金属層１６の所定位置にレジスト７０を形成する。次いで、図１２（ｂ）に示すように、レジスト７０を形成した銅層１６に対して第１金属層（例えばアルミニウム層）１４を形成する。アルミニウム層１４の形成は、一般的な薄膜プロセスを用いて行えばよい。このようにして、金属からなるアルミニウム層１４と、当該金属と異なる金属からなる銅層１６とから構成された金属層１０を形成することができる。必要に応じて、銅層１６とアルミニウム層１４との間に中間層を形成してもよい。
金属層１０を形成したら、次に、図１２（ｃ）に示すように、アルミニウム層１４の表面を全体的に酸化することによって、アルミニウム層１４を構成するアルミニウム成分の金属酸化膜２０を形成する。かかる金属酸化膜２０の一部は、フレキシブル半導体装置４００においてゲート絶縁膜２２として機能することになる。
金属酸化膜２０を形成したら、次に、図１２（ｄ）に示すように、レジスト７０を剥離する。レジスト７０を剥離すると、レジスト７０の上に積層されたアルミニウム層１４も取り除かれることになる。そのため、金属酸化膜２０の一部に下地の銅層１６を露出させる開口部５５が形成され、これによって、金属酸化膜２０で被覆されていない非被覆部位４０も形成される。
このようにして非被覆部位４０を形成したら、次に、図１３（ａ）に示すように、ゲート絶縁膜２２の上に半導体層３０を形成し、続いて、図１３（ｂ）に示すように、金属酸化膜２０の上に取出し電極５０ｓ,５０ｄを形成する。その際、取出し電極５０ｓ,５０ｄは、開口部５５に露出させた下地の銅層１６（非被覆部位４０）と、半導体層３０とに接触するように形成する。これにより、非被覆部位４０を通じて、銅層１６と半導体層３０とが相互に電気的に接続されることになる。
引き続いて、図１３（ｃ）に示すように、半導体層３０を覆うように、金属酸化膜２０の上に樹脂層６０を形成する。そして、図１３（ｄ）に示すように、銅層１６の一部をエッチングして、銅層１６からゲート電極１２ｇ、ソース電極１２ｓおよびドレイン電極１２ｄを形成する。
以上のような工程により、図１１に示すようなフレキシブル半導体装置４００を得ることができる。
図１２および図１３で示すような製造方法によれば、銅から成る第２金属層１６を非被覆部位４０に露出させることができる。アルミニウムからなる第１金属層１４を非被覆部位４０に露出させる場合を想定すると、アルミニウムは大気にさらせば即酸化膜が形成される。そのため、取出し電極との界面抵抗が増大してしまう恐れがある。この点、上述した製造方法では、アルミニウムよりも酸化され難い銅からなる第２金属層１６を非被覆部位４０に露出させることができる点で有用である。
上述した「開口部５５によって下地の金属が露出した非被覆部位４０を形成する態様」であっても、図１４に示すように、取出し電極５０ｓ,５０ｄを形成しない半導体装置形態を採用することもできる。この場合、半導体層３０と、開口部５５に露出させた下地の銅層１６（非被覆部位４０）とが直接的に接触するように半導体層が形成されることになる。これにより、取出し電極の形成プロセスを省略することができ、フレキシブル半導体装置をより簡易に構築することができる。
なお、総括的に述べると、上述した本発明は、以下の態様を包含している：
第１の態様：可撓性を有するフレキシブル半導体装置を製造するための方法であって、
（ｉ）金属箔（≒金属層）を用意する工程；
（ｉｉ）金属箔の表面を局所的に酸化させ、金属箔を構成する金属成分の金属酸化膜から成るゲート絶縁膜を形成する工程；
（ｉｉｉ）ゲート絶縁膜の上に半導体層を形成する工程；ならびに
（ｉｖ）金属箔の一部をエッチングすることによって、金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
を含んで成り、
工程（ｉｉ）では、金属箔の表面の一部を酸化させずに非酸化部位を形成しており、かかる非酸化部位を介して、ソース電極およびドレイン電極の各々と半導体層とを相互に電気的に接続することを特徴とするフレキシブル半導体装置の製造方法。
第２の態様：上記第１の態様において、金属箔が弁金属を含んで成り、
工程（ｉｉ）では、金属箔の表面を陽極酸化させ、弁金属成分の金属酸化膜から成るゲート絶縁膜を形成することを特徴とするフレキシブル半導体装置の製造方法。
第３の態様：上記第１または第２の態様において、工程（ｉｉ）では、金属箔の表面のうち非酸化部位となる領域にレジストを形成し、かかるレジストが形成された金属箔の表面に対して酸化処理を全体的に施すことを特徴とするフレキシブル半導体装置の製造方法。
第４の態様：上記第１〜３の態様のいずれかにおいて、工程（ｉｉｉ）の後、半導体層および非酸化部位の双方に接触するように金属酸化膜の上に取出し電極を形成することを特徴とするフレキシブル半導体装置の製造方法。
第５の態様：上記第１〜３の態様のいずれかにおいて、工程（ｉｉｉ）において、非酸化部位と直接的に接触するように半導体層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第６の態様：上記第１〜５の態様のいずれかにおいて、工程（ｉｉｉ）で形成された半導体層に対して加熱処理を施すことを特徴とするフレキシブル半導体装置の製造方法。
第７の態様：上記第６の態様において、加熱処理として、熱アニール処理および／またはレーザアニール処理を行うことを特徴とするフレキシブル半導体装置の製造方法。
第８の態様：上記第１〜７の態様において、工程（ｉｉｉ）の後、半導体層を覆うように金属酸化膜の上に樹脂層を形成することを特徴とするフレキシブル半導体装置の製造方法。
第９の態様：上記第１〜８の態様において、金属箔と金属酸化膜を用いてコンデンサーを形成する工程を更に含んでおり、
金属箔のエッチングによって電極のみならずコンデンサーの電極層をも形成し、また、金属酸化膜をゲート絶縁膜として用いるだけでなく、その少なくとも一部をコンデンサーの誘電体層として用いることを特徴とするフレキシブル半導体装置の製造方法。
第１０の態様：上記第１〜９の態様のいずれかにおいて、工程（ｉｉｉ）の半導体層の形成工程を４００℃〜１０００℃の高温プロセスで実施することを特徴とするフレキシブル半導体装置の製造方法。
第１１の態様：上記第６の態様に従属する第７〜１０の態様のいずれかにおいて、工程（ｉｉｉ）が、
ゲート絶縁膜の上に半導体材料を堆積する工程、および
堆積した半導体材料に加熱処理を実行する工程
を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１２の態様：上記第１〜１１の態様のいずれかにおいて、金属箔が第１金属層と第２金属層との積層により構成されており、
第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１３の態様：上記第１２の態様において、第１金属層がアルミニウムを含んで成り、第２金属層が銅を含んで成ることを特徴とするフレキシブル半導体装置の製造方法。
第１４の態様：上記第１２または１３の態様において、第１金属層と第２金属層との間には中間層が別途形成されていることを特徴とするフレキシブル半導方法。
第１５の態様：可撓性を有するフレキシブル半導体装置であって、
ゲート電極、ソース電極およびドレイン電極を有する金属層；
金属層を構成する金属成分の金属酸化膜であって、金属層の表面に形成された金属酸化膜；ならびに
金属酸化膜を介してゲート電極の上方に形成された半導体層
を有して成り、
金属層（特にソース電極およびドレイン電極）には、金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
かかる非被覆部位を介してソース電極と半導体層との間およびドレイン電極と半導体層との間が相互に電気的に接続されていることを特徴とする、フレキシブル半導体装置。
第１６の態様：上記第１５の態様において、金属層が弁金属から形成されており、
金属酸化膜が弁金属成分の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第１７の態様：上記第１５または１６の態様において、ゲート電極、ソース電極およびドレイン電極がその厚み方向にテーパー形状を有していることを特徴とするフレキシブル半導体装置。
第１８の態様：上記第１５〜１７の態様のいずれかにおいて、ゲート電極、ソース電極およびドレイン電極の厚さが４μｍ〜約２０μｍであることを特徴とするフレキシブル半導体装置。
第１９の態様：上記第１５〜１８の態様のいずれかにおいて、金属層が第１金属層と第２金属層との積層により構成されており、
第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成り、また
金属酸化膜が弁金属の陽極酸化膜であることを特徴とするフレキシブル半導体装置。
第２０の態様：上記第１９の態様において、第１金属層がアルミニウムを含んで成り、第２金属層が銅を含んで成ることを特徴とするフレキシブル半導体装置。
第２１の態様：上記第１９または２０の態様において、第１金属層と第２金属層との間に中間層が形成されていることを特徴とするフレキシブル半導体装置。
第２２の態様：上記第１５〜２１の態様のいずれかにおいて、金属酸化膜の上には、非被覆部位と半導体層とを相互に電気的に接続する取出し電極が形成されていることを特徴とするフレキシブル半導体装置。
第２３の態様：上記第１５〜２２の態様のいずれかにおいて、金属酸化膜のうち、ゲート電極と半導体層とで挟まれた領域がゲート絶縁膜として機能することを特徴とするフレキシブル半導体装置。
第２４の態様：上記第１５〜２３の態様のいずれかにおいて、金属酸化膜の上には、半導体層を覆う樹脂層が形成されていることを特徴とするフレキシブル半導体装置。
第２５の態様：上記第２３の態様に従属する上記第２４の態様において、半導体層とゲート絶縁膜とゲート電極とソース電極とドレイン電極とから構成されたトランジスタ構造体を複数有して成ることを特徴とするフレキシブル半導体装置。
第２６の態様：上記第１５〜２５の態様のいずれかにおいて、コンデンサーを更に有して成り、
コンデンサーの電極層が金属層から構成されており、また、コンデンサーの誘電体層が金属酸化膜から構成されていることを特徴とするフレキシブル半導体装置。
第２７の態様：上記第２５の態様に従属する第２６の態様において、フレキシブル半導体装置が画像表示装置用の半導体装置であって、
画像表示装置の駆動回路が、フレキシブル半導体装置のトランジスタ構造体とコンデンサーとから構成されており、また、
金属酸化膜が、トランジスタ構造体およびコンデンサーを含む領域に連続して形成されていることを特徴とするフレキシブル半導体装置。
以上、本発明の実施形態について説明してきたが、本発明はこれに限定されず、種々の改変がなされ得ることを当業者は容易に理解されよう。例えば、以下のような変更態様が考えられる。
● ディスプレイの構成によっては、ＴＦＴ素子は各画素に２個（第１および第２のＴＦＴ素子）だけでなく、それ以上設けられることもあるので、それに対応して本実施形態のフレキシブル半導体装置を改変することも可能である。

● 上記実施形態では、有機ＥＬディスプレイに搭載されるフレキシブル半導体装置について例示したが、無機ＥＬディスプレイに搭載してもよい。また、ＥＬディスプレイに限らず電子ペーパーであってもよい。更にいえば、ディスプレイに限らず、ＲＦＩＤなどの通信機器やメモリなどに搭載することも可能である。

● フレキシブル半導体装置を１デバイスに対応した形で作製するような態様を例示したが、それに限らず、複数のデバイスに対応した形で作製する手法を実行してもよい。そのような作製手法として、ロール・ツー・ロール製法を用いることができる。

● 本発明のフレキシブル半導体装置では、図１５に示すように、半導体層の上に更にゲート電極が備えられていてもよい。つまり、ダブルゲート構造のフレキシブル半導体装置５００であってもよい。ダブルゲート構造を採用すると、ゲート電極が１つの場合に比べて、より多くの電流をソース―ドレイン間に流すことができる。また、ゲート電極が１つの場合と同一量の電流を流す場合でも、チャネル１つあたりに流れる電流量を小さくすることができ、結果、ゲート電圧を低くすることができる。加えて、２つのゲート電極を別々に利用することにより、半導体素子の閾値電圧を変更することが可能となるため、半導体素子のバラツキを低減することができる。更には、一方のゲート電極を変調用として用いることにより、異なる出力サイズや周波数出力を得ることができるというメリットもある。
本発明のフレキシブル半導体装置の製造方法は、フレキシブル半導体装置の生産性に優れている。得られるフレキシブル半導体装置は、各種画像表示部に用いることができ、電子ペーパーやデジタルペーパー等にも用いることができる。例えば、図１６に示すようなテレビ画像表示部、図１７に示すような携帯電話の画像表示部、図１８に示すようなモバイル・パソコンまたはノート・パソコンの画像表示部、図１９および図２０に示すようデジタルスチルカメラおよびカムコーダーの画像表示部、ならびに、図２１に示すような電子ペーパーの画像表示部などに用いることができる。更には、本発明の製造方法で得られるフレキシブル半導体装置は、現在、印刷エレクトロニクスで適用が検討されている各種用途（例えば、ＲＦ−ＩＤ、メモリ、ＭＰＵ、太陽電池、センサなど）にも適応することができる。
関連出願の相互参照
本出願は、日本国特許出願第２００８−２９４１１９号（出願日：２００８年１１月１８日、発明の名称：「フレキシブル半導体装置およびその製造方法」）に基づくパリ条約上の優先権を主張する。当該出願に開示された内容は全て、この引用により、本明細書に含まれるものとする。
１０ 金属箔／金属層
１０Ａ,１０Ｂ 金属箔／金属層
１２ｄ ドレイン電極
１２ｇ ゲート電極
１２ｓ ソース電極
１２Ａｄ ドレイン電極
１２Ａｇ ゲート電極
１２Ａｓ ソース電極
１２Ｂｄ ドレイン電極
１２Ｂｇ ゲート電極
１２Ｂｓ ソース電極
１４ 第１金属層
１５ 配線層
１６ 第２金属層
１７ ビア
１８ 中間層
２０ 金属酸化膜（表面金属酸化膜）
２０Ａ,２０Ｂ 金属酸化膜（表面金属酸化膜）
２２ ゲート絶縁膜
２２Ａ,２２Ｂ ゲート絶縁膜
３０ 半導体層
３０Ａ,３０Ｂ 半導体層
３２ｓ,３２ｄ 半導体層の延在部
３５ コンタクト部
４０,４４,４６ 非酸化部位／非被覆部位
４０Ａ,４０Ｂ 非酸化部位／非被覆部位
５０ｓ,５０ｄ 取出し電極
５０Ａｓ,５０Ａｄ 取出し電極
５０Ｂｓ,５０Ｂｄ 取出し電極
５５ 開口部
６０ 樹脂層
７０ レジスト
８０ コンデンサー
８２ 下部電極層
８４ 誘電体層
８６ 上部電極層
９２ データライン
９４ 選択ライン
９６ 電源ライン
１００,２００,３００,４００,５００ フレキシブル半導体装置
２００Ａ スイッチ用トランジスタ
２００Ｂ 駆動用トランジスタ
３００Ａ スイッチ用トランジスタ
３００Ｂ 駆動用トランジスタ

Claims (20)

  1. フレキシブル半導体装置であって、
    ゲート電極、ソース電極およびドレイン電極を有する金属層；
    前記金属層を構成する金属の金属酸化膜であって、前記金属層の表面領域に形成された金属酸化膜；ならびに
    前記金属酸化膜を介して前記ゲート電極の上に形成された半導体層
    を有して成り、
    前記金属層の表面領域には、前記金属酸化膜で被覆されていない非被覆部位が局所的に形成されており、
    前記非被覆部位を介して前記ソース電極と前記半導体層との間および前記ドレイン電極と前記半導体層との間が相互に電気的に接続されていることを特徴とする、フレキシブル半導体装置。
  2. 前記金属層が弁金属から形成されており、
    前記金属酸化膜が前記弁金属の陽極酸化膜であることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  3. 前記ゲート電極、前記ソース電極および前記ドレイン電極がその厚み方向にテーパー形状を有していることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  4. 前記ゲート電極、前記ソース電極および前記ドレイン電極の厚さが４μｍ〜約２０μｍであることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  5. 前記金属層が第１金属層と第２金属層とから構成されており、
    第１金属層が弁金属を含んで成り、第２金属層が該弁金属と異なる金属を含んで成り、また
    前記金属酸化膜が前記弁金属の陽極酸化膜であることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  6. 前記第１金属層と前記第２金属層との間に中間層が形成されていることを特徴とする、請求項５に記載のフレキシブル半導体装置。
  7. 前記金属酸化膜の上には、前記非被覆部位と前記半導体層とを相互に電気的に接続する取出し電極が形成されていることを特徴とする、請求項１に記載のフレキシブル半導体装置。
  8. 前記金属酸化膜のうち、前記ゲート電極と前記半導体層とで挟まれた領域がゲート絶縁膜として機能することを特徴とする、請求項１に記載のフレキシブル半導体装置。
  9. 前記半導体層と前記ゲート絶縁膜と前記ゲート電極と前記ソース電極と前記ドレイン電極とから構成されたトランジスタ構造体を複数有して成ることを特徴とする、請求項８に記載のフレキシブル半導体装置。
  10. コンデンサーを更に有して成り、
    前記コンデンサーの電極層が前記金属層から構成されており、また、前記コンデンサーの誘電体層が前記金属酸化膜から構成されていることを特徴とする、請求項９に記載のフレキシブル半導体装置。
  11. 前記フレキシブル半導体装置が画像表示装置用の半導体装置であって、
    前記画像表示装置の駆動回路が、前記フレキシブル半導体装置の前記トランジスタ構造体と前記コンデンサーとから構成されており、また、
    前記金属酸化膜が、前記トランジスタ構造体および前記コンデンサーを含む領域に連続して形成されていることを特徴とする、請求項１０に記載のフレキシブル半導体装置。
  12. フレキシブル半導体装置を製造するための方法であって、
    （ｉ）金属箔を用意する工程；
    （ｉｉ）前記金属箔の表面領域を酸化させ、前記金属箔を構成する金属の金属酸化膜から成るゲート絶縁膜を形成する工程；
    （ｉｉｉ）前記ゲート絶縁膜の上に半導体層を形成する工程；ならびに
    （ｉｖ）前記金属箔をエッチングすることによって、前記金属箔からゲート電極、ソース電極およびドレイン電極を形成する工程
    を含んで成り、
    前記工程（ｉｉ）では、前記金属箔の表面領域の一部を酸化させずに非酸化部位を形成し、前記非酸化部位を介して、前記ソース電極および前記ドレイン電極の各々と前記半導体層とを相互に電気的に接続することを特徴とする、フレキシブル半導体装置の製造方法。
  13. 前記金属箔が弁金属を含んで成り、
    前記工程（ｉｉ）では、前記金属箔の表面領域を陽極酸化させ、前記弁金属の金属酸化膜から成るゲート絶縁膜を形成することを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  14. 前記工程（ｉｉ）では、前記金属箔の表面のうち前記非酸化部位となる領域にレジストを形成し、前記レジストが形成された前記金属箔の表面に対して酸化処理を施すことを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  15. 前記工程（ｉｉｉ）の後、前記半導体層および前記非酸化部位に接触するように取出し電極を形成することを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  16. 前記工程（ｉｉｉ）において、前記非酸化部位と接触するように前記半導体層を形成することを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  17. 前記工程（ｉｉｉ）で形成された前記半導体層に対して加熱処理を施すことを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  18. 前記加熱処理として、熱アニール処理および／またはレーザアニール処理を行うことを特徴とする、請求項１７に記載のフレキシブル半導体装置の製造方法。
  19. 前記工程（ｉｉｉ）の後、前記半導体層を覆うように前記金属酸化膜の上に樹脂層を形成することを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
  20. 前記金属箔と前記金属酸化膜を用いてコンデンサーを形成する工程を更に含んでおり、
    前記金属箔のエッチングによって前記コンデンサーの電極層を形成し、前記金属酸化膜の少なくとも一部を前記コンデンサーの誘電体層として用いることを特徴とする、請求項１２に記載のフレキシブル半導体装置の製造方法。
JP2010507158A 2008-11-18 2009-11-13 フレキシブル半導体装置およびその製造方法 Active JP4550944B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008294119 2008-11-18
JP2008294119 2008-11-18
PCT/JP2009/006071 WO2010058541A1 (ja) 2008-11-18 2009-11-13 フレキシブル半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP4550944B2 JP4550944B2 (ja) 2010-09-22
JPWO2010058541A1 true JPWO2010058541A1 (ja) 2012-04-19

Family

ID=42197983

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010507158A Active JP4550944B2 (ja) 2008-11-18 2009-11-13 フレキシブル半導体装置およびその製造方法

Country Status (6)

Country Link
US (1) US8975626B2 (ja)
JP (1) JP4550944B2 (ja)
KR (1) KR20110084368A (ja)
CN (1) CN101911269B (ja)
TW (1) TW201029159A (ja)
WO (1) WO2010058541A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2312620A4 (en) 2008-08-04 2013-12-25 Panasonic Corp FLEXIBLE SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING THE SAME
US9129703B2 (en) 2010-08-16 2015-09-08 Semiconductor Energy Laboratory Co., Ltd. Method for driving semiconductor memory device
KR101989392B1 (ko) * 2010-10-20 2019-06-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 구동 방법
TWI492368B (zh) 2011-01-14 2015-07-11 Semiconductor Energy Lab 半導體記憶裝置
US8927329B2 (en) * 2011-03-30 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide semiconductor device with improved electronic properties
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
KR102059218B1 (ko) * 2012-05-25 2019-12-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
KR101922118B1 (ko) * 2012-08-27 2018-11-26 삼성전자주식회사 플렉서블 반도체소자 및 그 제조방법
US9128684B2 (en) 2012-11-14 2015-09-08 Dow Agrosciences Llc Tablet case
JP2015053444A (ja) * 2013-09-09 2015-03-19 パナソニックＩｐマネジメント株式会社 フレキシブル半導体装置およびその製造方法ならびに画像表示装置
US10020403B2 (en) * 2014-05-27 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150138026A (ko) 2014-05-29 2015-12-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6050414B2 (ja) * 2015-03-30 2016-12-21 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ
CN105374748B (zh) * 2015-10-13 2018-05-01 深圳市华星光电技术有限公司 薄膜晶体管基板的制作方法及制得的薄膜晶体管基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166742A (ja) * 2003-11-28 2005-06-23 Tdk Corp 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3877055A (en) * 1972-11-13 1975-04-08 Motorola Inc Semiconductor memory device
US4907048A (en) * 1987-11-23 1990-03-06 Xerox Corporation Double implanted LDD transistor self-aligned with gate
JPH03163529A (ja) * 1989-11-22 1991-07-15 Sharp Corp アクティブマトリクス表示装置
JP3403812B2 (ja) * 1994-05-31 2003-05-06 株式会社半導体エネルギー研究所 薄膜トランジスタを用いた半導体装置の作製方法
JP3364081B2 (ja) 1995-02-16 2003-01-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6492242B1 (en) * 2000-07-03 2002-12-10 Chartered Semiconductor Manufacturing Ltd. Method of forming of high K metallic dielectric layer
KR100905662B1 (ko) * 2003-06-26 2009-06-30 엘지디스플레이 주식회사 액정표시장치 제조 방법 및 배선 구조
GB0316395D0 (en) * 2003-07-12 2003-08-13 Hewlett Packard Development Co A transistor device with metallic electrodes and a method for use in forming such a device
US7071122B2 (en) * 2003-12-10 2006-07-04 International Business Machines Corporation Field effect transistor with etched-back gate dielectric
US7371625B2 (en) * 2004-02-13 2008-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
US7384880B2 (en) * 2004-10-12 2008-06-10 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
KR100667087B1 (ko) * 2005-09-30 2007-01-11 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
JP2011023376A (ja) 2007-11-16 2011-02-03 Panasonic Corp フレキシブル半導体装置およびその製造方法
CN101569001B (zh) * 2007-11-28 2011-09-28 松下电器产业株式会社 挠性半导体装置的制造方法及挠性半导体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005166742A (ja) * 2003-11-28 2005-06-23 Tdk Corp 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP2007073857A (ja) * 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置

Also Published As

Publication number Publication date
CN101911269A (zh) 2010-12-08
US20110042677A1 (en) 2011-02-24
KR20110084368A (ko) 2011-07-22
CN101911269B (zh) 2013-05-01
US8975626B2 (en) 2015-03-10
TW201029159A (en) 2010-08-01
JP4550944B2 (ja) 2010-09-22
WO2010058541A1 (ja) 2010-05-27

Similar Documents

Publication Publication Date Title
JP4550944B2 (ja) フレキシブル半導体装置およびその製造方法
US8525172B2 (en) Flexible semiconductor device
JP4653860B2 (ja) フレキシブル半導体装置およびその製造方法
JP5906396B2 (ja) フレキシブル半導体装置及びその製造方法
US8367488B2 (en) Manufacturing method of flexible semiconductor device
US7851281B2 (en) Manufacturing method of flexible semiconductor device and flexible semiconductor device
WO2011142088A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
US8525178B2 (en) Flexible semiconductor device and method for producing the same
JP5842180B2 (ja) フレキシブル半導体装置及びその製造方法
JP4679673B2 (ja) フレキシブル半導体装置の製造方法及びそれに使用される積層膜

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100708

R150 Certificate of patent or registration of utility model

Ref document number: 4550944

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3