CN101569001B - 挠性半导体装置的制造方法及挠性半导体装置 - Google Patents

挠性半导体装置的制造方法及挠性半导体装置 Download PDF

Info

Publication number
CN101569001B
CN101569001B CN2008800013199A CN200880001319A CN101569001B CN 101569001 B CN101569001 B CN 101569001B CN 2008800013199 A CN2008800013199 A CN 2008800013199A CN 200880001319 A CN200880001319 A CN 200880001319A CN 101569001 B CN101569001 B CN 101569001B
Authority
CN
China
Prior art keywords
flexible semiconductor
metal level
metal
inorganic insulating
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008800013199A
Other languages
English (en)
Other versions
CN101569001A (zh
Inventor
平野浩一
中谷诚一
小松慎五
山下嘉久
一柳贵志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101569001A publication Critical patent/CN101569001A/zh
Application granted granted Critical
Publication of CN101569001B publication Critical patent/CN101569001B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/472—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only inorganic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/481—Insulated gate field-effect transistors [IGFETs] characterised by the gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Abstract

本发明涉及一种挠性半导体装置的制造方法及挠性半导体装置。准备由三层覆箔形成的叠层膜，该三层覆箔是第一金属层(23)、第二金属层(25)及夹在该第一金属层和第二金属层之间的无机绝缘膜(35)叠层而成的，蚀刻所述第二金属层的一部分形成栅电极(20g)后，再蚀刻所述第一金属层的一部分，在与该栅电极对应的部位形成源、漏电极(20s、20d)。然后，隔着无机绝缘膜(35)在所述栅电极上形成与源、漏电极(20s、20d)接触的半导体层(40)。在此，栅电极(20g)上的无机绝缘膜(35)作为栅极绝缘膜(30)发挥作用，所述无机绝缘膜上的位于源、漏电极(20s、20d)间的半导体层(40)作为沟道发挥作用。

Description

挠性半导体装置的制造方法及挠性半导体装置
技术领域
本发明涉及一种包括薄膜晶体管的挠性半导体装置(flexiblesemiconductor device)的制造方法以及挠性半导体装置。
背景技术
伴随着信息终端的普及，对作为计算机用显示器的平板显示器的需求在不断扩大。进而，伴随信息化的发展，以往用纸介质提供的信息被电子化的机会在增多，从而作为轻、薄且能够便于携带的移动用显示介质，对电子纸或数码纸的需求也不断增加。
一般来说，在平板型显示装置中，是用利用了液晶、有机EL(有机电致发光)、电泳等的元件来形成显示介质。还有，在这样的显示介质中，为了确保画面亮度的均匀性及画面重写速度等，以有源驱动元件(TFT元件)作图像驱动元件的技术已成为主流。例如，在通常的计算机显示器中，在玻璃基板上形成有这些TFT元件，并将液晶、有机EL元件等封装在一起。
在此，在TFT元件中主要能够使用a-Si(非晶硅)、p-Si(多晶硅)等半导体，通过使这些Si(硅)半导体(根据需要也可以使金属膜)多层化后，再在基板上依次形成源电极、漏电极、栅电极，来制造TFT元件。在制造所述TFT元件时一般需要溅射及其它真空系统制造工艺。
然而，在制造所述TFT元件时，不得不多次反复进行包含真空室的真空系统制造工艺来形成各个层，由此装置成本、运转成本变得非常高。例如，在TFT元件中，一般为了形成各个层，而有必要多次反复进行真空蒸镀、掺杂、光刻、显像等工序，从而经由几十道工序才在基板上形成了元件。就成为开关动作之关键的半导体部分来说，也叠层有p型、n型等多种半导体层。在所述以往利用Si半导体的制造方法中，针对显示器画面大型化的需求，有必要在很大程度上改变真空室等制造装置的设计，而设备变更并不是一件容易的事情。
还有，因为在形成所述以往使用Si材料的TFT元件时包含高温工序，所以基板材料受到限制，即：该基板材料要为可承受工序温度的材料。由此，实际上不得不使用玻璃，当利用所述以往已知的TFT元件构成上文所述的电子纸或数码纸之类薄型显示器时，该显示器重且柔性不足，并且在落下而受到冲击时有可能破损。起因于在玻璃基板上形成TFT元件的所述特性不利于满足伴随信息化发展而提出的实现便携用薄型显示器的要求。
另一方面，近年来作为具有高电荷输送性的有机化合物，有机半导体材料的研究得到大力推进。这些化合物除了作为有机EL元件用电荷输送材料以外，还被期待着用于有机激光振荡元件及有机薄膜晶体管元件(有机TFT元件)中。
若能实现所述有机半导体器件，则可以在比较低的温度下进行真空乃至低压蒸镀，由此能够简化制造工序。而且一般认为通过适当改良有机化合物的分子结构，就有可能获得能溶液化的半导体。因此还能够想到通过将有机半导体溶液墨水化，就可以利用包含喷墨方式的印刷法进行制造(专利文献1等)。
虽然认为在制造使用以往Si系列半导体材料的器件时不能使用所述利用低温工艺的制造方法，但该制造方法有可能用于制造使用了有机半导体的器件。因此，所述对于基板耐热性的要求降低，便有可能在透明树脂基板上也能形成例如TFT元件。还有，若能够在透明树脂基板上形成TFT元件，并能利用该TFT元件驱动显示材料，则能够实现比以往轻且富有柔性、在摔落时也不会破损(或者非常难于破损)的显示器。专利文献1：日本国公开特许公报2007-67263号公报专利文献2：日本国公开特许公报2006-186294号公报
发明所要解决的问题
在实现所述有机半导体器件乃至挠性半导体器件方面，印刷电子技术(printing electronics)正受到关注。
图1示意地表示利用印刷方式制成的具有有机半导体140的挠性半导体器件1000的剖面结构。图1所示的挠性半导体器件1000具有下述结构，即：在树脂基板(例如，PET、PI)110上通过印刷叠层有各个层120、130、140、150。在附图所示的构成中，在树脂基板110上依次形成有布线层120、绝缘层130、有机半导体层140及布线层150。具体构成可以适当加以改变，但在有机半导体层140的周围设置了源电极120s、漏电极120d及栅电极150g，从而构成了有机晶体管。
这种利用印刷方式的印刷电子技术具有减少真空处理(脱离真空)、实现低温处理(脱离高温)等诸多优点，而且通过灵活运用印刷法，还能够实现不包含光刻工序的处理(脱离光刻)。如上所述印刷电子技术具有许多优点，因此受到注目，不过根据本申请发明人的研究发现该技术仍然存在下述必须解决的问题。
首先，当利用印刷方式形成布线层120、150时，有必要使用喷墨方式来形成由纳米膏(nano-paste)材料构成的布线。由于纳米膏材料价格昂贵，并且由纳米膏材料形成的布线的电阻高，所以在这些方面仍存在问题。
还有，在专利文献2中，公开了一种将高分子膜用作栅极绝缘膜的薄膜晶体管。不过，为了降低栅电压，优选较薄的栅极绝缘膜，但在如何操作所述由薄膜高分子膜构成的栅极绝缘膜(例如，栅极绝缘膜理想的搬运方法及理想的形成方法等)这一生产技术方面，仍存在很多需要改善的地方。特别是在大画面用挠性半导体装置中，此问题更为突出。
发明内容
另一方面，本申请发明人针对所述已研究的问题，试图从一个崭新的角度来解决该问题，而并非在以往研究的延长线上追寻解决该问题的方法。本发明是鉴于所述问题点的发明，其主要目的在于：提供一种生产性佳的挠性半导体装置。
解决问题的技术方案
为了达到所述目的，本发明采用了下述方法，即：以三层覆箔(clad foil)构成的叠层膜为基础，该三层覆箔是第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的，通过对第一金属层及第二金属层进行加工，来形成栅电极及源、漏电极，使栅电极上的无机绝缘膜作为栅极绝缘膜发挥作用，同时还在无机绝缘膜上形成作为沟道发挥作用的半导体层。由此，不经过真空处理，就能容易制造出包括以无机绝缘膜为基材的薄膜晶体管的挠性半导体装置。
也就是，本发明所涉及的挠性半导体装置的制造方法是一种包括薄膜晶体管的挠性半导体装置的制造方法，其特征在于：该挠性半导体装置的制造方法包括工序a、工序b、工序c及工序d，在工序a中，准备由三层覆箔形成的叠层膜，该三层覆箔是第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的，在工序b中，蚀刻第二金属层的一部分来形成栅电极，在工序c中，蚀刻第一金属层的一部分，在与栅电极对应的部位形成源、漏电极，在工序d中，以与源、漏电极接触的方式，隔着无机绝缘膜在所述栅电极上形成半导体层；栅电极上的无机绝缘膜作为栅极绝缘膜发挥作用，无机绝缘膜上的位于源、漏电极间的半导体层作为沟道发挥作用。
在一优选的实施方式中，在所述工序b之后还包括：将栅电极压接(pressure-contacting)在树脂膜的上表面，以使该栅电极埋入到该树脂膜中的工序。
由此，通过以膜厚比无机绝缘膜厚的树脂膜取代无机绝缘膜作为挠性半导体装置的基材，从而能够稳定地制造出大面积挠性半导体装置。
在一优选的实施方式中，进一步包括在所述树脂膜的下表面形成第三金属层的工序。
由此，通过在成为基材的树脂膜的下表面形成由第三金属层构成的布线区域，从而能够容易实现在树脂膜上表面形成的多个薄膜晶体管间的电气连接。
具体来说，利用下述方法在树脂膜中形成导通孔，从而能够实现薄膜晶体管的栅电极或/及源、漏电极与第三金属层之间的电气连接。
也就是，所述树脂膜具有从该树脂膜的上表面贯通到下表面的开口部，在开口部形成有填充导电性膏而构成的膏填充型导通孔(paste via)，在将栅电极埋入树脂膜的工序中，对栅电极或/及源、漏电极进行压接，使该栅电极或/及源、漏电极与膏填充型导通孔的上表面接触。
或者，包括：在形成所述第三金属层后，在树脂膜中形成使栅电极或/及源、漏电极与第三金属层电气连接的镀层型导通孔(platingvia)的工序。
或者，在所述第三金属层的形成工序中，与所述第三金属层一起，形成使该第三金属层与所述栅电极或/及源、漏电极电气连接的镀层型导通孔。
在一优选的实施方式中，还包括：蚀刻所述第三金属层的一部分，来形成经由导通孔与栅电极电气连接的栅极布线的工序。在一优选的实施方式中，在形成所述栅极布线的工序中，通过蚀刻第三金属层的一部分，与栅极布线一起形成与源、漏电极电气连接的布线层。
在一优选的实施方式中，所述工序a中的第一金属层和第二金属层由铜箔、镍箔或者以铜和镍中的一种为成分的合金箔构成。
在一优选的实施方式中，所述工序b进一步包含蚀刻无机绝缘膜的工序。
在一优选的实施方式中，在所述工序c中，通过蚀刻第一金属层的一部分，既形成源、漏电极，又形成与该源、漏电极电气连接的布线层。
在一优选的实施方式中，所述无机绝缘膜由从钛氧化物、钽氧化物、铝氧化物及铌氧化物构成的组中选出的材料形成。
在一优选的实施方式中，所述无机绝缘膜是相对介电常数在8以上且厚度在2μm以下的膜。
在一优选的实施方式中，所述工序a，包含：准备第二金属层的工序、在第二金属层上形成无机绝缘膜的工序、以及在无机绝缘膜上形成第一金属层的工序。
在一优选的实施方式中，所述无机绝缘膜由将第二金属层的上表面氧化而形成的金属氧化膜构成。在此，优选第二金属层上表面的氧化是利用阳极氧化进行的。
在一优选的实施方式中，所述第二金属层由铝或钽形成。
在一优选的实施方式中，所述金属氧化膜是相对介电常数在8以上且厚度在2μm以下的表面氧化膜。
在一优选的实施方式中，所述半导体层由有机半导体材料形成。
在一优选的实施方式中，在所述工序b中，通过蚀刻第二金属层的一部分，同时形成栅电极与电容器的下电极，在所述工序c中，通过蚀刻第一金属层的一部分，同时形成源、漏电极与电容器的上电极，位于下电极及上电极之间的无机绝缘膜作为电容器的介电层发挥作用。
本发明所涉及的挠性半导体装置是按照上记所述的方法制造出的包括薄膜晶体管的挠性半导体装置，其特征在于：该挠性半导体装置具有树脂膜、埋入到树脂膜中且作为栅电极发挥作用的第二金属层、形成在第二金属层的上表面且作为栅极绝缘膜发挥作用的无机绝缘膜、以及形成在树脂膜的上表面且作为源、漏电极发挥作用的第一金属层；隔着无机绝缘膜在栅电极上形成有半导体层，半导体层以与源、漏电极接触的方式设置。
在一优选的实施方式中，所述树脂膜具有与埋入到该树脂膜中的所述第二金属层连接的导通孔(via)。
在一优选的实施方式中，在所述树脂膜的下表面，形成有包含栅极布线的第三金属层，栅极布线经由导通孔与栅电极电气连接。
在一优选的实施方式中，所述挠性半导体装置进一步具有电容器，电容器的介电层由无机绝缘膜构成，电容器的上电极及下电极由第一金属层及第二金属层构成。
在一优选的实施方式中，所述无机绝缘膜由从钛氧化物、钽氧化物、铝氧化物及铌氧化物构成的组中选出的材料形成。
在一优选的实施方式中，所述无机绝缘膜由构成第二金属层的金属的金属氧化膜构成。
本发明所涉及的叠层膜是在上记所述的挠性半导体装置的制造方法中使用的叠层膜，其特征在于：叠层膜由三层覆箔形成，该三层覆箔是第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的，通过蚀刻第二金属层的一部分而形成有栅电极，通过蚀刻第一金属层的一部分而形成有源、漏电极，栅电极上的无机绝缘膜作为栅极绝缘膜发挥作用。
在一优选的实施方式中，所述无机绝缘膜由从钛氧化物、钽氧化物、铝氧化物及铌氧化物构成的组中选出的材料形成。
在一优选的实施方式中，所述无机绝缘膜由构成第二金属层的金属的金属氧化膜构成。
发明的效果
根据本发明的挠性半导体装置的制造方法，通过使用下述叠层膜，该叠层膜是由第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的三层覆箔形成的，从而能够容易形成TFT结构体(栅极绝缘膜、栅电极以及源、漏电极)，所以能够通过简单工艺制造出包括由介电常数比高分子膜高的无机绝缘膜形成的栅极绝缘膜的挠性半导体装置。并且，因为不经过真空处理就能够制造出挠性半导体装置，所以能够提供一种生产性佳的挠性半导体装置。
而且，虽然使用了无机绝缘膜，但仍能通过低温工艺制得挠性半导体装置。也就是说，因为利用高温工艺(典型的是热氧化、真空蒸镀法、溅射法、CVD法等真空处理的一部分)预先制作好无机绝缘膜，然后使用树脂膜来完成低温处理，所以没有必要在准备好无机绝缘膜以后再用树脂膜所进行的制造工序中导入高温工艺。因此，尽管使用无机绝缘膜，但无需使用能够耐高温处理的玻璃基板，利用树脂膜就能进行制造工艺，所以能容易制造出挠性半导体装置。
附图说明
图1是表示以往挠性半导体装置之剖面结构的示意图。图2(a)～图2(d)是表示本发明实施方式之挠性半导体装置制造方法基本工序的剖面图。图3(a)、图3(b)是表示本发明实施方式之挠性半导体装置制造方法的剖面图。图4(a)～图4(d)是表示本发明实施方式之挠性半导体装置制造方法的剖面图。图5是表示本实施方式所涉及的挠性半导体装置示例的剖面示意图。图6(a)～图6(d)是表示本实施方式所涉及的挠性半导体装置制造工序示例的剖面图。图7(a)、图7(b)是表示本实施方式所涉及的挠性半导体装置制造工序示例的剖面图。图8(a)～图8(c)是表示本实施方式所涉及的叠层膜制造工序示例的剖面图。图9(a)～图9(c)是表示本实施方式所涉及的叠层膜制造工序变形例的剖面图。图10(a)～图10(d)是表示本实施方式所涉及的挠性半导体装置制造工序变形例的剖面图。图11(a)～图11(d)是表示本实施方式所涉及的挠性半导体装置制造工序变形例的剖面图。图12(a)～图12(d)是表示本实施方式所涉及的挠性半导体装置制造工序变形例的剖面图。图13(a)～图13(e)是表示本实施方式所涉及的挠性半导体装置制造工序变形例的剖面图。图14是表示本实施方式所涉及的挠性半导体装置变形例的剖面示意图。图15(a)～图15(d)是表示本实施方式所涉及的挠性半导体装置制造工序变形例的剖面图。图16(a)、图16(b)是表示本实施方式所涉及的挠性半导体装置制造工序变形例的剖面图。图17是表示具有挠性半导体装置的图像显示装置外观的示意图。图18是表示具有挠性半导体装置的图像显示装置的剖面示意图。图19是表示图18所示结构的等效电路的附图。(符号说明)
10 树脂膜13           开口部16、16c、17  导通孔19           孔20g          栅电极20s          源电极20d          漏电极23           第一金属层24           栅极布线25           第二金属层26           布线层27           第三金属层30           栅极绝缘膜35           无机绝缘膜36           叠层膜40           半导体层50           保护膜52           铜层54           抗蚀膜80           电容器82           介电层84           上电极层86        下电极层90        挠性半导体装置用组件92、94    布线100A      开关晶体管100B      驱动晶体管100       挠性半导体装置
具体实施方式
下面，参照附图，对本发明的实施方式进行说明。在下面的附图中，为了简化说明，用同一参照符号表示实质上具有相同功能的构成要素。此外，本发明并不限于以下实施方式。
图2是表示本发明实施方式所涉及的挠性半导体装置100的制造方法之基本工序的剖面图。
首先，如图2(a)所示，准备由三层覆箔形成的叠层膜，该三层覆箔是第一金属层23、第二金属层25以及夹在该第一金属层23和第二金属层25之间的无机绝缘膜35叠层而成的。在此，第一金属层23及第二金属层25可以是由相同材料形成的金属层，也可以是由不同材料形成的金属层。还有，无机绝缘膜35可以由任意材料制成，不过由于该无机绝缘膜作为薄膜晶体管的栅极绝缘膜发挥作用，所以优选相对介电常数高的薄膜。此外，由三层覆箔构成的叠层膜能够用下文所述的多种方法形成。
然后，如图2(b)所示，蚀刻第二金属层25的一部分，来形成薄膜晶体管的栅电极20g。然后，如图2(c)所示，蚀刻第一金属层23的一部分，在与栅电极20g对应的部位形成源电极20s及漏电极20d(以下简称为“源、漏电极”)。
在此，第二金属层25及第一金属层23的蚀刻剂能够根据各自的材料进行适当选择，还有蚀刻方法任选湿蚀刻和干蚀刻中的一种。还有，可以在先形成源、漏电极20s、20d后，再形成栅电极20g。无论在哪种情况下无机绝缘膜35都作为基材发挥作用，因而能够形成栅电极20g以及源、漏电极20s、20d。
然后，如图2(d)所示，隔着无机绝缘膜35在栅电极20g上形成与源、漏电极20s、20d接触的半导体层40。在此，栅电极20g上的无机绝缘膜35作为栅极绝缘膜30发挥作用，还有无机绝缘膜35上的位于源、漏电极20s、20d间的半导体层40作为沟道发挥作用。由此，制成出包括薄膜晶体管的挠性半导体装置100。
在此，半导体层40可以由任意材料形成，但由于该半导体层40作为薄膜晶体管的沟道发挥作用，所以该半导体层40优选载流子迁移率高且与源、漏电极20s、20d间的接触电阻小的材料。还有，可以采用无机半导体和有机半导体中的任一种材料。
这样一来，在本发明中，以三层覆箔形成的叠层膜为基础，该三层覆箔是第一金属层23、第二金属层25以及夹在该第一金属层23和第二金属层25之间的无机绝缘膜35叠层而成的，对第一金属层23及第二金属层25进行加工，来形成栅电极20g及源、漏电极20s、20d，进而在栅电极20g上隔着无机绝缘膜35形成半导体层40，从而不经过真空处理就能很容易地形成薄膜晶体管。
还有，通过使三层覆箔中由第一金属层23及第二金属层25夹持的无机绝缘膜35作为基材发挥作用，就能够容易形成包括多个薄膜晶体管的挠性半导体装置。
此外，在本发明中，因为无机绝缘膜35作为栅极绝缘膜发挥作用，所以该无机绝缘膜35不能太厚。因此，当形成具有多个薄膜晶体管的大面积挠性半导体装置时，产生了下述问题，即：无法确保作为基材的无机绝缘膜35的强度。还有，当形成了多个薄膜晶体管时，由于该多个薄膜晶体管以无机绝缘膜35作基材，所以无法使各个薄膜晶体管的栅极绝缘膜30彼此分开。由此，若在彼此间距很近的情况下形成了各薄膜晶体管时，则有可能在相邻的薄膜晶体管之间产生漏电。
于是，在这种情况下，如图3(a)所示，可以在利用所述方法形成薄膜晶体管后在栅电极20g一侧设置树脂膜10，再按照图3(b)所示将栅电极20g压接在树脂膜10的上表面，使该栅电极20g埋入树脂膜10中。由此，能够用膜厚比无机绝缘膜35厚的树脂膜10取代无机绝缘膜35作基材，因而能够稳定地制造出大面积的挠性半导体装置。进而，由于到以三层覆箔形成的叠层膜为基础形成半导体层的工序为止，可以只使用无机材料，所以能采用树脂膜所无法使用的高温工艺形成半导体层，从而能够利用特性良好的无机半导体制作挠性半导体装置。
在此，树脂膜10可以由任意材料制成，优选材料具有能够埋设栅电极20g的可塑性，而且至少其表面相对于第二金属层25及无机绝缘膜35具有良好的粘接性。
还有，为了抑制相邻薄膜晶体管间的漏电，如图4(a)所示，可以在形成栅电极20g的同时，还对无机绝缘膜35进行蚀刻，以便将栅极绝缘膜30彼此分开。此时，虽然无机绝缘膜35失去了作为基材的作用，但如图4(b)所示，由于将栅电极20g及栅极绝缘膜30压接在树脂膜10的上表面，使得它们埋入到树脂膜10中，所以能够用树脂膜10取代无机绝缘膜35作基材。
然后，如图4(c)及图4(d)所示，以树脂膜10作基材，对第一金属层23进行蚀刻，来形成源、漏电极20s、20d，然后在栅极绝缘膜30上形成半导体层40。由此，能够形成栅极绝缘膜30彼此分开的多个薄膜晶体管，从而能够制造出具有无漏电的高可靠性薄膜晶体管的挠性半导体装置。
还有，可以在成为基材的树脂膜10的下表面形成第三金属层(未图示)。由此，能够以树脂膜10的下表面作由第三金属层构成的布线区域，从而能够容易地实现形成在树脂膜10的上表面的多个薄膜晶体管间的电气连接。具体来说，在树脂膜10中形成导通孔，能够经由该导通孔使薄膜晶体管的栅电极20g或/及源、漏电极20s、20d与通过蚀刻第三金属层而形成的布线层电气连接。
而且，本发明中的无机绝缘膜35是由相对介电常数高的薄膜构成的，所以还能使无机绝缘膜35作为电容器的介电层发挥作用。也就是说，在对第二金属层25、无机绝缘膜35及第一金属层23进行加工而形成栅电极20g、栅极绝缘膜30以及源、漏电极20s、20d时，还形成了下电极、介电层及上电极，所以能够在形成薄膜晶体管的同时形成电容器。
此外，虽然在所述实施方式中，在形成栅电极20g后，将栅电极20g压接在树脂膜10上，使该栅电极20g埋入到树脂膜10中，但当与栅电极20g相比先形成源、漏电极20s、20d时，也可以在形成源、漏电极20s、20d后，将源、漏电极20s、20d压接在树脂膜10上，以使该源、漏电极20s、20d埋入到树脂膜10中。前者形成所谓的底栅(bottom-gate)型薄膜晶体管，后者形成所谓的顶栅(top-gate)型薄膜晶体管。
下面，参照图5，对本发明实施方式所涉及的挠性半导体装置100的具体结构进行说明。此外，在本实施方式中，虽然以由有机半导体层构成的薄膜晶体管为例进行说明，但本发明并不限于此，对由其它半导体层构成的薄膜晶体管也能够适用。
挠性半导体装置100是具有薄膜晶体管的挠性半导体装置。如图5所示，挠性半导体装置100具有树脂膜10、埋入到树脂膜10中并作为栅电极20g发挥作用的第二金属层25、形成在第二金属层25的上表面并作为栅极绝缘膜30发挥作用的无机绝缘膜35、以及形成在树脂膜10的上表面12a并作为源、漏电极发挥作用的第一金属层23。隔着无机绝缘膜35在栅电极20g上，形成包含有机半导体的有机半导体层40。并且，以与源、漏电极20s、20d接触的方式设置有机半导体层40。
在本实施方式中，在树脂膜10中，形成有与埋入该树脂膜10的第二金属层25连接的导通孔16。在该实施方式中，导通孔16是所谓的膏填充型导通孔，该导通孔16由填充到开口部13中的导电性膏形成，该开口部13从树脂膜10的上表面12a一直贯通到下表面12b。还有，在树脂膜10的下表面12b，形成具有栅极布线24的第三金属层27。栅极布线24经由膏填充型导通孔16与栅电极20g电气连接。
控制施加在栅电极20g上的电压以调整积存在界面的载流子量，使在漏电极20d与源电极20s之间流动的电流量产生变化，从而能够完成开关动作。
下面，参照图6及图7，对本实施方式的挠性半导体装置100的制造方法进行说明。图6及图7是用来对本实施方式所涉及的挠性半导体装置100的制造方法进行说明的工序剖面图。
首先，如图6(a)所示，准备(例如，制作)由三层覆箔形成的叠层膜36，该三层覆箔由无机绝缘膜35、第一金属层23及第二金属层25构成。
无机绝缘膜35由具有绝缘性的无机化合物构成。在该实施方式中，无机绝缘膜35由钽氧化物(例如，Ta2O5)形成。无机绝缘膜35的厚度在例如2μm以下，优选在0.5μm以下，更优选在0.1μm以下。
在无机绝缘膜35的上表面32a形成有第一金属层23。第一金属层23由例如金属箔(箔状金属)形成，在该实施方式中该金属箔为铜箔。第一金属层23的厚度为例如0.1μm～20μm。
在与上表面32a相对的无机绝缘膜35的下表面32b上，形成第二金属层25。第二金属层25由例如金属箔(箔状金属)形成，在该实施方式中该金属箔为铜箔。第二金属层25的厚度为例如0.1μm～20μm。构成第一金属层23的金属和构成第二金属层25的金属可以是相同的金属，也可以是不同的金属。
接着，如图6(b)所示，对第二金属层25的一部分进行蚀刻，来形成栅电极20g。此时，也可以对在第二金属层25的上表面形成的无机绝缘膜35进行蚀刻。在该实施方式中，在蚀刻第二金属层25的一部分而形成栅电极20g以后，进而对无机绝缘膜35进行蚀刻，来形成栅极绝缘膜30。当第二金属层25为铜箔时，能够用例如氯化铁作用来蚀刻第二金属层25的蚀刻剂。还有，当无机绝缘膜35由钽氧化物形成时，能够用例如氢氟酸和硝酸的混合物作用来蚀刻无机绝缘膜35的蚀刻剂。
接着，如图6(c)所示，准备(例如，制作或购买)树脂膜10。
优选构成树脂膜10的材料具有高耐热性且拥有能够埋设栅电极20g及栅极绝缘膜30的可塑性。能够列举出的这种树脂材料例如有环氧树脂、PPE树脂、聚酰亚胺树脂。树脂膜10的厚度在例如3μm～100μm左右。
还有，树脂膜10的至少表面相对于所述金属层23、27具有良好的粘接性。树脂膜表面的粘接性可以是构成该树脂膜10的材料自身所具有的，也可以是通过在该树脂膜10表面涂敷粘着剂而形成的。能够列举出的在树脂膜10表面涂敷的粘着剂例如有环氧树脂、丙烯树脂、聚酰亚胺树脂等。
此外，构成树脂膜10的材料可以是塑性变形小的树脂材料。例如可以使用聚酰亚胺树脂、聚萘二甲酸乙二醇酯(PEN)树脂等塑性变形小的树脂。此时，能够用下述树脂膜作树脂膜10，即：在该树脂膜表面涂敷了能够埋设栅电极20g及栅极绝缘膜30的可塑性材料。
还有，在树脂膜10中形成有导通孔16、17。在该实施方式中，在树脂膜10中形成有两个膏填充型导通孔16、17。向开口部13内填充导电性膏而形成了膏填充型导通孔16、17，该开口部13从树脂膜10的上表面12a一直贯通到下表面12b。能够用作导电性膏的有镀银铜粉与以环氧树脂为主要成分的树脂组成物的混合物。
还有，在准备树脂膜10的同时，还准备第三金属层27。第三金属层27由例如金属箔构成，在该实施方式中该金属箔为铜箔。第三金属层27的厚度是例如0.1μm～20μm。
接着，如图6(d)所示，将叠层膜36压接在树脂膜10的上表面12a，以使栅电极20g及栅极绝缘膜30埋入到树脂膜10中，并且使树脂膜10的上表面12a与第一金属层23的下表面接合起来。此时，将栅电极20g压接在规定位置，以使该栅电极20g与膏填充型导通孔16的上表面18a接触，由此该栅电极20g与膏填充型导通孔16的上表面18a连接。
还有，在树脂膜10的下表面12b形成第三金属层27。在该实施方式中，将由铜箔构成的第三金属层27压接在树脂膜10的下表面12b，以使树脂膜10的下表面12b和第三金属层27的上表面接合起来。此时，对第三金属层27进行压接，使该第三金属层27与膏填充型导通孔16的下表面18b接触，由此该第三金属层27与膏填充型导通孔16的下表面18b连接。此外，可以对树脂膜10同时进行栅电极20g的埋入和第三金属层27的压接。
这样一来，栅电极20g和第三金属层27之间经由膏填充型导通孔16电气连接。此外，在本实施方式中，树脂膜10还具有膏填充型导通孔17，第一金属层23和第三金属层27之间经由该膏填充型导通孔17电气连接。
接着，如图7(a)所示，蚀刻第一金属层23的一部分，来形成源、漏电极20s、20d。此时，也可以通过蚀刻第一金属层23的一部分，既形成源、漏电极20s、20d，又形成与该源、漏电极20s、20d电气连接的布线层。
还有，通过蚀刻第三金属层27的一部分，形成经由导通孔16与栅电极20g电气连接的栅极布线24。此时，也可以与栅极布线24一起形成其它的布线层26。在图示的示例中，与栅极布线24同时形成的布线层26通过导通孔17与漏电极20d电气连接。此外，当第一金属层23及第三金属层27为铜箔时，能够用例如氯化铁作用来蚀刻第一金属层23及第三金属层27的蚀刻剂。还有，可以根据形成条件(例如各金属层23、27的材料及厚度)同时对第一金属层23及第三金属层27进行蚀刻，也可以分别对它们进行蚀刻。
这样一来，能够获得包含栅极绝缘膜30、栅电极20g以及源、漏电极20s、20d(以下总称为“TFT结构体”)的挠性半导体装置用组件90，该挠性半导体装置用组件90具有形成有机半导体之前的结构。该挠性半导体装置用组件90还非常适合作为评价用测试元件组(TEG：Test-Element-Group)。
接着，如图7(b)所示，隔着栅极绝缘膜30在栅电极20g上形成与源、漏电极20s、20d接触的有机半导体层40。
在该实施方式中，有机半导体层40形成在源、漏电极20s、20d之间，并覆盖源、漏电极20s、20d的端面和栅极绝缘膜30上表面。能够通过例如印刷有机半导体的方法形成有机半导体层40。
这样一来，能够形成本实施方式所涉及的挠性半导体装置100。此外，可以在源、漏电极20s、20d中的与有机半导体层40接触的部分镀上贵金属。镀贵金属是例如镀金。由此，能够降低源、漏电极20s、20d与有机半导体层40之间的接触电阻。
能够使用多种有机半导体构成有机半导体层40。不过，作为该有机半导体，优选使用迁移率高的材料，能够列举出例如并五苯。还有，能够将有机半导体大致划分为：高分子材料(例如，聚噻吩或其衍生物)、低分子材料(例如，并五苯、可溶性并五苯)、纳米碳材料(例如，碳纳米管、SiGe纳米线、富勒烯或改性富勒烯(modifiedfullerene))、有机无机混合材料(例如，(C6H5C2H4NH3)和SnI4的复合系)。有机半导体的其它示例将在下文中进行说明。
当有机半导体是高分子有机半导体(例如，聚噻吩或其衍生物)时，多优选用印刷工艺形成有机半导体层40。还有，当有机半导体是低分子有机半导体(例如，并五苯)时，多优选用蒸镀工艺形成有机半导体层40。
根据本实施方式的挠性半导体装置100的制造方法，由于使用具有无机绝缘膜35、形成在无机绝缘膜35上表面32a的第一金属层23和形成在与该上表面32a相对的下表面32b的第二金属层25的叠层膜36，所以能够容易形成TFT结构体，从而能够通过简单工艺制造出具有栅极绝缘膜30的挠性半导体装置100，该栅极绝缘膜30由介电常数比高分子膜高的无机绝缘膜形成。并且，因为不经过真空处理就能够形成挠性半导体装置100，所以能够提供一种生产性佳的挠性半导体装置。
而且，虽然使用了无机绝缘膜35，但仍能通过低温工艺制造出挠性半导体装置100。也就是说，在本实施方式中，如后述的图8(a)～图8(c)所示，由于利用高温工艺(典型的是热氧化、真空蒸镀法、溅射法、CVD法等真空处理的一部分)预先制作好无机绝缘膜35，然后使用树脂膜10来完成低温处理，所以没有必要在准备好无机绝缘膜35以后再用树脂膜10所进行的制造工序中导入高温工艺。因此，尽管使用无机绝缘膜35，但无需使用能够耐高温处理的玻璃基板，利用树脂膜10就能进行制造工艺，所以能容易制造出挠性半导体装置100。此外，无机绝缘膜35并不限于利用所述高温工艺进行制造，还可以利用低温工艺(例如，溶胶-凝胶法、化学合成法等)制作无机绝缘膜35。
此外，在图6(a)中准备的叠层膜36(即：在具有有机半导体的挠性半导体装置100中所使用的叠层膜36)能够按照例如图8(a)～图8(c)所示的方法进行制作。
首先，如图8(a)所示，准备第二金属层25。第二金属层25是例如金属箔。并不限于金属箔，还可以准备沉积在载体膜(例如，PET等树脂膜)上的金属膜作第二金属层25。当使用沉积在载体膜上的金属膜时，与使用金属箔时相比，能够降低金属层的厚度。能够列举出的构成第二金属层25的金属有例如铜、铝、镍等。构成第二金属层25的金属还可以是由多种金属形成的合金。
然后，如图8(b)所示，在第二金属层25上沉积(形成)无机绝缘膜35。能够通过例如真空蒸镀法(例如，激光烧蚀法(laser ablationmethod))、溅射法、CVD法(例如，等离子体CVD法)等高温工艺沉积无机绝缘膜35。激光烧蚀法的优点在于能够形成无机化合物组成变化少的膜。CVD法的优点在于无机绝缘膜成膜容易且能够实现多成分膜的合成以及能够形成高介电常数膜。能够优选采用溶胶-凝胶法、化学合成法等作为其它的无机绝缘膜的形成方法。
构成无机绝缘膜35的材料优选具有绝缘性和高相对介电常数的无机化合物。所述相对介电常数优选在8以上，更优选在25以上。能够列举出的该无机化合物有钛氧化物(TiO2，相对介电常数约为100)、钽氧化物(Ta2O5，相对介电常数约为25)、铝氧化物(Al2O3，相对介电常数约为8)及铌氧化物(Nb2O5)等。该无机化合物还可以是所述多种无机化合物的混合物。
然后，如图8(c)所示，在无机绝缘膜35上形成第一金属层23。能够利用在无机绝缘膜35上沉积金属的方法形成第一金属层23。能够适用的第一金属层23的沉积方法有例如真空蒸镀法或溅射法。能够列举出的构成第一金属层23的金属有例如铜、铝、镍等。构成第一金属层23的金属还可以是多种金属形成的合金。
这样一来，便能够很好地形成由下述三层形成的叠层膜(三层覆箔)36，这三层是作为栅极绝缘膜30的无机绝缘膜35、在该无机绝缘膜35的上表面32a上形成的金属层即源、漏电极20s、20d用第一金属层23、以及在与上表面32a相对的该无机绝缘膜35的下表面32b上形成的金属层即栅电极20g用第二金属层25。
还有，在图6(a)中准备的叠层膜36还可以按照例如图9(a)～图9(c)所示的工序形成。在图9(a)～图9(c)所示的变形例中，无机绝缘膜35是由构成第二金属层25的金属的金属氧化膜构成的，这一点与所述图8(a)～图8(c)所示的实施方式不同。
首先，如图9(a)所示，准备第二金属层25。第二金属层25是例如金属箔。并不限于金属箔，还可以准备沉积在载体膜(例如，PET等树脂膜)上的金属膜作第二金属层25。当使用沉积在载体膜上的金属膜时，与使用金属箔时相比，能够降低金属层的厚度。还有，因为金属层的一面被载体膜覆盖，所以能够有选择地对没附着载体膜侧的面进行氧化，从而能够容易完成后述的第二金属层25的表面氧化处理。此外，第二金属层25的厚度为例如0.1μm～20μm。
然后，如图9(b)所示，对第二金属层25的上表面进行氧化，形成金属氧化膜35。该金属氧化膜35作为栅极绝缘膜发挥作用。第二金属层25的氧化处理是利用例如阳极氧化法、热氧化法(通过加热进行的表面氧化处理)、或化学氧化法(利用氧化剂进行的表面氧化处理)进行的。
构成第二金属层25的金属只要是能够被所述氧化处理氧化的金属即可，并没有特别限定，优选阀金属(valve metal)(例如，铝、钽等)。当所述金属为阀金属时，则能适用阳极氧化法，从而很容易地就能够在金属表面形成氧化覆膜。例如，当第二金属层25为铝箔时，通过阳极氧化，很容易地就能够在其表面形成由氧化铝(Al2O3)构成的金属氧化膜35。从降低栅电压的观点来看，按照上述方法形成的金属氧化膜35的厚度较薄为好，例如优选在2μm以下，更优选在0.6μm以下。金属氧化膜35的厚度能够通过适当改变金属氧化膜的形成条件(典型的是氧化处理条件，例如处理温度及处理时间等)来任意加以调整。
然后，如图9(c)所示，在金属氧化膜35上形成第一金属层23。能够利用在金属氧化膜35上沉积金属的方法形成第一金属层23。能够适用的第一金属层23的沉积方法有例如真空蒸镀法或溅射法。能够列举出的构成第一金属层23的金属有例如铜、铝、镍等。构成第一金属层23的金属还可以是由多种金属形成的合金。
这样一来，能够很好地形成由下述三层构成的叠层膜(三层覆箔)36，这三层是作为栅极绝缘膜30的金属氧化膜35、在该金属氧化膜35的上表面32a形成的金属层即源、漏电极20s、20d用第一金属层23、以及在与上表面32a相对的该金属氧化膜35的下表面32b形成的金属层即栅电极20g用第二金属层25。
如上所述，通过利用第二金属层25的表面氧化来形成作为栅极绝缘膜30发挥作用的金属氧化膜35，从而能够削减栅极绝缘膜30的厚度，并能够降低栅电压。其结果是能够使挠性半导体装置100的特性提高。特别是当利用阳极氧化处理时，由于能够以纳米级调整金属氧化膜的厚度，因而很容易地就能够形成薄栅极绝缘膜30。
此外，作为构成金属氧化膜35的金属氧化物，当利用阳极氧化法时，能够列举出钽氧化物(Ta2O5)、铝氧化物(Al2O3)、铌氧化物(Nb2O5)、铪氧化物(HfO2)、锆氧化物(ZrO2)、钛氧化物(TiO2)等。还有，当利用阳极氧化法以外的氧化法时，能够列举出氧化钇(Y2O3)、钛复合氧化物(BaTiO3、SrTiO3等)等等。
下面，参照图10(a)～图10(d)以及图11(a)～图11(d)，对本实施方式所涉及的挠性半导体装置的其它制造方法进行说明。在该示例中，在树脂膜10中形成的导通孔16、17不是膏填充型导通孔，而是镀层型导通孔，这一点与上述实施方式不同。当该导通孔为镀层型导通孔时，则是在第三金属层27形成以后才形成镀层型导通孔16。
首先，如图10(a)所示，准备由无机绝缘膜35、第一金属层23及第二金属层25这三层形成的叠层膜36。在此准备的叠层膜36是经由例如图8(a)～图8(c)或图9(a)～图9(c)所示的制作工序叠层而成的叠层膜36。
然后，如图10(b)所示，蚀刻第二金属层25的一部分，来形成栅电极20g。在该实施方式中，在形成栅电极20g后，进而对无机绝缘膜35进行蚀刻，从而形成栅极绝缘膜30。然后准备树脂膜10和第三金属层27。
然后，如图10(c)所示，使叠层膜36、树脂膜10和第三金属层27层叠起来形成为一体。此时，将栅电极20g与栅极绝缘膜30一起埋入树脂膜10的上表面12a，从而使树脂膜10和第一金属层23接合起来。还有，将第三金属层27接合在树脂膜10的下表面12b。
然后，如图10(d)所示，对第三金属层27的一部分进行蚀刻，来形成激光照射用孔19。该激光照射用孔19作为后述激光照射时的导引壁(guide wall)发挥作用。并且，如图11(a)所示，在树脂膜10形成开口部13。开口部13是通过以所述激光照射用孔19作为导引壁并照射激光而形成的。
其后，如图11(b)所示，在树脂膜10的开口部13进行镀金属处理，而形成镀层型导通孔16、17。在该实施方式中，利用保形法(conformal method)形成了由铜构成的镀层型导通孔16、17。也就是说，对包含开口部13的树脂膜进行化学镀铜处理(electroless copperplating process)，叠层上薄薄的铜层，然后再进行电解镀铜处理，使铜层增厚，从而形成镀铜。此时，镀铜是以覆盖第三金属层27的下表面、开口部13的壁面和栅电极20g的下表面的方式叠层起来的，由此形成使栅电极20g和第三金属层27电气连接的镀层型导通孔16。在该实施方式中，镀铜还进一步以覆盖第三金属层27的下表面、开口部13的壁面和第一金属层23的下表面的方式进行叠层，由此形成使第一金属层23和第三金属层27电气连接的镀层型导通孔17。
然后，如图11(c)所示，蚀刻第一金属层23的一部分，而形成源、漏电极20s、20d。还有，蚀刻第三金属层27的一部分，而形成经由导通孔16与栅电极20g电气连接的栅极布线24。
这样一来，能够获得包含TFT结构体(栅极绝缘膜30、栅电极20g以及源、漏电极20s、20d)的挠性半导体装置用组件90，该挠性半导体装置用组件90具有形成有机半导体之前的结构。
其后，如图11(d)所示，隔着栅极绝缘膜30在栅电极20g上形成与源、漏电极20s、20d接触的有机半导体层40。这样一来能够获得挠性半导体装置100。
根据所述挠性半导体装置的制造方法，很容易就能够实现栅电极20g与导通孔之间的连接。也就是说，当欲将栅电极20g与膏填充型导通孔连接起来时，如图6(d)所示，在将栅电极20g埋入到树脂膜10中时，有必要将栅电极20g压接在规定位置，以使栅电极20g与膏填充型导通孔16接触，因此在栅电极20g和树脂膜10之间要求具有高位置对准精度。
与此相对，当欲将栅电极20g与镀层型导通孔16连接起来时，如图11(a)及图11(b)所示，因为在将栅电极20g埋入到树脂膜10中以后，才形成了镀层型导通孔16，所以在栅电极20g与树脂膜10之间不要求进行高精度的位置对准。因此，很容易就能够制造出挠性半导体装置100。
而且，还能够同时形成第三金属层27和镀层型导通孔16、17。参照图12(a)～图12(d)以及图13(a)～图13(e)，进行如下说明。
首先，如图12(a)所示，准备由无机绝缘膜35、第一金属层23及第二金属层25这三层构成的叠层膜36。在此准备的叠层膜36是通过例如图8(a)～图8(c)或图9(a)～图9(c)所示的制作工序叠层而成的叠层膜36。
然后，如图12(b)所示，蚀刻第二金属层25的一部分，来形成栅电极20g。在该实施方式中，在形成栅电极20g后，进而对无机绝缘膜35进行蚀刻，而形成栅极绝缘膜30。然后准备树脂膜10和保护膜50。保护膜50由例如PET及PEN等树脂膜构成。
然后，如图12(c)所示，使叠层膜36、树脂膜10和保护膜50层叠起来形成为一体。此时，将栅电极20g与栅极绝缘膜30一起埋入树脂膜10的上表面12a，以使树脂膜10和第一金属层23接合起来。还有，将保护膜50接合在树脂膜10的下表面12b。在本工序中，是分别准备好保护膜50和树脂膜10以后才通过层叠使它们形成为一体的，不过也可以准备已事先粘贴好保护膜50的树脂膜10。
然后，如图12(d)所示，在树脂膜10中形成开口部13。开口部13是通过例如从保护膜50一侧用激光照射树脂膜10而形成的。其后，将保护膜50从树脂膜10上剥下来，使树脂膜10的下表面12b露出。
然后，如图13(a)所示，在包含开口部13的树脂膜10的下表面12b进行化学镀铜处理，从而叠层上薄薄的铜层52。
其后，如图13(b)所示，在铜层52上的规定位置形成抗蚀膜54，然后如图13(c)所示，通过进行电解镀铜处理，使铜层52增厚，从而形成镀铜。
该镀铜在由抗蚀膜54罩住的部位以外的树脂膜10的下表面12b叠层起来，从而形成第三金属层27。还有，镀铜是以覆盖开口部13的壁面和栅电极20g的下表面的方式叠层起来的，由此形成了连接栅电极20g和第三金属层27的镀层型导通孔16。在该实施方式中，镀铜还进一步以覆盖开口部13的壁面和第一金属层23的下表面的方式进行叠层，由此形成连接第一金属层23和第三金属层27的镀层型导通孔17。这样一来，能够同时形成第三金属层27和镀层型导通孔16、17。
然后，如图13(d)所示，除去树脂膜下表面12b上的抗蚀膜54。其后，通过片蚀刻除去在抗蚀膜54下叠层的铜层52，形成经由导通孔16与栅电极20g电气连接的栅极布线24。还有，蚀刻第一金属层23的一部分，来形成源、漏电极20s、20d。
这样一来，能够获得包含TFT结构体(栅极绝缘膜30、栅电极20g以及源、漏电极20s、20d)的挠性半导体装置用组件90，该挠性半导体装置用组件90具有形成有机半导体之前的结构。
其后，如图13(e)所示，隔着栅极绝缘膜30在栅电极20g上形成与源、漏电极20s、20d接触的有机半导体层40。这样一来能够获得挠性半导体装置100。
根据所述制造方法，能够同时形成栅极布线24用第三金属层27、连接栅电极20g和第三金属层27的镀层型导通孔16、以及连接第一金属层23和第三金属层27的镀层型导通孔17。
如图14所示，挠性半导体装置100可以在树脂膜10的内部具有电容器80。此时，电容器80的介电层82能够由无机绝缘膜35(即：由与栅极绝缘膜30相同的绝缘材料构成，且是位于同一层上的层)构成。还有，电容器80的上电极层84及下电极层86能够由第一金属层23(即：由与源、漏电极20s、20d相同的金属材料构成，且是位于同一层上的层)以及第二金属层25(即：由与栅电极20g相同的金属材料构成，且是位于同一层上的层)构成。在该实施方式中，上电极层84由第一金属层23的源电极20s构成。还有，下电极层86由与栅电极20g不同的第二金属层25构成。下电极层86通过导通孔16c连接在第三金属层27的栅极布线24上。
驱动显示器是所述挠性半导体装置的重要用途，虽然在显示器驱动用有源矩阵元件中，为了驱动元件而需要保持电容的电容器，不过如上所述由于在树脂膜内部设置了电容器80，因此可以不在挠性半导体装置外部另外设置电容器，从而能够提供一种小型且能实现高密度组装的挠性半导体装置100。
还有，通过使介电层82与栅极绝缘膜30位于同一层，使上电极层84与源、漏电极20s、20d位于同一层，并使下电极层86与栅电极20g位于同一层，从而很容易就能够制造出电容器80。具体来说，具有所述电容器80的挠性半导体装置100能够按照下述方法制作。
首先，如图15(a)所示，准备由无机绝缘膜35、第一金属层23及第二金属层25这三层构成的叠层膜36。在此准备的叠层膜36是例如经由图8(a)～图8(c)或图9(a)～图9(c)所示的制造工序叠层的叠层膜36。
其次，如图15(b)所示，通过蚀刻第二金属层25的一部分，既形成栅电极20g，又形成电容器的下电极层86。进而，通过蚀刻无机绝缘膜35的一部分，既形成栅极绝缘膜30，又形成电容器的介电层82。
然后，如图15(c)所示，准备形成有膏填充型导通孔16c的树脂膜10和第三金属层27，再如图15(d)所示，将下电极层86与栅电极20g一起压接在树脂膜10的上表面12a，以使该下电极层86和栅电极20g埋入到树脂膜10中。此时，下电极层86被压接而接触到膏填充型导通孔16c的上表面，使该下电极层86与膏填充型导通孔16c连接起来。还有，将第三金属层27压接在树脂膜10的下表面12b，使第三金属层27与膏填充型导通孔16c的下表面连接起来。
然后，如图16(a)所示，通过蚀刻第一金属层23的一部分，既形成源、漏电极20s、20d，又形成电容器的上电极层84。在该实施方式中，上电极层84与源电极20s是由同一电极构成的。还有，通过蚀刻第三金属层27的一部分，既形成栅极布线24，又形成经由导通孔16c而与下电极层86连接的布线。在该实施方式中，下电极层86经由导通孔16c电气连接在栅极布线24上。这样一来，能够在树脂膜10内形成具有上电极层84、介电层82和下电极层86的电容器80。
其后，如图16(b)所示，隔着栅极绝缘膜30在栅电极20g之上形成与源、漏电极20s、20d接触的有机半导体层40，从而能够制造出具有电容器80的挠性半导体装置100。
根据所述挠性半导体装置100的制造方法，能够同时制作形成在树脂膜10内的电容元件(介电层82、上电极层84、下电极层86)和TFT结构体(栅极绝缘膜30、栅电极20g及源、漏电极20s、20d)，从而能够提供一种生产性佳的挠性半导体装置100。
作为构成本实施方式的有机半导体层40的有机半导体材料，能够列举出下述材料，其中的一部分材料已在前文中加以说明。即例如能够列举出：(1)从由萘、蒽(anthracene)、并四苯、并五苯、并六苯以及它们的衍生物构成的组中选出的并苯分子材料；(2)从由酞菁系化合物、偶氮系化合物以及二萘嵌苯(perylene)系化合物构成的组中选出的颜料及其衍生物；(3)从由腙化合物、三苯甲烷化合物、二苯甲烷化合物、芪(stilbene)化合物、芳基乙烯(arylvinyl)化合物、吡唑啉化合物、三苯胺化合物以及三芳胺(triarylamine)化合物构成的组中选出的低分子化合物及其衍生物；(4)从由聚-N-乙烯咔唑、卤化聚-N-乙烯咔唑、聚乙烯基芘(polyvinylpyrene)、聚乙烯蒽(polyvinyl anthracene)、芘甲醛树脂(pyrene-formaldehyde resin)以及乙基咔唑甲醛(ethylcarbazole-formal dehyde)树脂构成的组中选出的高分子化合物。或者，有机半导体材料也可以是芴酮系、二苯酚合苯醌(dipheno quinone)系、苯醌系、二氢茚酮系、卟啉系、聚噻吩系及聚亚苯基系化合物。
然后，参照图17，对具有本实施方式之挠性半导体装置100的图像显示装置进行说明。图17是表示具有本实施方式之挠性半导体装置(有机半导体装置)100的图像显示装置200整体外观的外观立体图。图18是表示图像显示装置200一部分的剖面示意图。
图像显示装置200是例如有机EL显示器。如图17所示，图像显示装置200由TFT部160、驱动部130、135及EL部170构成，并且在TFT部160的各个像素中包含挠性半导体装置100。
图18是表示所述图像显示装置200一部分的剖面图。在图18中，具有两个本实施方式所涉及的挠性半导体装置(有机半导体装置)100，一个是开关晶体管100A，另一个是驱动晶体管100B。还有，挠性半导体装置100(100A、100B)设置在增强膜(例如，PET、PEN等树脂膜)上。并且，挠性半导体装置100(100A、100B)形成在EL部170所包含的有机EL元件之下，且挠性半导体装置100(在本示例中是“100B”)与有机EL元件连接。此外，在有机EL元件之上形成了透明电极。而且，在其上形成了保护膜(例如，PET、PEN等树脂膜)。还有，在挠性半导体装置100(在本示例中是“100B”)的树脂膜10的内部具有电容器80。在开关晶体管100A所选择的期间里，该电容器80保持有电荷，由于该电荷所产生的电压被施加在驱动晶体管100B的栅极上，所以与该电压相应的漏电流在有机EL元件中流动，从而使像素发光。电容器80的介电层82由无机绝缘膜35构成。电容器80的上电极层84及下电极层86分别由第一金属层23及第二金属层25构成。在附图所示的示例中，上电极层84是由第一金属层23构成的源电极20s。还有，下电极层86通过导通孔16c连接在第三金属层27的栅极布线24上。
还有，图19所示的是图18所示结构的等效电路。图19所示的布线92是数据线，布线94是选择线。在各图像显示装置的每个像素中都形成了本实施方式所涉及的挠性半导体装置100。因为在有些结构的有机EL显示器中，在每个像素中设置的晶体管不仅仅是两个，还有可能在两个以上，所以还能够按照该有机EL显示器的结构相应地设置本实施方式的挠性半导体装置100。此外，本实施方式的挠性半导体装置100不仅能够应用于有机EL显示器，还能够应用于其它的图像显示装置(例如液晶显示装置)以及电子纸中。而且，本实施方式的挠性半导体装置100能够适用于目前已研究的印刷电子应用领域中的各种用途(例如，RF-ID、存储器、MPU、太阳能电池、传感器等)。
以上通过优选的实施方式对本发明进行了说明，但上述内容并没有对本发明加以限定，当然能够进行各种改变。例如，在所述实施方式中，列举了以与一个器件对应的方式制作挠性半导体装置100的示例，不过本发明并不限于此，也可以采用与多个器件对应的方式制作挠性半导体装置的方法。作为所述制作方法，能够使用卷式(roll-to-roll)法。还有，将来有希望开发出高迁移率的有机半导体材料，通过使用这一材料，本实施方式的构成所带来的效果会更为显著，从而能够创造出更高的技术价值。
产业上的利用可能性
按照本发明挠性半导体装置的制造方法，能够提供一种生产性佳的挠性半导体装置。

Claims (29)

1.一种挠性半导体装置的制造方法，该挠性半导体装置包括薄膜晶体管，其特征在于：
该挠性半导体装置的制造方法，包括：
工序a，准备由三层覆箔形成的叠层膜，该三层覆箔是第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的，
工序b，蚀刻所述第二金属层的一部分，来形成栅电极，
工序c，蚀刻所述第一金属层的一部分，在与所述栅电极对应的部位形成源、漏电极，以及
工序d，以与所述源、漏电极接触的方式，隔着所述无机绝缘膜在所述栅电极上形成半导体层；
所述栅电极上的所述无机绝缘膜作为栅极绝缘膜发挥作用，所述无机绝缘膜上的位于所述源、漏电极间的所述半导体层作为沟道发挥作用。
2.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
在所述工序b之后，包括：将所述栅电极压接在树脂膜的上表面，以使该栅电极埋入到该树脂膜中的工序。
3.根据权利要求2所述的挠性半导体装置的制造方法，其特征在于：
该挠性半导体装置的制造方法进一步包括：在所述树脂膜的下表面形成第三金属层的工序。
4.根据权利要求3所述的挠性半导体装置的制造方法，其特征在于：
所述树脂膜具有从该树脂膜的上表面贯通到下表面的开口部，
在所述开口部，形成有填充导电性膏而构成的多个膏填充型导通孔，
在将所述栅电极埋入所述树脂膜的工序中，对所述栅电极及源、漏电
极进行压接，使该栅电极及源、漏电极与所述膏填充型导通孔的上表面接触。
5.根据权利要求3所述的挠性半导体装置的制造方法，其特征在于：
该挠性半导体装置的制造方法包括：在形成所述第三金属层后，在所述树脂膜中形成使所述栅电极及源、漏电极与所述第三金属层电气连接的镀层型导通孔的工序。
6.根据权利要求3所述的挠性半导体装置的制造方法，其特征在于：
在所述第三金属层的形成工序中，与所述第三金属层一起，形成使该第三金属层与所述栅电极及源、漏电极电气连接的镀层型导通孔。
7.根据权利要求4～6中任一项所述的挠性半导体装置的制造方法，其特征在于：
该挠性半导体装置的制造方法包括：蚀刻所述第三金属层的一部分，来形成经由所述导通孔与所述栅电极电气连接的栅极布线的工序。
8.根据权利要求7所述的挠性半导体装置的制造方法，其特征在于：
在形成所述栅极布线的工序中，蚀刻所述第三金属层的一部分，与所述栅极布线一起形成与所述源、漏电极电气连接的布线层。
9.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
所述工序a中的第一金属层和第二金属层由铜箔、镍箔或者以铜和镍中的一种为成分的合金箔构成。
10.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
所述工序b进一步包含蚀刻所述无机绝缘膜的工序。
11.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
在所述工序c中，通过蚀刻所述第一金属层的一部分，既形成所述源、漏电极，又形成与该源、漏电极电气连接的布线层。
12.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
所述无机绝缘膜由从钛氧化物、钽氧化物、铝氧化物及铌氧化物构成的组中选出的材料形成。
13.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
所述无机绝缘膜是相对介电常数在8以上且厚度在2μm以下的膜。
14.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
所述工序a，包含：
准备所述第二金属层的工序，
在所述第二金属层上形成无机绝缘膜的工序，以及
在所述无机绝缘膜上形成第一金属层的工序。
15.根据权利要求14所述的挠性半导体装置的制造方法，其特征在于：
所述无机绝缘膜由将所述第二金属层的上表面氧化而形成的金属氧化膜构成。
16.根据权利要求15所述的挠性半导体装置的制造方法，其特征在于：
所述第二金属层上表面的氧化是利用阳极氧化进行的。
17.根据权利要求15所述的挠性半导体装置的制造方法，其特征在于：
所述第二金属层由铝或钽形成。
18.根据权利要求15或17所述的挠性半导体装置的制造方法，其特征在于：
所述金属氧化膜是相对介电常数在8以上且厚度在2μm以下的表面氧化膜。
19.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
所述半导体层由有机半导体材料形成。
20.根据权利要求1所述的挠性半导体装置的制造方法，其特征在于：
在所述工序b中，通过蚀刻所述第二金属层的一部分，同时形成所述栅电极与电容器的下电极，
在所述工序c中，通过蚀刻所述第一金属层的一部分，同时形成所述源、漏电极与电容器的上电极，
位于所述下电极及上电极之间的所述无机绝缘膜作为电容器的介电层发挥作用。
21.一种挠性半导体装置，是按照权利要求1所述的方法制造出的包括薄膜晶体管的挠性半导体装置，其特征在于：
该挠性半导体装置，具有：
树脂膜，
第二金属层，埋入到所述树脂膜中，且作为栅电极发挥作用，
无机绝缘膜，形成在所述第二金属层的上表面，且作为栅极绝缘膜发挥作用，以及
第一金属层，形成在所述树脂膜的上表面，且作为源、漏电极发挥作用；
隔着所述无机绝缘膜在所述栅电极上形成有半导体层，
所述半导体层以与所述源、漏电极接触的方式设置。
22.根据权利要求21所述的挠性半导体装置，其特征在于：
所述树脂膜具有与埋入到该树脂膜中的所述第二金属层连接的导通孔。
23.根据权利要求22所述的挠性半导体装置，其特征在于：
在所述树脂膜的下表面，形成有包含栅极布线的第三金属层，
所述栅极布线经由所述导通孔与所述栅电极电气连接。
24.根据权利要求21～23中任一项所述的挠性半导体装置，其特征在于：
所述挠性半导体装置进一步具有电容器，
所述电容器的介电层由所述无机绝缘膜构成，
所述电容器的上电极及下电极由所述第一金属层及所述第二金属层构成。
25.根据权利要求21所述的挠性半导体装置，其特征在于：
所述无机绝缘膜由从钛氧化物、钽氧化物、铝氧化物及铌氧化物构成的组中选出的材料形成。
26.根据权利要求21所述的挠性半导体装置，其特征在于：
所述无机绝缘膜由构成所述第二金属层的金属的金属氧化膜构成。
27.一种叠层膜，是在权利要求1所述的挠性半导体装置的制造方法中使用的叠层膜，其特征在于：
所述叠层膜由三层覆箔形成，该三层覆箔是第一金属层、第二金属层以及夹在该第一金属层和第二金属层之间的无机绝缘膜叠层而成的，
通过蚀刻所述第二金属层的一部分而形成有栅电极，
通过蚀刻所述第一金属层的一部分而形成有源、漏电极，
所述栅电极上的所述无机绝缘膜作为栅极绝缘膜发挥作用。
28.根据权利要求27所述的叠层膜，其特征在于：
所述无机绝缘膜由从钛氧化物、钽氧化物、铝氧化物及铌氧化物构成的组中选出的材料形成。
29.根据权利要求27所述的叠层膜，其特征在于：
所述无机绝缘膜由构成所述第二金属层的金属的金属氧化膜构成。
CN2008800013199A 2007-11-28 2008-10-01 挠性半导体装置的制造方法及挠性半导体装置 Active CN101569001B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP306755/2007 2007-11-28
JP2007306755 2007-11-28
PCT/JP2008/002759 WO2009069248A1 (ja) 2007-11-28 2008-10-01 フレキシブル半導体装置の製造方法およびフレキシブル半導体装置

Publications (2)

Publication Number Publication Date
CN101569001A CN101569001A (zh) 2009-10-28
CN101569001B true CN101569001B (zh) 2011-09-28

Family

ID=40678164

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800013199A Active CN101569001B (zh) 2007-11-28 2008-10-01 挠性半导体装置的制造方法及挠性半导体装置

Country Status (5)

Country Link
US (2) US7851281B2 (zh)
JP (1) JP4370366B2 (zh)
KR (1) KR101376896B1 (zh)
CN (1) CN101569001B (zh)
WO (1) WO2009069248A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943518B2 (en) * 2006-09-21 2011-05-17 Panasonic Corporation Semiconductor chip, semiconductor mounting module, mobile communication device, and process for producing semiconductor chip
CN102742013B (zh) * 2008-08-04 2014-12-17 松下电器产业株式会社 柔性半导体装置的制造方法
CN102047396B (zh) * 2008-08-04 2013-01-09 松下电器产业株式会社 柔性半导体装置及其制造方法
EP2246879A4 (en) 2008-09-18 2014-06-11 Panasonic Corp METHOD FOR PRODUCING A FLEXIBLE SEMICONDUCTOR COMPONENT AND MULTILAYER FILM USED IN THIS PROCESS
CN101911269B (zh) * 2008-11-18 2013-05-01 松下电器产业株式会社 柔性半导体装置及其制造方法
JP5449172B2 (ja) * 2009-05-19 2014-03-19 パナソニック株式会社 フレキシブル半導体装置の製造方法
US20120280229A1 (en) * 2010-05-14 2012-11-08 Takeshi Suzuki Flexible semiconductor device, method for manufacturing the same and image display device
GB2485828B (en) * 2010-11-26 2015-05-13 Plastic Logic Ltd Electronic devices
WO2012127780A1 (ja) * 2011-03-24 2012-09-27 パナソニック株式会社 フレキシブル半導体装置及びその製造方法
KR102067122B1 (ko) * 2012-01-10 2020-01-17 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법
CN104112742B (zh) * 2014-06-30 2017-05-10 京东方科技集团股份有限公司 一种柔性基板、柔性显示面板和柔性显示装置
JP6005204B1 (ja) * 2015-03-30 2016-10-12 日本写真印刷株式会社 薄膜トランジスタの製造方法、および薄膜トランジスタ

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617351A (zh) * 2003-10-28 2005-05-18 株式会社半导体能源研究所 半导体显示器件
CN1651985A (zh) * 2005-03-11 2005-08-10 广辉电子股份有限公司 一种液晶显示装置及其下基板的制造方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3098345B2 (ja) * 1992-12-28 2000-10-16 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US6197663B1 (en) 1999-12-07 2001-03-06 Lucent Technologies Inc. Process for fabricating integrated circuit devices having thin film transistors
US6956381B2 (en) * 2001-10-12 2005-10-18 The Board Of Regents Of University And Community College System Of Nevada On Behalf Of The Desert Research Institute Flexible probe for measuring moisture content in soil
JP4055405B2 (ja) * 2001-12-03 2008-03-05 ソニー株式会社 電子部品及びその製造方法
JP2003258261A (ja) 2002-02-28 2003-09-12 Nippon Hoso Kyokai <Nhk> 有機ｔｆｔおよびその作製方法
US7087977B2 (en) * 2002-09-27 2006-08-08 Renesas Technology Corp. Semiconductor device including multiple wiring layers and circuits operating in different frequency bands
JP4729843B2 (ja) 2003-10-15 2011-07-20 凸版印刷株式会社 薄膜トランジスタの製造方法
JP4736318B2 (ja) 2003-11-28 2011-07-27 Ｔｄｋ株式会社 積層体の製造方法及び有機電界効果トランジスタの製造方法
JP2005183619A (ja) * 2003-12-18 2005-07-07 Canon Inc 不揮発メモリ装置
US7554121B2 (en) * 2003-12-26 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Organic semiconductor device
JP2005294300A (ja) 2004-03-31 2005-10-20 Univ Of Tokyo 非単結晶トランジスタ集積回路及びその製造方法
TWI241027B (en) * 2004-09-30 2005-10-01 Ind Tech Res Inst Method of preparing electronic device
KR100659103B1 (ko) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
JP2006186294A (ja) 2004-12-03 2006-07-13 Toppan Printing Co Ltd 薄膜トランジスタ及びその製造方法
TW200721501A (en) * 2005-07-05 2007-06-01 Univ Tohoku Thin-film transistor, wiring board and methods of producing the thin-film transistor and the wiring board
JP2007067263A (ja) 2005-09-01 2007-03-15 Konica Minolta Holdings Inc 有機半導体材料、有機半導体膜、有機半導体デバイス及び有機薄膜トランジスタ
JP2007073857A (ja) 2005-09-09 2007-03-22 Sony Corp 半導体装置の製造方法および半導体装置
KR101198907B1 (ko) * 2006-07-28 2012-11-08 삼성디스플레이 주식회사 유기 박막 트랜지스터 기판 및 그 제조 방법
JP4404881B2 (ja) * 2006-08-09 2010-01-27 日本電気株式会社 薄膜トランジスタアレイ、その製造方法及び液晶表示装置
US7521298B2 (en) * 2006-11-25 2009-04-21 Wintec Corporation Thin film transistor array panel of active liquid crystal display and fabrication method thereof
JP5280671B2 (ja) * 2006-12-20 2013-09-04 富士フイルム株式会社 画像検出器および放射線検出システム
US20080258138A1 (en) * 2007-04-23 2008-10-23 Samsung Electronics Co., Ltd. Thin film transistor array panel and fabricating method thereof, and flat panel display with the same
US20090045402A1 (en) * 2007-08-13 2009-02-19 Wintek Corporation TFT array substrate and manufacturing method the same
TWI360885B (en) * 2007-10-26 2012-03-21 Au Optronics Corp Pixel structure and fabrication method thereof
CN102742013B (zh) * 2008-08-04 2014-12-17 松下电器产业株式会社 柔性半导体装置的制造方法
EP2246879A4 (en) * 2008-09-18 2014-06-11 Panasonic Corp METHOD FOR PRODUCING A FLEXIBLE SEMICONDUCTOR COMPONENT AND MULTILAYER FILM USED IN THIS PROCESS

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1617351A (zh) * 2003-10-28 2005-05-18 株式会社半导体能源研究所 半导体显示器件
CN1651985A (zh) * 2005-03-11 2005-08-10 广辉电子股份有限公司 一种液晶显示装置及其下基板的制造方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
JP特开2005-123290A 2005.05.12
JP特开2005-166742A 2005.06.23
JP特开2007-73857A 2007.03.22

Also Published As

Publication number Publication date
US20100012936A1 (en) 2010-01-21
CN101569001A (zh) 2009-10-28
US7851281B2 (en) 2010-12-14
US20110049598A1 (en) 2011-03-03
JP4370366B2 (ja) 2009-11-25
US7977741B2 (en) 2011-07-12
JPWO2009069248A1 (ja) 2011-04-07
WO2009069248A1 (ja) 2009-06-04
KR20100086930A (ko) 2010-08-02
KR101376896B1 (ko) 2014-03-20

Similar Documents

Publication Publication Date Title
CN101569001B (zh) 挠性半导体装置的制造方法及挠性半导体装置
KR101227021B1 (ko) 유기 전계효과 트랜지스터 및 반도체장치
CN101911269B (zh) 柔性半导体装置及其制造方法
US8242501B2 (en) Thin film transistor and electronic apparatus
US8435842B2 (en) Method for manufacturing flexible semiconductor device
CN104078511B (zh) 半导体器件、显示单元以及电子装置
CN107079543A (zh) 有机el显示单元及其制造方法以及电子设备
WO2019041387A1 (zh) 薄膜晶体管及其制作方法以及阵列基板
CN102668099A (zh) 挠性半导体装置及其制造方法、以及图像显示装置
US8143617B2 (en) Semiconductor device, semiconductor device manufacturing method and image display device
TW201236161A (en) Organic light emitting display device and method for manufacturing the same
US8525178B2 (en) Flexible semiconductor device and method for producing the same
US8617943B2 (en) Method for making a semiconductor device on a flexible substrate
TW200830595A (en) Organic thin film transistor, organic composite electronic element, method for manufacturing such transistor and element, and display device and memory
US20150179811A1 (en) Thin film transistor and method of manufacturing the same, and display unit and electronic apparatus
Lin et al. Room-temperature solution-processed high-k gate dielectrics for large area electronics applications
JP2011023376A (ja) フレキシブル半導体装置およびその製造方法
US20220310722A1 (en) Display Motherboard, Preparation Method Thereof, Display Substrate and Display Device
D’Andrade et al. Flexible organic electronic devices on metal foil substrates for lighting, photovoltaic, and other applications
CN109148542A (zh) 一种qled显示基板及其制作方法、qled显示装置
TW200417272A (en) AM-OLED display
CN117096159A (zh) 一种显示基板及其制作方法及显示装置
CN110707011A (zh) 一种显示面板及其制作方法
Cao Printed and Flexible Carbon Nanotube Macroelectronics
JP2008270240A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant