CN104078511B - 半导体器件、显示单元以及电子装置 - Google Patents

半导体器件、显示单元以及电子装置 Download PDF

Info

Publication number
CN104078511B
CN104078511B CN201410108581.0A CN201410108581A CN104078511B CN 104078511 B CN104078511 B CN 104078511B CN 201410108581 A CN201410108581 A CN 201410108581A CN 104078511 B CN104078511 B CN 104078511B
Authority
CN
China
Prior art keywords
film
oxide semiconductor
transistor
display unit
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410108581.0A
Other languages
English (en)
Other versions
CN104078511A (zh
Inventor
诸沢成浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN104078511A publication Critical patent/CN104078511A/zh
Application granted granted Critical
Publication of CN104078511B publication Critical patent/CN104078511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本发明公开了半导体器件、显示单元以及电子装置，其中该半导体器件包括晶体管。该晶体管包括：栅电极；氧化物半导体摸，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。

Description

半导体器件、显示单元以及电子装置
相关申请的交叉引用
本申请要求于2013年3月28日提交的日本优先专利申请JP2013-067983的权益，通过引用将其全部内容结合在此。
技术领域
本技术涉及一种使用氧化物半导体的半导体器件、包括该半导体器件的显示单元、以及电子装置。
背景技术
在有源驱动型液晶显示单元或者有机EL（电致发光）显示单元中，TFT（薄膜晶体管）用作驱动元件，并且与用于写入图像的信号电压对应的电荷保持在电容器中。然而，当在TFT的栅电极与源电极-漏电极之间的交叉区产生的寄生电容增大时，信号电压会被改变，从而导致图像质量劣化。
具体地，在有机EL显示单元中，当寄生电容较大时，还需要增大保持电容。由配线等占据的比例根据像素布局而增加。结果，配线之间的短路等可能性增加，并且生产产率降低。
为了解决该问题，已经提出了对于其中诸如氧化锌（ZnO）或者氧化铟镓锌（IGZO）等氧化物半导体用于沟道的TFT，减少在栅电极与源电极-漏电极之间的交叉区产生的寄生电容的方法。例如，参考日本未审查专利申请公开第2007-220817号（JP2007-220817A）。此外，参考J.Park et al.,"Self-aligned top-gate amorphous gallium indium zincoxide thin film transistors",Applied Physics Letters,American Institute ofPhysics,2008,volume93,053501(非专利文献1)以及R.Hayashi et al.,"ImprovedAmorphous In-Ga-Zn-O TFTs",SID08DIGEST,2008,42.1,p.621-624(非专利文献2)。
JP2007-220817A和非专利文献1均描述了其中在氧化物半导体膜的沟道区上将栅电极和栅极绝缘膜设置在平面图中的同一位置处之后，将从栅电极和氧化物半导体膜的栅极绝缘膜处暴露的区域的电阻降低以形成源极-漏极区（低阻抗区）的方法，即，各自描述了以所谓的自调整方式形成的顶栅式TFT。另一方面，非专利文献2描述了具有自调整结构的底栅式TFT，其中，在TFT中，源极-漏极区通过使用栅电极作为掩模的背面曝光而形成在氧化物半导体膜内。
发明内容
在具有如上所述的自调整结构的晶体管中，需要进一步改善耐压特性。
需要提供具有高耐压特性的半导体器件、显示单元以及电子装置。
根据本技术实施方式的半导体器件包括晶体管。晶体管包括：栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。
根据本技术实施方式的显示单元设置有显示元件和被配置为驱动显示元件的晶体管。晶体管包括：栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；以及第一分离区，设置在低阻抗区与第一重叠区之间。
根据本技术实施方式的电子装置设置有显示器。该显示器设置有显示单元和被配置为驱动显示元件的晶体管。该晶体管包括：栅电极；氧化物半导体膜，面向栅电极并且包括与栅电极重叠的第一重叠区；低阻抗区，设置在氧化物半导体膜内；第一分离区，设置在低阻抗区与第一重叠区之间。
在根据本技术的上述实施方式的半导体器件、显示单元以及电子装置中，第一分离区设置在氧化物半导体膜的第一重叠区与低阻抗区之间。因此，第一重叠区介于其间的一对这种低阻抗区（源极-漏极区）之间的距离延长。即，即使第一重叠区在长度上较短，也可将低阻抗区之间的距离调整为需要的长度。
根据本技术的上述实施方式中的半导体器件、显示单元以及电子装置，第一分离区设置在第一重叠区与低阻抗区之间。因此，能够提高晶体管的耐压特性。
应当理解的是，上述的整体描述和下面细节描述均是示例性，并且旨在提供对所要求保护的技术的进一步解释。
附图说明
附图被包括用于提供对公开的进一步理解，并且被结合在本说明书中并且构成本说明书的一部分。附图与说明书一起解释了实施方式并且用于描述本技术的原理。
图1是示出了根据本技术的第一实施方式的显示单元的配置的截面图。
图2示出了漏电流（drain current）与图1中所示的分离区的长度之间的关系。
图3A是示出了图1中所示的栅电极的配置的一个示例的截面图。
图3B是示出了图1中所示的栅电极的配置的另一个示例的截面图。
图4示出了包括图1中所示的显示单元的外围电路的整体配置。
图5示出了图4中所示的像素的电路配置。
图6A是示出了制造图1中所示的显示单元的方法的截面图。
图6B是示出了图6A之后的过程的截面图。
图6C是示出了图6B之后的过程的截面图。
图6D是示出了图6C之后的过程的截面图。
图7A是示出了图6D之后的过程的截面图。
图7B是示出了图7A之后的过程的截面图。
图7C是示出了图7B之后的过程的截面图。
图8是示出了根据比较例的显示单元的主要部分的截面图。
图9是示出了根据变形例的显示单元的配置的截面图。
图10A是示出了制造图9中所示的显示单元的方法的截面图。
图10B是示出了图10A之后的过程的截面图。
图11是示出了根据本技术的第二实施方式的显示单元的配置的截面图。
图12是示出了制造图11中所示的显示单元的方法的截面图。
图13是示出了根据本技术的第三实施方式的显示单元的配置的截面图。
图14是示出了根据本技术的第四实施方式的显示单元的配置的截面图。
图15是示出了包括根据上述实施方式等中任一种的显示单元的模块的轮廓配置的平面图。
图16A是示出了根据上述实施方式等中任一种的显示单元的应用例1的外观的立体图。
图16B是示出了图16A中所示的应用例1的外观的另一个实施例的立体图。
图17是示出了应用例2的外观的立体图。
图18是示出了应用例3的外观的立体图。
图19A是示出了从应用例4的正面观看的外观的立体图。
图19B是示出了从应用例4的后面观看的外观的立体图。
图20是示出了应用例5的外观的立体图。
图21是示出了应用例6的外观的立体图。
图22A示出了应用例7的关闭状态。
图22B示出了应用例7的打开状态。
具体实施方式
在下文中，将参照附图详细描述本技术的一些实施方式。将按照下列顺序进行描述。
1.第一实施方式（其中顶栅式晶体管具有分离区的示例：有机EL显示单元）
2.变形例（其中导电膜设置在氧化物半导体膜与电容器绝缘膜之间的示例）
3.第二实施方式（其中底栅式晶体管具有分离区的示例）
4.第三实施方式（液晶显示单元）
5.第四实施方式（电子纸）
6.应用例
<第一实施方式>
图1示出了根据本技术的第一实施方式的显示单元（显示单元1）的截面配置。显示单元1是有源矩阵式有机EL（电致发光）显示单元，并且在基板11上具有多个晶体管10T和由晶体管10T驱动的多个有机EL元件20。在图1中，示出了对应于一个晶体管10T和一个有机EL元件20的区域（子像素）。
晶体管10T可以是这样的TFT，其具有在基板11上顺次包括氧化物半导体膜12、栅极绝缘膜13T以及栅电极14T的交错结构（顶栅式TFT）。耐蚀刻膜15T设置在栅电极14T上，并且侧壁16T覆盖耐蚀刻膜15T、栅电极14T以及栅极绝缘膜13T的侧表面。侧壁16T和耐蚀刻膜15T覆盖有高阻抗膜17，并且层间绝缘膜18设置在高阻抗膜17上。源电极-漏电极19通过层间绝缘膜18和高阻抗膜17的连接孔H1电连接到氧化物半导体膜12。
显示单元1（半导体器件）具有与晶体管10T共享氧化物半导体膜12的电容器10C。有机EL元件20以平坦化膜21介于其间的方式设置在晶体管10T和电容器10C上。
(晶体管10T)
基板11可由诸如石英、玻璃、硅或者树脂（塑料）膜等板材制成。因为通过使用后面所述的溅射方法形成氧化物半导体膜12，而不需要对基板11进行加热，所以可使用廉价的树脂膜。树脂材料的示例可包括PET（聚对苯二甲酸乙二酯）和PEN（聚萘二甲酸乙二醇酯）。除这些材料之外，可根据目的而使用诸如不锈钢（SUS）等金属基板。
氧化物半导体膜12设置在基板11上的选择区内，并且具有作为晶体管10T的活性层的功能。例如，氧化物半导体膜12可包括铟（In）、镓（Ga）、锌（Zn）以及锡（Sn）中的一种或者多种元素的氧化物作为主要成分。具体地，示例可包括氧化铟锡锌（ITZO）和氧化铟镓锌（IGZO:InGaZnO）作为无定形氧化物半导体材料，并且可包括氧化锌（ZnO）、氧化铟锌（IZO（注册商标）、氧化铟镓（IGO）、氧化铟锡（ITO）以及氧化铟（InO）作为晶体氧化物半导体材料。尽管可使用无定形氧化物半导体材料或者晶体氧化物半导体材料，然而可优选使用晶体氧化物半导体材料，这是因为容易确保关于栅极绝缘膜13T的蚀刻选择性。例如，氧化物半导体膜12的厚度（层压方向上的厚度，在下文中，简称为“厚度”）可约为50nm。
氧化物半导体膜12面向用作其上层的栅电极14T，并且包括与栅电极14T重叠的重叠区12TA。氧化物半导体膜12设置有其间介于有重叠区12TA的一对低阻抗区12B（源极-漏极区）。低阻抗区12B是电阻低于重叠区12A的区域，并且可在自例如氧化物半导体膜12表面（上表面）的厚度方向上部分设置。通过使诸如铝（Al）等金属与氧化物半导体材料反应并且使金属（掺杂物）扩散而形成低阻抗区12B。在晶体管10T中，通过低阻抗区12B实现自调整结构。此外，低阻抗区12B还用于稳定晶体管10T的特性。
在本实施方式中，氧化物半导体膜12的重叠区12TA与低阻抗区12B彼此分开预定距离（分离区12TB）。分离区12TB（偏移区）允许对该对低阻抗区12B之间的长度进行调整。因此，即使氧化物半导体膜12的重叠区12TA在长度上较短，也可以改善晶体管10T的耐压特性。
如后面所述，分离区12TB由侧壁16T形成，并且分离区12TB的长度与侧壁16T的与氧化物半导体膜12接触的宽度（X方向）相同。如图2所示，随着分离区12TB越长，漏电流减少得越多。优选的是，晶体管10T具有高耐压特性并且将漏电流的量维持在预定值。例如，优选地，分离区12TB可被抑制达到约0.5μm。
栅电极14T以栅极绝缘膜13T介于其间的方式设置在氧化物半导体膜12上。例如，栅极绝缘膜13T可具有约300nm的厚度，并且可由包括氧化硅膜（SiO）、氮化硅膜（SiN）、氮氧化硅膜（SiON）以及氧化铝膜（AlO）中的一种的单层膜构成，或者由包括其两种或者多种的层压膜构成。对于栅极绝缘膜13T，可优选使用难以使诸如氧化硅膜或者氧化铝膜等氧化物半导体膜12减少的材料。
栅电极14T通过施加到晶体管10T的栅电压（Vg）来控制氧化物半导体膜12（重叠区12TA和分离区12TB）的载流子密度，并且具有用作用于提供电位的配线的功能。例如，栅电极14T可由单种物质制成，单种物质包括钼（Mo）、氮化钼（MoN）、钛（Ti）、氮化钛（TiN）、铝（Al）、银（Ag）、钕（Nd）以及铜（Cu）或者其合金中的一种。栅电极14T可具有其中使用多个单种物质或者合金的层压结构。优选地，栅电极14T可由诸如包含铝和钕的铝合金（Al-Nd）或者铜等低电阻金属制成。例如，在由上述低电阻金属制成的层（低阻抗层14T-1）上，可层压由钛、氮化钛、钼、或者氮化钼制成的层（阻挡层14T-2）（图3A和图3B）。当阻挡层14T-2介于低阻抗层14T-1与由例如氧化物制成的耐蚀刻膜15T之间时，栅电极14T与耐蚀刻膜15T之间的接触性能提高。在低阻抗层14T-1与栅极绝缘膜13T之间设置阻挡层14T-2（图3B）使得更容易控制后面所描述的栅电极14T的形状。栅电极14T可由诸如ITO等透明导电膜构成。例如，栅电极14T的厚度可以在10nm到500nm的范围内。栅电极14T和栅极绝缘膜13T在平面图中彼此具有相同的形状。
耐蚀刻膜15T在形成侧壁16T时用作蚀刻终止层，并且由在预定条件下其耐蚀刻性高于栅电极14T的耐蚀刻性的材料制成。对于耐蚀刻膜15T，可使用诸如ITO、IZO以及IGZO等氧化物，并且其厚度可以为例如50nm。耐蚀刻膜15T、栅电极14T以及栅极绝缘膜13T的平面形状彼此大致相同。
侧壁16T覆盖耐蚀刻膜15T、栅电极14T、栅极绝缘膜13T以及氧化物半导体膜12的一部分（分离区12TB）的侧表面。例如，侧壁16T的厚度（Z方向）大致等于栅极绝缘膜13T、栅电极14T以及耐蚀刻膜15T的厚度总和，并且由侧壁16T的厚度和宽度控制分离区12TB的长度。侧壁16T可由诸如氧化硅膜、氮氧化硅膜以及氮化硅膜等无机绝缘膜构成。可层压多层无机绝缘膜以构造侧壁16T。
高阻抗膜17从耐蚀刻膜15的上表面覆盖侧壁16T，并且与从侧壁16T露出的氧化物半导体膜12（低阻抗区12B）接触。高阻抗膜17还覆盖电容器10C。高阻抗膜17是金属膜的产物，该金属膜用作被扩散至氧化物半导体膜12的低阻抗区12B的金属的供应源、被氧化并且在后面所描述的制造过程中残留。例如，高阻抗膜17可具有约小于等于20nm的厚度，并且由氧化钛、氧化铝、氧化铟、氧化锡等构成。多种这样的氧化物可被层压。除其在上述过程中的作用之外，高阻抗膜17还具有降低氧和湿气改变晶体管10T中的氧化物半导体膜12的电气特性的影响的功能，即，阻挡功能。因此，通过设置高阻抗膜17，可以使晶体管10T和电容器10C的电气特性稳定，并且可进一步提高层间绝缘膜18的作用。
例如，为了增大阻挡功能，可在高阻抗膜17上层压由氧化铝或者氮化硅制成的具有约30nm至约50nm厚度的保护膜。因此，晶体管10T中的氧化物半导体膜12的电气特性更加稳定。
层间绝缘膜18设置在高阻抗膜17上，并且延伸至晶体管10T的外部并且以与高阻抗膜17相同的方式覆盖电容器10C。层间绝缘膜18可由诸如丙烯酸树脂、聚酰亚胺、或者硅氧烷等有机材料制成或者由诸如氧化硅膜、氮化硅膜、氮氧化硅膜或者氧化铝等无机材料制成。可对上述有机材料和无机材料进行层压。在包括有机材料的层间绝缘膜18中，可容易地将其厚度增加至例如约2mm。由此厚度增加的层间绝缘膜18通过充分覆盖在栅电极14T的过程之后形成的台阶（step）而确保了绝缘特性。其中层压了氧化硅膜和氧化铝膜的层间绝缘膜18抑制湿气污染和扩散到氧化物半导体膜12。因此，晶体管10T的电气特性稳定并且还提高了可靠性。
源电极-漏电极19被图案化和设置在层间绝缘膜18上。此外，源电极-漏电极19通过穿透层间绝缘膜18和高阻抗膜17的连接孔H1（通孔）连接到氧化物半导体膜12的低阻抗区12B。期望可通过去除栅电极14T上的一部分来设置源电极-漏电极19。原因之一是防止在栅电极14T与源电极-漏电极19之间的交叉区产生寄生电容。例如，源电极-漏电极19可具有约500nm的厚度，并且可由与上述栅电极14T相同的金属材料或者透明导电膜的材料制成。优选地，源电极-漏电极19也可由诸如铝或者铜等低电阻金属材料制成，更优选地，由低阻抗层和阻挡层的层压膜制成。通过上述层压膜构造源电极-漏电极19使得可以以小的配线延迟进行驱动。对于源电极-漏电极19的最上层（面向有机EL元件20的层）使用包含钕或者ITO的铝合金使得可以允许源电极-漏电极19的一部分（最上层）用作有机EL元件20的第一电极22。从而使得可以去除第一电极22。
(电容器10C)
电容器10C与晶体管10T一起设置在基板11上，并且可保持例如后面所描述的像素电路50A中的电荷。电容器10C从基板11顺次具有与晶体管10T共享的氧化物半导体膜12、电容器绝缘膜13C、电容器电极14C以及耐蚀刻膜15C。即，电容器10C的一个电极由电容器电极14C构成，并且另一个电极由氧化物半导体膜12构成。
电容器10C的氧化物半导体膜12面向电容器电极14C，并且包括与电容器电极14C重叠的重叠区12CA。以与晶体管10T的相同方式，分离区12CB存在于重叠区12CA与低阻抗区12B之间。分离区12CB与覆盖耐蚀刻膜15C、电容器电极14C以及电容器绝缘膜13C的侧表面的侧壁16C接触。
例如，电容器绝缘膜13C可通过与栅极绝缘膜13T相同的过程形成在与栅极绝缘膜13T相同的层上。此外，电容器绝缘膜13C可由与栅极绝缘膜13T相同的材料制成，并且可与栅极绝缘膜13T具有相同的膜厚度。电容器绝缘膜13C可由无机绝缘材料制成，通过无机绝缘材料获得了具有较大电容的电容器10C。此外，例如，电容器电极14C和耐蚀刻膜15C可通过分别与栅电极14T和耐蚀刻膜15T相同的过程，而被构造在与栅电极14T和耐蚀刻膜15T相同的层上。此外，电容器电极14C和耐蚀刻膜15C可由分别与栅电极14T和耐蚀刻膜15T相同的材料制成，并且可具有分别与栅电极14T和耐蚀刻膜15T相同的膜厚度。通过与栅电极14T相同的方式，电容器电极14C可具有低阻抗层14C-1和阻挡层14C-2相同的层压结构（图3A和图3B）。电容器绝缘膜13C和栅极绝缘膜13T、电容器电极14C和栅电极14T、以及耐蚀刻膜15C和耐蚀刻膜15T可在彼此不同的过程中形成；可由彼此不同的材料形成，或者可形成彼此不同的膜厚度。
电容器10C的侧壁16C从其侧表面覆盖耐蚀刻膜15C、电容器电极14C和电容器绝缘膜13C以及氧化物半导体膜12的一部分（分离区12CB）。以与晶体管10T的侧壁16T相同的方式，可通过对侧壁16C的宽度进行调整来控制分离区12CB的长度。通过与侧壁16T相同的过程、通过与侧壁16T相同的材料可形成侧壁16C。侧壁16C和16T可通过彼此不同的过程形成，并且可由彼此不同的材料形成。
（有机EL元件20）
有机EL元件20设置在平坦化膜21上。有机EL元件20从平坦化膜21侧依次具有第一电极22、像素分离膜23、有机层24以及第二电极25，并且通过保护层26密封。密封基板28利用介于其间的粘合层27而粘合到保护层26，粘合层27由热固性树脂或者紫外线固性树脂制成。显示单元1可以是允许在有机层24处产生的光从基板11侧发出的底部发射型，或者允许光从密封基板28侧发出的顶部发射型。
平坦化膜21可设置在基板11的整个显示区（后面所描述的图4中的显示区50）并设置在源电极-漏电极19和层间绝缘膜18上，并且具有连接孔H2。连接孔H2连接晶体管10T的源电极-漏电极19和有机EL元件20的第一电极22。例如，平坦化膜21可由聚酰亚胺或者丙烯酸树脂制成。
第一电极22如此设置在平坦化膜21上以插入连接孔H2。例如，第一电极22可用作阳极并且被提供给各个元件。在显示单元1为底部发射型的情况下，第一电极22可由透明导电膜构成，例如，透明导电膜可以是单层膜或者层压膜，单层膜包括氧化铟锡（ITO）、氧化铟锌（IZO）、以及氧化铟锌（InZnO）中的任一种，且层压膜包括其两种或者多种。另一方面，在显示单元1为顶部发射型的情况下，第一电极22可由反射性金属构成，反射性金属可以是包括铝（Al）、镁（Mg）、钙（Ca）以及钠（Na）中的一种或者多种的单质金属、包括包含其一种或者多种的合金的单层膜、或者其中层压了单质金属或者合金的多层膜。
第一电极22可被设置成与源电极-漏电极19上的表面（有机EL元件20侧的表面）接触。结果，可以省去平坦化膜21并且减少制造显示单元1的过程数目。
像素分离膜23确保了第一电极22与第二电极25之间的绝缘特性，并且限定出和分离各个元件的发光区。此外，像素分离膜23具有面向各个元件的发光区的开口。像素分离膜23可由诸如聚酰亚胺、丙烯酸树脂或者酚醛基树脂等感光树脂构成。
有机层24被设置成覆盖像素分离膜23的开口。有机层24包括有机电致发光层（有机EL层），并且通过施加驱动电流来发射光。例如，有机层24可从基板11（第一电极22）侧依次具有空穴注入层、空穴传输层、有机EL层以及电子传输层。空穴和电子的复合发生在有机EL层中并且由此产生光。通常，有机EL层的构成材料可以是低分子或者高分子有机材料，并且不受具体的限制。例如，可分别针对各个像素提供发射红光、绿光以及蓝光的有机EL层。可替代地，发射白光的有机EL层（例如，红色、绿色以及蓝色的多层有机EL层）可设置在基板11的整个表面上。空穴注入层提高了空穴注入效率并且防止泄露，并且空穴传输层提高了空穴到有机EL层的传输效率。根据需要可提供诸如空穴注入层、空穴传输层或者电子传输层等有机EL层之外的其他层。
例如，第二电极25可用作阴极并且由金属导电膜构成。在显示单元1为底部发射型的情况下，第二电极25可由反射性金属构成，反射性金属可以是包括铝（Al）、镁（(Mg）、钙（Ca）以及钠（Na）中的一种或者多种的单质金属；包括包含其一种或者多种的合金的单层膜；或者其中层压了单质金属或者合金的多层膜。另一方面，在显示单元1为顶部发射型的情况下，诸如ITO和IZO等透明导电膜被用于第二电极25。例如，在第二电极与第一电极22绝缘的状态下，第二电极25被提供以共同地用于每个元件。
保护层26可由绝缘材料和导电材料中的任一种制成。绝缘材料的示例可包括无定形硅（a-Si）、无定形碳化硅（a-SiC）、无定形氮化硅（a-Si(1-X)NX）以及无定形碳（a-C）。
密封基板28被布置成以晶体管10T、电容器10C以及有机EL元件20介于其间的方式面向基板11。对于密封基板28，可使用与基板11相同的材料。在显示单元1为顶部发射型的情况下，透明材料可用于密封基板28，并且滤光片和遮光膜可设置在密封基板28侧。在显示单元1为底部发射型的情况下，基板11可由透明材料制成，并且例如，滤光片和遮光膜可设置在基板11侧。
（外围电路和像素电路的配置）
如图4所示，显示单元1具有包括上述有机EL元件20的多个像素PXLC，并且像素PXLC可以以例如矩阵形式布置在基板11的显示区50内。水平选择器（HSEL）51作为信号线驱动电路、写入扫描器（WSCN）52作为扫描线驱动电路、以及电源扫描器53作为电源线驱动电路设置在显示区50周围。
在显示区50中，多条（整数n个）信号线DTL1至DTLn布置在列方向上，并且多条（整数n个）扫描线WSL1至WSLm布置在行方向上。此外，信号线DTL与扫描线WSL的每个交叉处均设置有像素PXLC（对应于R、G以及B像素中的一个）。每条信号线DTL电连接到水平选择器51，并且图像信号通过信号线DTL从水平选择器51被提供给各个像素PXLC。另一方面，每条扫描线WSL均电连接到写入扫描器52，并且扫描信号（选择脉冲）通过扫描线WSL从写入扫描器52被提供给各个像素PXLC。每条电源线DSL均连接到电源扫描器53，并且电源信号（控制脉冲）通过电源线DSL从电源扫描器53被提供给各个像素PXLC。
图5示出了像素PXLC的电路配置的具体示例。每个像素PXLC均具有包括有机EL元件20的像素电路50A。像素电路50A是具有采样晶体管Tr1、驱动晶体管Tr2、电容器10C以及有机EL元件20的有源驱动电路。注意，采样晶体管Tr1和驱动晶体管Tr2中的一个或者多个对应于上述晶体管10T。
采样晶体管Tr1具有连接到对应扫描线WSL的栅极，并且其源极和漏极中的一个连接到对应的信号线DTL。此外，源极和漏极中的另一个连接到驱动晶体管Tr2的栅极。驱动晶体管Tr2具有连接到对应电源线DSL的漏极，并且其源极连接到有机EL元件20的阳极。此外，有机EL元件20的阴极连接到地线5H。注意，地线5H被布线为所有像素PXLC共用。电容器10C布置在驱动晶体管Tr2的源极与栅极之间。
采样晶体管Tr1根据从扫描线WSL提供的扫描信号（选择脉冲）而导通。因此，采样晶体管3A对从信号线DTL提供的图像信号的信号电位进行采样，并且保持电容器10C中的采样信号电位。驱动晶体管Tr2接收从被设定在预定的第一电位（未示出）的电源线DSL供应的电流，并且根据保持在电容器10C中的信号电位将驱动电流供应至有机EL元件20。通过从驱动晶体管Tr2供应的驱动电流，有机EL元件20发出亮度对应于图像信号的信号电位的光。
在上述电路配置中，采样晶体管Tr1根据从扫描线WSL供应的扫描信号（选择脉冲）而导通。因此，对从信号线DTL供应的图像信号的信号电位进行采样，并且采样的信号电位被保持在电容器10C中。此外，电流从设置在第一电位的电源线DSL供应至驱动晶体管Tr2。根据保持在电容器10C中的信号电位，驱动电流被供应至有机EL元件20（红色、绿色以及蓝色的每个有机EL元件）。此外，通过供应的驱动电流，每个有机EL元件20可发射亮度对应于图像信号的信号电位的光。因此，在显示单元1中，基于图像信号显示图像。
例如，可按照下列过程制造显示单元1.
（形成晶体管10T和电容器10C的过程）
首先，图如6A所示，在基板11上形成由上述材料制成的氧化物半导体膜12。具体地，例如，通过使用溅射工艺，首先在基板11的整个表面上形成约50nm厚度的氧化物半导体材料膜（未示出）。在这种情况下，可以使用与作为膜形成对象的氧化物半导体具有相同成分的陶瓷来作为目标。此外，因为氧化物半导体中的载流子浓度主要取决于溅射过程中氧部分的压力，所以可将氧部分的压力控制为使得获得预定的晶体管特性。当由上述晶体材料制成氧化物半导体膜12时，容易改善在后面所描述的栅极绝缘膜13T的蚀刻工艺中的蚀刻选择性。接着，例如，通过使用光刻法和蚀刻法，将形成的氧化物半导体材料膜图案化成预定形状。在这种情况下，优选地，通过使用磷酸、硝酸以及乙酸的混合液的湿法蚀刻来对氧化物半导体材料膜进行处理。磷酸、硝酸以及乙酸混合液可以充分提高相对于基础层的选择性并且相对容易执行该过程。
如图6B所示，在提供氧化物半导体膜12之后，在基板11的整个表面上依次形成例如由具有300nm厚度的氧化硅膜或者氧化铝膜制成的绝缘膜13、由诸如钼、钛、铜或者铝等金属材料制成的导电膜14、以及由诸如ITO、IZO或者IGZO等氧化物制成的耐蚀刻膜15。如在栅电极14T中所描述的，例如，由铜或者铝制成的低阻抗层和由钼或者钛制成的阻挡层可被层压为导电膜14。例如，通过使用等离子体CVD（化学气相沉积）法可形成绝缘膜13。除等离子体CVD方法之外，可以通过使用反应性等离子体溅射法来形成由氧化硅制成的绝缘膜13。此外，在氧化铝膜用于绝缘膜13的情况下，可以使用反应性等离子体溅射法和等离子体CVD法之外的原子层沉积法。例如，通过使用溅射法可形成导电膜14和耐蚀刻膜15。
在耐蚀刻膜15形成在基板11的整个表面上之后，例如，通过使用光刻法和蚀刻法对耐蚀刻膜15和导电膜14进行图案化。因此，栅电极14T和电容器电极14C与耐蚀刻膜15T和15C一起形成在氧化物半导体膜12的选择区内。此时，例如，可由钛制成的阻挡层可设置在导电膜14的最低层（面向绝缘膜13的层）上（图3B），从而形成均匀的、细微的栅电极14T。这是因为在具有上述结构的栅电极14T中，在通过使用湿法蚀刻法对耐蚀刻膜15和导电膜14的低阻抗层进行处理之后，可以使用干法蚀刻法用于阻挡层，并且因此通过使用干法蚀刻法来准确地控制栅电极14T的形状。
接着，使用耐蚀刻膜15T和15C、栅电极14T以及电容器电极14C作为掩模对绝缘膜13进行蚀刻。结果，栅极绝缘膜13T、栅电极14T以及耐蚀刻膜15T以在平面图中彼此基本相同的形状被图案化。同时，电容器绝缘膜13C、电容器电极14C以及耐蚀刻膜15C也以在平面图中彼此基本相同的形状来形成（图6C）。此时，在由如上所述的晶体材料制成氧化物半导体膜12的情况下，可在蚀刻过程中使用诸如氢氟酸等化学剂以更容易地进行处理，同时保持极大的蚀刻选择性。在形成栅电极14T和栅极绝缘膜13T之后，可通过使用与绝缘膜13和导电膜14不同的材料形成电容器10C的电容器绝缘膜13C和电容器电极14C。
如图6D所示，在提供栅极绝缘膜13T和电容器绝缘膜13C之后，诸如氧化硅膜或者氮化硅膜等绝缘膜16形成在基板11的整个表面上。绝缘膜16可形成为具有等于或者大于栅极绝缘膜13T、栅电极14T以及耐蚀刻膜15T的厚度总和的厚度。
接着，例如，可在整个基板11上执行使用包含氟的气体的干法蚀刻。此时，耐蚀刻膜15T和15C用作蚀刻终止层，并且从绝缘膜16形成侧壁16T和16C（图7A）。
接着，如图7B所示，例如，可通过使用溅射法或者原子层沉积法，在基板11的整个表面上以例如5nm至10nm范围的厚度形成例如由钛、铝、锡或者铟制成的金属膜17A。金属膜17A可由在相对低的温度下与氧反应的金属制成，并且金属膜17A被形成为与侧壁16T和16C之间的氧化物半导体膜12接触。
接着，如图7C所示，例如在约200摄氏度的温度下执行热处理以氧化金属膜17A，从而形成高阻抗膜17。在这种情况下，其中高阻抗膜17与氧化物半导体膜12接触的区域（即，临近于侧壁16T和16C的位置）形成有低阻抗区12B。换言之，通过侧壁16T和16C，分离区12TB和12CB形成在重叠区12TA和12CA与低阻抗区12B之间。例如，低阻抗区12B可设置在氧化物半导体膜12的厚度方向（Z方向）上的部分（高阻抗膜17侧）中。在金属膜17A进行氧化反应时，使用包括在氧化物半导体膜12中的部分氧。因此，随着金属膜17A进行氧化，从与金属膜17A接触的其表面（上表面）降低氧化物半导体膜12内的氧浓度。另一方面，诸如铝等金属从金属膜17A被扩散至氧化物半导体膜12。该金属元素用作掺杂物，并且氧化物半导体膜12的上表面侧上的与金属膜17A接触的区域的电阻因此而降低。因此，以自调整方式形成电阻低于重叠区12TA和12CA的低阻抗区12B。在对金属膜17A进行热处理时，优选地，可在如上所述的200摄氏度的温度下进行退火。在这种情况下，可在包括氧等的氧化气体气氛中进行退火。因此，防止低阻抗区12B中的氧浓度过度降低，并且将足够的氧供应至氧化物半导体膜12。结果，可省去作为后处理执行的退火过程，从而简化过程。
例如，取代退火过程，在在基板11上形成金属膜17A时，基板11的温度可被设置成相对较高，以由此形成高阻抗膜17。例如，在图7B的过程中，当形成金属膜17A还同时保持基板11的温度为约200摄氏度时，在不执行热处理的情况下，降低了氧化物半导体膜12的预定区的电阻。在这种情况下，可以将氧化物半导体膜12的载流子浓度降低至晶体管所需的水平。
优选地，金属膜17A可形成为如上所述的小于等于10mm的厚度。原因之一是当金属膜17A的厚度小于等于10mm时，金属膜17A通过热处理而被完全氧化（形成高阻抗膜17）。当金属膜17A未被完全氧化时，需要通过蚀刻去除未被氧化的金属膜17A的过程，这是因为当未被充分氧化的金属膜17A残留在耐蚀刻膜15T和15C上时会产生泄漏电流。当金属膜17A被完全氧化并且形成高阻抗膜17时，则不需要这种去除过程，从而简化制造过程。即，即使不通过蚀刻执行去除过程，也可以防止产生泄漏电流。当金属膜17A被形成为小于等于10mm厚度时，热处理之后的高阻抗膜17的厚度约为小于等于20mm。
对于氧化金属膜17A的方法，除上述热处理之外，还可使用蒸汽气氛的氧化或者等离子体氧化的方法。具体地，等离子体氧化的优点在于当在形成高阻抗膜17之后，使用等离子体CVD方法形成层间绝缘膜18时，可以在对金属膜17A进行等离子体氧化处理之后相继（连续）地形成层间绝缘膜18。因此，优点在于无需增加过程的数目。可期望在将基板11的温度设置为从约200摄氏度到约400摄氏度范围内的条件下执行等离子体氧化，并且在包含氧的气体（诸如氧和氧氮化物混合气体）的气氛中可产生等离子体。因此，形成如上所述的对外部空气具有优选阻挡特性的高阻抗膜17。
在形成高阻抗膜17之后，在高阻抗膜17的整个表面上形成层间绝缘膜18。在层间绝缘膜18包括无机绝缘材料的情况下，例如，可使用等离体CVD法、溅射法或者原子层沉积法。在层间绝缘膜18包括有机绝缘材料的情况下，例如，可使用诸如旋转涂敷法和狭缝涂敷法的涂敷法。通过使用涂敷法，容易形成具有增加厚度的层间绝缘膜18。当层间绝缘膜18由氧化铝制成时，可使用反应溅射法，其中，使用DC或者AC电源并且使用铝作为目标。在设置层间绝缘膜18之后，执行光刻法和蚀刻法以在层间绝缘膜18和高阻抗膜17的预定位置处形成连接孔H1。
然后，例如，通过使用溅射法可在层间绝缘膜18上形成由上述源电极-漏电极19的构成材料制成的导电膜（未示出）。此外，导电膜埋入连接孔H1。之后，例如，通过使用光刻法和蚀刻法可将导电膜图案化成预定形状。因此，源电极-漏电极19形成在层间绝缘膜18上并且连接到氧化物半导体膜12的低阻抗区12B。通过上述过程，晶体管10T和电容器10C形成在基板11上。
（形成平坦化膜21的过程）
然后，例如，通过使用旋转涂敷法和狭缝涂敷法可形成由上述材料制成的平坦化膜21，以覆盖层间绝缘膜18和源电极-漏电极19。此外，连接孔H2形成在面向源电极-漏电极19的区域的一部分内。
（形成有机EL元件20的过程）
随后，在平坦化膜21上形成有机EL元件20。具体地，例如，通过使用溅射法将由上述材料制成的第一电极22的膜形成在平坦化膜21上，从而埋入连接孔H2。然后，通过光刻法和蚀刻法对第一电极22进行图案化。之后，在具有开口的像素分离膜23形成在第一电极22上之后，例如，通过使用真空蒸汽法可形成有机层24的膜。然后，例如，通过使用溅射法将由上述材料制成的第二电极25可形成在有机层24上。随后，例如，在保护层26的膜形成在第二电极25上之后，例如，通过使用CVD法，使用粘合层27将密封基板28粘合到保护层26。如上所述，完成了图1中示出的显示单元1。
在显示单元1中，例如，将根据各个颜色的图像信号的驱动电流施加至对应于R、G以及B中任一种的每个像素PXLC时，电子和空穴通过第一电极22和第二电极25被注入到有机层24。这些电子和空穴在包括在有机层24中的有机EL层中进行复合从而由此产生光。例如，按照这种方式，在显示单元1中执行R、G以及B的全色图像显示。此外，在进行图像显示时，将对应于图像信号的电位施加给电容器10C的一端。因此，对应于图像信号的电荷积聚在电容器10C中。
此处，具有预定宽度的分离区12TB设置在氧化物半导体膜12的重叠区12TA与低阻抗区12B之间。因此，可以对该对低阻抗区12B之间的距离进行调整。因此，如下所述，即使重叠区12TA在长度上较短，也可以改善晶体管10T的耐压特性。
图8示出了根据比较例的显示单元（显示单元100）的截面配置。显示单元100包括具有自调整结构且作为驱动元件的晶体管100T。氧化物半导体膜12设置有低阻抗区12B。在氧化物半导体膜12中，低阻抗区12B和与栅电极14T重叠的重叠区12TA邻近于彼此，并且分离区不设置在低阻抗区12B与重叠区12TA之间。在具有自调整结构的晶体管100T中，因为可容易使得重叠区12TA（沟道长度）较短，所以允许显示单元100显示高清晰度的图像。具体地，在电容器100C与晶体管100T一起形成在基板11上时，可以使得晶体管100的沟道长度更短。然而，具有短沟道长度的晶体管100T的耐压低并且容易恶化。具体地，在像素之间具有共用有机层的有机EL显示单元中，施加高压。因此，存在显示单元100的图像质量下降的可能性。
与之相比，在显示单元1中，设置侧壁16T以在重叠区12TA与低阻抗区12B之间形成分离区12TB。因此，通过该对分离区12TB的长度来扩大该对低阻抗区12B之间的距离。因此，可以控制分离区12TB的长度，即，侧壁16T的宽度，并且由此改善晶体管10T的耐压特性。
如上所述，在本实施方式中，分离区12TB设置在氧化物半导体膜12的重叠区12TA与低阻抗区12B之间。因此，即使重叠区12TA较短，也可以改善晶体管10T的耐压特性。因此，显示单元1可以显示具有高清晰度和均匀亮度的高品质图像，并且满足更大屏幕和更高帧率的要求。
此外，因为电容器10C与具有自调整结构的晶体管10T一起形成，所以可以使重叠区12TC较短。即，在显示单元1中，可以使电容器10C的面积较小，并且以降低的缺陷和高产率制造显示单元1。
在下文中，描述了本实施方式的变形例和一些其他实施方式。在下列描述中，与实施方式中相同的部件以相同参考标号表示，并且根据需要将省去相关描述。
<变形例>
图9示出了根据第一实施方式的变形例的显示单元（显示单元1）的晶体管10T和电容器10C的截面配置。显示单元1A具有与上述实施方式的显示单元1相同的配置，并且具有与显示单元1相同的功能和效果，但下列情况除外，在显示单元1A中，导电膜31设置在氧化物半导体膜12与电容器10C的电容器绝缘膜13C之间。
导电膜31可由诸如钛、钼或者铝等金属材料制成，并且设置在于平面图中宽于电容器绝缘膜13C和电容器电极14C的各个区域的区域上。导电膜31可具有其中多个金属膜层压的结构。设置导电膜31使得可以消除所施加的电压对电容值的依赖性并且确保足够的电容而与偏置电压大小无关。即，改善了显示单元1A的显示特性。
例如，保持电容器10C的导电膜31可被形成为如下。首先，在将氧化物半导体膜12设置在基板11上之后，例如，通过使用溅射法（图10A）在基板11的整个表面上形成50nm厚度的导电膜31A。之后，通过使用光刻法和蚀刻法对导电膜31A进行图案化，从而在期望位置处形成导电膜31（图10B）。例如，在使用磷酸、硝酸以及乙酸的混合液对可由钼或者铝制成的导电膜31A进行湿法蚀刻时，氧化物半导体膜12可优选由晶体氧化铟镓（IGO）、氧化铟锌（IZO）等或者由无定形氧化铟锡锌（ITZO）构成。原因之一是通过磷酸、硝酸以及乙酸的混合液难以对氧化物半导体膜12进行蚀刻。当氧化铟镓锌（IGZO）用于氧化物半导体膜12时，通过干法蚀刻可对导电膜31A进行处理。在这种情况下，例如，钛、钼以及铝可用于导电膜31A。
【第二实施方式】
图11示出了根据本技术的第二实施方式的显示单元（显示单元2）的主要部分的截面配置。显示单元2具有与第一实施方式的显示单元1相同的配置，并且具有与显示单元1相同的功能和效果，但下列情况除外，显示单元2具有底栅型晶体管（晶体管30T）和电容器30C。
晶体管30T在基板11上顺次具有栅电极14T、绝缘膜13、氧化物半导体膜12、沟道保护膜32以及耐蚀刻膜33。沟道保护膜32可由诸如氧化硅膜等绝缘膜构成。耐蚀刻膜33可由在预定条件下所表现出的耐蚀刻性高于沟道保护膜32的耐蚀刻性的材料（诸如，包括ITO、IZO以及IGZO的氧化物）构成。沟道保护膜32和耐蚀刻膜33设置在面向栅电极14T的位置处。侧壁16T覆盖沟道保护膜32和耐蚀刻膜33的侧表面。侧壁16T形成位于氧化物半导体膜12的重叠区12TA与低阻抗区12B之间的分离区12TB。分离区12TB改善了晶体管30T的耐压特性。
电容器30C具有与一对电容器电极（电容器电极14C和19C）之间的晶体管30T共享的绝缘膜13。例如，电容器电极14C和19C分别与栅电极14T和源电极-漏电极19设置在同一层上。
例如，晶体管30T可被形成为如下。首先，在栅电极14T、绝缘膜13以及氧化物半导体膜12顺次设置在基板11上之后，通过使用栅电极14T作为掩模进行背部曝光来形成沟道保护膜32。使用这种背部曝光减少了沟道保护膜32与栅电极14T之间的偏移，从而允许沟道保护膜32形成在栅电极14T上。随后，耐蚀刻膜33形成在沟道保护膜32上（图12）。然后，诸如氧化硅膜或者氮化硅膜等绝缘膜形成在基板11的整个表面上，并且使用包含氟的气体在整个基板11上进行干法蚀刻。因此，耐蚀刻膜33用作蚀刻终止层并且形成侧壁16T。之后，以与晶体管10T相同的方式顺次形成高阻抗膜17、层间绝缘膜18以及源电极-漏电极19，从而完成晶体管30T。如上所述，在底栅型晶体管30T中，耐蚀刻膜33设置在沟道保护膜32上。因此，侧壁16T形成在沟道保护膜32和耐蚀刻膜33的侧表面上。
【第三实施方式】
图13示出了根据本技术的第三实施方式的显示单元（显示单元3）的截面配置。显示单元3具有与上述实施方式的显示单元1相同的配置，并且具有与显示单元1相同的功能和效果，但下列情况除外，取代了第一实施方式（显示单元1）的有机EL元件20，显示单元3具有液晶显示元件40。
显示单元3与显示单元1具有相同的晶体管10T和电容器10C。此外，液晶显示元件40以平坦化膜21介于其间的方式设置在晶体管10T和电容器10C的上层。
液晶显示元件40可具有其中例如被密封在像素电极41与对向电极42之间的液晶层43的构造。像素电极41和对向电极42的液晶层43侧的相应表面设置有配向膜44A和44B。像素电极41可被提供给每个像素，并且例如可电连接到晶体管10T的源电极-漏电极19。对向电极42作为多个像素共用的电极设置在对向基板45上，并且可例如保持在共用电位。例如，液晶层43可由VA（垂直取向）模式、TN（扭曲向列）模式、IPS（面内切换）模式等驱动的液晶构成。
此外，背光46设置在基板11下方。此外，相应的偏光板47A和47B粘合到基板11和对向基板45的背光46侧。
背光46是将光发射向液晶层43的光源，并且可包括例如多个LED（发光二极管）以及CCFL（冷阴极荧光灯）等。通过背光驱动部（未示出）控制背光46的发光状态和消光状态。
偏光板47A和47B（偏光器和检偏器）可相互布置成例如交叉偏光镜，从而例如在非施加电压状态（关闭状态）下允许阻挡来自背光46的照明光，并且在施加电压状态（开启状态）下允许光通过其中。
在显示单元3中，如在上述实施方式的显示单元1中，分离区12TB设置在氧化物半导体膜12的重叠区12TA与低阻抗区之间。结果，在本实施方式中，也可改善晶体管10T的耐压特性。
【第四实施方式】
图14示出了根据本技术的第四实施方式的显示单元（显示单元4）的截面配置。显示单元4具有与上述实施方式的显示单元1相同的配置，并且具有与显示单元1相同的功能和效果，但下列情况除外，取代了显示单元1的有机EL元件20，显示单元4为所谓的电子纸并且具有电泳显示器件50。
显示单元4与显示单元1具有相同的晶体管10T和电容器10C。电泳显示器件50以平坦化膜21介于其间的方式设置在晶体管10T和电容器10C的上层。
例如，电泳显示器件50可具有其中在像素电极51与共用电极52之间密封包括电泳显示元件的显示层53的构造。像素电极51被提供给每个像素并且可例如电连接到晶体管10T的源电极-漏电极19。共用电极52作为多个像素共用的电极设置在对向基板54上。
在显示单元4中，如在上述实施方式的显示单元1中一样，分离区12TB设置在氧化物半导体膜12的重叠区12TA与低阻抗区12B之间。结果，在本实施方式中，也可改善晶体管10T的耐压特性。
（应用例）
在下文中，描述了上述显示单元中任一种（显示单元1、1A、2、3以及4中的任一种）在电子装置的一些应用例。电子装置的示例可包括电视机、数字照相机、笔记本个人计算机、诸如手机的便携式终端设备以及摄影机。换言之，上述显示单元中的任一种适用于任何领域的电子装置，其将从外部输入的图像信号或者在内部生成的图像信号显示为图像或者图片。
（模块）
对于图15所示的模块，例如，上述显示单元中的任一种可被集成到诸如后面所述的应用例1至7的各种电子装置中。在本模块中，例如，从密封基板28或者对向基板45和54暴露的区域61可设置在基板11的一侧上。此外，水平选择器51、写入扫描器52以及电源扫描器53的配线可被设置成延伸至暴露区域61以形成外部连接端（未示出）。外部连接端可设置有FPC（柔性印刷电路）62以输入和输出信号。
（应用例1）
图16A和图16B各自示出了其中应用根据上述实施方式中任一种的显示单元的电子书的外观。例如，电子书可具有显示部210和非显示部220，并且显示部210可由根据上述实施方式中任一种的显示单元构成。
（应用例2）
图17示出了其中应用根据上述实施方式中任一种的显示单元的智能手机的外观。例如，智能手机可具有显示部230和非显示部240，并且显示部230可由根据上述实施方式中任一种的显示单元构成。
（应用例3）
图18示出了其中应用根据上述实施方式中任一种的显示单元的电视机的外观。例如，电视机可具有包括前面板310和滤光镜片320的图像显示屏部300，并且图像显示屏部300可由根据上述实施方式中任一种的显示单元构成。
（应用例4）
图19A和图19B各自示出了其中应用根据上述实施方式中任一种的显示单元的数字照相机的外观。例如，数字照相机可具有闪光发射部410、显示部420、菜单切换430以及快门按钮440，并且显示部420可由根据上述实施方式中任一种的显示单元构成。
（应用例5）
图20示出了其中应用根据上述实施方式中任一种的显示单元的笔记本个人计算的外观。例如，笔记本个人计算机可具有主体510、用于输入字符操作等的键盘520以及显示图像的显示部530，并且显示部530可由根据上述实施方式中任一种的显示单元构成。
（应用例6）
图21示出了其中应用上述实施方式中任一种的显示单元的摄影机的外观。例如，摄影机可具有主体部610、用于对设置在主体部610的前侧面上的被摄体进行拍摄的镜头620、拍摄过程中的启动/停止开关630以及显示部640。显示部640可由根据上述实施方式中任一种的显示单元构成。
（应用例7）
图22A和图22B各自示出了其中应用根据上述实施方式中任一种的显示单元的手机的外观。例如，手机具有其中通过连接部（铰接部）730连接的上体710和下体720的配置，并且可具有显示器740、副显示器750、图片光760以及照相机770。显示器740或者副显示器750可由根据上述实施方式中任一种的显示单元构成。
如上所述，参照示例性实施方式和变形例描述了本技术。然而，本技术并不局限于上述实施方式等并且可进行各种变形。例如，在实施方式等中，将其中设置了高阻抗膜17的结构描述为示例。然而，在形成低阻抗区12B之后，可去除高阻抗膜17。注意，如上所述，设置高阻抗膜17的情况的期望的，这是因为晶体管10T和保持电容器10C的电特性被保持在稳定方式。
此外，在实施方式等中，描述了低阻抗区12B在从其表面（上表面）的厚度方向上部分设置在氧化物半导体膜12内的情况。然而，低阻抗区12B可在从其表面（上表面）的厚度方向上整体设置在氧化物半导体膜12中。
此外，实施方式等中所描述的相应层的厚度和材料或者膜形成方法以及膜形成条件不受限制。可使用其他材料和厚度，或者可使用其他膜形成方法和膜形成条件。
此外，在实施方式等中，具体描述了有机EL元件20、液晶显示元件40、电泳显示器件50、晶体管10T和30T以及保持电容器10C和30C的构造。然而，不需要包括所有的层，或者可进一步包括任何其他层。
此外，除有机EL元件20、液晶显示元件40以及电泳显示器件50之外，本技术还适用于使用诸如无机电致发光元件等任何其他显示元件的显示单元。
此外，例如，具体描述了实施方式的显示单元的配置。然而，不需要包括所有的部件，或者可进一步包括任何其他部件。
此外，在实施方式等中，将显示单元作为包括晶体管10T和30T以及保持电容器10C和30C的半导体器件的示例进行了描述。然而，半导体器件可适用于图像检测器或者任何其他合适的装置。
而且，本技术包括本文中所描述并且整合在本文中的各种实施方式中的一些或者所有的任何可能组合。
从本公开的上述示例性实施方式中，至少可以实现下列配置。（1）一种半导体器件包括：
晶体管，其中，所述晶体管包括：
栅电极；
氧化物半导体膜，所述氧化物半导体膜面向所述栅电极并且包括与所述栅电极重叠的第一重叠区；
低阻抗区，所述低阻抗区设置在所述氧化物半导体膜内；以及
第一分离区，所述第一分离区设置在所述低阻抗区与所述第一重叠区之间。
（2）根据（1）所述的半导体器件，进一步包括：
栅极绝缘膜，所述栅极绝缘膜设置在所述栅电极与所述氧化物半导体膜之间；以及
第一侧壁，所述第一侧壁设置在所述栅电极的侧表面和所述栅极绝缘膜的侧表面上，并且与所述氧化物半导体膜的所述第一分离区接触。
（3）根据（2）所述的半导体器件，进一步包括第一耐蚀刻膜，所述第一耐蚀刻膜设置在所述栅电极的与所述栅极绝缘膜相对的表面上。
（4）根据权利要求3所述的半导体器件，其中，所述第一耐蚀刻膜对干蚀刻的耐蚀刻性高于所述栅电极的耐蚀刻性。
（5）根据（3）或者（4）所述的半导体器件，其中，所述第一耐蚀刻膜具有与所述栅电极的平面形状相同的平面形状。
（6）根据（3）至（5）中任一项所述的半导体器件，其中，第一耐蚀刻膜包括氧化物。
（7）根据（3）至（6）中任一项所述的半导体器件，其中，第一耐蚀刻膜包括氧化铟锡、氧化铟锌以及氧化铟镓锌中的一种。
（8）根据（1）至（7）中任一项所述的半导体器件，其中，栅电极包括钛、铝或者铜、以及钼或者氮化钼。
（9）根据（2）所述的半导体器件，其中，第一侧壁包括氧化硅、氮氧化硅以及氮化硅中的一种或者多种。
（10）根据（1）所述的半导体器件，进一步包括：
沟道保护膜，所述沟道保护膜覆盖所述氧化物半导体膜的所述第一重叠区；以及
第二侧壁，所述第二侧壁覆盖所述沟道保护膜的侧表面。
（11）根据（10）所述的半导体器件，进一步包括设置在所述沟道保护膜的与所述氧化物半导体膜相对的表面上的第二耐蚀刻膜。
（12）根据（1）至（11）中任一项所述的半导体器件，进一步包括与所述低阻抗区接触的高阻抗膜。
（13）根据（1）至（12）中任一项所述的半导体器件，其中，所述低阻抗区包括设置有介于其间的所述第一重叠区的一对低阻抗区。
（14）根据（1）至（9）中任一项所述的半导体器件，进一步包括共享所述晶体管的所述氧化物半导体膜的电容器。
（15）根据（14）所述的半导体器件，进一步包括第三侧壁；
其中，所述电容器包括：
电容器绝缘膜；
第一电极，所述第一电极面向所述氧化物半导体膜，且所述电容器绝缘膜介于所述第一电极与所述氧化物半导体膜之间；以及
第二分离区，所述第二分离区设置在所述低阻抗区与所述氧化物半导体膜的第二重叠区之间，所述第二重叠区与所述第一电极重叠；并且
其中，所述第三侧壁设置在所述第一电极的侧表面和所述电容器绝缘膜的侧表面上，并且所述第三侧壁与所述第二分离区接触。（16）根据（15）所述的半导体器件，其中：
所述电容器的所述第一电极与所述栅电极设置在同一层上，并且所述电容器绝缘膜与所述栅极绝缘膜设置在同一层上；并且
所述氧化物半导体膜用作所述电容器的第二电极。
（17）根据（15）所述的半导体器件，其中，所述电容器包括设置在所述氧化物半导体膜与所述电容器绝缘膜之间的导电膜。
（18）一种显示单元，所述显示单元设置有显示元件和被配置为驱动所述显示元件的晶体管，所述晶体管包括：
栅电极;
氧化物半导体膜，所述氧化物半导体膜面向所述栅电极并且包括与所述栅电极重叠的第一重叠区；
低阻抗区，所述低阻抗区设置在所述氧化物半导体膜内；以及
第一分离区，所述第一分离区设置在所述低阻抗区与所述第一重叠区之间。
（19）根据（18）所述的显示单元，其中，显示元件是有机电致发光元件。
（20）一种设置有显示器的电子装置，所述显示器设置有显示元件和被配置为驱动所述显示元件的晶体管，所述晶体管包括：
栅电极；
氧化物半导体膜，所述氧化物半导体膜面向所述栅电极并且包括与所述栅电极重叠的第一重叠区；
低阻抗区，所述低阻抗区设置在所述氧化物半导体膜内；以及
第一分离区，所述第一分离区设置在所述低阻抗区与所述第一重叠区之间。
本领域中技术人员应当理解的是，只要在所附权利要求或者其等同物范围内，可根据设计需要和其他因素做出各种变形、组合、子组合以及改造。

Claims (7)

1.一种半导体器件，包括：
晶体管，其中，所述晶体管包括：
栅电极；
氧化物半导体膜，所述氧化物半导体膜具有低阻抗区、面向所述栅电极且与所述栅电极重叠的重叠区、以及位于所述低阻抗区和所述重叠区之间的分离区；
沟道保护膜，所述沟道保护膜覆盖所述氧化物半导体膜的所述重叠区；以及
侧壁，所述侧壁覆盖所述沟道保护膜的侧表面，
所述晶体管进一步包括：设置在所述沟道保护膜的与所述氧化物半导体膜相对的表面上的耐蚀刻膜。
2.根据权利要求1所述的半导体器件，其中，所述栅电极包括钛、铝或者铜、以及钼或者氮化钼。
3.根据权利要求1所述的半导体器件，其中，进一步包括与所述低阻抗区接触的高阻抗膜。
4.根据权利要求1所述的半导体器件，其中，所述低阻抗区包括以所述重叠区介于其间的方式设置的一对低阻抗区。
5.一种显示单元，所述显示单元设置有显示元件和被配置为驱动所述显示元件的晶体管，所述晶体管包括：
栅电极；
氧化物半导体膜，所述氧化物半导体膜具有低阻抗区、面向所述栅电极且与所述栅电极重叠的重叠区、以及位于所述低阻抗区和所述重叠区之间的分离区；
沟道保护膜，所述沟道保护膜覆盖所述氧化物半导体膜的所述重叠区；以及
侧壁，所述侧壁覆盖所述沟道保护膜的侧表面，
所述晶体管进一步包括：设置在所述沟道保护膜的与所述氧化物半导体膜相对的表面上的耐蚀刻膜。
6.根据权利要求5所述的显示单元，其中，所述显示元件是有机电致发光元件。
7.一种设置有显示器的电子装置，所述显示器设置有显示元件和被配置为驱动所述显示元件的晶体管，所述晶体管包括：
栅电极；
氧化物半导体膜，所述氧化物半导体膜具有低阻抗区、面向所述栅电极且与所述栅电极重叠的重叠区、以及位于所述低阻抗区和所述重叠区之间的分离区；
沟道保护膜，所述沟道保护膜覆盖所述氧化物半导体膜的所述重叠区；以及
侧壁，所述侧壁覆盖所述沟道保护膜的侧表面，
所述晶体管进一步包括：设置在所述沟道保护膜的与所述氧化物半导体膜相对的表面上的耐蚀刻膜。
CN201410108581.0A 2013-03-28 2014-03-21 半导体器件、显示单元以及电子装置 Active CN104078511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013067983A JP6111458B2 (ja) 2013-03-28 2013-03-28 半導体装置、表示装置および電子機器
JP2013-067983 2013-03-28

Publications (2)

Publication Number Publication Date
CN104078511A CN104078511A (zh) 2014-10-01
CN104078511B true CN104078511B (zh) 2018-04-10

Family

ID=51599672

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410108581.0A Active CN104078511B (zh) 2013-03-28 2014-03-21 半导体器件、显示单元以及电子装置

Country Status (5)

Country Link
US (1) US9362312B2 (zh)
JP (1) JP6111458B2 (zh)
KR (1) KR20140118785A (zh)
CN (1) CN104078511B (zh)
TW (1) TWI643319B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230014891A (ko) 2011-06-08 2023-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
JP6618779B2 (ja) * 2014-11-28 2019-12-11 株式会社半導体エネルギー研究所 半導体装置
KR102517127B1 (ko) * 2015-12-02 2023-04-03 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 유기 발광 표시 장치
JP6726973B2 (ja) * 2016-02-01 2020-07-22 株式会社ジャパンディスプレイ 表示装置
CN106298954B (zh) * 2016-08-31 2020-02-04 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法
CN110709998A (zh) * 2017-02-10 2020-01-17 株式会社半导体能源研究所 半导体装置以及其制造方法
WO2018147048A1 (ja) * 2017-02-13 2018-08-16 ソニー株式会社 表示装置、電子機器、および表示装置の製造方法
US11031403B2 (en) * 2017-04-28 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device
TW201901971A (zh) * 2017-05-12 2019-01-01 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP7237822B2 (ja) * 2017-05-19 2023-03-13 株式会社半導体エネルギー研究所 半導体装置
CN117116946A (zh) 2017-05-19 2023-11-24 株式会社半导体能源研究所 半导体装置、显示装置以及半导体装置的制造方法
JP7022592B2 (ja) * 2018-01-11 2022-02-18 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
CN102738405A (zh) * 2011-03-31 2012-10-17 索尼公司 显示装置和电子设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5344790A (en) * 1993-08-31 1994-09-06 Sgs-Thomson Microelectronics, Inc. Making integrated circuit transistor having drain junction offset
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
JP5049686B2 (ja) * 2006-07-26 2012-10-17 株式会社半導体エネルギー研究所 半導体装置及びその駆動方法
JP4989309B2 (ja) * 2007-05-18 2012-08-01 株式会社半導体エネルギー研究所 液晶表示装置
KR101824854B1 (ko) * 2009-11-06 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20120117915A (ko) * 2010-02-05 2012-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9023684B2 (en) * 2011-03-04 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9111795B2 (en) * 2011-04-29 2015-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor connected to memory element through oxide semiconductor film
US9171840B2 (en) * 2011-05-26 2015-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20130007902A (ko) * 2011-07-11 2013-01-21 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102315277A (zh) * 2010-07-05 2012-01-11 索尼公司 薄膜晶体管和显示装置
CN102738405A (zh) * 2011-03-31 2012-10-17 索尼公司 显示装置和电子设备

Also Published As

Publication number Publication date
TWI643319B (zh) 2018-12-01
JP6111458B2 (ja) 2017-04-12
TW201438202A (zh) 2014-10-01
JP2014192418A (ja) 2014-10-06
CN104078511A (zh) 2014-10-01
US20140291668A1 (en) 2014-10-02
KR20140118785A (ko) 2014-10-08
US9362312B2 (en) 2016-06-07

Similar Documents

Publication Publication Date Title
CN104078511B (zh) 半导体器件、显示单元以及电子装置
JP6629945B2 (ja) 半導体装置
JP6324453B2 (ja) 表示装置
TWI548054B (zh) 顯示裝置
JP6058841B2 (ja) 表示装置
CN103178057B (zh) 显示器及电子单元
CN102738405B (zh) 显示装置和电子设备
JP2020025130A (ja) 半導体装置
JP2019216251A (ja) 半導体装置
WO2014068859A1 (en) Semiconductor device, display unit, and electronic apparatus
CN106537567A (zh) 晶体管、显示装置和电子设备
CN102738145A (zh) 显示装置和电子设备
JP2013207193A (ja) 半導体装置およびその製造方法、並びに表示装置および電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150717

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150717

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231204

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.

TR01 Transfer of patent right