CN103178057B - 显示器及电子单元 - Google Patents

显示器及电子单元 Download PDF

Info

Publication number
CN103178057B
CN103178057B CN201210555624.0A CN201210555624A CN103178057B CN 103178057 B CN103178057 B CN 103178057B CN 201210555624 A CN201210555624 A CN 201210555624A CN 103178057 B CN103178057 B CN 103178057B
Authority
CN
China
Prior art keywords
area
transistor
semiconductor film
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210555624.0A
Other languages
English (en)
Other versions
CN103178057A (zh
Inventor
诸沢成浩
荒井俊明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN103178057A publication Critical patent/CN103178057A/zh
Application granted granted Critical
Publication of CN103178057B publication Critical patent/CN103178057B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H01L29/247—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Abstract

本发明公开了一种显示器及电子单元。显示器件包括：显示元件；晶体管，其被配置为驱动显示元件，该晶体管包括沟道区；以及保持电容器。氧化物半导体膜被设置在横过晶体管和保持电容器的区域中，该氧化物半导体膜包括：第一区域，其在晶体管的沟道区中形成；以及第二区域，其具有比第一区域的电阻更低的电阻。第二区域在晶体管和保持电容器的除沟道区之外的区域中形成。

Description

显示器及电子单元
技术领域
本公开涉及一种包括使用氧化物半导体的薄膜晶体管的显示器，且涉及一种包括该显示器的电子单元。
背景技术
在有源驱动液晶显示器或有源驱动有机EL显示器中，薄膜晶体管被用作驱动器件，并将与用于写入图像的信号电压对应的电荷保持在保持电容中。然而，若在薄膜晶体管的栅电极与源电极或漏电极之间的相交区域中产生的寄生电容增加，则信号电压会改变，从而导致图像质量恶化。
具体地，在有机EL显示器中，当寄生电容很大时，必须增加保持电容，并因此在像素布局中提高配线等的比例。结果，增大了配线等之间短路的可能性，从而降低产量。
因此，在现有技术中，对于将氧化物半导体（诸如氧化锌（ZnO）和氧化铟镓锌（IGZO））用于沟道的薄膜晶体管，已试图降低在栅电极与源电极或漏电极之间的相交区域中形成的寄生电容。
例如，在日本待审查专利申请公开第2007-220817号中以及在“Self-alignedtop-gate amorphous gallium indium zinc oxide thin film transistors”,J.Park,etal.，Applied Physics Letters,American Institute of Physics,2008,Vol.93,053501中，公开了一种自对准顶栅薄膜晶体管，其中，栅电极与栅极绝缘膜被形成为在氧化物半导体薄膜层的沟道区上具有相同形状，且随后氧化物半导体薄膜层的未覆盖有栅电极和栅极绝缘膜的区域电阻减小以形成源区/漏区。另外，在“Improved Amorphous In-Ga-Zn-OTFTs”,R.Hayashi,et al.,SID 08 DIGES T,2008,42.1,p.621-624中，公开了一种具有自对准结构的底栅薄膜晶体管，其中，源区和漏区利用栅电极作为掩膜通过背面曝光形成在氧化物半导体膜上。
发明内容
在基板上设置的保持电容器中，连同使用氧化物半导体的晶体管一起，通过保持期望电容量来有意抑制图像质量恶化。
期望提供一种能够抑制图像质量恶化的显示器和电子单元。
根据本公开的一种实施方式，提供了一种显示器件，包括：显示元件；晶体管，其被配置为驱动显示元件，该晶体管包括沟道区；以及保持电容器。氧化物半导体膜被设置在横过晶体管和保持电容器的区域中，该氧化物半导体膜包括第一区域，其在晶体管的沟道区中形成；以及第二区域，其具有比第一区域的电阻更低的电阻。该第二区域在晶体管和保持电容器的除沟道区之外的区域中形成。
根据本公开的另一实施方式，提供了一种包括显示器件的电子设备。该显示器件包括显示元件；晶体管，其被配置为驱动显示元件，该晶体管包括沟道区；以及保持电容器。第一氧化物半导体膜形成在包括沟道区的晶体管和保持电容器的区域中，以及第二低电阻氧化物半导体膜形成在晶体管和保持电容器的除沟道区之外的区域中的第一氧化物半导体膜上。
根据本公开的另一实施方式，提供了一种制造显示器件的方法，该显示器件包括显示元件；晶体管，其被配置为驱动显示元件；以及保持电容器。该方法包括：在横过晶体管和保持电容器的区域中形成氧化物半导体膜，该氧化物半导体膜包括第一区域，其在晶体管的沟道区中形成；以及第二区域，其具有比第一区域的电阻更低的电阻，该第二区域在晶体管和保持电容器的除沟道区之外的区域中形成。
在根据本公开实施方式的显示器中，具有低于沟道区的电阻率的低电阻区部分或全部从除氧化物半导体膜的沟道区之外的区域表面起在厚度方向上进行设置。层间绝缘膜具有多层结构，该多层结构包括作为最接近低电阻区的层的无机绝缘膜。保持电容器具有作为一个电极的低电阻区以及作为另一电极的设置在无机绝缘膜对侧的导电膜，其间介有无机绝缘膜。结果，在保持电容器中，减小了取决于所施加电压的电容量变化，并因此维持了期望电容量。
根据本公开的一种实施方式，提供了一种具有显示器的电子单元。该显示器在基板上包括：共享氧化物半导体膜的晶体管和保持电容器；由晶体管驱动的显示器件；以及设置在显示器件与晶体管及保持电容器之间的层间绝缘膜。该氧化物半导体膜具有晶体管的沟道区，以及部分或全部从除沟道区之外的区域表面起在厚度方向上形成的低电阻区，该低电阻区具有比沟道区的电阻率更低的电阻率。层间绝缘膜具有多层结构，该多层结构包括作为最接近低电阻区的层的无机绝缘膜。保持电容器具有作为一个电极的低电阻区以及作为另一电极的导电膜，其间介有无机绝缘膜，该导电膜设置在无机绝缘膜的对侧。
在本公开实施方式的电子单元中，由上述显示器执行显示操作。
在根据本公开实施方式的显示器或电子单元中，具有低于沟道区的电阻率的低电阻区部分或全部从除沟道区之外的区域表面起在厚度方向上进行设置。此外，层间绝缘膜具有多层结构，该多层结构包括作为最接近低电阻区的层的无机绝缘膜，以及保持电容器被配置为具有作为一个电极的低电阻区以及作为另一电极的设置在无机绝缘膜对侧的导电膜，其间介有无机绝缘膜。因此，在保持电容器中，减小了取决于所施加电压的电容量变化，允许维持期望电容量，且因此允许抑制图像质量恶化。
应当理解，上述一般性描述和以下详细描述均是示例性的，且旨在提供对要求权利的本技术的进一步说明。
附图说明
所包括的附图用于提供对本公开的进一步理解，且将附图并入本说明书中并构成其一部分。附图示出了实施方式，并与说明书一起用于说明本技术的原理。
图1是示出根据本公开第一实施方式的有机EL显示器的配置的剖视图。
图2是以放大方式示出图1所示的保持电容器的剖视图。
图3是示出包括图1所示的有机EL显示器的外围电路的一般配置的示意图。
图4是示出图3所示的像素的电路配置的示意图。
图5A至图5C是按工艺顺序示出制造图1所示的有机EL显示器的方法的剖视图。
图6A和图6B是示出图5C的工艺之后的工艺的剖视图。
图7A和图7B是示出图6B的工艺之后的工艺的剖视图。
图8是示出图7B的工艺之后的工艺的剖视图。
图9A和图9B是分别示出现有技术中的保持电容器的配置的剖视图。
图10是示出根据本公开第二实施方式的有机EL显示器的配置的剖视图。
图11是示出根据变形例1的液晶显示器的配置的剖视图。
图12是示出根据变形例2的电子纸的配置的剖视图。
图13是示出包括根据任何实施方式等的显示器的模块的示意性配置的平面图。
图14A和图14B是分别示出根据任何实施方式等的显示器的应用实例1的外观的透视图。
图15是示出应用实例2的外观的透视图。
图16是示出应用实例3的外观的透视图。
图17A是示出从其正面观看的应用实例4的外观的透视图，以及图17B是示出从其背面观看的应用实例4的外观的透视图。
图18是示出应用实例5的外观的透视图。
图19是示出应用实例6的外观的透视图。
图20A是处于打开状态的应用实例7的前视图，图20B是其侧视图，图20C是处于闭合状态的前视图，图20D是左视图，图20E是右视图，图20F是顶视图，以及图20G是底视图。
具体实施方式
下文中，将参照附图详细描述本公开的优选实施方式。注意，描述将按照以下顺序给出。
1．第一实施方式（包括保持电容器的有机EL显示器的实例，该保持电容器具有作为一个电极的氧化物半导体膜的低电阻区，以及作为另一电极的设置在无机绝缘膜与有机绝缘膜之间的导电膜，其间介有无机绝缘膜）
2．第二实施方式（保持电容器的导电膜由透明导电材料形成的实例）
3．变形例1（液晶显示器的实例）
4．变形例2（电子纸显示器的实例）
5．应用实例（模块和电子单元的实例）
[第一实施方式]
图1示出了根据本公开第一实施方式的显示器（有机EL显示器1A）的剖面配置。有机EL显示器1A包括例如通过有源矩阵驱动方法驱动的多个像素（有机EL器件10A）。顺便地，图1仅示出了与一个像素（子像素）对应的区域。在有机EL显示器1A中，例如，将共享氧化物半导体膜11的晶体管10B和保持电容器10C设置在驱动侧基板10上，以及将有机EL器件10A设置在晶体管10B和保持电容器10C上方的层上。有机EL显示器1A的发射系统可以是所谓的顶部发射型或底部发射型。以下将描述有机EL器件10A、晶体管10B和保持电容器10C中每一个的详细配置。
[有机EL器件10A]
在有机EL器件10A中，具有用于每个像素的开口的像素分隔膜22被设置在第一电极21上，以及有机层23被设置在像素分隔膜22的开口中。第二电极24被设置在有机层23上。有机EL器件10A例如被保护层25密封。密封基板27利用其间由热固树脂、紫外固化树脂等制成的粘附层26与保护层25接合。
第一电极21例如用作阳极，并针对每个像素设置。在底部发射型的情况下，第一电极21由透明导电膜（例如，由铟锡氧化物（ITO）、铟锌氧化物（IZO或InZnO）中的一种制成的单层膜，或由它们中的两种或更多种制成的层压膜）构成。在顶部发射型的情况下，第一电极21例如由铝（Al）、镁（Mg）、钙（Ca）和钠（Na）中的一种或多种的纯金属、由包括它们中的一种或多种的合金制成的单层膜、或者通过堆叠它们中的两种或更多种而配置的多层膜构成。
像素分隔膜22分隔每个像素的发射区，并由诸如聚酰亚胺、丙烯酸树脂和酚醛基树脂的光敏树脂形成。
有机层23包括有机电致发光层（有机EL层），且响应驱动电流的施加进行发光。有机层23通过例如从驱动侧基板10起顺序堆叠空穴注入层、空穴输送层、有机EL层和电子输送层（均未示出）而构成。有机EL层响应电场的施加通过重组电子和空穴来产生光。有机EL层的材料是典型的低分子或高分子有机材料，且不具体限制。另外，可为每个像素涂覆红、绿和蓝中每种颜色的发光层，或者可在基板的整个表面上设置白色发光层（例如，通过堆叠红、绿和蓝的发射层构成）。设置空穴注入层以增强空穴注入效率并防止泄露。空穴输送层增强了向有机EL层的空穴输送效率。必要时可设置除有机EL层之外的层。
第二电极24例如用作阴极，且由金属导电膜构成。在底部发射型的情况下，第二电极24由反光金属膜（例如，铝、镁、钙和钠中的一种或多种的纯金属、由包括它们中的一种或多种的合金制成的单层膜、或者通过堆叠它们中的两种或更多种而配置的多层膜）构成。可替代地，在顶部发射型的情况下，使用透明导电膜，诸如ITO和IZO。第二电极24以与第一电极21绝缘的状态形成在有机层23上，且针对像素共同设置。
保护膜25可由绝缘材料或导电材料形成。绝缘材料的实例包括非晶硅（a-Si）、非晶碳化硅（a-SiC）、非晶氮化硅（a-Si1-xNx）和非晶碳（a-C）。
驱动侧基板10和密封基板27中的每一个均是由例如石英、玻璃、硅或塑料制成的板。在稍后描述的溅射法中无需加热驱动侧基板10即形成氧化物半导体膜11，从而可使用廉价的塑料膜。塑料材料的实例包括聚对苯二甲酸乙二醇酯（PET）和聚萘二甲酸乙二醇酯（PEN）。另外，可根据用途使用由不锈钢（SUS）制成的金属基板。顺便地，在顶部发射型的情况下，密封基板27由透明基板构成，且可包括滤色片、遮光膜等（均未示出），该透明基板由玻璃、塑料等制成。在底部发射型的情况下，驱动侧基板10由透明基板构成。
[晶体管10B]
晶体管10B例如与稍后描述的像素驱动电路50A中的采样晶体管Tr1或驱动晶体管Tr2对应，且是一种具有交错结构的薄膜晶体管（所谓的顶栅型）。在晶体管10B中，氧化物半导体膜11被设置在驱动侧基板10上。栅电极13被设置在氧化物半导体膜11的选择区中，其间介有栅极绝缘膜12。高电阻膜14和层间绝缘膜15被设置为覆盖氧化物半导体膜11、栅极绝缘膜12和栅电极13。源/漏电极层16被设置在层间绝缘膜15上。源/漏电极层16通过设置在高电阻膜14和层间绝缘膜15中的接触孔H1与氧化物半导体膜11的低电阻区11B（稍后描述）电连接。
氧化物半导体膜11响应栅电压的施加而形成沟道，且具有例如约50nm的厚度。氧化物半导体膜11由包含铟（In）、镓（Ga）、锌（Zn）、硅（Si）和锡（Sn）中的一种或多种的氧化物半导体形成。非晶氧化物半导体的实例包括铟锡锌氧化物（ITZO）和铟镓锌氧化物（IGZO或InGaZnO）。晶体氧化物半导体的实例包括氧化锌（ZnO）、铟锌氧化物（IZO）、铟镓氧化物（IGO）、ITO和氧化铟（InO）。
在氧化物半导体膜11中，与栅电极13相对的区域（栅电极13下方的区域）是沟道区11A。另一方面，从除氧化物半导体膜11的沟道区11A之外的区域表面（顶面）起厚度方向上的部分是具有低于沟道区11A的电阻率的低电阻区11B。通过允许诸如铝的金属反应并在稍后描述的制造工艺中将其扩散进氧化物半导体中来减小低电阻区11B的电阻。结果，允许晶体管10B具有所谓的自对准结构并在特性上稳定。
氧化物半导体膜11和低电阻区11B针对晶体管10B以及保持电容器10C共同来设置。低电阻区11B的邻近沟道区11A的区域是晶体管10B的源区/漏区。另外，如后续所述，低电阻区11B包括与保持电容器10C的一个电极相对应的区域。
栅极绝缘膜12具有例如约300nm的厚度，且是由氧化硅膜（SiOx）、氮化硅膜（SiNx）、氮氧化硅膜（SiON）和氧化铝膜（AlOx）中的一种制成的单层膜，或由它们中的两种或更多种制成的层压膜。其中，可优选氧化硅膜或氧化铝膜，因为氧化硅膜和氧化铝膜不太可能减小氧化物半导体。
栅电极13利用施加给晶体管10B的栅电压（Vg）来控制高电阻膜14的载流子密度，并具有作为提供电位的配线的功能。栅电极13是由钼（Mo）、钛（Ti）、铝、银、钕（Nd）和铜（Cu）中的一种制成的单质或其合金，或由其中的两种或更多种制成的层压膜。具体地，示例了通过由钼或钛或者铝和钕的合金（Al-Nd合金）夹住低电阻金属（诸如铝和银）构成的层叠结构。可替代地，栅电极13可由诸如ITO的透明导电膜构成。栅电极13的厚度例如约为10nm到500nm（包括两个端点）。
高电阻膜14是一种保留为氧化膜的金属膜。该金属膜将是在稍后描述的制造工艺中被扩散进氧化物半导体膜11的低电阻区11B中的金属的供应源。高电阻膜14具有例如20nm以下的厚度，并由氧化钛、氧化铝、氧化铟、氧化锡等形成。这种高电阻膜14具有对周围空气的良好阻隔性，且因此除工艺上的上述作用之外，还具有降低导致晶体管10B中的氧化物半导体膜11的电气特性改变的氧气和水分的影响的功能。采用高电阻膜14，允许晶体管10B和保持电容器10C的电气特性稳定，并允许进一步改善层间绝缘膜15的效果。
层间绝缘膜15具有多层结构，该多层结构从低电阻区11B侧起顺序包括无机绝缘膜15A和有机绝缘膜15B。无机绝缘膜15A具有例如约200nm的厚度，且是由氧化硅膜、氮化硅膜、氮氧化硅膜和氧化铝膜中的一种制成的单层膜，或由它们中的两种或更多种制成的层压膜。尤其是当使用具有高电阻隔性的膜（诸如氮化硅膜、氮氧化硅膜和氧化铝膜或它们的多层膜）时，防止了水分混合到或扩散进氧化物半导体膜11中，且因此允许增强晶体管10B的电气特性和可靠性。
无机绝缘膜15A中包含的氢的浓度例如优选等于或小于约1×1020cm-3。这是因为，当氢浓度大于1×1020cm-3时，氧化物半导体膜11可能受到不利影响。
此外，无机绝缘膜15A优选利用溅射法形成。允许利用溅射法形成的无机绝缘膜15A具有比利用CVD法形成的无机绝缘膜的氢浓度更低的氢浓度，并因此防止氧化物半导体膜11受到不利影响。
有机绝缘膜15B具有例如约2μm的厚度，且由诸如丙烯酸树脂、聚酰亚胺和硅氧烷的有机材料形成。通过使用该有机材料，很容易增加有机绝缘膜15B的厚度，且同样允许在制造工艺（稍后描述）中处理栅电极13之后形成的台阶充分绝缘。
源/漏电极层16用作晶体管10B的源电极或漏电极。源/漏电极层16具有例如约200nm的厚度，且由与用于栅电极13的金属类似的任何金属构成，或者是一种透明导电膜。源/漏电极层16优选由诸如铝和铜的低电阻金属形成，且更优选地，是一种通过用由钛或钼制成的阻挡层夹住该低电阻金属构成的层压膜。采用该层压膜，可以获得有较小配线延迟的驱动。另外，期望设置源/漏电极层16而同时避免直接在栅电极13上方的区域，以防止寄生电容在栅电极13与源/漏电极层16的相交区域形成。
平坦化膜17被设置为覆盖层间绝缘膜15和源/漏电极层16。平坦化膜17例如由聚酰亚胺或丙烯酸树脂制成，且被设置在整个显示区上方。平坦化膜17具有用于确保晶体管10B的源/漏电极层16与有机EL器件10A的第一电极21之间的电连接的接触孔H2。第一电极21被设置在平坦化膜17上以填充在接触孔H2中。
[保持电容器10C]
保持电容器10C是一种保持与稍后描述的像素驱动电路50A中的图像信号对应的电荷的电容器。图2以放大方式示出了保持电容器10C的剖面配置。具体地，保持电容器10C具有通过从驱动侧基板10一侧起顺序堆叠氧化物半导体膜11的低电阻区11B、高电阻膜14、无机绝缘膜15A和导电膜18构成的结构。保持电容器10C配置有作为一个电极（下电极）的低电阻区11B，以及作为另一电极（上电极）的导电膜18，其间介有高电阻膜14和无机绝缘膜15A。结果，在有机EL显示器1A中，允许抑制图像质量恶化。
氧化物半导体膜11的低电阻区11B具有作为如上所述晶体管10B中的源区/漏区的功能，且具有作为保持电容器10C中的一个电极（下电极）的功能。低电阻区11B具有基本等同于金属的低电阻率，从而减小了取决于所施加电压的电容量的变化。氧化物半导体膜11的低电阻区11B从晶体管10B（整体）延伸。
高电阻膜14和无机绝缘膜15A夹在低电阻区11B与导电膜18之间以形成电容，并从晶体管10B（整体）延伸。在该情况下，保持电容器10C被配置为具有使用高电阻膜14和无机绝缘膜15A中的每一个的一部分的层状结构。结果，允许确保大电容量。
导电膜18是保持电容器10C的另一电极（上电极）。导电膜18被设置在无机绝缘膜15A的与低电阻区11B相反的一侧上（在无机绝缘膜15A与有机绝缘膜15B之间），且被设置在与晶体管10B分离开的选择区中。导电膜18具有例如约200nm的厚度，且由钼（Mo）、钛（Ti）和铝（Al）中的一种制成的单层膜或通过堆叠其中的两种或更多种配置的多层膜而构成。
[外围电路和像素电路的配置]
接下来，描述上述有机EL显示器1A的外围电路和像素电路的配置。图3示出了包括有机EL显示器1A的外围电路的一般配置。各自包括有机EL器件10A的多个像素PXLC以矩阵形式布置在驱动侧基板10上的显示区50中。在显示区50周围，设置水平选择器（HSEL）51作为信号线驱动电路、写入扫描器（WSCN）52作为扫描线驱动电路、以及功率扫描器（DSCN）53作为电力线驱动电路。
在显示区50中，多根（整数n）信号线DTL1至DTLn在列方向上排列，以及多根（整数m）扫描线WSL1至WSLm和多根（整数m）电力线DSL1至DSLm分别在行方向上排列。另外，每个像素PXLC（与R、G和B对应的像素中的一个）被设置在各信号线DTL与各扫描线WSL的每个交叉点处。各信号线DTL与水平选择器51连接，并将图像信号从水平选择器51提供给各信号线DTL。各扫描线WSL与写入扫描器52连接，并将扫描信号（选择脉冲）从写入扫描器52提供给各扫描线WSL。各电力线DSL与功率扫描器53连接，并将功率信号（控制脉冲）从功率扫描器53提供给各电力线DSL。
图4示出了像素PXLC中的电路配置的具体实例。各像素PXLC包括像素电路50A，该像素电路50A包括有机EL器件10A。像素电路50A是一种包括采样晶体管Tr1、驱动晶体管Tr2、保持电容器10C和有机EL器件10A的有源驱动电路。注意，采样晶体管Tr1（或驱动晶体管Tr2）与上述实施方式的晶体管10B相对应。
采样晶体管Tr1的栅极与相应的扫描线WSL连接。采样晶体管Tr1的源极和漏极中的一个与相应的信号线DTL连接，以及另一个与驱动晶体管Tr2的栅极连接。驱动晶体管Tr2的漏极与相应的电力线DSL连接，以及驱动晶体管Tr2的源极与有机EL器件10A的阳极连接。有机EL器件10A的阴极与接地线5H连接。注意，接地线5H针对所有像素PXLC共同配线。保持电容器10C被布置在驱动晶体管Tr2的源极与栅极之间。
采样晶体管Tr1通过响应经由扫描线WSL提供的扫描信号（选择脉冲）而导电来采样通过信号线DTL提供的图像信号的信号电位，并维持保持电容器10C中的信号电位。驱动晶体管Tr2通过设置为预定第一电位（未示出）的电力线DSL接收电流供应，并基于保持电容器10C中维持的信号电位将驱动电流提供给有机EL器件10A。有机EL器件10A通过从驱动晶体管Tr2提供的驱动电流以与图像信号的信号电位相对应的亮度发光。
在该电路配置中，响应通过扫描线WSL提供的扫描信号（选择脉冲）来使采样晶体管Tr1导电，从而对通过信号线DTL提供的图像信号的信号电位采样，并将其保持在保持电容器10C中。另外，通过设置为上述第一电位的电力线DSL将电流提供给驱动晶体管Tr2，并基于保持电容器10C中保持的信号电位将驱动电流提供给有机EL器件10A（红、绿和蓝的各有机EL器件）。随后，有机EL器件10A中的每一个通过所提供的驱动电流以与图像信号的信号电位相对应的亮度发光。结果，基于显示器中的图像信号来显示图像。
例如，通过以下方式制造有机EL显示器件1A。
[形成晶体管10B和保持电容器10C的工艺]
首先，如图5A所示，由上述材料制成的氧化物半导体膜11形成在驱动侧基板10上。具体地，氧化物半导体材料膜（未示出）通过例如溅射法形成在驱动侧基板10的整个表面上。此时，使用与要形成的氧化物半导体具有相同成分的陶瓷作为靶材。此外，控制氧分压从而获得所需晶体管特性，因为氧化物半导体中的载流子浓度在溅射时很大程度上取决于氧分压。接下来，通过例如光刻和刻蚀将形成的氧化物半导体材料膜图形化为预定形状。此时，优选采用利用磷酸、硝酸和醋酸的混合物的湿法刻蚀来处理。磷酸、硝酸和醋酸的混合物允许用碱的选择比被充分增大，且处理可以相对容易。
随后，如图5B所示，例如由氧化硅膜制成的绝缘膜12A例如利用等离子体CVD（化学气相淀积）法形成在驱动侧基板10的整个表面上。氧化硅膜可利用除等离子体CVD法之外的反应溅射法来形成。另外，在形成氧化铝膜的情况下，除反应溅射法和CVD法之外，还可使用原子层淀积法。
之后，同样如图5B所示，由钼或钛和铝的层压膜制成的导电膜13A例如利用溅射法形成在绝缘膜12A的整个表面上。
在形成导电膜13A之后，如图5C所示，例如通过光刻和刻蚀来图形化导电膜13A以在氧化物半导体膜11上的选择区中形成栅电极13。
随后，同样如图5C所示，利用形成的栅电极13作为掩膜来刻蚀绝缘膜12A。此时，在氧化物半导体膜11由诸如ZnO、IZO和IGO的晶体材料形成的情况下，通过利用氟等保持极大的刻蚀选择比来简单进行处理。结果，以与栅电极13基本相同的形状来图形化栅极绝缘膜12。
随后，如图6A所示，具有例如5nm以上且10nm以下厚度的金属膜14A例如利用溅射法形成在驱动侧基板10的整个表面上。金属膜14A由在相对很低的温度下与氧气反应的诸如钛、铝和铟的金属形成。
之后，如图6B所示，通过在例如约300℃的温度下进行的热处理来氧化金属膜14A，且因此形成由金属氧化膜制成的高电阻膜14。此时，低电阻区11B（包括源区/漏区）形成在除氧化物半导体膜11的沟道区11A之外的区域中。金属膜14A的氧化反应使用氧化物半导体中包含的一部分氧。因此，在氧化物半导体膜11中，氧浓度从与金属膜14A接触的表面（顶面）侧随金属膜14A氧化的进行而降低。另一方面，诸如铝的金属从金属膜14A扩散进氧化物半导体膜11。金属元素用作掺杂剂，且与金属膜14A接触的氧化物半导体膜11的顶面侧区域电阻下降。因此，形成了具有低于沟道区11A的电阻的低电阻区11B。
顺便地，作为金属膜14A的热处理，优选在例如约300℃的温度下退火。此时，当在包含氧气等的氧化气氛中进行退火时，低电阻区11B的氧浓度不是太低，且因此向氧化物半导体膜11提供足够氧气。因此，允许去除后续工艺中的退火处理，从而能使工艺简化。
可替代地，可通过以下方式形成高电阻膜14。例如，在图6A所示工艺中，可形成金属膜14A，同时将驱动侧基板10的温度维持在约200℃的相对很高的温度下。结果，在不进行图6B所示热处理的情况下，降低氧化物半导体膜11的预定区域的电阻。在该情况下，可以将氧化物半导体膜11的载流子浓度降低至晶体管所需水平。
此外，金属膜14A优选被形成具有例如10nm以下的厚度。当金属膜14A的厚度等于或小于约10nm时，金属膜14A全部通过热处理被氧化（形成高电阻膜14）。顺便地，当金属膜14A未全部被氧化时，通过刻蚀去除未氧化金属膜14A的工艺是必要的。这是因为金属膜14A也形成在栅电极13A等上，且若金属膜14A未被充分氧化，则可能会出现漏电流。当全部氧化金属膜14A并形成高电阻膜14时，该去除工艺是不必要的并简化了制造工艺。换句话说，无需通过刻蚀执行去除工艺即能防止漏电流出现。注意，当金属膜14A被形成为具有10nm以下厚度时，热处理之后的高电阻膜14的厚度约为20nm以下。
此外，作为氧化金属膜14A的方法，除上述热处理之外，水蒸气气氛下的氧化、等离子体氧化等可促进氧化。尤其是在等离子体氧化的情况下，可获得以下优势。在形成高电阻膜14之后，利用等离子体CVD法形成层间绝缘膜15。在金属膜14A经过等离子体氧化之后，允许继续（连续）形成层间绝缘膜15。因此，有利地，不需要增加工艺。在等离子体氧化中，例如，期望通过在包括氧气的气氛（诸如氧气和一氧化二氮的混合气体）下生成等离子体来进行处理，同时将驱动侧基板10的温度设定为约200℃至约400℃。结果，允许形成对周围空气具有良好阻隔性的高电阻膜14。
另外，除了使金属膜14A与氧化物半导体膜11反应的方法之外，可使用利用等离子体处理的方法、利用由等离子体CVD法形成氮化硅膜以及从氮化硅膜氢扩散的方法等作为允许氧化物半导体膜11的预定区域电阻变低的方法。
接下来，如图7A所示，由上述材料制成的无机绝缘膜15A例如利用等离子体CVD法、溅射法或原子层淀积法形成在高电阻膜14的整个表面上。
尤其是可优选溅射法。利用溅射法形成的氧化硅膜、氮化硅膜、氮氧化硅膜、氧化铝膜等允许膜中包含的氢大大减少，与利用等离子体CVD法形成的膜不同。因此，即使在形成无机绝缘膜15A之后进行退火工艺时，氢也会扩散到氧化物半导体膜11中，从而防止氧化物半导体膜11中的载流子浓度增加。另外，氮化硅膜和氧化铝膜具有高阻隔性，且因此这些膜防止来自外界的诸如水分的杂质扩散到氧化物半导体中。结果，允许增强该器件的可靠性。
在利用溅射法形成无机绝缘膜15A的情况下，期望通过利用DC或AC电源使用诸如硅和铝的导电靶材的反应溅射法来形成无机绝缘膜15A。通过利用该方法，允许无机绝缘膜15A以相对高速率形成。
之后，如图7B所示，导电膜18作为保持电容器10C的另一电极，形成在无机绝缘膜15A上。通过利用溅射法形成由钼（Mo）等制成的具有约200nm厚度的金属膜以及随后利用光刻和刻蚀形成所需形状的金属膜来形成导电膜18。
随后，如图8所示，由上述材料制成的有机绝缘膜15B形成在无机绝缘膜15A和导电膜18上。通过例如利用旋涂法或狭缝涂布法来涂敷材料，形成具有约2μm厚度的有机绝缘膜15B。之后，进行曝光和显影以使接触孔H1位于有机绝缘膜15B的预定位置处。
随后，如图1所示，穿过层间绝缘膜15和高电阻膜14的接触孔H1例如通过光刻和刻蚀形成在与氧化物半导体膜11的低电阻区11B相对的区域的一部分上。
随后，同样如图1所示，由上述材料制成的要作为源/漏电极层16的导电膜（未示出）通过例如溅射法形成在层间绝缘膜15上，且用该导电膜填充接触孔H1。之后，通过例如光刻和刻蚀将导电膜图形化为预定形状。结果，源/漏电极层16形成在层间绝缘膜15上，且源/漏电极层16通过接触孔H1与氧化物半导体膜11的低电阻区11B电连接。因此，晶体管10B和保持电容器10C形成在驱动侧基板10上。
之后，由上述材料制成的平坦化膜17通过旋涂法或狭缝涂布法形成，以覆盖层间绝缘膜15和源/漏电极层16，且接触孔H2形成在与源/漏电极层16相对的区域的一部分上。
[形成有机EL器件10A的工艺]
随后，有机EL器件10A形成在平坦化膜17上。具体地，由上述材料制成的第一电极21通过例如溅射法形成，以填充平坦化膜17上的接触孔H2，并通过光刻和刻蚀来图形化第一电极21。之后，具有开口的像素分隔膜22形成在第一电极21上，且随后通过例如真空淀积法形成有机层23。随后，由上述材料制成的第二电极24通过例如溅射法形成在有机层23上。然后，保护层25通过CVD法形成在第二电极24上，以及密封基板27随后利用粘附层26与保护层25接合。结果，实现图1所示的有机EL显示器件1A。
在有机EL显示器1A中，当向与R、G和B中的一个相对应的每个像素施加与每种颜色的图像信号相对应的驱动电流时，电子和空穴通过第一电极21和第二电极24被注入有机层23中。电子和空穴在包括在有机层23中的有机EL层中复合并发光。以此方式，在有机EL显示器1A中，例如显示具有R、G和B的全色彩的图像。
在有机EL显示器1A中，在上述图像显示操作时，当向保持电容器10C的一端施加与图像信号相对应的电位时，与图像信号相对应的电荷被积聚在保持电容器10C中。在该实例中，保持电容器10C具有层叠结构，其中，高电阻膜14和无机绝缘膜15A被夹在氧化物半导体膜11的低电阻区11B与导电膜18之间。因此，在低电阻区11B与导电膜18之间保留提供给保持电容器10C的电压，从而减小由所施加电压导致的电容量变化。
相反，在现有技术中，如图9A和图9B所示，使用栅电极的导电膜113通过使用栅极绝缘膜的绝缘膜112设置在氧化物半导体膜111上，并通过层叠结构形成电容。在现有技术的这种保持电容器110C中，尽管类似于该实施方式确保了相对很大的电容量，但该电容量可能随氧化物半导体膜111与导电膜113之间施加的电压而改变。电容量变化会导致取决于像素电路的驱动条件的电容量短缺，从而导致图像质量恶化。
如上所述，在该实施方式中，保持电容器10C配置有作为一个电极的低电阻区11B，以及作为另一电极的设置在无机绝缘膜15A与有机绝缘膜15B之间的导电膜18，其间介有高电阻膜14和无机绝缘膜15A。因此，在保持电容器10C中，减小了取决于所施加电压的电容量变化，并保持了所需电容量。结果，允许抑制图像质量恶化。
另外，可以在有源驱动显示器上显示具有高质量的图像，且可以满足大屏幕、高清晰度和高帧率的要求。此外，由于确保了相对很大的电容量，所以也允许在像素布局中降低配线的比例，且因此允许制造具有较少缺陷和高产量的面板。
[第二实施方式]
图10示出了根据本公开第二实施方式的显示器（有机EL显示器1B）的剖面配置。在有机EL显示器1B中，配置保持电容器10C的上电极的导电膜18由透明导电材料形成，从而使保持电容器10C透明。因此，在第二实施方式中，允许配置对可见光具有高透明度且向上表面和下表面发光的透明显示器。采用该透明显示器，透过显示器显示该显示器的背面，所显示的图像浮现在空气中，并有利地提供了极大的改进设计。该透明显示器可适用于广告及商业用途的显示器，诸如自动售货机和冰箱。
作为导电膜18的透明导电材料，使用对可见光具有高透明度的金属，诸如ITO、IZO、ZnO和TIO。
除了这点之外，第二实施方式的有机EL显示器1B具有与上述第一实施方式类似的配置、功能和效果，且以类似于第一实施方式的方式来制造。
[变形例1]
图11示出了根据本公开的变形例1的显示器（液晶显示器2）的剖面配置。代替有机EL器件，液晶显示器2包括液晶器件30A作为显示器件。具体地，在液晶显示器2中，晶体管10B和保持电容器10C被设置在驱动侧基板10上，以及液晶显示器件30A被设置在晶体管10B和保持电容器10C上方的层上。除这点之外，变形例1的液晶显示器2具有与第一或第二实施方式类似的配置、功能和效果。因此，将利用相同标记来描述与第一或第二实施方式中的组件相对应的组件。
驱动侧基板10和晶体管10B类似于第一实施方式而配置。保持电容器10C类似于第一或第二实施方式而配置。
通过密封像素电极31与相对电极32之间的液晶层33来配置液晶显示器件30A。取向膜34A形成在像素电极31的液晶层33侧的表面上，以及取向膜34B形成在相对电极32的液晶层33侧的表面上。像素电极31针对每个像素而设置，且例如与晶体管10B的源/漏电极层16电连接。相对电极32被设置在相对基板35上，作为针对多个像素共用的电极，且例如保持共用电位。液晶层33由通过VA（垂直取向）模式、TN（扭曲向列）模式、IPS（共面开关）模式等驱动的液晶构成。
另外，背光36被设置在驱动侧基板10的下侧，且偏振片37A接合在驱动侧基板10的背光36一侧上，以及偏振片37B与相对基板35接合。
背光36是向液晶层33照射光的光源，且包括多个LED（发光二极管）或多个CCFL（冷阴极荧光灯）。背光36的照明状态和消光状态由背光驱动部（未示出）来控制。
偏振片37A和37B（偏振器或分析器）被配置成彼此正交偏振，且因此例如允许在无电压施加的状态（关断状态）下遮挡来自背光36的照射光，以及允许照射光在电压施加的状态（开启状态）下穿过其。
在液晶显示器件2中，与第一和第二实施方式的有机EL显示器件1A和1B类似，保持电容器10C配置有低电阻区11B作为一个电极，以及设置在无机绝缘膜15A与有机绝缘膜15B之间的导电膜18作为另一电极，其间介有高电阻膜14和无机绝缘膜15A。因此，同样在变形例1中，保持电容器10C中确保了相对很大的电容量，并降低了其电压依赖性。换句话说，本公开的显示器不限于上述有机EL显示器1A和1B，且可适用于液晶显示器件2。
[变形例2]
图12示出了根据本公开的变形例2的显示器（电子纸显示器3）的剖面配置。代替有机EL器件，电子纸显示器3包括电泳显示器件40A作为显示器件。具体地，在电子纸显示器3中，晶体管10B和保持电容器10C被设置在驱动侧基板10上，以及电泳显示器件40A被设置在晶体管10B和保持电容器10C上方的层上。除这点之外，变形例2的电子纸显示器3具有与第一或第二实施方式类似的配置、功能和效果。因此，利用相同标记来描述与第一或第二实施方式的组件相对应的组件。
驱动侧基板10和晶体管10B类似于第一实施方式而配置。保持电容器10C类似于第一或第二实施方式而配置。
例如通过密封像素电极41与共用电极42之间由电泳显示器本体制成的显示层43来配置电泳显示器件40A。像素电极41针对每个像素而设置，且与晶体管10B的源/漏电极层16电连接。共用电极42被设置在相对基板44上，作为针对多个像素共用的电极。
在电子纸显示器3中，与第一和第二实施方式的有机EL显示器1A和1B类似，保持电容器10C配置有作为一个电极的低电阻区11B，以及作为另一电极的设置在无机绝缘膜15A与有机绝缘膜15B之间的导电膜18，其间介有高电阻膜14和无机绝缘膜15A。因此，同样在变形例2中，在保持电容器10C中确保了相对很大的电容量，并降低其电压依赖性。换句话说，本公开的显示器不限于有机EL显示器1A和1B，且可适用于电子纸显示器3。
[应用实例]
以下描述上述显示器（有机EL显示器1A和1B、液晶显示器2以及电子纸显示器3）应用到电子单元的实例。电子单元的实例包括电视机、数码相机、个人笔记本电脑、便携式终端装置（诸如手机）以及摄像机。换句话说，任何显示器均可适用于作为图像或图片来显示外部输入图像信号或内部生成图像信号的各领域中的电子单元。
[模块]
例如，将任何上述显示器结合到以下描述的应用实例1至7的各种电子单元等中，作为图13中所示的模块。在该模块中，例如，从密封基板27或相对基板35或44露出的区域61被设置在驱动侧基板10的一侧，并扩展水平选择器51、写入扫描器52和功率扫描器53的配线以在暴露区61中配置外部连接端（未示出）。外部连接端可设置有用于输入和输出信号的柔性印制电路（FPC）62。
[应用实例1]
图14A和图14B中的每一个示出了应用根据任何实施方式等的显示器的电子书的外观。该电子书例如包括显示部210和非显示部220，且显示部210由根据任何实施方式等的显示器构成。
[应用实例2]
图15示出了应用根据任何实施方式等的显示器的智能手机的外观。该智能手机例如包括显示部230和非显示部240，且显示部230由根据任何实施方式等的显示器构成。
[应用实例3]
图16示出了应用根据任何实施方式等的显示器的电视机的外观。该电视机例如包括图像显示屏部300，其具有前面板310和滤光玻璃320，且图像显示屏部300由根据任何实施方式等的显示器构成。
[应用实例4]
图17A和图17B中的每一个示出了应用根据任何实施方式等的显示器的数码相机的外观。该数码相机例如包括用于产生闪光的发光部410、显示部420、菜单开关430和快门按钮440。显示部420由根据任何实施方式等的显示器构成。
[应用实例5]
图18示出了应用根据任何实施方式等的显示器的个人笔记本电脑的外观。该个人笔记本电脑例如包括主体510、用于输入字母等的键盘520以及显示图像的显示部530。显示部530由根据任何实施方式等的显示器构成。
[应用实例6]
图19示出了应用根据任何实施方式等的显示器的摄像机的外观。该摄像机例如包括主体部610、设置在主体部610前侧并被配置为拍摄物体图像的镜头620、拍摄图像时使用的开始/停止开关630和显示部640。显示部640由根据任何实施方式等的显示器构成。
[应用实例7]
图20A至图20G中的每一个示出了应用根据任何实施方式等的显示器的手机的外观。该手机例如通过用连接部（铰链部）730连接上部外壳710与下部外壳720来构成，且包括显示器740、子显示器750、图片灯760和照相机770。在这些组件中，显示器740或子显示器750由根据任何实施方式等的显示器构成。
上文中，尽管已参照实施方式等描述了本公开，但本公开不限于此，并可进行各种修改。例如，在上述实施方式中，已作为一个实例描述了具有高电阻膜14的配置。然而，在形成低电阻区11B之后，可除去高电阻膜14。顺便地，如上所述，期望设置高电阻膜14，因为能稳定保持晶体管10B和保持电容器10C的电气特性。
另外，在上述实施方式中，使用使金属膜14A与氧化物半导体膜11反应的方法，作为允许氧化物半导体膜11的预定区域电阻变低的方法。除该方法之外，可使用利用等离子体处理的方法、利用通过等离子体CVD法形成氮化硅膜以及从氮化硅膜氢扩散的方法等。
此外，在上述实施方式中，已描述了低电阻区11B从表面（顶面）起在厚度方向上被设置在除氧化物半导体膜11的沟道区11A之外的区域的一部分中的情况。然而，低电阻区11B可从表面起在厚度方向上被设置在氧化物半导体膜11上。
另外，例如，在上述实施方式中，已描述了层间绝缘膜15从低电阻区11B侧起具有无机绝缘膜15A和有机绝缘膜15B的情况。然而，层间绝缘膜15的层叠结构不具体限定，只要层间绝缘膜15具有包括无机绝缘膜15A作为最接近低电阻区11B的层的多层结构。
此外，例如，上述实施方式中描述的各层的材料、厚度、形成方法、形成条件等不限于此，且各层可在其他形成条件下通过其他形成方法由具有其他厚度的其他材料制成。
此外，在上述实施方式中，已利用具体实例描述了有机EL器件10A、液晶显示器件30A、电泳显示器件40A、晶体管10B和保持电容器10C中的每一个的配置。然而，各器件不必要设置有所有层，且可增设有其他层。
此外，本公开可适用于使用除有机EL显示器、液晶显示器和电子纸之外的其他显示器件（诸如无机电致发光器件）的显示器。
另外，例如，在上述实施方式中已具体描述了显示器的配置。然而，不必要设置所有组件，且还可设置其他组件。
注意，本技术可被如下配置。
（1）一种显示器件，包括：
显示元件；
晶体管，其被配置为驱动显示元件，该晶体管包括沟道区；以及
保持电容器，
其中，氧化物半导体膜被设置在横过晶体管和保持电容器的区域中，该氧化物半导体膜包括：
第一区域，其在晶体管的沟道区中形成，以及
第二区域，其具有比第一区域的电阻更低的电阻，该第二区域在晶体管和保持电容器的除沟道区之外的区域中形成。
（2）根据（1）所述的显示器件，还包括在第一区域中的氧化物半导体膜上形成的栅极绝缘膜。
（3）根据（2）所述的显示器件，还包括在第一区域中的栅极绝缘膜上形成的栅电极。
（4）根据（1）所述的显示器件，还包括设置为覆盖第一区域和第二区域中的氧化物半导体膜的高电阻膜和层间绝缘膜。
（5）根据（1）所述的显示器件，其中，氧化物半导体膜由包含铟（In）、镓（Ga）、锌（Zn）、硅（Si）和锡（Sn）中的一种或多种的氧化物半导体形成。
（6）根据（1）所述的显示器件，其中，氧化物半导体膜包括以下中的至少一个：
（a）选自由铟锡锌氧化物（ITZO）和铟镓锌氧化物（IGZO或InGaZnO）组成的组的非晶半导体；以及
（b）选自由氧化锌（ZnO）、铟锌氧化物（IZO）、铟镓氧化物（IGO）、ITO和氧化铟（InO）组成的组的晶体氧化物半导体。
（7）根据（1）所述的显示器件，其中，氧化物半导体膜的第一区域和第二区域由相同基材形成，且第二区域还包括已反应并扩散进氧化物半导体膜的上表面中的金属。
（8）根据（1）所述的显示器件，其中，第二区域包括与保持电容器的电极以及晶体管中的源区和漏区相对应的区域。
（9）根据（4）所述的显示器件，其中，层间绝缘膜包括形成在高电阻膜上的无机绝缘膜以及形成在无机绝缘膜上的有机绝缘膜。
（10）根据（9）所述的显示器件，其中，无机绝缘膜中包含的氢的浓度优选等于或小于约1×1020cm-3。
注意，本技术还可如下配置。
（11）一种电子设备，包括：
显示器件，其包括：
显示元件；
晶体管，其被配置为驱动显示元件，该晶体管包括沟道区；以及
保持电容器，
其中，具有第一氧化物半导体膜的第一区域形成在包括沟道区的晶体管和保持电容器的区域中，以及具有第二低电阻氧化物半导体膜的第二区域形成在晶体管和保持电容器的除沟道区之外的区域中的第一氧化物半导体膜上。
（12）根据（11）所述的电子设备，还包括在第一区域中的氧化物半导体膜上形成的栅极绝缘膜。
（13）根据（12）所述的电子设备，还包括在第一区域中的栅极绝缘膜上形成的栅电极。
（14）根据（11）所述的电子设备，还包括设置为覆盖第一区域和第二区域中的氧化物半导体膜的高电阻膜和层间绝缘膜。
（15）根据（11）所述的电子设备，其中，氧化物半导体膜由包含铟（In）、镓（Ga）、锌（Zn）、硅（Si）和锡（Sn）中的一种或多种的氧化物半导体形成。
（16）根据（11）所述的电子设备，其中，氧化物半导体膜包括以下中的至少一个：
（a）选自由铟锡锌氧化物（ITZO）和铟镓锌氧化物（IGZO或InGaZnO）组成的组的非晶半导体；以及
（b）选自由氧化锌（ZnO）、铟锌氧化物（IZO）、铟镓氧化物（IGO）、ITO和氧化铟（InO）组成的组的晶体氧化物半导体。
（17）根据（11）所述的电子设备，其中，氧化物半导体膜的第一区域和第二区域由相同基材形成，且第二区域还包括已反应并扩散进氧化物半导体膜的上表面中的金属。
（18）根据（11）所述的电子设备，其中，第二区域包括与保持电容器的电极以及晶体管中的源区和漏区相对应的区域。
（19）根据（14）所述的电子设备，其中，层间绝缘膜包括形成在高电阻膜上的无机绝缘膜以及形成在无机绝缘膜上的有机绝缘膜。
（20）根据（19）所述的电子设备，其中，无机绝缘膜中包含的氢的浓度优选等于或小于约1×1020cm-3。
注意，本技术还可如下配置。
（21）一种制造显示器件的方法，该显示器件包括显示元件；晶体管，其被配置为驱动显示元件；以及保持电容器，该方法包括：
在横过晶体管和保持电容器的区域中形成氧化物半导体膜，该氧化物半导体膜包括：
第一区域，其在晶体管的沟道区中形成，以及
第二区域，其具有比第一区域的电阻更低的电阻，该第二区域在晶体管和保持电容器的除沟道区之外的区域中形成。
（22）根据（21）所述的方法，还包括在第一区域中的氧化物半导体膜上形成栅极绝缘膜。
（23）根据（22）所述的方法，还包括在第一区域中的栅极绝缘膜上形成栅电极。
（24）根据（21）所述的方法，还包括形成覆盖第一区域和第二区域中的氧化物半导体膜的高电阻膜和层间绝缘膜。
（25）根据（21）所述的方法，其中，氧化物半导体膜由包含铟（In）、镓（Ga）、锌（Zn）、硅（Si）和锡（Sn）中的一种或多种的氧化物半导体形成。
（26）根据（21）所述的方法，其中，氧化物半导体膜包括以下中的至少一个：
（a）选自由铟锡锌氧化物（ITZO）和铟镓锌氧化物（IGZO或InGaZnO）组成的组的非晶半导体；以及
（b）选自由氧化锌（ZnO）、铟锌氧化物（IZO）、铟镓氧化物（IGO）、ITO和氧化铟（InO）组成的组的晶体氧化物半导体。
（27）根据（21）所述的方法，其中，形成氧化物半导体膜包括：
形成相同基材的整个氧化物半导体膜以形成氧化物半导体膜的第一区域和第二区域；以及
通过使金属反应并扩散进氧化物半导体膜的上表面中来改变第二区域，从而形成具有比第一区域更低电阻的第二区域。
（28）根据（21）所述的方法，其中，第二区域包括与保持电容器的电极以及晶体管中的源区和漏区相对应的区域。
（29）根据（24）所述的方法，其中，层间绝缘膜包括形成在高电阻膜上的无机绝缘膜以及形成在无机绝缘膜上的有机绝缘膜。
（30）根据（29）所述的方法，其中，无机绝缘膜中包含的氢的浓度优选等于或小于约1×1020cm-3。
注意，本技术还可如下配置。
（1）一种显示器，在基板上包括：
晶体管和保持电容器，其共享氧化物半导体膜；
显示器件，其由晶体管驱动；以及
层间绝缘膜，其被设置在显示器件与晶体管和保持电容器之间，其中，
氧化物半导体膜具有晶体管的沟道区以及从除沟道区之外的区域的表面起在厚度方向上部分或全部形成的低电阻区，该低电阻区具有比沟道区的电阻率更低的电阻率，
层间绝缘膜具有多层结构，该多层结构包括无机绝缘膜作为最接近低电阻区的层，以及
保持电容器具有作为一个电极的低电阻区以及作为另一电极的导电膜，其间介有无机绝缘膜，该导电膜被设置在无机绝缘膜的对侧。
（2）根据（1）所述的显示器，其中，
晶体管具有位于基板上的氧化物半导体膜，
栅极绝缘膜和栅电极被设置在氧化物半导体膜的沟道区上，以及
源电极/漏电极与氧化物半导体膜的低电阻区连接。
（3）根据（2）所述的显示器，其中，无机绝缘膜由氧化硅膜、氮化硅膜和氮氧化硅膜中的一种或多种构成。
（4）根据（3）所述的显示器，其中，无机绝缘膜中包含的氢的浓度等于或小于约1×1020cm-3。
（5）根据（1）至（4）中任一项所述的显示器，其中，保持电容器的导电膜由透明导电材料形成。
（6）根据（1）至（5）中任一项所述的显示器，其中，有机电致发光器件作为显示器件而包括在内。
（7）根据（1）至（5）中任一项所述的显示器，其中，液晶显示器件作为显示器件而包括在内。
（8）根据（1）至（5）中任一项所述的显示器，其中，电泳显示器件作为显示器件而包括在内。
（9）一种具有显示器的电子单元，该显示器在基板上包括：
晶体管和保持电容器，其共享氧化物半导体膜；
显示器件，其由晶体管驱动；以及
层间绝缘膜，其被设置在显示器件与晶体管和保持电容器之间，其中，
氧化物半导体膜具有晶体管的沟道区以及从除沟道区之外的区域的表面起在厚度方向上部分或全部形成的低电阻区，该低电阻区具有比沟道区的电阻率更低的电阻率，
层间绝缘膜具有多层结构，该多层结构包括无机绝缘膜作为最接近低电阻区的层，以及
保持电容器具有作为一个电极的低电阻区以及作为另一电极的导电膜，其间介有无机绝缘膜，该导电膜被设置在无机绝缘膜的对侧。
本申请包括涉及于2011年12月20日在日本专利局提交的日本在先专利申请第JP2011-278266号中所公开的主题，将其整个内容结合于此供参考。
本领域技术人员应当理解，在所附权利要求或其等同物的范围内，根据设计要求和其他因素，可进行各种修改、组合、子组合和变更。

Claims (17)

1.一种显示器件，包括：
显示元件；
晶体管，其被配置为驱动所述显示元件，所述晶体管包括沟道区；
保持电容器；
高电阻膜；以及
层间绝缘膜，
其中，氧化物半导体膜被设置在横过所述晶体管和所述保持电容器的区域中，所述氧化物半导体膜包括：
第一区域，其在所述晶体管的所述沟道区中形成；以及
第二区域，其具有比所述第一区域的电阻更低的电阻，所述第二区域在所述晶体管和所述保持电容器的除所述沟道区之外的区域中形成，
所述高电阻膜和所述层间绝缘膜覆盖所述第一区域和所述第二区域中的所述氧化物半导体膜，并且被设置在所述保持电容器的一对电极的上电极和下电极之间，以及
所述一对电极的所述上电极被有机膜覆盖，在所述有机膜上形成源/漏电极。
2.根据权利要求1所述的显示器件，还包括在所述第一区域中的所述氧化物半导体膜上形成的栅极绝缘膜。
3.根据权利要求1所述的显示器件，其中，所述氧化物半导体膜由包含铟(In)、镓(Ga)、锌(Zn)、硅(Si)和锡(Sn)中的一种或多种的氧化物半导体形成。
4.根据权利要求1所述的显示器件，其中，所述氧化物半导体膜包括以下中的至少一个：
(a)选自由铟锡锌氧化物(ITZO)和铟镓锌氧化物(IGZO或InGaZnO)组成的组的非晶半导体；以及
(b)选自由氧化锌(ZnO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、ITO和氧化铟(InO)组成的组的晶体氧化物半导体。
5.根据权利要求1所述的显示器件，其中，所述氧化物半导体膜的所述第一区域和所述第二区域由相同基材形成，且所述第二区域还包括已反应并扩散进所述氧化物半导体膜的上表面中的金属。
6.根据权利要求1所述的显示器件，其中，所述第二区域包括与所述保持电容器的电极以及所述晶体管中的源区和漏区相对应的区域。
7.根据权利要求1所述的显示器件，其中，所述层间绝缘膜包括形成在所述高电阻膜上的无机绝缘膜以及形成在所述无机绝缘膜上的有机绝缘膜。
8.根据权利要求7所述的显示器件，其中，所述无机绝缘膜中包含的氢的浓度等于或小于1×1020cm-3。
9.一种电子设备，包括：
显示器件，其包括：
显示元件；
晶体管，其被配置为驱动所述显示元件，所述晶体管包括沟道区；
保持电容器，
高电阻膜；以及
层间绝缘膜，
其中，氧化物半导体膜形成在横过所述晶体管和所述保持电容器的区域中，所述氧化物半导体包括形成在所述晶体管的所述沟道区内的第一区域以及具有比所述第一区域的电阻更低的电阻的第二区域，所述第二区域在所述晶体管和所述保持电容器的除所述沟道区之外的区域中形成，
所述高电阻膜和所述层间绝缘膜覆盖所述第一区域和所述第二区域中的所述氧化物半导体膜，并且被设置在所述保持电容器的一对电极的上电极和下电极之间，以及
所述一对电极的所述上电极被有机膜覆盖，在所述有机膜上形成源/漏电极。
10.根据权利要求9所述的电子设备，其中，氧化物半导体膜由包含铟(In)、镓(Ga)、锌(Zn)、硅(Si)和锡(Sn)中的一种或多种的氧化物半导体形成。
11.根据权利要求9所述的电子设备，其中，氧化物半导体膜的所述第一区域和所述第二区域由相同基材形成，且所述第二区域还包括已反应并扩散进所述氧化物半导体膜的上表面中的金属。
12.根据权利要求9所述的电子设备，其中，所述第二区域包括与所述保持电容器的电极以及所述晶体管中的源区和漏区相对应的区域。
13.一种制造显示器件的方法，所述显示器件包括：显示元件；晶体管，其被配置为驱动所述显示元件；保持电容器，高电阻膜；以及层间绝缘膜，所述方法包括：
在横过所述晶体管和所述保持电容器的区域中形成氧化物半导体膜，所述氧化物半导体膜包括：
第一区域，其在所述晶体管的沟道区中形成；以及
第二区域，其具有比所述第一区域的电阻更低的电阻，所述第二区域在所述晶体管和所述保持电容器的除所述沟道区之外的区域中形成，
所述高电阻膜和所述层间绝缘膜覆盖所述第一区域和所述第二区域中的所述氧化物半导体膜，并且被设置在所述保持电容器的一对电极的上电极和下电极之间，以及
所述一对电极的所述上电极被有机膜覆盖，在所述有机膜上形成源/漏电极。
14.根据权利要求13所述的方法，其中，所述氧化物半导体膜由包含铟(In)、镓(Ga)、锌(Zn)、硅(Si)和锡(Sn)中的一种或多种的氧化物半导体形成。
15.根据权利要求13所述的方法，其中，所述氧化物半导体膜包括以下中的至少一个：
(a)选自由铟锡锌氧化物(ITZO)和铟镓锌氧化物(IGZO或InGaZnO)组成的组的非晶半导体；以及
(b)选自由氧化锌(ZnO)、铟锌氧化物(IZO)、铟镓氧化物(IGO)、ITO和氧化铟(InO)组成的组的晶体氧化物半导体。
16.根据权利要求13所述的方法，其中，形成所述氧化物半导体膜包括：
形成相同基材的整个氧化物半导体膜以形成所述氧化物半导体膜的第一区域和第二区域；以及
通过使金属反应并扩散进所述氧化物半导体膜的上表面中来改变所述第二区域，从而形成具有比所述第一区域更低电阻的所述第二区域。
17.根据权利要求13所述的方法，其中，所述第二区域包括与所述保持电容器的电极以及所述晶体管中的源区和漏区相对应的区域。
CN201210555624.0A 2011-12-20 2012-12-19 显示器及电子单元 Active CN103178057B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-278266 2011-12-20
JP2011278266A JP6111398B2 (ja) 2011-12-20 2011-12-20 表示装置および電子機器

Publications (2)

Publication Number Publication Date
CN103178057A CN103178057A (zh) 2013-06-26
CN103178057B true CN103178057B (zh) 2017-08-22

Family

ID=48609211

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210555624.0A Active CN103178057B (zh) 2011-12-20 2012-12-19 显示器及电子单元

Country Status (4)

Country Link
US (2) US9698164B2 (zh)
JP (1) JP6111398B2 (zh)
CN (1) CN103178057B (zh)
TW (1) TWI497725B (zh)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
JP6400961B2 (ja) * 2013-07-12 2018-10-03 株式会社半導体エネルギー研究所 表示装置
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10008513B2 (en) * 2013-09-05 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102110226B1 (ko) * 2013-09-11 2020-05-14 삼성디스플레이 주식회사 표시패널 및 그 제조방법
TWI713943B (zh) 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
US9583516B2 (en) * 2013-10-25 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
JP6333377B2 (ja) * 2014-07-16 2018-05-30 株式会社Ｊｏｌｅｄ トランジスタ、表示装置および電子機器
US9384985B2 (en) * 2014-07-18 2016-07-05 United Microelectronics Corp. Semiconductor structure including silicon and oxygen-containing metal layer and process thereof
JP6500196B2 (ja) * 2014-10-10 2019-04-17 株式会社Ｊｏｌｅｄ 表示装置および電子機器
JP2016100585A (ja) * 2014-11-26 2016-05-30 株式会社Ｊｏｌｅｄ 半導体装置およびその製造方法、ならびに表示装置および電子機器
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
JP6577224B2 (ja) 2015-04-23 2019-09-18 株式会社ジャパンディスプレイ 表示装置
KR102367245B1 (ko) * 2015-07-21 2022-02-25 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
JP2017117594A (ja) * 2015-12-22 2017-06-29 株式会社ジャパンディスプレイ 有機ｅｌ表示装置
JP6539873B2 (ja) * 2016-03-16 2019-07-10 株式会社Ｊｏｌｅｄ 薄膜トランジスタ、及び薄膜トランジスタを備えた表示装置
KR20170119801A (ko) * 2016-04-19 2017-10-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10909933B2 (en) 2016-12-22 2021-02-02 Intel Corporation Digital driver for displays
US20180182294A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Low power dissipation pixel for display
US10330993B2 (en) * 2016-12-23 2019-06-25 Semiconductor Energy Laboratory Co., Ltd. Display device
KR102447148B1 (ko) * 2017-03-13 2022-09-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
US11315961B2 (en) 2017-03-17 2022-04-26 Ricoh Company, Ltd. Field-effect transistor, method for producing same, display element, display device, and system
WO2018211351A1 (en) * 2017-05-19 2018-11-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and method for manufacturing semiconductor device
CN107248516B (zh) * 2017-07-21 2020-04-03 上海天马微电子有限公司 阵列基板、阵列基板的制造方法、显示面板和显示装置
JP6993809B2 (ja) * 2017-08-04 2022-01-14 キヤノン株式会社 表示装置およびその製造方法ならびに電子機器
CN110224003B (zh) * 2018-03-01 2023-06-09 天马日本株式会社 显示装置
CN208738252U (zh) * 2018-09-07 2019-04-12 北京京东方技术开发有限公司 像素结构以及阵列基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826534A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置及其制造方法
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3602279B2 (ja) * 1996-11-04 2004-12-15 株式会社半導体エネルギー研究所 アクティブマトリクス型表示回路およびその作製方法
JP4954447B2 (ja) * 2003-03-07 2012-06-13 株式会社半導体エネルギー研究所 液晶表示装置およびその作製方法
TWI360702B (en) * 2003-03-07 2012-03-21 Semiconductor Energy Lab Liquid crystal display device and method for manuf
JP5015471B2 (ja) 2006-02-15 2012-08-29 財団法人高知県産業振興センター 薄膜トランジスタ及びその製法
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
US20120126376A1 (en) * 2008-09-30 2012-05-24 Tokyo Electron Limited Silicon dioxide film and process for production thereof, computer-readable storage medium, and plasma cvd device
JP5491833B2 (ja) * 2008-12-05 2014-05-14 株式会社半導体エネルギー研究所 半導体装置
US8441007B2 (en) * 2008-12-25 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
KR101832698B1 (ko) * 2009-10-14 2018-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI787452B (zh) * 2011-01-26 2022-12-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TW201322341A (zh) * 2011-11-21 2013-06-01 Ind Tech Res Inst 半導體元件以及其製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101826534A (zh) * 2009-03-05 2010-09-08 株式会社半导体能源研究所 半导体装置及其制造方法
CN102208452A (zh) * 2010-03-30 2011-10-05 索尼公司 薄膜晶体管及其制造方法、以及显示装置

Also Published As

Publication number Publication date
US20130153893A1 (en) 2013-06-20
TW201332119A (zh) 2013-08-01
TWI497725B (zh) 2015-08-21
JP6111398B2 (ja) 2017-04-12
JP2013130615A (ja) 2013-07-04
US9698164B2 (en) 2017-07-04
US20170207254A1 (en) 2017-07-20
CN103178057A (zh) 2013-06-26

Similar Documents

Publication Publication Date Title
CN103178057B (zh) 显示器及电子单元
TWI552330B (zh) 顯示裝置及電子單元
CN104659057B (zh) 用于显示装置的阵列基板
TWI482274B (zh) 顯示裝置及電子裝置
US9362312B2 (en) Semiconductor device, display unit, and electronic apparatus
JP5725337B2 (ja) 表示装置、表示装置の製造方法および電子機器
TW201338173A (zh) 電晶體、製造電晶體之方法、顯示裝置及電子機器
US20150162399A1 (en) Semiconductor device, method of manufacturing the same, display unit, and electronic apparatus
WO2014068859A1 (en) Semiconductor device, display unit, and electronic apparatus
JP6142136B2 (ja) トランジスタの製造方法、表示装置の製造方法および電子機器の製造方法
US20160149042A1 (en) Semiconductor device and method of manufacturing the same, and display unit and electronic apparatus

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150716

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150716

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231128

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo

Patentee before: JOLED Inc.

TR01 Transfer of patent right