TWI686870B - 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置 - Google Patents

半導體裝置、顯示裝置及使用該顯示裝置之電子裝置 Download PDF

Info

Publication number
TWI686870B
TWI686870B TW105105903A TW105105903A TWI686870B TW I686870 B TWI686870 B TW I686870B TW 105105903 A TW105105903 A TW 105105903A TW 105105903 A TW105105903 A TW 105105903A TW I686870 B TWI686870 B TW I686870B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
transistor
Prior art date
Application number
TW105105903A
Other languages
English (en)
Other versions
TW201637100A (zh
Inventor
岡崎健一
神長正美
井口貴弘
保坂泰靖
肥塚純一
三宅博之
山崎舜平
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201637100A publication Critical patent/TW201637100A/zh
Application granted granted Critical
Publication of TWI686870B publication Critical patent/TWI686870B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一種開口率得到提高且電容值增大的半導體裝置、以及製造成本低的半導體裝置。一種半導體裝置，包括電晶體、第一絕緣膜、以及包括一對電極之間的第二絕緣膜的電容器，電晶體包括閘極電極、與閘極電極接觸的閘極絕緣膜、與閘極絕緣膜接觸並與閘極電極重疊的第一氧化物半導體膜、以及與第一氧化物半導體膜電連接的源極電極及汲極電極，電容器的一對電極中的一個包括第二氧化物半導體膜，第一絕緣膜設置在第一氧化物半導體膜上，以第二氧化物半導體膜夾在第一絕緣膜和第二絕緣膜之間的方式將第二絕緣膜設置在第二氧化物半導體膜上。

Description

半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
本發明的一個實施方式係關於一種半導體裝置、顯示裝置、使用該顯示裝置的電子裝置。本發明的一個實施方式係關於一種物體、方法或製造方法。另外，本發明的一個實施方式係關於一種製程(process)、機器(machine)、產品(manufacture)或者組合物(composition of matter)。本發明的一個實施方式係關於一種半導體裝置、顯示裝置、電子裝置、它們的製造方法或它們的驅動方法。尤其是，本發明的一個實施方式例如係關於包括電晶體及電容器的半導體裝置。
用於以液晶顯示裝置或發光顯示裝置為代表的大多數平板顯示器的電晶體利用在玻璃基板上形成的矽半導體諸如非晶矽、單晶矽或多晶矽而構成。此外，使用該矽半導體的電晶體也用於積體電路(IC)等。
近年來，將呈現半導體特性的金屬氧化物用於電晶體來代替矽半導體的技術受到矚目。注意，在本說明書中，將呈現半導體特性的金屬氧化物稱為氧化物半導體。例如，已公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類 氧化物來製造電晶體並將該電晶體用於顯示裝置的像素的切換元件等的技術(參照專利文獻1及專利文獻2)。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
本發明的一個實施方式的目的之一是提供一種包括具有導電性的氧化物半導體膜的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種開口率得到提高且電容值增大的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種製造成本低的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置等。
注意，這些目的的記載不妨礙其他目的的存在。此外，本發明的一個實施方式並不需要實現所有上述目的。上述效果以外的目的從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並可以從所述描述中抽取。
本發明的一個實施方式是一種半導體裝置，該半導體裝置包括：電晶體；第一絕緣膜；以及包括一對電極之間的第二絕緣膜的電容器，電晶體包括：閘極電極；與閘極電極接觸的閘極絕緣膜；與閘極絕緣膜接觸並位於與閘極電極重疊的位置上的第一氧化物半導體膜；以及與第一氧化物半導體膜電連接的源極電極及汲極電極，電容器的一對電極中的一個包括第二氧化物半導體膜，第一絕緣膜設置在第一氧化物半導體膜上，以第二氧化物半導體膜夾在第一絕緣膜和第二絕緣膜之間的方式將第二絕緣膜設置在第二氧化物半導體膜上。
另外，本發明的另一個實施方式是一種半導體裝置，還包括導電膜且電容器的一對電極中的另一個包括導電膜。
另外，本發明的另一個實施方式是一種半導體裝置，其中電晶體包括第一絕緣膜、設置在與第一氧化物半導體膜重疊的位置上的第二氧化物半 導體膜。
另外，本發明的另一個實施方式是一種半導體裝置，其中電晶體包括第一絕緣膜、第二絕緣膜、設置在與第一氧化物半導體膜重疊的位置上的導電膜。
另外，本發明的另一個實施方式是一種半導體裝置，其電容器使可見光透過。
另外，在上述半導體裝置中，第一氧化物半導體膜及第二氧化物半導體膜較佳為In-M-Zn氧化物(M表示Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)。
另外，在上述半導體裝置中，第一絕緣膜包含氧，第二絕緣膜包含氫。
另外，本發明的另一個實施方式是一種包括上述半導體裝置及液晶元件的顯示裝置。
另外，本發明的另一個實施方式是一種包括上述半導體裝置、以及開關、揚聲器、顯示部和外殼中的至少一個的電子裝置。
根據本發明的一個實施方式，可以提供一種包括具有導電性的氧化物半導體膜的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種開口率得到提高且電容值增大的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種製造成本低的半導體裝置。另外，根據本發明的一個實施方式，可以提供一種新穎的半導體裝置等。
注意，這些效果的記載不妨礙其他效果的存在。此外，本發明的一個實施方式並不需要具有所有上述效果。上述效果以外的效果從說明書、圖式、申請專利範圍等的描述中是顯而易見的，並可以從所述描述中抽取。
11‧‧‧基板
13‧‧‧導電膜
15‧‧‧絕緣膜
17‧‧‧絕緣膜
19a‧‧‧氧化物半導體膜
19b‧‧‧氧化物半導體膜
19c‧‧‧共用電極
21a‧‧‧導電膜
21b‧‧‧導電膜
23‧‧‧絕緣膜
25‧‧‧絕緣膜
27‧‧‧絕緣膜
28‧‧‧絕緣膜
29‧‧‧共用電極
51‧‧‧液晶元件
52‧‧‧電晶體
55‧‧‧電容器
70‧‧‧像素
70a‧‧‧像素
70b‧‧‧像素
70c‧‧‧像素
70d‧‧‧像素
70e‧‧‧像素
70f‧‧‧像素
71‧‧‧像素部
74‧‧‧掃描線驅動電路
75‧‧‧公用線
76‧‧‧信號線驅動電路
77‧‧‧掃描線
79‧‧‧信號線
80‧‧‧顯示裝置
100‧‧‧直徑
102‧‧‧基板
104‧‧‧閘極電極
105‧‧‧閘極佈線
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧絕緣膜
110‧‧‧氧化物半導體膜
111‧‧‧氧化物半導體膜
111a‧‧‧氧化物半導體膜
111b‧‧‧氧化物半導體膜
112‧‧‧佈線
112a‧‧‧源極電極
112b‧‧‧汲極電極
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
119‧‧‧絕緣膜
120‧‧‧導電膜
120a‧‧‧導電膜
141‧‧‧開口
142‧‧‧開口
144‧‧‧開口
146‧‧‧開口
148‧‧‧開口
150‧‧‧電晶體
151‧‧‧電晶體
160‧‧‧電容器
170‧‧‧閘極佈線接觸部
171‧‧‧閘極佈線接觸部
193‧‧‧靶材
194‧‧‧電漿
202‧‧‧基板
204‧‧‧導電膜
206‧‧‧絕緣膜
207‧‧‧絕緣膜
208‧‧‧氧化物半導體膜
208a‧‧‧氧化物半導體膜
208b‧‧‧氧化物半導體膜
208c‧‧‧氧化物半導體膜
211a‧‧‧氧化物半導體膜
211b‧‧‧氧化物半導體膜
212a‧‧‧導電膜
212b‧‧‧導電膜
214‧‧‧絕緣膜
216‧‧‧絕緣膜
218‧‧‧絕緣膜
220b‧‧‧導電膜
252a‧‧‧開口
252b‧‧‧開口
252c‧‧‧開口
270‧‧‧電晶體
270A‧‧‧電晶體
270B‧‧‧電晶體
319b‧‧‧氧化物半導體膜
329‧‧‧導電膜
351a‧‧‧液晶元件
351b‧‧‧液晶元件
352‧‧‧電晶體
355‧‧‧電容器
355a‧‧‧電容器
355b‧‧‧電容器
370‧‧‧像素
370a‧‧‧像素
370b‧‧‧像素
370c‧‧‧像素
450‧‧‧顯示部
451‧‧‧視窗
452a‧‧‧影像
452b‧‧‧影像
453‧‧‧按鈕
455‧‧‧視窗
456‧‧‧文件資訊
457‧‧‧捲軸
600‧‧‧基板
601‧‧‧基板
602‧‧‧閘極佈線
604‧‧‧電容佈線
605‧‧‧電容佈線
613‧‧‧佈線
615‧‧‧閘極佈線
616‧‧‧佈線
618‧‧‧汲極電極
623‧‧‧絕緣膜
624‧‧‧像素電極
625‧‧‧絕緣膜
626‧‧‧像素電極
627‧‧‧絕緣膜
628‧‧‧電晶體
629‧‧‧電晶體
630‧‧‧電容器
631‧‧‧電容器
633‧‧‧開口
636‧‧‧彩色膜
640‧‧‧共用電極
644‧‧‧突起
645‧‧‧配向膜
646‧‧‧狹縫
647‧‧‧狹縫
648‧‧‧配向膜
650‧‧‧液晶層
651‧‧‧液晶元件
652‧‧‧液晶元件
700‧‧‧顯示裝置
701‧‧‧基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧佈線
711‧‧‧佈線部
712‧‧‧密封材料
716‧‧‧FPC
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
764‧‧‧絕緣膜
766‧‧‧絕緣膜
768‧‧‧絕緣膜
772‧‧‧導電膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
790‧‧‧電容器
5000‧‧‧外殼
5001‧‧‧顯示部
5002‧‧‧顯示部
5003‧‧‧揚聲器
5004‧‧‧LED燈
5005‧‧‧操作鍵
5006‧‧‧連接端子
5007‧‧‧感測器
5008‧‧‧麥克風
5009‧‧‧開關
5010‧‧‧紅外線埠
5011‧‧‧記錄介質讀取部
5012‧‧‧支撐部
5013‧‧‧耳機
5014‧‧‧天線
5015‧‧‧快門按鈕
5016‧‧‧影像接收部
5017‧‧‧充電器
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
5200‧‧‧顆粒
5201‧‧‧離子
5202‧‧‧橫向生長部
5203‧‧‧粒子
5220‧‧‧基板
5230‧‧‧靶材
5240‧‧‧電漿
5260‧‧‧加熱機構
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
在圖式中：圖1A和圖1B是示出半導體裝置的一個實施方式的俯視圖及剖面圖；圖2A和圖2B是示出半導體裝置的一個實施方式的剖面圖；圖3A至圖3D是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖4A至圖4C是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖5A至圖5C是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖6A和圖6B是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖7A和圖7B是示出半導體裝置的一個實施方式的俯視圖及剖面圖；圖8A至圖8D是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖9A至圖9C是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖10A和圖10B是示出半導體裝置的一個實施方式的俯視圖及剖面圖；圖11A至圖11D是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖12A至圖12C是示出半導體裝置的製造方法的一個實施方式的剖面圖；圖13A至圖13D是CAAC-OS的剖面的Cs校正高解析度TEM影像及CAAC-OS的剖面示意圖；圖14A至圖14D是CAAC-OS的平面的Cs校正高解析度TEM影像；圖15A至圖15C是說明利用XRD的CAAC-OS及單晶氧化物半導體的結構解析的圖；圖16A和圖16B是示出CAAC-OS的電子繞射圖案的圖；圖17是示出藉由電子照射而發生的In-Ga-Zn氧化物的結晶部的變化的圖；圖18是說明CAAC-OS的成膜方法的圖；圖19A至圖19C是說明InMZnO4的結晶的圖；圖20A至圖20F是說明CAAC-OS的成膜方法的圖；圖21A至圖21C是示出電晶體的一個例子的俯視圖及剖面圖；圖22A至圖22D是示出電晶體的一個例子的剖面圖；圖23A和圖23B是說明帶結構的圖；圖24A和圖24B是示出電晶體的一個例子的剖面圖；圖25A是示出顯示裝置的一個實施方式的俯視圖，圖25B是示出像素的一個實施方式的電路圖；圖26是示出像素的一個實施方式的俯視圖； 圖27是示出像素的一個實施方式的剖面圖；圖28是示出像素的一個實施方式的剖面圖；圖29是示出像素的一個實施方式的俯視圖；圖30是示出像素的一個實施方式的剖面圖；圖31是示出像素的一個實施方式的剖面圖；圖32是示出像素的一個實施方式的俯視圖；圖33是示出像素的一個實施方式的剖面圖；圖34是示出像素的一個實施方式的剖面圖；圖35是示出像素的一個實施方式的俯視圖；圖36是示出像素的一個實施方式的剖面圖；圖37是示出像素的一個實施方式的剖面圖；圖38是示出像素的一個實施方式的剖面圖；圖39是示出像素的一個實施方式的俯視圖；圖40是示出像素的一個實施方式的剖面圖；圖41A和圖41B分別是示出像素的一個實施方式的電路圖及俯視圖；圖42是示出像素的一個實施方式的剖面圖；圖43是示出像素的一個實施方式的俯視圖；圖44是示出像素的一個實施方式的剖面圖；圖45是示出像素的一個實施方式的電路圖；圖46是示出顯示裝置的一個實施方式的俯視圖；圖47是示出顯示裝置的一個實施方式的剖面圖；圖48A和圖48B是用來說明顯示裝置的顯示的圖；圖49A和圖49B是用來說明顯示裝置的顯示的圖；圖50A至圖50E是說明顯示在顯示裝置上的方法的例子的圖；圖51A至圖51E是說明顯示在實施方式的顯示裝置上的方法的例子的圖；圖52是說明顯示模組的圖；圖53A至圖53G是說明電子裝置的圖；圖54A至圖54C是說明實施例的顯示裝置的亮度變化的圖；圖55A至圖55C是說明實施例的視覺刺激的變化的圖；圖56A和圖56B是說明實施例的受檢者的臨界融合頻率的變化的圖。
下面，參照圖式對本發明的實施方式進行詳細說明。注意，本發明的一個實施方式不侷限於以下說明，所屬技術領域的通常知識者可以很容易地理解一個事實，就是本發明在不脫離其精神及其範圍的條件下，其方式及詳細內容可以被變換為各種各樣的形式。因此，本發明的一個實施方式不應該被解釋為僅侷限在以下所示的實施方式所記載的內容中。另外，在下面所說明的實施方式中，在不同的圖式中使用相同的元件符號或相同的陰影線來表示相同部分或具有相同功能的部分，而省略反復說明。
注意，在本說明書所說明的每一個圖式中，有時為了明確起見，誇大地表示各組件的大小、膜厚度、區域。因此，本發明並不一定侷限於上述尺寸。
在本說明書等中使用的“第一”、“第二”等序數詞是為了避免組件的混同而附加的，而不是為了在數目方面上進行限定的。因此，例如可以將“第一”適當地調換為“第二”或“第三”等而進行說明。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此外，有時可以將“絕緣膜”變換為“絕緣層”。
另外，在本說明書等中，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊境不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。或者，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
另外，在本說明書等中，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的邊界不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書等所記載的“導電體”換稱為“半導體”。
另外，在使用極性不同的電晶體的情況或在電路工作中在電流方向變化的情況等下，電晶體的“源極”及“汲極”的功能有時被互相調換。因此，在本說明書等中，“源極”和“汲極”可以被互相調換。
在本說明書等中，“圖案化”是指利用光微影製程進行的製程。注意，圖案化不侷限於光微影製程，也可以使用光微影製程之外的製程。另外，在進行蝕刻處理之後去除藉由光微影製程形成的遮罩。
注意，在本說明書等中，氧氮化矽膜是指其組成中氧含量多於氮含量的膜，較佳為在55原子%以上且65原子%以下、1原子%以上且20原子%以下、25原子%以上且35原子%以下、0.1原子%以上且10原子%以下的濃度範圍內分別包含氧、氮、矽和氫。氮氧化矽膜是指其組成中氮含量多於氧含量的膜，較佳為在55原子%以上且65原子%以下、1原子%以上且20原子%以下、25原子%以上且35原子%以下、0.1原子%以上且10原子%以下的濃度範圍內分別包含氮、氧、矽和氫。
實施方式1
在本實施方式中，使用圖1A至圖12C說明本發明的一個實施方式的半導體裝置。
〈半導體裝置的結構例子〉
圖1A是本發明的一個實施方式的半導體裝置的俯視圖，圖1B是沿著圖1A中的點劃線A-B、點劃線C-D及點劃線E-F的剖面圖。注意，在圖1A中，為了方便起見，省略半導體裝置的組件的一部分(閘極絕緣膜等)。在後面的電晶體的俯視圖中，與圖1A相同，有時省略組件的一部分。
圖1A的點劃線A-B示出電晶體150的通道長度方向。點劃線E-F示出電晶體150的通道寬度方向。在本說明書中，電晶體的通道長度方向是指在源極(源極區域或源極電極)與汲極(汲極區域或汲極電極)之間載子移動的方向，通道寬度方向是指在與基板平行的面內垂直於通道長度方向的方向。
圖1A及圖1B所示的半導體裝置包括：包括第一氧化物半導體膜110的電晶體150；以及在一對電極之間包括絕緣膜的電容器160。在電容器160中，一個電極是第二氧化物半導體膜111，另一個電極是導電膜120。
電晶體150包括：基板102上的閘極電極104；閘極電極104上的被用作閘極絕緣膜的絕緣膜108；在絕緣膜108上與閘極電極104重疊的第一氧化物半導體膜110；第一氧化物半導體膜110上的源極電極112a及汲極電極112b。換言之，電晶體150包括：第一氧化物半導體膜110；與第一氧化物半導體膜110接觸的被用作閘極絕緣膜的絕緣膜108；與絕緣膜108接觸並與第一氧化物半導體膜110重疊的閘極電極104；以及與第一氧化物半導體膜110電連接的源極電極112a及汲極電極112b。圖1A及圖1B所示的電晶體150具有所謂的底閘極結構。
另外，在電晶體150上，更詳細地說，在第一氧化物半導體膜110、源極電極112a及汲極電極112b上形成有絕緣膜114、116、118。絕緣膜114、116、118具有作為電晶體150的保護絕緣膜的功能。絕緣膜114、116、118形成有到達汲極電極112b的開口142，以覆蓋開口142的方式在絕緣膜118上形成有導電膜120。導電膜120例如具有作為像素電極的功能。
電容器160包括：絕緣膜116上的被用作一個電極的第二氧化物半導體膜111；第二氧化物半導體膜111上的被用作介電膜的絕緣膜118；隔著絕緣膜118與第二氧化物半導體膜111重疊的被用作另一個電極的導電膜120。就是說，導電膜120具有作為像素電極的功能以及作為電容器的電極的功能。
第一氧化物半導體膜110具有被用作電晶體150的通道區域的區域。第二氧化物半導體膜111被用作電容器160的一對電極中的一個。因此，第二氧化物半導體膜111的電阻率比第一氧化物半導體膜110低。第一氧化物半導體膜110和第二氧化物半導體膜111較佳為包含同一金屬元素。在第一氧化物半導體膜110和第二氧化物半導體膜111包含同一金屬元素時，可以使用共同製造裝置(例如，沉積装置、加工裝置等)，因此可以抑制製造成本。
此外，也可以將使用金屬膜等形成的佈線等連接到第二氧化物半導體 膜111。例如，當將圖1A和圖1B所示的半導體裝置用於顯示裝置的像素部的電晶體及電容器時，也可以使用金屬膜形成引線配線或閘極佈線等，將該金屬膜和第二氧化物半導體膜111連接。藉由使用金屬膜形成引線配線或閘極佈線等，可以降低佈線電阻，而可以抑制信號延遲等。
電容器160具有透光性。就是說，電容器160所包括的第二氧化物半導體膜111、導電膜120及絕緣膜118都由具有透光性的材料構成。如此，當電容器160具有透光性時，電容器160可以較大地(大面積地)形成在像素中的形成有電晶體的部分以外的區域，因此可以得到開口率得到提高且電容值增大的半導體裝置。其結果是，可以得到顯示品質良好的半導體裝置。
作為設置在電晶體150上並用於電容器160的絕緣膜118，使用至少包含氫的絕緣膜。另外，作為用於電晶體150的絕緣膜107、設置在電晶體150上的絕緣膜114、116，使用至少包含氧的絕緣膜。如此，作為在電晶體150上並用於電容器160的絕緣膜、以及設置在電晶體150上並用於電晶體150的絕緣膜使用上述絕緣膜，由此可以控制電晶體150所包括的第一氧化物半導體膜110的電阻率及電容器160所包括的第二氧化物半導體膜111的電阻率。
藉由作為用於電容器160的絕緣膜、以及設置在電晶體150及電容器160上的絕緣膜採用如下結構，可以提高導電膜120的平坦性。明確而言，絕緣膜114、116設置在第一氧化物半導體膜110上，以與絕緣膜116夾住第二氧化物半導體膜111的方式將絕緣膜118設置在第二氧化物半導體膜111上。藉由採用這樣的結構，可以控制第二氧化物半導體膜111的電阻率而不在位於與第二氧化物半導體膜111重疊的位置上的絕緣膜114、116中形成開口，因此可以提高導電膜120的平坦性。因此，藉由採用這樣的結構，例如，當將圖1A和圖1B所示的半導體裝置用於液晶顯示裝置的像素部中的電晶體及電容器時，可以實現形成在導電膜120上的液晶的良好配向性。
另外，也可以以與電晶體的通道區域重疊的方式設置與導電膜120同時成膜、被蝕刻、形成的導電膜120a。圖2A示出此時的例子。因為導電膜120a與導電膜120同時成膜、被蝕刻、形成，所以導電膜120a包含與導電 膜120相同的材料。因此，可以抑制製程的增加。注意，本發明的一個實施方式不侷限於此。導電膜120a也可以利用與導電膜120不同的製程形成。導電膜120a具有與電晶體的通道區域重疊的區域。因此，導電膜120a具有作為電晶體的第二閘極電極的功能。因而，導電膜120a也可以與閘極電極104連接。或者，導電膜120a也可以不與閘極電極104連接而被供應與閘極電極104不同的信號或電位。藉由採用這樣的結構，可以進一步提高電晶體150的電流驅動能力。此時，用於第二閘極電極的閘極絕緣膜是絕緣膜114、116、118。
另外，也可以以與電晶體的通道區域重疊的方式設置與第二氧化物半導體膜111同時成膜、被蝕刻、形成的第二氧化物半導體膜111a。圖2B示出此時的例子。因為第二氧化物半導體膜111a與第二氧化物半導體膜111同時成膜、被蝕刻、形成，所以第二氧化物半導體膜111a包含與第二氧化物半導體膜111相同的材料。因此，可以抑制製程的增加。注意，本發明的一個實施方式不侷限於此。第二氧化物半導體膜111a也可以利用與第二氧化物半導體膜111不同的製程形成。第二氧化物半導體膜111a具有與被用作電晶體150的通道區域的第一氧化物半導體膜110重疊的區域。因此，第二氧化物半導體膜111a具有作為電晶體150的第二閘極電極的功能。因而，第二氧化物半導體膜111a也可以與閘極電極104連接。或者，第二氧化物半導體膜111a也可以不與閘極電極104連接而被供應與閘極電極104不同的信號或電位。藉由採用這樣的結構，用於第二閘極電極的閘極絕緣膜是絕緣膜114、116，因此與圖2A所示的電晶體相比，可以進一步提高電晶體150的電流驅動能力。
注意，在電晶體150中，第一氧化物半導體膜110被用作通道區域，因此其電阻率比第二氧化物半導體膜111高。另一方面，第二氧化物半導體膜111具有作為電極的功能，因此其電阻率比第一氧化物半導體膜110低。
在此，以下，對第一氧化物半導體膜110及第二氧化物半導體膜111的電阻率的控制方法進行說明。
〈氧化物半導體膜的電阻率的控制方法〉
可用於第一氧化物半導體膜110及第二氧化物半導體膜111的氧化物半 導體膜是可以根據膜中的氧缺陷及/或膜中的氫、水等雜質的濃度控制電阻率的半導體材料。因此，藉由選擇增加第一氧化物半導體膜110及第二氧化物半導體膜111中的氧缺陷及/或雜質濃度的處理、或者減少氧缺陷及/或雜質濃度的處理，可以控制各氧化物半導體膜的電阻率。
明確而言，對用於被用作電容器160的電極的第二氧化物半導體膜111的氧化物半導體膜進行電漿處理，增加該氧化物半導體膜中的氧缺陷及/或氫、水等雜質，可以實現載子密度高且電阻率低的氧化物半導體膜。以與氧化物半導體膜接觸的方式形成包含氫的絕緣膜，使氫從該包含氫的絕緣膜，例如是從絕緣膜118擴散到氧化物半導體膜，由此可以實現載子密度高且電阻率低的氧化物半導體膜。第二氧化物半導體膜111在上述增加膜中的氧缺陷或擴散氫的製程之前被用作半導體，在該製程之後被用作導電體。
作為上述電漿處理，例如典型地可以舉出使用包含選自稀有氣體(He、Ne、Ar、Kr、Xe)、氫和氮中的一種以上的氣體的電漿處理。更明確而言，可以舉出Ar氛圍下的電漿處理、Ar和氫的混合氣體氛圍下的電漿處理、氨氛圍下的電漿處理、Ar和氨的混合氛圍下的電漿處理或氮氛圍下的電漿處理等。藉由上述電漿處理，在氧化物半導體膜中的氧脫離了的晶格(或氧脫離了的部分)中形成氧缺陷。該氧缺陷有時成為產生載子的原因。此外，從氧化物半導體膜附近，更明確而言，從與氧化物半導體膜的下側或上側接觸的絕緣層供應氫，上述氧缺陷與氫鍵合而有時產生作為載子的電子。
藉由作為絕緣膜118例如使用包含氫的絕緣膜，換言之能夠釋放氫的絕緣膜，典型的是氮化矽膜，可以對第二氧化物半導體膜111供應氫。能夠釋放氫的絕緣膜中的氫濃度較佳為1×1022atoms/cm3以上。藉由以與第二氧化物半導體膜111接觸的方式形成上述絕緣膜，可以有效地使第二氧化物半導體膜111中含有氫。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在氧脫離了的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，以與包含氫的絕緣 膜接觸的方式設置的第二氧化物半導體膜111的載子密度比第一氧化物半導體膜110高。
另外，為了得到電阻率低的氧化物半導體膜，能夠採用離子植入法、離子摻雜法、電漿浸沒離子佈植技術等來將氫、硼、磷或氮注入氧化物半導體膜內。
另一方面，藉由設置絕緣膜107、114、116，不使被用作電晶體150的通道區域的第一氧化物半導體膜110與包含氫的絕緣膜106、118接觸。藉由作為絕緣膜107、114、116中的至少一個採用包含氧的絕緣膜，換言之，能夠釋放氧的絕緣膜，由此可以對第一氧化物半導體膜110供應氧。被供應氧的第一氧化物半導體膜110由於膜中或介面的氧缺陷被填補而成為電阻率高的氧化物半導體膜。此外，作為能夠釋放氧的絕緣膜例如可以使用氧化矽膜或氧氮化矽膜。
如此，藉由改變與第一氧化物半導體膜110及第二氧化物半導體膜111接觸的絕緣膜的結構，可以控制氧化物半導體膜的電阻率。注意，絕緣膜106也可以使用與絕緣膜118相同的材料。藉由作為絕緣膜106使用氮化矽，可以抑制從絕緣膜107釋放的氧被供應到閘極電極104而使該閘極電極104氧化。
氧缺陷被填補且氫濃度被降低的氧化物半導體膜可以說是高純度本質化或實質上高純度本質化的氧化物半導體膜。在此，“實質上本質”是指氧化物半導體膜的載子密度低於8×1011個/cm3，較佳低於1×1011個/cm3，更佳低於1×1010個/cm3且為1×10-9個/cm3以上。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。此外，高純度本質或實質上高純度本質的氧化物半導體膜的缺陷能階密度低，因此可以降低陷阱態密度。
高純度本質或實質上高純度本質的氧化物半導體膜的關態電流(off-state current)顯著小，即便是通道寬度為1×106μm、通道長度為10μm的元件，在源極電極與汲極電極之間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，亦即1×10-13A 以下。因此，將使用上述高純度本質或實質上高純度本質的氧化物半導體膜的第一氧化物半導體膜110用作通道區域的電晶體150成為電特性變動小且可靠性高的電晶體。
在形成有電晶體150的通道區域的第一氧化物半導體膜110中，較佳為儘可能地減少氫。明確而言，在第一氧化物半導體膜110中，藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)得到的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下，更進一步較佳為1×1016atoms/cm3以下。
另一方面，被用作電容器160的電極的第二氧化物半導體膜111是其氫濃度及/或氧缺陷量比第一氧化物半導體膜110大且電阻率比第一氧化物半導體膜110低的氧化物半導體膜。第二氧化物半導體膜111的氫濃度為8×1019atoms/cm3以上，較佳為1×1020atoms/cm3以上，更佳為5×1020atoms/cm3以上。第二氧化物半導體膜111的氫濃度為第一氧化物半導體膜110的2倍以上，較佳為10倍以上。第二氧化物半導體膜111的電阻率較佳為第一氧化物半導體膜110的1×10-8倍以上且低於1×10-1倍，典型地為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
在此，以下對圖1A和圖1B所示的半導體裝置的其他組件進行詳細的說明。
〈基板〉
雖然對基板102的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽等為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。作為基板 102，也可以使用撓性基板，並且在撓性基板上直接形成電晶體150、電容器160等。
除此之外，可以作為基板102使用各種基板形成電晶體。對基板的種類沒有特別的限制。作為該基板的例子，例如可以使用塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的例子，有鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板的例子，可以舉出以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠、或者丙烯酸樹脂等具有撓性的合成樹脂等。作為貼合薄膜的例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作為基材薄膜的例子，可以舉出聚酯、聚醯胺、聚醯亞胺、無機蒸鍍薄膜、紙類等。尤其是，藉由使用半導體基板、單晶基板或SOI基板等，可以製造特性、尺寸或形狀等的不均勻性小、電流能力高且尺寸小的電晶體。當利用上述電晶體構成電路時，可以實現電路的低耗電量化或電路的高集成化。
另外，也可以使用一個基板形成電晶體，然後將電晶體轉置到另一個基板上。作為將電晶體轉置至其上的基板的例子，可以使用上述可以在其上形成電晶體的基板，還可以使用紙基板、玻璃紙基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡膠基板等。藉由使用上述基板，可以實現特性良好的電晶體的形成、耗電量低的電晶體的形成、不易損壞的裝置的製造、耐熱性的提高、輕量化或薄型化。
〈第一氧化物半導體膜及第二氧化物半導體膜〉
第一氧化物半導體膜110及第二氧化物半導體膜111較佳為包括至少包含銦(In)、鋅(Zn)及M(Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf等金屬)的以In-M-Zn氧化物表示的膜。另外，為了減少使用該氧化物半導體的電晶體的電特性不均勻性，除了上述元素以外，較佳為還包含穩定劑(stabilizer)。
作為穩定劑，除了上述以M表示的金屬以外，還可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩定劑，可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
作為構成第一氧化物半導體膜110及第二氧化物半導體膜111的氧化物半導體，例如可以使用In-Ga-Zn類氧化物、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物、In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn類氧化物、In-Sn-Al-Zn類氧化物、In-Sn-Hf-Zn類氧化物、In-Hf-Al-Zn類氧化物。
注意，在此，In-Ga-Zn類氧化物是指作為主要成分具有In、Ga和Zn的氧化物，對In、Ga、Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
第一氧化物半導體膜110和第二氧化物半導體膜111也可以包含上述氧化物中的相同金屬元素。當第一氧化物半導體膜110和第二氧化物半導體膜111包含相同金屬元素時，可以降低製造成本。例如，藉由使用其金屬組成同一的金屬氧化物靶材可以降低製造成本。藉由使用其金屬組成同一的金屬氧化物靶材，在對氧化物半導體膜進行加工時可以共同使用蝕刻氣體或蝕刻劑。注意，即使第一氧化物半導體膜110和第二氧化物半導體膜111包含相同金屬元素，也有時其組成互不相同。例如，在電晶體及電容器的製程中，膜中的金屬元素脫離，而第一氧化物半導體膜110和第二氧化物半導體膜111中的金屬組成有時互不相同。
另外，當第一氧化物半導體膜110為In-M-Zn氧化物且假設In與M之和為100atomic%時，In和M的原子個數比較佳為如下：In的原子個數比高於25atomic%，M的原子個數比低於75atomic%，更佳為：In的原子個數比高於34atomic%，M的原子個數比低於66atomic%。
第一氧化物半導體膜110的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體150的關態電流。
第一氧化物半導體膜110的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
當第一氧化物半導體膜110為In-M-Zn氧化物(M為Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf)時，較佳為用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比滿足In
Figure 105105903-A0202-12-0016-133
M及Zn
Figure 105105903-A0202-12-0016-135
M。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。在所成膜的第一氧化物半導體膜110的原子個數比中，分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。
作為第一氧化物半導體膜110使用載子密度較低的氧化物半導體膜。例如，第一氧化物半導體膜110使用載子密度為1×1017個/cm3以下，較佳為1×1015個/cm3以下，更佳為1×1013個/cm3以下，進一步較佳為1×1011個/cm3以下的氧化物半導體膜。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)來使用具有適當的組成的材料。另外，較佳為適當地設定第一氧化物半導體膜110的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
當第一氧化物半導體膜110包含第14族元素之一的矽或碳時，在第一氧化物半導體膜110中氧缺陷增加，使得第一氧化物半導體膜110被n型化。因此，第一氧化物半導體膜110中的矽或碳的濃度(利用二次離子質譜分析法測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在第一氧化物半導體膜110中，利用二次離子質譜分析法測得 的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低第一氧化物半導體膜110的鹼金屬或鹼土金屬的濃度。
當在第一氧化物半導體膜110中含有氮時，產生作為載子的電子，並載子密度增加，使得第一氧化物半導體膜110容易被n型化。其結果，使用含有氮的氧化物半導體的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少該氧化物半導體膜中的氮，例如，利用二次離子質譜分析法測得的氮濃度較佳為5×1018atoms/cm3以下。
第一氧化物半導體膜110例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、下述微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷能階密度最高，而CAAC-OS的缺陷能階密度最低。
第一氧化物半導體膜110例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如完全地具有非晶結構，而不具有結晶部。
另外，第一氧化物半導體膜110也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如包括非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。另外，混合膜有時例如具有疊層結構，其中包括非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域。
〈絕緣膜〉
作為被用作電晶體150的閘極絕緣膜的絕緣膜106、107的每一個，可以使用藉由電漿CVD(CVD：Chemical Vapor Deposition)法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭 膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。注意，也可以使用選自上述材料中的單層的絕緣膜，而不採用絕緣膜106、107的疊層結構。
絕緣膜106具有抑制氧透過的障壁膜的功能。例如，當對絕緣膜107、114、116及/或第一氧化物半導體膜110供應過量氧時，絕緣膜106能夠抑制氧透過。
與被用作電晶體150的通道區域的第一氧化物半導體膜110接觸的絕緣膜107較佳為氧化物絕緣膜，並且該絕緣膜107較佳為包括包含超過化學計量組成的氧的區域(氧過剩區域)。換言之，絕緣膜107是能夠釋放氧的絕緣膜。此外，為了在絕緣膜107中設置氧過剩區域，例如在氧氛圍下形成絕緣膜107即可。或者，也可以對成膜後的絕緣膜107引入氧而形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
此外，當絕緣膜106、107使用氧化鉿時發揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，藉由使用氧化鉿，與使用氧化矽的情況相比，可以使絕緣膜106、107的厚度變大，由此，可以減少穿隧電流引起的洩漏電流。亦即，可以實現關態電流小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
注意，在本實施方式中，作為絕緣膜106形成氮化矽膜，作為絕緣膜107形成氧化矽膜。與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量所需要的厚度較大，因此，藉由作為被用作電晶體150的閘極絕緣膜的絕緣膜108包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體150的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體150的靜電破壞。
〈閘極電極、源極電極及汲極電極〉
作為可用於閘極電極104、源極電極112a及汲極電極112b的材料，可 以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭、或鎢等金屬、以這些金屬為主要成分的合金的單層結構或疊層結構。例如，可以舉出：在鋁膜上層疊鈦膜的兩層結構、在鎢膜上層疊鈦膜的兩層結構、在鉬膜上層疊銅膜的兩層結構、在包含鉬和鎢的合金膜上層疊銅膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜或氮化鈦膜上層疊鋁膜或銅膜、以及鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜、以及鉬膜或氮化鉬膜的三層結構等。當源極電極112a及汲極電極112b具有三層結構時，較佳的是，作為第一層和第三層形成鈦、氮化鈦、鉬、鎢、包含鉬和鎢的合金、包含鉬和鋯的合金、或由氮化鉬構成的膜，作為第二層形成銅、鋁、金、銀、或者銅和錳的合金等由低電阻材料構成的膜。另外，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等具有透光性的導電材料。另外，例如可以使用濺射法形成可用於閘極電極104、源極電極112a及汲極電極112b的材料。
〈導電膜〉
導電膜120具有作為像素電極的功能。作為導電膜120，例如可以使用使可見光透過的材料。明確而言，作為導電膜120較佳為使用包含選自銦(In)、鋅(Zn)和錫(Sn)中的一種的材料。另外，作為導電膜120，例如可以使用如下具有透光性的導電材料：包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物(ITO：Indium Tin Oxide)、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。此外，例如可以使用濺射法形成導電膜120。
〈保護絕緣膜〉
作為被用作電晶體150的保護絕緣膜的絕緣膜114、116、118，可以使用藉由電漿CVD法、濺射法等形成的包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣膜。
與被用作電晶體150的通道區域的第一氧化物半導體膜110接觸的絕緣膜114較佳為氧化物絕緣膜，而使用能夠釋放氧的絕緣膜。能夠釋放氧的 絕緣膜換句話說是具有含有超過化學計量組成的氧的區域(氧過剩區域)的絕緣膜。此外，為了在絕緣膜114中設置氧過剩區域，例如，可以在氧氛圍下形成絕緣膜114。或者，也可以對成膜後的絕緣膜114引入氧，形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
藉由作為絕緣膜114使用能夠釋放氧的絕緣膜，可以將氧移動到被用作電晶體150的通道區域的第一氧化物半導體膜110中，而減少第一氧化物半導體膜110的氧缺陷量。例如，藉由使用如下絕緣膜可以減少第一氧化物半導體膜110中的氧缺陷量，在該絕緣膜中利用熱脫附譜分析(以下，稱為TDS分析)測得的膜表面溫度為100℃以上且700℃以下或100℃以上且500℃以下的範圍內的氧分子的釋放量為1.0×1018分子/cm3以上。
此外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵的在g=2.001處出現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為，若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧透過量減少。較佳的是，在絕緣膜114與第一氧化物半導體膜110之間的介面的缺陷量較少，典型的是，利用ESR測得的起因於第一氧化物半導體膜110中的缺陷的在g值為1.89以上且1.96以下處出現的信號的自旋密度為1×1017spins/cm3以下，更佳為檢測下限以下。
在絕緣膜114中，有時從外部進入絕緣膜114的氧全部移動到絕緣膜114的外部。或者，有時從外部進入絕緣膜114的氧的一部分殘留在絕緣膜114內部。另外，有時在氧從外部進入絕緣膜114的同時，絕緣膜114所含有的氧移動到絕緣膜114的外部，由此在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經過絕緣膜114而移動到第一氧化物半導體膜110中。
此外，絕緣膜114可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(Ev_os)與氧化物半導體膜的導帶底的能量(Ec_os)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮 氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析法中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨分子的釋放量為1×1018分子/cm3以上且5×1019分子/cm3以下。注意，該氨釋放量是在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x大於0且2以下，較佳為1以上且2以下)，典型的是NO2或NO在絕緣膜114等中形成能階。該能階位於第一氧化物半導體膜110的能隙中。由此，當氮氧化物擴散到絕緣膜114與第一氧化物半導體膜110之間的介面時，有時該能階在絕緣膜114一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與第一氧化物半導體膜110之間的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜216所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與第一氧化物半導體膜110之間的介面附近不容易俘獲電子。
藉由作為絕緣膜114使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程中的加熱處理，典型的是低於400℃或低於375℃(較佳為340℃以上且360℃以下)的加熱處理，在利用100K以下的ESR對絕緣膜114進行測量而得到的光譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型地為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x大於0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。亦即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，利用SIMS對上述氧化物絕緣膜進行測量而得到的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
以與絕緣膜114接觸的方式形成的絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。藉由加熱，氧的一部分從其氧含量超過化學計量組成的氧化物絕緣膜中脫離。在熱脫附譜(TDS：Thermal Desorption Spectroscopy)分析中，其氧含量超過化學計量組成的氧化物絕緣膜的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，在上述TDS中，膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
此外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比離第一氧化物半導體膜110更遠，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
絕緣膜114的厚度可以為5nm以上且150nm以下，較佳為5nm以上且50nm以下，更佳為10nm以上且30nm以下。絕緣膜116的厚度可以為30nm以上且500nm以下，較佳為150nm以上且400nm以下。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的介面。因此，在本實施方式中，以虛線圖示出絕緣膜114與絕緣膜116之間的介面。注意，在本實施方式中，雖然說明絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構、絕緣膜116的單層結構或三層以上的疊層結構。
被用作電容器160的介電膜的絕緣膜118較佳為氮化物絕緣膜。氮化矽膜的相對介電常數比氧化矽膜高且為了得到與氧化矽膜相等的靜電容量所需要的厚度較大，因此，藉由作為被用作電容器160的介電膜的絕緣膜118使用氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電容器160的絕緣耐壓的下降並提高絕緣耐壓來抑制電容器160的靜電破壞。另外，絕緣膜118還具有降低被用作電容器160的電極的第二氧化物半導體膜111的電阻率的功能。
此外，絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜118，能夠防止氧從第一氧化物半導體膜110擴散到外部並能夠防止絕緣膜114、116所包含的氧擴散到外部，還能夠抑制氫、水等從外部侵入第一氧化物半導體膜110中。注意，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
〈顯示裝置的製造方法〉
使用圖3A至圖6B說明圖1A和圖1B所示的半導體裝置的製造方法的一個例子。
首先，在基板102上形成閘極電極104。然後，在基板102及閘極電極104上形成包括絕緣膜106、107的絕緣膜108(參照圖3A)。
注意，可以使用從上述列舉的材料選擇的材料形成基板102、閘極電極104及絕緣膜106、107。在本實施方式中，作為基板102使用玻璃基板，作 為用於閘極電極104的導電膜使用鎢膜，作為絕緣膜106使用能夠釋放氫的氮化矽膜，作為絕緣膜107使用能夠釋放氧的氧氮化矽膜。
可以在基板102上形成導電膜之後，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成閘極電極104。
接著，在絕緣膜108上的與閘極電極104重疊的位置上形成第一氧化物半導體膜110(參照圖3B)。
可以使用從上述列舉的材料選擇的材料形成第一氧化物半導體膜110。在本實施方式中，作為第一氧化物半導體膜110使用In-Ga-Zn氧化物膜(使用In：Ga：Zn=1：1：1.2的金屬氧化物靶材形成的膜)。
可以在絕緣膜108上形成氧化物半導體膜之後，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成第一氧化物半導體膜110。
較佳為在形成第一氧化物半導體膜110之後進行加熱處理。在如下條件下進行加熱處理即可：以250℃以上且650℃以下的溫度，較佳為以300℃以上且500℃以下的溫度，更佳為以350℃以上且450℃以下的溫度，採用惰性氣體氛圍、包含10ppm以上的氧化性氣體的氛圍或減壓氛圍。此外，加熱處理也可以在惰性氣體氛圍中進行熱處理之後，在包含10ppm以上的氧化性氣體的氛圍中進行以便填補從第一氧化物半導體膜110脫離的氧。由於該加熱處理，可以從絕緣膜106、107及第一氧化物半導體膜110中的至少一個去除氫、水等雜質。注意，該熱處理也可以在將第一氧化物半導體膜110加工為島狀之前進行。
注意，為了對將第一氧化物半導體膜110用作通道區域的電晶體150賦予穩定的電特性，藉由降低第一氧化物半導體膜110中的雜質濃度，來使第一氧化物半導體膜110成為本質或實質上本質是有效的。
可以在絕緣膜108及第一氧化物半導體膜110上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕 刻，由此在絕緣膜108及第一氧化物半導體膜110上形成源極電極112a及汲極電極112b(參照圖3C)。
可以使用從上述列舉的材料選擇的材料形成源極電極112a及汲極電極112b。在本實施方式中，作為源極電極112a及汲極電極112b採用鎢膜、鋁膜和鈦膜的三層的疊層結構。
另外，也可以在形成源極電極112a及汲極電極112b之後對第一氧化物半導體膜110的表面進行洗滌。作為該洗滌方法，例如可以舉出使用磷酸等化學溶液的洗滌。藉由使用磷酸等化學溶液進行洗滌，可以去除附著於第一氧化物半導體膜110表面的雜質(例如，包含在源極電極112a及汲極電極112b中的元素等)。注意，不一定需要進行該洗滌，根據情況可以不進行該洗滌。
另外，在形成源極電極112a及汲極電極112b的製程和上述洗滌製程中的一個或兩個中，有時第一氧化物半導體膜110的從源極電極112a及汲極電極112b露出的區域變薄。
接著，在絕緣膜108、第一氧化物半導體膜110、源極電極112a及汲極電極112b上形成絕緣膜114、116。然後，以殘留所希望的區域的方式對該絕緣膜114、116進行圖案化，然後對不需要的區域進行蝕刻，由此形成開口141(參照圖3D)。
較佳的是，在形成絕緣膜114之後，在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上而連續地形成絕緣膜116，由此可以減少絕緣膜114與絕緣膜116之間的介面處的來源於大氣成分的雜質的濃度，並且可以使包含於絕緣膜114、116中的氧移動到第一氧化物半導體膜110中，從而可以降低第一氧化物半導體膜110中的氧缺陷量。
在絕緣膜116的形成製程中，絕緣膜114被用作第一氧化物半導體膜110的保護膜。因此，可以在減少對第一氧化物半導體膜110造成的損傷的 同時使用功率密度高的高頻功率形成絕緣膜116。
可以使用從上述列舉的材料選擇的材料形成絕緣膜114、116。在本實施方式中，作為絕緣膜114、116使用能夠釋放氧的氧氮化矽膜。
另外，在形成絕緣膜114、116之後較佳為進行加熱處理(以下，記載為第一加熱處理)。藉由第一加熱處理，可以降低包含於絕緣膜114、116中的氮氧化物。此外，藉由第一加熱處理，可以將絕緣膜114、116中的氧的一部分移動到第一氧化物半導體膜110中以減少第一氧化物半導體膜110中的氧缺陷量。
將第一加熱處理的溫度典型地設定為低於400℃，較佳低於375℃，更佳為150℃以上且350℃以下。第一加熱處理可以在氮、氧、超乾燥空氣(水含量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等。該加熱處理可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)裝置等。
以使汲極電極112b露出的方式形成開口141。作為開口141的形成方法，例如可以使用乾蝕刻法。開口141的形成方法不侷限於此，也可以使用濕蝕刻法、或乾蝕刻法和濕蝕刻法的組合。注意，由於用來形成開口141的蝕刻製程，而有可能減少汲極電極112b的厚度。
接著，以覆蓋開口141的方式在絕緣膜116上形成將成為第二氧化物半導體膜111的氧化物半導體膜(參照圖4A、圖4B)。
圖4A是在絕緣膜116上形成氧化物半導體膜時的沉積装置內的剖面示意圖。圖4A示意性地示出：作為沉積装置的濺射裝置；在該濺射裝置中設置的靶材193；在靶材193的下方形成的電漿194。
首先，在形成氧化物半導體膜時，在包含氧氣體的氛圍下進行電漿放電。此時，被形成氧化物半導體膜的絕緣膜116被添加氧。在形成氧化物半導體膜時，該氛圍除了氧氣體以外還可以混有惰性氣體(例如，氦氣體、 氬氣體、氙氣體等)。例如，較佳的是，使用氬氣體和氧氣體，使氧氣體的流量比氬氣體大。藉由使氧氣體的流量比氬氣體大，可以適當地對絕緣膜116添加氧。例如，作為氧化物半導體膜的形成條件，可以使沉積氣體整體中氧氣體所占的比例為50%以上且100%以下，較佳為80%以上且100%以下。
注意，在圖4A中，以虛線箭頭示意性地示出添加到絕緣膜116的氧或過量氧。
形成氧化物半導體膜時的基板溫度為室溫以上且低於340℃，較佳為室溫以上且300℃以下，更佳為100℃以上且250℃以下，進一步較佳為100℃以上且200℃以下。藉由利用加熱形成氧化物半導體膜，可以提高氧化物半導體膜的結晶性。另一方面，當作為基板102使用大型玻璃基板(例如，第6代至第10代)且形成氧化物半導體膜時的基板溫度為150℃以上且低於340℃時，基板102有時變形(歪曲或翹曲)。因此，當使用大型玻璃基板時，藉由將形成氧化物半導體膜時的基板溫度設定為100℃以上且低於150℃，可以抑制玻璃基板的變形。
可以使用從上述列舉的材料選擇的材料形成該氧化物半導體膜。在本實施方式中，藉由使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=1：3：6[原子個數比])的濺射法形成氧化物半導體膜。
接著，將該氧化物半導體膜加工為所希望的形狀，由此形成島狀的第二氧化物半導體膜111(參照圖4C)。
在絕緣膜116上形成氧化物半導體膜之後，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此可以形成第二氧化物半導體膜111。
接著，在絕緣膜116及第二氧化物半導體膜111上形成絕緣膜118(參照圖5A)。
絕緣膜118包含氫和氮中的一個或兩個。作為絕緣膜118，例如較佳為 使用氮化矽膜。例如，可以利用濺射法或PECVD法形成絕緣膜118。例如，當利用PECVD法形成絕緣膜118時，將基板溫度設定為低於400℃，較佳低於375℃，更佳為180℃以上且350℃以下。藉由將形成絕緣膜118時的基板溫度設定為上述範圍，可以形成緻密膜，所以是較佳的。藉由將形成絕緣膜118時的基板溫度設定為上述範圍，可以將絕緣膜114、116中的氧或過量氧移動到氧化物半導體膜110中。
另外，也可以在形成絕緣膜118之後，進行與上述第一加熱處理相等的加熱處理(以下，記載為第二加熱處理)。如此，在形成將成為第二氧化物半導體膜111的氧化物半導體膜時，在對絕緣膜116添加氧之後以低於400℃，較佳低於375℃，更佳為150℃以上且350℃以下進行加熱處理，由此可以將絕緣膜116中的氧或過量氧移動到第一氧化物半導體膜110中，可以填補第一氧化物半導體膜110中的氧缺陷。
在此，使用圖6A和圖6B對向第一氧化物半導體膜110移動的氧進行說明。圖6A和圖6B是示出根據形成絕緣膜118時的基板溫度(典型的是，低於375℃)或者形成絕緣膜118之後的第二加熱處理(典型的是，低於375℃)而向第一氧化物半導體膜110移動的氧的模型圖。在圖6A和圖6B中，以虛線箭頭表示第一氧化物半導體膜110中的氧(氧自由基、氧原子或氧分子)。圖6A及圖6B分別是沿著圖1A中的點劃線A-B及點劃線E-F的形成絕緣膜118之後的剖面圖。
在圖6A和圖6B所示的第一氧化物半導體膜110中，因為氧從與第一氧化物半導體膜110接觸的膜(在此，絕緣膜107及絕緣膜114)移動到第一氧化物半導體膜110中，而填補氧缺陷。尤其是，在本發明的一個實施方式的半導體裝置中，當利用濺射法形成將成為第一氧化物半導體膜110的氧化物半導體膜時，在使用氧氣體對絕緣膜107添加氧的情況下，絕緣膜107具有過量氧區域。另外，當利用濺射法形成將成為第二氧化物半導體膜111的氧化物半導體膜時，在使用氧氣體對絕緣膜116添加氧的情況下，絕緣膜116具有過量氧區域。因此，在夾在該具有過量氧區域的絕緣膜之間的第一氧化物半導體膜110中，適當地填補氧缺陷。
在絕緣膜107的下方設置有絕緣膜106，在絕緣膜114、116的上方設置 有絕緣膜118。藉由使用氧透過性低的材料，例如氮化矽等形成絕緣膜106、118，可以將包含於絕緣膜107、114、116中的氧封閉在第一氧化物半導體膜110一側，由此可以適當地將氧移動到第一氧化物半導體膜110中。此外，絕緣膜118還具有防止來自外部的雜質諸如水、鹼金屬、鹼土金屬等擴散到包括在電晶體150中的第一氧化物半導體膜110中的效果。
另外，絕緣膜118包含氫和氮中的一個或兩個。因此，藉由形成絕緣膜118，與絕緣膜118接觸的第二氧化物半導體膜111被添加氫和氮中的一個或兩個，由此其載子密度得到提高而可以被用作氧化物導電膜。
注意，由於第二氧化物半導體膜111的電阻率的降低，使圖4C和圖5A中的第二氧化物半導體膜111的陰影不同。
第二氧化物半導體膜111的電阻率至少低於第一氧化物半導體膜110，較佳為1×10-3Ωcm以上且低於1×104Ωcm，更佳為1×10-3Ωcm以上且低於1×10-1Ωcm。
接著，以殘留所希望的區域的方式對絕緣膜118進行圖案化，然後對不需要的區域進行蝕刻，來形成開口142(參照圖5B)。
以使汲極電極112b露出的方式形成開口142。作為開口142的形成方法，例如可以使用乾蝕刻法。開口142的形成方法不侷限於此，也可以使用濕蝕刻法、或乾蝕刻法和濕蝕刻法的組合。注意，由於用來形成開口142的蝕刻製程，而汲極電極112b的厚度有可能減少。
另外，也可以不進行上述形成開口141的製程而在形成開口142的製程中在絕緣膜114、116、118中一次形成開口。藉由採用這樣的製程，可以縮短本發明的一個實施方式的半導體裝置的製程，因此可以抑制製造成本。
接著，以覆蓋開口142的方式在絕緣膜118上形成導電膜，以殘留所希望的形狀的方式對該導電膜進行圖案化及蝕刻，來形成導電膜120(參照圖5C)。
可以使用從上述列舉的材料選擇的材料形成導電膜120。在本實施方式中，作為導電膜120使用銦錫氧化物膜。
由於導電膜120的形成，而製造電容器160。電容器160具有在一對電極之間夾住介電層的結構，一對電極中的一個是第二氧化物半導體膜111，另一個是導電膜120。絕緣膜118被用作電容器160的介電層。
藉由上述製程，可以在同一基板上形成電晶體150和電容器160。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，使用圖7A至圖9C對實施方式1所示的本發明的一個實施方式的半導體裝置的變形例子進行說明。注意，關於與實施方式1的圖1A至圖4C所示的符號相同的部分或具有相同功能的部分使用同一符號，省略其重複說明。
〈半導體裝置的結構例子(變形例子1)〉
圖7A是本發明的一個實施方式的半導體裝置的俯視圖，圖7B是沿著圖7A的點劃線G-H、點劃線I-J及點劃線K-L的剖面圖。注意，在圖7A中，為了容易理解，省略半導體裝置的組件的一部分(閘極絕緣膜等)。
圖7A、圖7B所示的半導體裝置包括：包括第一氧化物半導體膜110及第二氧化物半導體膜111a的電晶體151；以及包括第二氧化物半導體膜111b的閘極佈線接觸部170。注意，閘極佈線接觸部170是指其中閘極佈線105和佈線112電連接的區域。
圖7A的點劃線G-H示出電晶體151的通道長度方向。點劃線K-L示出電晶體151的通道寬度方向。
電晶體151包括：基板102上的閘極電極104；閘極電極104上的被用作第一閘極絕緣膜的絕緣膜108；在絕緣膜108上與閘極電極104重疊的第 一氧化物半導體膜110；第一氧化物半導體膜110上的源極電極112a及汲極電極112b；第一氧化物半導體膜110、源極電極112a及汲極電極112b上的被用作第二閘極絕緣膜的絕緣膜114、116；以及在絕緣膜116上與第一氧化物半導體膜110重疊的第二氧化物半導體膜111a。第二氧化物半導體膜111a被用作電晶體151中的第二閘極電極。就是說，圖7A、圖7B所示的電晶體151具有所謂的雙閘極結構(double-gate structure)。
另外，在電晶體151上，更詳細地說，在絕緣膜116及第二氧化物半導體膜111a上形成有絕緣膜118。絕緣膜114、116被用作電晶體151的第二閘極絕緣膜，同時被用作電晶體151的保護絕緣膜。絕緣膜118被用作電晶體151的保護絕緣膜。
在閘極佈線接觸部170中，以覆蓋形成於絕緣膜108中的開口146、形成於絕緣膜114、116中的開口144的方式在閘極佈線105及佈線112上形成有第二氧化物半導體膜111b。
本實施方式的半導體裝置具有在閘極佈線接觸部170中閘極佈線105和佈線112藉由第二氧化物半導體膜111b電連接的結構。藉由採用這種結構，可以連續地形成開口144及開口146，因此可縮短半導體裝置的製程。
當在第二氧化物半導體膜111b上沒有阻擋氧的進入的保護膜時，在高溫高濕環境下，有可能使第二氧化物半導體膜111b變質，而電阻增大。因為本實施方式所示的半導體裝置的第二氧化物半導體膜111b由絕緣膜118覆蓋，所以可以提高半導體裝置的高溫高濕耐久性而不新形成保護膜。
作為絕緣膜118，使用至少包含氫的絕緣膜。作為絕緣膜107、114、116，使用至少包含氧的絕緣膜。如此，藉由作為用於電晶體151及閘極佈線接觸部170的絕緣膜、或與電晶體151及閘極佈線接觸部170接觸的絕緣膜使用上述絕緣膜，可以控制第一氧化物半導體膜110及第二氧化物半導體膜111a、111b的電阻率。
注意，藉由參照實施方式1所記載的內容，可以控制第一氧化物半導體膜110及第二氧化物半導體膜111a、111b的電阻率。
實施方式1的圖1A、圖1B所示的半導體裝置的與圖7A、7B所示的半導體裝置的主要不同之處在於：設置有閘極佈線接觸部170代替電容器160；在電晶體151中設置有被用作第二閘極電極的第二氧化物半導體膜111a；以及沒有導電膜120。
〈顯示裝置的製造方法(變形例子1)〉
接著，使用圖8A至圖8D以及圖9A至圖9C對圖7A、圖7B所示的半導體裝置的製造方法的一個例子進行說明。
首先，在基板102上形成閘極電極104及閘極佈線105。然後，在閘極電極104及閘極佈線105上形成包括絕緣膜106、107的絕緣膜108(參照圖8A)。閘極佈線105可以使用與閘極電極104相同的材料同時形成。
接著，在絕緣膜108上的與閘極電極104重疊的位置上形成第一氧化物半導體膜110(參照圖8B)。
可以在絕緣膜108上形成氧化物半導體膜之後，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成第一氧化物半導體膜110。
注意，當對第一氧化物半導體膜110進行蝕刻加工時，有時因過蝕刻而絕緣膜107的一部分(從第一氧化物半導體膜110露出的區域)被蝕刻，其厚度減少。
較佳為在形成第一氧化物半導體膜110之後進行加熱處理。可以參照實施方式1的形成第一氧化物半導體膜110之後的加熱處理的記載進行該加熱處理。
接著，可以在絕緣膜108及第一氧化物半導體膜110上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成源極電極112a、汲極電極112b及佈線112(參照圖8C)。佈線112可以使用與源極電極112a及汲極電極112b相同的材料同時形成。
接著，在絕緣膜108、第一氧化物半導體膜110、源極電極112a、汲極電極112b及佈線112上形成絕緣膜114、116(參照圖8D)。較佳為在形成絕緣膜114、116之後進行實施方式1所示的第一加熱處理。
以殘留所希望的區域的方式對絕緣膜106、107、114、116進行圖案化，然後對不需要的區域進行蝕刻，由此形成開口144、開口146(參照圖9A)。
以使佈線112及閘極佈線105露出的方式形成開口144及開口146。作為開口144及開口146的形成方法，例如可以使用乾蝕刻法。開口144及開口146的形成方法不侷限於此，也可以使用濕蝕刻法、或乾蝕刻法和濕蝕刻法的組合。
藉由在一次的圖案化之後進行蝕刻可以同時形成開口144及開口146，而可以縮短製程。
接著，在絕緣膜116上的與第一氧化物半導體膜110重疊的位置上形成第二氧化物半導體膜111a，同時以覆蓋開口144及開口146的方式在絕緣膜116上形成第二氧化物半導體膜111b(參照圖9B)。關於第二氧化物半導體膜111a及第二氧化物半導體膜111b的形成方法，可以參照在實施方式1中說明的第二氧化物半導體膜111的形成方法。
可以在絕緣膜116上形成氧化物半導體膜，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成第二氧化物半導體膜111a、111b。
注意，當對第二氧化物半導體膜111a、111b進行蝕刻加工時，有時因過蝕刻而絕緣膜116的一部分(從第二氧化物半導體膜111a、111b露出的區域)被蝕刻，其厚度減少。
接著，在絕緣膜116及第二氧化物半導體膜111a、111b上形成絕緣膜118(參照圖9C)。當絕緣膜118所包含的氫擴散到第二氧化物半導體膜111a、111b時，第二氧化物半導體膜111a、111b的電阻率降低。注意，由 於第二氧化物半導體膜111a、111b的電阻率的降低，使圖9B和圖9C中的第二氧化物半導體膜111a、111b的陰影不同。另外，也可以在形成絕緣膜118之後進行在實施方式1中說明的第二加熱處理。
藉由上述製程，可以在同一基板上形成電晶體151和閘極佈線接觸部170。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，使用圖10A至圖12C對實施方式1所示的本發明的一個實施方式的半導體裝置的變形例子進行說明。注意，關於與實施方式1的圖1A至圖4C所示的符號相同的部分或具有相同功能的部分使用同一符號，省略其重複說明。
〈半導體裝置的結構例子(變形例子2)〉
圖10A是本發明的一個實施方式的半導體裝置的俯視圖，圖10B是沿著圖10A的點劃線M-N、點劃線O-P及點劃線Q-R的剖面圖。注意，在圖10A中，為了容易理解，省略半導體裝置的組件的一部分(閘極絕緣膜等)。
圖10A、圖10B所示的半導體裝置包括：包括第一氧化物半導體膜110及第二氧化物半導體膜111a的電晶體151；以及閘極佈線接觸部171。注意，閘極佈線接觸部171是指其中閘極佈線105和佈線112電連接的區域。
圖10A的點劃線M-N示出電晶體151的通道長度方向。點劃線Q-R示出電晶體151的通道寬度方向。
電晶體151包括：基板102上的閘極電極104；閘極電極104上的被用作第一閘極絕緣膜的絕緣膜108；在絕緣膜108上的與閘極電極104重疊的第一氧化物半導體膜110；第一氧化物半導體膜110上的源極電極112a及汲極電極112b；第一氧化物半導體膜110、源極電極112a及汲極電極112b上的被用作第二閘極絕緣膜的絕緣膜114、116；以及設置在絕緣膜116上 與第一氧化物半導體膜110重疊的第二氧化物半導體膜111a。第二氧化物半導體膜111a被用作電晶體151中的第二閘極電極。就是說，圖10A、圖10B所示的電晶體151具有所謂的雙閘極結構。
另外，在電晶體151上，更詳細地說，在絕緣膜116及第二氧化物半導體膜111a上形成有絕緣膜118及絕緣膜119。絕緣膜114、116被用作電晶體151的第二閘極絕緣膜，同時被用作電晶體151的保護絕緣膜。絕緣膜118被用作電晶體151的保護絕緣膜。絕緣膜119被用作平坦化膜。在絕緣膜114、116、118、119中形成有到達汲極電極112b的開口，並且以覆蓋開口的方式在絕緣膜119上形成有導電膜120。在該開口中，將形成在絕緣膜114、116中的開口稱為開口146，將形成在絕緣膜119中的開口稱為開口148。導電膜120例如被用作像素電極。
在閘極佈線接觸部171中，以覆蓋形成於絕緣膜108中的開口144的方式在閘極佈線105上形成有佈線112。
在本實施方式所示的半導體裝置中，在開口148中絕緣膜118的端部和絕緣膜119的端部大致一致。藉由以實現這樣的結構的方式製造半導體裝置，可以減少用於圖案化的遮罩個數，甚至可以縮減製造成本。
作為絕緣膜118，使用至少包含氫的絕緣膜。作為絕緣膜107、114、116，使用至少包含氧的絕緣膜。如此，藉由作為用於電晶體151的絕緣膜、或與電晶體151接觸的絕緣膜使用上述絕緣膜，可以控制電晶體151所包括的第一氧化物半導體膜110、第二氧化物半導體膜111a的電阻率。
注意，藉由參照實施方式1所記載的內容，可以控制第一氧化物半導體膜110、第二氧化物半導體膜111a的電阻率。
實施方式1的圖1A、圖1B所示的半導體裝置的與圖10A、圖10B所示的半導體裝置的主要不同之處在於：設置有閘極佈線接觸部171代替電容器160；在電晶體151中設置有被用作第二閘極電極的第二氧化物半導體膜111a；以及設置有絕緣膜119。
〈顯示裝置的製造方法(變形例子2)〉
接著，使用圖11A至圖11D以及圖12A至圖12C對圖10A、圖10B所示的半導體裝置的製造方法的一個例子進行說明。
首先，在基板102上形成閘極電極104及閘極佈線105。然後，在閘極電極104及閘極佈線105上形成包括絕緣膜106、107的絕緣膜108。閘極佈線105可以使用與閘極電極104相同的材料同時形成。
接著，在絕緣膜108上的與閘極電極104重疊的位置上形成第一氧化物半導體膜110(參照圖11A)。
可以在絕緣膜108上形成氧化物半導體膜之後，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成第一氧化物半導體膜110。
注意，當對第一氧化物半導體膜110進行蝕刻加工時，有時因過蝕刻而絕緣膜108的一部分(從第一氧化物半導體膜110露出的區域)被蝕刻，其厚度減少。
較佳為在形成第一氧化物半導體膜110之後進行加熱處理。可以根據實施方式1的形成第一氧化物半導體膜110之後的加熱處理的記載可以進行該加熱處理。
接著，以殘留所希望的區域的方式對絕緣膜106、107進行圖案化，然後對不需要的區域進行蝕刻，由此形成開口144(參照圖11B)。
以使閘極佈線105露出的方式形成開口144。作為開口144的形成方法，例如可以使用乾蝕刻法。開口144的形成方法不侷限於此，也可以使用濕蝕刻法、或乾蝕刻法和濕蝕刻法的組合。
可以在絕緣膜108、閘極佈線105及第一氧化物半導體膜110上形成導電膜，以殘留所希望的區域的方式對該導電膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成源極電極112a、汲極電極112b及佈線112(參 照圖11C)。佈線112可以使用與源極電極112a及汲極電極112b相同的材料同時形成。
接著，在絕緣膜108、第一氧化物半導體膜110、源極電極112a、汲極電極112b及佈線112上形成絕緣膜114、116。較佳為在形成絕緣膜114、116之後進行實施方式1所示的第一加熱處理。
以殘留所希望的區域的方式對絕緣膜114、116進行圖案化，然後對不需要的區域進行蝕刻，由此形成開口146(參照圖11D)。
以使汲極電極112b露出的方式形成開口146。作為開口146的形成方法，例如可以使用乾蝕刻法。開口146的形成方法不侷限於此，也可以使用濕蝕刻法、或乾蝕刻法和濕蝕刻法的組合。
接著，在絕緣膜116上的與第一氧化物半導體膜110重疊的位置上形成第二氧化物半導體膜111a。關於第二氧化物半導體膜111a的形成方法，可以參照在實施方式1中說明的第二氧化物半導體膜111的形成方法。
可以在絕緣膜116上形成氧化物半導體膜，以殘留所希望的區域的方式對該氧化物半導體膜進行圖案化，然後對不需要的區域進行蝕刻，由此形成第二氧化物半導體膜111a。
注意，當對第二氧化物半導體膜111a進行蝕刻加工時，有時因過蝕刻而絕緣膜116的一部分(從第二氧化物半導體膜111a露出的區域)被蝕刻，其厚度減少。
接著，在絕緣膜116、第二氧化物半導體膜111a、汲極電極112b上形成絕緣膜118。當絕緣膜118所包含的氫擴散到第二氧化物半導體膜111a時，第二氧化物半導體膜111a的電阻率降低。
接著，在絕緣膜118上形成絕緣膜119(參照圖12A)。作為絕緣膜119，例如可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。在絕緣膜 上形成有機樹脂膜，以殘留所希望的區域的方式對該有機樹脂膜進行圖案化，然後對不需要的區域進行蝕刻，由此在與開口146重疊的位置上形成開口。
接著，將具有開口的絕緣膜119用作遮罩對絕緣膜118進行蝕刻，由此形成開口148(參照圖12B)。因為可以將絕緣膜119用作遮罩所以不需要用於開口148的形成的新遮罩，並且可以省略圖案化。因此可以縮減半導體裝置的製造成本。
接著，以覆蓋開口148的方式在絕緣膜119上形成導電膜，以殘留所希望的形狀的方式對該導電膜進行圖案化及蝕刻，由此形成導電膜120(參照圖12C)。
藉由上述製程，可以在同一基板上形成電晶體151和閘極佈線接觸部171。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式4
在本實施方式中，對可用於本發明的一個實施方式的半導體裝置的電晶體、電容器及閘極佈線接觸部的氧化物半導體的例子進行說明。
以下，對氧化物半導體的結構進行說明。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。“大致平行”是指兩條直線形成的角度為-30°以上且30°以下的狀態。另外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。“大致垂直”是指兩條直線形成的角度為60°以上且120°以下的狀態。
另外，在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。另外，也可以換句話說為非晶結構的鍵角不固定，具有短程有序性而不具有長程有序性。
從相反的觀點來看，不能將實質上穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖13A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖13B示出將圖13A中的區域(1)放大的Cs校正高解析度TEM影像。由圖13B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的配置並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖13B所示，CAAC-OS具有特有的原子排列。圖13C是以輔助線示出特有的原子排列的圖。由圖13B和圖13C可知，一個顆粒的尺寸為1nm以上或3nm以上，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為推積磚塊或塊體的結構(參照圖13D)。在圖13C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖13D所示的區域5161。
此外，圖14A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖14B、圖14C和圖14D分別示出將圖14A中的區域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖14B、圖14C和圖14D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)進行分析的 CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖15A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖15B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體中，在將2θ固定為56°附近來進行Φ掃描時，如圖15C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖16A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖16B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖16B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖16B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖16B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
另外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。例如，包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺陷有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺陷少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使用載子密度低於8×1011個/cm3，較佳低於1×1011個/cm3，更佳低於1×1010個/cm3且為1×10-9個/cm3以上的氧化物半導體。CAAC-OS的雜質濃度和缺陷能階密度低。亦即，可以說CAAC-OS是具有穩定的特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒的尺寸大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒的尺寸大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到結晶定向的規律性。所以，nc-OS的缺陷能階密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變 化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖17示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖17可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖17中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖17中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
另外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧 化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈CAAC-OS的成膜方法〉
以下，對CAAC-OS的成膜方法的一個例子進行說明。圖18是沉積室內的示意圖。CAAC-OS可以利用濺射法形成。
如圖18所示，基板5220與靶材5230彼此相對地配置。在基板5220與靶材5230之間有電漿5240。另外，在基板5220下部設置有加熱機構5260。雖然未圖示，但是靶材5230被貼合到底板上。在隔著底板與靶材5230相對的位置配置有多個磁鐵。利用磁鐵的磁場提高沉積速度的濺射法被稱為磁控濺射法。
基板5220與靶材5230的距離d(也稱為靶材與基板之間的距離(T-S間距離))為0.01m以上且1m以下，較佳為0.02m以上且0.5m以下。沉積室內幾乎被沉積氣體(例如，氧、氬或包含5vol%以上的氧的混合氣體)充滿，並且沉積室內的壓力被控制為0.01Pa以上且100Pa以下，較佳為0.1Pa 以上且10Pa以下。在此，藉由對靶材5230施加一定程度以上的電壓，開始放電且確認到電漿5240。由磁場在靶材5230附近形成高密度電漿區域。在高密度電漿區域中，因沉積氣體的離子化而產生離子5201。離子5201例如是氧的陽離子(O+)或氬的陽離子(Ar+)等。
靶材5230具有包括多個晶粒的多晶結構，其中至少一個晶粒包括劈開面。作為一個例子，圖19A至圖19C示出靶材5230所包含的InMZnO4(元素M例如是Al、Ga、Y或Sn)的結晶結構。圖19A是從平行於b軸的方向觀察時的InMZnO4的結晶結構。在InMZnO4結晶中，由於氧原子具有負電荷，在靠近的兩個M-Zn-O層之間產生斥力。因此，InMZnO4結晶在靠近的兩個M-Zn-O層之間具有劈開面。
在高密度電漿區域產生的離子5201由電場向靶材5230一側被加速而碰撞到靶材5230。此時，作為平板狀或顆粒狀的濺射粒子的顆粒5200從劈開面剝離(參照圖18)。顆粒5200是被圖19A所示的兩個劈開面夾著的部分。因此，可知若只將顆粒5200抽出，其剖面則成為如圖19B所示的那樣，其頂面則成為如圖19C所示的那樣。另外，顆粒5200的結構有時會因離子5201碰撞的衝擊而產生畸變。
顆粒5200是具有三角形(例如正三角形)的平面的平板狀或顆粒狀的濺射粒子。或者，顆粒5200是具有六角形(例如正六角形)的平面的平板狀或顆粒狀的濺射粒子。注意，顆粒5200的平面的形狀不侷限於三角形或六角形。例如，有時為組合多個三角形的形狀。例如，有時也成為組合兩個三角形(例如，正三角形)而成的四角形(例如，菱形)。
顆粒5200的厚度取決於沉積氣體的種類等。例如，顆粒5200的厚度為0.4nm以上且1nm以下，較佳為0.6nm以上且0.8nm以下。另外，例如，顆粒5200的寬度為1nm以上且100nm以下，較佳為2nm以上且50nm以下，更佳為3nm以上且30nm以下。例如，使離子5201碰撞到具有In-M-Zn氧化物的靶材5230。由此，具有M-Zn-O層、In-O層及M-Zn-O層的三層的顆粒5200剝離。此外，隨著顆粒5200的剝離，粒子5203也從靶材5230被彈出。粒子5203具有一個原子或幾個原子的集合體。由此，粒子5203也可以稱為原子狀粒子(atomic particles)。
顆粒5200有時在經過電漿5240時其表面帶負電或正電。例如，顆粒5200有時從電漿5240中的O2-接收負電荷。其結果，有時顆粒5200的表面的氧原子帶負電。此外，顆粒5200有時在經過電漿5240時，藉由與電漿5240中的銦、元素M、鋅或氧等鍵合而生長。
經過電漿5240的顆粒5200及粒子5203到達基板5220的表面。此外，粒子5203的一部分由於質量小所以有時藉由真空泵等排出到外部。
接著，參照圖20A至圖20F說明在基板5220的表面沉積的顆粒5200及粒子5203。
首先，第一個顆粒5200沉積在基板5220上。由於顆粒5200是平板狀，所以以其平面一側朝向基板5220的表面的方式沉積。此時，顆粒5200的基板5220一側的表面的電荷穿過基板5220釋放。
接著，第二個顆粒5200到達基板5220。此時，由於已沉積的顆粒5200的表面及第二個顆粒5200的表面帶電荷，所以互相排斥。其結果，第二個顆粒5200避開已沉積的顆粒5200上，而以其平面一側朝向基板5220的表面的方式在離第一個顆粒5200較遠的部分沉積。藉由反復進行上述沉積，在基板5220的表面沉積無數個顆粒5200，該沉積的厚度相當於一層。此外，在顆粒5200之間產生未沉積顆粒5200的區域(參照圖20A)。
接著，從電漿接收能量的粒子5203到達基板5220的表面。粒子5203不能沉積在顆粒5200的表面等活性區域。由此，粒子5203移動到顆粒5200沒有沉積的區域，並附著於顆粒5200的側面。藉由因從電漿接收的能量使粒子5203的鍵合處於活性狀態，粒子5203在化學上與顆粒5200鍵合，而形成橫向生長部5202(參照圖20B)。
並且，橫向生長部5202在橫向方向上生長(也稱為橫向生長)，由此將顆粒5200之間連結(參照圖20C)。如此，直到填滿未沉積顆粒5200的區域為止形成橫向生長部5202。該機制類似於原子層沉積(ALD：Atomic Layer Deposition)法的沉積機制。
因此，當顆粒5200朝向彼此不同的方向而沉積時，藉由粒子5203一邊橫向生長一邊填入顆粒5200間，因此不會形成明確的晶界。此外，由於在顆粒5200間粒子5203平滑地連接，所以形成與單晶及多晶都不同的結晶結構。換言之，形成在微小的結晶區域(顆粒5200)間具有應變的結晶結構。如此，由於填入結晶區域間的區域為應變的結晶區域，所以可以認為將該區域稱為非晶結構是不適當的。
接著，新的顆粒5200以其平面一側朝向基板5220的表面的方式沉積(參照圖20D)。藉由以填入未沉積顆粒5200的區域的方式粒子5203沉積，形成橫向生長部5202(參照圖20E)。如此，粒子5203附著於顆粒5200的側面，橫向生長部5202進行橫向生長，由此使第二層顆粒5200之間連結(參照圖20F)。直到第m層顆粒5200(m是2以上的整數)為止繼續成膜，形成具有疊層體的薄膜結構。
此外，顆粒5200的沉積機制根據基板5220的表面溫度等而變化。例如，在基板5220的表面溫度較高時，顆粒5200在基板5220的表面發生遷移。其結果，由於顆粒5200之間直接連接而不夾著粒子5203的比例增加，所以成為配向性更高的CAAC-OS。在形成CAAC-OS時的基板5220的表面溫度為室溫以上且低於340℃，較佳為室溫以上且300℃以下，更佳為100℃以上且250℃以下，進一步較佳為100℃以上且200℃以下。因此，即使作為基板5220使用第8代以上的大面積基板，也幾乎不產生起因於CAAC-OS的形成的翹曲等。
另一方面，在基板5220的表面溫度較低時，顆粒5200在基板5220的表面不容易發生遷移。其結果，由於顆粒5200的堆積而成為配向性低的nc-OS等。在nc-OS中，由於顆粒5200帶負電，有可能顆粒5200以彼此隔有一定間隔的方式沉積。因此，雖然nc-OS的配向性較低，但因其略有規律性，所以與非晶氧化物半導體相比具有緻密的結構。
在CAAC-OS中，當顆粒彼此之間的間隙極小時，有時形成有一個大顆粒。在一個大顆粒內具有單晶結構。例如，從頂面看來大顆粒的尺寸有時為10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm 以下。
如上述成膜模型那樣，可以認為顆粒沉積於基板的表面。即使被形成面不具有結晶結構，也能夠形成CAAC-OS，由此可以說與磊晶生長不同的生長機制的上述成膜模型是很妥當的。此外，由於上述成膜模型，因此可知CAAC-OS及nc-OS在大面積的玻璃基板等上也能夠均勻地進行成膜。例如，即使基板的表面(被形成面)結構為非晶結構(例如非晶氧化矽)，也能夠形成CAAC-OS。
此外，可知即使在基板的表面(被形成面)為凹凸狀的情況下，顆粒也沿著其形狀排列。
此外，根據上述成膜模型可知，可以以如下方式形成結晶性高的CAAC-OS。首先，為了延長平均自由徑，在更高的真空狀態下進行成膜。接著，為了減少基板附近的損傷，減小電漿的能量。接著，對被形成面施加熱量，每次電漿造成損傷，修復該損傷。
另外，上述成膜模型不侷限於如下情況：具有如靶材包括多個晶粒的In-M-Zn氧化物那樣的複合氧化物的多晶結構，任何晶粒具有劈開面。例如，可以適用於使用包含氧化銦、元素M的氧化物及氧化鋅的混合物靶材的情況。
因為混合物靶材沒有劈開面，所以在被濺射時原子狀粒子從靶材剝離。在成膜時，在靶材附近形成有電漿的強電場區域。因此，由於電漿的強電場的作用，而從靶材剝離的原子狀粒子連結並在橫向方向上生長。例如，首先原子狀粒子的銦連結並在橫向方向上生長，成為由In-O層構成的奈米晶。接著，以補充由In-O層構成的奈米晶的方式其上下與M-Zn-O層鍵合。如此，即使使用混合物靶材，也有可能形成顆粒。因此，在使用混合物靶材的情況下，也可以適用上述成膜模型。注意，當在靶材附近沒有形成電漿的強電場區域時，只從靶材剝離的原子狀粒子沉積在基板表面上。在此情況下，也有時在基板表面上原子狀粒子在橫向方向上生長。但是，原子狀粒子的方向互不相同，因此在所得到的薄膜上的結晶定向性也不同。亦即，形成nc-OS等。
實施方式5
在本實施方式中，參照圖21A至圖24B說明與實施方式1所示的電晶體不同的電晶體的結構。
〈電晶體的結構例子1〉
圖21A是電晶體270的俯視圖，圖21B是沿著圖21A所示的點劃線X1-X2的剖面圖，圖21C是沿著圖21A所示的點劃線Y1-Y2的剖面圖。另外，有時將點劃線X1-X2方向稱為通道長度方向，將點劃線Y1-Y2方向稱為通道寬度方向。
電晶體270包括：基板202上的被用作第一閘極電極的導電膜204；基板202及導電膜204上的絕緣膜206；絕緣膜206上的絕緣膜207；絕緣膜207上的氧化物半導體膜208；與氧化物半導體膜208電連接的被用作源極電極的導電膜212a；與氧化物半導體膜208電連接的被用作汲極電極的導電膜212b；氧化物半導體膜208、導電膜212a、212b上的絕緣膜214、216；以及絕緣膜216上的氧化物半導體膜211b。另外，在氧化物半導體膜211b上設置絕緣膜218。
在電晶體270中，絕緣膜214及絕緣膜216具有作為電晶體270的第二閘極絕緣膜的功能。氧化物半導體膜211a藉由形成在絕緣膜214及絕緣膜216中的開口252c與導電膜212b連接。氧化物半導體膜211a例如具有用於顯示裝置的像素電極的功能。另外，在電晶體270中，氧化物半導體膜211b具有作為第二閘極電極(也稱為背閘極電極)的功能。
如圖21C所示，氧化物半導體膜211b藉由設置於絕緣膜206、207、絕緣膜214及絕緣膜216中的開口252a、252b連接到被用作第一閘極電極的導電膜204。因此，對導電膜220b和氧化物半導體膜211b供應相同的電位。
另外，在本實施方式中例示出形成開口252a、252b使氧化物半導體膜211b與導電膜204連接的結構，但是不侷限於此。例如，也可以採用僅形成開口252a和開口252b中的任一個而使氧化物半導體膜211b與導電膜204連接的結構，或者，不形成開口252a和開口252b而不使氧化物半導體膜 211b與導電膜204連接的結構。當採用不使氧化物半導體膜211b與導電膜204連接的結構時，可以對氧化物半導體膜211b和導電膜204分別供應不同的電位。
如圖21B所示，氧化物半導體膜208位於與被用作第一閘極電極的導電膜204及被用作第二閘極電極的氧化物半導體膜211b的每一個相對的位置，並被夾在兩個被用作閘極電極的導電膜之間。被用作第二閘極電極的氧化物半導體膜211b的通道長度方向的長度及通道寬度方向的長度分別大於氧化物半導體膜208的通道長度方向的長度及通道寬度方向的長度，並且，氧化物半導體膜211b隔著絕緣膜214及絕緣膜216覆蓋整個氧化物半導體膜208。此外，因為被用作第二閘極電極的氧化物半導體膜211b藉由形成於絕緣膜206、207、絕緣膜214及絕緣膜216中的開口252a、252b連接到被用作第一閘極電極的導電膜204，所以氧化物半導體膜208的通道寬度方向的側面隔著絕緣膜214及絕緣膜216與被用作第二閘極電極的氧化物半導體膜211b相對。
換言之，在電晶體270的通道寬度方向上，被用作第一閘極電極的導電膜204與被用作第二閘極電極的氧化物半導體膜211b藉由形成於被用作第一閘極絕緣膜的絕緣膜206、207及被用作第二閘極絕緣膜的絕緣膜214、216中的開口相互連接，並且，該導電膜204及該氧化物半導體膜211b隔著被用作第一閘極絕緣膜的絕緣膜206、207及被用作第二閘極絕緣膜的絕緣膜214、絕緣膜216圍繞氧化物半導體膜208。
藉由採用上述結構，利用被用作第一閘極電極的導電膜204及被用作第二閘極電極的氧化物半導體膜211b的電場電圍繞電晶體270所包括的氧化物半導體膜208。如電晶體270，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體270具有s-channel結構，所以可以藉由利用被用作第一閘極電極的導電膜204對氧化物半導體膜208有效地施加用來引起通道的電場。由此，電晶體270的電流驅動能力得到提高，從而可以得到較高的通態電流(on-state current)特性。此外，由於可以增加通態電流，所以可以 使電晶體270微型化。另外，由於電晶體270具有被用作第一閘極電極的導電膜204及被用作第二閘極電極的氧化物半導體膜211b圍繞的結構，所以可以提高電晶體270的機械強度。
〈電晶體的結構例子2〉
接著，參照圖22A至圖22D說明與圖21A至圖21C所示的電晶體270不同的結構例子。
圖22A和圖22B是圖21B和圖21C所示的電晶體270的變形例子的剖面圖。圖22C和圖22D是圖21B和圖21C所示的電晶體270的變形例子的剖面圖。
圖22A及圖22B所示的電晶體270A除了氧化物半導體膜208具有三層結構之外具有與圖21B及圖21C所示的電晶體270相同的結構。明確而言，電晶體270A所具有的氧化物半導體膜208包括氧化物半導體膜208a、氧化物半導體膜208b以及氧化物半導體膜208c。
圖22C及圖22D所示的電晶體270B除了氧化物半導體膜208具有兩層結構之外具有與圖21B及圖21C所示的電晶體270相同的結構。明確而言，電晶體270B所具有的氧化物半導體膜208包括氧化物半導體膜208b及氧化物半導體膜208c。
關於本實施方式所示的電晶體270、電晶體270A及電晶體270B的結構，可以參照在實施方式1中說明的半導體裝置的結構。就是說，關於基板202的材料及製造方法，可以參照基板102的材料及製造方法。關於導電膜204的材料及製造方法，可以參照閘極電極104的材料及製造方法。關於絕緣膜206及絕緣膜207的材料及製造方法，分別可以參照絕緣膜106及絕緣膜107的材料及製造方法。關於氧化物半導體膜208的材料及製造方法，可以參照第一氧化物半導體膜110的材料及製造方法。關於氧化物半導體膜211a及氧化物半導體膜211b的材料及製造方法，可以參照第二氧化物半導體膜111的材料及製造方法。關於導電膜21a及導電膜21b的材料及製造方法，分別可以參照源極電極112a及汲極電極112b的材料及製造方法。關於絕緣膜214、絕緣膜216及絕緣膜218的材料及製造方法，分別可以參照 絕緣膜114、絕緣膜116及絕緣膜118的材料及製造方法。
在此，參照圖23A和圖23B說明氧化物半導體膜208a、208b、208c以及接觸於氧化物半導體膜208b、208c的絕緣膜的能帶圖。
圖23A是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜207、氧化物半導體膜208a、208b、208c以及絕緣膜214。圖23B是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜207、氧化物半導體膜208b、208c以及絕緣膜214。在能帶圖中，為了容易理解，示出絕緣膜207、氧化物半導體膜208a、208b、208c及絕緣膜214的導帶底的能階(Ec)。
在圖23A的能帶圖中，作為絕緣膜207、214使用氧化矽膜，作為氧化物半導體膜208a使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜208b使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜208c使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖23B的能帶圖中，作為絕緣膜207、214使用氧化矽膜，作為氧化物半導體膜208b使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜208c使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材而形成的氧化物半導體膜。
如圖23A和圖23B所示，在氧化物半導體膜208a、208b、208c中，導帶底的能階平緩地變化。換言之，可以說連續地變化或連續接合。為了實現這種帶結構，使在氧化物半導體膜208a與氧化物半導體膜208b之間的介面處或氧化物半導體膜208b與氧化物半導體膜208c之間的介面處不存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜208a與氧化物半導體膜208b之間及在氧化物半導體膜208b與氧化物半導體膜208c之間形成連續接合，需要使用具備負載 鎖定室的多室沉積装置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
藉由採用圖23A和圖23B所示的結構，氧化物半導體膜208b成為井(well)，並且在使用上述疊層結構的電晶體中，通道區域形成在氧化物半導體膜208b中。
藉由設置氧化物半導體膜208a、208c，可以使會形成在氧化物半導體膜208b中的陷阱能階遠離氧化物半導體膜208b。
有時與被用作通道區域的氧化物半導體膜208b的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而有時在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比氧化物半導體膜208b的導帶底能階(Ec)接近於真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
氧化物半導體膜208a、208c與氧化物半導體膜208b相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜208b的導帶底能階與氧化物半導體膜208a、208c的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜208a、208c的電子親和力與氧化物半導體膜208b的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜208b成為主要電流路徑。就是說，氧化物半導體膜208b被用作通道區域，氧化物半導體膜208a、208c被用作氧化物絕緣膜。此外，由於氧化物半導體膜208a、208c包含形成有通道區域的氧化物半導體膜208b所包含的金屬元素中的一種以上，所以在氧化物半導體膜208a與氧化物半導體膜208b之間的介面處或在氧化物半導體膜208b與氧化物半導體膜208c之間的介面處不容易產生介面散射。由此，在該介面處載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜208a、208c被用作通道區域的一部分， 氧化物半導體膜208a、208c使用導電率夠低的材料。因此，根據其物性及/或功能可以將氧化物半導體膜208a、208c稱為氧化物絕緣膜。或者，氧化物半導體膜208a、208c使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜208b且其導帶底能階與氧化物半導體膜208b的導帶底能階有差異(能帶偏移)的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜208a、208c較佳為使用其導帶底能階比氧化物半導體膜208b的導帶底能階更接近於真空能階材料。例如，氧化物半導體膜208b的導帶底能階與氧化物半導體膜208a、208c的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
氧化物半導體膜208a、208c較佳為不具有尖晶石型結晶結構。在氧化物半導體膜208a、208c中具有尖晶石型結晶結構時，導電膜212a、212b的構成元素有時會在該尖晶石型結晶結構與其他區域之間的介面處擴散到氧化物半導體膜208b中。注意，在氧化物半導體膜208a、208c為CAAC-OS的情況下，阻擋導電膜212a、212b的構成元素如銅元素的性質得到提高，所以是較佳的。
氧化物半導體膜208a、208c的厚度大於或等於能夠抑制導電膜212a、212b的構成元素擴散到氧化物半導體膜208b的厚度且小於從絕緣膜214向氧化物半導體膜208b的氧的供應被抑制的厚度。例如，當氧化物半導體膜208a、208c的厚度為10nm以上時，能夠抑制導電膜212a、212b的構成元素擴散到氧化物半導體膜208b。另外，當氧化物半導體膜208a、208c的厚度為100nm以下時，能夠高效地從絕緣膜214向氧化物半導體膜208b供應氧。
另外，在本實施方式中，示出作為氧化物半導體膜208a、208c使用利用其金屬元素的原子個數比為In：Ga：Zn=1：1：1.2的金屬氧化物靶材形成的氧化物半導體膜的結構，但是不侷限於此。例如，作為氧化物半導體膜208a、208c，也可以使用如下氧化物半導體膜：該氧化物半導體膜利用In：Ga：Zn=1：1：1[原子個數比]、In：Ga：Zn=1：3：2[原子個數比]、In：Ga：Zn=1：3：4[原子個數比]或In：Ga：Zn=1：3：6[原子個數比]的金屬氧化物靶材形成。
當作為氧化物半導體膜208a、208c使用利用In：Ga：Zn=1：1：1[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜208a、208c 中有時為In：Ga：Zn=1：β1(0<β1
Figure 105105903-A0202-12-0056-136
2)：β2(0<β2
Figure 105105903-A0202-12-0056-137
3)。當作為氧化物半導體膜208a、208c使用利用In：Ga：Zn=1：3：4[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜208a、208c中有時為In：Ga：Zn=1：β3(1
Figure 105105903-A0202-12-0056-138
β3
Figure 105105903-A0202-12-0056-139
5)：β4(2
Figure 105105903-A0202-12-0056-140
β4
Figure 105105903-A0202-12-0056-141
6)。當作為氧化物半導體膜208a、208c使用利用In：Ga：Zn=1：3：6[原子個數比]的金屬氧化物靶材形成的氧化物半導體膜時，在氧化物半導體膜208a、208c中有時為In：Ga：Zn=1：β5(1
Figure 105105903-A0202-12-0056-142
β5
Figure 105105903-A0202-12-0056-143
5)：β6(4
Figure 105105903-A0202-12-0056-144
β6
Figure 105105903-A0202-12-0056-145
8)。
在圖式中，示出電晶體270所包括的氧化物半導體膜208、電晶體270A及電晶體270B所包括的氧化物半導體膜208c各自的不與導電膜212a、212b重疊的區域變薄，換言之，氧化物半導體膜的一部分具有凹部的形狀。但是，本發明的一個實施方式不侷限於此，氧化物半導體膜的不與導電膜212a、212b重疊的區域也可以沒有凹部。圖24A和圖24B示出這種情況的例子。圖24A和圖24B是示出電晶體的一個例子的剖面圖。注意，圖24A和圖24B示出上述的電晶體270B的氧化物半導體膜208沒有凹部的結構。
此外，本實施方式的電晶體的結構可以自由地相互組合。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施方式6
在本實施方式中，參照圖25A至圖42說明本發明的一個實施方式的顯示裝置80。
圖25A所示的顯示裝置80包括：像素部71；掃描線驅動電路74；信號線驅動電路76；互相平行或大致平行地配置且其電位由掃描線驅動電路74控制的m個掃描線77；以及互相平行或大致平行地配置且其電位由信號線驅動電路76控制的n個信號線79。像素部71具有配置為矩陣狀的多個像素70。另外，還有沿著信號線79互相平行或大致平行地配置的公用線75。另外，有時將掃描線驅動電路74及信號線驅動電路76總稱為驅動電路部。
各掃描線77與在像素部71中配置為m行n列的像素70中的配置在任 一行的n個像素70電連接，而各信號線79與配置為m行n列的像素70中的配置在任一列的m個像素70電連接。m和n都是1以上的整數。各公用線75與配置為m行n列的像素70中的配置在任一行的m個像素70電連接。
圖25B示出可以用於圖25A所示的顯示裝置80的像素70的電路結構的一個例子。
圖25B所示的像素70具有液晶元件51、電晶體52和電容器55。
液晶元件51的一對電極中的一個與電晶體52連接，並且其電位根據像素70的規格適當地設定。液晶元件51的一對電極中的另一個與公用線75連接，並被供應同一電位(共用電位)。根據寫入到電晶體52的資料控制液晶元件51所包含的液晶的配向狀態。
液晶元件51是利用液晶的光學調變作用來控制光的透過或非透過的元件。液晶的光學調變作用由施加到液晶的電場(包括橫向電場、縱向電場或傾斜方向電場)控制。作為用於液晶元件51的液晶，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
此外，在採用橫向電場方式的情況下，也可以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽甾型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性。此外，包含呈現藍相的液晶和手性試劑的液晶組成物不需要配向處理，且視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，作為包括液晶元件51的顯示裝置80的驅動方法，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切 換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，作為顯示裝置80也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
在本實施方式中，主要對橫向電場方式，典型的是FFS模式和後面說明的DPS模式進行說明。
在圖25B所示的像素70的結構中，電晶體52的源極電極和汲極電極中的一個與信號線79電連接，源極電極和汲極電極中的另一個與液晶元件51的一對電極中的一個電連接。電晶體52的閘極電極與掃描線77電連接。電晶體52具有對資料信號的寫入進行控制的功能。
在圖25B所示的像素70的結構中，電容器55的一對電極中的一個與電晶體52的源極電極和汲極電極中的另一個連接。電容器55的一對電極中的另一個與共用線75電連接。根據像素70的規格適當地設定公用線75的電位值。電容器55被用作儲存被寫入的資料的儲存電容器。注意，在以FFS模式驅動的顯示裝置80中，電容器55的一對電極中的一個相當於液晶元件51的一對電極中的一個的一部分或全部，電容器55的一對電極中的另一個相當於液晶元件51的一對電極中的另一個的一部分或全部。
〈元件基板的結構例子〉
接著，說明顯示裝置80所包括的元件基板的具體結構。首先，圖26示出以FFS模式驅動的顯示裝置80所包括的多個像素70a、70b以及70c。
在圖26中，被用作掃描線的導電膜13在與信號線大致正交的方向(圖 式中的左右方向)上延伸地設置。被用作信號線的導電膜21a在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。被用作掃描線的導電膜13與掃描線驅動電路74電連接，而被用作信號線的導電膜21a與信號線驅動電路76電連接(參照圖25A)。
電晶體52設置在掃描線和信號線的交叉部附近。電晶體52由被用作閘極電極的導電膜13、閘極絕緣膜(在圖26中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a以及被用作源極電極和汲極電極的導電膜21a及21b構成。導電膜13不僅是被用作掃描線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體52的閘極電極。導電膜21a不僅是被用作信號線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體52的源極電極或汲極電極。在圖26所示的俯視圖中，掃描線的端部位於氧化物半導體膜19a的端部的外側。由此，掃描線被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜19a不被照射光，從而電晶體的電特性的變動可以得到抑制。
導電膜21b與被用作像素電極的氧化物半導體膜19b電連接。另外，在氧化物半導體膜19b上隔著絕緣膜(在圖26中未圖示)設置有共用電極29。
共用電極29包括在與信號線交叉的方向上延伸的條紋形狀的區域。另外，該條紋形狀的區域連接於在與信號線平行或大致平行的方向上延伸的區域。因此，在顯示裝置80所包括的多個像素中，在包括條紋形狀的區域的共用電極29中，各條紋形狀的區域的電位相等。
電容器55形成在氧化物半導體膜19b與共用電極29重疊的區域中。氧化物半導體膜19b及共用電極29具有透光性。也就是說，電容器55具有透光性。
因為電容器55具有透光性，所以電容器55可以較大地(大面積地)形成在像素70中。由此，可以得到能夠在提高開口率(典型地提高到50%以上，較佳為提高到60%以上)的同時增大電容值的顯示裝置。例如，在解析度高的如液晶顯示裝置之類的顯示裝置中，像素的面積小，且電容器的面積也小。因此，在解析度高的顯示裝置中，儲存在電容器中的電容值變 小。但是，由於本實施方式所示的電容器55具有透光性，所以藉由將該電容器設置在像素中，可以在各像素中得到充分的電容值的同時提高開口率。典型的是，電容器55可以適當地應用於像素密度為200ppi以上、300ppi以上或500ppi以上的高解析度顯示裝置。
另外，在液晶顯示裝置中，電容器的電容值越大，越能夠延長在施加電場的情況下液晶元件的液晶分子的配向被保持為固定的期間。在顯示靜態影像的情況下，由於可以延長該期間，所以能夠減少重寫影像資料的次數，從而可以降低耗電量。另外，藉由採用本實施方式所示的結構，在高解析度的顯示裝置中也可以提高開口率，因此可以高效地利用背光等光源的光，從而可以降低顯示裝置的耗電量。
接著，圖27示出沿著圖26的點劃線Q1-R1、點劃線S1-T1的剖面圖。圖27所示的電晶體52是通道蝕刻型電晶體。注意，沿著點劃線Q1-R1的剖面圖是通道長度方向上的電晶體52以及電容器55的剖面圖，沿著點劃線S1-T1的剖面圖是通道寬度方向上的電晶體52的剖面圖。
圖27所示的電晶體52是具有單閘極結構的電晶體，其包括：設置在基板11上的被用作閘極電極的導電膜13；形成在基板11及被用作閘極電極的導電膜13上的絕緣膜15；形成在絕緣膜15上的絕緣膜17；隔著絕緣膜15及絕緣膜17與被用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的被用作源極電極和汲極電極的導電膜21a及21b。在絕緣膜17、氧化物半導體膜19a、被用作源極電極和汲極電極的導電膜21a及21b上形成有絕緣膜23，在絕緣膜23上形成有絕緣膜25。氧化物半導體膜19b形成在絕緣膜25上。氧化物半導體膜19b藉由形成在絕緣膜23及絕緣膜25中的開口連接於被用作源極電極和汲極電極的導電膜21a、21b中的一個，在此連接於導電膜21b。絕緣膜27形成在絕緣膜25及氧化物半導體膜19b上。共用電極29形成在絕緣膜27上。
也可以藉由在絕緣膜25上的與氧化物半導體膜19a重疊的位置上設置氧化物半導體膜19b，形成將氧化物半導體膜19b用作第二閘極電極的雙閘極結構的電晶體52。
將氧化物半導體膜19b、絕緣膜27及共用電極29重疊的區域用作電容器55。
另外，本發明的一個實施方式的剖面圖不侷限於此，而可以採用各種各樣的結構。例如，氧化物半導體膜19b可以具有狹縫。或者，氧化物半導體膜19b可以是梳齒狀。
關於本發明的一個實施方式所示的顯示裝置80的結構，可以參照在實施方式1中說明的半導體裝置的結構。就是說，關於基板11的材料及製造方法，可以參照基板102的材料及製造方法。關於導電膜13的材料及製造方法，可以參照閘極電極104的材料及製造方法。關於絕緣膜15及絕緣膜17的材料及製造方法，分別可以參照絕緣膜106及絕緣膜107的材料及製造方法。關於氧化物半導體膜19a及氧化物半導體膜19b的材料及製造方法，分別可以參照第一氧化物半導體膜110及第二氧化物半導體膜111的材料及製造方法。關於導電膜21a及導電膜21b的材料及製造方法，分別可以參照源極電極112a及汲極電極112b的材料及製造方法。關於絕緣膜23、絕緣膜25及絕緣膜27的材料及製造方法，分別可以參照絕緣膜114、絕緣膜116及絕緣膜118的材料及製造方法。關於共用電極29的材料及製造方法，可以參照導電膜120的材料及製造方法。
另外，如圖28所示，共用電極29也可以在絕緣膜27上的絕緣膜28上設置。絕緣膜28被用作平坦化膜。關於絕緣膜28的材料及製造方法可以參照在實施方式3中說明的絕緣膜119的材料及製造方法。
〈元件基板的結構例子(變形例子1)〉
接著，圖29示出顯示裝置80所包括的其結構與圖26的像素不同的多個像素70d、70e以及70f的俯視圖。
在圖29中，被用作掃描線的導電膜13在圖式中的左右方向上延伸地設置。被用作信號線的導電膜21a以具有其一部分彎曲的V字形狀的方式在與掃描線大致正交的方向(圖式中的上下方向)上延伸地設置。被用作掃描線的導電膜13與掃描線驅動電路74電連接，而被用作信號線的導電膜21a與信號線驅動電路76電連接(參照圖25A)。
電晶體52設置在掃描線和信號線的交叉部附近。電晶體52由被用作閘極電極的導電膜13、閘極絕緣膜(在圖29中未圖示)、形成在閘極絕緣膜上的形成有通道區域的氧化物半導體膜19a以及被用作源極電極和汲極電極的導電膜21a及21b構成。導電膜13不僅是被用作掃描線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體52的閘極電極。導電膜21a不僅是被用作信號線，而且是其中與氧化物半導體膜19a重疊的區域被用作電晶體52的源極電極或汲極電極。在圖29所示的俯視圖中，掃描線的端部位於氧化物半導體膜19a的端部的外側。由此，掃描線被用作阻擋來自背光等光源的光的遮光膜。其結果是，電晶體所包括的氧化物半導體膜19a不被照射光，從而電晶體的電特性的變動可以得到抑制。
導電膜21b與被用作像素電極的氧化物半導體膜19b電連接。將氧化物半導體膜19b形成為梳齒狀。另外，在氧化物半導體膜19b上設置有絕緣膜(在圖29中未圖示)，在該絕緣膜上設置有共用電極29。在俯視圖中，以與氧化物半導體膜19b咬合的方式將共用電極29形成為梳齒狀，以便共用電極29和氧化物半導體膜19b的一部分重疊。該共用電極29連接於在與掃描線平行或大致平行的方向上延伸的區域。因此，在顯示裝置80所包括的多個像素中，在共用電極29中，各梳齒狀的區域的電位相等。氧化物半導體膜19b和共用電極29具有以沿著信號線(導電膜21a)的方式彎曲的V字形狀。
電容器55形成在氧化物半導體膜19b與共用電極29重疊的區域中。氧化物半導體膜19b及共用電極29具有透光性。也就是說，電容器55具有透光性。
接著，圖30示出沿著圖29的點劃線Q2-R2、點劃線S2-T2的剖面圖。圖30所示的電晶體52是通道蝕刻型電晶體。注意，沿著點劃線Q2-R2的截圖是通道長度方向上的電晶體52以及電容器55的剖面圖，沿著點劃線S2-T2的剖面圖是通道寬度方向上的電晶體52的剖面圖。
圖30所示的電晶體52是具有單閘極結構的電晶體，其包括：設置在基板11上的被用作閘極電極的導電膜13；形成在基板11及被用作閘極電極 的導電膜13上的絕緣膜15；形成在絕緣膜15上的絕緣膜17；隔著絕緣膜15及絕緣膜17與被用作閘極電極的導電膜13重疊的氧化物半導體膜19a；以及與氧化物半導體膜19a接觸的被用作源極電極和汲極電極的導電膜21a及21b。在絕緣膜17、氧化物半導體膜19a、被用作源極電極和汲極電極的導電膜21a及21b上形成有絕緣膜23，在絕緣膜23上形成有絕緣膜25。氧化物半導體膜19b形成在絕緣膜25上。氧化物半導體膜19b藉由形成在絕緣膜23及絕緣膜25中的開口連接於被用作源極電極和汲極電極的導電膜21a、21b中的一個，在此連接於導電膜21b。絕緣膜27形成在絕緣膜25及氧化物半導體膜19b上。共用電極29形成在絕緣膜27上。
在圖30所示的像素中，在設置於絕緣膜27及共用電極29上的液晶的配向受到控制的區域中，被用作像素電極的氧化物半導體膜19b設置在絕緣膜25上，共用電極29設置在絕緣膜27上。如此，可以將如下顯示裝置的驅動方法稱為DPS(Differential-Plane-Switching)模式，其中藉由在設置於不同平面上的一對電極之間產生電場，控制液晶的配向。
也可以藉由在絕緣膜25上的與氧化物半導體膜19a重疊的位置上設置氧化物半導體膜19b，形成將氧化物半導體膜19b用作第二閘極電極的雙閘極結構的電晶體52。
將氧化物半導體膜19b、絕緣膜27及共用電極29重疊的區域用作電容器55。
在圖29及圖30所示的液晶顯示裝置中，藉由使氧化物半導體膜19b和共用電極29的各端部附近重疊，形成像素所包括的電容器。藉由採用這種結構，在大型液晶顯示裝置中，可以形成不是過大而是適當的大小的電容器。
另外，如圖31所示，共用電極29也可以設置在絕緣膜27上的絕緣膜28上。
另外，如圖32及圖33所示，氧化物半導體膜19b和共用電極29也可以不重疊。根據顯示裝置的解析度或對應驅動方法的電容器的大小，可以 適當地決定氧化物半導體膜19b和共用電極29的位置關係。另外，圖33所示的顯示裝置所包括的共用電極29也可以設置在被用作平坦化膜的絕緣膜28上(參照圖34)。
在圖29及圖30所示的液晶顯示裝置中，氧化物半導體膜19b的在與信號線(導電膜21a)平行或大致平行的方向上延伸的區域的寬度d1小於共用電極29的在與信號線平行或大致平行的方向上延伸的區域的寬度d2(參照圖30)，但是本發明的結構不侷限於此。如圖35及圖36所示，寬度d1也可以大於寬度d2。另外，寬度d1和寬度d2也可以相等。另外，在一個像素(例如，像素70d)中，氧化物半導體膜19b及/或共用電極29的在與信號線平行或大致平行的方向上延伸的多個區域的寬度可以互不相同。
如圖37所示，也可以以只殘留絕緣膜28的與共用電極29重疊的區域的方式去除設置在絕緣膜27上的絕緣膜28。此時，可以將共用電極29用作遮罩對絕緣膜28進行蝕刻。可以抑制被用作平坦化膜的絕緣膜28上的共用電極29的凹凸，絕緣膜28的從共用電極29的端部到絕緣膜27的側面形成得其坡度小。另外，如圖38所示，絕緣膜28的表面的與基板11平行的區域的一部分也可以不被共用電極29覆蓋。
如圖39及圖40所示，共用電極也可以設置在與氧化物半導體膜19b相同的層上，亦即設置在絕緣膜25上。圖39及圖40所示的共用電極19c可以使用與氧化物半導體膜19b相同的材料同時形成。
關於本發明的一個實施方式所示的顯示裝置80的結構，可以參照在實施方式1中說明的半導體裝置的結構。就是說，關於基板11的材料及製造方法，可以參照基板102的材料及製造方法。關於導電膜13的材料及製造方法，可以參照閘極電極104的材料及製造方法。關於絕緣膜15及絕緣膜17的材料及製造方法，分別可以參照絕緣膜106及絕緣膜107的材料及製造方法。關於氧化物半導體膜19a及氧化物半導體膜19b的材料及製造方法，分別可以參照第一氧化物半導體膜110及第二氧化物半導體膜111的材料及製造方法。關於導電膜21a及導電膜21b的材料及製造方法，分別可以參照源極電極112a及汲極電極112b的材料及製造方法。關於絕緣膜23、絕緣膜25及絕緣膜27的材料及製造方法，可以參照絕緣膜114、絕緣膜116 及絕緣膜118的材料及製造方法。關於共用電極29的材料及製造方法，可以參照導電膜120的材料及製造方法。
關於絕緣膜28的材料及製造方法可以參照在實施方式3中說明的絕緣膜119的材料及製造方法。
本實施方式所示的結構及方法等可以與其他實施方式所示的結構及方法等適當地組合。
〈元件基板的結構例子(變形例子2)〉
接著，對其結構與圖25A的顯示裝置80所包括的多個像素不同的多個像素370的結構進行說明。圖41A示出像素370的電路結構的一個例子。圖41B是顯示裝置80所包括的多個像素370g、370h、370i的俯視圖，圖42是沿著圖41B的點劃線Q3-R3及點劃線S3-T3的剖面圖。
像素370的與參照圖25B進行說明的像素70的不同之處在於：具備並聯連接的液晶元件351a及液晶元件351b代替液晶元件51。在此，對與上述不同的結構進行詳細的說明，關於可以使用相同結構的部分援用上述說明。注意，在圖42所示的剖面圖中，省略液晶元件351b。
在液晶元件351a中，氧化物半導體膜319b與電晶體352的汲極電極電連接，並被用作像素電極。導電膜329電連接於在與掃描線(導電膜13)平行或大致平行的方向上延伸地設置的佈線VCOM，並被用作共用電極。
在液晶元件351b中，導電膜329與電晶體352的汲極電極電連接，並被用作像素電極。氧化物半導體膜319b電連接於在與掃描線(導電膜13)平行或大致平行的方向上延伸地設置的佈線VCOM，並被用作共用電極。
在圖41A中，用一個佈線表示與導電膜329電連接的佈線VCOM及與氧化物半導體膜319b電連接的佈線VCOM，但是不侷限於此。與導電膜329電連接的佈線VCOM及與氧化物半導體膜319b電連接的佈線VCOM的電位既可以相同又可以不同。例如，藉由使電連接於導電膜329的佈線VCOM與電連接於氧化物半導體膜319b的VCOM在掃描線驅動電路74電連接， 可以使其電位相同(參照圖25A)。
像素370所具備的電容器355包括電容器355a及電容器355b。電容器355a的一對電極中的一個包括氧化物半導體膜319b，並與電晶體352的汲極電極電連接。電容器355a的一對電極中的另一個包括導電膜329。電容器355b的一對電極中的一個包括導電膜329，並與電晶體352的汲極電極電連接。電容器355b的一對電極中的另一個包括氧化物半導體膜319b。
關於氧化物半導體膜319b的材料及製造方法，可以參照上述氧化物半導體膜19b的材料及製造方法。關於導電膜329的材料及製造方法，可以參照上述共用電極29的材料及製造方法。
藉由使液晶元件351a和液晶元件351b並聯連接，即使反轉所施加的電壓來驅動液晶元件，也可以防止由於導電膜329和氧化物半導體膜319b的位置而液晶元件特性為非對稱性的現象。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式7
在本實施方式中，參照圖43至圖45對可以應用於本發明的一個實施方式的液晶顯示裝置並具有以垂直配向(VA：Vertical Alignment)模式工作的液晶元件的像素的結構進行說明。圖43是液晶顯示裝置所具有的像素的俯視圖，圖44是包括沿著圖43的切斷線Z1-Z2的剖面的側面圖。另外，圖45是液晶顯示裝置所具有的像素的等效電路圖。
VA型是指一種控制液晶顯示面板的液晶分子的排列的方式。VA型液晶顯示裝置是在不被施加電壓時液晶分子在垂直於面板表面的方向上配向的方式。
在本實施方式中，特別地，將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向。這稱為多域(multi domain)化或多域設計。在以下說明中，說明考慮到多域設計的液晶顯示裝置。
圖43的Z1是形成有像素電極624的基板600的俯視圖，Z3是形成有共用電極640的基板601的俯視圖，Z2是形成有像素電極624的基板600和形成有共用電極640的基板601相互重疊的狀態的俯視圖。
在基板600上形成有電晶體628和與其連接的像素電極624及電容器630。電晶體628的汲極電極618藉由形成在絕緣膜623及絕緣膜625中的開口633與像素電極624電連接。在像素電極624上設置有絕緣膜627。
作為電晶體628，可以適用在實施方式1至實施方式3或實施方式5中說明的電晶體。
電容器630包括作為第一電容佈線的電容佈線604上的佈線613、絕緣膜623、絕緣膜625、像素電極624。電容佈線604可以使用與電晶體628的閘極佈線615相同的材料同時形成。另外，佈線613可以使用與汲極電極618及佈線616相同的材料同時形成。
作為像素電極624，可以適用在實施方式1中說明的電阻率低的氧化物半導體膜。就是說，關於像素電極624的材料及製造方法，可以參照實施方式1所示的第二氧化物半導體膜111的材料及製造方法。
在像素電極624中形成狹縫646。狹縫646用來控制液晶的配向。
電晶體629、連接於電晶體629的像素電極626及電容器631可以分別與電晶體628、像素電極624及電容器630同樣地形成。電晶體628和電晶體629都連接到佈線616。佈線616在電晶體628及電晶體629中被用作源極電極。在本實施方式所示的液晶顯示面板的像素由像素電極624及像素電極626構成。像素電極624和像素電極626是子像素。
在基板601上形成有彩色膜636、共用電極640，並且在共用電極640上形成有突起644。共用電極640具有狹縫647。在像素電極624上形成有配向膜648，並且在共用電極640及突起644上也形成有配向膜645。在基板600和基板601之間形成有液晶層650。
共用電極640較佳為使用與在實施方式1中說明的導電膜120同樣的材料形成。形成在共用電極640中的狹縫647和突起644具有控制液晶的配向的功能。
當對形成有狹縫646的像素電極624施加電壓時，在狹縫646附近會產生電場應變(傾斜電場)。藉由將該狹縫646與基板601一側的突起644及狹縫647以互相咬合的方式配置，有效地產生傾斜電場且控制液晶的配向，並根據各個位置使液晶配向的方向不同。就是說，藉由進行多域化來擴大液晶顯示面板的視角。另外，也可以在基板601一側設置突起644和狹縫647中的一個。
圖44示出基板600和基板601重疊並且注入有液晶的狀態。像素電極624、液晶層650與共用電極640重疊，因此形成液晶元件。
圖45示出上述像素結構的等效電路。電晶體628和電晶體629都連接到閘極佈線602和佈線616。在此情況下，藉由使電容佈線604和電容佈線605的電位不同，可以使液晶元件651的工作和液晶元件652的工作不同。就是說，藉由分別控制電容佈線604和電容佈線605的電位，精密地控制液晶的配向來擴大視角。
注意，本實施方式可以與本說明書所示的其他實施方式適當地組合。
實施方式8
在本實施方式中，使用圖46及圖47說明包括前面的實施方式所例示的電晶體的顯示裝置的一個例子。
圖46是示出顯示裝置的一個例子的俯視圖。圖46所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封材料712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封材料712密封第一基板701及第二基板705。亦即，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封材料712及第二基板705密封。注意， 雖然在圖46中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，顯示裝置700在第一基板701上的不由密封材料712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：軟性印刷電路板)端子部708。此外，FPC716連接於FPC端子部708，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與佈線710連接。由FPC716供應的各種信號等是藉由佈線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
顯示裝置700所包括的像素部702包括多個電晶體及電容器，可以將在實施方式1中說明的半導體裝置適用於該多個電晶體及電容器。另外，源極驅動電路部704及閘極驅動電路部706包括多個電晶體及佈線接觸部，可以將在實施方式2中說明的半導體裝置適用於該多個電晶體及佈線接觸部。
另外，顯示裝置700可以採用各種方式或具有各種顯示元件。作為顯示元件，例如可以舉出液晶元件、包括LED(白色LED、紅色LED、綠色LED、藍色LED等)等的EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、電晶體(根據電流而發光的電晶體)、電子發射元件、電泳元件、諸如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、MIRASOL(在日本的註冊商標)顯示器、干涉 調變(IMOD)元件、壓電陶瓷顯示器等的使用微機電系統(MEMS)的顯示元件、電潤濕(electrowetting)元件等。除此之外，還可以包括對比度、亮度、反射率、透射率等因電或磁作用而變化的顯示介質。另外，也可以作為顯示元件使用量子點。作為使用液晶元件的顯示裝置的例子，有液晶顯示器(透射型液晶顯示器、半透射型液晶顯示器、反射型液晶顯示器、直觀型液晶顯示器、投射型液晶顯示器)等。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用量子點的顯示裝置的一個例子，有量子點顯示器等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射型液晶顯示器或反射型液晶顯示器時，使像素電極的一部分或全部具有作為反射電極的功能即可。例如，使像素電極的一部分或全部包含鋁、銀等即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下方。由此，可以進一步降低耗電量。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。此外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色膜(也稱為濾光片)。作為彩色膜，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色膜，可以與不使用彩色膜的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色膜的區域和不包括彩色膜的區域，將不包括彩色膜的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色膜的區域，在顯示明亮的影像時，有時可以減少彩色 膜所引起的亮度降低而減少耗電量兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、白色(W)。藉由使用自發光元件，有時與使用彩色膜的情況相比進一步減少耗電量。
在本實施方式中，使用圖47說明作為顯示元件使用液晶元件的顯示裝置的結構。
圖47是沿著圖46所示的點劃線U-V的剖面圖。圖47所示的顯示裝置700包括：引線配線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引線配線部711包括佈線710。另外，像素部702包括電晶體750及電容器790。另外，源極驅動電路部704包括電晶體752。
例如，作為電晶體750，可以使用在實施方式1中示出的電晶體150。作為電晶體752可以使用在實施方式2中示出的電晶體151。
在本實施方式中使用的電晶體包括高度純化且氧缺陷的形成被抑制的氧化物半導體膜。該電晶體可以降低關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制耗電量的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。亦即，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
作為電容器790，可以使用在實施方式1中示出的電容器160。因為電容器790具有透光性，所以電容器790可以較大地(大面積地)形成在像素部702所包括的像素之一中。因此，可以實現開口率得到提高且電容值增大的顯示裝置。
另外，在圖47中，在電晶體750上設置有絕緣膜764、766、768。
絕緣膜764、766、768分別可以使用與實施方式1所示的絕緣膜114、116、118同樣的材料及製造方法形成。另外，也可以採用在絕緣膜768上設置平坦化膜的結構。平坦化膜可以使用與實施方式3所示的絕緣膜119同樣的材料及製造方法形成。
另外，佈線710與被用作電晶體750、752的源極電極及汲極電極的導電膜經同一製程形成。注意，佈線710也可以使用藉由與電晶體750、752的源極電極及汲極電極不同的製程形成的導電膜(例如為被用作閘極電極的導電膜)。當作為佈線710例如使用包含銅元素的材料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
此外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與被用作電晶體750、752的源極電極及汲極電極的導電膜經同一製程形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
此外，作為第一基板701及第二基板705，例如可以使用玻璃基板。另外，作為第一基板701及第二基板705，可以使用與實施方式1所示的基板102相同的材料。
在第二基板705一側，設置有被用作黑矩陣的遮光膜738、被用作濾色片的彩色膜736、與遮光膜738和彩色膜736接觸的絕緣膜734。
此外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀間隔物，其被用於控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀間隔物。
此外，在本實施方式中，示出了將結構體778設置於第一基板701一側的結構的例子，但不侷限於此。例如，可以採用將結構體778設置於第二 基板705一側的結構或將結構體778設置於第一基板701和第二基板705的兩者的結構。
顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側，並具有相對電極的功能。顯示裝置700可以藉由施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
此外，導電膜772與電晶體750所包括的被用作源極電極或汲極電極的導電膜連接。導電膜772形成在絕緣膜768上，並具有像素電極，亦即顯示元件的一個電極的功能。顯示裝置700是在基板701一側設置背光或側光等而藉由液晶元件775及彩色膜736顯示影像的所謂的透過式彩色液晶顯示裝置。
作為導電膜772及導電膜774，可以使用使可見光透過的導電膜或反射可見光的導電膜。作為使可見光透過的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為導電膜772及導電膜774，可以使用與實施方式1所示的導電膜120相同的材料。
注意，作為圖46及圖47所示的顯示裝置700例示出透過型彩色液晶顯示裝置，但是本發明不侷限於此。例如，也可以作為導電膜772使用反射可見光的導電膜，由此實現反射型彩色液晶顯示裝置。
另外，雖然在圖47中未圖示，但是可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板以及相位差基板的圓偏振。
關於用於液晶層776的液晶，可以參照用於實施方式6所示的液晶元件51的液晶的記載。作為包括液晶元件的顯示裝置的驅動方法，可以採用實施方式6所示的各種驅動方法。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式9
在本實施方式中，參照圖48A至圖51E對本發明的一個實施方式的顯示裝置及該顯示裝置的驅動方法進行說明。
本發明的一個實施方式的顯示裝置也可以包括資訊處理部、運算部、記憶部、顯示部及輸入部等。
在本發明的一個實施方式的顯示裝置中，在連續地顯示同一影像(靜態影像)的情況下，藉由降低寫入同一影像的信號(也稱為更新)的次數，可以降低耗電量。注意，將進行更新的頻率也稱為更新速率(也稱為掃描頻率、垂直同步頻率)。下面，對藉由降低更新速率來減少眼睛疲勞的顯示裝置進行說明。
眼睛疲勞被大致分為兩種，亦即神經疲勞和肌肉疲勞。神經疲勞是指由於長時間連續觀看顯示裝置的發光、閃爍畫面，該亮度刺激視網膜、視神經、腦子而引起的疲勞。肌肉疲勞是指由於過度使用在調節焦點時使用的睫狀肌而引起的疲勞。
圖48A是示出習知的顯示裝置的顯示的示意圖。如圖48A所示，在習知的顯示裝置中，在每一秒內進行60次的影像改寫。長時間連續觀看這種畫面，恐怕會刺激使用者的視網膜、視神經、腦子而引起眼睛疲勞。
在本發明的一個實施方式的顯示裝置中，將使用氧化物半導體的電晶體，例如使用CAAC-OS的電晶體應用於顯示裝置的像素部。該電晶體的關態電流極小。因此，即使降低顯示裝置的更新速率也可以保持顯示裝置的亮度。
也就是說，如圖48B所示，例如每隔5秒鐘進行1次的影像改寫即可，由此可以儘可能地在長時間觀看同一影像，這使得使用者所感到的影像閃爍減少。由此，可以減少對使用者的視網膜、視神經、腦子的刺激而減輕神經疲勞。
另外，如圖49A所示，在一個像素的尺寸大的情況下(例如，在解析度低於150ppi的情況下)，顯示裝置所顯示的文字變得模糊。長時間連續觀看顯示在顯示裝置上的模糊的文字，亦即連續處於即使睫狀肌不斷運動以調節焦點也不容易調節焦點的狀態，這恐怕會對眼睛造成負擔。
與此相反，如圖49B所示，在根據本發明的一個實施方式的顯示裝置中，因為一個像素的尺寸小而能夠進行高清晰顯示，所以可以實現細緻且流暢的顯示。由此，睫狀肌的焦點調節變得容易，而可以減輕使用者的肌肉疲勞。藉由將顯示裝置的解析度設定為150ppi以上，較佳為200ppi以上，進一步較佳為300ppi以上，可以有效地減輕使用者的肌肉疲勞。
注意，已在研討定量地測量眼睛疲勞的方法。例如，作為神經疲勞的評價指標，已知有臨界閃爍(融合)頻率(CFF：Critical Flicker(Fusion)Frequency)等。作為肌肉疲勞的評價指標，已知有調節時間及調節近點距離等。
此外，作為評價眼睛疲勞的方法，已知有腦波測量、溫度圖法、眨眼次數的測量、淚液量的評價、瞳孔的收縮反應速度的評價及用來調查自覺症狀的問捲調查等。
例如，藉由採用上述各種方法，可以評價利用本發明的一個實施方式的顯示裝置的驅動方法時的減輕眼睛疲勞的效果。
〈顯示裝置的驅動方法〉
在此，參照圖50A至圖50E對本發明的一個實施方式的顯示裝置的驅動方法進行說明。
[影像資料的顯示例子]
下面，示出將包含兩個不同的影像資料的影像移動而顯示的例子。
圖50A示出在顯示部450上顯示視窗451，在該視窗451內顯示靜態影像的第一影像452a的例子。
此時，較佳為以第一更新速率進行顯示。可以將第一更新速率設定為1.16 10-5Hz(大約每一天進行更新一次)以上且1Hz以下，或者2.78 10-4Hz(大約每一小時進行更新一次)以上且0.5Hz以下，或者1.67 10-2Hz(大約每一分鐘進行更新一次)以上且0.1Hz以下。
如此，藉由將第一更新速率設定為極小的值，來降低畫面的改寫頻率，由此可以實現實質上不發生閃爍的顯示，更有效地減輕使用者的眼睛疲勞。
視窗451例如可以藉由執行影像顯示應用軟體來顯示，包括顯示影像的顯示區域。
另外，視窗451的下部顯示有用來切換所顯示的影像資料的按鈕453。使用者藉由進行選擇按鈕453的操作，可以向顯示裝置的資訊處理部供應移動影像的指令。
使用者的操作方法根據輸入單元決定即可。例如，在作為輸入單元使用重疊於顯示部450的觸控面板的情況下，可以進行用手指或觸控筆等觸摸按鈕453的操作或者滑動影像的手勢輸入操作。當使用手勢輸入或聲音輸入時，不需要必須顯示按鈕453。
當顯示裝置的資訊處理部接收移動影像的指令時，開始顯示在視窗451內的影像的移動(圖50B)。
當在圖50A中以第一更新速率進行顯示時，較佳為在移動影像之前將更新速率改為第二更新速率。第二更新速率是用來顯示動態影像而需要的值。例如，可以將第二更新速率設定為30Hz以上且960Hz以下，較佳為60Hz以上且960Hz以下，更佳為75Hz以上且960Hz以下，進一步較佳為120Hz以上且960Hz以下，更進一步較佳為240Hz以上且960Hz以下。
藉由將第二更新速率設定為高於第一更新速率的值，進一步可以流暢且自然地顯示動態影像。此外，也可以抑制改寫帶來的閃爍被使用者看到，而可以減輕使用者的眼睛疲勞。
此時在視窗451內顯示的影像為第一影像452a與接下來要顯示的第二影像452b拼接在一起的影像。在視窗451內以使該拼接在一起的影像向一個方向(在此，向左)移動的方式顯示第一影像452a的一部分及第二影像452b一部分。
另外，在移動拼接在一起的影像的同時，將顯示在視窗451內的影像的亮度從初始狀態(圖50A)逐漸降低。
圖50C示出顯示在視窗451內的影像到達指定座標的狀態。此時，顯示在視窗451內的影像的亮度最低。
在圖50C中，指定座標為顯示第一影像452a的一半和第二影像452b的一半的座標，但是不侷限於此，較佳為採用使用者能自由地設定座標的結構。
例如，從影像的初始座標到指定座標的距離對從初始座標到最終座標的距離的比例大於0且小於1，即可。
另外，影像到達指定座標時的亮度也較佳為被使用者自由地設定。例如，可以將影像到達指定座標時的亮度對初始亮度的比例設定為0以上且小於1，較佳為0以上且0.8以下，更佳為0以上且0.5以下等。
接著，在視窗451內在移動拼接在一起的影像的同時逐漸提高亮度(圖50D)。
圖50E示出拼接在一起的影像的座標到達最終座標的狀態。在視窗451內以與初始亮度相同的亮度僅顯示第二影像452b。
較佳為在影像的移動結束之後將更新速率從第二更新速率改為第一更新速率。
藉由進行上述顯示，即使使用者用眼睛追蹤影像的移動，該影像的亮度得到降低，所以也可以減輕使用者的眼睛疲勞。由此，藉由使用上述驅 動方法，可以實現護眼顯示。
[文件資訊的顯示例子]
接著，說明將比顯示視窗的尺寸大的文件資訊捲動而顯示的例子。
圖51A示出在顯示部450上顯示視窗455，在該視窗455內顯示靜態影像的文件資訊456的一部分的例子。
此時，較佳為以上述第一更新速率進行顯示。
視窗455例如可以藉由執行文件顯示應用軟體、文件製作應用軟體等來顯示，包括顯示文件資訊的顯示區域。
文件資訊456的影像的縱向方向上的尺寸比視窗455的顯示區域大。因此，視窗455只顯示其一部分的區域。另外，如圖51A所示，視窗455也可以顯示示出文件資訊456中的位置的捲軸457。
當顯示裝置從輸入部接收移動影像的指令(在此，也稱為捲動指令)時，開始文件資訊456的移動(圖51B)。另外，逐漸降低所顯示的影像的亮度。
當在圖51A中以第一更新速率進行顯示時，較佳為在移動文件資訊456之前將更新速率改為第二更新速率。
在此，示出不僅降低顯示在視窗455內的影像的亮度，而且降低顯示在顯示部450上的整個影像的亮度的狀態。
圖51C示出文件資訊456的座標到達指定座標的狀態。此時，顯示在顯示部450上的整個影像的亮度最低。
接著，在視窗455內移動文件資訊456(圖51D)。此時，逐漸提高顯示在顯示部450上的整個影像的亮度。
圖51E示出文件資訊456的座標到達最終座標的狀態。在視窗455內以與初始亮度相同的亮度顯示文件資訊456的與初始區域不同的區域。
較佳為在文件資訊456的移動結束之後將更新速率改為第一更新速率。
藉由進行上述顯示，即使使用者用眼睛追蹤影像的移動，該影像的亮度得到降低，所以也可以減輕使用者的眼睛疲勞。由此，藉由使用上述驅動方法，可以實現護眼顯示。
尤其是，文件資訊等對比度高的顯示讓使用者的眼睛疲勞更明顯，因此將上述驅動方法應用於文件資訊的顯示是較佳為的。
本實施方式可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式10
在本實施方式中，參照圖52至圖53G對包括本發明的一個實施方式的半導體裝置的顯示模組及電子裝置進行說明。
圖52所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
例如可以將本發明的一個實施方式的顯示裝置用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸可以適當地改變形狀或尺寸。
觸控面板8004能夠是電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板8006重疊。此外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板8006的各像素內設置光感測器，而形成光學觸控面板。
背光8007具有光源8008。注意，雖然在圖52中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射式面板等時，可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架8009也可以具有散熱板的功能。
印刷電路板8010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用另行設置的電池8011的電源。當使用商業電源時，可以省略電池8011。
此外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖53A至圖53G是示出電子裝置的圖。這些電子裝置可以包括外殼5000、顯示部5001、揚聲器5003、LED燈5004、操作鍵5005(包括電源開關或操作開關)、連接端子5006、感測器5007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風5008等。
圖53A示出移動電腦，該移動電腦除了上述以外還可以包括開關5009、紅外線埠5010等。圖53B示出具備記錄介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部5002、記錄介質讀取部5011等。圖53C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部5002、支撐部5012、耳機5013等。圖53D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括記錄介質讀取部5011等。圖53E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線5014、快門按鈕5015、影像接收部5016等。圖53F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括 第二顯示部5002、記錄介質讀取部5011等。圖53G示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器5017等。
圖53A至圖53G所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文本影像等)顯示在顯示部上；觸控面板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在記錄介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在記錄介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部等。注意，圖53A至圖53G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種各樣的功能。
本實施方式所示的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。此外，可以將實施方式4所示的顯示裝置適當地適用於該顯示部。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
[實施例]
在實施例中，參照圖54A至圖56B對關於實施方式9所示的顯示裝置的驅動方法的實驗結果進行說明。
圖54A至圖54C是說明在顯示裝置的直徑為100μm區域的亮度變化的測定結果。在顯示裝置上捲動地顯示文本影像。在文本影像中，字體大小為20磅，每行字數為49個，每頁行數為25行。
圖54A是說明在以2.5頁/秒的速度捲動文本影像的情況下觀察到的亮 度變化的圖。
圖54B是說明在以5頁/秒的速度捲動文本影像的情況下觀察到的亮度變化的圖，該文本影像使用其灰階比用圖54A說明的文本影像的文字高(明確而言，使文本影像的文字亮度為文本影像的背景亮度的大約50%左右的灰階)的文字。
圖54C是說明在以5頁/秒的速度捲動文本影像的情況下觀察到的亮度變化的圖，該文本影像使用其灰階與用圖54A說明的文本影像的文字相同的文字。
圖55A至圖55C是說明使用被認為與之前的感性評價結果非常一致的Barten模型的公式計算出基於圖54A至圖45C的亮度變化的視覺刺激變化的結果的圖。以下，以公式1表示Barten的公式。
Figure 105105903-A0202-12-0082-1
在公式中，u表示空間調變的頻率參數，w表示時間調變的頻率參數。另外，k表示信噪比，T表示視覺的積分時間，X0表示物件的大小，Xmax表示最大積分區域，Nmax表示光暗循環的最大積分週期數，η表示量子效率，p表示量子轉換係數，E表示網膜照度，Φ0表示神經雜訊的譜密度。
公式1中的Mopt(u)表示關於空間亮度調變的視覺傳遞函數，以下述公式2表示Mopt(u)。公式中的σ表示以瞳孔的直徑為參數的考慮晶狀體或網膜等視覺器官結構的線擴展函數的標準差。
Figure 105105903-A0202-12-0082-2
公式1中的H1(w)及H2(w)表示關於時間調變的傳遞函數，以下述公式3表示H1(w)及H2(w)。公式中的τ表示時間常數。已發現在公式1中的H1(w)及H2(w)中n分別為7及4的情況下，與感性評價一致。
Figure 105105903-A0202-12-0083-3
公式1中的F(u)是表示側抑制的函數，以下述公式4表示F(u)。u0表示側抑制的空間頻率。
Figure 105105903-A0202-12-0083-4
圖55A是說明使用Barten的公式計算出基於圖54A的亮度變化的視覺刺激變化的結果的圖。
圖55B是說明使用Barten的公式計算出基於圖54B的亮度變化的視覺刺激變化的結果的圖。
圖55C是說明使用Barten的公式計算出基於圖54C的亮度變化的視覺刺激變化的結果的圖。
圖56A和圖56B是看使用圖54A至圖54C說明的文本影像的6個受檢者的臨界融合頻率(CFF：Critical Flicker(Fusion)Frequency)測量結果的圖。明確而言，看捲動的文本影像一分鐘，然後對臨界融合頻率(CFF)進行測量10次，平均該頻率得到結果。反復該測試5次，將加上的時間稱為負載時間。
圖56A是看使用圖54B說明的文本影像的6個受檢者的臨界融合頻率 (CFF)測量結果的圖。
圖56B是看使用圖54C說明的文本影像的6個受檢者的臨界融合頻率(CFF)測量結果的圖。
使用日本夏普制造的AQUOS PAD SH-06F進行文本圖像的滾動顯示。在AQUOS PAD SH-06F中，顯示面板的對角尺寸為7.0吋，清晰度為323ppi，圖元包括以VA模式進行工作的液晶元件以及具有氧化物半導體的電晶體。
使用日本柴田科學公司製造的勞研式數位式疲勞測定器RDF-1測量出臨界融合頻率。
〈結果〉
可知：在捲動速度較慢的情況下，與捲動速度較快的情況相比，在相同期間發生的亮度變化少，而視覺刺激得到抑制(參照圖54A、圖54C、圖55A及圖55C)。
可知：在捲動速度較快的情況下，藉由以較高的灰階顯示文本影像降低對比度，在相同期間發生的亮度變化較少，而視覺刺激得到抑制(參照圖54B、圖54B、圖55A及圖55C)。
可知：當受檢者反復看以較快的速度捲動顯示的文本影像時，在作為文本影像以較高的灰階顯示文字以降低對比度的情況下以便降低對比度，他們的臨界融合頻率(CFF)的降低得到抑制(參照圖56A及圖56B)。
由此可知，在以較快的速度進行捲動時，藉由以較高的灰階顯示文字以便降低對比度，可以緩解積在受檢者眼睛的疲勞。
明確而言，當以較高的灰階顯示文本影像的文字以便降低對比度時，在所有受檢者的測量結果中，觀察不到臨界融合頻率的降低(參照圖56A)。
另一方面，當以不改變對比度的方式顯示文本影像時，在受檢者A、受檢者C、受檢者D、受檢者F的測量結果中，觀察到臨界融合頻率的降低 (參照圖56B)。
102‧‧‧基板
104‧‧‧閘極電極
106‧‧‧絕緣膜
107‧‧‧絕緣膜
108‧‧‧絕緣膜
110‧‧‧氧化物半導體膜
111‧‧‧氧化物半導體膜
112a‧‧‧源極電極
112b‧‧‧汲極電極
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120‧‧‧導電膜
142‧‧‧開口
150‧‧‧電晶體
160‧‧‧電容器

Claims (11)

  1. 一種半導體裝置，包括：電晶體；第一絕緣膜；以及電容器，該電容器在一對電極之間包括第二絕緣膜，其中，該電晶體包括：閘極電極；該閘極電極上的閘極絕緣膜；該閘極絕緣膜上的第一氧化物半導體膜，該第一氧化物半導體膜與該閘極電極重疊；以及與該第一氧化物半導體膜電連接的源極電極及汲極電極，該電容器的該一對電極中的一個包括第二氧化物半導體膜，該第一絕緣膜在該第一氧化物半導體膜上，並且，該第二絕緣膜在該第二氧化物半導體膜上，而該第二氧化物半導體膜夾在該第一絕緣膜和該第二絕緣膜之間。
  2. 根據申請專利範圍第1項之半導體裝置，還包括第一導電膜，其中該電容器的該一對電極中的另一個包括該第一導電膜。
  3. 根據申請專利範圍第1項之半導體裝置，其中該電晶體包括與該第一氧化物半導體膜重疊的第三氧化物半導體膜，並且該第二氧化物半導體膜和該第三氧化物半導體膜使用相同層形成。
  4. 根據申請專利範圍第2項之半導體裝置，其中該電晶體包括第二導電膜，該第一絕緣膜、該第二絕緣膜和該第二導電膜與該第一氧化物半導體膜重疊，並且該第一導電膜和該第二導電膜使用相同層形成。
  5. 根據申請專利範圍第1項之半導體裝置，其中該電容器使可見光透過。
  6. 根據申請專利範圍第1項之半導體裝置，其中該第一氧化物半導體膜和該第二氧化物半導體膜包含In-M-Zn氧化物，並且M是Al、Ti、Ga、Y、Zr、La、Ce、Nd、Sn和Hf中的任一個。
  7. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣膜包含氧，並且該第二絕緣膜包含氫。
  8. 根據申請專利範圍第1項之半導體裝置，其中該第一絕緣膜與該第一氧化物半導體膜接觸。
  9. 根據申請專利範圍第1項之半導體裝置，其中該第二絕緣膜與該第二氧化 物半導體膜接觸。
  10. 一種顯示裝置，包括：申請專利範圍第1項之半導體裝置；以及液晶元件。
  11. 一種電子裝置，包括：申請專利範圍第1項之半導體裝置，以及開關、揚聲器、顯示部和外殼中的至少一個。
TW105105903A 2015-03-03 2016-02-26 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置 TWI686870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-040972 2015-03-03
JP2015040972 2015-03-03

Publications (2)

Publication Number Publication Date
TW201637100A TW201637100A (zh) 2016-10-16
TWI686870B true TWI686870B (zh) 2020-03-01

Family

ID=56850746

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105903A TWI686870B (zh) 2015-03-03 2016-02-26 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置

Country Status (4)

Country Link
US (2) US20160260751A1 (zh)
JP (3) JP6801969B2 (zh)
KR (1) KR102526216B1 (zh)
TW (1) TWI686870B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
TW201817014A (zh) * 2016-10-07 2018-05-01 日商半導體能源研究所股份有限公司 顯示裝置及電子裝置
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2019135147A1 (ja) 2018-01-05 2019-07-11 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210129294A (ko) 2020-04-17 2021-10-28 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193790A1 (en) * 2009-01-30 2010-08-05 Samsumg Mobile Display Co., Ltd. Flat panel display apparatus and method of manufacturing the same
US20140021467A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
DE602006011960D1 (de) * 2006-01-31 2010-03-11 Casio Computer Co Ltd Flüssigkristallanzeigevorrichtung mit einem im wesentlichen zu den substratoberflächen parallelen elektrischen feld
JP5167780B2 (ja) * 2007-03-13 2013-03-21 セイコーエプソン株式会社 電界駆動型装置及び電子機器
CN102386236B (zh) * 2008-10-24 2016-02-10 株式会社半导体能源研究所 半导体器件和用于制造该半导体器件的方法
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101746198B1 (ko) * 2009-09-04 2017-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 전자기기
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104617105B (zh) * 2010-02-19 2018-01-26 株式会社半导体能源研究所 半导体装置
KR101403409B1 (ko) * 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
US8547503B2 (en) * 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Ｊｏｌｅｄ 表示装置および電子機器
US8907392B2 (en) * 2011-12-22 2014-12-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device including stacked sub memory cells
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015163908A (ja) * 2012-06-21 2015-09-10 シャープ株式会社 液晶表示装置
KR20150029000A (ko) * 2012-06-29 2015-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2014089444A (ja) * 2012-10-05 2014-05-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器
WO2014061235A1 (ja) * 2012-10-17 2014-04-24 パナソニック株式会社 Ｅｌ表示装置
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
JP6426379B2 (ja) * 2013-06-19 2018-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100193790A1 (en) * 2009-01-30 2010-08-05 Samsumg Mobile Display Co., Ltd. Flat panel display apparatus and method of manufacturing the same
US20140021467A1 (en) * 2012-07-20 2014-01-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
KR20160107110A (ko) 2016-09-13
US20220013545A1 (en) 2022-01-13
JP2016167585A (ja) 2016-09-15
KR102526216B1 (ko) 2023-04-28
JP2022171665A (ja) 2022-11-11
JP6801969B2 (ja) 2020-12-16
TW201637100A (zh) 2016-10-16
JP2021048403A (ja) 2021-03-25
US20160260751A1 (en) 2016-09-08

Similar Documents

Publication Publication Date Title
TWI686870B (zh) 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
JP7223807B2 (ja) 液晶表示装置
TWI778888B (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置
JP7266084B2 (ja) 半導体装置の作製方法
TWI734687B (zh) 輸入輸出裝置及電子裝置
JP6749115B2 (ja) 半導体装置
CN107408579B (zh) 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
JP7497505B2 (ja) 半導体装置
JP6910758B2 (ja) 表示装置、表示モジュール、及び電子機器
TWI719029B (zh) 顯示裝置及電子裝置
TWI755370B (zh) 氧化物半導體膜，半導體裝置，及顯示裝置
US10249644B2 (en) Semiconductor device and manufacturing method of the same
CN107735725B (zh) 液晶显示装置及电子设备
JP2016218211A (ja) 表示装置、該表示装置を有する表示モジュール、及び該表示装置または該表示モジュールを有する電子機器

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees