JP2016167585A - 半導体装置、表示装置及び該表示装置を用いた電子機器 - Google Patents

半導体装置、表示装置及び該表示装置を用いた電子機器 Download PDF

Info

Publication number
JP2016167585A
JP2016167585A JP2016035178A JP2016035178A JP2016167585A JP 2016167585 A JP2016167585 A JP 2016167585A JP 2016035178 A JP2016035178 A JP 2016035178A JP 2016035178 A JP2016035178 A JP 2016035178A JP 2016167585 A JP2016167585 A JP 2016167585A
Authority
JP
Japan
Prior art keywords
film
oxide semiconductor
insulating film
semiconductor film
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016035178A
Other languages
English (en)
Other versions
JP2016167585A5 (ja
JP6801969B2 (ja
Inventor
岡崎 健一
Kenichi Okazaki
健一 岡崎
正美 神長
Masami Kaminaga
正美 神長
貴弘 井口
Takahiro Iguchi
貴弘 井口
泰靖 保坂
Hiroyasu Hosaka
泰靖 保坂
純一 肥塚
Junichi Hizuka
純一 肥塚
三宅 博之
Hiroyuki Miyake
博之 三宅
山崎 舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016167585A publication Critical patent/JP2016167585A/ja
Publication of JP2016167585A5 publication Critical patent/JP2016167585A5/ja
Application granted granted Critical
Publication of JP6801969B2 publication Critical patent/JP6801969B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40Arrangements for improving the aperture ratio

Abstract

【課題】開口率を高めつつ容量値を増大させた半導体装置を提供する。また、製造コストが低い半導体装置を提供する。
【解決手段】トランジスタと、第1の絶縁膜と、一対の電極間に第2の絶縁膜を含む容量素子とを有する半導体装置であって、トランジスタは、ゲート電極と、ゲート電極に接して設けられたゲート絶縁膜と、ゲート絶縁膜に接して設けられ、ゲート電極と重畳する位置に設けられた第1の酸化物半導体膜と、第1の酸化物半導体に電気的に接続されたソース電極及びドレイン電極と、を有し、容量素子の一対の電極の一方が、第2の酸化物半導体膜を含み、第1の絶縁膜は、第1の酸化物半導体膜上に設けられ、第2の絶縁膜は、第2の酸化物半導体膜が第1の絶縁膜と第2の絶縁膜とによって挟持されるように、第2の酸化物半導体膜上に設けられる。
【選択図】図1

Description

本発明の一態様は、半導体装置、表示装置及び該表示装置を用いた電子機器に関する。または、本発明の一態様は、物、方法、又は製造方法に関する。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、又は組成物(コンポジション・オブ・マター)に関する。本発明の一態様は、半導体装置、表示装置、電子機器、それらの作製方法、又はそれらの駆動方法に関する。とくに、本発明の一態様は、例えば、トランジスタ及び容量素子を有する半導体装置に関する。
液晶表示装置や発光表示装置に代表されるフラットパネルディスプレイの多くに用いられているトランジスタは、ガラス基板上に形成されたアモルファスシリコン、単結晶シリコン又は多結晶シリコンなどのシリコン半導体によって構成されている。また、該シリコン半導体を用いたトランジスタは、集積回路(IC)などにも利用されている。
近年、シリコン半導体に代わって、半導体特性を示す金属酸化物をトランジスタに用いる技術が注目されている。なお、本明細書中では、半導体特性を示す金属酸化物を酸化物半導体とよぶことにする。例えば、酸化物半導体として、酸化亜鉛、またはIn−Ga−Zn系酸化物を用いたトランジスタを作製し、該トランジスタを表示装置の画素のスイッチング素子などに用いる技術が開示されている(特許文献1及び特許文献2参照)。
特開2007−123861号公報 特開2007−96055号公報
本発明の一態様は、導電性を有する酸化物半導体膜を備えた半導体装置を提供することを課題の一とする。または、本発明の一態様は、開口率を高めつつ容量値を増大させた半導体装置を提供することを課題の一とする。または、本発明の一態様は、製造コストが低い半導体装置を提供することを課題の一とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、トランジスタと、第1の絶縁膜と、一対の電極間に第2の絶縁膜を含む容量素子とを有する半導体装置であって、トランジスタは、ゲート電極と、ゲート電極に接して設けられたゲート絶縁膜と、ゲート絶縁膜に接して設けられ、ゲート電極と重畳する位置に設けられた第1の酸化物半導体膜と、第1の酸化物半導体膜に電気的に接続されたソース電極及びドレイン電極と、を有し、容量素子の一対の電極の一方が、第2の酸化物半導体膜を含み、第1の絶縁膜は、第1の酸化物半導体膜上に設けられ、第2の絶縁膜は、第2の酸化物半導体膜が第1の絶縁膜と第2の絶縁膜とによって挟持されるように、第2の酸化物半導体膜上に設けられることを特徴とする、半導体装置である。
また、導電膜を有し、容量素子の一対の電極の他方が導電膜を含む、上記の半導体装置も本発明の一態様である。
また、トランジスタが第1の絶縁膜と、第1の酸化物半導体膜と重畳する位置に設けられた第2の酸化物半導体膜とを有する、上記の半導体装置も本発明の一態様である。
また、トランジスタが第1の絶縁膜と、第2の絶縁膜と、第1の酸化物半導体膜と重畳する位置に設けられた導電膜を有する、上記の半導体装置も本発明の一態様である。
また、本発明の一態様の半導体装置は、容量素子が可視光において透光性を有する、上記の半導体装置である。
また、上記の半導体装置において、第1の酸化物半導体膜及び第2の酸化物半導体膜がIn−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)であることが好ましい。
また、上記の半導体装置において、第1の絶縁膜が酸素を含み、第2の絶縁膜が水素を含むことが好ましい。
また、上記の半導体装置と、液晶素子とを有する表示装置も、本発明の一態様である。
また、上記の半導体装置と、スイッチ、スピーカ、表示部または筐体と、を有する電子機器も、本発明の一態様である。
本発明の一態様により、導電性を有する酸化物半導体膜を備えた半導体装置を提供することができる。または、本発明の一態様により、開口率を高めつつ容量値を増大させた半導体装置を提供することができる。または、本発明の一態様により、製造コストが低い半導体装置を提供することができる。また本発明の一態様により、新規な半導体装置などを提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の作製方法の一態様を示す断面図。 半導体装置の作製方法の一態様を示す断面図。 CAAC−OSの断面におけるCs補正高分解能TEM像、およびCAAC−OSの断面模式図。 CAAC−OSの平面におけるCs補正高分解能TEM像。 CAAC−OSおよび単結晶酸化物半導体のXRDによる構造解析を説明する図。 CAAC−OSの電子回折パターンを示す図。 In−Ga−Zn酸化物の電子照射による結晶部の変化を示す図。 CAAC−OSの成膜方法を説明する図。 InMZnOの結晶を説明する図。 CAAC−OSの成膜方法を説明する図。 トランジスタの一例を示す上面図及び断面図。 トランジスタの一例を示す断面図。 バンド構造を説明する図。 トランジスタの一例を示す断面図。 表示装置の一形態を示す上面図及び画素の一形態を示す回路図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す回路図及び上面図。 画素の一形態を示す断面図。 画素の一形態を示す上面図。 画素の一形態を示す断面図。 画素の一形態を示す回路図。 表示装置の一形態を示す上面図。 表示装置の一形態を示す断面図。 表示装置の表示を説明するための図。 表示装置の表示を説明するための図。 表示装置への表示方法の例を説明する図。 実施の形態に係る、表示装置への表示方法の例を説明する図。 表示モジュールを説明する図。 電子機器を説明する図。 実施例に係る表示装置の輝度の変化を説明する図。 実施例に係る視覚刺激の変化を説明する図。 実施例に係る被験者の臨界融合周波数の変化を説明する図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明の一態様は以下の説明に限定されず、本発明の主旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明の一態様は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。また、以下に説明する実施の形態において、同一部分または同様の機能を有する部分には、同一の符号または同一のハッチパターンを異なる図面間で共通して用い、その繰り返しの説明は省略する。
なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
また、本明細書等において用いる第1、第2等の序数詞は、構成要素の混合を避けるために付したものであり、数的に限定するものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
なお、トランジスタの「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
なお、本明細書等においてパターニングとは、フォトリソグラフィ工程を用いるものとする。ただし、パターニングは、フォトリソグラフィ工程に限定されず、フォトリソグラフィ工程以外の工程を用いることもできる。また、フォトリソグラフィ工程で形成したマスクはエッチング処理後除去するものとする。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、好ましくは酸素が55原子%以上65原子%以下、窒素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指し、好ましくは窒素が55原子%以上65原子%以下、酸素が1原子%以上20原子%以下、シリコンが25原子%以上35原子%以下、水素が0.1原子%以上10原子%以下の濃度範囲で含まれるものをいう。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置について、図1乃至図12を用いて説明する。
<半導体装置の構成例>
図1(A)は、本発明の一態様の半導体装置の上面図であり、図1(B)は、図1(A)の一点鎖線A−B間、一点鎖線C−D間、及び一点鎖線E−F間の各切断線に対応する断面図に相当する。なお、図1(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。なお、トランジスタの上面図においては、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示する場合がある。
図1(A)の一点鎖線A−Bはトランジスタ150のチャネル長方向を示している。また一点鎖線E−Fはトランジスタ150のチャネル幅方向を示している。なお、本明細書においてトランジスタのチャネル長方向とは、ソース(ソース領域またはソース電極)及びドレイン(ドレイン領域またはドレイン電極)間において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
図1(A)、(B)に示す半導体装置は、第1の酸化物半導体膜110を含むトランジスタ150と、一対の電極間に絶縁膜を含む容量素子160と、を有する。なお、容量素子160において、一対の電極の一方が第2の酸化物半導体膜111であり、一対の電極の他方が導電膜120である。
トランジスタ150は、基板102上のゲート電極104と、ゲート電極104上のゲート絶縁膜として機能する絶縁膜108と、絶縁膜108上のゲート電極104と重畳する位置の第1の酸化物半導体膜110と、第1の酸化物半導体膜110上のソース電極112a及びドレイン電極112bとを有する。別言すると、トランジスタ150は、第1の酸化物半導体膜110と、第1の酸化物半導体膜110に接して設けられたゲート絶縁膜として機能する絶縁膜108と、絶縁膜108に接して設けられ、第1の酸化物半導体膜110と重畳する位置に設けられたゲート電極104と、第1の酸化物半導体膜110と電気的に接続されたソース電極112a及びドレイン電極112bとを有する。なお、図1(A)、(B)に示すトランジスタ150は、所謂ボトムゲート構造である。
また、トランジスタ150上、より詳しくは、第1の酸化物半導体膜110、ソース電極112a及びドレイン電極112b上に絶縁膜114、116、118が形成されている。絶縁膜114、116、118は、トランジスタ150の保護絶縁膜としての機能を有する。また、絶縁膜114、116、118には、ドレイン電極112bに達する開口142が形成されており、開口142を覆うように絶縁膜118上に導電膜120が形成されている。導電膜120は、例えば、画素電極としての機能を有する。
容量素子160は、絶縁膜116上の一対の電極の一方の電極としての機能を有する第2の酸化物半導体膜111と、第2の酸化物半導体膜111上の誘電体膜として機能する絶縁膜118と、絶縁膜118を介して第2の酸化物半導体膜111と重畳する位置に設けられた一対の電極の他方の電極としての機能を有する導電膜120と、を有する。すなわち、導電膜120は画素電極としての機能と容量素子の電極としての機能を有する。
なお、第1の酸化物半導体膜110は、トランジスタ150のチャネル領域として機能する領域を有する。また、第2の酸化物半導体膜111は、容量素子160の一対の電極の一方の電極として機能する。よって、第1の酸化物半導体膜110よりも第2の酸化物半導体膜111の方が抵抗率が低い。また、第1の酸化物半導体膜110と第2の酸化物半導体膜111は、同一の金属元素を有すると好ましい。第1の酸化物半導体膜110と第2の酸化物半導体膜111を同一の金属元素を有する構成とすることで、製造装置(例えば、成膜装置、加工装置等)を共通に用いることが可能となるため、製造コストを抑制することができる。
また、第2の酸化物半導体膜111に、別途金属膜等で形成される配線等を接続してもよい。例えば、図1に示す半導体装置を表示装置の画素部のトランジスタ及び容量素子に用いる場合、引き回し配線、またはゲート配線等を金属膜で形成し、該金属膜に第2の酸化物半導体膜111を接続させる構成を用いてもよい。引き回し配線、またはゲート配線等を金属膜で形成することによって、配線抵抗を下げることが可能となるため、信号遅延等を抑制することができる。
また、容量素子160は、透光性を有する。すなわち、容量素子160が有する、第2の酸化物半導体膜111、導電膜120、及び絶縁膜118は、それぞれ透光性を有する材料により構成される。このように、容量素子160が透光性を有することで、画素内のトランジスタが形成される箇所以外の領域に大きく(大面積に)形成することができるため、開口率を高めつつ容量値を増大させた半導体装置を得ることができる。この結果、表示品位の優れた半導体装置を得ることができる。
なお、トランジスタ150上に設けられかつ容量素子160に用いられる絶縁膜118としては、少なくとも水素を含む絶縁膜を用いる。また、トランジスタ150に用いる絶縁膜107、並びにトランジスタ150上に設けられる絶縁膜114、116としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ150上及び容量素子160に用いる絶縁膜、並びにトランジスタ150上及び容量素子160の下に用いる絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ150が有する第1の酸化物半導体膜110及び容量素子160が有する第2の酸化物半導体膜111の抵抗率を制御することができる。
また、容量素子160に用いる絶縁膜、並びにトランジスタ150及び容量素子160上に用いる絶縁膜を、以下の構成とすることによって、導電膜120の平坦性を高めることができる。具体的には、絶縁膜114、116は第1の酸化物半導体膜110上に設けられ、絶縁膜118は、第2の酸化物半導体膜111が絶縁膜116と絶縁膜118とによって挟持されるように第2の酸化物半導体膜111上に設けられる。このような構成とすることで、第2の酸化物半導体膜111と重なる位置の絶縁膜114、116に開口を設けずに第2の酸化物半導体膜111の抵抗率を制御することができるため、導電膜120の平坦性を高めることができる。よって、このような構成とすることで、例えば図1に示す半導体装置を液晶表示装置の画素部のトランジスタ及び容量素子に用いる場合、導電膜120上に形成される液晶の配向性を良好なものとすることができる。
なお、導電膜120と同時に成膜し、同時にエッチングして、同時に形成した導電膜120aをトランジスタのチャネル領域と重なるように設けてもよい。その場合の例を、図2(A)に示す。導電膜120aは、一例としては、導電膜120と同時に成膜し、同時にエッチングして、同時に形成するため、同じ材料を有している。そのため、プロセス工程の増加を抑制することができる。ただし、本発明の実施形態の一態様は、これに限定されない。導電膜120aは、導電膜120とは異なる工程で形成してもよい。導電膜120aは、トランジスタのチャネル領域と重なる領域を有している。したがって、導電膜120aは、トランジスタの第2のゲート電極としての機能を有している。そのため、導電膜120aは、ゲート電極104と接続されていてもよい。または、導電膜120aは、ゲート電極104と接続されずに、ゲート電極104とは異なる信号や異なる電位が供給されていてもよい。このような構成とすることで、トランジスタ150の電流駆動能力をさらに向上させることができる。このとき、第2のゲート電極に対するゲート絶縁膜は、絶縁膜114、116、118となる。
また、第2の酸化物半導体膜111と同時に成膜し、同時にエッチングして、同時に形成した第2の酸化物半導体膜111aをトランジスタのチャネル領域と重なるように設けてもよい。その場合の例を、図2(B)に示す。第2の酸化物半導体膜111aは、一例としては、第2の酸化物半導体膜111と同時に成膜し、同時にエッチングして、同時に形成するため、同じ材料を有している。そのため、プロセス工程の増加を抑制することができる。ただし、本発明の実施形態の一態様は、これに限定されない。第2の酸化物半導体膜111aは、第2の酸化物半導体膜111とは異なる工程で形成してもよい。第2の酸化物半導体膜111aは、トランジスタ150のチャネル領域となる第1の酸化物半導体膜110と重なる領域を有している。したがって、第2の酸化物半導体膜111aは、トランジスタ150の第2のゲート電極としての機能を有している。そのため、第2の酸化物半導体膜111aは、ゲート電極104と接続されていてもよい。または、第2の酸化物半導体膜111aは、ゲート電極104と接続されずに、ゲート電極104とは異なる信号や異なる電位が供給されていてもよい。このような構成とすることで、第2のゲート電極に対するゲート絶縁膜が絶縁膜114、116となるため、このような構成とすることで、トランジスタ150の電流駆動能力を図2(A)に示すトランジスタと比較してさらに向上させることができる。
なお、トランジスタ150において、第1の酸化物半導体膜110は、チャネル領域として用いるため、第2の酸化物半導体膜111と比較して抵抗率が高い。一方で、第2の酸化物半導体膜111は電極としての機能を有するため、第1の酸化物半導体膜110と比較して抵抗率が低い。
ここで、第1の酸化物半導体膜110及び第2の酸化物半導体膜111の抵抗率の制御方法について、以下説明を行う。
<酸化物半導体膜の抵抗率の制御方法>
第1の酸化物半導体膜110及び第2の酸化物半導体膜111に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び/又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、第1の酸化物半導体膜110及び第2の酸化物半導体膜111へ酸素欠損及び/又は不純物濃度が増加する処理、または酸素欠損及び/又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、容量素子160の電極として機能する第2の酸化物半導体膜111に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体膜の膜中の酸素欠損を増加させる、および/または酸化物半導体膜の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜、例えば絶縁膜118から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。第2の酸化物半導体膜111は、上記のように膜中の酸素欠損を増加させる、または水素を拡散させる工程の前においては半導体としての機能を有し、該工程の後においては、導電体としての機能を有する。
上記のプラズマ処理としては、例えば、代表的には、希ガス(He、Ne、Ar、Kr、Xe)、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ar雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。上記のプラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
また、絶縁膜118として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、第2の酸化物半導体膜111に水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が1×1022atoms/cm以上であると好ましい。このような絶縁膜を第2の酸化物半導体膜111に接して形成することで、第2の酸化物半導体膜111に効果的に水素を含有させることができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた第2の酸化物半導体膜111は、第1の酸化物半導体膜110よりもキャリア密度の高い酸化物半導体膜となる。
なお、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
一方、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110は、絶縁膜107、114、116を設けることによって、水素を含む絶縁膜106、118と接しない構成とする。絶縁膜107、114、116の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、第1の酸化物半導体膜110に酸素を供給することができる。酸素が供給された第1の酸化物半導体膜110は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
このように、第1の酸化物半導体膜110及び第2の酸化物半導体膜111に接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。なお、絶縁膜106として、絶縁膜118と同様の材料を用いてもよい。絶縁膜106として窒化シリコンを用いることで、絶縁膜107から放出される酸素がゲート電極104に供給され、酸化されることを抑制できる。
酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、8×1011個/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010個/cm未満であり、1×10−9個/cm以上であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる第1の酸化物半導体膜110をチャネル領域に用いるトランジスタ150は、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
トランジスタ150のチャネル領域が形成される第1の酸化物半導体膜110は、水素ができる限り低減されていることが好ましい。具体的には、第1の酸化物半導体膜110において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。
一方、容量素子160の電極として機能する第2の酸化物半導体膜111は、第1の酸化物半導体膜110よりも水素濃度及び/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。第2の酸化物半導体膜111に含まれる水素濃度は、8×1019atoms/cm以上、好ましくは1×1020atoms/cm以上、より好ましくは5×1020atoms/cm以上である。また、第1の酸化物半導体膜110と比較して、第2の酸化物半導体膜111に含まれる水素濃度は2倍以上、好ましくは10倍以上である。また、第2の酸化物半導体膜111の抵抗率が、第1の酸化物半導体膜110の抵抗率の1×10−8倍以上1×10−1倍未満であることが好ましく、代表的には1×10−3Ωcm以上1×10Ωcm未満、さらに好ましくは、抵抗率が1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
ここで、図1(A)及び図1(B)に示す半導体装置のその他の構成要素の詳細について、以下説明を行う。
<基板>
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基板102として、可撓性基板を用い、可撓性基板上に直接、トランジスタ150、容量素子160等を形成してもよい。
これらの他にも、基板102として、様々な基板を用いて、トランジスタを形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板の一例としては、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチック、又はアクリル等の可撓性を有する合成樹脂などがある。貼り合わせフィルムの一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。基材フィルムの一例としては、ポリエステル、ポリアミド、ポリイミド、無機蒸着フィルム、又は紙類などがある。特に、半導体基板、単結晶基板、又はSOI基板などを用いてトランジスタを製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタによって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる。
なお、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを転置することで別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロファン基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトランジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
<第1の酸化物半導体膜及び第2の酸化物半導体膜>
第1の酸化物半導体膜110及び第2の酸化物半導体膜111は、少なくともインジウム(In)、亜鉛(Zn)及びM(Al、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf等の金属)を含むIn−M−Zn酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Mで記載の金属を含め、例えば、ガリウム(Ga)、スズ(Sn)、ハフニウム(Hf)、アルミニウム(Al)、またはジルコニウム(Zr)等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン(La)、セリウム(Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホルミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ルテチウム(Lu)等がある。
第1の酸化物半導体膜110及び第2の酸化物半導体膜111を構成する酸化物半導体として、例えば、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、第1の酸化物半導体膜110と、第2の酸化物半導体膜111は、上記酸化物のうち、同一の金属元素を有していてもよい。第1の酸化物半導体膜110と、第2の酸化物半導体膜111を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって、酸化物半導体膜を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、第1の酸化物半導体膜110と、第2の酸化物半導体膜111は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、第1の酸化物半導体膜110がIn−M−Zn酸化物であるとき、InとMの原子数比率は、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。
第1の酸化物半導体膜110は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ150のオフ電流を低減することができる。
第1の酸化物半導体膜110の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
第1の酸化物半導体膜110がIn−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHf)の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2、In:M:Zn=1:3:4、In:M:Zn=1:3:6等が挙げられる。なお、成膜される第1の酸化物半導体膜110の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
第1の酸化物半導体膜110としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、第1の酸化物半導体膜110は、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、第1の酸化物半導体膜110のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
第1の酸化物半導体膜110において、第14族元素の一つであるシリコンや炭素が含まれると、第1の酸化物半導体膜110において酸素欠損が増加し、n型化してしまう。このため、第1の酸化物半導体膜110におけるシリコンや炭素の濃度(二次イオン質量分析法により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、第1の酸化物半導体膜110において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、第1の酸化物半導体膜110のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、第1の酸化物半導体膜110に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
また、第1の酸化物半導体膜110は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned−Crystalline Oxide Semiconductor)、多結晶構造、後述する微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
第1の酸化物半導体膜110は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、第1の酸化物半導体膜110が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
<絶縁膜>
トランジスタ150のゲート絶縁膜として機能する絶縁膜106、107としては、プラズマCVD(CVD:Chemical Vapor Deposition)法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。なお、絶縁膜106、107の積層構造とせずに、上述の材料から選択された単層の絶縁膜を用いてもよい。
絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜107、114、116及び/または第1の酸化物半導体膜110中に過剰の酸素を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。
なお、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110と接する絶縁膜107は、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜107は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜107に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜107を形成すればよい。または、成膜後の絶縁膜107に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜106、107として、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、酸化シリコンを用いた場合と比べて、絶縁膜106、107の膜厚を大きくできるため、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
なお、本実施の形態では、絶縁膜106として窒化シリコン膜を形成し、絶縁膜107として酸化シリコン膜を形成する。窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ150のゲート絶縁膜として機能する絶縁膜108として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ150の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ150の静電破壊を抑制することができる。
<ゲート電極、ソース電極及びドレイン電極>
ゲート電極104、ソース電極112a及びドレイン電極112bに用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、モリブデン膜上に銅膜を積層した二層構造、モリブデンとタングステンを含む合金膜上に銅膜を積層した二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。また、ソース電極112a、及びドレイン電極112bを三層構造とする場合、一層目及び三層目には、チタン、窒化チタン、モリブデン、タングステン、モリブデンとタングステンを含む合金、モリブデンとジルコニウムを含む合金、又は窒化モリブデンでなる膜を形成し、2層目には、銅、アルミニウム、金又は銀、或いは銅とマンガンの合金等の低抵抗材料でなる膜を形成することが好ましい。なお、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いてもよい。また、ゲート電極104、ソース電極112a及びドレイン電極112bに用いることのできる材料は、例えば、スパッタリング法を用いて形成することができる。
<導電膜>
導電膜120は、画素電極としての機能を有する。導電膜120としては、例えば、可視光において、透光性を有する材料を用いればよい。具体的には、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。また、導電膜120としては、例えば、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物(ITO:Indium Tin Oxide)、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜120としては、例えば、スパッタリング法を用いて形成することができる。
<保護絶縁膜>
トランジスタ150の保護絶縁膜として機能する絶縁膜114、116、118としては、プラズマCVD法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁膜を、それぞれ用いることができる。
また、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110と接する絶縁膜114は、酸化物絶縁膜であることが好ましく、酸素を放出することが可能な絶縁膜を用いる。酸素を放出することが可能な絶縁膜を別言すると、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有する絶縁膜である。なお、絶縁膜114に酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜114を形成すればよい。または、成膜後の絶縁膜114に酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
絶縁膜114として、酸素を放出することが可能な絶縁膜を用いることで、トランジスタ150のチャネル領域として機能する第1の酸化物半導体膜110に酸素を移動させ、第1の酸化物半導体膜110の酸素欠損量を低減することが可能となる。例えば、昇温脱離ガス分析(以下、TDS分析とする。)によって測定される,膜の表面温度が100℃以上700℃以下、または100℃以上500℃以下の範囲における酸素分子の放出量が、1.0×1018分子/cm以上ある絶縁膜を用いることで、第1の酸化物半導体膜110に含まれる酸素欠損量を低減することができる。
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、当該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまうためである。また、絶縁膜114と第1の酸化物半導体膜110との界面における欠陥量が少ないことが好ましく、代表的には、ESR測定により、第1の酸化物半導体膜110の欠陥に由来するg値が1.89以上1.96以下に現れる信号のスピン密度が1×1017spins/cm以下、さらには検出下限以下であることが好ましい。
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動する場合がある。または、外部から絶縁膜114に入った酸素の一部が、絶縁膜114にとどまる場合もある。また、外部から絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して第1の酸化物半導体膜110に移動させることができる。
また、絶縁膜114は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導体膜の価電子帯の上端のエネルギー(EV_OS)と、酸化物半導体膜の伝導帯下端のエネルギー(EC_OS)との間に形成され得る場合がある。上記酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的にはアンモニア分子の放出量が1×1018分子/cm以上5×1019分子/cm以下である。なお、アンモニアの放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。
窒素酸化物(NO、xは0より大きく2以下、好ましくは1以上2以下)、代表的にはNOまたはNOは、絶縁膜114などに準位を形成する。当該準位は、第1の酸化物半導体膜110のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び第1の酸化物半導体膜110の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び第1の酸化物半導体膜110界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜216に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び第1の酸化物半導体膜110の界面において、電子がトラップされにくい。
絶縁膜114として、上記酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には400℃未満または375℃未満(好ましくは、340℃以上360℃以下)の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルのスピンの密度の合計が1×1018spins/cm未満であり、代表的には1×1017spins/cm以上1×1018spins/cm未満である。
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルは、窒素酸化物(NO、xは0より大きく2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm以下である。
基板温度が220℃以上350℃以下であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
絶縁膜114に接するように形成される絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法(TDS:Thermal Desorption Spectroscopy)にて、酸素原子に換算しての酸素の放出量が1.0×1019atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、上記TDSにおける膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、更には1×1018spins/cm以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して第1の酸化物半導体膜110から離れているため、絶縁膜114より、欠陥密度が多くともよい。
絶縁膜114の厚さは、5nm以上150nm以下、好ましくは5nm以上50nm以下、好ましくは10nm以上30nm以下とすることができる。絶縁膜116の厚さは、30nm以上500nm以下、好ましくは150nm以上400nm以下とすることができる。
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造、絶縁膜116の単層構造、または3層以上の積層構造としてもよい。
容量素子160の誘電体膜として機能する絶縁膜118としては、窒化物絶縁膜であることが好ましい。特に窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、容量素子160の誘電体膜として機能する絶縁膜118として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、容量素子160の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、容量素子160の静電破壊を抑制することができる。なお、絶縁膜118は、容量素子160の電極として機能する第2の酸化物半導体膜111の抵抗率を低下させる機能も有する。
また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等をブロッキングできる機能を有する。絶縁膜118を設けることで、第1の酸化物半導体膜110からの酸素の外部への拡散と、絶縁膜114、116に含まれる酸素の外部への拡散と、外部から第1の酸化物半導体膜110への水素、水等の入り込みを防ぐことができる。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
<表示装置の作製方法>
次に、図1(A)、(B)に示す半導体装置の作製方法の一例について、図3乃至図6を用いて説明する。
まず、基板102上にゲート電極104を形成する。その後、基板102、及びゲート電極104上に絶縁膜106、107を含む絶縁膜108を形成する(図3(A)参照)。
なお、基板102、ゲート電極104、及び絶縁膜106、107としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、基板102としてはガラス基板を用い、ゲート電極104としては、導電膜としてタングステン膜を用い、絶縁膜106としては、水素を放出することが可能な窒化シリコン膜を用い、絶縁膜107としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
ゲート電極104は、基板102上に導電膜を成膜後、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
次に、絶縁膜108上のゲート電極104と重畳する位置に第1の酸化物半導体膜110を形成する(図3(B)参照)。
第1の酸化物半導体膜110としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、第1の酸化物半導体膜110としては、In−Ga−Zn酸化物膜(In:Ga:Zn=1:1:1.2の金属酸化物ターゲットを使用。)を用いる。
また、第1の酸化物半導体膜110は、絶縁膜108上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
第1の酸化物半導体膜110を形成後、熱処理を行うと好ましい。該熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、より好ましくは350℃以上450℃以下の温度で、不活性ガス雰囲気、酸化性ガスを10ppm以上含む雰囲気、または減圧雰囲気で行えばよい。また、熱処理の雰囲気は、不活性ガス雰囲気で熱処理を行った後に、第1の酸化物半導体膜110から脱離した酸素を補うために酸化性ガスを10ppm以上含む雰囲気で行ってもよい。ここでの熱処理によって、絶縁膜106、107、及び第1の酸化物半導体膜110の少なくとも1つから水素や水などの不純物を除去することができる。なお、該熱処理は、第1の酸化物半導体膜110を島状に加工する前に行ってもよい。
なお、第1の酸化物半導体膜110をチャネル領域とするトランジスタ150に安定した電気特性を付与するためには、第1の酸化物半導体膜110中の不純物を低減し、第1の酸化物半導体膜110を真性または実質的に真性にすることが有効である。
次に、絶縁膜108、及び第1の酸化物半導体膜110上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、絶縁膜108及び第1の酸化物半導体膜110上にソース電極112a、及びドレイン電極112bを形成する(図3(C)参照)。
ソース電極112a、及びドレイン電極112bとしては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、ソース電極112a、及びドレイン電極112bとしては、タングステン膜と、アルミニウム膜と、チタン膜との3層の積層構造を用いる。
また、ソース電極112a、及びドレイン電極112bの形成後に、第1の酸化物半導体膜110の表面を洗浄してもよい。当該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いて洗浄を行うことで、第1の酸化物半導体膜110の表面に付着した不純物(例えば、ソース電極112a、及びドレイン電極112bに含まれる元素等)を除去することができる。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい。
また、ソース電極112a、及びドレイン電極112bを形成する工程、及び上記洗浄工程のいずれか一方または双方において、第1の酸化物半導体膜110のソース電極112a、及びドレイン電極112bから露出した領域が、薄くなる場合がある。
次に、絶縁膜108、第1の酸化物半導体膜110、ソース電極112a、及びドレイン電極112b上に絶縁膜114、116を形成する。そして、絶縁膜114、116の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口141を形成する(図3(D)参照)。
なお、絶縁膜114を形成した後、大気に曝すことなく、連続的に絶縁膜116を形成することが好ましい。絶縁膜114を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜116を連続的に形成することで、絶縁膜114と絶縁膜116との界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜114、116に含まれる酸素を第1の酸化物半導体膜110に移動させることが可能となり、第1の酸化物半導体膜110の酸素欠損量を低減することが可能となる。
また、絶縁膜116の形成工程において、絶縁膜114が第1の酸化物半導体膜110の保護膜となる。したがって、第1の酸化物半導体膜110へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜116を形成することができる。
絶縁膜114、116としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、絶縁膜114、116としては、酸素を放出することが可能な酸化窒化シリコン膜を用いる。
また、絶縁膜114、116を成膜した後に、加熱処理(以下、第1の加熱処理とする)を行うと好適である。第1の加熱処理により、絶縁膜114、116に含まれる窒素酸化物を低減することができる。または、第1の加熱処理により、絶縁膜114、116に含まれる酸素の一部を第1の酸化物半導体膜110に移動させ、第1の酸化物半導体膜110に含まれる酸素欠損量を低減することができる。
第1の加熱処理の温度は、代表的には、400℃未満、好ましくは375℃未満、さらに好ましくは、150℃以上350℃以下とする。第1の加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、さらに好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。該加熱処理には、電気炉、RTA(Rapid Thermal Anneal)装置等を用いることができる。
開口141は、ドレイン電極112bが露出するように形成する。開口141の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口141の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口141を形成するためのエッチング工程によって、ドレイン電極112bの膜厚が減少する場合がある。
次に、開口141を覆うように、絶縁膜116上に第2の酸化物半導体膜111となる酸化物半導体膜を形成する(図4(A)、(B)参照)。
なお、図4(A)は、絶縁膜116上に酸化物半導体膜を形成する際の、成膜装置内部の断面模式図である。図4(A)では、成膜装置としてスパッタリング装置を用い、当該スパッタリング装置内部に設置されたターゲット193と、ターゲット193の下方に形成されたプラズマ194とが、模式的に表されている。
まず、酸化物半導体膜を形成する際に、酸素ガスを含む雰囲気にてプラズマを放電させる。その際に、酸化物半導体膜の被形成面となる絶縁膜116中に、酸素が添加される。また、酸化物半導体膜を形成する際に、酸素ガスの他に、不活性ガス(例えば、ヘリウムガス、アルゴンガス、キセノンガスなど)を混合させてもよい。例えば、アルゴンガスと、酸素ガスと、を用い、アルゴンガスの流量よりも酸素ガスの流量を多くするのが好ましい。酸素ガスの流量を多くすることで、好適に絶縁膜116に酸素を添加することができる。一例としては、酸化物半導体膜の形成条件としては、成膜ガス全体に占める酸素ガスの割合を、50%以上100%以下、好ましくは、80%以上100%以下とすればよい。
なお、図4(A)において、絶縁膜116に添加される酸素または過剰酸素を模式的に破線の矢印で表している。
また、酸化物半導体膜を成膜する際の基板温度としては、室温以上340℃未満、好ましくは室温以上300℃以下、より好ましくは100℃以上250℃以下、さらに好ましくは100℃以上200℃以下である。酸化物半導体膜を加熱して成膜することで、酸化物半導体膜の結晶性を高めることができる。一方で、基板102として、大型のガラス基板(例えば、第6世代乃至第10世代)を用いる場合、酸化物半導体膜を成膜する際の基板温度を150℃以上340℃未満とした場合、基板102が変形する(歪むまたは反る)場合がある。よって、大型のガラス基板を用いる場合においては、酸化物半導体膜の成膜する際の基板温度を100℃以上150℃未満とすることで、ガラス基板の変形を抑制することができる。
該酸化物半導体膜としては、上述の列挙した材料の中から選択することで形成できる。本実施の形態では、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=1:3:6[原子数比])を用いて、スパッタリング法により酸化物半導体膜を形成する。
次に、該酸化物半導体膜を所望の形状に加工することで、島状の第2の酸化物半導体膜111を形成する(図4(C)参照)。
第2の酸化物半導体膜111は、絶縁膜116上に酸化物半導体膜を成膜後、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
次に、絶縁膜116、及び第2の酸化物半導体膜111上に絶縁膜118を形成する(図5(A)参照)。
絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。絶縁膜118としては、例えば、窒化シリコン膜を用いると好適である。また、絶縁膜118としては、例えば、スパッタリング法またはPECVD法を用いて形成することができる。例えば、絶縁膜118をPECVD法で成膜する場合、基板温度は400℃未満、好ましくは375℃未満、さらに好ましくは180℃以上350℃以下である。絶縁膜118を成膜する場合の基板温度を、上述の範囲にすることで、緻密な膜を形成できるため好ましい。また、絶縁膜118を成膜する場合の基板温度を、上述の範囲にすることで、絶縁膜114、116中の酸素または過剰酸素を、第1の酸化物半導体膜110に移動させることが可能となる。
また、絶縁膜118の形成後に、先に記載の第1の加熱処理と同等の加熱処理(以下、第2の加熱処理とする)を行ってもよい。このように、第2の酸化物半導体膜111となる酸化物半導体膜の成膜の際に、絶縁膜116に酸素を添加した後に、400℃未満、好ましくは375℃未満、さらに好ましくは150℃以上350℃以下の温度で、加熱処理を行うことで、絶縁膜116中の酸素または過剰酸素を第1の酸化物半導体膜110中に移動させ、第1の酸化物半導体膜110中の酸素欠損を補填することができる。
ここで、第1の酸化物半導体膜110中に移動する酸素について、図6を用いて説明を行う。図6は、絶縁膜118成膜時の基板温度(代表的には375℃未満)、または絶縁膜118の形成後の第2の加熱処理(代表的には375℃未満)によって、第1の酸化物半導体膜110中に移動する酸素を表すモデル図である。図6中において、第1の酸化物半導体膜110中に示す酸素(酸素ラジカル、酸素原子、または酸素分子)を破線の矢印で表している。なお、図6(A)及び(B)は絶縁膜118成膜後の、それぞれ図1(A)に示す一点鎖線A−B及び一点鎖線E−Fに対応する断面図である。
図6に示す第1の酸化物半導体膜110は、第1の酸化物半導体膜110に接する膜(ここでは、絶縁膜107、及び絶縁膜114)から酸素が移動することで、酸素欠損が補填される。特に、本発明の一態様の半導体装置において、第1の酸化物半導体膜110となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜107中に酸素を添加する場合、絶縁膜107は過剰酸素領域を有する。また、第2の酸化物半導体膜111となる酸化物半導体膜のスパッタリング成膜時に、酸素ガスを用い、絶縁膜116中に酸素を添加するため、絶縁膜116は過剰酸素領域を有する。よって、該過剰酸素領域を有する絶縁膜に挟まれた第1の酸化物半導体膜110は、酸素欠損が好適に補填される。
また、絶縁膜107の下方には、絶縁膜106が設けられており、絶縁膜114、116の上方には、絶縁膜118が設けられている。絶縁膜106、118を酸素透過性が低い材料、例えば、窒化シリコン等により形成することで、絶縁膜107、114、116中に含まれる酸素を第1の酸化物半導体膜110側に閉じ込めることができるため、好適に第1の酸化物半導体膜110に酸素を移動させることが可能となる。なお、絶縁膜118は、外部からの不純物、例えば、水、アルカリ金属、アルカリ土類金属等が、トランジスタ150に含まれる第1の酸化物半導体膜110へ拡散するのを防ぐ効果も奏する。
また、絶縁膜118は、水素及び窒素のいずれか一方または双方を有する。そのため、絶縁膜118を形成することで、絶縁膜118に接する第2の酸化物半導体膜111は、水素及び窒素のいずれか一方または双方が添加されることで、キャリア密度が高くなり、酸化物導電膜として機能することができる。
なお、第2の酸化物半導体膜111の抵抗率の低下に伴い、図4(C)と図5(A)に示す第2の酸化物半導体膜111のハッチングを変えて図示している。
第2の酸化物半導体膜111の抵抗率は、少なくとも第1の酸化物半導体膜110よりも低く、好ましくは、1×10−3Ωcm以上1×10Ωcm未満、さらに好ましくは、1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
次に、絶縁膜118の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口142を形成する(図5(B)参照)。
開口142としては、ドレイン電極112bが露出するように形成する。開口142の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口142の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。なお、開口142を形成するためのエッチング工程によって、ドレイン電極112bの膜厚が減少する場合がある。
なお、前述の開口141を形成する工程を行わずに、開口142の形成する工程において絶縁膜114、116、118に開口を連続して形成してもよい。このような工程とすることで、本発明の一態様の半導体装置の作製工程を減らすことが可能となるため、製造コストを抑制することができる。
次に、開口142を覆うように絶縁膜118上に導電膜を成膜し、該導電膜の所望の形状が残るようにパターニング及びエッチングを行い、導電膜120を形成する(図5(C)参照)。
導電膜120としては、上述の列挙した材料の中から選択することで形成できる。なお、本実施の形態においては、導電膜120としては、インジウム錫酸化物膜を用いる。
また、導電膜120の形成に伴い、容量素子160が作製される。容量素子160は、一対の電極間に誘電体層が挟持された構造であり、一対の電極の一方が第2の酸化物半導体膜111であり、一対の電極の他方が導電膜120である。また、絶縁膜118が容量素子160の誘電体層として機能する。
以上の工程によって、トランジスタ150と、容量素子160とを同一基板上に形成することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、本発明の一態様の半導体装置について、実施の形態1に示す半導体装置の変形例について、図7乃至図9を用いて説明する。なお、実施の形態1の図1乃至図4で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。
<半導体装置の構成例(変形例1)>
図7(A)は、本発明の一態様の半導体装置の上面図であり、図7(B)は、図7(A)の一点鎖線G−H間、一点鎖線I−J間、及び一点鎖線K−L間の各切断線に対応する断面図に相当する。なお、図7(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。
図7(A)、(B)に示す半導体装置は、第1の酸化物半導体膜110及び第2の酸化物半導体膜111aを含むトランジスタ151と、第2の酸化物半導体膜111bを含むゲート配線コンタクト部170と、を有する。なお、ゲート配線コンタクト部170は、ゲート配線105と配線112が電気的に接続される領域のことをいう。
なお、図7(A)の一点鎖線G−Hはトランジスタ151のチャネル長方向を示している。また一点鎖線K−Lはトランジスタ151のチャネル幅方向を示している。
トランジスタ151は、基板102上のゲート電極104と、ゲート電極104上の第1のゲート絶縁膜として機能する絶縁膜108と、絶縁膜108上のゲート電極104と重畳する位置の第1の酸化物半導体膜110と、第1の酸化物半導体膜110上のソース電極112a及びドレイン電極112bと、第1の酸化物半導体膜110、ソース電極112a及びドレイン電極112b上の第2のゲート絶縁膜として機能する絶縁膜114,116と、絶縁膜116上の第1の酸化物半導体膜110と重畳する位置に設けられる第2の酸化物半導体膜111aとを有する。第2の酸化物半導体膜111aは、トランジスタ151において第2のゲート電極としての機能を有する。すなわち、図7(A)、(B)に示すトランジスタ151は、所謂ダブルゲート構造である。
また、トランジスタ151上、より詳しくは、絶縁膜116及び第2の酸化物半導体膜111a上に絶縁膜118が形成されている。絶縁膜114、116は、トランジスタ151の第2のゲート絶縁膜として機能すると同時に、トランジスタ151の保護絶縁膜としての機能を有する。絶縁膜118は、トランジスタ151の保護絶縁膜としての機能を有する。
ゲート配線コンタクト部170においては、絶縁膜108に設けられた開口146及び絶縁膜114,116に設けられた開口144を覆うように、ゲート配線105及び配線112上に第2の酸化物半導体膜111bが形成されている。
本実施の形態に示す半導体装置は、ゲート配線コンタクト部170において、ゲート配線105と配線112とが第2の酸化物半導体膜111bを介して電気的に接続される構成としている。このような構成により、開口144及び開口146を連続して形成することができるため、半導体装置の作製工程を短縮することができる。
また、第2の酸化物半導体膜111b上に酸素の侵入をブロックする保護膜がない場合、高温高湿環境において第2の酸化物半導体膜111bが変質し、抵抗が増大する場合がある。本実施の形態に示す半導体装置は、第2の酸化物半導体膜111bが絶縁膜118に覆われているため、新たに保護膜を形成することなく半導体装置の高温高湿耐性を向上させることができる。
なお、絶縁膜118としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜107、114、116としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ151及びゲート配線コンタクト部170に用いる絶縁膜またはトランジスタ151及びゲート配線コンタクト部170に接する絶縁膜を、上述の構成の絶縁膜とすることによって、第1の酸化物半導体膜110及び第2の酸化物半導体膜111a、111bの抵抗率を制御することができる。
なお、第1の酸化物半導体膜110、及び第2の酸化物半導体膜111a、111bの抵抗率については、実施の形態1の記載を参酌することで、制御することができる。
実施の形態1の図1(A)、(B)に記載の半導体装置と、図7(A)、(B)に示す半導体装置の主な違いとしては、容量素子160の代わりにゲート配線コンタクト部170が設けられている点、トランジスタ151において第2のゲート電極の機能を有する第2の酸化物半導体膜111aが設けられている点、及び導電膜120を有さない点である。
<表示装置の作製方法(変形例1)>
次に、図7(A)、(B)に示す半導体装置の作製方法の一例について、図8及び図9を用いて説明する。
まず、基板102上にゲート電極104及びゲート配線105を形成する。その後、ゲート電極104及びゲート配線105上に絶縁膜106、107を含む絶縁膜108を形成する(図8(A)参照)。ゲート配線105は、ゲート電極104と同様の材料を用いて同時に形成することができる。
次に、絶縁膜108上のゲート電極104と重畳する位置に第1の酸化物半導体膜110を形成する(図8(B)参照)。
第1の酸化物半導体膜110は、絶縁膜108上に酸化物半導体膜を成膜し、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
なお、第1の酸化物半導体膜110のエッチング加工の際に、オーバーエッチングによって絶縁膜107の一部(第1の酸化物半導体膜110から露出した領域)がエッチングされ膜厚が減少することがある。
第1の酸化物半導体膜110を形成後、熱処理を行うと好ましい。該熱処理は、実施の形態1の第1の酸化物半導体膜110形成後の熱処理を参酌することで行うことができる。
次に、絶縁膜108、及び第1の酸化物半導体膜110上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることでソース電極112a、ドレイン電極112b及び配線112を形成する(図8(C)参照)。配線112は、ソース電極112a及びドレイン電極112bと同様の材料を用いて同時に形成することができる。
次に、絶縁膜108、第1の酸化物半導体膜110、ソース電極112a、ドレイン電極112b及び配線112上に絶縁膜114、116を形成する(図8(D)参照)。絶縁膜114、116の形成後に、実施の形態1で示した第1の加熱処理を行うことが好ましい。
次に、絶縁膜106、107、114、116の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口144及び開口146を形成する(図9(A)参照)。
開口144及び開口146は、配線112及びゲート配線105が露出するように形成する。開口144及び開口146の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口144及び開口146の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
開口144及び開口146は、一度のパターニング後にエッチングすることで、同時に形成することができるため、作製工程を短縮することができる。
次に、絶縁膜116上の第1の酸化物半導体膜110と重畳する位置に第2の酸化物半導体膜111aを形成し、同時に開口144及び開口146を覆うように、絶縁膜116上に第2の酸化物半導体膜111bを形成する(図9(B)参照)。第2の酸化物半導体膜111a及び第2の酸化物半導体膜111bの形成方法は、実施の形態1で説明した第2の酸化物半導体膜111を参照できる。
第2の酸化物半導体膜111a、111bは、絶縁膜116上に酸化物半導体膜を成膜し、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
なお、第2の酸化物半導体膜111a、111bのエッチング加工の際に、オーバーエッチングによって絶縁膜116の一部(第2の酸化物半導体膜111a、111bから露出した領域)がエッチングされ膜厚が減少することがある。
次に、絶縁膜116、及び第2の酸化物半導体膜111a、111b上に絶縁膜118を形成する(図9(C)参照)。絶縁膜118に含まれる水素が第2の酸化物半導体膜111a、111bに拡散すると、第2の酸化物半導体膜111a、111bの抵抗率が低下する。なお、第2の酸化物半導体膜111a、111bの抵抗率の低下に伴い、図9(B)と図9(C)に示す第2の酸化物半導体膜111a、111bのハッチングを変えて図示している。また、絶縁膜118の形成後に、実施の形態1で説明した第2の加熱処理を行ってもよい。
以上の工程によって、トランジスタ151と、ゲート配線コンタクト部170とを同一基板上に形成することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態では、本発明の一態様の半導体装置について、実施の形態1に示す半導体装置の変形例について、図10乃至図12を用いて説明する。なお、実施の形態1の図1乃至図4で示した符号と同様の箇所または同様の機能を有する箇所については同様の符号を用い、その繰り返しの説明は省略する。
<半導体装置の構成例(変形例2)>
図10(A)は、本発明の一態様の半導体装置の上面図であり、図10(B)は、図10(A)の一点鎖線M−N間、一点鎖線O−P間、及び一点鎖線Q−R間の各切断線に対応する断面図に相当する。なお、図10(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(ゲート絶縁膜等)を省略して図示している。
図10(A)、(B)に示す半導体装置は、第1の酸化物半導体膜110及び第2の酸化物半導体膜111aを含むトランジスタ151と、ゲート配線コンタクト部171と、を有する。なお、ゲート配線コンタクト部171は、ゲート配線105と配線112が電気的に接続される領域のことをいう。
なお、図10(A)の一点鎖線M−Nはトランジスタ151のチャネル長方向を示している。また一点鎖線Q−Rはトランジスタ151のチャネル幅方向を示している。
トランジスタ151は、基板102上のゲート電極104と、ゲート電極104上の第1のゲート絶縁膜として機能する絶縁膜108と、絶縁膜108上のゲート電極104と重畳する位置の第1の酸化物半導体膜110と、第1の酸化物半導体膜110上のソース電極112a及びドレイン電極112bと、第1の酸化物半導体膜110、ソース電極112a及びドレイン電極112b上の第2のゲート絶縁膜として機能する絶縁膜114,116と、絶縁膜116上の第1の酸化物半導体膜110と重畳する位置の第2の酸化物半導体膜111aとを有する。第2の酸化物半導体膜111aは、トランジスタ151において第2のゲート電極としての機能を有する。すなわち、図10(A)、(B)に示すトランジスタ151は、所謂ダブルゲート構造である。
また、トランジスタ151上、より詳しくは、絶縁膜116及び第2の酸化物半導体膜111a上に絶縁膜118及び絶縁膜119が形成されている。絶縁膜114、116は、トランジスタ151の第2のゲート絶縁膜として機能すると同時に、トランジスタ151の保護絶縁膜としての機能を有する。絶縁膜118は、トランジスタ151の保護絶縁膜としての機能を有する。絶縁膜119は、平坦化膜としての機能を有する。また、絶縁膜114、116、118、119には、ドレイン電極112bに達する開口が形成されており、開口を覆うように絶縁膜119上に導電膜120が形成されている。該開口のうち、絶縁膜114,116に設けられた開口を開口146、絶縁膜119に設けられた開口を開口148とする。導電膜120は、例えば、画素電極としての機能を有する。
ゲート配線コンタクト部171においては、絶縁膜108に設けられた開口144を覆うように、ゲート配線105上に配線112が形成されている。
本実施の形態に示す半導体装置は、開口148において、絶縁膜118の端部と絶縁膜119の端部が概略一致している。このような構成を有するように半導体装置を作製することで、パターニングに用いるマスク枚数を削減することができ、ひいては製造コストを削減することができる。
なお、絶縁膜118としては、少なくとも水素を含む絶縁膜を用いる。また、絶縁膜107、114、116としては、少なくとも酸素を含む絶縁膜を用いる。このように、トランジスタ151に用いる絶縁膜またはトランジスタ151に接する絶縁膜を、上述の構成の絶縁膜とすることによって、トランジスタ151が有する第1の酸化物半導体膜110及び第2の酸化物半導体膜111aの抵抗率を制御することができる。
なお、第1の酸化物半導体膜110、及び第2の酸化物半導体膜111aの抵抗率については、実施の形態1の記載を参酌することで、制御することができる。
実施の形態1の図1(A)、(B)に記載の半導体装置と、図10(A)、(B)に示す半導体装置の主な違いとしては、容量素子160の代わりにゲート配線コンタクト部171が設けられている点、トランジスタ151において第2のゲート電極の機能を有する第2の酸化物半導体膜111aが設けられている点、及び絶縁膜119が設けられている点である。
<表示装置の作製方法(変形例2)>
次に、図10(A)、(B)に示す半導体装置の作製方法の一例について、図11及び図12を用いて説明する。
まず、基板102上にゲート電極104及びゲート配線105を形成する。その後、ゲート電極104及びゲート配線105上に絶縁膜106、107を含む絶縁膜108を形成する。ゲート配線105は、ゲート電極104と同様の材料を用いて同時に形成することができる。
次に、絶縁膜108上のゲート電極104と重畳する位置に第1の酸化物半導体膜110を形成する(図11(A)参照)。
第1の酸化物半導体膜110は、絶縁膜108上に酸化物半導体膜を成膜し、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
なお、第1の酸化物半導体膜110のエッチング加工の際に、オーバーエッチングによって絶縁膜108の一部(第1の酸化物半導体膜110から露出した領域)がエッチングされ膜厚が減少することがある。
第1の酸化物半導体膜110を形成後、熱処理を行うと好ましい。該熱処理は、実施の形態1の第1の酸化物半導体膜110形成後の熱処理を参酌することで行うことができる。
次に、絶縁膜106、107の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口144を形成する(図11(B)参照)。
開口144としては、ゲート配線105が露出するように形成する。開口144の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口144の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜108、ゲート配線105及び第1の酸化物半導体膜110上に導電膜を成膜し、該導電膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることでソース電極112a、ドレイン電極112b及び配線112を形成する(図11(C)参照)。配線112は、ソース電極112a及びドレイン電極112bと同様の材料を用いて同時に形成することができる。
次に、絶縁膜108、第1の酸化物半導体膜110、ソース電極112a、ドレイン電極112b及び配線112上に絶縁膜114、116を形成する。絶縁膜114、116の形成後に、実施の形態1で示した第1の加熱処理を行うことが好ましい。
次に、絶縁膜114、116の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで開口146を形成する(図11(D)参照)。
開口146としては、ドレイン電極112bが露出するように形成する。開口146の形成方法としては、例えば、ドライエッチング法を用いることができる。ただし、開口146の形成方法としては、これに限定されず、ウエットエッチング法、またはドライエッチング法とウエットエッチング法を組み合わせた形成方法としてもよい。
次に、絶縁膜116上の第1の酸化物半導体膜110と重畳する位置に第2の酸化物半導体膜111aを形成する。第2の酸化物半導体膜111aの形成方法は、実施の形態1で説明した第2の酸化物半導体膜111を参照できる。
第2の酸化物半導体膜111aは、絶縁膜116上に酸化物半導体膜を成膜し、該酸化物半導体膜の所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで形成できる。
なお、第2の酸化物半導体膜111aのエッチング加工の際に、オーバーエッチングによって絶縁膜116の一部(第2の酸化物半導体膜111aから露出した領域)がエッチングされ膜厚が減少することがある。
次に、絶縁膜116、第2の酸化物半導体膜111a、及びドレイン電極112b上に絶縁膜118を形成する。絶縁膜118に含まれる水素が第2の酸化物半導体膜111aに拡散すると、第2の酸化物半導体膜111aの抵抗率が低下する。
次に、絶縁膜118上に絶縁膜119を形成する(図12(A)参照)。絶縁膜119としては、例えばポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。絶縁膜上に有機樹脂膜を形成し、所望の領域が残るようにパターニングし、その後不要な領域をエッチングすることで、開口146と重畳する位置に開口を形成する。
次に、開口を有する絶縁膜119をマスクとして絶縁膜118をエッチングすることで、開口148を形成する(図12(B)参照)。絶縁膜119をマスクに用いることができるため、開口148を形成するための新たなマスクが不要であり、またパターニングを省略することができる。よって、半導体装置の製造コストを削減することができる。
次に、開口148を覆うように絶縁膜119上に導電膜を成膜し、該導電膜の所望の形状が残るようにパターニング及びエッチングを行い、導電膜120を形成する(図12(C)参照)。
以上の工程によって、トランジスタ151と、ゲート配線コンタクト部171とを同一基板上に形成することができる。
以上、本実施の形態で示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様の半導体装置のトランジスタ、容量素子、及びゲート配線コンタクト部に適用可能な酸化物半導体の一例について説明する。
以下では、酸化物半導体の構造について説明する。
本明細書において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。したがって、−5°以上5°以下の場合も含まれる。また、「略平行」とは、二つの直線が−30°以上30°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。したがって、85°以上95°以下の場合も含まれる。また、「略垂直」とは、二つの直線が60°以上120°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline Oxide Semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous like Oxide Semiconductor)、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、nc−OSなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質(completely amorphous)酸化物半導体と呼ぶことはできない。また、等方的でない(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、a−like OSは、微小な領域において周期構造を有するものの、鬆(ボイドともいう。)を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
<CAAC−OS>
まずは、CAAC−OSについて説明する。
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない。そのため、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、TEMによって観察したCAAC−OSについて説明する。図13(A)に、試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって行うことができる。
図13(A)の領域(1)を拡大したCs補正高分解能TEM像を図13(B)に示す。図13(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、CAAC−OSの膜を形成する面(被形成面ともいう。)または上面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。
図13(B)に示すように、CAAC−OSは特徴的な原子配列を有する。図13(C)は、特徴的な原子配列を、補助線で示したものである。図13(B)および図13(C)より、ペレット一つの大きさは1nm以上のものや、3nm以上のものがあり、ペレットとペレットとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、CAAC−OSを、CANC(C−Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC−OSのペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図13(D)参照。)。図13(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図13(D)に示す領域5161に相当する。
また、図14(A)に、試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を示す。図14(A)の領域(1)、領域(2)および領域(3)を拡大したCs補正高分解能TEM像を、それぞれ図14(B)、図14(C)および図14(D)に示す。図14(B)、図14(C)および図14(D)より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、X線回折(XRD:X−Ray Diffraction)によって解析したCAAC−OSについて説明する。例えば、InGaZnOの結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行うと、図15(A)に示すように回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OSの結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、CAAC−OSのout−of−plane法による構造解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS中の一部に、c軸配向性を有さない結晶が含まれることを示している。より好ましいCAAC−OSは、out−of−plane法による構造解析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。
一方、CAAC−OSに対し、c軸に略垂直な方向からX線を入射させるin−plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnOの結晶の(110)面に帰属される。CAAC−OSの場合は、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図15(B)に示すように明瞭なピークは現れない。これに対し、InGaZnOの単結晶酸化物半導体であれば、2θを56°近傍に固定してφスキャンした場合、図15(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸およびb軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したCAAC−OSについて説明する。例えば、InGaZnOの結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、図16(A)に示すような回折パターン(制限視野透過電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnOの結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図16(B)に示す。図16(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAAC−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図16(B)における第1リングは、InGaZnOの結晶の(010)面および(100)面などに起因すると考えられる。また、図16(B)における第2リングは(110)面などに起因すると考えられる。
上述したように、CAAC−OSは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとCAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないCAAC−OSは、キャリア密度の低い酸化物半導体である。具体的には、8×1011個/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010個/cm未満であり、1×10−9個/cm以上のキャリア密度の酸化物半導体とすることができる。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
<nc−OS>
次に、nc−OSについて説明する。
nc−OSは、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。nc−OSに含まれる結晶部は、1nm以上10nm以下、または1nm以上3nm以下の大きさであることが多い。なお、結晶部の大きさが10nmより大きく100nm以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。nc−OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼ぶ場合がある。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OSに対し、ペレットよりも大きい径のX線を用いた場合、out−of−plane法による解析では、結晶面を示すピークは検出されない。また、nc−OSに対し、ペレットよりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OSに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OSに対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc−OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non−Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、a−like OSや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。
<a−like OS>
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
a−like OSは、高分解能TEM像において鬆が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、a−like OSは、不安定な構造である。以下では、a−like OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、a−like OS(試料Aと表記する。)、nc−OS(試料Bと表記する。)およびCAAC−OS(試料Cと表記する。)を準備する。いずれの試料もIn−Ga−Zn酸化物である。
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、InGaZnOの結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnOの結晶部と見なすことができる。なお、格子縞は、InGaZnOの結晶のa−b面に対応する。
図17は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図17より、a−like OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図17中に(1)で示すように、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×10/nmにおいては2.6nm程度の大きさまで成長していることがわかる。一方、nc−OSおよびCAAC−OSは、電子照射開始時から電子の累積照射量が4.2×10/nmまでの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図17中の(2)および(3)で示すように、電子の累積照射量によらず、nc−OSおよびCAAC−OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度であることがわかる。
このように、a−like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造であることがわかる。
また、鬆を有するため、a−like OSは、nc−OSおよびCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc−OSの密度およびCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度およびCAAC−OSの密度は5.9g/cm以上6.3g/cm未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有する積層膜であってもよい。
<CAAC−OSの成膜方法>
以下では、CAAC−OSの成膜方法の一例について説明する。図18は、成膜室内の模式図である。CAAC−OSは、スパッタリング法により成膜することができる。
図18に示すように、基板5220とターゲット5230とは向かい合うように配置している。基板5220とターゲット5230との間にはプラズマ5240がある。また、基板5220の下部には加熱機構5260が設けられている。図示しないが、ターゲット5230は、バッキングプレートに接着されている。バッキングプレートを介してターゲット5230と向かい合う位置には、複数のマグネットが配置される。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。
基板5220とターゲット5230との距離d(ターゲット−基板間距離(T−S間距離)ともいう。)は0.01m以上1m以下、好ましくは0.02m以上0.5m以下とする。成膜室内は、ほとんどが成膜ガス(例えば、酸素、アルゴン、または酸素を5体積%以上の割合で含む混合ガス)で満たされ、0.01Pa以上100Pa以下、好ましくは0.1Pa以上10Pa以下に制御される。ここで、ターゲット5230に一定以上の電圧を印加することで、放電が始まり、プラズマ5240が確認される。なお、ターゲット5230の近傍には磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン5201が生じる。イオン5201は、例えば、酸素の陽イオン(O)やアルゴンの陽イオン(Ar)などである。
ターゲット5230は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる。一例として、図19に、ターゲット5230に含まれるInMZnO(元素Mは、例えばAl、Ga、YまたはSn)の結晶構造を示す。なお、図19(A)は、b軸に平行な方向から観察した場合のInMZnOの結晶構造である。InMZnOの結晶では、酸素原子が負の電荷を有することにより、近接する二つのM−Zn−O層の間に斥力が生じている。そのため、InMZnOの結晶は、近接する二つのM−Zn−O層の間に劈開面を有する。
高密度プラズマ領域で生じたイオン5201は、電界によってターゲット5230側に加速され、やがてターゲット5230と衝突する。このとき、劈開面から平板状またはペレット状のスパッタ粒子であるペレット5200が剥離する(図18参照)。ペレット5200は、図19(A)に示す二つの劈開面に挟まれた部分である。よって、ペレット5200のみ抜き出すと、その断面は図19(B)のようになり、上面は図19(C)のようになることがわかる。なお、ペレット5200は、イオン5201の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット5200は、三角形、例えば正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。または、ペレット5200は、六角形、例えば正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。ただし、ペレット5200の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形(例えば、正三角形)が2個合わさった四角形(例えば、ひし形)となる場合もある。
ペレット5200は、成膜ガスの種類などに応じて厚さが決定する。例えば、ペレット5200は、厚さを0.4nm以上1nm以下、好ましくは0.6nm以上0.8nm以下とする。また、例えば、ペレット5200は、幅を1nm以上100nm以下、好ましくは2nm以上50nm以下、さらに好ましくは3nm以上30nm以下とする。例えば、In−M−Zn酸化物を有するターゲット5230にイオン5201を衝突させる。そうすると、M−Zn−O層、In−O層およびM−Zn−O層の3層を有するペレット5200が剥離する。なお、ペレット5200の剥離に伴い、ターゲット5230から粒子5203も弾き出される。粒子5203は、原子1個または原子数個の集合体を有する。そのため、粒子5203を原子状粒子(atomic particles)と呼ぶこともできる。
ペレット5200は、プラズマ5240を通過する際に、表面が負または正に帯電する場合がある。例えば、ペレット5200がプラズマ5240中にあるO2−から負の電荷を受け取る場合がある。その結果、ペレット5200の表面の酸素原子が負に帯電する場合がある。また、ペレット5200は、プラズマ5240を通過する際に、プラズマ5240中のインジウム、元素M、亜鉛または酸素などと結合することで成長する場合がある。
プラズマ5240を通過したペレット5200および粒子5203は、基板5220の表面に達する。なお、粒子5203の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
次に、基板5220の表面におけるペレット5200および粒子5203の堆積について図20を用いて説明する。
まず、一つ目のペレット5200が基板5220に堆積する。ペレット5200は平板状であるため、平面側を基板5220の表面に向けて堆積する。このとき、ペレット5200の基板5220側の表面の電荷が、基板5220を介して抜ける。
次に、二つ目のペレット5200が、基板5220に達する。このとき、既に堆積しているペレット5200の表面、および二つ目のペレット5200の表面が電荷を帯びているため、互いに反発し合う力が生じる。その結果、二つ目のペレット5200は、既に堆積しているペレット5200上を避け、基板5220の表面の少し離れた場所に平面側を向けて堆積する。これを繰り返すことで、基板5220の表面には、無数のペレット5200が一層分の厚みだけ堆積する。また、ペレット5200間には、ペレット5200の堆積していない領域が生じる(図20(A)参照)。
次に、プラズマからエネルギーを受け取った粒子5203が基板5220の表面に達する。粒子5203は、ペレット5200の表面などの活性な領域には堆積することができない。そのため、粒子5203は、ペレット5200の堆積していない領域へ動き、ペレット5200の側面に付着する。粒子5203は、プラズマから受け取ったエネルギーにより結合手が活性状態となることで、ペレット5200と化学的に連結して横成長部5202を形成する(図20(B)参照)。
さらに、横成長部5202が横方向に成長(ラテラル成長ともいう。)することで、ペレット5200間を連結させる(図20(C)参照)。このように、ペレット5200の堆積していない領域を埋めるまで横成長部5202が形成される。このメカニズムは、原子層堆積(ALD:Atomic Layer Deposition)法の堆積メカニズムに類似する。
したがって、ペレット5200がそれぞれ異なる方向を向けて堆積する場合でも、ペレット5200間を粒子5203がラテラル成長しながら埋めるため、明確な結晶粒界が形成されることがない。また、ペレット5200間を、粒子5203が滑らかに結びつけるため、単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、微小な結晶領域(ペレット5200)間に歪みを有する結晶構造が形成される。このように、結晶領域間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
次に、新たなペレット5200が、平面側を表面に向けて堆積する(図20(D)参照)。そして、粒子5203が、ペレット5200の堆積していない領域を埋めるように堆積することで横成長部5202を形成する(図20(E)参照)。こうして、粒子5203がペレット5200の側面に付着し、横成長部5202がラテラル成長することで、二層目のペレット5200間を連結させる(図20(F)参照)。m層目(mは二以上の整数。)が形成されるまで成膜は続き、積層体を有する薄膜構造となる。
なお、ペレット5200の堆積の仕方は、基板5220の表面温度などによっても変化する。例えば、基板5220の表面温度が高いと、ペレット5200が基板5220の表面でマイグレーションを起こす。その結果、ペレット5200間が、粒子5203を介さずに連結する割合が増加するため、より配向性の高いCAAC−OSとなる。CAAC−OSを成膜する際の基板5220の表面温度は、室温以上340℃未満、好ましくは室温以上300℃以下、より好ましくは100℃以上250℃以下、さらに好ましくは100℃以上200℃以下である。したがって、基板5220として第8世代以上の大面積基板を用いた場合でも、CAAC−OSの成膜に起因した反りなどはほとんど生じないことがわかる。
一方、基板5220の表面温度が低いと、ペレット5200が基板5220の表面でマイグレーションを起こしにくくなる。その結果、ペレット5200同士が積み重なることで配向性の低いnc−OSなどとなる。nc−OSでは、ペレット5200が負に帯電していることにより、ペレット5200は一定間隔を空けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、CAAC−OSにおいて、ペレット同士の隙間が極めて小さくなることで、一つの大きなペレットが形成される場合がある。一つの大きなペレットの内部は単結晶構造を有する。例えば、ペレットの大きさが、上面から見て10nm以上200nm以下、15nm以上100nm以下、または20nm以上50nm以下となる場合がある。
以上のような成膜モデルにより、ペレットが基板の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、CAAC−OSの成膜が可能であることから、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高いことがわかる。また、上述した成膜モデルであるため、CAAC−OSおよびnc−OSは、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、基板の表面(被形成面)の構造が非晶質構造(例えば非晶質酸化シリコン)であっても、CAAC−OSを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってペレットが配列することがわかる。
また、上述した成膜モデルより、結晶性の高いCAAC−OSを成膜するためには以下のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに治癒する。
また、上述した成膜モデルは、ターゲットが複数の結晶粒を有するIn−M−Zn酸化物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面が含まれる場合に限定されない。例えば、酸化インジウム、元素Mの酸化物および酸化亜鉛を有する混合物のターゲットを用いた場合にも適用することができる。
混合物のターゲットは劈開面を有さないため、スパッタされるとターゲットからは原子状粒子が剥離する。成膜時には、ターゲット近傍にプラズマの強電界領域が形成されている。そのため、ターゲットから剥離した原子状粒子は、プラズマの強電界領域の作用で連結して横成長する。例えば、まず原子状粒子であるインジウムが連結して横成長してIn−O層からなるナノ結晶となる。次に、それを補完するように上下にM−Zn−O層が結合する。このように、混合物のターゲットを用いた場合でも、ペレットが形成される可能性がある。そのため、混合物のターゲットを用いた場合でも、上述した成膜モデルを適用することができる。ただし、ターゲット近傍にプラズマの強電界領域が形成されていない場合、ターゲットから剥離した原子状粒子のみが基板表面に堆積することになる。その場合も、基板表面において原子状粒子が横成長する場合がある。ただし、原子状粒子の向きが一様でないため、得られる薄膜における結晶の配向性も一様にはならない。即ち、nc−OSなどとなる。
(実施の形態5)
本実施の形態では、実施の形態1に示すトランジスタとは異なる構成のトランジスタの構成について、図21乃至図24を参照して説明する。
<トランジスタの構成例1>
図21(A)は、トランジスタ270の上面図であり、図21(B)は、図21(A)に示す一点鎖線X1−X2間の切断線に対応する断面図に相当し、図21(C)は、図21(A)に示す一点鎖線Y1−Y2間の切断線に対応する断面図に相当する。なお、一点鎖線X1−X2方向をチャネル長方向、一点鎖線Y1−Y2方向をチャネル幅方向と呼称する場合がある。
トランジスタ270は、基板202上の第1のゲート電極として機能する導電膜204と、基板202及び導電膜204上の絶縁膜206と、絶縁膜206上の絶縁膜207と、絶縁膜207上の酸化物半導体膜208と、酸化物半導体膜208に電気的に接続されるソース電極として機能する導電膜212aと、酸化物半導体膜208に電気的に接続されるドレイン電極として機能する導電膜212bと、酸化物半導体膜208、導電膜212a及び導電膜212b上の絶縁膜214、216と、絶縁膜216上の酸化物半導体膜211bと、を有する。また、酸化物半導体膜211b上に絶縁膜218が設けられる。
また、トランジスタ270において、絶縁膜214及び絶縁膜216は、トランジスタ270の第2のゲート絶縁膜としての機能を有する。また、酸化物半導体膜211aは、絶縁膜214及び絶縁膜216に設けられる開口部252cを介して、導電膜212bと接続される。酸化物半導体膜211aは、例えば、表示装置に用いる画素電極としての機能を有する。また、トランジスタ270において、酸化物半導体膜211bは、第2のゲート電極(バックゲート電極ともいう)として機能する。
また、図21(C)に示すように酸化物半導体膜211bは、絶縁膜206、207、絶縁膜214及び絶縁膜216に設けられる開口部252a、252bにおいて、第1のゲート電極として機能する導電膜204に接続される。よって、導電膜220bと酸化物半導体膜211bとは、同じ電位が与えられる。
なお、本実施の形態においては、開口部252a、252bを設け、酸化物半導体膜211bと導電膜204を接続する構成について例示したが、これに限定されない。例えば、開口部252aまたは開口部252bのいずれか一方の開口部のみを形成し、酸化物半導体膜211bと導電膜204を接続する構成、または開口部252a及び開口部252bを設けずに、酸化物半導体膜211bと導電膜204を接続しない構成としてもよい。なお、酸化物半導体膜211bと導電膜204を接続しない構成の場合、酸化物半導体膜211bと導電膜204には、それぞれ異なる電位を与えることができる。
また、図21(B)に示すように、酸化物半導体膜208は、第1のゲート電極として機能する導電膜204と、第2のゲート電極として機能する酸化物半導体膜211bのそれぞれと対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。第2のゲート電極として機能する酸化物半導体膜211bのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜208のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜208の全体は、絶縁膜214及び絶縁膜216を介して酸化物半導体膜211bに覆われている。また、第2のゲート電極として機能する酸化物半導体膜211bと第1のゲート電極として機能する導電膜204とは、絶縁膜206、207、絶縁膜214及び絶縁膜216に設けられる開口部252a、252bにおいて接続されるため、酸化物半導体膜208のチャネル幅方向の側面は、絶縁膜214及び絶縁膜216を介して第2のゲート電極として機能する酸化物半導体膜211bと対向している。
別言すると、トランジスタ270のチャネル幅方向において、第1のゲート電極として機能する導電膜204及び第2のゲート電極として機能する酸化物半導体膜211bは、第1のゲート絶縁膜として機能する絶縁膜206、207及び第2のゲート絶縁膜として機能する絶縁膜214及び絶縁膜216に設けられる開口部において接続すると共に、第1のゲート絶縁膜として機能する絶縁膜206、207並びに第2のゲート絶縁膜として機能する絶縁膜214及び絶縁膜216を介して酸化物半導体膜208を囲む構成である。
このような構成を有することで、トランジスタ270に含まれる酸化物半導体膜208を、第1のゲート電極として機能する導電膜204及び第2のゲート電極として機能する酸化物半導体膜211bの電界によって電気的に囲むことができる。トランジスタ270のように、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をsurrounded channel(s−channel)構造と呼ぶことができる。
トランジスタ270は、s−channel構造を有するため、第1のゲート電極として機能する導電膜204によってチャネルを誘起させるための電界を効果的に酸化物半導体膜208に印加することができるため、トランジスタ270の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ270を微細化することが可能となる。また、トランジスタ270は、第1のゲート電極として機能する導電膜204及び第2のゲート電極として機能する酸化物半導体膜211bによって囲まれた構造を有するため、トランジスタ270の機械的強度を高めることができる。
<トランジスタの構成例2>
次に、図21(A)(B)(C)に示すトランジスタ270と異なる構成例について、図22(A)(B)(C)(D)を用いて説明する。
図22(A)(B)は、図21(B)(C)に示すトランジスタ270の変形例の断面図である。また、図22(C)(D)は、図21(B)(C)に示すトランジスタ270の変形例の断面図である。
図22(A)(B)に示すトランジスタ270Aは、図21(B)(C)に示すトランジスタ270が有する酸化物半導体膜208を3層の積層構造としている。より具体的には、トランジスタ270Aが有する酸化物半導体膜208は、酸化物半導体膜208aと、酸化物半導体膜208bと、酸化物半導体膜208cと、を有する。
図22(C)(D)に示すトランジスタ270Bは、図21(B)(C)に示すトランジスタ270が有する酸化物半導体膜208を2層の積層構造としている。より具体的には、トランジスタ270Bが有する酸化物半導体膜208は、酸化物半導体膜208bと、酸化物半導体膜208cと、を有する。
本実施の形態に示すトランジスタ270、270A及び270Bの構成は、実施の形態1で説明した半導体装置の構成を参照できる。すなわち、基板202の材料及び作製方法は、基板102を参照できる。導電膜204の材料及び作製方法は、ゲート電極104を参照できる。絶縁膜206及び絶縁膜207の材料及び作製方法は、それぞれ絶縁膜106及び絶縁膜107を参照できる。酸化物半導体膜208の材料及び作製方法は、第1の酸化物半導体膜110を参照できる。酸化物半導体膜211a及び酸化物半導体膜211bの材料及び作製方法は、第2の酸化物半導体膜111を参照できる。導電膜21a及び導電膜21bの材料及び作製方法は、それぞれソース電極112a及びドレイン電極112bを参照できる。絶縁膜214、絶縁膜216及び絶縁膜218の材料及び作製方法は、それぞれ絶縁膜114、絶縁膜116及び絶縁膜118を参照できる。
ここで、酸化物半導体膜208a、208b、208c、及び酸化物半導体膜208b、208cに接する絶縁膜のバンド構造について、図23を用いて説明する。
図23(A)は、絶縁膜207、酸化物半導体膜208a、208b、208c、及び絶縁膜214を有する積層構造の膜厚方向のバンド構造の一例である。また、図23(B)は、絶縁膜207、酸化物半導体膜208b、208c、及び絶縁膜214を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜207、酸化物半導体膜208a、208b、208c、及び絶縁膜214の伝導帯下端のエネルギー準位(Ec)を示す。
また、図23(A)は、絶縁膜207、214として酸化シリコン膜を用い、酸化物半導体膜208aとして金属元素の原子数比をIn:Ga:Zn=1:1:1.2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜208bとして金属元素の原子数比をIn:Ga:Zn=4:2:4.1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜208cとして金属元素の原子数比をIn:Ga:Zn=1:1:1.2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図23(B)は、絶縁膜207、214として酸化シリコン膜を用い、酸化物半導体膜208bとして金属元素の原子数比をIn:Ga:Zn=4:2:4.1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜208cとして金属元素の原子数比をIn:Ga:Zn=1:1:1.2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
図23(A)(B)に示すように、酸化物半導体膜208a、208b、208cにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜208aと酸化物半導体膜208bとの界面、または酸化物半導体膜208bと酸化物半導体膜208cとの界面において、トラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜208a、208b、208cに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図23(A)(B)に示す構成とすることで酸化物半導体膜208bがウェル(井戸)となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜208bに形成されることがわかる。
なお、酸化物半導体膜208a、208cを設けることにより、酸化物半導体膜208bに形成されうるトラップ準位を酸化物半導体膜208bより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜208bの伝導帯下端のエネルギー準位(Ec)より真空準位から遠くなり、トラップ準位に電子が蓄積しやすくなってしまうことがある。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜208bの伝導帯下端のエネルギー準位(Ec)より真空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、酸化物半導体膜208a、208cは、酸化物半導体膜208bよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜208bの伝導帯下端のエネルギー準位と、酸化物半導体膜208a、208cの伝導帯下端のエネルギー準位との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。すなわち、酸化物半導体膜208a、208cの電子親和力と、酸化物半導体膜208bの電子親和力との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。
このような構成を有することで、酸化物半導体膜208bが主な電流経路となる。すなわち、酸化物半導体膜208bは、チャネル領域としての機能を有し、酸化物半導体膜208a、208cは、酸化物絶縁膜としての機能を有する。また、酸化物半導体膜208a、208cは、チャネル領域が形成される酸化物半導体膜208bを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜208aと酸化物半導体膜208bとの界面、または酸化物半導体膜208bと酸化物半導体膜208cとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜208a、208cは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。そのため、酸化物半導体膜208a、208cを、その物性及び/または機能から、それぞれ酸化物絶縁膜とも呼ぶことができる。また、酸化物半導体膜208a、208cには、電子親和力(真空準位と伝導帯下端のエネルギー準位との差)が酸化物半導体膜208bよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜208bの伝導帯下端のエネルギー準位と差分(バンドオフセット)を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜208a、208cの伝導帯下端のエネルギー準位が、酸化物半導体膜208bの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例えば、酸化物半導体膜208bの伝導帯下端のエネルギー準位と、酸化物半導体膜208a、208cの伝導帯下端のエネルギー準位との差が、0.2eV以上、好ましくは0.5eV以上とすることが好ましい。
また、酸化物半導体膜208a、208cは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜208a、208cの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜212a、212bの構成元素が酸化物半導体膜208bへ拡散してしまう場合がある。なお、酸化物半導体膜208a、208cがCAAC−OSである場合、導電膜212a、212bの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜208a、208cの膜厚は、導電膜212a、212bの構成元素が酸化物半導体膜208bに拡散することを抑制することのできる膜厚以上であって、絶縁膜214から酸化物半導体膜208bへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜208a、208cの膜厚が10nm以上であると、導電膜212a、212bの構成元素が酸化物半導体膜208bへ拡散するのを抑制することができる。また、酸化物半導体膜208a、208cの膜厚を100nm以下とすると、絶縁膜214から酸化物半導体膜208bへ効果的に酸素を供給することができる。
また、本実施の形態においては、酸化物半導体膜208a、208cとして、金属元素の原子数比をIn:Ga:Zn=1:1:1.2の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成について例示したが、これに限定されない。例えば、酸化物半導体膜208a、208cとして、In:Ga:Zn=1:1:1[原子数比]、In:Ga:Zn=1:3:2[原子数比]、In:Ga:Zn=1:3:4[原子数比]、またはIn:Ga:Zn=1:3:6[原子数比]の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いてもよい。
なお、酸化物半導体膜208a、208cとして、In:Ga:Zn=1:1:1[原子数比]の金属酸化物ターゲットを用いる場合、酸化物半導体膜208a、208cは、In:Ga:Zn=1:β1(0<β1≦2):β2(0<β2≦3)となる場合がある。また、酸化物半導体膜208a、208cとして、In:Ga:Zn=1:3:4[原子数比]の金属酸化物ターゲットを用いる場合、酸化物半導体膜208a、208cは、In:Ga:Zn=1:β3(1≦β3≦5):β4(2≦β4≦6)となる場合がある。また、酸化物半導体膜208a、208cとして、In:Ga:Zn=1:3:6[原子数比]の金属酸化物ターゲットを用いる場合、酸化物半導体膜208a、208cは、In:Ga:Zn=1:β5(1≦β5≦5):β6(4≦β6≦8)となる場合がある。
また、トランジスタ270が有する酸化物半導体膜208と、トランジスタ270A、270Bが有する酸化物半導体膜208cと、は図面において、導電膜212a、212bと重畳しない領域の酸化物半導体膜が薄くなる、別言すると酸化物半導体膜の一部が凹部を有する形状について例示している。ただし、本発明の一態様はこれに限定されず、導電膜212a、212bと重畳しない領域の酸化物半導体膜が凹部を有さなくてもよい。この場合の一例を図24(A)(B)に示す。図24(A)(B)は、トランジスタの一例を示す断面図である。なお、図24(A)(B)は、先に示すトランジスタ270Bの酸化物半導体膜208が凹部を有さない構造である。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態6)
本実施の形態では、本発明の一態様である表示装置80について、図25乃至図42を用いて説明する。
図25(A)に示す表示装置80は、画素部71と、走査線駆動回路74と、信号線駆動回路76と、各々が平行または略平行に配設され、且つ走査線駆動回路74によって電位が制御されるm本の走査線77と、各々が平行または略平行に配設され、且つ信号線駆動回路76によって電位が制御されるn本の信号線79と、を有する。さらに、画素部71はマトリクス状に配設された複数の画素70を有する。また、信号線79に沿って、各々が平行または略平行に配設されたコモン線75を有する。また、走査線駆動回路74及び信号線駆動回路76をまとめて駆動回路部という場合がある。
各々の走査線77は、画素部71においてm行n列に配設された画素70のうち、いずれかの行に配設されたn個の画素70と電気的に接続される。また、各々の信号線79は、m行n列に配設された画素70のうち、いずれかの列に配設されたm個の画素70に電気的に接続される。m、nは、ともに1以上の整数である。また、各コモン線75は、m行n列に配設された画素70のうち、いずれかの行に配設されたm個の画素70と電気的に接続される。
図25(B)は、図25(A)に示す表示装置80の画素70に用いることができる回路構成の一例を示している。
図25(B)に示す画素70は、液晶素子51と、トランジスタ52と、容量素子55と、を有する。
液晶素子51の一対の電極の一方は、トランジスタ52と接続され、電位は、画素70の仕様に応じて適宜設定される。液晶素子51の一対の電極の他方は、コモン線75と接続され、電位は共通の電位(コモン電位)が与えられる。液晶素子51が有する液晶は、トランジスタ52に書き込まれるデータにより配向状態が制御される。
なお、液晶素子51は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御される。なお、液晶素子51に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
液晶素子51を有する表示装置80の駆動方法としては、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、表示装置80をノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。
本実施の形態では、主に横電界方式、代表的にはFFSモード及び後に説明するDPSモードについて説明する。
図25(B)に示す画素70の構成において、トランジスタ52のソース電極及びドレイン電極の一方は、信号線79に電気的に接続され、他方は液晶素子51の一対の電極の一方に電気的に接続される。また、トランジスタ52のゲート電極は、走査線77に電気的に接続される。トランジスタ52は、データ信号のデータの書き込みを制御する機能を有する。
図25(B)に示す画素70の構成において、容量素子55の一対の電極の一方は、トランジスタ52のソース電極及びドレイン電極の他方に接続される。容量素子55の一対の電極の他方は、コモン線75に電気的に接続される。コモン線75の電位の値は、画素70の仕様に応じて適宜設定される。容量素子55は、書き込まれたデータを保持する保持容量としての機能を有する。なお、FFSモードによって駆動する表示装置80においては、容量素子55の一対の電極の一方は、液晶素子51の一対の電極の一方の一部または全部であり、容量素子55の一対の電極の他方は、液晶素子51の一対の電極の他方の一部または全部である。
<素子基板の構成例>
次に、表示装置80に含まれる素子基板の具体的な構成について説明する。まず、FFSモードによって駆動する表示装置80が有する複数の画素70a、70b、70cの上面図を図26に示す。
図26において、走査線として機能する導電膜13は、信号線に略直交する方向(図中左右方向)に延伸して設けられている。信号線として機能する導電膜21aは、走査線に略直交する方向(図中上下方向)に延伸して設けられている。なお、走査線として機能する導電膜13は、走査線駆動回路74と電気的に接続されており、信号線として機能する導電膜21aは、信号線駆動回路76に電気的に接続されている(図25(A)参照)。
トランジスタ52は、走査線及び信号線の交差部近傍に設けられている。トランジスタ52は、ゲート電極として機能する導電膜13、ゲート絶縁膜(図26に図示せず)、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜19a、ソース電極及びドレイン電極として機能する導電膜21a、21bにより構成される。なお、導電膜13は、走査線としても機能し、酸化物半導体膜19aと重畳する領域がトランジスタ52のゲート電極として機能する。また、導電膜21aは、信号線としても機能し、酸化物半導体膜19aと重畳する領域がトランジスタ52のソース電極またはドレイン電極として機能する。また、図26において、走査線は、上面形状において端部が酸化物半導体膜19aの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜19aに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜21bは、画素電極の機能を有する酸化物半導体膜19bと電気的に接続される。また、酸化物半導体膜19b上において、絶縁膜(図26に図示せず)を介してコモン電極29が設けられている。
コモン電極29は、信号線と交差する方向に延伸する縞状の領域を有する。また、該縞状の領域は、信号線と平行または略平行な方向に延伸する領域と接続される。このため、表示装置80が有する複数の画素において、縞状の領域を有するコモン電極29は各領域が同電位である。
容量素子55は、酸化物半導体膜19b、及びコモン電極29が重なる領域で形成される。酸化物半導体膜19b及びコモン電極29は透光性を有する。即ち、容量素子55は透光性を有する。
また、容量素子55は透光性を有するため、画素70内に容量素子55を大きく(大面積に)形成することができる。従って、開口率を高めつつ、代表的には50%以上、好ましくは60%以上とすることが可能であると共に、容量値を増大させた表示装置を得ることができる。例えば、解像度の高い表示装置、例えば液晶表示装置においては、画素の面積が小さくなり、容量素子の面積も小さくなる。このため、解像度の高い表示装置において、容量素子に蓄積される容量値が小さくなる。しかしながら、本実施の形態に示す容量素子55は透光性を有するため、当該容量素子を画素に設けることで、各画素において十分な容量値を得つつ、開口率を高めることができる。代表的には、画素密度が200ppi以上、さらには300ppi以上、更には500ppi以上である高解像度の表示装置に好適に用いることができる。
また、液晶表示装置において、容量素子の容量値を大きくするほど、電界を加えた状況において、液晶素子の液晶分子の配向を一定に保つことができる期間を長くすることができる。静止画を表示させる場合、当該期間を長くできるため、画像データを書き換える回数を低減することが可能であり、消費電力を低減することができる。また、本実施の形態に示す構造により、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図26の一点鎖線Q1−R1、及び一点鎖線S1−T1における断面図を図27に示す。図27に示すトランジスタ52は、チャネルエッチ型のトランジスタである。なお、一点破線Q1−R1は、トランジスタ52のチャネル長方向、及び容量素子55の断面図であり、S1−T1における断面図は、トランジスタ52のチャネル幅方向の断面図である。
図27に示すトランジスタ52は、シングルゲート構造のトランジスタであり、基板11上に設けられるゲート電極として機能する導電膜13を有する。また、基板11及びゲート電極として機能する導電膜13上に形成される絶縁膜15と、絶縁膜15上に形成される絶縁膜17と、絶縁膜15及び絶縁膜17を介して、ゲート電極として機能する導電膜13と重なる酸化物半導体膜19aと、酸化物半導体膜19aに接する、ソース電極及びドレイン電極として機能する導電膜21a、21bとを有する。また、絶縁膜17、酸化物半導体膜19a、及びソース電極及びドレイン電極として機能する導電膜21a、21b上には、絶縁膜23が形成され、絶縁膜23上には絶縁膜25が形成される。また、酸化物半導体膜19bが、絶縁膜25上に形成される。酸化物半導体膜19bは、ソース電極及びドレイン電極として機能する導電膜21a、21bの一方、ここでは導電膜21bと、絶縁膜23及び絶縁膜25に設けられた開口を介して電気的に接続される。絶縁膜25及び酸化物半導体膜19b上には絶縁膜27が形成される。また、コモン電極29が、絶縁膜27上に形成される。
なお、絶縁膜25上の酸化物半導体膜19aと重畳する位置に酸化物半導体膜19bを設けることで、トランジスタ52を、酸化物半導体膜19bを第2のゲート電極とするダブルゲート構造のトランジスタとしてもよい。
また、酸化物半導体膜19bと、絶縁膜27と、コモン電極29とが重なる領域が容量素子55として機能する。
なお、本発明の実施形態の一態様の断面図は、これに限定されない。様々な構成をとることができる。例えば、酸化物半導体膜19bは、スリットを有してもよい。または、酸化物半導体膜19bは櫛歯形状でもよい。
本発明の一態様の表示装置80の構成は、実施の形態1で説明した半導体装置の構成を参照できる。すなわち、基板11の材料及び作製方法は、基板102を参照できる。導電膜13の材料及び作製方法は、ゲート電極104を参照できる。絶縁膜15及び絶縁膜17の材料及び作製方法は、それぞれ絶縁膜106及び絶縁膜107を参照できる。酸化物半導体膜19a及び酸化物半導体膜19bの材料及び作製方法は、それぞれ第1の酸化物半導体膜110及び第2の酸化物半導体膜111を参照できる。導電膜21a及び導電膜21bの材料及び作製方法は、それぞれソース電極112a及びドレイン電極112bを参照できる。絶縁膜23、絶縁膜25及び絶縁膜27の材料及び作製方法は、それぞれ絶縁膜114、絶縁膜116及び絶縁膜118を参照できる。コモン電極29の材料及び作製方法は、導電膜120を参照できる。
なお、図28に示すように、コモン電極29が、絶縁膜27上に設けられた絶縁膜28上に設けられていてもよい。絶縁膜28は平坦化膜としての機能を有する。絶縁膜28の材料及び作製方法は、実施の形態3で説明した絶縁膜119を参照できる。
<素子基板の構成例(変形例1)>
次に、表示装置80が有する、図26に示す画素とは異なる構成の複数の画素70d、70e、70fの上面図を図29に示す。
図29において、走査線として機能する導電膜13は、図中左右方向に延伸して設けられている。信号線として機能する導電膜21aは、一部が屈曲したくの字(V字)形状を有するように、走査線に略直交する方向(図中上下方向)に延伸して設けられている。なお、走査線として機能する導電膜13は、走査線駆動回路74と電気的に接続されており、信号線として機能する導電膜21aは、信号線駆動回路76に電気的に接続されている(図25(A)参照)。
トランジスタ52は、走査線及び信号線の交差部近傍に設けられている。トランジスタ52は、ゲート電極として機能する導電膜13、ゲート絶縁膜(図29に図示せず)、ゲート絶縁膜上に形成されたチャネル領域が形成される酸化物半導体膜19a、ソース電極及びドレイン電極として機能する導電膜21a、21bにより構成される。なお、導電膜13は、走査線としても機能し、酸化物半導体膜19aと重畳する領域がトランジスタ52のゲート電極として機能する。また、導電膜21aは、信号線としても機能し、酸化物半導体膜19aと重畳する領域がトランジスタ52のソース電極またはドレイン電極として機能する。また、図29において、走査線は、上面形状において端部が酸化物半導体膜19aの端部より外側に位置する。このため、走査線はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜19aに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、導電膜21bは、画素電極の機能を有する酸化物半導体膜19bと電気的に接続される。酸化物半導体膜19bは櫛歯状に形成されている。また、酸化物半導体膜19b上に絶縁膜(図29に図示せず)が設けられ、該絶縁膜上にコモン電極29が設けられる。コモン電極29は、酸化物半導体膜19bと一部が重畳するように、上面図において酸化物半導体膜19bとかみ合うように櫛歯状に形成されている。またコモン電極29は、走査線と平行または略平行な方向に延伸する領域と接続される。このため、表示装置80が有する複数の画素において、コモン電極29は各領域が同電位である。なお、酸化物半導体膜19b及びコモン電極29は、信号線(導電膜21a)に沿うように屈曲したくの字(V字)形状を有している。
容量素子55は、酸化物半導体膜19b、及びコモン電極29が重なる領域で形成される。酸化物半導体膜19b及びコモン電極29は透光性を有する。即ち、容量素子55は透光性を有する。
次いで、図29の一点鎖線Q2−R2、及び一点鎖線S2−T2における断面図を図30に示す。図30に示すトランジスタ52は、チャネルエッチ型のトランジスタである。なお、一点破線Q2−R2は、トランジスタ52のチャネル長方向、及び容量素子55の断面図であり、S2−T2における断面図は、トランジスタ52のチャネル幅方向の断面図である。
図30に示すトランジスタ52は、シングルゲート構造のトランジスタであり、基板11上に設けられるゲート電極として機能する導電膜13を有する。また、基板11及びゲート電極として機能する導電膜13上に形成される絶縁膜15と、絶縁膜15上に形成される絶縁膜17と、絶縁膜15及び絶縁膜17を介して、ゲート電極として機能する導電膜13と重なる酸化物半導体膜19aと、酸化物半導体膜19aに接する、ソース電極及びドレイン電極として機能する導電膜21a、21bとを有する。また、絶縁膜17、酸化物半導体膜19a、及びソース電極及びドレイン電極として機能する導電膜21a、21b上には、絶縁膜23が形成され、絶縁膜23上には絶縁膜25が形成される。また、酸化物半導体膜19bが、絶縁膜25上に形成される。酸化物半導体膜19bは、ソース電極及びドレイン電極として機能する導電膜21a、21bの一方、ここでは導電膜21bと、絶縁膜23及び絶縁膜25に設けられた開口を介して電気的に接続される。絶縁膜25及び酸化物半導体膜19b上には絶縁膜27が形成される。また、コモン電極29が、絶縁膜27上に形成される。
図30に示す画素では、絶縁膜27及びコモン電極29上に設けられる液晶の配向が制御される領域において、画素電極の機能を有する酸化物半導体膜19bは絶縁膜25上に設けられ、コモン電極29は絶縁膜27上に設けられている。このように、異なる平面上に配設された一対の電極間に電界を発生させることで液晶の配向を制御する表示装置の駆動方法をDPS(Differential−Plane−Switching)モードと呼ぶことができる。
なお、絶縁膜25上の酸化物半導体膜19aと重畳する位置に酸化物半導体膜19bを設けることで、トランジスタ52を、酸化物半導体膜19bを第2のゲート電極とするダブルゲート構造のトランジスタとしてもよい。
また、酸化物半導体膜19bと、絶縁膜27と、コモン電極29とが重なる領域が容量素子55として機能する。
図29及び図30に示す液晶表示装置は、酸化物半導体膜19b及びコモン電極29のそれぞれの端部近傍が重畳する構成によって、画素が有する容量素子を形成する。このような構成によって、大型の液晶表示装置において、容量素子を大きすぎず、適切な大きさに形成することができる。
なお、図31に示すように、コモン電極29を、絶縁膜27上に設けられた絶縁膜28上に設けてもよい。
また、図32及び図33に示すように、酸化物半導体膜19bとコモン電極29とが重畳しない構成としてもよい。表示装置の解像度や駆動方法に応じた容量素子の大きさによって、酸化物半導体膜19bとコモン電極29との位置関係を適宜決定することができる。なお、図33に示す表示装置が有するコモン電極29が、平坦化膜の機能を有する絶縁膜28上に設けられていてもよい(図34参照)。
また、図29及び図30に示す液晶表示装置は、酸化物半導体膜19bの信号線(導電膜21a)と平行または略平行な方向に延伸する領域の幅d1が、コモン電極29の信号線と平行または略平行な方向に延伸する領域の幅d2よりも小さい構成としているが(図30参照)、これに限られない。図35及び図36に示すように、幅d1が幅d2より大きくてもよい。また、幅d1と幅d2が等しくてもよい。また、一の画素(例えば画素70d)において、酸化物半導体膜19bおよび/またはコモン電極29の、信号線と平行または略平行な方向に延伸する複数の領域の幅が、各々異なっていてもよい。
また、図37に示すように、絶縁膜27上に設けられた絶縁膜28が、絶縁膜28上のコモン電極29と重畳する領域のみを残して除去されるような構成としてもよい。この場合、コモン電極29をマスクとして絶縁膜28のエッチングを行うことができる。平坦化膜としての機能を有する絶縁膜28上のコモン電極29の凹凸を抑制でき、コモン電極29の端部から絶縁膜27にかけて絶縁膜28の側面がなだらかに形成される。なお、図38に示すように、絶縁膜28の表面のうち基板11と平行な領域の一部がコモン電極29に覆われない構成としてもよい。
また、図39及び図40に示すように、コモン電極が酸化物半導体膜19bと同一の層上、すなわち絶縁膜25上に設けられていてもよい。図39及び図40に示すコモン電極19cは、酸化物半導体膜19bと同一の材料で同時に形成することができる。
本発明の一態様の表示装置80の構成は、実施の形態1で説明した半導体装置の構成を参照できる。すなわち、基板11の材料及び作製方法は、基板102を参照できる。導電膜13の材料及び作製方法は、ゲート電極104を参照できる。絶縁膜15及び絶縁膜17の材料及び作製方法は、それぞれ絶縁膜106及び絶縁膜107を参照できる。酸化物半導体膜19a及び酸化物半導体膜19bの材料及び作製方法は、それぞれ第1の酸化物半導体膜110及び第2の酸化物半導体膜111を参照できる。導電膜21a及び導電膜21bの材料及び作製方法は、それぞれソース電極112a及びドレイン電極112bを参照できる。絶縁膜23、絶縁膜25及び絶縁膜27の材料及び作製方法は、それぞれ絶縁膜114、絶縁膜116及び絶縁膜118を参照できる。コモン電極29の材料及び作製方法は、導電膜120を参照できる。
また、絶縁膜28の材料及び作製方法は、実施の形態3で説明した絶縁膜119を参照できる。
なお、本実施の形態に示す構成及び方法などは、他の実施の形態に示す構成及び方法などと適宜組み合わせて用いることができる。
<素子基板の構成例(変形例2)>
次に、図25(A)に示す表示装置80が有する、上記とは異なる構成の複数の画素370の構成について説明する。図41(A)に画素370の回路構成の一例を示す。また図41(B)は表示装置80が有する複数の画素370g、370h、370iの上面図であり、図42は図41(B)の一点鎖線Q3−R3、及びS3−T3における断面図である。
画素370は、液晶素子51に代えて、並列に接続された液晶素子351a及び液晶素子351bを備える点が、図25(B)を参照しながら説明する画素70と異なる。ここでは異なる構成について詳細に説明し、同様な構成を用いることができる部分は、上記の説明を援用する。なお、図42に示す断面図において、液晶素子351bは省略している。
液晶素子351aにおいて、酸化物半導体膜319bはトランジスタ352のドレイン電極と電気的に接続され、画素電極の機能を有する。また、導電膜329は、走査線(導電膜13)と平行または略平行に延伸して設けられる配線VCOMと電気的に接続され、コモン電極の機能を有する。
液晶素子351bにおいて、導電膜329はトランジスタ352のドレイン電極と電気的に接続され、画素電極の機能を有する。また、酸化物半導体膜319bは、走査線(導電膜13)と平行または略平行に延伸して設けられる配線VCOMと電気的に接続され、コモン電極の機能を有する。
導電膜329と電気的に接続される配線VCOM及び酸化物半導体膜319bと電気的に接続される配線VCOMは、図41(A)において一の配線で示しているが、これに限られない。導電膜329と電気的に接続される配線VCOMと、酸化物半導体膜319bと電気的に接続される配線VCOMとが、同電位であってもよく、また異なる電位であってもよい。導電膜329と電気的に接続される配線VCOM及び酸化物半導体膜319bと電気的に接続される配線VCOMは、例えば走査線駆動回路74において互いに電気的に接続されることで、同電位とすることができる(図25(A)参照)。
また、画素370が備える容量素子355は、容量素子355a及び容量素子355bを有する。容量素子355aの一対の電極の一方は酸化物半導体膜319bを含み、トランジスタ352のドレイン電極と電気的に接続される。容量素子355aの一対の電極の他方は導電膜329を含む。また容量素子355bの一対の電極の一方は導電膜329を含み、トランジスタ352のドレイン電極と電気的に接続される。容量素子355bの一対の電極の他方は酸化物半導体膜319bを含む。
酸化物半導体膜319bの材料及び作製方法は、前述の酸化物半導体膜19bを参照できる。また導電膜329の材料及び作製方法は、前述のコモン電極29を参照できる。
液晶素子351a及び液晶素子351bを並列に接続する構成により、印加する電圧を反転して液晶素子を駆動する際に認められる、酸化物半導体膜319bに対する導電膜329の配置に由来する液晶素子の特性の非対称性を、相殺することができる。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態7)
本実施の形態では、本発明の一態様の液晶表示装置に適用可能な垂直配向(VA:Vertical Alignment)モードで動作する液晶素子を備える画素の構成について、図43乃至図45を参照して説明する。図43は液晶表示装置が備える画素の上面図であり、図44は図43の切断線Z1−Z2における断面を含む側面図である。また、図45は、液晶表示装置が備える画素の等価回路図である。
VA型とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。VA型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。
本実施の形態では、特に画素(ピクセル)をいくつかの領域(サブピクセル)に分け、それぞれ別の方向に分子を倒すよう工夫されている。これをマルチドメイン化あるいはマルチドメイン設計という。以下の説明では、マルチドメイン設計が考慮された液晶表示装置について説明する。
図43のZ1は画素電極624が形成された基板600の上面図であり、Z3はコモン電極640が形成された基板601の上面図であり、Z2は画素電極624が形成された基板600とコモン電極640が形成された基板601が重ね合わされた状態の上面図である。
基板600上には、トランジスタ628とそれに接続する画素電極624、及び容量素子630が形成される。トランジスタ628のドレイン電極618は、絶縁膜623及び絶縁膜625に設けられた開口633を介して画素電極624と電気的に接続される。画素電極624上には、絶縁膜627が設けられる。
トランジスタ628としては、実施の形態1乃至3、または実施の形態5で説明するトランジスタを適用することができる。
容量素子630は、第1の容量配線である容量配線604上の配線613と、絶縁膜623及び絶縁膜625と、画素電極624で構成される。容量配線604は、トランジスタ628のゲート配線615と同一の材料で同時に形成することができる。また、配線613は、ドレイン電極618および配線616と同一の材料で同時に形成することができる。
画素電極624としては、実施の形態1で説明する抵抗率の低い酸化物半導体膜を適用することができる。すなわち、画素電極624の材料及び作製方法は、実施の形態1で示す第2の酸化物半導体膜111を参照できる。
画素電極624にはスリット646を設ける。スリット646は液晶の配向を制御するためのものである。
トランジスタ629とそれに接続する画素電極626及び容量素子631は、それぞれトランジスタ628、画素電極624及び容量素子630と同様に形成することができる。トランジスタ628とトランジスタ629は共に配線616と接続している。配線616は、トランジスタ628及びトランジスタ629において、ソース電極としての機能を有する。本実施の形態で示す液晶表示パネルの画素は、画素電極624と画素電極626により構成されている。画素電極624と画素電極626はサブピクセルである。
基板601には、着色膜636、コモン電極640が形成され、コモン電極640上に突起644が形成されている。また、コモン電極640にはスリット647が設けられている。画素電極624上には配向膜648が形成され、同様にコモン電極640及び突起644上には配向膜645が形成されている。基板600と基板601の間に液晶層650が形成されている。
コモン電極640は、実施の形態1で説明する導電膜120と同様の材料を用いて形成することが好ましい。コモン電極640に形成されるスリット647と、突起644とは、液晶の配向を制御する機能を有する。
スリット646を設けた画素電極624に電圧を印加すると、スリット646の近傍には電界の歪み(斜め電界)が発生する。このスリット646と、基板601側の突起644及びスリット647とを交互に咬み合うように配置することで、斜め電界が効果的に発生させて液晶の配向を制御することで、液晶が配向する方向を場所によって異ならせている。すなわち、マルチドメイン化して液晶表示パネルの視野角を広げている。なお、基板601側に突起644またはスリット647のいずれか一方が設けられる構成であってもよい。
図44は、基板600と基板601とが重ね合わせられ、液晶が注入された状態を示している。画素電極624と液晶層650とコモン電極640が重なり合うことで、液晶素子が形成されている。
この画素構造の等価回路を図45に示す。トランジスタ628とトランジスタ629は、共にゲート配線602、配線616と接続している。この場合、容量配線604と容量配線605の電位を異ならせることで、液晶素子651と液晶素子652の動作を異ならせることができる。すなわち、容量配線604と容量配線605の電位を個別に制御することにより液晶の配向を精密に制御して視野角を広げている。
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
(実施の形態8)
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図46及び図47を用いて以下説明を行う。
図46は、表示装置の一例を示す上面図である。図46に示す表示装置700は、第1の基板701上に設けられた画素部702と、第1の基板701に設けられたソースドライバ回路部704及びゲートドライバ回路部706と、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706を囲むように配置されるシール材712と、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1の基板701と第2の基板705は、シール材712によって封止されている。すなわち、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706は、第1の基板701とシール材712と第2の基板705によって封止されている。なお、図46には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられる。
また、表示装置700は、第1の基板701上のシール材712によって囲まれている領域とは異なる領域に、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706とそれぞれ電気的に接続されるFPC端子部708(FPC:Flexible Printed Circuit)が設けられる。また、FPC端子部708には、FPC716が接続され、FPC716によって画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706に各種信号等が供給される。また、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708には、配線710が各々接続されている。FPC716により供給される各種信号等は、配線710を介して、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708に与えられる。
また、表示装置700にゲートドライバ回路部706を複数設けてもよい。また、表示装置700としては、ソースドライバ回路部704、及びゲートドライバ回路部706を画素部702と同じ第1の基板701に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部706のみを第1の基板701に形成しても良い、またはソースドライバ回路部704のみを第1の基板701に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を、第1の基板701に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法などを用いることができる。
表示装置700が有する画素部702は複数のトランジスタ及び容量素子を有しており、実施の形態1で説明した半導体装置を適用することができる。また、ソースドライバ回路部704及びゲートドライバ回路部706は、複数のトランジスタ及び配線コンタクト部を有しており、実施の形態2で説明した半導体装置を適用することができる。
また、表示装置700は、様々な形態を用いること、または様々な表示素子を有することが出来る。表示素子は、例えば、液晶素子、LED(白色LED、赤色LED、緑色LED、青色LEDなど)などを含むEL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、電気泳動素子、グレーティングライトバルブ(GLV)やデジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)素子、MIRASOL(登録商標)ディスプレイ、IMOD(インターフェアレンス・モジュレーション)素子、圧電セラミックディスプレイなどのMEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子、エレクトロウェッティング素子などが挙げられる。これらの他にも、電気的または磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有していてもよい。また、表示素子として量子ドットを用いてもよい。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。量子ドットを用いた表示装置の一例としては、量子ドットディスプレイなどがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色光(W)を用いて表示装置をフルカラー表示させるために、着色膜(カラーフィルタともいう。)を用いてもよい。着色膜は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色膜を用いることで、着色膜を用いない場合と比べて色の再現性を高くすることができる。このとき、着色膜を有する領域と、着色膜を有さない領域とを配置することによって、着色膜を有さない領域における白色光を直接表示に利用しても構わない。一部に着色膜を有さない領域を配置することで、明るい表示の際に、着色膜による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、ホワイト(W)を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色膜を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子を用いる表示装置の構成について、図47を用いて説明する。
図47は、図46に示す一点鎖線U−Vにおける断面図である。図47に示す表示装置700は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。また、引き回し配線部711は、配線710を有する。また、画素部702は、トランジスタ750及び容量素子790を有する。また、ソースドライバ回路部704は、トランジスタ752を有する。
例えば、トランジスタ750として、実施の形態1で示すトランジスタ150を用いることができる。トランジスタ752として、実施の形態2で示すトランジスタ151を用いることができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
容量素子790としては、実施の形態1で示す容量素子160を用いることができる。容量素子790は透光性を有するため、画素部702が有する一の画素において容量素子790を大きく(大面積に)形成することができる。よって、開口率を高めつつ、容量値を増大させた表示装置とすることができる。
また、図47において、トランジスタ750上に、絶縁膜764、766、768が設けられている。
絶縁膜764、766、768としては、それぞれ実施の形態1に示す絶縁膜114、116、118と、同様の材料及び作製方法により形成することができる。また、絶縁膜768上に平坦化膜を設ける構成としてもよい。平坦化膜としては、実施の形態3に示す絶縁膜119と同様の材料及び作製方法により形成することができる。
また、配線710は、トランジスタ750、752のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、配線710は、トランジスタ750、752のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電膜としてもよい。配線710として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
また、FPC端子部708は、接続電極760、異方性導電膜780、及びFPC716を有する。なお、接続電極760は、トランジスタ750、752のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極760は、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。
また、第1の基板701及び第2の基板705としては、例えばガラス基板を用いることができる。また、第1の基板701及び第2の基板705として、実施の形態1で示す基板102と同様の材料を用いることができる。
第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、カラーフィルタとして機能する着色膜736と、遮光膜738及び着色膜736に接する絶縁膜734が設けられる。
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設けられる。なお、構造体778として、球状のスペーサを用いていても良い。
また、本実施の形態においては、構造体778を第1の基板701側に設ける構成について例示したが、これに限定されない。例えば、第2の基板705側に構造体778を設ける構成、または第1の基板701及び第2の基板705双方に構造体778を設ける構成としてもよい。
表示装置700は、液晶素子775を有する。液晶素子775は、導電膜772、導電膜774、及び液晶層776を有する。導電膜774は、第2の基板705側に設けられ、対向電極としての機能を有する。表示装置700は、導電膜772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜772は、トランジスタ750が有するソース電極またはドレイン電極として機能する導電膜に接続される。導電膜772は、絶縁膜768上に形成され画素電極、すなわち表示素子の一方の電極として機能する。表示装置700は、基板701側にバックライトやサイドライト等を設け、液晶素子775及び着色膜736を介して表示する、所謂透過型のカラー液晶表示装置である。
導電膜772及び導電膜774としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。また、導電膜772及び導電膜774として、実施の形態1で示す導電膜120と同様の材料を用いることができる。
なお、図46及び図47に示す表示装置700は、透過型のカラー液晶表示装置について例示したが、これに限定されない。例えば、導電膜772を可視光において、反射性のある導電膜を用いることで反射型のカラー液晶表示装置としてもよい。
なお、図47において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。
液晶層776に用いる液晶としては、実施の形態6に示す液晶素子51に用いる液晶を参照できる。また、液晶素子を有する表示装置の駆動方法としては、実施の形態6に示す各種の駆動方法を適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態9)
本実施の形態においては、本発明の一態様の表示装置、及び該表示装置の駆動方法について、図48乃至図51を用いて説明を行う。
なお、本発明の一態様の表示装置は、情報処理部、演算部、記憶部、表示部、及び入力部等を有していてもよい。
また、本発明の一態様の表示装置において、同一画像(静止画像)を連続して表示する場合、同一画像の信号を書き込む(リフレッシュするともいう)回数を低減することで、消費電力の低減を図ることができる。なお、リフレッシュを行う頻度をリフレッシュレート(走査周波数、垂直同期周波数ともいう)という。以下では、リフレッシュレートを低減し、目の疲労が少ない表示装置について説明する。
目の疲労には、神経系の疲労と、筋肉系の疲労の2種類がある。神経系の疲労は、表示装置の発光、点滅画面を、長時間見続けることで、その明るさが眼の網膜や神経、脳を刺激して疲れさせるものである。筋肉系の疲労は、ピント調節のときに使用する毛様体の筋肉を酷使することにより疲れさせるものである。
図48(A)に、従来の表示装置の表示を表す模式図を示す。図48(A)に示すように、従来の表示装置では、1秒間に60回の画像の書き換えが行われている。このような画面を長時間見続けることにより、使用者の眼の網膜や神経、脳を刺激して眼の疲労が引き起こされるおそれがあった。
本発明の一態様の表示装置においては、表示装置の画素部に、酸化物半導体を用いたトランジスタ、例えば、CAAC−OSを用いたトランジスタを適用する。当該トランジスタのオフ電流は、極めて小さい。従って、表示装置のリフレッシュレートを下げても、表示装置の輝度の維持が可能となる。
つまり、図48(B)に示すように、例えば、5秒間に1回の画像の書き換えが可能となるため、極力長い時間同じ映像を見ることが可能となり、使用者に視認される画面のちらつきが低減される。これにより、使用者の眼の網膜や神経、脳の刺激が低減され、神経系の疲労が軽減される。
また、図49(A)に示すように、1画素のサイズが大きい場合(例えば精細度が150ppi未満の場合)、表示装置に表示された文字はぼやけてしまう。表示装置に表示されたぼやけた文字を長時間見続けると、毛様体の筋肉が、絶えずピントを合わせようと動いているにもかかわらず、ピントが合わせづらい状態が続くことになり、目に負担をかけてしまうおそれがある。
これに対し、図49(B)に示すように、本発明の一態様に係る表示装置では、1画素のサイズが小さく高精細な表示が可能となるため、緻密で滑らかな表示とすることができる。これにより、毛様体の筋肉が、ピントを合わせやすくなるため、使用者の筋肉系の疲労が軽減される。表示装置の解像度を150ppi以上、好ましくは200ppi以上、さらに好ましくは300ppi以上とすることにより、使用者の筋肉系の疲労を効果的に低減することができる。
なお、目の疲労を定量的に測定する方法が検討されている。例えば、神経系の疲労の評価指標としては、臨界融合周波数(CFF:Critical Flicker(Fusion) Frequency)などが知られている。また、筋肉系の疲労の評価指標としては、調節時間や調節近点距離などが知られている。
そのほか、目の疲労を評価する方法として、脳波測定、サーモグラフィ法、瞬きの回数の測定、涙液量の評価、瞳孔の収縮反応速度の評価や、自覚症状を調査するためのアンケート等がある。
例えば、上記の様々な方法により、本発明の一態様の表示装置の駆動方法による目の疲労軽減の効果を評価することができる。
<表示装置の駆動方法>
ここで、本発明の一態様の表示装置の駆動方法について、図50を用いて説明する。
[イメージ情報の表示例]
以下では、2つの異なるイメージ情報を含む画像を移動させて表示する例について示す。
図50(A)には、表示部450にウィンドウ451と、ウィンドウ451に表示された静止画像である第1の画像452aが表示されている例を示している。
このとき、第1のリフレッシュレートで表示を行っていることが好ましい。なお、第1のリフレッシュレートとしては、1.16×10−5Hz(1日に約1回の頻度)以上1Hz以下、または2.78×10−4Hz(1時間に約1回の頻度)以上0.5Hz以下、または1.67×10−2Hz(1分間に約1回の頻度)以上0.1Hz以下とすることができる。
このように、第1のリフレッシュレートを極めて小さい値に設定し、画面の書き換えの頻度を低減することで、実質的にちらつきを生じない表示を実現でき、より効果的に使用者の目の疲労を低減することができる。
なお、ウィンドウ451は、例えば画像表示アプリケーションソフトを実行することにより表示され、画像を表示する表示領域を含む。
また、ウィンドウ451の下部には、異なるイメージ情報に表示を切り替えるためのボタン453を有する。使用者がボタン453を選択する操作を行うことにより、画像を移動させる命令を表示装置の情報処理部に与えることができる。
なお、使用者の操作方法は入力手段に応じて設定すればよい。例えば入力手段として表示部450に重ねて設けられたタッチパネルを用いる場合には、指やスタイラス等によりボタン453をタッチする操作や、画像をスライドさせるようなジェスチャ入力を行うことにより操作することができる。ジェスチャ入力や音声入力を用いる場合には、必ずしもボタン453を表示しなくてもよい。
画像を移動させる命令を表示装置の情報処理部が受け取ると、ウィンドウ451内に表示された画像の移動が開始される(図50(B))。
なお、図50(A)の時点で第1のリフレッシュレートで表示を行っていた場合には、画像の移動の前に、リフレッシュレートを第2のリフレッシュレートに変更すると好ましい。第2のリフレッシュレートは、動画像の表示を行うために必要な値である。例えば、第2のリフレッシュレートは、30Hz以上960Hz以下、好ましくは60Hz以上960Hz以下、より好ましくは75Hz以上960Hz以下、より好ましくは120Hz以上960Hz以下、より好ましくは240Hz以上960Hz以下とすることができる。
第2のリフレッシュレートを、第1のリフレッシュレートよりも高い値に設定することにより、動画像をより滑らかに自然に表示することができる。また書き換えに伴うちらつき(フリッカともいう)が使用者に視認されることが抑制されるため、使用者の目の疲労を低減できる。
このとき、ウィンドウ451内に表示される画像は、第1の画像452aと、次に表示すべき第2の画像452bとが結合された画像である。ウィンドウ451内には、この結合された画像が一方向(ここでは左方向)に移動するように、第1の画像452aの一部と、第2の画像452bの一部の領域が表示される。
また、結合された画像の移動と共に、ウィンドウ451内に表示された画像の輝度が初期(図50(A)の時点)の輝度に比べて段階的に低下する。
図50(C)は、ウィンドウ451内に表示された画像が、所定座標に到達した時点を示している。したがって、この時点でウィンドウ451内に表示された画像の輝度が最も低い。
なお、図50(C)では、所定座標として、第1の画像452aと第2の画像452bのそれぞれが、半分ずつ表示されている座標としたが、これに限られず、使用者が自由に設定可能とすることが好ましい。
例えば、画像の初期座標から最終座標までの距離に対する、初期座標からの距離の比が0より大きく、1未満である座標を所定座標に設定すればよい。
また、画像が所定座標に達した時の輝度についても、使用者が自由に設定可能とすることが好ましい。例えば、画像が所定座標に達した時の輝度の、初期の輝度に対する比が0以上1未満、好ましくは0以上0.8以下、より好ましくは0以上0.5以下などに設定すればよい。
続いて、ウィンドウ451内には、結合された画像が移動しながら輝度が段階的に上昇するように表示される(図50(D)。
図50(E)は、結合された画像の座標が最終座標に達した時点を示している。ウィンドウ451内には、第2の画像452bのみが、初期の輝度と等しい輝度で表示されている。
なお、画像の移動が完了した後に、リフレッシュレートを第2のリフレッシュレートから、第1のリフレッシュレートに変更することが好ましい。
このような表示を行うことにより、画像の移動を使用者が目で追ったとしても、該画像の輝度が低減されているため、使用者の目の疲労を低減することができる。したがって、このような駆動方法を用いることにより、目にやさしい表示を実現できる。
[文書情報の表示例]
次に、表示ウィンドウの大きさよりも大きな文書情報をスクロールさせて表示する例について説明する。
図51(A)には、表示部450にウィンドウ455と、ウィンドウ455に表示された静止画像である文書情報456の一部が表示されている例を示している。
このとき、上記の第1のリフレッシュレートで表示を行っていることが好ましい。
ウィンドウ455は、例えば文書表示アプリケーションソフト、文書作成アプリケーションソフトなどを実行することにより表示され、文書情報を表示する表示領域を含む。
文書情報456は、その画像の大きさがウィンドウ455の表示領域よりも縦方向に大きい。したがってウィンドウ455には、その一部の領域のみが表示されている。また、図51(A)に示すように、ウィンドウ455は、文書情報456のどの領域が表示されているかを示すスクロールバー457を備えていてもよい。
入力部により画像を移動させる命令(ここでは、スクロール命令ともいう)が表示装置に与えられると、文書情報456の移動が開始される(図51(B))。また、表示される画像の輝度が段階的に低下する。
なお、図51(A)の時点で第1のリフレッシュレートで表示を行っていた場合には、文書情報456の移動の前に、リフレッシュレートを第2のリフレッシュレートに変更すると好ましい。
ここでは、ウィンドウ455内に表示される画像の輝度だけでなく、表示部450に表示される画像全体の輝度が低下する様子を示している。
図51(C)は、文書情報456の座標が所定座標に達した時点を示している。このとき、表示部450に表示される画像全体の輝度は最も低くなる。
続いて、ウィンドウ455内には、文書情報456が移動しながら表示される(図51(D))。このとき、表示部450に表示される画像全体の輝度は段階的に上昇する。
図51(E)は、文書情報456の座標が最終座標に達した時点を示している。ウィンドウ455内には、文書情報456の初期に表示された領域とは異なる領域が、初期の輝度と等しい輝度で表示される。
なお、文書情報456の移動が完了した後に、リフレッシュレートを第1のリフレッシュレートに変更することが好ましい。
このような表示を行うことにより、画像の移動を使用者が目で追ったとしても、該画像の輝度が低減されているため、使用者の目の疲労を低減することができる。したがって、このような駆動方法を用いることにより、目にやさしい表示を実現できる。
特に、文書情報などのコントラストの高い表示は、使用者の目の疲労がより顕著になるため、文書情報の表示にこのような駆動方法を適用することはより好ましい。
本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態10)
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図52及び図53を用いて説明を行う。
図52に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライト8007、フレーム8009、プリント基板8010、バッテリ8011を有する。
本発明の一態様の表示装置は、例えば、表示パネル8006に用いることができる。
上部カバー8001及び下部カバー8002は、タッチパネル8004及び表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト8007は、光源8008を有する。なお、図52において、バックライト8007上に光源8008を配置する構成について例示したが、これに限定さない。例えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト8007を設けない構成としてもよい。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図53(A)乃至図53(G)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図53(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図53(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図53(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図53(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図53(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、受像部5016、等を有することができる。図53(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図53(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。
図53(A)乃至図53(G)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図53(A)乃至図53(G)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、実施の形態4で示した表示装置を適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例においては、実施の形態9で示した表示装置の駆動方法に関する実験結果について、図54乃至図56を参照しながら説明する。
図54(A)乃至(C)は、輝度の変化を表示装置の直径100μmの領域について測定した結果を説明する図である。なお、表示装置にはスクロールしながらテキスト画像を表示させた。テキスト画像は、大きさ20ポイントの文字を一行あたり49文字、一頁あたり25行含む。
図54(A)は、テキスト画像を2.5ページ/secの速度でスクロールしながら表示した場合に観測される輝度の変化を説明する図である。
図54(B)は、図54(A)を用いて説明するテキスト画像の文字より明るい階調(具体的には、テキスト画像の文字の輝度がテキスト画像の背景の輝度の約50%になる階調)の文字を用いたテキスト画像を、5ページ/secの速度でスクロールしながら表示した場合に観測される輝度の変化を説明する図である。
図54(C)は、図54(A)を用いて説明するテキスト画像の文字と同じ階調の文字を用いたテキスト画像を、5ページ/secの速度でスクロールしながら表示した場合に観測される輝度の変化を説明する図である。
図55(A)乃至(C)は、図54(A)乃至(C)に示す輝度の変化に基づく視覚刺激の変化を、過去の感性評価結果によく一致するモデルとされるバートンの式を用いて算出した結果を説明する図である。バートンの式は以下に示す数式1で表される。
なお、式中のuは空間変調の周波数パラメータ、wは時間変調の周波数パラメータである。また、kは信号雑音比、Tは視覚の積分時間、Xは対象物の大きさ、Xmaxは最大積分領域、Nmaxは明暗サイクルの最大積分周期数、ηは量子効率、pは量子変換係数、Eは網膜照度、φは神経雑音のスペクトル密度である。
また、数式1中のMopt(u)は空間変調のある明暗に関する視覚伝達関数であり、以下に示す数式2で表される。式中のσは瞳孔の直径をパラメータに持つ、透光体や網膜等の視覚器官の構成を考慮した線広がり関数の標準偏差である。
また、数式1中のH(w)およびH(w)は時間変調に関する伝達関数であり、以下に示す数式3で表される。式中のτは時定数である。またnは数式1のH(w)中で7、H(w)中で4の場合に感性評価の結果と一致することが見出されている。
また、数式1中のF(u)は側抑制を示す関数であり、以下に示す数式4で表される。式中のuは側抑制の空間周波数である。
図55(A)は、図54(A)に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。
図55(B)は、図54(B)に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。
図55(C)は、図54(C)に示す輝度の変化に基づく視覚刺激の変化を、バートンの式を用いて算出した結果を説明する図である。
図56は、図54を用いて説明するテキスト画像を観察した6人の被験者の臨界融合周波数(CFF)を測定した結果を説明する図である。具体的には、スクロールしながら表示されたテキスト画像を1分間観察した後に、臨界融合周波数(CFF)を10回測定し、平均して結果を得た。また、これを5回繰り返し、加算した時間を負荷時間とした。
図56(A)は、図54(B)を用いて説明するテキスト画像を観察した6人の被験者の臨界融合周波数(CFF)を測定した結果を説明する図である。
図56(B)は、図54(C)を用いて説明するテキスト画像を観察した6人の被験者の臨界融合周波数(CFF)を測定した結果を説明する図である。
なお、シャープ株式会社製、型式:AQUOS PAD SH−06Fを用いてテキスト画像をスクロールしながら表示した。表示パネルの対角の大きさは7.0インチ、精細度は323ppi、VAモードで動作する液晶素子と、酸化物半導体を備えるトランジスタを画素に有する。
柴田科学社製、労研式デジタルフリッカー値測定器、型式:RDF−1を用いて、臨界融合周波数を測定した。
<結果>
スクロールの速度が遅い場合、スクロールの速度が速い場合に比べて、同じ期間に生じる輝度の変化が少なく、視覚刺激が抑制されることが分かった(図54(A)、図54(C)、図55(A)および図55(C)参照)。
スクロールの速度が速い場合、テキスト画像の文字を明るい階調で表示してコントラストを低減すると、同じ期間に生じる輝度の変化が少なく、視覚刺激が抑制されることが分かった(図54(B)、図55(B)、図54(C)および図55(C)参照)。
また、速い速度でスクロールして表示されるテキスト画像を繰り返し観察する被験者の臨界融合周波数(CFF)の低下が、コントラストが低減されるように明るい階調で表示された文字を含む場合において抑制されることが分かった(図56(A)および図56(B)参照)。
これにより、速い速度でスクロールする際に被験者に蓄積する疲労を、コントラストが低減されるように明るい階調で文字を表示することにより軽減できることが分かった。
具体的には、コントラストが低減されるようにテキスト画像の文字を明るい階調で表示した場合、どの被験者にも臨界融合周波数の低下が認められなかった(図56(A)参照)。
一方、コントラストを変えないようにテキスト画像の文字を表示した場合、被験者A、被験者C、被験者D、被験者Fの臨界融合周波数に臨界融合周波数の低下が認められた(図56(B)参照)。
11 基板
13 導電膜
15 絶縁膜
17 絶縁膜
19a 酸化物半導体膜
19b 酸化物半導体膜
19c コモン電極
21a 導電膜
21b 導電膜
23 絶縁膜
25 絶縁膜
27 絶縁膜
28 絶縁膜
29 コモン電極
51 液晶素子
52 トランジスタ
55 容量素子
70 画素
70a 画素
70b 画素
70c 画素
70d 画素
70e 画素
70f 画素
71 画素部
74 走査線駆動回路
75 コモン線
76 信号線駆動回路
77 走査線
79 信号線
80 表示装置
100 直径
102 基板
104 ゲート電極
105 ゲート配線
106 絶縁膜
107 絶縁膜
108 絶縁膜
110 酸化物半導体膜
111 酸化物半導体膜
111a 酸化物半導体膜
111b 酸化物半導体膜
112 配線
112a ソース電極
112b ドレイン電極
114 絶縁膜
116 絶縁膜
118 絶縁膜
119 絶縁膜
120 導電膜
120a 導電膜
141 開口
142 開口
144 開口
146 開口
148 開口
150 トランジスタ
151 トランジスタ
160 容量素子
170 ゲート配線コンタクト部
171 ゲート配線コンタクト部
193 ターゲット
194 プラズマ
202 基板
204 導電膜
206 絶縁膜
207 絶縁膜
208 酸化物半導体膜
208a 酸化物半導体膜
208b 酸化物半導体膜
208c 酸化物半導体膜
211a 酸化物半導体膜
211b 酸化物半導体膜
212a 導電膜
212b 導電膜
214 絶縁膜
216 絶縁膜
218 絶縁膜
220b 導電膜
252a 開口部
252b 開口部
252c 開口部
270 トランジスタ
270A トランジスタ
270B トランジスタ
319b 酸化物半導体膜
329 導電膜
351a 液晶素子
351b 液晶素子
352 トランジスタ
355 容量素子
355a 容量素子
355b 容量素子
370 画素
370g 画素
370h 画素
370i 画素
450 表示部
451 ウィンドウ
452a 画像
452b 画像
453 ボタン
455 ウィンドウ
456 文書情報
457 スクロールバー
600 基板
601 基板
602 ゲート配線
604 容量配線
605 容量配線
613 配線
615 ゲート配線
616 配線
618 ドレイン電極
623 絶縁膜
624 画素電極
625 絶縁膜
626 画素電極
627 絶縁膜
628 トランジスタ
629 トランジスタ
630 容量素子
631 容量素子
633 開口
636 着色膜
640 コモン電極
644 突起
645 配向膜
646 スリット
647 スリット
648 配向膜
650 液晶層
651 液晶素子
652 液晶素子
700 表示装置
701 基板
702 画素部
704 ソースドライバ回路部
705 基板
706 ゲートドライバ回路部
708 FPC端子部
710 配線
711 配線部
712 シール材
716 FPC
734 絶縁膜
736 着色膜
738 遮光膜
750 トランジスタ
752 トランジスタ
760 接続電極
764 絶縁膜
766 絶縁膜
768 絶縁膜
772 導電膜
774 導電膜
775 液晶素子
776 液晶層
778 構造体
780 異方性導電膜
790 容量素子
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 受像部
5017 充電器
5100 ペレット
5120 基板
5161 領域
5200 ペレット
5201 イオン
5202 横成長部
5203 粒子
5220 基板
5230 ターゲット
5240 プラズマ
5260 加熱機構
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライト
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリ

Claims (9)

  1. トランジスタと、
    第1の絶縁膜と、
    一対の電極間に第2の絶縁膜を含む容量素子と、を有する半導体装置であって、
    前記トランジスタは、
    ゲート電極と、
    前記ゲート電極に接して設けられたゲート絶縁膜と、
    前記ゲート絶縁膜に接して設けられ、前記ゲート電極と重畳する位置に設けられた第1の酸化物半導体膜と、
    前記第1の酸化物半導体に電気的に接続されたソース電極及びドレイン電極と、を有し、
    前記容量素子の一対の電極の一方が、第2の酸化物半導体膜を含み、
    前記第1の絶縁膜は、前記第1の酸化物半導体膜上に設けられ、
    前記第2の絶縁膜は、前記第2の酸化物半導体膜が前記第1の絶縁膜と前記第2の絶縁膜とによって挟持されるように、前記第2の酸化物半導体膜上に設けられることを特徴とする、
    半導体装置。
  2. 請求項1において、
    導電膜を有し、
    前記容量素子の一対の電極の他方が前記導電膜を含むことを特徴とする、
    半導体装置。
  3. 請求項1または請求項2において、
    前記トランジスタは、
    前記第1の絶縁膜と、
    前記第1の酸化物半導体と重畳する位置に設けられた前記第2の酸化物半導体膜と、を有することを特徴とする、
    半導体装置。
  4. 請求項1または請求項2において、
    前記トランジスタは、
    前記第1の絶縁膜と、
    前記第2の絶縁膜と、
    前記第1の酸化物半導体膜と重畳する位置に設けられた前記導電膜と、を有することを特徴とする、
    半導体装置。
  5. 請求項1乃至請求項4において、
    前記容量素子は、可視光において透光性を有することを特徴とする、
    半導体装置。
  6. 請求項1乃至請求項5のいずれか一において、
    前記第1の酸化物半導体膜及び前記第2の酸化物半導体膜は、
    In−M−Zn酸化物(MはAl、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfを表す)であることを特徴とする、
    半導体装置。
  7. 請求項1乃至請求項6のいずれか一において、
    前記第1の絶縁膜は、酸素を含み、
    前記第2の絶縁膜は、水素を含むことを特徴とする、
    半導体装置。
  8. 請求項1乃至請求項7のいずれか一つに記載の半導体装置と、
    液晶素子と、
    を有する表示装置。
  9. 請求項1乃至請求項7のいずれか一つに記載の半導体装置と、
    スイッチ、スピーカ、表示部または筐体と、
    を有する電子機器。
JP2016035178A 2015-03-03 2016-02-26 半導体装置、表示装置、および電子機器 Active JP6801969B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015040972 2015-03-03
JP2015040972 2015-03-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020195869A Division JP2021048403A (ja) 2015-03-03 2020-11-26 液晶表示装置

Publications (3)

Publication Number Publication Date
JP2016167585A true JP2016167585A (ja) 2016-09-15
JP2016167585A5 JP2016167585A5 (ja) 2019-04-11
JP6801969B2 JP6801969B2 (ja) 2020-12-16

Family

ID=56850746

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2016035178A Active JP6801969B2 (ja) 2015-03-03 2016-02-26 半導体装置、表示装置、および電子機器
JP2020195869A Withdrawn JP2021048403A (ja) 2015-03-03 2020-11-26 液晶表示装置
JP2022130030A Pending JP2022171665A (ja) 2015-03-03 2022-08-17 表示装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2020195869A Withdrawn JP2021048403A (ja) 2015-03-03 2020-11-26 液晶表示装置
JP2022130030A Pending JP2022171665A (ja) 2015-03-03 2022-08-17 表示装置

Country Status (4)

Country Link
US (2) US20160260751A1 (ja)
JP (3) JP6801969B2 (ja)
KR (1) KR102526216B1 (ja)
TW (1) TWI686870B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063426A (ja) * 2016-10-07 2018-04-19 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP2019024105A (ja) * 2016-12-23 2019-02-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US11469283B2 (en) 2020-04-17 2022-10-11 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9964799B2 (en) 2015-03-17 2018-05-08 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
CN117539095A (zh) 2018-01-05 2024-02-09 株式会社半导体能源研究所 显示装置、显示模块及电子设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120135407A (ko) * 2010-02-19 2012-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013149970A (ja) * 2011-12-22 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014089444A (ja) * 2012-10-05 2014-05-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056013B1 (ko) * 2004-08-03 2011-08-10 엘지디스플레이 주식회사 액정표시장치용 어레이기판 제조방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1979784B1 (en) * 2006-01-31 2010-01-20 Casio Computer Co., Ltd. Liquid crystal display apparatus using an electric field substantially parallel to the substrate surfaces
JP5167780B2 (ja) * 2007-03-13 2013-03-21 セイコーエプソン株式会社 電界駆動型装置及び電子機器
KR20180137606A (ko) * 2008-10-24 2018-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
KR101791370B1 (ko) * 2009-07-10 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
WO2011027676A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
SG10201503877UA (en) * 2009-10-29 2015-06-29 Semiconductor Energy Lab Semiconductor device
WO2011070892A1 (en) * 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8547503B2 (en) * 2010-05-20 2013-10-01 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having a pixel electrode layer positioned between first and second common electrode layers
JP2012033836A (ja) * 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8936965B2 (en) * 2010-11-26 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6111398B2 (ja) * 2011-12-20 2017-04-12 株式会社Joled 表示装置および電子機器
JP2015163908A (ja) * 2012-06-21 2015-09-10 シャープ株式会社 液晶表示装置
CN107026089B (zh) * 2012-06-29 2021-12-03 株式会社半导体能源研究所 用于制造半导体装置的方法
KR102343715B1 (ko) * 2012-07-20 2021-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP6248941B2 (ja) * 2012-10-17 2017-12-20 株式会社Joled El表示装置
JP6329762B2 (ja) * 2012-12-28 2018-05-23 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120135407A (ko) * 2010-02-19 2012-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2013048246A (ja) * 2010-02-19 2013-03-07 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20160190149A1 (en) * 2010-02-19 2016-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013149970A (ja) * 2011-12-22 2013-08-01 Semiconductor Energy Lab Co Ltd 半導体記憶装置
JP2013243349A (ja) * 2012-04-25 2013-12-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2014089444A (ja) * 2012-10-05 2014-05-15 Semiconductor Energy Lab Co Ltd 表示装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018063426A (ja) * 2016-10-07 2018-04-19 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP7082465B2 (ja) 2016-10-07 2022-06-08 株式会社半導体エネルギー研究所 表示装置
JP2019024105A (ja) * 2016-12-23 2019-02-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
US10692994B2 (en) 2016-12-23 2020-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11271098B2 (en) 2016-12-23 2022-03-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US11469283B2 (en) 2020-04-17 2022-10-11 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
US20220013545A1 (en) 2022-01-13
KR20160107110A (ko) 2016-09-13
US20160260751A1 (en) 2016-09-08
JP6801969B2 (ja) 2020-12-16
TW201637100A (zh) 2016-10-16
JP2022171665A (ja) 2022-11-11
TWI686870B (zh) 2020-03-01
KR102526216B1 (ko) 2023-04-28
JP2021048403A (ja) 2021-03-25

Similar Documents

Publication Publication Date Title
JP7223807B2 (ja) 液晶表示装置
US10347212B2 (en) Method for driving information processing device, program, and information processing device
TWI734687B (zh) 輸入輸出裝置及電子裝置
JP6749115B2 (ja) 半導体装置
US10008162B2 (en) Liquid crystal display device
US20220013545A1 (en) Semiconductor device, display device, and electronic device using the display device
JP6910758B2 (ja) 表示装置、表示モジュール、及び電子機器
WO2016139549A1 (ja) 表示装置および電子機器
JP2016178299A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
TW201710862A (zh) 顯示裝置
JP2016167056A (ja) 情報処理装置の駆動方法、プログラム、及び情報処理装置
JP6764663B2 (ja) 情報処理装置
JP2016218211A (ja) 表示装置、該表示装置を有する表示モジュール、及び該表示装置または該表示モジュールを有する電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190226

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190226

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200107

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200512

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201027

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201126

R150 Certificate of patent or registration of utility model

Ref document number: 6801969

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250