CN107026089B - 用于制造半导体装置的方法 - Google Patents

用于制造半导体装置的方法 Download PDF

Info

Publication number
CN107026089B
CN107026089B CN201710352132.4A CN201710352132A CN107026089B CN 107026089 B CN107026089 B CN 107026089B CN 201710352132 A CN201710352132 A CN 201710352132A CN 107026089 B CN107026089 B CN 107026089B
Authority
CN
China
Prior art keywords
insulating film
film
oxide semiconductor
oxide
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710352132.4A
Other languages
English (en)
Other versions
CN107026089A (zh
Inventor
山崎舜平
佐佐木俊成
羽持贵士
宫本敏行
野村昌史
肥塚纯一
冈崎健一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107026089A publication Critical patent/CN107026089A/zh
Application granted granted Critical
Publication of CN107026089B publication Critical patent/CN107026089B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明涉及用于制造半导体装置的方法,提供一种包含氧化物半导体的电特性变化得到抑制或者可靠性得到提高的半导体装置。在包括形成沟道形成区的氧化物半导体膜的半导体装置中,在上述氧化物半导体膜上设置有抑制水渗入且至少含有氮的绝缘膜以及抑制从该绝缘膜释放出的氮渗入的绝缘膜。作为渗入氧化物半导体膜的水,可以举出包含在空气中的水、设置在抑制水渗入的绝缘膜上的膜中的水等。另外,作为抑制水渗入的绝缘膜,可以使用氮化物绝缘膜,并且通过加热从该氮化物绝缘膜释放出的氢分子的量低于5.0×1021分子/cm3

Description

用于制造半导体装置的方法
本申请是申请日为“2013年6月20日”、申请号为“201380034241.1”、题为“半导体装置”的分案申请。
技术领域
本说明书等所公开的发明涉及半导体装置。
注意,本说明书等中的半导体装置是指通过利用半导体特性而能够工作的任何装置,例如,电光装置、图像显示装置、半导体电路以及电子设备都是半导体装置。
背景技术
对于以液晶显示装置及发光显示装置为代表的图像显示装置,利用了使用形成于具有绝缘表面的衬底上的半导体薄膜的晶体管。此外,该晶体管也被广泛应用于如集成电路(IC)等的电子设备。对于能够应用于该晶体管的半导体薄膜,不仅可以使用广为人知的硅类半导体,还可以使用呈现半导体特性的金属氧化物(以下,称为氧化物半导体)。
例如,已公开了制造使用氧化锌或In-Ga-Zn类氧化物半导体作为氧化物半导体的晶体管的技术(参照专利文献1及2)。
在本说明书中,使用氧化物半导体薄膜作为形成于具有绝缘表面的衬底上的半导体薄膜的晶体管称为使用氧化物半导体的晶体管。另外,晶体管可以通过利用半导体特性能够工作;由此,在本说明书中,晶体管是半导体装置。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开第2007-123861号
[专利文献2]日本专利申请公开第2007-096055号
发明内容
在使用氧化物半导体的半导体装置中,在有些情况中,从设置在包含沟道形成区的氧化物半导体膜上的绝缘膜等中释放出的元素作为杂质扩散到上述氧化物半导体膜中,由此半导体装置的电特性(典型的是,阈值电压)改变了,这使半导体装置的可靠性降低了。
例如,在水及/或氢、或者氮及/或氨被包含在设置于氧化物半导体膜上的绝缘膜中的情况下,水、氢、氮及氨中的任一种的扩散导致了半导体装置的电特性的变化,这使半导体装置的可靠性降低了。
渗入氧化物半导体膜中的氢与键合到金属原子的氧起反应而生成水,并且缺陷形成在氧脱离的晶格(或氧脱离的部分)中。另外,部分氢与氧起反应而生成了作为载流子的电子。此外,渗入氧化物半导体膜的氮与金属原子或氧起反应而生成了作为载流子的电子。其结果是,包括含有氢或氮的氧化物半导体膜的晶体管很容易成为正常情况下导通。
于是,本发明的一个方式的目的是提供一种电特性的变化得到抑制或者可靠性得到提高的包含氧化物半导体的半导体装置。
本发明的一个方式是一种具有包含沟道形成区的氧化物半导体膜的半导体装置,并且在上述氧化物半导体膜上包括至少含有氮且抑制水的渗入(扩散)的绝缘膜以及抑制从该绝缘膜释放出的元素(典型地是氮)渗入(扩散)的绝缘膜。作为渗入氧化物半导体膜的水,可以举出空气中含有的水以及设置在抑制水渗入的绝缘膜上的膜中的水等。另外,作为氮的来源,可以举出N2及NH3等。
也就是说,本发明的一个方式的半导体装置至少包括抑制水渗入的绝缘膜以及保护氧化物半导体膜而避免从上述绝缘膜释放出的包含于上述绝缘膜中的元素渗入氧化物半导体膜的绝缘膜。用来保护氧化物半导体膜的该绝缘膜抑制氮的渗入要多于氢的渗入。因此,抑制水的渗入的绝缘膜优选为氢含量尽量被降低的绝缘膜。例如,通过加热从抑制水的渗入的绝缘膜中释放的氢分子的量优选低于5.0×1021分子/cm3
于是,本发明的一个方式是一种半导体装置,该半导体装置包括:栅电极;覆盖栅电极的栅极绝缘膜;隔着栅极绝缘膜与栅电极重叠的氧化物半导体膜;与氧化物半导体膜接触的一对电极;设置于氧化物半导体膜上的第一绝缘膜;以及与第一绝缘膜接触且至少含有氮的第二绝缘膜。第一绝缘膜保护氧化物半导体膜而避免从第二绝缘膜释放出的氮渗入到氧化物半导体膜。通过加热从第二绝缘膜释放出的氢分子的量低于5.0×1021分子/cm3
另外,在本发明的一个方式的半导体装置中,可以使用致密的氧化物绝缘膜作为保护氧化物半导体膜而避免从抑制水渗入的绝缘膜释放出的元素的影响的绝缘膜。作为抑制水渗入的绝缘膜,可以使用氮化物绝缘膜,并通过加热从该氮化物绝缘膜释放出的氢分子的量是在上述范围内。
本发明的一个方式是一种半导体装置,该半导体装置包括:栅电极;覆盖栅电极的栅极绝缘膜;隔着栅极绝缘膜与栅电极重叠的氧化物半导体膜;与氧化物半导体膜接触的一对电极;设置于氧化物半导体膜上的第一绝缘膜;以及与第一绝缘膜接触的第二绝缘膜。第一绝缘膜是致密的氧化物绝缘膜。通过加热从第二绝缘膜释放出的氢分子的量低于5.0×1021分子/cm3
另外,在本发明的一个方式的半导体装置中,致密的氧化物绝缘膜是在25℃用0.5wt%的氢氟酸对其进行蚀刻的速率低于或等于10nm/min的氧化物绝缘膜。
本发明的一个方式是一种半导体装置,该半导体装置包括:栅电极;覆盖栅电极的栅极绝缘膜;隔着栅极绝缘膜与栅电极重叠的氧化物半导体膜;与氧化物半导体膜接触的一对电极;设置在氧化物半导体膜上的第一绝缘膜;以及与第一绝缘膜接触的第二绝缘膜。第一绝缘膜是在25℃用0.5wt%的氢氟酸对其进行蚀刻的速率低于或等于10nm/min的氧化物绝缘膜。第二绝缘膜是氮化物绝缘膜,并且通过加热从氮化物绝缘膜释放出的氢分子的量低于5.0×1021分子/cm3
在上述半导体装置中,在有机树脂膜被设置为与第二绝缘膜接触且被用作层间绝缘膜或平坦化绝缘膜的情况下,第二绝缘膜可以抑制包含于该有机树脂膜中的水及空气中含有的水透过该有机树脂膜进入氧化物半导体膜中。作为上述有机树脂膜的例子,可以举出丙烯酸膜等。
在本发明的一个方式的半导体装置中,能够填充氧化物半导体膜中所包括的氧空位的绝缘膜被设置在氧化物半导体膜与保护氧化物半导体膜而避免从抑制水渗入的绝缘膜中释放出的元素的影响的绝缘膜之间。具体地,设置了与氧化物半导体膜接触且使氧透过的绝缘膜以及与使氧透过的绝缘膜接触且含有比化学计量组成更高比例的氧的绝缘膜。
在上述半导体装置中,使氧透过的绝缘膜以及含有比化学计量组成更高比例的氧的绝缘膜被设置在氧化物半导体膜上。因此,本发明的一个方式的半导体装置包括在氧化物半导体膜上的具有不同功能的四种绝缘膜。
本发明的一个方式是一种半导体装置,该半导体装置包括:栅电极;覆盖栅电极的栅极绝缘膜;隔着栅极绝缘膜与栅电极重叠的氧化物半导体膜;与氧化物半导体膜接触的一对电极;与氧化物半导体膜接触的第一绝缘膜;与第一绝缘膜接触的第二绝缘膜;与第二绝缘膜接触的第三绝缘膜;以及与第三绝缘膜接触且至少含有氮的第四绝缘膜。第一绝缘膜是使氧透过的绝缘膜。第二绝缘膜含有比化学计量组成更高比例的氧。第三绝缘膜保护氧化物半导体膜而避免从第四绝缘膜释放出的氮渗入氧化物半导体膜。通过加热从第四绝缘膜释放出的氢分子的量低于5.0×1021分子/cm3
另外,在上述半导体装置中,使氧透过的氧化物绝缘膜可以用作第一绝缘膜,含有比化学计量组成更高比例的氧的氧化物绝缘膜可以用作第二绝缘膜,致密的氧化物绝缘膜可以用作第三绝缘膜,氮化物绝缘膜可以用作第四绝缘膜,通过加热从氮化物绝缘膜释放出的氢分子的量是在上述范围内。
在上述半导体装置中,能够用作第三绝缘膜的致密的氧化物绝缘膜是在25℃用0.5wt%的氢氟酸对其进行蚀刻的速率低于或等于10nm/min的氧化物绝缘膜,这低于第二绝缘膜的蚀刻速率。
在上述半导体装置中,在有机树脂膜被设置为接触于第四绝缘膜以被用作层间绝缘膜或平坦化绝缘膜的情况下,该第四绝缘膜可以抑制包含于该有机树脂膜中的水及空气中的水透过该有机树脂膜扩散至氧化物半导体膜中。例如,作为上述有机树脂膜,可以举出丙烯酸膜等。
根据本发明的一个方式,可以提供一种电特性的变化得到抑制的半导体装置或可靠性得到提高的半导体装置。注意,作为通过本发明的一个方式的半导体装置能够抑制的电特性的变化,可以举出随时间变化的半导体装置的阈值电压的变化、因利用光照射的栅极偏压-温度BT(Bias-Temperature)应力试验而导致的半导体装置的阈值电压的变化等。
附图说明
图1A至1C是示出晶体管的一个方式的俯视图及截面图。
图2A至2D是示出晶体管的制造方法的一个方式的截面图。
图3是示出晶体管的一个方式的截面图。
图4A至4C是示出显示装置的一个方式的俯视图。
图5A和5B是示出显示装置的一个方式的截面图。
图6是示出显示装置的一个方式的截面图。
图7A至7C是示出显示装置的一个方式的俯视图及截面图。
图8是示出显示装置的一个方式的截面图。
图9A和9B是示出半导体装置的一个方式的电路图及截面图。
图10A至10C都示出电子设备。
图11A至11C示出电子设备。
图12A和12B示出样品的结构。
图13A至13C示出热脱附(desorption)谱分析的结果。
图14A和14B示出热脱附谱分析的结果。
图15A和15B示出热脱附谱分析的结果。
图16A和16B示出热脱附谱分析的结果。
图17A至17D是示出晶体管的制造方法的截面图。
图18A至18C都示出晶体管的Vg-Id特性。
图19A至19C都示出晶体管的Vg-Id特性。
图20A至20C都示出晶体管的Vg-Id特性。
图21示出晶体管的Vg-Id特性与氮化硅膜中的氢分子的释放量及氨分子的释放量之间的关系。
具体实施方式
下面,参照附图详细说明本发明的实施方式。注意,本发明不局限于以下说明,所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式及详细内容可以被变换为各种各样的形式。因此,本发明不应该被解释为仅限定于以下实施方式的记载内容中。
另外,在下面所说明的本发明的结构中,在不同的附图中使用相同的附图标记来显示相同的部分或具有相同功能的部分,而不进行重复说明。此外,相同的阴影线适用于具有相同功能的部分,该部分有时不特别由附图标记而表示。
另外,在本说明书所说明的每个附图中,各构成要素的大小、膜的厚度或区域为了清晰可见而有时被夸大。因此,本发明的一个方式并不一定限定于这种比例。此外,在本说明书等中的“第一”、“第二”等序数词为方便而使用,并不表示工序顺序或叠层顺序。另外,在本说明书等中的序数词不表示用来特定发明的固有名称。
例如,在电路工作的电流方向变化的情况下,本发明中的“源极”及“漏极”的功能有时互相调换。因此,在本说明书中词语“源极”及“漏极”可以被互相调换。
另外,电压是指两个点的电位之间的差,电位是指某一点的静电场中的单位电荷的静电能(电位能量)。注意,一般来说,将一点的电位与标准电位之间的差简单地称为电位或电压,在很多情况下,电位和电压被用作同义词。因此,在本说明书中,除了特别指定的情况以外,电位被可称为电压,电压也被可称为电位。
在本说明书中,在光刻工序之后进行蚀刻工序的情况下,在蚀刻工序后去除光刻工序中形成的掩模。
实施方式1
在本实施方式中,参照附图说明本发明的一个方式的半导体装置及该半导体装置的制造方法。在本实施方式中,说明包括氧化物半导体膜的晶体管作为半导体装置的例子。
图1A至1C是晶体管50的俯视图及截面图。图1A是晶体管50的俯视图,图1B是沿图1A的点划线A-B的截面图,并且图1C是沿图1A的点划线C-D的截面图。另外,在图1A中,为了简化,省略衬底11、基底绝缘膜13、晶体管50的一些部件(例如,栅极绝缘膜18)、绝缘膜23至26等。
晶体管50是栅电极15被设置于衬底11上的底部栅极型晶体管。在晶体管50中,栅极绝缘膜18设置在衬底11及栅电极15上,氧化物半导体膜20隔着栅极绝缘膜18设置为与栅电极15重叠,并且一对电极21设置为接触于氧化物半导体膜20。此外,在晶体管50中,绝缘膜25及26至少设置在栅极绝缘膜18、氧化物半导体膜20及一对电极21上。晶体管50优选包括由设置在绝缘膜25与氧化物半导体膜20之间的绝缘膜23及24以及绝缘膜25及26形成的保护膜27(参照图1B及1C)。
绝缘膜26至少含有氮,且具有抑制外部的水渗入氧化物半导体膜20的功能。绝缘膜25具有抑制从绝缘膜26释放出的元素渗入氧化物半导体膜20的功能。换言之,绝缘膜25保护氧化物半导体膜20以免受从绝缘膜26释放出的元素的影响。另外,绝缘膜25还具有抑制包含在氧化物半导体膜20、设置在氧化物半导体膜20上的膜(例如,绝缘膜23及24)等中的氧释放到外部的功能(氧的阻挡效果)。绝缘膜26也可以具有氧的阻挡效果。从绝缘膜26释放出的元素主要为氮及含有如氨等可以成为氮的来源的化合物。在本说明书中,外部的水是指空气中含有的水或者除了绝缘膜26以外的任一构成要素(例如,绝缘膜)中含有的水。
作为绝缘膜25,可以应用致密的氧化物绝缘膜。具体来说,该致密的氧化物绝缘膜是在25℃用0.5wt%的氢氟酸对其进行蚀刻的速率低于或等于10nm/min(优选低于或等于8nm/分)的氧化物绝缘膜。
绝缘膜25具有能够抑制从绝缘膜26释放出的元素渗入氧化物半导体膜20的厚度。例如,绝缘膜25的厚度可以大于或等于5nm且小于或等于150nm,优选大于或等于5nm且小于或等于50nm,更优选大于或等于10nm且小于或等于30nm。
因此,作为绝缘膜25,可以使用具有上述蚀刻速率及上述范围内的厚度的氧化硅膜或氧氮化硅膜等。
可用作绝缘膜25的氧化硅膜或氧氮化硅膜可以使用下述条件来形成。将经真空排气的等离子体CVD装置的处理室内所放置的衬底置于高于或等于300℃且低于或等于400℃,优选高于或等于320℃且低于或等于370℃的温度下,向处理室中引入源气体从而使得压力为高于或等于100Pa且低于或等于250Pa,优选高于或等于100Pa且低于或等于200Pa,并且高频电力被施加到设置于处理室内的电极。
作为绝缘膜25的源气体,优选使用含有硅的沉积气体及氧化气体。含有硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷、氟化硅烷。氧化气体的例子包括氧、臭氧、一氧化二氮、二氧化氮。
作为绝缘膜26,优选使用氮化物绝缘膜,并且通过加热从该氮化绝物缘膜释放出的氢分子的量尽量低。这是因为绝缘膜25有效地抑制从绝缘膜26释放出的氮的扩散,但是较弱地抑制从绝缘膜26释放出的氢的扩散。具体地说,作为绝缘膜26,可以使用氮化物绝缘膜,并且通过加热从该氮化物绝缘膜释放出的氢分子的量为以下范围内。通过加热释放出的氢分子的量低于5.0×1021分子/cm3,优选低于3.0×1021分子/cm3,更优选低于1.0×1021分子/cm3。虽然在晶体管50中通过绝缘膜25可以抑制从绝缘膜26释放出的氮的渗入,但是优选尽量降低绝缘膜26中的可作为氮的源的氨的量。就是说,作为绝缘膜26,优选使用氮化物绝缘膜,并且通过加热从该氮化物绝缘膜释放出的氨分子的量尽量低。
下面,说明通过热脱附谱分析(以下称为TDS)而释放出的氢分子的量及氨的量的测量方法。
在TDS分析中的气体的释放量与谱(spectrum)的积分值成正比。因此,根据绝缘膜的谱的积分值与标准样品的基准值之间的比率,可以算出气体的释放量。标准样品的基准值是指包含在样品中的预定的原子的密度相对于谱的积分值的比率。
例如,根据公式1,使用标准样品的含有预定密度的氢的硅晶片的TDS分析结果以及绝缘膜的TDS分析结果,就可以算出从绝缘膜释放出的氢分子的量(NH2)。在此,通过TDS分析而得到的质量数为2的所有的谱都被假设为源自氢分子。并不考虑其质量数不是1的氢原子同位素,因为这种分子的在自然界中的比率极低。
[公式1]
Figure GDA0002662572270000081
注意,NH2是氢分子的释放量。NH2(s)是将从标准样品释放出的氢分子的量换算为密度而得到的值。SH2(s)是当对标准样品进行TDS分析时的谱的积分值。这里,将标准样品的基准值设定为NH2(s)/SH2(s)。SH2是当对绝缘膜进行TDS分析时的谱的积分值。α是影响TDS分析中的谱的强度的系数。关于公式1的详细内容参照日本专利申请公开H6-275697号公报。另外,从上述绝缘膜释放出的氢分子的量是使用由电子科学株式会社(ESCO Ltd.)制造的热脱附分析装置EMD-WA1000S/W并使用包含1×1016原子/cm2的氢原子的硅晶片作为标准样品而测量的。
另外,在公式1中,对绝缘膜的氨分子的释放量进行TDS分析而得到的谱的积分值被代入SH2,由此可以求出氨分子的释放量。
绝缘膜26具有能够抑制从外部的水的渗入的厚度。例如,该厚度可以成为大于或等于50nm且小于或等于200nm,优选大于或等于50nm且小于或等于150nm,更优选大于或等于50nm且小于或等于100nm。
作为绝缘膜26,可以使用其厚度在上述范围内的氮化硅膜等,并且通过加热从该氮化硅膜等释放出的氢分子的量是在上述范围内。
能够用作绝缘膜26的氮化硅膜可以使用下述条件来形成。经真空排气的等离子体CVD装置的处理室内所放置的衬底被置于高于或等于80℃且低于或等于400℃,优选高于或等于200℃且低于或等于370℃的温度下,对处理室中引入源气体使得压力高于或等于100Pa且低于或等于250Pa,优选高于或等于100Pa且低于或等于200Pa,并且高频电力施加于设置在处理室内的电极。
作为绝缘膜26的源气体,优选使用含有硅的沉积气体、氮气及氨气。含有硅的沉积气体的典型例子包括硅烷、乙硅烷、丙硅烷及氟化硅烷。另外,氮的流量优选为氨的流量的5倍至50倍,更优选为氨的流量的10倍至50倍。
通过使用氨作为源气体,促进了含有硅的沉积气体及氮的分解。这是由于氨因等离子体能量或热能被解离,并且由解离产生的能量有助于含有硅的沉积气体分子的键与氮分子的键的分解。通过上述方式,能够抑制水的渗入并且可以形成具有氧阻挡性的氮化硅膜。
由此,通过设置绝缘膜25及绝缘膜26,可以制造电特性的变化得到抑制的晶体管50。
作为晶体管50的电特性的变化,可以举出晶体管50的阈值电压随时间的变化、或因使用光照射的栅极BT压力试验而导致的晶体管50的阈值电压的变化等。
另外,使用氧化物半导体的晶体管为n沟道晶体管;因此,在本说明书中,当栅电压为0V时可被视为没有漏电流在其中流过的晶体管被定义为具有正常情况下截止的(normally-off)特性的晶体管。想反,当栅电压为0V时可被视为有漏电流在其中流过的晶体管被定义为具有正常情况下导通的(normally-on)特性的晶体管。
接着,说明保护膜27。保护膜27包括绝缘膜23、24、25及26。即,保护膜27包括具有不同功能的四种绝缘膜。
在晶体管50中,绝缘膜23被设置为接触于氧化物半导体膜20,绝缘膜24被设置为接触于绝缘膜23,绝缘膜25被设置为接触于绝缘膜24,并且绝缘膜26被设置为接触于绝缘膜25(参照图1B及1C)。
绝缘膜23是使氧透过的绝缘膜。例如,作为绝缘膜23,可以使用使氧透过的氧化物绝缘膜。在绝缘膜23中,从外部渗入绝缘膜23的氧不是全都穿过绝缘膜23,也有一些留在绝缘膜23中的氧。另外,也有一开始就包含于绝缘膜23中且从绝缘膜23移动到外部的氧。因此,绝缘膜23优选具有很高的氧的扩散系数。
由于绝缘膜23与氧化物半导体膜20接触,所以绝缘膜23优选为使氧透过且与氧化物半导体膜20之间的界面态很低的氧化物绝缘膜。例如,绝缘膜23优选为具有比绝缘膜24低的缺陷密度的氧化物绝缘膜。具体而言,通过电子自旋共振法获得的g值为2.001(E′-中心)的氧化物绝缘膜的自旋密度为3.0×1017自旋/cm3或更低,优选为5.0×1016自旋/cm3或更低。另外,通过电子自旋共振法获得的g值为2.001的自旋密度对应于包含于绝缘膜23中的自由键(dangling bond)的数量。
绝缘膜23的厚度可以大于或等于5nm且小于或等于150nm,优选大于或等于5nm且小于或等于50nm,更优选大于或等于10nm且小于或等于30nm。
例如,作为绝缘膜23,可以使用具有上述自旋密度且其厚度在上述范围内的氧化硅膜或氧氮化硅膜等。
能够用作绝缘膜23的氧化硅膜或氧氮化硅膜可以使用下述条件来形成。经真空排气的等离子体CVD装置的处理室内所放置的衬底被置于高于或等于180℃且低于或等于400℃,优选高于或等于200℃且低于或等于370℃的温度下;对处理室中引入源气体从而使得处理室内的压力高于或等于30Pa且低于或等于250Pa,优选高于或等于40Pa且低于或等于200Pa;并且高频电力施加于设置在处理室内的电极。
作为绝缘膜23的源气体,可以使用能够应用于绝缘膜25的源气体。
通过将氧化气体的量与含硅的沉积气体的量的比率设定为100或更高,可以减少绝缘膜23中的氢含量并且可以减少绝缘膜23中所包含的自由键。有时,从绝缘膜24移动出来的氧被绝缘膜23中所包含的自由键俘获;由此,在绝缘膜23中所包含的自由键减少的情况下,绝缘膜24中的氧可以有效地移动至氧化物半导体膜20,从而可以填补氧化物半导体膜20中的氧空位。其结果是,可以减少渗入氧化物半导体膜20中的氢的量,并且可以减少包含在氧化物半导体膜20中的氧空位;因此,可以抑制晶体管50的初期特性的缺陷及电特性的变化。
绝缘膜24是含有比化学计量组成更高比例的氧的绝缘膜。例如,作为绝缘膜24,可以使用含有比化学计量组成更高比例的氧的氧化物绝缘膜。
通过加热从含有比化学计量组成更高比例的氧的氧化物绝缘膜中释放了一部分氧。为此,当通过加热释放了一部分氧的氧化物绝缘膜被设置在绝缘膜23上作为绝缘膜24时,氧可以移动到氧化物半导体膜20,可以补偿氧化物半导体膜20中的氧空位。或者,在加热期间在绝缘膜23上形成绝缘膜24时,氧可以移动至氧化物半导体膜20,可以补偿氧化物半导体膜20中的氧空位。或者,当在绝缘膜23上形成绝缘膜24并且然后进行加热处理时,氧可以移动至氧化物半导体膜20,可以补偿氧化物半导体膜20中的氧空位。由此,可以减少氧化物半导体膜中的氧空位的数量。例如,在氧化物半导体膜20中,可以将通过以平行于膜表面的方向施加磁场的电子自旋共振法的g值为1.93时的自旋密度(氧化物半导体膜20中的氧空位密度)降低到低于或等于检测的下限。
当含有比化学计量组成更高比例的氧的氧化物绝缘膜(绝缘膜24)隔着使氧透过的氧化物绝缘膜(绝缘膜23)而设置在氧化物半导体膜20的背沟道区域(氧化物半导体膜20的表面,该表面与面朝着栅电极15的表面相反)上时,氧可以移动至氧化物半导体膜20的背沟道侧,可以减少该背沟道侧的氧空位。
在绝缘膜24中,通过加热释放出的氧分子的量优选为1.0×1018分子/cm3或更大。另外,具有该释放量的氧化物绝缘膜可以填补氧化物半导体膜20中所包含的部分氧空位。
另外,在绝缘膜24(它是一部分氧已从中脱离的氧化物绝缘膜)中,随着晶体管50的电特性下降,其缺陷密度往往会增大。即,通过设置与氧化物半导体膜20接触的绝缘膜24就会导致晶体管50的电特性降低。于是,通过设置具有比绝缘膜24低的缺陷密度的绝缘膜23,可以抑制晶体管50的电特性的降低。另外,即使在绝缘膜24中,缺陷密度优选尽量地低。例如,通过电子自旋共振法而获得的g值为2.001时的自旋密度优选为1.0×1018自旋/cm3或更低。
绝缘膜24可以具有大于或等于30nm且小于或等于500nm,优选大于或等于150nm且小于或等于400nm的厚度。
例如,作为绝缘膜24,可以使用具有通过加热而在上述范围内释放出的氧分子的量且具有上述范围内的自旋密度和厚度的氧化硅膜或氧氮化硅膜等。
能够用作绝缘膜24的氧化硅膜或氧氮化硅膜可以使用下述条件来形成。将经真空排气的等离子体CVD装置的处理室内所放置的衬底置于在高于或等于180℃且低于或等于250℃,优选高于或等于180℃且低于或等于230℃的温度下,对处理室中引入源气体从而使得处理室内的压力高于或等于100Pa且低于或等于250Pa,优选高于或等于100Pa且低于或等于200Pa,并且高于或等于0.17W/cm2且低于或等于0.5W/cm2且优选高于或等于0.26W/cm2且低于或等于0.35W/cm2的高频电力表施加于设置在处理室内的电极。
作为绝缘膜24的源气体,可以使用能够应用于绝缘膜25的源气体。
作为绝缘膜24的形成条件,具有上述功率密度的高频电力表提供给具有上述压力的处理室,由此等离子体中的源气体的分解效率得到提高,氧自由基增加了,并且源气体的氧化得到促进;因此,绝缘膜24的氧含量变为多于化学计量组成中的氧含量。但是,在上述范围内的衬底温度下,硅与氧的键合力很弱;由此,一部分的氧通过加热而被释放。因此,可以形成含有比化学计量组成更高比例的氧且通过加热使一部分的氧从中释放的氧化物绝缘膜。另外,绝缘膜23被设置在氧化物半导体膜20上。因此,在形成绝缘膜24的工序中,绝缘膜23被用作氧化物半导体膜20的保护膜。因此,可以在减少对氧化物半导体膜20的损伤的同时,使用功率密度高的高频电力形成绝缘膜24。
通过增大绝缘膜24的厚度,通过加热而脱离的氧的量可以增多;因此,绝缘膜24优选形成为厚于绝缘膜23。通过设置绝缘膜23,即使在绝缘膜24具有较大的厚度,覆盖性也可得到改善,由此,可以抑制晶体管50的电特性变化。
关于绝缘膜25及26,可以参照上述说明。由于绝缘膜25具有氧阻挡性,因此从绝缘膜24脱离的氧可以向氧化物半导体膜20的方向移动,由此可以有效地且充分地填补包含在氧化物半导体膜20中的氧空位。
由此,在晶体管50中,通过具有保护膜27,可以减少包含在氧化物半导体膜20中的氧空位的数量。另外,可以减少渗入到氧化物半导体膜20的杂质(水、氢或氮等)。因此,可以抑制晶体管50的初期特性的缺陷及电特性的变化。
在不设置绝缘膜23及24也可以填补氧化物半导体膜20中的氧空位的情况下,保护膜27也可以由绝缘膜25及26构成。例如,可以在氧气氛下进行加热处理。当在绝缘膜24的形成工序中不会对氧化物半导体膜20造成损伤时,保护膜27也可以由绝缘膜24、25及26构成,而不设置绝缘膜23。
以下说明晶体管50的其他详细内容。
只要具有能够承受后面的加热处理的耐热性,对衬底11的材质等的性质没有特别的限制。例如,也可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底等作为衬底11。此外,也可以使用由硅或碳化硅等制造的单晶半导体衬底或多晶半导体衬底、由硅锗等制造的化合物半导体衬底、SOI衬底等作为衬底11。并且,也可以使用在上述衬底上设置有半导体元件的衬底作为衬底11。
或者,也可以使用柔性衬底作为衬底11,并且晶体管50也可以直接形成在柔性衬底上。或者,剥离层也可以设置在衬底11与晶体管50之间。当将形成于剥离层上的半导体装置的一部分或全部从衬底11分离并转置到其他衬底上时,可以使用剥离层。在此情况下,晶体管50可以被转置到耐热性低的衬底或柔性衬底上。
基底绝缘膜13也可以设置在衬底11及栅电极15之间。作为基底绝缘膜13,可以举出氧化硅膜、氧氮化硅膜、氮化硅膜、氮氧化硅膜、氧化镓膜、氧化铪膜、氧化钇膜、氧化铝膜、氧氮化铝膜等作为其例子。另外,当使用氮化硅膜、氧化镓膜、氧化铪膜、氧化钇膜、氧化铝膜等作为基底绝缘膜13时,可以抑制杂质(典型地有碱金属、水、氢等)从衬底11扩散到氧化物半导体膜20。注意,在本说明书中,“氧氮化硅膜”是指包含多于氮的氧的膜,“氮氧化硅膜”是指包含多于氧的氮的膜。
栅电极15可以使用下列而形成:选自铝、铬、铜、钽、钛、钼、钨中的金属元素;包含上述金属元素作为成分的合金;或者包含上述金属元素组合的合金等。另外,也可以使用选自锰、锆中的一个或更多的金属元素。此外,栅电极15也可以具有单层结构或两层或更多层的叠层结构。作为其例子,可以举出包含硅的铝膜的单层结构;在铝膜上层叠钛膜的两层结构;在氮化钛膜上层叠钛膜的两层结构;在氮化钛膜上层叠钨膜的两层结构;在氮化钽膜或氮化钨膜上层叠钨膜的两层结构;以及依次层叠有钛膜、铝膜和钛膜的三层结构。此外,也可以使用包含铝与选自钛、钽、钨、钼、铬、钕、钪中的任一种或更多种元素的膜、合金膜或氮化膜。
栅电极15也可以使用透光导电材料,诸如铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物。也可以具有使用上述透光导电材料与上述金属元素而形成的叠层结构。
另外,In-Ga-Zn类氧氮化物半导体膜、In-Sn类氧氮化物半导体膜、In-Ga类氧氮化物半导体膜、In-Zn类氧氮化物半导体膜、Sn类氧氮化物半导体膜、In类氧氮化物半导体膜、金属氮化膜(例如,InN膜或ZnN膜)等也可以设置在栅电极15与栅极绝缘膜18之间。上述膜都具有高于或等于5eV且优选高于或等于5.5eV的功函数,该值比氧化物半导体的电子亲和势大;由此,包含氧化物半导体的晶体管的阈值电压可以向正方向偏移。因此,可以实现具有所谓常关闭特性的开关元件。例如,在使用In-Ga-Zn类氧氮化物半导体膜的情况下,使用氮浓度至少高于氧化物半导体膜20,具体来说,具有高于或等于7原子%的氮浓度的In-Ga-Zn类氧氮化物半导体膜。
栅极绝缘膜18可以形成为具有例如使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化镓膜或Ga-Zn类金属氧化物膜中的任一种或更多种的单层结构或叠层结构。
栅极绝缘膜18可以是使用通过加热而使氧从中释放的氧化物绝缘体而形成的。通过使用通过加热而使氧从中释放的氧化物绝缘膜作为栅极绝缘膜18,可以降低氧化物半导体膜20与栅极绝缘膜18之间的界面处的界面态;由此,可以得到初期特性优良的晶体管。
通过为栅极绝缘膜18提供具有阻挡氧、氢、水等的功能的绝缘膜,可以抑制氧从氧化物半导体膜20向外扩散以及氢、水等从外部渗入到氧化物半导体膜20中。作为具有阻挡氧、氢、水等的功能的绝缘膜,可以举出氧化铝膜、氧氮化铝膜、氧化镓膜、氧氮化镓膜、氧化钇膜、氧氮化钇膜、氧化铪膜、氧氮化铪膜等作为其例子。作为栅极绝缘膜18,可以使用具有阻挡氢、水的功能的绝缘膜的氮化硅膜或氮氧化硅膜。
通过使用氮化硅膜作为栅极绝缘膜18,可以获得如下效果。该氮化硅膜具有高于氧化硅膜的介电常数,为了得到相等的静电容量所需要的厚度更大。因此,可以增大栅极绝缘膜的物理厚度。因此,可以抑制晶体管50的耐受电压的下降并且进一步提高耐受电压,由此抑制了静电放电对半导体装置造成的损坏。由此,可以提高晶体管50的成品率。在能够用于绝缘膜26的氮化硅膜中,氢含量减少;因此,可以将能够用于绝缘膜26的氮化硅膜用于栅极绝缘膜18,由此,可以抑制静电放电损坏以及从栅极绝缘膜18的下方的一部分渗入的氢。
此外,在铜被用于栅电极15并且氮化硅膜被用作接触于栅电极15的栅极绝缘膜18的情况下,作为栅极绝缘膜18,优选使用氮化硅膜,并通过加热从该氮化硅膜释放出的氨分子的量尽可能低。由此,作为氮化硅膜,可以使用可用作氮化物绝缘膜25的氮化硅膜。其结果是,可以抑制铜与氨分子之间的反应。
栅极绝缘膜18也可以是使用高k材料而形成的,诸如硅酸铪(HfSiOx)、添加有氮的硅酸铪(HfSixOyNz)、添加有氮的铝酸铪(HfAlxOyNz)、氧化铪、或氧化钇,由此可以降低晶体管的栅极漏电流。
栅极绝缘膜18的厚度优选大于或等于5nm且小于或等于400nm,优选大于或等于10nm且小于或等于300nm,更优选大于或等于50nm且小于或等于250nm。
氧化物半导体膜20优选至少包含铟(In)或锌(Zn)。或者,氧化物半导体膜20优选包含In和Zn这两者。为了减少包含该氧化物半导体膜的晶体管的电特性的变化,除了In或Zn以外,该氧化物半导体优选具有一种或更多种稳定剂(stabilizer)。
作为稳定剂,可以举出镓(Ga)、锡(Sn)、铪(Hf)、铝(Al)或锆(Zr)等。作为其他稳定剂,可以举出镧系元素,诸如镧(La)、铈(Ce)、镨(Pr)、钕(Nd)、钐(Sm)、铕(Eu)、钆(Gd)、铽(Tb)、镝(Dy)、钬(Ho)、铒(Er)、铥(Tm)、镱(Yb)及镥(Lu)等。
作为氧化物半导体,例如,可以使用如下材料:氧化铟、氧化锡、氧化锌;二元金属氧化物诸如In-Zn类金属氧化物、Sn-Zn类金属氧化物、Al-Zn类金属氧化物、Zn-Mg类金属氧化物、Sn-Mg类金属氧化物、In-Mg类金属氧化物、In-Ga类金属氧化物、In-W类金属氧化物;三元金属氧化物诸如In-Ga-Zn类金属氧化物(也称为IGZO)、In-Al-Zn类金属氧化物、In-Sn-Zn类金属氧化物、Sn-Ga-Zn类金属氧化物、Al-Ga-Zn类金属氧化物、Sn-Al-Zn类金属氧化物、In-Hf-Zn类金属氧化物、In-La-Zn类金属氧化物、In-Ce-Zn类金属氧化物、In-Pr-Zn类金属氧化物、In-Nd-Zn类金属氧化物、In-Sm-Zn类金属氧化物、In-Eu-Zn类金属氧化物、In-Gd-Zn类金属氧化物、In-Tb-Zn类金属氧化物、In-Dy-Zn类金属氧化物、In-Ho-Zn类金属氧化物、In-Er-Zn类金属氧化物、In-Tm-Zn类金属氧化物、In-Yb-Zn类金属氧化物、In-Lu-Zn类金属氧化物;或四元金属氧化物诸如In-Sn-Ga-Zn类金属氧化物、In-Hf-Ga-Zn类金属氧化物、In-Al-Ga-Zn类金属氧化物、In-Sn-Al-Zn类金属氧化物、In-Sn-Hf-Zn类金属氧化物、In-Hf-Al-Zn类金属氧化物。
注意,例如,In-Ga-Zn类金属氧化物是指具有In、Ga和Zn作为主要成分的氧化物,对In、Ga和Zn的比率没有特别的限制。In-Ga-Zn类金属氧化物也可以包含In、Ga、Zn以外的金属元素。
另外,也可以使用以InMO3(ZnO)m(满足m>0,m不是整数)表示的材料作为氧化物半导体。注意,M表示选自Ga、Fe、Mn和Co中的一种或更多种金属元素。另外,作为氧化物半导体,也可以使用以In2SnO5(ZnO)n(满足n>0,n是整数)表示的材料。
例如,可以使用以1:1:1(=1/3:1/3:1/3)、2:2:1(=2/5:2/5:1/5)或3:1:2(=1/2:1/6:1/3)的原子数比包含In、Ga和Zn的In-Ga-Zn类金属氧化物、或与上述组成相似的任何氧化物。或者,可以使用以1:1:1(=1/3:1/3:1/3)、2:1:3(=1/3:1/6:1/2)或2:1:5(=1/4:1/8:5/8)的原子数比包含In、Ga和Zn的In-Sn-Zn类金属氧化物、或与上述组成类似的任何氧化物。
但是,该组成不局限于此,根据所需要的半导体特性及电特性(例如,场效应迁移率、阈值电压、偏差)可以使用具有适当的组成的材料。为了得到所需要的半导体特性,优选的是,适当地设定载流子密度、杂质浓度、缺陷密度、金属元素及氧的原子数比、原子间距离、密度等。
例如,在使用In-Sn-Zn类金属氧化物的情况下可以较容易获得高迁移率。但是,在使用In-Ga-Zn类金属氧化物的情况下,通过降低块体(bulk)内的缺陷密度来可以提高迁移率。
注意,可以用于形成氧化物半导体膜20的氧化物半导体具有大于或等于2eV且优选大于或等于2.5eV且更优选大于或等于3eV的能隙。像这样,通过使用能隙宽的氧化物半导体,可以减少晶体管的截止状态电流。
另外,氧化物半导体膜20也可以具有非晶结构、单晶结构或多晶结构。
作为氧化物半导体膜20,也可以使用具有结晶部分的C轴对准结晶氧化物半导体(也称为CAAC-OS)膜。
CAAC-OS膜是一种包含多个结晶部分的氧化物半导体膜,并且大部分的结晶部分能够容纳于一边短于100nm的立方体内。因此,有时包括在CAAC-OS膜中的结晶部分能够容纳于一边短于10nm、短于5nm或短于3nm的立方体内。CAAC-OS膜的缺陷态密度低于微晶氧化物半导体膜。下面详细说明CAAC-OS膜。
在CAAC-OS膜的透射电子显微镜(TEM)图像中,没有清晰地观察到结晶部分之间的边界,即晶界。因此,在CAAC-OS膜中,不容易发生起因于晶界的电子迁移率的降低。
根据在大致平行于样品表面的方向观察到的CAAC-OS膜的TEM图像(截面TEM图像),在结晶部分中金属原子排列为层状。各金属原子层具有在其上形成CAAC-OS膜的表面(在下文中,在其上形成CAAC-OS膜的表面称为形成面)或CAAC-OS膜的顶面所反映的形态,且被排列为平行于CAAC-OS膜的形成面或顶面。
另一方面,根据在大致垂直于样品表面的方向观察到的CAAC-OS膜的TEM图像(平面TEM图像),在结晶部分中金属原子排列为三角形状或六角形状。但是,在不同的结晶部分之间金属原子的排列没有规律性。
从截面TEM图像及平面TEM图像的结果,在CAAC-OS膜中的结晶部分中发现对准性。
使用X射线衍射(XRD)装置对CAAC-OS膜进行结构分析。例如,当通过面外(out-of-plane)法分析包括InGaZnO4结晶的CAAC-OS膜时,当衍射角(2θ)为31°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(009)面,这显示CAAC-OS膜中的结晶具有c轴对准性,并且该c轴朝向大致垂直于CAAC-OS膜的形成面或顶面的方向。
另一方面,当通过在垂直于c轴的方向上X线入射到样品的面内(in-plane)法分析CAAC-OS膜时,当2θ为56°附近时频繁地出现峰值。该峰值来源于InGaZnO4结晶的(110)面。在此,在2θ固定于56°附近,以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)。在该样品是InGaZnO4的单晶氧化物半导体膜的情况下,出现六个峰值。该六个峰值来源于相等于(110)面的结晶面。另一方面,在该样品是CAAC-OS膜的情况下,即使在2θ固定为56°附近而进行φ扫描也不能观察到明确的峰值。
根据上述结果,在具有c轴对准的CAAC-OS膜中,虽然a轴及b轴的方向在结晶部分之间不同,但是c轴在平行于形成面的法线向量或顶面的法线向量的方向对准。因此,在上述截面TEM图像中观察到的排列为层状的各金属原子层相当于与结晶的a-b面平行的面。
注意,结晶部分在形成CAAC-OS膜的同时形成或者通过如加热处理等晶化处理形成。如上所述,结晶的c轴在平行于CAAC-OS膜的形成面的法线向量或顶面的法线向量的方向对准。由此,例如,在通过蚀刻等改变CAAC-OS膜的形状的情况下,c轴不一定平行于CAAC-OS膜的形成面的法线向量或顶面的法线向量。
此外,CAAC-OS膜中的结晶度未必均匀。例如,在构成CAAC-OS膜的结晶生成从CAAC-OS膜的顶面附近产生的情况下,有时顶面附近的结晶度高于形成面附近的结晶度。另外,当杂质添加在CAAC-OS膜时,被添加杂质的区域的结晶度变化了,而CAAC-OS膜中的结晶度根据区域而变化。
注意,当通过面外(out-of-plane)法分析具有InGaZnO4结晶的CAAC-OS膜时,除了在31°附近的2θ峰值之外,也可以在36°附近观察到2θ峰值。在36°附近的2θ峰值显示不具有c轴对准的结晶包括在CAAC-OS膜的一部分中。优选的是,在CAAC-OS膜中,2θ的峰值出现于31°附近并且在2θ的峰值不出现于36°附近。
在使用CAAC-OS膜的晶体管中,起因于可见光或紫外光的照射的电特性的变化小。因此,该晶体管具有高可靠性。
或者,氧化物半导体膜20也可以具有多个氧化物半导体膜的层叠结构。例如,氧化物半导体膜20也可以具有使用不同组成的金属氧化物形成的第一氧化物半导体膜和第二氧化物半导体膜的叠层结构。或者,例如,第一氧化物半导体膜也可以使用二元金属氧化物、三元金属氧化物和四元金属氧化物中的任一种形成,而第二氧化物半导体膜也可以使用与第一氧化物半导体膜的氧化物不同的氧化物形成。
此外,第一氧化物半导体膜和第二氧化物半导体膜的构成元素也可以相同,并且第一氧化物半导体膜和第二氧化物半导体膜的构成元素的组成也可以不同。例如,第一氧化物半导体膜也可以以3:1:2的原子数比包含In、Ga和Zn,第二氧化物半导体膜也可以以1:1:1的原子数比包含In、Ga和Zn。此外,第一氧化物半导体膜也可以以2:1:3的原子数比包含In、Ga和Zn,而第二氧化物半导体膜也可以以1:3:2的原子数比包含In、Ga和Zn。另外,氧化物半导体膜中的各原子数比的比率在±20%的范围内变化作为误差。
此时,第一氧化物半导体膜和第二氧化物半导体膜中的离栅电极近的一侧(沟道一侧)的一个氧化物半导体膜优选以In>Ga的比率包含In和Ga。离栅电极远的一侧(背沟道一侧)的另一个氧化物半导体膜优选以In≤Ga的比率包含In和Ga。
此外,氧化物半导体膜20也可以具有第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的三层结构,其中,这些氧化物半导体膜的构成元素相同,并且第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的组成彼此不同。例如,第一氧化物半导体膜也可以以1:3:2的原子数比包含In、Ga和Zn,第二氧化物半导体膜也可以以3:1:2的原子数比包含In、Ga和Zn,而第三氧化物半导体膜也可以以1:1:1的原子数比包含In、Ga和Zn。
与在原子数比上具有比Ga及Zn多的In的氧化物半导体膜,典型的是第二氧化物半导体膜以及具有相同原子数比的Ga、Zn及In的氧化物半导体膜,典型的是第三氧化物半导体膜相比,在原子数比上具有比Ga及Zn少的In的氧化物半导体膜,典型的是以1:3:2的原子数比具有In、Ga和Zn的第一氧化物半导体膜有较少的氧空位,所以可以抑制载流子密度的增加。另外,当以1:3:2的原子数比包含In、Ga和Zn的第一氧化物半导体膜具有非晶结构时,第二氧化物半导体膜容易成为CAAC-OS膜。
由于第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜的构成元素相同,所以第一氧化物半导体膜在与第二氧化物半导体膜的界面处具有更少的缺陷态(陷阱能级)。因此,当氧化物半导体膜20具有上述结构时,可以减小因随时间的变化及BT光应力测试而导致的晶体管的阈值电压的变化的量。
在氧化物半导体中,重金属的s轨道主要有助于载流子传导,并且当氧化物半导体中的In含量增加时,s轨道的重叠容易增加。由此,以In>Ga的比率包含In和Ga的氧化物具有比以In≤Ga的比率包含In和Ga的氧化物高的载流子迁移率。另外,在Ga中,与In中相比,氧空位的形成能量较大,从而进一步不容易产生氧空位;由此,与以In>Ga的比率具有In和Ga的氧化物相比,以In≤Ga的比率具有In和Ga的氧化物具有更稳定的特性。
以In>Ga的比率包含In和Ga的氧化物半导体被用于沟道一侧,并且以In≤Ga的比率包含In和Ga的氧化物半导体被用于背沟道一侧,由此,可以进一步提高晶体管的场效应迁移率和可靠性。
另外,也可以使用结晶性不同的氧化物半导体形成第一氧化物半导体膜、第二氧化物半导体膜和第三氧化物半导体膜。就是说,也可以适当地使用单晶氧化物半导体、多晶氧化物半导体、非晶氧化物半导体和CAAC-OS中的任一种形成这些氧化物半导体膜。当非晶氧化物半导体被用于第一氧化物半导体膜和第二氧化物半导体膜中的任一个时,氧化物半导体膜20的内部应力或外部应力缓和了,晶体管特性的变化减小了,并且可以进一步提高晶体管的可靠性。
氧化物半导体膜20的厚度优选大于或等于1nm且小于或等于100nm,优选大于或等于1nm且小于或等于30nm,更优选大于或等于1nm且小于或等于50nm,进一步优选大于或等于3nm且小于或等于20nm。
通过二次离子质谱分析法(SIMS)得到的氧化物半导体膜20中的碱金属或碱土金属的浓度优选低于或等于1×1018原子/cm3,更优选低于或等于2×1016原子/cm3。这是因为,当碱金属或碱土金属与氧化物半导体键合时,碱金属或碱土金属的一部分生成载流子,而导致晶体管的截止状态电流的上升。
在氧化物半导体膜20中,通过二次离子质谱分析法得到的氢浓度优选低于5×1018原子/cm3,更优选低于或等于1×1018原子/cm3,更进一步优选低于或等于5×1017原子/cm3,更进一步优选低于或等于1×1016原子/cm3
包含在氧化物半导体膜20中的氢与键合于金属原子的氧起反应而产生水,并且缺陷被形成在氧脱离的晶格(或氧脱离的部分)中。另外,氢的一部分与氧的键合产生作为载流子的电子。因此,在形成氧化物半导体膜的工序中极力降低包含氢的杂质,由此可以降低氧化物半导体膜中的氢浓度。因此,通过将尽量去除氢而被高度纯化的氧化物半导体膜用作沟道区,可以降低阈值电压的负方向的漂移,并可以降低晶体管的源极及漏极之间的泄漏电流且典型地可以降低截止状态电流(off-state current)。其结果是,可以提高晶体管的电特性。
注意,各种实验可以证明包括被高度纯化的氧化物半导体膜作为沟道形成区的晶体管的低截止状态电流。例如,即使元件具有1×106μm的沟道宽度和10μm的沟道长度,在从1V至10V的源电极和漏电极之间的电压(漏极电压)下,截止状态电流可以小于或等于半导体参数分析仪的测量极限,即小于或等于1×10-13A。在此情况下,可知截止状态电流为100zA/μm或更小。此外,截止状态电流是通过使用一种电路来测量的,在该电路中电容元件与晶体管彼此连接并且由该晶体管控制流入到电容元件或从电容元件流出的电荷。在该测量中,被高度纯化的氧化物半导体膜被用于上述晶体管的沟道形成区,并且根据电容器的每单位时间的电荷量推移测量该晶体管的截止状态电流。其结果可知在晶体管的源电极与漏电极之间的电压为3V的情况下,可以得到几十yA(幺科托安培)/μm的更低的截止状态电流。由此,包括被高度纯化的氧化物半导体膜作为沟道形成区的晶体管具有极低的截止状态电流。
氧化物半导体膜20中的氮的浓度优选为小于或等于5×1018原子/cm3
一对电极21被形成为单层结构或叠层结构,且作为导电材料包含任何金属诸如铝、钛、铬、镍、铜、钇、锆、钼、银、钽和钨或者包含这些元素中的任一种作为主要成分的合金。作为其例子可以举出:包含硅的铝膜的单层结构;钛膜层叠于铝膜上的两层结构;钛膜层叠于钨膜上的两层结构;铜膜形成在铜-镁-铝合金膜上的两层结构;依次层叠有钛膜或氮化钛膜、铝膜或铜膜、及钛膜或氮化钛膜的三层结构;以及依次层叠有钼膜或氮化钼膜、铝膜或铜膜、及钼膜或氮化钼膜的三层结构。另外,也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
接着,参照图2A至2D说明图1A至1C所示的晶体管50的制造方法。
如图2A所示,栅电极15形成在衬底11上,并且栅极绝缘膜18形成在栅电极15上。
以下示出栅电极15的形成方法。首先,通过溅射法、CVD法、蒸镀法等形成导电膜,然后通过光刻工序在导电膜上形成掩模。然后,用该掩模蚀刻导电膜的一部分来形成栅电极15。然后,去除掩模。
另外,代替上述形成方法,也可以通过电镀法、印刷法、喷墨法等来形成栅电极15。
在此,通过溅射法形成100nm厚的钨膜。然后,通过光刻工序形成掩模,用该掩模对钨膜进行干蚀刻,来形成栅电极15。
栅极绝缘膜18通过溅射法、CVD法、蒸镀法等形成。
在使用氧化硅膜、氧氮化硅膜或氮氧化硅膜形成栅极绝缘膜18的情况下,作为源气体优选使用包含硅的沉积气体及氧化气体。作为包含硅的沉积气体的典型例子,可以举出硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化气体,可以举出氧、臭氧、一氧化二氮、二氧化氮等作为其例子。
此外,在当形成氮化硅膜作为栅极绝缘膜18的情况下,除了能够用于绝缘膜26的氮化硅膜的形成方法之外,优选使用如下形成方法。该形成方法具有两个步骤。首先,通过等离子体CVD法使用硅烷、氮及氨的混合气体作为源气体形成缺陷少的第一氮化硅膜。然后,通过将源气体换为硅烷及胆的混合气体来形成氢浓度低且能阻挡水的第二氮化硅膜。通过使用上述形成方法,可以形成缺陷少且具有阻挡氢的效果的氮化硅膜作为栅极绝缘膜18。
此外,在形成氧化镓膜作为栅极绝缘膜18的情况下,可以使用金属有机化学气相沉积(MOCVD)法。
接着,如图2B所示,在栅极绝缘膜18上形成氧化物半导体膜19。
以下说明氧化物半导体膜19的形成方法。通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法等在栅极绝缘膜18上形成氧化物半导体膜。然后,在通过光刻工序在氧化物半导体膜上形成掩模之后,用该掩模部分蚀刻氧化物半导体膜。由此,如图2B所示,在栅极绝缘膜18上且经过元件分离的氧化物半导体膜19被形成为部分重叠于栅电极15。然后,去除掩模。
另外,通过使用印刷法形成氧化物半导体膜19,可以直接形成经过元件分离的氧化物半导体膜19。
在通过溅射法形成氧化物半导体膜的情况下,用来产生等离子体的电源装置可以适当地为RF电源装置、AC电源装置、DC电源装置等。
作为溅射气体,适当地使用稀有气体(典型的是氩)、氧气、稀有气体和氧的混合气体。在使用稀有气体和氧的混合气体的情况下,氧的比例优选高于稀有气体的比率。
另外,根据所形成的氧化物半导体膜的组成可以适当地选择靶材。
例如,在衬底温度高于或等于150℃且低于或等于750℃(优选高于或等于150℃且低于或等于450℃,更优选高于或等于200℃且低于或等于350℃)的条件下通过溅射法形成氧化物半导体膜的情况下,氧化物半导体膜可以成为CAAC-OS膜。
CAAC-OS膜例如通过溅射法使用多晶的氧化物半导体溅射靶材形成。当离子碰撞到溅射靶材时,包括在溅射靶材中的结晶区域有可能沿着a-b面从靶材劈开;换言之,具有平行于a-b面的面的溅射粒子(平板状溅射粒子或颗粒状溅射粒子)有可能从溅射靶材剥离。此时,该平板状的溅射粒子保持结晶状态到达衬底,由此可以沉积CAAC-OS膜。
为了沉积CAAC-OS膜,优选使用如下条件。
通过减少沉积期间混入到CAAC-OS膜的杂质,可以抑制结晶态被杂质损坏。例如,优选降低存在于沉积室内的杂质(例如,氢、水、二氧化碳及氮)的浓度。另外,可以降低沉积气体中的杂质浓度。具体而言,可以使用其露点低于或等于-80℃(优选为低于或等于-100℃)的沉积气体。
通过增高沉积时的衬底加热温度,在溅射粒子到达衬底表面之后容易发生溅射粒子的迁移。具体而言,沉积时的衬底加热温度高于或等于100℃且低于或等于740℃,优选高于或等于200℃且低于或等于500℃。通过增高沉积时的衬底加热温度,当平板状的溅射粒子到达衬底时,在衬底表面上发生迁移,由此,平板状的溅射粒子的平面就附着到衬底。
另外,优选的是,增高沉积气体中的氧比例并使功率最优化,以减轻沉积时的等离子体损伤。沉积气体中的氧比例高于或等于30vol.%,优选为100vol.%。
以下,作为溅射靶材的例子,说明In-Ga-Zn类金属氧化物靶材。
以规定的摩尔数混合InOx粉末、GaOY粉末及ZnOZ粉末,施加压力,在高于或等于1000℃且低于或等于1500℃的温度下进行加热处理,来制造多晶的In-Ga-Zn类金属氧化物靶材。该加压处理可以在进行冷却的同时进行,或者也可以在进行加热的同时进行。另外,X、Y及Z都为任意正数。在此,InOx粉末、GaOY粉末及ZnOZ粉末的规定的摩尔数比例如为2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。根据所制造的溅射靶材可以适当地决定粉末的种类及混合粉末的摩尔数比例。
此外,在形成氧化物半导体膜之后,也可以进行加热处理,以使氧化物半导体膜脱氢化或脱水化。加热处理的温度典型地高于或等于150℃且低于衬底的应变点,优选高于或等于200℃且低于或等于450℃,更优选高于或等于300℃且低于或等于450℃。
在含有氮或如氦、氖、氩、氙、氪等稀有气体的惰性气体气氛中进行加热处理。或者,也可以先在惰性气体气氛中然后在氧气氛中进行加热。优选的是,上述惰性气体气氛及上述氧气氛不包含氢、水等。处理时间是3分钟至24小时。
电炉、RTA装置等可以被用于加热处理。通过使用RTA装置,如果短时间内就可以在高于或等于衬底的应变点的温度下进行加热处理。由此,可以缩短加热处理时间。
上述加热处理也可以在氮、氧、超干燥空气(含水量为20ppm或更低,优选为1ppm或更低,更优选为10ppb或更低的空气)或稀有气体(氩、氦等)的气氛下进行。上述氮、氧、超干燥空气或稀有气体优选不含有氢和水等。
通过在形成氧化物半导体膜之后进行加热处理,氧化物半导体膜20中的氢浓度可以低于5×1018原子/cm3,优选低于或等于1×1018原子/cm3,更优选低于或等于5×1017原子/cm3,进一步优选低于或等于1×1016原子/cm3
在此,通过溅射法形成35nm厚的氧化物半导体膜,在该氧化物半导体膜上形成掩模,然后选择性地蚀刻氧化物半导体膜的一部分。由此形成氧化物半导体膜19。
接着,如图2C所示,形成一对电极21。
以下说明一对电极21的形成方法。首先,通过溅射法、CVD法、蒸镀法等形成导电膜。然后,通过光刻工序在该导电膜上形成掩模。接着,用该掩模蚀刻导电膜的一部分来形成一对电极21。然后,去除掩模。
在此,通过溅射法依次层叠50nm厚的钨膜、400nm厚的铝膜及100nm厚的钛膜。然后,通过光刻工序在钛膜上形成掩模,用该掩模对钨膜、铝膜及钛膜进行干蚀,来形成一对电极21。
在形成一对电极21之后,优选进行洗涤处理,以去除蚀刻残渣。通过该洗涤处理,可以抑制一对电极21的短路。该洗涤处理可以通过使用四甲基氢氧化铵(Tetramethylammonium Hydroxide:TMAH)溶液等碱性溶液;如氢氟酸溶液、草酸溶液等酸性溶液;或者水而进行。
接着,也可以如图2C所示以将氧化物半导体膜19暴露于在氧气氛下产生的等离子体中来供应氧22的方式形成图2D所示的氧化物半导体膜20。作为氧化气氛,可以举出氧、臭氧、一氧化二氮、二氧化氮等的气氛作为其例子。再者,在等离子体处理中,氧化物半导体膜19优选暴露于对衬底11一侧不施加偏压而产生的等离子体中。由此,可以不使氧化物半导体膜19受损伤且供应氧;由此,可以减少在氧化物半导体膜20中的氧空位量。
在此,将氧化物半导体膜19暴露于通过对等离子体CVD装置的处理室导入一氧化二氮而产生的氧等离子体中,并使用27.12MHz的高频电源向设置在处理室中的上部电极供应150W的高频功率,来形成氧化物半导体膜20。另外,在此使用的等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置,并且换算为每单位面积的被供应的功率(功率密度)为2.5×10-2W/cm2
氧化物半导体膜19的表面暴露于在氧气氛下生成的等离子体中,使得能够对氧化物半导体膜19供应氧,由此,可以减少氧化物半导体膜中的氧空位量。另外,可以去除因蚀刻处理残留于氧化物半导体膜19的表面的杂质,例如,卤素诸如氟或氯。
优选在等离子体处理之前对氧化物半导体膜19进行加热处理。例如,该加热处理可以以与形成氧化物半导体膜19之后进行的加热处理相同的方式来进行。
接着,在氧化物半导体膜20及一对电极21上形成保护膜27。具体地,在氧化物半导体膜20及一对电极21上依次形成绝缘膜23、绝缘膜24、绝缘膜25及绝缘膜26。此时,通过上述等离子体处理形成氧化物半导体膜20之后不暴露于大气形成绝缘膜23,由此,可以降低氧化物半导体膜20与绝缘膜23之间的界面的杂质浓度。
优选的是,在形成绝缘膜23之后不暴露于大气连续形成绝缘膜24至26。在形成绝缘膜23之后,不暴露于大气,通过调节源气体的流量、压力、高频电力及衬底温度中的至少一个而连续形成绝缘膜24,由此可以减少绝缘膜23与绝缘膜24之间的界面的杂质浓度,并且包含于绝缘膜24中的氧移动至氧化物半导体膜20中;由此,可以减少氧化物半导体膜20中的氧空位量。
在形成绝缘膜24之后,不暴露于大气,通过调节源气体的流量、压力、高频电力及衬底温度中的至少一个而连续形成绝缘膜25,由此可以减少绝缘膜24与绝缘膜25之间的界面的杂质浓度。因此,可以降低界面态。
在形成绝缘膜25之后,不暴露于大气,通过调节源气体的流量、压力、高频电力及衬底温度中的至少一个而连续形成绝缘膜26,由此,可以减少绝缘膜25与绝缘膜26之间的界面的杂质浓度。因此,可以降低界面态。
作为绝缘膜23至26的形成方法可以参照上述说明。
在本实施方式中,通过等离子体CVD法形成厚度为50nm的氧氮化硅膜作为绝缘膜23。该等离子体CVD法在如下条件下进行:源气体是分别具有20sccm的流量及3000sccm的流量的硅烷及一氧化二氮;处理室的压力为40Pa;衬底温度为220℃;使用27.12MHz的高频电源向平行平板电极供给100W的高频电力。另外,等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置,并且被供应的功率换算为单位面积的功率(功率密度)为1.6×10-1W/cm2
在本实施方式中,通过等离子体CVD法形成厚度为400nm的氧氮化硅膜作为绝缘膜24。该等离子体CVD法在如下条件下进行:源气体是分别具有160sccm的流量及4000sccm的流量的硅烷及一氧化二氮;处理室的压力为200Pa;衬底温度为220℃;使用27.12MHz的高频电源向平行平板电极供给1500W的高频电力。另外,等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置,并且被供应的功率换算为单位面积的功率(功率密度)为2.5×10-1W/cm2
在本实施方式中,通过等离子体CVD法形成厚度为10nm的氧氮化硅膜作为绝缘膜25。该等离子体CVD法在如下条件下进行:源气体是分别具有20sccm的流量及3000sccm的流量的硅烷及一氧化二氮;处理室的压力为200Pa;衬底温度为350℃;使用27.12MHz的高频电源向平行平板电极供给100W的高频电力。另外,等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置,并且被供应的功率换算为单位面积的功率(功率密度)为1.6×10-1W/cm2
在本实施方式中,通过等离子体CVD法形成厚度为50nm的氮化硅膜作为绝缘膜26。该等离子体CVD法在如下条件下进行:源气体是分别具有50sccm的流量、5000sccm的流量及100sccm的流量的硅烷、氮及氨;处理室的压力为200Pa;衬底温度为220℃;使用27.12MHz的高频电源向平行平板电极供给1000W的高频电力。另外,等离子体CVD装置是电极面积为6000cm2的平行平板型等离子体CVD装置,并且被供应的功率换算为单位面积的功率(功率密度)为1.6×10-1W/cm2
另外,在形成绝缘膜26之前进行加热处理。通过该加热处理,可以去除包含于绝缘膜23至25中的水(包括氢),至少使从绝缘膜24脱离的氧移动至氧化物半导体膜20中,由此,可以填补氧化物半导体膜20的氧空位。该加热处理可以以与形成氧化物半导体膜19之后进行的加热处理以及进行等离子体处理之前的加热处理相同的方式进行。
在此,在氮及氧气氛下进行350℃、1小时的加热处理。
在形成绝缘膜26之后,也可以进行与形成绝缘膜26之前进行的加热处理相同的加热处理。
通过上述工序,可以制造晶体管50。
本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合而使用。
实施方式2
在本实施方式中,参照图3说明具有与实施方式1不同的结构的晶体管。本实施方式的晶体管70包括隔着氧化物半导体膜彼此对置的多个栅电极。
晶体管70具有设置在衬底11上的栅电极15。另外,在晶体管70中,栅极绝缘膜18设置在衬底11及栅电极15上,并且氧化物半导体膜20被设置为隔着栅极绝缘膜18与栅电极15重叠,一对电极21被设置为接触于氧化物半导体膜20。在晶体管70中,至少绝缘膜25及26设置在栅极绝缘膜18、氧化物半导体膜20及一对电极21上。栅电极61设置在绝缘膜26上且与氧化物半导体膜20重叠。与晶体管50同样地,晶体管70优选包括由设置于绝缘膜25与氧化物半导体膜20之间的绝缘膜23及24和绝缘膜25及26形成的保护膜27(参照图3)。
栅电极61可以以与实施方式1的栅电极15同样的方式形成。晶体管70的其他结构与实施方式1相同。
晶体管70包括隔着氧化物半导体膜20彼此对置的栅电极15及栅电极61。通过对栅电极15及栅电极61施加不同的电位,可以控制晶体管70的阈值电压。或者,通过对栅电极15及栅电极61施加相同的电位,可以增加晶体管70的导通状态电流。另外,晶体管70包括其表面暴露于在氧气氛中生成的等离子体的氧化物半导体膜20以及在等离子体处理之后连续形成的保护膜27,由此可以降低氧化物半导体膜20与栅电极61之间的杂质,并且可以抑制晶体管70的电特性变化(阈值电压的偏差)。另外,由于晶体管70包括氧空位的数量得到减少的氧化物半导体膜20,所以可以抑制晶体管70的初期特性的缺陷。
本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合而使用。
实施方式3
通过使用本发明的一个方式的晶体管可以制造具有显示功能的半导体装置(也称为显示装置)。此外,半导体装置的驱动电路的一部分或全部可以形成在形成有像素部分的衬底上,由此可以得到系统整合型面板(system-on-panel)。
在图4A中,密封剂905被设置为围绕设置在衬底901上的像素部分902,并且像素部分902由衬底906密封。在图4A中,使用单晶半导体膜或多晶半导体膜形成的信号线驱动电路903及扫描线驱动电路904位于IC芯片或另行准备的衬底上,且安装在衬底901上的与由密封剂905围绕的区域不同的区域中。此外,通过信号线驱动电路903及扫描线驱动电路904供应到像素部分902的各种信号及电位从柔性印刷电路(FPC)918a及FPC918b供应。
在图4B和4C中,密封剂905被设置为围绕设置在衬底901上的像素部分902和扫描线驱动电路904。衬底906设置在像素部分902和扫描线驱动电路904上。因此,像素部分902及扫描线驱动电路904与显示元件一起由衬底901、密封剂905及衬底906密封。在图4B和4C中,使用单晶半导体膜或多晶半导体膜形成且位于IC芯片或另行准备的衬底上的信号线驱动电路903安装在衬底901上的与由密封剂905围绕的区域不同的区域中。在图4B和4C中,通过信号线驱动电路903及扫描线驱动电路904供应到像素部分902的各种信号及电位是从FPC918供应的。
虽然图4B和4C都示出另行形成信号线驱动电路903并且将其安装在衬底901上的例子,但是本发明的一个方式不局限于该结构。可以另行形成扫描线驱动电路,然后进行安装,或者也可以仅另行形成信号线驱动电路的一部分或者扫描线驱动电路的一部分,然后进行安装。
另外,对另行形成的驱动电路的连接方法没有特别的限制,而可以使用玻璃覆晶封装(Chip On Glass:COG)方法、引线键合方法、或卷带式自动接合(Tape AutomatedBonding:TAB)方法等。图4A示出通过COG方法安装信号线驱动电路903和扫描线驱动电路904的例子。图4B示出通过COG方法安装信号线驱动电路903的例子。图4C示出通过TAB方法安装信号线驱动电路903的例子。
显示装置在其范围内包括密封有显示元件的面板以及在该面板上安装有包含控制器等的IC的模块。本说明书中的显示装置是指图像显示装置、显示装置或光源(包括照明装置)。另外,显示装置在其范围内还包括如下模块:安装有如FPC或TCP的连接器的模块;包含其端部设置有印刷线路板的TCP的模块;以及集成电路(IC)通过COG方法直接安装在显示元件上的模块。
设置在衬底901上的像素部分902及扫描线驱动电路904具有多个晶体管,并且可以使用本发明的一个方式的晶体管。
作为设置在显示装置中的显示元件,可以使用液晶元件(也称为液晶显示元件)或发光元件(也称为发光显示元件)。发光元件在其范畴内包括由电流或电压控制亮度的元件,具体而言,包括有机电致发光(EL)、无机EL等。此外,作为显示元件,可以使用如电子墨水等通过电作用改变对比度的显示媒介,作为使用该显示媒介的显示装置,可以举出电子纸等。
参照附图说明显示装置的一个方式。图5A及5B相当于沿着图4B的线M-N的截面图。在图5A及5B中示出使用液晶元件的液晶显示装置的例子作为显示元件。
垂直电场方式或水平电场方式(包括倾斜电场方式)可以应用于液晶显示装置。图5A示出应用垂直电场方式的例子,图5B示出应用边缘电场转换(Fringe Field Switching:FFS)模式的例子作为水平电场方式的例子。
注意,在显示面板中,设置于像素部分902中的晶体管910与液晶元件电连接。该液晶元件只要能够进行显示就对其种类没有特别的限制,而可以使用各种模式的显示元件。
如图4B及图5A和5B所示,显示装置包括连接端子电极915及端子电极916。连接端子电极915及端子电极916通过各向异性导电膜919电连接到FPC918中所包括的端子。
连接端子电极915是使用在像素电极934的形成工序中形成的导电膜而形成的,并且端子电极916是使用在晶体管910及晶体管911中的栅电极的形成工序中形成的导电膜而形成的。
在图5A和5B所示的液晶显示装置中,设置于衬底901上的像素部分902及扫描线驱动电路904都具有多个晶体管。图5A和5B示出包含于像素部分902中的晶体管910以及包含于扫描线驱动电路904中的晶体管911。
可以使用本发明的一个方式的晶体管作为晶体管910和晶体管911。在本实施方式中,说明使用具有与实施方式2所示的晶体管70相同的结构的晶体管作为晶体管911,并且使用具有与实施方式1所示的晶体管50相同的结构的晶体管作为晶体管910的例子。
也就是说,像素部分902中的晶体管910包括其中形成了沟道形成区且氧空位被充分填补了的氧化物半导体膜、在该氧化物半导体膜上的抑制水的渗入且至少含有氮的绝缘膜、以及抑制从上述绝缘膜释放出的氮的渗入的绝缘膜。因此,与晶体管50同样地,晶体管910是其初期特性的缺陷及电特性的变化得到抑制的晶体管。
扫描线驱动电路904的晶体管911在绝缘膜932上的与氧化物半导体膜的沟道形成区重叠的位置具有栅电极(也称为背栅电极)。因此,与晶体管70同样地,晶体管911是其初期特性的缺陷及电特性的变化得到抑制的晶体管。另外,该栅电极还具有遮断外部电场的功能,即,防止外部电场影响到内部(含有晶体管的电路部)的功能(尤其是,防止静电的功能)。该栅电极的遮断功能可以防止晶体管的电特性因外部电场的影响而变化。通过像素电极934的形成工序在晶体管911(扫描线驱动电路904)上形成导电膜并使该导电膜的电位为接地电位等来可以实现遮蔽功能。
在图5A和5B所示的液晶显示装置的每一个中,晶体管910及911设置有绝缘膜932。绝缘膜932相当于晶体管50及70中的保护膜27。因此,绝缘膜932抑制水渗入且至少包括至少含有氮的绝缘膜(图1A至1C及图3的绝缘膜26)以及抑制从上述绝缘膜释放出的氮渗入的绝缘膜(图1A至1C及图3的绝缘膜25)。
另外,平坦化绝缘膜940设置在绝缘膜932上。作为平坦化绝缘膜940,可以使用耐热性有机材料诸如丙烯酸树脂、聚酰亚胺树脂、苯并环丁烯树脂、聚酰胺树脂、环氧树脂。作为上述有机材料的代替,可以使用如硅氧烷类树脂等的低介电常数材料(低k材料)。另外,也可以通过层叠多个由这些材料形成的绝缘膜来形成平坦化绝缘膜940。
对平坦化绝缘膜940的形成方法没有特别的限制,可以根据其材料而使用溅射法、旋涂、浸渍、喷涂、液滴喷射法(如喷墨法)、丝网印刷、胶版印刷等。
一般来说,作为平坦化绝缘膜,普遍使用如丙烯酸膜等有机树脂膜。但是,该有机树脂膜含有比无机绝缘膜多的水;由此,容易使外部的水透过。因此,在使用如丙烯酸膜等有机树脂膜作为平坦化绝缘膜940的情况下,水有可能引起液晶显示装置所包含的晶体管的电特性变化,由此液晶显示装置的可靠性降低。
因此,如图5A和5B所示的液晶显示装置,优选在平坦化绝缘膜940上设置具有抑制水的渗入的功能的绝缘膜942。例如,作为绝缘膜942,可以使用如氮化硅膜等氮化物绝缘膜,并且可以使用能够用作晶体管50及70的绝缘膜26的氮化物绝缘膜。
绝缘膜932相当于保护膜27;因此,绝缘膜932的最外表面使用如氮化硅膜等的氮化物绝缘膜形成。有机树脂膜与氮化物绝缘膜的粘合性高于与氧化物绝缘膜的粘合性;因此,平坦化绝缘膜940与绝缘膜932之间的粘合性很高。因此,液晶显示装置中的晶体管的电特性变化得到抑制,并且液晶显示装置的可靠性得到提高。
另外,如图5A和5B所示,位于密封剂905附近的平坦化绝缘膜940(尤其是平坦化绝缘膜940的端部)也可以被绝缘膜932及绝缘膜942覆盖(或夹着)。换言之,平坦化绝缘膜940也可以被氮化物绝缘膜覆盖。
本发明的一个方式的液晶显示装置的结构不局限于图5A和5B所示的结构。例如,也可以采用图6所示的如下结构:不设置绝缘膜942,分别形成被用作图5A和5B中的绝缘膜932的绝缘膜938(相当于图1A至1C及图3的绝缘膜23至25)及绝缘膜939(相当于图1A至1C及图3的绝缘膜26),并且仅将抑制水渗入的绝缘膜939位于密封剂905之下。该结构可以通过如下方法形成,在形成绝缘膜938以绝缘膜938的端部位于密封剂905的内侧之后,在绝缘膜938上形成绝缘膜939,在绝缘膜939上形成平坦化绝缘膜940及对准膜935。抑制水渗入的绝缘膜设置于密封剂之下的结构不仅可应用于液晶显示装置,还可应用于后面说明的如发光装置等本发明的一个方式的显示装置。
如上所述,即使在使用如丙烯酸膜等有机树脂膜作为平坦化绝缘膜940的情况下,也可以抑制水渗入,可以抑制液晶显示装置中的晶体管的电特性变化,从而可以提高液晶显示装置的可靠性。
在图5A和5B所示的液晶显示装置的每一个中,液晶元件913包括像素电极934、对置电极(也称为公共电极)931及液晶908,并且对准膜935及对准膜936被设置为夹着液晶908。液晶908由衬底901和906以及密封剂905围绕的空间被密封剂905填充。密封剂905的衬底906侧的接合面设置有对置电极931(参照图5A);但是,密封剂905也可以与衬底906直接接合(参照图5B)。对准膜也可以设置在密封剂905的接合面。对准膜因摩擦处理而具有凹凸形状;由此,引发了锚定效果,密封剂905的粘合性提高了,由此,液晶显示装置的可靠性得到了提高。
在图5A所示的液晶显示装置中,对置电极931设置于衬底906上,间隔物926设置于对置电极931上,并且对准膜936设置为覆盖间隔物926及对置电极931。因此,在图5A所示的液晶显示装置的液晶元件913中,对置电极931隔着对准膜935、液晶908及对准膜936层叠于像素电极934上。
在图5B所示的液晶显示装置中,间隔物926设置在衬底906上,并对准膜936设置为覆盖间隔物926。绝缘膜943设置在像素电极934上,具有开口图案的对置电极931设置在绝缘膜943上,并对准膜935设置为覆盖对置电极931。对置电极931的开口图案包括弯曲部或分叉梳齿状部分。为了在像素电极934与对置电极931之间产生电场,像素电极934和对置电极931被配置成具有互不重叠的部分。因此,在图5B所示的液晶显示装置的液晶元件913中,像素电极934及对置电极931设置在液晶908的下方。另外,像素电极934也可以具有开口图案,并且对置电极931也可以具有平板状。
在图5A和5B所示的液晶显示装置的每一个中,密封剂905的衬底901侧至少设置有绝缘膜923、端子电极916、绝缘膜924、绝缘膜942。绝缘膜923相当于晶体管910及911的基底绝缘膜(晶体管50及70的基底绝缘膜13)。绝缘膜924相当于晶体管910及911的栅极绝缘膜(晶体管50及70的栅极绝缘膜18)。关于端子电极916及绝缘膜942,可以参照上述说明。
像素电极934及对置电极931可以使用透光导电材料诸如包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物、石墨烯而形成。
此外,像素电极934及对置电极931可以使用选自钨(W)、钼(Mo)、锆(Zr)、铪(Hf)、钒(V)、铌(Nb)、钽(Ta)、铬(Cr)、钴(Co)、镍(Ni)、钛(Ti)、铂(Pt)、铝(Al)、铜(Cu)、银(Ag)的金属中的一种或多种的材料;这些金属的合金;以及这些金属的氮化物来形成。
像素电极934及对置电极931可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成。可以使用作为π电子共轭导电高分子已被周知的导电高分子。可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者苯胺、吡咯和噻吩中的两种或更多种的共聚物或其衍生物作为其例子。
密封剂905可以使用丝网印刷法、喷墨装置或分配器形成在衬底901或衬底906上。作为密封剂905,典型地是,可以使用包含可见光固化性树脂、紫外线固化性树脂或热固化性树脂的材料。另外,优选的是,选择不溶于液晶908的密封材料作为密封剂905。密封剂905也可以含有导电粒子,以便在密封剂905之下设置公共连接部分(焊盘部分)。
此外,间隔物926是通过选择性地蚀刻绝缘膜而得到的柱状间隔物,并且是为了控制衬底901与衬底906之间的距离(单元间隙)而设置的。此外,也可以使用球状间隔物作为间隔物926。
作为液晶908,可以使用热致液晶、液晶材料诸如铁电液晶或反铁电液晶等。上述液晶材料也可以为低分子液晶或高分子液晶。上述液晶材料(液晶组成物)根据条件呈现胆甾相、近晶相、立方相、手性向列相、或各向同性相等。
另外,不需要使用对准膜的呈现蓝相的液晶组成物也可以用于液晶908。此时,液晶908接触于像素电极934及对置电极931。蓝相是液晶相的一种,且是在使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。使用液晶和手性试剂的混合物的液晶组成物可以呈现蓝相。为了增大呈现蓝相的温度范围,通过对呈现蓝相的液晶组成物添加聚合性单体及聚合引发剂等,并通过进行高分子稳定化处理,来可以形成液晶层。呈现蓝相的液晶组成物具有短响应时间,并且具有光学各向同性,因此不需要对准处理,且视角依赖性小。另外,由于不需要设置对准膜而不需要摩擦处理,所以可以防止由摩擦处理而引起的静电破坏,并可以降低制造工序中的液晶显示装置的不良和破损。因此,可以提高液晶显示装置的生产率。
液晶材料的固有电阻高于或等于1×109Ω·cm,优选高于或等于1×1011Ω·cm,更优选高于或等于1×1012Ω·cm。另外,本说明书中的固有电阻在20℃下测量。
通过考虑配置在像素部分中的晶体管的泄漏电流等而设定形成在液晶显示装置中的存储电容器的大小,以能够在规定的期间中保持电荷。也可以通过考虑晶体管的截止状态电流等而设定存储电容的大小。通过使用本说明书所公开的具有氧化物半导体膜的晶体管,设置具有各像素的液晶电容的三分之一或更小,优选为五分之一或更小的电容的存储电容器就足够了。
由于本发明的一个方式的晶体管包含氧化物半导体,所以在关闭状态下的电流(截止状态电流:off-state current)可以控制为低。因此,可以更长期间保持如图像信号等的电信号,可以延长写入间隔。因此,可以降低刷新工作的频度,由此可以发挥抑制耗电量的效果。使用在像素电极934的形成工程中形成的导电膜作为一个电极、使用在像素电极934上的绝缘膜(图5B中的绝缘膜943)作为电解质,并使用其他导电膜作为另一个电极,来可以形成保持电容。
另外,本发明的一个方式的晶体管可以具有高场效应迁移率,因此可以进行高速驱动。例如,当这种晶体管用于液晶显示装置时,像素部分中的开关晶体管及驱动电路部中的驱动晶体管可以形成在同一衬底上。另外,通过在像素部分中使用这样的晶体管,可以提供高品质的图像。
本实施方式中的液晶显示装置可以使用扭曲向列(TN)模式、平面内转换(IPS)模式、边缘电场转换(FFS)模式、轴对称排列微单元(ASM)模式、光学补偿双折射(OCB)模式、铁电性液晶(FLC)模式、反铁电性液晶(AFLC)模式等。
本实施方式所示的液晶显示装置也可以是常黑型液晶显示装置例如采用垂直对准(VA)模式的透过型液晶显示装置。作为垂直对准模式,可以举出几个例子。例如,可以使用多象限垂直对准(MVA)模式、图案化垂直对准(PVA)模式、高级超视觉(ASV)模式等。另外,本实施方式可以应用于VA型液晶显示装置。该VA型液晶显示装置是控制液晶显示面板的液晶分子的排列的方式之一。在VA型液晶显示装置中,当不被施加电压时液晶分子在垂直于面板的方向对准。此外,可以使用所谓的多畴化或多畴设计的方法,在该方法中,像素被分成几个区域(子像素)并且分子在其各自的区域中在不同的方向上对准。
黑矩阵(遮光层)、光学构件(光学衬底)诸如偏振构件、相位差构件、或防反射构件等可以适当地设置在本实施方式的液晶显示装置中。例如,也可以使用偏振衬底以及相位差衬底来获得圆偏振。虽然未图示,可以使用背光灯、侧光灯等作为光源。
作为像素部分中的显示方式,可以采用逐行扫描方式或隔行扫描方式等。本发明的一个方式的液晶显示装置不限定应用于黑白显示的显示装置,也可以适用于彩色显示的显示装置。例如,通过在对置电极931与对准膜936之间设置彩色滤光片,液晶显示装置能够进行彩色显示。此外,当进行彩色显示时在像素中被控制的颜色因素不局限于三种颜色:R、G和B(R、G和B分别相当于红色、绿色和蓝色)。例如,可以使用R、G、B和W(W相当于白色);R、G、B和黄色、青色(cyan)、品红色(magenta)等中的一种或更多种;等等。另外,显示区域的大小也可以按每个颜色因素的点彼此不同。
作为彩色滤光片,例如,可以使用彩色透光树脂。作为彩色透光树脂,可以使用感光有机树脂或非感光有机树脂。优选使用感光有机树脂层,因为可以减少抗蚀剂掩模的数量来实现工序的简化。
彩色是如黑、灰、白的无彩色之外的颜色。彩色滤光片使用只使被着色的彩色的光透过的材料形成。作为彩色,可以使用红色、绿色、蓝色等。另外,也可以使用青色、品红色、黄色等。“只使被着色的彩色的光透过”意味着透过彩色滤光层的光在该彩色的光的波长中具有峰值。彩色滤光层的厚度可以根据所包含的着色材料的浓度与光的透过率之间的关系适当地控制。例如,彩色滤光片也可以具有大于或等于1500nm且小于或等于2000nm的厚度。
图7A至7C示出图5A和5B中的显示装置的例子,其中,用来与设置在衬底906上的对置电极931电连接的公共连接部分(焊盘部分)形成在衬底901上。
注意,区别表示像素部分中的接触孔和公共连接部分中的开口,因为这些的尺寸大不相同。在图5A和5B及图7A至7C中,不以相同的缩放来示出像素部分902和公共连接部分,例如,公共连接部分的点划线G1-G2的长度为500μm左右,而像素部分902的晶体管的尺寸小于50μm;因此,公共连接部分的面积是晶体管的10倍或更大。但是,为了简化,在图5A和5B及图7A至7C中改变像素部分902和公共连接部分的缩放。
公共连接部分被配置于与用来粘结衬底901和衬底906的密封剂905重叠的位置,且通过密封剂905所包含的导电粒子与对置电极931电连接。或者,公共连接部分设置在不与密封剂905重叠的位置(像素部分之外的位置),并且,包含导电粒子的膏剂与密封剂另行设置以与公共连接部分重叠,由此,公共连接部分与对置电极931电连接。
作为导电粒子,可以使用其中被金属薄膜覆盖绝缘球的导电粒子。绝缘球使用二氧化硅玻璃、硬树脂等形成。金属薄膜可以被形成为具有使用金、银、钯、镍、氧化铟锡及氧化铟锌的一种或更多种的单层结构或叠层结构。例如,作为各金属薄膜,可以使用金薄膜、镍薄膜和金薄膜的叠层等。通过使用在其中心包含绝缘球的导电粒子,弹性可以增强,由此可以降低因外部压力的损坏。
导电粒子的周围的空间也可以由导电聚合物填充,而代替由有机树脂绝缘材料充填。作为导电聚合物的典型例子,可以举出导电聚苯胺、导电聚吡咯、导电聚吩、聚乙烯二氧噻吩(PEDOT)和聚(苯乙烯磺酸)(PSS)的配合物等。此外,还可适当地使用可用于像素电极934的导电聚合物的上述例子中的任一种。导电聚合物利用喷墨装置、分配器等涂敷导电聚合物而形成。也就是说,导电聚合物与对置电极或连接布线接触,由此,导电粒子及导电聚合物与对置电极或连接布线接触,从而可以减小对置电极及连接布线之间的连接电阻。
在密封剂905包含导电粒子的情况下,一对衬底被对准以便密封剂905与公共连接部分重叠。例如,在小型的液晶面板中,两个公共连接部分被配置以便在像素部分902的对角等上与密封剂重叠。在大型的液晶面板的情况下,四个或更多个公共连接部分与密封剂重叠。
图7A是沿着图7B的俯视图中的线G1-G2的公共连接部分的截面图。
公共电位线491设置于绝缘膜923(晶体管910的栅极绝缘膜)上,且使用图5A和5B的晶体管910及911的源电极及漏电极的形成工序中形成的导电膜来形成。图7A示出将在晶体管910的源电极及漏电极的形成工序中形成的绝缘膜用于公共电位线491的例子。
绝缘膜932、绝缘膜942及公共电极492设置在公共电位线491上。绝缘膜932及942在与公共电位线491重叠的位置具有多个开口,并且公共电极492通过该开口与公共电位线491接触。该开口是在与连接晶体管910的源电极和漏电极中的一个与像素电极934的接触孔相同的工序中形成的。因此,绝缘膜942被设置为接触于该开口中的绝缘膜932的侧面。
公共电极492设置于绝缘膜942上,且使用在连接端子电极915以及像素部分的像素电极934的形成工序中形成的导电膜来形成。
如上述方式,可以在与像素部分902的开关元件相同的制造工序中形成公共连接部分。
注意,公共电极492是与包含在密封剂905中的导电粒子接触的电极,且与衬底906的对置电极931电连接。
另外,如图7C所示,公共连接部分中的公共电位线491也可以使用在晶体管910及911的栅电极的形成工序中形成的导电膜而形成。图7C示出将在晶体管910的栅电极的形成工序中形成的绝缘膜用于公共电位线491的例子。
绝缘膜924、绝缘膜932、绝缘膜942及公共电极492设置在公共电位线491上。绝缘膜924、932及942在与公共电位线491重叠的位置具有多个开口,并且公共电极492通过该开口与公共电位线491接触。该开口在与连接晶体管910的源电极和漏电极中的一个与像素电极934的接触孔相同的工序中形成。因此,绝缘膜942被设置为接触于该开口中的绝缘膜924及932的侧面。
另外,作为本发明的一个方式的显示装置中的显示元件,可以使用利用电致发光的发光元件。利用电致发光的发光元件根据发光材料是有机化合物还是无机化合物被区分。一般来说,前者被称为有机EL元件,而后者被称为无机EL元件。
在有机EL元件中,通过对发光元件施加电压,电子及空穴分别从一对电极注入到包括发光性有机化合物的层,并电流流过。这些载流子(电子及空穴)重新结合,由此,发光性有机化合物激发。该发光性有机化合物从激发态回到基态,由此发射光。由于上述机理,这种发光元件被称为电流激发型发光元件。在本实施方式中,说明将有机EL元件用作发光元件的例子。
无机EL元件根据其元件结构而分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件具有发光材料的粒子分散在粘合剂中的发光层,其发光机理是利用供体能级和受体能级的供体-受体重新结合型发光。薄膜型无机EL元件具有发光层夹在介电层之间并且该介电层也夹在电极之间的结构,其发光机理是利用金属离子的内壳层(inner-shell)电子跃迁的定域型发光(localized type light emission)。注意,在此说明有机EL元件作为发光元件的例子。
为了提取从发光元件射出的光,只要一对电极中的至少一个具有透光性就可以。晶体管及发光元件形成在衬底上。该发光元件可以具有透过与衬底相反一侧的表面提取发光的顶部发射结构;透过衬底一侧的表面取出发光的底部发射结构;以及透过与衬底相反一侧的表面及衬底一侧的表面取出发光的双面发射结构,并且可以使用具有上述任一种发射结构的发光元件。
图8示出使用发光元件作为显示元件的发光装置的例子。图8相当于沿着图4B的线M-N的截面图。另外,在图8所示的发光装置中,适当地使用图5A和5B所示的液晶显示装置所使用的符号。
显示元件的发光元件963与设置在像素部分902中的晶体管910电连接。另外,虽然发光元件963的结构是第一电极929、发光层961和第二电极930的叠层结构,但是该结构不局限于此。根据从发光元件963取出的光的方向等可以适当地改变发光元件963的结构。
在图8所示的发光装置中,与图5A和5B的液晶显示装置同样,平坦化绝缘膜940优选设置在晶体管910及911上。此外,绝缘膜942优选设置在平坦化绝缘膜940上。另外,位于密封剂937附近的平坦化绝缘膜940(尤其是平坦化绝缘膜940的端部)也可以被绝缘膜932及绝缘膜942覆盖(或夹着)。通过设置绝缘膜942,即使在使用如丙烯酸膜等有机树脂膜作为平坦化绝缘膜940的情况下,也可以抑制水渗入,发光装置中的晶体管的电特性变化得到抑制,并且可以提高发光装置的可靠性。
分隔壁960可以是使用有机绝缘材料或无机绝缘材料形成的。尤其优选的是,分隔壁960是使用感光树脂材料形成的,以在第一电极929上具有开口,并且该开口的侧壁具有连续曲率的倾斜面。
发光层961也可以被形成为具有单层结构或包含多个层的叠层结构。
为了防止氧、氢、水分、二氧化碳等渗入到发光元件963,保护膜也可以形成在第二电极930及分隔壁960上。作为保护膜,可以形成氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜、氮氧化铝膜、DLC膜等。此外,在由衬底901、衬底906及密封剂937密封的空间中设置有填充材料964并被密封。优选的是,如上述方式,使用气密性高且脱气少的保护膜(例如,粘合薄膜或紫外线固化树脂薄膜)或覆盖材料封装(封入),以使面板不暴露于外部气体。
作为密封剂937,除了可以用于图5A和5B所示的液晶显示装置的密封剂905之外,可以使用包括低熔点玻璃的烧结玻璃等。该烧结玻璃是优选的,因为它对如水或氧等的杂质具有高阻挡性。当烧结玻璃被用于密封剂937时,如图8所示那样,烧结玻璃优选设置在绝缘膜942上。由于绝缘膜942是如氮化硅膜等无机绝缘膜,所以绝缘膜942可以具有到烧结玻璃的更高的粘合性。
作为填充材料964,除了如氮或氩等惰性气体以外,可以使用紫外线固化树脂或热固化树脂:可以使用聚氯乙烯(PVC)、丙烯酸树脂、聚酰胺、环氧树脂、硅酮树脂、聚乙烯醇缩丁醛(PVB)或乙烯-醋酸乙烯酯(EVA)等。例如,氮可以用于填充材料。
如果需要,则也可以在发光元件的发光表面适当地设置光学薄膜诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4板或λ/2板)或滤色片。此外,偏振片或圆偏振片也可以设置有防反射膜。例如,可以进行通过利用表面的凹凸能够扩散反射光而降低眩光的防眩光处理。
对显示元件施加电压的第一电极及第二电极(也称为像素电极、公共电极、对置电极等)根据取出光的方向、设置电极的位置以及电极的图案结构可以具有透光性或反射性。
作为第一电极929及第二电极930,可以使用能够用于图5A和5B所示的液晶显示装置的像素电极934及对置电极931的导电材料。作为第一电极929及第二电极930,也可以使用选自能够用于图5A和5B所示的液晶显示装置的像素电极934及对置电极931的金属、其合金及其金属氮化物中的一种或更多种。作为第一电极929及第二电极930,还可以使用能够用于图5A和5B所示的液晶显示装置的像素电极934及对置电极931的含有导电高分子的导电组成物。
其他的构成要素诸如衬底901、衬底906、晶体管910、晶体管911、连接端子电极915、端子电极916、FPC918、各向异性导电膜919、绝缘膜923、绝缘膜924及绝缘膜932与图5A和5B所示的液晶显示装置相同。因此,发光装置所包含的晶体管的电特性变化得到抑制,并且可以提高发光装置的可靠性。
由于晶体管容易因静电等而损坏,所以优选设置用来保护驱动电路的保护电路。该保护电路优选使用非线性元件形成。
红色发光元件、绿色发光元件及蓝色发光元件被层叠,以形成白色发光元件,并使用彩色滤光片,由此,本发明的一个方式的发光装置可以进行彩色显示。另外,在分开形成红色发光元件、绿色发光元件及蓝色发光元件的情况下,本发明的一个方式的发光装置可以进行彩色显示而不使用彩色滤光片等。
此外,可以提供驱动电子墨水的电子纸作为显示装置。电子纸也称为电泳显示装置(电泳显示器),其优点在于,具有与纸同样的易读性,具有比其他显示装置低的耗电量,能够形成为薄且轻。
电泳显示装置可以具有各种各样的形式。电泳显示装置包括分散在溶剂中的多个微胶囊,并且各微胶囊具有正电荷的第一粒子和负电荷的第二粒子。通过对微胶囊施加电场,微胶囊中的粒子向彼此相反的方向移动,而只显示集合在一侧的粒子的颜色。另外,第一粒子或第二粒子都包括染料,当没有电场时不移动。此外,第一粒子和第二粒子具有不同的颜色(也可以是无色)。
在溶剂中的上述微囊的分散物被称为电子墨水。该电子墨水可以印刷于玻璃、塑料、布、纸等的表面上。另外,通过使用彩色滤光片或具有色素的粒子,实现彩色显示。
此外,微囊中的第一粒子及第二粒子也可以由导电材料、绝缘材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料、以及这些材料的复合材料中的一种材料形成。
作为电子纸,也可以采用使用旋转球(twisting ball)显示系统的显示装置。在旋转球显示系统中,将分别涂为白色和黑色的球形微粒配置在用于显示元件的电极的第一电极(例如,像素电极)与第二电极(例如,公共电极)之间,使第一电极与第二电极之间产生电位差来控制球形微粒的方向,以进行显示。
本实施方式所示的结构、方法等可以与其他的实施方式及实施例所示的结构、方法等适当地组合而使用。
实施方式4
通过使用本发明的一个方式的晶体管可以制造具有用于读取一对象物的数据的图像传感器功能的半导体装置。在本实施方式中,说明具有该图像传感器功能的半导体装置。
图9A示出具有图像传感器功能的半导体装置的例子。图9A示出光电传感器的等效电路,图9B是示出光电传感器的一部分的截面图。
在光电二极管602中,一个电极电连接到光电二极管复位信号线658,另一个电极电连接到晶体管640的栅极。晶体管640的源极和漏极中的一个电连接到光电传感器基准信号线672,晶体管640的源极和漏极中的另一个电连接到晶体管656的源极和漏极中的一个。晶体管656的栅极电连接到栅极信号线659,晶体管656的源极和漏极中的另一个电连接到光电传感器输出信号线671。
注意,在本说明书的电路图中,由符号“OS”表示使用氧化物半导体膜的晶体管,以使使用氧化物半导体膜的晶体管一目了然。在图9A中,晶体管640和晶体管656都是使用氧化物半导体膜的晶体管,且可以应用本发明的一个实施方式的晶体管中的任一个。
图9B是光电传感器中的光电二极管602和晶体管640的截面图。用作传感器的光电二极管602和晶体管640设置在具有绝缘表面的衬底601(元件衬底)上。衬底613设置在光电二极管602和晶体管640上,而粘合层608插入其间。
绝缘膜632、层间绝缘膜633以及层间绝缘膜634设置在晶体管640上。光电二极管602具有:形成在层间绝缘膜633上的电极层641b;在电极层641b上依次层叠的第一半导体膜606a、第二半导体膜606b、第三半导体膜606c;设置在层间绝缘膜634上且通过第一至第三半导体膜与电极层641b电连接的电极层642;以及设置在与电极层641b相同的层中且与电极层642电连接的电极层641a。
绝缘膜632抑制水渗入晶体管640中,且包括至少含有氮的绝缘膜(相当于图1A至1C中的绝缘膜26)以及抑制从该绝缘膜释放出的氮渗入的绝缘膜(相当于图1A至1C的绝缘膜25)。
电极层641b与形成在层间绝缘膜634上的导电膜643电连接,并且电极层642通过电极层641a与导电膜645电连接。导电膜645与晶体管640的栅电极电连接,由此,光电二极管602与晶体管640电连接。
在此,作为例子示出“pin”型光电二极管,其中层叠有用作第一半导体膜606a的具有p型导电型的半导体膜、用作第二半导体膜606b的高电阻的半导体膜(i型半导体膜)、以及用作第三半导体膜606c的具有n型导电型的半导体膜。
第一半导体膜606a是p型半导体膜且可以使用包含赋予p型导电型的杂质元素的非晶硅膜形成。第一半导体膜606a使用包含属于第13族的杂质元素(例如,硼(B))的半导体材料气体通过等离子体CVD法来形成。作为半导体材料气体,也可以使用硅烷(SiH4)。另外,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,也可以形成不包含杂质元素的非晶硅膜,然后,也可以使用扩散法或离子注入法将杂质元素导入该非晶硅膜。在使用离子注入法等导入杂质元素之后也可以进行加热等以扩散杂质元素。在此情况下,作为形成非晶硅膜的方法,也可以使用LPCVD法、化学气相沉积法或溅射法等。第一半导体膜606a优选被形成为具有大于或等于10nm且小于或等于50nm的厚度。
第二半导体膜606b是i型半导体膜(本征半导体膜)且使用非晶硅膜形成。为了形成第二半导体膜606b,通过等离子体CVD法使用半导体材料气体来形成非晶硅膜。作为半导体材料气体,也可以使用硅烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以通过LPCVD法、气相生长法、溅射法等形成第二半导体膜606b。第二半导体膜606b优选被形成为具有大于或等于200nm且小于或等于1000nm的厚度。
第三半导体膜606c是n型半导体膜且使用包含赋予n型导电型的杂质元素的非晶硅膜形成。使用包含属于第15族的杂质元素(例如,磷(P))的半导体材料气体通过等离子体CVD法形成第三半导体膜606c。作为半导体材料气体,也可以使用硅烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外,也可以形成不包含杂质元素的非晶硅膜,然后,也可以使用扩散法或离子注入法将杂质元素导入该非晶硅膜。在使用离子注入法等导入杂质元素之后也可以进行加热等以扩散杂质元素。在此情况下,作为形成非晶硅膜的方法,也可以使用LPCVD法、化学气相沉积法或溅射法等。第三半导体膜606c优选被形成为具有大于或等于20nm且小于或等于200nm的厚度。
第一半导体膜606a、第二半导体膜606b以及第三半导体膜606c不一定需要使用非晶半导体形成,而也可以使用多晶半导体或微晶半导体(半非晶半导体:SAS)形成。
此外,通过光电效应生成的空穴的迁移率低于电子的迁移率。因此,当p型半导体膜一侧的表面被用作光接收面时,PIN型光电二极管具有较好的特性。在此,示出将光电二极管602从形成有“pin”型光电二极管的衬底601的面接收的光转换为电信号的例子。来自具有与光接收面的半导体膜相反的导电型的半导体膜的光是干扰光;因此,电极优选使用遮光性导电膜形成。另外,n型半导体膜一侧也可以是光接收面。
晶体管640在用作电流通路(沟道)的氧化物半导体膜上包括抑制水的渗入且至少含有氮的绝缘膜以及抑制从该绝缘膜释放出的氮渗入的绝缘膜;因此,可以抑制晶体管的电特性变化,并且该晶体管的可靠性高。
绝缘膜632可以通过能够应用于实施方式1所说明的晶体管50的保护膜27的方法来形成。
层间绝缘膜633及层间绝缘膜634可以使用绝缘材料且根据其材料通过溅射法、等离子体CVD法、旋涂法、浸渍法、喷涂法、液滴喷射法(例如,喷墨法等)、丝网印刷或胶版印刷等来形成。
为了减少表面凹凸,优选使用用作平坦化绝缘膜的绝缘膜作为层间绝缘膜633及634。作为层间绝缘膜633及634,可以使用能够用于上述平坦化绝缘膜940的金属材料的单层或叠层。
通过检测入射到光电二极管602的光,可以读取检测对象的数据。另外,在读取检测对象的信息时,可以使用如背光灯等的光源。通过在本发明的一个方式的显示装置上层叠上述具有图像传感器功能的半导体装置来可以制造触摸屏。
本实施方式所示的结构、方法等可以与其他实施方式及实施例所示的结构、方法等适当地组合而使用。
实施方式5
本发明的一个方式的半导体装置可以应用于各种电子设备(包括游戏机)。电子设备的例子包括电视装置(也称为电视或电视接收机)、计算机等的显示器、影像拍摄装置诸如数码相机及数码摄像机、数码相框、移动电话机、便携式游戏机、便携式信息终端、声音再现装置、游戏机(例如,弹珠机(pachinko machine)或投币机(slot machine))、外壳游戏机等。图10A至10C示出上述电子设备的具体例子。
图10A示出具有显示部分的桌子9000。在桌子9000中,显示部分9003被组装在外壳9001中,并且图像可以显示在显示部分9003上。另外,外壳9001被四个桌腿9002支撑。另外,为外壳9001提供用来供应电力的电源供应线9005。
上述实施方式中任一个所示的半导体装置可以用于显示部分9003,由此电子设备可以具有高可靠性。
显示部分9003具有触屏输入功能。当使用者用手指等按触显示于桌子9000的显示部分9003上的显示按钮9004时,使用者可以进行屏面操作或信息输入。并且,当使桌子9000也可以与家电产品进行通信或控制家电产品时,该桌子9000也可以被用作通过屏面操作控制家电产品的控制装置。例如,通过使用实施方式3所示的具有图像传感器的半导体装置,显示部分9003可以被用作触摸屏。
另外,显示部分9003的屏面可以使用设置于外壳9001的铰链以垂直于地板的方式立起来;由此,该桌子9000也可以用作电视装置。当在小房间里设置大屏面的电视装置时,自由使用的空间减小;但是,当显示部分安装在桌子时,可以有效地使用房间中的空间。
图10B示出电视装置9100。在电视装置9100中,显示部分9103组装在外壳9101中,并且图像可以显示在显示部分9103上。此外,在此外壳9101被支架9105支撑。
电视装置9100可以通过使用外壳9101的操作开关、或独立的遥控操作机9110进行操作。通过遥控操作机9110的操作键9109,可以控制频道及音量,并可以控制在显示部分9103上显示的图像。此外,遥控操作机9110也可以设置有用作显示从该遥控操作机9110输出的信息的显示部分9107。
图10B所示的电视装置9100具备接收机及调制解调器等。通过使用接收机,电视装置9100可以接收一般的电视广播。再者,当电视装置9100通过调制解调器以有线或无线连接到通信网络时,也可以进行单向(从发送者到接收者)或双向(发送者和接收者之间或接收者之间等)的信息通信。
上述实施方式中的任一个所示的半导体装置可以用于显示部分9103及9107,由此电视装置及遥控操作机可以具有高可靠性。
图10C示出计算机,该计算机包括主体9201、外壳9202、显示部分9203、键盘9204、外部连接端口9205、指向装置9206等。
上述实施方式中的任一个所示的半导体装置可以用于显示部分9203,由此计算机可以具有高可靠性。
图11A和11B示出能够折叠的平板终端。在图11A中,该平板终端被打开,且包括外壳9630、显示部分9631a、显示部分9631b、显示模式切换按钮9034、电源按钮9035、省电模式切换按钮9036、夹子9033以及操作按钮9038。
上述实施方式中的任一个所示的半导体装置可以用于显示部分9631a及显示部分9631b,由此,平板终端能够具有高可靠性。
显示部分9631a的一部分可以为触摸屏区域9632a,并且通过按触所显示的操作键9638可以输入数据。此外,作为例子图11A示出显示部分9631a的一半区域只具有显示的功能并且另一半区域具有触摸屏的功能。但是,显示部分9631a的结构不局限于此,显示部分9631a的全部区域也可以具有触摸屏的功能。例如,在显示部分9631b可以用作显示屏面的同时,显示部分9631a的整个面可以显示键盘按钮且被用作触摸屏。
在显示部分9631b中,与显示部分9631a同样地,显示部分9631b的一部分可以为触摸屏区域9632b。当手指或触屏笔等按触显示在触摸屏的用来切换成键盘显示的按钮9639的位置时,键盘按钮可以显示在显示部分9631b上。
也可以在触摸屏区域9632a和9632b中同时进行按触输入。
显示模式切换按钮9034能够切换竖屏模式和横屏模式以及彩色显示和黑白显示等。通过使用用来切换成省电模式的省电模式切换按钮9036,根据由内置于平板终端中的光传感器所检测的使用平板终端时的外光量,可以使显示的亮度最优化。平板终端除了光传感器以外还可以包括其他检测装置,诸如检测倾斜度的传感器(例如,陀螺仪或加速度传感器)。
虽然在图11A中显示部分9631b和显示部分9631a具有相同的显示面积,但是本发明的一个方式不局限于该例子。显示部分9631b和显示部分9631a也可以具有不同的面积以及不同的显示品质。例如,它们中的一个也可以是能够进行比另一个更高的精细显示的显示面板。
图11B示出平板终端被合上的状态,该平板终端包括外壳9630、太阳能电池9633、充放电控制电路9634。此外,图11B示出充放电控制电路9634包括电池9635和DCDC转换器9636的例子。
由于上述平板终端可以折叠,因此在不使用时可以合上外壳9630。因此,可以保护显示部分9631a和9631b,由此可以提供一种具有高耐久性及长期使用时的高可靠性的平板终端。
此外,图11A和11B所示的平板终端还可以具有显示各种各样的数据(例如,静态图像、动态图像、文字图像)的功能、在显示部分上显示日历、日期或时刻等的功能、通过触摸输入对显示在显示部分上的数据进行操作或编辑的触摸输入功能、以及通过各种各样的软件(程序)控制处理的功能等。
设置在平板终端的表面上的太阳能电池9633,可以对触摸屏、显示部分或图像信号处理部等供应电力。注意,太阳能电池9633可以设置在外壳9630的一面或两面,因此可以进行高效的电池9635的充电。当使用锂离子电池作为电池9635时,有实现小型化等的优点。
参照图11C中的方框图说明图11B所示的充放电控制电路9634的结构和工作。图11C示出太阳能电池9633、电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3以及显示部分9631,并且电池9635、DCDC转换器9636、转换器9637、开关SW1至SW3对应于图11B所示的充放电控制电路9634。
首先,说明在使用外光通过太阳能电池9633发电时的工作的例子。通过DCDC转换器9636使太阳能电池所产生的电力升压或降压以获得用来对电池9635进行充电的电压。当显示部分9631使用来自太阳能电池9633的电力而工作时,开启开关SW1并且通过转换器9637将该电力的电压升压或降压到为显示部分9631的工作所需要的电压。另外,当不进行显示部分9631上的显示时,关闭开关SW1且开启开关SW2,由此可以对电池9635进行充电。
在此,示出太阳能电池9633作为发电单元的例子;但是,对电池9635的充电方法没有特别的限制,电池9635也可以使用其他发电单元,诸如压电元件或热电转换元件(珀耳帖元件(Peltier element))来进行充电。例如,电池9635也可以使用能够以无线(不接触)的方式传送或接收电力来进行充电的无线电力传输模块、或者也可以组合使用其他充电方法。
本实施方式所示的结构、方法等可以与其他实施方式及实施例所示的结构、方法等适当地组合而使用。
实施例1
在本实施例中,说明对抑制水渗入且可以用于本发明的一个方式的晶体管的绝缘膜进行评价的结果。具体来说,说明对通过加热释放出的氢分子、氨分子以及水分子的量进行评价的结果。
首先,说明所评价的样品的制造方法。所制造的样品都具有结构1或结构2。
在硅晶片991上通过等离子体CVD法使用可以用于实施方式1所示的绝缘膜26(参照图1A至1C)的形成条件形成氮化硅膜993,由此,形成了具有结构1的样品(参照图12A)。
氮化硅膜993使用条件1、条件2和条件3的3个条件形成。使用条件1形成的样品称为样品A1。使用条件2形成的样品称为样品A2。使用条件3形成的样品称为样品A3。样品A1至A3都具有厚度为50nm的氮化硅膜993。
条件1是如下:硅晶片991的温度为220℃;源气体分别是50sccm、5000sccm及100sccm的流量的硅烷、氮及氨;处理室的压力为200Pa;向平行平板电极供应的高频功率为27.12MHz、1000W(功率密度为1.6×10-1W/cm2)。氮的相对于氨的流量比为50。
条件2除了向平行平板电极供应的高频功率为150W(功率密度为2.5×10-2W/cm2)之外,与条件1相同。
条件3是如下:硅晶片991的温度为220℃;源气体分别是30sccm、1500sccm及1500sccm的流量的硅烷、氮及氨;处理室的压力为200Pa;向平行平板电极供应的高频功率为27.12MHz、150W(功率密度为2.5×10-2W/cm2)。氮的相对于氨的流量比为1。
对样品A1至A3进行TDS分析。在各样品中,以65℃或更高且610℃或更低的温度加热硅晶片991。
根据TDS分析所得到的结果中显示的曲线中的峰值是由于包含在所分析的样品(本实施例中,样品A1至A3)中的原子或分子释放到外部而出现的。释放到外部的原子或分子的总量相当于该峰值的积分值。因此,通过使用该峰值强度的水平,可以评价包含在氮化硅膜中的原子或分子的量。
图13A至13C以及图14A和14B示出具有结构1的样品A1至A3的TDS分析结果。图13A是相对于衬底温度的M/z为2的气体,典型地是氢分子的气体释放量的图表。图13B是相对于衬底温度的M/z为18的气体,典型地是水分子的气体释放量的图表。图13C是从图13A的曲线的峰值的积分值算出的氢分子释放量的图表。图14A是相对于衬底温度的M/z为17的气体,典型地是氨分子的气体释放量的图表。图14B是从图14A的曲线的峰值的积分值算出的氨分子释放量的图表。在上述TDS分析中,氢分子的检测下限为1.0×1021分子/cm3,氨分子的检测下限为2.0×1020分子/cm3
如图13A所示,样品A2的氢分子的TDS强度高于样品A1及样品A3。如图13C所示,样品A2的相对于衬底温度的氢分子释放量为样品A1及样品A3的5倍左右。如图13B所示,在样品A1至样品A3中,当衬底温度高于或等于100℃且低于或等于200℃的范围内观察到显示水分子的释放的峰值。另外,只在样品A3中,在上述范围内检测出尖峰的峰值。
另一方面,如图14A所示,样品A3的氨分子的TDS强度高于样品A1及样品A2。如图14B所示,样品A3的相对于衬底温度的氨分子释放量至少为样品A1及样品大于或等于A2的16倍左右。样品A2的氨分子释放量小于或等于检测下限。
接着,说明所形成的样品中的一部分所采用的结构2。在硅晶片991上通过等离子体CVD法使用可以用于绝缘膜24(参照图1A至1C)的形成条件形成氧氮化硅膜995,在该氧氮化硅膜995上与结构1同样地形成氮化硅膜993,由此,形成了具有结构2的样品(参照图12B)。
在具有结构2的样品的每一个中,为了对抑制氮化硅膜993中的水的移动的效果进行评价,氧氮化硅膜995被形成为含有比化学计量组成更高比例的氧。图16A和16B示出对在硅晶片上只形成厚度为400nm的氧氮化硅膜995的样品进行TDS分析的结果。在各样品中,以70℃或更高且570℃或更低的温度加热硅晶片991。图16A是相对于衬底温度的M/z为32的气体,典型地是氧分子的释放量的图表。图16B是相对于衬底温度的M/z为18的气体,典型地是水分子的释放量的图表。包含比化学计量组成更高比例的氧的氧氮化硅膜不仅包含氧(参照图16A)而且包含水(参照图16B);因此,通过对具有结构2的样品A4至A6的相对于衬底温度的水分子的释放量进行评价,可以评价氮化硅膜993是否具有抑制水的移动的效果。图16A和16B示出关于在硅晶片上形成400nm厚的氧氮化硅膜995的样品的结果。
氧氮化硅膜995的形成条件是如下:硅晶片991的温度为220℃;源气体分别是160sccm及4000sccm的流量的硅烷及一氧化氮;处理室的压力为200Pa;向平行平板电极供应的高频功率为27.12MHz、1500W(功率密度为2.5×10-1W/cm2)。氧氮化硅膜995的厚度为400nm。
在具有结构2的样品中,氮化硅膜993使用条件1、条件2和条件3的3个条件形成。具有结构2且使用条件1形成的样品称为样品A4。具有结构2且使用条件2形成的样品称为样品A5。具有结构2且使用条件3形成的样品称为样品A6。样品A4至A6都具有厚度为50nm的氮化硅膜993。条件1至3的详细内容与结构1的情况相同。
对样品A4至A6进行TDS分析,以对抑制水的移动的效果进行评价。在各样品中,以70℃或更高且580℃或更低的温度加热硅晶片991。
图15A和15B示出具有结构2的样品A4至A6的TDS分析结果。图15A是相对于衬底温度的氢分子释放量的图表。图15B是相对于衬底温度的水分子释放量的图表。
如图15A所示,样品A5的氢分子的TDS强度高于样品A4及样品A6。如图15B所示,在水分子的TDS强度中观察到较小的峰值;但是,在样品A4至A6中没有确认到很大的差别。
虽然具有结构2的样品A4至A6都包含氧氮化硅膜995,但是显示水分子的脱离的峰值的强度很低。因此,通过使用样品A4至A6的形成条件,可以形成具有抑制氮化硅膜993中的水的移动的效果的绝缘膜。
但是,具有结构1的样品A2的氢分子的释放量多,并且具有结构1的样品A3的氨分子的释放量多。在使用氧化物半导体的晶体管中,氢及氮增高了氧化物半导体膜的导电性,从而使该晶体管正常情况下导通,因此,氮源的氢分子及氨分子都是使电特性变化的杂质。例如,在样品A3中,氨分子的释放量多,就意味着氮源较多,并且使用这样的绝缘膜制造的晶体管具有正常情况下导通的特性的可能性很高。并且,本发明的一个方式的晶体管具有抑制氮的渗入的绝缘膜(图1A至1C中的绝缘膜25);但是,氨分子的释放量少的绝缘膜是为了使晶体管具有更好的电特性而优选的。因此,使用样品A2及A3的条件形成的氮化硅膜不适用于绝缘膜26。
由上所述,使用样品A1的形成条件的条件1形成的氮化硅膜最适用于绝缘膜26。
由此,通过使用本实施例所示的条件,可以形成氢分子的释放量少且能抑制水的渗入的绝缘膜。通过使用该绝缘膜,可以制造电特性变化得到抑制的晶体管或者可靠性得到提高的晶体管。
实施例2
在本实施例中,制造包括通过实施例1所示的条件1至3形成的氮化硅膜的晶体管,并且说明Vg-Id特性的测定结果。本实施例中制造的晶体管具有与本发明的一个方式的晶体管的结构部分不同,以对绝缘膜抑制水从外部渗入的效果进行评价。具体来说,本实施例中制造的晶体管具有之前的实施方式中说明的晶体管50或晶体管70中没有设置绝缘膜25的结构。
说明包含于样品B1、样品B2和样品B3中的晶体管的制造工序。在本实施例中,参照图17A至17D说明该工序。
首先,如图17A所示,使用玻璃衬底作为衬底11,并在衬底11上形成栅电极15。
通过溅射法形成100nm厚的钨膜,并通过光刻工序在该钨膜上形成掩模,使用该掩模蚀刻该钨膜的一部分,来形成栅电极15。
接着,在栅电极15上形成栅极绝缘膜18。
作为栅极绝缘膜18,层叠包含50nm厚的氮化硅膜及200nm厚的氧氮化硅膜的叠层。在如下条件下形成氮化硅膜:向等离子体CVD装置的处理室中分别以50sccm及5000sccm供应硅烷及氮;处理室内的压力调节为60Pa;使用27.12MHz的高频电源供给150W的功率。在如下条件下形成上述氧氮化硅膜:向等离子体CVD装置的处理室中以20sccm及3000sccm供给硅烷及一氧化二氮;处理室内的压力调节为40Pa;使用27.12MHz的高频电源供给100W的功率。另外,上述氮化硅膜及上述氧氮化硅膜都在350℃的衬底温度下形成。
接着,形成隔着栅极绝缘膜18与栅电极15重叠的氧化物半导体膜19。
这里,在栅极绝缘膜18上通过溅射法形成CAAC-OS膜的IGZO膜,并且通过光刻工序在该IGZO膜上形成掩模,使用该掩模蚀刻该IGZO膜的一部分。然后,对被蚀刻的IGZO膜进行加热处理,来形成氧化物半导体膜19。另外,在本实施例中形成的IGZO膜具有35nm的厚度。
IGZO膜在如下方式形成,使用In:Ga:Zn=1:1:1(原子数比)的溅射靶材,向溅射装置的处理室内各以50sccm的流量供给氩和氧作为溅射气体,将处理室内的压力控制为0.6Pa,并且供给5kW的直流电力。另外,IGZO膜在170℃的衬底温度下形成。
接着,通过加热处理释放氧化物半导体膜中含有的水、氢等。这里,在氮气氛下以450℃进行1小时的加热处理,然后,在氮及氧气氛下以450℃进行1小时的加热处理。
关于通过到此为止的工序而获得的结构,可以参照图17B。
接着,在通过蚀刻栅极绝缘膜18的一部分使栅电极露出(未图示)之后,如图17C所示,形成接触于氧化物半导体膜19的一对电极21。
在栅极绝缘膜18及氧化物半导体膜19上形成导电膜,通过光刻工序在该导电膜上形成掩模,并利用该掩模蚀刻该导电膜的一部分,来形成一对电极21。注意,作为该导电膜,在50nm厚的钨膜上形成400nm厚的铝膜,并在该铝膜上形成100nm厚的钛膜。
接着,在将衬底转移到减压了的处理室中并以220℃进行加热之后,将衬底转移到充满了一氧化二氮的处理室中。然后,将氧化物半导体膜19暴露于通过使用27.12MHz的高频电源对设置于处理室内的上部电极供给150W的高频电力而生成的氧等离子体中,来供给氧22。
接着,在上述等离子体处理之后,在不暴露于大气的情况下连续地在氧化物半导体膜19及一对电极21上形成绝缘膜23及24。形成50nm厚的第一氧氮化硅膜作为绝缘膜23,形成400nm厚的第二氧氮化硅膜作为绝缘膜24。
第一氧氮化硅膜通过等离子体CVD法在如下条件下形成:使用流量为30sccm的硅烷及流量为4000sccm的一氧化二氮作为源气体,处理室的压力为40Pa,衬底温度为220℃,并对平行的平板电极供给150W的高频电力。
第二氧氮化硅膜通过等离子体CVD法在如下条件下形成:流量为160sccm的硅烷及流量为4000sccm的一氧化二氮作为源气体使用,处理室的压力为200Pa,衬底温度为220℃,并对平行的平板电极供给1500W的高频电力。在上述条件下,可以形成含有比化学计量组成更高比例的氧且通过加热而从中释放一部分氧的氧氮化硅膜。
接着,通过加热处理使水、氢等从绝缘膜23及24释放出去。这里,在氮及氧气氛下以350℃进行加热处理1小时。
接着,如图17D所示,在绝缘膜24上形成绝缘膜26。
在样品B1中,作为绝缘膜26,在实施例1所示的样品A1的条件1下形成氮化硅膜。
在样品B2中,作为绝缘膜26,在实施例1所示的样品A2的条件2下形成氮化硅膜。
在样品B3中,作为绝缘膜26,在实施例1所示的样品A3的条件3下形成氮化硅膜。
接着,虽然没有图示出,蚀刻绝缘膜23、24及26的一部分,形成露出一对电极的一部分的开口。
接着,在绝缘膜26上形成平坦化膜(未图示)。这里,绝缘膜26被组成物覆盖,并且进行曝光及显影,由此,形成具有露出一对电极的一部分的开口的平坦化膜。另外,作为平坦化膜,形成1.5μm厚的丙烯酸树脂。然后,进行加热处理。该加热处理以250℃的温度在氮气氛下进行1小时。
接着,形成与一对电极的一部分连接的导电膜(未图示)。这里,通过溅射法形成100nm厚的含有氧化硅的ITO膜。
通过上述工序,制造样品B1至B3中的晶体管。另外,在各样品中,在衬底上制造具有相同结构的24个晶体管。
接着,测量样品B1至B3的晶体管的Vg-Id特性。
接着,作为加速寿命试验,进行了压力锅测试(PCT:Pressure Cooker Test),以评价耐湿性。在本实施例的PCT试验中,将样品B1至B3置于如下条件15小时:温度为130℃、湿度为85%、压力为0.23MPa。
图18A至18C、图19A至19C和图20A至20C示出样品B1至B3的各晶体管的Vg-Id初期特性以及压力锅测试后的各晶体管的Vg-Id特性。就是说,图18A至18C示出样品B1的结果,图19A至19C示出样品B2的结果,图20A至20C示出样品B3的结果。
另外,在各样品中,测量出沟道长度(L)为2μm且沟道宽度(W)为50μm的晶体管1以及沟道长度(L)为6μm且沟道宽度(W)为50μm的晶体管2的Vg-Id特性。图18A、19A和20A示出样品B1至B3的晶体管1的初期特性,图18B、19B和20B示出样品B1至B3的晶体管2的初期特性,图18C、19C和20C示出压力锅测试后的样品B1至B3的晶体管2的Vg-Id特性。
根据图19A所示的Vg-Id特性,这些晶体管不具有开关特性。另外,根据图20A所示的Vg-Id特性,各晶体管的阈值电压的偏差较大。但是,根据图18A所示的Vg-Id特性,可认为各晶体管具有良好的开关特性,并且阈值电压的偏差较小。
可知,图18B及图20B所示的Vg-Id特性的晶体管的初期特性的阈值电压的偏差小于图19B所示的Vg-Id特性的初期特性的晶体管的阈值电压的偏差。
与图19C及图20C所示的压力锅测试后的Vg-Id特性相比,图18C所示的Vg-Id特性具有进一步良好的开关特性。
由上述理由,在晶体管上形成氢分子的释放量及氨分子的释放量少的氮化物绝缘膜,由此可以降低阈值电压的负方向的漂移并可以提高晶体管的可靠性。
接着,通过与本实施例的样品B1至B3相同的工序且在条件1至3之外的条件下形成绝缘膜26,来制造多个样品。在各样品中,在衬底上形成24个具有相同结构的晶体管,并且对各晶体管的Vg-Id初期特性进行比较。注意,在各晶体管中,沟道长度(L)为2μm,沟道宽度(W)为50μm。
图21示出在样品B1至B3或条件1至3以外的条件形成绝缘膜26的多个样品中来自绝缘膜26的氢分子释放量及氨分子释放量与晶体管的Vg-Id初期特性之间的关系。
在图21中,横轴显示从绝缘膜26释放的氢分子的量,纵轴显示从绝缘膜26释放的氨分子的量。另外,在图21中,圆圈显示衬底上的24个晶体管的最大阈值电压与最小阈值电压的差(Vth_max-Vth_min)小于或等于1V。另外,三角印显示Vth_max-Vth_min大于1V且小于或等于3V。另外,叉号显示Vth_max-Vth_min大于3V。
在图21中,在从绝缘膜26释放的氢分子的量低于5.0×1021分子/cm3的区域中,晶体管的阈值电压的变化得到抑制。由此,可以说氮化物绝缘膜设置在晶体管上,从该氮化物绝缘膜释放的氢分子的量低于5.0×1021分子/cm3,由此可以抑制晶体管的阈值电压的变化。另外,可以抑制阈值电压的负方向的漂移。
通过与本发明的一个方式的晶体管同样在绝缘膜26与氧化物半导体膜20之间设置可以抑制氮的渗入的绝缘膜(绝缘膜25),即使在绝缘膜26的形成条件为图21中的叉号或三角印显示的条件下,也可以抑制晶体管的阈值电压变化。
符号说明
11:衬底、13:基底绝缘膜、15:栅电极、18:栅极绝缘膜、19:氧化物半导体膜、20:氧化物半导体膜、21:电极、22:氧、23:绝缘膜、24:绝缘膜、25:绝缘膜、26:绝缘膜、27:保护膜、50:晶体管、61:栅电极、70:晶体管、491:公共电位线、492:公共电极、601:衬底、602:光电二极管、606a:半导体膜、606b:半导体膜、606c:半导体膜、608:粘合层、613:衬底、632:绝缘膜、633:层间绝缘膜、634:层间绝缘膜、640:晶体管、641a:电极、641b:电极、642:电极、643:导电膜、645:导电膜、656:晶体管、658:光电二极管复位信号线、659:栅极信号线、671:光电传感器输出信号线、672:光电传感器基准信号线、901:衬底、902:像素部分、903:信号线驱动电路、904:扫描线驱动电路、905:密封剂、906:衬底、908:液晶、910:晶体管、911:晶体管、913:液晶元件、915:连接端子电极、916:端子电极、918:FPC、918a:FPC、918b:FPC、919:各向异性导电膜、923:绝缘膜、924:绝缘膜、926:间隔物、929:电极、930:电极、931:对置电极、932:绝缘膜、934:像素电极、935:对准膜、936:对准膜、937:密封剂、938:绝缘膜、939:绝缘膜、940:平坦化绝缘膜、942:绝缘膜、943:绝缘膜、960:分隔壁、961:发光层、963:发光元件、964:填充材料、991:硅晶片、993:氮化硅膜、995:氧氮化硅膜、9000:桌子、9001:外壳、9002:桌腿、9003:显示部分、9004:显示按钮、9005:电源供应线、9033:夹子、9034:开关、9035:电源开关、9036:开关、9038:操作开关、9100:电视装置、9101:外壳、9103:显示部分、9105:支架、9107:显示部分、9109:操作键、9110:遥控操作机、9201:主体、9202:外壳、9203:显示部分、9204:键盘、9205:外部连接端口、9206:指向装置、9630:外壳、9631:显示部分、9631a:显示部分、9631b:显示部分、9632a:区域、9632b:区域、9633:太阳能电池、9634:充放电控制电路、9635:电池、9636:DCDC转换器、9637:转换器、9638:操作键、9639:按钮
本申请基于2012年6月29日向日本专利局提交的日本专利申请第2012-147783号,其全部内容通过引用纳入本文。

Claims (8)

1.一种用于制造半导体装置的方法,包括以下步骤:
在衬底上形成栅电极;
在所述栅电极上形成栅极绝缘膜;
在所述栅极绝缘膜上形成氧化物半导体膜;
形成电连接至所述氧化物半导体膜的源电极和漏电极;
在所述源电极和所述漏电极上形成第一氧氮化绝缘膜;
在所述第一氧氮化绝缘膜上形成第二氧氮化绝缘膜;
在所述第二氧氮化绝缘膜上形成与该第二氧氮化绝缘膜相接触的氮化物绝缘膜,
其中,所述第二氧氮化绝缘膜的蚀刻速率低于所述第一氧氮化绝缘膜的蚀刻速率,
其中,通过使用包含氨的源气体在高于或等于200℃且低于或等于370℃的衬底温度下形成所述氮化物绝缘膜,且
其中,热脱附谱分析中从所述氮化物绝缘膜释放的氨分子的量小于或等于2.0×1020分子/cm3
2.一种用于制造半导体装置的方法,包括以下步骤:
在衬底上形成栅电极;
在所述栅电极上形成栅极绝缘膜;
在所述栅极绝缘膜上形成氧化物半导体膜;
形成电连接至所述氧化物半导体膜的源电极和漏电极;
在所述源电极和所述漏电极上形成第一氧氮化绝缘膜;
在所述第一氧氮化绝缘膜上形成第二氧氮化绝缘膜;
在所述第二氧氮化绝缘膜上形成与该第二氧氮化绝缘膜相接触的氮化物绝缘膜,
其中,所述第二氧氮化绝缘膜的蚀刻速率低于所述第一氧氮化绝缘膜的蚀刻速率,
其中,通过使用包含氨和氮的源气体在高于或等于200℃且低于或等于370℃的衬底温度下形成所述氮化物绝缘膜,且
其中,所述氮的流量是所述氨的流量的5倍至50倍。
3.一种用于制造半导体装置的方法,包括以下步骤:
在衬底上形成栅电极;
在所述栅电极上形成栅极绝缘膜;
在所述栅极绝缘膜上形成氧化物半导体膜;
在形成所述氧化物半导体膜之后进行第一加热处理;
形成电连接至所述氧化物半导体膜的源电极和漏电极;
在所述源电极和所述漏电极上形成第一氧化物绝缘膜;
在所述第一氧化物绝缘膜上形成第二氧化物绝缘膜;
通过第二加热处理将氧从所述第一氧化物绝缘膜移动到所述氧化物半导体膜;
在进行了所述第二加热处理之后,在所述第二氧化物绝缘膜上形成与该第二氧化物绝缘膜相接触的氮化物绝缘膜,
其中,在高于或等于200℃且低于450℃的温度下进行大于或等于3分钟且小于24小时的所述第一加热处理,
其中,所述第二氧化物绝缘膜的蚀刻速率低于所述第一氧化物绝缘膜的蚀刻速率,
其中,通过使用包含氨的源气体在高于或等于200℃且低于或等于370℃的衬底温度下形成所述氮化物绝缘膜,且
其中,热脱附谱分析中从所述氮化物绝缘膜释放的氨分子的量小于或等于2.0×1020分子/cm3
4.一种用于制造半导体装置的方法,包括以下步骤:
在衬底上形成栅电极;
在所述栅电极上形成栅极绝缘膜;
在所述栅极绝缘膜上形成氧化物半导体膜;
在形成所述氧化物半导体膜之后进行第一加热处理;
形成电连接至所述氧化物半导体膜的源电极和漏电极;
在所述源电极和所述漏电极上形成第一氧化物绝缘膜;
在所述第一氧化物绝缘膜上形成第二氧化物绝缘膜;
通过第二加热处理将氧从所述第一氧化物绝缘膜移动到所述氧化物半导体膜;
在进行了所述第二加热处理之后,在所述第二氧化物绝缘膜上形成与该第二氧化物绝缘膜相接触的氮化物绝缘膜,
其中,在高于或等于200℃且低于450℃的温度下进行大于或等于3分钟且小于24小时的所述第一加热处理,
其中,所述第二氧化物绝缘膜的蚀刻速率低于所述第一氧化物绝缘膜的蚀刻速率,
其中,通过使用包含氨和氮的源气体在高于或等于200℃且低于或等于370℃的衬底温度下形成所述氮化物绝缘膜,且
其中,所述氮的流量是所述氨的流量的5倍至50倍。
5.如权利要求1至4中任一项所述的用于制造半导体装置的方法,其特征在于,所述氧化物半导体膜包括铟、镓和锌。
6.如权利要求1或2所述的用于制造半导体装置的方法,其特征在于,所述方法还包括以下步骤:
在形成所述氧化物半导体膜之后进行加热处理。
7.如权利要求1或2所述的用于制造半导体装置的方法,其特征在于,
形成所述第一氧氮化绝缘膜是在加热所述衬底的同时进行的,且
其中,所述衬底的温度高于或等于180℃且低于或等于250℃。
8.如权利要求1至4中任一项所述的用于制造半导体装置的方法,其特征在于,形成所述氮化物绝缘膜是通过CVD法进行的。
CN201710352132.4A 2012-06-29 2013-06-20 用于制造半导体装置的方法 Active CN107026089B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-147783 2012-06-29
JP2012147783 2012-06-29
CN201380034241.1A CN104395991B (zh) 2012-06-29 2013-06-20 半导体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201380034241.1A Division CN104395991B (zh) 2012-06-29 2013-06-20 半导体装置

Publications (2)

Publication Number Publication Date
CN107026089A CN107026089A (zh) 2017-08-08
CN107026089B true CN107026089B (zh) 2021-12-03

Family

ID=49777167

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201710352132.4A Active CN107026089B (zh) 2012-06-29 2013-06-20 用于制造半导体装置的方法
CN201380034241.1A Active CN104395991B (zh) 2012-06-29 2013-06-20 半导体装置
CN201710352139.6A Active CN107123688B (zh) 2012-06-29 2013-06-20 半导体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
CN201380034241.1A Active CN104395991B (zh) 2012-06-29 2013-06-20 半导体装置
CN201710352139.6A Active CN107123688B (zh) 2012-06-29 2013-06-20 半导体装置

Country Status (6)

Country Link
US (2) US20140001467A1 (zh)
JP (8) JP6283176B2 (zh)
KR (4) KR102213518B1 (zh)
CN (3) CN107026089B (zh)
TW (6) TWI673878B (zh)
WO (1) WO2014003086A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9349593B2 (en) 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9394614B2 (en) 2013-04-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming projections and depressions, sealing structure, and light-emitting device
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
DE112015001024T5 (de) 2014-02-28 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Eine Halbleitervorrichtung, eine Anzeigevorrichtung, die die Halbleitervorrichtung umfasst, ein Anzeigemodul, das die Anzeigevorrichtung umfasst und ein elektronisches Gerät, das die Halbleitervorrichtung, die Anzeigevorrichtung oder das Anzeigemodul umfasst
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN104155812A (zh) * 2014-07-29 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
TWI686870B (zh) * 2015-03-03 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置及使用該顯示裝置之電子裝置
EP3315461B1 (en) * 2015-06-23 2021-07-07 BGI Shenzhen Micro-porous electrode and method for analysis of chemical substances
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
WO2017149428A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
US11302717B2 (en) * 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106992189A (zh) * 2017-04-20 2017-07-28 深圳市华星光电技术有限公司 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法
TWI652606B (zh) * 2017-06-29 2019-03-01 日商阿爾普士電氣股份有限公司 Input device
JP2020096220A (ja) 2018-12-10 2020-06-18 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
CN110223600B (zh) * 2019-05-14 2020-11-10 深圳市华星光电技术有限公司 覆晶薄膜的绑定结构

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284848A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
KR100803770B1 (ko) * 2000-03-07 2008-02-15 에이에스엠 인터내셔널 엔.브이. 구배(graded)박막
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2005033023A (ja) * 2003-07-07 2005-02-03 Sony Corp 半導体装置の製造方法および半導体装置
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
KR100524809B1 (ko) * 2003-12-19 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 이중게이트 절연막 형성방법
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101432766B1 (ko) * 2006-05-26 2014-08-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작방법
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4404084B2 (ja) * 2006-10-31 2010-01-27 エプソンイメージングデバイス株式会社 アクティブマトリクス型液晶表示装置
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4752967B2 (ja) * 2009-01-27 2011-08-17 カシオ計算機株式会社 多層膜の形成方法及び表示パネルの製造方法
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR102503687B1 (ko) * 2009-07-03 2023-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5458102B2 (ja) * 2009-09-04 2014-04-02 株式会社東芝 薄膜トランジスタの製造方法
KR102293198B1 (ko) * 2009-09-16 2021-08-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
WO2011036981A1 (en) * 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011039853A1 (ja) * 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20120093864A (ko) * 2009-10-09 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
KR20120102653A (ko) * 2009-10-30 2012-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작방법
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
KR20120093952A (ko) * 2009-11-06 2012-08-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 소자 및 반도체 장치 제조 방법과, 성막 장치
JP5437776B2 (ja) * 2009-11-18 2014-03-12 三井金属鉱業株式会社 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR102198144B1 (ko) * 2009-12-28 2021-01-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치와 반도체 장치
CN102782859B (zh) * 2010-02-26 2015-07-29 株式会社半导体能源研究所 半导体装置的制造方法
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
KR20130055607A (ko) * 2010-04-23 2013-05-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
KR101891841B1 (ko) * 2010-09-28 2018-08-24 도판 인사츠 가부시키가이샤 박막 트랜지스터 및 그의 제조 방법, 박막 트랜지스터를 구비하는 화상 표시 장치
JP5624628B2 (ja) * 2010-11-10 2014-11-12 株式会社日立製作所 半導体装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110284848A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
US20190067486A1 (en) 2019-02-28
JP2017055138A (ja) 2017-03-16
JP6626927B2 (ja) 2019-12-25
KR20150029000A (ko) 2015-03-17
KR102358093B1 (ko) 2022-02-08
CN107123688B (zh) 2021-04-09
JP6283176B2 (ja) 2018-02-21
US20140001467A1 (en) 2014-01-02
TW201739053A (zh) 2017-11-01
TWI631713B (zh) 2018-08-01
CN107123688A (zh) 2017-09-01
JP2020074400A (ja) 2020-05-14
KR20200119897A (ko) 2020-10-20
TWI710139B (zh) 2020-11-11
JP2020047935A (ja) 2020-03-26
JP2022002320A (ja) 2022-01-06
KR102213518B1 (ko) 2021-02-08
TWI755895B (zh) 2022-02-21
CN104395991B (zh) 2017-06-20
JP6811301B2 (ja) 2021-01-13
TW202107715A (zh) 2021-02-16
KR20220013471A (ko) 2022-02-04
TWI673878B (zh) 2019-10-01
KR20210014760A (ko) 2021-02-09
JP2018160686A (ja) 2018-10-11
JP2014030003A (ja) 2014-02-13
TW202013736A (zh) 2020-04-01
TWI596772B (zh) 2017-08-21
TW202221931A (zh) 2022-06-01
JP6182255B2 (ja) 2017-08-16
TW201407783A (zh) 2014-02-16
JP2017135403A (ja) 2017-08-03
CN104395991A (zh) 2015-03-04
JP2021097242A (ja) 2021-06-24
CN107026089A (zh) 2017-08-08
WO2014003086A1 (en) 2014-01-03
JP6360223B2 (ja) 2018-07-18
TW201842674A (zh) 2018-12-01

Similar Documents

Publication Publication Date Title
CN107026089B (zh) 用于制造半导体装置的方法
US9761738B2 (en) Semiconductor device having first and second oxide semiconductors with difference energy level
US10453927B2 (en) Semiconductor device including nitride insulating layer and method for manufacturing the same
CN107403840B (zh) 半导体装置
KR20190103126A (ko) 반도체 장치
KR20140002496A (ko) 반도체 장치
TW201251030A (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant