TWI755895B - 半導體裝置及其製作方法 - Google Patents

半導體裝置及其製作方法 Download PDF

Info

Publication number
TWI755895B
TWI755895B TW109136146A TW109136146A TWI755895B TW I755895 B TWI755895 B TW I755895B TW 109136146 A TW109136146 A TW 109136146A TW 109136146 A TW109136146 A TW 109136146A TW I755895 B TWI755895 B TW I755895B
Authority
TW
Taiwan
Prior art keywords
insulating film
film
oxide semiconductor
transistor
oxide
Prior art date
Application number
TW109136146A
Other languages
English (en)
Other versions
TW202107715A (zh
Inventor
山崎舜平
佐佐木俊成
羽持貴士
宮本敏行
野村昌史
肥純一
岡崎健一
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202107715A publication Critical patent/TW202107715A/zh
Application granted granted Critical
Publication of TWI755895B publication Critical patent/TWI755895B/zh

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306Circuit arrangements or driving methods for the control of single liquid crystal cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit

Abstract

本發明的目的之一是提供一種使用氧化物半導體的電特性變動得到抑制或者可靠性得到提高的半導體裝置。本發明的一個方式是一種具有構成通道形成區的氧化物半導體膜的半導體裝置,其中在上述氧化物半導體膜上設置用來抑制水侵入的至少含有氮的絕緣膜以及防止從該絕緣膜釋放出的氮的侵入的絕緣膜。另外,作為侵入氧化物半導體膜的水,有大氣中含有的水或包含於設置在用於抑制水的侵入的絕緣膜上的膜等中的水等。另外,作為抑制水的侵入的絕緣膜,可以使用被加熱時的氫分子的釋放量低於5.0×1021分子/cm3的氮化絕緣膜。

Description

半導體裝置及其製作方法
本說明書等所公開的發明係涉及一種半導體裝置。
注意,本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置,因此電光裝置、影像顯示裝置、半導體電路以及電子裝置都是半導體裝置。
作為以液晶顯示裝置及發光顯示裝置為代表的影像顯示裝置,利用使用形成於具有絕緣表面的基板上的半導體薄膜的電晶體。此外,該電晶體也被廣泛應用於如積體電路(IC)等的電子裝置中。作為能夠用於該電晶體的半導體薄膜,不僅有廣為周知的矽類半導體,還可以使用呈現半導體特性的金屬氧化物(以下,記作氧化物半導體)。
例如,公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
在本說明書中,將作為形成於具有絕緣表面的基板上 的半導體薄膜使用氧化物半導體薄膜的電晶體,記作使用氧化物半導體的電晶體。另外,由於電晶體藉由利用半導體特性能夠工作,所以該電晶體為半導體裝置。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
在使用氧化物半導體的半導體裝置中,有時由設置在構成通道形成區的氧化物半導體膜上的絕緣膜等放出的元素作為雜質擴散到上述氧化物半導體膜中,導致半導體裝置的電特性(典型的為臨界電壓)發生變動而使半導體裝置的可靠性降低。
例如,當設置於氧化物半導體膜上的絕緣膜中含有水或氫或者氮或氨時,上述物質擴散到氧化物半導體膜中導致半導體裝置的電特性發生變化,而使半導體裝置的可靠性降低。
侵入氧化物半導體膜中的氫與接合到金屬原子的氧發生反應而成為水,同時在氧脫離的晶格(或氧脫離的部分)中形成缺陷。另外,部分氫與氧發生反應而生成作為載子的電子。此外,侵入氧化物半導體膜的氮與金屬原子或氧發生反應而生成作為載子的電子。其結果,具有含有氫或氮的氧化物半導體膜的電晶體容易變為常導通。
於是,本發明的一個方式的目的之一是提供一種使用氧化物半導體的電特性變動得到抑制或者可靠性得到提高的半導體裝置。
本發明的一個方式是一種具有構成通道形成區的氧化物半導體膜的半導體裝置,其中在上述氧化物半導體膜上設置用來抑制水侵入(也稱為擴散)的至少含有氮的絕緣膜以及防止從該絕緣膜釋放出的元素(典型地有氮)侵入(也稱為擴散)的絕緣膜。另外,作為侵入氧化物半導體膜的水,有大氣中含有的水以及設置在用於抑制水的侵入的絕緣膜上的膜中的水等。另外,作為氮的供應源有氮及氨等。
即,根據本發明的一個方式的半導體裝置至少包括:防止水侵入的絕緣膜;以及用來保護氧化物半導體膜的絕緣膜,其中該絕緣膜防止從上述絕緣膜釋放出的包含於上述絕緣膜中的元素侵入氧化物半導體膜。作為保護氧化物半導體膜的絕緣膜,與其抑制氮的侵入的效果相比,其抑制氫的侵入的效果較弱。因此,作為抑制水的侵入的絕緣膜,較佳的是使用氫含量儘量被降低了的絕緣膜。例如,作為抑制水的侵入的絕緣膜,較佳的是使用被加熱時的氫分子的釋放量低於5.0×1021分子/cm3的絕緣膜。
於是,本發明的一個方式是一種半導體裝置,其包括:閘極電極;覆蓋閘極電極的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊的氧化物半導體膜;與氧化物半導體膜接觸的一對電極;設置於氧化物半導體膜上的第一絕緣膜;以及接觸於第一絕緣膜且至少含有氮的第二絕緣膜,其中第一絕緣膜保護氧化物半導體膜防止從第二絕緣膜釋放出的氮侵入氧化物半導體膜,第二絕緣膜被加熱時氫分 子的釋放量低於5.0×1021分子/cm3
另外,在根據本發明的一個方式的半導體裝置中,作為保護氧化物半導體膜的絕緣膜可以使用緻密的氧化絕緣膜,該絕緣膜防止從抑制水侵入的絕緣膜釋放出的元素擴散到氧化物半導體膜中。並且,作為防止水侵入的絕緣膜,可以使用被加熱時氫分子的釋放量為上述範圍內的氮化絕緣膜。
本發明的一個方式是一種半導體裝置,其包括:閘極電極;覆蓋閘極電極的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊的氧化物半導體膜;接觸於氧化物半導體膜的一對電極;設置於氧化物半導體膜上的第一絕緣膜;以及接觸於第一絕緣膜的第二絕緣膜,其中所述第一絕緣膜為緻密的氧化絕緣膜,第二絕緣膜被加熱時的氫分子的釋放量低於5.0×1021分子/cm3
另外,在根據本發明的一個方式的半導體裝置中,緻密的氧化絕緣膜是在25℃下相對於0.5重量%的氫氟酸的蝕刻速度為10nm/分以下的氧化絕緣膜。
本發明的一個方式的半導體裝置包括:閘極電極;覆蓋閘極電極的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊的氧化物半導體膜;接觸於氧化物半導體膜的一對電極;設置在氧化物半導體膜上的第一絕緣膜;以及接觸於第一絕緣膜的第二絕緣膜,其中,第一絕緣膜是在25℃下相對於0.5重量%的氫氟酸的蝕刻速度為10nm/分以下的氧化絕緣膜,第二絕緣膜是被加熱時的氫分子的釋放量 低於5.0×1021分子/cm3的氮化絕緣膜。
在上述半導體裝置中,當以接觸第二絕緣膜的方式設置有機樹脂膜並將該有機樹脂膜作為層間絕緣膜或平坦化絕緣膜時,第二絕緣膜可以抑制包含於該有機樹脂膜中的水及大氣中含有的水透過該有機樹脂膜擴散至氧化物半導體膜中。作為上述有機樹脂膜例如可以舉出丙烯酸膜等。
另外,根據本發明的一個方式的半導體裝置可以採用如下結構:在氧化物半導體膜與保護氧化物半導體膜的防止從抑制水侵入的絕緣膜釋放出的元素侵入氧化物半導體膜的絕緣膜之間,設置能夠修復氧化物半導體膜中的氧缺陷的絕緣膜。具體地,可以設置接觸於氧化物半導體膜的使氧透過的絕緣膜以及接觸於使氧透過的絕緣膜的含有比滿足化學計量組成的氧更多的氧的絕緣膜。
在上述半導體裝置中,在氧化物半導體膜上設置有使氧透過的絕緣膜以及含有比滿足化學計量組成的氧更多的氧的絕緣膜。因此,根據本發明的一個方式的半導體裝置在氧化物半導體膜上設置有具有不同功能的四種絕緣膜。
本發明的一個方式是一種半導體裝置,其包括:閘極電極;覆蓋閘極電極的閘極絕緣膜;隔著閘極絕緣膜與閘極電極重疊的氧化物半導體膜;接觸於氧化物半導體膜的一對電極;接觸於氧化物半導體膜的第一絕緣膜;接觸於第一絕緣膜的第二絕緣膜;接觸於第二絕緣膜的第三絕緣膜;以及接觸於第三絕緣膜且至少含有氮的第四絕緣膜,其中第一絕緣膜是使氧透過的絕緣膜,第二絕緣膜是含有 比滿足化學計量組成的氧更多的氧的絕緣膜,第三絕緣膜是保護氧化物半導體膜的防止從第四絕緣膜釋放出的氮侵入氧化物半導體膜的絕緣膜,第四絕緣膜是被加熱時氫分子的釋放量低於5.0×1021分子/cm3的絕緣膜。
另外,在上述半導體裝置中,第一絕緣膜可以使用使氧透過的氧化絕緣膜,第二絕緣膜可以使用含有比滿足化學計量組成的氧更多的氧的氧化絕緣膜,第三絕緣膜可以使用緻密的氧化絕緣膜,第四絕緣膜可以使用被加熱時氫分子的釋放量為上述範圍內的氮化絕緣膜。
在上述半導體裝置中,能夠用於第三絕緣膜的緻密的氧化絕緣膜是在25℃下相對於0.5重量%的氫氟酸的蝕刻速度為10nm/分以下的速度低於第二絕緣膜的氧化絕緣膜。
另外,在上述半導體裝置中,當以接觸第四絕緣膜的方式設置有機樹脂膜並將該有機樹脂膜作為層間絕緣膜或平坦化絕緣膜時,第四絕緣膜可以抑制包含於該有機樹脂膜中的水及大氣中含有的水透過該有機樹脂膜擴散至氧化物半導體膜中。例如作為上述有機樹脂膜可以舉出丙烯酸膜等。
根據本發明的一個方式可以提供一種電特性變動得到抑制的半導體裝置或可靠性得到提高的半導體裝置。另外,藉由根據本發明的一個方式的半導體裝置可以抑制的電特性變動是指因經時變化或光閘極BT(Bias-Temperature)壓力試驗產生的半導體裝置的臨界電壓的變 動等。
11:基板
13:基底絕緣膜
15:閘極電極
18:閘極絕緣膜
19:氧化物半導體膜
20:氧化物半導體膜
21:電極
22:氧
23:絕緣膜
24:絕緣膜
25:絕緣膜
26:絕緣膜
27:保護膜
50:電晶體
61:閘極電極
70:電晶體
491:共用電位線
492:共用電極
601:基板
602:光電二極管
606a:第一半導體膜
606b:第二半導體膜
606c:第三半導體膜
608:黏合層
613:基板
632:絕緣膜
633:層間絕緣膜
634:層間絕緣膜
640:電晶體
641a:電極
641b:電極
642:電極
643:導電膜
645:導電膜
656:電晶體
658:光電二極管復位信號線
659:閘極信號線
671:光電傳感器輸出信號線
672:光電傳感器基準信號線
901:基板
902:像素部
903:信號線驅動電路
904:掃描線驅動電路
905:密封材料
906:基板
908:液晶
910:電晶體
911:電晶體
913:液晶元件
915:連接端子電極
916:端子電極
918:FPC
918a:FPC
918b:FPC
919:各向異性導電膜
923:絕緣膜
924:絕緣膜
926:間隔物
929:第一電極
930:第二電極
931:對電極
932:絕緣膜
934:像素電極
935:配向膜
936:配向膜
937:密封材料
938:絕緣膜
939:絕緣膜
940:平坦化絕緣膜
942:絕緣膜
943:絕緣膜
960:分隔壁
961:發光層
963:發光元件
964:填充材料
991:矽晶片
993:氮化矽膜
995:氧氮化矽膜
9000:桌子
9001:外殼
9002:桌腿
9003:顯示部
9004:顯示按鈕
9005:電源供應線
9033:卡子
9034:開關
9035:電源開關
9036:開關
9038:操作開關
9100:電視機
9101:外殼
9103:顯示部
9105:支架
9107:顯示部
9109:操作鍵
9110:遙控器
9201:主體
9202:外殼
9203:顯示部
9204:鍵盤
9205:外部連接端口
9206:指向裝置
9630:外殼
9631:顯示部
9631a:顯示部
9631b:顯示部
9632a:區域
9632b:區域
9633:太陽能電池
9634:充放電控制電路
9635:電池
9636:DCDC轉換器
9637:轉換器
9638:操作鍵
9639:按鈕
在圖式中:
圖1A至圖1C是示出電晶體的一個方式的俯視圖及剖面圖;
圖2A至圖2D是示出電晶體的製造方法的一個方式的剖面圖;
圖3是示出電晶體的一個方式的剖面圖;
圖4A至圖4C是示出顯示裝置的一個方式的俯視圖;
圖5A和圖5B是示出顯示裝置的一個方式的剖面圖;
圖6是示出顯示裝置的一個方式的剖面圖;
圖7A至圖7C是示出顯示裝置的一個方式的俯視圖及剖面圖;
圖8是示出顯示裝置的一個方式的剖面圖;
圖9A和圖9B是示出半導體裝置的一個方式的電路圖及剖面圖;
圖10A至圖10C是示出電子裝置的圖;
圖11A至圖11C是示出電子裝置的圖;
圖12A和圖12B是示出樣本的結構的圖;
圖13A至圖13C是示出熱脫附譜分析的結果的圖;
圖14A和圖14B是示出熱脫附譜分析的結果的圖;
圖15A和圖15B是示出熱脫附譜分析的結果的圖;
圖16A和圖16B是示出熱脫附譜分析的結果的圖;
圖17A至圖17D是說明電晶體的製造方法的剖面圖;
圖18A至圖18C是說明電晶體的Vg-Id特性的圖;
圖19A至圖19C是說明電晶體的Vg-Id特性的圖;
圖20A至圖20C是說明電晶體的Vg-Id特性的圖;
圖21是說明氮化矽膜的氫分子的釋放量與氨分子的釋放量、電晶體的Vg-Id特性的關係的圖。
下面,將參照圖式詳細說明本發明的實施方式。但是,本發明不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。
在下面所說明的本發明的結構中,在不同的圖式中共同使用相同的元件符號來顯示相同的部分或具有相同功能的部分,而省略其重複說明。此外,當顯示具有相同功能的部分時有時使用相同的陰影線,而不特別附加元件符號。
在本說明書所說明的每個圖式中,各組件的大小、膜的厚度或區域為了清晰可見而有時被誇大。因此,本發明並不一定限定於比例。在本說明書等中,為方便起見,附 加了第一、第二等序數詞,這些序數詞並不表示製程順序或疊層順序。另外,這些序數詞在本說明書等中不表示用來特定發明的事項的固有名稱。
另外,本發明中的“源極”及“汲極”的功能在電路工作的電流方向變化的情況等下,有時互相調換。因此,在本說明書中,“源極”及“汲極”可以被互相調換。
另外,電壓是指兩個點之間的電位差,電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是,一般來說,將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓,通常,電位和電壓是同義詞。因此,在本說明書中,除了特別指定的情況以外,既可將“電位”稱為“電壓”,又可將“電壓”稱為“電位”。
在本說明書中,當在進行光微影製程之後進行蝕刻製程時,去除光微影製程中形成的遮罩。
實施方式1
在本實施方式中,參照圖式對根據本發明的一個方式的半導體裝置及其製造方法進行說明。在本實施方式中,作為半導體裝置的一個例子,示出具有氧化物半導體膜的電晶體。
圖1A至圖1C示出電晶體50的俯視圖及剖面圖。圖1A是電晶體50的俯視圖,圖1B是沿圖1A的點劃線A-B的剖面圖,並且圖1C是沿圖1A的點劃線C-D的剖面 圖。另外,在圖1A中,為了明確起見,省略基板11、基底絕緣膜13、電晶體50的構成要素的一部分(例如,閘極絕緣膜18)、絕緣膜23至絕緣膜26等。
電晶體50是閘極電極15設置於基板11上的底閘極型電晶體。另外,在電晶體50中,基板11及閘極電極15上設置有閘極絕緣膜18,隔著閘極絕緣膜18與閘極電極15重疊地設置有氧化物半導體膜20,並且以接觸於氧化物半導體膜20的方式設置有一對電極21。並且,在電晶體50中,在閘極絕緣膜18、氧化物半導體膜20及一對電極21上至少設置有絕緣膜25及絕緣膜26。另外,電晶體50較佳的是包括由設置在絕緣膜25與氧化物半導體膜20之間的絕緣膜23及絕緣膜24以及絕緣膜25及絕緣膜26構成的保護膜27(參照圖1B及圖1C)。
絕緣膜26是至少含有氮的絕緣膜,其具有抑制外部的水侵入氧化物半導體膜20的功能。絕緣膜25具有抑制從絕緣膜26釋放出的元素侵入氧化物半導體膜20的功能。即,絕緣膜25防止從絕緣膜26釋放出的元素進入氧化物半導體膜20。另外,絕緣膜25具有防止設置於氧化物半導體膜20上的膜(例如絕緣膜23及絕緣膜24)等含有的氧釋放到外部的功能(氧的阻擋效果)。另外,絕緣膜26也可以具有阻擋氧的效果。另外,從絕緣膜26釋放出的元素主要為氮或含有氨等可能成為氮源的化合物。另外,在本說明書中,外部的水是指大氣中含有的水或者絕緣膜26以外的任一構成要素(絕緣膜等)中含有的 水。
作為絕緣膜25,可以使用緻密的氧化絕緣膜。具體地,可以使用如下氧化物半導體膜:在25℃下,相對於0.5重量%的氫氟酸的蝕刻速度為10nm/分以下,較佳為8nm/分以下。
絕緣膜25形成為能夠抑制從絕緣膜26釋放出的元素侵入氧化物半導體膜20的厚度。例如,可以將絕緣膜25的厚度形成為5nm以上150nm以下,較佳為5nm以上50nm以下,更佳的是為10nm以上30nm以下。
如上所述,絕緣膜25可以使用具有上述蝕刻速度且厚度為上述範圍內的氧化矽膜或氧氮化矽膜等。
可以利用下述條件形成能夠用作絕緣膜25的氧化矽膜或氧氮化矽膜。該形成條件為:將安裝於電漿CVD設備的進行了真空排氣的處理室內的基板置於300℃以上400℃以下,較佳為320℃以上370℃以下;對處理室中引入原料氣體,並將處理室內的壓力設定為100Pa以上250Pa以下,較佳為100Pa以上200Pa以下;並對設置於處理室內的電極施加高頻電力。
作為絕緣膜25的原料氣體,較佳為使用含有矽的沉積氣體及氧化氣體。含有矽的沉積氣體的典型例子有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體,可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
作為絕緣膜26,較佳的是使用被加熱時氫分子的釋放量儘量低的氮化絕緣膜。這是由於如下緣故:雖然絕緣 膜25具有較高的抑制從絕緣膜26釋放出的氮的擴散的功能,但是其抑制從絕緣膜26釋放出的氫的擴散的功能較低。具體地,可以使用被加熱時的氫分子的釋放量為以下範圍內的氮化絕緣膜。被加熱時的氫分子的釋放量低於5.0×1021分子/cm3,較佳為低於3.0×1021分子/cm3,更佳的是低於1.0×1021分子/cm3。另外,雖然電晶體50能夠利用絕緣膜25抑制從絕緣膜26釋放出的氮的侵入,但是較佳的是絕緣膜26中的可能成為氮源的氨也儘量低。即,絕緣膜26較佳為被加熱時的氨分子的釋放量儘量低的氮化絕緣膜。
下面,對利用熱脫附譜分析(以下稱為TDS分析)測量氫分子及氨的釋放量的方法進行說明。
利用TDS分析的氣體的釋放量與光譜的積分值成正比。因此,可以藉由絕緣膜的光譜的積分值與標準樣本的基準值的比,來計算氣體的釋放量。標準樣本的基準值是指含有指定原子的樣本相對於光譜的積分值的原子密度比例。
例如,根據作為標準樣本的含有指定密度的氫的矽晶片的TDS分析結果以及絕緣膜的TDS分析結果,可以使用算式1求出絕緣膜的氫分子的釋放量(NH2)。在此,假設利用TDS分析得到的被檢出的質量數為2的所有光譜都源自氫分子。另外,質量數為1以外的氫原子同位素在自然界中的存在比率極低,所以不加考慮。
[數1]
Figure 109136146-A0101-12-0013-1
NH2為氫分子的釋放量。NH2(s)是將從標準樣本釋放出的氫分子換算成密度的值。SH2(s)是對標準樣本進行TDS分析時的光譜的積分值。這裏,將標準樣本的基準值設定為NH2(s)/SH2(s)。SH2是對絕緣膜進行TDS分析時的光譜的積分值。α是影響TDS分析中的光譜強度的係數。關於算式1的詳細內容可以參照日本專利申請公開平6-275697號公報。另外,上述絕緣膜的氫分子的釋放量藉由使用電子科學株式會社製造的熱脫附分析裝置EMD-WA1000S/W,作為標準樣本使用包含1×1016atoms/cm2的氫原子的矽晶片進行測量。
另外,在上述算式1中,藉由將對絕緣膜的氨分子的釋放量進行TDS分析時的光譜的積分值代入SH2,可以求出氨分子的釋放量。
將絕緣膜26形成為能夠抑制從外部的水的侵入的厚度。例如,可以將其形成為50nm以上200nm以下,較佳為50nm以上150nm以下,更佳的是為50nm以上100nm以下。
另外,作為絕緣膜26,可以使用被加熱時的氫分子的釋放量為上述範圍內且厚度為上述範圍內的氮化矽膜等。
可以利用下述條件形成能夠用作絕緣膜26的氮化矽 膜。該形成條件為:將安裝於電漿CVD設備的進行了真空排氣的處理室內的基板置於80℃以上400℃以下,較佳為200℃以上370℃以下;對處理室中引入原料氣體,並將處理室內的壓力設定為100Pa以上250Pa以下,較佳為100Pa以上200Pa以下;並對設置於處理室內的電極施加高頻電力。
作為絕緣膜26的原料氣體,較佳為使用含有矽的沉積氣體、氮及氨。作為含有矽的沉積氣體的典型例子,有矽烷、乙矽烷、丙矽烷、氟化矽烷等。另外,較佳的是氮的流量為氨的流量的5倍以上50倍以下,更佳的是為10倍以上50倍以下。
藉由作為原料氣體使用氨,可以促進含有矽的沉積氣體及氮的分解。這是由於氨因電漿能或熱能解離,因解離產生的能量使含有矽的沉積氣體分子鍵及氮分子鍵分解。由此,可以形成能夠抑制水侵入並具有氧阻擋性的氮化矽膜。
由上所述,藉由設置絕緣膜25及絕緣膜26,可以製造電特性變動得到抑制的電晶體50。
電晶體50的電特性變動是指因經時變化或光閘極BT壓力試驗產生的電晶體50的臨界電壓的變動等。
另外,由於使用氧化物半導體的電晶體為n通道電晶體,所以在本說明書中,將可認為在閘極電壓為0V的情況下沒有流過汲極電流的電晶體定義為具有常閉特性的電晶體。另外,當閘極電壓為0V時,將被認為汲極電流流 過的電晶體定義為具有常導通特性的電晶體。
接著,對保護膜27進行說明。保護膜27包括絕緣膜23、絕緣膜24、絕緣膜25及絕緣膜26。即,保護膜27由具有不同功能的四種絕緣膜構成。
在電晶體50中,接觸於氧化物半導體膜20設置有絕緣膜23,接觸於絕緣膜23設置有絕緣膜24,接觸於絕緣膜24設置有絕緣膜25,接觸於絕緣膜25設置有絕緣膜26(參照圖1B及圖1C)。
絕緣膜23是使氧透過的絕緣膜。例如,作為絕緣膜23,可以使用使氧透過的氧化絕緣膜。另外,在絕緣膜23中,從外部侵入絕緣膜23的氧不是都穿過了絕緣膜23也有留在絕緣膜23中的氧。另外,也有一開始就包含於絕緣膜23中的氧移動到絕緣膜23外部的情況。因此,較佳的是作為絕緣膜23使用氧的擴散係數大的氧化絕緣膜。
另外,由於絕緣膜23與氧化物半導體膜20接觸,因此較佳的是絕緣膜23為不僅能使氧透過還能夠使與氧化物半導體膜20之間的界面能階變低的氧化絕緣膜。例如,較佳的是絕緣膜23為比絕緣膜24膜中的缺陷密度低的氧化絕緣膜。具體地,採用藉由電子自旋共振法測量的g值=2.001(E′-center)的自旋密度為3.0×1017spins/cm3以下,較佳為5.0×1016spins/cm3以下的氧化絕緣膜。另外,藉由電子自旋共振法測量的g值=2.001的自旋密度對應於包含於絕緣膜23中的懸空鍵的存在量。
可以將絕緣膜23的厚度形成為5nm以上150nm以下,較佳為5nm以上50nm以下,更佳的是為10nm以上30nm以下。
例如,作為絕緣膜23,可以使用具有上述自旋密度且厚度為上述範圍內的氧化矽或氧氮化矽等。
可以利用下述條件形成能夠用作絕緣膜23的氧化矽膜或氧氮化矽膜。該形成條件為:將安裝於電漿CVD設備的進行了真空排氣的處理室內的基板置於180℃以上400℃以下,較佳為200℃以上370℃以下;對處理室中引入原料氣體,並將處理室內的壓力設定為30Pa以上250Pa以下,較佳為40Pa以上200Pa以下;並對設置於處理室內的電極施加高頻電力。
作為絕緣膜23的原料氣體可以使用能夠用於絕緣膜25的原料氣體。
另外,藉由將氧化氣體量設定為含有矽的沉積氣體的100倍以上,可以在減少絕緣膜23中的氫含有量的同時減少絕緣膜23中的懸空鍵。由於有時從絕緣膜24中移動出來的氧被絕緣膜23中的懸空鍵俘獲,當絕緣膜23中的懸空鍵減少時,可以使包含於絕緣膜24中的氧有效地移動至氧化物半導體膜20中,從而可以填補氧化物半導體膜20中的氧缺陷。其結果,可以在減少混入氧化物半導體膜20中的氫量的同時,減少氧化物半導體膜20中的氧缺陷,因此可以抑制電晶體50的初期特性故障及電特性變動。
絕緣膜24是含有比滿足化學計量組成的氧更多的氧的絕緣膜。例如,作為絕緣膜24,可以使用含有比滿足化學計量組成的氧更多的氧的氧化絕緣膜。
含有比滿足化學計量組成的氧更多的氧的氧化絕緣膜是被加熱時部分氧發生脫離的氧化絕緣膜。為此,藉由在絕緣膜23上作為絕緣膜24設置被加熱時部分氧發生脫離的氧化絕緣膜,使氧移動到氧化物半導體膜20中,可以填補氧化物半導體膜20中的氧缺陷。或者,藉由邊加熱邊在絕緣膜23上形成絕緣膜24,使氧移動至氧化物半導體膜20中,由此可以填補氧化物半導體膜20中的氧缺陷。或者,藉由在絕緣膜23上形成絕緣膜24,然後進行加熱處理,使氧移動至氧化物半導體膜20中,由此可以填補氧化物半導體膜20中的氧缺陷。其結果,可以減少氧化物半導體膜中的氧缺陷量。例如,在氧化物半導體膜20中,可以使藉由以磁場方向相對於膜面平行的方式而施加的電子自旋共振法的g值=1.93的自旋密度(相當於氧化物半導體膜20中的氧缺陷密度)降至檢測下限以下。
藉由在氧化物半導體膜20的背通道區域(氧化物半導體膜20的與閘極電極15對置的面相反的一面)上隔著使氧透過的氧化絕緣膜(絕緣膜23)設置含有比滿足化學計量組成的氧更多的氧的氧化絕緣膜(絕緣膜24),可以使氧移動至氧化物半導體膜20的背通道側,由此可以減少該區域的氧缺陷。
較佳的是絕緣膜24被加熱時的氧分子的釋放量為1.0×1018分子/cm3以上。另外,具有該釋放量的氧化絕緣膜至少可以填補氧化物半導體膜20中的部分氧缺陷。
另外,在絕緣膜24中,被加熱時部分氧發生脫離的氧化絕緣膜具有如下傾向:電晶體50的電特性越低,膜中的缺陷密度越大。即,接觸於氧化物半導體膜20地設置絕緣膜24會導致電晶體50的電特性降低。於是,藉由設置比絕緣膜24膜中的缺陷密度低的絕緣膜23,可以抑制電晶體50的電特性降低。另外,較佳的是絕緣膜24的膜中的缺陷密度也儘量地低。例如,較佳為藉由電子自旋共振法測量的g值=2.001的自旋密度為1.0×1018spins/cm3以下。
可以將絕緣膜24的厚度形成為30nm以上500nm以下,較佳為150nm以上400nm以下。
例如,作為絕緣膜24,可以使用被加熱時的氧分子的釋放量為上述範圍內的具有上述自旋密度且厚度為上述範圍內的氧化矽膜或氧氮化矽膜等。
可以利用下述條件形成能夠用作絕緣膜24的氧化矽膜或氧氮化矽膜。該形成條件為:將安裝於電漿CVD設備的進行了真空排氣的處理室內的基板置於180℃以上250℃以下,較佳為180℃以上230℃以下;對處理室中引入原料氣體,並將處理室內的壓力設定為100Pa以上250Pa以下,較佳為100Pa以上200Pa以下;並對設置於處理室內的電極施加0.17W/cm2以上0.5W/cm2以下,較 佳為0.26W/cm2以上0.35W/cm2以下的高頻電力。
另外,作為絕緣膜24的原料氣體可以使用能夠用於絕緣膜25的原料氣體。
作為絕緣膜24的形成條件,藉由在上述壓力的處理室中供應上述功率密度的高頻電力,電漿中的原料氣體的分解效率得到提高,氧自由基增加,由此促進了原料氣體的氧化,因此絕緣膜24中的氧含量多於化學計量組成。但是,當作為基板溫度採用上述溫度時,由於矽與氧的接合力弱,被加熱時部分氧發生脫離。其結果,可以形成含有比滿足化學計量組成的氧更多的氧且被加熱時部分氧發生脫離的氧化絕緣膜。另外,氧化物半導體膜20上設置有絕緣膜23。因此,在絕緣膜24的形成製程中,絕緣膜23成為氧化物半導體膜20的保護膜。其結果,可以在減少對氧化物半導體膜20的損傷的情況下,使用功率密度高的高頻電力形成絕緣膜24。
另外,藉由將絕緣膜24的膜厚形成得較厚,可以使被加熱時脫離的氧的量增多,因此較佳為將絕緣膜24形成為厚於絕緣膜23。藉由設置絕緣膜23,即使將絕緣膜24形成得較厚也可以具有良好的覆蓋性,由此可以抑制電晶體50的電特性變動。
絕緣膜25及絕緣膜26可以參照以上說明。另外,由於絕緣膜25具有氧阻擋性,因此可以使從絕緣膜24脫離的氧向氧化物半導體膜20的方向移動,由此可以充分地填補氧化物半導體膜20中的氧缺陷。
如上所述,電晶體50由於具有保護膜27,因此可以減少氧化物半導體膜20中的氧缺陷的含有量。另外,還可以減少侵入氧化物半導體膜20的雜質(水、氫或氮等)。因此,可以抑制電晶體50的初期特性故障及電特性變動。
另外,在電晶體50中,如果在不設置絕緣膜23及絕緣膜24的情況下也可以填補氧化物半導體膜20中的氧缺陷,則可以由絕緣膜25及絕緣膜26構成保護膜27。例如,可以在氧氛圍下進行加熱處理。另外,在絕緣膜24的形成製程中,當不會對氧化物半導體膜20造成損傷時,也可以不設置絕緣膜23,而由絕緣膜24、絕緣膜25及絕緣膜26構成保護膜27。
以下對電晶體50的其他結構的詳細內容進行說明。
雖然對基板11的材質等沒有大限制,但是至少需要具有能夠承受後面的熱處理的耐熱性。例如,作為基板11,可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。此外,也可以利用使用矽或碳化矽等的單晶半導體基板、多晶半導體基板、使用矽鍺等的化合物半導體基板、SOI基板等,並且也可以將在這些基板上設置有半導體元件的基板用作基板11。
另外,也可以作為基板11使用撓性基板,並且在撓性基板上直接形成電晶體50。或者,也可以在基板11與電晶體50之間設置剝離層。剝離層可以用於如下情況,即在其上製造半導體裝置的一部分或全部,然後將其從基 板11分離並轉置到其他基板上。此時,也可以將電晶體50轉置到耐熱性低的基板或撓性基板上。
此外,也可以在基板11及閘極電極15之間設置基底絕緣膜13。作為基底絕緣膜13,可以舉出氧化矽、氧氮化矽、氮化矽、氮氧化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等的膜。另外,藉由作為基底絕緣膜13使用氮化矽、氧化鎵、氧化鉿、氧化釔、氧化鋁等,可以抑制雜質(典型地有鹼金屬、水、氫等)從基板11擴散到氧化物半導體膜20。注意,在本說明書中,“氧氮化矽膜”是指在其組成中氧含量多於氮含量的膜,而“氮氧化矽膜”是指在其組成中氮含量多於氧含量的膜。
閘極電極15可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬元素、以上述金屬元素為成分的合金或組合上述金屬元素的合金等而形成。另外,也可以使用選自錳、鋯中的一個或多個的金屬元素。此外,閘極電極15可以具有單層結構或兩層以上的疊層結構。例如,可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構、以及依次層疊鈦膜、該鈦膜上的鋁膜和其上的鈦膜的三層結構等。此外,也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的元素的膜、組合鋁與上述元素中的多種的合金膜或氮化膜。
另外,閘極電極15也可以使用銦錫氧化物、包含氧 化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。另外,也可以採用上述透光導電材料與上述金屬元素的疊層結構。
另外,也可以在閘極電極15與閘極絕緣膜18之間設置In-Ga-Zn類氧氮化物半導體膜、In-Sn類氧氮化物半導體膜、In-Ga類氧氮化物半導體膜、In-Zn類氧氮化物半導體膜、Sn類氧氮化物半導體膜、In類氧氮化物半導體膜、金屬氮化膜(InN膜、ZnN膜等)等。由於上述膜具有5eV以上,較佳為5.5eV以上的功函數,且該值比氧化物半導體的電子親和力大,所以可以使使用氧化物半導體的電晶體的臨界電壓向正方向偏移,從而可以實現所謂常關閉特性的切換元件。例如,在使用In-Ga-Zn類氧氮化物半導體膜的情況下,使用氮濃度至少高於氧化物半導體膜20,具體為7atoms%以上的In-Ga-Zn類氧氮化物半導體膜。
例如使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等即可,並且以疊層或單層設置閘極絕緣膜18。
作為閘極絕緣膜18可以使用被加熱時發生氧脫離的氧化絕緣膜。藉由作為閘極絕緣膜18使用被加熱時發生氧脫離的氧化絕緣膜,可以降低氧化物半導體膜20與閘極絕緣膜18之間的界面的界面態,由此可以得到初期特性優良的電晶體。
另外,藉由在閘極絕緣膜18中設置具有阻擋氧、氫、水等的功能的絕緣膜,可以防止氧化物半導體膜20中的氧擴散到外部且可以防止氫、水等從外部侵入到氧化物半導體膜20。作為具有阻擋氧、氫、水等的功能的絕緣膜,有氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿等。另外,可以將作為具有阻擋氫、水的功能的絕緣膜的氮化矽、氮氧化矽用於閘極絕緣膜18。
此外,藉由將氮化矽膜用於閘極絕緣膜18可以獲得如下效果。氮化矽膜的介電常數比氧化矽膜高,為了得到相等的靜電容量所需要的厚度大,所以可以在物理上加厚閘極絕緣膜。因此,藉由抑制電晶體50的絕緣耐壓的下降進一步提高絕緣耐壓,由此可以抑制半導體裝置的靜電損壞(Electro-Static Discharge Damage)。由此,可以提高電晶體50的良率。另外,由於能夠用於絕緣膜26的氮化矽膜的氫含量被減少,因此可以將能夠用於絕緣膜26的氮化矽膜用作閘極絕緣膜18,由此可以在抑制靜電損壞的同時防止氫從閘極絕緣膜18的下方侵入。
此外,當閘極電極15使用銅且接觸於閘極電極15的閘極絕緣膜18使用氮化矽膜時,較佳為使用使因加熱釋放的氨分子的量盡可能極低的氮化矽膜用作閘極絕緣膜18。由此,作為該氮化矽膜可以使用可以應用於氮化絕緣膜25的氮化矽膜。其結果是可以抑制銅與氨分子起反應。
此外,藉由作為閘極絕緣膜18使用矽酸鉿(HfSiOx)、添加有氮的矽酸鉿(HfSixOyNz)、添加有氮的鋁酸鉿(HfAlxOyNz)、氧化鉿、氧化釔等high-k材料,可以降低電晶體的閘極洩漏。
較佳為將閘極絕緣膜18的厚度設定為5nm以上且400nm以下,更佳的是為10nm以上且300nm以下,進一步較佳的是為50nm以上且250nm以下。
氧化物半導體膜20較佳的是至少包含銦(In)或鋅(Zn)。或者,較佳的是包含In和Zn的兩者。另外,為了減少使用該氧化物半導體膜的電晶體的電特性偏差,除了上述元素以外,較佳的是還具有一種或多種穩定劑(stabilizer)。
作為穩定劑,可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外,作為其他穩定劑,可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鎦(Lu)等。
例如,作為氧化物半導體,可以使用:氧化銦、氧化錫、氧化鋅;二元金屬氧化物諸如In-Zn類金屬氧化物、Sn-Zn類金屬氧化物、Al-Zn類金屬氧化物、Zn-Mg類金屬氧化物、Sn-Mg類金屬氧化物、In-Mg類金屬氧化物、In-Ga類金屬氧化物、In-W類金屬氧化物;三元金屬氧化物諸如In-Ga-Zn類金屬氧化物(也稱為IGZO)、In-Al- Zn類金屬氧化物、In-Sn-Zn類金屬氧化物、Sn-Ga-Zn類金屬氧化物、Al-Ga-Zn類金屬氧化物、Sn-Al-Zn類金屬氧化物、In-Hf-Zn類金屬氧化物、In-La-Zn類金屬氧化物、In-Ce-Zn類金屬氧化物、In-Pr-Zn類金屬氧化物、In-Nd-Zn類金屬氧化物、In-Sm-Zn類金屬氧化物、In-Eu-Zn類金屬氧化物、In-Gd-Zn類金屬氧化物、In-Tb-Zn類金屬氧化物、In-Dy-Zn類金屬氧化物、In-Ho-Zn類金屬氧化物、In-Er-Zn類金屬氧化物、In-Tm-Zn類金屬氧化物、In-Yb-Zn類金屬氧化物、In-Lu-Zn類金屬氧化物;以及四元金屬氧化物諸如In-Sn-Ga-Zn類金屬氧化物、In-Hf-Ga-Zn類金屬氧化物、In-Al-Ga-Zn類金屬氧化物、In-Sn-Al-Zn類金屬氧化物、In-Sn-Hf-Zn類金屬氧化物、In-Hf-Al-Zn類金屬氧化物。
注意,在此,例如In-Ga-Zn類金屬氧化物是指作為主要成分具有In、Ga和Zn的氧化物,對於In、Ga、Zn的比率沒有限制。此外,也可以包含In、Ga、Zn以外的金屬元素。
另外,作為氧化物半導體,也可以使用以InMO3(ZnO)m(m>0,且m不是整數)表示的材料。注意,M表示選自Ga、Fe、Mn和Co中的一種金屬元素或多種金屬元素。另外,作為氧化物半導體,也可以使用以In2SnO5(ZnO)n(n>0,且n是整數)表示的材料。
例如,可以使用In:Ga:Zn=1:1:1(=1/3:1/3:1/3)、In:Ga:Zn=2:2:1(=2/5:2/5:1/5)或In:Ga:Zn=3:1:2(=1/2:1/ 6:1/3)的原子數比的In-Ga-Zn類金屬氧化物或與該組成相似的氧化物。或者,可以使用In:Sn:Zn=1:1:1(=1/3:1/3:1/3)、In:Sn:Zn=2:1:3(=1/3:1/6:1/2)或In:Sn:Zn=2:1:5(=1/4:1/8:5/8)的原子數比的In-Sn-Zn類金屬氧化物或與其組成接近的氧化物。
但是,所公開的發明不侷限於此,可以根據所需要的半導體特性及電特性(場效應遷移率、臨界電壓、偏差等)而使用具有適當的組成的氧化物。另外,較佳為採用適當的載子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間距離、密度等,以得到所需要的半導體特性。
例如,當使用In-Sn-Zn類金屬氧化物時可以較容易獲得高的遷移率。但是,當使用In-Ga-Zn類金屬氧化物時也可以藉由降低塊體(bulk)內缺陷密度來提高遷移率。
注意,可以用於形成氧化物半導體膜20的氧化物半導體為能隙為2eV以上,較佳為2.5eV以上,更佳的是為3eV以上的氧化物半導體。像這樣,藉由使用能隙寬的氧化物半導體,可以減少電晶體的關態電流。
另外,氧化物半導體膜20也可以是非晶結構、單晶結構或多晶結構。
此外,作為氧化物半導體膜20,也可以使用具有結晶部的CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:C軸配向結晶氧化物半導體)膜。
CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一,大部分的結晶部的尺寸為能夠容納於一邊短於100nm的立方體內的尺寸。因此,有時包括在CAAC-OS膜中的結晶部的尺寸為能夠容納於一邊短於10nm、短於5nm或短於3nm的立方體內的尺寸。CAAC-OS膜的缺陷態密度低於微晶氧化物半導體膜。下面,對CAAC-OS膜進行詳細的說明。
在CAAC-OS膜的透射電子顯微鏡(TEM:Transmission Electron Microscope)影像中,觀察不到結晶部與結晶部之間的明確的邊界,即晶界(grain boundary)。因此,在CAAC-OS膜中,不容易發生起因於晶界的電子遷移率的降低。
根據從大致平行於樣本面的方向觀察的CAAC-OS膜的TEM影像(剖面TEM影像)可知在結晶部中金屬原子排列為層狀。各金屬原子層具有反映形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的TEM影像(平面TEM影像)可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
由剖面TEM影像及平面TEM影像可知,CAAC-OS膜的結晶部具有配向性。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時,在繞射角(2 θ)為31°附近時出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可以確認CAAC-OS膜中的結晶具有c軸配向性,並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
另一方面,當利用從大致垂直於c軸的方向使X線入射到樣本的in-plane法分析CAAC-OS膜時,在2 θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在此,將2 θ固定為56°附近並在以樣本面的法線向量為軸(φ軸)旋轉樣本的條件下進行分析(φ掃描)。當該樣本是InGaZnO4的單晶氧化物半導體膜時,出現六個峰值。該六個峰值來源於相等於(110)面的結晶面。另一方面,當該樣本是CAAC-OS膜時,即使在將2 θ固定為56°附近的狀態下進行φ掃描也不能觀察到明確的峰值。
由上述結果可知,在具有c軸配向的CAAC-OS膜中,雖然a軸及b軸的方向在結晶部之間不同,但是c軸都朝向平行於被形成面或頂面的法線向量的方向。因此,在上述剖面TEM影像中觀察到的排列為層狀的各金屬原子層相當於與結晶的ab面平行的面。
注意,結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述,結晶的c軸朝向平行於CAAC-OS膜的被形成面或頂面的法線向量的方向。由 此,例如,當CAAC-OS膜的形狀因蝕刻等而發生改變時,結晶的c軸不一定平行於CAAC-OS膜的被形成面或頂面的法線向量。
此外,CAAC-OS膜中的晶化度不一定均勻。例如,當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時,有時頂面附近的晶化度高於被形成面附近的晶化度。另外,當對CAAC-OS膜添加雜質時,被添加了雜質的區域的晶化度改變,所以有時CAAC-OS膜中的晶化度根據區域而不同。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2 θ為31°附近的峰值之外,有時還在2 θ為36°附近觀察到峰值。2 θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,在CAAC-OS膜中在2 θ為31°附近時出現峰值而在2 θ為36°附近時不出現峰值。
在使用CAAC-OS膜的電晶體中,起因於可見光或紫外光的照射的電特性的變動小。因此,這種電晶體的可靠性高。
另外,氧化物半導體膜20也可以採用層疊有多個氧化物半導體膜的結構。例如,也可以作為氧化物半導體膜20採用第一氧化物半導體膜和第二氧化物半導體膜的疊層,並且作為第一氧化物半導體膜和第二氧化物半導體膜分別使用不同組成的金屬氧化物。例如,也可以作為第一氧化物半導體膜使用二元金屬氧化物至四元金屬氧化物之 一,而作為第二氧化物半導體膜使用與第一氧化物半導體膜不同的二元金屬氧化物至四元金屬氧化物。
此外,也可以使第一氧化物半導體膜和第二氧化物半導體膜的構成元素相同,並使兩者的組成不同。例如,也可以將第一氧化物半導體膜的原子數比設定為In:Ga:Zn=3:1:2,將第二氧化物半導體膜的原子數比設定為In:Ga:Zn=1:1:1。此外,也可以將第一氧化物半導體膜的原子數比設定為In:Ga:Zn=2:1:3,將第二氧化物半導體膜的原子數比設定為In:Ga:Zn=1:3:2。另外,各氧化物半導體膜的原子數比作為誤差包括上述原子數比的±20%的變動。
此時,較佳為將第一氧化物半導體膜和第二氧化物半導體膜中的離閘極電極近的一側(通道一側)的氧化物半導體膜的In與Ga的含量比設定為In>Ga。另外,較佳為將離閘極電極遠的一側(背通道一側)的氧化物半導體膜的In與Ga的含量比設定為In
Figure 109136146-A0101-12-0030-56
Ga。
此外,作為氧化物半導體膜20採用三層結構,也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同但組成彼此不同。例如,也可以將第一氧化物半導體膜的原子數比設定為In:Ga:Zn=1:3:2,將第二氧化物半導體膜的原子數比設定為In:Ga:Zn=3:1:2,將第三氧化物半導體膜的原子數比設定為In:Ga:Zn=1:1:1。
由於與In的原子數比大於Ga及Zn的氧化物半導體 膜,典型的是第二氧化物半導體膜以及Ga、Zn及In的原子數比相同的氧化物半導體膜,典型的是第三氧化物半導體膜相比,In的原子數比小於Ga及Zn的氧化物半導體膜,典型的是原子數比為In:Ga:Zn=1:3:2的第一氧化物半導體膜不容易產生氧缺陷,所以可以抑制載子密度的增加。另外,當原子數比為In:Ga:Zn=1:3:2的第一氧化物半導體膜具有非晶結構時,第二氧化物半導體膜容易變為CAAC-OS膜。
此外,由於第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同,所以第一氧化物半導體膜與第二氧化物半導體膜的界面的缺陷態能階(陷阱能階)很少。因此,藉由使氧化物半導體膜20具有上述結構,可以降低電晶體的隨時間的變化及光BT應力測試導致的臨界電壓的變動量。
在氧化物半導體中,重金屬的s軌道主要有助於載子傳導,並且藉由增加In的含率增加s軌道的重疊,由此具有In>Ga的組成的氧化物的載子遷移率比具有In
Figure 109136146-A0101-12-0031-53
Ga的組成的氧化物高。另外,Ga的氧缺陷的形成能量比In大而Ga不容易產生氧缺陷,由此具有In
Figure 109136146-A0101-12-0031-54
Ga的組成的氧化物與具有In>Ga的組成的氧化物相比具有穩定的特性。
藉由在通道一側使用具有In>Ga的組成的氧化物半導體並在背通道一側使用具有In
Figure 109136146-A0101-12-0031-55
Ga的組成的氧化物半導體,可以進一步提高電晶體的場效應遷移率及可靠性。
另外,也可以作為第一氧化物半導體膜至第三氧化物 半導體膜使用結晶性不同的氧化物半導體。就是說,也可以採用適當地組合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體或CAAC-OS的結構。此外,在第一氧化物半導體膜和第二氧化物半導體膜中的任一個使用非晶氧化物半導體時,可以緩和氧化物半導體膜20的內部應力或外部應力,而降低電晶體的特性偏差。另外,可以進一步提高電晶體的可靠性。
氧化物半導體膜20的厚度為1nm以上且100nm以下,較佳為1nm以上且30nm以下,更佳的是為1nm以上且50nm以下,進一步較佳的是為3nm以上且20nm以下。
較佳的是,在氧化物半導體膜20中,利用二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)得到的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下,更佳的是為2×1016atoms/cm3以下。這是因為如下緣故:鹼金屬及鹼土金屬當與氧化物半導體接合時有時生成載子,而成為使電晶體的關態電流上升的原因。
在氧化物半導體膜20中,利用二次離子質譜分析法得到的氫濃度較佳的是低於5×1018atoms/cm3,更佳的是為1×1018atoms/cm3以下,進一步較佳的是為5×1017atoms/cm3以下,更進一步較佳的是為1×1016atoms/cm3以下。
包含在氧化物半導體膜20中的氫與接合到金屬原子的氧起反應而成為水,並且在氧脫離的晶格(或氧脫離的 部分)中形成缺陷。另外,氫的一部分與氧接合而產生作為載子的電子。因此,在形成氧化物半導體膜的製程中,藉由極力降低包含氫的雜質,可以降低氧化物半導體膜的氫濃度。由此,藉由將儘量去除氫而被高度純化的氧化物半導體膜用作通道區,可以降低臨界電壓的負向漂移並可以降低電晶體的源極及汲極的洩漏電流(典型地為關態電流),由此可以提高電晶體的電特性。
另外,根據各種實驗可以證明將被高度純化的氧化物半導體膜用於通道區的電晶體的關態電流低。例如,即使用具有1×106μm通道寬度和10μm通道長度的元件,在從1V至10V的源極電極和汲極電極之間的電壓(汲極電壓)範圍內,關態電流可以是半導體參數分析儀的測量極限以下,即1×10-13A以下。在此情況下,可知關態電流為100zA/μm以下。此外,藉由使用如下電路來測量關態電流,在該電路中連接電容元件與電晶體且由該電晶體控制流入到電容元件或從電容元件流出的電荷。在該測量時,將被高度純化的氧化物半導體膜用於上述電晶體的通道區,且根據電容元件的每單位時間的電荷量推移測量該電晶體的關態電流。其結果可知當電晶體的源極電極與汲極電極之間的電壓為3V時,可以得到幾十yA/μm的更低的關態電流。由此,將被高度純化的氧化物半導體膜用於通道區的電晶體的關態電流顯著低。
氧化物半導體膜20的氮濃度較佳為5×1018atoms/cm3以下。
一對電極21作為導電材料使用由鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢構成的單體金屬或以這些元素為主要成分的合金的單層結構或疊層結構。例如,可以舉出如下結構:包含矽的鋁膜的單層結構;在鋁膜上層疊鈦膜的兩層結構;在鎢膜上層疊鈦膜的兩層結構;在銅-鎂-鋁合金膜上層疊銅膜的兩層結構;在鈦膜或氮化鈦膜上層疊鋁膜或銅膜,在其上還形成鈦膜或氮化鈦膜的三層結構;以及在鉬膜或氮化鉬膜上層疊鋁膜或銅膜,在其上還形成鉬膜或氮化鉬膜的三層結構等。另外,也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
接著,參照圖2A至圖2D說明圖1A至圖1C所示的電晶體50的製造方法。
如圖2A所示那樣,在基板11上形成閘極電極15,並且在閘極電極15上形成閘極絕緣膜18。
以下示出閘極電極15的形成方法。首先,藉由濺射法、CVD法、蒸鍍法等形成導電膜,並且藉由光微影製程在導電膜上形成遮罩。接著,用該遮罩對導電膜的一部分進行蝕刻來形成閘極電極15。然後,去除遮罩。
另外,當形成閘極電極15時,也可以利用電鍍法、印刷法、噴墨法等代替上述形成方法。
在此,藉由濺射法形成厚度為100nm的鎢膜。接著,藉由光微影製程形成遮罩,用該遮罩對鎢膜進行乾蝕刻,從而形成閘極電極15。
閘極絕緣膜18藉由濺射法、CVD法、蒸鍍法等形 成。
當作為閘極絕緣膜18形成氧化矽膜、氧氮化矽膜或氮氧化矽膜時,作為原料氣體,較佳為使用包含矽的沉積氣體及氧化氣體。作為包含矽的沉積氣體的典型例子,可以舉出矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化氣體,可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
此外,當作為閘極絕緣膜18形成氮化矽膜時,除了能夠用於絕緣膜26的氮化矽膜的形成方法之外,較佳的是使用如下形成方法。該形成方法是分兩個步驟的形成方法。首先,藉由作為原料氣體使用矽烷、氮及氨的混合氣體的電漿CVD法形成缺陷少的第一氮化矽膜。接著,將原料氣體換為矽烷及膽的混合氣體形成氫濃度低且能阻擋水的第二氮化矽膜。藉由採用該形成方法,作為閘極絕緣膜18可以形成缺陷少且具有阻擋氫的效果的氮化矽膜。
此外,當作為閘極絕緣膜18形成氧化鎵膜時,例如可以利用MOCVD(Metal Organic Chemical Vapor Deposition:有機金屬氣相沉積)法形成。
接著,如圖2B所示,在閘極絕緣膜18上形成氧化物半導體膜19。
以下說明氧化物半導體膜19的形成方法。藉由濺射法、塗敷法、脈衝激光蒸鍍法、激光燒蝕法等在閘極絕緣膜18上形成氧化物半導體膜。接著,藉由光微影製程在氧化物半導體膜上形成遮罩,然後用該遮罩對氧化物半導體膜的一部分進行蝕刻,如圖2B所示,在閘極絕緣膜18 上與閘極電極15的一部分重疊地形成經過元件分離的氧化物半導體膜19。然後,去除遮罩。
另外,藉由印刷法形成氧化物半導體膜19,可以直接形成經過元件分離的氧化物半導體膜19。
在藉由濺射法形成氧化物半導體膜的情況下,作為用來產生電漿的電源裝置,可以適當地使用RF電源裝置、AC電源裝置、DC電源裝置等。
作為濺射氣體,適當地使用稀有氣體(典型的是氬)氛圍、氧氛圍、稀有氣體和氧的混合氣體。此外,當採用稀有氣體和氧的混合氣體時,較佳的是增高相對於稀有氣體的氧氣體比例。
另外,根據所形成的氧化物半導體膜的組成而適當地選擇靶材,即可。
另外,在當形成氧化物半導體膜時例如使用濺射法的情況下,藉由將基板溫度設定為150℃以上且750℃以下,較佳設定為150℃以上且450℃以下,更佳的是設定為200℃以上且350℃以下來形成氧化物半導體膜,可以形成CAAC-OS膜。
另外,CAAC-OS膜例如使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時,有時包括在濺射靶材中的結晶區域從a-b面劈開,即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時,藉由該平板狀的濺射粒子保持結晶狀態到達基板,可以形成CAAC-OS膜。
另外,為了形成CAAC-OS膜,較佳採用如下條件。
藉由減少成膜時的雜質的混入,可以抑制雜質所導致的結晶態的損壞。例如,降低存在於成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外,降低成膜氣體中的雜質濃度即可。明確而言,使用露點為-80℃以下,較佳為-100℃以下的成膜氣體。
另外,藉由增高成膜時的基板加熱溫度,在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言,將基板加熱溫度設定為100℃以上且740℃以下,較佳為200℃以上且500℃以下來進行成膜。藉由增高成膜時的基板加熱溫度,當平板狀的濺射粒子到達基板時,在基板上發生遷移,使濺射粒子的平坦的面附著到基板。
另外,較佳的是,藉由增高成膜氣體中的氧比例並對功率進行最優化,減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上,較佳設定為100vol.%。
以下,作為濺射靶材的一個例子示出In-Ga-Zn類金屬氧化物靶材。
藉由將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數混合,並進行加壓處理,然後在1000℃以上且1500℃以下的溫度下進行加熱處理,來得到多晶的In-Ga-Zn類金屬氧化物靶材。注意,該加壓處理可以邊冷卻邊進行,也可以邊加熱邊進行。另外,X、Y及Z為任意正數。在此,InOx粉末、GaOY粉末及ZnOZ粉末的規定的莫耳數比例如為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或 3:1:2。另外,可以根據所製造的濺射靶材適當地改變粉末的種類及其混合的莫耳數比例。
此外,在形成氧化物半導體膜之後進行加熱處理,可以使氧化物半導體膜脫氫化或脫水化。加熱處理的溫度典型地為150℃以上且低於基板的應變點,較佳為200℃以上且450℃以下,更佳的是為300℃以上且450℃以下。
在氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者,也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外,上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間是3分鐘至24小時。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置,可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此,可以縮短加熱處理時間。
上述加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下,較佳為1ppm以下,更佳的是為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。另外,上述氮、氧、超乾燥空氣或稀有氣體較佳的是不含有氫或水等。
藉由在形成氧化物半導體膜之後進行加熱處理,可以使氧化物半導體膜20中的氫濃度低於5×1018atoms/cm3,較佳為1×1018atoms/cm3以下,更佳的是為5×1017atoms/cm3以下,進一步較佳的是為1×1016atoms/cm3以下。
在此,藉由濺射法形成厚度為35nm的氧化物半導體 膜,然後在該氧化物半導體膜上形成遮罩,對氧化物半導體膜的一部分選擇性地進行蝕刻,由此形成氧化物半導體膜19。
接著,如圖2C所示,形成一對電極21。
以下示出一對電極21的形成方法。首先,藉由濺射法、CVD法、蒸鍍法等形成導電膜。接著,藉由光微影製程在該導電膜上形成遮罩。接著,用該遮罩對導電膜的一部分進行蝕刻來形成一對電極21。然後,去除遮罩。
在此,藉由濺射法依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為100nm的鈦膜。接著,藉由光微影製程在鈦膜上形成遮罩,用該遮罩對鎢膜、鋁膜及鈦膜進行乾蝕刻,從而形成一對電極21。
另外,在形成一對電極21之後,為了去除蝕刻殘渣,較佳的是進行洗滌處理。藉由進行該洗滌處理,可以抑制一對電極21的短路。該洗滌處理可以藉由使用TMAH(Tetramethylammonium Hydroxide:四甲基氫氧化銨)溶液等鹼性溶液、氫氟酸、草酸等酸性的溶液或者水進行。
接著,可以如圖2C所示地將氧化物半導體膜19暴露於在氧氛圍下產生的電漿中,向氧化物半導體膜19供應氧22,由此形成圖2D所示的氧化物半導體膜20。作為氧化氛圍,可以舉出氧、臭氧、一氧化二氮、二氧化氮等氛圍。再者,在電漿處理中,較佳的是將氧化物半導體膜19暴露於在對基板11一側不施加偏壓的狀態下產生的電 漿中。由此,可以不使氧化物半導體膜19受損傷,且可以供應氧,由此可以減少包含在氧化物半導體膜20中的氧缺陷量。
在此,對電漿CVD設備的處理室導入一氧化二氮,使用27.12MHz的高頻電源向設置在處理室中的上部電極供應150W的高頻功率,將氧化物半導體膜19暴露於所產生的氧電漿中來形成氧化物半導體膜20。另外,電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,而將被供應的功率換算為每單位面積的功率(功率密度)的值為2.5×10-2W/cm2
藉由將氧化物半導體膜19的表面暴露於在氧氛圍下生成的電漿中,可以對氧化物半導體膜19供應氧,由此可以減少氧化物半導體膜中的氧缺陷量。另外,藉由蝕刻處理可以去除殘留於氧化物半導體膜19的表面的雜質,例如,氟或氯等鹵素等。
另外,較佳的是在對氧化物半導體膜19進行電漿處理之前對其進行加熱處理。例如,作為該加熱處理,可以進行與形成氧化物半導體膜19之後進行的加熱處理相同的加熱處理。
接著,在氧化物半導體膜20及一對電極21上形成保護膜27。具體地,在氧化物半導體膜20及一對電極21上依次形成絕緣膜23、絕緣膜24、絕緣膜25及絕緣膜26。此時,藉由利用上述電漿處理形成氧化物半導體膜20之後在不暴露於大氣的條件下形成絕緣膜23,可以降 低氧化物半導體膜20與絕緣膜23之間的界面的雜質濃度。
在形成絕緣膜23之後,較佳的是在不暴露於大氣的條件下連續地形成絕緣膜24至絕緣膜26。在形成絕緣膜23之後,在不放入大氣的情況下,藉由調節原料氣體的流量、壓力、高頻電力及基板溫度中的一個以上而連續地形成絕緣膜24,可以在減少絕緣膜23與絕緣膜24之間的界面的雜質濃度的同時使包含於絕緣膜24中的氧移動至氧化物半導體膜20中,由此可以減少氧化物半導體膜20的氧缺陷量。
在形成絕緣膜24之後,在不放入大氣的情況下,藉由調節原料氣體的流量、壓力、高頻電力及基板溫度中的一個以上而連續地形成絕緣膜25,可以減少絕緣膜24與絕緣膜25之間的界面的雜質濃度,從而可以降低界面能階。
在形成絕緣膜25之後,在不放入大氣的情況下,藉由調節原料氣體的流量、壓力、高頻電力及基板溫度中的一個以上而連續地形成絕緣膜26,可以減少絕緣膜25與絕緣膜26之間的界面的雜質濃度,從而可以降低界面能階。
絕緣膜23至絕緣膜26的形成方法可以參照上述說明。
這裏,作為絕緣膜23利用電漿CVD法形成厚度為50nm的氧氮化矽膜。該電漿CVD法在如下條件下進行: 將流量20sccm的矽烷及流量3000sccm的一氧化二氮作為原料氣體,處理室的壓力為40Pa,基板溫度為220℃,並使用27.12MHz的高頻電源向平行平板電極提供100W的高頻電力。另外,電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,而將被供應的功率換算為單位面積的功率(功率密度)的值為1.6×10-2W/cm2
這裏,作為絕緣膜24利用電漿CVD法形成厚度為400nm的氧氮化矽膜。該電漿CVD法在如下條件下進行:將流量160sccm的矽烷及流量4000sccm的一氧化二氮作為原料氣體,處理室的壓力為200Pa,基板溫度為220℃,並使用27.12MHz的高頻電源向平行平板電極提供1500W的高頻電力。另外,電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,而將被供應的功率換算為單位面積的功率(功率密度)的值為2.5×10-1W/cm2
這裏,作為絕緣膜25利用電漿CVD法形成厚度為10nm的氧氮化矽膜。該電漿CVD法在如下條件下進行:將流量20sccm的矽烷及流量3000sccm的一氧化二氮作為原料氣體,處理室的壓力為200Pa,基板溫度為350℃,並使用27.12MHz的高頻電源向平行平板電極提供100W的高頻電力。另外,電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,而將被供應的功率換算為單位面積的功率(功率密度)的值為1.6×10-2W/cm2
這裏,作為絕緣膜26利用電漿CVD法形成厚度為 50nm的氮化矽膜。該電漿CVD法在如下條件下進行:將流量50sccm的矽烷、流量5000sccm的氮及流量為100sccm的氨作為原料氣體,處理室的壓力為200Pa,基板溫度為220℃,並使用27.12MHz的高頻電源向平行平板電極提供1000W的高頻電力。另外,電漿CVD設備是電極面積為6000cm2的平行平板型電漿CVD設備,而將被供應的功率換算為單位面積的功率(功率密度)的值為1.6×10-1W/cm2
另外,在形成絕緣膜26之前進行加熱處理。藉由該加熱處理可以在去除包含於絕緣膜23至絕緣膜25中的水(包括氫)的同時至少使從絕緣膜24脫離的氧移動至氧化物半導體膜20中,由此可以填補氧化物半導體膜20的氧缺陷。可以使用與形成氧化物半導體膜19之後進行的加熱處理以及進行電漿處理之前的加熱處理相同的加熱處理作為該加熱處理。
在此,在氮及氧氛圍下進行350℃、1小時的加熱處理。
另外,在形成絕緣膜26之後,也可以進行與形成絕緣膜26之前進行的加熱處理相同的加熱處理。
藉由上述製程可以製造電晶體50。
本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式2
在本實施方式中,參照圖3對與實施方式1不同結構的電晶體進行說明。本實施方式所示的電晶體70包括隔著氧化物半導體膜對置的多個閘極電極。
電晶體70具有設置在基板11上的閘極電極15。另外,在電晶體70中,基板11及閘極電極15上設置有閘極絕緣膜18,隔著閘極絕緣膜18與閘極電極15重疊地設置有氧化物半導體膜20,接觸於氧化物半導體膜20設置有一對電極21。並且,在電晶體70中,閘極絕緣膜18、氧化物半導體膜20及一對電極21上至少設置有絕緣膜25及絕緣膜26。另外,絕緣膜26上與氧化物半導體膜20重疊地設置有閘極電極61。另外,較佳的是電晶體70與電晶體50同樣地也包括由設置於絕緣膜25與氧化物半導體膜20之間的絕緣膜23及絕緣膜24以及絕緣膜25及絕緣膜26構成的保護膜27(參照圖3)。
閘極電極61可以與實施方式1所示的閘極電極15同樣地形成。另外,電晶體70中的其他結構與實施方式1相同。
電晶體70包括隔著氧化物半導體膜20對置的閘極電極15及閘極電極61。藉由對閘極電極15及閘極電極61施加不同的電位,可以控制電晶體70的臨界電壓。或者,藉由對閘極電極15及閘極電極61施加相同的電位,可以增加電晶體70的導通電流。另外,藉由使電晶體70包括表面暴露於在氧氛圍中生成的電漿中的氧化物半導體膜20以及當電漿處理之後連續地形成的保護膜27,可以 降低氧化物半導體膜20與閘極電極61之間的雜質,由此可以抑制電晶體70的電特性變動(臨界電壓偏差)。另外,由於電晶體70包括氧缺陷量被減少了的氧化物半導體膜20,因此可以抑制初期特性故障。
本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式3
藉由使用根據本發明的一個方式的電晶體可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外,藉由將半導體裝置的驅動電路的一部分或全部與像素部一起形成在同一個基板上,可以形成系統整合型面板(system-on-panel)。
在圖4A中,以圍繞設置在基板901上的像素部902的方式設置有密封材料905,並且使用基板906進行密封。在圖4A中,在基板901上的與由密封材料905圍繞的區域不同的區域中安裝有IC芯片或在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的信號線驅動電路903及掃描線驅動電路904。此外,藉由信號線驅動電路903及掃描線驅動電路904供應到像素部902的各種信號及電位由FPC(Flexible printed circuit:撓性印刷電路)918a及FPC918b供應。
在圖4B和圖4C中,以圍繞設置在基板901上的像素部902和掃描線驅動電路904的方式設置有密封材料 905。此外,在像素部902和掃描線驅動電路904上設置有基板906。因此,像素部902及掃描線驅動電路904與顯示元件一起由基板901、密封材料905以及基板906密封。在圖4B和圖4C中,在基板901上的與由密封材料905圍繞的區域不同的區域中安裝有IC芯片或者在另行準備的基板上由單晶半導體膜或多晶半導體膜形成的信號線驅動電路903。在圖4B和圖4C中,藉由信號線驅動電路903及掃描線驅動電路904供應到像素部902的各種信號及電位由FPC918供應。
此外,圖4B和圖4C示出另行形成信號線驅動電路903並且將其安裝到基板901的例子,但是不侷限於該結構。既可以另行形成掃描線驅動電路並進行安裝,又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分並進行安裝。
另外,對另行形成的驅動電路的連接方法沒有特別的限制,而可以採用COG(Chip On Glass:玻璃覆晶封裝)方法、打線接合方法或者TAB(Tape Automated Bonding:捲帶式自動接合)方法等。圖4A是藉由COG方法安裝信號線驅動電路903、掃描線驅動電路904的例子,圖4B是藉由COG方法安裝信號線驅動電路903的例子,而圖4C是藉由TAB方法安裝信號線驅動電路903的例子。
此外,顯示裝置包括顯示元件為密封狀態的面板和在該面板中安裝有IC等諸如控制器等的模塊。即,本說明 書中的顯示裝置是指影像顯示裝置、顯示裝置或光源(包括照明設備)。另外,顯示裝置不僅包括顯示元件為密封狀態的面板還包括:安裝有諸如FPC或TCP的連接器的模塊;在TCP的端部設置有印刷線路板的模塊;或者藉由COG方式將IC(積體電路)直接安裝到顯示元件的模塊。
此外,設置在基板901上的像素部902及掃描線驅動電路904具有多個電晶體,可以應用根據本發明的一個方式的電晶體。
作為設置在顯示裝置中的顯示元件,可以使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件將由電流或電壓控制亮度的元件包括在其範疇內,明確而言,包括有機EL(Electro Luminescence:電致發光)元件、無機EL元件等。此外,作為顯示元件可以應用如電子墨水等的利用電作用改變對比度的顯示媒介,作為應用該顯示媒介的顯示裝置可以舉出電子紙等。
參照圖式對顯示裝置的一個方式進行說明。圖5A及圖5B相當於沿著圖4B的M-N的剖面圖。在圖5A及圖5B中作為顯示元件示出使用液晶元件的液晶顯示裝置的例子。
液晶顯示裝置可以應用垂直電場方式或水平電場方式(包括傾斜電場方式)。圖5A示出採用垂直電場方式的例子,圖5B作為水平電場方式的一個例子,示出採用 FFS(Fringe Field Switching:邊緣電場轉換)模式的例子。
但是,在顯示面板中採用設置於像素部902中的電晶體910與液晶元件電連接的結構,該液晶元件只要是能夠進行顯示的元件就對其沒有特別限制,而可以使用各種模式的液晶元件。
如圖4B及圖5A和圖5B所示,顯示裝置包括連接端子電極915及端子電極916,連接端子電極915及端子電極916藉由各向異性導電膜919電連接到FPC918所具有的端子。
連接端子電極915由像素電極934的形成製程中形成的導電膜形成,端子電極916由電晶體910及電晶體911的閘極電極的形成製程中形成的導電膜形成。
在圖5A和圖5B所示的液晶顯示裝置中,設置於基板901上的像素部902及掃描線驅動電路904具有多個電晶體,圖5A和圖5B示出包含於像素部902中的電晶體910以及包含於掃描線驅動電路904中的電晶體911。
電晶體910、電晶體911可以使用根據本發明的一個方式的電晶體。在本實施方式中示出將具有與實施方式2所示的電晶體70相同的結構的電晶體用於電晶體911,且將具有與實施方式1所示的電晶體50相同的結構的電晶體用於電晶體910的例子。
即,像素部902的電晶體910包括:構成通道形成區且氧缺陷被充分填補了的氧化物半導體膜;該氧化物半導 體膜上的抑制水的侵入且至少含有氮的絕緣膜;以及抑制從上述絕緣膜釋放出的氮侵入氧化物半導體膜的絕緣膜。因此,電晶體910與電晶體50同樣地可以抑制初期特性故障及電特性變動。
掃描線驅動電路904的電晶體911在絕緣膜932的與氧化物半導體膜的通道形成區重疊的位置上設置有閘極電極(也稱為背閘極電極)。因此,電晶體911與電晶體70同樣地可以抑制初期特性故障及電特性變動。另外,該閘極電極還具有遮斷外部電場,即,不使內部(含有電晶體的電路部)受到外部電場影響的功能(尤其是對靜電的靜電遮斷功能)。利用該閘極電極的遮斷功能,可以防止電晶體的電特性因外部電場的影響發生變動。另外,將在像素電極934的形成製程中形成的導電膜形成於電晶體911(掃描線驅動電路904)上,並將導電膜的電位設定為接地電位等而可以發揮靜電遮蔽功能。
在圖5A和圖5B所示的液晶顯示裝置中,電晶體910及電晶體911設置有絕緣膜932。絕緣膜932相當於電晶體50及電晶體70中的保護膜27。因此,絕緣膜932至少包括:抑制水侵入且至少含有氮的絕緣膜(圖1A至圖1C及圖3的絕緣膜26);以及抑制從上述絕緣膜釋放出的氮侵入的絕緣膜(圖1A至圖1C及圖3的絕緣膜25)。
另外,絕緣膜932上設置有平坦化絕緣膜940。作為平坦化絕緣膜940,可以使用具有耐熱性的有機材料如丙 烯酸樹脂、聚醯亞胺樹脂、苯並環丁烯樹脂、聚醯胺樹脂、環氧樹脂等。另外,除了上述有機材料之外,還可以使用矽氧烷類樹脂等的低介電常數材料(low-k材料)。另外,也可以藉由層疊多個由這些材料形成的絕緣膜來形成平坦化絕緣膜940。
對平坦化絕緣膜940的形成方法沒有特別的限制,可以根據其材料而利用諸如濺射法、旋塗、浸漬、噴塗、液滴噴射法(如噴墨法)、絲網印刷、膠版印刷等的方法。
一般來說,作為平坦化絕緣膜普遍使用丙烯酸膜等有機樹脂膜。但是,該有機樹脂膜比無機絕緣膜含有的水多,並容易使外部的水透過。因此,當作為平坦化絕緣膜940使用丙烯酸膜等有機樹脂膜時,水會引起液晶顯示裝置中的電晶體的電特性變動,而有可能降低液晶顯示裝置的可靠性。
因此,較佳的是如圖5A和圖5B所示的液晶顯示裝置那樣,在平坦化絕緣膜940上設置具有抑制水的侵入的功能的絕緣膜942。例如,作為絕緣膜942可以使用氮化矽膜等的氮化絕緣膜,還可以使用能夠用作電晶體50及電晶體70的絕緣膜26的氮化絕緣膜。
由於絕緣膜932相當於保護膜27,因此絕緣膜932的最外表面為氮化矽膜等的氮化絕緣膜。作為有機樹脂膜,氮化絕緣膜比氧化絕緣膜的緊密性更高,因此平坦化絕緣膜940與絕緣膜932的緊密性高。因此,液晶顯示裝置中的電晶體的電特性變動得到抑制,由此液晶顯示裝置 的可靠性得到提高。
另外,如圖5A和圖5B所示,可以採用位於密封材料905周圍的平坦化絕緣膜940(尤其是平坦化絕緣膜940的端部)被絕緣膜932及絕緣膜942覆蓋(夾著)的結構。也就是說,可以採用平坦化絕緣膜940被氮化絕緣膜覆蓋的結構。
另外,根據本發明的一個方式的液晶顯示裝置不侷限於圖5A和圖5B所示的結構。例如,也可以如圖6所示的結構:不設置絕緣膜942,將圖5A和圖5B的絕緣膜932如絕緣膜938(相當於圖1A至圖1C及圖3的絕緣膜23至絕緣膜25)及絕緣膜939(相當於圖1A至圖1C及圖3的絕緣膜26)那樣使用不同的製程形成,僅將抑制水侵入的絕緣膜939設置於密封材料905之下。可以藉由如下方法實現該結構:以絕緣膜938的端部位於密封材料905的內側的方式形成絕緣膜938之後,在絕緣膜938上形成絕緣膜939,然後在絕緣膜939上形成平坦化絕緣膜940及配向膜935。並且,將抑制水侵入的絕緣膜設置於密封材料之下的結構不侷限於液晶顯示裝置,還可以用於之後說明的發光裝置等根據本發明的一個方式的顯示裝置。
由此,即使作為平坦化絕緣膜940使用丙烯酸膜等有機樹脂膜,也可以抑制水侵入,液晶顯示裝置中的電晶體的電特性變動得到抑制,從而可以使液晶顯示裝置的可靠性得到提高。
在圖5A和圖5B所示的液晶顯示裝置中,液晶元件913包括像素電極934、對電極(也稱為共用電極)931及液晶908,並以夾著液晶908的方式設置有配向膜935及配向膜936。另外,液晶908由密封材料905填充於基板901與基板906之間。另外,雖然密封材料905的基板906側的接合面設置有對電極931(參照圖5A),但也可以採用密封材料905與基板906直接接合的結構(參照圖5B)。並且,也可以採用密封材料905的接合面設置有配向膜的結構。由於配向膜因摩擦處理而具有凹凸形狀,而產生錨定效果,密封材料905的緊密性提高,由此可以使液晶顯示裝置的可靠性得到提高。
在圖5A所示的液晶顯示裝置中,對電極931設置於基板906上,對電極931上設置有間隔物926,以覆蓋間隔物926及對電極931的方式設置有配向膜936。因此,圖5A所示的液晶顯示裝置的液晶元件913具有像素電極934與對電極931隔著配向膜935、液晶908及配向膜936層疊的結構。
另外,圖5B所示的液晶顯示裝置在基板906上設置有間隔物926,並以覆蓋間隔物926的方式設置有配向膜936。另外,像素電極934上設置有絕緣膜943,絕緣膜943上設置有具有開口圖案的對電極931,並以覆蓋對電極931的方式設置有配向膜935。對電極931的開口圖案為包括彎曲部及分叉的梳齒狀的形狀的部分。為了使像素電極934與對電極931之間形成電場,以互不重疊的方式 配置。因此,圖5B所示的液晶顯示裝置的液晶元件913具有液晶908的下方設置有像素電極934及對電極931的結構。另外,也可以採用如下結構:對像素電極934形成該開口圖案,並將對電極931形成為平板狀。
另外,在圖5A和圖5B所示的液晶顯示裝置中,密封材料905的基板901側至少設置有絕緣膜923、端子電極916、絕緣膜924、絕緣膜942。絕緣膜923相當於電晶體910及電晶體911的基底絕緣膜(電晶體50及電晶體70的基底絕緣膜13)。絕緣膜924相當於電晶體910及電晶體911的閘極絕緣膜(電晶體50及電晶體70的閘極絕緣膜18)。端子電極916及絕緣膜942可以參照上述說明。
作為像素電極934及對電極931,可以使用具有透光性的導電材料諸如包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、石墨烯等。
此外,作為像素電極934、對電極931,可以使用鎢(W)、鉬(Mo)、鋯(Zr)、鉿(Hf)、釩(V)、鈮(Nb)、鉭(Ta)、鉻(Cr)、鈷(Co)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鋁(Al)、銅(Cu)、銀(Ag)等的金屬、其合金或者其金屬氮化物中的一種或多種來形成。
此外,可以使用包含導電高分子(也稱為導電聚合 物)的導電組成物形成像素電極934、對電極931。作為導電高分子,可以使用所謂的π電子共軛類導電高分子。例如,可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物或者由苯胺、吡咯和噻吩中的兩種以上構成的共聚物或其衍生物等。
密封材料905可以利用絲網印刷法、噴墨裝置或分配器形成於基板901或基板906上。作為密封材料905,典型地可以使用包含可見光固化性樹脂、紫外線固化性樹脂或熱固化性樹脂的材料。另外,較佳的是作為密封材料905選擇不溶於液晶908的密封材料。另外,由於將公共連接部(焊盤部)設置於密封材料905之下,密封材料905可以含有導電粒子。
此外,間隔物926是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物,並且它是為控制基板901與基板906之間的距離(單元間隙)而設置的。此外,間隔物926也可以使用球狀間隔物。
液晶908可以使用熱致液晶、鐵電液晶或反鐵電液晶等液晶材料。這些液晶材料及可以為低分子化合物也可以為高分子化合物。上述液晶材料(液晶組成物)根據條件呈現膽固醇相、近晶相、立方相、手性向列相或各向同性相等。
另外,也可以將不使用配向膜的呈現藍相的液晶組成物用於液晶908。此時,液晶908與像素電極934及對電極931接觸。使用混合了液晶及手性試劑的液晶組成物可 以呈現藍相。此外,為了擴大呈現藍相的溫度範圍,對呈現藍相的液晶組成物添加聚合性單體及聚合引發劑等,藉由進行高分子穩定化的處理來可以形成液晶層。由於呈現藍相的液晶組成物的響應時間短,並且其具有光學各向同性,所以不需要配向處理,且視角依賴性小。另外,由於不需要設置配向膜而不需要摩擦處理,因此可以防止由於摩擦處理而引起的靜電破壞,並可以降低製程中的液晶顯示裝置的故障、破損。從而可以提高液晶顯示裝置的生產率。
此外,液晶材料的固有電阻為1×109Ω.cm以上,較佳為1×1011Ω.cm以上,更佳為1×1012Ω.cm以上。另外,本說明書中的固有電阻的值為在20℃的溫度下測量的值。
考慮到配置在像素部中的電晶體的洩漏電流等而以能夠在規定的期間中保持電荷的方式設定設置在液晶顯示裝置中的儲存電容器的大小。根據電晶體的關態電流等設定儲存電容的大小即可。藉由使用本說明書中公開的具有氧化物半導體膜的電晶體,設置具有各像素中的液晶電容的三分之一以下,較佳為五分之一以下的電容的大小的儲存電容器就足夠了。
由於根據本發明的一個方式的電晶體使用氧化物半導體,因此可以將關閉狀態時的電流值(關態電流off-state current值)控制為低。因此,可以延長影像信號等的電信號的保持時間,也可以延長寫入間隔。因此,可以降低更新工作的頻率,由此可以發揮抑制耗電量的效果。可以 藉由如下方法形成儲存電容:將像素電極934的形成工程中形成的導電膜用作一個電極,作為電解質在像素電極934上設置絕緣膜(圖5B中為絕緣膜943),作為另一個電極另外設置導電膜。
另外,根據本發明的一個方式的電晶體可以獲得高場效應遷移率,因此可以進行高速驅動。例如,藉由將這種電晶體用於液晶顯示裝置,可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。另外,藉由在像素部中使用這樣的電晶體,可以提供高影像品質的影像。
本實施方式所示的液晶顯示裝置可以採用TN(Twisted Nematic:扭曲向列)模式、IPS(In-Plane-Switching:平面內轉換)模式、FFS(Fringe Field Switching:邊緣電場轉換)模式、ASM(Axially Symmetric aligned Micro-cell:軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence:光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal:鐵電性液晶)模式、AFLC(Anti Ferroelectric Liquid Crystal:反鐵電性液晶)模式等。
此外,本實施方式所示的液晶顯示裝置也可以使用常黑型液晶顯示裝置,例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式,可以舉出幾個例子,例如可以使用MVA(Multi-Domain Vertical Alignment:多象限垂直配向)模式、PVA(Patterned Vertical Alignment:垂直配向構型)模式、ASV(Advanced Super View:高級超視覺)模式等。另外,也可以用於VA型液晶顯示裝置。VA型液晶顯示裝置是控制液晶顯示面板的液晶分子的排列的方式之一。VA型液晶顯示裝置是在不被施加電壓時液晶分子朝向垂直於面板的方向的方式。此外,也可以使用將像素(pixel)分成幾個區域(子像素)且使分子分別倒向不同方向的被稱為多域化或多域設計的方法。
此外,在本實施方式所示的液晶顯示裝置中,可以適當地設置黑矩陣(遮光層)、偏振構件、相位差構件、抗反射構件等的光學構件(光學基板)等。例如,也可以使用利用偏振基板以及相位差基板的圓偏振。此外,作為光源,也可以使用背光、側光燈等。
此外,作為像素部中的顯示方式,可以採用逐行掃描方式或隔行掃描方式等。根據本發明的一個方式的液晶顯示裝置不限定於黑白顯示的顯示裝置,也可以為彩色顯示的顯示裝置。例如,藉由在對電極931與配向膜936之間設置彩色濾光片可以形成彩色顯示的液晶顯示裝置。此外,作為當進行彩色顯示時在像素中控制的顏色因素,不侷限於RGB(R表示紅色,G表示綠色,B表示藍色)這三種顏色。例如,也可以採用RGBW(W顯示白色)或者對RGB追加黃色、青色、洋紅色等中的一種以上的顏色。另外,也可以按每個顏色因素的點使其顯示區域的大小不同。
作為彩色濾光片,例如可以使用彩色的透光樹脂。作為彩色的透光樹脂,可以使用感光或非感光有機樹脂。較佳的是使用感光有機樹脂層,因為可以縮減光阻遮罩的數量來簡化製程。
彩色是指黑、灰、白等的無彩色之外的顏色,彩色濾光片使用只透過被著色的彩色的光的材料形成。至於彩色,可以使用紅色、綠色、藍色等。另外,還可以使用青色(cyan)、洋紅色(magenta)、黃色(yellow)等。只透過被著色的彩色的光意味著:透過彩色濾光層的光在其彩色的光的波長中具有峰值。關於彩色濾光層的厚度,可以根據所包含的著色材料的濃度與光的透過率的關係適當地控制為最適合的厚度。例如,可以將彩色濾光片的厚度設定為1500nm以上2000nm以下。
圖7A至圖7C示出在圖5A和圖5B所示的顯示裝置中與將設置在基板906上的對電極931電連接的公共連接部(焊盤部)形成在基板901上的例子。
注意,在此由於其面積尺寸大不相同,所以分別將其稱為像素部中的接觸孔和公共連接部的開口部。另外,在圖5A和圖5B及圖7A至圖7C中,不使用相同的縮尺來圖示像素部902和公共連接部,例如公共連接部的點劃線G1-G2的長度為500μm左右,而像素部902的電晶體的尺寸小於50μm,雖然實際上公共連接部的面積尺寸是電晶體的10倍以上,但是為了明瞭地示出,而在圖5A和圖5B及圖7A至圖7C中分別改變像素部902和公共連接部 的縮尺而進行圖示。
公共連接部配置於與用來黏結基板901和基板906的密封材料905重疊的位置,並且藉由密封材料905所包含的導電粒子與對電極931電連接。或者,在不與密封材料905重疊的位置(注意,像素部以外的位置)設置公共連接部,並且,以與公共連接部重疊的方式將包含導電粒子的膏劑與密封材料另行設置,而與對電極931電連接。
作為導電粒子可使用其中用金屬薄膜覆蓋絕緣球的導電粒子。絕緣球使用二氧化矽玻璃、硬樹脂等形成。金屬薄膜可以採用金、銀、鈀、鎳、氧化銦錫及氧化銦鋅的單層或疊層結構。例如,可使用金薄膜、鎳薄膜和金薄膜的疊層等作為金屬薄膜。藉由使用在中心包含絕緣球的導電粒子,彈性增強,由此可以降低因外部應力的損壞。
導電粒子的周圍不僅可以填充有有機樹脂絕緣材料,還可以充填導電聚合物。作為導電聚合物的典型例子,可以舉出導電聚苯胺、導電聚吡咯、導電聚吩、聚乙烯二氧噻吩(PEDOT)和聚(苯乙烯磺酸)(PSS)的錯合物等。此外,還可適當地使用可用於像素電極934的導電聚合物的上述示例。導電聚合物可以利用噴墨裝置、分配器等塗敷導電聚合物而形成。藉由使導電聚合物與對電極或連接佈線接觸,導電粒子及導電聚合物與對電極或連接佈線接觸,從而可以減小對電極及連接佈線的連接電阻。
當使密封材料905包含導電粒子時,以使密封材料905與公共連接部重疊的方式對一對基板進行位置對準。 例如,在小型的液晶面板中,在像素部902的對角等上與密封材料重疊地配置兩個公共連接部。另外,在大型的液晶面板中,與密封材料重疊地配置四個以上的公共連接部。
圖7A相當於沿著圖7B所示的G1-G2的公共連接部的剖面圖。
共用電位線491設置於絕緣膜923(電晶體910的閘極絕緣膜)上,並由在圖5A和圖5B所示的電晶體910、電晶體911的源極電極及汲極電極的形成製程中形成的導電膜形成。圖7A示出作為共用電位線491使用電晶體910的源極電極及汲極電極的形成製程中形成的絕緣膜時的情況。
共用電位線491上設置有絕緣膜932、絕緣膜942及共用電極492。絕緣膜932及絕緣膜942在與共用電位線491重疊的位置具有多個開口部,共用電極492藉由該開口部與共用電位線491接觸。該開口部在與將電晶體910的源極電極和汲極電極中的一方與像素電極934連接的接觸孔相同的形成製程中形成。因此,絕緣膜942接觸於該開口部中的絕緣膜932的側面設置。
共用電極492設置於絕緣膜942上,並由在連接端子電極915、像素部的像素電極934的形成製程中形成的導電膜形成。
如此,可以在像素部902的切換元件的製程中製造公共連接部。
共用電極492是與包含於密封材料905中的導電粒子接觸的電極,並與基板906的對電極931電連接。
另外,如圖7C所示,公共連接部也可以採用如下結構:由在電晶體910、電晶體911的閘極電極的形成製程中形成的導電膜形成共用電位線491。圖7C示出作為共用電位線491使用在電晶體910的閘極電極的形成製程中形成的絕緣膜時的例子。
共用電位線491上設置有絕緣膜924、絕緣膜932、絕緣膜942及共用電極492。絕緣膜924、絕緣膜932及絕緣膜942在與共用電位線491重疊的位置具有多個開口部,共用電極492藉由該開口部與共用電位線491接觸。該開口部在與將電晶體910的源極電極和汲極電極中的一方與像素電極934連接的接觸孔相同的形成製程中形成。因此,絕緣膜942接觸於該開口部中的絕緣膜924及絕緣膜932的側面設置。
另外,作為根據本發明的一個方式的顯示裝置中的顯示元件,可以應用利用電致發光的發光元件。利用電致發光的發光元件根據發光材料是有機化合物還是無機化合物被區分,一般地,前者被稱為有機EL元件,而後者被稱為無機EL元件。
在有機EL元件中,藉由對發光元件施加電壓,電子及電洞分別從一對電極注入到包括發光性有機化合物的層,以使電流流過。並且,藉由這些載子(電子及電洞)的重新結合,發光性有機化合物形成激發態,當從該激發 態回到基態時發光。由於這種機制,這種發光元件被稱為電流激發型發光元件。在本實施方式中,作為發光元件示出使用有機EL元件的例子。
無機EL元件根據其元件結構而分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件具有發光材料的粒子分散在黏合劑中的發光層,其發光機制是利用施體能階和受體能階的施體-受體重新結合型發光。薄膜型無機EL元件具有發光層夾在介電層之間且該介電層由電極夾住的結構,其發光機制是利用金屬離子的內殼層電子躍遷的定域型發光(localized type light emission)。在此,作為發光元件使用有機EL元件進行說明。
為了取出發光,使發光元件的一對電極中的至少一個具有透光性即可。並且,在基板上形成電晶體及發光元件,作為發光元件,有:從與基板相反一側的表面取出發光的頂部發射結構的發光元件;從基板一側的表面取出發光的底部發射結構的發光元件;以及從基板一側及與基板相反一側的表面取出發光的雙面發射結構的發光元件,可以應用上述任一種發射結構的發光元件。
圖8示出作為顯示元件使用發光元件的發光裝置的例子。圖8相當於沿著圖4B的M-N的剖面圖。另外,在圖8所示的發光裝置中,適當地使用圖5A和圖5B所示的液晶顯示裝置所使用的符號。
作為顯示元件的發光元件963與設置在像素部902中的電晶體910電連接。另外,發光元件963的結構是第一 電極929、發光層961、第二電極930的疊層結構,但是不侷限於所示的結構。根據從發光元件963取出的光的方向等,可以適當地改變發光元件963的結構。
圖8所示的發光裝置與圖5A和圖5B所示的液晶顯示裝置同樣,較佳的是將平坦化絕緣膜940設置在電晶體910及電晶體911上,更佳的是在平坦化絕緣膜940上設置絕緣膜942。另外,位於密封材料937周圍的平坦化絕緣膜940(尤其是其端部)可以被絕緣膜932及絕緣膜942覆蓋(夾著)。藉由設置絕緣膜942,即使作為平坦化絕緣膜940使用丙烯酸膜等有機樹脂膜,也可以抑制水侵入,由此可以抑制發光裝置中的電晶體的電特性變動,從而可以使發光裝置的可靠性得到提高。
分隔壁960使用有機絕緣材料或無機絕緣材料形成。尤其是,較佳為使用感光樹脂材料,在第一電極929上形成開口部,並且將該開口部的側壁形成為具有連續曲率的傾斜面。
發光層961可以由單層構成,也可以由多個層的疊層構成。
為了防止氧、氫、水、二氧化碳等侵入到發光元件963中,也可以在第二電極930及分隔壁960上形成保護膜。作為保護膜,可以形成氮化矽、氮氧化矽、氧化鋁、氮化鋁、氧氮化鋁、氮氧化鋁、DLC膜等。此外,在由基板901、基板906及密封材料937密封的空間中設置有填充材料964,發光元件被密封。如此,為了不暴露於外部 氣體,較佳為使用氣密性高且脫氣少的保護薄膜(黏合薄膜、紫外線固化樹脂薄膜等)、覆蓋材料封裝(封入)。
作為密封材料937,除了可以使用圖5A和圖5B所示的能夠用於液晶顯示裝置的密封材料905之外,還可以使用包括低熔點玻璃的玻璃粉等。玻璃粉對水或氧等的雜質具有高阻擋性,所以是較佳的。此外,當作為密封材料937使用玻璃粉時,較佳的是如圖8所示地在絕緣膜942上設置玻璃粉。由於絕緣膜942為氮化矽膜等無機絕緣膜,因此可以提高與玻璃粉之間的黏合性。
作為填充材料964,除了氮或氬等惰性氣體以外,也可以使用紫外線固化樹脂或熱固性樹脂,例如可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)或EVA(乙烯-醋酸乙烯酯)。例如,作為填充材料使用氮,即可。
另外,如果需要,則也可以在發光元件的射出表面上適當地設置諸如偏光板或者圓偏光板(包括橢圓偏光板)、相位差板(λ/4板,λ/2板)、濾色片等的光學薄膜。此外,也可以在偏光板或者圓偏光板上設置防反射膜。例如,可以進行抗眩光處理,該處理是利用表面的凹凸來擴散反射光而可以降低眩光的處理。
關於對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、共用電極、對電極等),可以根據取出光的方向、設置電極的地方以及電極的圖案結構選擇透光性或反射性。
第一電極929、第二電極930可以使用能夠用於圖5A和圖5B所示的液晶顯示裝置的像素電極934及對電極931的導電材料。另外,可以將能夠用於圖5A和圖5B所示的液晶顯示裝置的像素電極934及對電極931的金屬、其合金及其金屬氮化物中的一種以上用於第一電極929及第二電極930。並且,還可以將能夠用於圖5A和圖5B所示的液晶顯示裝置的像素電極934及對電極931的含有導電高分子的導電組成物用於第一電極929及第二電極930。
另外,基板901、基板906、電晶體910、電晶體911、連接端子電極915、端子電極916、FPC918、各向異性導電膜919、絕緣膜923、絕緣膜924及絕緣膜932等其他的結構與圖5A和圖5B所示的液晶顯示裝置相同。因此,發光裝置中的電晶體的電特性變動得到抑制,可以使發光裝置的可靠性得到提高。
另外,由於電晶體容易因靜電等而損壞,因此較佳的是設置驅動電路保護用的保護電路。保護電路較佳的是使用非線性元件構成。
作為根據本發明的一個方式的發光裝置,可以藉由層疊紅色發光元件、綠色發光元件及藍色發光元件形成白色發光元件並使用彩色濾光片來進行彩色顯示。另外,作為根據本發明的一個方式的發光裝置,藉由分開形成紅色發光元件、綠色發光元件、藍色發光元件,可以在不使用彩色濾光片等的情況下進行彩色顯示。
此外,作為顯示裝置,也可以提供驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器),並具有如下優點:與紙同樣的易讀性;其耗電量比其他顯示裝置的耗電量低;形狀薄且輕。
電泳顯示裝置可以具有各種各樣的形式。一種電泳顯示裝置包括分散在溶劑中的具有正電荷的第一粒子和具有負電荷的第二粒子的多個微膠囊。藉由對微膠囊施加電場,微膠囊中的粒子向彼此相反的方向移動,而只顯示集合在一側的粒子的顏色。另外,第一粒子或第二粒子包括染料,當沒有電場時不移動。此外,第一粒子的顏色和第二粒子的顏色不同(包括無色)。
分散有上述微囊的溶劑被稱為電子墨水。該電子墨水可以印刷到玻璃、塑料、布、紙等的表面上。還可以藉由使用彩色濾光片、具有色素的粒子來進行彩色顯示。
此外,微囊中的第一粒子及第二粒子可以使用選自導電材料、絕緣材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的一種材料或這些材料的複合材料。
此外,作為電子紙,也可以應用使用旋轉球(twisting ball)顯示方式的顯示裝置。旋轉球顯示方式是如下方法,即將分別塗為白色和黑色的球形微粒配置在用於顯示元件的電極的第一電極(例如像素電極)與第二電極(例如共用電極)之間,使第一電極與第二電極之間產生電位差來控制球形微粒的方向,以進行顯示。
本實施方式所示的結構、方法等可以與其他的實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式4
藉由使用根據本發明的一個方式的電晶體,可以製造具有讀取對象物的信息的影像傳感器功能的半導體裝置。在本實施方式中,對具有該影像傳感器功能的半導體裝置進行說明。
圖9A示出具有影像傳感器功能的半導體裝置的一個例子。圖9A是光電傳感器的等效電路,而圖9B是示出光電傳感器的一部分的剖面圖。
光電二極管602的一個電極電連接到光電二極管復位信號線658,而光電二極管602的另一個電極電連接到電晶體640的閘極。電晶體640的源極和汲極中的一個電連接到光電傳感器基準信號線672,而電晶體640的源極和汲極中的另一個電連接到電晶體656的源極和汲極中的一個。電晶體656的閘極電連接到閘極信號線659,電晶體656的源極和汲極中的另一個電連接到光電傳感器輸出信號線671。
注意,在本說明書的電路圖中,為了使使用氧化物半導體膜的電晶體一目了然,將使用氧化物半導體膜的電晶體的符號表示為“OS”。在圖9A中,電晶體640、電晶體656可以應用根據本發明的一個方式的電晶體,其是使用氧化物半導體膜的電晶體。
圖9B是示出光電傳感器中的光電二極管602和電晶體640的剖面圖,其中在具有絕緣表面的基板601(元件基板)上設置有用作傳感器的光電二極管602和電晶體640。藉由使用黏合層608,在光電二極管602和電晶體640上設置有基板613。
在電晶體640上設置有絕緣膜632、層間絕緣膜633以及層間絕緣膜634。光電二極管602具有:形成在層間絕緣膜633上的電極641b;在電極641b上依次層疊的第一半導體膜606a、第二半導體膜606b、第三半導體膜606c;設置在層間絕緣膜634上的藉由第一半導體膜至第三半導體膜與電極641b電連接的電極642;以及設置在與電極641b同樣的層中的與電極642電連接的電極641a。
另外,絕緣膜632抑制水侵入電晶體640中,並且包括至少含有氮的絕緣膜(相當於圖1A至圖1C中的絕緣膜26)以及抑制從該絕緣膜釋放出的氮侵入的絕緣膜(相當於圖1A至圖1C的絕緣膜25)。
電極641b與形成在層間絕緣膜634中的導電膜643電連接,並且電極642藉由電極641a與導電膜645電連接。導電膜645與電晶體640的閘極電極電連接,並且光電二極管602與電晶體640電連接。
在此,例示出一種pin型光電二極管,其中層疊用作第一半導體膜606a的具有p型導電型的半導體膜、用作第二半導體膜606b的高電阻的半導體膜(i型半導體 膜)、用作第三半導體膜606c的具有n型導電型的半導體膜。
第一半導體膜606a是p型半導體膜,而可以由包含賦予p型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第13族的雜質元素(例如,硼(B))的半導體材料氣體藉由電漿CVD法來形成第一半導體膜606a。作為半導體材料氣體,可以使用矽烷(SiH4)。另外,可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4、SiF4等。另外,也可以使用如下方法:在形成不包含雜質元素的非晶矽膜之後,使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳的是在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下,作為形成非晶矽膜的方法,可以使用LPCVD法、氣相生長法或濺射法等。較佳的是將第一半導體膜606a的厚度設定為10nm以上且50nm以下。
第二半導體膜606b是i型半導體膜(本質半導體膜),由非晶矽膜形成。為了形成第二半導體膜606b,藉由電漿CVD法使用半導體材料氣體來形成非晶矽膜。作為半導體材料氣體,可以使用矽烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。也可以藉由LPCVD法、氣相生長法、濺射法等形成第二半導體膜606b。較佳的是將第二半導體膜606b的厚度設定為200nm以上且1000nm以下。
第三半導體膜606c是n型半導體膜,由包含賦予n 型的雜質元素的非晶矽膜形成。使用包含屬於週期表中的第15族的雜質元素(例如,磷(P))的半導體材料氣體藉由電漿CVD法形成第三半導體膜606c。作為半導體材料氣體,可以使用矽烷(SiH4)。或者,也可以使用Si2H6、SiH2Cl2、SiHCl3、SiCl4或SiF4等。另外,也可以使用如下方法:在形成不包含雜質元素的非晶矽膜之後,使用擴散法或離子植入法將雜質元素導入到該非晶矽膜。較佳的是在使用離子植入法等導入雜質元素之後進行加熱等來使雜質元素擴散。在此情況下,作為形成非晶矽膜的方法,可以使用LPCVD法、氣相生長法或濺射法等。較佳的是將第三半導體膜606c的厚度設定為20nm以上且200nm以下。
此外,第一半導體膜606a、第二半導體膜606b以及第三半導體膜606c也可以不使用非晶半導體形成,而使用多晶半導體或微晶半導體(Semi Amorphous Semiconductor:SAS)形成。
此外,由於藉由光電效應生成的電洞的遷移率低於電子的遷移率,因此當將p型半導體膜側的表面用作光接收面時,pin型光電二極管具有較好的特性。在此示出將光電二極管602從形成有pin型光電二極管的基板601的面接收的光轉換為電信號的例子。此外,來自其導電型與用作光接收面的半導體膜一側相反的半導體膜一側的光是干擾光,因此,電極較佳的是使用具有遮光性的導電膜。另外,也可以將n型半導體膜一側的表面用作光接收面。
由於電晶體640在用作電流通路(通道)的氧化物半導體膜上設置有抑制水的侵入且至少含有氮的絕緣膜以及抑制從該絕緣膜釋放出的氮侵入的絕緣膜,因此可以抑制電特性變動而是可靠性高的電晶體。
絕緣膜632可以使用能夠用於實施方式1所記載的電晶體50的保護膜的方法形成。
藉由使用絕緣材料且根據其材料使用濺射法、電漿CVD法、旋塗法、浸漬法、噴塗法、液滴噴射法(噴墨法等)、絲網印刷、膠版印刷等,來可以形成層間絕緣膜633、層間絕緣膜634。
為了減少表面凹凸,較佳的是作為層間絕緣膜633、層間絕緣膜634使用能夠用作平坦化絕緣膜的絕緣膜。作為層間絕緣膜633、層間絕緣膜634,可以使用能夠用於上述平坦化絕緣膜940的材料的單層或疊層。
藉由檢測入射到光電二極管602的光,可以讀取檢測對象的信息。另外,在讀取檢測對象的信息時,可以使用背光等的光源。因此,藉由將該具有影像傳感器功能的半導體裝置層疊於根據本發明的一個方式的顯示裝置可以製造觸摸屏。
本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施方式5
根據本發明的一個方式的半導體裝置可以應用於各種 電子裝置(也包括遊戲機)。作為電子裝置,可以舉出電視機(也稱為電視或電視接收機)、用於計算機等的顯示器、影像拍攝裝置諸如數位相機及數位攝影機、數位相框、行動電話機、便攜式遊戲機、便攜式信息終端、音頻再生裝置、遊戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、外殼遊戲機。圖10A至圖10C示出上述電子裝置的具體例子。
圖10A示出具有顯示部的桌子9000。在桌子9000中,外殼9001組裝有顯示部9003,利用顯示部9003可以顯示映像。另外,示出利用四個桌腿9002支撐外殼9001的結構。另外,外殼9001具有用於供應電力的電源供應線9005。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9003,由此可以對電子裝置賦予高可靠性。
顯示部9003具有觸屏輸入功能,藉由用手指等按觸顯示於桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或信息輸入,並且顯示部9003也可以用作如下控制裝置,即藉由使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能,而藉由屏面操作控制其他家電產品。例如,藉由使用實施方式3所示的具有影像傳感器功能的半導體裝置,可以使顯示部9003具有觸屏輸入功能。
另外,利用設置於外殼9001的鉸鏈也可以將顯示部9003的屏面以垂直於地板的方式立起來,從而也可以將 桌子用作電視機。雖然當在小房間裏設置大屏面的電視機時自由使用的空間變小,但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
圖10B示出電視機9100。在電視機9100中,外殼9101組裝有顯示部9103,並且利用顯示部9103可以顯示映像。此外,在此示出利用支架9105支撐外殼9101的結構。
藉由利用外殼9101所具備的操作開關、另外提供的遙控器9110,可以進行電視機9100的操作。藉由利用遙控器9110所具備的操作鍵9109,可以進行頻道及音量的操作,並可以對在顯示部9103上顯示的映像進行操作。此外,也可以採用在遙控器9110中設置顯示從該遙控器9110輸出的信息的顯示部9107的結構。
圖10B所示的電視機9100具備接收機及調制解調器等。電視機9100可以利用接收機接收一般的電視廣播。再者,電視機9100藉由調制解調器連接到有線或無線方式的通信網絡,也可以進行單向(從發送者到接收者)或雙向(發送者和接收者之間或接收者之間等)的信息通信。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9103、9107,而能夠對電視機及遙控器賦予高可靠性。
圖10C示出計算機,該計算機包括主體9201、外殼9202、顯示部9203、鍵盤9204、外部連接端口9205、指 向裝置9206等。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9203,而能夠對計算機賦予高可靠性。
圖11A和圖11B是能夠折疊的平板終端。圖11A是打開的狀態,並且平板終端包括外殼9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
可以將上述實施方式中任一個所示的半導體裝置用於顯示部9631a、9631b,而能夠實現可靠性高的平板終端。
在顯示部9631a中,可以將其一部分用作觸摸屏的區域9632a,並且可以藉由按觸所顯示的操作鍵9638來輸入資料。此外,作為一個例子在此示出:顯示部9631a的一半只具有顯示的功能,並且另一半具有觸摸屏的功能,但是不侷限於該結構。也可以採用顯示部9631a的全部區域具有觸摸屏的功能的結構。例如,可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏,並且將顯示部9631b用作顯示屏面。
此外,顯示部9631b也與顯示部9631a同樣,可以將其一部分用作觸摸屏的區域9632b。此外,藉由使用手指或觸控筆等按觸觸摸屏的顯示鍵盤顯示切換按鈕9639的位置,可以在顯示部9631b顯示鍵盤按鈕。
此外,也可以對觸摸屏的區域9632a和觸摸屏的區域 9632b同時進行按觸輸入。
另外,顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據內置於平板終端中的光傳感器所檢測的使用時的外光的光量,省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光傳感器以外還可以內置陀螺儀和加速度傳感器等檢測傾斜度的傳感器等的其他檢測裝置。
此外,圖11A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子,但是不侷限於此,一方的尺寸和另一方的尺寸可以不同,並且它們的顯示品質也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
圖11B是合上的狀態,並且平板終端包括外殼9630、太陽能電池9633、充放電控制電路9634。此外,在圖11B中,作為充放電控制電路9634的一個例子示出具有電池9635和DCDC轉換器9636的結構。
此外,平板終端可以折疊,因此不使用時可以合上外殼9630。因此,可以保護顯示部9631a和顯示部9631b,而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
此外,圖11A和圖11B所示的平板終端還可以具有如下功能:顯示各種各樣的信息(靜態影像、動態影像、文字影像等);將日曆、日期或時刻等顯示在顯示部上; 對顯示在顯示部上的信息進行操作或編輯的觸摸輸入;藉由各種各樣的軟件(程序)控制處理等。
藉由利用安裝在平板終端的表面上的太陽能電池9633,可以將電力供應到觸摸屏、顯示部或影像信號處理部等。注意,太陽能電池9633可以設置在外殼9630的一面或兩面,因此可以進行高效的電池9635的充電。另外,當作為電池9635使用鋰離子電池時,有可以實現小型化等的優點。
另外,參照圖11C所示的方塊圖對圖11B所示的充放電控制電路9634的結構和工作進行說明。圖11C示出太陽能電池9633、電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3以及顯示部9631,電池9635、DCDC轉換器9636、轉換器9637、開關SW1至SW3對應於圖11B所示的充放電控制電路9634。
首先,說明在利用外光使太陽能電池9633發電時的工作的例子。使用DCDC轉換器9636對太陽能電池所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。並且,當利用來自太陽能電池9633的電力使顯示部9631工作時使開關SW1導通,並且,利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外,當不進行顯示部9631中的顯示時,可以採用使SW1關閉且使SW2導通來對電池9635進行充電的結構。
注意,作為發電單元的一個例子示出太陽能電池9633,但是不侷限於此,也可以使用壓電元件 (piezoelectric element)或熱電轉換元件(珀耳帖元件(Peltier element))等其他發電單元進行電池9635的充電。例如,電池9635也可以使用以無線(不接觸)的方式能夠收發電力來進行充電的無線電力傳輸模塊或組合其他充電方法進行充電。
本實施方式所示的結構、方法等可以與其他實施方式及實施例所示的結構、方法等適當地組合而實施。
實施例1
在本實施例中說明對可以應用於根據本發明的一個方式的電晶體的防止水侵入的絕緣膜進行評價的結果。詳細地說明對因加熱釋放的氫分子量、因加熱釋放的氨分子量以及因加熱釋放的水分子量進行評價的結果。
首先,說明評價了的樣本的製造方法。所製造的樣本為結構1及結構2。
結構1的樣本以如下方法製造:在矽晶片991上使用可以應用於實施方式1所示的絕緣膜26(參照圖1A至1C)的形成條件利用電漿CVD法形成氮化矽膜993(參照圖12A)。
氮化矽膜993使用條件1至條件3的3個條件形成,將以各個條件形成的樣本稱為樣本A1至樣本A3。另外,將樣本A1至樣本A3中的氮化矽膜993的厚度都設定為50nm。
條件1為如下條件:保存矽晶片991的溫度為220 ℃;作為原料氣體使用流量為50sccm的矽烷、流量為5000sccm的氮、流量為100sccm的氨;處理室內的壓力為200Pa;向平行平板電極供應的高頻功率為27.12MHz、1000W(功率密度為1.6×10-1W/cm2)。此外,相對於氨的流量的氮的流量比為50。
條件2為如下條件:條件1中的向平行平板電極供應的高頻功率為150W(功率密度為2.5×10-2W/cm2)。
條件3為如下條件:保存矽晶片991的溫度為220℃;作為原料氣體使用流量為30sccm的矽烷、流量為1500sccm的氮、流量為1500sccm的氨;處理室內的壓力為200Pa;向平行平板電極供應的高頻功率為27.12MHz、150W(功率密度為2.5×10-2W/cm2)。此外,相對於氨的流量的氮的流量比為1。
對樣本A1至樣本A3進行TDS分析。此外,在各樣本中,以65℃以上且610℃以下加熱矽晶片991。
示出TDS分析的結果的曲線中的峰值為當包含在被分析的樣本(本實施例中的樣本A1至樣本A3)中的原子或分子釋放到外部時出現的峰值。另外,釋放到外部的原子或分子的總量相當於該峰值的積分值。因此,根據該峰值強度的強弱評價包含在氮化矽膜中的原子或分子的總量。
圖13A至圖13C以及圖14A和圖14B示出結構1的樣本A1至樣本A3的TDS分析結果。圖13A是示出相對於基板溫度的M/z=2的氣體,典型地是氫分子的釋放量 的圖表。圖13B是示出相對於基板溫度的M/z=18的氣體,典型地是水分子的釋放量的圖表。圖13C是示出從圖13A的曲線的峰值的積分值算出的氫分子釋放量的圖表。圖14A是示出相對於基板溫度的M/z=17的氣體,典型地是氨分子的釋放量的圖表。圖14B是示出從圖14A的曲線的峰值的積分值算出的氨分子釋放量的圖表。此外,上述TDS分析中的氫分子的檢測下限為1.0×1021分子/cm3,氨分子的檢測下限為2.0×1020分子/cm3
從圖13A可確認到樣本A2的氫分子的TDS強度比樣本A1及樣本A3高。從圖13C可確認到樣本A2的相對於基板溫度的氫分子釋放量為樣本A1及樣本A3的5倍左右。此外,從圖13B可確認到在樣本A1至樣本A3中在基板溫度為100℃以上且200℃以下的範圍示出水分子的釋放的峰值。另外,只在樣本A3中在上述範圍檢測出尖峰的峰值。
另一方面,從圖14A可確認到樣本A3的氨分子的TDS強度比樣本A1及樣本A2高。從圖14B可確認到樣本A3的相對於基板溫度的氨分子釋放量至少為樣本A1及樣本A2的16倍以上左右。此外,樣本A2的氨分子釋放量為檢測下限以下。
接著,說明所製造的樣本中的結構2。結構2的樣本以如下方法製造:在矽晶片991上使用可以應用於絕緣膜24(參照圖1A至1C)的形成條件利用電漿CVD法形成氧氮化矽膜995,在氧氮化矽膜995上與結構1同樣地形 成氮化矽膜993(參照圖12B)。
作為結構2的樣本,為了對抑制氮化矽膜993中的水的移動的效果進行評價,氧氮化矽膜995為含有比滿足化學計量組成的氧更多的氧的氧氮化矽膜。在此,圖16A和圖16B示出對在矽晶片上只形成厚度為400nm的氧氮化矽膜995的樣本進行TDS分析的結果。此外,在各樣本中,以70℃以上且570℃以下加熱矽晶片991。圖16A是示出相對於基板溫度的M/z=32的氣體,典型地是氧分子的釋放量的圖表。圖16B是示出相對於基板溫度的M/z=18的氣體,典型地是水分子的釋放量的圖表。由於包含比滿足化學計量組成的氧多的氧的氧氮化矽膜中包含氧(參照圖16A)還包含水(參照圖16B),因此,在結構2的樣本A4至樣本A6中,藉由對相對於基板溫度的水分子的釋放量進行評價,可以評價其是否具有抑制氮化矽膜993中的水的移動的效果。另外,圖16A和圖16B所示的結果是在矽晶片上形成400nm厚的氧氮化矽膜995的樣本的結果。
氧氮化矽膜995的形成條件為如下條件:保存矽晶片991的溫度為220℃;作為原料氣體使用流量為160sccm的矽烷、流量馬4000sccm的一氧化氮;處理室內的壓力為200Pa;向平行平板電極供應的高頻功率為27.12MHz、1500W(功率密度為2.5×10-1W/cm2)。氧氮化矽膜995的厚度為400nm。
在結構2的樣本中,氮化矽膜993使用條件1至條件 3的3個條件形成,將以各個條件形成的樣本稱為樣本A4至樣本A6。另外,將樣本A4至樣本A6中的氮化矽膜993的厚度都設定為50nm。條件1至條件3的詳細內容與結構1的情況相同。
在結構2中,為了對抑制水的移動的效果進行評價,對樣本A4至樣本A6進行TDS分析。此外,在各樣本中,以70℃以上且580℃以下加熱矽晶片991。
圖15A和圖15B示出結構2的樣本A4至樣本A6的TDS分析結果。圖15A是示出相對於基板溫度的氫分子釋放量的圖表。圖15B示出相對於基板溫度的水分子釋放量的圖表。
從圖15A可確認到樣本A5的氫分子的TDS強度比樣本A4及樣本A6高。此外,從圖15B可確認到水分子的TDS強度的較小的峰值,但是在樣本A4至樣本A6中沒有確認到很大的差別。
在結構2中可確認到,雖然樣本A4至樣本A6具有氧氮化矽膜995,但是示出水分子的脫離的峰值的強度極低。因此,可以說樣本A4至樣本A6的各條件為可以形成具有抑制氮化矽膜993中的水的移動的效果的絕緣膜的條件。
但是,結構1的樣本A2的氫分子的釋放量多,結構1的樣本A3的氨分子的釋放量多。在使用氧化物半導體的電晶體中,氫及氮使氧化物半導體膜的導電性增強,而使該電晶體具有常導通特性,因此氫分子及成為氮源的氨 分子也是使電特性發生變動的雜質。例如,像樣本A3那樣氨分子的釋放量多,就意味著氮源較多,使用這樣的絕緣膜製造的電晶體具有常導通特性的可能性較高。並且,根據本發明的一個方式的電晶體雖然具有抑制氮的侵入的絕緣膜(圖1A至圖1C的絕緣膜25),但是氨分子的釋放量少的絕緣膜可以使電晶體具有更好的電特性。因此,使用樣本A2及樣本A3的條件形成的氮化矽膜不適用於絕緣膜26。
由上所述,可以確認使用樣本A1的形成條件的條件1形成的氮化矽膜最適用於絕緣膜26。
由此,藉由使用本實施例所示的條件,可以形成氫分子的釋放量少並能抑制水的侵入的絕緣膜,藉由使用該絕緣膜,可以製造電特性變動得到抑制的電晶體或者可靠性得到提高的電晶體。
實施例2
在本實施例中,製造包括利用實施例1中記載的條件1至條件3形成的氮化矽膜的電晶體,並對Vg-Id特性的測定結果進行說明。為了對絕緣膜的抑制外部水浸入的效果進行評價,本實施例中製造的電晶體與根據本發明的一個方式的電晶體的結構部分不同。具體地,本實施例中製造的電晶體具有之前的實施方式中說明的電晶體50及電晶體70中沒有設置絕緣膜25的結構。
首先,對包含於樣本B1至樣本B3中的電晶體的製 程進行說明。參照圖17A至圖17D對本實施例進行說明。
首先,如圖17A所示,作為基板11使用玻璃基板,並在基板11上形成閘極電極15。
利用濺射法形成厚度為100nm的鎢膜,並利用光微影製程在該鎢膜上形成遮罩,利用該遮罩對該鎢膜的一部分進行蝕刻而形成閘極電極15。
接著,在閘極電極15上形成閘極絕緣膜18。
作為閘極絕緣膜18,形成厚度為50nm的氮化矽膜及厚度為200nm的氧氮化矽膜的疊層。在如下條件下形成氮化矽膜:向電漿CVD設備的處理室中供應矽烷50sccm、氮5000sccm,將處理室內的壓力控制為60Pa,使用27.12MHz的高頻電源供給150W的功率。在如下條件下形成上述氧氮化矽膜:向電漿CVD設備的處理室供給矽烷20sccm、一氧化二氮3000sccm,將處理室內的壓力控制為40Pa,使用27.12MHz的高頻電源供給100W的功率。另外,上述氮化矽膜及上述氧氮化矽膜是在基板溫度為350℃的條件下形成的。
接著,隔著閘極絕緣膜18形成與閘極電極15重疊的氧化物半導體膜19。
這裏,在閘極絕緣膜18上利用濺射法形成作為CAAC-OS膜的IGZO膜,並且利用光微影製程在該IGZO膜上形成遮罩,利用該遮罩對該IGZO膜的一部分進行蝕刻。然後,對被蝕刻的IGZO膜進行加熱處理形成氧化物 半導體膜19。另外,在本實施例中形成厚度為35nm的IGZO膜。
IGZO膜是在如下條件下形成的:作為濺射靶材使用In:Ga:Zn=1:1:1(原子數比)的靶材,向濺射裝置的處理室內供給作為濺射氣體的50sccm的Ar和50sccm的氧,將處理室內的壓力控制為0.6Pa,並供給5kW的直流電力。另外,形成IGZO膜時的基板溫度為170℃。
接著,進行加熱處理以使氧化物半導體膜中含有的水、氫等釋放出去。這裏,在氮氛圍下以450℃進行1小時的加熱處理,然後在氮及氧氛圍下以450℃進行1小時的加熱處理。
藉由上述製程形成的結構可以參照圖17B。
接著,對閘極絕緣膜18的一部分進行蝕刻使閘極電極露出(未圖示),然後,如圖17C所示地形成接觸氧化物半導體膜19的一對電極21。
在閘極絕緣膜18及氧化物半導體膜19上形成導電膜,利用光微影製程在該導電膜上形成遮罩,並利用該遮罩對該導電膜的一部分進行蝕刻形成一對電極21。注意,該導電膜是在厚度為50nm的鎢膜上形成厚度為400nm的鋁膜,並在該鋁膜上形成厚度為100nm的鈦膜而形成的。
接著,將基板轉移到減壓了的處理室中,在以220℃進行加熱後,將基板轉移到充滿了一氧化二氮的處理室中。接著,將氧化物半導體膜19暴露於藉由利用 27.12MHz的高頻電源對設置於處理室內的上部電極供給150W的高頻電力而生成的氧電漿中,來對氧化物半導體膜19供給氧22。
接著,在上述電漿處理之後,在不暴露於大氣的情況下連續地在氧化物半導體膜19及一對電極21上形成絕緣膜23及絕緣膜24。作為絕緣膜23形成厚度為50nm的第一氧氮化矽膜,作為絕緣膜24形成厚度為400nm的第二氧氮化矽膜。
作為第一氧氮化矽膜利用電漿CVD法在如下條件下形成:作為原料氣體使用流量為30sccm的矽烷及流量為4000sccm的一氧化二氮,將處理室的壓力設定為40Pa,基板溫度為220℃,並對平行平板電極供給150W的高頻電力。
作為第二氧氮化矽膜可以利用電漿CVD法在如下條件下形成:作為原料使用流量為160sccm的矽烷及流量為4000sccm的一氧化二氮,將處理室的壓力設定為200Pa,將基板溫度設定為220℃,並對平行平板電極供給1500W的高頻電力。利用上述條件可以形成含有比滿足化學計量組成的氧更多的氧且被加熱時部分氧發生脫離的氧氮化矽膜。
接著,進行加熱處理以使絕緣膜23及絕緣膜24中的水、氫等釋放出去。這裏,在氮及氧氛圍下以350℃進行1小時的加熱處理。
接著,如圖17D所示,在絕緣膜24上形成絕緣膜 26。
在樣本B1中,作為絕緣膜26,利用實施例1所示的樣本A1的條件1形成氮化矽膜。
在樣本B2中,作為絕緣膜26,利用實施例1所示的樣本A2的條件2形成氮化矽膜。
在樣本B3中,作為絕緣膜26,利用實施例1所示的樣本A3的條件3形成氮化矽膜。
接著,雖然沒有進行圖示,對絕緣膜23、絕緣膜24及絕緣膜26的一部分進行蝕刻來形成露出有一對電極的一部分的開口部。
接著,在絕緣膜26上形成平坦化膜(未圖示)。這裏,將組成物塗敷於絕緣膜26之上,然後進行曝光及顯影,來形成具有露出一對電極的一部分的開口部的平坦化膜。另外,作為平坦化膜形成厚度為1.5μm的丙烯酸樹脂。然後,進行加熱處理。作為該加熱處理,在溫度為250℃的含有氮的氛圍中進行1小時。
接著,形成與一對電極的一部分連接的導電膜(未圖示)。這裏,利用濺射法形成厚度為100nm的含有氧化矽的ITO。
藉由上述製程,製造樣本B1至樣本B3中的電晶體。另外,在各樣本中,在基板內製造具有相同結構的24個電晶體。
接著,測量樣本B1至樣本B3的電晶體的Vg-Id特性。
接著,作為耐濕評價的加速壽命試驗進行壓力鍋測試(PCT:Pressure Cooker Test)。在本實施例中作為PCT試驗,將樣本B1至樣本B3置於溫度130℃、濕度85%、壓力0.23MPa的條件下15小時。
圖18A至圖20C示出樣本B1至樣本B3的各電晶體的Vg-Id特性的初期特性以及壓力鍋測試後的各電晶體的Vg-Id特性。即,圖18A至圖18C示出樣本B1的結果,圖19A至圖19C示出樣本B2的結果,圖20A至圖20C示出樣本B3的結果。
另外,在各樣本中,分別測量了通道長度(L)為2μm、通道寬度(W)為50μm的電晶體1與通道長度(L)為6μm、通道寬度(W)為50μm的電晶體2的Vg-Id特性。在各樣本中,電晶體1的初期特性示於各圖A,電晶體2的初期特性示於各圖B,電晶體2的壓力鍋測試後的Vg-Id特性示於各圖C。
圖19A所示的Vg-Id特性不具有開關特性。另外,圖20A所示的Vg-Id特性的臨界電壓的偏差較大。但是,圖18A所示的Vg-Id特性具有良好的開關特性,並且臨界電壓的偏差較小。
與圖19B所示的Vg-Id特性的初期特性相比,可知圖18B及圖20B所示的Vg-Id特性的初期特性的臨界電壓的偏差較小。
與圖19C及圖20C所示的壓力鍋測試後的Vg-Id特性相比,圖18C所示的Vg-Id特性具有良好的開關特性。
由上述結果可知,藉由在電晶體上形成氫分子的釋放量及氨分子的釋放量少的氮化絕緣膜,可以降低臨界電壓的負向漂移並提高電晶體的可靠性。
接著,利用與本實施例的樣本B1至樣本B3相同的製程並以條件1至條件3之外的條件形成絕緣膜26,由此製造多個樣本。另外,在各樣本中,在基板內形成24個具有相同結構的電晶體,並對各電晶體的Vg-Id特性的初期特性進行比較。注意,在各電晶體中,通道長度(L)為2μm,通道寬度(W)為50μm。
圖21示出在使用樣本B1至樣本B3的條件1至條件3以外的條件形成絕緣膜26的多個樣本中,絕緣膜26的氫分子的釋放量及氨分子的釋放量與電晶體的Vg-Id特性的初期特性的關係。
在圖21中,橫軸顯示絕緣膜26的氫分子釋放量,縱軸顯示絕緣膜26的氨分子釋放量。另外,在圖21中,圓圈顯示基板內的24個電晶體的最大臨界電壓與最小臨界電壓的差(Vth_max-Vth_min)為1V以下。另外,三角印顯示Vth_max-Vth_min大於1V且為3V以下。另外,叉號顯示Vth_max-Vth_min大於3V。
根據圖21可以確認,在絕緣膜26中的氫分子的釋放量低於5.0×1021分子/cm3的區域中,電晶體的臨界電壓的變動得到抑制。由此可知,藉由在電晶體上設置氫分子的釋放量低於5.0×1021分子/cm3的氮化絕緣膜,可以抑制電晶體的臨界電壓的變動。另外,可以抑制臨界電壓的負向 漂移。
另外,藉由如根據本發明的一個方式的電晶體那樣在絕緣膜26與氧化物半導體膜20之間設置可以抑制氮的侵入的絕緣膜(絕緣膜25),即使絕緣膜26的形成條件為圖21中的叉號顯示的條件或三角印顯示的條件,也可以抑制電晶體的臨界電壓發生變動。
11:基板
13:基底絕緣膜
15:閘極電極
18:閘極絕緣膜
20:氧化物半導體膜
21:電極
23:絕緣膜
24:絕緣膜
25:絕緣膜
26:絕緣膜
27:保護膜

Claims (7)

  1. 一種半導體裝置,其包括:在氧化物半導體膜形成有通道的電晶體;前述氧化物半導體膜上的第一絕緣膜;前述第一絕緣膜上的第二絕緣膜;和前述第二絕緣膜上的第三絕緣膜;其中,前述第二絕緣膜為在25℃下對於0.5重量%的氫氟酸之蝕刻速度比前述第一絕緣膜的蝕刻速度慢的氧化絕緣膜,前述第三絕緣膜為加熱致使的氫分子的釋放量不足5.0×1021分子/cm3的氮化絕緣膜。
  2. 一種半導體裝置,其包括:在氧化物半導體膜形成有通道的電晶體;前述氧化物半導體膜上的第一絕緣膜;前述第一絕緣膜上的第二絕緣膜;和前述第二絕緣膜上的第三絕緣膜;其中,前述第二絕緣膜為25℃下對於0.5重量%的氫氟酸之蝕刻速度比前述第一絕緣膜的蝕刻速度慢且10nm/分以下的氧化絕緣膜,前述第三絕緣膜為加熱致使的氫分子的釋放量不足5.0×1021分子/cm3的氮化絕緣膜。
  3. 如請求項1或2的半導體裝置,其中,前述氧化物半導體膜包含銦、鎵、及鋅。
  4. 一種半導體裝置之製作方法,前述半導體裝置包括: 基板上的氧化物半導體膜;與前述氧化物半導體膜相接的第一絕緣膜;前述第一絕緣膜上的第二絕緣膜;前述第二絕緣膜上的第三絕緣膜;和前述第三絕緣膜上的第四絕緣膜;其中,在前述氧化物半導體膜具有電晶體的通道形成區,前述第一絕緣層為使用矽烷和一氧化二氮作為原料氣體並使相對於矽烷之一氧化二氮的流量為100倍以上並使處理室內的壓力為30Pa以上且250Pa以下並使前述基板為180℃以上且400℃以下而透過電漿CVD法進行成膜者,前述第四絕緣膜為使用矽烷、氨、及氮作為原料氣體並相對於氨的流量使氮的流量為5倍以上且50倍以下並使處理室內的壓力為100Pa以上且250Pa以下並使前述基板為80℃以上且400℃以下而透過電漿CVD法進行成膜者。
  5. 如請求項4的半導體裝置之製作方法,其中,前述氧化物半導體膜包含銦、鎵、及鋅。
  6. 如請求項1或2的半導體裝置,其中,前述第一絕緣膜為氧氮化矽膜。
  7. 如請求項1或2的半導體裝置,其中,前述第二絕緣膜為氧氮化矽膜。
TW109136146A 2012-06-29 2013-06-26 半導體裝置及其製作方法 TWI755895B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-147783 2012-06-29
JP2012147783 2012-06-29

Publications (2)

Publication Number Publication Date
TW202107715A TW202107715A (zh) 2021-02-16
TWI755895B true TWI755895B (zh) 2022-02-21

Family

ID=49777167

Family Applications (6)

Application Number Title Priority Date Filing Date
TW102122702A TWI596772B (zh) 2012-06-29 2013-06-26 半導體裝置
TW108125618A TWI710139B (zh) 2012-06-29 2013-06-26 半導體裝置
TW107116165A TWI673878B (zh) 2012-06-29 2013-06-26 半導體裝置的製造方法
TW109136146A TWI755895B (zh) 2012-06-29 2013-06-26 半導體裝置及其製作方法
TW106116473A TWI631713B (zh) 2012-06-29 2013-06-26 半導體裝置
TW111103429A TW202221931A (zh) 2012-06-29 2013-06-26 液晶顯示裝置

Family Applications Before (3)

Application Number Title Priority Date Filing Date
TW102122702A TWI596772B (zh) 2012-06-29 2013-06-26 半導體裝置
TW108125618A TWI710139B (zh) 2012-06-29 2013-06-26 半導體裝置
TW107116165A TWI673878B (zh) 2012-06-29 2013-06-26 半導體裝置的製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW106116473A TWI631713B (zh) 2012-06-29 2013-06-26 半導體裝置
TW111103429A TW202221931A (zh) 2012-06-29 2013-06-26 液晶顯示裝置

Country Status (6)

Country Link
US (2) US20140001467A1 (zh)
JP (8) JP6283176B2 (zh)
KR (4) KR102358093B1 (zh)
CN (3) CN107123688B (zh)
TW (6) TWI596772B (zh)
WO (1) WO2014003086A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9349593B2 (en) 2012-12-03 2016-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9394614B2 (en) 2013-04-19 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Method for forming projections and depressions, sealing structure, and light-emitting device
WO2015128774A1 (en) 2014-02-28 2015-09-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
TWI669761B (zh) * 2014-05-30 2019-08-21 日商半導體能源研究所股份有限公司 半導體裝置、包括該半導體裝置的顯示裝置
TWI666776B (zh) 2014-06-20 2019-07-21 日商半導體能源研究所股份有限公司 半導體裝置以及包括該半導體裝置的顯示裝置
CN104155812A (zh) * 2014-07-29 2014-11-19 京东方科技集团股份有限公司 一种阵列基板及其制备方法、液晶显示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
JP6801969B2 (ja) * 2015-03-03 2020-12-16 株式会社半導体エネルギー研究所 半導体装置、表示装置、および電子機器
WO2016206593A1 (zh) * 2015-06-23 2016-12-29 深圳华大基因研究院 微孔电极及分析化学物质的方法
WO2017064590A1 (en) 2015-10-12 2017-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20180124874A (ko) 2016-03-04 2018-11-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
US11302717B2 (en) 2016-04-08 2022-04-12 Semiconductor Energy Laboratory Co., Ltd. Transistor and method for manufacturing the same
CN106992189A (zh) * 2017-04-20 2017-07-28 深圳市华星光电技术有限公司 氧化物半导体tft基板结构及氧化物半导体tft基板的制作方法
TWI652606B (zh) * 2017-06-29 2019-03-01 日商阿爾普士電氣股份有限公司 Input device
JP2020096220A (ja) 2018-12-10 2020-06-18 株式会社村田製作所 弾性波装置、高周波フロントエンド回路及び通信装置
CN110223600B (zh) * 2019-05-14 2020-11-10 深圳市华星光电技术有限公司 覆晶薄膜的绑定结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
TW201034077A (en) * 2009-01-27 2010-09-16 Casio Computer Co Ltd Method for forming multilayer structure, method for manufacturing display panel, and display panel
US20110084267A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201140753A (en) * 2009-12-28 2011-11-16 Semiconductor Energy Lab Memory device and semiconductor device
US20110284848A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6010644A (ja) * 1983-06-30 1985-01-19 Toshiba Corp 半導体装置の製造方法
AU2001245388A1 (en) * 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
TWI288443B (en) * 2002-05-17 2007-10-11 Semiconductor Energy Lab SiN film, semiconductor device, and the manufacturing method thereof
JP2005033023A (ja) * 2003-07-07 2005-02-03 Sony Corp 半導体装置の製造方法および半導体装置
CN101483180B (zh) * 2003-07-14 2011-11-16 株式会社半导体能源研究所 液晶显示器件
KR100524809B1 (ko) * 2003-12-19 2005-11-01 주식회사 하이닉스반도체 반도체 소자의 이중게이트 절연막 형성방법
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
WO2007138937A1 (en) * 2006-05-26 2007-12-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5235333B2 (ja) * 2006-05-26 2013-07-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5127183B2 (ja) * 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4404084B2 (ja) * 2006-10-31 2010-01-27 エプソンイメージングデバイス株式会社 アクティブマトリクス型液晶表示装置
JP5121254B2 (ja) * 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
TWI476921B (zh) * 2008-07-31 2015-03-11 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI500159B (zh) * 2008-07-31 2015-09-11 Semiconductor Energy Lab 半導體裝置和其製造方法
TWI508282B (zh) * 2008-08-08 2015-11-11 Semiconductor Energy Lab 半導體裝置及其製造方法
JP5627071B2 (ja) * 2008-09-01 2014-11-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI485781B (zh) * 2009-03-13 2015-05-21 Semiconductor Energy Lab 半導體裝置及該半導體裝置的製造方法
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
KR101610606B1 (ko) * 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
WO2011010545A1 (en) * 2009-07-18 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN102484135B (zh) * 2009-09-04 2016-01-20 株式会社东芝 薄膜晶体管及其制造方法
KR101785745B1 (ko) * 2009-09-16 2017-10-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
KR101707260B1 (ko) * 2009-09-24 2017-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JPWO2011039853A1 (ja) * 2009-09-30 2013-02-21 キヤノン株式会社 薄膜トランジスタ
CN102598278B (zh) * 2009-10-09 2015-04-08 株式会社半导体能源研究所 半导体器件
JP2011091110A (ja) * 2009-10-20 2011-05-06 Canon Inc 酸化物半導体素子を用いた回路及びその製造方法、並びに表示装置
EP2494601A4 (en) * 2009-10-30 2016-09-07 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
KR101073272B1 (ko) * 2009-11-04 2011-10-12 삼성모바일디스플레이주식회사 유기전계발광 표시 장치의 제조 방법
WO2011055769A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor element and semiconductor device, and deposition apparatus
JP5437776B2 (ja) * 2009-11-18 2014-03-12 三井金属鉱業株式会社 酸化物半導体を用いた薄膜トランジスタおよびその製造方法
WO2011074409A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20130025871A (ko) * 2010-02-26 2013-03-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하기 위한 방법
CN105304502B (zh) * 2010-03-26 2018-07-03 株式会社半导体能源研究所 半导体装置的制造方法
JP5727832B2 (ja) * 2010-03-31 2015-06-03 株式会社半導体エネルギー研究所 トランジスタ
WO2011132625A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011145738A1 (en) * 2010-05-20 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device
US8552425B2 (en) * 2010-06-18 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012028481A (ja) * 2010-07-22 2012-02-09 Fujifilm Corp 電界効果型トランジスタ及びその製造方法
CN103140920B (zh) * 2010-09-28 2016-05-04 凸版印刷株式会社 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
WO2012063614A1 (ja) * 2010-11-10 2012-05-18 株式会社日立製作所 半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607480A (en) * 1968-12-30 1971-09-21 Texas Instruments Inc Process for etching composite layered structures including a layer of fluoride-etchable silicon nitride and a layer of silicon dioxide
TW201034077A (en) * 2009-01-27 2010-09-16 Casio Computer Co Ltd Method for forming multilayer structure, method for manufacturing display panel, and display panel
US20110084267A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TW201140753A (en) * 2009-12-28 2011-11-16 Semiconductor Energy Lab Memory device and semiconductor device
US20110284848A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN104395991B (zh) 2017-06-20
TW202107715A (zh) 2021-02-16
KR20210014760A (ko) 2021-02-09
TW202221931A (zh) 2022-06-01
JP6182255B2 (ja) 2017-08-16
CN107026089B (zh) 2021-12-03
JP6360223B2 (ja) 2018-07-18
JP2022002320A (ja) 2022-01-06
JP2018160686A (ja) 2018-10-11
KR20200119897A (ko) 2020-10-20
JP6283176B2 (ja) 2018-02-21
JP6626927B2 (ja) 2019-12-25
CN104395991A (zh) 2015-03-04
US20140001467A1 (en) 2014-01-02
TW201407783A (zh) 2014-02-16
TW201842674A (zh) 2018-12-01
JP2020074400A (ja) 2020-05-14
TWI673878B (zh) 2019-10-01
JP6811301B2 (ja) 2021-01-13
CN107123688B (zh) 2021-04-09
KR20150029000A (ko) 2015-03-17
TW201739053A (zh) 2017-11-01
TW202013736A (zh) 2020-04-01
KR102213518B1 (ko) 2021-02-08
TWI710139B (zh) 2020-11-11
JP2017135403A (ja) 2017-08-03
KR20220013471A (ko) 2022-02-04
JP2014030003A (ja) 2014-02-13
WO2014003086A1 (en) 2014-01-03
KR102358093B1 (ko) 2022-02-08
TWI596772B (zh) 2017-08-21
TWI631713B (zh) 2018-08-01
JP2017055138A (ja) 2017-03-16
US20190067486A1 (en) 2019-02-28
JP2020047935A (ja) 2020-03-26
CN107123688A (zh) 2017-09-01
JP2021097242A (ja) 2021-06-24
CN107026089A (zh) 2017-08-08

Similar Documents

Publication Publication Date Title
TWI755895B (zh) 半導體裝置及其製作方法
US10453927B2 (en) Semiconductor device including nitride insulating layer and method for manufacturing the same
KR20130052513A (ko) 반도체 장치
KR20130045174A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees