TWI657488B - 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置 - Google Patents

半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置 Download PDF

Info

Publication number
TWI657488B
TWI657488B TW104107413A TW104107413A TWI657488B TW I657488 B TWI657488 B TW I657488B TW 104107413 A TW104107413 A TW 104107413A TW 104107413 A TW104107413 A TW 104107413A TW I657488 B TWI657488 B TW I657488B
Authority
TW
Taiwan
Prior art keywords
film
insulating film
oxide semiconductor
conductive film
oxide
Prior art date
Application number
TW104107413A
Other languages
English (en)
Other versions
TW201539559A (zh
Inventor
片山雅博
中澤安孝
横山雅俊
早川昌彦
岡崎健一
越岡俊介
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW201539559A publication Critical patent/TW201539559A/zh
Application granted granted Critical
Publication of TWI657488B publication Critical patent/TWI657488B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02384—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Abstract

本發明的一個方式的目的之一是提供一種半導體裝置，其中作為電晶體及電連接到該電晶體的佈線上的結構採用特定的結構，使得電晶體及佈線的電特性得到提高。一種半導體裝置，包括：第一導電膜；第一導電膜上的第一絕緣膜；第一絕緣膜上的第二導電膜；第二導電膜上的第二絕緣膜；藉由形成在第一絕緣膜及第二絕緣膜中的開口部電連接於第一導電膜的第三導電膜；以及第三導電膜上的第三絕緣膜，其中第三導電膜包含銦、錫和氧，並且第三絕緣膜包含矽和氮，且其藉由熱脫附譜分析測得的氨分子釋放量為1×1015分子/cm3以下。

Description

半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
本發明的一個方式係關於一種使用氧化物半導體膜的半導體裝置及使用該半導體裝置的顯示裝置。
注意，本發明的一個方式不侷限於上述技術領域。本說明書等所公開的發明的一個方式的技術領域係關於一種物體、方法或製造方法。另外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、它們的驅動方法或製造方法。
在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件以外，半導體電路、算術裝置、記憶體裝置都是半導體裝置的一個方式。攝像裝置、顯示裝置、液晶顯示裝 置、發光裝置、電光裝置、發電裝置(包括薄膜太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注(參照專利文獻1)。
例如，作為具有氧化物半導體膜的電晶體，已公開了一種電晶體，其中減少了設置在該電晶體上的氮化物絕緣膜的氫分子釋放量及氨分子釋放量，使得電特性的變動得到抑制(參照專利文獻2)。
另外，近年來，伴隨電子裝置的高性能化、小型化或輕量化，對被微型化的電晶體或連接佈線等以高密度集成而形成的驅動電路和顯示裝置設置在同一基板上的驅動電路一體型顯示裝置的要求越來越提高。
[專利文獻1]日本專利申請公開第2006-165529號公報
[專利文獻2]日本專利申請公開第2014-030002號公報
作為連接到電晶體的佈線(也稱為引繞佈線)， 與單層結構相比，多層結構容易使佈線以高密度集成。在佈線具有多層結構的情況下，較佳為使用經與構成電晶體的閘極電極、源極電極、汲極電極或電連接於該電晶體的像素電極相同的導電膜加工製程而形成的導電膜，這是因為可以減少製程個數(遮罩個數)來抑制製造成本的緣故。
例如，在使用被用作像素電極的透明導電膜作為連接到電晶體的佈線(引繞佈線等)時，可以以高密度集成佈線。但是，在將該透明導電膜用於引繞佈線等時，也有可能會當在高溫高濕環境下工作(例如，在溫度為60℃且濕度為95%的環境下工作)時導致透明導電膜的腐蝕。在將具有上述佈線的半導體裝置應用於顯示裝置時，顯示裝置的良率因上述佈線的腐蝕而降低。
另外，在電晶體的半導體層使用氧化物半導體膜的情況下，當在佈線上形成保護膜以防止佈線的腐蝕時，有時從該保護膜釋放出的水分等侵入氧化物半導體膜，使得電晶體的電特性變動。
鑒於上述問題，本發明的一個方式的目的之一是提供一種半導體裝置，其中作為電晶體及電連接到該電晶體的佈線上的結構採用特定的結構，使得電晶體及佈線的電特性得到提高。
另外，本發明的一個方式的目的之一是提供一種生產性高的半導體裝置。另外，本發明的一個方式的 目的之一是提供一種適合於微型化的半導體裝置。另外，本發明的一個方式的目的之一是對具有氧化物半導體的半導體裝置賦予優良的電特性。另外，本發明的一個方式的目的之一是抑制具有氧化物半導體的半導體裝置的電特性的變動來提供可靠性高的半導體裝置。另外，本發明的一個方式的目的之一是提供一種新穎的半導體裝置。另外，本發明的一個方式的目的之一是提供一種新穎的顯示裝置。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個方式不一定必須要達到所有上述目的。根據說明書等的記載，除上述目的外的目的自顯而易見，並且可以從說明書等的記載中提出。
本發明的一個方式是一種半導體裝置，包括：第一導電膜；第一導電膜上的第一絕緣膜；第一絕緣膜上的第二導電膜；第二導電膜上的第二絕緣膜；藉由形成在第一絕緣膜及第二絕緣膜中的開口部電連接於第一導電膜的第三導電膜；以及第三導電膜上的第三絕緣膜，其中第三導電膜包含銦和氧，並且第三絕緣膜包含矽和氮，且其藉由熱脫附譜分析測得的氨分子釋放量為1×1015分子/cm3以下。
另外，本發明的另一個方式是一種半導體裝置，包括：第一導電膜；第一導電膜上的第一絕緣膜；第一絕緣膜上的氧化物半導體膜；電連接於氧化物半導體膜的一對第二導電膜；氧化物半導體膜及一對第二導電膜上 的第二絕緣膜；藉由形成在第一絕緣膜及第二絕緣膜中的開口部電連接於第一導電膜的第三導電膜；以及第三導電膜上的第三絕緣膜，其中第三導電膜包含銦和氧，並且第三絕緣膜包含矽和氮，且其藉由熱脫附譜分析測得的氨分子釋放量為1×1015分子/cm3以下。
另外，在上述各方式中，第三導電膜較佳為還包含錫和矽。
另外，在上述各方式中，氧化物半導體膜較佳為包含氧、In、Zn以及M(M為Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。另外，在上述各方式中，氧化物半導體膜具有結晶部，該結晶部的c軸配向。
另外，本發明的另一方式是包括上述各方式之任一所述的半導體裝置和顯示元件的顯示裝置。另外，本發明的另一方式是包括該顯示裝置和觸控感測器的顯示模組。另外，本發明的另一方式是包括上述各方式之任一所述的半導體裝置、上述顯示裝置或上述顯示模組以及操作鍵或電池的電子裝置。
根據本發明的一個方式，藉由作為電晶體及電連接到該電晶體的佈線上的結構採用特定的結構，可以提供一種具有電特性優良的電晶體及佈線的半導體裝置。另外，根據本發明的一個方式，可以提供一種生產性高的半導體裝置。另外，根據本發明的一個方式，可以提供一種適合於微型化的半導體裝置。另外，根據本發明的一個方式，可以對具有氧化物半導體的半導體裝置賦予優良的 電特性。另外，根據本發明的一個方式，可以抑制具有氧化物半導體的半導體裝置的電特性的變動來提供可靠性高的半導體裝置。另外，根據本發明的一個方式，可以提供一種新穎的半導體裝置。另外，根據本發明的一個方式，可以提供一種新穎的顯示裝置。
注意，上述效果的記載不妨礙其他效果的存在。本發明的一個方式不一定必須要實現所有上述效果。根據說明書、圖式、申請專利範圍等的記載，除上述效果外的效果自顯而易見，並且可以從所述記載中提出。
100‧‧‧電晶體
100A‧‧‧電晶體
100B‧‧‧電晶體
102‧‧‧基板
104‧‧‧導電膜
104a‧‧‧導電膜
106‧‧‧絕緣膜
106a‧‧‧絕緣膜
106b‧‧‧絕緣膜
108‧‧‧氧化物半導體膜
108a‧‧‧氧化物半導體膜
108b‧‧‧氧化物半導體膜
108c‧‧‧氧化物半導體膜
112‧‧‧導電膜
112a‧‧‧導電膜
112b‧‧‧導電膜
114‧‧‧絕緣膜
116‧‧‧絕緣膜
118‧‧‧絕緣膜
120‧‧‧導電膜
120a‧‧‧導電膜
120b‧‧‧導電膜
122‧‧‧絕緣膜
130‧‧‧保護膜
141‧‧‧氧
141a‧‧‧開口部
141b‧‧‧開口部
142‧‧‧開口部
142a‧‧‧開口部
142b‧‧‧開口部
142c‧‧‧開口部
142d‧‧‧開口部
142e‧‧‧開口部
143‧‧‧開口部
150‧‧‧電晶體
160‧‧‧電晶體
170‧‧‧電晶體
501‧‧‧像素電路
502‧‧‧像素部
504‧‧‧驅動電路部
504a‧‧‧閘極驅動器
504b‧‧‧源極驅動器
506‧‧‧保護電路
507‧‧‧端子部
550‧‧‧電晶體
552‧‧‧電晶體
554‧‧‧電晶體
560‧‧‧電容元件
562‧‧‧電容元件
570‧‧‧液晶元件
572‧‧‧發光元件
700‧‧‧顯示裝置
701‧‧‧第一基板
702‧‧‧像素部
704‧‧‧源極驅動電路部
705‧‧‧第二基板
706‧‧‧閘極驅動電路部
708‧‧‧FPC端子部
710‧‧‧信號線
711‧‧‧佈線部
712‧‧‧密封材料
716‧‧‧FPC
730‧‧‧絕緣膜
732‧‧‧密封膜
734‧‧‧絕緣膜
736‧‧‧彩色膜
738‧‧‧遮光膜
750‧‧‧電晶體
752‧‧‧電晶體
760‧‧‧連接電極
764‧‧‧絕緣膜
766‧‧‧絕緣膜
768‧‧‧絕緣膜
769‧‧‧絕緣膜
770‧‧‧平坦化絕緣膜
772‧‧‧導電膜
774‧‧‧導電膜
775‧‧‧液晶元件
776‧‧‧液晶層
778‧‧‧結構體
780‧‧‧異方性導電膜
782‧‧‧發光元件
784‧‧‧導電膜
786‧‧‧EL層
788‧‧‧導電膜
790‧‧‧電容元件
790a‧‧‧電容元件
790b‧‧‧電容元件
802‧‧‧導電膜
802a‧‧‧導電膜
802b‧‧‧導電膜
804‧‧‧導電膜
806‧‧‧開口部
5100‧‧‧顆粒
5120‧‧‧基板
5161‧‧‧區域
8000‧‧‧顯示模組
8001‧‧‧上蓋
8002‧‧‧下蓋
8003‧‧‧FPC
8004‧‧‧觸控面板
8005‧‧‧FPC
8006‧‧‧顯示面板
8007‧‧‧背光
8008‧‧‧光源
8009‧‧‧框架
8010‧‧‧印刷電路板
8011‧‧‧電池
9000‧‧‧外殼
9001‧‧‧顯示部
9002‧‧‧顯示部
9003‧‧‧揚聲器
9004‧‧‧LED燈
9005‧‧‧操作鍵
9006‧‧‧連接端子
9007‧‧‧感測器
9008‧‧‧麥克風
9009‧‧‧開關
9010‧‧‧紅外線埠
9011‧‧‧儲存介質讀取部
9012‧‧‧支撐部
9013‧‧‧耳機
9014‧‧‧天線
9015‧‧‧快門按鈕
9016‧‧‧影像接收部
9017‧‧‧充電器
在圖式中：圖1A和1B是示出半導體裝置的一個方式的俯視圖及剖面圖；圖2A和2B是示出半導體裝置的一個方式的俯視圖及剖面圖；圖3A至3C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖4A至4C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖5A至5C是示出半導體裝置的一個方式的俯視圖及剖面圖；圖6A至6C是示出半導體裝置的一個方式的俯視圖 及剖面圖；圖7A至7D是示出半導體裝置的一個方式的剖面圖；圖8A和8B是說明能帶結構的圖；圖9A至9C是示出半導體裝置的製程的一個例子的剖面圖；圖10A和10B是示出半導體裝置的製程的一個例子的剖面圖；圖11A和11B是示出半導體裝置的製程的一個例子的剖面圖；圖12A和12B是示出半導體裝置的製程的一個例子的剖面圖；圖13A至13D是示出半導體裝置的製程的一個例子的剖面圖；圖14A至14C是示出半導體裝置的製程的一個例子的剖面圖；圖15A和15B是示出半導體裝置的製程的一個例子的剖面圖；圖16A至16D是示出半導體裝置的製程的一個例子的剖面圖；圖17A至17D是示出半導體裝置的製程的一個例子的剖面圖；圖18A至18D是CAAC-OS的剖面上的Cs校正高解析度TEM影像以及CAAC-OS的剖面示意圖； 圖19A至19D是CAAC-OS的平面上的Cs校正高解析度TEM影像；圖20A至20C是說明對CAAC-OS及單晶氧化物半導體的XRD結構分析的圖；圖21A和21B是示出CAAC-OS的電子繞射圖案的圖；圖22是示出顯示裝置的一個方式的俯視圖；圖23是示出顯示裝置的一個方式的剖面圖；圖24是示出顯示裝置的一個方式的剖面圖；圖25A至25C是說明顯示裝置的方塊圖及電路圖；圖26是說明顯示模組的圖；圖27A至27H是說明電子裝置的圖；圖28是說明電阻率的溫度依賴性的圖；圖29是說明實施例中的氨分子釋放量的圖；圖30是說明實施例中的樣本的俯視圖；圖31A和31B是說明實施例中的光學顯微鏡的觀察結果的圖；圖32A和32B是說明實施例中的光學顯微鏡的觀察結果的圖；圖33是示出由電子照射導致的In-Ga-Zn氧化物的結晶部的變化的圖。
下面，參照圖式對實施方式進行說明。但 是，所屬技術領域的普通技術人員可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。注意，當利用圖式說明發明的結構時，表示相同的部分的符號在不同的圖式中共同使用。另外，有時使用相同的陰影圖案表示相同的部分，而不特別附加符號。
另外，在圖式中，大小、層的厚度或區域有時為了容易理解而被誇大。因此，本發明並不侷限於圖式中的尺寸。另外，在圖式中，示意性地示出理想的例子，而不侷限於圖式所示的形狀或數值等。
在本說明書中，“第一”、“第二”、“第三”等序數詞是為了避免構成要素的混同而附上的，而不是為了在數目方面上進行限定而附上的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞語以參照圖式說明構成要素的位置關係。另外，構成要素的位置關係根據描述各構成要素的方向適當地改變。因此，不侷限於在本說明書中使用的詞語，根據情況可以適當地換詞語。
在本說明書等中，電晶體是指具有至少包括閘極、汲極以及源極的三個端子的元件。電晶體具有汲極(汲極端子、汲極區或汲極電極)與源極(源極端子、源極區或源極電極)之間的通道區域，並且電流能夠流過汲極、 通道區域和源極。在本說明書等中，通道區域是指電流主要流動的區域。
另外，在使用極性不同的電晶體的情況下或者在當電路工作時電流方向變化的情況等下，源極和汲極的功能有時被互換。因此，在本說明書等中，“源極”和“汲極”的詞語可以互換使用。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裡，“具有某種電作用的元件”只要是可以進行連接對象間的電信號的發送和接收的，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“氧氮化矽膜”是指在其組成中含氧量多於含氮量的膜，而“氮氧化矽膜”是指在其組成中含氮量多於含氧量的膜。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
實施方式1
在本實施方式中，參照圖1A至圖17D說明本發明的 一個方式的半導體裝置。
〈半導體裝置的結構實例1〉
圖1A是本發明的一個方式的半導體裝置的俯視圖，而圖1B是沿著圖1A所示的點劃線A1-A2的剖面圖。注意，在圖1A中，為了容易理解，省略示出半導體裝置的構成要素的一部分(絕緣膜等)。注意，在其他半導體裝置的俯視圖中也有時與圖1A同樣地省略示出構成要素的一部分。
圖1A和1B所示的半導體裝置包括：基板102上的導電膜104(也稱為第一導電膜)；基板102及導電膜104上的絕緣膜106(也稱為第一絕緣膜)；絕緣膜106上的導電膜112(也稱為第二導電膜)；導電膜112上的絕緣膜114、116、118(也總稱為第二絕緣膜)；藉由形成在絕緣膜106及絕緣膜114、116、118中的開口部142電連接於導電膜104的導電膜120(也稱為第三導電膜)；以及導電膜120上的絕緣膜122(也稱為第三絕緣膜)。
絕緣膜106採用由絕緣膜106a和絕緣膜106b構成的疊層結構。但是，絕緣膜106的結構不侷限於此，也可以採用單層結構或三層以上的疊層結構。
導電膜104較佳為經與電晶體的閘極電極相同的導電膜加工製程而形成。另外，導電膜112較佳為經與電晶體的源極電極及汲極電極相同的導電膜加工製程而形成。另外，導電膜120較佳為經與電連接於電晶體的像 素電極相同的導電膜加工製程而形成。像這樣，導電膜104、112和120均經與電晶體或電連接於該電晶體的導電膜相同的導電膜加工製程而形成，由此可以抑制製造成本。
如圖1A和1B所示，藉由經與電晶體或電連接於該電晶體的導電膜相同的導電膜加工製程形成導電膜104、112和120並使它們隔著絕緣膜層疊，可以以高密度集成導電膜。
另外，導電膜120包含銦和氧。或者，導電膜120包含銦、錫、氧和矽。作為可以用於導電膜120的材料，可以舉出銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。
另外，絕緣膜122包含矽和氮，且其藉由熱脫附譜(TDS(Thermal Desorption Spectroscopy))分析測得的氨分子釋放量為1×1015分子/cm3以下。
絕緣膜122具有抑制水分從外部侵入的功能。另外，絕緣膜122具有藉由TDS分析測得的氨分子釋放量少的區域。這種絕緣膜122可以當在高溫高濕環境下工作(例如，在溫度為60℃且濕度為95%的環境下工作)時抑制水分從外部侵入，並因其水分或氨分子釋放量少而可以抑制導電膜120的腐蝕。絕緣膜122還因可以抑制水分從外部侵入而可以抑制導電膜104及112的腐蝕。另 外，絕緣膜122可以採用單層結構或兩層以上的疊層結構。
下面，對本實施方式的半導體裝置所包括的其他構成要素進行詳細的說明。
〈基板〉
雖然對基板102的材料等沒有特別的限制，但是至少需要具有能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，也可以利用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
在本說明書等中，可以使用各種基板形成半導體裝置。對基板的種類沒有特別的限制。作為該基板的一個例子，例如可以使用半導體基板(例如，單晶基板或矽基板)、SOI基板、玻璃基板、石英基板、塑膠基板、金屬基板、不鏽鋼基板、具有不鏽鋼箔的基板、鎢基板、具有鎢箔的基板、撓性基板、貼合薄膜、包含纖維狀的材料的紙或者基材薄膜等。作為玻璃基板的一個例子，有鋇 硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鈉鈣玻璃等。作為撓性基板、貼合薄膜、基材薄膜等的一個例子，有以聚對苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚碸(PES)為代表的塑膠。或者，作為一個例子，可以舉出丙烯酸樹脂等合成樹脂等。或者，作為一個例子，可以舉出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作為一個例子，可以舉出聚醯胺、聚醯亞胺、芳族聚醯胺、環氧樹脂、無機蒸鍍薄膜、紙類等。
另外，作為基板也可以使用撓性基板，在該撓性基板上直接形成電晶體。或者，也可以在基板與電晶體之間設置剝離層。剝離層可以在如下情況下使用，即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板分離並轉置到其他基板上的情況。此時，也可以將電晶體轉置到耐熱性低的基板或撓性基板上。另外，作為上述剝離層，例如可以使用鎢膜與氧化矽膜的無機膜的層疊結構或基板上形成有聚醯亞胺等有機樹脂膜的結構等。
換言之，也可以使用一個基板來形成半導體裝置，然後將半導體裝置轉置到另一個基板上。作為半導體裝置被轉置的基板的一個例子，不僅可以使用上述可以形成半導體裝置的基板，還可以使用紙基板、玻璃紙基板、芳族聚醯胺薄膜基板、聚醯亞胺薄膜基板、石材基板、木材基板、布基板(包括天然纖維(絲、棉、麻)、合成纖維(尼龍、聚氨酯、聚酯)或再生纖維(醋酯纖維、銅氨纖維、人造纖維、再生聚酯)等)、皮革基板、橡皮基板等。 藉由使用上述基板，可以形成特性良好的半導體裝置或功耗低的半導體裝置，可以製造不容易發生故障並具有耐熱性的半導體裝置，或者可以實現輕量化或薄型化。
〈第一導電膜〉
導電膜104可以藉由濺射法使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等而形成。
另外，導電膜104可以具有單層結構或者兩層以上的疊層結構。例如，可以舉出包含矽的鋁膜的單層結構、在鋁膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鈦膜的雙層結構、在氮化鈦膜上層疊鎢膜的雙層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的雙層結構以及依次層疊鈦膜、鋁膜和鈦膜的三層結構等。另外，還可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種而形成的合金膜或氮化膜。
導電膜104也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。
另外，作為導電膜104，也可以應用Cu-X合金膜(X表示Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由 使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
〈第一絕緣膜〉
作為絕緣膜106，可以藉由電漿化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、濺射法等形成包括氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。注意，也可以使用選自上述材料中的單層或三層以上的絕緣膜，而不採用絕緣膜106a、106b的疊層結構。
在本實施方式中，形成氮化矽膜作為絕緣膜106a，並形成氧化矽膜作為絕緣膜106b。
〈第二導電膜〉
導電膜112可以使用與導電膜104相同的材料及成膜方法而形成。
〈第二絕緣膜〉 絕緣膜114、116、118具有保護絕緣膜的功能。絕緣膜114、116包含氧。絕緣膜114是能夠使氧透過的絕緣膜。
作為絕緣膜114，可以使用厚度為5nm以上 且150nm以下，較佳為5nm以上且50nm以下的氧化矽、氧氮化矽等。
絕緣膜116使用其氧含量超過化學計量組成的氧化物絕緣膜形成。其氧含量超過化學計量組成的氧化物絕緣膜由於被加熱而其一部分的氧脫離。其氧含量超過化學計量組成的氧化物絕緣膜藉由TDS分析測得的換算為氧原子的氧的脫離量為1.0×1019atoms/cm3以上，較佳為3.0×1020atoms/cm3以上。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
作為絕緣膜116可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽、氧氮化矽等。
另外，因為絕緣膜114、116可以使用相同種類材料形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116之間的界面。因此，在本實施方式中，以虛線示出絕緣膜114與絕緣膜116之間的界面。在本實施方式中，雖然說明了絕緣膜114與絕緣膜116的兩層結構，但是不侷限於此，例如，也可以採用絕緣膜114的單層結構。
絕緣膜118包含氮。另外，絕緣膜118包含氮及矽。絕緣膜118具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。作為絕緣膜118，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽膜、氮氧化矽 膜、氮化鋁膜、氮氧化鋁膜等。另外，也可以設置對氧、氫、水等具有阻擋效果的氧化物絕緣膜代替對氧、氫、水、鹼金屬、鹼土金屬等具有阻擋效果的氮化物絕緣膜。作為對氧、氫、水等具有阻擋效果的氧化物絕緣膜，有氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜等。
〈第三導電膜〉
導電膜120包含銦和氧。或者，導電膜120包含銦、錫和氧。或者，導電膜120包含銦、錫、氧和矽。作為導電膜120，可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等透光導電材料。導電膜120可以藉由濺射法等而形成。
〈第三絕緣膜〉
作為絕緣膜122，可以使用上述絕緣膜122的材料。作為絕緣膜122，例如可以利用PECVD設備形成氮化矽膜、氮氧化矽膜、氧化矽膜、氧氮化矽膜、氮化鋁膜、氮氧化鋁膜、氧化鋁膜或氧氮化鋁膜。利用PECVD設備而形成的氮化矽膜也可以不使用氨氣作為成膜氣體。藉由不使用氨氣作為成膜氣體，可以減少侵入膜中的氨。由此，可以形成氨分子釋放量少的絕緣膜122。
〈半導體裝置的結構實例2〉
以下，參照圖2A和2B說明與上述半導體裝置不同的半導體裝置的結構實例。圖2A是本發明的一個方式的半導體裝置的俯視圖，而圖2B是沿著圖2A所示的點劃線A1-A2的剖面圖。
圖2A和2B所示的半導體裝置包括：基板102上的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的導電膜112；導電膜112上的絕緣膜114、116、118；藉由形成在絕緣膜114、116、118中的開口部143及形成在絕緣膜106中的開口部142電連接於導電膜104的導電膜120；以及導電膜120上的絕緣膜122。
圖2A和2B所示的半導體裝置具有開口部143，這一點與圖1A和1B所示的半導體裝置不同。如圖2A和2B所示，形成在絕緣膜114、116、118中的開口部143設置在形成在絕緣膜106中的開口部142的外側，由此可以提高導電膜120及絕緣膜122的覆蓋率。
〈半導體裝置的結構實例3〉
以下，參照圖3A至3C說明與上述半導體裝置不同的半導體裝置的結構實例。圖3A是作為本發明的一個方式的半導體裝置的電晶體100的俯視圖，圖3B是沿著圖3A所示的點劃線X1-X2的剖面圖，並且圖3C是沿著圖 3A所示的點劃線Y1-Y2的剖面圖。另外，點劃線X1-X2方向也被稱為通道長度方向，而點劃線Y1-Y2方向也被稱為通道寬度方向。
電晶體100包括：基板102上的被用作閘極電極的導電膜104a；基板102及導電膜104a上的絕緣膜106；絕緣膜106上的氧化物半導體膜108；以及電連接於氧化物半導體膜108並被用作源極電極及汲極電極的導電膜112a及112b。在電晶體100上，更明確而言，導電膜112a及112b、氧化物半導體膜108上設置有絕緣膜114、116、118。在絕緣膜114、116、118中形成有到達導電膜112b的開口部142a，並設置有藉由開口部142a電連接於導電膜112b的導電膜120a。在絕緣膜118及導電膜120a上設置有絕緣膜122。該絕緣膜122形成為覆蓋導電膜120a的端部。導電膜120a具有從絕緣膜122露出的區域。
絕緣膜114、116、118具有電晶體100的保護絕緣膜的功能。絕緣膜122具有電晶體100的保護絕緣膜的功能和導電膜120a的保護絕緣膜的功能。導電膜120a具有用於顯示裝置的像素電極的功能。絕緣膜106具有電晶體100的閘極絕緣膜的功能。
電晶體100所具有的氧化物半導體膜108若被形成氧缺損則生成作為載子的電子，容易得到常開啟(normally-on)特性。由此，為了得到穩定的電晶體特性，減少氧化物半導體膜108中的氧缺損也是重要的。本發明 的一個方式的電晶體的結構的特徵在於：藉由對氧化物半導體膜108上的絕緣膜，這裡對氧化物半導體膜108上的絕緣膜114引入過剩的氧，使氧從絕緣膜114遷移到氧化物半導體膜108中，以補充氧化物半導體膜108中的氧缺損；藉由對氧化物半導體膜108上的絕緣膜116引入過剩的氧，使氧從絕緣膜116經過絕緣膜114遷移到氧化物半導體膜108中，以補充氧化物半導體膜108中的氧缺損；或者，藉由對氧化物半導體膜108上的絕緣膜114及絕緣膜116引入過剩的氧，使氧從絕緣膜114和絕緣膜116的兩者遷移到氧化物半導體膜108中，以補充氧化物半導體膜108中的氧缺損。
因此，絕緣膜114、116包含氧。另外，絕緣膜114、116較佳為具有其氧含量超過化學計量組成的區域(氧過剩區域)。換言之，絕緣膜114、116為能夠釋放氧的絕緣膜。為了在絕緣膜114、116中形成氧過剩區域，例如對所形成的絕緣膜114、116引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
另外，設置在電晶體100上的被用作保護絕緣膜的絕緣膜122為上述具有藉由TDS分析測得的氨分子釋放量少的區域的絕緣膜。由此，因為可以抑制氫或氨侵入電晶體100所具有的氧化物半導體膜108，所以可以減少可能會與氧化物半導體膜108中的氧缺損鍵合的雜質(這裡，氫或氨)。因此，可以提供高可靠性半導體裝置。
下面，對本實施方式的電晶體所包括的其他構成要素進行詳細的說明。這裡，省略說明與圖1A至2B所示的半導體裝置相同的構成要素。
〈閘極電極〉
被用作電晶體100的閘極電極的導電膜104a可以使用與上述導電膜104相同的材料及成膜方法而形成。
〈閘極絕緣膜〉
被用作電晶體100的閘極絕緣膜的絕緣膜106可以使用與上述絕緣膜106相同的材料及成膜方法而形成。絕緣膜106具有抑制氧透過的障壁膜的功能。例如，在對絕緣膜106b、114、116及/或氧化物半導體膜108供應過剩的氧時，絕緣膜106能夠抑制氧的透過。
接觸於被用作電晶體100的通道區域的氧化物半導體膜108的絕緣膜106b較佳為氧化物絕緣膜，更佳為具有其氧含量超過化學計量組成的區域(氧過剩區域)。換言之，絕緣膜106b是能夠釋放氧的絕緣膜。為了在絕緣膜106b中設置氧過剩區域，例如在氧氛圍下形成絕緣膜106b即可。或者，也可以對形成後的絕緣膜106b引入氧形成氧過剩區域。作為氧的引入方法，可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術、電漿處理等。
另外，當作為絕緣膜106b使用氧化鉿時發 揮如下效果。氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，可以使物理厚度大於等效氧化物厚度(equivalent oxide thickness)，即使將等效氧化物厚度設定為10nm以下或5nm以下也可以減少穿隧電流引起的洩漏電流。也就是說，可以實現關態電流(off-state current)小的電晶體。再者，與包括非晶結構的氧化鉿相比，包括結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用包括結晶結構的氧化鉿。作為結晶結構的一個例子，可以舉出單斜晶結構或立方體晶結構等。注意，本發明的一個方式不侷限於此。
另外，與氧化矽膜相比，氮化矽膜的相對介電常數較高且為了得到與氧化矽膜相等的靜電容量需要的厚度較大，因此，藉由使電晶體100的閘極絕緣膜包括氮化矽膜，可以增加絕緣膜的物理厚度。因此，可以藉由抑制電晶體100的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體100的靜電破壞。
〈氧化物半導體膜〉
氧化物半導體膜108包含氧、In、Zn以及M((M表示Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。氧化物半導體膜108典型地可以使用In-Ga氧化物、In-Zn氧化物、In-M-Zn氧化物。尤其是，作為氧化物半導體膜108，較佳為使用In-M-Zn氧化物。
當氧化物半導體膜108為In-M-Zn氧化物時， 用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足InM及ZnM。這種濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2。注意，所形成的氧化物半導體膜108的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的誤差。
另外，在氧化物半導體膜108為In-M-Zn氧化物膜的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比為25atomic%以上，M的原子百分比低於75atomic%，更佳為：In的原子百分比為34atomic%以上，M的原子百分比低於66atomic%。
氧化物半導體膜108的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體100的關態電流。
氧化物半導體膜108的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且50nm以下。
作為氧化物半導體膜108使用載子密度較低的氧化物半導體膜。例如，氧化物半導體膜108的載子密度低於8×1011/cm3，較佳為低於1×1011/cm3以下，更佳為低於1×1010/cm3，且為1×10-9/cm3以上。
本發明不侷限於上述記載，可以根據所需的電晶體的半導體特性及電特性(場效移動率、臨界電壓等)使用具有適當的組成的材料。另外，較佳為適當地設定氧 化物半導體膜108的載子密度、雜質濃度、缺陷密度、金屬元素與氧的原子個數比、原子間距離、密度等，以得到所需的電晶體的半導體特性。
藉由作為氧化物半導體膜108使用雜質濃度低且缺陷態密度低的氧化物半導體膜，可以製造具有更優良的電特性的電晶體，所以是較佳的。這裡，將雜質濃度低且缺陷態密度低(氧缺損少)的狀態稱為“高純度本質”或“實質上高純度本質”。因為高純度本質或實質上高純度本質的氧化物半導體膜的載子發生源較少，所以可以降低載子密度。因此，在該氧化物半導體膜中形成有通道區域的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。因為高純度本質或實質上高純度本質的氧化物半導體膜具有較低的缺陷態密度，所以有可能具有較低的陷阱態密度。高純度本質或實質上高純度本質的氧化物半導體膜的關態電流顯著低，即便是通道寬度為1×106μm、通道長度L為10μm的元件，當源極電極與汲極電極間的電壓(汲極電壓)在1V至10V的範圍時，關態電流也可以為半導體參數分析儀的測定極限以下，即1×10-13A以下。
因此，在上述高純度本質或實質上高純度本質的氧化物半導體膜中形成有通道區域的電晶體的電特性變動小，該電晶體可以成為可靠性高的電晶體。另外，被氧化物半導體膜的陷阱能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在陷阱態密度高的氧化物半導體膜中形成有通道區域的電晶體的電特 性不穩定。作為雜質有氫、氮、鹼金屬或鹼土金屬等。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺損。當氫進入該氧缺損時，有時生成作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108中的氫。明確而言，在氧化物半導體膜108中，利用二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
當氧化物半導體膜108包含第14族元素之一的矽或碳時，氧化物半導體膜108中氧缺損增加，使得氧化物半導體膜108被n型化。因此，氧化物半導體膜108中的矽或碳的濃度以及與氧化物半導體膜108之間的界面附近的矽或碳的濃度(利用SIMS分析測得的濃度)為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態 電流增大。由此，較佳為降低氧化物半導體膜108的鹼金屬或鹼土金屬的濃度。
當在氧化物半導體膜108中含有氮時，生成作為載子的電子，載子密度增加，使得氧化物半導體膜108容易被n型化。其結果是，使用含有氮的氧化物半導體膜的電晶體容易具有常開啟特性。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS分析測得的氮濃度較佳為5×1018atoms/cm3以下。
氧化物半導體膜108例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：C軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
氧化物半導體膜108例如也可以具有非晶結構。非晶結構的氧化物半導體膜例如具有無秩序的原子排列且不具有結晶成分。或者，非晶結構的氧化物膜例如具有完全的非晶結構，而不具有結晶部。
另外，氧化物半導體膜108也可以為具有非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的混合膜。混合膜有時例如具有包含非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的單層結構。另外，混合膜有 時例如具有包含非晶結構的區域、微晶結構的區域、多晶結構的區域、CAAC-OS的區域和單晶結構的區域中的兩種以上的區域的疊層結構。
〈保護絕緣膜〉
絕緣膜114、116、118被用作保護絕緣膜。另外，當在後面形成絕緣膜116時，絕緣膜114還被用作緩和對氧化物半導體膜108所造成的損傷的膜。
另外，較佳為使絕緣膜114中的缺陷量較少，典型的是，藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為若絕緣膜114的缺陷密度高，氧則與該缺陷鍵合，絕緣膜114中的氧透過量有可能減少。
在絕緣膜114中，有時從外部進入絕緣膜114的氧不是全部移動到絕緣膜114的外部，而是其一部分殘留在絕緣膜114的內部。另外，還有時在氧從外部進入絕緣膜114的同時，絕緣膜114中含有的氧移動到絕緣膜114的外部，而在絕緣膜114中發生氧的移動。在形成能夠使氧透過的氧化物絕緣膜作為絕緣膜114時，可以使從設置在絕緣膜114上的絕緣膜116脫離的氧經由絕緣膜114移動到氧化物半導體膜108中。
另外，絕緣膜114可以使用可能會形成在氧化物半導體膜的價帶頂的能階(Ev_os)和導帶底的能階(Ec_os)之間的氮氧化物的能階密度低的氧化物絕緣膜而形 成。作為在價帶頂的能階(Ev_os)和導帶底的能階(Ec_os)之間的氮氧化物的能階密度低的氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
另外，在熱脫附譜分析中，氮氧化物的釋放量少的氧氮化矽膜是氨分子的釋放量比氮氧化物的釋放量多的膜，典型的是氨分子的釋放量為1×1018分子/cm3以上且5×1019分子/cm3以下。注意，該氨分子的釋放量為在進行膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理時的釋放量。
氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)，典型的是NO2或NO，在絕緣膜114等中形成能階。該能階位於在氧化物半導體膜108的能隙中。由此，當氮氧化物擴散在絕緣膜114與氧化物半導體膜108的界面，有時該能階在絕緣膜114的一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的界面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114所包含的氮氧化物與絕緣膜116所包含的氨起反應，由此絕緣膜114所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的界面中不容易俘獲電子。
藉由使用Ev_os和Ec_os之間的氮氧化物的能 階密度低的氧化物絕緣膜作為絕緣膜114，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由進行電晶體的製程的加熱處理，典型的是300℃以上且低於基板應變點的加熱處理，絕緣膜114在以100K以下的ESR測得的ESR譜中觀察到：g值為2.037以上且2.039以下的第一信號；g值為2.001以上且2.003以下的第二信號；以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號的分裂寬度及第二信號與第三信號的分裂寬度大約為5mT。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號相當於起因於氮氧化物(NOx，x為0以上且2以下，較佳為1以上且2以下)的信號。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。就是說，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和越少，氧化物絕緣膜中的氮氧化物 含量越少。
另外，Ev_os和Ec_os之間的氮氧化物的能階密度低的氧化物絕緣膜是藉由利用SIMS測定的氮濃度為6×1020atoms/cm3以下的膜。
藉由利用基板溫度為220℃以上、280℃以上或350℃以上且使用矽烷及一氧化二氮的PECVD法而形成Ev_os和Ec_os之間的氮氧化物的能階密度低的氧化物絕緣膜，來可以形成緻密且硬度高的膜。
另外，較佳為使絕緣膜116中的缺陷量較少，典型的是，藉由ESR測量的起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。由於絕緣膜116與絕緣膜114相比遠離氧化物半導體膜108，所以絕緣膜116的缺陷密度也可以高於絕緣膜114。
〈用作像素電極的導電膜〉
導電膜120a可以使用與上述導電膜120相同的材料及成膜方法而形成。
雖然上述所記載的導電膜、絕緣膜、氧化物半導體膜等各種膜可以利用濺射法或PECVD法形成，但是也可以利用熱CVD法或ALD(Atomic Layer Deposition：原子層沉積)法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應而沉積在基板上。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室，並且按該順序反復地引入氣體。例如，藉由切換各開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。為了防止多種源氣體混合，在引入第一源氣體的同時或之後引入惰性氣體(氬或氮等)等，然後引入第二源氣體。注意，當同時引入第一源氣體及惰性氣體時，惰性氣體用作載體氣體，另外，可以在引入第二源氣體的同時引入惰性氣體。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面形成第一層，之後引入的第二源氣體與該第一層起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據按順序反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適合於製造微型FET。
利用MOCVD法等熱CVD法可以形成上述實 施方式的導電膜、絕緣膜、氧化物半導體膜、金屬氧化膜等各種膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽或四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。另外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其它材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。另外，三甲基鋁的化學式為Al(CH3)3。另外，作為其它材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢 膜時，依次反復引入WF6氣體和B2H6氣體形成初始鎢膜，然後依次反復引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次反復引入In(CH3)3氣體和O3氣體形成In-O層，然後依次反復引入Ga(CH3)3氣體和O3氣體形成GaO層，之後依次反復引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。另外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。也可以使用Zn(CH3)2氣體。
〈半導體裝置的結構實例4〉
以下，參照圖4A至4C說明與上述半導體裝置不同的半導體裝置的結構實例。圖4A是作為本發明的一個方式的半導體裝置的電晶體150的俯視圖，圖4B是沿著圖4A所示的點劃線X1-X2的剖面圖，並且圖4C是沿著圖4A所示的點劃線Y1-Y2的剖面圖。
電晶體150包括：基板102上的導電膜104a；基板102及導電膜104a上的絕緣膜106；絕緣膜 106上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；藉由形成在絕緣膜114及116中的開口部141a及141b電連接於氧化物半導體膜108並被用作源極電極及汲極電極的導電膜112a及112b。在電晶體150上，更明確而言，導電膜112a及112b、絕緣膜116上設置有絕緣膜118。在絕緣膜118中形成有到達導電膜112b的開口部142b，並設置有藉由開口部142b電連接於導電膜112b的導電膜120a。在絕緣膜118及導電膜120a上設置有絕緣膜122。該絕緣膜122形成為覆蓋導電膜120a的端部。導電膜120a具有從絕緣膜122露出的區域。
絕緣膜114及116具有氧化物半導體膜108的保護絕緣膜的功能。絕緣膜118具有電晶體150的保護絕緣膜的功能。絕緣膜122具有電晶體150的保護絕緣膜的功能和導電膜120a的保護絕緣膜的功能。導電膜120a具有用於顯示裝置的像素電極的功能。絕緣膜106具有電晶體150的閘極絕緣膜的功能。
上述電晶體100具有通道蝕刻結構，而圖4A至4C所示的電晶體150具有通道保護結構。像這樣，本發明的一個方式的半導體裝置可以應用於通道蝕刻結構和通道保護結構的兩者。
與上述電晶體100同樣，在電晶體150中，在氧化物半導體膜108上設置有絕緣膜114，由此包含在絕緣膜114中的氧、包含在絕緣膜116中的氧能夠補充氧 化物半導體膜108中的氧缺損。另外，在電晶體150上設置有被用作保護絕緣膜的絕緣膜122，所以可以減少有可能鍵合於氧化物半導體膜108中的氧缺損的雜質。
另外，在電晶體150上設置有絕緣膜122，由此可以抑制水分從外部侵入。
〈半導體裝置的結構實例5〉
以下，參照圖5A至5C說明與上述半導體裝置不同的半導體裝置的結構實例。圖5A是作為本發明的一個方式的半導體裝置的電晶體160的俯視圖，圖5B是沿著圖5A所示的點劃線X1-X2的剖面圖，並且圖5C是沿著圖5A所示的點劃線Y1-Y2的剖面圖。
電晶體160包括：基板102上的導電膜104a；基板102及導電膜104a上的絕緣膜106；絕緣膜106上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；電連接於氧化物半導體膜108並被用作源極電極及汲極電極的導電膜112a及112b。在電晶體160上，更明確而言，在導電膜112a及112b、絕緣膜116上設置有絕緣膜118。在絕緣膜118中形成有到達導電膜112b的開口部142b，並設置有藉由開口部142b電連接於導電膜112b的導電膜120a。在絕緣膜118及導電膜120a上設置有絕緣膜122。該絕緣膜122形成為覆蓋導電膜120a的端部。導電膜120a具有從絕緣膜122露出的區域。
絕緣膜114及116具有氧化物半導體膜108的保護絕緣膜的功能。絕緣膜118具有電晶體160的保護絕緣膜的功能。絕緣膜122具有電晶體160的保護絕緣膜的功能和導電膜120a的保護絕緣膜的功能。導電膜120a具有用於顯示裝置的像素電極的功能。絕緣膜106具有電晶體160的閘極絕緣膜的功能。
電晶體160與上述電晶體150的不同之處為絕緣膜114及116的形狀。明確而言，電晶體160的絕緣膜114及116在氧化物半導體膜108的通道區域上形成為島狀。其他結構與電晶體150相同而具有相同的效果。
〈半導體裝置的結構實例6〉
以下，參照圖6A至6C說明與上述半導體裝置不同的半導體裝置的結構實例。圖6A是作為本發明的一個方式的半導體裝置的電晶體170的俯視圖，圖6B是沿著圖6A所示的點劃線X1-X2的剖面圖，並且圖6C是沿著圖6A所示的點劃線Y1-Y2的剖面圖。
電晶體170包括：基板102上的導電膜104a；基板102及導電膜104a上的絕緣膜106；絕緣膜106上的氧化物半導體膜108；氧化物半導體膜108上的絕緣膜114；絕緣膜114上的絕緣膜116；電連接於氧化物半導體膜108並被用作源極電極及汲極電極的導電膜112a及112b。在電晶體170上，更明確而言，導電膜112a及112b、絕緣膜116上設置有絕緣膜118。在絕緣 膜114、116、118中形成有到達導電膜112b的開口部142a，並設置有藉由開口部142a電連接於導電膜112b的導電膜120a。另外，在絕緣膜118上的與氧化物半導體膜108重疊的位置設置有導電膜120b。在絕緣膜118、導電膜120a及120b上設置有絕緣膜122。該絕緣膜122形成為覆蓋導電膜120a的端部。導電膜120a具有從絕緣膜122露出的區域。
絕緣膜114及116具有氧化物半導體膜108的保護絕緣膜的功能。絕緣膜118具有電晶體170的保護絕緣膜的功能。絕緣膜122具有電晶體170的保護絕緣膜的功能和導電膜120a及120b的保護絕緣膜的功能。導電膜120a具有用於顯示裝置的像素電極的功能。絕緣膜106具有電晶體170的閘極絕緣膜的功能。
在電晶體170中，導電膜104a被用作第一閘極電極。在電晶體170中，絕緣膜106被用作閘極絕緣膜。絕緣膜114、116、118被用作電晶體170的第二閘極絕緣膜。在電晶體170中，導電膜120b被用作第二閘極電極(也稱為背閘極電極)。
另外，如圖6C所示，導電膜120b在形成在絕緣膜106、114、116、118中的開口部142c、142d中連接於被用作第一閘極電極的導電膜104a。因此，對導電膜120b和導電膜104a施加相等的電位。
雖然在本實施方式中示出形成開口部142c及142d以連接導電膜120b和導電膜104a的結構實例，但 是本發明不侷限於此。例如，也可以採用如下結構：只形成開口部142c或142d的任一開口部以連接導電膜120b和導電膜104a的結構；或者，不形成開口部142c及142d以不連接導電膜120b和導電膜104a的結構。注意，在不連接導電膜120b和導電膜104a的情況下，可以對導電膜120b和導電膜104a分別施加不同的電位。
如圖6B的剖面圖所示，氧化物半導體膜108位於與被用作第一閘極電極的導電膜104a及被用作第二閘極電極的導電膜120b相對的位置，夾在兩個被用作閘極電極的導電膜之間。被用作第二閘極電極的導電膜120b的通道長度方向的長度及通道寬度方向的長度分別大於氧化物半導體膜108的通道長度方向的長度及通道寬度方向的長度，由此導電膜120b隔著絕緣膜114、116、118覆蓋整個氧化物半導體膜108。另外，由於被用作第二閘極電極的導電膜120b與被用作第一閘極電極的導電膜104a在形成在絕緣膜106、114、116、118中的開口部142c、142d中連接，所以氧化物半導體膜108的通道寬度方向的側面隔著絕緣膜114、116、118與被用作第二閘極電極的導電膜120b相對。
換言之，在電晶體170的通道寬度方向上，被用作第一閘極電極的導電膜104a及被用作第二閘極電極的導電膜120b在形成在被用作第一閘極絕緣膜的絕緣膜106及被用作第二閘極絕緣膜的絕緣膜114、116、118中的開口部中連接，同時導電膜104a及導電膜120b隔著 被用作第一閘極絕緣膜的絕緣膜106及被用作第二閘極絕緣膜的絕緣膜114、116、118圍繞氧化物半導體膜108。
藉由採用上述結構，利用被用作第一閘極電極的導電膜104a及被用作第二閘極電極的導電膜120b的電場電圍繞電晶體170所包括的氧化物半導體膜108。如電晶體170所示，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成有通道區域的氧化物半導體膜的電晶體的裝置結構稱為surrounded channel(s-channel)結構。
因為電晶體170具有s-channel結構，所以可以使用被用作第一閘極電極的導電膜104a對氧化物半導體膜108有效地施加用來引起通道的電場。由此，電晶體170的電流驅動能力得到提高，從而可以得到高的通態電流(on-state current)特性。另外，由於可以增加通態電流，所以可以使電晶體170微型化。另外，由於電晶體170具有被用作第一閘極電極的導電膜104a及被用作第二閘極電極的導電膜120b圍繞的結構，所以可以提高電晶體170的機械強度。
〈半導體裝置的結構實例7〉
以下，參照圖7A至7D說明與上述半導體裝置不同的半導體裝置的結構實例。圖7A和7B是圖3B和3C所示的電晶體100的變形實例的剖面圖。圖7C和7D是圖3B和3C所示的電晶體100的變形實例的剖面圖。圖7A至7D所示的電晶體的俯視圖與圖3A同樣，所以在此省 略說明。
圖7A和7B所示的電晶體100A採用圖3B和3C所示的電晶體100所具有的氧化物半導體膜108由三層的疊層構成的結構。更明確地說，電晶體100A所具有的氧化物半導體膜108具有氧化物半導體膜108a、氧化物半導體膜108b以及氧化物半導體膜108c。
圖7C和7D所示的電晶體100B採用圖3B和3C所示的電晶體100所具有的氧化物半導體膜108由兩層的疊層構成的結構。更明確地說，電晶體100B所具有的氧化物半導體膜108具有氧化物半導體膜108a及氧化物半導體膜108b。
在此，參照圖8A和圖8B說明氧化物半導體膜108a、108b、108c、接觸於氧化物半導體膜108的絕緣膜的能帶結構。
圖8A是包括絕緣膜106b、氧化物半導體膜108a、108b、108c以及絕緣膜114的疊層結構的膜厚方向的能帶結構的一個例子。另外，圖8B是包括絕緣膜106b、氧化物半導體膜108a、108b以及絕緣膜114的疊層結構的膜厚方向的能帶結構的一個例子。在能帶結構中，為了容易理解，示出絕緣膜106b、氧化物半導體膜108a、108b、108c及絕緣膜114的導帶底的能階(Ec)。
在圖8A的能帶結構中，作為絕緣膜106b及絕緣膜114使用氧化矽膜，作為氧化物半導體膜108a使用由金屬元素的原子個數比為In：Ga：Zn=1：1：1的金 屬氧化物靶材形成的氧化物半導體膜，作為氧化物半導體膜108b使用由金屬元素的原子個數比為In：Ga：Zn=1：4：5的金屬氧化物靶材形成的氧化物半導體膜，作為氧化物半導體膜108c使用由金屬元素的原子個數比為In：Ga：Zn=1：3：6的金屬氧化物靶材形成的氧化物半導體膜。
在圖8B的能帶結構中，作為絕緣膜106b及絕緣膜114使用氧化矽膜，作為氧化物半導體膜108a使用由金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材形成的氧化物半導體膜，作為氧化物半導體膜108b使用由金屬元素的原子個數比為In：Ga：Zn=1：3：6的金屬氧化物靶材形成的金屬氧化膜。
如圖8A和圖8B所示，在氧化物半導體膜108a及108b中，導帶底的能階平緩地變化。也可以說連續地變化或連續接合。為了實現這樣的能帶結構，不使在氧化物半導體膜108a與氧化物半導體膜108b之間的界面存在雜質，該雜質會形成對氧化物半導體來說成為陷阱中心或復合中心等缺陷能階。
為了在氧化物半導體膜108a及108b中形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
藉由採用圖8A、圖8B所示的結構，氧化物半導體膜108a成為阱(well)，在使用上述疊層結構的電晶體中通道區域形成在氧化物半導體膜108a中。
另外，藉由設置氧化物半導體膜108b及108c，可以使有可能形成在氧化物半導體膜108a中的陷阱能階遠離氧化物半導體膜108a。
另外，有時與用作通道區域的氧化物半導體膜108a的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓漂移到正方向。因此，較佳為採用陷阱能階比氧化物半導體膜108a的導帶底能階(Ec)接近於真空能階的結構。藉由採用上述結構，電子不容易被積累在陷阱能階，所以不僅能夠增大電晶體的通態電流，而且能夠提高場效移動率。
在圖8A和圖8B中，作為氧化物半導體膜108b及108c，與氧化物半導體膜108a相比，導帶底能階較接近於真空能階，典型的是，氧化物半導體膜108a的導帶底能階和氧化物半導體膜108b及108c的導帶底能階之間的差值為0.15eV以上或0.5eV以上，且2eV以下或1eV以下。換言之，氧化物半導體膜108b及108c的電子親和力與氧化物半導體膜108a的電子親和力之間的差值為0.15eV以上或0.5eV以上，且2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜108a成為電流的主要的路徑並被用作通道區域。由於氧化物半導體膜108b及108c是由構成形成有通道區域的氧化物半導體膜108a的金屬元素中的一種以上構成的氧化物半導體膜，所以在氧化物半導體膜108a與氧化物半導體膜108b 之間的界面不容易產生界面散射。由此，由於在該界面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
另外，為了防止氧化物半導體膜108b及108c被用作通道區域的一部分，氧化物半導體膜108b及108c使用導電率夠低的材料。或者，氧化物半導體膜108b及108c使用其電子親和力(真空能階與導帶底能階之差)小於氧化物半導體膜108a且其導帶底能階與氧化物半導體膜108a的導帶底能階有差異(能帶偏移)的材料。另外，為了抑制起因於汲極電壓值的臨界電壓之間之差的產生，較佳為使用其導帶底能階比氧化物半導體膜108a的導帶底能階更接近於真空能階0.2eV以上，較佳為0.5eV以上的氧化物半導體膜108b及108c。
在氧化物半導體膜108b及108c中較佳為不包含尖晶石型結晶結構。在氧化物半導體膜108b及108c中包含尖晶石型結晶結構時，導電膜112a、112b的構成元素有時會經過該尖晶石型結晶結構與其他區域之間的界面擴散到氧化物半導體膜108a中。注意，在氧化物半導體膜108b、108c為後述的CAAC-OS的情況下，阻擋導電膜112a、112b的構成元素如銅的特性得到提高，所以是較佳的。
氧化物半導體膜108b、108c的厚度為大於或等於能夠抑制導電膜112a、112b的構成元素擴散到氧化物半導體膜108a的厚度且小於從絕緣膜114向氧化物半 導體膜108a的氧的供應被抑制的厚度。例如，當氧化物半導體膜108b、108c的厚度為10nm以上時，能夠抑制導電膜112a、112b的構成元素擴散到氧化物半導體膜108a。另外，當氧化物半導體膜108b、108c的厚度為100nm以下時，能夠高效地從絕緣膜114、116向氧化物半導體膜108a供應氧。
當氧化物半導體膜108b、108c為In-M-Zn氧化物時，藉由作為元素M以高於In的原子個數比包含Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf，氧化物半導體膜108b、108c的能隙會變大，電子親和力會變小。因此，有時根據元素M的比率而可以控制氧化物半導體膜108b、108c與氧化物半導體膜108a的電子親和力之差。另外，因為Ti、Ga、Y、Zr、La、Ce、Nd、Sn或Hf是與氧的鍵合力強的金屬元素，所以藉由使這些元素的原子個數比高於In，不容易產生氧缺損。
另外，在氧化物半導體膜108b、108c為In-M-Zn氧化物的情況下，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比低於50atomic%，M的原子百分比為50atomic%以上，更佳為：In的原子百分比低於25atomic%，M的原子百分比為75atomic%以上。另外，作為氧化物半導體膜108b及108c，也可以使用氧化鎵膜。
另外，當氧化物半導體膜108a、108b、108c為In-M-Zn氧化物時，氧化物半導體膜108b、108c所含的M的原子個數比大於氧化物半導體膜108a所含的M的 原子個數比，典型的是，氧化物半導體膜108b、108c所含的M的原子個數比為氧化物半導體膜108a所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，在氧化物半導體膜108a、108b、108c為In-M-Zn氧化物，且氧化物半導體膜108a的原子個數比為In：M：Zn=x1：y1：z1，且氧化物半導體膜108b、108c的原子個數比為In：M：Zn=x2：y2：z2的情況下，y2/x2大於y1/x1，較佳為y2/x2為y1/x1的1.5倍以上。更佳的是，y2/x2為y1/x1的2倍以上，進一步較佳的是y2/x2為y1/x1的3倍以上或4倍以上。此時，在氧化物半導體膜108a中，在y1為x1以上的情況下，使用氧化物半導體膜108a的電晶體具有穩定的電特性，因此是較佳的。但是，在y1為x1的3倍以上的情況下，使用氧化物半導體膜108a的電晶體的場效移動率降低，因此，較佳為y1為小於x1的3倍。
當氧化物半導體膜108a是In-M-Zn氧化物時，在用於形成氧化物半導體膜108a的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，容易形成用作氧化物半導體膜108a的後述CAAC-OS。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：1： 1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜108b、108c是In-M-Zn氧化物時，在用於形成氧化物半導體膜108b、108c的靶材的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由提高相對於銦的M的原子個數比，能夠擴大氧化物半導體膜108b、108c的能隙並減小其電子親和力，由此y2/x2較佳為3以上或4以上。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：5、In：M：Zn=1：3：6、In：M：Zn=1：4：2、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：5：5等。
在氧化物半導體膜108b、108c為In-M氧化物的情況下，藉由採用作為M不包含二價金屬原子(例如，鋅等)的結構，能夠形成不具有尖晶石型結晶結構的氧化物半導體膜108b、108c。另外，作為氧化物半導體膜108b、108c，例如可以使用In-Ga氧化物膜。例如，藉由濺射法並使用In-Ga金屬氧化物靶材(In：Ga=7：93)，可以形成該In-Ga氧化物膜。另外，為了藉由使用DC放電的濺射法形成氧化物半導體膜108b、108c，在原子個數比為In：M=x：y時，將y/(x+y)設定為0.96以下，較佳為0.95以下，例如為0.93。
另外，氧化物半導體膜108a、108b、108c的 原子個數比作為誤差包括上述原子個數比的±40%的變動。
根據本實施方式的電晶體可以與上述各結構自由地組合。
〈半導體裝置的製造方法1〉
接著，參照圖9A至圖12B詳細說明本發明的一個方式的半導體裝置的製造方法。
作為本發明的一個方式的半導體裝置，可以以同一製程形成圖1A和1B所示的半導體裝置和圖3A至3C所示的電晶體100，由此由圖9A至圖12B示出圖1A和1B所示的半導體裝置和圖3A至3C所示的電晶體100的兩者的製造方法。
構成半導體裝置的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法的典型，有濺射法、電漿化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以使用MOCVD(有機金屬化學氣相沉積)法或ALD(原子層沉積)法。
藉由熱CVD法進行的沉積可以按如下方式執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上起反應而沉積在基板上。如此，由於熱CVD法不發 生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，藉由ALD法進行的沉積可以按如下方式執行：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體依次引入處理室內，然後按該順序反復地引入氣體。例如，藉由切換各自的開關閥(也稱為高速閥)來將兩種以上的源氣體依次供應到處理室內。在該情況下，以防止多種源氣體混合的方式在將第一源氣體引入的同時或之後將惰性氣體(氬或氮等)等引入，然後將第二源氣體引入。注意，在將第一源氣體和惰性氣體同時引入的情況下，惰性氣體用作載體氣體，並且，惰性氣體也可以在將第二源氣體引入的同時引入。另外，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體吸附於基板表面上，以形成第一單原子層；然後第二源氣體被引入以與第一單原子層起反應；其結果，第二單原子層層疊於第一單原子層上，從而形成薄膜。
藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，由此可以形成步階覆蓋性良好的薄膜。薄膜的厚度可以根據按該順序反復引入氣體的次數來調整，因此ALD法可以準確地調整厚度，因而適合於製造微型電晶體。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成導電膜 104、被用作電晶體100的閘極電極的導電膜104a。接著，在導電膜104、104a上形成絕緣膜106a、106b(參照圖9A)。
導電膜104及被用作電晶體100的閘極電極的導電膜104a藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法可以形成。或者，藉由塗佈法或印刷法可以形成。作為典型的成膜方法，可以舉出濺射法、電漿化學氣相沉積(PECVD)法，而也可以利用如上所說明的有機金屬化學氣相沉積(MOCVD)法等熱CVD法或原子層沉積(ALD)法。
在本實施方式中，作為基板102使用玻璃基板。作為導電膜104、104a，藉由濺射法形成厚度為100nm的鎢膜。
藉由濺射法、PECVD法、熱CVD法、真空蒸鍍法、PLD法等可以形成絕緣膜106a、106b。在本實施方式中，藉由PECVD法，作為絕緣膜106a形成厚度為400nm的氮化矽膜，作為絕緣膜106b形成厚度為50nm的氧氮化矽膜。
作為絕緣膜106a，可以採用氮化矽膜的疊層結構。明確而言，作為絕緣膜106a，可以採用第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層疊層結構。該三層疊層結構的一個例子為如下。
在如下條件下可以形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、 流量為2000sccm的氮以及流量為100sccm的氨氣，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的電力。
在如下條件下可以形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的電力。
在如下條件下可以形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的電力。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃。
例如，在作為導電膜104、104a使用包含銅(Cu)的導電膜的情況下，藉由作為絕緣膜106a採用氮化矽膜的三層疊層結構，具有如下效果。
第一氮化矽膜可以抑制從導電膜104、104a擴散銅(Cu)。第二氮化矽膜具有釋放氫的功能，可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫釋放量少且可以抑制從第二氮化矽膜釋放的氫的擴散。
絕緣膜106b較佳為由包含氧的絕緣膜形成，以提高與後面形成的氧化物半導體膜108之間的界面特性。
接著，在絕緣膜106b上形成氧化物半導體膜108(參照圖9B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(原子個數比為In：Ga：Zn=1：1：1.2)，形成氧化物半導體膜，在該氧化物半導體膜上藉由光微影製程形成遮罩來將氧化物半導體膜加工為所希望的形狀，以形成島狀的氧化物半導體膜108。
在形成氧化物半導體膜108之後也可以以150℃以上且低於基板應變點，較佳為以200℃以上且450℃以下，更佳為以300℃以上且450℃以下進行加熱処理。在此的加熱処理是氧化物半導體膜的高度純化處理之一，可以減少氧化物半導體膜108所包括的氫、水等。另外，以減少氫、水等為目的的加熱處理也可以在將氧化物半導體膜108加工為島狀之前進行。
對氧化物半導體膜108進行的加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可只在短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱時間。
對氧化物半導體膜108進行的加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、 氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。另外，在氮或稀有氣體氛圍下進行加熱處理之後，也可以在氧或超乾燥空氣氛圍下進行加熱。其結果是，在可以使氧化物半導體膜中的氫、水等脫離的同時，可以將氧供應到氧化物半導體膜中。其結果是，可以減少氧化物半導體膜中的氧缺損量。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體。另外，當採用混合氣體時，較佳為增高相對於稀有氣體的氧氣體比例。另外，需要進行濺射氣體的高度純化。例如，作為濺射氣體的氧氣體或氬氣體，使用露點為-40℃以下，較佳為-80℃以下，更佳為-100℃以下，進一步較佳為-120℃以下的高純度氣體，由此能夠儘可能地防止水分等混入氧化物半導體膜108。
另外，在藉由濺射法形成氧化物半導體膜108的情況下，在濺射裝置的處理室中，較佳為使用低溫泵等吸附式真空抽氣泵進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物半導體膜108來說是雜質的水等。或者，較佳為組合渦輪分子泵和冷阱來防止氣體，尤其是包含碳或氫的氣體從抽氣系統倒流到處理室內。
接著，在絕緣膜106b上形成導電膜112，並在絕緣膜106b及氧化物半導體膜108上形成用作源極電 極及汲極電極的導電膜112a、112b(參照圖9C)。
在本實施方式中，作為導電膜112、112a、112b，藉由濺射法形成厚度為50nm的鎢膜和厚度為400nm的鋁膜的疊層膜，且在該疊層膜上藉由光微影製程形成遮罩來將該疊層膜加工為所希望的形狀，以形成導電膜112、112a、112b。雖然在本實施方式中導電膜112、112a、112b採用兩層的疊層結構，但是本發明不侷限於此。例如，導電膜112、112a、112b可以採用厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm的鈦膜的三層的疊層結構。
另外，也可以在形成導電膜112、112a、112b之後清洗氧化物半導體膜108的表面(背後通道一側)。作為該清洗方法，例如，可以舉出使用磷酸等藥液進行清洗。藉由使用磷酸等藥液進行清洗，可以去除附著於氧化物半導體膜108表面的雜質(例如，包含在導電膜112、112a、112b中的元素等)。
在形成導電膜112、112a、112b時及/或在上述清洗製程中，有時凹部形成在氧化物半導體膜108的一部分中。
經上述製程，形成電晶體100。
接著，在絕緣膜106b及導電膜112上並在氧化物半導體膜108及導電膜112a及112b上形成絕緣膜114及116(參照圖10A)。
較佳的是，在形成絕緣膜114之後，在不暴 露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上以連續地形成絕緣膜116，由此可以在減少絕緣膜114與絕緣膜116之間的界面的來源於大氣成分的雜質濃度的同時使包含於絕緣膜114及116中的氧移動到氧化物半導體膜108中，而可以減少氧化物半導體膜108的氧缺損量。
例如，作為絕緣膜114，藉由PECVD法可以形成氧氮化矽膜。此時，作為源氣體，較佳為使用含有矽的沉積氣體及氧化性氣體。包含矽的沉積氣體的典型例子為矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有一氧化二氮、二氧化氮等。另外，可以在如下條件下利用PECVD法形成包含氮且缺陷量少的絕緣膜114：氧化性氣體與上述沉積氣體的比值為大於20且小於100，較佳為40以上且80以下；並且處理室內的壓力為低於100Pa，較佳為50Pa以下。
在本實施方式中，作為絕緣膜114，在如下條件下利用PECVD法形成氧氮化矽膜：保持基板102的溫度為220℃；作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；並且供應到平行平板電極的高頻電功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜116，在如下條件下形成氧化矽膜或氧氮化矽膜：將安裝在PECVD設備中的進行了真空抽 氣的處理室內的基板的溫度保持為180℃以上且280℃以下，較佳為200℃以上且240℃以下，將源氣體導入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為設定為100Pa以上且200Pa以下，並對設置在處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，更佳為0.25W/cm2以上且0.35W/cm2以下的高頻電力。
在絕緣膜116的成膜條件中，在具有上述壓力的反應室中供應具有上述功率密度的高頻電力，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得絕緣膜116中的含氧量超過化學計量組成。同時，在上述基板溫度下形成的膜中，由於矽與氧的鍵合力較弱，因此，因後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形成其氧含量超過化學計量組成且因加熱而氧的一部分脫離的氧化物絕緣膜。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜108的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻電力形成絕緣膜116。
另外，在絕緣膜116的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜116中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣層，其中藉由ESR測量，在起因於矽的懸空鍵的g=2.001處呈現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為 1.5×1017spins/cm3以下。由此能夠提高電晶體的可靠性。
在形成絕緣膜114、116之後進行加熱處理。藉由該加熱處理，可以減少包含在絕緣膜114、116中的氮氧化物。另外，藉由該加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以進一步減少氧化物半導體膜108中的氧缺損量。
將對絕緣膜114、116進行的加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，更佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。上述氮、氧、超乾燥空氣或稀有氣體較佳為不含有氫、水等。該加熱處理可以使用電爐、RTA裝置等來進行。
在本實施方式中，在氮及氧氛圍下，以350℃進行1小時的加熱處理。
接著，在絕緣膜116上形成抑制氧脫離的保護膜130。然後，將氧141經過保護膜130添加到絕緣膜114、116及氧化物半導體膜108(參照圖10B)。
抑制氧脫離的保護膜130包含選自銦、鋅、鈦、鋁、鎢、鉭和鉬中的至少一個以上。例如，使用諸如以上述金屬元素為成分的合金、組合上述金屬元素的合金、具有上述金屬元素的金屬氧化物、具有上述金屬元素的金屬氮化物或者具有上述金屬元素的金屬氮氧化物等具 有導電性的材料形成抑制氧脫離的保護膜130。
作為抑制氧脫離的保護膜130，例如，可以使用氮化鉭膜、鈦膜、銦錫氧化物(以下也稱為ITO)、鋁膜或氧化物半導體膜(例如，IGZO膜(In：Ga：Zn=1：4：5(原子個數比)等)。
可以將抑制氧脫離的保護膜130的厚度設定為1nm以上且20nm以下或2nm以上且10nm以下。在本實施方式中，使用厚度為5nm的氮化鉭膜作為保護膜130。
作為經過保護膜130對絕緣膜114、116以及氧化物半導體膜108添加氧141的方法，有離子摻雜法、離子植入法、電漿處理法等。當在絕緣膜116上設置保護膜130添加氧時，保護膜130被用作抑制氧從絕緣膜116脫離的保護膜。由此，可以對絕緣膜114、116以及氧化物半導體膜108添加更多的氧。注意，在形成後的絕緣膜114、116以及氧化物半導體膜108的氧含量超過化學計量組成的情況下，也可以不對絕緣膜114、116以及氧化物半導體膜108添加氧141。
另外，當利用電漿處理引入氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜116引入的氧的量。
接著，去除保護膜130，並在絕緣膜116上形成絕緣膜118(參照圖11A)。
保護膜130因被添加氧141而會成為金屬 (銦、鋅、鈦、鋁、鎢、鉭或鉬)的氧化物或氮化物的絕緣膜。雖然在本實施方式中示出在去除保護膜130之後形成絕緣膜118的方法，但是本發明不侷限於此，也可以在保護膜130上形成絕緣膜118，而不去除保護膜130。
另外，藉由在形成絕緣膜118之前或在形成絕緣膜118之後進行加熱處理，可以使包含在絕緣膜114、116中的過剩的氧擴散到氧化物半導體膜108中來補充氧化物半導體膜108中的氧缺損。或者，藉由邊加熱邊形成絕緣膜118，可以使包含在絕緣膜114、116中的過剩的氧擴散到氧化物半導體膜108中來補充氧化物半導體膜108中的氧缺損。
在藉由PECVD法形成絕緣膜118的情況下，藉由將基板溫度設定為300℃以上且400℃以下，較佳為設定為320℃以上且370℃以下，可以形成緻密的膜，所以是較佳的。
例如，當作為絕緣膜118利用PECVD法形成氮化矽膜時，作為源氣體較佳為使用包含矽的沉積氣體、氮及氨。藉由使用與氮相比少量的氨，在電漿中氨離解而產生活性種。該活性種切斷包含在包含矽的沉積氣體中的矽與氫的鍵合及氮的三鍵。其結果是，可以促進矽與氮的鍵合，而可以形成矽與氫的鍵合較少、缺陷較少且緻密的氮化矽膜。另一方面，在相對於氮的氨量多時，包含矽的沉積氣體及氮的分解不進展，矽與氫的鍵合殘留，導致形成缺陷較多且不緻密的氮化矽膜。由此，在源氣體中，將 氮流量與氨流量的比值設定為5以上且50以下，較佳為設定為10以上且50以下。
在本實施方式中，作為絕緣膜118，藉由利用PECVD設備並使用矽烷、氮及氨的源氣體，形成厚度為50nm的氮化矽膜。矽烷的流量為50sccm，氮的流量為5000sccm，氨的流量為100sccm。將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應1000W的高頻電力。PECVD設備是電極面積為6000cm2的平行平板型PECVD設備，將所供應的電功率的換算為每單位面積的功率(功率密度)為1.7×10-1W/cm2。
另外，在形成絕緣膜118之後也可以進行加熱處理。將該加熱處理的溫度典型地設定為150℃以上且400℃以下，較佳為300℃以上且400℃以下，更佳為320℃以上且370℃以下。由於在進行上述加熱處理時絕緣膜114、116中的氫及水被減少，所以上述氧化物半導體膜108中的缺陷的產生得到抑制。
接著，去除絕緣膜106a、106b、114、116、118的一部分來形成達到導電膜104的開口部142。另外，去除絕緣膜114、116、118的一部分來形成達到導電膜112b的開口部142a(參照圖11B)。
藉由在絕緣膜118上藉由光微影製程形成遮罩，且對絕緣膜106a、106b、114、116、118中的所希望的區域進行加工，可以形成開口部142、142a。例如，可 以使用灰色調遮罩或半色調遮罩形成開口部142、142a。另外，在本實施方式中，示出以同一製程形成開口部142和開口部142a的方法，但是本發明不侷限於此，例如也可以以不同的製程形成開口部142和開口部142a。
接著，以覆蓋開口部142、142a的方式在絕緣膜118、導電膜104及112b上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電膜120及120a(參照圖12A)。
作為導電膜120及120a，可以使用如下透光導電材料：包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等。另外，例如可以使用濺射法形成導電膜120及120a。在本實施方式中，利用濺射裝置形成厚度為110nm的添加有氧化矽的銦錫氧化物膜。
接著，在導電膜120及120a上形成絕緣膜，將該絕緣膜加工為所希望的形狀，來形成絕緣膜122(參照圖12B)。
在本實施方式中，作為絕緣膜122，藉由利用PECVD設備並使用矽烷及氮的源氣體，形成厚度為100nm的氮化矽膜。矽烷的流量為200sccm，氮的流量為5000sccm。將處理室的壓力設定為100Pa，將基板溫度設定為350℃，用27.12MHz的高頻電源對平行平板電極供應2000W的高頻電力。
藉由作為絕緣膜122的形成條件不使用氨氣作為源氣體，可以抑制從絕緣膜122釋放出的氨氣。
藉由上述製程，可以製造圖1A和1B及圖3A至3C所示的半導體裝置。
〈半導體裝置的製造方法2〉
接著，參照圖13A至15B詳細說明作為本發明的一個方式的半導體裝置的圖4A至4C所示的電晶體150的製造方法。圖13A至15B是示出電晶體150的製造方法的剖面圖。
先進行與圖9B所示的製程相同的製程，然後在氧化物半導體膜108上形成絕緣膜114、116以及抑制氧脫離的保護膜130(參照圖13A)。
接著，將氧141經過保護膜130添加到絕緣膜114、116及氧化物半導體膜108(參照圖13B)。
接著，去除保護膜130，以暴露絕緣膜116(參照圖13C)。
接著，藉由在絕緣膜116上藉由光微影製程形成遮罩，在絕緣膜114及116的所希望的區域中形成開口部141a、141b。開口部141a、141b到達氧化物半導體膜108(參照圖13D)。
接著，以覆蓋開口部141a、141b的方式在氧化物半導體膜108及絕緣膜116上形成導電膜，在該導電膜上藉由光微影製程形成遮罩，且將該導電膜加工為所希 望的形狀，來形成導電膜112a及112b(參照圖14A)。
接著，在絕緣膜116、導電膜112a及112b上形成絕緣膜118(參照圖14B)。
接著，藉由在絕緣膜118上藉由光微影製程形成遮罩，在絕緣膜118的所希望的區域中形成開口部142b。開口部142b到達導電膜112b(參照圖14C)。
接著，以覆蓋開口部142b的方式在絕緣膜118、導電膜112b上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電膜120a(參照圖15A)。
接著，在絕緣膜118及導電膜120a上形成絕緣膜，將該絕緣膜加工為所希望的形狀，來形成絕緣膜122。絕緣膜122覆蓋導電膜120a的端部(參照圖15B)。
經上述製程，可以製造圖4A至4C所示的電晶體150。
另外，圖5A至5C所示的電晶體160可以經如下製程形成：在形成圖13D所示的開口部141a、141b時，在氧化物半導體膜108的通道區域上將絕緣膜114、116加工為島狀，然後經與圖4A至4C所示的電晶體150相同的製程。
〈半導體裝置的製造方法3〉
接著，參照圖16A至17D詳細說明作為本發明的一個方式的半導體裝置的電晶體170的製造方法。
圖16A、16C、17A和17C示出電晶體170的 通道長度方向上的製造方法的剖面圖，而圖16B、16D、17B和17D示出電晶體170的通道寬度方向上的製造方法的剖面圖。
首先，經與圖11A所示的製程相同的製程，在絕緣膜116上形成絕緣膜118(參照圖16A和16B)。
接著，藉由在絕緣膜118上藉由光微影製程形成遮罩，在絕緣膜114、116、118的所希望的區域中形成開口部142a。另外，藉由在絕緣膜118上藉由光微影製程形成遮罩，在絕緣膜106a、106b、114、116、118的所希望的區域中形成開口部142c、142d。開口部142a到達導電膜112b。開口部142c、142d到達導電膜104a(參照圖16C和16D)。
開口部142a和開口部142c、142d既可同時形成又可經不同的製程形成。在同時形成開口部142a和開口部142c、142d的情況下，可以使用灰色調遮罩或半色調遮罩。
接著，以覆蓋開口部142a、142c、142d的方式在絕緣膜118上形成導電膜，且將該導電膜加工為所希望的形狀，來形成導電膜120a及120b(參照圖17A和17B)。
接著，在絕緣膜118及導電膜120a、120b上形成絕緣膜，將該絕緣膜加工為所希望的形狀，來形成絕緣膜122(參照圖17C和17D)。
經上述製程，可以製造圖6A至6C所示的電 晶體170。
實施方式2
在本實施方式中，以下詳細說明本發明的一個方式的半導體裝置所具有的氧化物半導體膜的結構。
〈氧化物半導體的結構〉
首先，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶氧化物半導體、nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)、a-like OS(amorphous like Oxide Semiconductor)以及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
作為非晶結構的定義，一般而言，已知：它處於亞穩態並沒有被固定化，具有各向同性而不具有不均勻結構等。也可以換句話說為非晶結構的鍵角不固定，是短程有序，而不是長程有序。
從相反的觀點來看，不能將實質上穩定的氧 化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。注意，a-like OS在微小區域中具有週期結構，但是同時具有空洞(也稱為void)，並具有不穩定結構。因此，a-like OS在物性上近乎於非晶氧化物半導體。
〈CAAC-OS〉
首先，對CAAC-OS進行說明。
CAAC-OS是包含c軸配向的多個結晶部(也稱為顆粒)的氧化物半導體之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所得到的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個顆粒。然而，在高解析度TEM影像中，觀察不到顆粒與顆粒之間的明確的邊界，即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
下面，對利用TEM觀察的CAAC-OS進行說明。圖18A示出從大致平行於樣本面的方向觀察所得到的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。將利用球面像差校正功能所得到的高解析度TEM影像特別稱為Cs校正高解析度TEM影像。例如可以使用 日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等得到Cs校正高解析度TEM影像。
圖18B示出將圖18A中的區域(1)放大的Cs校正高解析度TEM影像。由圖18B可以確認到在顆粒中金屬原子排列為層狀。各金屬原子層以反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS的頂面的凸凹的方式排列並以平行於CAAC-OS的被形成面或頂面的方式排列。
如圖18B所示，CAAC-OS具有特有的原子排列。圖18C是以輔助線示出特有的原子排列的圖。由圖18B和圖18C可知，一個顆粒的尺寸為1nm以上且3nm以下左右，由顆粒與顆粒之間的傾斜產生的空隙的尺寸為0.8nm左右。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。注意，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。
在此，根據Cs校正高解析度TEM影像，將基板5120上的CAAC-OS的顆粒5100的配置示意性地表示為沉積磚塊或塊體的結構(參照圖18D)。在圖18C中觀察到的在顆粒與顆粒之間產生傾斜的部分相當於圖18D所示的區域5161。
圖19A示出從大致垂直於樣本面的方向觀察所得到的CAAC-OS的平面的Cs校正高解析度TEM影像。圖19B、圖19C和圖19D分別示出將圖19A中的區 域(1)、區域(2)和區域(3)放大的Cs校正高解析度TEM影像。由圖19B、圖19C和圖19D可知在顆粒中金屬原子排列為三角形狀、四角形狀或六角形狀。但是，在不同的顆粒之間金屬原子的排列沒有規律性。
接著，說明使用X射線繞射(XRD：X-Ray Diffraction)裝置進行分析的CAAC-OS。例如，當利用out-of-plane法分析包含InGaZnO4結晶的CAAC-OS的結構時，如圖20A所示，在繞射角(2θ)為31°附近時常出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS中的結晶具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。
注意，當利用out-of-plane法分析CAAC-OS的結構時，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值表示CAAC-OS中的一部分包含不具有c軸配向性的結晶。較佳的是，在利用out-of-plane法分析的CAAC-OS的結構中，在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
另一方面，當利用從大致垂直於c軸的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近時出現峰值。該峰值來源於InGaZnO4結晶的(110)面。在CAAC-OS中，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖20B所示的那樣觀察不到明確的峰值。相比之下，在InGaZnO4的單晶氧化物半導體 中，在將2θ固定為56°附近來進行Φ掃描時，如圖20C所示的那樣觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射進行分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子線時，可能會獲得圖21A所示的繞射圖案(也稱為選區穿透式電子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，由電子繞射也可知CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖21B示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子線時的繞射圖案。由圖21B觀察到環狀的繞射圖案。因此，由電子繞射也可知CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為圖21B中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為圖21B中的第二環起因於(110)面等。
如上所述，CAAC-OS是結晶性高的氧化物半導體。因為氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，所以從相反的觀點來看，可以說CAAC-OS是雜質或缺陷(氧缺損等)少的氧化物半導體。
另外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與 氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等的重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
當氧化物半導體包含雜質或缺陷時，其特性有時因光或熱等會發生變動。包含於氧化物半導體的雜質有時會成為載子陷阱或載子發生源。另外，氧化物半導體中的氧缺損有時會成為載子陷阱或因俘獲氫而成為載子發生源。
雜質及氧缺損少的CAAC-OS是載子密度低的氧化物半導體。明確而言，可以使載子密度小於8×1011/cm3，較佳為小於1×1011/cm3，更佳為小於1×1010/cm3，且是1×10-9/cm3以上。將這樣的氧化物半導體稱為高純度本質或實質上高純度本質的氧化物半導體。CAAC-OS的雜質濃度和缺陷態密度低。即，可以說CAAC-OS是具有穩定特性的氧化物半導體。
〈nc-OS〉
接著說明nc-OS。
在nc-OS的高解析度TEM影像中有能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸大多為1nm以上且10nm以下或1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於 10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。例如，當利用使用其束徑比顆粒大的X射線的out-of-plane法對nc-OS進行結構分析時，檢測不到表示結晶面的峰值。在使用其束徑比顆粒大(例如，50nm以上)的電子射線對nc-OS進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另一方面，在使用其束徑近於顆粒或者比顆粒小的電子射線對nc-OS進行奈米束電子繞射時，觀察到斑點。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，在nc-OS的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
如此，由於在顆粒(奈米晶)之間結晶定向都沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的 氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
〈a-like OS〉
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
在a-like OS的高解析度TEM影像中有時觀察到空洞。另外，在高解析度TEM影像中，有能夠明確地觀察到結晶部的區域和不能觀察到結晶部的區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為進行電子照射的樣本，準備a-like OS(記載為樣本A)、nc-OS(記載為樣本B)和CAAC-OS(記載為樣本C)。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都具有結晶部。
注意，如下那樣決定將哪個部分作為一個結晶部。例如，已知InGaZnO4結晶的單位晶格具有包括三 個In-O層和六個Ga-Zn-O層的九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層的間隔與(009)面的晶格表面間隔(也稱為d值)是幾乎相等的，由結晶結構分析求出其值為0.29nm。由此，可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分作為InGaZnO4結晶部。每個晶格條紋對應於InGaZnO4結晶的a-b面。
圖33示出調查了各樣本的結晶部(22個部分至45個部分)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖33可知，在a-like OS中，結晶部根據電子的累積照射量逐漸變大。明確而言，如圖33中的(1)所示，可知在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核)在累積照射量為4.2×108e-/nm2時生長到2.6nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。明確而言，如圖33中的(2)及(3)所示，可知無論電子的累積照射量如何，nc-OS及CAAC-OS的平均結晶部尺寸都分別為1.4nm左右及2.1nm左右。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，可知在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
另外，由於a-like OS包含空洞，所以其密度 比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且小於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且小於100%。注意，難以形成其密度小於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且小於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且小於6.3g/cm3。
注意，有時不存在相同組成的單晶氧化物半導體。此時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均計算出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來計算密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的 疊層膜。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合。
實施方式3
在本實施方式中，使用圖22至圖24說明使用在前面的實施方式中例示的電晶體的顯示裝置的一個例子。
圖22是示出顯示裝置的一個例子的俯視圖。圖22所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封材料712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封材料712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封材料712及第二基板705密封。注意，雖然在圖22中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封材料712圍繞的區域中設置有電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：撓性印刷電路)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部 706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)安裝於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源極驅動電路部704及閘極驅動電路部706包括佈線部或多個電晶體，對此可以應用本發明的一個方式的半導體裝置。
另外，顯示裝置700可以包括各種元件。該元件例如包括液晶元件、EL(電致發光)元件(包含有機和無機材料的EL元件、有機EL元件或無機EL元件)、 LED(白色LED、紅色LED、綠色LED、藍色LED等)、電晶體(根據電流而發光的電晶體)、電子發射元件、電子墨水、電泳元件、柵光閥(GLV)、電漿顯示器(PDP)、使用微機電系統(MEMS)的顯示元件、數位微鏡裝置(DMD)、數位微快門(DMS)、MIRASOL(註冊商標)、IMOD(干涉測量調節)元件、快門方式的MEMS顯示元件、光干涉方式的MEMS顯示元件、電潤濕(electrowetting)元件、壓電陶瓷顯示器或使用碳奈米管的顯示元件等中的至少一個。除此之外，也可以具有藉由電作用或磁作用改變對比度、亮度、反射率、透射率等而發生變化的顯示媒體。作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display：表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐 行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光燈(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少耗電量兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、白色(W)。藉由使用自發光元件，有時與使 用彩色層的情況相比進一步減少耗電量。
在本實施方式中，使用圖23及圖24說明作為顯示元件使用液晶元件及EL元件的結構。圖23是沿著圖22所示的點劃線Q-R的剖面圖，作為顯示元件使用液晶元件的結構。另外，圖24是沿著圖22所示的點劃線Q-R的剖面圖，作為顯示元件使用EL元件的結構。
下面，首先說明圖23與圖24所示的共同部分，接著說明不同的部分。
〈顯示裝置的共同部分的說明〉
圖23及圖24所示的顯示裝置700包括：引繞佈線部711；像素部702；源極驅動電路部704；以及FPC端子部708。另外，引繞佈線部711包括信號線710。另外，像素部702包括電晶體750及電容元件790(電容元件790a或電容元件790b)。另外，源極驅動電路部704包括電晶體752。
引繞佈線部711可以使用圖1A和1B或圖2A和2B所示的半導體裝置。在圖23及圖24中，為了容易理解，只示出信號線710。
另外，信號線710與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。信號線710也可以使用以與電晶體750、752的源極電極及汲極電極不同的製程形成的導電膜，諸如使用用作閘極電極的導電膜。作為信號線710，例如，當使用包含銅元素的材 料時，起因於佈線電阻的信號延遲等較少，而可以實現大螢幕的顯示。
電晶體750及電晶體752可以使用上述電晶體。
在本實施方式中使用的電晶體包括高度純化且氧缺損的形成被抑制的氧化物半導體膜。該電晶體可以降低關閉狀態下的電流值(關態電流值)。因此，可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以發揮抑制功耗的效果。
另外，在本實施方式中使用的電晶體能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於液晶顯示裝置，可以在同一基板上形成像素部的開關電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
另外，FPC端子部708包括連接電極760、異方性導電膜780及FPC716。連接電極760與用作電晶體750、752的源極電極及汲極電極的導電膜在同一製程中形成。另外，連接電極760與FPC716所包括的端子藉由異方性導電膜780電連接。
另外，作為第一基板701及第二基板705，例 如可以使用玻璃基板。另外，作為第一基板701及第二基板705，也可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
另外，在第一基板701與第二基板705之間設置有結構體778。結構體778是藉由選擇性地對絕緣膜進行蝕刻而得到的柱狀的間隔物，用來控制第一基板701與第二基板705之間的距離(液晶盒厚(cell gap))。另外，作為結構體778，也可以使用球狀的間隔物。圖23示出結構體778設置在第二基板705一側的結構，但是本發明不侷限於此。例如，如圖24所示，也可以採用在第一基板701一側設置結構體778的結構或者在第一基板701和第二基板705的兩者上設置結構體778的結構。
另外，在圖23及24中，在電晶體750、電晶體752以及電容元件790上設置有絕緣膜764、766、768及769。
絕緣膜764、766、768、769可以使用與上述實施方式所示的絕緣膜114、116、118、122相同的材料及製造方法而形成。
〈作為顯示元件使用液晶元件的顯示裝置的結構實例〉
圖23所示的顯示裝置700具有電容元件790a。電容 元件790a採用在一對電極間具有電介質的結構。更詳細地說，電容元件790a的一個電極使用經與被用作電晶體750的半導體層的氧化物半導體膜相同的氧化物半導體膜形成製程而形成的高導電性氧化物半導體膜，而電容元件790a的另一個電極使用與電晶體750電連接的導電膜772。
這裡，以下說明被用作電容元件790a的一個電極的高導電性氧化物半導體膜。
〈高導電性氧化物半導體膜〉
當對形成有氧缺損的氧化物半導體添加氫時，氫進入氧缺損的位點而在導帶附近形成施體能階。其結果是，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，起因於該施體能階的吸收的影響小，而對可見光具有與氧化物半導體膜相同程度的透光性。
在此，參照圖28說明使用氧化物半導體形成的膜(以下稱為氧化物半導體膜(OS))及使用氧化物導電體形成的膜(以下稱為氧化物導電體膜(OC))的各自電阻率的溫度依賴性。在圖28中，橫軸示出測定溫度，縱軸示出電阻率。另外，圓圈示出氧化物半導體膜(OS)的測定結果，方塊示出氧化物導電體膜(OC)的測定結果。
以如下方法製造包含氧化物半導體膜(OS)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1.2的濺射靶材的濺射法形成厚度為35nm的In-Ga-Zn氧化物膜，在其上藉由使用原子個數比為In：Ga：Zn=1：4：5的濺射靶材的濺射法形成厚度為20nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行熱處理，並且在厚度為20nm的In-Ga-Zn氧化物膜上利用電漿CVD法形成氧氮化矽膜。
另外，以如下方法製造包含氧化物導電體膜(OC)的樣本：在玻璃基板上，藉由使用原子個數比為In：Ga：Zn=1：1：1的濺射靶材的濺射法形成厚度為100nm的In-Ga-Zn氧化物膜，在450℃的氮氛圍下進行熱處理之後，在450℃的氮及氧的混合氣體氛圍下進行熱處理，並且在厚度為100nm的In-Ga-Zn氧化物膜上利用電漿CVD法形成氮化矽膜。
從圖28可知，氧化物導電體膜(OC)的電阻率的溫度依賴性低於氧化物半導體膜(OS)的電阻率的溫度依賴性。典型的是，80K以上且290K以下的氧化物導電體膜(OC)的電阻率的變化率為低於±20%。或者，150K以上且250K以下的電阻率的變化率為低於±10%。也就是說，氧化物導電體是簡併半導體，可以推測其導帶邊緣能階與費米能階一致或大致一致。因此，可以將氧化物導電體膜用作電容元件790a的一個電極。
圖23所示的顯示裝置700包括液晶元件775。液晶元件775包括導電膜772、導電膜774及液晶層776。導電膜774設置在第二基板705一側並被用作相對電極。圖23所示的顯示裝置700可以藉由由施加到導電膜772及導電膜774的電壓改變液晶層776的配向狀態，由此控制光的透過及非透過而顯示影像。
導電膜772連接到電晶體750所具有的被用作源極電極及汲極電極的導電膜。導電膜772形成在絕緣膜768上並被用作像素電極，即顯示元件的一個電極。
導電膜772可以使用與上述實施方式所示的導電膜120、120a、120b相同的材料及製造方法而形成。
注意，雖然在圖23中未圖示，但是也可以分別在導電膜772、774與液晶層776接觸的一側設置配向膜。另外，雖然在圖23中未圖示，但是也可以適當地設置偏振構件、相位差構件、抗反射構件等光學構件(光學基板)等。例如，也可以使用利用偏振基板及相位差基板的圓偏振。另外，作為光源，也可以使用背光燈、側光燈等。
在作為顯示元件使用液晶元件的情況下，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。這些液晶材料根據條件呈現出膽固醇相、層列相、立方相、手性向列相、均質相等。
另外，在採用橫向電場方式的情況下，也可 以使用不使用配向膜的呈現藍相的液晶。藍相是液晶相的一種，是指當使膽固醇型液晶的溫度上升時即將從膽固醇相轉變到均質相之前出現的相。因為藍相只在較窄的溫度範圍內出現，所以將其中混合了幾wt%以上的手性試劑的液晶組合物用於液晶層，以擴大溫度範圍。由於包含呈現藍相的液晶和手性試劑的液晶組成物的回應速度快，並且其具有光學各向同性，由此不需要配向處理。另外，包含呈現藍相的液晶和手性試劑的液晶組成物的視角依賴性小。另外，因不需要設置配向膜而不需要摩擦處理，因此可以防止由於摩擦處理而引起的靜電破壞，由此可以降低製程中的液晶顯示裝置的不良和破損。
另外，當作為顯示元件使用液晶元件時，可以使用：TN(Twisted Nematic：扭曲向列)模式、IPS(In-Plane-Switching：平面內切換)模式、FFS(Fringe Field Switching：邊緣電場切換)模式、ASM(Axially Symmetric aligned Micro-cell：軸對稱排列微單元)模式、OCB(Optical Compensated Birefringence：光學補償彎曲)模式、FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式、以及AFLC(Anti Ferroelectric Liquid Crystal：反鐵電性液晶)模式等。
另外，也可以使用常黑型液晶顯示裝置，例如採用垂直配向(VA)模式的透過型液晶顯示裝置。作為垂直配向模式，可以舉出幾個例子，例如可以使用MVA(Multi-Domain Vertical Alignment：多象限垂直配向)模 式、PVA(Patterned Vertical Alignment：垂直配向構型)模式、ASV(Advanced Super View：高級超視覺)模式等。
〈作為顯示元件使用發光元件的顯示裝置〉
圖24所示的顯示裝置700具有電容元件790b。電容元件790b採用在一對電極間具有電介質的結構。更詳細地說，電容元件790b的一個電極使用經與被用作電晶體750的閘極電極的導電膜相同的導電膜形成製程而形成的導電膜，而電容元件790b的另一個電極使用被用作電晶體750的源極電極及汲極電極的導電膜。另外，被夾在一對電極之間的電介質使用被用作電晶體750的閘極絕緣膜的絕緣膜。
另外，在圖24中，在絕緣膜769上設置有平坦化絕緣膜770。
另外，作為平坦化絕緣膜770，可以使用具有耐熱性的有機材料如聚醯亞胺樹脂、丙烯酸樹脂、聚醯亞胺醯胺樹脂、苯并環丁烯類樹脂、聚醯胺樹脂、環氧樹脂等。也可以藉由層疊多個由這些材料形成的絕緣膜，形成平坦化絕緣膜770。另外，如圖23所示，也可以採用不設置平坦化絕緣膜770的結構。
另外，圖24所示的顯示裝置700包括發光元件782。發光元件782包括導電膜784、EL層786及導電膜788。在圖24所示的顯示裝置700中，藉由使發光元件782所包括的EL層786發光，可以顯示影像。
另外，導電膜784與用作電晶體750所包括的源極電極及汲極電極的導電膜連接。導電膜784被用作形成在平坦化絕緣膜770上的像素電極，即顯示元件的一個電極。作為導電膜784，可以使用對可見光具有透光性的導電膜或對可見光具有反射性的導電膜。作為對可見光具有透光性的導電膜，例如，較佳為使用包含選自銦(In)、鋅(Zn)、錫(Sn)中的一種的材料。作為對可見光具有反射性的導電膜，例如，較佳為使用包含鋁或銀的材料。
另外，圖24所示的顯示裝置700中設置有平坦化絕緣膜770及導電膜784上的絕緣膜730。絕緣膜730覆蓋導電膜784的一部分。注意，發光元件782具有頂部發射結構。因此，導電膜788具有透光性，而使EL層786所發射的光透過。注意，雖然在本實施方式中例示頂部發射結構，但是並不侷限於此。例如，也可以應用對導電膜784一側發射光的底部發射結構或對導電膜784及導電膜788的兩者發射光的雙面發射結構。
另外，在與發光元件782重疊的位置設置有彩色膜736，並且在與絕緣膜730重疊的位置、引繞佈線部711以及源極驅動電路部704中設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。發光元件782與絕緣膜734之間填充有密封膜732。注意，雖然在圖24所示的顯示裝置700中例示出設置彩色膜736的結構，但是不侷限於此。例如，在以使每一像素發射分別不同的顏 色的光的方式形成EL層786時，也可以採用不設置彩色膜736的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖25A至圖25C說明能夠使用本發明的一個方式的半導體裝置的顯示裝置。
圖25A所示的顯示裝置包括：具有顯示元件的像素的區域(以下稱為像素部502)；配置在像素部502外側並具有用來驅動像素的電路的電路部(以下稱為驅動電路部504)；具有保護元件的功能的電路(以下稱為保護電路506)；以及端子部507。另外，也可以採用不設置保護電路506的結構。
驅動電路部504的一部分或全部較佳為形成在與像素部502同一的基板上。由此，可以減少構件的數量或端子的數量。當驅動電路部504的一部分或全部不形成在與像素部502同一的基板上時，可以藉由COG(Chip On Glass)或TAB(Tape Automated Bonding)安裝驅動電路部504的一部分或全部。
像素部502包括用來驅動配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的多個顯示元件的電路(以下稱為像素電路501)，驅動電路部504包括輸出選擇像素的信號(掃描信號)的電路(以下稱為閘極驅動器 504a)、用來供應用來驅動像素的顯示元件的信號(資料信號)的電路(以下稱為源極驅動器504b)等的驅動電路。
閘極驅動器504a具有移位暫存器等。閘極驅動器504a藉由端子部507被輸入用來驅動移位暫存器的信號並將該信號輸出。例如，閘極驅動器504a被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極驅動器504a具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X。)的電位的功能。另外，也可以設置多個閘極驅動器504a，並藉由多個閘極驅動器504a分別控制掃描線GL_1至GL_X。或者，閘極驅動器504a具有能夠供應初始化信號的功能。但是，不侷限於此，閘極驅動器504a可以供應其他信號。
源極驅動器504b具有移位暫存器等。除了用來驅動移位暫存器的信號之外，作為資料信號的基礎的信號(視訊信號)也藉由端子部507被輸入到源極驅動器504b。源極驅動器504b具有以視訊信號為基礎生成寫入到像素電路501的資料信號的功能。另外，源極驅動器504b具有依照輸入起動脈衝信號、時脈信號等而得到的脈衝信號來控制資料信號的輸出的功能。另外，源極驅動器504b具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y。)的電位的功能。或者，源極驅動器504b具有能夠供應初始化信號的功能。但是，不侷限於此，源極驅動器504b可以供應其他信號。
源極驅動器504b例如使用多個類比開關等來 構成。藉由依次使多個類比開關成為導通狀態，源極驅動器504b可以輸出對影像信號進行時間分割而成的信號作為資料信號。另外，也可以使用移位暫存器等構成源極驅動器504b。
多個像素電路501的每一個分別藉由被供應掃描信號的多個掃描線GL之一而被輸入脈衝信號，並藉由被供應資料信號的多個資料線DL之一而被輸入資料信號。另外，多個像素電路501的每一個藉由閘極驅動器504a來控制資料信號的資料的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極驅動器504a對第m行第n列的像素電路501輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從源極驅動器504b對第m行第n列的像素電路501輸入資料信號。
圖25A所示的保護電路506例如與作為閘極驅動器504a和像素電路501之間的佈線的掃描線GL連接。或者，保護電路506與作為源極驅動器504b和像素電路501之間的佈線的資料線DL連接。或者，保護電路506可以與閘極驅動器504a和端子部507之間的佈線連接。或者，保護電路506可以與源極驅動器504b和端子部507之間的佈線連接。另外，端子部507是指設置有用來從外部的電路對顯示裝置輸入電源、控制信號及視訊信號的端子的部分。
保護電路506是在自身所連接的佈線被供應 一定的範圍之外的電位時使該佈線和其他佈線成為導通狀態的電路。
如圖25A所示，藉由對像素部502和驅動電路部504分別設置保護電路506，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的電阻。但是，保護電路506的結構不侷限於此，例如，也可以採用將閘極驅動器504a與保護電路506連接的結構或將源極驅動器504b與保護電路506連接的結構。或者，也可以採用將端子部507與保護電路506連接的結構。
另外，雖然在圖25A中示出由閘極驅動器504a和源極驅動器504b形成驅動電路部504的例子，但是不侷限於此結構。例如，也可以採用只形成閘極驅動器504a並安裝另外準備的形成有源極驅動電路的基板(例如，使用單晶半導體膜、多晶半導體膜形成的驅動電路基板)的結構。
另外，圖25A所示的多個像素電路501例如可以採用圖25B所示的結構。
圖25B所示的像素電路501包括液晶元件570、電晶體550以及電容元件560。作為電晶體550，可以應用上述實施方式所示的電晶體。
根據像素電路501的規格適當地設定液晶元件570的一對電極中的一個電極的電位。根據被寫入的資料設定液晶元件570的配向狀態。另外，也可以對多個像 素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應共用電位。另外，也可以對各行的像素電路501的每一個所具有的液晶元件570的一對電極中的一個電極供應不同電位。
例如，作為具備液晶元件570的顯示裝置的驅動方法也可以使用如下模式：TN模式；STN模式；VA模式；ASM(Axially Symmetric Aligned Micro-cell：軸對稱排列微單元)模式；OCB(Optical Compensated Birefringence：光學補償彎曲)模式；FLC(Ferroelectric Liquid Crystal：鐵電性液晶)模式；AFLC(AntiFerroelectric Liquid Crystal：反鐵電液晶)模式；MVA模式；PVA(Patterned Vertical Alignment：垂直配向構型)模式；IPS模式；FFS模式；或TBA(Transverse Bend Alignment：橫向彎曲配向)模式等。另外，作為顯示裝置的驅動方法，除了上述驅動方法之外，還有ECB(Electrically Controlled Birefringence：電控雙折射)模式、PDLC(Polymer Dispersed Liquid Crystal：聚合物分散型液晶)模式、PNLC(Polymer Network Liquid Crystal：聚合物網路型液晶)模式、賓主模式等。但是，不侷限於此，作為液晶元件及其驅動方式可以使用各種液晶元件及驅動方式。
在第m行第n列的像素電路501中，電晶體550的源極電極和汲極電極中的一方與資料線DL_n電連接，源極和汲極中的另一方與液晶元件570的一對電極中的另一個電極電連接。另外，電晶體550的閘極電極與掃 描線GL_m電連接。電晶體550具有藉由成為導通狀態或關閉狀態而對資料信號的資料的寫入進行控制的功能。
電容元件560的一對電極中的一個電極與供應電位的佈線(以下，稱為電位供應線VL)電連接，另一個電極與液晶元件570的一對電極中的另一個電極電連接。另外，根據像素電路501的規格適當地設定電位供應線VL的電位的值。電容元件560用作儲存被寫入的資料的儲存電容器。
例如，在具有圖25B的像素電路501的顯示裝置中，例如，藉由圖25A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體550成為導通狀態而寫入資料信號的資料。
當電晶體550成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。藉由按行依次進行上述步驟，可以顯示影像。
圖25A所示的多個像素電路501例如可以採用圖25C所示的結構。
另外，圖25C所示的像素電路501包括電晶體552及554、電容元件562以及發光元件572。在此，可以將上述實施方式所示的電晶體應用於電晶體552和電晶體554中的一者或兩者。
電晶體552的源極電極和汲極電極中的一個電連接於被供應資料信號的佈線(以下，稱為信號線DL_n)。並且，電晶體552的閘極電極電連接於被供應閘 極信號的佈線(以下，稱為掃描線GL_m)。
電晶體552具有藉由成為開啟狀態或關閉狀態而對資料信號的寫入進行控制的功能。
電容元件562的一對電極中的一個與被供應電位的佈線(以下，稱為電位供應線VL_a)電連接，另一個與電晶體552的源極電極和汲極電極中的另一個電連接。
電容元件562被用作儲存被寫入的資料的儲存電容器。
電晶體554的源極電極和汲極電極中的一個與電位供應線VL_a電連接。並且，電晶體554的閘極電極與電晶體552的源極電極和汲極電極中的另一個電連接。
發光元件572的陽極和陰極中的一個與電位供應線VL_b電連接，另一個與電晶體554的源極電極和汲極電極中的另一個電連接。
作為發光元件572，可以使用例如有機電致發光元件(也稱為有機EL元件)等。注意，發光元件572並不侷限於有機EL元件，也可以為由無機材料構成的無機EL元件。
另外，高電源電位VDD施加到電位供應線VL_a和電位供應線VL_b中的一個，低電源電位VSS施加到另一個。
例如，在具有圖25C的像素電路501的顯示 裝置中，例如，藉由圖25A所示的閘極驅動器504a依次選擇各行的像素電路501，並使電晶體552成為導通狀態而寫入資料信號的資料。
當電晶體552成為關閉狀態時，被寫入資料的像素電路501成為保持狀態。並且，流在電晶體554的源極電極與汲極電極之間的電流量根據被寫入的資料信號的電位被控制，發光元件572以對應於流動的電流量的亮度發光。藉由按行依次進行上述步驟，可以顯示影像。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中，參照圖26至圖27H說明可以使用本發明的一個方式的半導體裝置的顯示模組及電子裝置。
圖26所示的顯示模組8000在上蓋8001與下蓋8002之間包括連接於FPC8003的觸控面板8004、連接於FPC8005的顯示面板8006、背光8007、框架8009、印刷電路板8010、電池8011。
可以將本發明的一個方式的半導體裝置例如用於顯示面板8006。
上蓋8001及下蓋8002可以根據觸控面板8004及顯示面板8006的尺寸適當地改變其形狀或尺寸。
觸控面板8004可以是電阻膜式觸控面板或靜電容量式觸控面板，並且能夠以與顯示面板8006重疊的 方式被形成。另外，也可以使顯示面板8006的相對基板(密封基板)具有觸控面板功能。另外，也可以在顯示面板8006的各像素內設置光感測器，以製成光學觸控面板。
背光8007包括光源8008。注意，雖然在圖26中例示出在背光8007上配置光源8008的結構，但是不侷限於此。例如，可以在背光8007的端部設置光源8008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射型面板時，可以採用不設置背光8007的結構。
框架8009除了具有保護顯示面板8006的功能以外還具有用來遮斷因印刷電路板8010的工作而產生的電磁波的電磁屏蔽的功能。另外，框架8009也可以具有散熱板的功能。
印刷電路板8010包括電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以使用外部的商業電源，又可以使用另行設置的電池8011的電源。當使用商用電源時，可以省略電池8011。
另外，在顯示模組8000中還可以設置偏光板、相位差板、稜鏡片等構件。
圖27A至圖27H是示出電子裝置的圖。這些電子裝置可以包括外殼9000、顯示部9001、揚聲器9003、LED燈9004、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(它具有測量如下因素 的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖27A示出移動電腦，該移動電腦除了上述以外還可以包括開關9009、紅外線埠9010等。圖27B示出具備儲存介質的可攜式影像再現裝置(例如DVD再現裝置)，該可攜式影像再現裝置除了上述以外還可以包括第二顯示部9002、儲存介質讀取部9011等。圖27C示出護目鏡型顯示器，該護目鏡型顯示器除了上述以外還可以包括第二顯示部9002、支撐部9012、耳機9013等。圖27D示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括儲存介質讀取部9011等。圖27E示出具有電視接收功能的數位相機，該數位相機除了上述以外還可以包括天線9014、快門按鈕9015、影像接收部9016等。圖27F示出可攜式遊戲機，該可攜式遊戲機除了上述以外還可以包括第二顯示部9002、儲存介質讀取部9011等。圖27G示出電視接收機，該電視接收機除了上述以外還可以包括調諧器、影像處理部等。圖27H示出可攜式電視接收機，該可攜式電視接收機除了上述以外還可以包括能夠收發信號的充電器9017等。
圖27A至圖27H所示的電子裝置可以具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上；觸控面 板；顯示日曆、日期或時刻等；藉由利用各種軟體(程式)控制處理；進行無線通訊；藉由利用無線通訊功能來連接到各種電腦網路；藉由利用無線通訊功能，進行各種資料的發送或接收；讀出儲存在儲存介質中的程式或資料來將其顯示在顯示部上等。再者，在具有多個顯示部的電子裝置中，可以具有如下功能：一個顯示部主要顯示影像資訊，而另一個顯示部主要顯示文字資訊；或者，在多個顯示部上顯示考慮到視差的影像來顯示立體影像等。再者，在具有影像接收部的電子裝置中，可以具有如下功能：拍攝靜態影像；拍攝動態影像；對所拍攝的影像進行自動或手動校正；將所拍攝的影像儲存在儲存介質(外部或內置於相機)中；將所拍攝的影像顯示在顯示部上等。注意，能夠給在圖27A至圖27H中所示出的電子裝置提供的功能並不限制於上述功能，而是電子裝置能夠具有多種功能。
本實施方式所述的電子裝置的特徵在於具有用來顯示某些資訊的顯示部。注意，本發明的一個方式的半導體裝置也能夠應用於不包括顯示部的電子裝置。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施例1
在本實施例中，說明對可應用於本發明的一個方式的半導體裝置的絕緣膜的評價結果。更詳細地說，說明對由 加熱導致的氨分子釋放量的評價結果。
首先，說明作為評價對象的樣本的製造方法。所製造的樣本是樣本A1至樣本A3。樣本A1是比較用樣本，而樣本A2和A3是本發明的一個方式的樣本。
〈樣本A1〉
作為樣本A1，利用PECVD設備在玻璃基板上形成厚度為100nm的氮化矽膜。該氮化矽膜的形成條件如下：基板溫度為350℃；作為源氣體使用流量為50sccm的矽烷、流量為5000sccm的氮、流量為100sccm的氨；處理室內的壓力為100Pa；向平行平板電極供應的高頻電功率為27.12MHz、1000W(功率密度為1.6×10-1W/cm2)。
〈樣本A2〉
作為樣本A2，利用PECVD設備在玻璃基板上形成厚度為100nm的氮化矽膜。該氮化矽膜的形成條件如下：基板溫度為350℃；作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮、流量為100sccm的氨；處理室內的壓力為100Pa；向平行平板電極供應的高頻電功率為27.12MHz、2000W(功率密度為3.2×10-1W/cm2)。
〈樣本A3〉
作為樣本A3，利用PECVD設備在玻璃基板上形成厚度為100nm的氮化矽膜。該氮化矽膜的形成條件如下： 基板溫度為350℃；作為源氣體使用流量為200sccm的矽烷、流量為5000sccm的氮；處理室內的壓力為100Pa；向平行平板電極供應的高頻電功率為27.12MHz、2000W(功率密度為3.2×10-1W/cm2)。
接著，對所製造的樣本A1至樣本A3進行TDS分析(熱脫附譜分析)。在各樣本中，以65℃以上且610℃以下加熱玻璃基板。
示出TDS分析的結果的曲線中的峰值為當包含在被分析的樣本(本實施例中的樣本A1至樣本A3)中的原子或分子釋放到外部時出現的峰值。另外，釋放到外部的原子或分子的總量相當於該峰值的積分值。因此，可以根據該峰值強度的高低評價包含在氮化矽膜中的原子或分子的總量。
圖29示出樣本A1至樣本A3的TDS分析結果。圖29是示出氨分子釋放量的圖表，該氨分子釋放量是從示出藉由TDS分析得知的M/z=17的氣體，典型地是氨分子的釋放量的曲線的峰值的積分值而算出的。
由圖29可知：樣本A1的氨分子釋放量為3.8×1015分子/cm3；樣本A2的氨分子釋放量為5.2×1013分子/cm2；樣本A3的氨分子釋放量為7.6×1013分子/cm3。
本實施例所示的結構可以與其他實施方式或實施例適當地組合而使用。
實施例2
在本實施例中，說明對可應用於本發明的一個方式的半導體裝置的導電膜及絕緣膜的評價結果。更詳細地說，說明利用光學顯微鏡觀察導電膜及絕緣膜的結果。
首先，說明作為評價對象的樣本的製造方法。所製造的樣本是樣本B1至樣本B3。樣本B1是比較用樣本，樣本B2是本發明的一個方式的樣本，並且樣本B3是比較用樣本。圖30示出用來說明樣本B1至樣本B3的樣本的俯視圖。以下參照圖30進行說明。
〈樣本B1〉
作為樣本B1，在玻璃基板上形成第一導電膜802。作為第一導電膜802，採用厚度為50nm的鎢膜、厚度為400nm的鋁膜以及厚度為100nm的鈦膜的三層的疊層結構。第一導電膜802是使用濺射裝置而形成的。接著，在第一導電膜802上藉由光微影製程形成遮罩，然後使用乾蝕刻裝置進行加工，來將第一導電膜802加工為所希望的形狀(在圖30中，第一導電膜802a及802b)。
接著，在第一導電膜802上形成第一絕緣膜。作為第一絕緣膜，採用厚度為50nm的第一氧氮化矽膜和厚度為400nm的第二氧氮化矽膜的兩層的疊層結構。第一氧氮化矽膜的形成條件如下：基板溫度為220℃；作為源氣體使用流量為50sccm的矽烷、流量為2000sccm的一氧化二氮；處理室內的壓力為20Pa；向平行平板電極供應的高頻電功率為13.56MHz、100W(功率密度 為1.6×10-2W/cm2)。第二氧氮化矽膜的形成條件如下：基板溫度為220℃；作為源氣體使用流量為160sccm的矽烷、流量為2000sccm的一氧化二氮；處理室內的壓力為200Pa；向平行平板電極供應的高頻電功率為13.56MHz、1500W(功率密度為2.4×10-1W/cm2)。
接著，在氮氣和氧氣的混合氣體氛圍下以350℃進行1小時的熱處理。
接著，在第一絕緣膜中形成開口部806。開口部806形成為到達第一導電膜802a及802b。開口部806的個數為多個(在圖30中為四個)。
接著，在第一絕緣膜上以覆蓋開口部806的方式形成第二導電膜804。作為第二導電膜804，形成厚度為100nm的添加有氧化矽的銦錫氧化物膜。該添加有氧化矽的銦錫氧化物膜的形成條件如下：基板溫度為室溫；作為成膜氣體使用流量為72sccm的氬、流量為5sccm的氧；處理室內的壓力為0.15Pa；向濺射靶材(In2O3：SnO2：SiO2=85：10：5[wt.%])供應的DC電功率為3200W。接著，在第二導電膜804上藉由光微影製程形成遮罩，然後使用濕蝕刻裝置進行加工，來將第二導電膜804加工為所希望的形狀。第二導電膜804形成為圖30所示的梳齒形的電極形狀。另外，梳齒形電極的尺寸為L/W=24436.55mm/5μm。圖30所示的雙點劃線用來省略表示第二導電膜804的L長度方向。梳齒形電極的一端電連接於第一導電膜802a，而梳齒形電極的另一端電連接於第一導電膜 802b。
接著，在第二導電膜804上形成第三絕緣膜。作為第三絕緣膜，使用與上述實施例所示的樣本A1的氮化矽膜相同的條件。
〈樣本B2〉
作為樣本B2，使用如下基板：在玻璃基板上形成有第一導電膜802(第一導電膜802a及802b)、該第一導電膜802(第一導電膜802a及802b)上的第一絕緣膜以及該第一絕緣膜上的第二導電膜804的基板。作為第一導電膜802(第一導電膜802a及802b)、第一絕緣膜以及第二導電膜804，使用與上述樣本B1相同的材料及成膜條件。
接著，在第二導電膜上形成第三絕緣膜。作為第三絕緣膜，使用與上述實施例所示的樣本A3的氮化矽膜相同的條件。
〈樣本B3〉
作為樣本B3，使用如下基板：在玻璃基板上形成有第一導電膜802(第一導電膜802a及802b)、該第一導電膜802(第一導電膜802a及802b)上的第一絕緣膜以及該第一絕緣膜上的第二導電膜804的基板。作為第一導電膜802(第一導電膜802a及802b)、第一絕緣膜以及第二導電膜804，使用與上述樣本B1相同的材料及成膜條件。注意，關於樣本B3，在第二導電膜804上不形成第三絕緣 膜。
接著，利用光學顯微鏡觀察上述所製造的樣本B1及B2的外觀。
圖31A和31B示出利用光學顯微鏡觀察樣本B1及B2的外觀的結果。圖31A示出樣本B1的結果，而圖31B示出樣本B2的結果。
由圖31A和31B所示的結果可知，在樣本B1中觀察到多個外觀不良，在樣本B2中沒有觀察到外觀不良。在外觀不良的大多部分中，確認到第二導電膜804變質的狀態。這可以被認為是因為被用作第三絕緣膜的氮化矽膜的成膜條件在樣本B1與樣本B2之間不同的緣故。 在樣本B1中被用作第三絕緣膜的氮化矽膜為實施例1所示的氨分子釋放量超過1×1015分子/cm3的絕緣膜，而在樣本B2中被用作第三絕緣膜的氮化矽膜為實施例1所示的氨分子釋放量為1×1015分子/cm3以下的絕緣膜。另外，雖然在圖31A和31B中未圖示，但是因為在樣本B3中不形成有第三絕緣膜，所以利用光學顯微鏡也觀察不到外觀不良。由此可知，在從第三絕緣膜釋放出的氨分子的釋放量多時，第二導電膜804變質。
接著，對上述所製造的樣本B2及B3進行高溫高濕環境下應力測試。該高溫高濕環境下應力測試的條件如下：作為評價環境，溫度為60℃，且濕度為95%；對第一導電膜802a及802b、第二導電膜804施加15V的電壓；電壓施加時間為12小時。對第二導電膜804施加 電壓的方法如下：對圖30所示的第一導電膜802a施加15V，且對第一導電膜802b從外部施加0V的恆定電壓。
接著，利用光學顯微鏡觀察被進行上述高溫高濕環境下應力測試之後的樣本B2及B3。
圖32A和32B示出利用光學顯微鏡觀察樣本B2及B3的外觀的結果。圖32A示出樣本B2的結果，而圖32B示出樣本B3的結果。
由圖32A和32B所示的結果可知：在將第三絕緣膜形成在第二導電膜上的樣本B2中，外觀不良少；在不將第三絕緣膜形成在第二導電膜上的樣本B3中，第一導電膜及第二導電膜被腐蝕。
總之，藉由在第二導電膜，這裡是添加有氧化矽的銦錫氧化物膜上形成作為第三絕緣膜的藉由TDS分析測得的氨分子釋放量為1×1015分子/cm3以下的氮化矽膜，可以抑制被進行高溫高濕環境下應力測試之後的第一導電膜802及第二導電膜804的腐蝕。
本實施例所示的結構可以與其他實施方式或實施例適當地組合而使用。

Claims (9)

  1. 一種半導體裝置，包括：第一導電膜；該第一導電膜上的第一絕緣膜；該第一絕緣膜上的第二導電膜；該第二導電膜上的第二絕緣膜；藉由形成在該第一絕緣膜及該第二絕緣膜中的開口部電連接於該第一導電膜的第三導電膜；以及該第三導電膜上且與其接觸的第三絕緣膜，其中，該第三導電膜包含銦和氧，並且其中，該第三絕緣膜包含矽和氮，且其藉由熱脫附譜分析測得的氨分子釋放量為1×1015分子/cm3以下。
  2. 一種半導體裝置，包括：第一導電膜；該第一導電膜上的第一絕緣膜；該第一絕緣膜上的氧化物半導體膜；電連接於該氧化物半導體膜的一對第二導電膜；該氧化物半導體膜及該一對第二導電膜上的第二絕緣膜；藉由形成在該第一絕緣膜及該第二絕緣膜中的開口部電連接於該第一導電膜的第三導電膜；以及該第三導電膜上且與其接觸的第三絕緣膜，其中，該第三導電膜包含銦和氧，並且其中，該第三絕緣膜包含矽和氮，且其藉由熱脫附譜 分析測得的氨分子釋放量為1×1015分子/cm3以下。
  3. 根據申請專利範圍第1或2項中任一項之半導體裝置，其中該第三導電膜還包含錫和矽。
  4. 一種包括顯示元件和申請專利範圍第1或2項中任一項之半導體裝置的顯示裝置。
  5. 一種包括觸控感測器和申請專利範圍第4項之顯示裝置的顯示模組。
  6. 一種包括操作鍵、電池以及申請專利範圍第1或2項中任一項之半導體裝置的電子裝置。
  7. 根據申請專利範圍第1或2項中任一項之半導體裝置，其中該第三絕緣膜為單層結構。
  8. 根據申請專利範圍第2項之半導體裝置，其中該氧化物半導體膜包含氧、In、Zn以及M(M為Ti、Ga、Y、Zr、La、Ce、Nd或Hf)。
  9. 根據申請專利範圍第2項之半導體裝置，其中該氧化物半導體膜包含結晶部，並且其中該結晶部具有c軸配向。
TW104107413A 2014-03-20 2015-03-09 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置 TWI657488B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-057528 2014-03-20
JP2014057528 2014-03-20

Publications (2)

Publication Number Publication Date
TW201539559A TW201539559A (zh) 2015-10-16
TWI657488B true TWI657488B (zh) 2019-04-21

Family

ID=54142905

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104107413A TWI657488B (zh) 2014-03-20 2015-03-09 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置

Country Status (4)

Country Link
US (2) US20150270403A1 (zh)
JP (3) JP6545491B2 (zh)
KR (1) KR102303878B1 (zh)
TW (1) TWI657488B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN107004722A (zh) 2014-12-10 2017-08-01 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108292684B (zh) 2015-11-20 2022-06-21 株式会社半导体能源研究所 半导体装置、该半导体装置的制造方法或包括该半导体装置的显示装置
EP3174040B1 (en) * 2015-11-25 2024-03-20 LG Display Co., Ltd. Display device and driving method thereof
KR20170065060A (ko) * 2015-12-02 2017-06-13 삼성디스플레이 주식회사 전원 공급부, 이를 포함하는 표시 장치 및 그 구동 방법
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
CN108475699B (zh) * 2015-12-28 2021-11-16 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001466A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (138)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JP2899052B2 (ja) * 1990-03-27 1999-06-02 キヤノン株式会社 薄膜半導体装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3463006B2 (ja) * 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
US8212953B2 (en) * 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP4752925B2 (ja) 2009-02-04 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
CN102598269B (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
KR101403409B1 (ko) 2010-04-28 2014-06-03 한국전자통신연구원 반도체 장치 및 그 제조 방법
CN103026398B (zh) * 2010-07-21 2014-07-09 夏普株式会社 基板及其制造方法、显示装置
CN103201843B (zh) * 2010-11-04 2016-06-29 夏普株式会社 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103270601B (zh) 2010-12-20 2016-02-24 夏普株式会社 半导体装置和显示装置
TWI792087B (zh) * 2011-05-05 2023-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8912547B2 (en) * 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
KR102099445B1 (ko) 2012-06-29 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR102358093B1 (ko) * 2012-06-29 2022-02-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP6306832B2 (ja) * 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
DE112013007566B3 (de) * 2012-08-03 2018-02-22 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI575663B (zh) * 2012-08-31 2017-03-21 半導體能源研究所股份有限公司 半導體裝置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
CN111477634B (zh) * 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR20170109237A (ko) * 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
KR20230141954A (ko) * 2015-02-12 2023-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
US9851839B2 (en) * 2015-03-03 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display system
KR102526654B1 (ko) * 2015-03-03 2023-04-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 상기 산화물 반도체막을 포함하는 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10957237B2 (en) * 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140001466A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW201539559A (zh) 2015-10-16
JP7275189B2 (ja) 2023-05-17
JP6868059B2 (ja) 2021-05-12
KR20150110340A (ko) 2015-10-02
US20180374957A1 (en) 2018-12-27
JP2015195372A (ja) 2015-11-05
JP2021119608A (ja) 2021-08-12
US20150270403A1 (en) 2015-09-24
JP2019197897A (ja) 2019-11-14
JP6545491B2 (ja) 2019-07-17
KR102303878B1 (ko) 2021-09-24
US10861980B2 (en) 2020-12-08

Similar Documents

Publication Publication Date Title
JP6866432B2 (ja) 半導体装置
JP7209774B2 (ja) 半導体装置の作製方法
TWI657488B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
KR102399893B1 (ko) 반도체 장치와 그 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102596645B1 (ko) 반도체 장치, 이 반도체 장치를 포함하는 표시 장치
TWI645568B (zh) 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置或該顯示模組的電子裝置
TWI666776B (zh) 半導體裝置以及包括該半導體裝置的顯示裝置
US20150155363A1 (en) Semiconductor device, method for manufacturing the same, and display device
JP2022027808A (ja) 半導体装置
US9887291B2 (en) Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
TWI669761B (zh) 半導體裝置、包括該半導體裝置的顯示裝置
CN114185216A (zh) 显示装置
TW201622146A (zh) 半導體裝置、該半導體裝置的製造方法以及包括該半導體裝置的顯示裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees