JP2015195372A - 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器 - Google Patents

半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器 Download PDF

Info

Publication number
JP2015195372A
JP2015195372A JP2015055584A JP2015055584A JP2015195372A JP 2015195372 A JP2015195372 A JP 2015195372A JP 2015055584 A JP2015055584 A JP 2015055584A JP 2015055584 A JP2015055584 A JP 2015055584A JP 2015195372 A JP2015195372 A JP 2015195372A
Authority
JP
Japan
Prior art keywords
film
insulating film
oxide semiconductor
conductive film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015055584A
Other languages
English (en)
Other versions
JP2015195372A5 (ja
JP6545491B2 (ja
Inventor
片山 雅博
Masahiro Katayama
雅博 片山
安孝 中澤
Yasutaka Nakazawa
安孝 中澤
雅俊 横山
Masatoshi Yokoyama
雅俊 横山
早川 昌彦
Masahiko Hayakawa
昌彦 早川
岡崎 健一
Kenichi Okazaki
健一 岡崎
俊介 越岡
Shunsuke Koshioka
俊介 越岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015055584A priority Critical patent/JP6545491B2/ja
Publication of JP2015195372A publication Critical patent/JP2015195372A/ja
Publication of JP2015195372A5 publication Critical patent/JP2015195372A5/ja
Application granted granted Critical
Publication of JP6545491B2 publication Critical patent/JP6545491B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3674Details of drivers for scan electrodes
    • G09G3/3677Details of drivers for scan electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02384Group 14 semiconducting materials including tin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0404Matrix technologies
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/04Structural and physical details of display devices
    • G09G2300/0421Structural details of the set of electrodes
    • G09G2300/0426Layout of electrodes and connections
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0267Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/0275Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current

Abstract

【課題】トランジスタ及び該トランジスタに電気的に接続される配線上の構造を特定の構造とすることで、電気特性の優れたトランジスタ及び電気特性の優れた配線を有する半導体装置を提供する。【解決手段】第1の導電膜と、第1の導電膜上の第1の絶縁膜と、第1の絶縁膜上の第2の導電膜と、第2の導電膜上の第2の絶縁膜と、第1の絶縁膜及び第2の絶縁膜に設けられる開口部を介して、第1の導電膜と電気的に接続される第3の導電膜と、第3の導電膜上の第3の絶縁膜と、を有し、第3の導電膜は、インジウムと、錫と、酸素と、を有し、第3の絶縁膜は、シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、アンモニア分子の放出量が1?1015分子/cm3以下である。【選択図】図1

Description

本発明の一態様は、酸化物半導体膜を用いた半導体装置及び該半導体装置を用いた表示装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ(電界効果トランジスタ(FET)、または薄膜トランジスタ(TFT)ともいう)を構成する技術が注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている(特許文献1参照)。
例えば、酸化物半導体膜を有するトランジスタとして、該トランジスタ上に設けられる窒化物絶縁膜における、水素分子の放出量と、アンモニア分子の放出量とを低減し、電気特性の変動を抑制させたトランジスタが開示されている(特許文献2参照)。
また、近年では電子機器の高性能化、小型化、または軽量化に伴い、微細化されたトランジスタまたは接続配線等を高密度に集積して駆動回路を形成し、該駆動回路と表示装置を同一基板上に設ける駆動回路一体型の表示装置の要求が高まっている。
特開2006−165529号公報 特開2014−030002号公報
トランジスタに接続する配線(引き回し配線ともいう)としては、単層構造よりも、多層構造の方が、配線を高密度に集積することができる。配線を多層構造とする場合、トランジスタを構成するゲート電極、ソース電極、もしくはドレイン電極、または該トランジスタと電気的に接続される画素電極と同一の導電膜を加工する工程を経て形成される導電膜を用いる方が、工程数(マスク枚数)を減らせるため製造コストを抑制できるため好ましい。
例えば、トランジスタに接続する配線(引き回し配線など)に画素電極として機能する透明導電膜を用いる場合、配線を高密度に集積することができる。しかしながら、透明導電膜を引き回し配線等に用いる場合、高温高湿動作(例えば、温度60℃、湿度95%動作)時に、透明導電膜が腐食する場合がある。このような配線を有する半導体装置を、表示装置に適用した場合、該配線の腐食により表示装置の歩留まりが低下する。
また、トランジスタの半導体層に酸化物半導体膜を有する場合、配線の腐食防止のため、配線上に保護膜を形成すると、該保護膜から放出される水分等が酸化物半導体膜に入り込みトランジスタの電気特性が変動する場合がある。
上記課題に鑑み、本発明の一態様では、トランジスタ及び該トランジスタに電気的に接続される配線上の構造を特定の構造とすることで、電気特性の優れたトランジスタ及び電気特性の優れた配線を有する半導体装置を提供することを課題の一つとする。
または、本発明の一態様では、生産性の優れた半導体装置を提供することを課題の一つとする。または、本発明の一態様では、微細化に適した半導体装置を提供することを課題の一つとする。または、本発明の一態様では、酸化物半導体を有する半導体装置に良好な電気特性を付与することを課題の一つとする。または、本発明の一態様では、酸化物半導体を有する半導体装置の電気特性の変動を抑制し、信頼性の高い半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な半導体装置を提供することを課題の一つとする。または、本発明の一態様では、新規な表示装置を提供することを課題の一つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。
本発明の一態様は、第1の導電膜と、第1の導電膜上の第1の絶縁膜と、第1の絶縁膜上の第2の導電膜と、第2の導電膜上の第2の絶縁膜と、第1の絶縁膜及び第2の絶縁膜に設けられる開口部を介して、第1の導電膜と電気的に接続される第3の導電膜と、第3の導電膜上の第3の絶縁膜と、を有し、第3の導電膜は、インジウムと、酸素と、を有し、第3の絶縁膜は、シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、アンモニア分子の放出量が1×1015分子/cm以下であることを特徴とする半導体装置である。
また、本発明の他の一態様は、第1の導電膜と、第1の導電膜上の第1の絶縁膜と、第1の絶縁膜上の酸化物半導体膜と、酸化物半導体膜に電気的に接続される一対の第2の導電膜と、酸化物半導体膜及び一対の第2の導電膜上の第2の絶縁膜と、第1の絶縁膜及び第2の絶縁膜に設けられる開口部を介して、第1の導電膜と電気的に接続される第3の導電膜と、第3の導電膜上の第3の絶縁膜と、を有し、第3の導電膜は、インジウムと、酸素と、を有し、第3の絶縁膜は、シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、アンモニア分子の放出量が1×1015分子/cm以下であることを特徴とする半導体装置である。
また、上記各態様において、第3の導電膜は、さらに、錫と、シリコンとを有すると好ましい。
また、上記各態様において、酸化物半導体膜は、酸素と、Inと、Znと、M(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)とを有すると好ましい。また、上記各態様において、酸化物半導体膜は、結晶部を有し、結晶部は、c軸配向性を有すると好ましい。
また、本発明の他の一態様は、上記各態様のいずれか一つに記載の半導体装置と表示素子とを有する表示装置である。また、本発明の他の一態様は、該表示装置とタッチセンサとを有する表示モジュールである。また、本発明の他の一態様は、上記各態様のいずれか一つに記載の半導体装置、上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機器である。
本発明の一態様により、トランジスタ及び該トランジスタに電気的に接続される配線上の構造を特定の構造とすることで、電気特性の優れたトランジスタ及び電気特性の優れた配線を有する半導体装置を提供することができる。または、本発明の一態様により、生産性の優れた半導体装置を提供することができる。または、本発明の一態様により、微細化に適した半導体装置を提供することができる。または、本発明の一態様により、酸化物半導体を有する半導体装置に良好な電気特性を付与することができる。または、本発明の一態様により、酸化物半導体を有する半導体装置の電気特性の変動を抑制し、信頼性の高い半導体装置を提供することができる。または、本発明の一態様により、新規な半導体装置を提供することができる。または、本発明の一態様により、新規な表示装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す上面図及び断面図。 半導体装置の一態様を示す断面図。 バンド構造を説明する図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 半導体装置の作製工程の一例を示す断面図。 CAAC−OSの断面におけるCs補正高分解能TEM像、およびCAAC−OSの断面模式図。 CAAC−OSの平面におけるCs補正高分解能TEM像。 CAAC−OSおよび単結晶酸化物半導体のXRDによる構造解析を説明する図。 CAAC−OSの電子回折パターンを示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図及び回路図。 表示モジュールを説明する図。 電子機器を説明する図。 抵抗率の温度依存性を説明する図。 実施例におけるアンモニア分子の放出量を説明する図。 実施例における試料を説明する上面図。 実施例における光学顕微鏡の観察結果を説明する図。 実施例における光学顕微鏡の観察結果を説明する図。 In−Ga−Zn酸化物の電子照射による結晶部の変化を示す図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第1」、「第2」、「第3」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン(ドレイン端子、ドレイン領域またはドレイン電極)とソース(ソース端子、ソース領域またはソース電極)の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、本明細書等において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。
なお、本明細書等において、「平行」とは、二つの直線が−10°以上10°以下の角度で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。従って、85°以上95°以下の場合も含まれる。
(実施の形態1)
本実施の形態では、本発明の一態様の半導体装置について、図1乃至図17を参照して説明する。
<半導体装置の構成例1>
図1(A)は、本発明の一態様の半導体装置の上面図であり、図1(B)は、図1(A)に示す一点鎖線A1−A2間における切断面の断面図に相当する。なお、図1(A)において、煩雑になることを避けるため、半導体装置の構成要素の一部(絶縁膜等)を省略して図示している。なお、半導体装置の上面図においては、以降の図面においても図1(A)と同様に、構成要素の一部を省略して図示する場合がある。
図1(A)(B)に示す半導体装置は、基板102上の導電膜104(第1の導電膜ともいう)と、基板102及び導電膜104上の絶縁膜106(第1の絶縁膜ともいう)と、絶縁膜106上の導電膜112(第2の導電膜ともいう)と、導電膜112上の絶縁膜114、116、118(絶縁膜114、116、118を第2の絶縁膜ともいう)と、絶縁膜106、及び絶縁膜114、116、118に設けられる開口部142を介して、導電膜104と電気的に接続される導電膜120(第3の導電膜ともいう)と、導電膜120上の絶縁膜122(第3の絶縁膜ともいう)と、を有する。
なお、絶縁膜106は、絶縁膜106aと、絶縁膜106bとを有する積層構造である。ただし、絶縁膜106の構成はこれに限定されず、単層構造、または3層以上の積層構造としてもよい。
導電膜104は、トランジスタのゲート電極と同一の導電膜を加工する工程を経て形成されると好ましい。また、導電膜112は、トランジスタのソース電極及びドレイン電極と同一の導電膜を加工する工程を経て形成されると好ましい。また、導電膜120は、トランジスタに電気的に接続される画素電極と同一の導電膜を加工する工程を経て形成されると好ましい。このように、導電膜104、112、120をトランジスタまたは該トランジスタに電気的に接続される導電膜と同一の導電膜を加工する工程を経て形成することで、製造コストを抑制することができる。
また、図1(A)(B)に示すように、導電膜104、112、120をトランジスタまたは該トランジスタに電気的に接続される導電膜と同一の導電膜を加工する工程を経て形成し、絶縁膜を介して多層構造とすることで、導電膜を高密度に集積することが可能となる。
また、導電膜120は、インジウムと、酸素と、を有する。または、導電膜120は、インジウムと、錫と、酸素と、シリコンと、を有する。導電膜120に用いることのできる材料としては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を用いることができる。
また、絶縁膜122は、シリコンと、窒素と、を有し、昇温脱離ガス分析法(TDS(Thermal Desorption Spectroscopy))において、アンモニア分子の放出量が1×1015分子/cm以下である。
絶縁膜122は、外部からの水分の入り込みを抑制する機能を有する。また、絶縁膜122は、TDS分析においてアンモニア分子の放出量が少ない領域を有する。このような絶縁膜122を用いることで、高温高湿動作(例えば、温度60℃、湿度95%)時に外部からの水分の入り込みを抑制し、且つ絶縁膜122からの水分またはアンモニア分子の放出量が少ないため、導電膜120の腐食を抑制することができる。また、絶縁膜122は、外部からの水分の入り込みを抑制できるため、導電膜104及び導電膜112の腐食も抑制することができる。なお、絶縁膜122としては、単層構造、または2層以上の積層構造としてもよい。
次に、本実施の形態の半導体装置に含まれるその他の構成要素について、以下詳細に説明する。
<基板>
基板102の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板等を、基板102として用いてもよい。また、シリコンや炭化シリコンを材料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、SOI基板等を適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板102として用いてもよい。なお、基板102として、ガラス基板を用いる場合、第6世代(1500mm×1850mm)、第7世代(1870mm×2200mm)、第8世代(2200mm×2400mm)、第9世代(2400mm×2800mm)、第10世代(2950mm×3400mm)等の大面積基板を用いることで、大型の表示装置を作製することができる。
また、本明細書等において、様々な基板を用いて、半導体装置を形成することが出来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半導体基板(例えば単結晶基板又はシリコン基板)、SOI基板、ガラス基板、石英基板、プラスチック基板、金属基板、ステンレス・スチル基板、ステンレス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなどがある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルサルフォン(PES)に代表されるプラスチックがある。または、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピレン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類などがある。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成してもよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するために用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いることができる。
つまり、ある基板を用いて半導体装置を形成し、その後、別の基板に半導体装置を転置し、別の基板上に半導体装置を配置してもよい。半導体装置が転置される基板の一例としては、上述した半導体装置を形成することが可能な基板に加え、紙基板、セロファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布基板(天然繊維(絹、綿、麻)、合成繊維(ナイロン、ポリウレタン、ポリエステル)若しくは再生繊維(アセテート、キュプラ、レーヨン、再生ポリエステル)などを含む)、皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよい半導体装置の形成、消費電力の小さい半導体装置の形成、壊れにくい半導体装置の製造、耐熱性の付与、軽量化、又は薄型化を図ることができる。
<第1の導電膜>
導電膜104としては、スパッタリング法等により、クロム(Cr)、銅(Cu)、アルミニウム(Al)、金(Au)、銀(Ag)、亜鉛(Zn)、モリブデン(Mo)、タンタル(Ta)、チタン(Ti)、タングステン(W)、マンガン(Mn)、ニッケル(Ni)、鉄(Fe)、コバルト(Co)から選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成することができる。
また、導電膜104は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電膜104には、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。
また、導電膜104には、Cu−X合金膜(Xは、Mn、Ni、Cr、Fe、Co、Mo、Ta、またはTi)を適用してもよい。Cu−X合金膜を用いることで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能となる。
<第1の絶縁膜>
絶縁膜106としては、プラズマ化学気相堆積(PECVD:(Plasma Enhanced Chemical Vapor Deposition))法、スパッタリング法等により、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を、用いることができる。なお、絶縁膜106a、106bの積層構造とせずに、上述の材料から選択された単層の絶縁膜、または3層以上の絶縁膜を用いてもよい。
なお、本実施の形態では、絶縁膜106aとして窒化シリコン膜を形成し、絶縁膜106bとして酸化シリコン膜を形成する。
<第2の導電膜>
導電膜112としては、導電膜104と同様の材料、及び同様の成膜方法により形成することができる。
<第2の絶縁膜>
絶縁膜114、116、118は、保護絶縁膜としての機能を有する。絶縁膜114、116は、酸素を有する。また、絶縁膜114は、酸素を透過することのできる絶縁膜である。
絶縁膜114としては、厚さが5nm以上150nm以下、好ましくは5nm以上50nm以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜116は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により酸素の一部が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、TDS分析にて、酸素原子に換算しての酸素の脱離量が1.0×1019atoms/cm以上、好ましくは3.0×1020atoms/cm以上である酸化物絶縁膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上500℃以下の範囲が好ましい。
絶縁膜116としては、厚さが30nm以上500nm以下、好ましくは50nm以上400nm以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜114、116は、同種の材料の絶縁膜を用いることができるため、絶縁膜114と絶縁膜116の界面が明確に確認できない場合がある。したがって、本実施の形態においては、絶縁膜114と絶縁膜116の界面は、破線で図示している。なお、本実施の形態においては、絶縁膜114と絶縁膜116の2層構造について説明したが、これに限定されず、例えば、絶縁膜114の単層構造としてもよい。
絶縁膜118は、窒素を有する。また、絶縁膜118は、窒素及びシリコンを有する。また、絶縁膜118は、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜118としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等がある。なお、酸素、水素、水、アルカリ金属、アルカリ土類金属等のブロッキング効果を有する窒化物絶縁膜の代わりに、酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜を設けてもよい。酸素、水素、水等のブロッキング効果を有する酸化物絶縁膜としては、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等がある。
<第3の導電膜>
導電膜120は、インジウムと、酸素と、を有する。または、導電膜120は、インジウムと、錫と、酸素と、を有する。または、導電膜120は、インジウムと、錫と、酸素と、シリコンと、を有する。導電膜120としては、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することができる。なお、導電膜120としては、スパッタリング法等により形成することができる。
<第3の絶縁膜>
絶縁膜122としては、先に記載の絶縁膜122の材料を用いることができる。絶縁膜122としては、例えば、PECVD装置により、窒化シリコン膜、窒化酸化シリコン膜、酸化シリコン膜、酸化窒化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、酸化窒化アルミニウム膜を形成することができる。また、PECVD装置を用いて形成される窒化シリコン膜は、成膜ガスにアンモニアガスを用いなくてもよい。成膜ガスにアンモニアガスを用いないことで、膜中に取り込まれるアンモニアを低減することが可能となる。したがって、アンモニア分子の放出量が少ない絶縁膜122とすることができる。
<半導体装置の構成例2>
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図2を用いて説明を行う。図2(A)は、本発明の一態様の半導体装置の上面図であり、図2(B)は、図2(A)に示す一点鎖線A1−A2間における切断面の断面図に相当する。
図2(A)(B)に示す半導体装置は、基板102上の導電膜104と、基板102及び導電膜104上の絶縁膜106と、絶縁膜106上の導電膜112と、導電膜112上の絶縁膜114、116、118と、絶縁膜114、116、118に設けられる開口部143及び絶縁膜106に設けられる開口部142を介して、導電膜104と電気的に接続される導電膜120と、導電膜120上の絶縁膜122と、を有する。
図2(A)(B)に示す半導体装置は、開口部143を有する点において、図1(A)(B)に示す半導体装置と異なる。図2(A)(B)に示すように、絶縁膜114、116、118に設けられる開口部143を、絶縁膜106に設けられる開口部142よりも外側に設ける構成とすることで、導電膜120及び絶縁膜122の被覆性を向上させることができる。
<半導体装置の構成例3>
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図3を用いて説明を行う。図3(A)は、本発明の一態様の半導体装置であるトランジスタ100の上面図であり、図3(B)は、図3(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図3(C)は、図3(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。また、一点鎖線X1−X2方向をチャネル長方向、一点鎖線Y1−Y2方向をチャネル幅方向と呼称する場合がある。
トランジスタ100は、基板102上のゲート電極として機能する導電膜104aと、基板102及び導電膜104a上の絶縁膜106と、絶縁膜106上の酸化物半導体膜108と、酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、を有する。また、トランジスタ100上、より詳しくは、導電膜112a、112b及び酸化物半導体膜108上には絶縁膜114、116、118が設けられる。また、絶縁膜114、116、118には、導電膜112bに達する開口部142aが設けられ、開口部142aを介して導電膜112bと電気的に接続される導電膜120aが設けられる。また、絶縁膜118及び導電膜120a上には、絶縁膜122が設けられる。なお、絶縁膜122は、導電膜120aの端部を覆うように形成される。また、導電膜120aは、絶縁膜122から露出する領域を有する。
絶縁膜114、116、118は、トランジスタ100の保護絶縁膜としての機能を有する。また、絶縁膜122は、トランジスタ100の保護絶縁膜としての機能と、導電膜120aの保護絶縁膜としての機能を有する。また、導電膜120aは、表示装置に用いる画素電極としての機能を有する。また、絶縁膜106は、トランジスタ100のゲート絶縁膜としての機能を有する。
トランジスタ100が有する酸化物半導体膜108は、酸素欠損が形成されるとキャリアである電子が生じ、ノーマリーオン特性になりやすい。したがって、酸化物半導体膜108中の酸素欠損を減らすことが、安定したトランジスタ特性を得る上でも重要となる。本発明の一態様のトランジスタの構成においては、酸化物半導体膜108上の絶縁膜、ここでは、酸化物半導体膜108上の絶縁膜114に過剰な酸素を導入することで、絶縁膜114から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中の酸素欠損を補填することを特徴とする。または、酸化物半導体膜108上の絶縁膜116に過剰な酸素を導入することで、絶縁膜116から絶縁膜114を介し、酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中の酸素欠損を補填することを特徴とする。または、酸化物半導体膜108上の絶縁膜114及び絶縁膜116に過剰な酸素を導入することで、絶縁膜114及び絶縁膜116の双方から酸化物半導体膜108中に酸素を移動させ、酸化物半導体膜108中の酸素欠損を補填することを特徴とする。
したがって、絶縁膜114、116は、酸素を有する。また、絶縁膜114、116としては、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜114、116は、酸素を放出することが可能な絶縁膜である。なお、絶縁膜114、116に酸素過剰領域を設けるには、例えば、成膜後の絶縁膜114、116に酸素を導入して、酸素過剰領域を形成する。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、トランジスタ100上に設けられる保護絶縁膜として機能する絶縁膜122は、先に記載のTDS分析においてアンモニア分子の放出量の少ない領域を有する絶縁膜である。したがって、トランジスタ100が有する酸化物半導体膜108に入り込む水素またはアンモニアを抑制することができるため、酸化物半導体膜108中の酸素欠損に結合しうる不純物(ここでは、水素またはアンモニア)が低減される。したがって、信頼性の高い半導体装置を提供することができる。
次に、本実施の形態のトランジスタに含まれるその他の構成要素について、以下詳細に説明する。なお、図1、図2に示す半導体装置と同様の構成要素については、ここでの説明は省略する。
<ゲート電極>
トランジスタ100のゲート電極として機能する導電膜104aとしては、先に記載の導電膜104と同様の材料、及び同様の成膜方法を用いて形成できる。
<ゲート絶縁膜>
トランジスタ100のゲート絶縁膜として機能する絶縁膜106としては、先に記載の絶縁膜106と同様の材料、及び同様の成膜方法を用いて形成できる。また、絶縁膜106は、酸素の透過を抑制するブロッキング膜としての機能を有する。例えば、絶縁膜106b、114、116及び/または酸化物半導体膜108中に過剰の酸素を供給する場合において、絶縁膜106は酸素の透過を抑制することができる。
なお、トランジスタ100のチャネル領域として機能する酸化物半導体膜108と接する絶縁膜106bは、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域(酸素過剰領域)を有することがより好ましい。別言すると、絶縁膜106bは、酸素を放出することが可能な絶縁膜である。なお、絶縁膜106bに酸素過剰領域を設けるには、例えば、酸素雰囲気下にて絶縁膜106bを形成すればよい。または、成膜後の絶縁膜106bに酸素を導入して、酸素過剰領域を形成してもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオン注入法、プラズマ処理等を用いることができる。
また、絶縁膜106bとして、酸化ハフニウムを用いる場合、以下の効果を奏する。酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したがって、等価酸化膜厚に対して物理的な膜厚を大きくできるため、等価酸化膜厚を10nm以下または5nm以下とした場合でも、トンネル電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジスタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さいトランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態様は、これらに限定されない。
また、窒化シリコン膜は、酸化シリコン膜と比較して比誘電率が高く、酸化シリコン膜と同等の静電容量を得るのに必要な膜厚が大きいため、トランジスタ100のゲート絶縁膜として、窒化シリコン膜を含むことで絶縁膜を物理的に厚膜化することができる。よって、トランジスタ100の絶縁耐圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタ100の静電破壊を抑制することができる。
<酸化物半導体膜>
酸化物半導体膜108は、酸素と、Inと、Znと、M(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)とを有する。代表的には、酸化物半導体膜108は、In−Ga酸化物、In−Zn酸化物、In−M−Zn酸化物を用いることができる。とくに、酸化物半導体膜108としては、In−M−Zn酸化物を用いると好ましい。
酸化物半導体膜108がIn−M−Zn酸化物の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2が好ましい。なお、成膜される酸化物半導体膜108の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
なお、酸化物半導体膜108がIn−M−Zn酸化物膜であるとき、Zn及びOを除いてのInとMの原子数比率は、好ましくはInが25atomic%以上、Mが75atomic%未満、さらに好ましくはInが34atomic%以上、Mが66atomic%未満とする。
また、酸化物半導体膜108は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタ100のオフ電流を低減することができる。
また、酸化物半導体膜108の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
また、酸化物半導体膜108としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、酸化物半導体膜108は、キャリア密度が8×1011/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上とする。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体膜108のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
なお、酸化物半導体膜108として、不純物濃度が低く、欠陥準位密度の低い酸化物半導体膜を用いることで、さらに優れた電気特性を有するトランジスタを作製することができ好ましい。ここでは、不純物濃度が低く、欠陥準位密度の低い(酸素欠損の少ない)ことを高純度真性または実質的に高純度真性とよぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、該酸化物半導体膜にチャネル領域が形成されるトランジスタは、しきい値電圧がマイナスとなる電気特性(ノーマリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長Lが10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。
したがって、上記高純度真性、または実質的に高純度真性の酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとすることができる。なお、酸化物半導体膜のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。不純物としては、水素、窒素、アルカリ金属、またはアルカリ土類金属等がある。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜108は水素ができる限り低減されていることが好ましい。具体的には、酸化物半導体膜108において、二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm以下、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。
酸化物半導体膜108において、第14族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜108において酸素欠損が増加し、n型化してしまう。このため、酸化物半導体膜108におけるシリコンや炭素の濃度と、酸化物半導体膜108との界面近傍のシリコンや炭素の濃度(SIMS分析により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、酸化物半導体膜108において、SIMS分析により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜108のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。
また、酸化物半導体膜108に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましい、例えば、SIMS分析により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
また、酸化物半導体膜108は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述するCAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
酸化物半導体膜108は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、酸化物半導体膜108が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する単層構造の場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する積層構造を有する場合がある。
<保護絶縁膜>
絶縁膜114、116、118は、保護絶縁膜としての機能を有する。なお、絶縁膜114は、後に形成する絶縁膜116を形成する際の、酸化物半導体膜108へのダメージ緩和膜としても機能する。
また、絶縁膜114は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が3×1017spins/cm以下であることが好ましい。これは、絶縁膜114に含まれる欠陥密度が多いと、該欠陥に酸素が結合してしまい、絶縁膜114における酸素の透過量が減少してしまう。
なお、絶縁膜114においては、外部から絶縁膜114に入った酸素が全て絶縁膜114の外部に移動せず、絶縁膜114にとどまる酸素もある。また、絶縁膜114に酸素が入ると共に、絶縁膜114に含まれる酸素が絶縁膜114の外部へ移動することで、絶縁膜114において酸素の移動が生じる場合もある。絶縁膜114として酸素を透過することができる酸化物絶縁膜を形成すると、絶縁膜114上に設けられる、絶縁膜116から脱離する酸素を、絶縁膜114を介して酸化物半導体膜108に移動させることができる。
また、絶縁膜114は、酸化物半導体膜の価電子帯の上端のエネルギー(Ev_os)と伝導帯の下端のエネルギー準位(Ec_os)の間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いて形成することができる。Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜として、窒素酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法において、窒素酸化物の放出量よりアンモニア分子の放出量が多い膜であり、代表的にはアンモニア分子の放出量が1×1018分子/cm以上5×1019分子/cm以下である。なお、アンモニア分子の放出量は、膜の表面温度が50℃以上650℃以下、好ましくは50℃以上550℃以下の加熱処理による放出量とする。
窒素酸化物(NO、xは0以上2以下、好ましくは1以上2以下)、代表的にはNOまたはNOは、絶縁膜114などに準位を形成する。当該準位は、酸化物半導体膜108のエネルギーギャップ内に位置する。そのため、窒素酸化物が、絶縁膜114及び酸化物半導体膜108の界面に拡散すると、当該準位が絶縁膜114側において電子をトラップする場合がある。この結果、トラップされた電子が、絶縁膜114及び酸化物半導体膜108界面近傍に留まるため、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜114に含まれる窒素酸化物は、加熱処理において、絶縁膜116に含まれるアンモニアと反応するため、絶縁膜114に含まれる窒素酸化物が低減される。このため、絶縁膜114及び酸化物半導体膜108の界面において、電子がトラップされにくい。
絶縁膜114として、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜を用いることで、トランジスタのしきい値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減することができる。
なお、トランジスタの作製工程の加熱処理、代表的には300℃以上基板歪み点未満の加熱処理により、絶縁膜114は、100K以下のESRで測定して得られたスペクトルにおいてg値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルが観測される。なお、第1のシグナル及び第2のシグナルのスプリット幅、並びに第2のシグナル及び第3のシグナルのスプリット幅は、XバンドのESR測定において約5mTである。また、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルのスピンの密度の合計が1×1018spins/cm未満であり、代表的には1×1017spins/cm以上1×1018spins/cm未満である。
なお、100K以下のESRスペクトルにおいてg値が2.037以上2.039以下の第1シグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルは、窒素酸化物(NO、xは0以上2以下、好ましくは1以上2以下)起因のシグナルに相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等がある。即ち、g値が2.037以上2.039以下の第1のシグナル、g値が2.001以上2.003以下の第2のシグナル、及びg値が1.964以上1.966以下の第3のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化物の含有量が少ないといえる。
また、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜は、SIMSで測定される窒素濃度が6×1020atoms/cm以下である。
基板温度が220℃以上、または280℃以上、または350℃以上であり、シラン及び一酸化二窒素を用いたPECVD法を用いて、Ev_osとEc_osの間に窒素酸化物の準位密度が低い酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を形成することができる。
また、絶縁膜116は、欠陥量が少ないことが好ましく、代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が1.5×1018spins/cm未満、さらには1×1018spins/cm以下であることが好ましい。なお、絶縁膜116は、絶縁膜114と比較して酸化物半導体膜108から離れているため、絶縁膜114より、欠陥密度が多くともよい。
<画素電極として機能する導電膜>
導電膜120aとしては、先に記載の導電膜120と同様の材料、及び同様の成膜方法を用いて形成することができる。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜は、スパッタリング法やPECVD法により形成することができるが、他の方法、例えば、熱CVD(Chemical Vapor Deposition)法、またはALD(Atomic Layer Deposition)法により形成してもよい。熱CVD法の例としてMOCVD(Metal Organic Chemical Vapor Deposition)法が挙げられる。
熱CVD法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
熱CVD法は、原料ガスと酸化剤を同時にチャンバー内に送り、チャンバー内を大気圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行ってもよい。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行ってもよい。例えば、それぞれのスイッチングバルブ(高速バルブとも呼ぶ)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の層を成膜し、後から導入される第2の原料ガスと反応して、第2の層が第1の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なFETを作製する場合に適している。
MOCVD法などの熱CVD法は、上記実施形態の導電膜、絶縁膜、酸化物半導体膜、金属酸化膜などの様々な膜を形成することができ、例えば、In−Ga−Zn−O膜を成膜する場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。なお、トリメチルインジウムの化学式は、In(CHである。また、トリメチルガリウムの化学式は、Ga(CHである。また、ジメチル亜鉛の化学式は、Zn(CHである。また、これらの組み合わせに限定されず、トリメチルガリウムに代えてトリエチルガリウム(化学式Ga(C)を用いることもでき、ジメチル亜鉛に代えてジエチル亜鉛(化学式Zn(C)を用いることもできる。
例えば、ALDを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒とハフニウム前駆体化合物を含む液体(ハフニウムアルコキシドや、テトラキスジメチルアミドハフニウム(TDMAH)などのハフニウムアミド)を気化させた原料ガスと、酸化剤としてオゾン(O)の2種類のガスを用いる。なお、テトラキスジメチルアミドハフニウムの化学式はHf[N(CHである。また、他の材料液としては、テトラキス(エチルメチルアミド)ハフニウムなどがある。
例えば、ALDを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶媒とアルミニウム前駆体化合物を含む液体(トリメチルアルミニウム(TMA)など)を気化させた原料ガスと、酸化剤としてHOの2種類のガスを用いる。なお、トリメチルアルミニウムの化学式はAl(CHである。また、他の材料液としては、トリス(ジメチルアミド)アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス(2,2,6,6−テトラメチル−3,5−ヘプタンジオナート)などがある。
例えば、ALDを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサクロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス(O、一酸化二窒素)のラジカルを供給して吸着物と反応させる。
例えば、ALDを利用する成膜装置によりタングステン膜を成膜する場合には、WFガスとBガスを順次繰り返し導入して初期タングステン膜を形成し、その後、WFガスとHガスを順次繰り返し導入してタングステン膜を形成する。なお、Bガスに代えてSiHガスを用いてもよい。
例えば、ALDを利用する成膜装置により酸化物半導体膜、例えばIn−Ga−Zn−O膜を成膜する場合には、In(CHガスとOガスを順次繰り返し導入してIn−O層を形成し、その後、Ga(CHガスとOガスを順次繰り返し導入してGaO層を形成し、更にその後Zn(CHとOガスを順次繰り返し導入してZnO層を形成する。なお、これらの層の順番はこの例に限らない。また、これらのガスを用いてIn−Ga−O層やIn−Zn−O層、Ga−Zn−O層などの混合化合物層を形成しても良い。なお、Oガスに変えてAr等の不活性ガスでバブリングして得られたHOガスを用いても良いが、Hを含まないOガスを用いる方が好ましい。また、In(CHガスにかえて、In(Cガスを用いても良い。また、Ga(CHガスにかえて、Ga(Cガスを用いても良い。また、Zn(CHガスを用いても良い。
<半導体装置の構成例4>
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図4を用いて説明を行う。図4(A)は、本発明の一態様の半導体装置であるトランジスタ150の上面図であり、図4(B)は、図4(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図4(C)は、図4(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ150は、基板102上の導電膜104aと、基板102及び導電膜104a上の絶縁膜106と、絶縁膜106上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜114と、絶縁膜114上の絶縁膜116と、絶縁膜114及び絶縁膜116に設けられる開口部141a、141bを介して酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、を有する。また、トランジスタ150上、より詳しくは、導電膜112a、112b、及び絶縁膜116上には絶縁膜118が設けられる。また、絶縁膜118には、導電膜112bに達する開口部142bが設けられ、開口部142bを介して導電膜112bと電気的に接続される導電膜120aが設けられる。また、絶縁膜118及び導電膜120a上には、絶縁膜122が設けられる。なお、絶縁膜122は、導電膜120aの端部を覆うように形成される。また、導電膜120aは、絶縁膜122から露出する領域を有する。
絶縁膜114及び絶縁膜116は、酸化物半導体膜108の保護絶縁膜としての機能を有する。絶縁膜118は、トランジスタ150の保護絶縁膜としての機能を有する。また、絶縁膜122は、トランジスタ150の保護絶縁膜としての機能と、導電膜120aの保護絶縁膜としての機能を有する。また、導電膜120aは、表示装置に用いる画素電極としての機能を有する。また、絶縁膜106は、トランジスタ150のゲート絶縁膜としての機能を有する。
先に示すトランジスタ100においては、チャネルエッチ型の構造であったのに対し、図4(A)(B)(C)に示すトランジスタ150は、チャネル保護型の構造である。このように、本発明の一態様の半導体装置は、チャネルエッチ型及びチャネル保護型の双方のトランジスタ構造に適用することができる。
トランジスタ150としては、先に示すトランジスタ100と同様に、酸化物半導体膜108上に、絶縁膜114が設けられる構成のため、絶縁膜114に含まれる酸素、または絶縁膜116中に含まれる酸素が酸化物半導体膜108中の酸素欠損を補填することができる。また、トランジスタ150上には、保護絶縁膜として機能する絶縁膜122が設けられる構成のため、酸化物半導体膜108中の酸素欠損に結合されうる不純物が低減されている。
また、トランジスタ150上には、絶縁膜122が設けられる構成のため、外部からの水分の入り込みを抑制することができる。
<半導体装置の構成例5>
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図5を用いて説明を行う。図5(A)は、本発明の一態様の半導体装置であるトランジスタ160の上面図であり、図5(B)は、図5(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図5(C)は、図5(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ160は、基板102上の導電膜104aと、基板102及び導電膜104a上の絶縁膜106と、絶縁膜106上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜114と、絶縁膜114上の絶縁膜116と、酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、を有する。また、トランジスタ160上、より詳しくは、導電膜112a、112b、及び絶縁膜116上には絶縁膜118が設けられる。また、絶縁膜118には、導電膜112bに達する開口部142bが設けられ、開口部142bを介して導電膜112bと電気的に接続される導電膜120aが設けられる。また、絶縁膜118及び導電膜120a上には、絶縁膜122が設けられる。なお、絶縁膜122は、導電膜120aの端部を覆うように形成される。また、導電膜120aは、絶縁膜122から露出する領域を有する。
絶縁膜114及び絶縁膜116は、酸化物半導体膜108の保護絶縁膜としての機能を有する。絶縁膜118は、トランジスタ160の保護絶縁膜としての機能を有する。また、絶縁膜122は、トランジスタ160の保護絶縁膜としての機能と、導電膜120aの保護絶縁膜としての機能を有する。また、導電膜120aは、表示装置に用いる画素電極としての機能を有する。また、絶縁膜106は、トランジスタ160のゲート絶縁膜としての機能を有する。
トランジスタ160は、先に示すトランジスタ150と絶縁膜114、116の形状が相違する。具体的には、トランジスタ160の絶縁膜114、116は、酸化物半導体膜108のチャネル領域上に島状に設けられる。その他の構成は、トランジスタ150と同様であり、同様の効果を奏する。
<半導体装置の構成例6>
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図6を用いて説明を行う。図6(A)は、本発明の一態様の半導体装置であるトランジスタ170の上面図であり、図6(B)は、図6(A)に示す一点鎖線X1−X2間における切断面の断面図に相当し、図6(C)は、図6(A)に示す一点鎖線Y1−Y2間における切断面の断面図に相当する。
トランジスタ170は、基板102上の導電膜104aと、基板102及び導電膜104a上の絶縁膜106と、絶縁膜106上の酸化物半導体膜108と、酸化物半導体膜108上の絶縁膜114と、絶縁膜114上の絶縁膜116と、酸化物半導体膜108に電気的に接続されるソース電極及びドレイン電極として機能する導電膜112a、112bと、を有する。また、トランジスタ170上、より詳しくは、導電膜112a、112b、及び絶縁膜116上には絶縁膜118が設けられる。また、絶縁膜114、116、118には、導電膜112bに達する開口部142aが設けられ、開口部142aを介して導電膜112bと電気的に接続される導電膜120aが設けられる。また、絶縁膜118上の酸化物半導体膜108と重なる位置に導電膜120bが設けられる。また、絶縁膜118及び導電膜120a、120b上には、絶縁膜122が設けられる。なお、絶縁膜122は、導電膜120aの端部を覆うように形成される。また、導電膜120aは、絶縁膜122から露出する領域を有する。
絶縁膜114及び絶縁膜116は、酸化物半導体膜108の保護絶縁膜としての機能を有する。絶縁膜118は、トランジスタ170の保護絶縁膜としての機能を有する。また、絶縁膜122は、トランジスタ170の保護絶縁膜としての機能と、導電膜120a、120bの保護絶縁膜としての機能を有する。また、導電膜120aは、表示装置に用いる画素電極としての機能を有する。また、絶縁膜106は、トランジスタ170のゲート絶縁膜としての機能を有する。
また、トランジスタ170において、導電膜104aは、第1のゲート電極として機能する。また、トランジスタ170において、絶縁膜106は、ゲート絶縁膜としての機能を有する。また、絶縁膜114、116、118は、トランジスタ170の第2のゲート絶縁膜としての機能を有する。また、トランジスタ170において、導電膜120bは、第2のゲート電極(バックゲート電極ともいう)として機能する。
また、図6(C)に示すように導電膜120bは、絶縁膜106、114、116、118に設けられる開口部142c、142dにおいて、第1のゲート電極として機能する導電膜104aに接続される。よって、導電膜120bと導電膜104aとは、同じ電位が与えられる。
なお、本実施の形態においては、開口部142c、142dを設け、導電膜120bと導電膜104aを接続する構成について例示したが、これに限定されない。例えば、開口部142cまたは開口部142dのいずれか一方の開口部のみを形成し、導電膜120bと導電膜104aを接続する構成、または開口部142c及び開口部142dを設けずに、導電膜120bと導電膜104aを接続しない構成としてもよい。なお、導電膜120bと導電膜104aを接続しない構成の場合、導電膜120bと導電膜104aには、それぞれ異なる電位を与えることができる。
また、図6(B)に示すように、酸化物半導体膜108は、第1のゲート電極として機能する導電膜104aと、第2のゲート電極として機能する導電膜120bのそれぞれと対向するように位置し、2つのゲート電極として機能する導電膜に挟まれている。第2のゲート電極として機能する導電膜120bのチャネル長方向の長さ及びチャネル幅方向の長さは、酸化物半導体膜108のチャネル長方向の長さ及びチャネル幅方向の長さよりもそれぞれ長く、酸化物半導体膜108の全体は、絶縁膜114、116、118を介して導電膜120bに覆われている。また、第2のゲート電極として機能する導電膜120bと第1のゲート電極として機能する導電膜104aとは、絶縁膜106、114、116、118に設けられる開口部142c、142dにおいて接続されるため、酸化物半導体膜108のチャネル幅方向の側面は、絶縁膜114、116、118を介して第2のゲート電極として機能する導電膜120bと対向している。
別言すると、トランジスタ170のチャネル幅方向において、第1のゲート電極として機能する導電膜104a及び第2のゲート電極として機能する導電膜120bは、第1のゲート絶縁膜として機能する絶縁膜106及び第2のゲート絶縁膜として機能する絶縁膜114、116、118に設けられる開口部において接続すると共に、第1のゲート絶縁膜として機能する絶縁膜106及び第2のゲート絶縁膜として機能する絶縁膜114、116、118を介して酸化物半導体膜108を囲む構成である。
このような構成を有することで、トランジスタ170に含まれる酸化物半導体膜108を、第1のゲート電極として機能する導電膜104a及び第2のゲート電極として機能する導電膜120bの電界によって電気的に囲むことができる。トランジスタ170のように、第1のゲート電極及び第2のゲート電極の電界によって、チャネル領域が形成される酸化物半導体膜を電気的に囲むトランジスタのデバイス構造をsurrounded channel(s−channel)構造と呼ぶことができる。
トランジスタ170は、s−channel構造を有するため、第1のゲート電極として機能する導電膜104aによってチャネルを誘起させるための電界を効果的に酸化物半導体膜108に印加することができるため、トランジスタ170の電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタ170を微細化することが可能となる。また、トランジスタ170は、第1のゲート電極として機能する導電膜104a及び第2のゲート電極として機能する導電膜120bによって囲まれた構造を有するため、トランジスタ170の機械的強度を高めることができる。
<半導体装置の構成例7>
次に、先に示す半導体装置と異なる態様の半導体装置の構成例について、図7を用いて説明を行う。図7(A)(B)は、図3(B)(C)に示すトランジスタ100の変形例の断面図である。また、図7(C)(D)は、図3(B)(C)に示すトランジスタ100の変形例の断面図である。なお、図7(A)(B)(C)(D)に示すトランジスタの上面図としては、図3(A)に示す上面図と同様のため、ここでの説明は省略する。
図7(A)(B)に示すトランジスタ100Aは、図3(B)(C)に示すトランジスタ100が有する酸化物半導体膜108を3層の積層構造としている。より具体的には、トランジスタ100Aが有する酸化物半導体膜108は、酸化物半導体膜108aと、酸化物半導体膜108bと、酸化物半導体膜108cと、を有する。
図7(C)(D)に示すトランジスタ100Bは、図3(B)(C)に示すトランジスタ100が有する酸化物半導体膜108を2層の積層構造としている。より具体的には、トランジスタ100Bが有する酸化物半導体膜108は、酸化物半導体膜108aと、酸化物半導体膜108bと、を有する。
ここで、酸化物半導体膜108a、108b、108c、及び酸化物半導体膜108に接する絶縁膜のバンド構造について、図8を用いて説明する。
図8(A)は、絶縁膜106b、酸化物半導体膜108a、108b、108c、及び絶縁膜114を有する積層構造の膜厚方向のバンド構造の一例である。また、図8(B)は、絶縁膜106b、酸化物半導体膜108a、108b、及び絶縁膜114を有する積層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶縁膜106b、酸化物半導体膜108a、108b、108c、及び絶縁膜114の伝導帯下端のエネルギー準位(Ec)を示す。
また、図8(A)は、絶縁膜106b、114として酸化シリコン膜を用い、酸化物半導体膜108aとして金属元素の原子数比をIn:Ga:Zn=1:1:1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜108bとして金属元素の原子数比をIn:Ga:Zn=1:4:5の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜108cとして金属元素の原子数比をIn:Ga:Zn=1:3:6の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図8(B)は、絶縁膜106b、114として酸化シリコン膜を用い、酸化物半導体膜108aとして金属元素の原子数比をIn:Ga:Zn=1:1:1の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜108bとして金属元素の原子数比をIn:Ga:Zn=1:3:6の金属酸化物ターゲットを用いて形成される金属酸化膜を用いる構成のバンド図である。
図8(A)(B)に示すように、酸化物半導体膜108a、108bにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物半導体膜108aと酸化物半導体膜108bとの界面において、酸化物半導体にとってトラップ中心や再結合中心のような欠陥準位を形成するような不純物が存在しないとする。
酸化物半導体膜108a及び酸化物半導体膜108bに連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置(スパッタリング装置)を用いて各膜を大気に触れさせることなく連続して積層することが必要となる。
図8(A)(B)に示す構成とすることで酸化物半導体膜108aがウェル(井戸)となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜108aに形成されることがわかる。
なお、酸化物半導体膜108b、108cを設けることにより、酸化物半導体膜108aに形成されうるトラップ準位を遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜108aの伝導帯下端のエネルギー準位(Ec)より真空準位に遠くなることがあり、トラップ準位に電子が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、トラップ準位が酸化物半導体膜108aの伝導帯下端のエネルギー準位(Ec)より真空準位に近くなるような構成すると好ましい。このようにすることで、トラップ準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
また、図8(A)(B)において、酸化物半導体膜108b、108cは、酸化物半導体膜108aよりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜108aの伝導帯下端のエネルギー準位と、酸化物半導体膜108b、108cの伝導帯下端のエネルギー準位との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。すなわち、酸化物半導体膜108b、108cの電子親和力と、酸化物半導体膜108aの電子親和力との差が、0.15eV以上、または0.5eV以上、かつ2eV以下、または1eV以下である。
このような構成を有することで、酸化物半導体膜108aが電流の主な経路となり、チャネル領域として機能する。また、酸化物半導体膜108b、108cは、チャネル領域が形成される酸化物半導体膜108aを構成する金属元素の一種以上から構成される酸化物半導体膜であるため、酸化物半導体膜108aと酸化物半導体膜108bとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。
また、酸化物半導体膜108b、108cは、チャネル領域の一部として機能することを防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜108b、108cには、電子親和力(真空準位と伝導帯下端のエネルギー準位との差)が酸化物半導体膜108aよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜108aの伝導帯下端エネルギー準位と差分(バンドオフセット)を有する材料を用いるものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化物半導体膜108b、108cの伝導帯下端のエネルギー準位が、酸化物半導体膜108aの伝導帯下端のエネルギー準位よりも0.2eV以上真空準位に近い材料、好ましくは0.5eV以上真空準位に近い材料を適用することが好ましい。
また、酸化物半導体膜108b、108cは、膜中にスピネル型の結晶構造が含まれないことが好ましい。酸化物半導体膜108b、108cの膜中にスピネル型の結晶構造を含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜112a、112bの構成元素が酸化物半導体膜108aへ拡散してしまう場合がある。なお、酸化物半導体膜108b、108cが後述するCAAC−OSである場合、導電膜112a、112bの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜108b、108cの膜厚は、導電膜112a、112bの構成元素が酸化物半導体膜108aに拡散することを抑制することのできる膜厚以上であって、絶縁膜114から酸化物半導体膜108aへの酸素の供給を抑制する膜厚未満とする。例えば、酸化物半導体膜108b、108cの膜厚が10nm以上であると、導電膜112a、112bの構成元素が酸化物半導体膜108aへ拡散するのを抑制することができる。また、酸化物半導体膜108b、108cの膜厚を100nm以下とすると、絶縁膜114、116から酸化物半導体膜108aへ効果的に酸素を供給することができる。
酸化物半導体膜108b、108cがIn−M−Zn酸化物であるとき、MとしてTi、Ga、Y、Zr、La、Ce、Nd、SnまたはHfをInより高い原子数比で有することで、酸化物半導体膜108b、108cのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸化物半導体膜108aとの電子親和力の差を元素Mの組成によって制御することが可能となる場合がある。また、Ti、Ga、Y、Zr、La、Ce、Nd、SnまたはHfは、酸素との結合力が強い金属元素であるため、これらの元素をInより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜108b、108cがIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInおよびMの原子数比率は、好ましくは、Inが50atomic%未満、Mが50atomic%以上、さらに好ましくは、Inが25atomic%未満、Mが75atomic%以上とする。また、酸化物半導体膜108b、108cとして、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜108a、108b、108cが、In−M−Zn酸化物の場合、酸化物半導体膜108aと比較して、酸化物半導体膜108b、108cに含まれるMの原子数比が大きく、代表的には、酸化物半導体膜108aに含まれる上記原子と比較して、1.5倍以上、好ましくは2倍以上、さらに好ましくは3倍以上高い原子数比である。
また、酸化物半導体膜108a、108b、108cが、In−M−Zn酸化物の場合、酸化物半導体膜108aをIn:M:Zn=x:y:z[原子数比]、酸化物半導体膜108b、108cをIn:M:Zn=x:y:z[原子数比]とすると、y/xがy/xよりも大きく、好ましくは、y/xがy/xよりも1.5倍以上である。より好ましくは、y/xがy/xよりも2倍以上大きく、さらに好ましくは、y/xがy/xよりも3倍以上または4倍以上大きい。このとき、酸化物半導体膜108aにおいて、yがx以上であると、酸化物半導体膜108aを用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、yがxの3倍以上になると、酸化物半導体膜108aを用いるトランジスタの電界効果移動度が低下してしまうため、yはxの3倍未満であると好ましい。
酸化物半導体膜108aがIn−M−Zn酸化物の場合、酸化物半導体膜108aを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn=x:y:zとすると/yは、1/3以上6以下、さらには1以上6以下であって、z/yは、1/3以上6以下、さらには1以上6以下であることが好ましい。なお、z/yを1以上6以下とすることで、酸化物半導体膜108aとして後述のCAAC−OSが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2等がある。
また、酸化物半導体膜108b、108cがIn−M−Zn酸化物の場合、酸化物半導体膜108b、108cを成膜するために用いるターゲットにおいて、金属元素の原子数比をIn:M:Zn=x:y:zとすると/y<x/yであって、z/yは、1/3以上6以下、さらには1以上6以下であることが好ましい。また、インジウムに対するMの原子数比率を大きくすることで、酸化物半導体膜108b、108cのエネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、y/xを3以上、または4以上とすることが好ましい。ターゲットの金属元素の原子数比の代表例としては、In:M:Zn=1:3:2、In:M:Zn=1:3:4、In:M:Zn=1:3:5、In:M:Zn=1:3:6、In:M:Zn=1:4:2、In:M:Zn=1:4:4、In:M:Zn=1:4:5、In:M:Zn=1:5:5等がある。
また、酸化物半導体膜108b、108cがIn−M酸化物の場合、Mとして2価の金属原子(例えば、亜鉛など)を含まない構成とすることで、スピネル型の結晶構造を含有しない酸化物半導体膜108b、108cを形成することができる。また、酸化物半導体膜108b、108cとしては、例えば、In−Ga酸化物膜を用いることができる。該In−Ga酸化物としては、例えば、In−Ga金属酸化物ターゲット(In:Ga=7:93)を用いて、スパッタリング法により形成することができる。また、酸化物半導体膜108b、108cを、DC放電を用いたスパッタリング法で成膜するためには、In:M=x:y[原子数比]としたときに、y/(x+y)を0.96以下、好ましくは0.95以下、例えば0.93とするとよい。
なお、酸化物半導体膜108a、108b、108cの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス40%の変動を含む。
また、本実施の形態に係るトランジスタは、上記の構造のそれぞれを自由に組み合わせることが可能である。
<半導体装置の作製方法1>
次に、本発明の一態様の半導体装置の作製方法について、図9乃至図12を用いて詳細に説明する。
なお、本発明の一態様の半導体装置としては、図1に示す半導体装置と、図3に示すトランジスタ100と、を同じ工程で形成することができるため、図9乃至図12に示す作製方法においては、図1に示す半導体装置と、図3に示すトランジスタ100との作製方法を合わせて例示する。
なお、半導体装置を構成する膜(絶縁膜、酸化物半導体膜、導電膜等)は、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積(PLD)法を用いて形成することができる。あるいは、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、熱CVD法でもよい。熱CVD法の例として、MOCVD(有機金属化学堆積)法やALD(原子層成膜)法を使ってもよい。
熱CVD法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を行う。このように、熱CVD法は、プラズマを発生させない成膜方法であるため、プラズマダメージにより欠陥が生成されることが無いという利点を有する。
また、ALD法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスが順次にチャンバーに導入され、そのガス導入の順序を繰り返すことで成膜を行う。例えば、それぞれのスイッチングバルブ(高速バルブともよぶ。)を切り替えて2種類以上の原料ガスを順番にチャンバーに供給し、複数種の原料ガスが混ざらないように第1の原料ガスと同時またはその後に不活性ガス(アルゴン、或いは窒素など)などを導入し、第2の原料ガスを導入する。なお、同時に不活性ガスを導入する場合には、不活性ガスはキャリアガスとなり、また、第2の原料ガスの導入時にも同時に不活性ガスを導入してもよい。また、不活性ガスを導入する代わりに真空排気によって第1の原料ガスを排出した後、第2の原料ガスを導入してもよい。第1の原料ガスが基板の表面に吸着して第1の単原子層を成膜し、後から導入される第2の原料ガスと反応して、第2の単原子層が第1の単原子層上に積層されて薄膜が形成される。
このガス導入順序を制御しつつ所望の厚さになるまで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚さは、ガス導入順序を繰り返す回数によって調節することができるため、精密な膜厚調節が可能であり、微細なトランジスタを作製する場合に適している。
まず、基板102上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工程を行い加工して、導電膜104と、トランジスタ100のゲート電極として機能する導電膜104aを形成する。次に、導電膜104、104a上に絶縁膜106a、106bを形成する(図9(A)参照)。
導電膜104、及びゲート電極として機能する導電膜104aは、スパッタリング法、化学気相堆積(CVD)法、真空蒸着法、パルスレーザー堆積(PLD)法、を用いて形成することができる。または、塗布法や印刷法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆積(PECVD)法が代表的であるが、先に説明した有機金属化学気相堆積(MOCVD)法等の熱CVD法、又は原子層堆積(ALD)法を用いてもよい。
本実施の形態では、基板102としてガラス基板を用い、導電膜104、104aとして厚さ100nmのタングステン膜をスパッタリング法で形成する。
絶縁膜106a、106bは、スパッタリング法、PECVD法、熱CVD法、真空蒸着法、PLD法等を用いて形成することができる。本実施の形態では、PECVD法により、絶縁膜106aとして厚さ400nmの窒化シリコン膜を形成し、絶縁膜106bとして厚さ50nmの酸化窒化シリコン膜を形成する。
なお、絶縁膜106aとしては、窒化シリコン膜の積層構造とすることができる。具体的には、絶縁膜106aを、第1の窒化シリコン膜と、第2の窒化シリコン膜と、第3の窒化シリコン膜との3層積層構造とすることができる。該3層積層構造の一例としては、以下のように形成することができる。
第1の窒化シリコン膜としては、例えば、流量200sccmのシラン、流量2000sccmの窒素、及び流量100sccmのアンモニアガスを原料ガスとしてPE−CVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。
第2の窒化シリコン膜としては、流量200sccmのシラン、流量2000sccmの窒素、及び流量2000sccmのアンモニアガスを原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが300nmとなるように形成すればよい。
第3の窒化シリコン膜としては、流量200sccmのシラン、及び流量5000sccmの窒素を原料ガスとしてPECVD装置の反応室に供給し、反応室内の圧力を100Paに制御し、27.12MHzの高周波電源を用いて2000Wの電力を供給して、厚さが50nmとなるように形成すればよい。
なお、上記第1の窒化シリコン膜、第2の窒化シリコン膜、及び第3の窒化シリコン膜形成時の基板温度は350℃とすることができる。
絶縁膜106aを、窒化シリコン膜の3層の積層構造とすることで、例えば、導電膜104、104aに銅(Cu)を含む導電膜を用いる場合において、以下の効果を奏する。
第1の窒化シリコン膜は、導電膜104、104aからの銅(Cu)元素の拡散を抑制することができる。第2の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能する絶縁膜の耐圧を向上させることができる。第3の窒化シリコン膜は、第3の窒化シリコン膜からの水素放出が少なく、且つ第2の窒化シリコン膜からの放出される水素の拡散を抑制することができる。
絶縁膜106bとしては、後に形成される酸化物半導体膜108との界面特性を向上させるため、酸素を含む絶縁膜で形成されると好ましい。
次に、絶縁膜106b上に酸化物半導体膜108を形成する(図9(B)参照)。
本実施の形態では、In−Ga−Zn金属酸化物ターゲット(In:Ga:Zn=1:1:1.2(原子数比))を用いて、スパッタリング法により酸化物半導体膜を成膜し、該酸化物半導体膜上にリソグラフィ工程によりマスクを形成し、該酸化物半導体膜を所望の形状に加工することで島状の酸化物半導体膜108を形成する。
酸化物半導体膜108の形成後、150℃以上基板の歪み点未満、好ましくは200℃以上450℃以下、さらに好ましくは300℃以上450℃以下の加熱処理を行ってもよい。ここでの加熱処理は、酸化物半導体膜の高純度化処理の一つであり、酸化物半導体膜108に含まれる水素、水等を低減することができる。なお、水素、水等の低減を目的とした加熱処理は、酸化物半導体膜108を島状に加工する前に行ってもよい。
酸化物半導体膜108への加熱処理は、電気炉、RTA装置等を用いることができる。RTA装置を用いることで、短時間に限り基板の歪み点以上の温度で熱処理を行うことができる。そのため、加熱時間を短縮することが可能となる。
なお、酸化物半導体膜108への加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい。また、窒素または希ガス雰囲気で加熱処理した後、酸素または超乾燥空気雰囲気で加熱してもよい。この結果、酸化物半導体膜中に含まれる水素、水等を脱離させると共に、酸化物半導体膜中に酸素を供給することができる。この結果、酸化物半導体膜中に含まれる酸素欠損量を低減することができる。
なお、スパッタリング法で酸化物半導体膜108を形成する場合、スパッタリングガスは、希ガス(代表的にはアルゴン)、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、混合ガスの場合、希ガスに対して酸素のガス比を高めることが好ましい。また、スパッタリングガスの高純度化も必要である。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−40℃以下、好ましくは−80℃以下、より好ましくは−100℃以下、より好ましくは−120℃以下にまで高純度化したガスを用いることで酸化物半導体膜108に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物半導体膜108を形成する場合、スパッタリング装置におけるチャンバーは、酸化物半導体膜108にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空(5×10−7Paから1×10−4Pa程度まで)排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
次に、絶縁膜106b上に導電膜112、並びに絶縁膜106b及び酸化物半導体膜108上にソース電極及びドレイン電極として機能する導電膜112a、112bを形成する(図9(C)参照)。
本実施の形態では、導電膜112、112a、112bとして、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜との積層膜をスパッタリング法により成膜し、該積層膜上にリソグラフィ工程によりマスクを形成し、該積層膜を所望の形状に加工することで、導電膜112、112a、112bを形成する。なお、本実施の形態においては、導電膜112、112a、112bの2層の積層構造としたが、これに限定されない。例えば、導電膜112、112a、112bとして、厚さ50nmのタングステン膜と、厚さ400nmのアルミニウム膜と、厚さ100nmのチタン膜との3層の積層構造としてもよい。
また、導電膜112、112a、112bを形成後に、酸化物半導体膜108の表面(バックチャネル側)を洗浄してもよい。該洗浄方法としては、例えば、リン酸等の薬液を用いた洗浄が挙げられる。リン酸等の薬液を用いた洗浄を行うことで、酸化物半導体膜108の表面に付着した不純物(例えば、導電膜112、112a、112bに含まれる元素等)を除去することができる。
なお、導電膜112、112a、112bの形成時、及び/または上記洗浄工程において、酸化物半導体膜108の一部に凹部が形成される場合がある。
以上の工程でトランジスタ100が形成される。
次に、絶縁膜106b及び導電膜112上、並びに酸化物半導体膜108及び導電膜112a、112b上に絶縁膜114、116を形成する(図10(A)参照)。
なお、絶縁膜114を形成した後、大気に曝すことなく、連続的に絶縁膜116を形成することが好ましい。絶縁膜114を形成後、大気開放せず、原料ガスの流量、圧力、高周波電力及び基板温度の一以上を調整して、絶縁膜116を連続的に形成することで、絶縁膜114と絶縁膜116の界面において大気成分由来の不純物濃度を低減することができるとともに、絶縁膜114、116に含まれる酸素を酸化物半導体膜108に移動させることが可能となり、酸化物半導体膜108の酸素欠損量を低減することが可能となる。
例えば、絶縁膜114として、PECVD法を用いて、酸化窒化シリコン膜を形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、一酸化二窒素、二酸化窒素等がある。また、上記の堆積性気体に対する酸化性気体を20倍より大きく100倍未満、好ましくは40倍以上80倍以下とし、処理室内の圧力を100Pa未満、好ましくは50Pa以下とするPECVD法を用いることで、絶縁膜114が、窒素を含み、且つ欠陥量の少ない絶縁膜となる。
本実施の形態においては、絶縁膜114として、基板102を保持する温度を220℃とし、流量50sccmのシラン及び流量2000sccmの一酸化二窒素を原料ガスとし、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56MHz、100W(電力密度としては1.6×10−2W/cm)とするPECVD法を用いて、酸化窒化シリコン膜を形成する。
絶縁膜116としては、PECVD装置の真空排気された処理室内に載置された基板を180℃以上280℃以下、さらに好ましくは200℃以上240℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を100Pa以上250Pa以下、さらに好ましくは100Pa以上200Pa以下とし、処理室内に設けられる電極に0.17W/cm以上0.5W/cm以下、さらに好ましくは0.25W/cm以上0.35W/cm以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜116の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、絶縁膜116中における酸素含有量が化学量論的組成よりも多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。
なお、絶縁膜116の形成工程において、絶縁膜114が酸化物半導体膜108の保護膜となる。したがって、酸化物半導体膜108へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁膜116を形成することができる。
なお、絶縁膜116の成膜条件において、酸化性気体に対するシリコンを含む堆積性気体の流量を増加することで、絶縁膜116の欠陥量を低減することが可能である。代表的には、ESR測定により、シリコンのダングリングボンドに由来するg=2.001に現れる信号のスピン密度が6×1017spins/cm未満、好ましくは3×1017spins/cm以下、好ましくは1.5×1017spins/cm以下である欠陥量の少ない酸化物絶縁層を形成することができる。この結果トランジスタの信頼性を高めることができる。
絶縁膜114、116を形成した後、加熱処理を行ってもよい。該加熱処理により、絶縁膜114、116に含まれる窒素酸化物を低減することができる。また、上記加熱処理により、絶縁膜114、116に含まれる酸素の一部を酸化物半導体膜108に移動させ、酸化物半導体膜108に含まれる酸素欠損量を低減することができる。
絶縁膜114、116への加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。加熱処理は、窒素、酸素、超乾燥空気(水の含有量が20ppm以下、好ましくは1ppm以下、好ましくは10ppb以下の空気)、または希ガス(アルゴン、ヘリウム等)の雰囲気下で行えばよい。なお、上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該加熱処理には、電気炉、RTA装置等を用いることができる。
本実施の形態では、窒素及び酸素雰囲気で、350℃、1時間の加熱処理を行う。
次に、絶縁膜116上に酸素の脱離を抑制する保護膜130を形成する。その後、保護膜130を介して絶縁膜114、116及び酸化物半導体膜108に酸素141を添加する(図10(B)参照)。
酸素の脱離を抑制する保護膜130は、インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、またはモリブデンの中から選ばれる少なくとも1以上を有する。例えば、上述した金属元素を成分とする合金、上述した金属元素を組み合わせた合金、上述した金属元素を有する金属酸化物、上述した金属元素を有する金属窒化物、または上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成する。
酸素の脱離を抑制する保護膜130としては、例えば、窒化タンタル膜、チタン膜、インジウム錫酸化物(以下ITOともいう)膜、アルミニウム膜、酸化物半導体膜(例えば、IGZO膜(In:Ga:Zn=1:4:5(原子数比))等)を用いることができる。
酸素の脱離を抑制する保護膜130の厚さは、1nm以上20nm以下、または2nm以上10nm以下とすることができる。本実施の形態では、保護膜130としては、厚さ5nmの窒化タンタル膜を用いる。
保護膜130を介して絶縁膜114、116及び酸化物半導体膜108に酸素141を添加する方法としては、イオンドーピング法、イオン注入法、プラズマ処理法等がある。絶縁膜116上に保護膜130を設けて酸素を添加することで、保護膜130が絶縁膜116から酸素が脱離することを抑制する保護膜として機能する。このため、絶縁膜114、116及び酸化物半導体膜108により多くの酸素を添加することができる。なお、成膜後の絶縁膜114、116、及び酸化物半導体膜108が化学量論的組成よりも多い酸素を含有する場合においては、絶縁膜114、116、及び酸化物半導体膜108に酸素141の添加を行わなくてもよい。
また、プラズマ処理で酸素の導入を行う場合、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させることで、絶縁膜116への酸素導入量を増加させることができる。
次に、保護膜130を除去し、絶縁膜116上に絶縁膜118を形成する(図11(A)参照)。
なお、保護膜130は、酸素141が添加されることにより、金属(インジウム、亜鉛、チタン、アルミニウム、タングステン、タンタル、またはモリブデン)の酸化物または窒化物の絶縁膜となる。また、本実施の形態においては、保護膜130を除去したのち、絶縁膜118を形成する方法を例示したが、これに限定されず、保護膜130を除去せずに、保護膜130上に絶縁膜118を形成してもよい。
なお、絶縁膜118の形成前、または絶縁膜118の形成後に加熱処理を行って、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填することができる。あるいは、絶縁膜118を加熱成膜とすることで、絶縁膜114、116に含まれる過剰酸素を酸化物半導体膜108中に拡散させ、酸化物半導体膜108中の酸素欠損を補填することができる。
絶縁膜118をPECVD法で形成する場合、基板温度は300℃以上400℃以下に、好ましくは320℃以上370℃以下にすることで、緻密な膜を形成できるため好ましい。
例えば、絶縁膜118としてPECVD法により窒化シリコン膜を形成する場合、シリコンを含む堆積性気体、窒素、及びアンモニアを原料ガスとして用いることが好ましい。窒素と比較して少量のアンモニアを用いることで、プラズマ中でアンモニアが解離し、活性種が発生する。該活性種が、シリコンを含む堆積性気体に含まれるシリコン及び水素の結合、及び窒素の三重結合を切断する。この結果、シリコン及び窒素の結合が促進され、シリコン及び水素の結合が少なく、欠陥が少なく、緻密な窒化シリコン膜を形成することができる。一方、窒素に対するアンモニアの量が多いと、シリコンを含む堆積性気体及び窒素の分解が進まず、シリコン及び水素結合が残存してしまい、欠陥が増大した、且つ粗な窒化シリコン膜が形成されてしまう。これらのため、原料ガスにおいて、アンモニアに対する窒素の流量比を5以上50以下、10以上50以下とすることが好ましい。
本実施の形態においては、絶縁膜118として、PECVD装置を用いて、シラン、窒素、及びアンモニアの原料ガスから、厚さ50nmの窒化シリコン膜を形成する。流量は、シランが50sccm、窒素が5000sccmであり、アンモニアが100sccmである。処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて1000Wの高周波電力を平行平板電極に供給する。PECVD装置は電極面積が6000cmである平行平板型のPECVD装置であり、供給した電力を単位面積あたりの電力(電力密度)に換算すると1.7×10−1W/cmである。
また、絶縁膜118の形成後に、加熱処理を行ってもよい。該加熱処理の温度は、代表的には、150℃以上400℃以下、好ましくは300℃以上400℃以下、好ましくは320℃以上370℃以下とする。上記加熱処理を行う際には、絶縁膜114、116の水素および水が低減されているため、上述したような酸化物半導体膜108の欠陥の発生は抑えられている。
次に、絶縁膜106a、106b、114、116、118の一部を除去して導電膜104に達する開口部142を形成する。また、絶縁膜114、116、118の一部を除去して導電膜112bに達する開口部142aを形成する(図11(B)参照)。
開口部142、142aの形成方法としては、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜106a、106b、114、116、118の所望の領域を加工することで形成できる。なお、開口部142、142aとしては、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。また、本実施の形態においては、開口部142と開口部142aを同一の工程で形成する方法について例示したが、これに限定されず、例えば、開口部142と開口部142aとを異なる工程で形成してもよい。
次に、開口部142、142aを覆うように、絶縁膜118、導電膜104、112b上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電膜120、及び導電膜120aを形成する(図12(A)参照)。
導電膜120、120aとしては、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物などの透光性を有する導電性材料を用いることができる。また、導電膜120、120aとしては、例えば、スパッタリング法を用いて形成することができる。本実施の形態においては、膜厚110nmの酸化シリコンを添加したインジウム錫酸化物膜を、スパッタリング装置を用いてする。
次に、導電膜120、及び導電膜120a上に絶縁膜を形成し、該絶縁膜を所望の形状に加工することで、絶縁膜122を形成する(図12(B)参照)。
本実施の形態では、絶縁膜122として、PECVD装置を用いて、シラン及び窒素の原料ガスから、厚さ100nmの窒化シリコン膜を形成する。流量は、シランが200sccm、窒素が5000sccmである。処理室の圧力を100Pa、基板温度を350℃とし、27.12MHzの高周波電源を用いて2000Wの高周波電力を平行平板電極に供給する。
絶縁膜122の形成条件として、上述のように原料ガスにアンモニアガスを用いないことで、絶縁膜122から放出されるアンモニアガスを抑制することができる。
以上の工程により、図1及び図3に示す半導体装置を作製することができる。
<半導体装置の作製方法2>
次に、本発明の一態様の半導体装置である図4に示すトランジスタ150の作製方法について、図13乃至図15を用いて、以下詳細に説明する。なお、図13乃至図15は、トランジスタ150の作製方法を示す断面図である。
まず、図9(B)に示す工程と同様の工程を行い、その後、酸化物半導体膜108上に絶縁膜114、116、及び酸素の脱離を抑制する保護膜130を形成する(図13(A)参照)。
次に、保護膜130を介して絶縁膜114、116、及び酸化物半導体膜108に酸素141を添加する(図13(B)参照)。
次に、保護膜130を除去し、絶縁膜116を露出させる(図13(C)参照)。
次に、絶縁膜116上にリソグラフィ工程によりマスクを形成し、絶縁膜114及び絶縁膜116の所望の領域に開口部141a、141bを形成する。なお、開口部141a、141bは、酸化物半導体膜108に達する(図13(D)参照)。
次に、開口部141a、141bを覆うように、酸化物半導体膜108及び絶縁膜116上に導電膜を成膜し、該導電膜上にリソグラフィ工程によりマスクを形成し、該導電膜を所望の形状に加工することで、導電膜112a、112bを形成する(図14(A)参照)。
次に、絶縁膜116、及び導電膜112a、112b上に絶縁膜118を形成する(図14(B)参照)。
次に、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜118の所望の領域に開口部142bを形成する。なお、開口部142bは、導電膜112bに達する(図14(C)参照)。
次に、開口部142bを覆うように、絶縁膜118及び導電膜112b上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電膜120aを形成する(図15(A)参照)。
次に、絶縁膜118及び導電膜120a上に絶縁膜を形成し、該絶縁膜を所望の形状に加工することで、絶縁膜122を形成する。なお、絶縁膜122は、導電膜120aの端部を覆う(図15(B)参照)。
以上の工程で図4に示すトランジスタ150を作製することができる。
なお、図5に示すトランジスタ160としては、図13(D)に示す開口部141a、141bの形成の際に、酸化物半導体膜108のチャネル領域上に、絶縁膜114、116を島状に加工し、その後、図4に示すトランジスタ150と同様の工程を経ることで作製することができる。
<半導体装置の作製方法3>
次に、本発明の一態様の半導体装置であるトランジスタ170の作製方法について、図16及び図17を用いて、以下詳細に説明する。
なお、図16(A)(C)及び図17(A)(C)は、トランジスタ170のチャネル長方向の作製方法の断面図を表し、図16(B)(D)及び図17(B)(D)は、トランジスタ170のチャネル幅方向の作製方法の断面図を表す。
まず、図11(A)に示す工程と同様の工程を経て、絶縁膜116上に絶縁膜118を形成する(図16(A)(B)参照)。
次に、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜114、116、118の所望の領域に開口部142aを形成する。また、絶縁膜118上にリソグラフィ工程によりマスクを形成し、絶縁膜106a、106b、114、116、118の所望の領域に開口部142c、142dを形成する。なお、開口部142aは、導電膜112bに達するように形成される。また、開口部142c、142dは、それぞれ導電膜104aに達するように形成される(図16(C)(D)参照)
なお、開口部142aと開口部142c、142dは、同時に形成してもよく、異なる工程で形成してもよい。開口部142aと開口部142c、142dを同時に形成する場合、例えば、グレートーンマスクまたはハーフトーンマスクを用いて形成することができる。
次に、開口部142a、142c、142dを覆うように絶縁膜118上に導電膜を形成し、該導電膜を所望の形状に加工することで、導電膜120a、120bを形成する(図17(A)(B)参照)。
次に、絶縁膜118、及び導電膜120a、120b上に絶縁膜を形成し、該絶縁膜を所望の形状に加工することで、絶縁膜122を形成する(図17(C)(D)参照)。
以上の工程で図6に示すトランジスタ170を作製することができる。
(実施の形態2)
本実施の形態では、本発明の一態様の半導体装置が有する酸化物半導体膜の構成について以下詳細に説明を行う。
<酸化物半導体の構造>
まず、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、CAAC−OS(C Axis Aligned Crystalline Oxide Semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline Oxide Semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous like Oxide Semiconductor)、非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、CAAC−OS、多結晶酸化物半導体、nc−OSなどがある。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質(completely amorphous)酸化物半導体と呼ぶことはできない。また、等方的でない(例えば、微小な領域において周期構造を有する)酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、a−like OSは、微小な領域において周期構造を有するものの、鬆(ボイドともいう。)を有し、不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
<CAAC−OS>
まずは、CAAC−OSについて説明する。
CAAC−OSは、c軸配向した複数の結晶部(ペレットともいう。)を有する酸化物半導体の一つである。
透過型電子顕微鏡(TEM:Transmission Electron Microscope)によって、CAAC−OSの明視野像と回折パターンとの複合解析像(高分解能TEM像ともいう。)を観察すると、複数のペレットを確認することができる。一方、高分解能TEM像ではペレット同士の境界、即ち結晶粒界(グレインバウンダリーともいう。)を明確に確認することができない。そのため、CAAC−OSは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
以下では、TEMによって観察したCAAC−OSについて説明する。図18(A)に、試料面と略平行な方向から観察したCAAC−OSの断面の高分解能TEM像を示す。高分解能TEM像の観察には、球面収差補正(Spherical Aberration Corrector)機能を用いた。球面収差補正機能を用いた高分解能TEM像を、特にCs補正高分解能TEM像と呼ぶ。Cs補正高分解能TEM像の取得は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡JEM−ARM200Fなどによって行うことができる。
図18(A)の領域(1)を拡大したCs補正高分解能TEM像を図18(B)に示す。図18(B)より、ペレットにおいて、金属原子が層状に配列していることを確認できる。金属原子の各層の配列は、CAAC−OSの膜を形成する面(被形成面ともいう。)または上面の凹凸を反映しており、CAAC−OSの被形成面または上面と平行となる。
図18(B)に示すように、CAAC−OSは特徴的な原子配列を有する。図18(C)は、特徴的な原子配列を、補助線で示したものである。図18(B)および図18(C)より、ペレット一つの大きさは1nm以上3nm以下程度であり、ペレットとペレットとの傾きにより生じる隙間の大きさは0.8nm程度であることがわかる。したがって、ペレットを、ナノ結晶(nc:nanocrystal)と呼ぶこともできる。また、CAAC−OSを、CANC(C−Axis Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
ここで、Cs補正高分解能TEM像をもとに、基板5120上のCAAC−OSのペレット5100の配置を模式的に示すと、レンガまたはブロックが積み重なったような構造となる(図18(D)参照)。図18(C)で観察されたペレットとペレットとの間で傾きが生じている箇所は、図18(D)に示す領域5161に相当する。
また、図19(A)に、試料面と略垂直な方向から観察したCAAC−OSの平面のCs補正高分解能TEM像を示す。図19(A)の領域(1)、領域(2)および領域(3)を拡大したCs補正高分解能TEM像を、それぞれ図19(B)、図19(C)および図19(D)に示す。図19(B)、図19(C)および図19(D)より、ペレットは、金属原子が三角形状、四角形状または六角形状に配列していることを確認できる。しかしながら、異なるペレット間で、金属原子の配列に規則性は見られない。
次に、X線回折(XRD:X−Ray Diffraction)によって解析したCAAC−OSについて説明する。例えば、InGaZnOの結晶を有するCAAC−OSに対し、out−of−plane法による構造解析を行うと、図20(A)に示すように回折角(2θ)が31°近傍にピークが現れる場合がある。このピークは、InGaZnOの結晶の(009)面に帰属されることから、CAAC−OSの結晶がc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることが確認できる。
なお、CAAC−OSのout−of−plane法による構造解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れる場合がある。2θが36°近傍のピークは、CAAC−OS中の一部に、c軸配向性を有さない結晶が含まれることを示している。より好ましいCAAC−OSは、out−of−plane法による構造解析では、2θが31°近傍にピークを示し、2θが36°近傍にピークを示さない。
一方、CAAC−OSに対し、c軸に略垂直な方向からX線を入射させるin−plane法による構造解析を行うと、2θが56°近傍にピークが現れる。このピークは、InGaZnOの結晶の(110)面に帰属される。CAAC−OSの場合は、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)として試料を回転させながら分析(φスキャン)を行っても、図20(B)に示すように明瞭なピークは現れない。これに対し、InGaZnOの単結晶酸化物半導体であれば、2θを56°近傍に固定してφスキャンした場合、図20(C)に示すように(110)面と等価な結晶面に帰属されるピークが6本観察される。したがって、XRDを用いた構造解析から、CAAC−OSは、a軸およびb軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したCAAC−OSについて説明する。例えば、InGaZnOの結晶を有するCAAC−OSに対し、試料面に平行にプローブ径が300nmの電子線を入射させると、図21(A)に示すような回折パターン(制限視野透過電子回折パターンともいう。)が現れる場合がある。この回折パターンには、InGaZnOの結晶の(009)面に起因するスポットが含まれる。したがって、電子回折によっても、CAAC−OSに含まれるペレットがc軸配向性を有し、c軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が300nmの電子線を入射させたときの回折パターンを図21(B)に示す。図21(B)より、リング状の回折パターンが確認される。したがって、電子回折によっても、CAAC−OSに含まれるペレットのa軸およびb軸は配向性を有さないことがわかる。なお、図21(B)における第1リングは、InGaZnOの結晶の(010)面および(100)面などに起因すると考えられる。また、図21(B)における第2リングは(110)面などに起因すると考えられる。
上述したように、CAAC−OSは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、逆の見方をするとCAAC−OSは不純物や欠陥(酸素欠損など)の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径(または分子半径)が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
酸化物半導体が不純物や欠陥を有する場合、光や熱などによって特性が変動する場合がある。例えば、酸化物半導体に含まれる不純物は、キャリアトラップとなる場合や、キャリア発生源となる場合がある。また、酸化物半導体中の酸素欠損は、キャリアトラップとなる場合や、水素を捕獲することによってキャリア発生源となる場合がある。
不純物および酸素欠損の少ないCAAC−OSは、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を8×1011/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010/cm未満であり、1×10−9/cm以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。CAAC−OSは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
<nc−OS>
次に、nc−OSについて説明する。
nc−OSは、高分解能TEM像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。nc−OSに含まれる結晶部は、1nm以上10nm以下、または1nm以上3nm以下の大きさであることが多い。なお、結晶部の大きさが10nmより大きく100nm以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。nc−OSは、例えば、高分解能TEM像では、結晶粒界を明確に確認できない場合がある。なお、ナノ結晶は、CAAC−OSにおけるペレットと起源を同じくする可能性がある。そのため、以下ではnc−OSの結晶部をペレットと呼ぶ場合がある。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。例えば、nc−OSに対し、ペレットよりも大きい径のX線を用いた場合、out−of−plane法による解析では、結晶面を示すピークは検出されない。また、nc−OSに対し、ペレットよりも大きいプローブ径(例えば50nm以上)の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、nc−OSに対し、ペレットの大きさと近いかペレットより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、nc−OSに対しナノビーム電子回折を行うと、円を描くように(リング状に)輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ペレット(ナノ結晶)間では結晶方位が規則性を有さないことから、nc−OSを、RANC(Random Aligned nanocrystals)を有する酸化物半導体、またはNANC(Non−Aligned nanocrystals)を有する酸化物半導体と呼ぶこともできる。
nc−OSは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、nc−OSは、a−like OSや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、nc−OSは、異なるペレット間で結晶方位に規則性が見られない。そのため、nc−OSは、CAAC−OSと比べて欠陥準位密度が高くなる。
<a−like OS>
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
a−like OSは、高分解能TEM像において鬆が観察される場合がある。また、高分解能TEM像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、a−like OSは、不安定な構造である。以下では、a−like OSが、CAAC−OSおよびnc−OSと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。
電子照射を行う試料として、a−like OS(試料Aと表記する。)、nc−OS(試料Bと表記する。)およびCAAC−OS(試料Cと表記する。)を準備する。いずれの試料もIn−Ga−Zn酸化物である。
まず、各試料の高分解能断面TEM像を取得する。高分解能断面TEM像により、各試料は、いずれも結晶部を有することがわかる。
なお、どの部分を一つの結晶部と見なすかの判定は、以下のように行えばよい。例えば、InGaZnOの結晶の単位格子は、In−O層を3層有し、またGa−Zn−O層を6層有する、計9層がc軸方向に層状に重なった構造を有することが知られている。これらの近接する層同士の間隔は、(009)面の格子面間隔(d値ともいう。)と同程度であり、結晶構造解析からその値は0.29nmと求められている。したがって、格子縞の間隔が0.28nm以上0.30nm以下である箇所を、InGaZnOの結晶部と見なすことができる。なお、格子縞は、InGaZnOの結晶のa−b面に対応する。
図33は、各試料の結晶部(22箇所から45箇所)の平均の大きさを調査した例である。ただし、上述した格子縞の長さを結晶部の大きさとしている。図33より、a−like OSは、電子の累積照射量に応じて結晶部が大きくなっていくことがわかる。具体的には、図33中に(1)で示すように、TEMによる観察初期においては1.2nm程度の大きさだった結晶部(初期核ともいう。)が、累積照射量が4.2×10/nmにおいては2.6nm程度の大きさまで成長していることがわかる。一方、nc−OSおよびCAAC−OSは、電子照射開始時から電子の累積照射量が4.2×10/nmまでの範囲で、結晶部の大きさに変化が見られないことがわかる。具体的には、図33中の(2)および(3)で示すように、電子の累積照射量によらず、nc−OSおよびCAAC−OSの結晶部の大きさは、それぞれ1.4nm程度および2.1nm程度であることがわかる。
このように、a−like OSは、電子照射によって結晶部の成長が見られる場合がある。一方、nc−OSおよびCAAC−OSは、電子照射による結晶部の成長がほとんど見られないことがわかる。即ち、a−like OSは、nc−OSおよびCAAC−OSと比べて、不安定な構造であることがわかる。
また、鬆を有するため、a−like OSは、nc−OSおよびCAAC−OSと比べて密度の低い構造である。具体的には、a−like OSの密度は、同じ組成の単結晶の密度の78.6%以上92.3%未満となる。また、nc−OSの密度およびCAAC−OSの密度は、同じ組成の単結晶の密度の92.3%以上100%未満となる。単結晶の密度の78%未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、菱面体晶構造を有する単結晶InGaZnOの密度は6.357g/cmとなる。よって、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、a−like OSの密度は5.0g/cm以上5.9g/cm未満となる。また、例えば、In:Ga:Zn=1:1:1[原子数比]を満たす酸化物半導体において、nc−OSの密度およびCAAC−OSの密度は5.9g/cm以上6.3g/cm未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有する積層膜であってもよい。
以上、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み合わせて用いることができる。
(実施の形態3)
本実施の形態においては、先の実施の形態で例示したトランジスタを有する表示装置の一例について、図22乃至図24を用いて以下説明を行う。
図22は、表示装置の一例を示す上面図である。図22示す表示装置700は、第1の基板701上に設けられた画素部702と、第1の基板701に設けられたソースドライバ回路部704及びゲートドライバ回路部706と、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706を囲むように配置されるシール材712と、第1の基板701に対向するように設けられる第2の基板705と、を有する。なお、第1の基板701と第2の基板705は、シール材712によって封止されている。すなわち、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706は、第1の基板701とシール材712と第2の基板705によって封止されている。なお、図22には図示しないが、第1の基板701と第2の基板705の間には表示素子が設けられる。
また、表示装置700は、第1の基板701上のシール材712によって囲まれている領域とは異なる領域に、画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706と電気的に接続されるFPC端子部708(FPC:Flexible printed circuit)が設けられる。また、FPC端子部708には、FPC716が接続され、FPC716によって画素部702、ソースドライバ回路部704、及びゲートドライバ回路部706に各種信号等が供給される。また、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708には、信号線710が各々接続されている。FPC716により供給される各種信号等は、信号線710を介して、画素部702、ソースドライバ回路部704、ゲートドライバ回路部706、及びFPC端子部708に与えられる。
また、表示装置700にゲートドライバ回路部706を複数設けてもよい。また、表示装置700としては、ソースドライバ回路部704、及びゲートドライバ回路部706を画素部702と同じ第1の基板701に形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ回路部706のみを第1の基板701に形成しても良い、またはソースドライバ回路部704のみを第1の基板701に形成しても良い。この場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を、第1の基板701に実装する構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるものではなく、COG(Chip On Glass)方法、ワイヤボンディング方法などを用いることができる。
また、表示装置700が有する画素部702、ソースドライバ回路部704及びゲートドライバ回路部706は、配線部、または複数のトランジスタを有しており、本発明の一態様の半導体装置を適用することができる。
また、表示装置700は、様々な素子を有することが出来る。該素子の一例としては、液晶素子、EL(エレクトロルミネッセンス)素子(有機物及び無機物を含むEL素子、有機EL素子、無機EL素子)、LED(白色LED、赤色LED、緑色LED、青色LEDなど)、トランジスタ(電流に応じて発光するトランジスタ)、電子放出素子、電子インク、電気泳動素子、グレーティングライトバルブ(GLV)、プラズマディスプレイ(PDP)、MEMS(マイクロ・エレクトロ・メカニカル・システム)を用いた表示素子、デジタルマイクロミラーデバイス(DMD)、DMS(デジタル・マイクロ・シャッター)、MIRASOL(登録商標)、IMOD(インターフェアレンス・モジュレーション)素子、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子、エレクトロウェッティング素子、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気的磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。EL素子を用いた表示装置の一例としては、ELディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ(FED)又はSED方式平面型ディスプレイ(SED:Surface−conduction Electron−emitter Display)などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ(透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ)などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するようにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを有するようにすればよい。さらに、その場合、反射電極の下に、SRAMなどの記憶回路を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置700における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、RGB(Rは赤、Gは緑、Bは青を表す)の三色に限定されない。例えば、Rの画素とGの画素とBの画素とW(白)の画素の四画素から構成されてもよい。または、ペンタイル配列のように、RGBのうちの2色分で一つの色要素を構成し、色要素によって、異なる2色を選択して構成してもよい。またはRGBに、イエロー、シアン、マゼンタ等を一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、バックライト(有機EL素子、無機EL素子、LED、蛍光灯など)に白色光(W)を用いて表示装置をフルカラー表示させるために、着色層(カラーフィルタともいう。)を用いてもよい。着色層は、例えば、レッド(R)、グリーン(G)、ブルー(B)、イエロー(Y)などを適宜組み合わせて用いることができる。着色層を用いることで、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を2割から3割程度低減できる場合がある。ただし、有機EL素子や無機EL素子などの自発光素子を用いてフルカラー表示する場合、R、G、B、Y、ホワイト(W)を、それぞれの発光色を有する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よりも、さらに消費電力を低減できる場合がある。
本実施の形態においては、表示素子として液晶素子及びEL素子を用いる構成について、図23及び図24を用いて説明する。なお、図23は、図22に示す一点鎖線Q−Rにおける断面図であり、表示素子として液晶素子を用いた構成である。また、図24は、図22に示す一点鎖線Q−Rにおける断面図であり、表示素子としてEL素子を用いた構成である。
まず、図23及び図24に示す共通部分について最初に説明し、次に異なる部分について以下説明する。
<表示装置の共通部分に関する説明>
図23及び図24に示す表示装置700は、引き回し配線部711と、画素部702と、ソースドライバ回路部704と、FPC端子部708と、を有する。また、引き回し配線部711は、信号線710を有する。また、画素部702は、トランジスタ750及び容量素子790(容量素子790aまたは容量素子790b)を有する。また、ソースドライバ回路部704は、トランジスタ752を有する。
引き回し配線部711には、図1または図2に示す半導体装置を用いることができる。なお、図23及び図24については、煩雑になることを避けるため、信号線710のみを図示している。
また、信号線710は、トランジスタ750、752のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。なお、信号線710は、トランジスタ750、752のソース電極及びドレイン電極と異なる工程で形成された導電膜、例えばゲート電極として機能する導電膜としてもよい。信号線710として、例えば、銅元素を含む材料を用いた場合、配線抵抗に起因する信号遅延等が少なく、大画面での表示が可能となる。
トランジスタ750及びトランジスタ752は、先に示すトランジスタを用いることができる。
本実施の形態で用いるトランジスタは、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。該トランジスタは、オフ状態における電流値(オフ電流値)を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いるトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
また、FPC端子部708は、接続電極760、異方性導電膜780、及びFPC716を有する。なお、接続電極760は、トランジスタ750、752のソース電極及びドレイン電極として機能する導電膜と同じ工程で形成される。また、接続電極760は、FPC716が有する端子と異方性導電膜780を介して、電気的に接続される。
また、第1の基板701及び第2の基板705としては、例えばガラス基板を用いることができる。また、第1の基板701及び第2の基板705として、可撓性を有する基板を用いてもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第2の基板705側には、ブラックマトリクスとして機能する遮光膜738と、カラーフィルタとして機能する着色膜736と、遮光膜738及び着色膜736に接する絶縁膜734が設けられる。
また、第1の基板701と第2の基板705の間には、構造体778が設けられる。構造体778は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、第1の基板701と第2の基板705の間の距離(セルギャップ)を制御するために設けられる。なお、構造体778として、球状のスペーサを用いていても良い。また、図23においては、構造体778を第2の基板705側に設ける構成について例示したが、これに限定されない。例えば、図24に示すように第1の基板701側に構造体778を設ける構成、または第1の基板701及び第2の基板705双方に構造体778を設ける構成としてもよい。
また、図23及び図24において、トランジスタ750、トランジスタ752、及び容量素子790上に、絶縁膜764、766、768、769が設けられている。
絶縁膜764、766、768、769としては、それぞれ先の実施の形態に示す絶縁膜114、116、118、122と、同様の材料及び作製方法により形成することができる。
<表示素子として液晶素子を用いる表示装置の構成例>
図23に示す表示装置700は、容量素子790aを有する。容量素子790aは、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子790aの一方の電極としては、トランジスタ750の半導体層として機能する酸化物半導体膜と同一の酸化物半導体膜を成膜する工程を経て形成された導電性の高い酸化物半導体膜を用い、容量素子790aの他方の電極としては、トランジスタ750と電気的に接続される導電膜772を用いる。
ここで、容量素子790aの一対の電極の一方として機能する導電性の高い酸化物半導体膜について、以下説明を行う。
<導電性の高い酸化物半導体膜について>
酸素欠損が形成された酸化物半導体に水素を添加すると、酸素欠損サイトに水素が入り伝導帯近傍にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり、導電体化する。導電体化された酸化物半導体を酸化物導電体ということができる。一般に、酸化物半導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、該ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する。
ここで、酸化物半導体で形成される膜(以下、酸化物半導体膜(OS)という。)及び酸化物導電体で形成される膜(以下、酸化物導電体膜(OC)という。)それぞれにおける、抵抗率の温度依存性について、図28を用いて説明する。図28において、横軸に測定温度を示し、縦軸に抵抗率を示す。また、酸化物半導体膜(OS)の測定結果を丸印で示し、酸化物導電体膜(OC)の測定結果を四角印で示す。
なお、酸化物半導体膜(OS)を含む試料は、ガラス基板上に、原子数比がIn:Ga:Zn=1:1:1.2のスパッタリングターゲットを用いたスパッタリング法により厚さ35nmのIn−Ga−Zn酸化物膜を形成し、原子数比がIn:Ga:Zn=1:4:5のスパッタリングターゲットを用いたスパッタリング法により厚さ20nmのIn−Ga−Zn酸化物膜を形成し、450℃の窒素雰囲気で加熱処理した後、450℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、さらにプラズマCVD法で厚さ20nmのIn−Ga−Zn酸化物膜上に酸化窒化シリコン膜を形成して、作製された。
また、酸化物導電体膜(OC)を含む試料は、ガラス基板上に、原子数比がIn:Ga:Zn=1:1:1のスパッタリングターゲットを用いたスパッタリング法により厚さ100nmのIn−Ga−Zn酸化物膜を形成し、450℃の窒素雰囲気で加熱処理した後、450℃の窒素及び酸素の混合ガス雰囲気で加熱処理し、プラズマCVD法で厚さ100nmのIn−Ga−Zn酸化物膜上に窒化シリコン膜を形成して、作製された。
図28からわかるように、酸化物導電体膜(OC)における抵抗率の温度依存性は、酸化物半導体膜(OS)における抵抗率の温度依存性より小さい。代表的には、80K以上290K以下における酸化物導電体膜(OC)の抵抗率の変化率は、±20%未満である。または、150K以上250K以下における抵抗率の変化率は、±10%未満である。即ち、酸化物導電体は、縮退半導体であり、伝導帯端とフェルミ準位とが一致または略一致していると推定される。このため、酸化物導電体膜を、容量素子790aの一方の電極に用いることが可能である。
また、図23に示す表示装置700は、液晶素子775を有する。液晶素子775は、導電膜772、導電膜774、及び液晶層776を有する。導電膜774は、第2の基板705側に設けられ、対向電極としての機能を有する。図23に示す表示装置700は、導電膜772と導電膜774に印加される電圧によって、液晶層776の配向状態が変わることによって光の透過、非透過が制御され画像を表示することができる。
また、導電膜772は、トランジスタ750が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜772は、絶縁膜768上に形成され画素電極、すなわち表示素子の一方の電極として機能する。
導電膜772としては、先の実施の形態に示す導電膜120、120a、120bと同様の材料及び、同様の作製方法を用いて形成することができる。
なお、図23において図示しないが、導電膜772、774の液晶層776と接する側に、それぞれ配向膜を設ける構成としてもよい。また、図23において図示しないが、偏光部材、位相差部材、反射防止部材などの光学部材(光学基板)などは適宜設けてもよい。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
表示素子として液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
また、表示素子として液晶素子を用いる場合、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。
<表示素子として発光素子を用いる表示装置>
図24に示す表示装置700は、容量素子790bを有する。容量素子790bは、一対の電極間に誘電体を有する構造である。より詳しくは、容量素子790bの一方の電極としては、トランジスタ750のゲート電極として機能する導電膜と同一の導電膜を成膜する工程を経て形成された導電膜を用い、容量素子790bの他方の電極としては、トランジスタ750のソース電極及びドレイン電極として機能する導電膜を用いる。また、一対の電極間に挟持される誘電体としては、トランジスタ750のゲート絶縁膜として機能する絶縁膜を用いる。
また、図24において、絶縁膜769上に平坦化絶縁膜770が設けられている。
平坦化絶縁膜770としては、ポリイミド樹脂、アクリル樹脂、ポリイミドアミド樹脂、ベンゾシクロブテン樹脂、ポリアミド樹脂、エポキシ樹脂等の耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、平坦化絶縁膜770を形成してもよい。また、図23に示すように、平坦化絶縁膜770を設けない構成としてもよい。
また、図24に示す表示装置700は、発光素子782を有する。発光素子782は、導電膜784、EL層786、及び導電膜788を有する。図24に示す表示装置700は、発光素子782が有するEL層786が発光することによって、画像を表示することができる。
また、導電膜784は、トランジスタ750が有するソース電極及びドレイン電極として機能する導電膜に接続される。導電膜784は、平坦化絶縁膜770上に形成され画素電極、すなわち表示素子の一方の電極として機能する。導電膜784としては、可視光において透光性のある導電膜、または可視光において反射性のある導電膜を用いることができる。可視光において透光性のある導電膜としては、例えば、インジウム(In)、亜鉛(Zn)、錫(Sn)の中から選ばれた一種を含む材料を用いるとよい。可視光において反射性のある導電膜としては、例えば、アルミニウム、または銀を含む材料を用いるとよい。
また、図24に示す表示装置700には、平坦化絶縁膜770及び導電膜784上に絶縁膜730が設けられる。絶縁膜730は、導電膜784の一部を覆う。なお、発光素子782はトップエミッション構造である。したがって、導電膜788は透光性を有し、EL層786が発する光を透過する。なお、本実施の形態においては、トップエミッション構造について、例示するが、これに限定されない。例えば、導電膜784側に光を射出するボトムエミッション構造や、導電膜784及び導電膜788の双方に光を射出するデュアルエミッション構造にも適用することができる。
また、発光素子782と重なる位置に、着色膜736が設けられ、絶縁膜730と重なる位置、引き回し配線部711、及びソースドライバ回路部704に遮光膜738が設けられている。また、着色膜736及び遮光膜738は、絶縁膜734で覆われている。また、発光素子782と絶縁膜734の間は封止膜732で充填されている。なお、図24に示す表示装置700においては、着色膜736を設ける構成について例示したが、これに限定されない。例えば、画素ごとに射出する光の色を変える方式を利用してEL層786を形成する場合においては、着色膜736を設けない構成としてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、本発明の一態様の半導体装置を有する表示装置について、図25を用いて説明を行う。
図25(A)に示す表示装置は、表示素子の画素を有する領域(以下、画素部502という)と、画素部502の外側に配置され、画素を駆動するための回路を有する回路部(以下、駆動回路部504という)と、素子の保護機能を有する回路(以下、保護回路506という)と、端子部507と、を有する。なお、保護回路506は、設けない構成としてもよい。
駆動回路部504の一部、または全部は、画素部502と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を減らすことが出来る。駆動回路部504の一部、または全部が、画素部502と同一基板上に形成されていない場合には、駆動回路部504の一部、または全部は、COGやTAB(Tape Automated Bonding)によって、実装することができる。
画素部502は、X行(Xは2以上の自然数)Y列(Yは2以上の自然数)に配置された複数の表示素子を駆動するための回路(以下、画素回路501という)を有し、駆動回路部504は、画素を選択する信号(走査信号)を出力する回路(以下、ゲートドライバ504aという)、画素の表示素子を駆動するための信号(データ信号)を供給するための回路(以下、ソースドライバ504b)などの駆動回路を有する。
ゲートドライバ504aは、シフトレジスタ等を有する。ゲートドライバ504aは、端子部507を介して、シフトレジスタを駆動するための信号が入力され、信号を出力する。例えば、ゲートドライバ504aは、スタートパルス信号、クロック信号等が入力され、パルス信号を出力する。ゲートドライバ504aは、走査信号が与えられる配線(以下、走査線GL_1乃至GL_Xという)の電位を制御する機能を有する。なお、ゲートドライバ504aを複数設け、複数のゲートドライバ504aにより、走査線GL_1乃至GL_Xを分割して制御してもよい。または、ゲートドライバ504aは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ゲートドライバ504aは、別の信号を供給することも可能である。
ソースドライバ504bは、シフトレジスタ等を有する。ソースドライバ504bは、端子部507を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信号(画像信号)が入力される。ソースドライバ504bは、画像信号を元に画素回路501に書き込むデータ信号を生成する機能を有する。また、ソースドライバ504bは、スタートパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力を制御する機能を有する。また、ソースドライバ504bは、データ信号が与えられる配線(以下、データ線DL_1乃至DL_Yという)の電位を制御する機能を有する。または、ソースドライバ504bは、初期化信号を供給することができる機能を有する。ただし、これに限定されず、ソースドライバ504bは、別の信号を供給することも可能である。
ソースドライバ504bは、例えば複数のアナログスイッチなどを用いて構成される。ソースドライバ504bは、複数のアナログスイッチを順次オン状態にすることにより、画像信号を時分割した信号をデータ信号として出力できる。また、シフトレジスタなどを用いてソースドライバ504bを構成してもよい。
複数の画素回路501のそれぞれは、走査信号が与えられる複数の走査線GLの一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線DLの一つを介してデータ信号が入力される。また、複数の画素回路501のそれぞれは、ゲートドライバ504aによりデータ信号のデータの書き込み及び保持が制御される。例えば、m行n列目の画素回路501は、走査線GL_m(mはX以下の自然数)を介してゲートドライバ504aからパルス信号が入力され、走査線GL_mの電位に応じてデータ線DL_n(nはY以下の自然数)を介してソースドライバ504bからデータ信号が入力される。
図25(A)に示す保護回路506は、例えば、ゲートドライバ504aと画素回路501の間の配線である走査線GLに接続される。または、保護回路506は、ソースドライバ504bと画素回路501の間の配線であるデータ線DLに接続される。または、保護回路506は、ゲートドライバ504aと端子部507との間の配線に接続することができる。または、保護回路506は、ソースドライバ504bと端子部507との間の配線に接続することができる。なお、端子部507は、外部の回路から表示装置に電源及び制御信号、及び画像信号を入力するための端子が設けられた部分をいう。
保護回路506は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該配線と別の配線とを導通状態にする回路である。
図25(A)に示すように、画素部502と駆動回路部504にそれぞれ保護回路506を設けることにより、ESD(Electro Static Discharge:静電気放電)などにより発生する過電流に対する表示装置の耐性を高めることができる。ただし、保護回路506の構成はこれに限定されず、例えば、ゲートドライバ504aに保護回路506を接続した構成、またはソースドライバ504bに保護回路506を接続した構成とすることもできる。あるいは、端子部507に保護回路506を接続した構成とすることもできる。
また、図25(A)においては、ゲートドライバ504aとソースドライバ504bによって駆動回路部504を形成している例を示しているが、この構成に限定されない。例えば、ゲートドライバ504aのみを形成し、別途用意されたソースドライバ回路が形成された基板(例えば、単結晶半導体膜、多結晶半導体膜で形成された駆動回路基板)を実装する構成としても良い。
また、図25(A)に示す複数の画素回路501は、例えば、図25(B)に示す構成とすることができる。
図25(B)に示す画素回路501は、液晶素子570と、トランジスタ550と、容量素子560と、を有する。トランジスタ550に先の実施の形態に示すトランジスタを適用することができる。
液晶素子570の一対の電極の一方の電位は、画素回路501の仕様に応じて適宜設定される。液晶素子570は、書き込まれるデータにより配向状態が設定される。なお、複数の画素回路501のそれぞれが有する液晶素子570の一対の電極の一方に共通の電位(コモン電位)を与えてもよい。また、各行の画素回路501の液晶素子570の一対の電極の一方に異なる電位を与えてもよい。
例えば、液晶素子570を備える表示装置の駆動方法としては、TNモード、STNモード、VAモード、ASM(Axially Symmetric Aligned Micro−cell)モード、OCB(Optical Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード、MVAモード、PVA(Patterned Vertical Alignment)モード、IPSモード、FFSモード、又はTBA(Transverse Bend Alignment)モードなどを用いてもよい。また、表示装置の駆動方法としては、上述した駆動方法の他、ECB(Electrically Controlled Birefringence)モード、PDLC(Polymer Dispersed Liquid Crystal)モード、PNLC(Polymer Network Liquid Crystal)モード、ゲストホストモードなどがある。ただし、これに限定されず、液晶素子及びその駆動方式として様々なものを用いることができる。
m行n列目の画素回路501において、トランジスタ550のソース電極またはドレイン電極の一方は、データ線DL_nに電気的に接続され、他方は液晶素子570の一対の電極の他方に電気的に接続される。また、トランジスタ550のゲート電極は、走査線GL_mに電気的に接続される。トランジスタ550は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子560の一対の電極の一方は、電位が供給される配線(以下、電位供給線VL)に電気的に接続され、他方は、液晶素子570の一対の電極の他方に電気的に接続される。なお、電位供給線VLの電位の値は、画素回路501の仕様に応じて適宜設定される。容量素子560は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図25(B)の画素回路501を有する表示装置では、例えば、図25(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ550をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ550がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図25(A)に示す複数の画素回路501は、例えば、図25(C)に示す構成とすることができる。
また、図25(C)に示す画素回路501は、トランジスタ552、554と、容量素子562と、発光素子572と、を有する。トランジスタ552及びトランジスタ554のいずれか一方または双方に先の実施の形態に示すトランジスタを適用することができる。
トランジスタ552のソース電極及びドレイン電極の一方は、データ信号が与えられる配線(以下、信号線DL_nという)に電気的に接続される。さらに、トランジスタ552のゲート電極は、ゲート信号が与えられる配線(以下、走査線GL_mという)に電気的に接続される。
トランジスタ552は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子562の一対の電極の一方は、電位が与えられる配線(以下、電位供給線VL_aという)に電気的に接続され、他方は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。
容量素子562は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタ554のソース電極及びドレイン電極の一方は、電位供給線VL_aに電気的に接続される。さらに、トランジスタ554のゲート電極は、トランジスタ552のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子572のアノード及びカソードの一方は、電位供給線VL_bに電気的に接続され、他方は、トランジスタ554のソース電極及びドレイン電極の他方に電気的に接続される。
発光素子572としては、例えば有機エレクトロルミネセンス素子(有機EL素子ともいう)などを用いることができる。ただし、発光素子572としては、これに限定されず、無機材料からなる無機EL素子を用いても良い。
なお、電位供給線VL_a及び電位供給線VL_bの一方には、高電源電位VDDが与えられ、他方には、低電源電位VSSが与えられる。
図25(C)の画素回路501を有する表示装置では、例えば、図25(A)に示すゲートドライバ504aにより各行の画素回路501を順次選択し、トランジスタ552をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素回路501は、トランジスタ552がオフ状態になることで保持状態になる。さらに、書き込まれたデータ信号の電位に応じてトランジスタ554のソース電極とドレイン電極の間に流れる電流量が制御され、発光素子572は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器について、図26及び図27を用いて説明を行う。
図26に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、FPC8005に接続された表示パネル8006、バックライト8007、フレーム8009、プリント基板8010、バッテリ8011を有する。
本発明の一態様の半導体装置は、例えば、表示パネル8006に用いることができる。
上部カバー8001及び下部カバー8002は、タッチパネル8004及び表示パネル8006のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル8006に重畳して用いることができる。また、表示パネル8006の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル8006の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト8007は、光源8008を有する。なお、図26において、バックライト8007上に光源8008を配置する構成について例示したが、これに限定さない。例えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト8007を設けない構成としてもよい。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、表示モジュール8000は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図27(A)乃至図27(H)は、電子機器を示す図である。これらの電子機器は、筐体9000、表示部9001、スピーカ9003、LEDランプ9004、操作キー9005(電源スイッチ、又は操作スイッチを含む)、接続端子9006、センサ9007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン9008、等を有することができる。
図27(A)はモバイルコンピュータであり、上述したものの他に、スイッチ9009、赤外線ポート9010、等を有することができる。図27(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部9002、記録媒体読込部9011、等を有することができる。図27(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部9002、支持部9012、イヤホン9013、等を有することができる。図27(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部9011、等を有することができる。図27(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ9014、シャッターボタン9015、受像部9016、等を有することができる。図27(F)は携帯型遊技機であり、上述したものの他に、第2表示部9002、記録媒体読込部9011、等を有することができる。図27(G)はテレビ受像器であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図27(H)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器9017、等を有することができる。
図27(A)乃至図27(H)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図27(A)乃至図27(H)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。なお、本発明の一態様の半導体装置は、表示部を有さない電子機器にも適用することができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、本発明の一態様の半導体装置に適用できる、絶縁膜を評価した結果について説明する。詳細には、加熱によるアンモニア分子の放出量を評価した結果について説明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、試料A1乃至試料A3である。なお、試料A1は、比較用の試料であり、試料A2及び試料A3は、本発明の一態様の試料である。
<試料A1>
試料A1としては、ガラス基板上に、PECVD装置を用いて、厚さが100nmの窒化シリコン膜を形成した。該窒化シリコン膜の形成条件としては、基板温度を350℃とし、流量50sccmのシランと、流量5000sccmの窒素と、流量100sccmのアンモニアとを、原料ガスとし、処理室内の圧力を100Paとし、平行平板電極に供給する高周波電力を27.12MHz、1000W(電力密度としては1.6×10−1W/cm)とした。
<試料A2>
試料A2としては、ガラス基板上に、PECVD装置を用いて、厚さが100nmの窒化シリコン膜を形成した。該窒化シリコン膜の形成条件としては、基板温度を350℃とし、流量200sccmのシランと、流量2000sccmの窒素と、流量100sccmのアンモニアとを、原料ガスとし、処理室内の圧力を100Paとし、平行平板電極に供給する高周波電力を27.12MHz、2000W(電力密度としては3.2×10−1W/cm)とした。
<試料A3>
試料A3としては、ガラス基板上に、PECVD装置を用いて、厚さが100nmの窒化シリコン膜を形成した。該窒化シリコン膜の形成条件としては、基板温度を350℃とし、流量200sccmのシランと、流量5000sccmの窒素とを、原料ガスとし、処理室内の圧力を100Paとし、平行平板電極に供給する高周波電力を27.12MHz、2000W(電力密度としては3.2×10−1W/cm)とした。
次に、上記作製した試料A1乃至試料A3について、TDS分析(昇温脱離ガス分析)を行った。なお、各試料において、ガラス基板を、65℃以上610℃以下で加熱した。
TDS分析の結果を示す曲線におけるピークは、分析した試料(本実施例では試料A1乃至試料A3)に含まれる原子または分子が外部に放出されることで現れるピークである。なお、外部に放出される原子または分子の総量は、該ピークの積分値に相当する。それゆえ、該ピーク強度の高低によって窒化シリコン膜に含まれる原子または分子の総量を評価できる。
試料A1乃至試料A3についてのTDS分析結果を図29に示す。なお、図29は、TDS分析において、確認されたM/z=17である気体、代表的にはアンモニア分子の放出量を示す曲線のピークの積分値から算出したアンモニア分子の放出量を示したグラフである。
図29より、試料A1のアンモニア分子の放出量は、3.8×1015分子/cmであることが確認された。また、試料A2のアンモニア分子の放出量は、5.2×1013分子/cmであることが確認された。また、試料A3のアンモニア分子の放出量は、7.6×1013分子/cmであることが確認された。
本実施例に示す構成は他の実施の形態、または他の実施例と適宜組み合わせて用いる事ができる。
本実施例では、本発明の一態様の半導体装置に適用できる、導電膜及び絶縁膜を評価した結果について説明する。詳細には、導電膜及び絶縁膜の光学顕微鏡による観察結果について説明する。
はじめに、評価した試料の作製方法を説明する。作製した試料は、試料B1乃至試料B3である。なお、試料B1は比較用の試料であり、試料B2は、本発明の一態様の試料であり、試料B3は比較用の試料である。また、試料B1乃至B3を説明する試料の上面図を図30に示す。以下では、図30を用いて説明する。
<試料B1>
試料B1としては、ガラス基板上に、第1の導電膜802を形成した。第1の導電膜802としては、膜厚50nmのタングステン膜と、膜厚400nmのアルミニウム膜と、膜厚100nmのチタン膜との3層の積層構造とした。なお、第1の導電膜802としては、スパッタリング装置を用いて形成した。次に、第1の導電膜802上にリソグラフィ工程によりマスクを形成し、その後、ドライエッチング装置を用いて加工し、第1の導電膜802を所望の形状(図30においては、第1の導電膜802a、802b)に加工した。
次に、第1の導電膜802上に、第1の絶縁膜を形成した。第1の絶縁膜としては、膜厚50nmの第1の酸化窒化シリコン膜と、膜厚400nmの第2の酸化窒化シリコン膜との2層の積層構造とした。なお、第1の酸化窒化シリコン膜の形成条件としては、基板温度を220℃とし、流量50sccmのシランと、流量2000sccmの一酸化二窒素とを原料ガスとし、処理室内の圧力を20Paとし、平行平板電極に供給する高周波電力を13.56MHz、100W(電力密度としては1.6×10−2W/cm)とした。また、第2の酸化窒化シリコン膜の形成条件としては、基板温度を220℃とし、流量160sccmのシランと、流量2000sccmの一酸化二窒素とを原料ガスとし、処理室内の圧力を200Paとし、平行平板電極に供給する高周波電力を13.56MHz、1500W(電力密度としては2.4×10−1W/cm)とした。
次に、窒素ガスと酸素ガスとの混合ガス雰囲気下で350℃ 1時間の熱処理を行った。
次に、第1の絶縁膜に開口部806を形成した。開口部806としては、第1の導電膜802a、802bに達するように形成した。なお、開口部806としては、複数(図30においては4個)形成した。
次に、第1の絶縁膜上に、開口部806を覆うように、第2の導電膜804を形成した。第2の導電膜804としては、厚さが100nmの酸化シリコンが添加されたインジウム錫酸化物膜を形成した。該酸化シリコンが添加されたインジウム錫酸化物膜の形成条件としては、基板温度を室温とし、流量72sccmのアルゴンと、流量5sccmの酸素とを、成膜ガスとし、処理室内の圧力を0.15Paとし、スパッタリングターゲット(In:SnO:SiO=85:10:5[wt%])に供給するDC電力を3200Wとした。次に、第2の導電膜804上にリソグラフィ工程によりマスクを形成し、その後、ウエットエッチング装置を用いて加工し、第2の導電膜804を所望の形状に加工した。なお、第2の導電膜804としては、図30に示すように櫛歯状の電極形状とした。また、櫛歯状の電極のサイズとしては、L/Wを24436.55mm/5μmとした。なお、図30において示す二点鎖線としては、第2の導電膜804のL長方向を省略するために図示している。また、櫛歯状の電極の一端は、第1の導電膜802aに電気的に接続させ、櫛歯状の電極の他端は、第1の導電膜802bに電気的に接続させた。
次に、第2の導電膜804上に、第3の絶縁膜を形成した。第3の絶縁膜としては、先の実施例に示す試料A1の窒化シリコン膜と同様の条件を用いた。
<試料B2>
試料B2としては、ガラス基板上に、第1の導電膜802(第1の導電膜802a、802b)と、第1の導電膜802(第1の導電膜802a、802b)上の第1の絶縁膜と、第1の絶縁膜上の第2の導電膜804が形成された基板を用いた。なお、第1の導電膜802(第1の導電膜802a、802b)、第1の絶縁膜、及び第2の導電膜804としては、先に記載の試料B1と同一の材料及び同一の成膜条件とした。
次に、第2の導電膜上に、第3の絶縁膜を形成した。第3の絶縁膜としては、先の実施例に示す試料A3の窒化シリコン膜と同様の条件を用いた。
<試料B3>
試料B3としては、ガラス基板上に、第1の導電膜802(第1の導電膜802a、802b)と、第1の導電膜802(第1の導電膜802a、802b)上の第1の絶縁膜と、第1の絶縁膜上の第2の導電膜804が形成された基板を用いた。なお、第1の導電膜802(第1の導電膜802a、802b)、第1の絶縁膜、及び第2の導電膜804としては、先に記載の試料B1と同一の材料及び同一の成膜条件とした。なお、試料B3としては、第2の導電膜804上に第3の絶縁膜を形成しない試料である。
次に、上記作製した試料B1及び試料B2について、光学顕微鏡による外観観察を行った。
試料B1及び試料B2についての光学顕微鏡による外観観察結果を図31(A)(B)に示す。なお、図31(A)が試料B1の結果であり、図31(B)が試料B2の結果である。
図31(A)(B)に示す結果より、試料B1については、外観不良が多く観察され、試料B2については、外観不良が観察されなかった。なお、外観不良の多くは、第2の導電膜804が変質している状態が確認された。これは、試料B1と試料B2で用いた第3の絶縁膜として用いた窒化シリコン膜の成膜条件が異なるためだと示唆される。試料B1に用いた第3の絶縁膜として用いた窒化シリコン膜としては、実施例1で示すようにアンモニア分子の放出量が1×1015分子/cmを超える絶縁膜であり、試料B2に用いた第3の絶縁膜として用いた窒化シリコン膜としては、実施例1で示すようにアンモニア分子の放出量が1×1015分子/cm以下の絶縁膜である。なお、図31において図示しないが、試料B3については、第3の絶縁膜を形成していないため、光学顕微鏡による外観不良は発生しなかった。したがって、第3の絶縁膜から放出されるアンモニア分子の放出量が多いと、第2導電膜804が変質している結果と示唆される。
次に、上記作製した試料B2及び試料B3について、高温高湿ストレス試験を行った。該高温高湿ストレス試験条件としては、評価環境の温度を60℃とし、湿度を95%とした。また、第1の導電膜802a、802bと、第2の導電膜804に印加する電圧としては、15Vを印加し、印加する時間を12時間とした。なお、第2の導電膜804に印加する方法としては、図30に示す第1の導電膜802aに15Vを印加し、第1の導電膜802bに0Vを固定として外部から印加した。
次に、上記高温高湿ストレス試験を行った後の試料B2及び試料B3についての光学顕微鏡による外観観察を行った。
試料B2及び試料B3についての光学顕微鏡による外観観察結果を図32(A)(B)に示す。なお、図32(A)が試料B2の結果であり、図32(B)が試料B3の結果である。
図32(A)(B)に示す結果より、第2の導電膜上に第3の絶縁膜を形成した試料B2においては、外観異常が少ないのが確認された。一方で、第2の導電膜上に第3の絶縁膜を形成していない試料B3においては、第1の導電膜及び第2の導電膜が腐食している様子が確認された。
以上のように、第2の導電膜、ここでは、酸化シリコンが添加されたインジウム錫酸化物膜上に第3の絶縁膜としてTDS分析におけるアンモニア分子の放出量が1×1015分子/cm以下の窒化シリコン膜を形成することで、高温高湿ストレス試験後の第1の導電膜802及び第2の導電膜804の腐食を抑制できることを確認できた。
本実施例に示す構成は他の実施の形態、または他の実施例と適宜組み合わせて用いる事ができる。
100 トランジスタ
100A トランジスタ
100B トランジスタ
102 基板
104 導電膜
104a 導電膜
106 絶縁膜
106a 絶縁膜
106b 絶縁膜
108 酸化物半導体膜
108a 酸化物半導体膜
108b 酸化物半導体膜
108c 酸化物半導体膜
112 導電膜
112a 導電膜
112b 導電膜
114 絶縁膜
116 絶縁膜
118 絶縁膜
120 導電膜
120a 導電膜
120b 導電膜
122 絶縁膜
130 保護膜
141 酸素
141a 開口部
141b 開口部
142 開口部
142a 開口部
142b 開口部
142c 開口部
142d 開口部
143 開口部
150 トランジスタ
160 トランジスタ
170 トランジスタ
501 画素回路
502 画素部
504 駆動回路部
504a ゲートドライバ
504b ソースドライバ
506 保護回路
507 端子部
550 トランジスタ
552 トランジスタ
554 トランジスタ
560 容量素子
562 容量素子
570 液晶素子
572 発光素子
700 表示装置
701 基板
702 画素部
704 ソースドライバ回路部
705 基板
706 ゲートドライバ回路部
708 FPC端子部
710 信号線
711 配線部
712 シール材
716 FPC
730 絶縁膜
732 封止膜
734 絶縁膜
736 着色膜
738 遮光膜
750 トランジスタ
752 トランジスタ
760 接続電極
764 絶縁膜
766 絶縁膜
768 絶縁膜
769 絶縁膜
770 平坦化絶縁膜
772 導電膜
774 導電膜
775 液晶素子
776 液晶層
778 構造体
780 異方性導電膜
782 発光素子
784 導電膜
786 EL層
788 導電膜
790 容量素子
790a 容量素子
790b 容量素子
802 導電膜
802a 導電膜
802b 導電膜
804 導電膜
806 開口部
5100 ペレット
5120 基板
5161 領域
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8005 FPC
8006 表示パネル
8007 バックライト
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリ
9000 筐体
9001 表示部
9002 表示部
9003 スピーカ
9004 LEDランプ
9005 操作キー
9006 接続端子
9007 センサ
9008 マイクロフォン
9009 スイッチ
9010 赤外線ポート
9011 記録媒体読込部
9012 支持部
9013 イヤホン
9014 アンテナ
9015 シャッターボタン
9016 受像部
9017 充電器

Claims (8)

  1. 第1の導電膜と、
    前記第1の導電膜上の第1の絶縁膜と、
    前記第1の絶縁膜上の第2の導電膜と、
    前記第2の導電膜上の第2の絶縁膜と、
    前記第1の絶縁膜及び前記第2の絶縁膜に設けられる開口部を介して、前記第1の導電膜と電気的に接続される第3の導電膜と、
    前記第3の導電膜上の第3の絶縁膜と、を有し、
    前記第3の導電膜は、
    インジウムと、酸素と、を有し、
    前記第3の絶縁膜は、
    シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、
    アンモニア分子の放出量が1×1015分子/cm以下である、
    ことを特徴とする半導体装置。
  2. 第1の導電膜と、
    前記第1の導電膜上の第1の絶縁膜と、
    前記第1の絶縁膜上の酸化物半導体膜と、
    前記酸化物半導体膜に電気的に接続される一対の第2の導電膜と、
    前記酸化物半導体膜及び前記一対の第2の導電膜上の第2の絶縁膜と、
    前記第1の絶縁膜及び前記第2の絶縁膜に設けられる開口部を介して、前記第1の導電膜と電気的に接続される第3の導電膜と、
    前記第3の導電膜上の第3の絶縁膜と、を有し、
    前記第3の導電膜は、
    インジウムと、酸素と、を有し、
    前記第3の絶縁膜は、
    シリコンと、窒素と、を有し、且つ昇温脱離ガス分析法において、
    アンモニア分子の放出量が1×1015分子/cm以下である、
    ことを特徴とする半導体装置。
  3. 請求項1または請求項2において、
    前記第3の導電膜は、
    さらに、錫と、シリコンとを有する、
    ことを特徴とする半導体装置。
  4. 請求項2において、
    前記酸化物半導体膜は、
    酸素と、Inと、Znと、M(Mは、Ti、Ga、Y、Zr、La、Ce、Nd、またはHf)とを有する、
    ことを特徴とする半導体装置。
  5. 請求項2または請求項4において、
    前記酸化物半導体膜は、
    結晶部を有し、
    前記結晶部は、c軸配向性を有する、
    ことを特徴とする半導体装置。
  6. 請求項1乃至請求項5に記載のいずれか一つの半導体装置と、
    表示素子と、
    を有することを特徴とする表示装置。
  7. 請求項6に記載の表示装置と、
    タッチセンサと、
    を有することを特徴とする表示モジュール。
  8. 請求項1乃至請求項5に記載のいずれか一つの半導体装置、請求項6に記載の表示装置、または請求項7に記載の表示モジュールと、
    操作キーまたはバッテリと、
    を有することを特徴とする電子機器。
JP2015055584A 2014-03-20 2015-03-19 半導体装置 Active JP6545491B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015055584A JP6545491B2 (ja) 2014-03-20 2015-03-19 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014057528 2014-03-20
JP2014057528 2014-03-20
JP2015055584A JP6545491B2 (ja) 2014-03-20 2015-03-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2019113574A Division JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置

Publications (3)

Publication Number Publication Date
JP2015195372A true JP2015195372A (ja) 2015-11-05
JP2015195372A5 JP2015195372A5 (ja) 2018-04-19
JP6545491B2 JP6545491B2 (ja) 2019-07-17

Family

ID=54142905

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2015055584A Active JP6545491B2 (ja) 2014-03-20 2015-03-19 半導体装置
JP2019113574A Active JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置
JP2021066239A Active JP7275189B2 (ja) 2014-03-20 2021-04-09 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2019113574A Active JP6868059B2 (ja) 2014-03-20 2019-06-19 半導体装置
JP2021066239A Active JP7275189B2 (ja) 2014-03-20 2021-04-09 半導体装置

Country Status (4)

Country Link
US (2) US20150270403A1 (ja)
JP (3) JP6545491B2 (ja)
KR (1) KR102303878B1 (ja)
TW (1) TWI657488B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017085595A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2018006727A (ja) * 2015-12-15 2018-01-11 株式会社半導体エネルギー研究所 半導体装置及び表示装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US9653613B2 (en) * 2015-02-27 2017-05-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10283065B2 (en) * 2015-11-25 2019-05-07 Lg Display Co., Ltd. Display device and driving method thereof
KR20170065060A (ko) * 2015-12-02 2017-06-13 삼성디스플레이 주식회사 전원 공급부, 이를 포함하는 표시 장치 및 그 구동 방법
CN113327948A (zh) * 2015-12-28 2021-08-31 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
US10411003B2 (en) 2016-10-14 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278478A (ja) * 1990-03-27 1991-12-10 Canon Inc 薄膜半導体装置
JP2010182818A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2012248829A (ja) * 2011-05-05 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014030002A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014030003A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP3463006B2 (ja) 1998-10-26 2003-11-05 シャープ株式会社 液晶表示装置の製造方法および液晶表示装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6580475B2 (en) 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
CN104485341A (zh) * 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体装置
JP5275517B2 (ja) 2010-07-21 2013-08-28 シャープ株式会社 基板及びその製造方法、表示装置
JP5275523B2 (ja) 2010-11-04 2013-08-28 シャープ株式会社 表示装置、ならびに半導体装置および表示装置の製造方法
WO2013054823A1 (en) * 2011-10-14 2013-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8912547B2 (en) 2012-01-20 2014-12-16 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, display device, and semiconductor device
TWI596778B (zh) 2012-06-29 2017-08-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP6306832B2 (ja) 2012-07-06 2018-04-04 株式会社半導体エネルギー研究所 半導体装置および半導体装置の作製方法
JP2014042004A (ja) * 2012-07-26 2014-03-06 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20140027762A1 (en) * 2012-07-27 2014-01-30 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
WO2014021356A1 (en) * 2012-08-03 2014-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014199899A (ja) * 2012-08-10 2014-10-23 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) * 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) * 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
CN111477634B (zh) * 2012-09-13 2023-11-14 株式会社半导体能源研究所 半导体装置
US9018624B2 (en) * 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
US9905585B2 (en) * 2012-12-25 2018-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising capacitor
TWI607510B (zh) * 2012-12-28 2017-12-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US9564535B2 (en) * 2014-02-28 2017-02-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
US10043913B2 (en) * 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
KR20170109237A (ko) * 2015-02-04 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 반도체 장치의 제조 방법, 또는 반도체 장치를 포함하는 표시 장치
US10439068B2 (en) * 2015-02-12 2019-10-08 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2016139560A1 (en) * 2015-03-03 2016-09-09 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, semiconductor device including the oxide semiconductor film, and display device including the semiconductor device
US9851839B2 (en) * 2015-03-03 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Display system
JP2018032839A (ja) * 2015-12-11 2018-03-01 株式会社半導体エネルギー研究所 トランジスタ、回路、半導体装置、表示装置および電子機器
US10957237B2 (en) * 2015-12-28 2021-03-23 Semiconductor Energy Laboratory Co., Ltd. Circuit, semiconductor device, display device, electronic device, and driving method of circuit
KR102480052B1 (ko) * 2016-06-09 2022-12-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03278478A (ja) * 1990-03-27 1991-12-10 Canon Inc 薄膜半導体装置
JP2010182818A (ja) * 2009-02-04 2010-08-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2011233889A (ja) * 2010-04-28 2011-11-17 Electronics And Telecommunications Research Institute 半導体装置及びその製造方法
WO2012086513A1 (ja) * 2010-12-20 2012-06-28 シャープ株式会社 半導体装置および表示装置
JP2012248829A (ja) * 2011-05-05 2012-12-13 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2014030002A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014030003A (ja) * 2012-06-29 2014-02-13 Semiconductor Energy Lab Co Ltd 半導体装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017085595A1 (ja) * 2015-11-20 2017-05-26 株式会社半導体エネルギー研究所 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
US10559697B2 (en) 2015-11-20 2020-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
US11038065B2 (en) 2015-11-20 2021-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
US11682733B2 (en) 2015-11-20 2023-06-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the semiconductor device, or display device including the semiconductor device
JP2018006727A (ja) * 2015-12-15 2018-01-11 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US11764309B2 (en) 2015-12-15 2023-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device

Also Published As

Publication number Publication date
JP7275189B2 (ja) 2023-05-17
US10861980B2 (en) 2020-12-08
KR102303878B1 (ko) 2021-09-24
US20150270403A1 (en) 2015-09-24
JP2021119608A (ja) 2021-08-12
JP6545491B2 (ja) 2019-07-17
KR20150110340A (ko) 2015-10-02
TW201539559A (zh) 2015-10-16
JP6868059B2 (ja) 2021-05-12
JP2019197897A (ja) 2019-11-14
TWI657488B (zh) 2019-04-21
US20180374957A1 (en) 2018-12-27

Similar Documents

Publication Publication Date Title
JP7278354B2 (ja) 半導体装置の作製方法
JP6866432B2 (ja) 半導体装置
JP7266084B2 (ja) 半導体装置の作製方法
JP7275189B2 (ja) 半導体装置
JP7209774B2 (ja) 半導体装置の作製方法
JP6478666B2 (ja) 半導体装置
JP6818097B2 (ja) トランジスタの作製方法
JP2020080410A (ja) 半導体装置
JP6560894B2 (ja) 半導体装置、表示装置、表示モジュール及び電子機器
JP2016139777A (ja) 半導体装置、該半導体装置の作製方法、または該半導体装置を有する表示装置
JP2015179839A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、及び該表示モジュールを有する電子機器
JP2016006867A (ja) 半導体装置、該半導体装置を有する表示装置
JP2015179840A (ja) 半導体装置、該半導体装置を有する表示装置、該表示装置を有する表示モジュール、並びに該半導体装置、該表示装置、又は該表示モジュールを有する電子機器
JP2015119175A (ja) 半導体装置及び表示装置
JP2015128151A (ja) 半導体装置及び表示装置
JP2015119174A (ja) 半導体装置及び表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190521

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190619

R150 Certificate of patent or registration of utility model

Ref document number: 6545491

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250