CN113327948A - 半导体装置、包括该半导体装置的显示装置 - Google Patents

半导体装置、包括该半导体装置的显示装置 Download PDF

Info

Publication number
CN113327948A
CN113327948A CN202110634377.2A CN202110634377A CN113327948A CN 113327948 A CN113327948 A CN 113327948A CN 202110634377 A CN202110634377 A CN 202110634377A CN 113327948 A CN113327948 A CN 113327948A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
insulating film
transistor
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110634377.2A
Other languages
English (en)
Inventor
三宅博之
冈崎健一
保坂泰靖
岛行德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN113327948A publication Critical patent/CN113327948A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight

Abstract

提供一种新颖的半导体装置。一种半导体装置，包括：第一晶体管；以及第二晶体管。第一晶体管包括：第一栅电极；第一栅电极上的第一绝缘膜；第一绝缘膜上的第一氧化物半导体膜；第一氧化物半导体膜上的第一源电极及第一漏电极；第一氧化物半导体膜、第一源电极及第一漏电极上的第二绝缘膜；以及第二绝缘膜上的第二栅电极。第二晶体管包括：第一漏电极；第一漏电极上的第二绝缘膜；第二绝缘膜上的第二氧化物半导体膜；第二氧化物半导体膜上的第二源电极及第二漏电极；第二氧化物半导体膜、第二源电极及第二漏电极上的第三绝缘膜；以及第三绝缘膜上的第三栅电极。第一氧化物半导体膜部分地重叠于第二氧化物半导体膜。

Description

半导体装置、包括该半导体装置的显示装置
技术领域
本发明的一个方式涉及一种具有氧化物半导体膜的半导体装置及包括该半导体装置的显示装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及一种物体、方法或制造方法。本发明涉及一种工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。尤其是，本发明的一个方式涉及一种半导体装置、显示装置、发光装置、蓄电装置、存储装置、其驱动方法及其制造方法。
在本说明书等中，半导体装置通常是指通过利用半导体特性而能够工作的装置。晶体管等半导体元件、半导体电路、运算装置、存储装置都是半导体装置的一个方式。摄像装置、显示装置、液晶显示装置、发光装置、电光装置、发电装置(包括薄膜太阳能电池、有机薄膜太阳能电池等)及电子设备有时包括半导体装置。
背景技术
通过利用形成在具有绝缘表面的衬底上的半导体薄膜来形成晶体管(也称为场效应晶体管(FET)或薄膜晶体管(TFT))的技术受到关注。该晶体管被广泛地应用于如集成电路(IC)或图像显示装置(显示装置)等电子器件。作为可以用于晶体管的半导体薄膜，以硅为代表的半导体材料被周知，另外，氧化物半导体也受到关注。
例如，专利文献1公开了一种层叠多个存储单元来缩小单元面积的技术，其中，存储单元包括具有氧化物半导体膜的第一晶体管和具有氧化物半导体膜的第二晶体管。
专利文献2公开了一种技术，其中设置具有以二维方式配置的多个像素的像素部和驱动该多个像素的驱动电路部，通过层叠包括驱动电路部的第一层和包括像素部的第二层，缩减像素部的外围的驱动电路部的面积。
[参考文献]
[专利文献1]
[专利文献1]日本专利申请公开第2013-138191号公报
[专利文献2]日本专利申请公开第2015-194577号公报
发明内容
如专利文献1、2所示，通过层叠多个晶体管，可以缩小晶体管面积。另一方面，层叠多个晶体管导致掩模个数或制造工序数的增加。
鉴于上述问题，本发明的一个方式的目的是提供一种掩模个数或制造工序数较少的层叠有多个晶体管的半导体装置。本发明的一个方式的另一目的是提供一种掩模个数或制造工序数得到抑制的层叠有具有氧化物半导体膜的多个晶体管的半导体装置。本发明的一个方式的另一目的是提供一种新颖的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。在本发明的一个方式中，并不需要实现所有上述目的。上述目的以外的目的从说明书等的记载看来是显而易见的，并可以从说明书等中抽取上述目的以外的目的。
本发明的一个方式是一种半导体装置，包括第一晶体管以及第二晶体管。第一晶体管包括：第一栅电极；第一栅电极上的第一绝缘膜；第一绝缘膜上的第一氧化物半导体膜；第一氧化物半导体膜上的第一源电极；第一氧化物半导体膜上的第一漏电极；第一氧化物半导体膜、第一源电极及第一漏电极上的第二绝缘膜；以及第二绝缘膜上的第二栅电极。第二晶体管包括：第一源电极和第一漏电极中的一个；第一漏电极上的第二绝缘膜；第二绝缘膜上的第二氧化物半导体膜；第二氧化物半导体膜上的第二源电极；第二氧化物半导体膜上的第二漏电极；第二氧化物半导体膜、第二源电极及第二漏电极上的第三绝缘膜；以及第三绝缘膜上的第三栅电极。第一氧化物半导体膜与第二氧化物半导体膜部分地重叠。
本发明的其他方式是一种半导体装置，包括第一晶体管以及第二晶体管。第一晶体管包括：第一栅电极；第一栅电极上的第一绝缘膜；第一绝缘膜上的第一氧化物半导体膜；第一氧化物半导体膜上的第一源电极；第一氧化物半导体膜上的第一漏电极；第一氧化物半导体膜、第一源电极及第一漏电极上的第二绝缘膜；以及第二绝缘膜上的第二栅电极。第二晶体管包括：第一绝缘膜上的第三栅电极；第三栅电极上的第二绝缘膜；在第二绝缘膜上且包括沟道区域、源区域及漏区域的第二氧化物半导体膜；与沟道区域接触的第三绝缘膜；与第三绝缘膜接触的第四栅电极；与源区域、漏区域及第四栅电极接触的第四绝缘膜；与源区域电连接的第二源电极；以及与漏区域电连接的第二漏电极。第一氧化物半导体膜与第二氧化物半导体膜部分地重叠。
在上述方式中，优选的是，第一栅电极与第二栅电极在第一绝缘膜及第二绝缘膜的开口中连接在一起，并且具有位于第一氧化物半导体膜的侧端部的外侧的区域。
在上述方式中，优选的是，第一氧化物半导体膜和/或第二氧化物半导体膜包含In、Zn和M(M是Al、Ga、Y或Sn)。
在上述方式中，优选的是，原子个数比为In∶M∶Zn＝4∶2∶3附近，并且在In为4的情况下，M为1.5以上且2.5以下，Zn为2以上且4以下。
在上述方式中，优选的是，第一氧化物半导体膜和第二氧化物半导体膜中的一个或两个包括结晶部，该结晶部具有c轴取向性。
本发明的其他方式是一种半导体装置，包括第一晶体管以及第二晶体管。第一晶体管包括：第一氧化物半导体膜；第一氧化物半导体膜上的第一绝缘膜；具有隔着第一绝缘膜与第一氧化物半导体膜重叠的区域的第一导电膜；第一氧化物半导体膜及第一导电膜上的第二绝缘膜；第一氧化物半导体膜上的第二导电膜；第一氧化物半导体膜上的第三导电膜；以及第一氧化物半导体膜、第二导电膜及第三导电膜上的第三绝缘膜。第二晶体管包括：第三导电膜；第三导电膜上的第三绝缘膜；第三绝缘膜上的第二氧化物半导体膜；第二氧化物半导体膜上的第四导电膜；以及第二氧化物半导体膜上的第五导电膜。第一氧化物半导体膜包括与第一绝缘膜接触的沟道区域、与第二绝缘膜接触的源区域以及与第二绝缘膜接触的漏区域。第一氧化物半导体膜与第二氧化物半导体膜部分地重叠。
本发明的其他方式是一种半导体装置，包括第一晶体管以及第二晶体管。第一晶体管包括：第一氧化物半导体膜；第一氧化物半导体膜上的第一绝缘膜；具有隔着第一绝缘膜与第一氧化物半导体膜重叠的区域的第一导电膜；第一氧化物半导体膜及第一导电膜上的第二绝缘膜；第一氧化物半导体膜上的第二导电膜；第一氧化物半导体膜上的第三导电膜；以及第一氧化物半导体膜、第二导电膜及第三导电膜上的第三绝缘膜。第二晶体管包括：第三导电膜；第三导电膜上的第三绝缘膜；第三绝缘膜上的第二氧化物半导体膜；第二氧化物半导体膜上的第四导电膜；第二氧化物半导体膜上的第五导电膜；第二氧化物半导体膜、第四导电膜、第五导电膜上的第四绝缘膜；以及具有隔着第四绝缘膜与第二氧化物半导体膜重叠的区域的第六导电膜。第一氧化物半导体膜包括与第一绝缘膜接触的沟道区域、与第二绝缘膜接触的源区域以及与第二绝缘膜接触的漏区域。第一氧化物半导体膜与第二氧化物半导体膜部分地重叠。
本发明的其他方式是一种半导体装置，包括第一晶体管以及第二晶体管。第一晶体管包括：第一氧化物半导体膜；第一氧化物半导体膜上的第一绝缘膜；具有隔着第一绝缘膜与第一氧化物半导体膜重叠的区域的第一导电膜；第一氧化物半导体膜及第一导电膜上的第二绝缘膜；第一氧化物半导体膜上的第二导电膜；第一氧化物半导体膜上的第三导电膜；以及第一氧化物半导体膜、第二导电膜及第三导电膜上的第三绝缘膜。第一氧化物半导体膜包括与第一绝缘膜接触的沟道区域、与第二绝缘膜接触的源区域以及与第二绝缘膜接触的漏区域。第二晶体管包括：第三导电膜；第三导电膜上的第三绝缘膜；第三绝缘膜上的第二氧化物半导体膜；第二氧化物半导体膜上的第四导电膜；第二氧化物半导体膜上的第五导电膜；第二氧化物半导体膜上的第四绝缘膜；具有隔着第四绝缘膜与第二氧化物半导体膜重叠的区域的第六导电膜；以及第二氧化物半导体膜及第六导电膜上的第五绝缘膜。第二氧化物半导体膜包括与第四绝缘膜接触的沟道区域、与第五绝缘膜接触的源区域以及与第五绝缘膜接触的漏区域。第一氧化物半导体膜与第二氧化物半导体膜部分地重叠。
在上述方式中，优选的是，第一氧化物半导体膜和/或第二氧化物半导体膜包含In、M(M是Al、Ga、Y或Sn)和Zn。
在上述方式中，优选的是，氧化物半导体膜的原子个数比为In∶M∶Zn＝4∶2∶3附近，并且在In为4的情况下，M为1.5以上且2.5以下，Zn为2以上且4以下。
在上述方式中，优选的是，第一氧化物半导体膜和/或第二氧化物半导体膜包括结晶部，该结晶部具有c轴取向性。
本发明的其他方式是一种显示装置，包括：上述方式中的任一个所述的半导体装置；以及发光元件。优选的是，该发光元件包含有机化合物，有机化合物包含高分子化合物。
本发明的其他方式是一种包括上述显示装置和触摸传感器的显示模块。本发明的其他方式是一种电子设备，包括：上述各方式中的任一个所述的半导体装置、上述显示装置或上述显示模块；以及操作键或电池。
通过本发明的一个方式，可以提供一种掩模个数或制造工序数较少的层叠有多个晶体管的半导体装置。通过本发明的一个方式，可以提供一种掩模个数或制造工序数较少的层叠有具有氧化物半导体膜的多个晶体管的半导体装置。通过本发明的一个方式，可以提供一种新颖的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。本发明的一个方式并不需要实现所有上述效果。这些效果以外的效果从说明书、附图、权利要求书等的记载看来是显而易见的，并可以从说明书、附图、权利要求书等的记载中抽取上述效果以外的效果。
附图说明
图1A和图1B是半导体装置的俯视图及截面图；
图2说明半导体装置的电路；
图3是半导体装置的截面图；
图4A和图4B是半导体装置的截面图；
图5是半导体装置的截面图；
图6A和图6B是半导体装置的截面图；
图7A和图7B说明能带；
图8A和图8B是说明半导体装置的制造方法的俯视图及截面图；
图9A和图9B是说明半导体装置的制造方法的俯视图及截面图；
图10A和图10B是说明半导体装置的制造方法的俯视图及截面图；
图11A和图11B是说明半导体装置的制造方法的俯视图及截面图；
图12A和图12B是说明半导体装置的制造方法的俯视图及截面图；
图13A和图13B是说明半导体装置的制造方法的俯视图及截面图；
图14A和图14B是说明半导体装置的制造方法的俯视图及截面图；
图15A和图15B是说明半导体装置的制造方法的俯视图及截面图；
图16A和图16B是说明半导体装置的制造方法的俯视图及截面图；
图17A和图17B是说明半导体装置的制造方法的俯视图及截面图；
图18A和图18B是说明半导体装置的俯视图及截面图；
图19A和图19B是说明半导体装置的制造方法的俯视图及截面图；
图20A和图20B是说明半导体装置的制造方法的俯视图及截面图；
图21A和图21B是说明半导体装置的制造方法的俯视图及截面图；
图22A和图22B是说明半导体装置的制造方法的俯视图及截面图；
图23A和图23B是说明半导体装置的制造方法的俯视图及截面图；
图24A和图24B是说明半导体装置的制造方法的俯视图及截面图；
图25A和图25B是说明半导体装置的制造方法的俯视图及截面图；
图26A和图26B是说明半导体装置的制造方法的俯视图及截面图；
图27A和图27B是说明半导体装置的制造方法的俯视图及截面图；
图28A和图28B是说明半导体装置的俯视图及截面图；
图29A和图29B是说明半导体装置的制造方法的俯视图及截面图；
图30A和图30B是说明半导体装置的俯视图及截面图；
图31说明半导体装置的电路；
图32是半导体装置的截面图；
图33是半导体装置的截面图；
图34A和图34B是半导体装置的截面图；
图35A和图35B说明能带；
图36A和图36B是说明半导体装置的制造方法的俯视图及截面图；
图37A和图37B是说明半导体装置的制造方法的俯视图及截面图；
图38A和图38B是说明半导体装置的俯视图及截面图；
图39A和图39B是说明半导体装置的制造方法的俯视图及截面图；
图40A和图40B是说明半导体装置的制造方法的俯视图及截面图；
图41A和图41B是说明半导体装置的制造方法的俯视图及截面图；
图42A和图42B是说明半导体装置的制造方法的俯视图及截面图；
图43A和图43B是说明半导体装置的制造方法的俯视图及截面图；
图44A和图44B是说明半导体装置的制造方法的俯视图及截面图；
图45A和图45B是说明半导体装置的制造方法的俯视图及截面图；
图46A和图46B是说明半导体装置的顶面及截面的图；
图47A和图47B是说明半导体装置的制造方法的俯视图及截面图；
图48A和图48B是说明半导体装置的俯视图及截面图；
图49A和图49B是说明半导体装置的制造方法的俯视图及截面图；
图50A和图50B是说明半导体装置的制造方法的俯视图及截面图；
图51A和图51B是说明半导体装置的制造方法的俯视图及截面图；
图52A和图52B是说明半导体装置的制造方法的俯视图及截面图；
图53A和图53B是说明半导体装置的制造方法的俯视图及截面图；
图54是发光元件的截面示意图；
图55A至图55D是说明EL层的制造方法的截面示意图；
图56是说明液滴喷射装置的示意图；
图57A至图57C示出氧化物半导体的原子个数比的范围；
图58是说明InMZnO4的结晶结构的图；
图59是说明将氧化物半导体用于沟道区域的晶体管的能带的图；
图60A至图60E示出CAAC-OS及单晶氧化物半导体的利用XRD的结构分析的图以及CAAC-OS的选区电子衍射图案；
图61A至图61E示出CAAC-OS的截面TEM图像、平面TEM图像及通过其图像分析而得到的图像；
图62A至图62D示出nc-OS的电子衍射图案以及截面TEM图像；
图63A和图63B示出a-like OS的截面TEM图像；
图64示出In-Ga-Zn氧化物的电子照射所引起的结晶部的变化；
图65是示出显示装置的一个方式的俯视图；
图66是示出显示装置的一个方式的截面图；
图67示出显示装置的一个方式的截面图；
图68是说明显示装置的方框图；
图69说明显示模块；
图70A至图70E说明电子设备；
图71A至图71G说明电子设备；
图72A和图72B是说明显示装置的立体图。
具体实施方式
下面，参照附图对实施方式进行说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，有时为了明确起见，夸大表示各构成要素的大小、层的厚度或区域。因此，本发明的一个方式并不一定限定于该尺寸。此外，附图示意性地示出了理想的例子，本发明的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而附的，而不是为了在数目方面上进行限定的。
在本说明书中，为了方便起见，使用“上”、“下”等表示配置的词句以参照附图说明构成要素的位置关系。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书等中，晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏极端子、漏区域或漏电极)与源极(源极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏极、沟道区域以及源极。注意，在本说明书等中，沟道区域是指电流主要流过的区域。
在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书等中，“源极”和“漏极”可以互相调换。
在本说明书等中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等的开关元件、电阻器、电感器、电容器、其他具有各种功能的元件等。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书等中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换称为“导电膜”。与此同样，有时可以将“绝缘膜”换称为“绝缘层”。
在本说明书等中，在没有特别的说明的情况下，关态电流是指晶体管处于关闭状态(也称为非导通状态、遮断状态)时的漏极电流。在没有特别的说明的情况下，n沟道型晶体管的关闭状态是指栅极与源极间的电压(Vgs：栅极-源极电压)低于阈值电压Vth的状态，p沟道型晶体管的关闭状态是指栅极与源极间的电压Vgs高于阈值电压Vth的状态。例如，n沟道型晶体管的关态电流有时是指栅极-源极电压Vgs低于阈值电压Vth时的漏极电流。
晶体管的关态电流有时取决于Vgs。因此，“晶体管的关态电流为I以下”有时指存在使晶体管的关态电流为I以下的Vgs。晶体管的关态电流有时是指预定的Vgs中的关闭状态、预定的范围内的Vgs中的关闭状态或能够获得充分低的关态电流的Vgs中的关闭状态等时的关态电流。
作为一个例子，设想一种n沟道型晶体管，该n沟道型晶体管的阈值电压Vth为0.5V，Vgs为0.5V时的漏极电流为1×10-9A，Vgs为0.1V时的漏极电流为1×10-13A，Vgs为-0.5V时的漏极电流为1×10-19A，Vgs为-0.8V时的漏极电流为1×10-22A。在Vgs为-0.5V时或在Vgs为-0.5V至-0.8V的范围内，该晶体管的漏极电流为1×10-19A以下，所以有时称该晶体管的关态电流为1×10-19A以下。由于存在该晶体管的漏极电流为1×10-22A以下的Vgs，因此有时称该晶体管的关态电流为1×10-22A以下。
在本说明书等中，有时以每沟道宽度W的电流值表示具有沟道宽度W的晶体管的关态电流，或者以每预定的沟道宽度(例如1μm)的电流值表示具有沟道宽度W的晶体管的关态电流。在为后者时，有时以电流/长度(例如，A/μm)表示关态电流。
晶体管的关态电流有时取决于温度。在本说明书中，在没有特别的说明的情况下，关态电流有时为室温、60℃、85℃、95℃或125℃下的关态电流。或者，关态电流有时为保证包括该晶体管的半导体装置等的可靠性的温度或者包括该晶体管的半导体装置等被使用的温度(例如，5℃至35℃的温度范围)下的关态电流。晶体管的关态电流为I以下的情况是指：在室温、60℃、85℃、95℃、125℃、保证包括该晶体管的半导体装置的可靠性的温度或者该半导体装置等被使用的温度(例如，5℃至35℃的温度范围)下，存在使晶体管的关态电流成为I以下的Vgs。
晶体管的关态电流有时取决于漏极与源极问的电压Vds。在本说明书中，在没有特别的说明的情况下，关态电流有时为Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V时的关态电流。或者，关态电流有时为保证包括该晶体管的半导体装置的可靠性的Vds或者该半导体装置等所使用的Vds下的关态电流。晶体管的关态电流为I以下的情况是指：在Vds为0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保证包括该晶体管的半导体装置等的可靠性的Vds或该半导体装置等所使用的Vds下，存在使晶体管的关态电流成为I以下的Vgs。
在上述关态电流的说明中，可以将漏极换称为源极。也就是说，关态电流有时指晶体管处于关闭状态时的流过源极的电流。
在本说明书等中，有时“泄漏电流”表示相同于关态电流的意思。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，晶体管的阈值电压是指在晶体管中形成沟道时的栅极电压(Vg)。具体而言，在以横轴表示栅极电压(Vg)且以纵轴表示漏极电流(Id)的平方根的图表中，晶体管的阈值电压有时是指：在标绘出的曲线(Vg-√Id特性)中将具有最大倾斜度的切线外推时的直线与漏极电流(Id)的平方根为0(Id为0A)处的交叉点的栅极电压(Vg)。或者，晶体管的阈值电压有时是指在以L为沟道长度且以W为沟道宽度，Id[A]×L[μm]/W[μm]的值为1×10-9[A]时的栅极电压(Vg)。
在本说明书等中，例如当导电性充分低时，有时“半导体”具有“绝缘体”的特性。此外，“半导体”和“绝缘体”的边境不太清楚，因此有时不能精确地区别“半导体”和“绝缘体”。由此，有时可以将本说明书等中的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书等中的“绝缘体”换称为“半导体”。另外，有时可以将本说明书等中的“绝缘体”换称为“半绝缘体”。
在本说明书等中，例如当导电性充分高时，有时“半导体”具有“导电体”的特性。此外，“半导体”和“导电体”的边境不太清楚，因此有时不能精确地区别“半导体”和“导电体”。由此，有时可以将本说明书等中的“半导体”换称为“导电体”。同样地，有时可以将本说明书等中的“导电体”换称为“半导体”。
在本说明书等中，半导体的杂质是指半导体的主要成分之外的元素。例如，浓度低于0.1atomic％的元素是杂质。如果半导体包含杂质，有可能在半导体中形成态密度(density of states：DOS)，载流子迁移率有可能降低，或者结晶性有可能降低。在半导体包含氧化物半导体时，作为改变半导体特性的杂质的例子，有第1族元素、第2族元素、第14族元素、第15族元素、主要成分之外的过渡金属等，作为典型例子，有氢(包含于水中)、锂、钠、硅、硼、磷、碳、氮。在氧化物半导体中，有时由于氢等杂质的混入产生氧缺陷。此外，当半导体包含硅时，作为改变半导体特性的杂质的例子，有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素。
实施方式1
在本实施方式中，参照图1A和图1B至图17A和图17B对本发明的一个方式的半导体装置及半导体装置的制造方法进行说明。
<1-1.半导体装置的结构实例1>
图1A是本发明的一个方式的半导体装置100的俯视图。图1B是沿着图1A中的点划线A1-A2的截面图。此外，图1B包括晶体管Tr1的沟道长度(L)方向上的截面以及晶体管Tr2的沟道长度(L)方向上的截面。
此外，在图1A中，为了方便起见，不示出半导体装置100的构成要素的一部分(例如，被用作栅极绝缘膜的绝缘膜)及构成要素的符号的一部分。注意，在后面的半导体装置的俯视图中也有时与图1A同样地不示出构成要素的一部分及构成要素的符号的一部分。
图1A和图1B所示的半导体装置100包括：晶体管Tr1；以及其至少一部分与晶体管Tr1重叠的晶体管Tr2。此外，晶体管Tr1及晶体管Tr2是底栅型晶体管。
由于晶体管Tr1至少部分地重叠于晶体管Tr2，所以可以减小晶体管的面积。
晶体管Tr1包括：衬底102上的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的氧化物半导体膜108；氧化物半导体膜108上的导电膜112a；氧化物半导体膜108上的导电膜112b；氧化物半导体膜108、导电膜112a及导电膜112b上的绝缘膜114；绝缘膜114上的绝缘膜116；以及绝缘膜116上的导电膜122c。
晶体管Tr2包括：导电膜112b；导电膜112b上的绝缘膜114；绝缘膜114上的绝缘膜116；绝缘膜116上的氧化物半导体膜128；氧化物半导体膜128上的导电膜122a；氧化物半导体膜128上的导电膜122b；氧化物半导体膜128、导电膜122a及导电膜122b上的绝缘膜124；绝缘膜124上的绝缘膜126；以及绝缘膜126上的导电膜130。此外，导电膜130通过设置在绝缘膜124、126中的开口182与导电膜122a连接。
如图1A和图1B所示，氧化物半导体膜108与氧化物半导体膜128部分地彼此重叠。另外，如图1A和图1B所示，优选的是，形成在晶体管Tr1的氧化物半导体膜108中的沟道区域不与形成在晶体管Tr2的氧化物半导体膜128中的沟道区域重叠。
如果晶体管Tr1的沟道区域与晶体管Tr2的沟道区域重叠，在工作中的一个晶体管有时影响到另一个晶体管。为了避免该负面影响，可以使用增大晶体管Tr1与晶体管Tr2之间的间隔的结构、或者在晶体管Tr1与晶体管Tr2之间设置导电膜的结构等。但是，在使用前者的结构的情况下，半导体装置的厚度增大。因此，例如在将半导体装置100形成在柔性衬底等上时，有时产生弯曲性等的问题。在使用后者的结构的情况下，有需要形成导电膜的工序以及半导体装置的厚度增大的问题。
另一方面，在本发明的一个方式的半导体装置100中，晶体管Tr1与晶体管Tr2重叠，并且，各晶体管的沟道区域彼此不重叠。此外，由于形成沟道区域的各氧化物半导体膜的一部分彼此重叠，所以可以适当地减小晶体管的面积。
此外，氧化物半导体膜108及氧化物半导体膜128都包含In、M(M为Al、Ga、Y或Sn)及Zn。例如，氧化物半导体膜108及氧化物半导体膜128优选都具有In的原子个数比大于M的原子个数比的区域。注意，本发明的一个方式的半导体装置不局限于此，它们可以具有In的原子个数比小于M的原子个数比的区域，或者也可以具有In的原子个数比等于M的原子个数比的区域。
优选的是，氧化物半导体膜108的组成与氧化物半导体膜128的组成相同或者大致相同。在氧化物半导体膜108的组成与氧化物半导体膜128的组成相同时，可以降低制造成本。注意，本发明的一个方式的半导体装置不局限于此，氧化物半导体膜108的组成与氧化物半导体膜128的组成也可以彼此不同。
当氧化物半导体膜108及氧化物半导体膜128都具有In的原子个数比大于M的原子个数比的区域时，可以提高晶体管Tr1及晶体管Tr2的场效应迁移率。具体而言，晶体管Tr1和晶体管Tr2的场效应迁移率中的一个或两个可以超过10cm2/Vs，优选的是，超过30cm2/Vs。
例如，当将上述场效应迁移率高的晶体管用于显示装置的生成栅极信号的栅极驱动器时，该显示装置可以具有宽度窄的边框。当将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)时，可以减少与显示装置连接的布线数。此外，当将上述场效应迁移率高的晶体管用于显示装置所包括的像素电路的选择晶体管和驱动晶体管中的一个或两个时，可以提高显示装置的显示品质。
图1A和图1B所示的半导体装置100可以适当地用于显示装置的像素电路。图1A和图1B所示的布局可以提高显示装置的像素密度。例如，即使显示装置的像素密度超过1000ppi(pixel per inch)或2000ppi，通过图1A和图1B所示的布局，也可以提高像素的开口率。注意，ppi是表示每英寸的像素数的单位。
<1-2.显示装置的像素电路>
将参照图2对将图1A和图1B所示的半导体装置100用于显示装置的像素电路的情况的例子进行说明。
图2是示出将半导体装置100用于显示装置的像素电路的情况的例子的电路图。
图2所示的半导体装置100包括：晶体管Tr1；晶体管Tr2；电容器Cs1；以及发光元件160。注意，图2示出两个半导体装置100在列方向上相邻的例子。半导体装置100被用作像素(也被称为子像素)。虽然图1A和图1B中未图示电容器Cs1，但是可以使用晶体管Tr1所包括的导电膜112b与晶体管Tr2所包括的导电膜122b之间的寄生电容形成电容器Cs1。
图2的电路图包括：对像素输入数据信号的数据线DL_Y-1；对相邻的像素输入数据信号的数据线DL_Y；对发光元件供应电位的阳极线ANODE_X-1；对相邻的发光元件供应电位的阳极线ANODE_X；以及对像素供应扫描信号的扫描线GL_X。
晶体管Tr1的源电极和漏电极中的一个与数据线DL_Y-1电连接。晶体管Tr1的第一栅电极及第二栅电极与扫描线GL_X电连接。晶体管Tr1通过成为开启状态或关闭状态来控制数据信号的写入。
电容器Cs1的一对电极中的一个电极与晶体管Tr1的源电极和漏电极中的另一个电连接。电容器Cs1的一对电极中的另一个电极与晶体管Tr2的第二栅电极(也被称为背栅电极)电连接。电容器Cs1具有保持被写入的数据的存储电容器的功能。
晶体管Tr2的源电极和漏电极中的一个与阳极线ANODE_X-1电连接。
发光元件160的一对电极中的一个电极与晶体管Tr2的源电极和漏电极中的另一个电连接，发光元件160的另一个电极与阴极线CATHODE电连接。此外，发光元件160的一对电极中的一个电极与电容器Cs1的一对电极中的另一个电极电连接。
上述结构是将图1A和图1B所示的半导体装置100用于显示装置的像素的情况的例子。
〈1-3.半导体装置的结构>
再次，对图1A和图1B所示的半导体装置100进行说明。在将图1A和图1B所示的半导体装置100用于显示装置的像素的情况下，例如可以使晶体管的沟道长度(L)及沟道宽度(W)、以及与晶体管连接的布线及电极的线宽度等较大。例如，当如图1A和图1B所示那样将晶体管Tr1和晶体管Tr2的至少一部分重叠地配置时，与将晶体管Tr1和晶体管Tr2设置在相同的平面上的情况相比，可以增大线宽度等，所以可以降低加工尺寸的不均匀。
此外，可以在晶体管Tr1与晶体管Tr2之间共同使用导电膜和绝缘膜中的一个或两个，所以可以减少掩模个数或工序数。
例如，在晶体管Tr1中，导电膜104被用作第一栅电极，导电膜112a被用作源电极，导电膜112b被用作漏电极，导电膜122c被用作第二栅电极。此外，在晶体管Tr1中，绝缘膜106被用作第一栅极绝缘膜，绝缘膜114、116被用作第二栅极绝缘膜。在晶体管Tr2中，导电膜112b被用作第一栅电极，导电膜122a被用作源电极，导电膜122b被用作漏电极，导电膜130被用作第二栅电极。此外，在晶体管Tr2中，绝缘膜114、116被用作第一栅极绝缘膜，绝缘膜124、126被用作第二栅极绝缘膜。
注意，在本说明书等中，有时将绝缘膜106称为第一绝缘膜，将绝缘膜114、116称为第二绝缘膜，将绝缘膜124、126称为第三绝缘膜。
在导电膜130上设置绝缘膜134，在绝缘膜134上设置绝缘膜136。在绝缘膜134、136中设置到达导电膜130的开口184。此外，在绝缘膜136上设置导电膜138。另外，导电膜138在开口184中与导电膜130连接。
此外，在导电膜138上设置绝缘膜140、EL层142、导电膜144。绝缘膜140覆盖导电膜138的侧端部的一部分，并防止导电膜138在相邻的像素之间产生短路。EL层142发射光。由导电膜138、EL层142、导电膜144构成发光元件160。导电膜138被用作发光元件160的一个电极。导电膜144被用作发光元件160的另一个电极。
如上所述，在本发明的一个方式的半导体装置中，层叠有多个晶体管，由此晶体管的面积得到减小。此外，由于在多个晶体管之间共同使用绝缘膜和导电膜中的一个或两个，所以可以减少掩模个数或工序数。
<1-4.栅电极的结构>
如图1A和图1B所示，晶体管Tr1及晶体管Tr2都包括两个栅电极。
在此，参照图1A和图1B以及图3对两个栅电极的效果进行说明。
此外，图3是沿着图1A的点划线B1-B2的截面图。图3包括晶体管Tr1的沟道宽度(W)方向上的截面。
如图3所示，被用作第二栅电极的导电膜122c在开口181中与被用作第一栅电极的导电膜104电连接。因此，导电膜104和导电膜122c被供应相同的电位。此外，如图3所示，氧化物半导体膜108位于与导电膜104及导电膜122c相对的位置，且夹在被用作两个栅电极的导电膜之间。导电膜104及导电膜122c的沟道宽度方向上的长度都大于氧化物半导体膜108的沟道宽度方向上的长度。氧化物半导体膜108的整体隔着绝缘膜106、114、116与导电膜104和导电膜122c重叠。
换言之，导电膜104与导电膜122c在设置于绝缘膜106、114、116中的开口181中连接，并具有位于氧化物半导体膜108的侧端部的外侧的区域。
通过采用上述结构，可以利用导电膜104及导电膜122c的电场电围绕晶体管Tr1所包括的氧化物半导体膜108。可以将如晶体管Tr1那样第一栅电极及第二栅电极的电场电围绕形成沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(S-channel)结构。
因为晶体管Tr1具有S-channel结构，所以可以通过利用被用作第一栅电极的导电膜104对氧化物半导体膜108有效地施加用来引起沟道的电场。由此，晶体管Tr1的电流驱动能力得到提高，从而可以得到高通态电流(on-state current)特性。此外，由于可以增大通态电流，所以可以减小晶体管Tr1的尺寸。另外，由于晶体管Tr1具有由被用作第一栅电极的导电膜104及被用作第二栅电极的导电膜122c围绕氧化物半导体膜108的结构，所以可以提高晶体管Tr1的机械强度。
虽然在上面说明第一栅电极与第二栅电极连接的结构，但是本发明的一个方式不局限于此。例如，如图1B所示的晶体管Tr2那样，被用作第二栅电极的导电膜130也可以与被用作晶体管Tr2的源电极或漏电极的导电膜122a电连接。
<1-5.半导体装置的构成要素>
接着，对本实施方式的半导体装置的构成要素进行详细说明。
[衬底]
只要是具有能够承受后续的加热处理的耐热性的材料，就对衬底102的材料等没有特别的限制。例如，作为衬底102，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底。作为衬底102，还可以使用由硅或碳化硅构成的单晶半导体衬底或多晶半导体衬底、由硅锗等构成的化合物半导体衬底、SOI(绝缘体上硅)衬底等。也可以将在这些衬底上设置有半导体元件的衬底用作衬底102。当作为衬底102使用玻璃衬底时，可以使用如下尺寸的玻璃衬底来制造大型显示装置：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)。
作为衬底102，也可以使用柔性衬底，并且在柔性衬底上直接设置半导体装置100。或者，也可以在衬底102与半导体装置100之间设置剥离层。剥离层可以在如下情况下使用：将在剥离层上形成的半导体装置的一部分或全部从衬底102分离并转置到其他衬底上。此时，可以将半导体装置100转置到耐热性低的衬底或柔性衬底上。
<导电膜>
导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b、导电膜122c、导电膜130、导电膜138及导电膜144可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、包含上述金属元素作为成分的合金或者包含上述金属元素的组合的合金等形成。
导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b、导电膜122c、导电膜130、导电膜138及导电膜144可以使用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等氧化物导电体形成。
尤其是，上述氧化物导电体适用于导电膜130。在此，对氧化物导电体进行说明。在本说明书等中，也可以将氧化物导电体称为OC(oxide conductor)。例如，氧化物导电体是通过如下方式而得到的：在氧化物半导体中形成氧缺陷，然后对该氧缺陷添加氢而在导带附近形成施主能级。其结果是，氧化物半导体的导电性增高，而成为导电体。可以将成为导电体的氧化物半导体称为氧化物导电体。一般而言，由于氧化物半导体具有大能隙，因此使可见光透过。氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，在氧化物导电体中起因于施主能级的吸收的影响小，由此，氧化物导电体具有与氧化物半导体同等的可见光透过性。
作为导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b、导电膜122c、导电膜130、导电膜138及导电膜144，可以使用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，由于可以通过湿蚀刻工序对薄膜进行加工，所以可以降低制造成本。
尤其是，上述Cu-X合金膜适用于导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b和导电膜122c中的一个或多个。作为Cu-X合金膜，尤其优选使用Cu-Mn合金膜。
作为导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b和导电膜122c中的一个或多个的材料，尤其优选使用上述金属元素中的铝、铜、钛、钨、钽和钼中的一个或多个。
作为导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b和导电膜122c中的一个或多个，优选使用包含氮和钽的氮化钽膜。该氮化钽膜具有导电性，并对铜及氢具有高阻挡性。因为从氮化钽膜释放的氢量少，所以可以作为与氧化物半导体膜108接触的金属膜或氧化物半导体膜108的附近的金属膜最适合地使用氮化钽膜。
[绝缘膜]
作为绝缘膜106、绝缘膜114、绝缘膜116、绝缘膜124、绝缘膜126、绝缘膜134、绝缘膜136及绝缘膜140，可以使用通过等离子体CVD法或溅射法等形成的包括下述膜中的至少一个的绝缘层：氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜。
绝缘膜106被用作抑制氧的透过的阻挡膜。例如，在绝缘膜114、绝缘膜116、氧化物半导体膜108、氧化物半导体膜128、绝缘膜124和绝缘膜126中的一个或多个具有过剩氧区域的情况下，绝缘膜106可以抑制氧的透过。
此外，与氧化物半导体膜108和氧化物半导体膜128中的一个或两个接触的绝缘膜优选为氧化物绝缘膜，并优选具有氧含量超过化学计量组成的区域(过剩氧区域)。换言之，具有过剩氧区域的氧化物绝缘膜能够释放氧。
例如，氧化物绝缘膜的过剩氧区域可以通过如下方式形成：在氧气氛下形成绝缘膜；在形成绝缘膜之后，在氧气氛下对绝缘膜进行加热处理；或者在形成绝缘膜之后，对绝缘膜添加氧。作为对成膜之后的绝缘膜添加氧的方法，优选利用等离子体处理。
被用作晶体管Tr1及晶体管Tr2的栅极绝缘膜的绝缘膜可以使用氧化铪形成。在作为被用作栅极绝缘膜的绝缘膜使用氧化铪的情况下，发挥如下效果。
氧化铪的相对介电常数比氧化硅及氧氮化硅高。因此，与使用氧化硅形成的绝缘膜相比，使用氧化铪形成的绝缘膜的厚度可以更大，由此，可以减少隧道电流引起的泄漏电流。也就是说，可以制造关态电流(off-state current)小的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪具有高相对介电常数。因此，为了制造关态电流小的晶体管，优选使用具有结晶结构的氧化铪。作为结晶结构的例子，可以举出单斜晶系及立方晶系。注意，本发明的一个方式不局限于上述例子。
被用作晶体管Tr1及晶体管Tr2的栅极绝缘膜的绝缘膜可以使用氮化硅形成。在作为被用作栅极绝缘膜的绝缘膜使用氮化硅的情况下，发挥如下效果。与氧化硅相比，氮化硅的相对介电常数较高且为了获得与氧化硅相等的静电容量所需要的厚度较大。因此，可以增加栅极绝缘膜的厚度。因此，可以通过抑制晶体管Tr1及晶体管Tr2的绝缘耐压的下降并提高绝缘耐压来防止晶体管Tr1及晶体管Tr2的静电破坏。
绝缘膜114、116、124、126具有对氧化物半导体膜108和/或氧化物半导体膜128供应氧的功能。也就是说，绝缘膜114、116、124、126包含氧。绝缘膜114、124是能够使氧透过的绝缘膜。注意，绝缘膜114还被用作在后面的工序中形成绝缘膜116时缓解对氧化物半导体膜108造成的损伤的膜。绝缘膜124还被用作在后面的工序中形成绝缘膜126时缓解对氧化物半导体膜128造成的损伤的膜。
作为绝缘膜114、124，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜114、124中的缺陷量较少，典型的是，通过电子自旋共振(ESR：electron spin resonance)测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为，若绝缘膜114、124的缺陷密度高，氧则与该缺陷键合，而使绝缘膜114中的氧的透过量减少。
绝缘膜114、124可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(EV_OS)与导带底的能量(EC_OS)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜、氮氧化物的释放量少的氧氮化铝膜等。
此外，在热脱附谱分析法(TDS)中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是氨的释放量为1×1018cm-3以上且5×1019cm-3以下。注意，上述氨释放量为在TDS中的加热处理的温度为50℃至650℃或者50℃至550℃的范围内被释放的氨的总量。上述氨释放量为在TDS中换算为氨分子的氨释放量的总量。
氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)，典型的是NO2或NO在绝缘膜114、124中形成能级。该能级位于氧化物半导体膜108、128的能隙中。由此，当氮氧化物扩散到绝缘膜114与氧化物半导体膜108的界面、或者绝缘膜124与氧化物半导体膜128的界面时，有时在绝缘膜114、124一侧电子被该能级俘获。其结果是，被俘获的电子留在绝缘膜114与氧化物半导体膜108的界面附近、或者绝缘膜124与氧化物半导体膜128的界面附近，由此晶体管的阈值电压向正方向漂移。
在加热处理中，氮氧化物与氨及氧起反应。由于在加热处理中绝缘膜114、124所包含的氮氧化物与绝缘膜116、126所包含的氨起反应，所以绝缘膜114、124所包含的氮氧化物减少。因此，在绝缘膜114与氧化物半导体膜108的界面、或者绝缘膜124与氧化物半导体膜128的界面电子不容易被俘获。
通过使用上述氧化物绝缘膜，绝缘膜114、124可以减小晶体管的阈值电压的漂移，从而可以降低晶体管的电特性的变动。
通过晶体管的制造工序中的加热处理，典型的是300℃以上且低于350℃的加热处理，在100K以下的绝缘膜114、124的ESR谱中，观察到g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。通过使用X带的ESR测定而得到的第一信号与第二信号的分割宽度(split width)及第二信号与第三信号的分割宽度为5mT左右。g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3，典型为1×1017spins/cm3以上且低于1×1018spins/cm3。
在100K以下的ESR谱中，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和相当于起因于氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)的信号的自旋密度的总和。作为氮氧化物的典型例子，有一氧化氮、二氧化氮。可以认为，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总数越少，氧化物绝缘膜中的氮氧化物含量越少。
上述氧化物绝缘膜的利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的氧化物绝缘膜。
绝缘膜116、126使用氧含量超过化学计量组成的氧化物绝缘膜形成。通过加热，氧的一部分从氧含量超过化学计量组成的氧化物绝缘膜中释放。氧含量超过化学计量组成的氧化物绝缘膜的氧释放量为1.0×1019cm-3以上，优选为3.0×1020cm-3以上。注意，上述氧释放量为在TDS中的加热处理的温度为50℃至650℃或者50℃至550℃的范围内被释放的氧的总量。上述氧释放量为在TDS中换算为氧分子的氧释放量的总量。
作为绝缘膜116、126可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜116、126中的缺陷量较少，典型的是，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于1.5×1018spins/em3，更优选为1×1018spins/cm3以下。
由于绝缘膜114和116以及绝缘膜124和126可以使用包含相同种类的材料的绝缘膜形成，所以有时无法明确地确认到绝缘膜114与116的界面以及绝缘膜124与126的界面。因此，在本实施方式中，以虚线表示绝缘膜114与116的界面以及绝缘膜124与126的界面。
绝缘膜134被用作晶体管Tr1及晶体管Tr2的保护绝缘膜。
绝缘膜134包含氢和氮中的一个或两个。另外，绝缘膜134包含氮及硅。绝缘膜134具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜134，能够防止氧从氧化物半导体膜108及氧化物半导体膜128扩散到外部，并且能够防止绝缘膜114、116、124、126所包含的氧扩散到外部，还能够防止氢、水等从外部侵入氧化物半导体膜108、128中。
绝缘膜134例如可以使用氮化物绝缘膜形成。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。
[氧化物半导体膜]
氧化物半导体膜108及128可以使用上述材料形成。
当氧化物半导体膜108及128都包含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In>M。这种溅射靶材的金属元素的原子个数比例如为In∶M∶Zn＝2∶1∶3、In∶M∶Zn＝3∶1∶2、In∶M∶Zn＝4∶2∶4.1。
当氧化物半导体膜108及氧化物半导体膜128都包含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≤M。这种溅射靶材的金属元素的原子个数比例如为In∶M∶Zn＝1∶1∶1、In∶M∶Zn＝1∶1∶1.2、In∶M∶Zn＝1∶3∶2、In∶M∶Zn＝1∶3∶4、In∶M∶Zn＝1∶3∶6。
当氧化物半导体膜108及氧化物半导体膜128都为In-M-Zn氧化物时，作为溅射靶材优选使用包含多晶In-M-Zn氧化物的靶材。通过使用包含多晶In-M-Zn氧化物的靶材，容易形成具有结晶性的氧化物半导体膜108及128。注意，所形成的氧化物半导体膜108及128中的金属元素的原子个数比在上述溅射靶材的金属元素的原子个数比的±40％的范围内变动。例如，在作为氧化物半导体膜108及128的溅射靶材使用In、Ga和Zn的原子个数比为4∶2∶4.1的溅射靶材时，有时氧化物半导体膜108及128的In、Ga和Zn的原子个数比为4∶2∶3或者4∶2∶3附近。
氧化物半导体膜108及128的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。通过使用这种能隙较宽的氧化物半导体，可以降低晶体管Tr1及Tr2的关态电流。
氧化物半导体膜108及128的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。
包含在氧化物半导体膜108及128中的氢与键合于金属原子的氧起反应生成水，与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时氢的一部分与键合于金属原子的氧键合，而产生作为载流子的电子。因此，包括包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体膜108及128中的氢。
具体而言，在氧化物半导体膜108及128中，利用SIMS测得的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。
当氧化物半导体膜108及128包含第14族元素之一的硅或碳时，在氧化物半导体膜108及128中氧缺陷增加，使得氧化物半导体膜108及128成为n型膜。因此，氧化物半导体膜108及128中的利用SIMS分析测得的硅浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。氧化物半导体膜108及128中的利用SIMS分析测得的碳浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，氧化物半导体膜108及氧化物半导体膜128的利用SIMS分析测得的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。碱金属及碱土金属当与氧化物半导体键合时有时生成载流子，此时，晶体管的关态电流增大。由此，优选降低氧化物半导体膜108及128中的碱金属或碱土金属的浓度。
氧化物半导体膜108及氧化物半导体膜128例如可以具有非单晶结构。非单晶结构的例子包括下述CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构以及非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
上述所记载的导电膜、绝缘膜及氧化物半导体膜等各种膜可以利用溅射法、等离子体增强化学气相沉积(PECVD：plasma enhanced chemical vapor deposition)法、热CVD法形成。作为热CVD法的例子，可以举出MOCVD(metal organic chemical vapordeposition：有机金属化学气相沉积)法、ALD(atomic layer deposition：原子层沉积)法。
热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜：将源气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或减压，使其在衬底附近或在衬底上发生反应。
另外，也可以以如下条件进行利用ALD法的成膜：将处理室内的压力设定为大气压或减压，使用用于反应的源气体。
通过MOCVD法或ALD法等热CVD法可以形成本实施方式所述的导电膜、绝缘膜、氧化物半导体膜等各种膜。例如，In-Ga-Zn-O膜可以使用三甲基铟、三甲基镓及二甲基锌形成。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。另外，二甲基锌的化学式为Zn(CH3)2。不局限于上述组合，可以使用三乙基镓(化学式：Ga(C2H5)3)代替三甲基镓，并可以使用二乙基锌(化学式：Zn(C2H5)2)代替二甲基锌。
例如，在通过使用ALD法的成膜装置形成氧化铪膜时，使用如下两种气体：用作氧化剂的臭氧(O3)；以及通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体。此外，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。作为其他材料液的例子，有四(乙基甲基酰胺)铪。
例如，在通过使用ALD法的成膜装置形成氧化铝膜时，使用如下两种气体：用作氧化剂的H2O；以及通过使包含溶剂和铝前体化合物的液体(例如，三甲基铝(TMA))气化而得到的源气体。此外，三甲基铝的化学式为Al(CH3)3。作为其他材料液的例子，有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)。
例如，在通过使用ALD法的成膜装置形成氧化硅膜时，将六氯乙硅烷附着在成膜面上，去除附着物所包含的氯，供应氧化性气体(例如，O2、一氧化二氮)的自由基使其与附着物起反应。
例如，在通过使用ALD法的成膜装置形成钨膜时，使用WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用采用ALD法的成膜装置形成氧化物半导体膜如In-Ga-ZnO膜时，依次反复引入In(CH3)3气体和O3气体形成In-O层，然后使用Ga(CH3)3气体和O3气体形成GaO层，之后使用Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。此外，也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。另外，也可以使用Zn(CH3)2气体。
<1-6.半导体装置的结构实例2〉
下面，参照图4A和图4B及图5对图1A和图1B所示的半导体装置100的变形例子进行说明。
图4A是示出图1B所示的半导体装置100的变形例子的截面图。图4B是示出图1B所示的半导体装置100的变形例子的截面图。图5是示出图1B所示的半导体装置100的变形例子的截面图。
图4A示出没有设置被用作半导体装置100所包括的晶体管Tr1的第二栅电极的导电膜122c的结构。
图4B示出没有设置被用作半导体装置100所包括的晶体管Tr2的第二栅电极的导电膜130、导电膜130上的绝缘膜134的结构。此外，在图4B所示的结构中，在绝缘膜124、绝缘膜126和绝缘膜136中形成开口183代替在绝缘膜124和绝缘膜126中形成的开口182、在绝缘膜134和绝缘膜136中形成的开口184。通过采用包括一个开口的结构，可以减少制造工序，所以是优选的。
图5示出没有设置被用作半导体装置100所包括的晶体管Tr1的第二栅电极的导电膜122c、被用作晶体管Tr2的第二栅电极的导电膜130、半导体装置100所包括的导电膜130上的绝缘膜134的结构。此外，与图4B同样，在绝缘膜124、绝缘膜126和绝缘膜136中形成开口183。
<1-7.半导体装置的结构实例3>
下面，参照图6A和图6B及图7A和图7B对图1A和图1B所示的半导体装置100的变形例子进行说明。
下面，对氧化物半导体膜的叠层结构进行说明。
图6A和图6B是半导体装置100所包括的晶体管Tr1的沟道长度(L)方向上的截面图。
图6A示出晶体管Tr1的氧化物半导体膜108包括氧化物半导体膜108a、氧化物半导体膜108a上的氧化物半导体膜108b以及氧化物半导体膜108b上的氧化物半导体膜108c的结构。换言之，氧化物半导体膜108具有三层结构。
图6B示出晶体管Tr1的氧化物半导体膜108包括氧化物半导体膜108b以及氧化物半导体膜108b上的氧化物半导体膜108c的结构。换言之，氧化物半导体膜具有两层结构。
图7A和图7B示出氧化物半导体膜108及接触于氧化物半导体膜108的绝缘膜的能带结构的例子。
图7A示出叠层体的膜厚度方向上的能带图的一个例子，该叠层体具有绝缘膜106、氧化物半导体膜108a、108b、108c以及绝缘膜114。图7B示出叠层体的膜厚度方向上的能带图的一个例子，该叠层体具有绝缘膜106、氧化物半导体膜108b、108c以及绝缘膜114。为了容易理解，在能带图中示出绝缘膜106、氧化物半导体膜108a、108b、108c及绝缘膜114的导带底的能级(Ec)。
图7A是如下结构的能带图：作为绝缘膜106及114使用氧化硅膜，作为氧化物半导体膜108a使用利用金属元素的原子个数比为In∶Ga∶Zn＝1∶3∶2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108b使用利用金属元素的原子个数比为In∶Ga∶Zn＝4∶2∶4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108c使用利用金属元素的原子个数比为In∶Ga∶Zn＝1∶3∶2的金属氧化物靶材而形成的氧化物半导体膜。
图7B是如下结构的能带图：作为绝缘膜106及114使用氧化硅膜，作为氧化物半导体膜108b使用利用金属元素的原子个数比为In∶Ga∶Zn＝4∶2∶4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜108c使用利用金属元素的原子个数比为In∶Ga∶Zn＝1∶3∶2的金属氧化物靶材而形成的金属氧化膜。
如图7A和图7B所示，在氧化物半导体膜108a与氧化物半导体膜108b之间以及氧化物半导体膜108b与氧化物半导体膜108c之间，导带底的能级平缓地变化。换言之，导带底的能级连续地变化或连续接合。为了实现这样的能带结构，不使在氧化物半导体膜108a与氧化物半导体膜108b的界面处或氧化物半导体膜108b与氧化物半导体膜108c的界面处存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜108a与氧化物半导体膜108b之间及在氧化物半导体膜108b与氧化物半导体膜108c之问形成连续接合，使用具备装载闭锁室的多室成膜装置(溅射装置)以使各膜不暴露于大气中的方式连续地层叠。
通过采用图7A和图7B的能带结构，氧化物半导体膜108b成为阱(well)，在使用上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜108b中。
通过设置氧化物半导体膜108a和/或氧化物半导体膜108c，可以使氧化物半导体膜108b远离陷阱能级。
此外，有时与用作沟道区域的氧化物半导体膜108b的导带底能级(Ec)相比，陷阱能级离真空能级更远，而在陷阱能级中容易积累电子。当电子积累在陷阱能级中时，该电子成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选的是，陷阱能级比氧化物半导体膜108b的导带底能级(Ec)更接近于真空能级。通过采用上述结构，可以抑制电子积累在陷阱能级。其结果是，能够增大晶体管的通态电流及场效应迁移率。
氧化物半导体膜108a、108c与氧化物半导体膜108b相比导带底的能级更接近于真空能级。典型的是，氧化物半导体膜108b的导带底能级与氧化物半导体膜108a、108c的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜108a、108c的电子亲和势与氧化物半导体膜108b的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
通过采用上述结构，氧化物半导体膜108b成为电流的主要路径并被用作沟道区域。此外，由于氧化物半导体膜108a、108c包括形成沟道区域的氧化物半导体膜108b所包含的金属元素中的一种或多种，所以在氧化物半导体膜108a与氧化物半导体膜108b的界面处或在氧化物半导体膜108b与氧化物半导体膜108c的界面处不容易产生界面散射。由此，由于在该界面中载流子的移动不被阻碍，所以晶体管的场效应迁移率得到提高。
为了防止氧化物半导体膜108a、108c被用作沟道区域的一部分，作为氧化物半导体膜108a、108c使用导电率够低的材料。或者，作为氧化物半导体膜108a、108c使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜108b且其导带底能级与氧化物半导体膜108b的导带底能级有差异(能带偏移)的材料。此外，为了抑制产生起因于漏极电压值的阈值电压之间的差异，氧化物半导体膜108a、108c优选使用其导带底能级比氧化物半导体膜108b的导带底能级更接近于真空能级材料形成。例如，氧化物半导体膜108b的导带底能级与氧化物半导体膜108a、108c的导带底能级之差优选为0.2eV以上，更优选为0.5eV以上。
氧化物半导体膜108a、108c优选不包含尖晶石型结晶结构。这是因为如果氧化物半导体膜108a、108c包含尖晶石型结晶结构，导电膜112a、112b的构成元素有时会在该尖晶石型结晶结构与其他区域的界面处扩散到氧化物半导体膜108b中。注意，氧化物半导体膜108a、108c优选为后述的CAAC-OS，此时，可以得到对导电膜112a、112b的构成元素如铜元素的高阻挡性。
氧化物半导体膜108a、108c的厚度大于或等于能够抑制导电膜112a、112b的构成元素扩散到氧化物半导体膜108b的厚度且小于从绝缘膜114向氧化物半导体膜108b的氧的供应被抑制的厚度。例如，当氧化物半导体膜108a、108c的厚度为10nm以上时，能够抑制导电膜112a、112b的构成元素扩散到氧化物半导体膜108b。当氧化物半导体膜108a、108c的厚度为100nm以下时，能够高效地从绝缘膜114向氧化物半导体膜108b供应氧。
当氧化物半导体膜108a、108c为In-M-Zn氧化物(M为Al、Ga、Y或Sn)，其中M的原子个数比高于In的原子个数比时，可以使氧化物半导体膜108a、108c的能隙变大并使其电子亲和势变小。因此，也可以根据元素M的比率控制氧化物半导体膜108a、108c与氧化物半导体膜108b的电子亲和势之差。此外，因为M是与氧的键合力强的金属元素，所以在元素M的原子个数比高于In的氧化物半导体层中不容易产生氧缺陷。
当作为氧化物半导体膜108a、108c使用In-M-Zn氧化物时，除了Zn及0之外的In和M的比率优选为：In的原子百分比低于50atomic％，M的原子百分比高于50atomic％，更优选为：In的原子百分比低于25atomic％，M的原子百分比高于75atomic％。另外，作为氧化物半导体膜108a、108c，也可以使用氧化镓膜。
]另外，当氧化物半导体膜108a、108b、108c为In-M-Zn氧化物时，氧化物半导体膜108a、108c中的M的原子个数比大于氧化物半导体膜108b中的M的原子个数比。典型的是，氧化物半导体膜108a、108c中的M的原子个数比为氧化物半导体膜108b中的M的原子个数比的1.5倍以上，优选为2倍以上，更优选为3倍以上。
另外，当氧化物半导体膜108a、108b、108c为In-M-Zn氧化物时，在氧化物半导体膜108b的原子个数比为In∶M∶Zn＝x1∶y1∶z1，并且氧化物半导体膜108a、108c的原子个数比为In∶M∶Zn＝x2∶y2∶z2的情况下，y2/x2大于y1/x1，y2/x2优选为y1/x1的1.5倍以上，y2/x2更优选为y1/x1的2倍以上，y2/x2进一步优选为y1/x1的3倍以上或4倍以上。此时，在氧化物半导体膜108b中，y1优选为x1以上，此时包括氧化物半导体膜108b的晶体管可以具有稳定的电特性。但是，在y1为x1的3倍以上的情况下，包括氧化物半导体膜108b的晶体管的场效应迁移率会降低。因此，y1优选小于x1的3倍。
在氧化物半导体膜108b是In-M-Zn氧化物，并且用于形成氧化物半导体膜108b的靶材的金属元素的原子个数比为In∶M∶Zn＝x1∶y1∶z1的情况下，x1/y1优选为1/3以上且6以下，更优选为1以上且6以下，z1/y1优选为1/3以上且6以下，更优选为1以上且6以下。注意，当z1/y1为1以上且6以下时，容易作为氧化物半导体膜108b形成后述CAAC-OS。作为靶材的金属元素的原子个数比的典型例子，可以举出In∶M∶Zn＝4∶2∶4.1、In∶M∶Zn＝1∶1∶1.2、In∶M∶Zn＝3∶1∶2。
在氧化物半导体膜108a、108c是In-M-Zn氧化物，并且用于形成氧化物半导体膜108a、108c的靶材的金属元素的原子个数比为In∶M∶Zn＝x2∶y2∶z2的情况下，x2/y2＜x1/y1，z2/y2优选为1/3以上且6以下，更优选为1以上且6以下。当M的原子个数比高于In时，能够扩大氧化物半导体膜108a、108c的能隙并减小其电子亲和势，由此y2/x2优选为3以上或4以上。作为靶材的金属元素的原子个数比的典型例子，可以举出In∶M∶Zn＝1∶3∶2、In∶M∶Zn＝1∶3∶4、In∶M∶Zn＝1∶3∶5、In∶M∶Zn＝1∶3∶6、In∶M∶Zn＝1∶4∶2、In∶M∶Zn＝1∶4∶4、In∶M∶Zn＝1∶4∶5、In∶M∶Zn＝1∶5∶5。
另外，在氧化物半导体膜108a、108c为In-M氧化物的情况下，当作为M不包含二价金属原子(例如，锌)时，能够形成不具有尖晶石型结晶结构的氧化物半导体膜108a、108c。作为氧化物半导体膜108a、108c，例如可以使用In-Ga氧化物膜。例如，通过溅射法并使用In-Ga金属氧化物靶材(In∶Ga＝7∶93)，可以形成该In-Ga氧化物膜。为了通过使用DC放电的溅射法形成氧化物半导体膜108a、108c，在假设In∶M的原子个数比为x∶y时，优选y/(x+y)为0.96以下，更优选为0.95以下，例如为0.93。
在氧化物半导体膜108a、108b、108c中，上述原子个数比中的原子比率在±40％的范围内变动作为误差。
在图6A和图6B中晶体管Tr1的氧化物半导体膜108具有两层的叠层结构或三层的叠层结构，晶体管Tr2的氧化物半导体膜128也可以具有与此同样的结构。
如上所述，在本发明的半导体装置中，可以改变第二栅电极的有无，或者改变氧化物半导体膜的叠层结构。本实施方式的晶体管的结构可以自由地彼此组合。
<1-8.半导体装置的制造方法>
接着，参照图8A和图8B至图17A和图17B对本发明的一个方式的半导体装置100的制造方法进行说明。
此外，图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A、图16A及图17A是说明半导体装置100的制造方法的俯视图，图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B、图16B及图17B是说明半导体装置100的制造方法的截面图。
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成被用作第一栅电极的导电膜104。然后，在导电膜104上形成被用作第一栅极绝缘膜的绝缘膜106(参照图8A和图8B)。
在本实施方式中，作为衬底102使用玻璃衬底，并且，作为被用作第一栅电极的导电膜104，通过溅射法形成厚度为100nm的钨膜。作为绝缘膜106，通过PECVD法形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
另外，绝缘膜106可以具有氮化硅膜的叠层结构。具体而言，氮化硅膜可以具有第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构的例子如下。
例如，可以在如下条件下形成厚度为50nm的第一氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体供应给PECVD装置的反应室，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体供应给PECVD装置的反应室，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的第三氮化硅膜：作为源气体将流量为200sccm的硅烷以及流量为5000sccm的氮供应给PECVD装置的反应室，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
另外，可以在衬底温度为350℃以下的条件下形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜。
当绝缘膜106具有氮化硅膜的三层结构时，例如在作为导电膜104使用包含铜(Cu)的导电膜的情况下，能够发挥如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜104扩散。第二氮化硅膜具有释放氢的功能，并可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢的释放量少的膜且可以抑制从第二氮化硅膜释放的氢扩散。
接着，在绝缘膜106上形成氧化物半导体膜108(参照图9A和图9B)。
在本实施方式中，通过溅射法并使用In-Ga-Zn金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成氧化物半导体膜。上述氧化物半导体膜的形成时的衬底温度为170℃。作为形成氧化物半导体膜时的成膜气体，使用流量为60sccm的氧气体和流量为140sccm的氩气体。然后，将上述氧化物半导体膜加工为所希望的形状，由此形成岛状的氧化物半导体膜108。此外，在形成氧化物半导体膜时使用湿蚀刻装置。
接着，在绝缘膜106及氧化物半导体膜108上形成导电膜，将其加工为所希望的形状，由此形成导电膜112a、112b。然后，在绝缘膜106、氧化物半导体膜108及导电膜112a、112b上形成绝缘膜114、116(参照图10A和图10B)。
在本实施方式中，作为导电膜112a、112b，通过溅射法形成依次层叠有厚度为100nm的铝膜以及厚度为50nm的钛膜的叠层膜。
在形成导电膜112a、112b后，也可以洗涤氧化物半导体膜108的表面(背沟道一侧)。该洗涤例如可以使用磷酸水溶液等蚀刻剂进行。通过该洗涤，可以去除附着于氧化物半导体膜108表面的杂质(例如，包含在导电膜112a、112b中的元素)。注意，不一定必须进行该洗涤，根据情况可以不进行该洗涤。
在导电膜112a、112b的形成过程和/或上述洗涤工序中，氧化物半导体膜108的不被导电膜112a、112b覆盖的区域的厚度有时变薄。
在本实施方式中，作为绝缘膜114及绝缘膜116通过PECVD法分别形成厚度为20nm的氧氮化硅膜及厚度为200nm的氧氮化硅膜。
优选的是，在形成绝缘膜114之后，在不暴露于大气的状态下连续地形成绝缘膜116。在形成绝缘膜114之后，在不暴露于大气的状态下，调节源气体的流量、压力、高频功率和衬底温度中的至少一个而连续地形成绝缘膜116，由此可以减少绝缘膜114与绝缘膜116的界面处的来源于大气成分的杂质浓度，并且可以使绝缘膜114、116中的氧移动到氧化物半导体膜108中，从而可以降低氧化物半导体膜108中的氧缺陷的量。
在本实施方式中，作为绝缘膜114，在如下条件下利用PECVD法形成氧氮化硅膜：保持衬底102的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，以13.56MHz将100W的高频功率(功率密度为1.6×10-2W/cm2)供应到平行板电极。
作为绝缘膜116，在如下条件下形成氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD装置的处理室内的衬底温度保持为180℃以上且350℃以下，将源气体引入处理室中，将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并且，对设置于处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
作为绝缘膜116的成膜条件，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，并且源气体的氧化被促进，因此，绝缘膜116中的氧含量超过化学计量组成。在以上述温度范围内的衬底温度形成的膜中，硅与氧的键合力较弱，因此，通过后面工序的加热处理而使膜中的氧的一部分脱离。由此，可以形成氧含量超过化学计量组成且通过加热释放氧的一部分的氧化物绝缘膜。
另外，在绝缘膜116的形成工序中，绝缘膜114被用作氧化物半导体膜108的保护膜。因此，可以在减少对氧化物半导体膜108造成的损伤的同时使用功率密度高的高频功率形成绝缘膜116。
另外，在绝缘膜116的成膜条件中，当增加相对于氧化性气体的包含硅的沉积气体的流量时，可以减少绝缘膜116中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘膜，其中，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为1.5×1017spins/cm3以下。其结果是，能够提高晶体管Tr1的可靠性。
优选在形成绝缘膜114、116之后进行加热处理(以下，称为第一加热处理)。通过第一加热处理，可以降低包含于绝缘膜114、116中的氮氧化物。通过第一加热处理，可以将包含于绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108，使得降低氧化物半导体膜108中的氧缺陷的量。
第一加热处理的温度典型地为低于400℃，优选为低于375℃，进一步优选为150℃以上且350℃以下。第一加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)或稀有气体(例如，氩、氦)的气氛下进行。此外，优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。在该加热处理中可以使用电炉、RTA(rapid thermal anneal：快速热退火)装置等。
接着，在绝缘膜116上形成氧化物半导体膜128(参照图11A和图11B)。
在本实施方式中，通过溅射法并使用In-Ga-Zn金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成氧化物半导体膜。上述氧化物半导体膜的形成时的衬底温度为170℃。作为形成氧化物半导体膜时的成膜气体，使用流量为60sccm的氧气体和流量为140sccm的氩气体。然后，将上述氧化物半导体膜加工为所希望的形状，由此形成岛状的氧化物半导体膜128。此外，在形成氧化物半导体膜时，使用湿蚀刻装置。
接着，在绝缘膜116及氧化物半导体膜128上形成导电膜122a、122b、122c，然后，在绝缘膜116、氧化物半导体膜128及导电膜122a、122b、122c上形成绝缘膜124、126(参照图12A和图12B)。
导电膜122a、122b、122c可以利用与上述导电膜112a、112b同样的方法形成。绝缘膜124、126可以利用与上述绝缘膜114、116同样的方法形成。
接着，在绝缘膜124、126的所希望的区域中形成到达导电膜122a的开口182。然后，在绝缘膜126及导电膜122a上形成导电膜130(参照图13A和图13B)。
在形成开口182时，可以使用干蚀刻装置或湿蚀刻装置。使用包含铟、锡和硅的氧化物(也被称为ITSO)靶材(In2O3∶SnO2∶SiO2＝85∶10∶5[重量％])形成厚度为100nm的ITSO膜，将其加工为岛状，由此得到导电膜130。
接着，在绝缘膜126及导电膜130上形成成为绝缘膜134及136的绝缘膜的叠层膜。然后，在该叠层膜的所希望的区域中形成到达导电膜130的开口184(参照图14A和图14B)。
作为绝缘膜134，通过PECVD法形成厚度为200nm的氧氮化硅膜。作为绝缘膜136，形成厚度为1.5μm的感光丙烯酸树脂类有机树脂膜。
在形成开口184时，使用干蚀刻装置或湿蚀刻装置。
接着，在绝缘膜136及导电膜130上形成导电膜，将其加工为岛状，由此形成导电膜138(参照图15A和图15B)。
作为本实施方式中的导电膜138，使用厚度为10nm的ITSO膜、厚度为200nm的反射金属膜(在此，使用包含银、钯及铜的金属膜)和厚度为10nm的ITSO膜的叠层膜。使用湿蚀刻装置将该叠层膜加工为导电膜138。
接着，在绝缘膜136及导电膜138上形成岛状的绝缘膜140(参照图16A和图16B)。
作为绝缘膜140，使用厚度为1.5μm的感光聚酰亚胺类有机树脂膜。
接着，在导电膜138上形成EL层142，然后，在绝缘膜140及EL层142上形成导电膜144，由此得到发光元件160(参照图17A和图17B)。
注意，发光元件160的制造方法将在实施方式3中进行详细说明。
通过上述制造工序，可以制造图1A和图1B所示的半导体装置100。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式2
在本实施方式中，参照图18A和图18B至图29A和图29B对本发明的一个方式的半导体装置及半导体装置的制造方法进行说明。
<2-1.半导体装置的结构实例1〉
图18A是本发明的一个方式的半导体装置200的俯视图。图18B是沿着图18A中的点划线A1-A2的截面图。此外，图18B包括晶体管Tr1的沟道长度(L)方向上的截面以及晶体管Tr2的沟道长度(L)方向上的截面。
图18A和图18B所示的半导体装置100包括：晶体管Tr1；以及其至少一部分与晶体管Tr1重叠的晶体管Tr2。此外，晶体管Tr1是底栅型晶体管，晶体管Tr2是顶栅型晶体管。
由于晶体管Tr1至少部分地重叠于晶体管Tr2，所以可以减小晶体管的面积。
晶体管Tr1包括：衬底102上的导电膜104；衬底102及导电膜104上的绝缘膜106；绝缘膜106上的氧化物半导体膜108；氧化物半导体膜108上的导电膜112a；氧化物半导体膜108上的导电膜112b；氧化物半导体膜108、导电膜112a及导电膜112b上的绝缘膜114；绝缘膜114上的绝缘膜116；以及绝缘膜116上的绝缘膜118、绝缘膜118上的绝缘膜119、绝缘膜119上的绝缘膜210a、绝缘膜210a上的导电膜212a。
晶体管Tr2包括：导电膜112c；导电膜112c上的绝缘膜114；绝缘膜114上的绝缘膜116；绝缘膜116上的绝缘膜118；绝缘膜118上的绝缘膜119；绝缘膜119上的氧化物半导体膜208；氧化物半导体膜208上的绝缘膜210b；绝缘膜210b上的导电膜212b；氧化物半导体膜208及导电膜212b上的绝缘膜214；绝缘膜214上的绝缘膜216；在绝缘膜216上且与氧化物半导体膜208电连接的导电膜218a；以及在绝缘膜216上且与氧化物半导体膜208电连接的导电膜218b。
此外，如图18A和图18B所示，氧化物半导体膜108与氧化物半导体膜208部分地彼此重叠。
氧化物半导体膜108可以具有与实施方式1所示的结构同样的结构。氧化物半导体膜208可以具有与实施方式1所示的氧化物半导体膜128同样的结构。
具体而言，晶体管Tr1和晶体管Tr2的场效应迁移率中的一个或两个可以超过10cm2/Vs，优选的是，超过30cm2/Vs。
例如，当将上述场效应迁移率高的晶体管用于显示装置的生成栅极信号的栅极驱动器时，该显示装置可以具有宽度窄的边框。当将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)时，可以减少与显示装置连接的布线数。此外，当将上述场效应迁移率高的晶体管用于显示装置所包括的像素电路的选择晶体管和驱动晶体管中的一个或两个时，可以提高显示装置的显示品质。
图18A和图18B所示的半导体装置100可以适当地用于显示装置的像素电路。图18A和图18B所示的布局可以提高显示装置的像素密度。例如，即使显示装置的像素密度超过1000ppi或2000ppi，通过图18A和图18B所示的布局，也可以提高像素的开口率。
此外，在将图18A和图18B所示的半导体装置100用于显示装置的像素电路的情况下，可以使用与如图2所示的像素电路同样的结构。
在将图18A和图18B所示的半导体装置100用于显示装置的像素的情况下，例如可以使晶体管的沟道长度(L)及沟道宽度(W)、以及与晶体管连接的布线及电极的线宽度等较大。例如，当如图18A和图18B所示那样将晶体管Tr1和晶体管Tr2的至少一部分重叠地配置时，与将晶体管Tr1和晶体管Tr2设置在相同的平面上的情况相比，可以增大线宽度等，所以可以降低加工尺寸的不均匀。
此外，可以在晶体管Tr1与晶体管Tr2之间共同使用导电膜和绝缘膜中的一个或两个，所以可以减少掩模个数或工序数。
例如，在晶体管Tr1中，导电膜104被用作第一栅电极，导电膜112a被用作源电极，导电膜112b被用作漏电极，导电膜212a被用作第二栅电极。此外，在晶体管Tr1中，绝缘膜106被用作第一栅极绝缘膜，绝缘膜114、116、118、119、210a被用作第二栅极绝缘膜。在晶体管Tr2中，导电膜112c被用作第一栅电极，导电膜218a被用作源电极，导电膜218b被用作漏电极，导电膜212b被用作第二栅电极。此外，在晶体管Tr2中，绝缘膜114、116、118、119被用作第一栅极绝缘膜，绝缘膜210b被用作第二栅极绝缘膜。
注意，在本说明书等中，有时将绝缘膜210a称为第四绝缘膜，将绝缘膜210b称为第五绝缘膜。
在绝缘膜216及导电膜218a、218b上设置绝缘膜136。在绝缘膜136中设置到达导电膜218b的开口186。此外，在绝缘膜136上设置导电膜138。另外，导电膜138在开口186中与导电膜218b连接。
此外，在导电膜138上设置绝缘膜140、EL层142、导电膜144。由导电膜138、EL层142、导电膜144构成发光元件160。
如上所述，本发明的一个方式可以组合底栅型晶体管和顶栅型晶体管。
此外，虽然未图示，但是图18A和图18B所示的晶体管Tr1及晶体管Tr2也可以具有实施方式1所说明的S-channel结构。
可以组合本实施方式的半导体装置200所包括的晶体管Tr1和晶体管Tr2与实施方式1的半导体装置100所包括的晶体管Tr1和晶体管Tr2。
如上所述，在本发明的一个方式的半导体装置中，层叠有多个晶体管，由此晶体管的面积得到减小。此外，由于在多个晶体管之间共同使用绝缘膜和导电膜中的一个或两个，所以可以减少掩模个数或工序数。
<2-2.半导体装置的构成要素>
接着，对本实施方式的半导体装置的构成要素进行详细说明。
[导电膜]
导电膜212a、212b、218a、218b可以使用实施方式1所示的导电膜(导电膜104、导电膜112a、导电膜112b、导电膜122a、导电膜122b、导电膜122c、导电膜130、导电膜138及导电膜144)的材料形成。尤其是，作为导电膜212a、212b优选使用氧化物导电体(OC)，因为可以对绝缘膜210a、210b添加氧。
[绝缘膜]
绝缘膜118、119、214、216、210a、210b可以使用实施方式1所示的绝缘膜(绝缘膜106、绝缘膜114、绝缘膜116、绝缘膜124、绝缘膜126、绝缘膜134、绝缘膜136及绝缘膜140)的材料形成。
尤其是，优选作为绝缘膜118使用氮化硅膜或氮氧化硅膜，此时可以抑制杂质混入到晶体管Tr1中。由于绝缘膜119与氧化物半导体膜208接触，所以优选使用氧化物绝缘膜，尤其优选使用氧化硅膜或氧氮化硅膜作为绝缘膜119。作为绝缘膜210a、210b优选使用氧化物绝缘膜。绝缘膜210a、210b优选具有氧含量超过化学计量组成的区域(过剩氧区域)。作为绝缘膜210a、210b，优选使用氧化硅膜或氧氮化硅膜。
绝缘膜214包含氢和氮中的一个或两个。或者，绝缘膜214包含氮及硅。绝缘膜214具有阻挡氧、氢、水、碱金属、碱土金属等的功能。由于氧化物半导体膜208与绝缘膜214接触，所以绝缘膜214中的氢和氮中的一个或两个进入到氧化物半导体膜208，由此氧化物半导体膜208的载流子密度得到提高。因此，氧化物半导体膜208中的与绝缘膜214接触的区域被用作源区域或漏区域。
[氧化物半导体膜]
氧化物半导体膜208可以使用实施方式1所示的氧化物半导体膜(氧化物半导体膜108及氧化物半导体膜128)的材料形成。
<2-3.半导体装置的制造方法>
接着，参照图19A和图19B至图29A和图29B对本发明的一个方式的半导体装置200的制造方法进行说明。
此外，图19A、图20A、图21A、图22A、图23A、图24A、图25A、图26A、图27A、图28A及图29A是说明半导体装置200的制造方法的俯视图，图19B、图20B、图21B、图22B、图23B、图24B、图25B、图26B、图27B、图28B及图29B是说明半导体装置200的制造方法的截面图。
首先，在衬底102上形成导电膜，通过光刻工序及蚀刻工序对该导电膜进行加工，来形成被用作第一栅电极的导电膜104。然后，在导电膜104上形成被用作第一栅极绝缘膜的绝缘膜106(参照图19A和图19B)。
在本实施方式中，作为衬底102使用玻璃衬底，并且，作为被用作第一栅电极的导电膜104，通过溅射法形成厚度为100nm的钨膜。作为绝缘膜106，通过PECVD法形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
接着，在绝缘膜106上形成氧化物半导体膜108(参照图20A和图20B)。
在本实施方式中，通过溅射法并使用In-Ga-Zn金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成氧化物半导体膜。上述氧化物半导体膜的形成时的衬底温度为170℃。作为形成氧化物半导体膜时的成膜气体，使用流量为60sccm的氧气体和流量为140sccm的氩气体。然后，将上述氧化物半导体膜加工为所希望的形状，由此形成岛状的氧化物半导体膜108。此外，在形成氧化物半导体膜时使用湿蚀刻装置。
接着，在绝缘膜106及氧化物半导体膜108上形成导电膜，将其加工为所希望的形状，由此形成导电膜112a、112b、112c。然后，在绝缘膜106、氧化物半导体膜108及导电膜112a、112b、112c上形成绝缘膜114、116、118、119(参照图21A和图21B)。
在本实施方式中，作为导电膜112a、112b、112c，通过溅射法形成依次层叠有厚度为100nm的铝膜、厚度为50nm的钛膜的叠层膜。
在本实施方式中，作为绝缘膜114、绝缘膜116、绝缘膜118以及绝缘膜119通过PECVD法分别形成厚度为20nm的氧氮化硅膜、厚度为200nm的氧氮化硅膜、厚度为100nm的氮氧化硅膜以及厚度为50nm的氧氮化硅膜。
优选的是，在形成绝缘膜114、116、118、119之后进行第一加热处理。通过第一加热处理，可以将包含在绝缘膜114、116中的氧的一部分移动到氧化物半导体膜108，可以降低氧化物半导体膜108中的氧缺陷的量。
接着，在绝缘膜119上形成氧化物半导体膜208(参照图22A和图22B)。
在本实施方式中，通过溅射法并使用In-Ga-Zn金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成氧化物半导体膜。上述氧化物半导体膜的形成时的衬底温度为170℃。作为形成氧化物半导体膜时的成膜气体，使用流量为60sccm的氧气体和流量为140sccm的氩气体。然后，将上述氧化物半导体膜加工为所希望的形状，由此形成岛状的氧化物半导体膜208。此外，在形成氧化物半导体膜时使用湿蚀刻装置。
接着，在绝缘膜119及氧化物半导体膜208上形成包括绝缘膜和导电膜的叠层膜。然后，将该叠层膜加工为所希望的形状，来形成岛状的绝缘膜210a、210b、岛状的导电膜212a、212b。接着，在绝缘膜119、氧化物半导体膜208及导电膜212a、212b上形成绝缘膜214、216(参照图23A和图23B)。
在本实施方式中，作为绝缘膜210a、210b，使用PECVD装置形成厚度为50nm的氧氮化硅膜。作为导电膜212a、212b，使用溅射装置形成厚度为200nm的氧化物半导体膜。此外，该氧化物半导体膜的组成与氧化物半导体膜208相同。作为绝缘膜214，通过PECVD装置形成厚度为100nm的氮化硅膜。作为绝缘膜216，使用PECVD装置形成厚度为200nm的氧氮化硅膜。
氧化物半导体膜208的一部分的区域及导电膜212a、212b与绝缘膜214接触且被添加绝缘膜214中的氢和氮中的一个或两个，由此成为氧化物导电体(OC)。
此外，绝缘膜210a、210b使用导电膜212a、212b作为掩模自对准地形成。
接着，在绝缘膜214、216的所希望的区域中形成到达氧化物半导体膜208的开口282a、282b(参照图24A和图24B)。
开口282a、282b使用干蚀刻装置或湿蚀刻装置形成。
接着，以填充开口282a、282b的方式，在绝缘膜216及氧化物半导体膜208上形成导电膜，将其加工为岛状，由此形成导电膜218a、218b(参照图25A和图25B)。
作为导电膜218a、218b，通过溅射法形成厚度为100nm的钨膜、厚度为200nm的铜膜。
接着，在绝缘膜216及导电膜218a、218b上形成绝缘膜136。然后，对绝缘膜136的所希望的区域进行加工，形成到达导电膜218b的开口186(参照图26A和图26B)。
在本实施方式中，作为绝缘膜136，形成厚度为1.5μm的感光丙烯酸树脂类有机树脂膜。
接着，在绝缘膜136及导电膜218b上形成导电膜，将其加工为岛状，由此形成导电膜138(参照图27A和图27B)。
作为本实施方式中的导电膜138，使用厚度为10nm的ITSO膜、厚度为200nm的反射金属膜(在此，使用包含银、钯及铜的金属膜)和厚度为10nm的ITSO膜的叠层膜。使用湿蚀刻装置将该叠层膜加工为导电膜138。
接着，在绝缘膜136及导电膜138上形成岛状的绝缘膜140(参照图28A和图28B)。
作为绝缘膜140，使用厚度为1.5μm的感光聚酰亚胺类有机树脂膜。
接着，在导电膜138上形成EL层142，然后，在绝缘膜140及EL层142上形成导电膜144，由此得到发光元件160(参照图29A和图29B)。
注意，发光元件160的制造方法将在实施方式3中进行详细说明。
通过上述制造工序，可以制造图18A和图18B所示的半导体装置200。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式3
在本实施方式中，参照图30A和图30B至图45A和图45B对本发明的一个方式的半导体装置及半导体装置的制造方法进行说明。
<3-1.半导体装置的结构实例1>
图30A是本发明的一个方式的半导体装置300的俯视图，图30B是沿着图30A中的点划线A1-A2的截面图。此外，图30B包括晶体管Tr1的沟道长度(L)方向上的截面以及晶体管Tr2的沟道长度(L)方向上的截面。
此外，在图30A中，为了方便起见，不示出半导体装置300的构成要素的一部分(例如，被用作栅极绝缘膜的绝缘膜)及构成要素的符号的一部分。注意，在后面的半导体装置的俯视图中也有时与图30A同样地不示出构成要素的一部分及构成要素的符号的一部分。
图30A和图30B所示的半导体装置300包括晶体管Tr1以及晶体管Tr2。晶体管Tr1至少部分地重叠于晶体管Tr2。此外，晶体管Tr1是顶栅型晶体管，晶体管Tr2是底栅型晶体管。
由于晶体管Tr1至少部分地重叠于晶体管Tr2，所以可以减小晶体管的面积。
晶体管Tr1包括：衬底302上的绝缘膜306；绝缘膜306上的氧化物半导体膜308；氧化物半导体膜308上的绝缘膜310；绝缘膜310上的导电膜320；以及绝缘膜306、氧化物半导体膜308、导电膜320上的绝缘膜314。氧化物半导体膜308包括与导电膜320重叠且与绝缘膜310接触的沟道区域308i、与绝缘膜314接触的源区域308s、与绝缘膜314接触的漏区域308d。
此外，晶体管Tr1包括：绝缘膜314上的绝缘膜316；在形成于绝缘膜314及绝缘膜316中的开口341a中与氧化物半导体膜308中的源区域308s电连接的导电膜312a；在形成于绝缘膜314及绝缘膜316中的开口341b中与氧化物半导体膜308中的漏区域308d电连接的导电膜312b；以及绝缘膜316、导电膜312a及导电膜312b上的绝缘膜318。
晶体管Tr2包括：导电膜312b；导电膜312b上的绝缘膜318；绝缘膜318上的氧化物半导体膜328；氧化物半导体膜328上的导电膜322a；氧化物半导体膜328上的导电膜322b；氧化物半导体膜328、导电膜322a及导电膜322b上的绝缘膜324；绝缘膜324上的绝缘膜326；以及绝缘膜326上的导电膜330。此外，导电膜330通过设置在绝缘膜324、326中的开口382与导电膜322a连接。
如图30A和图30B所示，氧化物半导体膜308与氧化物半导体膜328部分地彼此重叠。另外，如图30A和图30B所示，优选的是，形成在晶体管Tr1的氧化物半导体膜308中的沟道区域不与形成在晶体管Tr2的氧化物半导体膜328中的沟道区域重叠。
如果晶体管Tr1的沟道区域与晶体管Tr2的沟道区域重叠，在工作中的一个晶体管有时影响到另一个晶体管。为了避免该负面影响，可以使用增大晶体管Tr1与晶体管Tr2之间的间隔的结构、或者在晶体管Tr1与晶体管Tr2之间设置导电膜的结构等。但是，在使用前者的结构的情况下，半导体装置的厚度增大。因此，例如在将半导体装置300形成在柔性衬底等上时，有时产生弯曲性等的问题。在使用后者的结构的情况下，有需要形成导电膜的工序以及半导体装置的厚度增大的问题。
另一方面，在本发明的一个方式的半导体装置300中，晶体管Tr1与晶体管Tr2重叠，并且，各晶体管的沟道区域彼此不重叠。此外，由于形成沟道区域的各氧化物半导体膜的一部分彼此重叠，所以可以适当地减小晶体管的面积。
此外，氧化物半导体膜308及氧化物半导体膜328都包含In、M(M为Al、Ga、Y或Sn)及Zn。例如，氧化物半导体膜308及氧化物半导体膜328优选都具有In的原子个数比大于M的原子个数比的区域。注意，本发明的一个方式的半导体装置不局限于此，它们可以具有In的原子个数比小于M的原子个数比的区域，或者也可以具有In的原子个数比等于M的原子个数比的区域。
优选的是，氧化物半导体膜308的组成与氧化物半导体膜328的组成相同或者大致相同。在氧化物半导体膜308的组成与氧化物半导体膜328的组成相同时，可以降低制造成本。注意，本发明的一个方式的半导体装置不局限于此，氧化物半导体膜308的组成与氧化物半导体膜328的组成也可以彼此不同。
当氧化物半导体膜308及氧化物半导体膜328都具有In的原子个数比大于M的原子个数比的区域时，可以提高晶体管Tr1及晶体管Tr2的场效应迁移率。具体而言，晶体管Tr1和晶体管Tr2的场效应迁移率中的一个或两个可以超过10cm2/Vs，优选的是，超过30cm2/Vs。
例如，当将上述场效应迁移率高的晶体管用于显示装置的生成栅极信号的栅极驱动器时，该显示装置可以具有宽度窄的边框。当将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)时，可以减少与显示装置连接的布线数。此外，当将上述场效应迁移率高的晶体管用于显示装置所包括的像素电路的选择晶体管和驱动晶体管中的一个或两个时，可以提高显示装置的显示品质。
图30A和图30B所示的半导体装置300可以适当地用于显示装置的像素电路。图30A和图30B所示的布局可以提高显示装置的像素密度。例如，即使显示装置的像素密度超过1000ppi(pixel per inch)或2000ppi，通过图30A和图30B所示的布局，也可以提高像素的开口率。注意，ppi是表示每英寸的像素数的单位。
<3-2.显示装置的像素电路>
将参照图31对将图30A和图30B所示的半导体装置300用于显示装置的像素电路的情况的例子进行说明。
图31是示出将半导体装置300用于显示装置的像素电路的情况的例子的电路图。
图31所示的半导体装置300包括：晶体管Tr1；晶体管Tr2；电容器Cs1；以及发光元件360。注意，图31示出两个半导体装置300在列方向上相邻的例子。半导体装置300被用作像素(也被称为子像素)。虽然图30A和图30B中未图示电容器Cs1，但是可以使用晶体管Tr1所包括的导电膜312b与晶体管Tr2所包括的导电膜322b之间的寄生电容形成电容器Cs1。
图31的电路图包括：对像素输入数据信号的数据线DL_Y-1；对相邻的像素输入数据信号的数据线DL_Y；对发光元件供应电位的阳极线ANODE_X-1；对相邻的发光元件供应电位的阳极线ANODE_X；以及对像素供应扫描信号的扫描线GL_X。
晶体管Tr1的源电极和漏电极中的一个与数据线DL_Y-1电连接。晶体管Tr1的第一栅电极及第二栅电极与扫描线GL_X电连接。晶体管Tr1控制数据信号的写入。
电容器Cs1的一对电极中的一个电极与晶体管Tr1的源电极和漏电极中的另一个电连接。电容器Cs1的一对电极中的另一个电极与晶体管Tr2的第二栅电极(也被称为背栅电极)电连接。电容器Cs1具有保持被写入的数据的存储电容器的功能。
晶体管Tr2的源电极和漏电极中的一个与阳极线ANODE_X-1电连接。
发光元件360的一对电极中的一个电极与晶体管Tr2的源电极和漏电极中的另一个电连接，发光元件360的另一个电极与阴极线CATHODE电连接。此外，发光元件360的一对电极中的一个电极与电容器Cs1的一对电极中的另一个电极电连接。
上述结构是将图30A和图30B所示的半导体装置300用于显示装置的像素的情况的例子。
<3-3.半导体装置的结构>
再者，对图30A和图30B所示的半导体装置300进行说明。在将图30A和图30B所示的半导体装置300用于显示装置的像素的情况下，例如可以使晶体管的沟道长度(L)及沟道宽度(W)、以及与晶体管连接的布线及电极的线宽度等较大。例如，当如图30A和图30B所示那样将晶体管Tr1和晶体管Tr2的至少一部分重叠地配置时，与将晶体管Tr1和晶体管Tr2设置在相同的平面上的情况相比，可以增大线宽度等，所以可以降低加工尺寸的不均匀。
此外，可以在晶体管Tr1与晶体管Tr2之间共同使用导电膜和绝缘膜中的一个或两个，所以可以减少掩模个数或工序数。
例如，在晶体管Tr1中，导电膜320被用作栅电极，导电膜312a被用作源电极，导电膜312b被用作漏电极。此外，在晶体管Tr1中，绝缘膜310被用作栅极绝缘膜。在晶体管Tr2中，导电膜312b被用作第一栅电极，导电膜322a被用作源电极，导电膜322b被用作漏电极，导电膜330被用作第二栅电极。此外，在晶体管Tr2中，绝缘膜318被用作第一栅极绝缘膜，绝缘膜324、326被用作第二栅极绝缘膜。
注意，在本说明书等中，有时将绝缘膜310称为第一绝缘膜，将绝缘膜318称为第二绝缘膜，将绝缘膜324、326称为第三绝缘膜。
在导电膜330上设置绝缘膜334，在绝缘膜334上设置绝缘膜336。在绝缘膜334、336中设置到达导电膜330的开口384。此外，在绝缘膜336上设置导电膜338。另外，导电膜338在开口384中与导电膜330连接。
此外，在导电膜338上设置绝缘膜340、EL层342、导电膜344。绝缘膜340覆盖导电膜338的侧端部的一部分，并防止导电膜338在相邻的像素之间产生短路。EL层342发射光。由导电膜338、EL层342、导电膜344构成发光元件360。导电膜338被用作发光元件360的一个电极。导电膜344被用作发光元件360的另一个电极。
如上所述，本发明的一个方式可以组合顶栅型晶体管和底栅型晶体管。
如上所述，在本发明的一个方式的半导体装置中，层叠有多个晶体管，由此晶体管的面积得到减小。此外，由于在多个晶体管之间共同使用绝缘膜和导电膜中的一个或两个，所以可以减少掩模个数或工序数。
<3-4.栅电极的结构>
如图30A和图30B所示，晶体管Tr1及晶体管Tr2包括两个栅电极。
在此，参照图30A和图30B以及图32对两个栅电极的效果进行说明。
此外，图32是沿着图30A的点划线B1-B2的截面图。图32包括晶体管Tr2的沟道宽度(W)方向上的截面。
此外，如图32所示，氧化物半导体膜328位于与导电膜312b及导电膜330相对的位置，且夹在被用作两个栅电极的导电膜之间。导电膜312b及导电膜330的沟道宽度方向上的长度都大于氧化物半导体膜328的沟道宽度方向上的长度。氧化物半导体膜328的整体隔着绝缘膜318、324、326被导电膜312b和导电膜330覆盖。
换言之，导电膜312b与导电膜330具有位于氧化物半导体膜328的侧端部的外侧的区域。
通过采用上述结构，可以利用导电膜312b及导电膜330的电场电围绕晶体管Tr2所包括的氧化物半导体膜328。可以将如晶体管Tr2那样第一栅电极及第二栅电极的电场电围绕形成沟道区域的氧化物半导体膜的晶体管的装置结构称为surrounded channel(S-channel)结构。
因为晶体管Tr2具有S-channel结构，所以可以通过利用被用作第一栅电极的导电膜312b对氧化物半导体膜328有效地施加用来引起沟道的电场。由此，晶体管Tr2的电流驱动能力得到提高，从而可以得到高通态电流特性。此外，由于可以增大通态电流，所以可以减小晶体管Tr2的尺寸。另外，由于晶体管Tr2具有由被用作第一栅电极的导电膜312b及被用作第二栅电极的导电膜330围绕氧化物半导体膜328的结构，所以可以提高晶体管Tr1的机械强度。
虽然在图30B所示的晶体管Tr2中被用作第二栅电极的导电膜330与被用作晶体管Tr2的源电极或漏电极的导电膜322a电连接，但是本发明的一个方式不局限于此。例如，第一栅电极也可以与第二栅电极连接。此时，在绝缘膜318、324、326中形成开口，使得被用作第二栅电极的导电膜330可以在该开口中与被用作第一栅电极的导电膜312b电连接。因此，导电膜312b和导电膜330被供应相同的电位。
<3-5.半导体装置的构成要素>
接着，对本实施方式的半导体装置的构成要素进行详细说明。
[衬底]
只要是具有能够承受后续的加热处理的耐热性的材料，就对衬底302的材料等没有特别的限制。例如，作为衬底302，可以使用玻璃衬底、陶瓷衬底、石英衬底、蓝宝石衬底。作为衬底302，还可以使用由硅或碳化硅构成的单晶半导体衬底或多晶半导体衬底、由硅锗等构成的化合物半导体衬底、SOI(绝缘体上硅)衬底等。也可以将在这些衬底上设置有半导体元件的衬底用作衬底302。当作为衬底302使用玻璃衬底时，可以使用如下尺寸的玻璃衬底来制造大型显示装置：第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)。
作为衬底302，也可以使用柔性衬底，并且在柔性衬底上直接设置半导体装置300。或者，也可以在衬底302与半导体装置300之间设置剥离层。剥离层可以在如下情况下使用：将在剥离层上形成的半导体装置的一部分或全部从衬底302分离并转置到其他衬底上。此时，可以将半导体装置300转置到耐热性低的衬底或柔性衬底上。
<导电膜>
导电膜312a、导电膜312b、导电膜320、导电膜322a、导电膜322b、导电膜330、导电膜338及导电膜344可以使用选自铬(Cr)、铜(Cu)、铝(Al)、金(Au)、银(Ag)、锌(Zn)、钼(Mo)、钽(Ta)、钛(Ti)、钨(W)、锰(Mn)、镍(Ni)、铁(Fe)、钴(Co)中的金属元素、包含上述金属元素作为成分的合金或者包含上述金属元素的组合的合金等形成。
导电膜312a、导电膜312b、导电膜320、导电膜322a、导电膜322b、导电膜330、导电膜338及导电膜344可以使用包含铟和锡的氧化物、包含钨和铟的氧化物、包含钨和铟和锌的氧化物、包含钛和铟的氧化物、包含钛和铟和锡的氧化物、包含铟和锌的氧化物、包含硅和铟和锡的氧化物、包含铟和镓和锌的氧化物等氧化物导电体形成。
尤其是，上述氧化物导电体适用于导电膜320及导电膜330。在此，对氧化物导电体进行说明。在本说明书等中，也可以将氧化物导电体称为OC(oxide conductor)。例如，氧化物导电体是通过如下方式而得到的：在氧化物半导体中形成氧缺陷，然后对该氧缺陷添加氢而在导带附近形成施主能级。其结果是，氧化物半导体的导电性增高，而成为导电体。可以将成为导电体的氧化物半导体称为氧化物导电体。一般而言，由于氧化物半导体具有大能隙，因此使可见光透过。氧化物导电体是在导带附近具有施主能级的氧化物半导体。因此，在氧化物导电体中起因于施主能级的吸收的影响小，由此，氧化物导电体具有与氧化物半导体同等的可见光透过性。
作为导电膜312a、导电膜312b、导电膜322a、导电膜322b、导电膜330、导电膜338及导电膜344，可以使用Cu-X合金膜(X为Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。通过使用Cu-X合金膜，由于可以通过湿蚀刻工序对薄膜进行加工，所以可以降低制造成本。
尤其是，上述Cu-X合金膜适用于导电膜312a、导电膜312b、导电膜322a、导电膜322b和导电膜330中的一个或多个。作为Cu-X合金膜，尤其优选使用Cu-Mn合金膜。
作为导电膜312a、导电膜312b、导电膜320、导电膜322a、导电膜322b和导电膜330中的一个或多个的材料，尤其优选使用上述金属元素中的铝、铜、钛、钨、钽和钼中的一个或多个。
作为导电膜312a、导电膜312b、导电膜320、导电膜322a、导电膜322b和导电膜330中的一个或多个，优选使用包含氮和钽的氮化钽膜。该氮化钽膜具有导电性，并对铜及氢具有高阻挡性。因为从氮化钽膜释放的氢量少，所以可以作为与氧化物半导体膜308接触的金属膜或氧化物半导体膜308的附近的金属膜最适合地使用氮化钽膜。
[绝缘膜]
作为绝缘膜306、绝缘膜314、绝缘膜316、绝缘膜318、绝缘膜324、绝缘膜326、绝缘膜334、绝缘膜336及绝缘膜340，可以使用通过等离子体CVD法或溅射法等形成的包括下述膜中的至少一个的绝缘层：氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化铪膜、氧化钇膜、氧化锆膜、氧化镓膜、氧化钽膜、氧化镁膜、氧化镧膜、氧化铈膜和氧化钕膜。
绝缘膜306被用作抑制氧的透过的阻挡膜。例如，在绝缘膜314、绝缘膜316、氧化物半导体膜308、氧化物半导体膜328、绝缘膜324和绝缘膜326中的一个或多个具有过剩氧区域的情况下，绝缘膜306可以抑制氧的透过。
此外，与氧化物半导体膜308和氧化物半导体膜328中的一个或两个接触的绝缘膜优选为氧化物绝缘膜，并优选具有氧含量超过化学计量组成的区域(过剩氧区域)。换言之，具有过剩氧区域的氧化物绝缘膜能够释放氧。
例如，氧化物绝缘膜的过剩氧区域可以通过如下方式形成：在氧气氛下形成绝缘膜；在形成绝缘膜之后，在氧气氛下对绝缘膜进行加热处理；或者在形成绝缘膜之后，对绝缘膜添加氧。作为对成膜之后的绝缘膜添加氧的方法，优选利用等离子体处理。
被用作晶体管Tr1及晶体管Tr2的栅极绝缘膜的绝缘膜可以使用氧化铪形成。在作为被用作栅极绝缘膜的绝缘膜使用氧化铪的情况下，发挥如下效果。
氧化铪的相对介电常数比氧化硅及氧氮化硅高。因此，与使用氧化硅形成的绝缘膜相比，使用氧化铪形成的绝缘膜的厚度可以更大，由此，可以减少隧道电流引起的泄漏电流。也就是说，可以制造关态电流(off-state current)小的晶体管。再者，与具有非晶结构的氧化铪相比，具有结晶结构的氧化铪具有高相对介电常数。因此，为了制造关态电流小的晶体管，优选使用具有结晶结构的氧化铪。作为结晶结构的例子，可以举出单斜晶系及立方晶系。注意，本发明的一个方式不局限于上述例子。
被用作晶体管Tr1及晶体管Tr2的栅极绝缘膜的绝缘膜可以使用氮化硅形成。在作为被用作栅极绝缘膜的绝缘膜使用氮化硅的情况下，发挥如下效果。与氧化硅相比，氮化硅的相对介电常数较高且为了获得与氧化硅相等的静电容量所需要的厚度较大。因此，可以增加栅极绝缘膜的厚度。因此，可以通过抑制晶体管Tr1及晶体管Tr2的绝缘耐压的下降并提高绝缘耐压来防止晶体管Tr1及晶体管Tr2的静电破坏。
绝缘膜310、316、318、324、326具有对氧化物半导体膜308和/或氧化物半导体膜328供应氧的功能。也就是说，绝缘膜310、316、318、324、326包含氧。绝缘膜310、324是能够使氧透过的绝缘膜。注意，绝缘膜310还被用作在后面的工序中形成导电膜320时缓解对氧化物半导体膜308造成的损伤的膜。绝缘膜324还被用作在后面的工序中形成绝缘膜326时缓解对氧化物半导体膜328造成的损伤的膜。
作为绝缘膜310、324，可以使用厚度为5nm以上且150nm以下，优选为5nm以上且50nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜310、324中的缺陷量较少，典型的是，通过电子自旋共振(ESR：electron spin resonance)测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度优选为3×1017spins/cm3以下。这是因为，若绝缘膜314、324的缺陷密度高，氧则与该缺陷键合，而使绝缘膜314中的氧的透过量减少。
绝缘膜310、324可以使用起因于氮氧化物的态密度低的氧化物绝缘膜形成。注意，该起因于氮氧化物的态密度有时会形成在氧化物半导体膜的价带顶的能量(EV_OS)与导带底的能量(EC_OS)之间。作为上述氧化物绝缘膜，可以使用氮氧化物的释放量少的氧氮化硅膜、氮氧化物的释放量少的氧氮化铝膜等。
此外，在热脱附谱分析法(TDS)中，氮氧化物的释放量少的氧氮化硅膜是氨释放量比氮氧化物的释放量多的膜，典型的是氨的释放量为1×1018cm-3以上且5×1019cm-3以下。注意，上述氨释放量为在TDS中的加热处理的温度为50℃至650℃或者50℃至550℃的范围内被释放的氨的总量。上述氨释放量为在TDS中换算为氨分子的氨释放量的总量。
氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)，典型的是NO2或NO在绝缘膜310、324中形成能级。该能级位于氧化物半导体膜308、328的能隙中。由此，当氮氧化物扩散到绝缘膜310与氧化物半导体膜308的界面、或者绝缘膜324与氧化物半导体膜328的界面时，有时在绝缘膜310、324一侧电子被该能级俘获。其结果是，被俘获的电子留在绝缘膜310与氧化物半导体膜308的界面附近、或者绝缘膜324与氧化物半导体膜328的界面附近，由此晶体管的阈值电压向正方向漂移。
在加热处理中，氮氧化物与氨及氧起反应。由于在加热处理中绝缘膜324所包含的氮氧化物与绝缘膜326所包含的氨起反应，所以绝缘膜324所包含的氮氧化物减少。因此，在绝缘膜324与氧化物半导体膜328的界面电子不容易被俘获。
通过使用上述氧化物绝缘膜，绝缘膜310、324可以减小晶体管的阈值电压的漂移，从而可以降低晶体管的电特性的变动。
通过晶体管的制造工序中的加热处理，典型的是300℃以上且低于350℃的加热处理，在100K以下的绝缘膜310、324的ESR谱中，观察到g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号。通过使用X带的ESR测定而得到的第一信号与第二信号的分割宽度及第二信号与第三信号的分割宽度为5mT左右。g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和低于1×1018spins/cm3，典型为1×1017spins/cm3以上且低于1×1018spins/cm3。
在100K以下的ESR谱中，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总和相当于起因于氮氧化物(NOx，x大于0且为2以下，优选为1以上且2以下)的信号的自旋密度的总和。作为氮氧化物的典型例子，有一氧化氮、二氧化氮。可以认为，g值为2.037以上且2.039以下的第一信号、g值为2.001以上且2.003以下的第二信号以及g值为1.964以上且1.966以下的第三信号的自旋密度的总数越少，氧化物绝缘膜中的氮氧化物含量越少。
上述氧化物绝缘膜的利用SIMS测得的氮浓度为6×1020atoms/cm3以下。
通过在衬底温度为220℃以上且350℃以下的情况下使用硅烷及一氧化二氮的PECVD法形成上述氧化物绝缘膜，可以形成致密且硬度高的氧化物绝缘膜。
绝缘膜314包含氮或氢。作为绝缘膜314，例如可以使用氮化物绝缘膜。该氮化物绝缘膜可以使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。绝缘膜314中的氢浓度优选为1×1022atoms/cm3以上。此外，绝缘膜314与氧化物半导体膜308中的源区域308s及漏区域308d接触。另外，绝缘膜314具有与导电膜320接触的区域。因此，与绝缘膜314接触的源区域308s、漏区域308d及导电膜320中的氢浓度变高，而可以增高源区域308s、漏区域308d及导电膜320的载流子密度。由于源区域308s、漏区域308d及导电膜320与绝缘膜314接触，所以它们有时具有氢浓度互相相同的区域。
绝缘膜316、318、326使用氧含量超过化学计量组成的氧化物绝缘膜形成。通过加热，氧的一部分从氧含量超过化学计量组成的氧化物绝缘膜中释放。氧含量超过化学计量组成的氧化物绝缘膜的氧释放量为在TDS中换算为氧分子的1.0×1019cm-3以上，优选为3.0×1020cm-3以上。注意，上述氧释放量为在TDS中的加热处理的温度为50℃至650℃或者50℃至550℃的范围内被释放的氧的总量。上述氧释放量为在TDS中换算为氧分子的氧释放量的总量。
作为绝缘膜316、318、326可以使用厚度为30nm以上且500nm以下，优选为50nm以上且400nm以下的氧化硅膜、氧氮化硅膜等。
此外，优选使绝缘膜316、318、326中的缺陷量较少，典型的是，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的白旋密度低于1.5×1018spins/cm3，更优选为1×1018spins/cm3以下。
由于绝缘膜324和326可以使用包含相同种类的材料的绝缘膜形成，所以有时无法明确地确认到绝缘膜324与326的界面。因此，在本实施方式中，以虚线表示绝缘膜324与326的界面。
绝缘膜334被用作晶体管Tr1及晶体管Tr2的保护绝缘膜。
绝缘膜334包含氢和氮中的一个或两个。另外，绝缘膜334包含氮及硅。绝缘膜334具有阻挡氧、氢、水、碱金属、碱土金属等的功能。通过设置绝缘膜334，能够防止氧从氧化物半导体膜308及氧化物半导体膜328扩散到外部，并且能够防止绝缘膜310、316、324、326所包含的氧扩散到外部，还能够防止氢、水等从外部侵入氧化物半导体膜308、328中。
绝缘膜334例如可以使用氮化物绝缘膜形成。该氮化物绝缘膜使用氮化硅、氮氧化硅、氮化铝、氮氧化铝等形成。
[氧化物半导体膜]
氧化物半导体膜308及328可以使用上述材料形成。
当氧化物半导体膜308及328都包含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In>M。这种溅射靶材的金属元素的原子个数比例如为In∶M∶Zn＝2∶1∶3、In∶M∶Zn＝3∶1∶2、In∶M∶Zn＝4∶2∶4.1。
当氧化物半导体膜308及氧化物半导体膜328都包含In-M-Zn氧化物时，用来形成In-M-Zn氧化物的溅射靶材的金属元素的原子个数比优选满足In≤M。这种溅射靶材的金属元素的原子个数比例如为In∶M∶Zn＝1∶1∶1、In∶M∶Zn＝1∶1∶1.2、In∶M∶Zn＝1∶3∶2、In∶M∶Zn＝1∶3∶4、In∶M∶Zn＝1∶3∶6。
当氧化物半导体膜308及氧化物半导体膜328都为In-M-Zn氧化物时，作为溅射靶材优选使用包含多晶In-M-Zn氧化物的靶材。通过使用包含多晶In-M-Zn氧化物的靶材，容易形成具有结晶性的氧化物半导体膜308及328。注意，所形成的氧化物半导体膜308及328中的金属元素的原子个数比在上述溅射靶材的金属元素的原子个数比的±40％的范围内变动。例如，在作为氧化物半导体膜308及328的溅射靶材使用In、Ga和Zn的原子个数比为4∶2∶4.1的溅射靶材时，有时氧化物半导体膜308及328的In、Ga和Zn的原子个数比为4∶2∶3或者4∶2∶3附近。
氧化物半导体膜308及328的能隙为2eV以上，优选为2.5eV以上，更优选为3eV以上。通过使用这种能隙较宽的氧化物半导体，可以降低晶体管Tr1及Tr2的关态电流。
氧化物半导体膜308及328的厚度为3nm以上且200nm以下，优选为3nm以上且100nm以下，更优选为3nm以上且50nm以下。
包含在氧化物半导体膜308及328中的氢与键合于金属原子的氧起反应生成水，与此同时在发生氧脱离的晶格(或氧脱离的部分)中形成氧缺陷。当氢进入该氧缺陷时，有时产生作为载流子的电子。另外，有时氢的一部分与键合于金属原子的氧键合，而产生作为载流子的电子。因此，包括包含氢的氧化物半导体膜的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体膜308及328中的氢。
具体而言，在氧化物半导体膜308及328中，利用SIMS测得的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，更优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，更优选为5×1017atoms/cm3以下，进一步优选为1×1016atoms/cm3以下。
当氧化物半导体膜308及328包含第14族元素之一的硅或碳时，在氧化物半导体膜308及328中氧缺陷增加，使得氧化物半导体膜308及328成为n型膜。因此，氧化物半导体膜308及328中的利用SIMS分析测得的硅浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。氧化物半导体膜308及328中的利用SIMS分析测得的碳浓度为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
另外，氧化物半导体膜308及氧化物半导体膜328的利用SIMS分析测得的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。碱金属及碱土金属当与氧化物半导体键合时有时生成载流子，此时，晶体管的关态电流增大。由此，优选降低氧化物半导体膜308及328中的碱金属或碱土金属的浓度。
氧化物半导体膜308及氧化物半导体膜328例如可以具有非单晶结构。非单晶结构的例子包括下述CAAC-OS(c-axis-aligned crystalline oxide semiconductor：c轴取向结晶氧化物半导体)、多晶结构、微晶结构以及非晶结构。在非单晶结构中，非晶结构的缺陷态密度最高，而CAAC-OS的缺陷态密度最低。
上述所记载的导电膜、绝缘膜及氧化物半导体膜等各种膜可以利用溅射法、等离子体增强化学气相沉积(PECVD：plasma enhanced chemical vapor deposition)法、热CVD法形成。作为热CVD法的例子，可以举出MOCVD(metal organic chemicalvapordeposition：有机金属化学气相沉积)法、ALD(atomic layer deposition：原子层沉积)法。
热CVD法是不使用等离子体的成膜方法，因此具有不产生因等离子体损伤所引起的缺陷的优点。
可以以如下方法进行利用热CVD法的成膜：将源气体及氧化剂同时供应到处理室内，将处理室内的压力设定为大气压或减压，使其在衬底附近或在衬底上发生反应。
另外，也可以以如下条件进行利用ALD法的成膜：将处理室内的压力设定为大气压或减压，使用用于反应的源气体。
通过MOCVD法或ALD法等热CVD法可以形成本实施方式所述的导电膜、绝缘膜、氧化物半导体膜等各种膜。例如，In-Ga-Zn-O膜可以使用三甲基铟、三甲基镓及二甲基锌形成。三甲基铟的化学式为In(CH3)3。三甲基镓的化学式为Ga(CH3)3。另外，二甲基锌的化学式为Zn(CH3)2。不局限于上述组合，可以使用三乙基镓(化学式：Ga(C2H5)3)代替三甲基镓，并可以使用二乙基锌(化学式：Zn(C2H5)2)代替二甲基锌。
例如，在通过使用ALD法的成膜装置形成氧化铪膜时，使用如下两种气体：用作氧化剂的臭氧(O3)；以及通过使包含溶剂和铪前体化合物的液体(铪醇盐、四二甲基酰胺铪(TDMAH)等铪酰胺)气化而得到的源气体。此外，四二甲基酰胺铪的化学式为Hf[N(CH3)2]4。作为其他材料液的例子，有四(乙基甲基酰胺)铪。
例如，在通过使用ALD法的成膜装置形成氧化铝膜时，使用如下两种气体：用作氧化剂的H2O；以及通过使包含溶剂和铝前体化合物的液体(例如，三甲基铝(TMA))气化而得到的源气体。此外，三甲基铝的化学式为Al(CH3)3。作为其他材料液的例子，有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)。
例如，在通过使用ALD法的成膜装置形成氧化硅膜时，将六氯乙硅烷附着在成膜面上，去除附着物所包含的氯，供应氧化性气体(例如，O2、一氧化二氮)的自由基使其与附着物起反应。
例如，在通过使用ALD法的成膜装置形成钨膜时，使用WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用采用ALD法的成膜装置形成氧化物半导体膜如In-Ga-ZnO膜时，依次反复引入In(CH3)3气体和O3气体形成In-O层，然后使用Ga(CH3)3气体和O3气体形成GaO层，之后使用Zn(CH3)2气体和O3气体形成ZnO层。注意，这些层的顺序不局限于上述例子。此外，也可以混合这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。另外，也可以使用In(C2H5)3气体代替In(CH3)3气体。此外，也可以使用Ga(C2H5)3气体代替Ga(CH3)3气体。另外，也可以使用Zn(CH3)2气体。
<3-6.半导体装置的结构实例2〉
接着，参照图33对图30A和图30B所示的半导体装置300的变形例子进行说明。
图33是图30B所示的半导体装置300的变形例子的截面图。
图33示出没有设置被用作半导体装置300所包括的晶体管Tr2的第二栅电极的导电膜330、导电膜330上的绝缘膜334的结构。此外，在图33所示的结构中，在绝缘膜324、绝缘膜326和绝缘膜336中形成开口383代替在绝缘膜324和绝缘膜326中形成的开口382、在绝缘膜334和绝缘膜336中形成的开口384。通过采用包括一个开口的结构，可以减少制造工序，所以是优选的。
<3-7.半导体装置的结构实例3>
接着，参照图34A和图34B及图35A和图35B对图30A和图30B所示的半导体装置300的变形例子进行说明。
下面，对氧化物半导体膜的叠层结构进行说明。
图34A和图34B是半导体装置300所包括的晶体管Tr2的沟道长度(L)方向上的截面图。
图34A示出晶体管Tr2的氧化物半导体膜328包括氧化物半导体膜328a、氧化物半导体膜328a上的氧化物半导体膜328b以及氧化物半导体膜328b上的氧化物半导体膜328c的结构。换言之，氧化物半导体膜328具有三层结构。
图34B示出晶体管Tr2的氧化物半导体膜328包括氧化物半导体膜328b以及氧化物半导体膜328b上的氧化物半导体膜328c的结构。换言之，氧化物半导体膜具有两层结构。
图35A和图35B示出氧化物半导体膜328及接触于氧化物半导体膜328的绝缘膜的能带结构的例子。
图35A示出叠层体的膜厚度方向上的能带图的一个例子，该叠层体具有绝缘膜318、氧化物半导体膜328a、328b、328c以及绝缘膜324。图35B示出叠层体的膜厚度方向上的能带图的一个例子，该叠层体具有绝缘膜318、氧化物半导体膜328b、328c以及绝缘膜324。为了容易理解，在能带图中示出绝缘膜318、氧化物半导体膜328a、328b、328c及绝缘膜324的导带底的能级(Ec)。
图35A是如下结构的能带图：作为绝缘膜318及324使用氧化硅膜，作为氧化物半导体膜328a使用利用金属元素的原子个数比为In∶Ga∶Zn＝1∶3∶2的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜328b使用利用金属元素的原子个数比为In∶Ga∶Zn＝4∶2∶4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜328c使用利用金属元素的原子个数比为In∶Ga∶Zn＝1∶3∶2的金属氧化物靶材而形成的氧化物半导体膜。
图35B是如下结构的能带图：作为绝缘膜318及324使用氧化硅膜，作为氧化物半导体膜328b使用利用金属元素的原子个数比为In∶Ga∶Zn＝4∶2∶4.1的金属氧化物靶材而形成的氧化物半导体膜，作为氧化物半导体膜328c使用利用金属元素的原子个数比为In∶Ga∶Zn＝1∶3∶2的金属氧化物靶材而形成的金属氧化膜。
如图35A和图35B所示，在氧化物半导体膜328a与氧化物半导体膜328b之间以及氧化物半导体膜328b与氧化物半导体膜328c之间，导带底的能级平缓地变化。换言之，导带底的能级连续地变化或连续接合。为了实现这样的能带结构，不使在氧化物半导体膜328a与氧化物半导体膜328b的界面处或氧化物半导体膜328b与氧化物半导体膜328c的界面处存在形成陷阱中心或复合中心等缺陷能级的杂质。
为了在氧化物半导体膜328a与氧化物半导体膜328b之间及在氧化物半导体膜328b与氧化物半导体膜328c之间形成连续接合，使用具备装载闭锁室的多室成膜装置(溅射装置)以使各膜不暴露于大气中的方式连续地层叠。
通过采用图35A和图35B的能带结构，氧化物半导体膜328b成为阱(well)，在使用上述叠层结构的晶体管中，沟道区域形成在氧化物半导体膜328b中。
通过设置氧化物半导体膜328a和/或氧化物半导体膜328c，可以使氧化物半导体膜328b远离陷阱能级。
此外，有时与用作沟道区域的氧化物半导体膜328b的导带底能级(Ec)相比，陷阱能级离真空能级更远，而在陷阱能级中容易积累电子。当电子积累在陷阱能级中时，该电子成为负固定电荷，导致晶体管的阈值电压向正方向漂移。因此，优选的是，陷阱能级比氧化物半导体膜328b的导带底能级(Ec)更接近于真空能级。通过采用上述结构，可以抑制电子积累在陷阱能级。其结果是，能够增大晶体管的通态电流及场效应迁移率。
氧化物半导体膜328a、328c与氧化物半导体膜328b相比导带底的能级更接近于真空能级。典型的是，氧化物半导体膜328b的导带底能级与氧化物半导体膜328a、328c的导带底能级之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。换言之，氧化物半导体膜328a、328c的电子亲和势与氧化物半导体膜328b的电子亲和势之差为0.15eV以上或0.5eV以上，且为2eV以下或1eV以下。
通过采用上述结构，氧化物半导体膜328b成为电流的主要路径并被用作沟道区域。此外，由于氧化物半导体膜328a、328c包括形成沟道区域的氧化物半导体膜328b所包含的金属元素中的一种或多种，所以在氧化物半导体膜328a与氧化物半导体膜328b的界面处或在氧化物半导体膜328b与氧化物半导体膜328c的界面处不容易产生界面散射。由此，由于在该界面中载流子的移动不被阻碍，所以晶体管的场效应迁移率得到提高。
为了防止氧化物半导体膜328a、328c被用作沟道区域的一部分，作为氧化物半导体膜328a、328c使用导电率够低的材料。或者，作为氧化物半导体膜328a、328c使用其电子亲和势(真空能级与导带底能级之差)低于氧化物半导体膜328b且其导带底能级与氧化物半导体膜328b的导带底能级有差异(能带偏移)的材料。此外，为了抑制产生起因于漏极电压值的阈值电压之间的差异，氧化物半导体膜328a、328c优选使用其导带底能级比氧化物半导体膜328b的导带底能级更接近于真空能级材料形成。例如，氧化物半导体膜328b的导带底能级与氧化物半导体膜328a、328c的导带底能级之差优选为0.2eV以上，更优选为0.5eV以上。
氧化物半导体膜328a、328c优选不包含尖晶石型结晶结构。这是因为如果氧化物半导体膜328a、328c包含尖晶石型结晶结构，导电膜322a、322b的构成元素有时会在该尖晶石型结晶结构与其他区域的界面处扩散到氧化物半导体膜328b中。注意，氧化物半导体膜328a、328c优选为后述的CAAC-OS，此时，可以得到对导电膜322a、322b的构成元素如铜元素的高阻挡性。
氧化物半导体膜328a、328c的厚度大于或等于能够抑制导电膜322a、322b的构成元素扩散到氧化物半导体膜328b的厚度且小于从绝缘膜324向氧化物半导体膜328b的氧的供应被抑制的厚度。例如，当氧化物半导体膜328a、328c的厚度为10hm以上时，能够抑制导电膜322a、322b的构成元素扩散到氧化物半导体膜328b。当氧化物半导体膜328a、328c的厚度为100nm以下时，能够高效地从绝缘膜324向氧化物半导体膜328b供应氧。
当氧化物半导体膜328a、328c为In-M-Zn氧化物(M为Al、Ga、Y或Sn)，其中M的原子个数比高于In的原子个数比时，可以使氧化物半导体膜328a、328c的能隙变大并使其电子亲和势变小。因此，也可以根据元素M的比率控制氧化物半导体膜328a、328c与氧化物半导体膜328b的电子亲和势之差。此外，因为M是与氧的键合力强的金属元素，所以在元素M的原子个数比高于In的氧化物半导体层中不容易产生氧缺陷。
当作为氧化物半导体膜328a、328c使用In-M-Zn氧化物时，除了Zn及O之外的In和M的比率优选为：In的原子百分比低于50atomic％，M的原子百分比高于50atomic％，更优选为：In的原子百分比低于25atomic％，M的原子百分比高于75atomic％。另外，作为氧化物半导体膜328a、328c，也可以使用氧化镓膜。
另外，当氧化物半导体膜328a、328b、328c为In-M-Zn氧化物时，氧化物半导体膜328a、328c中的M的原子个数比大于氧化物半导体膜328b中的M的原子个数比。典型的是，氧化物半导体膜328a、328c中的M的原子个数比为氧化物半导体膜328b中的M的原子个数比的1.5倍以上，优选为2倍以上，更优选为3倍以上。
另外，当氧化物半导体膜328a、328b、328c为In-M-Zn氧化物时，在氧化物半导体膜328b的原子个数比为In∶M∶Zn＝x1∶y1∶z1，并且氧化物半导体膜328a、328c的原子个数比为In∶M∶Zn＝x2∶y2∶z2的情况下，y2/x2大于y1/x1，y2/x2优选为y1/x1的1.5倍以上，y2/x2更优选为y1/x1的2倍以上，y2/x2进一步优选为y1/x1的3倍以上或4倍以上。此时，在氧化物半导体膜328b中，y1优选为x1以上，此时包括氧化物半导体膜328b的晶体管可以具有稳定的电特性。但是，在y1为x1的3倍以上的情况下，包括氧化物半导体膜328b的晶体管的场效应迁移率会降低。因此，y1优选小于x1的3倍。
在氧化物半导体膜328b是In-M-Zn氧化物，并且用于形成氧化物半导体膜328b的靶材的金属元素的原子个数比为In∶M∶Zn＝x1∶y1∶z1的情况下，x1/y1优选为1/3以上且6以下，更优选为1以上且6以下，z1/y1优选为1/3以上且6以下，更优选为1以上且6以下。注意，当z1/y1为1以上且6以下时，容易作为氧化物半导体膜328b形成后述CAAC-OS。作为靶材的金属元素的原子个数比的典型例子，可以举出In∶M∶Zn＝4∶2∶4.1、In∶M∶Zn＝1∶1∶1.2、In∶M∶Zn＝3∶1∶2。
在氧化物半导体膜328a、328c是In-M-Zn氧化物，并且用于形成氧化物半导体膜328a、328c的靶材的金属元素的原子个数比为In∶M∶Zn＝x2∶y2∶z2的情况下，x2/y2＜x1/y1，z2/y2优选为1/3以上且6以下，更优选为1以上且6以下。当M的原子个数比高于In时，能够扩大氧化物半导体膜328a、328c的能隙并减小其电子亲和势，由此y2/x2优选为3以上或4以上。作为靶材的金属元素的原子个数比的典型例子，可以举出In∶M∶Zn＝1∶3∶2、In∶M∶Zn＝1∶3∶4、In∶M∶Zn＝1∶3∶5、In∶M∶Zn＝1∶3∶6、In∶M∶Zn＝1∶4∶2、In∶M∶Zn＝1∶4∶4、In∶M∶Zn＝1∶4∶5、In∶M∶Zn＝1∶5∶5。
另外，在氧化物半导体膜328a、328c为In-M氧化物的情况下，当作为M不包含二价金属原子(例如，锌)时，能够形成不具有尖晶石型结晶结构的氧化物半导体膜328a、328c。作为氧化物半导体膜328a、328c，例如可以使用In-Ga氧化物膜。例如，通过溅射法并使用In-Ga金属氧化物靶材(In∶Ga＝7∶93)，可以形成该In-Ga氧化物膜。为了通过使用DC放电的溅射法形成氧化物半导体膜328a、328c，在假设In∶M的原子个数比为x∶y时，优选y/(x+y)为0.96以下，更优选为0.95以下，例如为0.93。
在氧化物半导体膜328a、328b、328c中，上述原子个数比中的原子比率在±40％的范围内变动作为误差。
在图34A和图34B中晶体管Tr2的氧化物半导体膜328具有两层的叠层结构或三层的叠层结构，晶体管Tr1的氧化物半导体膜308也可以具有与此同样的结构。
如上所述，在本发明的半导体装置中，可以改变第二栅电极的有无，或者改变氧化物半导体膜的叠层结构。本实施方式的晶体管的结构可以自由地彼此组合。
<3-8.半导体装置的制造方法>
接着，参照图36A和图36B至图45A和图45B对本发明的一个方式的半导体装置300的制造方法进行说明。
此外，图36A、图37A、图38A、图39A、图40A、图41A、图42A、图43A、图44A及图45A是说明半导体装置300的制造方法的俯视图，图36B、图37B、图38B、图39B、图40B、图41B、图42B、图43B、图44B及图45B是说明半导体装置300的制造方法的截面图。
首先，在衬底302上形成绝缘膜306，在绝缘膜306上形成氧化物半导体膜。然后，将该氧化物半导体膜加工为岛状，由此形成氧化物半导体膜308(参照图36A和图36B)。
在本实施方式中，作为衬底302可以使用玻璃衬底。
通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法或涂敷法等，可以形成绝缘膜306。在本实施方式中，利用PECVD装置，作为绝缘膜306形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
在形成绝缘膜306之后，也可以对绝缘膜306添加氧。作为对绝缘膜306添加的氧，可以使用氧自由基、氧原子、氧原子离子、氧分子离子等。在添加氧时，可以利用离子掺杂法、离子注入法、等离子体处理等。另外，也可以在绝缘膜306上形成抑制氧脱离的膜，然后经过该膜对绝缘膜306添加氧。
上述抑制氧脱离的膜可以使用如下导电材料形成：选自铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴、钨的金属元素；包含上述金属元素作为成分的合金；包含上述金属元素的组合的合金；包含上述金属元素的金属氮化物；包含上述金属元素的金属氧化物；包含上述金属元素的金属氮氧化物等。
当利用等离子体处理添加氧，并且通过利用微波使氧激发而产生高密度的氧等离子体时，可以增加对绝缘膜306添加的氧量。
可以通过溅射法、涂敷法、脉冲激光蒸镀法、激光烧蚀法、热CVD法等形成氧化物半导体膜308。可以通过如下方式将氧化物半导体膜加工为氧化物半导体膜308：在氧化物半导体膜上通过光刻工序形成掩模，然后使用该掩模对氧化物半导体膜的一部分进行蚀刻。另外，通过印刷法，可以在绝缘膜306上直接形成彼此隔离的氧化物半导体膜308。
在通过溅射法形成氧化物半导体膜的情况下，可以适当地使用RF电源装置、AC电源装置、DC电源装置等作为用来产生等离子体的电源装置。可以适当地使用稀有气体(典型的是氩)、氧、稀有气体和氧的混合气体作为用来形成氧化物半导体膜的溅射气体。在稀有气体和氧的混合气体中，优选增高相对于稀有气体的氧比例。
]为了提高例如利用溅射法形成的氧化物半导体膜的结晶性，优选在衬底温度为150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下的条件下形成氧化物半导体膜。
在本实施方式中，作为氧化物半导体膜308，使用溅射装置，作为溅射靶材使用In-Ga-Zn金属氧化物(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])，形成厚度为40nm的氧化物半导体膜。
在形成氧化物半导体膜308之后，也可以通过加热处理使氧化物半导体膜308脱氢化或脱水化。加热处理的温度典型地为150℃以上且低于衬底的应变点、250℃以上且450℃以下或者300℃以上且450℃以下。
可以在包含氦、氖、氩、氙、氪等稀有气体或包含氮的惰性气体气氛中进行加热处理。或者，也可以在惰性气体气氛中进行加热之后在氧气氛中进行加热。上述惰性气体气氛及氧气氛优选不包含氢、水等。处理时间可以是3分钟以上且24小时以下。
在该加热处理中可以使用电炉、RTA装置等。通过使用RTA装置，在短时间内就可以在衬底的应变点以上的温度下进行加热处理。由此，可以缩短加热处理时间。
边进行加热边形成氧化物半导体膜，或者在形成氧化物半导体膜之后进行加热处理，由此，利用二次离子质谱分析法测得的氧化物半导体膜中的氢浓度可以为5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
接着，在绝缘膜306及氧化物半导体膜308上形成绝缘膜及导电膜，将其加工为岛状，由此形成绝缘膜310及导电膜320(参照图37A和图37B)。
作为绝缘膜310，可以通过使用PECVD法形成氧化硅膜或氧氮化硅膜。此时，作为源气体，优选使用包含硅的沉积气体及氧化性气体。作为包含硅的沉积气体的典型例子，有硅烷、乙硅烷、丙硅烷、氟化硅烷。作为氧化性气体的例子，有氧、臭氧、一氧化二氮、二氧化氮。
作为绝缘膜310，可以在如下条件下利用PECVD法形成缺陷量少的氧氮化硅膜：氧化性气体的流量为沉积气体流量的大于20倍且小于100倍或者40倍以上且80倍以下；处理室内的压力低于100Pa，或为50Pa以下。
作为绝缘膜310，可以在如下条件形成致密的氧化硅膜或致密的氧氮化硅膜：将设置在PECVD装置的抽成真空的处理室内的衬底保持在280℃以上且400℃以下的温度，将源气体引入处理室内而将处理室内的压力设定为20Pa以上且250Pa以下，优选为100Pa以上且250Pa以下，并对设置在处理室内的电极供应高频功率。
可以通过使用微波的等离子体CVD法形成绝缘膜310。微波是指300MHz至300GHz的频率范围的波。在微波中，电子温度低，并且电子能量小。此外，在被供应的电力中，用于加速电子的电力比例少，由此，电力能够用于更多分子的离解及电离。因此，能够使密度高的等离子体(高密度等离子体)激发。因此，因等离子体对形成面及沉积物造成的损伤少，而能够形成缺陷少的绝缘膜310。
另外，可以通过使用有机硅烷气体的CVD法形成绝缘膜310。作为有机硅烷气体，可以使用如下含硅化合物：正硅酸乙酯(TEOS)(化学式：Si(OC2H5)4)、四甲基硅烷(TMS)(化学式：Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。通过利用使用有机硅烷气体的CVD法，能够形成覆盖性高的绝缘膜310。
在本实施方式中，作为绝缘膜310，使用PECVD装置形成厚度为150nm的氧氮化硅膜。
导电膜320优选使用氧化物导电体(OC)。在形成导电膜320时，氧从导电膜320添加到绝缘膜310。
优选利用溅射法在包含氧气体的气氛下形成导电膜320。通过在包含氧气体的气氛下形成导电膜320，可以有效地对绝缘膜310添加氧。
此外，导电膜320可以使用与上述氧化物半导体膜308的材料相同的材料形成。
在本实施方式中，作为导电膜320，使用溅射装置，作为溅射靶材使用In-Ga-Zn金属氧化物(In∶Ga∶Zn＝5∶1∶7[原子个数比])，形成厚度为20nm的导电膜。
在本实施方式中，利用干蚀刻法对导电膜320及绝缘膜310进行加工。
在对导电膜320及绝缘膜310进行加工时，氧化物半导体膜308的不与导电膜320重叠的区域的厚度有时变小。
接着，从绝缘膜306、氧化物半导体膜308及导电膜320上添加杂质元素。
在添加杂质元素时，可以利用离子掺杂法、离子注入法、等离子体处理法等。在采用等离子体处理法的情况下，可以使用在包含杂质元素的气体气氛下产生的等离子体来添加杂质元素。可以使用干蚀刻装置、灰化装置、等离子体CVD装置或高密度等离子体CVD装置等来产生等离子体。
作为杂质元素的源气体，可以使用B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2和稀有气体中的至少一种。或者，可以使用由稀有气体稀释的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的至少一种。通过使用由稀有气体稀释的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的至少一种将杂质元素添加到氧化物半导体膜308及导电膜320，可以将稀有气体、氢、硼、碳、氮、氟、磷、硫及氯中的至少一种添加到氧化物半导体膜308及导电膜320。
或者，也可以在对氧化物半导体膜308及导电膜320添加稀有气体之后，将B2H。、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的至少一种添加到氧化物半导体膜308及导电膜320。
或者，也可以在对氧化物半导体膜308及导电膜320添加B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF及H2中的至少一种之后，将稀有气体添加到氧化物半导体膜308及导电膜320。
杂质元素的添加可以通过适当地设定加速电压及剂量等的注入条件来控制。例如，在通过离子注入法添加氩时，加速电压可以为10kV以上且100kV以下，剂量可以为1×1013ions/cm2以上且1×1016ions/cm2以下，例如为1×1014ions/cm2。在通过离子注入法添加磷离子时，加速电压可以为30kV，剂量可以为1×1013ions/cm2以上且5×1016ions/cm2以下，例如为1×1015ions/cm2。
在本实施方式中，使用掺杂装置对氧化物半导体膜308及导电膜320添加氩作为杂质元素。注意，本实施方式不局限于作为杂质元素添加氩的上述例子，例如，可以添加氮，或者，也可以不进行添加杂质元素的工序。
接着，在绝缘膜306、氧化物半导体膜308及导电膜320上形成绝缘膜314。通过形成绝缘膜314，氧化物半导体膜308与绝缘膜314接触且被用作源区域308s及漏区域308d。不与绝缘膜314接触的氧化物半导体膜308，换言之与绝缘膜310接触的氧化物半导体膜308被用作沟道区域308i。由此，形成包括沟道区域308i、源区域308s及漏区域308d的氧化物半导体膜308(参照图38A和图38B)。
另外，绝缘膜314可以使用能够用于绝缘膜314的材料形成。在本实施方式中，作为绝缘膜314，使用PECVD装置形成厚度为100nm的氮化硅膜。
通过作为绝缘膜314使用氮化硅膜，氮化硅膜中的氢和/或氮进入与绝缘膜314接触的导电膜320、源区域308s及漏区域308d中，因此，导电膜320、源区域308s及漏区域308d的载流子密度可以得到提高。
接着，在绝缘膜314上形成绝缘膜316。
作为绝缘膜316可以使用能够用于绝缘膜316的材料形成。在本实施方式中，作为绝缘膜316，使用PECVD装置形成厚度为300nm的氧氮化硅膜。
接着，利用光刻工序在绝缘膜316上的所希望的位置形成掩模，然后对绝缘膜316及绝缘膜314的一部分进行蚀刻，由此形成到达源区域308s的开口341a以及到达漏区域308d的开口341b(参照图38A和图38B)。
作为对绝缘膜316及绝缘膜314进行蚀刻的方法，可以适当地使用湿蚀刻法和/或干蚀刻法。在本实施方式中，利用干蚀刻法对绝缘膜316及绝缘膜314进行加工。
接着，以填充开口341a、341b的方式，在绝缘膜316上形成导电膜，通过光刻工序在所希望的位置形成掩模。然后，对该导电膜的一部分进行蚀刻，由此形成导电膜312a、312b(参照图38A和图38B)。
导电膜312a、312b可以使用能够用于导电膜312a、312b的材料形成。在本实施方式中，作为导电膜312a、312b，使用溅射装置形成厚度为50nm的钛膜、厚度为400nm的铝膜和厚度为100nm的钛膜的叠层。
作为导电膜312a、312b的加工方法，可以适当地使用湿蚀刻法和/或干蚀刻法。在本实施方式中，利用干蚀刻法将导电膜312加工为导电膜312a、312b。
通过上述工序，可以制造晶体管Tr1。
另外，包括在晶体管Tr1中的膜或层(例如，绝缘膜、氧化物半导体膜、导电膜)可以通过溅射法、化学气相沉积(CVD)法、真空蒸镀法、脉冲激光沉积(PLD)法、ALD(原子层沉积)法形成。或者，可以使用涂敷法或印刷法形成。虽然溅射法、等离子体增强化学气相沉积(PECVD)法是成膜方法的典型例子，但也可以使用热CVD法。作为热CVD法的例子，可以举出MOCVD(有机金属化学气相沉积)法。
通过热CVD法进行的成膜可以按以如下方式来执行：将源气体及氧化剂同时供应到其压力被设定为大气压或减压的处理室内，并使源气体和氧化剂在衬底附近或衬底上相互反应。如此，在利用热CVD法的成膜中不产生等离子体，因此具有不产生起因于等离子体损伤的缺陷的优点。
可以以如下方法进行利用ALD法的成膜：将用于反应的源气体引入其压力被设定为大气压或减压的处理室，并起反应，然后按该顺序反复地进行处理。也可以将惰性气体(例如，氩或氮)作为载流子气体与源气体一并地进行引入。例如，也可以将两种或更多种的源气体依次供应到处理室内。此时，在第一源气体的反应与第二源气体的引入之间，引入惰性气体，以防止源气体的混合。或者，也可以通过真空排气将第一源气体排出而代替惰性气体的引入，然后引入第二源气体。第一源气体附着到衬底表面且起反应来形成第一层，之后引入的第二源气体附着且起反应，来在第一层上形成第二层，由此形成薄膜。通过按该顺序反复多次地引入气体直到获得所希望的厚度为止，可以形成台阶覆盖性良好的薄膜。薄膜的厚度可以根据反复引入气体的次数来准确地进行调节，因此，ALD法适合于微型FET的制造。
通过MOCVD法等热CVD法可以形成上述导电膜、绝缘膜、氧化物半导体膜、金属氧化膜等各种膜。例如，当形成In-Ga-Zn-O膜时，使用三甲基铟(In(CH3)3)、三甲基镓(Ga(CH3)3)及二甲基锌(Zn(CH3)2)。不局限于上述组合，可以使用三乙基镓(Ga(C2H5)3)代替三甲基镓，并且可以使用二乙基锌(Zn(C2H5)2)代替二甲基锌。
例如，在通过使用ALD法的成膜装置形成氧化铪膜时，使用如下两种气体：用作氧化剂的臭氧(O3)；以及通过使包含溶剂和铪前体的液体(铪醇盐、四二甲基酰胺铪(TDMAH、Hf[N(CH3)2]4)或四(乙基甲基酰胺)铪等铪酰胺)气化而得到的源气体。
例如，在通过使用ALD法的成膜装置形成氧化铝膜时，使用如下两种气体：用作氧化剂的H2O；以及通过使包含溶剂和铝前体的液体(例如，三甲基铝(TMA、Al(CH3)3))气化而得到的源气体。作为其它材料的例子，有三(二甲基酰胺)铝、三异丁基铝、铝三(2，2，6，6-四甲基-3，5-庚二酮)。
例如，在通过使用ALD法的成膜装置形成氧化硅膜时，将六氯乙硅烷附着在成膜面上，供应氧化性气体(O2、一氧化二氮)的自由基使其与附着物起反应。
例如，在通过使用ALD法的成膜装置形成钨膜时，依次引入WF6气体和B2H6气体形成初始钨膜，然后使用WF6气体和H2气体形成钨膜。注意，也可以使用SiH4气体代替B2H6气体。
例如，在使用采用ALD法的成膜装置形成氧化物半导体膜如In-Ga-Zn-O膜时，使用In(CH3)3气体和O3气体形成In-O层，使用Ga(CH3)3气体和O3气体形成Ga-O层，之后使用Zn(CH3)2气体和O3气体形成Zn-O层。注意，这些层的顺序不局限于上述例子。此外，也可以使用这些气体来形成混合化合物层如In-Ga-O层、In-Zn-O层、Ga-Zn-O层等。虽然也可以使用利用Ar等惰性气体进行鼓泡而得到的H2O气体代替O3气体，但是优选使用不包含H的O3气体。
接着，在绝缘膜316及导电膜312a、312b上形成绝缘膜318。
通过适当地利用溅射法、CVD法、蒸镀法、脉冲激光沉积(PLD)法、印刷法或涂敷法等，可以形成绝缘膜318。在本实施方式中，利用PECVD装置，作为绝缘膜318形成厚度为400nm的氮化硅膜及厚度为50nm的氧氮化硅膜。
在形成绝缘膜318之后，也可以对绝缘膜318添加氧。作为对绝缘膜318添加的氧的例子，有氧自由基、氧原子、氧原子离子、氧分子离子等。在添加氧时，可以利用离子掺杂法、离子注入法、等离子体处理等。另外，也可以在绝缘膜上形成抑制氧脱离的膜，然后经过该膜对绝缘膜318添加氧。
上述抑制氧脱离的膜可以使用如下导电材料形成：选自铟、锌、镓、锡、铝、铬、钽、钛、钼、镍、铁、钴、钨的金属元素；包含上述金属元素作为成分的合金；包含上述金属元素的组合的合金；包含上述金属元素的金属氮化物；包含上述金属元素的金属氧化物；包含上述金属元素的金属氮氧化物等。
当利用等离子体处理添加氧，并且通过利用微波使氧激发而产生高密度的氧等离子体时，可以增加对绝缘膜318添加的氧量。
另外，绝缘膜318可以具有氮化硅膜的叠层结构。具体而言，氮化硅膜可以具有第一氮化硅膜、第二氮化硅膜及第三氮化硅膜的三层结构。该三层结构的例子如下。
例如，可以在如下条件下形成厚度为50nm的第一氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为100sccm的氨气体供应给PECVD装置的反应室，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为300nm的第二氮化硅膜：作为源气体将流量为200sccm的硅烷、流量为2000sccm的氮以及流量为2000sccm的氨气体供应给PECVD装置的反应室，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
可以在如下条件下形成厚度为50nm的第三氮化硅膜：作为源气体将流量为200sccm的硅烷以及流量为5000sccm的氮供应给PECVD装置的反应室，将反应室内的压力控制为100Pa，使用27.12MHz的高频电源供应2000W的功率。
另外，可以在衬底温度为350℃以下的条件下形成上述第一氮化硅膜、第二氮化硅膜及第三氮化硅膜。
当绝缘膜318具有氮化硅膜的三层结构时，例如在作为导电膜312a、312b使用包含铜(Cu)的导电膜的情况下，能够发挥如下效果。
第一氮化硅膜可以抑制铜(Cu)元素从导电膜312a、312b扩散。第二氮化硅膜具有释放氢的功能，并可以提高用作栅极绝缘膜的绝缘膜的耐压。第三氮化硅膜是氢的释放量少的膜且可以抑制从第二氮化硅膜释放的氢扩散。
接着，在绝缘膜318上形成氧化物半导体膜328(参照图39A和图39B)。
在本实施方式中，通过溅射法并使用In-Ga-Zn金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成氧化物半导体膜。上述氧化物半导体膜的形成时的衬底温度为170℃。作为形成氧化物半导体膜时的成膜气体，使用流量为60sccm的氧气体和流量为140sccm的氩气体。然后，将上述氧化物半导体膜加工为所希望的形状，由此形成岛状的氧化物半导体膜328。此外，在形成氧化物半导体膜时使用湿蚀刻装置。
接着，在绝缘膜318及氧化物半导体膜328上形成导电膜，将其加工为所希望的形状，由此形成导电膜322a、322b。然后，在绝缘膜318、氧化物半导体膜328及导电膜322a、322b上形成绝缘膜324、326(参照图40A和图40B)。
在本实施方式中，作为导电膜322a、322b，通过溅射法形成依次层叠有厚度为100nm的铝膜以及厚度为50nm的钛膜的叠层膜。
在形成导电膜322a、322b后，也可以洗涤氧化物半导体膜328的表面(背沟道一侧)。该洗涤例如可以使用磷酸水溶液等蚀刻剂进行。通过该洗涤，可以去除附着于氧化物半导体膜328表面的杂质(例如，包含在导电膜322a、322b中的元素)。注意，不一定必须进行该洗涤，根据情况可以不进行该洗涤。
在导电膜322a、322b的形成过程和/或上述洗涤工序中，氧化物半导体膜328的不被导电膜322a、322b覆盖的区域的厚度有时变薄。
在本实施方式中，作为绝缘膜324及绝缘膜324通过PECVD法分别形成厚度为20nm的氧氮化硅膜及厚度为200nm的氧氮化硅膜。
优选的是，在形成绝缘膜324之后，在不暴露于大气的状态下连续地形成绝缘膜326。在形成绝缘膜324之后，在不暴露于大气的状态下，调节源气体的流量、压力、高频功率和衬底温度中的至少一个而连续地形成绝缘膜326，由此可以减少绝缘膜324与绝缘膜326的界面处的来源于大气成分的杂质浓度，并且可以使绝缘膜324、326中的氧移动到氧化物半导体膜328中，从而可以降低氧化物半导体膜328中的氧缺陷的量。
在本实施方式中，作为绝缘膜324，在如下条件下利用PECVD法形成氧氮化硅膜：保持衬底302的温度为220℃，作为源气体使用流量为50sccm的硅烷及流量为2000sccm的一氧化二氮，处理室内的压力为20Pa，并且，以13.56MHz将100W的高频功率(功率密度为1.6×10-2W/cm2)供应到平行板电极。
作为绝缘膜326，在如下条件下形成氧化硅膜或氧氮化硅膜：将设置于进行了真空抽气的PECVD装置的处理室内的衬底温度保持为180℃以上且350℃以下，将源气体引入处理室中，将处理室内的压力设定为100Pa以上且250Pa以下，优选为100Pa以上且200Pa以下，并且，对设置于处理室内的电极供应0.17W/cm2以上且0.5W/cm2以下，优选为0.25W/cm2以上且0.35W/cm2以下的高频功率。
作为绝缘膜326的成膜条件，对具有上述压力的反应室中供应具有上述功率密度的高频功率，由此在等离子体中源气体的分解效率得到提高，氧自由基增加，并且源气体的氧化被促进，因此，绝缘膜326中的氧含量超过化学计量组成。在以上述温度范围内的衬底温度形成的膜中，硅与氧的键合力较弱，因此，通过后面工序的加热处理而使膜中的氧的一部分脱离。由此，可以形成氧含量超过化学计量组成且通过加热释放氧的一部分的氧化物绝缘膜。
另外，在绝缘膜326的形成工序中，绝缘膜324被用作氧化物半导体膜328的保护膜。因此，可以在减少对氧化物半导体膜328造成的损伤的同时使用功率密度高的高频功率形成绝缘膜326。
另外，在绝缘膜326的成膜条件中，当增加相对于氧化性气体的包含硅的沉积气体的流量时，可以减少绝缘膜326中的缺陷量。典型的是，能够形成缺陷量较少的氧化物绝缘膜，其中，通过ESR测得的起因于硅悬空键且在g＝2.001处出现的信号的自旋密度低于6×1017spins/cm3，优选为3×1017spins/cm3以下，更优选为1.5×1017spins/cm3以下。其结果是，能够提高晶体管Tr2的可靠性。
优选在形成绝缘膜324、326之后进行加热处理(以下，称为第一加热处理)。通过第一加热处理，可以降低包含于绝缘膜324、326中的氮氧化物。通过第一加热处理，可以将包含于绝缘膜324、326中的氧的一部分移动到氧化物半导体膜328，使得降低氧化物半导体膜328中的氧缺陷的量。
第一加热处理的温度典型地为低于400℃，优选为低于375℃，进一步优选为150℃以上且350℃以下。第一加热处理可以在氮、氧、超干燥空气(含水量为20ppm以下，优选为1ppm以下，优选为10ppb以下的空气)或稀有气体(例如，氩、氦)的气氛下进行。此外，优选在上述氮、氧、超干燥空气或稀有气体中不含有氢、水等。在该加热处理中可以使用电炉、RTA(rapidthermal anneal：快速热退火)装置等。
接着，在绝缘膜324、326的所希望的区域中形成到达导电膜322a的开口382。然后，在绝缘膜326及导电膜322a上形成导电膜330(参照图41A和图41B)。
在形成开口382时，可以使用干蚀刻装置或湿蚀刻装置。使用包含铟、锡和硅的氧化物(也被称为ITSO)靶材(In2O3∶SnO2∶SiO2＝85∶10∶5[重量％])形成厚度为100nm的ITSO膜，将其加工为岛状，由此得到导电膜330。
通过上述工序可以制造晶体管Tr2。
接着，在绝缘膜326及导电膜330上形成成为绝缘膜334及336的绝缘膜的叠层膜。然后，在该叠层膜的所希望的区域中形成到达导电膜330的开口384(参照图42A和图42B)。
作为绝缘膜334，通过PECVD法形成厚度为200nm的氧氮化硅膜。作为绝缘膜336，形成厚度为1.5μm的感光丙烯酸树脂类树脂膜。
在形成开口384时，使用干蚀刻装置或湿蚀刻装置。
接着，在绝缘膜336及导电膜330上形成导电膜，将其加工为岛状，由此形成导电膜338(参照图43A和图43B)。
作为本实施方式中的导电膜338，使用厚度为10nm的ITSO膜、厚度为200nm的反射金属膜(在此，使用包含银、钯及铜的金属膜)和厚度为10nm的ITSO膜的叠层膜。使用湿蚀刻装置将该叠层膜加工为导电膜338。
接着，在绝缘膜336及导电膜338上形成岛状的绝缘膜340(参照图44A和图44B)。
作为绝缘膜340，使用厚度为1.5μm的感光聚酰亚胺类树脂膜。
接着，在导电膜338上形成EL层342，然后，在绝缘膜340及EL层342上形成导电膜344，由此得到发光元件360。
注意，发光元件360的制造方法将在实施方式5中进行详细说明。
通过上述制造工序，可以制造图30A和图30B所示的半导体装置300。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式4
在本实施方式中，参照图46A和图46B至图53A和图53B对本发明的一个方式的半导体装置及半导体装置的制造方法进行说明。
<4-1.半导体装置的结构实例1>
图46A是本发明的一个方式的半导体装置400的俯视图。图46B是沿着图46A中的点划线A1-A2的截面图。此外，图46B包括晶体管Tr1的沟道长度(L)方向上的截面以及晶体管Tr2的沟道长度(L)方向上的截面。
图46A和图46B所示的半导体装置400包括：晶体管Tr1；以及其至少一部分与晶体管Tr1重叠的晶体管Tr2。此外，晶体管Tr1及晶体管Tr2是顶栅型晶体管。
由于晶体管Tr1至少部分地重叠于晶体管Tr2，所以可以减小晶体管的面积。
晶体管Tr1包括：衬底302上的绝缘膜306；绝缘膜306上的氧化物半导体膜308；氧化物半导体膜308上的绝缘膜310；绝缘膜310上的导电膜320；以及绝缘膜306、氧化物半导体膜308、导电膜320上的绝缘膜314。与实施方式3同样，氧化物半导体膜308包括与导电膜320重叠且与绝缘膜310接触的沟道区域308i、与绝缘膜314接触的源区域308s、与绝缘膜314接触的漏区域308d。
此外，晶体管Tr1包括：绝缘膜314上的绝缘膜316；在形成于绝缘膜314及绝缘膜316中的开口341a中与氧化物半导体膜308电连接的导电膜312a；在形成于绝缘膜314及绝缘膜316中的开口341b中与氧化物半导体膜308电连接的导电膜312b；以及绝缘膜316、导电膜312a及导电膜312b上的绝缘膜318。
晶体管Tr2包括：导电膜312b；导电膜312b上的绝缘膜318；绝缘膜318上的氧化物半导体膜408；氧化物半导体膜408上的绝缘膜410b；绝缘膜410b上的导电膜412b；以及氧化物半导体膜408及导电膜412b上的绝缘膜414。与氧化物半导体膜308同样，氧化物半导体膜408包括：与导电膜412b重叠且与绝缘膜410b接触的沟道区域408i；与绝缘膜414接触的源区域408s；以及与绝缘膜414接触的漏区域408d。
此外，晶体管Tr2包括：绝缘膜414上的绝缘膜416；设置在绝缘膜416上且与氧化物半导体膜408电连接的导电膜418a；以及设置在绝缘膜416上且与氧化物半导体膜408电连接的导电膜418b。
此外，如图46A和图46B所示，氧化物半导体膜308与氧化物半导体膜408部分地彼此重叠。
氧化物半导体膜308可以具有与实施方式3所示的结构同样的结构。氧化物半导体膜408可以具有与实施方式3所示的氧化物半导体膜328同样的结构。
因此，晶体管Tr1和晶体管Tr2的场效应迁移率中的一个或两个可以超过10cm2/Vs，优选的是，超过30cm2/Vs。
例如，当将上述场效应迁移率高的晶体管用于显示装置的生成栅极信号的栅极驱动器时，该显示装置可以具有宽度窄的边框。当将上述场效应迁移率高的晶体管用于显示装置所包括的供应来自信号线的信号的源极驱动器(尤其是，与源极驱动器所包括的移位寄存器的输出端子连接的解复用器)时，可以减少与显示装置连接的布线数。此外，当将上述场效应迁移率高的晶体管用于显示装置所包括的像素电路的选择晶体管和驱动晶体管中的一个或两个时，可以提高显示装置的显示品质。
图46A和图46B所示的半导体装置400可以适当地用于显示装置的像素电路。图46A和图46B所示的布局，可以提高显示装置的像素密度。例如，即使显示装置的像素密度超过1000ppi或2000ppi，通过图46A和图46B所示的布局，也可以提高像素的开口率。在此，ppi是表示每英寸的像素数的单位。
此外，在将图46A和图46B所示的半导体装置400用于显示装置的像素电路的情况下，可以使用与如图31所示的像素电路同样的结构。
在将图46A和图46B所示的半导体装置400用于显示装置的像素的情况下，例如可以使晶体管的沟道长度(L)及沟道宽度(W)、以及与晶体管连接的布线及电极的线宽度等较大。例如，当如图46A和图46B所示那样将晶体管Tr1和晶体管Tr2的至少一部分重叠地配置时，与将晶体管Tr1和晶体管Tr2设置在相同的平面上的情况相比，可以增大线宽度等，所以可以降低加工尺寸的不均匀。
此外，可以在晶体管Tr1与晶体管Tr2之间共同使用导电膜和绝缘膜中的一个或两个，所以可以减少掩模个数或工序数。
例如，在晶体管Tr1中，导电膜320被用作栅电极，导电膜312a被用作源电极，导电膜312b被用作漏电极。此外，在晶体管Tr1中，绝缘膜310被用作栅极绝缘膜。在晶体管Tr2中，导电膜312b被用作第一栅电极，导电膜418a被用作源电极，导电膜418b被用作漏电极，导电膜412b被用作第二栅电极。此外，在晶体管Tr2中，绝缘膜318被用作第一栅极绝缘膜，绝缘膜410b被用作第二栅极绝缘膜。
注意，在本说明书等中，有时将绝缘膜410b称为第四绝缘膜。
在绝缘膜416及导电膜418a、418b上设置绝缘膜336。在绝缘膜336中设置到达导电膜418b的开口386。此外，在绝缘膜336上设置导电膜338。另外，导电膜338在开口386中与导电膜418a连接。
此外，在导电膜338上设置绝缘膜340、EL层342、导电膜344。由导电膜338、EL层342、导电膜344构成发光元件360。
此外，虽然未图示，但是图46A和图46B所示的晶体管Tr1及晶体管Tr2也可以具有实施方式3所说明的S-channel结构。
可以组合本实施方式的半导体装置400所包括的晶体管Tr1和晶体管Tr2与实施方式3的半导体装置300所包括的晶体管Tr1和晶体管Tr2。
如上所述，在本发明的一个方式的半导体装置中，层叠有多个晶体管，由此晶体管的面积得到减小。此外，由于在多个晶体管之间共同使用绝缘膜和导电膜中的一个或两个，所以可以减少掩模个数或工序数。
<4-2.半导体装置的构成要素>
接着，对本实施方式的半导体装置的构成要素进行详细说明。
[导电膜]
导电膜412b、418a、418b可以使用实施方式3所示的导电膜(导电膜312a、导电膜312b、导电膜322a、导电膜322b、导电膜320、导电膜330、导电膜338及导电膜344)的材料形成。尤其是，作为导电膜412b优选使用氧化物导电体(OC)，因为可以对绝缘膜410b添加氧。
[绝缘膜]
绝缘膜414、416、410b可以使用实施方式3所示的绝缘膜(绝缘膜306、绝缘膜314、绝缘膜316、绝缘膜318、绝缘膜324、绝缘膜326、绝缘膜334、绝缘膜336及绝缘膜340)的材料形成。
由于绝缘膜318与氧化物半导体膜408接触，所以优选使用氧化物绝缘膜，尤其优选使用氧化硅膜或氧氮化硅膜作为绝缘膜318。作为绝缘膜410b优选使用氧化物绝缘膜。绝缘膜410b优选具有氧含量超过化学计量组成的区域(过剩氧区域)。作为绝缘膜410b，优选使用氧化硅膜或氧氮化硅膜。
绝缘膜414包含氢和氮中的一个或两个。或者，绝缘膜414包含氮及硅。绝缘膜414具有阻挡氧、氢、水、碱金属、碱土金属等的功能。由于氧化物半导体膜408与绝缘膜414接触，所以绝缘膜414中的氢和氮中的一个或两个进入到氧化物半导体膜408，由此氧化物半导体膜408的载流子密度得到提高。因此，氧化物半导体膜408中的与绝缘膜414接触的区域被用作源区域或漏区域。
[氧化物半导体膜]
氧化物半导体膜408可以使用实施方式3所示的氧化物半导体膜(氧化物半导体膜308及氧化物半导体膜328)的材料形成。
<4-3.半导体装置的制造方法>
接着，参照图47A和图47B至图53A和图53B对本发明的一个方式的半导体装置400的制造方法进行说明。
此外，图47A、图48A、图49A、图50A、图51A、图52A及图53A是说明半导体装置400的制造方法的俯视图，图47B、图48B、图49B、图50B、图51B、图52B及图53B是说明半导体装置400的制造方法的截面图。
作为晶体管Tr1的制造方法可以参照实施方式3所说明的方法。因此，作为在衬底302上形成绝缘膜306、氧化物半导体膜308、绝缘膜310、导电膜320、绝缘膜314、绝缘膜316、导电膜312a、导电膜312b、绝缘膜318的方法，可以参照实施方式3及图36A和图36B至图38A和图38B。
然后，在绝缘膜316及导电膜312a、312b上形成绝缘膜318。绝缘膜318可以利用与实施方式3同杆的方法形成。
接着，在绝缘膜318上形成氧化物半导体膜408(参照图47A和图47B)。
在本实施方式中，通过溅射法并使用In-Ga-Zn金属氧化物靶材(In∶Ga∶Zn＝4∶2∶4.1[原子个数比])形成氧化物半导体膜。上述氧化物半导体膜的形成时的衬底温度为170℃。作为形成氧化物半导体膜时的成膜气体，使用流量为60sccm的氧气体和流量为140sccm的氩气体。然后，将上述氧化物半导体膜加工为所希望的形状，由此形成岛状的氧化物半导体膜408。此外，在形成氧化物半导体膜时使用湿蚀刻装置。
接着，在绝缘膜318及氧化物半导体膜408上形成包括绝缘膜和导电膜的叠层膜。然后，将该叠层膜加工为所希望的形状，来形成岛状的绝缘膜410b、岛状的导电膜412b(参照图48A和图48B)。
接着，在绝缘膜318、氧化物半导体膜408及导电膜412b上形成绝缘膜414、416。通过形成绝缘膜414，氧化物半导体膜408与绝缘膜414接触且被用作源区域408s及漏区域408d。不与绝缘膜414接触的氧化物半导体膜408，换言之，与绝缘膜410b接触的氧化物半导体膜408被用作沟道区域408i。由此，形成包括沟道区域408i、源区域408s及漏区域408d的氧化物半导体膜408(参照图49A和图49B)。
在本实施方式中，作为绝缘膜410b，使用PECVD装置形成厚度为50nm的氧氮化硅膜。作为导电膜412b，使用溅射装置形成厚度为200nm的氧化物半导体膜。此外，该氧化物半导体膜的组成与氧化物半导体膜408相同。作为绝缘膜414，通过PECVD装置形成厚度为100nm的氮化硅膜。作为绝缘膜416，使用PECVD装置形成厚度为200nm的氧氮化硅膜。
通过作为绝缘膜414使用氮化硅膜，氮化硅膜中的氢和氮中的一个或两个进入与绝缘膜414接触的导电膜412b、源区域408s及漏区域408d中，因此导电膜412b、源区域408s及漏区域408d的载流子密度可以得到提高。其结果是，氧化物半导体膜408的一部分的区域和导电膜412b成为氧化物导电体(OC)。
此外，绝缘膜410b使用导电膜412b作为掩模自对准地形成。
接着，在绝缘膜414、416的所希望的区域中形成到达氧化物半导体膜408的开口482a、482b(参照图49A和图49B)。
开口482a、482b使用干蚀刻装置或湿蚀刻装置形成。
接着，以填充开口482a、482b的方式，在绝缘膜416及氧化物半导体膜408上形成导电膜，将其加工为岛状，由此形成导电膜418a、418b(参照图49A和图49B)。
]作为导电膜418a、418b，通过溅射法形成厚度为100nm的钨膜、厚度为200nm的铜膜。
通过上述工序，可以制造晶体管Tr2。
接着，在绝缘膜416及导电膜418a、418b上形成绝缘膜336。然后，对绝缘膜336的所希望的区域进行加工，形成到达导电膜418a的开口386(参照图50A和图50B)。
在本实施方式中，作为绝缘膜336，形成厚度为1.5μm的感光丙烯酸树脂类树脂膜。
接着，在绝缘膜336及导电膜418a上形成导电膜，将其加工为岛状，由此形成导电膜338(参照图51A和图51B)。
作为本实施方式中的导电膜338，使用厚度为10nm的ITSO膜、厚度为200nm的反射金属膜(在此，使用包含银、钯及铜的金属膜)和厚度为10nm的ITSO膜的叠层膜。使用湿蚀刻装置将该叠层膜加工为导电膜338。
接着，在绝缘膜336及导电膜338上形成岛状的绝缘膜340(参照图52A和图52B)。
作为绝缘膜340，使用厚度为1.5μm的感光聚酰亚胺类树脂膜。
接着，在导电膜338上形成EL层342，然后，在绝缘膜340及EL层342上形成导电膜344，由此得到发光元件360(参照图53A和图53B)。
注意，发光元件360的制造方法将在实施方式5中进行详细说明。
通过上述制造工序，可以制造图46A和图46B所示的半导体装置400。
本实施方式所示的结构、方法可以与其他实施方式所示的结构、方法适当地组合。
实施方式5
在本实施方式中，参照图54、图55A至图55D以及图56对能够用于本发明的一个方式的半导体装置的发光元件进行说明。
<51.发光元件的结构实例>
首先，参照图54对能够用于本发明的一个方式的半导体装置的发光元件的结构进行说明。图54是发光元件160的截面示意图。
注意，作为发光元件160，可以使用无机化合物和有机化合物中的一个或两个。作为用于发光元件160的有机化合物，可以使用低分子化合物或高分子化合物。高分子化合物具有热稳定性，可以通过涂敷法等容易形成均匀性优异的薄膜，所以是优选的。
图54所示的发光元件160包括一对电极(导电膜138及导电膜144)以及该一对电极间的EL层142。EL层142至少包括发光层150。
图54所示的EL层142包括发光层150以及功能层诸如空穴注入层151、空穴传输层152、电子传输层153和电子注入层154。
在本实施方式中，假设将一对电极中的导电膜138及导电膜144分别用作阳极及阴极来进行说明，但是发光元件160的结构并不局限于此。例如，也可以使用将导电膜138及导电膜144分别用作阴极及阳极并倒序地层叠该电极间的各层的结构。换言之，可以从阳极一侧依次层叠空穴注入层151、空穴传输层152、发光层150、电子传输层153及电子注入层154。
EL层142的结构不局限于图54所示的结构，只要是包括发光层150、以及空穴注入层151、空穴传输层152、电子传输层153及电子注入层154中的至少一个的结构，就可以使用其他结构。EL层142也可以包括功能层，该功能层例如能够降低空穴或电子的注入势垒；能够提高空穴或电子的传输性；能够阻碍空穴或电子的传输性；或者能够抑制电极所引起的猝灭现象等。此外，功能层可以为单层或叠层。
可以将低分子化合物或高分子化合物用于发光层150。
在本说明书等中，高分子化合物是指具有分子量分布且其平均分子量为1×103至1×108的聚合物。低分子化合物是指不具有分子量分布且其平均分子量为1×104以下的化合物。
高分子化合物是指一个或多个构成单位聚合的化合物。换言之，该构成单位是指其中的至少一个包括在高分子化合物中的单位。
高分子化合物也可以是指嵌段聚合物、无规共聚物、交替共聚物或接枝共聚物等。
在高分子化合物的端基具有聚合活性基团(polymerization active group)的情况下，发光元件的发光特性及亮度寿命有可能下降。因此，高分子化合物的端基优选是稳定的端基。作为该稳定的端基，与主链形成共价键的基是优选的。尤其优选为通过碳-碳键合与芳基或杂环基键合的基。
在将低分子化合物用于发光层150的情况下，除了被用作主体材料的低分子化合物之外，优选包含发光性低分子化合物作为客体材料。在发光层150中，主体材料的重量比大于客体材料的重量比，并且客体材料分散于主体材料中。
作为客体材料，可以使用发光性有机化合物。作为该发光性有机化合物，可以使用能够发射荧光的物质(以下，也被称为荧光化合物)或能够发射磷光的物质(以下，也被称为磷光化合物)。
在本发明的一个方式的发光元件160中，通过将电压施加到一对电极(导电膜138和导电膜144)之间，电子和空穴分别从阴极和阳极注入到EL层142，由此电流流过。注入的电子及空穴复合，从而形成激子。因载流子(电子及空穴)的复合而产生的单重激子与三重激子的比率(以下，称为激子产生概率)的统计概率大致为1∶3。因此，在包含荧光化合物的发光元件中，有助于发光的单重激子的产生比率为25％，无助于发光的三重激子的产生比率为75％。在包含磷光化合物的发光元件中，单重激子及三重激子都能够有助于发光。因此，与包含荧光化合物的发光元件相比，包含磷光化合物的发光元件的发光效率更高，所以是优选的。
注意，“激子”是指一对载流子(电子及空穴)。因为激子具有能量，所以生成激子的材料成为激发态。
在将高分子化合物用于发光层150的情况下，该高分子化合物优选包含具有传输空穴的功能(空穴传输性)的骨架和具有传输电子的功能(电子传输性)的骨架作为构成单位。或者，该高分子化合物优选具有富π电子型杂芳族骨架和芳香胺骨架中的至少一个以及缺π电子型杂芳族骨架。上述骨架直接或通过其他骨架彼此键合。
在高分子化合物包含具有空穴传输性的骨架和具有电子传输性的骨架的情况下，可以容易控制载流子平衡。因此，可以容易控制载流子复合区域。为此，具有空穴传输性的骨架与具有电子传输性的骨架的构成比率优选在于1∶9至9∶1(摩尔比)的范围。更优选的是，具有电子传输性的骨架的构成比率比具有空穴传输性的骨架高。
高分子化合物除了具有空穴传输性的骨架及具有电子传输性的骨架之外还可以包含发光性骨架作为构成单位。在高分子化合物具有发光性骨架的情况下，对高分子化合物的全构成单位的发光性骨架的构成比率优选低，具体而言，优选为0.1mol％以上且10mol％以下，更优选为0.1mol％以上且5mol％以下。
此外，用于发光元件160的高分子化合物的各构成单位的键合方向、键角、键长等有时不同。此外，各构成单位也可以具有不同的取代基，并可以在各构成单位之间具有不同的骨架。此外，各构成单位的聚合方法也可以不同。
发光层150除了被用作主体材料的高分子化合物之外还可以包含发光性低分子化合物作为客体材料。此时，发光性低分子化合物作为客体材料分散于被用作主体材料的高分子化合物中，该高分子化合物的重量比至少比发光性低分子化合物大。发光性低分子化合物对高分子化合物的重量比优选为0.1wt％以上且10wt％以下，更优选为0.1wt％以上且5wt％以下。
接着，对本发明的一个方式的发光元件的构成要素进行详细说明。
[发光层]
以下，对能够用于发光层150的材料进行说明。
虽然对能够用于发光层150的高分子化合物没有特别的限制，但是该高分子化合物优选包含杂芳族骨架和芳烃骨架中的至少一个。上述骨架优选彼此直接或通过亚芳基或亚烷基键合。注意，上述骨架也可以通过亚芳基及亚烷基以外的基键合。
高分子化合物优选具有选自呋喃骨架、噻吩骨架和吡咯骨架中的一个或多个，因为这些骨架具有高稳定性及可靠性。优选具有吡啶骨架、二嗪骨架(吡嗪骨架、嘧啶骨架及哒嗪骨架)及三嗪骨架，尤其是，二嗪骨架及三嗪骨架稳定且可靠性良好，所以是优选的。例如，可以使用呋喃骨架、苯并呋喃骨架、二苯并呋喃骨架、苯并二呋喃骨架、噻吩骨架、苯并噻吩骨架、二苯并噻吩骨架、苯并二噻吩骨架、噻吩并噻吩骨架、二噻吩并噻吩骨架、二噻吩并呋喃骨架、二噻吩并硒吩骨架、环戊二烯二噻吩(cyclopentadithiophene)骨架、二噻吩并噻咯骨架、噻吩并吡咯骨架、二噻吩并吡咯骨架、噻吩并吲哚(thienoindole)骨架、噻吩并吡啶骨架、噻吩并吡嗪骨架、噻唑骨架、噻二唑骨架、苯并噻唑骨架、苯并二噻唑骨架、噁唑骨架、噁二唑骨架、苯并噁唑骨架、苯并二噁唑骨架、硒吩骨架、苯并硒吩骨架、二苯并硒吩骨架、苯并二硒吩骨架、硒吩并硒吩(selenoloselenophene)骨架、引达省并噻吩(indacenothiophene)骨架、引达省并二噻吩骨架、引达省并硒吩骨架、引达省并二硒吩骨架、吡咯骨架、吲哚骨架、咔唑骨架、吲哚并咔唑骨架、联咔唑骨架、吡咯并吡咯骨架、9，10-二氢吖啶(acridan)骨架、吖啶酮骨架、吩恶嗪骨架、吩噻嗪骨架、吩嗪骨架、phenazasiline骨架、氮杂卓(azepine)骨架、久洛尼定骨架等。例如，可以使用喹啉骨架、萘啶骨架、喹喔啉骨架、喹唑啉骨架、酞嗪骨架、噌啉骨架、蝶啶骨架、吖啶骨架、菲啶骨架、菲罗啉骨架、苯并喹啉骨架、苯并喹喔啉(benzoquinoxaline)骨架、苯并喹唑啉(benzoquinazoline)骨架、二苯并喹啉骨架、二苯并喹喔啉骨架、二苯并喹唑啉骨架、咪唑骨架、吡唑骨架、三唑骨架、苯并咪唑骨架、咪唑并吡啶骨架、嘌呤骨架、三唑并嘧啶骨架(triazolopyrimidine)、三唑并吡啶(triazolopyridine)骨架、吲唑骨架等。
此外，也可以使用芳烃骨架代替上述杂芳族骨架。作为芳烃骨架的例子，有联苯骨架、萘骨架、蒽骨架、
Figure BDA0003103421450001101
(chrysene)骨架、菲骨架、三亚苯骨架、芴骨架、螺芴骨架、引达省骨架、二苯并噻咯(dibenzosilole)骨架。
芳香胺骨架可以包含在高分子化合物中，优选为仲胺骨架或叔胺骨架。尤其优选为三芳胺骨架。作为三芳胺骨架的芳基，优选使用形成环的碳原子数为6至13的取代或未取代的芳基，作为其例子，有苯基、萘基、芴基。例如，可以举出三苯基胺骨架、苯二胺骨架、萘二胺骨架和联苯胺骨架等。
酮骨架、烷氧骨架等可以包含在高分子化合物中。
在上述芳香胺骨架、杂芳族骨架及芳烃骨架通过亚芳基或亚烷基键合的情况下，作为该亚芳基及亚烷基的例子，有亚苯基、联苯二基、三联苯二基、萘二基、芴二基、蒽二基、9，10-二氢蒽二基、菲二基、芘二基、苝二基、
Figure BDA0003103421450001102
(chrysene)二基、烷氧基亚苯基、亚芳基亚乙烯基(亚苯基亚乙烯基等)和亚乙烯基。此外，也可以使用醚键、硫醚键、酯键等。
上述芳香胺骨架、杂芳族骨架、芳烃骨架、上述亚芳基及亚烷基都可以具有取代基。作为该取代基，可以选择碳原子数为1至20的烷基、烷氧基或烷硫基、碳原子数为3至20的环烷基、碳原子数为6至18的取代或未取代的芳基或芳氧基、或者碳原子数为4至14的杂环化合物基。作为碳原子数为1至20的烷基的具体例子，有甲基、乙基、丙基、异丙基、丁基、异丁基、叔丁基、戊基、己基、庚基、辛基、癸基、十二烷基、2-乙基己基、3-甲基丁基等。此外，作为碳原子数为1至20的烷氧基的具体例子，有甲氧基、乙氧基、丁氧基、戊氧基、己氧基、庚氧基、辛氧基、癸氧基、十二烷氧基、2-乙基己氧基、3-甲基丁氧基、异丙氧基等。此外，作为碳原子数为1至20的烷硫基的具体例子，有甲硫基、乙硫基、丁硫基、戊硫基、己硫基、庚硫基、辛硫基、癸硫基、十二烷硫(1aurylthio)基、2-乙基己硫基、3-甲基丁硫基、异丙基硫基等。作为碳原子数为3至20的环烷基的具体例子，有环丙基、环丁基、环戊基、环己基、降冰片基、降金刚烷(noradamantyl)基、金刚烷基、高金刚烷(homoadamantyl)基、三环癸基等。作为碳原子数为6至18的芳基的具体例子，有取代或未取代的苯基、萘基、联苯基、芴基、蒽基、芘基等。作为碳原子数为6至18的芳氧基的具体例子，有取代或未取代的烷氧基苯基、烷基苯氧基、萘氧基、蒽氧基、芘氧基等。作为碳原子数为4至14的杂环化合物基的具体例子，有取代或未取代的噻吩基、吡咯基、呋喃基、吡啶基等。上述取代基可以彼此键合而形成环。例如，在芴骨架的9位的碳具有两个苯基作为取代基时，该苯基彼此键合而形成螺芴骨架。另外，未取代的基在易合成性及原料价格的方面有利。
作为上述高分子化合物的例子，有：聚亚苯基亚乙烯(PPV)衍生物诸如聚[2-甲氧基-5-(2-乙基己氧基)-1，4-亚苯基亚乙烯基](简称：MEH-PPV)、聚(2，5-二辛基-1，4-亚苯基亚乙烯)等；聚芴衍生物诸如聚(9，9-二正辛基芴基-2，7-二基)(简称：PF8)、聚[(9，9-二正辛基芴基-2，7-二基)-alt-(苯并[2，1，3]噻二唑-4，8-二基)](简称：F8BT)、聚[(9，9-二正辛基芴基-2，7-二基)-alt-(2，2’-联噻吩-5，5’-二基)](简称F8T2)、聚[(9，9-二辛基-2，7-二亚乙烯基亚芴基(divinylenefluorenylene))-alt-(9，10-蒽)]、聚[(9，9-二己基芴-2，7-二基)-alt-(2，5-二甲基-1，4-亚苯)]等；聚烷基噻吩(PAT)衍生物诸如聚(3-己基噻吩-2，5-二基)(简称：P3HT)等、聚亚苯衍生物等。上述高分子化合物、聚(9-乙烯基咔唑)(简称：PVK)、聚(2-乙烯基萘)、聚[双(4-苯基)(2，4，6-三甲基苯基)胺](简称：PTAA)等高分子化合物也可以掺杂有发光性低分子化合物，而被用于发光层。
对能够用于发光层150的荧光化合物没有特别的限制，但是优选为蒽衍生物、并四苯衍生物、
Figure BDA0003103421450001121
(chrysene)衍生物、菲衍生物、芘衍生物、苝衍生物、二苯乙烯衍生物、吖啶酮衍生物、香豆素衍生物、吩恶嗪衍生物、吩噻嗪衍生物等。例如，可以使用以下所示的材料的取代或未取代的材料。作为取代基，可以使用上述取代基。取代基优选为脂肪烃基，更优选为烷基，进一步优选为支链烷基。
作为该材料的例子，有：5，6双[4(10苯基9蒽基)苯基]2，2’-联吡啶(简称：PAP2BPy)、5，6-双[4’-(10-苯基-9-蒽基)联苯-4-基]-2，2’-联吡啶(简称：PAPP2BPy)、N，N’-二苯基-N，N’-双[4-(9-苯基-9H-芴-9-基)苯基]芘-1，6-二胺(简称：1，6FLPAPrn)、N，N’-双(3-甲基苯基)-N，N’-双[3-(9-苯基-9H-芴-9-基)苯基]芘-1，6-二胺(简称：1，6mMemFLPAPrn)、N，N’-双[4-(9-苯基-9H-芴-9-基)苯基]-N，N’-双(4-叔丁苯基)-芘-1，6-二胺(简称：1，6tBu-FLPAPrn)、N，N’-双[4-(9-苯基-9H-芴-9-基)苯基]-N，N’-二苯基-3，8-二环己基芘-1，6-二胺(简称：ch-1，6FLPAPrn)、N，N’-双[4-(9H-咔唑-9-基)苯基]-N，N’-二苯基二苯乙烯-4，4’-二胺(简称：YGA2S)、4-(9H-咔唑-9-基)-4’-(10-苯基-9-蒽基)三苯胺(简称：YGAPA)、4-(9H-咔唑-9-基)-4’-(9，10-二苯基-2-蒽基)三苯胺(简称：2YGAPPA)、N，9-二苯基-N-[4-(10-苯基-9-蒽基)苯基]-9H-咔唑-3-胺(简称：PCAPA)、苝、2，5，8，11-四(叔丁基)苝(简称：TBP)、4-(10-苯基-9-蒽基)-4’-(9-苯基-9H-咔唑-3-基)三苯胺(简称：PCBAPA)、N，N”-(2-叔丁基蒽-9，10-二基二-4，1-亚苯基)双[N，N’，N’-三苯基-1，4-苯二胺](简称：DPABPA)、N，9-二苯基-N-[4-(9，10-二苯基-2-蒽基)苯基]-9H-咔唑-3-胺(简称：2PCAPPA)、N-[4-(9，10-二苯基-2-蒽基)苯基]-N，N’，N’-三苯基-1，4-苯二胺(简称：2DPAPPA)、N，N，N’，N’，N”，N”，N”’，N”’-八苯基二苯并[g，p]
Figure BDA0003103421450001131
(chrysene)-2，7，10，15-四胺(简称：DBC1)、香豆素30、N-(9，10-二苯基-2-蒽基)-N，9-二苯基-9H-咔唑-3-胺(简称：2PCAPA)、N-[9，10-双(1，1’-联苯-2-基)-2-蒽基]-N，9-二苯基-9H-咔唑-3-胺(简称：2PCABPhA)、N-(9，10-二苯基-2-蒽基)-N，N’，N’-三苯基-1，4-苯二胺(简称：2DPAPA)、N-[9，10-双(1，1’-联苯-2-基)-2-蒽基]-N，N’，N’-三苯基-1，4-苯二胺(简称：2DPABPhA)、9，10-双(1，1’-联苯-2-基)-N-[4-(9H-咔唑-9-基)苯基]-N-苯基蒽-2-胺(简称：2YGABPhA)、N，N，9-三苯基蒽-9-胺(简称：DPhAPhA)、香豆素6、香豆素545T、N，N’-二苯基喹吖酮(简称：DPQd)、红荧烯、2，8叔丁基5，11双(4叔丁苯基)-6，12-二苯基并四苯(简称：TBRb)、尼罗红、5，12-双(1，1’-联苯-4-基)-6，11-二苯基并四苯(简称：BPT)、2-(2-{2-[4-(二甲氨基)苯基]乙烯基}-6-甲基-4H-吡喃-4-亚基)丙二腈(简称：DCM1)、2-{2-甲基-6-[2-(2，3，6，7-四氢-1H，5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亚基}丙二腈(简称：DCM2)、N，N，N’，N’-四(4-甲基苯基)并四苯-5，11-二胺(简称：p-mPhTD)、7，14-二苯基-N，N，N’，N’-四(4-甲基苯基)苊并[1，2-a]荧蒽-3，10-二胺(简称：p-mPhAFD)、2-{2-异丙基-6-[2-(1，1，7，7-四甲基-2，3，6，7-四氢-1H，5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亚基}丙二腈(简称：DCJTI)、2-{2-叔丁基-6-[2-(1，1，7，7-四甲基-2，3，6，7-四氢-1H，5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亚基}丙二腈(简称：DCJTB)、2-(2，6-双{2-[4-(二甲氨基)苯基]乙烯基}-4H-吡喃-4-亚基)丙二腈(简称：BisDCM)、2-{2，6-双[2-(8-甲氧基-1，1，7，7-四甲基-2，3，6，7-四氢-1H，5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亚基}丙二腈(简称：BisDCJTM)、5，10，15，20-四苯基双苯并(tetraphenylbisbenzo)[5，6]茚并[1，2，3-cd：1’，2’，3’-lm]苝。
虽然对能够用于高分子化合物的发光性骨架没有特别的限制，但是优选使用从蒽、并四苯、
Figure BDA0003103421450001141
(chrysene)、菲、芘、苝、二苯乙烯、吖啶酮、香豆素、吩恶嗪、吩噻嗪等的骨架的芳杂环去除1个或2个氢的结构作为构成单位。作为取代基，可以使用上述取代基。另外，也可以作为取代基引入脂肪烃基，优选为烷基，更优选为支链烷基。
作为磷光化合物，可以使用铱、铑、铂类有机金属配合物或金属配合物，其中优选的是有机铱配合物，例如铱类邻位金属配合物。作为邻位金属化的配体，可以举出4H-三唑配体、1H-三唑配体、咪唑配体、吡啶配体、嘧啶配体、吡嗪配体或异喹啉配体等。作为金属配合物，可以举出具有卟啉配体的铂配合物等。例如，可以使用以下所示的取代或未取代的材料。作为取代基，可以使用上述取代基。
作为在蓝色或绿色的波长范围具有发光峰值的物质的例子，有：三{2-[5-(2-甲基苯基)-4-(2，6-二甲基苯基)-4H-1，2，4-三唑-3-基-κN2]苯基-κC}铱(III)(简称：Ir(mpptz-dmp)3)、三(5-甲基-3，4-二苯基-4H-1，2，4-三唑)铱(III)(简称：Ir(Mptz)3)、三[4-(3-联苯)-5-异丙基-3-苯基-4H-1，2，4-三唑]铱(III)(简称：Ir(iPrptz-3b)3)、三[3-(5-联苯)-5-异丙基-4-苯基-4H-1，2，4-三唑]铱(III)(简称：Ir(iPr5btz)3)等具有4H-三唑骨架的有机金属铱配合物；三[3-甲基-1-(2-甲基苯基)-5-苯基-1H-1，2，4-三唑]铱(III)(简称：Ir(Mptz1-mp)3)、三(1-甲基-5-苯基-3-丙基-1H-1，2，4-三唑)铱(III)(简称：Ir(Prptz1-Me)3)等具有1H-三唑骨架的有机金属铱配合物；fac-三[1-(2，6-二异丙基苯基)-2-苯基-1H-咪唑]铱(III)(简称：Ir(iPrpmi)3)、三[3-(2，6-二甲基苯基)-7-甲基咪唑并[1，2-f]菲啶根(phenanthridinato)]铱(III)(简称：Ir(dmpimpt-Me)3)等具有咪唑骨架的有机金属铱配合物；以及双[2-(4’，6’-二氟苯基)吡啶根-N，C2’]铱(III)四(1-吡唑基)硼酸盐(简称：FIr6)、双[2-(4’，6’-二氟苯基)吡啶根-N，C2’]铱(III)吡啶甲酸盐(简称：FIrpic)、双{2-[3’，5’-双(三氟甲基)苯基]吡啶根-N，C2’}铱(III)吡啶甲酸盐(简称：Ir(CF3ppy)2(pic))、双[2-(4’，6’-二氟苯基)吡啶根-N，C2’]铱(III)乙酰丙酮(简称：FIr(acac))等以具有吸电子基团的苯基吡啶衍生物为配体的有机金属铱配合物。在上述金属配合物中，具有4H-三唑骨架的有机金属铱配合物具有高可靠性及高发光效率，所以是特别优选的。
作为在绿色或黄色的波长范围具有发光峰值的物质的例子，有：三(4-甲基-6-苯基嘧啶)铱(III)(简称：Ir(mppm)3)、三(4-叔丁基-6-苯基嘧啶)铱(III)(简称：Ir(tBuppm)3)、(乙酰丙酮根)双(6甲基4苯基嘧啶)铱(III)(简称：Ir(mppm)2(acac))、(乙酰丙酮根)双(6-叔丁基-4-苯基嘧啶)铱(III)(简称：Ir(tBuppm)2(acac))、(乙酰丙酮根)双[4-(2-降莰基)-6-苯基嘧啶]铱(III)(简称：Ir(nbppm)2(acac))、(乙酰丙酮根)双[5-甲基-6-(2-甲基苯基)-4-苯基嘧啶]铱(III)(简称：Ir(mpmppm)2(acac))、(乙酰丙酮根)双{4，6-二甲基-2-[6-(2，6-二甲基苯基)-4-嘧啶基-κN3]苯基-κC}铱(III)(简称：Ir(dmppm-dmp)2(acac))、(乙酰丙酮根)双(4，6-二苯基嘧啶)铱(III)(简称：Ir(dppm)2(acac))等具有嘧啶骨架的有机金属铱配合物；(乙酰丙酮根)双(3，5-二甲基-2-苯基吡嗪)铱(III)(简称：Ir(mppr-Me)2(acac))、(乙酰丙酮根)双(5-异丙基-3-甲基-2-苯基吡嗪)铱(III)(简称：Ir(mppr-iPr)2(acac))等具有吡嗪骨架的有机金属铱配合物；三(2-苯基吡啶-N，C2’)铱(III)(简称：Ir(ppy)3)、双(2-苯基吡啶根-N，C2’)铱(III)乙酰丙酮(简称：Ir(Ppy)2(acac))、双(苯并[h]喹啉)铱(III)乙酰丙酮(简称：Ir(bzq)2(acac))、三(苯并[h]喹啉)铱(III)(简称：Ir(bzq)3)、三(2-苯基喹啉-N，C2′)铱(III)(简称：Ir(pq)3)、双(2-苯基喹啉-N，C2’)铱(III)乙酰丙酮(简称：Ir(pq)2(acac))等具有吡啶骨架的有机金属铱配合物；双(2，4-二苯基-1，3-噁唑-N，C2’)铱(III)乙酰丙酮(简称：Ir(dpo)2(acac))、双{2-[4’-(全氟苯基)苯基]吡啶-N，C2’}铱(III)乙酰丙酮(简称：Ir(p-PF-ph)2(acac))、双(2-苯基苯并噻唑-N，C2’)铱(III)乙酰丙酮(简称：Ir(bt)2(acac))等有机金属铱配合物；三(乙酰丙酮根)(单菲罗啉)铽(III)(简称：Tb(acac)3(Phen))等稀土金属配合物。在上述金属配合物中，具有嘧啶骨架的有机金属铱配合物具有优异的可靠性及发光效率，所以是特别优选的。
作为在黄色或红色的波长范围具有发光峰值的物质的例子，有：(二异丁酰甲烷根)双[4，6-双(3-甲基苯基)嘧啶根]铱(III)(简称：Ir(5mdppm)2(dibm))、双[4，6-双(3-甲基苯基)嘧啶根](二新戊酰基甲烷根)铱(III)(简称：Ir(5mdppm)2(dpm))、双[4，6二(萘-1-基)嘧啶根](二新戊酰基甲烷根)铱(III)(简称：Ir(d1npm)2(dpm))等具有嘧啶骨架的有机金属铱配合物；(乙酰丙酮根)双(2，3，5-三苯基吡嗪根)铱(III)(简称：Ir(tppr)2(acac))、双(2，3，5-三苯基吡嗪根)(二新戊酰基甲烷根)铱(III)(简称：Ir(tppr)2(dpm))、(乙酰丙酮根)双[2，3-双(4-氟苯基)喹喔啉]合铱(III)(简称：[Ir(Fdpq)2(acac)])等具有吡嗪骨架的有机金属铱配合物；三(1-苯基异喹啉-N，C2’)铱(III)(简称：Ir(piq)3)、双(1-苯基异喹啉-N，C2’)铱(III)乙酰丙酮(简称：Ir(piq)2(acac))等具有吡啶骨架的有机金属铱配合物；2，3，7，8，12，13，17，18-八乙基-21H，23H-卟啉铂(II)(简称：PtOEP)等铂配合物；以及三(1，3-二苯基-1，3-丙二酮(propanedionato))(单菲罗啉)铕(III)(简称：Eu(DBM)3(Phen))、三[1-(2-噻吩甲酰基)-3，3，3-三氟丙酮](单菲罗啉)铕(III)(简称：Eu(TTA)3(Phen))等稀土金属配合物。在上述金属配合物中，具有嘧啶骨架的有机金属铱配合物具有优异的可靠性及发光效率，所以是特别优选的。另外，具有吡嗪骨架的有机金属铱配合物可以提供色度良好的红色发光。
磷光化合物可以是高分子化合物，例如，优选是作为构成单位包含铱类、铑类或铂类有机金属配合物或者金属配合物的高分子化合物。就是说，作为构成单位优选使用从铱类、铑类或铂类有机金属配合物或者金属配合物等去除1个或2个氢的结构。
作为包含于发光层150中的有机化合物，只要能够将三重激发能量转换为发光的物质就可以使用任何材料。作为该能够将三重激发能量转换为发光的物质，除了磷光化合物以外，可以举出热活化延迟荧光(thermally activated delayed fluorescence：TADF)物质。因此，也可以将记载为“磷光化合物”的部分换称为“热活化延迟荧光物质”。注意，热活化延迟荧光物质是三重激发能级与单重激发能级的差较小且具有通过反系问窜越将能量从三重激发态转换为单重激发态的功能的物质。因此，TADF物质能够使用微小的热能量将三重激发态上转换(up-convert)为单重激发态(即，反系间窜越)并能够高效地呈现来自单重激发态的发光(荧光)。可以高效地获得TADF的条件为如下：三重激发态能级与单重激态发能级的能量差优选大于0eV且为0.2eV以下，更优选大于0eV且为0.1eV以下。
作为热活化延迟荧光物质的TADF物质，例如可以使用如下物质。
首先，可以举出富勒烯或其衍生物、原黄素等吖啶衍生物、曙红(eoSin)等。作为其他例子，可以举出包含镁(Mg)、锌(Zn)、镉(Cd)、锡(Sn)、铂(Pt)、铟(In)或钯(Pd)等的含金属卟啉。作为该含金属卟啉的例子，可以举出原卟啉-氟化锡配合物(简称：SnF2(ProtoIX))、中卟啉-氟化锡配合物(简称：SnF2(Meso IX))、血卟啉-氟化锡配合物(简称：SnF2(Hemato IX))、粪卟啉四甲基酯-氟化锡配合物(简称：SnF2(Copro III-4Me))、八乙基卟啉-氟化锡配合物(简称：SnF2(OEP))、初卟啉-氟化锡配合物(简称：SnF2(Etio I))、八乙基卟啉-氯化铂配合物(简称：PtCl2OEP)。
作为由一种材料构成的热活化延迟荧光物质，还可以使用具有富π电子型芳杂环及缺π电子型芳杂环的杂环化合物。具体而言，可以使用2-(联苯-4-基)-4，6-双(12-苯基吲哚并[2，3-a]咔唑-11-基)-1，3，5-三嗪(简称：PIC-TRZ)、2-{4-[3-(N-苯基-9H-咔唑-3-基)-9H-咔唑-9-基]苯基}-4，6-二苯基-1，3，5-三嗪(简称：PCCzPTzn)、2-[4-(10H-吩恶嗪-10-基)苯基]-4，6-二苯基-1，3，5-三嗪(简称：PXZ-TRZ)、3-[4-(5-苯基-5，10-二氢吩嗪-10-基)苯基]-4，5-二苯基-1，2，4-三唑(简称：PPZ-3TPT)、3-(9，9-二甲基-9H-吖啶-10-基)-9H-氧杂蒽-9-酮(简称：ACRXTN)、双[4-(9，9-二甲基-9，10-二氢吖啶)苯基]砜(简称：DMAC-DPS)、10-苯基-10H，10’H-螺[吖啶9，9’蒽]10’酮(简称：ACRSA)。该杂环化合物具有富π电子型芳杂环及缺π电子型芳杂环，因此电子传输性及空穴传输性高，所以是优选的。另外，尤其优选使用富π电子型芳杂环和缺π电子型芳杂环直接键合的物质，因为其富π电子型芳杂环的供体性和缺π电子型芳杂环的受体性都强，单重激发能级与三重激发能级的差变小。
作为呈现热活化延迟荧光的材料，也可以使用形成激基复合物(exciplex)的两种材料的组合。作为两种材料的组合，优选为上述空穴传输性的材料与电子传输性的材料的组合。具体而言，可以使用锌或铝类金属配合物、噁二唑衍生物、三唑衍生物、苯并咪唑衍生物、喹喔啉衍生物、二苯并喹喔啉衍生物、二苯并噻吩衍生物、二苯并呋喃衍生物、嘧啶衍生物、三嗪衍生物、吡啶衍生物、联吡啶衍生物、菲罗啉衍生物等。作为其他例子，有芳香胺及咔唑衍生物。
在发光层150中除了被用作主体材料的化合物及被用作发光性客体材料的化合物之外，还可以包含其他物质。例如，可以使用如下空穴传输性材料及电子传输性材料的取代或未取代的材料。此外，作为取代基，可以使用上述取代基。
作为空穴传输性材料，可以使用空穴传输性比电子传输性高的材料，优选使用具有1×10-6cm2/Vs以上的空穴迁移率的材料。具体而言，可以使用芳香胺、咔唑衍生物、芳烃、二苯乙烯衍生物等。此外，上述空穴传输性材料也可以是高分子化合物。此外，也可以使用包含上述高分子化合物所包含的空穴传输性骨架、富π电子型杂芳族骨架、芳香胺骨架的高分子化合物。
空穴传输性高的材料的例子是芳香胺化合物，诸如N，N’-二(对甲苯基)-N，N’-二苯基-对苯二胺(简称：DTDPPA)、4，4’-双[N-(4-二苯氨基苯基)-N-苯氨基]联苯(简称：DPAB)、N，N’-双{4-[双(3甲基苯基)氨基]苯基}N，N’二苯基(1，1’联苯)4，4’二胺(简称：DNTPD)、1，3，5-三[N-(4-二苯氨基苯基)-N-苯氨基]苯(简称：DPA3B)等。
咔唑衍生物的具体例子是3-[N-(4-二苯氨基苯基)-N-苯氨基]-9-苯基咔唑(简称：PCzDPA1)、3，6-双[N-(4-二苯氨基苯基)-N-苯氨基]-9-苯基咔唑(简称：PCzDPA2)、3，6-双[N-(4-二苯氨基苯基)-N-(1-萘基)氨]-9-苯基咔唑(简称：PCzTPN2)、3-[N-(9-苯基咔唑-3-基)-N-苯氨基]-9-苯基咔唑(简称：PCzPCA1)、3，6-双[N-(9-苯基咔唑-3-基)-N-苯氨基]-9-苯基咔唑(简称：PCzPCA2)、3-[N-(1-萘基)-N-(9-苯基咔唑-3-基)氨]-9-苯基咔唑(简称：PCzPCN1)等。
咔唑衍生物的其他例子是4，4’-二(N-咔唑基)联苯(简称：CBP)、1，3，5-三[4-(N-咔唑基)苯基]苯(简称：TCPB)、9-[4-(10-苯基-9-蒽基)苯基]-9H-咔唑(简称：CzPA)、1，4-双[4-(N-咔唑基)苯基]-2，3，5，6-四苯基苯等。
芳烃的例子是2-叔丁基-9，10-二(2-萘基)蒽(简称：t-BuDNA)、2-叔丁基-9，10-二(1-萘基)蒽、9，10-双(3，5-二苯基苯基)蒽(简称：DPPA)、2-叔丁基-9，10-双(4-苯基苯基)蒽(简称：t-BuDBA)、9，10-二(2-萘基)蒽(简称：DNA)、9，10-二苯基蒽(简称：DPAnth)、2-叔丁基蒽(简称：t-BuAnth)、9，10-双(4-甲基-1-萘基)蒽(简称：DMNA)、2-叔丁基-9，10-双[2-(1-萘基)苯基]蒽、9，10-双[2-(1-萘基)苯基]蒽、2，3，6，7-四甲基-9，10-二(1-萘基)蒽、2，3，6，7-四甲基-9，10-二(2-萘基)蒽、9，9’-联蒽、10，10’-二苯基-9，9’-联蒽、10，10’-双(2-苯基苯基)-9，9’-联蒽、10，10’-双[(2，3，4，5，6-五苯基)苯基]-9，9’-联蒽、蒽、并四苯、红荧烯、苝、2，5，8，11-四(叔丁基)苝等。其他例子是并五苯、晕苯等。更优选使用具有1×10- 6cm2/Vs以上的空穴迁移率且碳原子数为14至42的芳烃。
芳烃也可以具有乙烯基骨架。作为具有乙烯基骨架的芳烃，例如可以举出4，4’-双(2，2-二苯基乙烯基)联苯(简称：DPVBi)、9，10-双[4-(2，2-二苯基乙烯基)苯基]蒽(简称：DPVPA)等。
其他例子是聚(N-乙烯基咔唑)(简称：PVK)、聚(4-乙烯基三苯胺)(简称：PVTPA)、聚[N-(4-{N’-[4-(4-二苯基氨基)苯基]苯基-N’-苯基氨基}苯基)甲基丙烯酰胺](简称：PTPDMA)、聚[N，N’-双(4-丁基苯基)-N，N’-双(苯基)联苯胺](简称：Poly-TPD)等高分子化合物。
空穴传输性高的材料的例子是4，4’-双[N-(1-萘基)-N-苯氨基]联苯(简称：NPB或α-NPD)、N，N’-双(3-甲基苯基)-N，N’-二苯基-[1，1’-联苯]-4，4’-二胺(简称：TPD)、4，4’，4”-三(咔唑-9-基)三苯胺(简称：TCTA)、4，4’，4”-三[N-(1-萘基)-N-苯氨基]三苯胺(简称：1’-TNATA)、4，4’，4’’-三(N，N-二苯氨基)三苯胺(简称：TDATA)、4，4’，4”-三[N-(3-甲基苯基)-N-苯氨基]三苯胺(简称：MTDATA)、4，4’-双[N-(螺-9，9’-联芴-2-基)-N-苯氨基]联苯(简称：BSPB)、4-苯基-4’-(9-苯基芴-9-基)三苯胺(简称：BPAFLP)、4-苯基-3’-(9-苯基芴-9-基)三苯胺(简称：mBPAFLP)、N-(9，9-二甲基-9H-芴-2-基)-N-{9，9-二甲基-2-[N’-苯基-N’-(9，9-二甲基-9H-芴-2-基)氨]-9H-芴-7-基}苯基胺(简称：DFLADFL)、N-(9，9-二甲基-2-二苯氨基-9H-芴-7-基)二苯基胺(简称：DPNF)、2-[N-(4-二苯氨基苯基)-N-苯氨基]螺-9，9’-联芴(简称：DPASF)、4-苯基-4’-(9-苯基-9H-咔唑-3-基)三苯胺(简称：PCBA1BP)、4，4’-二苯基-4”-(9-苯基-9H-咔唑-3-基)三苯胺(简称：PCBBi1BP)、4-(1-萘基)-4’-(9-苯基-9H-咔唑-3-基)三苯胺(简称：PCBANB)、4，4’-二(1-萘基)-4”-(9-苯基-9H-咔唑3基)三苯胺(简称：PCBNBB)、4苯基二苯基(9苯基9H咔唑-3-基)胺(简称：PCA1BP)、N，N’-双(9-苯基咔唑-3-基)-N，N’-二苯基苯-1，3-二胺(简称：PCA2B)、N，N’，N”-三苯基-N，N’，N”-三(9-苯基咔唑-3-基)苯-1，3，5-三胺(简称：PCA3B)、N-(4-联苯)-N-(9，9-二甲基-9H-芴-2-基)-9-苯基-9H-咔唑-3-胺(简称：PCBiF)、N-(1，1’-联苯-4-基)-N-[4-(9-苯基-9H-咔唑-3-基)苯基]-9，9-二甲基-9H-芴-2-胺(简称：PCBBiF)、9，9-二甲基-N-苯基-N-[4-(9-苯基-9H-咔唑-3-基)苯基]芴-2-胺(简称：PCBAF)、N-苯基-N-[4-(9-苯基-9H-咔唑-3-基)苯基]螺-9，9’-联芴-2-胺(简称：PCBASF)、2-[N-(9-苯基咔唑-3-基)-N-苯氨基]螺-9，9’-联芴(简称：PCASF)、2，7-双[N-(4-二苯氨基苯基)-N-苯氨基]-螺-9，9’-联芴(简称：DPA2SF)、N-[4-(9H-咔唑-9-基)苯基]-N-(4-苯基)苯基苯胺(简称：YGA1BP)、N，N’-双[4-(咔唑-9-基)苯基]-N，N’-二苯基-9，9-二甲基芴-2，7-二胺(简称：YGA2F)等芳香胺化合物。其他例子是3-[4-(1-萘基)-苯基]-9-苯基-9H-咔唑(简称：PCPN)、3-[4-(9-菲基)-苯基]-9-苯基-9H-咔唑(简称：PCPPn)、3，3’-双(9-苯基-9H-咔唑)(简称：PCCP)、1，3-双(N-咔唑基)苯(简称：mCP)、3，6-双(3，5-二苯基苯基)-9-苯基咔唑(简称：CzTP)、3，6-二(9H-咔唑-9-基)-9-苯基-9H-咔唑(简称：PhCzGI)、2，8-二(9H-咔唑-9-基)-二苯并噻吩(简称：Cz2DBT)、4-{3-[3-(9-苯基-9H-芴-9-基)苯基]苯基}二苯并呋喃(简称：mmDBFFLBi-II)、4，4’，4”-(苯-1，3，5-三基)三(二苯并呋喃)(简称：DBF3P-II)、1，3，5-三(二苯并噻吩-4-基)-苯(简称：DBT3P-II)、2，8-二苯基-4-[4-(9-苯基-9H-芴-9-基)苯基]二苯并噻吩(简称：DBTFLP-III)、4-[4-(9-苯基-9H-芴-9-基)苯基]-6-苯基二苯并噻吩(简称：DBTFLP-IV)、4-[3-(三亚苯-2-基)苯基]二苯并噻吩(简称：mDBTPTp-II)等胺化合物、咔唑化合物、噻吩化合物、呋喃化合物、芴化合物、三亚苯化合物、菲化合物等。在此所述的物质主要是具有1×10-6cm2/Vs以上的空穴迁移率的物质。注意，只要是空穴传输性高于电子传输性的物质，就可以使用上述物质以外的物质。
作为电子传输性材料，可以使用电子传输性比空穴传输性高的材料，优选使用具有1×10-6cm2/Vs以上的电子迁移率的材料。作为容易接收电子的材料(具有电子传输性的材料)，可以使用含氮杂芳族化合物等缺π电子型杂芳族化合物或金属配合物等。作为金属配合物的具体例子，有包含喹啉配体、苯并喹啉配体、噁唑配体及噻唑配体的金属配合物。另外，可以举出噁二唑衍生物、三唑衍生物、菲罗啉衍生物、吡啶衍生物、联吡啶衍生物、嘧啶衍生物等。另外，该电子传输性材料也可以是高分子化合物。此外，也可以使用上述高分子化合物所包括的具有电子传输性骨架或缺π电子型杂芳族骨架的高分子化合物。
作为其例子，有如下具有喹啉或苯并喹啉骨架的金属配合物，诸如：三(8-羟基喹啉)铝(III)(简称：Alq)、三(4-甲基-8-羟基喹啉)铝(III)(简称：Almq3)、双(10-羟基苯并[h]喹啉)铍(II)(简称：BeBq2)、双(2-甲基-8-羟基喹啉)(4-苯基苯酚)铝(III)(简称：BAlq)、双(8-羟基喹啉)锌(II)(简称：Znq)等。另外，可以使用如双[2-(2-苯并噁唑基)苯酚]锌(II)(简称：ZnPBO)、双[2-(2-苯并噻唑基)苯酚]锌(II)(简称：ZnBTZ)等具有噁唑类或噻唑类配体的金属配合物等。除了这种金属配合物以外，还可以使用2-(4-联苯基)-5-(4-叔丁苯基)-1，3，4-噁二唑(简称：PBD)、1，3-双[5-(对叔丁苯基)-1，3，4-噁二唑-2-基]苯(简称：OXD-7)、9-[4-(5-苯基-1，3，4-噁二唑-2-基)苯基]-9H-咔唑(简称：CO11)、3-(4-联苯基)-4-苯基-5-(4-叔丁苯基)-1，2，4-三唑(简称：TAZ)、9-[4-(4，5-二苯基-4H-1，2，4-三唑-3-基)苯基]-9H-咔唑(简称：CzTAZ1)、2，2’，2”-(1，3，5-苯三基)三(1-苯基-1H-苯并咪唑)(简称：TPBI)、2-[3-(二苯并噻吩-4-基)苯基]-1-苯基-1H-苯并咪唑(简称：mDBTBIm-II)、红菲罗啉(简称：BPhen)、浴铜灵(简称：BCP)等杂环化合物；2-[3-(二苯并噻吩-4-基)苯基]二苯并[f，h]喹喔啉(简称：2mDBTPDBq-II)、2[3’-(二苯并噻吩-4-基)联苯-3-基]二苯并[f，h]喹喔啉(简称：2mDBTBPDBq-II)、2-[3’-(9H-咔唑-9-基)联苯-3-基]二苯并[f，h]喹喔啉(简称：2mCzBPDBq)、2-[4-(3，6-二苯基-9H-咔唑-9-基)苯基]二苯并[f，h]喹喔啉(简称：2CzPDBq-III)，7-[3-(二苯并噻吩-4-基)苯基]二苯并[f，h]喹喔啉(简称：7mDBTPDBq-II)、6-[3-(二苯并噻吩-4-基)苯基]二苯并[f，h]喹喔啉(简称：6mDBTPDBq-II)、2-[3-(3，9’-联-9H-咔唑-9-基)苯基]二苯并[f，h]喹喔啉(简称：2mCzCzPDBq)、4，6-双[3-(菲-9-基)苯基]嘧啶(简称：4，6mPnP2Pm)、4，6-双[3-(4-二苯并噻吩基)苯基]嘧啶(简称：4，6mDBTP2Pm-II)、4，6-双[3-(9H-咔唑-9-基)苯基]嘧啶(简称：4，6mCzP2Pm)等具有二嗪骨架的杂环化合物；2-{4-[3-(N-苯基-9H-咔唑-3-基)-9H-咔唑-9-基]苯基}-4，6-二苯基-1，3，5-三嗪(简称：PCCzPTzn)等具有三嗪骨架的杂环化合物；3，5-双[3-(9H-咔唑-9-基)苯基]吡啶(简称：35DCzPPy)、1，3，5-三[3-(3-吡啶基)苯基]苯(简称：TmPyPB)等具有吡啶骨架的杂环化合物；4，4’-双(5-甲基苯并噁唑基-2-基)二苯乙烯(简称：BzOs)等杂芳族化合物。在上述杂环化合物中，具有二嗪骨架(嘧啶、吡嗪、哒嗪)或吡啶骨架的杂环化合物稳定且可靠性良好，所以是优选的。此外，具有上述骨架的杂环化合物具有高电子传输性，也有助于降低驱动电压。另外，还可以使用高分子化合物诸如聚(2，5-吡啶二基)(简称：PPy)、聚[(9，9-二己基芴-2，7-二基)-共-(吡啶-3，5-二基)](简称：PF-Py)、聚[(9，9-二辛基芴-2，7-二基)-共-(2，2’-联吡啶-6，6’-二基)](简称：PF-BPy)。在此所述的物质主要是具有1×10-6cm2/Vs以上的电子迁移率的物质。但是，只要是电子传输性高于空穴传输性的物质，就可以使用上述物质以外的物质。
高分子化合物也可以具有从上述空穴传输性材料和电子传输性材料去除1个或2个氢的结构。
上述发光层150可以利用蒸镀法(包括真空蒸镀法)、喷墨法、涂敷法、喷嘴印刷法、凹版印刷等形成。
在将高分子化合物用于发光层150的情况下，除了高分子化合物之外，还可以将其他材料用于发光层150。此时，该材料和上述高分子化合物优选溶解于相同的溶剂。
作为在利用喷墨法、涂敷法、喷嘴印刷法、凹版印刷时可以使用的溶剂的例子，有：氯类溶剂诸如二氯乙烷、三氯乙烷、氯苯和二氯苯等；醚类溶剂诸如四氢呋喃、二氧六环、苯甲醚和甲基苯甲醚等；芳烃类溶剂诸如甲苯、二甲苯、均三甲苯、乙苯、己基苯和环己基苯等；脂肪烃类溶剂诸如环己烷、甲基环己烷、戊烷、己烷、庚烷、辛烷、壬烷、癸烷、十二烷和二环己基等；酮类溶剂诸如丙酮、甲乙酮、环己烷、二苯甲酮和苯乙酮等；酯类溶剂诸如乙酸乙酯、乙酸丁酯、乙酸乙基溶纤剂、苯甲酸甲酯和乙酸苯酯等；多元醇类溶剂诸如乙二醇、甘油和己二醇等；醇类溶剂诸如异丙醇和环己醇等；亚砜类溶剂诸如二甲基亚砜等；以及酰胺类溶剂诸如甲基吡咯烷酮和二甲基甲酰胺。作为溶剂，可以使用一个或多个材料。
发光层150可以具有层叠有两层或更多层的结构。例如，在从空穴传输层一侧依次层叠第一发光层和第二发光层形成发光层150的情况下，使用具有空穴传输性的物质作为高分子化合物来形成第一发光层，使用具有电子传输性的物质作为高分子化合物来形成第二发光层。
[空穴注入层]
空穴注入层151具有降低来自一对电极(导电膜138及144)中的一个的空穴的注入势垒促进空穴注入的功能，并例如使用过渡金属氧化物、酞菁衍生物或芳香胺形成。作为过渡金属氧化物，可以举出钼氧化物、钒氧化物、钌氧化物、钨氧化物、锰氧化物等。作为酞菁衍生物，可以举出酞菁或金属酞菁等。作为芳香胺，可以举出联苯胺衍生物或亚苯基二胺衍生物等。另外，也可以使用聚噻吩或聚苯胺等高分子化合物，其典型例子是作为被自掺杂的聚噻吩的聚(乙烯二氧噻吩)/聚(苯乙烯磺酸)。此外，作为其例子，也可以举出聚乙烯基咔唑及其衍生物、在侧链或主链具有芳香胺骨架或富π电子型杂芳族骨架的聚亚芳及其衍生物等。
作为空穴注入层151，还可以使用包含空穴传输性材料和具有接收来自空穴传输性材料的电子的特性的材料的复合材料的层。或者，也可以使用包含具有接收电子的特性的材料的层与包含空穴传输性材料的层的叠层。在定态或者在存在有电场的状态下，电荷的授受可以在这些材料之间进行。作为具有接收电子的特性的材料的例子，可以举出醌二甲烷衍生物、四氯苯醌衍生物、六氮杂三亚苯衍生物等有机受体。其具体例子是7，7，8，8-四氰基-2，3，5，6-四氟醌二甲烷(简称：F4-TCNQ)、氯醌、2，3，6，7，10，11-六氰-1，4，5，8，9，12-六氮杂三亚苯(简称：HAT-CN)等具有吸电子基团(卤基或氰基)的化合物。另外，也可以使用过渡金属氧化物，例如第4族至第8族金属的氧化物。具体而言，可以使用氧化钒、氧化铌、氧化钽、氧化铬、氧化钼、氧化钨、氧化锰、氧化铼等。特别优选使用氧化钼，因为其在大气中也稳定，吸湿性低，并且容易处理。
作为空穴传输性材料，可以使用空穴传输性比电子传输性高的材料，优选使用具有1×10-6cm2/Vs以上的空穴迁移率的材料。具体而言，可以使用作为能够用于发光层150的空穴传输性材料而举出的芳香胺、咔唑衍生物、芳烃、二苯乙烯衍生物等。此外，上述空穴传输性材料也可以是高分子化合物。
[空穴传输层]
也可以在空穴注入层151与发光层150之间设置空穴传输层。空穴传输层是包含空穴传输性材料的层，并可以使用作为空穴注入层151的材料所示的空穴传输性材料。为了使空穴传输层152具有将注入到空穴注入层151的空穴传输到发光层150的功能，所以空穴传输层152的HOMO(highest occupied molecular orbital，最高占据分子轨道)能级优选与空穴注入层151的HOMO能级相同或接近。
作为空穴传输性材料，优选使用具有1×10-6cm2/Vs以上的空穴迁移率的物质。注意，只要是空穴传输性高于电子传输性的物质，就可以使用上述物质以外的物质。包括具有高空穴传输性的物质的层不限于单层，还可以层叠两层以上的包含上述物质的层。
[电子传输层]
也可以在发光层150与电子注入层之间设置电子传输层。电子传输层具有将从一对电极中的另一个(导电膜138或导电膜144)经过电子注入层154注入的电子传输到发光层150的功能。作为电子传输性材料，可以使用电子传输性比空穴传输性高的材料，优选使用具有1×10-6cm2/Vs以上的电子迁移率的材料。作为容易接收电子的材料(具有电子传输性的材料)，可以使用含氮杂芳族化合物等缺π电子型杂芳族化合物或金属配合物等。具体而言，可以举出作为能够用于发光层150的电子传输性材料而举出的包括喹啉配体、苯并喹啉配体、噁唑配体及噻唑配体的金属配合物。此外，可以举出噁二唑衍生物、三唑衍生物、菲罗啉衍生物、吡啶衍生物、联吡啶衍生物和嘧啶衍生物等。此外，可以使用聚亚苯、聚芴及其衍生物等高分子化合物。优选是具有1×10-6cm2/Vs以上的电子迁移率的物质。注意，只要是电子传输性高于空穴传输性的物质，就可以使用上述物质以外的物质。电子传输层不限于单层，还可以层叠两层以上的包含上述物质的层。
还可以在电子传输层与发光层150之间设置控制电子载流子的移动的层。该层是对上述电子传输性高的材料添加少量的电子俘获性高的物质而成的层，通过抑制电子载流子的移动，可以调节载流子的平衡。这种结构对抑制电子穿过发光层时引起的问题(例如元件寿命的下降)发挥很大的效果。
[电子注入层]
电子注入层154具有通过降低来自导电膜144的电子注入势垒来促进电子注入的功能，并例如可以使用第1族金属、第2族金属或这些金属的氧化物、卤化物、碳酸盐。另外，也可以使用包含上述电子传输性材料和具有对电子传输性材料供应电子的特性的材料的复合材料。作为具有供应电子特性的材料，可以举出第1族金属、第2族金属或这些金属的氧化物等。具体而言，可以使用氟化锂(LiF)、氟化钠(NaF)、氟化铯(CsF)、氟化钙(CaF2)及锂氧化物(LiOx)等碱金属、碱土金属或这些金属的化合物。另外，可以使用氟化铒(ErF3)等稀土金属化合物。另外，也可以将电子盐用于电子注入层154。作为该电子盐的例子，有对钙和铝的混合氧化物以高浓度添加电子的物质。可以将能够用于电子传输层的物质用于电子注入层154。
另外，也可以将混合有有机化合物与电子给体(供体)的复合材料用于电子注入层154。这种复合材料因为通过电子给体在有机化合物中产生电子而具有优异的电子注入性和电子传输性。在此情况下，有机化合物优选是在传输所产生的电子方面性能优异的材料。具体而言，例如，可以使用如上所述的形成电子传输层的材料(例如，金属配合物、杂芳族化合物)。作为电子给体，可以使用对有机化合物呈现电子供给性的物质。具体而言，优选使用碱金属、碱土金属和稀土金属，可以举出锂、铯、镁、钙、铒、镱等。另外，优选使用碱金属氧化物或碱土金属氧化物，可以举出锂氧化物、钙氧化物、钡氧化物等。还可以使用氧化镁等路易斯碱。另外，也可以使用四硫富瓦烯(简称：TTF)等有机化合物。
另外，上述发光层、空穴注入层、空穴传输层、电子传输层及电子注入层都可以通过蒸镀法(包括真空蒸镀法)、喷墨法、涂敷法、喷嘴印刷法、凹版印刷等形成。此外，作为上述发光层、空穴注入层、空穴传输层、电子传输层及电子注入层，除了上述材料之外，也可以使用量子点等无机化合物。
作为形成量子点的材料的例子，有第十四族元素、包含多个第十四族元素的化合物、第十五族元素、第十六族元素、第四族至第十四族的元素和第十六族元素的化合物、第二族元素和第十六族元素的化合物、第十三族元素和第十五族元素的化合物、第十三族元素和第十七族元素的化合物、第十四族元素和第十五族元素的化合物、第十一族元素和第十七族元素的化合物、氧化铁类、氧化钛类、硫系尖晶石(spinel chalcogenide)类、半导体簇。
作为其具体例子，有硒化镉(CdSe)、硫化镉(CdS)、碲化镉(CdTe)、硒化锌(ZnSe)、氧化锌(ZnO)、硫化锌(ZnS)、碲化锌(ZnTe)、硫化汞(HgS)、硒化汞(HgSe)、碲化汞(HgTe)、砷化铟(InAs)、磷化铟(InP)、砷化镓(GaAs)、磷化镓(GaP)、氮化铟(InN)、氮化镓(GaN)、锑化铟(InSb)、锑化镓(GaSb)、磷化铝(ALP)、砷化铝(AlAs)、锑化铝(AlSb)、硒化铅(II)(PbSe)、碲化铅(II)(PbTe)、硫化铅(II)(PbS)、硒化铟(In2Se3)、碲化铟(In2Te3)、硫化铟(In2S3)、硒化镓(Ga2Se3)、硫化砷(III)(As2S3)、硒化砷(III)(As2Se3)、碲化砷(III)(As2Te3)、硫化锑(III)(Sb2S3)、硒化锑(III)(Sb2Se3)、碲化锑(III)(Sb2Te3)、硫化铋(III)(Bi2S3)、硒化铋(III)(Bi2Se3)、碲化铋(III)(Bi2Te3)、硅(Si)、碳化硅(SiC)、锗(Ge)、锡(Sn)、硒(Se)、碲(Te)、硼(B)、碳(C)、磷(P)、氮化硼(BN)、磷化硼(BP)、砷化硼(BAs)、氮化铝(AlN)、硫化铝(Al2S3)、硫化钡(BaS)、硒化钡(BaSe)、碲化钡(BaTe)、硫化钙(CaS)、硒化钙(CaSe)、碲化钙(CaTe)、硫化铍(BeS)、硒化铍(BeSe)、碲化铍(BeTe)、硫化镁(MgS)、硒化镁(MgSe)、硫化锗(GeS)、硒化锗(GeSe)、碲化锗(GeTe)、硫化锡(IV)(SnS2)、硫化锡(II)(SnS)、硒化锡(II)(SnSe)、碲化锡(II)(SnTe)、氧化铅(II)(PbO)、氟化铜(I)(CuF)、氯化铜(I)(CuCl)、溴化铜(I)(CuBr)、碘化铜(I)(CuI)、氧化铜(I)(Cu2O)、硒化铜(I)(Cu2Se)、氧化镍(II)(NiO)、氧化钴(II)(CoO)、硫化钴(II)(CoS)、四氧化三铁(Fe3O4)、硫化铁(II)(FeS)、氧化锰(II)(MnO)、硫化钼(IV)(MoS2)、氧化钒(II)(VO)、氧化钒(IV)(VO2)、氧化钨(IV)(WO2)、氧化钽(V)(Ta2O5)、氧化钛(TiO2、Ti2O5、Ti2O3、Ti5O9等)、氧化锆(ZrO2)、氮化硅(Si3N4)、氮化锗(Ge3N4)、氧化铝(Al2O3)、钛酸钡(BaTiO3)、硒锌镉的化合物(CdZnSe)、铟砷磷的化合物(InAsP)、镉硒硫的化合物(CdSeS)、镉硒碲的化合物(CdSeTe)、锌镉硒的化合物(ZnCdSe)、铟镓砷的化合物(InGaAs)、铟镓硒的化合物(InGaSe)、铟硒硫化合物(InSeS)、铜铟硫的化合物(例如，CuInS2)以及它们的组合等，但是不局限于此。此外，也可以使用以任意比率表示其组成的所谓的合金型量子点。例如，因为由CdSxSe1-x(x为0至1的任意数)表示的合金型量子点可以通过改变x的比率来改变发光波长，所以该合金型量子点是有效于得到蓝色发光的手段之一。
作为量子点，可以使用核型量子点、核壳(core-shell)型量子点、核多壳(core-multishell)型量子点等。在由使用具有更宽的带隙的第二无机材料形成的壳覆盖核时，可以减少存在于纳米晶表面上的缺陷及悬空键的影响。由于该结构可以大幅度地提高发光的量子效率，所以优选使用核壳型或核多壳型的量子点。作为壳的例子，有硫化锌(ZnS)及氧化锌(ZnO)。
量子点的表面原子的比例高，因此反应性高而容易发生聚集。因此，量子点的表面优选。通过保护剂的附着或保护基的设置可以防止聚集并提高对溶剂的溶解性。还可以降低反应性并提高电稳定性。作为保护剂(或保护基)的例子，有：月桂醇聚氧乙烯醚、聚氧乙烯硬脂基醚、聚氧乙烯硬脂基醚等的聚氧乙烯烷基醚类；三丙基膦、三丁基膦、三已基膦、三辛基膦等的三烷基膦类；聚氧乙烯n-辛基苯基醚、聚氧乙烯n-壬基苯基醚等的聚氧乙烯烷基苯基醚类；三(n-己基)胺、三(n-辛基)胺、三(n-癸基)胺等的叔胺类；三丙基氧化膦、三丁基氧化膦、三己基氧化膦、三辛基氧化膦、三癸基氧化膦等的有机磷化合物；聚乙二醇二月桂酸酯、聚乙二醇二硬脂酸酯等的聚乙二醇二酯类；吡啶、卢惕啶、紫堇定酚、喹啉类的含氮芳香化合物等的有机氮化合物；己基胺、辛基胺、癸基胺、十二烷基胺、十四烷基胺、十六烷基胺、十八烷基胺等的氨基链烷类；二丁基硫醚等的二烷基硫醚类；二甲亚砜、二丁亚砜等的二烷亚砜类；噻吩等的含硫芳香化合物等的有机硫化合物；棕榈酸、硬脂酸、油酸等的高级脂肪酸；乙醇类；失水山梨醇脂肪酸酯类；脂肪酸改性聚酯类；叔胺类改性聚氨酯类；聚乙烯亚胺类。
量子点也可以是棒状量子点的量子杆。量子杆呈现在c轴方向上偏振的指向性光，所以通过将量子杆用作发光材料，可以得到外部量子效率优良的发光元件。
在作为发光层的发光材料使用量子点的情况下，将该发光层的厚度设定为3nm至100nm，优选为10nm至100nm，使发光层包含1vol.％至100vol.％的量子点。注意，优选只由量子点形成发光层。为了形成将该量子点分散在主体材料中作为发光材料的发光层，可以将量子点分散在主体材料中或将主体材料和量子点溶解或分散在适当的液体介质中，然后采用湿式法(例如，旋涂法、浇铸法、染料涂布法、刮涂法、辊涂法、喷墨法、印刷法、喷涂法、帘式涂布法、朗缪尔-布罗基特(Langmuir Blodgett)法)。
用于湿式法的液体介质的例子是：甲乙酮、环己酮等的酮类；乙酸乙酯等的甘油脂肪酸酯类；二氯苯等的卤化芳烃类；甲苯、二甲苯、均三甲苯、环己基苯等的芳烃类；环己烷、十氢化萘、十二烷等的脂肪烃类；二甲基甲酰胺(DMF)、二甲亚砜(DMSO)等的有机溶剂。
[一对电极]
导电膜138及144被用作发光元件的阳极及阴极。导电膜138及144例如可以使用金属、合金、导电性化合物或者它们的混合物或叠层体形成。
作为导电膜138和导电膜144，除了实施方式1所示的材料之外还可以使用如下材料。
导电膜138和144中的一个优选使用具有反射光的功能的导电材料形成。作为该导电材料的例子，有铝(Al)或包含Al的合金。作为包含Al的合金的例子，有包含Al及L(L表示钛(Ti)、钕(Nd)、镍(Ni)和镧(La)中的一个或多个)的合金，诸如包含Al及Ti的合金以及包含Al、Ni及La的合金。铝具有低电阻率和高光反射率。铝在地壳中大量地含有且不昂贵，所以使用铝的发光元件可以以低成本制造。此外，可以使用银(Ag)；Ag和N(N表示钇(Y)、Nd、镁(Mg)、镱(Yb)、Al、Ti、镓(Ga)、锌(Zn)、铟(In)、钨(W)、锰(Mn)、锡(Sn)、铁(Fe)、Ni、铜(Cu)、钯(Pd)、铱(Ir)和金(Au)中的一个或多个)的合金等。作为包含银的合金的例子，有：包含银、钯及铜的合金；包含银及铜的合金；包含银及镁的合金；包含银及镍的合金；包含银及金的合金；以及包含银及镱的合金等。除此之外，可以使用钨、铬(Cr)、钼(Mo)、铜及钛等的过渡金属。
从发光层发射的光透过导电膜138和/或导电膜144被提取。由此，导电膜138和144中的至少一个优选使用具有使光透过的功能的导电材料形成。作为该导电材料的例子，有可见光的透过率为40％以上且100％以下，优选为60％以上且100％以下，且电阻率为1×10-2Ω·cm以下的导电材料。
导电膜138及144也可以使用具有使光透过的功能及反射光的功能的导电材料形成。作为该导电材料的例子，有可见光的反射率为20％以上且80％以下，优选为40％以上且70％以下，且电阻率为1×10-2Ω·cm以下的导电材料。例如，可以使用导电性金属和合金以及导电性化合物等中的一种或多种。具体而言，铟锡氧化物(indium tin oxide，以下称为ITO)、包含硅或氧化硅的铟锡氧化物(ITSO)、氧化铟-氧化锌、含有钛的氧化铟-锡氧化物、铟-钛氧化物、包含氧化钨及氧化锌的氧化铟等金属氧化物。还可以使用具有透过光的程度(优选为1nm以上且30nm以下的厚度)的厚度的金属膜。作为金属，可以使用Ag、Ag及Al、Ag及Mg、Ag及Au以及Ag及Yb等的合金等。
在本说明书等中，使光透过的材料可以为使可见光透过且具有导电性的材料。作为该材料的例子，有上述以ITO(indium tin oxide)为代表的氧化物导电体、氧化物半导体以及包含有机物的有机导电体。作为包含有机物的有机导电体的例子，有包含混合有机化合物与电子给体(供体)而成的复合材料、包含混合有机化合物与电子受体(受体)而成的复合材料。另外，也可以使用石墨烯等无机碳类材料。该材料的电阻率优选为1×105Ω.cm以下，更优选为1×104Ω·cm以下。
另外，可以通过层叠两个或多个上述材料形成导电膜138和/或导电膜144。
另外，为了提高光提取效率，可以以与具有使光透过的功能的电极接触的方式形成其折射率比该电极高的材料。这种材料只要具有使可见光透过的功能就可以是导电材料或非导电材料。例如，除了上述氧化物导电体以外，还可以举出氧化物半导体和有机物。作为有机物的例子，可以举出发光层、空穴注入层、空穴传输层、电子传输层或电子注入层的材料。另外，可以使用无机碳类材料或具有透过光的程度的厚度的金属薄膜。也可以层叠使用折射率高的材料形成且厚度为几nm至几十nm的多个层。
当导电膜138或导电膜144被用作阴极时，该电极优选包含功函数小(3.8eV以下)的材料。作为其例子，有属于元素周期表中的第1族或第2族的元素(例如，锂、钠及铯等碱金属、钙或锶等碱土金属、镁)、包含上述元素的合金(例如，Ag及Mg或Al及Li)、铕(Eu)或Yb等稀土金属、包含上述稀土金属的合金、包含铝、银的合金。
当导电膜138或144被用作阳极时，优选使用功函数大(4.0eV以上)的材料。
此外，导电膜138及144也可以是具有使光反射的功能的导电材料和具有使光透过的功能的导电材料的叠层。导电膜138及144可以具有调整光学距离的功能以便使来自各发光层的所希望的波长的光谐振而增强该波长的光，所以上述结构是优选的。
作为导电膜138及144的成膜方法，可以适当地使用溅射法、蒸镀法、印刷法、涂敷法、MBE(molecular beam epitaxy：分子束外延)法、CVD法、脉冲激光沉积法、ALD(atomiclayer deposition：原子层沉积)法等。
<5-2.发光元件的制造方法>
在此，参照图55A至图55D说明利用液滴喷射法形成EL层142的方法。图55A至图55D是说明EL层142的形成方法的截面图。
图55A示出在其上形成有绝缘膜136、导电膜138及绝缘膜140的衬底。
首先，在作为绝缘膜140的开口的导电膜138的露出部，从液滴喷射装置683喷射液滴684，来形成包含组成物的层685。液滴684是包含溶剂的组成物，且附着于导电膜138上(参照图55B)。
此外，也可以在减压下进行喷射液滴684的工序。
然后，从包含组成物的层685中去除溶剂而使其固化，来形成EL层142(参照图55C)。
可以通过干燥工序或加热工序去除上述溶剂。
接着，在EL层142上形成导电膜144，来形成发光元件160(参照图55D)。
如上所述，当利用液滴喷射法形成EL层142，可以选择性地喷射组成物时，因此可以减少材料的损失。另外，不需要用来成形的光刻工序等，所以可以使工序简化，从而可以降低成本。
注意，图55A至图55D示出以一个层形成EL层142的工序。如图54所示，在EL层142除了发光层150还包括功能层的情况下，从导电膜138一侧依次形成各层。此时，也可以通过液滴喷射法形成空穴注入层151、空穴传输层152、发光层150、电子传输层153及电子注入层154。此外，还可以通过液滴喷射法形成空穴注入层151、空穴传输层152及发光层150且通过蒸镀法等形成电子传输层153及电子注入层154。此外，也可以通过液滴喷射法和蒸镀法等的组合形成发光层。
空穴注入层151例如可以使用聚(乙烯二氧噻吩)/聚(苯乙烯磺酸)并利用液滴喷射法或旋涂法等涂敷法形成。空穴传输层152可以使用空穴传输性材料诸如聚乙烯基咔唑并利用液滴喷射法或旋涂法等涂敷法形成。在形成空穴注入层151之后以及在形成空穴传输层152之后，也可以在大气气氛或氮等惰性气体气氛下进行加热处理。
发光层150可以使用呈现紫色、蓝色、蓝绿色、绿色、黄绿色、黄色、橙色和红色中的至少一个颜色的发光的高分子化合物或低分子化合物形成。作为高分子化合物及低分子化合物，可以使用荧光有机化合物或磷光有机化合物。通过使用使高分子化合物及低分子化合物溶解于溶剂而得到的溶液，可以利用液滴喷射法或旋涂法等涂敷法形成发光层150。在形成发光层150之后，也可以在大气气氛或氮气氛等惰性气体气氛下进行加热处理。通过使用荧光有机化合物或磷光有机化合物作为客体材料，可以将该客体材料分散于其激发能量比客体材料大的高分子化合物或低分子化合物。发光层150可以单独使用该发光有机化合物形成。或者，发光层150也可以通过将该发光性有机化合物与其他物质混合形成。发光层150也可以具有两层结构。此时，两层的发光层优选包含呈现彼此不同的发光颜色的发光有机化合物。在将低分子化合物用于发光层150的情况下，可以使用蒸镀法。
电子传输层153可以使用电子传输性高的物质形成。电子注入层154可以使用电子注入性高的物质形成。另外，电子传输层153及电子注入层154可以利用蒸镀法形成。
导电膜144可以利用蒸镀法形成。导电膜144可以使用具有透光性的导电膜形成。此外，导电膜144也可以具有包括反射性导电膜和透光性导电膜的叠层。
上述液滴喷射法诸如喷墨法、喷嘴印刷法等为包括如下单元的总称，该单元为具有组成物的喷射口的喷嘴的单元或者具有一个或多个喷嘴的头部等液滴喷射单元。
<5-3.液滴喷射装置>
接着，参照图56说明在液滴喷射法中利用的液滴喷射装置。图56是说明液滴喷射装置1400的示意图。
液滴喷射装置1400包括液滴喷射单元1403。此外，液滴喷射单元1403包括头部1405、头部1412。
头部1405、1412连接到由计算机1410控制的控制单元1407，由此可以描画预先编程了的图案。
例如，可以在以形成在衬底1402上的标记1411为基准的时机进行上述描画。或者，也可以以衬底1402的边缘为基准而确定基准点。在此，利用成像单元1404检测出标记1411，将其通过图像处理单元1409转换为数字信号。然后，利用计算机1410识别该数字信号，而产生控制信号，以将该控制信号传送至控制单元1407。
作为成像单元1404，可以利用使用电荷耦合器(CCD)、互补型金属氧化物半导体(CMOS)的图像传感器等。另外，在衬底1402上需要形成的图案的信息存储于存储媒体1408，可以基于该信息将控制信号传送至控制单元1407，来分别控制液滴喷射单元1403的头部1405及头部1412。喷射的材料分别从材料供应源1413、1414通过管道供应到头部1405、1412。
在头部1405的内部，设置有以虚线所示的填充液状材料的空间1406及被用作喷射口的喷嘴。虽然在此未图示，但是头部1412的内部结构与头部1405相同。当头部1405与1412的喷嘴尺寸不同时，可以以不同的宽度同时喷射不同的材料。各头部可以喷射多种发光材料且描画图案。在对广区域描画图案的情况下，为了提高处理量，可以同时使用多个喷嘴喷射同一发光材料而描画图案。在使用大型衬底的情况下，头部1405和1412在图56的箭头X、Y及Z所示的方向上自由地对衬底进行扫描，可以自由地设定描画的区域。由此，可以在一个衬底上描画多个相同的图案。
可以在减压下进行喷射组成物的工序。在喷射组成物时，可以加热衬底。在喷射组成物之后，进行干燥工序和烧成工序中的一个或两个。干燥工序及烧成工序都是一种加热处理的工序，各工序的目的、温度及时间不同。干燥工序及烧成工序在常压或减压下通过激光的照射、快速热退火或加热炉的使用等进行。注意，对进行该加热处理的时机、加热处理的次数没有特别的限制。为了进行良好的干燥工序及烧成工序，其温度依赖于衬底的材料及组成物的性质。
如上所述，可以使用液滴喷射装置形成EL层142。
本实施方式所示的结构可以与其他实施方式适当地组合。
实施方式6
在本实施方式中，参照图57A至图57C至图64对能够用于本发明的一个方式的氧化物半导体的组成及结构进行说明。
<6-1.氧化物半导体的组成>
下面，对氧化物半导体的组成进行说明。
氧化物半导体优选至少包含铟或锌。特别优选包含铟及锌。另外，优选的是，还包含铝、镓、钇或锡等。另外，也可以包含硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑氧化物半导体包含铟、元素M及锌的情况。元素M为铝、镓、钇或锡等。或者，元素M可以为硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M也可以组合两个或多个上述元素。
首先，参照图57A至图57C对本发明的一个方式的氧化物半导体所包含的铟、元素M及锌的原子个数比的优选的范围进行说明。注意，在此不示出氧的原子个数比。将氧化物半导体所包含的铟、元素M及锌的原子个数比的各项分别称为[In]、[M]、[Zn]。
在图57A至图57C中，虚线表示原子个数比[In]∶[M]∶[Zn]为(1+α)∶(1-α)∶1(-1≤α≤1)的线、原子个数比[In]∶[M]∶[Zn]为(1+α)∶(1-α)∶2的线、原子个数比[In]∶[M]∶[Zn]为(1+α)∶(1-α)∶3的线、原子个数比[In]∶[M]∶[Zn]为(1+α)∶(1-α)∶4的线以及原子个数比[In]∶[M]∶[Zn]为(1+α)∶(1-α)∶5的线。
点划线表示原子个数比[In]∶[M]∶[Zn]为1∶1∶β(β≥0)的线、原子个数比[In]∶[M]∶[Zn]为1∶2∶β的线、原子个数比[In]∶[M]∶[Zn]为1∶3∶β的线、原子个数比[In]∶[M]∶[Zn]为1∶4∶β的线、原子个数比[In]∶[M]∶[Zn]为2∶1∶β的线以及原子个数比[In]∶[M]∶[Zn]为5∶1∶β的线。
双点划线示出原子个数比为[In]∶[M]∶[Zn]＝(1+y)∶2∶(1-γ)(-1≤γ≤1)的线。图57A至图57C所示的具有[In]∶[M]∶[Zn]＝0∶2∶1的原子个数比或其近似值的氧化物半导体容易具有尖晶石型结晶结构。
图57A和图57B示出本发明的一个方式的氧化物半导体所包含的铟、元素M及锌的原子个数比的优选范围的例子。
图58示出原子个数比为[In]∶[M]∶[Zn]＝1∶1∶1的InMZnO4的结晶结构的例子。图58所示的结晶结构是从平行于b轴的方向上观察的InMZnO4。图58的包含M、Zn、氧的层(以下，将该层称为“(M，Zn)层”)中的金属元素表示元素M或锌。此时，元素M的比例与锌的比例相同。元素M和锌可以相互置换，其排列不规则。
InMZnO4具有层状的结晶结构(也称为层状结构)，如图58所示，相对于每两个包含元素M、锌及氧的(M，Zn)层有一个包含铟及氧的层(以下，称为In层)。
铟和元素M可以相互置换。因此，当以铟取代(M，Zn)层中的元素M时，也可以将该层称为(In，M，Zn)层。在此情况下，可获得相对于每两个(In，M，Zn)层有一个In层的层状结构。
原子个数比[In]∶[M]∶[Zn]为1∶1∶2的氧化物具有相对于每三个(M，Zn)层有一个In层的层状结构。就是说，当[Zn]高于[In]及[M]时，在氧化物晶化的情况下，相对于In层的(M，Zn)层的比例增加。
注意，当在氧化物中相对于一个In层的(M，Zn)层的层数不是整数时，氧化物可能具有多个相对于一个In层(M，Zn)层的层数为整数的层状结构。例如，在[In]∶[M]∶[Zn]＝1∶1∶1.5的情况下，氧化物可能具有相对于每两个(M，Zn)层有一个In层的层状结构及相对于每三个(M，Zn)层有一个In层的层状结构混合在一起的层状结构。
例如，当使用溅射装置形成氧化物时，所形成的膜的原子个数比与靶材的原子个数比偏离。尤其是，根据成膜时的衬底温度，有时膜中的[Zn]小于靶材中的[Zn]。
有时在氧化物中，多个相共存(例如，二相共存、三相共存)。例如，通过采用接近0∶2∶1的原子个数比[In]∶[M]∶[Zn]，尖晶石型结晶结构和层状结晶结构的二相容易共存。此外，通过采用接近1∶0∶0的原子个数比[In]∶[M]∶[Zn]，方铁锰矿型结晶结构和层状结晶结构的二相容易共存。当在氧化物中多个相共存时，可能在不同的结晶结构之间形成晶界(grain boundary)。
另外，铟含量高的氧化物半导体可以具有高载流子迁移率(电子迁移率)。这是因为：在包含铟、元素M及锌的氧化物半导体中，重金属的s轨道主要有助于载流子传导，当氧化物半导体中的铟含量增高时，铟原子的s轨道的重叠增大，由此铟含量高的氧化物半导体的载流子迁移率比铟含量低的氧化物半导体高。
另一方面，当氧化物的铟含量及锌含量变低时，载流子迁移率变低。因此，通过采用[In]∶[M]∶[Zn]＝0∶1∶0或接近[In]∶[M]∶[Zn]＝0∶1∶0的原子个数比时(例如，图57C中的区域C)，绝缘性变高。
因此，本发明的一个方式的氧化物优选具有图57A的以区域A表示的原子个数比。通过采用该原子个数比，容易获得载流子迁移率高且晶界少的层状结构。
图57B中的区域B示出[In]∶[M]∶[Zn]＝4∶2∶3或4∶2∶4.1的原子个数比及其附近值。附近值包含[In]∶[M]∶[Zn]＝5∶3∶4的原子个数比。具有以区域B表示的原子个数比的氧化物是具有特别高结晶性及高载流子迁移率的优异的氧化物。
注意，氧化物形成层状结构的条件不是仅由原子个数比决定的。根据原子个数比，形成层状结构的难易度不同。即使在原子个数比相同的情况下，根据形成条件，有时具有层状结构，有时不具有层状结构。因此，图示的区域表示氧化物具有层状结构时的原子个数比，区域A至C的边界不明确。
<6-2.氧化物半导体的载流子密度>
接着，对氧化物半导体的载流子密度进行说明。
作为给氧化物半导体的载流子密度带来影响的因子的例子，有氧化物半导体中的氧缺陷(Vo)及杂质。
随着氧化物半导体中的氧缺陷增多，当氢与该氧缺陷键合(也可以将该状态称为VoH)时，缺陷态密度增高。当氧化物半导体中的杂质量增多时，缺陷态密度也增高。由此，可以通过控制氧化物半导体中的缺陷态密度，控制氧化物半导体的载流子密度。
下面，对将氧化物半导体用于沟道区域的晶体管进行说明。
为了抑制晶体管的阈值电压的负向漂移或降低晶体管的关态电流，优选减少氧化物半导体的载流子密度。为了降低氧化物半导体的载流子密度，可以降低氧化物半导体中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为高纯度本征状态或实质上高纯度本征状态。高纯度本征的氧化物半导体的载流子密度低于8×1015cm-3，优选低于1×1011cm-3，更优选低于1×1010cm-3，且为1×10-9cm-3以上。
另一方面，为了增加晶体管的通态电流或提高晶体管的场效应迁移率，优选增加氧化物半导体的载流子密度。为了增加氧化物半导体的载流子密度，稍微增加氧化物半导体中的杂质浓度或缺陷态密度。或者，优选缩小氧化物半导体的带隙。例如，在得到晶体管的Id-Vg特性的导通/截止比的范围中，杂质浓度稍高或缺陷态密度稍高的氧化物半导体可以被看作实质上本征。此外，因电子亲和力大而带隙小的热激发电子(载流子)密度增高的氧化物半导体可以被看作实质上本征。另外，使用电子亲和力较大的氧化物半导体的晶体管的阈值电压更低。
上述载流子密度增高的氧化物半导体稍微具有n型导电性，因此，可以将其称为“Slightly-n”。
实质上本征的氧化物半导体的载流子密度优选为1×105cm-3以上且低于1×1018cm-3，进一步优选为1×107cm-3以上且1×1017cm-3以下，进一步优选为1×109cm-3以上且5×1016cm-3以下，进一步优选为1×1010cm-3以上且1×1016cm-3以下，进一步优选为1×1011cm-3以上且1×1015cm-3以下。
通过使用上述实质上本征的氧化物半导体，晶体管的可靠性得到提高。在此，参照图59说明将氧化物半导体用于沟道区域的晶体管的可靠性得到提高的理由。图59是将氧化物半导体用于沟道区域的晶体管的能带图。
在图59中，GE、GI、OS、SD分别表示栅电极、栅极绝缘膜、氧化物半导体、源/漏电极。就是说，图59示出栅电极、栅极绝缘膜、氧化物半导体、与氧化物半导体接触的源/漏电极的能带的例子。
在图59中，作为栅极绝缘膜及氧化物半导体分别使用氧化硅膜及In-Ga-Zn氧化物。有可能形成在氧化硅膜中的缺陷的迁移能级(εf)会形成在离栅极绝缘膜的导带底有3.1eV左右的位置。此外，栅极电压(Vg)为30V时的氧化物半导体与氧化硅膜的界面处的氧化硅膜的费米能级(Ef)会形成在离栅极绝缘膜的导带底有3.6eV左右的位置。氧化硅膜的费米能级依赖于栅极电压而变动。例如，随着栅极电压增大，氧化物半导体与氧化硅膜的界面处的氧化硅膜的费米能级(Ef)变低。图59中的白色圆圈及x分别表示电子(载流子)及氧化硅膜中的缺陷能级。
如图59所示，在被施加栅极电压的状态下，当产生载流子的热激发时，载流子被缺陷能级(附图中的x)俘获，缺陷能级的荷电状态从正(“+”)变为中性(“0”)。就是说，当将氧化硅膜的费米能级(Ef)加上述热激发的能级而得到的值比缺陷的迁移能级(εf)高时，氧化硅膜中的缺陷能级的荷电状态从正变为中性，晶体管的阈值电压向正方向变动。
当使用电子亲和势更高的氧化物半导体代替上述氧化物半导体时，有时栅极绝缘膜与氧化物半导体的界面的费米能级变化。当使用电子亲和势不同的氧化物半导体时，在栅极绝缘膜与氧化物半导体的界面或其附近栅极绝缘膜的导带底相对提高。此时，有可能形成在栅极绝缘膜中的缺陷能级(图59中的x)也相对提高，因此栅极绝缘膜的费米能级与氧化物半导体的费米能级的能量差变大。当该能量差变大时，在栅极绝缘膜中俘获的电荷变少。例如，有可能形成在上述氧化硅膜中的缺陷能级的荷电状态变化变少，而可以减少栅极偏压热(gate bias temperature：GBT)压力中的晶体管的阈值电压的变动。
另外，当将氧化物半导体用于晶体管的沟道区域时，可以减少晶界处的载流子散射等，因此，该晶体管可以具有高场效应迁移率。此外，该晶体管可以具有高可靠性。
被氧化物半导体中的缺陷能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在缺陷态密度高的氧化物半导体中形成有沟道区域的晶体管的电特性不稳定。
为了获得电特性稳定的晶体管，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低靠近于氧化物半导体的膜中的杂质浓度。作为杂质的例子，有氢、氮、碱金属、碱土金属、铁、镍、硅等。
〈6-3.氧化物半导体的结构>
接着，对氧化物半导体的结构进行说明。
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体的例子，有CAAC-OS(c-axis-adigned crystalline oxide semiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体的例子，有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS。
非晶结构一般被认为具有如下特征：具有各向同性而不具有不均匀结构；处于亚稳态且原子的配置没有被固定化；键角不固定；具有短程有序性而不具有长程有序性；等。
就是说，不能将稳定的氧化物半导体称为完全非晶(completely amorphous)氧化物半导体。另外，不能将不具有各向同性的氧化物半导体(例如，在微小区域中具有周期结构的氧化物半导体)称为完全非晶氧化物半导体。另一方面，不具有各向同性的a-like OS具有包括空洞(void)的不稳定结构。在不稳定这一点上，a-like OS在物性上接近于非晶氧化物半导体。
[CAAC-OS]
首先，说明CAAC-OS。
CAAC-OS是包含多个c轴取向的结晶部(也称为颗粒)的氧化物半导体之一。
将说明利用X射线衍射(XRD：X-ray diffraction)的CAAC-OS的分析。例如，当利用out-of-plane法分析包含分类为空间群R-3m的InGaZnO4结晶的CAAC-OS的结构时，如图60A所示，在衍射角(2θ)为31°附近出现峰值。该峰值来源于InGaZnO4结晶的(009)面，由此可确认到CAAC-OS中的结晶具有c轴取向性，并且c轴朝向大致垂直于形成CAAC-OS膜的面(也称为形成面)或CAAC-OS膜的顶面的方向。除了2θ为31°附近的峰值以外，有时在2θ为36°附近也出现峰值。2θ为36°附近的峰值起因于分类为空间群Fd-3m的结晶结构。因此，优选的是，在CAAC-OS中不出现该峰值。
另一方面，当利用从平行于形成面的方向使X射线入射到CAAC-OS的in-plane法分析CAAC-OS的结构时，在2θ为56°附近出现峰值。该峰值来源于InGaZnO4结晶的(110)面。当将2θ固定为56°附近并在以样品面的法线向量为轴(φ轴)旋转样品的条件下进行分析(φ扫描)时，如图60B所示的那样观察不到明确的峰值。另一方面，当对单晶InGaZnO4将2θ固定为56°附近来进行φ扫描时，如图60C所示，观察到来源于相等于(110)面的结晶面的六个峰值。因此，由使用XRD的结构分析可以确认到CAAC-OS中的a轴和b轴的取向没有规律性。
接着，说明利用电子衍射的CAAC-OS分析。例如，当对包含InGaZnO4结晶的CAAC-OS在平行于CAAC-OS的形成面的方向上入射束径为300nm的电子束时，可以得到图60D的衍射图案(也称为选区电子衍射图案)。该衍射图案包含起因于InGaZnO4结晶的(009)面的斑点。因此，电子衍射的结果也示出CAAC-OS所包含的颗粒具有c轴取向性，并且c轴朝向大致垂直于CAAC-OS的形成面或顶面的方向。另一方面，图60E示出对相同的样品在垂直于样品面的方向上入射束径为300nm的电子束而得到的衍射图案。在图60E中，观察到环状的衍射图案。因此，使用束径为300nm的电子束的电子衍射也示出CAAC-OS所包含的颗粒的a轴和b轴不具有取向性。图60E中的第一环起因于InGaZnO4结晶的(010)面和(100)面等。图60E中的第二环起因于(110)面等。
在利用透射电子显微镜(TEM：transmission electron microscope)观察所获取的CAAC-OS的明视场图像与衍射图案的复合分析图像(也称为高分辨率TEM图像)中，可以观察到多个颗粒。然而，即使在高分辨率TEM图像中，有时也观察不到颗粒之间的明确的边界，即晶界(grain boundary)。因此，在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。
图61A示出从大致平行于样品面的方向观察所获取的CAAC-OS的截面的高分辨率TEM图像。利用球面像差校正(spherical aberration corrector)功能得到高分辨率TEM图像。尤其将利用球面像差校正功能获取的高分辨率TEM图像称为Cs校正高分辨率TEM图像。例如可以使用日本电子株式会社(JEOL Ltd)制造的原子分辨率分析型电子显微镜JEM-ARM200F观察Cs校正高分辨率TEM图像。
图61A表示其中金属原子排列为层状的颗粒。根据图61A可知颗粒的尺寸为1nm以上或者3nm以上。因此，也可以将颗粒称为纳米晶(nc：nanocrystal)。另外，也可以将CAAC-OS称为具有CANC(c-axis aligned nanocrystals：c轴取向纳米晶)的氧化物半导体。颗粒反映CAAC-OS的形成面或顶面的凸凹并平行于CAAC-OS的形成面或顶面。
图61B及图61C示出从大致垂直于样品面的方向观察所获取的CAAC-OS的平面的Cs校正高分辨率TEM图像。图61D及图61E是通过对图61B及图61C进行图像处理得到的图像。下面说明图像处理的方法。对图61B的图像进行快速傅里叶变换(FFT：fast Fouriertransform)处理，获取FFT图像。然后，以保留所获取的FFT图像中的离原点2.8nm-1至5.0nm-1的范围的方式进行掩模处理。在掩模处理之后，对FFT图像进行快速傅立叶逆变换(IFFT：inverse fast Fourier transform)处理而获取经过处理的图像。将所获取的图像称为FFT滤波图像。FFT滤波图像是从Cs校正高分辨率TEM图像中提取出周期分量的图像，其示出晶格排列。
在图61D中，以虚线示出晶格排列被打乱的部分。由虚线围绕的区域相当于一个颗粒。以虚线示出的部分是颗粒的联结部。虚线呈现六角形，这是意味着颗粒具有六角形形状。注意，颗粒的形状并不局限于正六角形，不是正六角形的情况较多。
在图61E中，以点线示出品格排列一致的区域与其他晶格排列一致的区域之间的部分，以虚线示出品格排列的方向。在点线附近也无法确认到明确的晶界。当以点线附近的晶格点为中心将周围的晶格点相接时，例如可以形成畸变的六角形、畸变的五角形或畸变的七角形。也就是说，通过使晶格排列畸变，可抑制晶界的形成。这可能是由于CAAC-OS可容许因如下原因而发生的畸变：a-b面方向上的原子排列的密度低以及因金属元素被取代而使原子间的键合距离产生变化等。
如上所示，CAAC-OS具有c轴取向性，其多个颗粒(纳米晶)在a-b面方向上连结而结晶结构具有畸变。因此，也可以将CAAC-OS称为具有CAA(c-axis-aligned a-b-plane-anchored)crystal的氧化物半导体。
CAAC-OS是结晶性高的氧化物半导体。氧化物半导体的结晶性有时因杂质的混入或缺陷的形成等而降低，这意味着CAAC-OS中的杂质及缺陷(例如，氧缺陷)少。
此外，杂质是指氧化物半导体的主要成分以外的元素，诸如氢、碳、硅或过渡金属元素。例如，与氧的键合力比构成氧化物半导体的金属元素强的元素(例如，硅)会从氧化物半导体夺取氧，其结果是，打乱氧化物半导体的原子排列，导致结晶性下降。由于铁或镍等重金属、氩、二氧化碳等的原子半径(或分子半径)大，所以会打乱氧化物半导体的原子排列，导致结晶性下降。
[nc-OS]
接着，对nc-OS进行说明。
将说明利用XRD的nc-OS的分析。当利用out-of-plane法分析nc-OS的结构时，不出现表示取向性的峰值。换言之，nc-OS的结晶不具有取向性。
例如，在平行于形成面的方向上使束径为50nm的电子束入射到包含InGaZnO4结晶的nc-OS薄片的34nm厚的区域时，观察到如图62A所示的环状衍射图案(纳米束电子衍射图案)。图62B示出将束径为1nm的电子束入射到相同的样品时的衍射图案(纳米束电子衍射图案)。在图62B中，观察到环状区域内的多个斑点。因此，在使用束径为50nm的电子束时观察不到nc-OS的秩序性，但是在使用束径为1nm的电子束时确认到nc-OS的秩序性。
当使束径为1nm的电子束入射到厚度小于10nm的区域时，如图62C所示，有时观察到斑点被配置为准正六角形的电子衍射图案。由此可知，nc-OS在厚度小于10nm的范围内包含秩序性高的区域，即结晶。注意，因为结晶朝向各种各样的方向，所以也有观察不到有规律性的电子衍射图案的区域。
图62D示出从大致平行于形成面的方向观察到的nc-OS的截面的Cs校正高分辨率TEM图像。在高分辨率TEM图像中，nc-OS具有如由辅助线所示的部分那样观察到结晶部的区域和观察不到明确的结晶部的区域。在大多数情况下，nc-OS所包含的结晶部的尺寸为1nm以上且10nm以下，尤其大多为1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体(microcrystalline oxidesemiconductor)。例如，在nc-OS的高分辨率TEM图像中，有时无法明确地观察到晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，在下面的说明中，有时将nc-OS的结晶部称为颗粒。
如此，在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)具有原子排列的周期性。在nc-OS中，在不同的颗粒之间没有结晶取向的规律性。因此，观察不到膜整体的取向性。所以，根据分析方法有时nc-OS与a-like OS或非晶氧化物半导体没有差别。
由于在颗粒(纳米晶)之间没有结晶取向的规律性，所以也可以将nc-OS称为包含RANC(random aligned nanocrystals：无规取向纳米晶)的氧化物半导体或包含NANC(non-aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS及非晶氧化物半导体低。注意，在nc-OS中的不同的颗粒之间没有晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
[a-like OS]
a-like OS具有nc-OS的结构与非晶氧化物半导体的结构之间的结构。
图63A和图63B示出a-like OS的高分辨率截面TEM图像。图63A的a-like OS的高分辨率截面TEM图像是在电子照射开始时获得的。图63B的a-like OS的高分辨率截面TEM图像是在照射4.3×108e-/nm2的电子(e-)之后获得的。图63A和图63B示出a-like OS从电子照射开始时被观察到在纵向方向上延伸的条状明亮区域。还可知明亮区域的形状在照射电子之后变化。此外，明亮区域被估计为空洞或低密度区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。
作为样品，准备a-like OS、nc-OS和CAAC-OS。每个样品都是In-Ga-Zn氧化物。
首先，取得各样品的高分辨率截面TEM图像。高分辨率截面TEM图像表示每个样品都包括结晶部。
已知InGaZnO4结晶的单位品格具有包括三个In-O层和六个Ga-Zn-O层的九个层在c轴方向上层叠的结构。这些彼此靠近的层之间的间隔与(009)面的晶格表面间隔(也称为d值)几乎相等。由结晶结构分析求出其值为0.29nm。由此，在下面的说明中，可以将晶格条纹的间隔为0.28nm以上且0.30nm以下的部分看作InGaZnO4结晶部。晶格条纹对应于InGaZnO4结晶的a-b面。
图64示出各样品的结晶部(22处至30处)的平均尺寸的差异。注意，结晶部尺寸对应于上述晶格条纹的长度。图64表示在a-like OS中结晶部的尺寸根据有关取得TEM图像等的电子的累积照射量逐渐变大。如图64所示，在TEM观察初期尺寸为1.2nm左右的结晶部(也称为初始晶核)在电子(e-)的累积照射量为4.2×108e-/nm2时生长到1.9nm左右。另一方面，nc-OS和CAAC-OS在开始电子照射时到电子的累积照射量为4.2×108e-/nm2的范围内，结晶部的尺寸几乎没有变化。如图64所示，无论电子的累积照射量如何，nc-OS及CAAC-OS的结晶部尺寸分别为1.3nm左右及1.8nm左右。在电子束的照射及TEM观察中，使用日立透射电子显微镜H-9000NAR。电子束照射条件如下：加速电压为300kV；电流密度为6.7×105e-/(nm2.s)；照射区域的直径为230nm。
如此，有时电子照射引起a-like OS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比具有不稳定的结构。
由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-like OS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且低于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且低于100％。形成其密度低于单晶氧化物半导体的密度的78％的氧化物半导体是很困难的。
例如，在原子个数比In∶Ga∶Zn为1∶1∶1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子个数比In∶Ga∶Zn为1∶1∶1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且低于5.9g/cm3。例如，在原子个数比In∶Ga∶Zn为1∶1∶1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且低于6.3g/cm3。
当在单晶态中不存在具有相同组成的氧化物半导体时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。可以根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出具有所希望的组成的单晶氧化物半导体的密度。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
如上所述，氧化物半导体具有各种结构及各种特性。注意，氧化物半导体例如可以是包括非晶氧化物半导体、a-like OS、nc-OS和CAAC-OS中的两种或更多种的叠层膜。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而实施。
实施方式7
在本实施方式中，参照图65至图67说明包括上述实施方式所示的晶体管的显示装置的例子。
<7-1.显示装置的俯视图>
图65是示出显示装置的例子的俯视图。图65的显示装置700包括：设置在第一衬底701上的像素部702；设置在第一衬底701上的源极驱动电路部704及栅极驱动电路部706；以围绕像素部702、源极驱动电路部704及栅极驱动电路部706的方式设置的密封剂712；以及以与第一衬底701对置的方式设置的第二衬底705。由密封剂712密封第一衬底701及第二衬底705。也就是说，像素部702、源极驱动电路部704及栅极驱动电路部706被第一衬底701、密封剂712及第二衬底705密封。虽然在图65中未图示，但是在第一衬底701与第二衬底705之间设置有显示元件。
在显示装置700中，在第一衬底701上的不由密封剂712围绕的区域中设置有分别电连接于像素部702、源极驱动电路部704及栅极驱动电路部706的FPC(flexible printedcircuit：柔性印刷电路)端子部708。另外，FPC716连接于FPC端子部708，并且从FPC716对像素部702、源极驱动电路部704及栅极驱动电路部706供应各种信号等。另外，信号线710连接于像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708。通过信号线710，各种信号等从FPC716供应到像素部702、源极驱动电路部704、栅极驱动电路部706以及FPC端子部708。
另外，也可以在显示装置700中设置多个栅极驱动电路部706。作为显示装置700的结构，虽然示出将源极驱动电路部704及栅极驱动电路部706形成在与像素部702相同的第一衬底701上的例子，但是并不局限于该结构。例如，可以只将栅极驱动电路部706形成在第一衬底701上，或者可以只将源极驱动电路部704形成在第一衬底701上。此时，也可以将形成有源极驱动电路或栅极驱动电路等的衬底(例如，使用单晶半导体膜、多晶半导体膜形成的驱动电路衬底)形成于第一衬底701上。另外，对另行准备的驱动电路衬底的连接方法没有特别的限制，而可以采用COG(chip on glass：玻璃覆晶封装)方法、引线键合方法等。
显示装置700所包括的像素部702、源极驱动电路部704及栅极驱动电路部706包括多个晶体管。
显示装置700可以包括各种元件。作为该元件的例子，可以举出电致发光(EL)元件(例如，包含有机物及无机物的EL元件、有机EL元件、无机EL元件、LED)、发光晶体管元件(根据电流发光的晶体管)、电子发射元件、液晶元件、电子墨水元件、电泳元件、电湿润(electrowetting)元件、等离子体显示器面板(PDP)、MEMS(微电子机械系统)显示器(例如，光栅光阀(GLV)、数字微镜设备(DMD)、数码微快门(DMS)元件、干涉调制(IMOD)元件)、压电陶瓷显示器。
包括EL元件的显示装置的例子是EL显示器。作为包括电子发射元件的显示装置的例子，有场致发射显示器(FED)及SED方式平面型显示器(SED：surface-conductionelectron-emitter display、表面传导电子发射显示器)。包括液晶元件的显示装置的例子是液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)。包括电子墨水元件或电泳元件的显示装置的例子是电子纸。在半透射式液晶显示器或反射式液晶显示器中，像素电极的一部分或全部可被用作反射电极。例如，像素电极的一部分或全部可以包含铝、银等。此时，也可以将SRAM等存储电路设置在反射电极下，由此，可以进一步降低功耗。
作为显示装置700的显示系统，可以采用逐行扫描系统或隔行扫描系统等。另外，作为当进行彩色显示时在像素中控制的颜色要素，不局限于RGB(R、G、B分别表示红色、绿色、蓝色)这三种颜色。例如，可以使用R像素、G像素、B像素及W(白色)像素的四个像素。或者，如PenTile排列，也可以由R、G、B中的两个颜色构成一个颜色要素。该两个颜色也可以根据颜色要素而不同。或者，可以对RGB追加黄色(yellow)、青色(cyan)、品红色(magenta)等中的一种或多种的颜色。另外，在各个颜色要素的点之间显示区域的大小可以不同。注意，所公开的发明的一个方式不局限于彩色显示的显示装置，所公开的发明也可以应用于黑白显示的显示装置。
为了获得将白色光(W)用于背光(例如，有机EL元件、无机EL元件、LED、荧光灯)的全彩色显示装置，也可以使用着色层(也称为滤光片)。例如，可以适当地组合红色(R)着色层、绿色(G)着色层、蓝色(B)着色层、黄色(Y)着色层。通过使用着色层，可以与不使用着色层的情况相比进一步提高颜色再现性。此时，也可以通过设置包括着色层的区域和不包括着色层的区域，将不包括着色层的区域中的白色光直接用于显示。通过部分地设置不包括着色层的区域，有时可以减少在显示明亮的图像时着色层所引起的亮度降低，而可以减少功耗20％至30％左右。在使用有机EL元件或无机EL元件等自发光元件进行全彩色显示时，这些元件也可以发射R、G、B、Y、W等颜色。通过使用自发光元件，有时与使用着色层的情况相比进一步减少功耗。
作为彩色化的系统，也可以使用如下系统：经过滤色片将白色光的一部分转换为红色、绿色及蓝色的上述滤色片系统；使用红色光、绿色光及蓝色光的三色系统；以及将蓝色光的一部分转换为红色光或绿色光的颜色转换系统或量子点系统。
<7-2.显示装置的截面图>
接着，参照图66对包括实施方式1的半导体装置100的显示装置的结构进行说明。此外，图66是相当于沿着图65的点划线Q-R的切断面的截面图。
图66所示的显示装置700在第一衬底701与第二衬底705之间包括晶体管Tr1、晶体管Tr2和发光元件160。
例如，作为第一衬底701及第二衬底705，可以使用玻璃衬底。作为第一衬底701及第二衬底705，也可以使用柔性衬底。作为柔性衬底的例子，有塑料衬底。
在第一衬底701与第二衬底705之间设置结构体778。结构体778是通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔物，该结构体778是为了控制第一衬底701与第二衬底705之间的距离(单元间隙)而设置的。此外，作为结构体778，也可以使用球状间隔物。
此外，在第一衬底701上，设置实施方式1所说明的晶体管Tr1和晶体管Tr2。
晶体管Tr1及晶体管Tr2包括高度纯化且氧缺陷的形成被抑制的氧化物半导体。因此，可以显著降低晶体管Tr1及晶体管Tr2的关态电流，因此可以延长图像信号等电信号的保持时间，在开启电源的状态下也可以延长写入间隔。其结果是，可以降低刷新工作的频度，由此可以抑制显示装置的功耗。
另外，晶体管Tr1及Tr2能够具有较高的场效应迁移率，因此能够进行高速驱动。例如，通过将这种能够进行高速驱动的晶体管用于显示装置，可以在一个衬底上形成像素部的开关晶体管及驱动电路部的驱动晶体管。也就是说，因为作为驱动电路不需要另行使用由硅片等形成的半导体装置，所以可以减少半导体装置的构件数。另外，在像素部中也可以通过使用能够进行高速驱动的晶体管，由此可以提供高品质的图像。
另外，在第二衬底705一侧，设置有用作黑矩阵的遮光膜738、用作滤色片的着色膜736、与遮光膜738及着色膜736接触的绝缘膜734。
本实施方式中的发光元件160具有顶部发射结构。因此，导电膜144具有透光性且使EL层142发射的光透过。虽然在本实施方式中示出顶部发射结构，但是本发明的一个方式不局限于此。例如，也可以采用向导电膜138一侧发射光的底部发射结构或向导电膜138一侧及导电膜144一侧的双方发射光的双面发射结构。
以与发光元件160重叠的方式设置着色膜736，以与绝缘膜140重叠的方式设置遮光膜738。着色膜736及遮光膜738被绝缘膜734覆盖。由密封膜732填充发光元件160与绝缘膜734之间的空间。虽然作为图66所示的显示装置700示出使用着色膜736的结构，但是并不局限于此。在通过分别涂布方法来形成EL层142时，不一定需要设置着色膜736。
<7-3.设置有输入输出装置的显示装置的结构例子>
也可以在图66所示的显示装置700中设置输入输出装置。作为该输入输出装置的例子，可以举出触摸屏等。
图67示出图66所示的显示装置700包括触摸屏791的结构
图67是图66所示的显示装置700包括触摸屏791的结构的截面图。
触摸屏791是设置在衬底705与着色膜736之间的in-cell型触摸屏。触摸屏791在形成遮光膜738及着色膜736之前形成在衬底705一侧。
触摸屏791包括遮光膜738、绝缘膜792、电极793、电极794、绝缘膜795、电极796、绝缘膜797。例如，当接近手指或触屏笔等检测对象时，可以检测出电极793与电极794的互电容的变化。
在绝缘膜140的上方示出电极793和电极794的交叉部。电极796通过绝缘膜795中的开口与夹住电极794的两个电极793电连接。虽然在图67中电极796形成在像素部702中，但是本实施方式不局限于上述例子，例如，电极796也可以形成在栅极驱动电路部或源极驱动电路部中。
电极793及794设置在与遮光膜738重叠的区域。电极793及电极794优选不与发光元件160重叠。换言之，电极793及电极794在与发光元件160重叠的区域具有开口。也就是说，电极793及电极794具有网格形状。由于电极793及电极794具有网格形状，可以使发光元件160所发射的光透过。
此外，由于电极793及794不与发光元件160重叠，所以电极793及794可以使用可见光的透过率低的金属材料。
因此，与使用可见光的透过率高的氧化物材料的情况相比，可以降低电极793及794的电阻，由此可以提高触摸屏791的传感器灵敏度。
例如，电极793、794、796也可以使用导电纳米线。该纳米线的直径平均值可以为1nm以上且100nm以下，优选为5nm以上且50nm以下，更优选为5nm以上且25nm以下。作为上述纳米线，可以使用Ag纳米线、Cu纳米线、Al纳米线等金属纳米线或碳纳米管。例如，在作为电极664、665、667中的任一个或全部使用Ag纳米线的情况下，能够实现89％以上的可见光透过率及40Ω/平方以上且100Ω/平方以下的薄层电阻值。
虽然在图67中示出in-cell型触摸屏的结构，但是本发明的一个方式不局限于此。例如，也可以使用形成在显示装置700上的所谓on-cell型触摸屏或贴合于显示装置700的所谓out-cell型触摸屏。
如此，本发明的一个方式的显示装置可以与各种方式的触摸屏组合。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合。
实施方式8
在本实施方式中，参照图68对包括本发明的一个方式的半导体装置的显示装置进行说明。
<8-1.显示装置的结构例子>
图68是示出包括本发明的一个方式的半导体装置的显示装置的例子的方框图。
图68所示的显示装置包括：像素部512；位于像素部512的外侧的栅极线驱动电路516；以及位于像素部512的外周的信号线驱动电路518。另外，像素部512包括多个像素电路514。
图68所示的半导体装置包括端子部517及保护电路513。另外，也可以不设置端子部517及保护电路513。
<8-2.像素部及像素电路>
像素部512包括配置为X行(X为2以上的自然数)Y列(Y为2以上的自然数)的用来驱动显示元件的电路(像素电路514)。栅极线驱动电路516具有输出选择像素电路514的信号(扫描信号)的功能。信号线驱动电路518具有供应用来驱动像素电路514中的显示元件的信号(数据信号)的功能。
另外，图68的例子中将多个像素电路514配置为矩阵状(条纹配置)，但是配置方式不局限于此，例如也可以对像素电路514采用三角状排列或pentile排列。另外，作为在进行彩色显示时在像素电路514中被控制的颜色要素，可以举出R(红色)、G(绿色)、B(蓝色)的三种颜色。在进行彩色显示时在像素电路514中被控制的颜色要素不局限于上述颜色，也可以采用三种以上的颜色要素，例如可以是R、G、B、W(白色)或者R、G、B和Y(黄色)、C(青色)、M(品红色)等中的一种或多种。各个颜色要素的点的显示区域的大小可以不同。
多个像素电路514的每一个包括发光元件及控制流过该发光元件的电流的驱动晶体管。在发光元件中，通过对发光元件施加电压，电子和空穴从发光元件所包括的一对电极分别注入包含发光有机化合物的层中，从而电流流过。电子和空穴重新结合，由此，发光有机化合物达到激发态。该发光有机化合物从激发态返回到基态，由此获得发光。根据这种机理，该发光元件被称为电流激发型发光元件。
像素电路514可以具有实施方式1所示的图2的结构。该结构可以提高显示装置的像素密度，所以是优选的。
<8-3.栅极线驱动电路及信号线驱动电路>
栅极线驱动电路516和信号线驱动电路518中的一个或两个优选形成在形成有像素部512的衬底上。由此，可以减少构件的数量及端子的数量。在栅极线驱动电路516和信号线驱动电路518中的一个或两个没有形成在形成有像素部512的衬底上的情况下，可以通过COG或TAB(tape automated bonding：卷带自动结合)安装栅极线驱动电路516和信号线驱动电路518中的一个或两个。
脉冲信号及数据信号分别通过被供应扫描信号的多个扫描线GL之一及被供应数据信号的多个数据线DL之一被输入到多个像素电路514中的每一个。多个像素电路514的每一个被栅极线驱动电路516控制数据信号的写入及保持。例如，通过扫描线GL_m从栅极线驱动电路516对第m行第n列的像素电路514输入脉冲信号，并根据扫描线GL_m的电位而通过数据线DL_n从信号线驱动电路518对第m行第n列的像素电路514输入数据信号(m是X以下的自然数，n是Y以下的自然数)。
栅极线驱动电路516具有移位寄存器等。栅极线驱动电路516通过端子部517接收用来驱动移位寄存器的信号并输出信号。例如，栅极线驱动电路516接收起始脉冲信号、时钟信号等并输出脉冲信号。栅极线驱动电路516具有控制被供应扫描信号的布线(以下，将该布线称为扫描线GL_1至GL_X)的电位的功能。另外，也可以设置多个栅极线驱动电路516，以分别控制扫描线GL_1至GL_X。或者，栅极线驱动电路516具有供应初始化信号的功能。但是，不局限于此，栅极线驱动电路516可以供应其他信号。例如，如图68所示，栅极线驱动电路516与控制发光元件的电位的布线(以下，将该布线称为ANODE_1至ANODE_X)电连接。
信号线驱动电路518具有移位寄存器等。信号线驱动电路518通过端子部517接收用来驱动移位寄存器的信号和从其中得出数据信号的信号(图像信号)。信号线驱动电路518具有根据图像信号生成写入到像素电路514的数据信号的功能。此外，信号线驱动电路518具有响应于由于起始脉冲信号、时钟信号等的输入产生的脉冲信号而控制数据信号的输出的功能。另外，信号线驱动电路518具有控制被供应数据信号的布线(以下，将该布线称为数据线DL_1至DL_Y)的电位的功能。或者，信号线驱动电路518具有供应初始化信号的功能。但是，不局限于此，信号线驱动电路518可以供应其他信号。例如，信号线驱动电路518包括多个模拟开关等。信号线驱动电路518通过依次使多个模拟开关开启而可以输出对图像信号进行时间分割所得到的信号作为数据信号。
<8-4.保护电路>
保护电路513例如连接于栅极线驱动电路516与像素电路514之间的扫描线GL。或者，保护电路513可以连接于信号线驱动电路518和像素电路514之间的数据线DL。或者，保护电路513可以连接于栅极线驱动电路516和像端子部517之间的布线。或者，保护电路513可以连接于信号线驱动电路518和像端子部517之间的布线。此外，端子部517具有用来从外部电路对显示装置输入电源、控制信号及图像信号的端子。
保护电路513具有在对与该保护电路513连接的布线供应一定范围之外的电位时将该与该保护电路513连接的布线和其他布线电连接的功能。通过设置保护电路513，可以提高显示装置对因ESD(electrostatic discharge：静电放电)等而产生的过电流的耐性。另外，也可以采用保护电路513与栅极线驱动电路516连接的结构或保护电路513与信号线驱动电路518连接的结构。或者，保护电路513可以与端子部517连接。
本实施方式所示的结构可以与其他实施方式所示的结构适当地组合。
实施方式9
在本实施方式中，参照图69至图72对包括本发明的一个方式的半导体装置的显示模块及电子设备进行说明。
<9-1.显示模块>
在图69所示的显示模块7000中，在上盖7001与下盖7002之间设置有连接于FPC7003的触摸屏7004、连接于FPC7005的显示面板7006、背光7007、框架7009、印刷电路板7010、电池7011。
例如，可以将本发明的一个方式的半导体装置用于显示面板7006。
上盖7001及下盖7002的形状及尺寸可以根据触摸屏7004及显示面板7006的尺寸适当地改变。
触摸屏7004能够是电阻膜式触摸屏或电容式触摸屏，并与显示面板7006重叠。此外，显示面板7006的对置衬底(密封衬底)可以具有触摸屏的功能。另外，也可以在显示面板7006的各像素内设置光传感器，而形成光学触摸屏。
背光7007具有光源7008。在图69的结构中，在背光7007上配置光源7008，但是本发明的一个方式不局限于此。例如，可以采用在背光7007的端部设置光源7008，并还设置光扩散板的结构。当使用有机EL元件等自发光型发光元件时，或者当采用反射式面板等时，不一定需要设置背光7007。
框架7009保护显示面板7006，并具有用来遮断因印刷电路板7010的工作而产生的电磁波的电磁屏蔽的功能。框架7009也可以被用作散热板。
印刷电路板7010具有电源电路以及用来输出视频信号及时钟信号的信号处理电路。作为对电源电路供应电力的电源，可以使用外部的商业电源或另行设置的电池7011。当使用商业电源时，可以省略电池7011。
显示模块7000还可以设置有偏振片、相位差板、棱镜片等构件。
<9-2.电子设备1>
接着，图70A至图70E示出电子设备的例子。
图70A是安装有取景器8100的照相机8000的外观图。
照相机8000包括框体8001、显示部8002、操作按钮8003、快门按钮8004等。另外，可装卸的镜头8006安装在照相机8000。
虽然在此照相机8000的镜头8006能够从框体8001拆卸下而交换，但是镜头8006也可以包括在框体8001中。
通过按下快门按钮8004，照相机8000可以进行成像。另外，也可以通过触摸被用作触摸屏的显示部8002进行成像。
照相机8000的框体8001包括具有电极的嵌入器，由此取景器8100、闪光灯装置等可以连接到框体8001。
取景器8100包括框体8101、显示部8102以及按钮8103等。
框体8101包括嵌合到照相机8000的嵌入器的嵌入器，可以将取景器8100连接到照相机8000。该嵌入器包括电极，可以将从照相机8000经过该电极接收的图像等显示在显示部8102上。
按钮8103被用作电源按钮。通过利用按钮8103，可以切换显示部8102的开启或关闭。
本发明的一个方式的显示装置可以用于照相机8000的显示部8002及取景器8100的显示部8102。
虽然在图70A中照相机8000与取景器8100是分开且可拆卸的电子设备，但是照相机8000的框体8001也可以包括具有显示装置的取景器。
图70B是头戴显示器8200的外观图。
头戴显示器8200包括安装部8201、透镜8202、主体8203、显示部8204以及电缆8205等。安装部8201包括电池8206。
通过电缆8205，将电力从电池8206供应到主体8203。主体8203具备无线接收器等，将所接收的图像数据等的图像数据显示在显示部8204上。通过利用主体8203中的相机捕捉使用者的眼球及眼睑的动作，然后使用该数据算出使用者的视点的坐标，来利用使用者的视点作为输入方法。
安装部8201也可以包括与使用者接触的多个电极。主体8203也可以通过检测出根据使用者的眼球的动作而流过电极的电流，识别使用者的视点。主体8203可以通过检测出流过该电极的电流来监视使用者的脉搏。安装部8201可以具有温度传感器、压力传感器、加速度传感器等各种传感器，使得将使用者的生物信息显示在显示部8204上。主体8203也可以检测出使用者的头部的动作等，并与使用者的头部的动作等同步地使显示在显示部8204上的图像移动。
可以对显示部8204使用本发明的一个方式的显示装置。
图70C至图70E是头戴显示器8300的外观图。头戴显示器8300包括框体8301、显示部8302、带状的固定工具8304以及一对透镜8305。
使用者可以通过透镜8305看到显示部8302上的显示。优选的是，显示部8302弯曲。当显示部8302弯曲时，使用者可以感受图像的高真实感。虽然本实施方式所示的结构具有一个显示部8302，但是显示部8302的个数不局限于一个。例如，也可以设置两个显示部8302，此时，通过将一个显示部设置在使用者的一个眼睛一侧，可以实现利用视差的三维显示等。
可以将本发明的一个方式的显示装置用于显示部8302。包括本发明的一个方式的半导体装置的显示装置具有极高的分辨率，所以即使如图70E那样地使用透镜8305放大，也可以不使使用者看到像素而可以显示现实感更高的图像。
<9-3.电子设备2>
接着，图71A至图71G示出与图70A至图70E所示的电子设备不同的电子设备的例子。
图71A至图71G所示的电子设备包括框体9000、显示部9001、扬声器9003、操作键9005(包括电源开关或操作开关)、连接端子9006、传感器9007(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)、麦克风9008等。
图71A至图71G的电子设备具有各种功能，例如：将各种信息(例如，静态图像、动态图像、文字图像)显示在显示部上的功能；触控面板的功能；显示日历、日期或时间等的功能；通过利用各种软件(程序)控制处理的功能；进行无线通信的功能；通过利用无线通信功能来连接到各种计算机网络的功能；通过利用无线通信功能，进行各种数据的发送或接收的功能；读出储存在存储介质中的程序或数据来将其显示在显示部上的功能。注意，图71A至图71G的电子设备的功能不局限于此，电子设备可以具有各种功能。虽然在图71A至图71G中未图示，但是电子设备也可以包括多个显示部。此外，也可以在该电子设备中设置照相机等而使其具有如下功能：拍摄静态图像的功能；拍摄动态图像的功能；将所拍摄的图像储存在存储介质(外部存储介质或内置于照相机的存储介质)中的功能；将所拍摄的图像显示在显示部上的功能；等。
下面，详细地说明图71A至图71G所示的电子设备。
图71A是示出电视装置9100的立体图。电视装置9100可以包括例如是50英寸以上或100英寸以上的大型的显示部9001。
图71B是便携式信息终端9101的立体图。便携式信息终端9101例如被用作电话机、电子笔记本和信息阅读装置中的一种或多种。具体而言，可以将便携式信息终端9101用作智能手机。另外，便携式信息终端9101可以包括扬声器9003、连接端子9006、传感器9007等。便携式信息终端9101可以将文字及图像信息显示在其多个面上。例如，可以将三个操作按钮9050(还称为操作图标或只称为图标)显示在显示部9001的一个面上。另外，可以将由虚线矩形表示的信息9051显示在显示部9001的另一个面上。作为信息9051的例子，有提示收到来自电子邮件、SNS(social networking services：社交网络服务)或电话等的信息的显示；电子邮件或SNS的标题及发送者；日期；时间；电量；以及天线接收强度。或者，也可以显示操作按钮9050等代替信息9051。
图71C是便携式信息终端9102的立体图。便携式信息终端9102具有将信息显示在显示部9001的三个以上的面上的功能。在此，信息9052、信息9053、信息9054分别显示于不同的面上。例如，便携式信息终端9102的使用者能够在将便携式信息终端9102放在上衣口袋里的状态下确认其显示(这里是信息9053)。具体而言，将打来电话的人的电话号码或姓名等显示在能够从便携式信息终端9102的上方观看这些信息的位置。使用者可以确认到该显示而无需从口袋里拿出便携式信息终端9102，由此能够判断是否接电话。
图71D是手表型便携式信息终端9200的立体图。便携式信息终端9200可以执行移动电话、电子邮件、文章的阅读及编辑、音乐播放、网络通信、电脑游戏等各种应用程序。显示部9001的显示面被弯曲，能够在所弯曲的显示面上进行显示。便携式信息终端9200可以作为通信标准采用近距离无线通信。例如，通过与可进行无线通信的耳麦相互通信，可以进行免提通话。此外，便携式信息终端9200包括连接端子9006，可以通过连接器直接与其他信息终端进行数据的交换。另外，也可以通过连接端子9006进行充电。此外，充电工作也可以利用无线供电进行，而不使用连接端子9006。
图71E、图71F和图71G分别是能够折叠的便携式信息终端9201的展开状态、从展开状态变为折叠状态或从折叠状态变为展开状态、以及折叠状态的立体图。便携式信息终端9201在折叠状态下可携带性好，在便携式信息终端9201处于展开状态时，无缝拼接的大显示区域的一览性高。便携式信息终端9201所包括的显示部9001由铰链9055所连接的三个框体9000来支撑。通过铰链9055使两个框体9000之间弯折，可以从便携式信息终端9201的展开状态可逆性地变为折叠状态。例如，可以以1mm以上且150mm以下的曲率半径使便携式信息终端9201弯曲。
接着，图72A和图72B示出与图70A至图70E、图71A至图71G所示的电子设备不同的电子设备的例子。图72A和图72B是包括多个显示面板的显示装置的立体图。在图72A的立体图中多个显示面板被卷绕，在图72B的立体图中多个显示面板被展开。
图72A和图72B所示的显示装置9500包括多个显示面板9501、轴部9511、轴承部9512。多个显示面板9501都包括显示区域9502、透光区域9503。
多个显示面板9501具有柔性。以其一部分互相重叠的方式设置相邻的两个显示面板9501。例如，可以重叠相邻的两个显示面板9501的各透光区域9503。通过使用多个显示面板9501，可以实现屏幕大的显示装置。因为根据使用情况可以卷绕显示面板9501，所以可以实现通用性高的显示装置。
虽然在图72A和图72B中相邻的显示面板9501的显示区域9502彼此分开，但是不局限于该结构，例如，也可以通过没有间隙地重叠相邻的显示面板9501的显示区域9502，来实现连续的显示区域9502。
本实施方式所示的电子设备具有包括用来显示某些信息的显示部的特征。注意，本发明的一个方式的半导体装置也可以用于不包括显示部的电子设备。
本实施方式可以将其至少一部分与本说明书所记载的其他实施方式适当的组合。
符号说明
100：半导体装置、102：衬底、104：导电膜、106：绝缘膜、108：氧化物半导体膜、108a：氧化物半导体膜、108b：氧化物半导体膜、108c：氧化物半导体膜、112a：导电膜、112b：导电膜、112c：导电膜、114：绝缘膜、116：绝缘膜、118：绝缘膜、119：绝缘膜、120：氧化物半导体膜、122a：导电膜、122b：导电膜、122c：导电膜、124：绝缘膜、126：绝缘膜、128：氧化物半导体膜、130：导电膜、134：绝缘膜、136：绝缘膜、138：导电膜、140：绝缘膜、142：EL层、144：导电膜、150：发光层、151：空穴注入层、152：空穴传输层、153：电子传输层、154：电子注入层、160：发光元件、181：开口、182：开口、183：开口、184：开口、186：开口、200：半导体装置、208：氧化物半导体膜、210a：绝缘膜、210b：绝缘膜、212a：导电膜、212b：导电膜、214：绝缘膜、216：绝缘膜、218a：导电膜、218b：导电膜、282a：开口、282b：开口、300：半导体装置、302：衬底、306：绝缘膜、308：氧化物半导体膜、308d：漏区域、308i：沟道区域、308s：源区域、310：绝缘膜、312a：导电膜、312b：导电膜、314：绝缘膜、316：绝缘膜、318：绝缘膜、320：导电膜、322a：导电膜、322b：导电膜、324：绝缘膜、326：绝缘膜、328：氧化物半导体膜、328a：氧化物半导体膜、328b：氧化物半导体膜、328c：氧化物半导体膜、330：导电膜、334：绝缘膜、336：绝缘膜、338：导电膜、340：绝缘膜、341a：开口、341b：开口、342：EL层、344：导电膜、360：发光元件、382：开口、383：开口、384：开口、386：开口、400：半导体装置、408：氧化物半导体膜、408d：漏区域、408i：沟道区域、408s：源区域、410b：绝缘膜、412b：导电膜、414：绝缘膜、416：绝缘膜、418a：导电膜、418b：导电膜、482a：开口、482b：开口、512：像素部、513：保护电路、514：像素电路、516：栅极线驱动电路、517：端子部、518：信号线驱动电路、664：电极、665：电极、667：电极、683：液滴喷射装置、684：液滴、685：层、700：显示装置、701：衬底、702：像素部、704：源极驱动电路部、705：衬底、706：栅极驱动电路部、708：FPC端子部、710：信号线、712：密封剂、716：FPC、732：密封膜、734：绝缘膜、736：着色膜、738：遮光膜、778：结构体、791：触摸屏、792：绝缘膜、793：电极、794：电极、795：绝缘膜、796：电极、797：绝缘膜、1400：液滴喷射装置、1402：衬底、1403：液滴喷射单元、1404：成像单元、1405：头部、1406：空间、1407：控制单元、1408：存储媒体、1409：图像处理单元、1410：计算机、1411：标记、1412：头部、1413：材料供应源、1414：材料供应源、7000：显示模块、7001：上盖、7002：下盖、7003：FPC、7004：触摸屏、7005：FPC、7006：显示面板、7007：背光源、7008：光源、7009：框架、7010：印刷电路板、7011：电池、8000：拍摄装置、8001：框体、8002：显示部、8003：操作按钮、8004：快门按钮、8006：透镜、8100：取景器、8101：框体、8102：显示部、8103：按钮、8200：头戴显示器、8201：安装部、8202：透镜、8203：主体、8204：显示部、8205：电缆、8206：电池、8300：头戴显示器、8301：框体、8302：显示部、8304：固定工具、8305：透镜、9000：框体、9001：显示部、9003：扬声器、9005：操作键、9006：连接端子、9007：传感器、9008：麦克风、9050：操作按钮、9051：信息、9052：信息、9053：信息、9054：信息、9055：铰链、9100：电视装置、9101：便携式信息终端、9102：便携式信息终端、9200：便携式信息终端、9201：便携式信息终端、9500：显示装置、9501：显示面板、9502：显示区域、9503：区域、9511：轴部、9512：轴承部
本申请基于2015年12月28日提交到日本专利局的日本专利申请No.2015-256694及2015年12月28日提交到日本专利局的日本专利申请No.2015-256849，通过引用将其完整内容并入在此。

Claims (9)

1.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
并且，所述第一半导体膜与所述第二半导体膜彼此至少部分重叠。
2.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述第四栅电极，
所述电容器的第二电极电连接到所述发光元件的第一电极，
并且，所述第一半导体膜与所述第二半导体膜彼此至少部分重叠。
3.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述第四栅电极，
所述电容器的第二电极电连接到所述发光元件的第一电极，
所述第一半导体膜与所述第二半导体膜彼此至少部分重叠，
所述第一半导体膜包括第一沟道形成区域，
所述第二半导体膜包括第二沟道形成区域，
并且，所述第一沟道形成区域与所述第二沟道形成区域彼此不重叠。
4.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述第四栅电极，
所述电容器的第二电极电连接到所述发光元件的第一电极，
所述第一半导体膜与所述第二半导体膜彼此至少部分重叠，
所述第一源电极和所述第一漏电极中的一个通过开口与所述第一半导体膜接触，所述开口设置在形成于所述第一半导体膜上的第一绝缘膜中，
并且，所述第二半导体膜具有与所述开口重叠的区域。
5.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述第四栅电极，
所述电容器的第二电极电连接到所述发光元件的第一电极，
所述第一半导体膜与所述第二半导体膜彼此至少部分重叠，
所述第一半导体膜包括第一沟道形成区域，
所述第二半导体膜包括第二沟道形成区域，
所述第一沟道形成区域与所述第二沟道形成区域彼此不重叠，
所述第一源电极和所述第一漏电极中的一个通过开口与所述第一半导体膜接触，所述开口设置在形成于所述第一半导体膜上的第一绝缘膜中，
并且，所述第二半导体膜具有与所述开口重叠的区域。
6.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述电容器的第二电极、所述发光元件的第一电极以及所述第四栅电极，
并且，所述第一半导体膜与所述第二半导体膜彼此至少部分重叠。
7.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述电容器的第二电极、所述发光元件的第一电极以及所述第四栅电极，
所述第一半导体膜与所述第二半导体膜彼此至少部分重叠，
所述第一半导体膜包括第一沟道形成区域，
所述第二半导体膜包括第二沟道形成区域，
并且，所述第一沟道形成区域与所述第二沟道形成区域彼此不重叠。
8.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述电容器的第二电极、所述发光元件的第一电极以及所述第四栅电极，
所述第一半导体膜与所述第二半导体膜彼此至少部分重叠，
所述第一源电极和所述第一漏电极中的一个通过开口与所述第一半导体膜接触，所述开口设置在形成于所述第一半导体膜上的第一绝缘膜中，
并且，所述第二半导体膜具有与所述开口重叠的区域。
9.一种半导体装置，包括像素，所述像素包括：
第一晶体管；
第二晶体管；
电容器；以及
发光元件，
其中，所述第一晶体管包括：第一半导体膜、第一栅电极、第二栅电极、第一源电极以及第一漏电极，
所述第二晶体管包括：第二半导体膜、第三栅电极、第四栅电极、第二源电极以及第二漏电极，
所述第一源电极和所述第一漏电极中的一个电连接到所述电容器的第一电极和所述第三栅电极，
所述第一栅电极电连接到所述第二栅电极，
所述第二源电极和所述第二漏电极中的一个电连接到所述电容器的第二电极、所述发光元件的第一电极以及所述第四栅电极，
所述第一半导体膜与所述第二半导体膜彼此至少部分重叠，
所述第一半导体膜包括第一沟道形成区域，
所述第二半导体膜包括第二沟道形成区域，
所述第一沟道形成区域与所述第二沟道形成区域彼此不重叠，
所述第一源电极和所述第一漏电极中的一个通过开口与所述第一半导体膜接触，所述开口设置在形成于所述第一半导体膜上的第一绝缘膜中，
并且，所述第二半导体膜具有与所述开口重叠的区域。
CN202110634377.2A 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置 Pending CN113327948A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015-256849 2015-12-28
JP2015256849 2015-12-28
JP2015256694 2015-12-28
JP2015-256694 2015-12-28
CN201680076957.1A CN108475699B (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680076957.1A Division CN108475699B (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置

Publications (1)

Publication Number Publication Date
CN113327948A true CN113327948A (zh) 2021-08-31

Family

ID=59086779

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201680076957.1A Active CN108475699B (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置
CN202111285522.7A Pending CN114361180A (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置
CN202110634377.2A Pending CN113327948A (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN201680076957.1A Active CN108475699B (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置
CN202111285522.7A Pending CN114361180A (zh) 2015-12-28 2016-12-20 半导体装置、包括该半导体装置的显示装置

Country Status (6)

Country Link
US (2) US9911757B2 (zh)
JP (4) JP6899216B2 (zh)
KR (2) KR102595042B1 (zh)
CN (3) CN108475699B (zh)
TW (2) TWI718224B (zh)
WO (1) WO2017115214A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
WO2017079470A1 (en) * 2015-11-03 2017-05-11 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
CN108475699B (zh) * 2015-12-28 2021-11-16 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
JP6921575B2 (ja) 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
US10043858B2 (en) 2016-04-27 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
CN107221537B (zh) * 2017-06-30 2019-12-17 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板制作方法
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
TW201911965A (zh) * 2017-08-04 2019-03-16 日商日東電工股份有限公司 加熱器
CN108344735A (zh) * 2018-05-15 2018-07-31 中国农业科学院农业质量标准与检测技术研究所 一种直接进样测汞仪及其使用方法
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
US10971527B2 (en) * 2018-09-11 2021-04-06 Sharp Kabushiki Kaisha Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
JP7202118B2 (ja) * 2018-09-26 2023-01-11 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
US10985201B2 (en) * 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
US11011669B2 (en) * 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
US10847083B1 (en) * 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
WO2022219449A1 (ja) * 2021-04-16 2022-10-20 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
TWI819745B (zh) * 2022-08-11 2023-10-21 友達光電股份有限公司 近眼顯示裝置及其製造方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2402106C2 (ru) 2004-11-10 2010-10-20 Кэнон Кабусики Кайся Аморфный оксид и полевой транзистор с его использованием
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR20070085879A (ko) 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US9397308B2 (en) 2006-12-04 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4275720B2 (ja) * 2008-03-20 2009-06-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011176152A (ja) * 2010-02-25 2011-09-08 Dainippon Printing Co Ltd 薄膜回路構造及びその製造方法並びに有機ｅｌ装置
JP2011176185A (ja) * 2010-02-25 2011-09-08 Kyocera Corp 多層配線基板の製造方法
CN102870220B (zh) * 2010-04-30 2014-05-07 夏普株式会社 电路基板和显示装置
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101952733B1 (ko) 2010-11-05 2019-02-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8928010B2 (en) * 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5933897B2 (ja) 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9564478B2 (en) * 2013-08-26 2017-02-07 Apple Inc. Liquid crystal displays with oxide-based thin-film transistors
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6518890B2 (ja) * 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN106537485B (zh) 2014-07-25 2019-07-16 株式会社半导体能源研究所 显示装置及电子设备
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN108475699B (zh) * 2015-12-28 2021-11-16 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置

Also Published As

Publication number Publication date
JP2020174181A (ja) 2020-10-22
CN108475699B (zh) 2021-11-16
CN108475699A (zh) 2018-08-31
JP2017120908A (ja) 2017-07-06
TW202131522A (zh) 2021-08-16
JP2021170643A (ja) 2021-10-28
KR20180099764A (ko) 2018-09-05
CN114361180A (zh) 2022-04-15
TWI773105B (zh) 2022-08-01
TW202315137A (zh) 2023-04-01
US10283532B2 (en) 2019-05-07
US20170186778A1 (en) 2017-06-29
KR102595042B1 (ko) 2023-10-26
US9911757B2 (en) 2018-03-06
US20180197888A1 (en) 2018-07-12
JP6775096B2 (ja) 2020-10-28
TW201735183A (zh) 2017-10-01
KR20230152792A (ko) 2023-11-03
JP6899216B2 (ja) 2021-07-07
TWI718224B (zh) 2021-02-11
JP2023078139A (ja) 2023-06-06
WO2017115214A1 (en) 2017-07-06

Similar Documents

Publication Publication Date Title
CN108475699B (zh) 半导体装置、包括该半导体装置的显示装置
US11587982B2 (en) Light-emitting device including a plurality of transistors below a plurality of optical elements
US10340470B2 (en) Light-emitting element, display device, electronic device, and lighting apparatus
CN106486607B (zh) 发光元件、发光装置、电子设备以及照明装置
KR101741490B1 (ko) 발광 소자, 발광 장치, 조명 장치 및 전자 기기
US20180151814A1 (en) Light-Emitting Element, Light-Emitting Device, Electronic Device, Display Device, and Lighting Device
WO2018100476A1 (en) Light-emitting element, light-emitting device, electronic device, and lighting device
US20220187871A1 (en) Display apparatus and operation method thereof
WO2020161575A1 (en) Light-emitting device, light-emitting apparatus, electronic device, display device, and lighting device
US20230282772A1 (en) Light-emitting device
JP2018037510A (ja) 半導体装置、該半導体装置を有する表示装置
US20230171985A1 (en) Organic semiconductor element, organic el element, and photodiode
KR20240004556A (ko) 발광 장치 및 전자 기기
KR20230142580A (ko) 발광 장치 및 전자 기기
CN117956818A (zh) 发光器件、显示装置及电子设备
CN111344878A (zh) 有机发光二极管和电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination