JP6775096B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6775096B2
JP6775096B2 JP2020101347A JP2020101347A JP6775096B2 JP 6775096 B2 JP6775096 B2 JP 6775096B2 JP 2020101347 A JP2020101347 A JP 2020101347A JP 2020101347 A JP2020101347 A JP 2020101347A JP 6775096 B2 JP6775096 B2 JP 6775096B2
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
insulating film
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020101347A
Other languages
English (en)
Other versions
JP2020174181A (ja
Inventor
三宅　博之
博之 三宅
岡崎　健一
健一 岡崎
泰靖 保坂
泰靖 保坂
行徳 島
行徳 島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2020174181A publication Critical patent/JP2020174181A/ja
Application granted granted Critical
Publication of JP6775096B2 publication Critical patent/JP6775096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight

Description

本発明の一態様は、酸化物半導体膜を有する半導体装置及び該半導体装置を有する表示
装置に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様の技術分野は、物、方法、または、製造方法に関する。または、本発明は、プロ
セス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に
関する。特に、本発明の一態様は、半導体装置、表示装置、発光装置、蓄電装置、記憶装
置、それらの駆動方法、またはそれらの製造方法に関する。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、電
気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含む）、及び電子機器は、
半導体装置を有している場合がある。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタ（電界効果トラ
ンジスタ（ＦＥＴ）、または薄膜トランジスタ（ＴＦＴ）ともいう）を構成する技術が注
目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような
電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコ
ンを代表とする半導体材料が広く知られているが、その他の材料として酸化物半導体が注
目されている。
例えば、特許文献１では、酸化物半導体膜を用いる第１のトランジスタと、酸化物半導
体膜を用いる第２のトランジスタとを積層させることで、メモリセルを複数重畳して設け
ることにより、セル面積を縮小させる技術が開示されている。
また、特許文献２では、２次元配置された複数の画素を有する画素部と、複数の画素を
表示駆動する駆動回路部とを備え、駆動回路部を含む第１層と、画素部を含む第２層とが
積層されることにより、画素部の周辺領域における駆動回路部の配置スペースを削減する
技術が開示されている。
特開２０１３−１３８１９１号公報 特開２０１５−１９４５７７号公報
特許文献１、２に示すように、複数のトランジスタを積層することで、トランジスタの
配置面積を縮小させることができる。一方で複数のトランジスタを積層することで、マス
ク枚数または工程数が増加してしまうといった問題があった。
上記問題に鑑み、本発明の一態様は、複数のトランジスタを積層する半導体装置におい
て、マスク枚数または工程数の増加が少ない半導体装置を提供することを課題の１つとす
る。または、本発明の一態様は、酸化物半導体膜を有する複数のトランジスタを積層する
半導体装置において、マスク枚数または工程数の増加が少ない半導体装置を提供すること
を課題の１つとする。または、本発明の一態様は、新規な半導体装置を提供することを課
題の１つとする。
なお、上記の課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一
態様は、必ずしも、これらの課題の全てを解決する必要はない。上記以外の課題は、明細
書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽
出することが可能である。
本発明の一態様は、第１のトランジスタと、第２のトランジスタと、を有する半導体装
置であって、第１のトランジスタは、第１のゲート電極と、第１のゲート電極上の第１の
絶縁膜と、第１の絶縁膜上の第１の酸化物半導体膜と、第１の酸化物半導体膜上の第１の
ソース電極と、第１の酸化物半導体膜上の第１のドレイン電極と、第１の酸化物半導体膜
、第１のソース電極、及び第１のドレイン電極上の第２の絶縁膜と、第２の絶縁膜上の第
２のゲート電極と、を有し、第２のトランジスタは、第１のドレイン電極と、第１のドレ
イン電極上の第２の絶縁膜と、第２の絶縁膜上の第２の酸化物半導体膜と、第２の酸化物
半導体膜上の第２のソース電極と、第２の酸化物半導体膜上の第２のドレイン電極と、第
２の酸化物半導体膜、第２のソース電極、及び第２のドレイン電極上の第３の絶縁膜と、
第３の絶縁膜上の第３のゲート電極と、を有し、第１の酸化物半導体膜と、第２の酸化物
半導体膜とは、互いに重なる領域を有する半導体装置である。
また、本発明の他の一態様は、第１のトランジスタと、第２のトランジスタと、を有す
る半導体装置であって、第１のトランジスタは、第１のゲート電極と、第１のゲート電極
上の第１の絶縁膜と、第１の絶縁膜上の第１の酸化物半導体膜と、第１の酸化物半導体膜
上の第１のソース電極と、第１の酸化物半導体膜上の第１のドレイン電極と、第１の酸化
物半導体膜、第１のソース電極、及び第１のドレイン電極上の第２の絶縁膜と、第２の絶
縁膜の上の第２のゲート電極と、を有し、第２のトランジスタは、第１の絶縁膜上の第３
のゲート電極と、第３のゲート電極上の第２の絶縁膜と、第２の絶縁膜上に形成され、チ
ャネル領域、ソース領域、及びドレイン領域を有する第２の酸化物半導体膜と、チャネル
領域と接する第３の絶縁膜と、第３の絶縁膜と接する第４のゲート電極と、ソース領域、
ドレイン領域、及び第４のゲート電極と接する第４の絶縁膜と、ソース領域に電気的に接
続される第２のソース電極と、ドレイン領域に電気的に接続される第２のドレイン電極と
、を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、互いに重なる領域を有
する半導体装置である。
また、上記態様において、第１のゲート電極及び第２のゲート電極は、第１の絶縁膜及
び第２の絶縁膜に設けられる開口部において接続され、且つ、第１の酸化物半導体膜の側
端部よりも外側に位置する領域を有すると好ましい。
また、上記態様において、第１の酸化物半導体膜及び第２の酸化物半導体膜のいずれか
一方または双方は、Ｉｎと、Ｚｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、を有す
ると好ましい。
また、上記態様において、Ｉｎ、Ｍ、及びＺｎの原子数の比は、Ｉｎ：Ｍ：Ｚｎ＝４：
２：３近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以
上４以下であると好ましい。
また、上記態様において、第１の酸化物半導体膜及び第２の酸化物半導体膜のいずれか
一方または双方は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
また、本発明の他の一態様は、第１のトランジスタと、第２のトランジスタとを有する
半導体装置であって、第１のトランジスタは、第１の酸化物半導体膜と、第１の酸化物半
導体膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領
域を有する、第１の導電膜と、第１の酸化物半導体膜上、及び第１の導電膜上の第２の絶
縁膜と、第１の酸化物半導体膜上の第２の導電膜と、第１の酸化物半導体膜上の第３の導
電膜と、第１の酸化物半導体膜上、第２の導電膜上、及び第３の導電膜上の第３の絶縁膜
と、を有し、第１の酸化物半導体膜は、第１の絶縁膜と接するチャネル領域と、第２の絶
縁膜と接するソース領域と、第２の絶縁膜と接するドレイン領域と、を有し、第２のトラ
ンジスタは、第３の導電膜と、第３の導電膜上の第３の絶縁膜と、第３の絶縁膜上の第２
の酸化物半導体膜と、第２の酸化物半導体膜上の第４の導電膜と、第２の酸化物半導体膜
上の第５の導電膜と、を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、互
いに重なる領域を有する半導体装置である。
また、本発明の他の一態様は、第１のトランジスタと、第２のトランジスタとを有する
半導体装置であって、第１のトランジスタは、第１の酸化物半導体膜と、第１の酸化物半
導体膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領
域を有する、第１の導電膜と、第１の酸化物半導体膜上、及び第１の導電膜上の第２の絶
縁膜と、第１の酸化物半導体膜上の第２の導電膜と、第１の酸化物半導体膜上の第３の導
電膜と、第１の酸化物半導体膜上、第２の導電膜上、及び第３の導電膜上の第３の絶縁膜
と、を有し、第１の酸化物半導体膜は、第１の絶縁膜と接するチャネル領域と、第２の絶
縁膜と接するソース領域と、第２の絶縁膜と接するドレイン領域と、を有し、第２のトラ
ンジスタは、第３の導電膜と、第３の導電膜上の第３の絶縁膜と、第３の絶縁膜上の第２
の酸化物半導体膜と、第２の酸化物半導体膜上の第４の導電膜と、第２の酸化物半導体膜
上の第５の導電膜と、第２の酸化物半導体膜上、第４の導電膜上、第５の導電膜上の第４
の絶縁膜と、第４の絶縁膜を間に挟んで第２の酸化物半導体膜と重なる領域を有する、第
６の導電膜と、を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、互いに重
なる領域を有する半導体装置である。
また、本発明の他の一態様は、第１のトランジスタと、第２のトランジスタとを有する
半導体装置であって、第１のトランジスタは、第１の酸化物半導体膜と、第１の酸化物半
導体膜上の第１の絶縁膜と、第１の絶縁膜を間に挟んで第１の酸化物半導体膜と重なる領
域を有する、第１の導電膜と、第１の酸化物半導体膜上、及び第１の導電膜上の第２の絶
縁膜と、第１の酸化物半導体膜上の第２の導電膜と、第１の酸化物半導体膜上の第３の導
電膜と、第１の酸化物半導体膜上、第２の導電膜上、及び第３の導電膜上の第３の絶縁膜
と、を有し、第１の酸化物半導体膜は、第１の絶縁膜と接するチャネル領域と、第２の絶
縁膜と接するソース領域と、第２の絶縁膜と接するドレイン領域と、を有し、第２のトラ
ンジスタは、第３の導電膜と、第３の導電膜上の第３の絶縁膜と、第３の絶縁膜上の第２
の酸化物半導体膜と、第２の酸化物半導体膜上の第４の導電膜と、第２の酸化物半導体膜
上の第５の導電膜と、第２の酸化物半導体膜上の第４の絶縁膜と、第４の絶縁膜を間に挟
んで第２の酸化物半導体膜と重なる領域を有する、第６の導電膜と、第２の酸化物半導体
膜上、及び第６の導電膜上の第５の絶縁膜と、を有し、第２の酸化物半導体膜は、第４の
絶縁膜と接するチャネル領域と、第５の絶縁膜と接するソース領域と、第５の絶縁膜と接
するドレイン領域と、を有し、第１の酸化物半導体膜と、第２の酸化物半導体膜とは、互
いに重なる領域を有する半導体装置である。
上記各構成において、第１の酸化物半導体膜及び第２の酸化物半導体膜のいずれか一方
または双方は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有すると
好ましい。
また、上記各構成において、Ｉｎ、Ｍ、及びＺｎの原子数の比は、Ｉｎ：Ｍ：Ｚｎ＝４
：２：３近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２
以上４以下であると好ましい。
また、上記各構成において、第１の酸化物半導体膜及び第２の酸化物半導体膜のいずれ
か一方または双方は、結晶部を有し、結晶部は、ｃ軸配向性を有すると好ましい。
また、本発明の他の一態様は、上記態様のいずれか一つに記載の半導体装置と、発光素
子と、を有する表示装置である。また、当該発光素子は、有機化合物を有し、有機化合物
は、高分子化合物を有すると好ましい。
また、本発明の他の一態様は、上記表示装置とタッチセンサとを有する表示モジュール
である。また、本発明の他の一態様は、上記各態様にいずれか一つに記載の半導体装置、
上記表示装置、または上記表示モジュールと、操作キーまたはバッテリとを有する電子機
器である。
本発明の一態様により、複数のトランジスタを積層する半導体装置において、マスク枚
数または工程数の増加が少ない半導体装置を提供することができる。または、本発明の一
態様により、酸化物半導体膜を有する複数のトランジスタを積層する半導体装置において
、マスク枚数または工程数の増加が少ない半導体装置を提供することができる。または、
本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果
は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図
面、請求項などの記載から、これら以外の効果を抽出することが可能である。
半導体装置の上面及び断面を説明する図。 半導体装置の回路を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 エネルギーバンドを説明する図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の上面及び断面を説明する図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の上面及び断面を説明する図。 半導体装置の回路を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 半導体装置の断面を説明する図。 エネルギーバンドを説明する図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の上面及び断面を説明する図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 半導体装置の作製方法を説明する上面図及び断面図。 発光素子の断面模式図。 ＥＬ層の作製方法を説明する断面模式図。 液滴吐出装置を説明する概念図。 酸化物半導体の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。 ＣＡＡＣ−ＯＳ及び単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像及びその画像解析像。 ｎｃ−ＯＳの電子回折パターンを示す図、及びｎｃ−ＯＳの断面ＴＥＭ像。 ａ−ｌｉｋｅ ＯＳの断面ＴＥＭ像。 Ｉｎ−Ｇａ−Ｚｎ酸化物の電子照射による結晶部の変化を示す図。 表示装置の一態様を示す上面図。 表示装置の一態様を示す断面図。 表示装置の一態様を示す断面図。 表示装置を説明するブロック図。 表示モジュールを説明する図。 電子機器を説明する図。 電子機器を説明する図。 表示装置を説明する斜視図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形
態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明
は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている
場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を
模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の
混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位
置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関
係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明し
た語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すこ
とができるものである。なお、本明細書等において、チャネル領域とは、電流が主として
流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとす
る。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するも
の」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するも
の」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない
。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジス
タなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有
する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角
度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。ま
た、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態を
いう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ
替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変
更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」
という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ
状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態と
は、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖ
ｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソ
ースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル
型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔ
ｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオ
フ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在
することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態
、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られ
るＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイ
ン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１
３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇ
ｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トラ
ンジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて
、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下で
あるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合があ
る。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するた
め、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅
Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あ
たりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次
元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流
は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ
電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保
証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例
えば、５℃乃至３５℃のいずれか一の温度）におけるオフ電流、を表す場合がある。トラ
ンジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、
当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トラン
ジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃のいずれか一
の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを
指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある
。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、
１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、また
は２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導
体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置
等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ
電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、
２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含ま
れる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導
体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶ
ｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電
流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。ま
た、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに
、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネ
ルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値
電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロッ
トした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と
、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ
）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チ
ャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］とな
るゲート電圧（Ｖｇ）を指す場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「
絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。また
は、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある
。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が
十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「
導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書
等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本
明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外をい
う。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることによ
り、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャ
リア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が
酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族
元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特
に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、
窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損
を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させ
る不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、
第１５族元素などがある。
（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図１乃至図１７を参照して説明する。
＜１−１．半導体装置の構成例１＞
図１（Ａ）は、本発明の一態様の半導体装置１００の上面図であり、図１（Ｂ）は、図
１（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当する。なお、図１（
Ｂ）は、トランジスタＴｒ１のチャネル長（Ｌ）方向の断面、及びトランジスタＴｒ２の
チャネル長（Ｌ）方向の断面を含む。
また、図１（Ａ）において、煩雑になることを避けるため、半導体装置１００の構成要
素の一部（ゲート絶縁膜として機能する絶縁膜等）、及び構成要素の符号の一部を省略し
て図示している。なお、半導体装置の上面図においては、以降の図面においても図１（Ａ
）と同様に、構成要素の一部及び構成要素の符号の一部を省略して図示する場合がある。
図１（Ａ）（Ｂ）に示す半導体装置１００は、トランジスタＴｒ１と、トランジスタＴ
ｒ１と少なくとも一部が互いに重なるトランジスタＴｒ２と、を有する。なお、トランジ
スタＴｒ１及びトランジスタＴｒ２は、双方ともボトムゲート構造のトランジスタである
。
トランジスタＴｒ１と、トランジスタＴｒ２とを少なくとも一部が互いに重なる領域を
設けることで、トランジスタの配置面積を縮小させることができる。
トランジスタＴｒ１は、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４
上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１０８
上の導電膜１１２ａと、酸化物半導体膜１０８上の導電膜１１２ｂと、酸化物半導体膜１
０８、導電膜１１２ａ、及び導電膜１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶縁
膜１１６と、絶縁膜１１６上の導電膜１２２ｃと、を有する。
また、トランジスタＴｒ２は、導電膜１１２ｂと、導電膜１１２ｂ上の絶縁膜１１４と
、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の酸化物半導体膜１２８と、酸化物
半導体膜１２８上の導電膜１２２ａと、酸化物半導体膜１２８上の導電膜１２２ｂと、酸
化物半導体膜１２８、導電膜１２２ａ、及び導電膜１２２ｂ上の絶縁膜１２４と、絶縁膜
１２４上の絶縁膜１２６と、絶縁膜１２６上の導電膜１３０と、を有する。なお、導電膜
１３０は、絶縁膜１２４、１２６に設けられた開口部１８２を介して導電膜１２２ａと接
続される。
なお、図１（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８と、酸化物半導体膜１２
８とは、互いに重なる領域を有する。なお、図１（Ａ）（Ｂ）に示すようにトランジスタ
Ｔｒ１の酸化物半導体膜１０８に形成されるチャネル領域と、トランジスタＴｒ２の酸化
物半導体膜１２８に形成されるチャネル領域とは、互いに重ならない方が好適である。
トランジスタＴｒ１のチャネル領域と、トランジスタＴｒ２のチャネル領域とが互いに
重なる場合、いずれか一方のトランジスタが動作しているときに他方に影響を与える場合
がある。この影響を回避するために、トランジスタＴｒ１とトランジスタＴｒ２との間の
間隔を大きくする構成、またはトランジスタＴｒ１とトランジスタＴｒ２との間に導電膜
を設ける構成などが挙げられる。しかしながら、前者の構成の場合、半導体装置が厚くな
るため、例えば、半導体装置１００をフレキシブル基板等に形成する場合、曲げ性等が問
題になる場合がある。また、後者の構成の場合、導電膜を形成する工程の増加、及び前者
の構成の場合と同様に半導体装置が厚くなるため問題になる場合がある。
一方で本発明の一態様の半導体装置１００においては、トランジスタＴｒ１と、トラン
ジスタＴｒ２とを重ねて配置し、且つ各トランジスタのチャネル領域を重ねずに設ける。
また、チャネル領域が形成される酸化物半導体膜の一部を重ねて配置することで、トラン
ジスタの配置面積を好適に縮小させることができる。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８は、それぞれ、Ｉｎと、Ｍ（Ｍ
はＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。例えば、酸化物半導体膜１０８
及び酸化物半導体膜１２８としては、それぞれ、Ｉｎの原子数比がＭの原子数比より多い
領域を有すると好ましい。ただし、本発明の一態様の半導体装置は、これに限定されず、
Ｉｎの原子数比がＭの原子数比よりも少ない領域を有する構成、あるいはＩｎの原子数比
がＭの原子数比と同じ領域を有する構成としてもよい。
また、酸化物半導体膜１０８と、酸化物半導体膜１２８とは、組成が同じ、または組成
が概略同じであると好ましい。酸化物半導体膜１０８と、酸化物半導体膜１２８との組成
を同じにすることで、製造コストを低減することが可能となる。ただし、本発明の一態様
の半導体装置は、これに限定されず、酸化物半導体膜１０８と、酸化物半導体膜１２８と
の組成を異ならせてもよい。
酸化物半導体膜１０８及び酸化物半導体膜１２８が、Ｉｎの原子数比がＭの原子数比よ
り多い領域を有することで、トランジスタＴｒ１及びトランジスタＴｒ２の電界効果移動
度を高くすることができる。具体的には、トランジスタＴｒ１及びトランジスタＴｒ２の
いずれか一方または双方の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましく
はトランジスタＴｒ１及びトランジスタＴｒ２のいずれか一方または双方の電界効果移動
度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、表示装置が有するゲート信号を
生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提
供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有
する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシ
フトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接
続される配線数が少ない表示装置を提供することができる。また、上記の電界効果移動度
が高いトランジスタを、表示装置が有する画素回路の選択トランジスタ及び駆動トランジ
スタのいずれか一方または双方に用いることで、表示品位が高い表示装置を提供すること
ができる。
また、図１（Ａ）（Ｂ）に示す半導体装置１００は、表示装置の画素回路に好適に用い
ることができ、図１（Ａ）（Ｂ）に示すような配置とすることで、表示装置の画素密度を
高めることが可能となる。例えば、表示装置の画素密度が１０００ｐｐｉ（ｐｉｘｅｌ
ｐｅｒ ｉｎｃｈ）を超える、または表示装置の画素密度が２０００ｐｐｉを超える場合
においても、図１（Ａ）（Ｂ）に示すような配置とすることで、画素の開口率を高めるこ
とができる。なお、ｐｐｉは、１インチあたりの画素数を表す単位である。
＜１−２．表示装置の画素回路＞
ここで、図１（Ａ）（Ｂ）に示す半導体装置１００を表示装置の画素回路に適用する場
合の一例について、図２を用いて説明する。
図２は、半導体装置１００を表示装置が有する画素回路に適用した場合の一例を示す回
路図である。
図２に示す半導体装置１００は、トランジスタＴｒ１と、トランジスタＴｒ２と、容量
素子Ｃｓ１と、発光素子１６０と、を有する。なお、図２においては、半導体装置１００
が列方向に２つ隣接する構成を例示している。半導体装置１００が画素（または副画素と
もいう）の一つとして機能する。また、容量素子Ｃｓ１については、図１において図示し
ていないが、例えば、トランジスタＴｒ１が有する導電膜１１２ｂと、トランジスタＴｒ
２が有する導電膜１２２ｂとの間の寄生容量を用いて形成することができる。
また、図２に示す回路図においては、画素にデータ信号の書き込みを行うデータ線ＤＬ
＿Ｙ−１と、隣接する画素にデータ信号の書き込みを行うデータ線ＤＬ＿Ｙと、発光素子
に電位を供給するアノード線ＡＮＯＤＥ＿Ｘ−１と、隣接する発光素子に電位を供給する
アノード線ＡＮＯＤＥ＿Ｘと、画素に走査信号を供給する走査線ＧＬ＿Ｘと、が示されて
いる。
トランジスタＴｒ１のソース電極及びドレイン電極の一方は、データ線ＤＬ＿Ｙ−１に
電気的に接続される。さらに、トランジスタＴｒ１の第１のゲート電極及び第２のゲート
電極は、走査線ＧＬ＿Ｘに電気的に接続される。トランジスタＴｒ１は、オン状態または
オフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
容量素子Ｃｓ１の一対の電極の一方は、トランジスタＴｒ１のソース電極及びドレイン
電極の他方に電気的に接続される。また、容量素子Ｃｓ１の一対の電極の他方は、トラン
ジスタＴｒ２の第２のゲート電極（バックゲート電極ともいう）に電気的に接続される。
容量素子Ｃｓ１は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタＴｒ２のソース電極及びドレイン電極の一方は、アノード線ＡＮＯＤＥ＿
Ｘ−１に電気的に接続される。
発光素子１６０の一対の電極の一方は、トランジスタＴｒ２のソース電極及びドレイン
電極の他方と電気的に接続され、他方は、カソード線ＣＡＴＨＯＤＥに電気的に接続され
る。なお、発光素子１６０の一対の電極の一方には、容量素子Ｃｓ１の一対の電極の他方
が電気的に接続される。
以上の構成が図１（Ａ）（Ｂ）に示す半導体装置１００を表示装置の画素に適用する場
合の一例である。
＜１−３．半導体装置の構成＞
再び、図１（Ａ）（Ｂ）に示す半導体装置１００の説明を行う。図１（Ａ）（Ｂ）に示
す半導体装置１００を表示装置の画素に適用する場合、例えば、トランジスタのチャネル
長（Ｌ）及びチャネル幅（Ｗ）、あるいはトランジスタに接続する配線及び電極の線幅な
どを比較的大きくすることができる。例えば、トランジスタＴｒ１とトランジスタＴｒ２
とを同じ平面上に配置する場合と比較して、図１（Ａ）（Ｂ）に示すように、トランジス
タＴｒ１とトランジスタＴｒ２との少なくとも一部を重ねて配置することで、線幅などを
大きくすることができるため、加工寸法のばらつきを低減することが可能となる。
また、トランジスタＴｒ１と、トランジスタＴｒ２とで、導電膜及び絶縁膜のいずれか
一方または双方を共通して用いることができるため、マスク枚数または工程数を削減する
ことが可能である。
例えば、トランジスタＴｒ１において、導電膜１０４が第１のゲート電極として機能し
、導電膜１１２ａがソース電極として機能し、導電膜１１２ｂがドレイン電極として機能
し、導電膜１２２ｃが第２のゲート電極として機能する。また、トランジスタＴｒ１にお
いて、絶縁膜１０６が第１のゲート絶縁膜として機能し、絶縁膜１１４、１１６が第２の
ゲート絶縁膜として機能する。また、トランジスタＴｒ２において、導電膜１１２ｂが第
１のゲート電極として機能し、導電膜１２２ａがソース電極として機能し、導電膜１２２
ｂがドレイン電極として機能し、導電膜１３０が第２のゲート電極として機能する。また
、トランジスタＴｒ２において、絶縁膜１１４、１１６が第１のゲート絶縁膜として機能
し、絶縁膜１２４、１２６が第２のゲート絶縁膜として機能する。
なお、本明細書等において、絶縁膜１０６を第１の絶縁膜と、絶縁膜１１４、１１６を
第２の絶縁膜と、絶縁膜１２４、１２６を第３の絶縁膜と、それぞれ呼称する場合がある
。
また、導電膜１３０上には、絶縁膜１３４と、絶縁膜１３４上の絶縁膜１３６とが設け
られる。また、絶縁膜１３４、１３６には、導電膜１３０に達する開口部１８４が設けら
れる。また、絶縁膜１３６上には、導電膜１３８が設けられる。なお、導電膜１３８は、
開口部１８４を介して、導電膜１３０と接続される。
また、導電膜１３８上には、絶縁膜１４０と、ＥＬ層１４２と、導電膜１４４とが設け
られる。絶縁膜１４０は、導電膜１３８の側端部の一部を覆い、隣接する画素間での導電
膜１３８の短絡を防止する機能を有する。また、ＥＬ層１４２は、発光する機能を有する
。また、導電膜１３８と、ＥＬ層１４２と、導電膜１４４と、により発光素子１６０が構
成される。導電膜１３８は、発光素子１６０の一方の電極として機能し、導電膜１４４は
、発光素子１６０の他方の電極として機能する。
以上のように、本発明の一態様の半導体装置は、複数のトランジスタを積層構造とし、
トランジスタの設置面積を縮小させる。また、複数のトランジスタにおいて、絶縁膜及び
導電膜のいずれか一方または双方を共通して用いることで、マスク枚数または工程数を削
減することができる。
＜１−４．ゲート電極の構成＞
また、図１（Ａ）（Ｂ）に示すように、トランジスタＴｒ１及びトランジスタＴｒ２は
、それぞれ、ゲート電極を２つ有する構成である。
ここで、ゲート電極を２つ有する構成の効果について、図１（Ａ）（Ｂ）及び、図３を
用いて説明を行う。
なお、図３は、図１（Ａ）に示す一点鎖線Ｂ１−Ｂ２間における切断面の断面図に相当
する。また、図３は、トランジスタＴｒ１のチャネル幅（Ｗ）方向の断面を含む。
図３に示すように、第２のゲート電極として機能する導電膜１２２ｃは、開口部１８１
を介して第１のゲート電極として機能する導電膜１０４と電気的に接続される。よって、
導電膜１０４と導電膜１２２ｃには、同じ電位が与えられる。また、図３に示すように、
酸化物半導体膜１０８は、導電膜１０４、及び導電膜１２２ｃと対向するように位置し、
２つのゲート電極として機能する導電膜に挟まれている。導電膜１０４及び導電膜１２２
ｃのチャネル幅方向の長さは、それぞれ酸化物半導体膜１０８のチャネル幅方向の長さよ
りも長く、酸化物半導体膜１０８の全体は、絶縁膜１０６、１１４、１１６を介して導電
膜１０４と導電膜１２２ｃよって覆われている。
別言すると、導電膜１０４及び導電膜１２２ｃは、絶縁膜１０６、１１４、１１６に設
けられる開口部１８１において接続され、且つ酸化物半導体膜１０８の側端部よりも外側
に位置する領域を有する。
このような構成とすることで、トランジスタＴｒ１に含まれる酸化物半導体膜１０８を
、導電膜１０４及び導電膜１２２ｃの電界によって電気的に囲むことができる。トランジ
スタＴｒ１のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル
領域が形成される酸化物半導体膜を、電気的に囲むトランジスタのデバイス構造をＳｕｒ
ｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタＴｒ１は、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜１０４によってチャネルを誘起させるための電界を効果的に酸化物半導
体膜１０８に印加することができるため、トランジスタＴｒ１の電流駆動能力が向上し、
高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能である
ため、トランジスタＴｒ１を微細化することが可能となる。また、トランジスタＴｒ１は
、第１のゲート電極として機能する導電膜１０４及び第２のゲート電極として機能する導
電膜１２２ｃによって囲まれた構造を有するため、機械的強度を高めることができる。
なお、上記の説明においては、第１のゲート電極と、第２のゲート電極とを接続させる
構成について例示したがこれに限定されない。例えば、図１（Ｂ）に示すトランジスタＴ
ｒ２のように第２のゲート電極として機能する導電膜１３０をトランジスタＴｒ２のソー
ス電極またはドレイン電極として機能する導電膜１２２ａと電気的に接続させる構成とし
てもよい。
＜１−５．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板１０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板１０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板１０２として用いてもよい。なお、基板１０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板１０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置１００
を形成してもよい。または、基板１０２と半導体装置１００の間に剥離層を設けてもよい
。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板１０２より分離
し、他の基板に転載するのに用いることができる。その際、半導体装置１００は耐熱性の
劣る基板や可撓性の基板にも転載できる。
［導電膜］
導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２２ｂ、
導電膜１２２ｃ、導電膜１３０、導電膜１３８、及び導電膜１４４としては、クロム（Ｃ
ｒ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モ
リブデン（Ｍｏ）、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン
（Ｍｎ）、ニッケル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、ま
たは上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用
いてそれぞれ形成することができる。
また、導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２
２ｂ、導電膜１２２ｃ、導電膜１３０、導電膜１３８、及び導電膜１４４には、インジウ
ムと錫とを有する酸化物、タングステンとインジウムとを有する酸化物、タングステンと
インジウムと亜鉛とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとイ
ンジウムと錫とを有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジ
ウムと錫とを有する酸化物、インジウムとガリウムと亜鉛とを有する酸化物等の酸化物導
電体を適用することもできる。
特に、導電膜１３０には、上述の酸化物導電体を好適に用いることができる。ここで、
酸化物導電体について説明を行う。本明細書等において、酸化物導電体をＯＣ（Ｏｘｉｄ
ｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、例えば、酸化物半
導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍にドナー準位が形
成される。この結果、酸化物半導体は、導電性が高くなり導電体化する。導電体化された
酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半導体は、エネルギ
ーギャップが大きいため、可視光に対して透光性を有する。一方、酸化物導電体は、伝導
帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物導電体は、ドナー
準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度の透光性を有する
。
また、導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２
２ｂ、導電膜１２２ｃ、導電膜１３０、導電膜１３８、及び導電膜１４４には、Ｃｕ−Ｘ
合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用しても
よい。Ｃｕ−Ｘ合金膜を用いることで、ウエットエッチングプロセスで加工できるため、
製造コストを抑制することが可能となる。
特に、導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２
２ｂ、及び導電膜１２２ｃのいずれか一つまたは複数には、上述のＣｕ−Ｘ合金膜を好適
に用いることができる。Ｃｕ−Ｘ合金膜としては、Ｃｕ−Ｍｎ合金膜が特に好ましい。
また、導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２
２ｂ、及び導電膜１２２ｃのいずれか一つまたは複数には、上述の金属元素の中でも、特
にアルミニウム、銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれ
るいずれか一つまたは複数を有すると好適である。
また、導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２
２ｂ、及び導電膜１２２ｃのいずれか一つまたは複数には、窒素とタンタルを含む、所謂
窒化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅
または水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身から
の水素の放出が少ないため、酸化物半導体膜１０８と接する金属膜、または酸化物半導体
膜１０８の近傍の金属膜として、最も好適に用いることができる。
［絶縁膜］
絶縁膜１０６、絶縁膜１１４、絶縁膜１１６、絶縁膜１２４、絶縁膜１２６、絶縁膜１
３４、絶縁膜１３６、及び絶縁膜１４０としては、酸化シリコン膜、酸化窒化シリコン膜
、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化
イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシ
ウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以上含む絶縁層を
、それぞれ用いることができる。
また、絶縁膜１０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜１１４、絶縁膜１１６、酸化物半導体膜１０８、酸化物半導体膜１２８、
絶縁膜１２４、及び絶縁膜１２６のいずれか一つまたは複数が過剰酸素領域を有する場合
において、絶縁膜１０６によって酸素の透過を抑制することができる。
なお、酸化物半導体膜１０８及び酸化物半導体膜１２８のいずれか一方または双方と接
する絶縁膜としては、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に
酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、過剰酸
素領域を有する酸化物絶縁膜は、酸素を放出することが可能な絶縁膜である。
なお、上述の過剰酸素領域を有する酸化物絶縁膜としては、例えば、酸素雰囲気下にて
絶縁膜を形成する、成膜後の絶縁膜を酸素雰囲気下で熱処理を行う、または成膜後の絶縁
膜中に酸素を添加することで形成すればよい。成膜後の絶縁膜中に酸素を添加する方法と
しては、プラズマ処理が好ましい。
また、トランジスタＴｒ１及びトランジスタＴｒ２のゲート絶縁膜として機能する絶縁
膜には、酸化ハフニウムを用いてもよい。ゲート絶縁膜として機能する絶縁膜に酸化ハフ
ニウムを用いる場合、以下の効果を奏する。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したが
って、酸化シリコンを用いた場合と比べて、絶縁膜の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
また、トランジスタＴｒ１及びトランジスタＴｒ２のゲート絶縁膜として機能する絶縁
膜には、窒化シリコンを用いてもよい。ゲート絶縁膜として機能する絶縁膜に窒化シリコ
ンを用いる場合、以下の効果を奏する。窒化シリコンは、酸化シリコンと比較して比誘電
率が高く、酸化シリコンと同等の静電容量を得るのに必要な膜厚が大きいため、絶縁膜を
厚膜化することができる。よって、トランジスタＴｒ１及びトランジスタＴｒ２の絶縁耐
圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタＴｒ１及びトランジスタ
Ｔｒ２の静電破壊を抑制することができる。
また、絶縁膜１１４、１１６、１２４、１２６は、酸化物半導体膜１０８または酸化物
半導体膜１２８のいずれか一方または双方に酸素を供給する機能を有する。すなわち、絶
縁膜１１４、１１６、１２４、１２６は、酸素を有する。また、絶縁膜１１４、１２４は
、酸素を透過することのできる絶縁膜である。なお、絶縁膜１１４は、後に形成する絶縁
膜１１６を形成する際の、酸化物半導体膜１０８へのダメージ緩和膜としても機能し、絶
縁膜１２４は、後に形成する絶縁膜１２６を形成する際の、酸化物半導体膜１２８へのダ
メージ緩和膜としても機能する。
絶縁膜１１４、１２４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ
以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１４、１２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ
測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のス
ピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜
１１４、１２４に含まれる欠陥密度が多いと、欠陥に酸素が結合してしまい、絶縁膜１１
４における酸素の透過量が減少してしまう。
また、絶縁膜１１４、１２４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を
用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導
体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエ
ネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素
酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒
化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤ
Ｓ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的には
アンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお
、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以
下、または５０℃以上５５０℃以下の範囲での総量である。また、上記のアンモニアの放
出量は、ＴＤＳにおけるアンモニア分子に換算しての総量である。
窒素酸化物（ＮＯｘ、ｘは０を越えて２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜１１４、１２４などに準位を形成する。当該準位は、酸化物
半導体膜１０８、１２８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、
絶縁膜１１４及び酸化物半導体膜１０８の界面、または絶縁膜１２４及び酸化物半導体膜
１２８の界面に拡散すると、当該準位が絶縁膜１１４、１２４側において電子をトラップ
する場合がある。この結果、トラップされた電子が、絶縁膜１１４及び酸化物半導体膜１
０８の界面近傍、または絶縁膜１２４及び酸化物半導体膜１２８の界面近傍に留まるため
、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜１１４
、１２４に含まれる窒素酸化物は、加熱処理において、絶縁膜１１６、１２６に含まれる
アンモニアと反応するため、絶縁膜１１４、１２４に含まれる窒素酸化物が低減される。
このため、絶縁膜１１４及び酸化物半導体膜１０８の界面、または絶縁膜１２４及び酸化
物半導体膜１２８の界面において、電子がトラップされにくい。
絶縁膜１１４、１２４として、上記酸化物絶縁膜を用いることで、トランジスタのしき
い値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減す
ることができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加
熱処理により、絶縁膜１１４、１２４は、１００Ｋ以下のＥＳＲで測定して得られたスペ
クトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００
１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第
３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、
並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定にお
いて約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ
値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９
６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３
未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／
ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいて、ｇ値が２．０３７以上２．０３９以
下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値
が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計は、窒素酸
化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルのス
ピンの密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等
がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００
１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下であ
る第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化
物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜１１６、１２６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物
絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶
縁膜は、加熱により酸素の一部が放出する。化学量論的組成を満たす酸素よりも多くの酸
素を含む酸化物絶縁膜は、酸素の放出量が１．０×１０１９ｃｍ−３以上、好ましくは３
．０×１０２０ｃｍ−３以上である。なお、上記の酸素の放出量は、ＴＤＳにおける加熱
処理の温度が５０℃以上６５０℃以下、または５０℃以上５５０℃以下の範囲での総量で
ある。また、上記の酸素の放出量は、ＴＤＳにおける酸素分子に換算しての総量である。
絶縁膜１１６、１２６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好ましくは５０
ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜１１６、１２６は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ
測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のス
ピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓｐｉｎｓ
／ｃｍ３以下であることが好ましい。
また、絶縁膜１１４と絶縁膜１１６、及び絶縁膜１２４と絶縁膜１２６は、同種の材料
の絶縁膜を用いることができるため、絶縁膜１１４と絶縁膜１１６との界面、及び絶縁膜
１２４と絶縁膜１２６との界面が明確に確認できない場合がある。したがって、本実施の
形態においては、絶縁膜１１４と絶縁膜１１６との界面、及び絶縁膜１２４と絶縁膜１２
６との界面を、破線で図示している。
絶縁膜１３４は、トランジスタＴｒ１及びトランジスタＴｒ２の保護絶縁膜としての機
能を有する。
絶縁膜１３４は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜１
３４は、窒素及びシリコンを有する。また、絶縁膜１３４は、酸素、水素、水、アルカリ
金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜１３４を設けるこ
とで、酸化物半導体膜１０８及び酸化物半導体膜１２８からの酸素の外部への拡散と、絶
縁膜１１４、１１６、１２４、１２６に含まれる酸素の外部への拡散と、外部から酸化物
半導体膜１０８、１２８への水素、水等の入り込みを防ぐことができる。
絶縁膜１３４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。
［酸化物半導体膜］
酸化物半導体膜１０８及び酸化物半導体膜１２８としては、それぞれ先に示す材料を用
いることができる。
酸化物半導体膜１０８及び酸化物半導体膜１２８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ
−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数
比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元
素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ
：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８がＩｎ−Ｍ−Ｚｎ酸化物の場合
、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の
原子数比は、Ｉｎ≦Ｍを満たす組成でもよい。このようなスパッタリングターゲットの金
属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．
２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：
３：６、等が挙げられる。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８が、それぞれＩｎ−Ｍ−Ｚｎ酸
化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含む
ターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用い
ることで、結晶性を有する酸化物半導体膜１０８及び酸化物半導体膜１２８を形成しやす
くなる。なお、成膜される酸化物半導体膜１０８及び酸化物半導体膜１２８の原子数比は
それぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイ
ナス４０％の変動を含む。例えば、酸化物半導体膜１０８及び酸化物半導体膜１２８のス
パッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる
場合、成膜される酸化物半導体膜１０８及び酸化物半導体膜１２８の原子数比は、Ｉｎ：
Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８は、エネルギーギャップが２ｅ
Ｖ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エ
ネルギーギャップの広い酸化物半導体を用いることで、トランジスタＴｒ１及びトランジ
スタＴｒ２のオフ電流を低減することができる。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８の厚さは、それぞれ３ｎｍ以上
２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５
０ｎｍ以下とする。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８に含まれる水素は、金属原子と
結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部
分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成
される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアで
ある電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたト
ランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜１０８及び酸
化物半導体膜１２８は水素ができる限り低減されていることが好ましい。
具体的には、酸化物半導体膜１０８及び酸化物半導体膜１２８において、ＳＩＭＳ分析
により得られる水素濃度を、それぞれ２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは
５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３
以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１
０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８において、第１４族元素の一つ
であるシリコンまたは炭素が含まれると、酸化物半導体膜１０８及び酸化物半導体膜１２
８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜１０８及び
酸化物半導体膜１２８におけるＳＩＭＳ分析により得られるシリコン濃度を、それぞれ２
×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８におけるＳＩＭＳ分析により得ら
れる炭素濃度を、それぞれ２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８において、ＳＩＭＳ分析により
得られるアルカリ金属またはアルカリ土類金属の濃度を、それぞれ１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属
及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、ト
ランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜１０８及
び酸化物半導体膜１２８のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。
また、酸化物半導体膜１０８及び酸化物半導体膜１２８は、それぞれ非単結晶構造でも
よい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造
、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥
準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜としては、スパッ
タリング法、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、熱ＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。なお、熱Ｃ
ＶＤ法として、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガス及び酸化剤を同時にチャンバー内に送り、チャンバー内を大気
圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜
を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスを
用いて、成膜を行ってもよい。
ＭＯＣＶＤ法、ＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物
半導体膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜す
る場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。
なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガ
リウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（Ｃ
Ｈ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えて
トリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に
代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスとを用いて初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２
ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを
用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスとを用いてＩｎ−Ｏ層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚ
ｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを混ぜてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層
、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代えてＡｒ
等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ
３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに代えて、Ｉｎ（Ｃ２Ｈ５）
３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスに代えて、Ｇａ（Ｃ２Ｈ５）３ガス
を用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜１−６．半導体装置の構成例２＞
次に、図１（Ａ）（Ｂ）に示す半導体装置１００の変形例について、図４（Ａ）（Ｂ）
及び図５を用いて説明する。
図４（Ａ）は、図１（Ｂ）に示す半導体装置１００の変形例の断面図であり、図４（Ｂ
）は、図１（Ｂ）に示す半導体装置１００の変形例の断面図であり、図５は、図１（Ｂ）
に示す半導体装置１００の変形例の断面図である。
図４（Ａ）は、半導体装置１００が有するトランジスタＴｒ１の第２のゲート電極とし
て機能する導電膜１２２ｃが設けられない構成である。
図４（Ｂ）は、半導体装置１００が有するトランジスタＴｒ２の第２のゲート電極とし
て機能する導電膜１３０と、導電膜１３０上の絶縁膜１３４が設けられない構成である。
また、図４（Ｂ）では、絶縁膜１２４及び絶縁膜１２６に設けられる開口部１８２と、絶
縁膜１３４及び絶縁膜１３６に設けられる開口部１８４との代わりに、絶縁膜１２４、絶
縁膜１２６、及び絶縁膜１３６に開口部１８３が設けられる構成である。このように、開
口部を１つとすることで、製造工程を少なくできるため好適である。
図５は、半導体装置１００が有するトランジスタＴｒ１の第２のゲート電極として機能
する導電膜１２２ｃと、トランジスタＴｒ２の第２のゲート電極として機能する導電膜１
３０と、導電膜１３０上の絶縁膜１３４が設けられない構成である。また、図４（Ｂ）と
同様に、絶縁膜１２４、絶縁膜１２６、及び絶縁膜１３６に開口部１８３が設けられる構
成である。
＜１−７．半導体装置の構成例３＞
次に、図１（Ａ）（Ｂ）に示す半導体装置１００の変形例について、図６（Ａ）（Ｂ）
及び図７を用いて説明する。
ここでは、酸化物半導体膜の積層構造について説明する。
図６（Ａ）（Ｂ）は、半導体装置１００が有するトランジスタＴｒ１のチャネル長（Ｌ
）方向の断面図である。
図６（Ａ）は、トランジスタＴｒ１が有する酸化物半導体膜１０８を、酸化物半導体膜
１０８ａと、酸化物半導体膜１０８ａ上の酸化物半導体膜１０８ｂと、酸化物半導体膜１
０８ｂ上の酸化物半導体膜１０８ｃと、を有する構成である。すなわち酸化物半導体膜が
３層の積層構造である。
図６（Ｂ）は、トランジスタＴｒ１が有する酸化物半導体膜１０８を、酸化物半導体膜
１０８ｂと、酸化物半導体膜１０８ｂ上の酸化物半導体膜１０８ｃと、を有する構成であ
る。すなわち酸化物半導体膜が２層の積層構造である。
酸化物半導体膜１０８及び酸化物半導体膜１０８に接する絶縁膜のバンド構造の一例を
図７（Ａ）（Ｂ）に示す。
図７（Ａ）は、絶縁膜１０６、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶
縁膜１１４を有する積層構造の膜厚方向のバンド構造の一例である。また、図７（Ｂ）は
、絶縁膜１０６、酸化物半導体膜１０８ｂ、１０８ｃ、及び絶縁膜１１４を有する積層構
造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするため絶
縁膜１０６、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃ、及び絶縁膜１１４の伝導帯
下端のエネルギー準位（Ｅｃ）を示す。
また、図７（Ａ）は、絶縁膜１０６、及び絶縁膜１１４として酸化シリコン膜を用い、
酸化物半導体膜１０８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金
属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｂ
として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲット
を用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０８ｃとして金属元素の原
子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化
物半導体膜を用いる構成のバンド図である。
また、図７（Ｂ）は、絶縁膜１０６、及び絶縁膜１１４として酸化シリコン膜を用い、
酸化物半導体膜１０８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１
の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜１０
８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲット
を用いて形成される金属酸化膜を用いる構成のバンド図である。
図７（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃにおい
て、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化また
は連続接合するともいうことができる。このようなバンド構造を有するためには、酸化物
半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、または酸化物半導体膜１０８ｂと
酸化物半導体膜１０８ｃとの界面において、トラップ中心や再結合中心のような欠陥準位
、を形成するような不純物が存在しないとする。
酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃに連続接合を形成するためには、ロード
ロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜
を大気に触れさせることなく連続して積層することが必要となる。
図７（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜１０８ｂがウェル（井戸）と
なり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜１０
８ｂに形成されることがわかる。
なお、酸化物半導体膜１０８ａ、１０８ｃを設けることにより、トラップ準位を酸化物
半導体膜１０８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜１０８ｂの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子
が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定
電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって
、トラップ準位が酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真
空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に
電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に
、電界効果移動度を高めることができる。
また、酸化物半導体膜１０８ａ、１０８ｃは、酸化物半導体膜１０８ｂよりも伝導帯下
端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜１０８ｂの伝導帯下
端のエネルギー準位と、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準
位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ
以下である。すなわち、酸化物半導体膜１０８ａ、１０８ｃの電子親和力と、酸化物半導
体膜１０８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２
ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜１０８ｂが電流の主な経路となり、チ
ャネル領域として機能する。また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域
が形成される酸化物半導体膜１０８ｂを構成する金属元素の一種以上から構成される酸化
物半導体膜であるため、酸化物半導体膜１０８ａと酸化物半導体膜１０８ｂとの界面、ま
たは酸化物半導体膜１０８ｂと酸化物半導体膜１０８ｃとの界面において、界面散乱が起
こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジス
タの電界効果移動度が高くなる。
また、酸化物半導体膜１０８ａ、１０８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いるものとする。または、酸化物半導体膜
１０８ａ、１０８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）
が酸化物半導体膜１０８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜
１０８ｂの伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いる
ものとする。また、ドレイン電圧の大きさに依存したしきい値電圧の差が生じることを抑
制するためには、酸化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位が、
酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用い
ると好適である。例えば、酸化物半導体膜１０８ｂの伝導帯下端のエネルギー準位と、酸
化物半導体膜１０８ａ、１０８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以
上、好ましくは０．５ｅＶ以上とすることが好ましい。
また、酸化物半導体膜１０８ａ、１０８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜１０８ａ、１０８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜１１２ａ、１１
２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散してしまう場合がある。なお、酸化物半
導体膜１０８ａ、１０８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜１１２ａ、１１
２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜１０８ａ、１０８ｃの膜厚は、導電膜１１２ａ、１１２ｂの構成元素が
酸化物半導体膜１０８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁
膜１１４から酸化物半導体膜１０８ｂへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜１０８ａ、１０８ｃの膜厚が１０ｎｍ以上であると、導電膜１１２ａ、
１１２ｂの構成元素が酸化物半導体膜１０８ｂへ拡散するのを抑制することができる。ま
た、酸化物半導体膜１０８ａ、１０８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜１１４
から酸化物半導体膜１０８ｂへ効果的に酸素を供給することができる。
酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、ま
たはＳｎ）であるとき、ＭをＩｎより高い原子数比で有することで、酸化物半導体膜１０
８ａ、１０８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸
化物半導体膜１０８ｂとの電子親和力の差をＭの組成によって制御することが可能となる
場合がある。また、Ｍは、酸素との結合力が強い金属元素であるため、これらの元素をＩ
ｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎお
よびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％
未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％
未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜１０８ａ、１０８ｃ
として、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜１０８ｂと比較して、酸化物半導体膜１０８ａ、１０８ｃに含まれるＭ
の原子数比が大きく、代表的には、酸化物半導体膜１０８ｂに含まれる上記原子と比較し
て、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である
。
また、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜１０８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半
導体膜１０８ａ、１０８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、
ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．
５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さら
に好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき
、酸化物半導体膜１０８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜１０８ｂ
を用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ
１の３倍以上になると、酸化物半導体膜１０８ｂを用いるトランジスタの電界効果移動度
が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜１０８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜１０８ｂを成
膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：
ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって
、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお
、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜１０８ｂとして後述のＣＡＡ
Ｃ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉ
ｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３
：１：２等がある。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導
体膜１０８ａ、１０８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数
比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ
２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、Ｉ
ｎに対するＭの原子数比率を大きくすることで、酸化物半導体膜１０８ａ、１０８ｃのエ
ネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２
を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表
例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚ
ｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ
：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等があ
る。
また、酸化物半導体膜１０８ａ、１０８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金
属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有
しない酸化物半導体膜１０８ａ、１０８ｃを形成することができる。また、酸化物半導体
膜１０８ａ、１０８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該
Ｉｎ−Ｇａ酸化物膜としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝
７：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導
体膜１０８ａ、１０８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉ
ｎ：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは
０．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜１０８ａ、１０８ｂ、１０８ｃの原子数比はそれぞれ、誤差とし
て上記の原子数比のプラスマイナス４０％の変動を含む。
なお、図６（Ａ）（Ｂ）では、トランジスタＴｒ１の酸化物半導体膜１０８が、２層及
び３層の積層構造について例示したが、トランジスタＴｒ２が有する酸化物半導体膜１２
８においても、同様の構成としてもよい。
このように、本発明の半導体装置としては、第２のゲート電極の有無、または酸化物半
導体膜の積層構造を変えて適用してもよい。また、本実施の形態に係るトランジスタは、
上記の構造のそれぞれを自由に組み合わせることが可能である。
＜１−８．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置１００の作製方法について、図８乃至図１７を用い
て説明する。
なお、図８（Ａ）、図９（Ａ）、図１０（Ａ）、図１１（Ａ）、図１２（Ａ）、図１３
（Ａ）、図１４（Ａ）、図１５（Ａ）、図１６（Ａ）、及び図１７（Ａ）は、半導体装置
１００の作製方法を説明する上面図であり、図８（Ｂ）、図９（Ｂ）、図１０（Ｂ）、図
１１（Ｂ）、図１２（Ｂ）、図１３（Ｂ）、図１４（Ｂ）、図１５（Ｂ）、図１６（Ｂ）
、及び図１７（Ｂ）は、半導体装置１００の作製方法を説明する断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、第１のゲート電極として機能する導電膜１０４を形成する。次に、導
電膜１０４上に第１のゲート絶縁膜として機能する絶縁膜１０６を形成する（図８（Ａ）
（Ｂ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能
する導電膜１０４として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形
成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの
酸化窒化シリコン膜とをＰＥＣＶＤ法により形成する。
なお、絶縁膜１０６として用いる窒化シリコン膜は、積層構造とする。具体的には、窒
化シリコン膜を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコ
ン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のよう
に形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
絶縁膜１０６を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜１０
４に銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜１０４からの銅（Ｃｕ）元素の拡散を抑制することが
できる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁膜として機能
する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第３の窒化シリ
コン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出される水素の拡散
を抑制することができる。
次に、絶縁膜１０６上に酸化物半導体膜１０８を形成する（図９（Ａ）（Ｂ）参照）。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する
。また、上記酸化物半導体膜の形成時の基板温度を１７０℃とし、形成時の成膜ガスとし
ては、流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる
。その後、上記酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜１
０８を形成する。なお、酸化物半導体膜の形成には、ウエットエッチング装置を用いる。
次に、絶縁膜１０６及び酸化物半導体膜１０８上に導電膜を形成し、当該導電膜を所望
の形状に加工することで、導電膜１１２ａ、１１２ｂを形成する。その後、絶縁膜１０６
、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ上の絶縁膜１１４、１１６を形
成する（図１０（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜１１２ａ、１１２ｂとして、厚さ５０ｎｍのタングステン膜
と、厚さ１００ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜とが順に積層された積
層膜をスパッタリング法により成膜する。
また、導電膜１１２ａ、１１２ｂの形成後に、酸化物半導体膜１０８の表面（バックチ
ャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸水溶液等のエッチ
ャントを用いた洗浄が挙げられる。これにより、酸化物半導体膜１０８の表面に付着する
不純物（例えば、導電膜１１２ａ、１１２ｂに含まれる元素等）を除去することができる
。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい
。
また、導電膜１１２ａ、１１２ｂを形成する工程、及び上記洗浄工程のいずれか一方ま
たは双方において、酸化物半導体膜１０８の導電膜１１２ａ、１１２ｂから露出した領域
が、薄くなる場合がある。
本実施の形態では、絶縁膜１１４として厚さ２０ｎｍの酸化窒化シリコン膜を、絶縁膜
１１６として厚さ２００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ法を用いてそれぞれ形
成する。
なお、絶縁膜１１４を形成した後、大気に曝すことなく、連続的に絶縁膜１１６を形成
することが好ましい。絶縁膜１１４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜１１６を連続的に形成することで、絶
縁膜１１４と絶縁膜１１６との界面において大気成分由来の不純物濃度を低減することが
できるとともに、絶縁膜１１４、１１６に含まれる酸素を酸化物半導体膜１０８に移動さ
せることが可能となり、酸化物半導体膜１０８の酸素欠損量を低減することが可能となる
。
本実施の形態においては、絶縁膜１１４として、基板１０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜１１６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜１１６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜１１６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜１１６の形成工程において、絶縁膜１１４が酸化物半導体膜１０８の保護
膜となる。したがって、酸化物半導体膜１０８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜１１６を形成することができる。
なお、絶縁膜１１６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜１１６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタＴｒ１の信
頼性を高めることができる。
また、絶縁膜１１４、１１６を成膜した後に、加熱処理（以下、第１の加熱処理とする
）を行うと好適である。第１の加熱処理により、絶縁膜１１４、１１６に含まれる窒素酸
化物を低減することができる。または、第１の加熱処理により、絶縁膜１１４、１１６に
含まれる酸素の一部を酸化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれ
る酸素欠損量を低減することができる。
第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さら
に好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾
燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、
上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該
加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）等を用い
ることができる。
次に、絶縁膜１１６上に酸化物半導体膜１２８を形成する（図１１（Ａ）（Ｂ）参照）
。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する
。また、上記酸化物半導体膜の形成時の基板温度を１７０℃とし、形成時の成膜ガスとし
ては、流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる
。その後、上記酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜１
２８を形成する。なお、酸化物半導体膜の形成には、ウエットエッチング装置を用いる。
次に、絶縁膜１１６及び酸化物半導体膜１２８上に、導電膜１２２ａ、１２２ｂ、１２
２ｃを形成し、その後、絶縁膜１１６、酸化物半導体膜１２８、及び導電膜１２２ａ、１
２２ｂ、１２２ｃ上に絶縁膜１２４、１２６を形成する（図１２（Ａ）（Ｂ）参照）。
導電膜１２２ａ、１２２ｂ、１２２ｃとしては、先に示す導電膜１１２ａ、１１２ｂと
同様の方法により形成することができる。また、絶縁膜１２４、１２６としては、先に示
す絶縁膜１１４、１１６と同様の方法により形成することができる。
次に、絶縁膜１２４、１２６の所望の領域に導電膜１２２ａに達する開口部１８２を形
成する。その後、絶縁膜１２６及び導電膜１２２ａ上に導電膜１３０を形成する（図１３
（Ａ）（Ｂ）参照）。
開口部１８２の形成には、ドライエッチング装置またはウエットエッチング装置を用い
る。また、導電膜１３０としては、インジウムと、錫と、シリコンとを有する酸化物（Ｉ
ＴＳＯともいう）ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量
％］）を用いて、厚さ１００ｎｍのＩＴＳＯ膜を形成し、その後島状に加工する。
次に、絶縁膜１２６、導電膜１３０上に絶縁膜１３４となる絶縁膜と、絶縁膜１３６と
なる絶縁膜との積層膜を形成する。その後、当該積層膜の所望の領域に導電膜１３０に達
する開口部１８４を形成する（図１４（Ａ）（Ｂ）参照）。
絶縁膜１３４としては、厚さ２００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ法を用い
て形成する。また、絶縁膜１３６としては、厚さ１．５μｍの感光性のアクリル系の有機
樹脂膜を形成する。
開口部１８４の形成には、ドライエッチング装置またはウエットエッチング装置を用い
る。
次に、絶縁膜１３６及び導電膜１３０上に導電膜を形成し、当該導電膜を島状に加工す
ることで、導電膜１３８を形成する（図１５（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜１３８としては、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ２００
ｎｍの反射性の金属膜（ここでは、銀、パラジウム、及び銅を有する金属膜）と、厚さ１
０ｎｍのＩＴＳＯ膜との積層膜を用いる。また、導電膜１３８への加工には、ウエットエ
ッチング装置を用いる。
次に、絶縁膜１３６及び導電膜１３８上に島状の絶縁膜１４０を形成する（図１６（Ａ
）（Ｂ）参照）。
絶縁膜１４０としては、厚さ１．５μｍの感光性のポリイミド系の有機樹脂膜を用いる
。
次に、導電膜１３８上にＥＬ層１４２を形成し、その後、絶縁膜１４０及びＥＬ層１４
２上の導電膜１４４を形成することで、発光素子１６０を形成する（図１７（Ａ）（Ｂ）
参照）。
なお、発光素子１６０の形成方法については、実施の形態３で詳細に説明する。
以上の工程で、図１（Ａ）（Ｂ）に示す半導体装置１００を形成することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態２）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図１８乃至図２９を参照して説明する。
＜２−１．半導体装置の構成例１＞
図１８（Ａ）は、本発明の一態様の半導体装置２００の上面図であり、図１８（Ｂ）は
、図１８（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当する。なお、
図１８（Ｂ）は、トランジスタＴｒ１のチャネル長（Ｌ）方向の断面、及びトランジスタ
Ｔｒ２のチャネル長（Ｌ）方向の断面を含む。
図１８（Ａ）（Ｂ）に示す半導体装置１００は、トランジスタＴｒ１と、トランジスタ
Ｔｒ１と少なくとも一部が互いに重なるトランジスタＴｒ２と、を有する。なお、トラン
ジスタＴｒ１が、ボトムゲート構造のトランジスタであり、トランジスタＴｒ２がトップ
ゲート構造のトランジスタである。
トランジスタＴｒ１と、トランジスタＴｒ２とを少なくとも一部が互いに重なる領域を
設けることで、トランジスタの配置面積を縮小させることができる。
トランジスタＴｒ１は、基板１０２上の導電膜１０４と、基板１０２及び導電膜１０４
上の絶縁膜１０６と、絶縁膜１０６上の酸化物半導体膜１０８と、酸化物半導体膜１０８
上の導電膜１１２ａと、酸化物半導体膜１０８上の導電膜１１２ｂと、酸化物半導体膜１
０８、導電膜１１２ａ、及び導電膜１１２ｂ上の絶縁膜１１４と、絶縁膜１１４上の絶縁
膜１１６と、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１８上の絶縁膜１１９と、絶縁
膜１１９上の絶縁膜２１０ａと、絶縁膜２１０ａ上の導電膜２１２ａと、を有する。
また、トランジスタＴｒ２は、導電膜１１２ｃと、導電膜１１２ｃ上の絶縁膜１１４と
、絶縁膜１１４上の絶縁膜１１６と、絶縁膜１１６上の絶縁膜１１８と、絶縁膜１１８上
の絶縁膜１１９と、絶縁膜１１９上の酸化物半導体膜２０８と、酸化物半導体膜２０８上
の絶縁膜２１０ｂと、絶縁膜２１０ｂ上の導電膜２１２ｂと、酸化物半導体膜２０８及び
導電膜２１２ｂ上の絶縁膜２１４と、絶縁膜２１４上の絶縁膜２１６と、絶縁膜２１６上
に設けられ、酸化物半導体膜２０８に電気的に接続される導電膜２１８ａと、絶縁膜２１
６上に設けられ、酸化物半導体膜２０８に電気的に接続される導電膜２１８ｂと、を有す
る。
なお、図１８（Ａ）（Ｂ）に示すように、酸化物半導体膜１０８と、酸化物半導体膜２
０８とは、互いに重なる領域を有する。
酸化物半導体膜１０８としては、実施の形態１に示す構成と同様とすることができる。
酸化物半導体膜２０８としては、実施の形態１に示す酸化物半導体膜１２８と同様の構成
とすることができる。
したがって、トランジスタＴｒ１及びトランジスタＴｒ２のいずれか一方または双方の
電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタＴｒ１及び
トランジスタＴｒ２のいずれか一方または双方の電界効果移動度が３０ｃｍ２／Ｖｓを超
えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、表示装置が有するゲート信号を
生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提
供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有
する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシ
フトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接
続される配線数が少ない表示装置を提供することができる。また、上記の電界効果移動度
が高いトランジスタを、表示装置が有する画素回路の選択トランジスタ及び駆動トランジ
スタのいずれか一方または双方に用いることで、表示品位が高い表示装置を提供すること
ができる。
また、図１８（Ａ）（Ｂ）に示す半導体装置１００は、表示装置の画素回路に好適に用
いることができ、図１８（Ａ）（Ｂ）に示すような配置とすることで、表示装置の画素密
度を高めることが可能となる。例えば、表示装置の画素密度が１０００ｐｐｉを超える、
または表示装置の画素密度が２０００ｐｐｉを超える場合においても、図１８（Ａ）（Ｂ
）に示すような配置とすることで、画素の開口率を高めることができる。
なお、図１８（Ａ）（Ｂ）に示す半導体装置１００を表示装置の画素回路に適用する場
合においては、図２に示す画素回路と同様の構成とすることができる。
また、図１８（Ａ）（Ｂ）に示す半導体装置１００を表示装置の画素に適用する場合、
例えば、トランジスタのチャネル長（Ｌ）及びチャネル幅（Ｗ）、あるいはトランジスタ
に接続する配線及び電極の線幅などを比較的大きくすることができる。例えば、トランジ
スタＴｒ１とトランジスタＴｒ２とを同じ平面上に配置する場合と比較して、図１８（Ａ
）（Ｂ）に示すように、トランジスタＴｒ１とトランジスタＴｒ２との少なくとも一部を
重ねて配置することで、線幅などを大きくすることができるため、加工寸法のばらつきを
低減することが可能となる。
また、トランジスタＴｒ１と、トランジスタＴｒ２とで、導電膜及び絶縁膜のいずれか
一方または双方を共通して用いることができるため、マスク枚数または工程数を削減する
ことが可能である。
例えば、トランジスタＴｒ１において、導電膜１０４が第１のゲート電極として機能し
、導電膜１１２ａがソース電極として機能し、導電膜１１２ｂがドレイン電極として機能
し、導電膜２１２ａが第２のゲート電極として機能する。また、トランジスタＴｒ１にお
いて、絶縁膜１０６が第１のゲート絶縁膜として機能し、絶縁膜１１４、１１６、１１８
、１１９、２１０ａが第２のゲート絶縁膜として機能する。また、トランジスタＴｒ２に
おいて、導電膜１１２ｃが第１のゲート電極として機能し、導電膜２１８ａがソース電極
として機能し、導電膜２１８ｂがドレイン電極として機能し、導電膜２１２ｂが第２のゲ
ート電極として機能する。また、トランジスタＴｒ２において、絶縁膜１１４、１１６、
１１８、１１９が第１のゲート絶縁膜として機能し、絶縁膜２１０ｂが第２のゲート絶縁
膜として機能する。
なお、本明細書等において、絶縁膜２１０ａを第４の絶縁膜と、絶縁膜２１０ｂを第５
の絶縁膜と、それぞれ呼称する場合がある。
また、絶縁膜２１６、及び導電膜２１８ａ、２１８ｂ上には、絶縁膜１３６が設けられ
る。また、絶縁膜１３６には、導電膜２１８ｂに達する開口部１８６が設けられる。また
、絶縁膜１３６上には、導電膜１３８が設けられる。なお、導電膜１３８は、開口部１８
６を介して、導電膜２１８ｂと接続される。
また、導電膜１３８上には、絶縁膜１４０と、ＥＬ層１４２と、導電膜１４４とが設け
られる。また、導電膜１３８と、ＥＬ層１４２と、導電膜１４４と、により発光素子１６
０が構成される。
このように、本発明の一態様においては、ボトムゲート構造のトランジスタと、トップ
ゲート構造のトランジスタとを組み合わせて用いることができる。
また、図面において図示しないが、図１８（Ａ）（Ｂ）に示すトランジスタＴｒ１及び
トランジスタＴｒ２を、実施の形態１で説明したＳ−ｃｈａｎｎｅｌ構造としてもよい。
また、本実施の形態に示す半導体装置２００が有するトランジスタＴｒ１及びトランジ
スタＴｒ２と、実施の形態１に示す半導体装置１００が有するトランジスタＴｒ１及びト
ランジスタＴｒ２と、を組み合わせて用いることが可能である。
以上のように、本発明の一態様の半導体装置は、複数のトランジスタを積層構造とし、
トランジスタの設置面積を縮小させる。また、複数のトランジスタにおいて、絶縁膜及び
導電膜のいずれか一方または双方を共通して用いることで、マスク枚数または工程数を削
減することができる。
＜２−２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［導電膜］
導電膜２１２ａ、２１２ｂ、２１８ａ、２１８ｂとしては、実施の形態１に記載の導電
膜（導電膜１０４、導電膜１１２ａ、導電膜１１２ｂ、導電膜１２２ａ、導電膜１２２ｂ
、導電膜１２２ｃ、導電膜１３０、導電膜１３８、及び導電膜１４４）の材料を用いるこ
とができる。特に、導電膜２１２ａ、２１２ｂには、酸化物導電体（ＯＣ）を用いると、
絶縁膜２１０ａ、２１０ｂに酸素を添加できるため好適である。
［絶縁膜］
絶縁膜１１８、１１９、２１４、２１６、２１０ａ、２１０ｂとしては、実施の形態１
に記載の絶縁膜（絶縁膜１０６、絶縁膜１１４、絶縁膜１１６、絶縁膜１２４、絶縁膜１
２６、絶縁膜１３４、絶縁膜１３６、及び絶縁膜１４０）の材料を用いることができる。
特に、絶縁膜１１８としては、窒化シリコン膜または窒化酸化シリコン膜を用いると、
トランジスタＴｒ１に入り込む不純物を抑制できるため好適である。また、絶縁膜１１９
としては、酸化物半導体膜２０８と接するため、酸化物絶縁膜が好ましく、特に酸化シリ
コン膜または酸化窒化シリコン膜が好ましい。また、絶縁膜２１０ａ、２１０ｂとしては
、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含有する領域
（過剰酸素領域）を有することがより好ましい。絶縁膜２１０ａ、２１０ｂとしては、酸
化シリコン膜または酸化窒化シリコン膜を用いると好適である。
また、絶縁膜２１４は、水素及び窒素のいずれか一方または双方を有する。または、絶
縁膜２１４は、窒素及びシリコンを有する。また、絶縁膜２１４は、酸素、水素、水、ア
ルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。酸化物半導体膜２
０８と絶縁膜２１４とが接することで、絶縁膜２１４中の水素及び窒素のいずれか一方ま
たは双方が、酸化物半導体膜２０８中に入り込み、酸化物半導体膜２０８のキャリア密度
を高くすることができる。したがって、酸化物半導体膜２０８と絶縁膜２１４とが接する
酸化物半導体膜２０８中の領域は、ソース領域またはドレイン領域として機能する。
［酸化物半導体膜］
酸化物半導体膜２０８としては、実施の形態１に記載の酸化物半導体膜（酸化物半導体
膜１０８、及び酸化物半導体膜１２８）の材料を用いることができる。
＜２−３．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置２００の作製方法について、図１９乃至図２９を用
いて説明する。
なお、図１９（Ａ）、図２０（Ａ）、図２１（Ａ）、図２２（Ａ）、図２３（Ａ）、図
２４（Ａ）、図２５（Ａ）、図２６（Ａ）、図２７（Ａ）、図２８（Ａ）、及び図２９（
Ａ）は、半導体装置２００の作製方法を説明する上面図であり、図１９（Ｂ）、図２０（
Ｂ）、図２１（Ｂ）、図２２（Ｂ）、図２３（Ｂ）、図２４（Ｂ）、図２５（Ｂ）、図２
６（Ｂ）、図２７（Ｂ）、図２８（Ｂ）、及び図２９（Ｂ）は、半導体装置２００の作製
方法を説明する断面図である。
まず、基板１０２上に導電膜を形成し、該導電膜をリソグラフィ工程及びエッチング工
程を行い加工して、第１のゲート電極として機能する導電膜１０４を形成する。次に、導
電膜１０４上に第１のゲート絶縁膜として機能する絶縁膜１０６を形成する（図１９（Ａ
）（Ｂ）参照）。
本実施の形態では、基板１０２としてガラス基板を用い、第１のゲート電極として機能
する導電膜１０４として、厚さ１００ｎｍのタングステン膜をスパッタリング法により形
成する。また、絶縁膜１０６として厚さ４００ｎｍの窒化シリコン膜と、厚さ５０ｎｍの
酸化窒化シリコン膜とをＰＥＣＶＤ法により形成する。
次に、絶縁膜１０６上に酸化物半導体膜１０８を形成する（図２０（Ａ）（Ｂ）参照）
。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する
。また、上記酸化物半導体膜の形成時の基板温度を１７０℃とし、形成時の成膜ガスとし
ては、流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる
。その後、上記酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜１
０８を形成する。なお、酸化物半導体膜の形成には、ウエットエッチング装置を用いる。
次に、絶縁膜１０６及び酸化物半導体膜１０８上に導電膜を形成し、当該導電膜を所望
の形状に加工することで、導電膜１１２ａ、１１２ｂ、１１２ｃを形成する。その後、絶
縁膜１０６、酸化物半導体膜１０８、及び導電膜１１２ａ、１１２ｂ、１１２ｃ上の絶縁
膜１１４、１１６、１１８、１１９を形成する（図２１（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜１１２ａ、１１２ｂ、１１２ｃとして、厚さ５０ｎｍのタン
グステン膜と、厚さ１００ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜とが順に積
層された積層膜をスパッタリング法により成膜する。
また、本実施の形態では、絶縁膜１１４として厚さ２０ｎｍの酸化窒化シリコン膜を、
絶縁膜１１６として厚さ２００ｎｍの酸化窒化シリコン膜を、絶縁膜１１８として厚さ１
００ｎｍの窒化酸化シリコン膜を、絶縁膜１１９として厚さ５０ｎｍの酸化窒化シリコン
膜を、ＰＥＣＶＤ法を用いてそれぞれ形成する。
また、絶縁膜１１４、１１６、１１８、１１９を成膜した後に、第１の加熱処理を行う
と好適である。第１の加熱処理により、絶縁膜１１４、１１６に含まれる酸素の一部を酸
化物半導体膜１０８に移動させ、酸化物半導体膜１０８に含まれる酸素欠損量を低減する
ことができる。
次に、絶縁膜１１９上に酸化物半導体膜２０８を形成する（図２２（Ａ）（Ｂ）参照）
。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する
。また、上記酸化物半導体膜の形成時の基板温度を１７０℃とし、形成時の成膜ガスとし
ては、流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる
。その後、上記酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜２
０８を形成する。なお、酸化物半導体膜の形成には、ウエットエッチング装置を用いる。
次に、絶縁膜１１９及び酸化物半導体膜２０８上に絶縁膜と、導電膜との積層膜を形成
する。その後、当該積層膜を所望の形状に加工することで、島状の絶縁膜２１０ａ、２１
０ｂと、島状の導電膜２１２ａ、２１２ｂとを形成する。その後、絶縁膜１１９、酸化物
半導体膜２０８、及び導電膜２１２ａ、２１２ｂ上に絶縁膜２１４、２１６を形成する（
図２３（Ａ）（Ｂ）参照）。
本実施の形態では、絶縁膜２１０ａ、２１０ｂとしては、厚さ５０ｎｍの酸化窒化シリ
コン膜を、ＰＥＣＶＤ装置を用いて形成する。また、導電膜２１２ａ、２１２ｂとしては
、厚さ２００ｎｍの酸化物半導体膜を、スパッタリング装置を用いて形成する。なお、当
該酸化物半導体膜としては、酸化物半導体膜２０８と同じ組成を用いる。また、絶縁膜２
１４としては、厚さ１００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成する。
また、絶縁膜２１６としては、厚さ２００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置
を用いて形成する。
また、酸化物半導体膜２０８の一部の領域と、導電膜２１２ａ、２１２ｂとは、絶縁膜
２１４と接することで、絶縁膜２１４中の水素及び窒素のいずれか一方または双方が添加
されることで酸化物導電体（ＯＣ）となる。
なお、絶縁膜２１０ａ、２１０ｂは、それぞれ導電膜２１２ａ、２１２ｂをマスクに自
己整合的に形成される。
次に、絶縁膜２１４、２１６の所望の領域に酸化物半導体膜２０８に達する開口部２８
２ａ、２８２ｂを形成する（図２４（Ａ）（Ｂ）参照）。
開口部２８２ａ、２８２ｂの形成には、ドライエッチング装置またはウエットエッチン
グ装置を用いる。
次に、開口部２８２ａ、２８２ｂを覆うように、絶縁膜２１６及び酸化物半導体膜２０
８上に導電膜を形成し、当該導電膜を島状に加工することで、導電膜２１８ａ、２１８ｂ
を形成する（図２５（Ａ）（Ｂ）参照）。
導電膜２１８ａ、２１８ｂとして、厚さ１００ｎｍのタングステン膜と、厚さ２００ｎ
ｍの銅膜とをスパッタリング法により形成する。
次に、絶縁膜２１６及び導電膜２１８ａ、２１８ｂ上に絶縁膜１３６を形成する。その
後、絶縁膜１３６の所望の領域を加工することで、導電膜２１８ｂに達する開口部１８６
を形成する（図２６（Ａ）（Ｂ）参照）。
本実施の形態では、絶縁膜１３６として、厚さ１．５μｍの感光性のアクリル系の有機
樹脂膜を形成する。
次に、絶縁膜１３６及び導電膜２１８ｂ上に導電膜を形成し、当該導電膜を島状に加工
することで、導電膜１３８を形成する（図２７（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜１３８としては、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ２００
ｎｍの反射性の金属膜（ここでは、銀、パラジウム、及び銅を有する金属膜）と、厚さ１
０ｎｍのＩＴＳＯ膜との積層膜を用いる。また、導電膜１３８への加工には、ウエットエ
ッチング装置を用いる。
次に、絶縁膜１３６及び導電膜１３８上に島状の絶縁膜１４０を形成する（図２８（Ａ
）（Ｂ）参照）。
絶縁膜１４０としては、厚さ１．５μｍの感光性のポリイミド系の有機樹脂膜を用いる
。
次に、導電膜１３８上にＥＬ層１４２を形成し、その後、絶縁膜１４０及びＥＬ層１４
２上の導電膜１４４を形成することで、発光素子１６０を形成する（図２９（Ａ）（Ｂ）
参照）。
なお、発光素子１６０の形成方法については、実施の形態３で詳細に説明する。
以上の工程で、図１８（Ａ）（Ｂ）に示す半導体装置２００を作製することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図３０乃至図４５を参照して説明する。
＜３−１．半導体装置の構成例１＞
図３０（Ａ）は、本発明の一態様の半導体装置３００の上面図であり、図３０（Ｂ）は
、図３０（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当する。なお、
図３０（Ｂ）は、トランジスタＴｒ１のチャネル長（Ｌ）方向の断面、及びトランジスタ
Ｔｒ２のチャネル長（Ｌ）方向の断面を含む。
また、図３０（Ａ）において、煩雑になることを避けるため、半導体装置３００の構成
要素の一部（ゲート絶縁膜として機能する絶縁膜等）、及び構成要素の符号の一部を省略
して図示している。なお、半導体装置の上面図においては、以降の図面においても図３０
（Ａ）と同様に、構成要素の一部及び構成要素の符号の一部を省略して図示する場合があ
る。
図３０（Ａ）（Ｂ）に示す半導体装置３００は、トランジスタＴｒ１と、トランジスタ
Ｔｒ２とを有し、トランジスタＴｒ１とトランジスタＴｒ２とは少なくとも一部が互いに
重なる領域を有する。なお、トランジスタＴｒ１はトップゲート構造のトランジスタであ
り、トランジスタＴｒ２はボトムゲート構造のトランジスタである。
トランジスタＴｒ１と、トランジスタＴｒ２とを少なくとも一部が互いに重なる領域を
設けることで、トランジスタの配置面積を縮小させることができる。
トランジスタＴｒ１は、基板３０２上の絶縁膜３０６と、絶縁膜３０６上の酸化物半導
体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１０と、絶縁膜３１０上の導電膜３２
０と、絶縁膜３０６、酸化物半導体膜３０８、導電膜３２０上の絶縁膜３１４とを有する
。また、酸化物半導体膜３０８は、導電膜３２０と重なり、且つ絶縁膜３１０と接するチ
ャネル領域３０８ｉと、絶縁膜３１４と接するソース領域３０８ｓと、絶縁膜３１４と接
するドレイン領域３０８ｄと、を有する。
また、トランジスタＴｒ１は、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１４及び絶
縁膜３１６に設けられた開口部３４１ａを介して、ソース領域３０８ｓにおいて酸化物半
導体膜３０８に電気的に接続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に
設けられた開口部３４１ｂを介して、ドレイン領域３０８ｄにおいて酸化物半導体膜３０
８に電気的に接続される導電膜３１２ｂと、絶縁膜３１６、導電膜３１２ａ、及び導電膜
３１２ｂ上の絶縁膜３１８と、を有する。
また、トランジスタＴｒ２は、導電膜３１２ｂと、導電膜３１２ｂ上の絶縁膜３１８と
、絶縁膜３１８上の酸化物半導体膜３２８と、酸化物半導体膜３２８上の導電膜３２２ａ
と、酸化物半導体膜３２８上の導電膜３２２ｂと、酸化物半導体膜３２８、導電膜３２２
ａ、及び導電膜３２２ｂ上の絶縁膜３２４と、絶縁膜３２４上の絶縁膜３２６と、絶縁膜
３２６上の導電膜３３０と、を有する。なお、導電膜３３０は、絶縁膜３２４、３２６に
設けられた開口部３８２を介して導電膜３２２ａと接続される。
なお、図３０（Ａ）（Ｂ）に示すように、酸化物半導体膜３０８と、酸化物半導体膜３
２８とは、互いに重なる領域を有する。なお、図３０（Ａ）（Ｂ）に示すようにトランジ
スタＴｒ１の酸化物半導体膜３０８に形成されるチャネル領域と、トランジスタＴｒ２の
酸化物半導体膜３２８に形成されるチャネル領域とは、互いに重ならない方が好適である
。
トランジスタＴｒ１のチャネル領域と、トランジスタＴｒ２のチャネル領域とが互いに
重なる場合、いずれか一方のトランジスタが動作しているときに他方に影響を与える場合
がある。この影響を回避するために、トランジスタＴｒ１とトランジスタＴｒ２との間の
間隔を大きくする構成、またはトランジスタＴｒ１とトランジスタＴｒ２との間に導電膜
を設ける構成などが挙げられる。しかしながら、前者の構成の場合、半導体装置が厚くな
るため、例えば、半導体装置３００をフレキシブル基板等に形成する場合、曲げ性等が問
題になる場合がある。また、後者の構成の場合、導電膜を形成する工程の増加、及び前者
の構成の場合と同様に半導体装置が厚くなるため問題になる場合がある。
一方で本発明の一態様の半導体装置３００においては、トランジスタＴｒ１と、トラン
ジスタＴｒ２とを重ねて配置し、且つ各トランジスタのチャネル領域を重ねずに設ける。
また、チャネル領域が形成される酸化物半導体膜の一部を重ねて配置することで、トラン
ジスタの配置面積を好適に縮小させることができる。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８は、それぞれ、Ｉｎと、Ｍ（Ｍ
はＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を有する。例えば、酸化物半導体膜３０８
及び酸化物半導体膜３２８としては、それぞれ、Ｉｎの原子数比がＭの原子数比より多い
領域を有すると好ましい。ただし、本発明の一態様の半導体装置は、これに限定されず、
Ｉｎの原子数比がＭの原子数比よりも少ない領域を有する構成、あるいはＩｎの原子数比
がＭの原子数比と同じ領域を有する構成としてもよい。
また、酸化物半導体膜３０８と、酸化物半導体膜３２８とは、組成が同じ、または組成
が概略同じであると好ましい。酸化物半導体膜３０８と、酸化物半導体膜３２８との組成
を同じにすることで、製造コストを低減することが可能となる。ただし、本発明の一態様
の半導体装置は、これに限定されず、酸化物半導体膜３０８と、酸化物半導体膜３２８と
の組成を異ならせてもよい。
酸化物半導体膜３０８及び酸化物半導体膜３２８が、Ｉｎの原子数比がＭの原子数比よ
り多い領域を有することで、トランジスタＴｒ１及びトランジスタＴｒ２の電界効果移動
度を高くすることができる。具体的には、トランジスタＴｒ１及びトランジスタＴｒ２の
いずれか一方または双方の電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましく
はトランジスタＴｒ１及びトランジスタＴｒ２のいずれか一方または双方の電界効果移動
度が３０ｃｍ２／Ｖｓを超えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、表示装置が有するゲート信号を
生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提
供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有
する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシ
フトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接
続される配線数が少ない表示装置を提供することができる。また、上記の電界効果移動度
が高いトランジスタを、表示装置が有する画素回路の選択トランジスタ及び駆動トランジ
スタのいずれか一方または双方に用いることで、表示品位が高い表示装置を提供すること
ができる。
また、図３０（Ａ）（Ｂ）に示す半導体装置３００は、表示装置の画素回路に好適に用
いることができ、図３０（Ａ）（Ｂ）に示すような配置とすることで、表示装置の画素密
度を高めることが可能となる。例えば、表示装置の画素密度が１０００ｐｐｉ（ｐｉｘｅ
ｌ ｐｅｒ ｉｎｃｈ）を超える、または表示装置の画素密度が２０００ｐｐｉを超える
場合においても、図３０（Ａ）（Ｂ）に示すような配置とすることで、画素の開口率を高
めることができる。なお、ｐｐｉは、１インチあたりの画素数を表す単位である。
＜３−２．表示装置の画素回路＞
ここで、図３０（Ａ）（Ｂ）に示す半導体装置３００を表示装置の画素回路に適用する
場合の一例について、図３１を用いて説明する。
図３１は、半導体装置３００を表示装置が有する画素回路に適用した場合の一例を示す
回路図である。
図３１に示す半導体装置３００は、トランジスタＴｒ１と、トランジスタＴｒ２と、容
量素子Ｃｓ１と、発光素子３６０と、を有する。なお、図３１においては、半導体装置３
００が列方向に２つ隣接する構成を例示している。半導体装置３００が画素（または副画
素ともいう）の一つとして機能する。また、容量素子Ｃｓ１については、図３０において
図示していないが、例えば、トランジスタＴｒ１が有する導電膜３１２ｂと、トランジス
タＴｒ２が有する導電膜３２２ｂとの間の寄生容量を用いて形成することができる。
また、図３１に示す回路図においては、画素にデータ信号の書き込みを行うデータ線Ｄ
Ｌ＿Ｙ−１と、隣接する画素にデータ信号の書き込みを行うデータ線ＤＬ＿Ｙと、発光素
子に電位を供給するアノード線ＡＮＯＤＥ＿Ｘ−１と、隣接する発光素子に電位を供給す
るアノード線ＡＮＯＤＥ＿Ｘと、画素に走査信号を供給する走査線ＧＬ＿Ｘと、が示され
ている。
トランジスタＴｒ１のソース電極及びドレイン電極の一方は、データ線ＤＬ＿Ｙ−１に
電気的に接続される。さらに、トランジスタＴｒ１の第１のゲート電極及び第２のゲート
電極は、走査線ＧＬ＿Ｘに電気的に接続される。トランジスタＴｒ１は、データ信号のデ
ータの書き込みを制御する機能を有する。
容量素子Ｃｓ１の一対の電極の一方は、トランジスタＴｒ１のソース電極及びドレイン
電極の他方に電気的に接続される。また、容量素子Ｃｓ１の一対の電極の他方は、トラン
ジスタＴｒ２の第２のゲート電極（バックゲート電極ともいう）に電気的に接続される。
容量素子Ｃｓ１は、書き込まれたデータを保持する保持容量としての機能を有する。
トランジスタＴｒ２のソース電極及びドレイン電極の一方は、アノード線ＡＮＯＤＥ＿
Ｘ−１に電気的に接続される。
発光素子３６０の一対の電極の一方は、トランジスタＴｒ２のソース電極及びドレイン
電極の他方と電気的に接続され、他方は、カソード線ＣＡＴＨＯＤＥに電気的に接続され
る。なお、発光素子３６０の一対の電極の一方には、容量素子Ｃｓ１の一対の電極の他方
が電気的に接続される。
以上の構成が図３０（Ａ）（Ｂ）に示す半導体装置３００を表示装置の画素に適用する
場合の一例である。
＜３−３．半導体装置の構成＞
再び、図３０（Ａ）（Ｂ）に示す半導体装置３００の説明を行う。図３０（Ａ）（Ｂ）
に示す半導体装置３００を表示装置の画素に適用する場合、例えば、トランジスタのチャ
ネル長（Ｌ）及びチャネル幅（Ｗ）、あるいはトランジスタに接続する配線及び電極の線
幅などを比較的大きくすることができる。例えば、トランジスタＴｒ１とトランジスタＴ
ｒ２とを同じ平面上に配置する場合と比較して、図３０（Ａ）（Ｂ）に示すように、トラ
ンジスタＴｒ１とトランジスタＴｒ２との少なくとも一部を重ねて配置することで、線幅
などを大きくすることができるため、加工寸法のばらつきを低減することが可能となる。
また、トランジスタＴｒ１と、トランジスタＴｒ２とで、導電膜及び絶縁膜のいずれか
一方または双方を共通して用いることができるため、マスク枚数または工程数を削減する
ことが可能である。
例えば、トランジスタＴｒ１において、導電膜３２０がゲート電極として機能し、導電
膜３１２ａがソース電極として機能し、導電膜３１２ｂがドレイン電極として機能する。
また、トランジスタＴｒ１において、絶縁膜３１０がゲート絶縁膜として機能する。また
、トランジスタＴｒ２において、導電膜３１２ｂが第１のゲート電極として機能し、導電
膜３２２ａがソース電極として機能し、導電膜３２２ｂがドレイン電極として機能し、導
電膜３３０が第２のゲート電極として機能する。また、トランジスタＴｒ２において、絶
縁膜３１８が第１のゲート絶縁膜として機能し、絶縁膜３２４、３２６が第２のゲート絶
縁膜として機能する。
なお、本明細書等において、絶縁膜３１０を第１の絶縁膜と、絶縁膜３１８を第２の絶
縁膜と、絶縁膜３２４、３２６を第３の絶縁膜と、それぞれ呼称する場合がある。
また、導電膜３３０上には、絶縁膜３３４と、絶縁膜３３４上の絶縁膜３３６とが設け
られる。また、絶縁膜３３４、３３６には、導電膜３３０に達する開口部３８４が設けら
れる。また、絶縁膜３３６上には、導電膜３３８が設けられる。なお、導電膜３３８は、
開口部３８４を介して、導電膜３３０と接続される。
また、導電膜３３８上には、絶縁膜３４０と、ＥＬ層３４２と、導電膜３４４とが設け
られる。絶縁膜３４０は、導電膜３３８の側端部の一部を覆い、隣接する画素間での導電
膜３３８の短絡を防止する機能を有する。また、ＥＬ層３４２は、発光する機能を有する
。また、導電膜３３８と、ＥＬ層３４２と、導電膜３４４と、により発光素子３６０が構
成される。導電膜３３８は、発光素子３６０の一方の電極として機能し、導電膜３４４は
、発光素子３６０の他方の電極として機能する。
このように、本発明の一態様においては、トップゲート構造のトランジスタと、ボトム
ゲート構造のトランジスタとを組み合わせて用いることができる。
以上のように、本発明の一態様の半導体装置は、複数のトランジスタを積層構造とし、
トランジスタの設置面積を縮小させる。また、複数のトランジスタにおいて、絶縁膜及び
導電膜のいずれか一方または双方を共通して用いることで、マスク枚数または工程数を削
減することができる。
＜３−４．ゲート電極の構成＞
また、図３０（Ａ）（Ｂ）に示すように、トランジスタＴｒ２は、ゲート電極を２つ有
する構成である。
ここで、ゲート電極を２つ有する構成の効果について、図３０（Ａ）（Ｂ）及び、図３
２を用いて説明を行う。
なお、図３２は、図３０（Ａ）に示す一点鎖線Ｂ１−Ｂ２間における切断面の断面図に
相当する。また、図３２は、トランジスタＴｒ２のチャネル幅（Ｗ）方向の断面を含む。
図３２に示すように、酸化物半導体膜３２８は、導電膜３１２ｂ、及び導電膜３３０と
対向するように位置し、２つのゲート電極として機能する導電膜に挟まれている。導電膜
３１２ｂ及び導電膜３３０のチャネル幅方向の長さは、それぞれ酸化物半導体膜３２８の
チャネル幅方向の長さよりも長く、酸化物半導体膜３２８の全体は、絶縁膜３１８、３２
４、３２６を介して導電膜３１２ｂと導電膜３３０よって覆われている。
別言すると、導電膜３１２ｂ及び導電膜３３０は、酸化物半導体膜３２８の側端部より
も外側に位置する領域を有する。
このような構成とすることで、トランジスタＴｒ２に含まれる酸化物半導体膜３２８を
、導電膜３１２ｂ及び導電膜３３０の電界によって電気的に囲むことができる。トランジ
スタＴｒ２のように、第１のゲート電極及び第２のゲート電極の電界によって、チャネル
領域が形成される酸化物半導体膜を、電気的に囲むトランジスタのデバイス構造をＳｕｒ
ｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。
トランジスタＴｒ２は、Ｓ−ｃｈａｎｎｅｌ構造を有するため、第１のゲート電極とし
て機能する導電膜３１２ｂによってチャネルを誘起させるための電界を効果的に酸化物半
導体膜３２８に印加することができるため、トランジスタＴｒ２の電流駆動能力が向上し
、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であ
るため、トランジスタＴｒ２を微細化することが可能となる。また、トランジスタＴｒ２
は、第１のゲート電極として機能する導電膜３１２ｂ及び第２のゲート電極として機能す
る導電膜３３０によって囲まれた構造を有するため、機械的強度を高めることができる。
なお、図３０（Ｂ）に示すトランジスタＴｒ２は、第２のゲート電極として機能する導
電膜３３０をトランジスタＴｒ２のソース電極またはドレイン電極として機能する導電膜
３２２ａと電気的に接続させる構成を有しているが、これに限定されない。例えば、第１
のゲート電極と、第２のゲート電極とを接続させる構成としてもよい。この場合、絶縁膜
３１８、３２４、３２６に開口部を設けることで、第２のゲート電極として機能する導電
膜３３０は、該開口部において第１のゲート電極として機能する導電膜３１２ｂと電気的
に接続される。よって、導電膜３１２ｂと導電膜３３０には、同じ電位が与えられる。
＜３−５．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［基板］
基板３０２の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度
の耐熱性を有している必要がある。例えば、ガラス基板、セラミック基板、石英基板、サ
ファイア基板等を、基板３０２として用いてもよい。また、シリコンや炭化シリコンを材
料とした単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体
基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導体素子が設けら
れたものを、基板３０２として用いてもよい。なお、基板３０２として、ガラス基板を用
いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２０
０ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８０
０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等の大面積基板を用いることで、
大型の表示装置を作製することができる。
また、基板３０２として、可撓性基板を用い、可撓性基板上に直接、半導体装置３００
を形成してもよい。または、基板３０２と半導体装置３００の間に剥離層を設けてもよい
。剥離層は、その上に半導体装置を一部あるいは全部完成させた後、基板３０２より分離
し、他の基板に転載するのに用いることができる。その際、半導体装置３００は耐熱性の
劣る基板や可撓性の基板にも転載できる。
［導電膜］
導電膜３１２ａ、導電膜３１２ｂ、導電膜３２０、導電膜３２２ａ、導電膜３２２ｂ、
導電膜３３０、導電膜３３８、及び導電膜３４４としては、クロム（Ｃｒ）、銅（Ｃｕ）
、アルミニウム（Ａｌ）、金（Ａｕ）、銀（Ａｇ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）
、タンタル（Ｔａ）、チタン（Ｔｉ）、タングステン（Ｗ）、マンガン（Ｍｎ）、ニッケ
ル（Ｎｉ）、鉄（Ｆｅ）、コバルト（Ｃｏ）から選ばれた金属元素、または上述した金属
元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いてそれぞれ形成
することができる。
また、導電膜３１２ａ、導電膜３１２ｂ、導電膜３２０、導電膜３２２ａ、導電膜３２
２ｂ、導電膜３３０、導電膜３３８、及び導電膜３４４には、インジウムと錫とを有する
酸化物、タングステンとインジウムとを有する酸化物、タングステンとインジウムと亜鉛
とを有する酸化物、チタンとインジウムとを有する酸化物、チタンとインジウムと錫とを
有する酸化物、インジウムと亜鉛とを有する酸化物、シリコンとインジウムと錫とを有す
る酸化物、インジウムとガリウムと亜鉛とを有する酸化物等の酸化物導電体を適用するこ
ともできる。
特に、導電膜３２０及び導電膜３３０には、上述の酸化物導電体を好適に用いることが
できる。ここで、酸化物導電体について説明を行う。本明細書等において、酸化物導電体
をＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）と呼称してもよい。酸化物導電体としては、
例えば、酸化物半導体に酸素欠損を形成し、該酸素欠損に水素を添加すると、伝導帯近傍
にドナー準位が形成される。この結果、酸化物半導体は、導電性が高くなり導電体化する
。導電体化された酸化物半導体を、酸化物導電体ということができる。一般に、酸化物半
導体は、エネルギーギャップが大きいため、可視光に対して透光性を有する。一方、酸化
物導電体は、伝導帯近傍にドナー準位を有する酸化物半導体である。したがって、酸化物
導電体は、ドナー準位による吸収の影響は小さく、可視光に対して酸化物半導体と同程度
の透光性を有する。
また、導電膜３１２ａ、導電膜３１２ｂ、導電膜３２２ａ、導電膜３２２ｂ、導電膜３
３０、導電膜３３８、及び導電膜３４４には、Ｃｕ−Ｘ合金膜（Ｘは、Ｍｎ、Ｎｉ、Ｃｒ
、Ｆｅ、Ｃｏ、Ｍｏ、Ｔａ、またはＴｉ）を適用してもよい。Ｃｕ−Ｘ合金膜を用いるこ
とで、ウエットエッチングプロセスで加工できるため、製造コストを抑制することが可能
となる。
特に、導電膜３１２ａ、導電膜３１２ｂ、導電膜３２２ａ、導電膜３２２ｂ、及び導電
膜３３０のいずれか一つまたは複数には、上述のＣｕ−Ｘ合金膜を好適に用いることがで
きる。Ｃｕ−Ｘ合金膜としては、Ｃｕ−Ｍｎ合金膜が特に好ましい。
また、導電膜３１２ａ、導電膜３１２ｂ、導電膜３２０、導電膜３２２ａ、導電膜３２
２ｂ、及び導電膜３３０のいずれか一つまたは複数には、上述の金属元素の中でも、特に
アルミニウム、銅、チタン、タングステン、タンタル、及びモリブデンの中から選ばれる
いずれか一つまたは複数を有すると好適である。
また、導電膜３１２ａ、導電膜３１２ｂ、導電膜３２０、導電膜３２２ａ、導電膜３２
２ｂ、及び導電膜３３０のいずれか一つまたは複数には、窒素とタンタルを含む、所謂窒
化タンタル膜を用いると好適である。当該窒化タンタル膜は、導電性を有し、且つ、銅ま
たは水素に対して、高いバリア性を有する。また、窒化タンタル膜は、さらに自身からの
水素の放出が少ないため、酸化物半導体膜３０８と接する金属膜、または酸化物半導体膜
３０８の近傍の金属膜として、最も好適に用いることができる。
［絶縁膜］
絶縁膜３０６、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、絶縁膜３２４、絶縁膜３
２６、絶縁膜３３４、絶縁膜３３６、及び絶縁膜３４０としては、酸化シリコン膜、酸化
窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフ
ニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜
、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜および酸化ネオジム膜を一種以
上含む絶縁層を、それぞれ用いることができる。
また、絶縁膜３０６は、酸素の透過を抑制するブロッキング膜としての機能を有する。
例えば、絶縁膜３１４、絶縁膜３１６、酸化物半導体膜３０８、酸化物半導体膜３２８、
絶縁膜３２４、及び絶縁膜３２６のいずれか一つまたは複数が過剰酸素領域を有する場合
において、絶縁膜３０６によって酸素の透過を抑制することができる。
なお、酸化物半導体膜３０８及び酸化物半導体膜３２８のいずれか一方または双方と接
する絶縁膜としては、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に
酸素を含有する領域（過剰酸素領域）を有することがより好ましい。別言すると、過剰酸
素領域を有する酸化物絶縁膜は、酸素を放出することが可能な絶縁膜である。
なお、上述の過剰酸素領域を有する酸化物絶縁膜としては、例えば、酸素雰囲気下にて
絶縁膜を形成する、成膜後の絶縁膜を酸素雰囲気下で熱処理を行う、または成膜後の絶縁
膜中に酸素を添加することで形成すればよい。成膜後の絶縁膜中に酸素を添加する方法と
しては、プラズマ処理が好ましい。
また、トランジスタＴｒ１及びトランジスタＴｒ２のゲート絶縁膜として機能する絶縁
膜には、酸化ハフニウムを用いてもよい。ゲート絶縁膜として機能する絶縁膜に酸化ハフ
ニウムを用いる場合、以下の効果を奏する。
酸化ハフニウムは、酸化シリコンや酸化窒化シリコンと比べて比誘電率が高い。したが
って、酸化シリコンを用いた場合と比べて、絶縁膜の膜厚を大きくできるため、トンネル
電流によるリーク電流を小さくすることができる。すなわち、オフ電流の小さいトランジ
スタを実現することができる。さらに、結晶構造を有する酸化ハフニウムは、非晶質構造
を有する酸化ハフニウムと比べて高い比誘電率を備える。したがって、オフ電流の小さい
トランジスタとするためには、結晶構造を有する酸化ハフニウムを用いることが好ましい
。結晶構造の例としては、単斜晶系や立方晶系などが挙げられる。ただし、本発明の一態
様は、これらに限定されない。
また、トランジスタＴｒ１及びトランジスタＴｒ２のゲート絶縁膜として機能する絶縁
膜には、窒化シリコンを用いてもよい。ゲート絶縁膜として機能する絶縁膜に窒化シリコ
ンを用いる場合、以下の効果を奏する。窒化シリコンは、酸化シリコンと比較して比誘電
率が高く、酸化シリコンと同等の静電容量を得るのに必要な膜厚が大きいため、絶縁膜を
厚膜化することができる。よって、トランジスタＴｒ１及びトランジスタＴｒ２の絶縁耐
圧の低下を抑制、さらには絶縁耐圧を向上させて、トランジスタＴｒ１及びトランジスタ
Ｔｒ２の静電破壊を抑制することができる。
また、絶縁膜３１０、３１６、３１８、３２４、３２６は、酸化物半導体膜３０８また
は酸化物半導体膜３２８のいずれか一方または双方に酸素を供給する機能を有する。すな
わち、絶縁膜３１０、３１６、３１８、３２４、３２６は、酸素を有する。また、絶縁膜
３１０、３２４は、酸素を透過することのできる絶縁膜である。なお、絶縁膜３１０は、
後に形成する導電膜３２０を形成する際の、酸化物半導体膜３０８へのダメージ緩和膜と
しても機能し、絶縁膜３２４は、後に形成する絶縁膜３２６を形成する際の、酸化物半導
体膜３２８へのダメージ緩和膜としても機能する。
絶縁膜３１０、３２４としては、厚さが５ｎｍ以上１５０ｎｍ以下、好ましくは５ｎｍ
以上５０ｎｍ以下の酸化シリコン、酸化窒化シリコン等を用いることができる。
また、絶縁膜３１０、３２４は、欠陥量が少ないことが好ましく、代表的には、ＥＳＲ
測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる信号のス
ピン密度が３×１０１７ｓｐｉｎｓ／ｃｍ３以下であることが好ましい。これは、絶縁膜
３１４、３２４に含まれる欠陥密度が多いと、欠陥に酸素が結合してしまい、絶縁膜３１
４における酸素の透過量が減少してしまう。
また、絶縁膜３１０、３２４は、窒素酸化物に起因する準位密度が低い酸化物絶縁膜を
用いて形成することができる。なお、当該窒素酸化物に起因する準位密度は、酸化物半導
体膜の価電子帯の上端のエネルギー（Ｅｖ＿ｏｓ）と酸化物半導体膜の伝導帯の下端のエ
ネルギー（Ｅｃ＿ｏｓ）の間に形成され得る場合がある。上記酸化物絶縁膜として、窒素
酸化物の放出量が少ない酸化窒化シリコン膜、または窒素酸化物の放出量が少ない酸化窒
化アルミニウム膜等を用いることができる。
なお、窒素酸化物の放出量の少ない酸化窒化シリコン膜は、昇温脱離ガス分析法（ＴＤ
Ｓ）において、窒素酸化物の放出量よりアンモニアの放出量が多い膜であり、代表的には
アンモニアの放出量が１×１０１８ｃｍ−３以上５×１０１９ｃｍ−３以下である。なお
、上記のアンモニアの放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以
下、または５０℃以上５５０℃以下の範囲での総量である。また、上記のアンモニアの放
出量は、ＴＤＳにおけるアンモニア分子に換算しての総量である。
窒素酸化物（ＮＯｘ、ｘは０を越えて２以下、好ましくは１以上２以下）、代表的には
ＮＯ２またはＮＯは、絶縁膜３１０、３２４などに準位を形成する。当該準位は、酸化物
半導体膜３０８、３２８のエネルギーギャップ内に位置する。そのため、窒素酸化物が、
絶縁膜３１０及び酸化物半導体膜３０８の界面、または絶縁膜３２４及び酸化物半導体膜
３２８の界面に拡散すると、当該準位が絶縁膜３１０、３２４側において電子をトラップ
する場合がある。この結果、トラップされた電子が、絶縁膜３１０及び酸化物半導体膜３
０８の界面近傍、または絶縁膜３２４及び酸化物半導体膜３２８の界面近傍に留まるため
、トランジスタのしきい値電圧をプラス方向にシフトさせてしまう。
また、窒素酸化物は、加熱処理においてアンモニア及び酸素と反応する。絶縁膜３２４
に含まれる窒素酸化物は、加熱処理において、絶縁膜３２６に含まれるアンモニアと反応
するため、絶縁膜３２４に含まれる窒素酸化物が低減される。このため、絶縁膜３２４及
び酸化物半導体膜３２８の界面において、電子がトラップされにくい。
絶縁膜３１０、３２４として、上記酸化物絶縁膜を用いることで、トランジスタのしき
い値電圧のシフトを低減することが可能であり、トランジスタの電気特性の変動を低減す
ることができる。
なお、トランジスタの作製工程の加熱処理、代表的には３００℃以上３５０℃未満の加
熱処理により、絶縁膜３１０、３２４は、１００Ｋ以下のＥＳＲで測定して得られたスペ
クトルにおいてｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００
１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下の第
３のシグナルが観測される。なお、第１のシグナル及び第２のシグナルのスプリット幅、
並びに第２のシグナル及び第３のシグナルのスプリット幅は、ＸバンドのＥＳＲ測定にお
いて約５ｍＴである。また、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ
値が２．００１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９
６６以下である第３のシグナルのスピンの密度の合計が１×１０１８ｓｐｉｎｓ／ｃｍ３
未満であり、代表的には１×１０１７ｓｐｉｎｓ／ｃｍ３以上１×１０１８ｓｐｉｎｓ／
ｃｍ３未満である。
なお、１００Ｋ以下のＥＳＲスペクトルにおいて、ｇ値が２．０３７以上２．０３９以
下の第１のシグナル、ｇ値が２．００１以上２．００３以下の第２のシグナル、及びｇ値
が１．９６４以上１．９６６以下である第３のシグナルのスピンの密度の合計は、窒素酸
化物（ＮＯｘ、ｘは０より大きく２以下、好ましくは１以上２以下）起因のシグナルのス
ピンの密度の合計に相当する。窒素酸化物の代表例としては、一酸化窒素、二酸化窒素等
がある。即ち、ｇ値が２．０３７以上２．０３９以下の第１のシグナル、ｇ値が２．００
１以上２．００３以下の第２のシグナル、及びｇ値が１．９６４以上１．９６６以下であ
る第３のシグナルのスピンの密度の合計が少ないほど、酸化物絶縁膜に含まれる窒素酸化
物の含有量が少ないといえる。
また、上記酸化物絶縁膜は、ＳＩＭＳで測定される窒素濃度が６×１０２０ａｔｏｍｓ
／ｃｍ３以下である。
基板温度が２２０℃以上３５０℃以下であり、シラン及び一酸化二窒素を用いたＰＥＣ
ＶＤ法を用いて、上記酸化物絶縁膜を形成することで、緻密であり、且つ硬度の高い膜を
形成することができる。
絶縁膜３１４は、窒素または水素の少なくとも一方を有する。絶縁膜３１４としては、
例えば、窒化物絶縁膜が挙げられる。該窒化物絶縁膜としては、例えば、窒化シリコン、
窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を用いて形成することが
できる。絶縁膜３１４に含まれる水素濃度は、１×１０２２ａｔｏｍｓ／ｃｍ３以上であ
ると好ましい。また、絶縁膜３１４は、酸化物半導体膜３０８のソース領域３０８ｓ、及
びドレイン領域３０８ｄと接する。また、絶縁膜３１４は、導電膜３２０と接する領域を
有する。したがって、絶縁膜３１４と接するソース領域３０８ｓ、ドレイン領域３０８ｄ
、及び導電膜３２０中の水素濃度が高くなり、ソース領域３０８ｓ、ドレイン領域３０８
ｄ、及び導電膜３２０のキャリア密度を高めることができる。なお、ソース領域３０８ｓ
、ドレイン領域３０８ｄ、及び導電膜３２０としては、それぞれ絶縁膜３１４と接するこ
とで、膜中の水素濃度が同じ領域を有する場合がある。
絶縁膜３１６、３１８、３２６は、化学量論的組成を満たす酸素よりも多くの酸素を含
む酸化物絶縁膜を用いて形成する。化学量論的組成を満たす酸素よりも多くの酸素を含む
酸化物絶縁膜は、加熱により酸素の一部が放出する。化学量論的組成を満たす酸素よりも
多くの酸素を含む酸化物絶縁膜は、ＴＤＳにて、酸素分子に換算しての酸素の放出量が１
．０×１０１９ｃｍ−３以上、好ましくは３．０×１０２０ｃｍ−３以上である。なお、
上記の酸素の放出量は、ＴＤＳにおける加熱処理の温度が５０℃以上６５０℃以下、また
は５０℃以上５５０℃以下の範囲での総量である。また、上記の酸素の放出量は、ＴＤＳ
における酸素分子に換算しての総量である。
絶縁膜３１６、３１８、３２６としては、厚さが３０ｎｍ以上５００ｎｍ以下、好まし
くは５０ｎｍ以上４００ｎｍ以下の、酸化シリコン、酸化窒化シリコン等を用いることが
できる。
また、絶縁膜３１６、３１８、３２６は、欠陥量が少ないことが好ましく、代表的には
、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現れる
信号のスピン密度が１．５×１０１８ｓｐｉｎｓ／ｃｍ３未満、さらには１×１０１８ｓ
ｐｉｎｓ／ｃｍ３以下であることが好ましい。
また、絶縁膜３２４と絶縁膜３２６は、同種の材料の絶縁膜を用いることができるため
、絶縁膜３２４と絶縁膜３２６との界面が明確に確認できない場合がある。したがって、
本実施の形態においては、絶縁膜３２４と絶縁膜３２６との界面を、破線で図示している
。
絶縁膜３３４は、トランジスタＴｒ１及びトランジスタＴｒ２の保護絶縁膜としての機
能を有する。
絶縁膜３３４は、水素及び窒素のいずれか一方または双方を有する。または、絶縁膜３
３４は、窒素及びシリコンを有する。また、絶縁膜３３４は、酸素、水素、水、アルカリ
金属、アルカリ土類金属等のブロッキングできる機能を有する。絶縁膜３３４を設けるこ
とで、酸化物半導体膜３０８及び酸化物半導体膜３２８からの酸素の外部への拡散と、絶
縁膜３１０、３１６、３２４、３２６に含まれる酸素の外部への拡散と、外部から酸化物
半導体膜３０８、３２８への水素、水等の入り込みを防ぐことができる。
絶縁膜３３４としては、例えば、窒化物絶縁膜を用いることができる。該窒化物絶縁膜
としては、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム
等がある。
［酸化物半導体膜］
酸化物半導体膜３０８及び酸化物半導体膜３２８としては、それぞれ先に示す材料を用
いることができる。
酸化物半導体膜３０８及び酸化物半導体膜３２８がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ
−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数
比は、Ｉｎ＞Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元
素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ
：Ｍ：Ｚｎ＝４：２：４．１等が挙げられる。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８がＩｎ−Ｍ−Ｚｎ酸化物の場合
、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の
原子数比は、Ｉｎ≦Ｍを満たす組成でもよい。このようなスパッタリングターゲットの金
属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．
２、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚｎ＝１：
３：６、等が挙げられる。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８が、それぞれＩｎ−Ｍ−Ｚｎ酸
化物の場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含む
ターゲットを用いると好ましい。多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用い
ることで、結晶性を有する酸化物半導体膜３０８及び酸化物半導体膜３２８を形成しやす
くなる。なお、成膜される酸化物半導体膜３０８及び酸化物半導体膜３２８の原子数比は
それぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイ
ナス４０％の変動を含む。例えば、酸化物半導体膜３０８及び酸化物半導体膜３２８のス
パッタリングターゲットとして、原子数比がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１を用いる
場合、成膜される酸化物半導体膜３０８及び酸化物半導体膜３２８の原子数比は、Ｉｎ：
Ｇａ：Ｚｎ＝４：２：３近傍となる場合がある。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８は、エネルギーギャップが２ｅ
Ｖ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。このように、エ
ネルギーギャップの広い酸化物半導体を用いることで、トランジスタＴｒ１及びトランジ
スタＴｒ２のオフ電流を低減することができる。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８の厚さは、それぞれ３ｎｍ以上
２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５
０ｎｍ以下とする。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８に含まれる水素は、金属原子と
結合する酸素と反応して水になると共に、酸素が脱離した格子（または酸素が脱離した部
分）に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成
される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアで
ある電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたト
ランジスタはノーマリーオン特性となりやすい。このため、酸化物半導体膜３０８及び酸
化物半導体膜３２８は水素ができる限り低減されていることが好ましい。
具体的には、酸化物半導体膜３０８及び酸化物半導体膜３２８において、ＳＩＭＳ分析
により得られる水素濃度を、それぞれ２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは
５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３
以下、５×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ
３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１
０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８において、第１４族元素の一つ
であるシリコンまたは炭素が含まれると、酸化物半導体膜３０８及び酸化物半導体膜３２
８において酸素欠損が増加し、ｎ型化してしまう。このため、酸化物半導体膜３０８及び
酸化物半導体膜３２８におけるＳＩＭＳ分析により得られるシリコン濃度を、それぞれ２
×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下と
する。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８におけるＳＩＭＳ分析により得ら
れる炭素濃度を、それぞれ２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８において、ＳＩＭＳ分析により
得られるアルカリ金属またはアルカリ土類金属の濃度を、それぞれ１×１０１８ａｔｏｍ
ｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属
及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、ト
ランジスタのオフ電流が増大してしまうことがある。このため、酸化物半導体膜３０８及
び酸化物半導体膜３２８のアルカリ金属またはアルカリ土類金属の濃度を低減することが
好ましい。
また、酸化物半導体膜３０８及び酸化物半導体膜３２８は、それぞれ非単結晶構造でも
よい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅ
ｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造
、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥
準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。
なお、上記記載の、導電膜、絶縁膜、酸化物半導体膜などの様々な膜としては、スパッ
タリング法、プラズマ化学気相堆積（ＰＥＣＶＤ：（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ
Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ））法、熱ＣＶＤ（Ｃｈｅｍｉｃ
ａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成することができる。なお、熱Ｃ
ＶＤ法として、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏ
ｒ Ｄｅｐｏｓｉｔｉｏｎ）法、またはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓ
ｉｔｉｏｎ）法などが挙げられる。
熱ＣＶＤ法は、プラズマを使わない成膜方法のため、プラズマダメージにより欠陥が生
成されることが無いという利点を有する。
熱ＣＶＤ法は、原料ガス及び酸化剤を同時にチャンバー内に送り、チャンバー内を大気
圧または減圧下とし、基板近傍または基板上で反応させて基板上に堆積させることで成膜
を行ってもよい。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスを
用いて、成膜を行ってもよい。
ＭＯＣＶＤ法、ＡＬＤ法などの熱ＣＶＤ法は、上記実施形態の導電膜、絶縁膜、酸化物
半導体膜などの様々な膜を形成することができ、例えば、Ｉｎ−Ｇａ−ＺｎＯ膜を成膜す
る場合には、トリメチルインジウム、トリメチルガリウム、及びジメチル亜鉛を用いる。
なお、トリメチルインジウムの化学式は、Ｉｎ（ＣＨ３）３である。また、トリメチルガ
リウムの化学式は、Ｇａ（ＣＨ３）３である。また、ジメチル亜鉛の化学式は、Ｚｎ（Ｃ
Ｈ３）２である。また、これらの組み合わせに限定されず、トリメチルガリウムに代えて
トリエチルガリウム（化学式Ｇａ（Ｃ２Ｈ５）３）を用いることもでき、ジメチル亜鉛に
代えてジエチル亜鉛（化学式Ｚｎ（Ｃ２Ｈ５）２）を用いることもできる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体化合物を含む液体（ハフニウムアルコキシドや、テトラキスジメチル
アミドハフニウム（ＴＤＭＡＨ）などのハフニウムアミド）を気化させた原料ガスと、酸
化剤としてオゾン（Ｏ３）の２種類のガスを用いる。なお、テトラキスジメチルアミドハ
フニウムの化学式はＨｆ［Ｎ（ＣＨ３）２］４である。また、他の材料液としては、テト
ラキス（エチルメチルアミド）ハフニウムなどがある。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体化合物を含む液体（トリメチルアルミニウム（ＴＭＡ）など）を
気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。なお、トリメチル
アルミニウムの化学式はＡｌ（ＣＨ３）３である。また、他の材料液としては、トリス（
ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、アルミニウムトリス（２
，２，６，６−テトラメチル−３，５−ヘプタンジオナート）などがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、吸着物に含まれる塩素を除去し、酸化性ガス（Ｏ
２、一酸化二窒素）のラジカルを供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスとを用いて初期タングステン膜を形成し、その後、ＷＦ６ガスとＨ２
ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガスを
用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−ＺｎＯ
膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスとを用いてＩｎ−Ｏ層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚ
ｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層
、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに代えてＡｒ
等の不活性ガスでバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まないＯ
３ガスを用いる方が好ましい。また、Ｉｎ（ＣＨ３）３ガスに代えて、Ｉｎ（Ｃ２Ｈ５）
３ガスを用いても良い。また、Ｇａ（ＣＨ３）３ガスに代えて、Ｇａ（Ｃ２Ｈ５）３ガス
を用いても良い。また、Ｚｎ（ＣＨ３）２ガスを用いても良い。
＜３−６．半導体装置の構成例２＞
次に、図３０（Ａ）（Ｂ）に示す半導体装置３００の変形例について、図３３を用いて
説明する。
図３３は、図３０（Ｂ）に示す半導体装置３００の変形例の断面図である。
図３３は、半導体装置３００が有するトランジスタＴｒ２の第２のゲート電極として機
能する導電膜３３０と、導電膜３３０上の絶縁膜３３４が設けられない構成である。また
、図３３では、絶縁膜３２４及び絶縁膜３２６に設けられる開口部３８２と、絶縁膜３３
４及び絶縁膜３３６に設けられる開口部３８４との代わりに、絶縁膜３２４、絶縁膜３２
６、及び絶縁膜３３６に開口部３８３が設けられる構成である。このように、開口部を１
つとすることで、製造工程を少なくできるため好適である。
＜３−７．半導体装置の構成例３＞
次に、図３０（Ａ）（Ｂ）に示す半導体装置３００の変形例について、図３４（Ａ）（
Ｂ）及び図３５（Ａ）（Ｂ）を用いて説明する。
ここでは、酸化物半導体膜の積層構造について説明する。
図３４（Ａ）（Ｂ）は、半導体装置３００が有するトランジスタＴｒ２のチャネル長（
Ｌ）方向の断面図である。
図３４（Ａ）は、トランジスタＴｒ２が有する酸化物半導体膜３２８を、酸化物半導体
膜３２８ａと、酸化物半導体膜３２８ａ上の酸化物半導体膜３２８ｂと、酸化物半導体膜
３２８ｂ上の酸化物半導体膜３２８ｃと、を有する構成である。すなわち酸化物半導体膜
が３層の積層構造である。
図３４（Ｂ）は、トランジスタＴｒ２が有する酸化物半導体膜３２８を、酸化物半導体
膜３２８ｂと、酸化物半導体膜３２８ｂ上の酸化物半導体膜３２８ｃと、を有する構成で
ある。すなわち酸化物半導体膜が２層の積層構造である。
酸化物半導体膜３２８及び酸化物半導体膜３２８に接する絶縁膜のバンド構造の一例を
図３５（Ａ）（Ｂ）に示す。
図３５（Ａ）は、絶縁膜３１８、酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃ、及び
絶縁膜３２４を有する積層構造の膜厚方向のバンド構造の一例である。また、図３５（Ｂ
）は、絶縁膜３１８、酸化物半導体膜３２８ｂ、３２８ｃ、及び絶縁膜３２４を有する積
層構造の膜厚方向のバンド構造の一例である。なお、バンド構造は、理解を容易にするた
め絶縁膜３１８、酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃ、及び絶縁膜３２４の伝
導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図３５（Ａ）は、絶縁膜３１８、及び絶縁膜３２４として酸化シリコン膜を用い
、酸化物半導体膜３２８ａとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の
金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜３２８
ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲッ
トを用いて形成される酸化物半導体膜を用い、酸化物半導体膜３２８ｃとして金属元素の
原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸
化物半導体膜を用いる構成のバンド図である。
また、図３５（Ｂ）は、絶縁膜３１８、及び絶縁膜３２４として酸化シリコン膜を用い
、酸化物半導体膜３２８ｂとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．
１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物半導体膜３
２８ｃとして金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲッ
トを用いて形成される金属酸化膜を用いる構成のバンド図である。
図３５（Ａ）（Ｂ）に示すように、酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃにお
いて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化ま
たは連続接合するともいうことができる。このようなバンド構造を有するためには、酸化
物半導体膜３２８ａと酸化物半導体膜３２８ｂとの界面、または酸化物半導体膜３２８ｂ
と酸化物半導体膜３２８ｃとの界面において、トラップ中心や再結合中心のような欠陥準
位、を形成するような不純物が存在しないとする。
酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃに連続接合を形成するためには、ロード
ロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各膜
を大気に触れさせることなく連続して積層することが必要となる。
図３５（Ａ）（Ｂ）に示す構成とすることで酸化物半導体膜３２８ｂがウェル（井戸）
となり、上記積層構造を用いたトランジスタにおいて、チャネル領域が酸化物半導体膜３
２８ｂに形成されることがわかる。
なお、酸化物半導体膜３２８ａ、３２８ｃを設けることにより、トラップ準位を酸化物
半導体膜３２８ｂより遠ざけることができる。
また、トラップ準位がチャネル領域として機能する酸化物半導体膜３２８ｂの伝導帯下
端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、トラップ準位に電子
が蓄積しやすくなってしまう。トラップ準位に電子が蓄積されることで、マイナスの固定
電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって
、トラップ準位が酸化物半導体膜３２８ｂの伝導帯下端のエネルギー準位（Ｅｃ）より真
空準位に近くなるような構成にすると好ましい。このようにすることで、トラップ準位に
電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に
、電界効果移動度を高めることができる。
また、酸化物半導体膜３２８ａ、３２８ｃは、酸化物半導体膜３２８ｂよりも伝導帯下
端のエネルギー準位が真空準位に近く、代表的には、酸化物半導体膜３２８ｂの伝導帯下
端のエネルギー準位と、酸化物半導体膜３２８ａ、３２８ｃの伝導帯下端のエネルギー準
位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ
以下である。すなわち、酸化物半導体膜３２８ａ、３２８ｃの電子親和力と、酸化物半導
体膜３２８ｂの電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２
ｅＶ以下、または１ｅＶ以下である。
このような構成を有することで、酸化物半導体膜３２８ｂが電流の主な経路となり、チ
ャネル領域として機能する。また、酸化物半導体膜３２８ａ、３２８ｃは、チャネル領域
が形成される酸化物半導体膜３２８ｂを構成する金属元素の一種以上から構成される酸化
物半導体膜であるため、酸化物半導体膜３２８ａと酸化物半導体膜３２８ｂとの界面、ま
たは酸化物半導体膜３２８ｂと酸化物半導体膜３２８ｃとの界面において、界面散乱が起
こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジス
タの電界効果移動度が高くなる。
また、酸化物半導体膜３２８ａ、３２８ｃは、チャネル領域の一部として機能すること
を防止するため、導電率が十分に低い材料を用いる。または、酸化物半導体膜３２８ａ、
３２８ｃには、電子親和力（真空準位と伝導帯下端のエネルギー準位との差）が酸化物半
導体膜３２８ｂよりも小さく、伝導帯下端のエネルギー準位が酸化物半導体膜３２８ｂの
伝導帯下端エネルギー準位と差分（バンドオフセット）を有する材料を用いる。また、ド
レイン電圧の大きさに依存したしきい値電圧の差が生じることを抑制するためには、酸化
物半導体膜３２８ａ、３２８ｃの伝導帯下端のエネルギー準位が、酸化物半導体膜３２８
ｂの伝導帯下端のエネルギー準位よりも真空準位に近い材料を用いると好適である。例え
ば、酸化物半導体膜３２８ｂの伝導帯下端のエネルギー準位と、酸化物半導体膜３２８ａ
、３２８ｃの伝導帯下端のエネルギー準位との差が、０．２ｅＶ以上、好ましくは０．５
ｅＶ以上とすることが好ましい。
また、酸化物半導体膜３２８ａ、３２８ｃは、膜中にスピネル型の結晶構造が含まれな
いことが好ましい。酸化物半導体膜３２８ａ、３２８ｃの膜中にスピネル型の結晶構造を
含む場合、該スピネル型の結晶構造と他の領域との界面において、導電膜３２２ａ、３２
２ｂの構成元素が酸化物半導体膜３２８ｂへ拡散してしまう場合がある。なお、酸化物半
導体膜３２８ａ、３２８ｃが後述するＣＡＡＣ−ＯＳである場合、導電膜３２２ａ、３２
２ｂの構成元素、例えば、銅元素のブロッキング性が高くなり好ましい。
酸化物半導体膜３２８ａ、３２８ｃの膜厚は、導電膜３２２ａ、３２２ｂの構成元素が
酸化物半導体膜３２８ｂに拡散することを抑制することのできる膜厚以上であって、絶縁
膜３２４から酸化物半導体膜３２８ｂへの酸素の供給を抑制する膜厚未満とする。例えば
、酸化物半導体膜３２８ａ、３２８ｃの膜厚が１０ｎｍ以上であると、導電膜３２２ａ、
３２２ｂの構成元素が酸化物半導体膜３２８ｂへ拡散するのを抑制することができる。ま
た、酸化物半導体膜３２８ａ、３２８ｃの膜厚を１００ｎｍ以下とすると、絶縁膜３２４
から酸化物半導体膜３２８ｂへ効果的に酸素を供給することができる。
酸化物半導体膜３２８ａ、３２８ｃがＩｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、ま
たはＳｎ）であるとき、ＭをＩｎより高い原子数比で有することで、酸化物半導体膜３２
８ａ、３２８ｃのエネルギーギャップを大きく、電子親和力を小さくしうる。よって、酸
化物半導体膜３２８ｂとの電子親和力の差をＭの組成によって制御することが可能となる
場合がある。また、Ｍは、酸素との結合力が強い金属元素であるため、これらの元素をＩ
ｎより高い原子数比で有することで、酸素欠損が生じにくくなる。
また、酸化物半導体膜３２８ａ、３２８ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎお
よびＯを除いてのＩｎおよびＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％
未満、Ｍが５０ａｔｏｍｉｃ％より高く、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％
未満、Ｍが７５ａｔｏｍｉｃ％より高くする。また、酸化物半導体膜３２８ａ、３２８ｃ
として、酸化ガリウム膜を用いてもよい。
また、酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜３２８ｂと比較して、酸化物半導体膜３２８ａ、３２８ｃに含まれるＭ
の原子数比が大きく、代表的には、酸化物半導体膜３２８ｂに含まれる上記原子と比較し
て、１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比である
。
また、酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃが、Ｉｎ−Ｍ−Ｚｎ酸化物の場合
、酸化物半導体膜３２８ｂをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、酸化物半
導体膜３２８ａ、３２８ｃをＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、
ｙ２／ｘ２がｙ１／ｘ１よりも大きく、好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも１．
５倍以上である。より好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも２倍以上大きく、さら
に好ましくは、ｙ２／ｘ２がｙ１／ｘ１よりも３倍以上または４倍以上大きい。このとき
、酸化物半導体膜３２８ｂにおいて、ｙ１がｘ１以上であると、酸化物半導体膜３２８ｂ
を用いるトランジスタに安定した電気特性を付与できるため好ましい。ただし、ｙ１がｘ
１の３倍以上になると、酸化物半導体膜３２８ｂを用いるトランジスタの電界効果移動度
が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。
酸化物半導体膜３２８ｂがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導体膜３２８ｂを成
膜するために用いるターゲットにおいて、金属元素の原子数比をＩｎ：Ｍ：Ｚｎ＝ｘ１：
ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって
、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお
、ｚ１／ｙ１を１以上６以下とすることで、酸化物半導体膜３２８ｂとして後述のＣＡＡ
Ｃ−ＯＳが形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉ
ｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３
：１：２等がある。
また、酸化物半導体膜３２８ａ、３２８ｃがＩｎ−Ｍ−Ｚｎ酸化物の場合、酸化物半導
体膜３２８ａ、３２８ｃを成膜するために用いるターゲットにおいて、金属元素の原子数
比をＩｎ：Ｍ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ
２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。また、Ｉ
ｎに対するＭの原子数比率を大きくすることで、酸化物半導体膜３２８ａ、３２８ｃのエ
ネルギーギャップを大きく、電子親和力を小さくすることが可能であるため、ｙ２／ｘ２
を３以上、または４以上とすることが好ましい。ターゲットの金属元素の原子数比の代表
例としては、Ｉｎ：Ｍ：Ｚｎ＝１：３：２、Ｉｎ：Ｍ：Ｚｎ＝１：３：４、Ｉｎ：Ｍ：Ｚ
ｎ＝１：３：５、Ｉｎ：Ｍ：Ｚｎ＝１：３：６、Ｉｎ：Ｍ：Ｚｎ＝１：４：２、Ｉｎ：Ｍ
：Ｚｎ＝１：４：４、Ｉｎ：Ｍ：Ｚｎ＝１：４：５、Ｉｎ：Ｍ：Ｚｎ＝１：５：５等があ
る。
また、酸化物半導体膜３２８ａ、３２８ｃがＩｎ−Ｍ酸化物の場合、Ｍとして２価の金
属原子（例えば、亜鉛など）を含まない構成とすることで、スピネル型の結晶構造を含有
しない酸化物半導体膜３２８ａ、３２８ｃを形成することができる。また、酸化物半導体
膜３２８ａ、３２８ｃとしては、例えば、Ｉｎ−Ｇａ酸化物膜を用いることができる。該
Ｉｎ−Ｇａ酸化物としては、例えば、Ｉｎ−Ｇａ金属酸化物ターゲット（Ｉｎ：Ｇａ＝７
：９３）を用いて、スパッタリング法により形成することができる。また、酸化物半導体
膜３２８ａ、３２８ｃを、ＤＣ放電を用いたスパッタリング法で成膜するためには、Ｉｎ
：Ｍ＝ｘ：ｙ［原子数比］としたときに、ｙ／（ｘ＋ｙ）を０．９６以下、好ましくは０
．９５以下、例えば０．９３とするとよい。
なお、酸化物半導体膜３２８ａ、３２８ｂ、３２８ｃの原子数比はそれぞれ、誤差とし
て上記の原子数比のプラスマイナス４０％の変動を含む。
なお、図３４（Ａ）（Ｂ）では、トランジスタＴｒ２の酸化物半導体膜３２８が、２層
及び３層の積層構造について例示したが、トランジスタＴｒ１が有する酸化物半導体膜３
０８においても、同様の構成としてもよい。
このように、本発明の半導体装置としては、第２のゲート電極の有無、または酸化物半
導体膜の積層構造を変えて適用してもよい。また、本実施の形態に係るトランジスタは、
上記の構造のそれぞれを自由に組み合わせることが可能である。
＜３−８．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置３００の作製方法について、図３６乃至図４５を用
いて説明する。
なお、図３６（Ａ）、図３７（Ａ）、図３８（Ａ）、図３９（Ａ）、図４０（Ａ）、図
４１（Ａ）、図４２（Ａ）、図４３（Ａ）、図４４（Ａ）、及び図４５（Ａ）は、半導体
装置３００の作製方法を説明する上面図であり、図３６（Ｂ）、図３７（Ｂ）、図３８（
Ｂ）、図３９（Ｂ）、図４０（Ｂ）、図４１（Ｂ）、図４２（Ｂ）、図４３（Ｂ）、図４
４（Ｂ）、及び図４５（Ｂ）は、半導体装置３００の作製方法を説明する断面図である。
まず、基板３０２上に絶縁膜３０６を形成し、絶縁膜３０６上に酸化物半導体膜を形成
する。その後、当該酸化物半導体膜を島状に加工することで、酸化物半導体膜３０８を形
成する（図３６（Ａ）（Ｂ）参照）。
本実施の形態では、基板３０２としてガラス基板を用いることができる。
絶縁膜３０６としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜３０６として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と
、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜３０６を形成した後、絶縁膜３０６に酸素を添加してもよい。絶縁膜３０
６に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理
法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁
膜３０６に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウ
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンか
ら選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わ
せた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物
、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成するこ
とができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜３０６への酸素添加量を増加させることができる
。
酸化物半導体膜３０８としては、スパッタリング法、塗布法、パルスレーザー蒸着法、
レーザーアブレーション法、熱ＣＶＤ法等により形成することができる。なお、酸化物半
導体膜３０８への加工には、酸化物半導体膜上にリソグラフィ工程によりマスクを形成し
た後、該マスクを用いて酸化物半導体膜の一部をエッチングすること形成することができ
る。また、印刷法を用いて、素子分離された酸化物半導体膜３０８を直接形成してもよい
。
スパッタリング法で酸化物半導体膜を形成する場合、プラズマを発生させるための電源
装置は、ＲＦ電源装置、ＡＣ電源装置、ＤＣ電源装置等を適宜用いることができる。また
、酸化物半導体膜を形成する場合のスパッタリングガスは、希ガス（代表的にはアルゴン
）、酸素、希ガス及び酸素の混合ガスを適宜用いる。なお、希ガス及び酸素の混合ガスの
場合、希ガスに対して酸素のガス比を高めることが好ましい。
なお、酸化物半導体膜を形成する際に、例えば、スパッタリング法を用いる場合、基板
温度を１５０℃以上７５０℃以下、または１５０℃以上４５０℃以下、または２００℃以
上３５０℃以下として、酸化物半導体膜を成膜することで、結晶性を高めることができる
ため好ましい。
なお、本実施の形態においては、酸化物半導体膜３０８として、スパッタリング装置を
用い、スパッタリングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ
＝４：２：４．１［原子数比］）を用いて、膜厚４０ｎｍの酸化物半導体膜を成膜する。
また、酸化物半導体膜３０８を形成した後、加熱処理を行い、酸化物半導体膜３０８の
脱水素化または脱水化をしてもよい。加熱処理の温度は、代表的には、１５０℃以上基板
歪み点未満、または２５０℃以上４５０℃以下、または３００℃以上４５０℃以下である
。
加熱処理は、ヘリウム、ネオン、アルゴン、キセノン、クリプトン等の希ガス、または
窒素を含む不活性ガス雰囲気で行うことができる。または、不活性ガス雰囲気で加熱した
後、酸素雰囲気で加熱してもよい。なお、上記不活性雰囲気及び酸素雰囲気に水素、水な
どが含まれないことが好ましい。処理時間は３分以上２４時間以下とすればよい。
該加熱処理は、電気炉、ＲＴＡ装置等を用いることができる。ＲＴＡ装置を用いること
で、短時間に限り、基板の歪み点以上の温度で熱処理を行うことができる。そのため加熱
処理時間を短縮することができる。
酸化物半導体膜を加熱しながら成膜する、または酸化物半導体膜を形成した後、加熱処
理を行うことで、酸化物半導体膜において、二次イオン質量分析法により得られる水素濃
度を５×１０１９ａｔｏｍｓ／ｃｍ３以下、または１×１０１９ａｔｏｍｓ／ｃｍ３以下
、５×１０１８ａｔｏｍｓ／ｃｍ３以下、または１×１０１８ａｔｏｍｓ／ｃｍ３以下、
または５×１０１７ａｔｏｍｓ／ｃｍ３以下、または１×１０１６ａｔｏｍｓ／ｃｍ３以
下とすることができる。
次に、絶縁膜３０６及び酸化物半導体膜３０８上に絶縁膜、及び導電膜を形成し、島状
に加工することで絶縁膜３１０及び導電膜３２０を形成する（図３７（Ａ）（Ｂ）参照）
。
絶縁膜３１０としては、酸化シリコン膜または酸化窒化シリコン膜を、ＰＥＣＶＤ法を
用いて形成することができる。この場合、原料ガスとしては、シリコンを含む堆積性気体
及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、
シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オ
ゾン、一酸化二窒素、二酸化窒素等がある。
また、絶縁膜３１０として、堆積性気体の流量に対して酸化性気体の流量を２０倍より
大きく１００倍未満、または４０倍以上８０倍以下とし、処理室内の圧力を１００Ｐａ未
満、または５０Ｐａ以下とするＰＥＣＶＤ法を用いることで、欠陥量の少ない酸化窒化シ
リコン膜を形成することができる。
また、絶縁膜３１０として、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基
板を２８０℃以上４００℃以下に保持し、処理室に原料ガスを導入して処理室内における
圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下と
し、処理室内に設けられる電極に高周波電力を供給する条件により、絶縁膜３１０として
、緻密である酸化シリコン膜または酸化窒化シリコン膜を形成することができる。
また、絶縁膜３１０を、マイクロ波を用いたプラズマＣＶＤ法を用いて形成してもよい
。マイクロ波とは３００ＭＨｚから３００ＧＨｚの周波数域を指す。マイクロ波において
、電子温度が低く、電子エネルギーが小さい。また、供給された電力において、電子の加
速に用いられる割合が少なく、より多くの分子の解離及び電離に用いられることが可能で
あり、密度の高いプラズマ（高密度プラズマ）を励起することができる。このため、被成
膜面及び堆積物へのプラズマダメージが少なく、欠陥の少ない絶縁膜３１０を形成するこ
とができる。
また、絶縁膜３１０を、有機シランガスを用いたＣＶＤ法を用いて形成することができ
る。有機シランガスとしては、珪酸エチル（ＴＥＯＳ：化学式Ｓｉ（ＯＣ２Ｈ５）４）、
テトラメチルシラン（ＴＭＳ：化学式Ｓｉ（ＣＨ３）４）、テトラメチルシクロテトラシ
ロキサン（ＴＭＣＴＳ）、オクタメチルシクロテトラシロキサン（ＯＭＣＴＳ）、ヘキサ
メチルジシラザン（ＨＭＤＳ）、トリエトキシシラン（ＳｉＨ（ＯＣ２Ｈ５）３）、トリ
スジメチルアミノシラン（ＳｉＨ（Ｎ（ＣＨ３）２）３）などのシリコン含有化合物を用
いることができる。有機シランガスを用いたＣＶＤ法を用いることで、被覆性の高い絶縁
膜３１０を形成することができる。
本実施の形態では絶縁膜３１０として、ＰＥＣＶＤ装置を用い、厚さ１５０ｎｍの酸化
窒化シリコン膜を形成する。
また、導電膜３２０は、酸化物導電体（ＯＣ）で形成すると好ましい。導電膜３２０の
形成時において、導電膜３２０から絶縁膜３１０中に酸素が添加される。
導電膜３２０の形成方法としては、スパッタリング法を用い、形成時に酸素ガスを含む
雰囲気で形成すると好ましい。形成時に酸素ガスを含む雰囲気で導電膜３２０を形成する
ことで、絶縁膜３１０中に酸素を好適に添加することができる。
なお、導電膜３２０としては、先に記載の酸化物半導体膜３０８と同様の材料を用いる
ことができる。
本実施の形態においては、導電膜３２０として、スパッタリング装置を用い、スパッタ
リングターゲットとしてＩｎ−Ｇａ−Ｚｎ金属酸化物（Ｉｎ：Ｇａ：Ｚｎ＝５：１：７［
原子数比］）を用いて、膜厚２０ｎｍの導電膜を成膜する。
本実施の形態においては、導電膜３２０、及び絶縁膜３１０の加工としては、ドライエ
ッチング法を用いて行う。
なお、導電膜３２０と、絶縁膜３１０との加工の際に、導電膜３２０が重畳しない領域
の酸化物半導体膜３０８の膜厚が薄くなる場合がある。
次に、絶縁膜３０６、酸化物半導体膜３０８、及び導電膜３２０上から、不純物元素の
添加を行う。
不純物元素の添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理法
等がある。プラズマ処理法の場合、添加する不純物元素を含むガス雰囲気にてプラズマを
発生させて、プラズマ処理を行うことによって、不純物元素を添加することができる。上
記プラズマを発生させる装置としては、ドライエッチング装置、アッシング装置、プラズ
マＣＶＤ装置、高密度プラズマＣＶＤ装置等を用いることができる。
なお、不純物元素の原料ガスとして、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、Ａｌ
Ｈ３、ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、Ｈ２及び希ガスの一以上を用い
ることができる。または、希ガスで希釈されたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ
３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の一以上を用いることができる。希ガスで希釈さ
れたＢ２Ｈ６、ＰＨ３、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、Ｆ２、ＨＦ、及びＨ２の
一以上を用いて不純物元素を酸化物半導体膜３０８及び導電膜３２０に添加することで、
希ガス、水素、ホウ素、炭素、窒素、フッ素、リン、硫黄、及び塩素の一以上を酸化物半
導体膜３０８及び導電膜３２０に添加することができる。
または、希ガスを添加した後、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、
ＡｌＣｌ３、ＳｉＨ４、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を酸化物半導体膜３
０８及び導電膜３２０に添加してもよい。
または、Ｂ２Ｈ６、ＰＨ３、ＣＨ４、Ｎ２、ＮＨ３、ＡｌＨ３、ＡｌＣｌ３、ＳｉＨ４
、Ｓｉ２Ｈ６、Ｆ２、ＨＦ、及びＨ２の一以上を添加した後、希ガスを酸化物半導体膜３
０８及び導電膜３２０に添加してもよい。
不純物元素の添加は、加速電圧、ドーズ量などの注入条件を適宜設定して制御すればよ
い。例えば、イオン注入法でアルゴンの添加を行う場合、加速電圧１０ｋＶ以上１００ｋ
Ｖ以下、ドーズ量は１×１０１３ｉｏｎｓ／ｃｍ２以上１×１０１６ｉｏｎｓ／ｃｍ２以
下とすればよく、例えば、１×１０１４ｉｏｎｓ／ｃｍ２とすればよい。また、イオン注
入法でリンイオンの添加を行う場合、加速電圧３０ｋＶ、ドーズ量は１×１０１３ｉｏｎ
ｓ／ｃｍ２以上５×１０１６ｉｏｎｓ／ｃｍ２以下とすればよく、例えば、１×１０１５
ｉｏｎｓ／ｃｍ２とすればよい。
また、本実施の形態においては、不純物元素として、ドーピング装置を用いて、アルゴ
ンを酸化物半導体膜３０８及び導電膜３２０に添加する。なお、本実施の形態においては
、不純物元素として、アルゴンを添加する構成について例示したがこれに限定されず、例
えば、窒素を添加する構成であってもよい。また、例えば、不純物元素を添加する工程を
行わなくてもよい。
次に、絶縁膜３０６、酸化物半導体膜３０８、及び導電膜３２０上に絶縁膜３１４を形
成する。なお、絶縁膜３１４を形成することで、絶縁膜３１４と接する酸化物半導体膜３
０８は、ソース領域３０８ｓ及びドレイン領域３０８ｄとなる。また、絶縁膜３１４と接
しない酸化物半導体膜３０８、別言すると絶縁膜３１０と接する酸化物半導体膜３０８は
チャネル領域３０８ｉとなる。これにより、チャネル領域３０８ｉ、ソース領域３０８ｓ
、及びドレイン領域３０８ｄを有する酸化物半導体膜３０８が形成される（図３８（Ａ）
（Ｂ）参照）。
絶縁膜３１４としては、絶縁膜３１４に用いることのできる材料を選択することで形成
できる。本実施の形態においては、絶縁膜３１４として、ＰＥＣＶＤ装置を用い、厚さ１
００ｎｍの窒化シリコン膜を形成する。
絶縁膜３１４として、窒化シリコン膜を用いることで、絶縁膜３１４に接する導電膜３
２０、ソース領域３０８ｓ、及びドレイン領域３０８ｄに窒化シリコン膜中の水素及び窒
素のいずれか一方または双方が入り込み、導電膜３２０、ソース領域３０８ｓ、及びドレ
イン領域３０８ｄのキャリア密度を高めることができる。
次に、絶縁膜３１４上に絶縁膜３１６を形成する。
絶縁膜３１６としては、絶縁膜３１６に用いることのできる材料を選択することで形成
できる。本実施の形態においては、絶縁膜３１６として、ＰＥＣＶＤ装置を用い、厚さ３
００ｎｍの酸化窒化シリコン膜を形成する。
次に、絶縁膜３１６の所望の位置に、リソグラフィによりマスクを形成した後、絶縁膜
３１６及び絶縁膜３１４の一部をエッチングすることで、ソース領域３０８ｓに達する開
口部３４１ａと、ドレイン領域３０８ｄに達する開口部３４１ｂと、を形成する（図３８
（Ａ）（Ｂ）参照）。
絶縁膜３１６及び絶縁膜３１４をエッチングする方法としては、ウエットエッチング法
及び／またはドライエッチング法を適宜用いることができる。本実施の形態においては、
ドライエッチング法を用い、絶縁膜３１６、及び絶縁膜３１４を加工する。
次に、開口部３４１ａ、３４１ｂを覆うように、絶縁膜３１６上に導電膜を形成し、所
望の位置に、リソグラフィ工程によりマスクを形成した後、該導電膜の一部をエッチング
することで、導電膜３１２ａ、３１２ｂを形成する（図３８（Ａ）（Ｂ）参照）。
導電膜３１２ａ、３１２ｂとしては、導電膜３１２ａ、３１２ｂに用いることのできる
材料を選択することで形成できる。本実施の形態においては、導電膜３１２ａ、３１２ｂ
して、スパッタリング装置を用い、厚さ５０ｎｍのチタン膜と、厚さ４００ｎｍのアルミ
ニウム膜と、厚さ１００ｎｍのチタン膜の積層膜を形成する。
導電膜３１２ａ、３１２ｂの加工方法としては、ウエットエッチング法及び／またはド
ライエッチング法を適宜用いることができる。本実施の形態では、ドライエッチング法を
用い、導電膜を加工し、導電膜３１２ａ、３１２ｂを形成する。
以上の工程により、トランジスタＴｒ１を作製することができる。
なお、トランジスタＴｒ１を構成する膜（絶縁膜、酸化物半導体膜、導電膜等）は、ス
パッタリング法、化学気相堆積（ＣＶＤ）法、真空蒸着法、パルスレーザー堆積（ＰＬＤ
）法、ＡＬＤ（原子層成膜）法を用いて形成することができる。あるいは、塗布法や印刷
法で形成することができる。成膜方法としては、スパッタリング法、プラズマ化学気相堆
積（ＰＥＣＶＤ）法が代表的であるが、熱ＣＶＤ法でもよい。熱ＣＶＤ法の例として、Ｍ
ＯＣＶＤ（有機金属化学気相堆積）法が挙げられる。
熱ＣＶＤ法は、チャンバー内を大気圧または減圧下とし、原料ガスと酸化剤を同時にチ
ャンバー内に送り、基板近傍または基板上で反応させて基板上に堆積させることで成膜を
行う。このように、熱ＣＶＤ法は、プラズマを発生させない成膜方法であるため、プラズ
マダメージにより欠陥が生成されることが無いという利点を有する。
また、ＡＬＤ法は、チャンバー内を大気圧または減圧下とし、反応のための原料ガスを
チャンバーに導入・反応させ、これを繰り返すことで成膜を行う。原料ガスと一緒に不活
性ガス（アルゴン、或いは窒素など）をキャリアガスとして導入しても良い。例えば２種
類以上の原料ガスを順番にチャンバーに供給してもよい。その際、複数種の原料ガスが混
ざらないように第１の原料ガスの反応後、不活性ガスを導入し、第２の原料ガスを導入す
る。あるいは、不活性ガスを導入する代わりに真空排気によって第１の原料ガスを排出し
た後、第２の原料ガスを導入してもよい。第１の原料ガスが基板の表面に吸着・反応して
第１の層を成膜し、後から導入される第２の原料ガスが吸着・反応して、第２の層が第１
の層上に積層されて薄膜が形成される。このガス導入順序を制御しつつ所望の厚さになる
まで複数回繰り返すことで、段差被覆性に優れた薄膜を形成することができる。薄膜の厚
さは、ガス導入を繰り返す回数によって調節することができるため、精密な膜厚調節が可
能であり、微細なＦＥＴを作製する場合に適している。
ＭＯＣＶＤ法などの熱ＣＶＤ法は、上記記載の導電膜、絶縁膜、酸化物半導体膜、金属
酸化膜などの膜を形成することができ、例えば、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する場合
には、トリメチルインジウム（Ｉｎ（ＣＨ３）３）、トリメチルガリウム（Ｇａ（ＣＨ３
）３）、及びジメチル亜鉛を用いる（Ｚｎ（ＣＨ３）２）。これらの組み合わせに限定さ
れず、トリメチルガリウムに代えてトリエチルガリウム（Ｇａ（Ｃ２Ｈ５）３）を用いる
こともでき、ジメチル亜鉛に代えてジエチル亜鉛（Ｚｎ（Ｃ２Ｈ５）２）を用いることも
できる。
例えば、ＡＬＤを利用する成膜装置により酸化ハフニウム膜を形成する場合には、溶媒
とハフニウム前駆体を含む液体（ハフニウムアルコキシドや、テトラキスジメチルアミド
ハフニウム（ＴＤＭＡＨ、Ｈｆ［Ｎ（ＣＨ３）２］４）やテトラキス（エチルメチルアミ
ド）ハフニウムなどのハフニウムアミド）を気化させた原料ガスと、酸化剤としてオゾン
（Ｏ３）の２種類のガスを用いる。
例えば、ＡＬＤを利用する成膜装置により酸化アルミニウム膜を形成する場合には、溶
媒とアルミニウム前駆体を含む液体（トリメチルアルミニウム（ＴＭＡ、Ａｌ（ＣＨ３）
３）など）を気化させた原料ガスと、酸化剤としてＨ２Ｏの２種類のガスを用いる。他の
材料としては、トリス（ジメチルアミド）アルミニウム、トリイソブチルアルミニウム、
アルミニウムトリス（２，２，６，６−テトラメチル−３，５−ヘプタンジオナート）な
どがある。
例えば、ＡＬＤを利用する成膜装置により酸化シリコン膜を形成する場合には、ヘキサ
クロロジシランを被成膜面に吸着させ、酸化性ガス（Ｏ２、一酸化二窒素）のラジカルを
供給して吸着物と反応させる。
例えば、ＡＬＤを利用する成膜装置によりタングステン膜を成膜する場合には、ＷＦ６
ガスとＢ２Ｈ６ガスを順次導入して初期タングステン膜を形成し、その後、ＷＦ６ガスと
Ｈ２ガスとを用いてタングステン膜を形成する。なお、Ｂ２Ｈ６ガスに代えてＳｉＨ４ガ
スを用いてもよい。
例えば、ＡＬＤを利用する成膜装置により酸化物半導体膜、例えばＩｎ−Ｇａ−Ｚｎ−
Ｏ膜を成膜する場合には、Ｉｎ（ＣＨ３）３ガスとＯ３ガスを用いてＩｎ−Ｏ層を形成し
、その後、Ｇａ（ＣＨ３）３ガスとＯ３ガスとを用いてＧａＯ層を形成し、更にその後Ｚ
ｎ（ＣＨ３）２ガスとＯ３ガスとを用いてＺｎＯ層を形成する。なお、これらの層の順番
はこの例に限らない。また、これらのガスを用いてＩｎ−Ｇａ−Ｏ層やＩｎ−Ｚｎ−Ｏ層
、Ｇａ−Ｚｎ−Ｏ層などの混合化合物層を形成しても良い。なお、Ｏ３ガスに変えてＡｒ
等の不活性ガスで水をバブリングして得られたＨ２Ｏガスを用いても良いが、Ｈを含まな
いＯ３ガスを用いる方が好ましい。
次に、絶縁膜３１６、及び導電膜３１２ａ、３１２ｂ上に、絶縁膜３１８を形成する。
絶縁膜３１８としては、スパッタリング法、ＣＶＤ法、蒸着法、パルスレーザー堆積（
ＰＬＤ）法、印刷法、塗布法等を適宜用いて形成することができる。本実施の形態におい
ては、絶縁膜３１８として、ＰＥＣＶＤ装置を用い、厚さ４００ｎｍの窒化シリコン膜と
、厚さ５０ｎｍの酸化窒化シリコン膜とを形成する。
また、絶縁膜３１８を形成した後、絶縁膜３１８に酸素を添加してもよい。絶縁膜３１
８に添加する酸素としては、酸素ラジカル、酸素原子、酸素原子イオン、酸素分子イオン
等がある。また、添加方法としては、イオンドーピング法、イオン注入法、プラズマ処理
法等がある。また、絶縁膜上に酸素の脱離を抑制する膜を形成した後、該膜を介して絶縁
膜３１８に酸素を添加してもよい。
上述の酸素の脱離を抑制する膜として、インジウム、亜鉛、ガリウム、錫、アルミニウ
ム、クロム、タンタル、チタン、モリブデン、ニッケル、鉄、コバルト、タングステンか
ら選ばれた金属元素、上述した金属元素を成分とする合金、上述した金属元素を組み合わ
せた合金、上述した金属元素を有する金属窒化物、上述した金属元素を有する金属酸化物
、上述した金属元素を有する金属窒化酸化物等の導電性を有する材料を用いて形成するこ
とができる。
また、プラズマ処理で酸素の添加を行う場合、マイクロ波で酸素を励起し、高密度な酸
素プラズマを発生させることで、絶縁膜３１８への酸素添加量を増加させることができる
。
また、絶縁膜３１８として用いる窒化シリコン膜は、積層構造とする。具体的には、窒
化シリコン膜を、第１の窒化シリコン膜と、第２の窒化シリコン膜と、第３の窒化シリコ
ン膜との３層積層構造とすることができる。該３層積層構造の一例としては、以下のよう
に形成することができる。
第１の窒化シリコン膜としては、例えば、流量２００ｓｃｃｍのシラン、流量２０００
ｓｃｃｍの窒素、及び流量１００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥ−ＣＶ
Ｄ装置の反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高
周波電源を用いて２０００Ｗの電力を供給して、厚さが５０ｎｍとなるように形成すれば
よい。
第２の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、流量２０００ｓｃｃｍ
の窒素、及び流量２０００ｓｃｃｍのアンモニアガスを原料ガスとしてＰＥＣＶＤ装置の
反応室に供給し、反応室内の圧力を１００Ｐａに制御し、２７．１２ＭＨｚの高周波電源
を用いて２０００Ｗの電力を供給して、厚さが３００ｎｍとなるように形成すればよい。
第３の窒化シリコン膜としては、流量２００ｓｃｃｍのシラン、及び流量５０００ｓｃ
ｃｍの窒素を原料ガスとしてＰＥＣＶＤ装置の反応室に供給し、反応室内の圧力を１００
Ｐａに制御し、２７．１２ＭＨｚの高周波電源を用いて２０００Ｗの電力を供給して、厚
さが５０ｎｍとなるように形成すればよい。
なお、上記第１の窒化シリコン膜、第２の窒化シリコン膜、及び第３の窒化シリコン膜
形成時の基板温度は３５０℃以下とすることができる。
絶縁膜３１８を、窒化シリコン膜の３層の積層構造とすることで、例えば、導電膜３１
２ａ、３１２ｂに銅（Ｃｕ）を含む導電膜を用いる場合において、以下の効果を奏する。
第１の窒化シリコン膜は、導電膜３１２ａ、３１２ｂからの銅（Ｃｕ）元素の拡散を抑
制することができる。第２の窒化シリコン膜は、水素を放出する機能を有し、ゲート絶縁
膜として機能する絶縁膜の耐圧を向上させることができる。第３の窒化シリコン膜は、第
３の窒化シリコン膜からの水素放出が少なく、且つ第２の窒化シリコン膜からの放出され
る水素の拡散を抑制することができる。
次に、絶縁膜３１８上に酸化物半導体膜３２８を形成する（図３９（Ａ）（Ｂ）参照）
。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する
。また、上記酸化物半導体膜の形成時の基板温度を１７０℃とし、形成時の成膜ガスとし
ては、流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる
。その後、上記酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜３
２８を形成する。なお、酸化物半導体膜の形成には、ウエットエッチング装置を用いる。
次に、絶縁膜３１８及び酸化物半導体膜３２８上に導電膜を形成し、当該導電膜を所望
の形状に加工することで、導電膜３２２ａ、３２２ｂを形成する。その後、絶縁膜３１８
、酸化物半導体膜３２８、及び導電膜３２２ａ、３２２ｂ上の絶縁膜３２４、３２６を形
成する（図４０（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜３２２ａ、３２２ｂとして、厚さ５０ｎｍのタングステン膜
と、厚さ１００ｎｍのアルミニウム膜と、厚さ５０ｎｍのチタン膜とが順に積層された積
層膜をスパッタリング法により成膜する。
また、導電膜３２２ａ、３２２ｂの形成後に、酸化物半導体膜３２８の表面（バックチ
ャネル側）を洗浄してもよい。当該洗浄方法としては、例えば、リン酸水溶液等のエッチ
ャントを用いた洗浄が挙げられる。これにより、酸化物半導体膜３２８の表面に付着する
不純物（例えば、導電膜３２２ａ、３２２ｂに含まれる元素等）を除去することができる
。なお、当該洗浄を必ずしも行う必要はなく、場合によっては、洗浄を行わなくてもよい
。
また、導電膜３２２ａ、３２２ｂを形成する工程、及び上記洗浄工程のいずれか一方ま
たは双方において、酸化物半導体膜３２８の導電膜３２２ａ、３２２ｂから露出した領域
が、薄くなる場合がある。
本実施の形態では、絶縁膜３２４として厚さ２０ｎｍの酸化窒化シリコン膜を、絶縁膜
３２６として厚さ２００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ法を用いてそれぞれ形
成する。
なお、絶縁膜３２４を形成した後、大気に曝すことなく、連続的に絶縁膜３２６を形成
することが好ましい。絶縁膜３２４を形成後、大気開放せず、原料ガスの流量、圧力、高
周波電力及び基板温度の一以上を調整して、絶縁膜３２６を連続的に形成することで、絶
縁膜３２４と絶縁膜３２６との界面において大気成分由来の不純物濃度を低減することが
できるとともに、絶縁膜３２４、３２６に含まれる酸素を酸化物半導体膜３２８に移動さ
せることが可能となり、酸化物半導体膜３２８の酸素欠損量を低減することが可能となる
。
本実施の形態においては、絶縁膜３２４として、基板３０２を保持する温度を２２０℃
とし、流量５０ｓｃｃｍのシラン及び流量２０００ｓｃｃｍの一酸化二窒素を原料ガスと
し、処理室内の圧力を２０Ｐａとし、平行平板電極に供給する高周波電力を１３．５６Ｍ
Ｈｚ、１００Ｗ（電力密度としては１．６×１０−２Ｗ／ｃｍ２）とするＰＥＣＶＤ法を
用いて、酸化窒化シリコン膜を形成する。
絶縁膜３２６としては、ＰＥＣＶＤ装置の真空排気された処理室内に載置された基板を
１８０℃以上３５０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力
を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし
、処理室内に設けられる電極に０．１７Ｗ／ｃｍ２以上０．５Ｗ／ｃｍ２以下、さらに好
ましくは０．２５Ｗ／ｃｍ２以上０．３５Ｗ／ｃｍ２以下の高周波電力を供給する条件に
より、酸化シリコン膜または酸化窒化シリコン膜を形成する。
絶縁膜３２６の成膜条件として、上記圧力の反応室において上記パワー密度の高周波電
力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し
、原料ガスの酸化が進むため、絶縁膜３２６中における酸素含有量が化学量論的組成より
も多くなる。一方、基板温度が、上記温度で形成された膜では、シリコンと酸素の結合力
が弱いため、後の工程の加熱処理により膜中の酸素の一部が脱離する。この結果、化学量
論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物
絶縁膜を形成することができる。
なお、絶縁膜３２６の形成工程において、絶縁膜３２４が酸化物半導体膜３２８の保護
膜となる。したがって、酸化物半導体膜３２８へのダメージを低減しつつ、パワー密度の
高い高周波電力を用いて絶縁膜３２６を形成することができる。
なお、絶縁膜３２６の成膜条件において、酸化性気体に対するシリコンを含む堆積性気
体の流量を増加することで、絶縁膜３２６の欠陥量を低減することが可能である。代表的
には、ＥＳＲ測定により、シリコンのダングリングボンドに由来するｇ＝２．００１に現
れる信号のスピン密度が６×１０１７ｓｐｉｎｓ／ｃｍ３未満、好ましくは３×１０１７
ｓｐｉｎｓ／ｃｍ３以下、好ましくは１．５×１０１７ｓｐｉｎｓ／ｃｍ３以下である欠
陥量の少ない酸化物絶縁膜を形成することができる。この結果、トランジスタＴｒ２の信
頼性を高めることができる。
また、絶縁膜３２４、３２６を成膜した後に、加熱処理（以下、第１の加熱処理とする
）を行うと好適である。第１の加熱処理により、絶縁膜３２４、３２６に含まれる窒素酸
化物を低減することができる。または、第１の加熱処理により、絶縁膜３２４、３２６に
含まれる酸素の一部を酸化物半導体膜３２８に移動させ、酸化物半導体膜３２８に含まれ
る酸素欠損量を低減することができる。
第１の加熱処理の温度は、代表的には、４００℃未満、好ましくは３７５℃未満、さら
に好ましくは、１５０℃以上３５０℃以下とする。第１の加熱処理は、窒素、酸素、超乾
燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ
以下の空気）、または希ガス（アルゴン、ヘリウム等）の雰囲気下で行えばよい。なお、
上記窒素、酸素、超乾燥空気、または希ガスに水素、水等が含まれないことが好ましい該
加熱処理には、電気炉、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）等を用い
ることができる。
次に、絶縁膜３２４、３２６の所望の領域に導電膜３２２ａに達する開口部３８２を形
成する。その後、絶縁膜３２６及び導電膜３２２ａ上に導電膜３３０を形成する（図４１
（Ａ）（Ｂ）参照）。
開口部３８２の形成には、ドライエッチング装置またはウエットエッチング装置を用い
る。また、導電膜３３０としては、インジウムと、錫と、シリコンとを有する酸化物（Ｉ
ＴＳＯともいう）ターゲット（Ｉｎ２Ｏ３：ＳｎＯ２：ＳｉＯ２＝８５：１０：５［重量
％］）を用いて、厚さ１００ｎｍのＩＴＳＯ膜を形成し、その後島状に加工する。
以上の工程により、トランジスタＴｒ２を作製することができる。
次に、絶縁膜３２６、導電膜３３０上に絶縁膜３３４となる絶縁膜と、絶縁膜３３６と
なる絶縁膜との積層膜を形成する。その後、当該積層膜の所望の領域に導電膜３３０に達
する開口部３８４を形成する（図４２（Ａ）（Ｂ）参照）。
絶縁膜３３４としては、厚さ２００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ法を用い
て形成する。また、絶縁膜３３６としては、厚さ１．５μｍの感光性のアクリル系の樹脂
膜を形成する。
開口部３８４の形成には、ドライエッチング装置またはウエットエッチング装置を用い
る。
次に、絶縁膜３３６及び導電膜３３０上に導電膜を形成し、当該導電膜を島状に加工す
ることで、導電膜３３８を形成する（図４３（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜３３８としては、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ２００
ｎｍの反射性の金属膜（ここでは、銀、パラジウム、及び銅を有する金属膜）と、厚さ１
０ｎｍのＩＴＳＯ膜との積層膜を用いる。また、導電膜３３８への加工には、ウエットエ
ッチング装置を用いる。
次に、絶縁膜３３６及び導電膜３３８上に島状の絶縁膜３４０を形成する（図４４（Ａ
）（Ｂ）参照）。
絶縁膜３４０としては、厚さ１．５μｍの感光性のポリイミド系の樹脂膜を用いる。
次に、導電膜３３８上にＥＬ層３４２を形成し、その後、絶縁膜３４０及びＥＬ層３４
２上の導電膜３４４を形成することで、発光素子３６０を形成する（図４５（Ａ）（Ｂ）
参照）。
発光素子３６０の形成方法については、実施の形態５で詳細に説明する。
以上の工程で、図３０（Ａ）（Ｂ）に示す半導体装置３００を形成することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態４）
本実施の形態では、本発明の一態様の半導体装置及び半導体装置の作製方法について、
図４６乃至図５３を参照して説明する。
＜４−１．半導体装置の構成例１＞
図４６（Ａ）は、本発明の一態様の半導体装置４００の上面図であり、図４６（Ｂ）は
、図４６（Ａ）に示す一点鎖線Ａ１−Ａ２間における切断面の断面図に相当する。なお、
図４６（Ｂ）は、トランジスタＴｒ１のチャネル長（Ｌ）方向の断面、及びトランジスタ
Ｔｒ２のチャネル長（Ｌ）方向の断面を含む。
図４６（Ａ）（Ｂ）に示す半導体装置４００は、トランジスタＴｒ１と、トランジスタ
Ｔｒ１と少なくとも一部が互いに重なるトランジスタＴｒ２と、を有する。なお、トラン
ジスタＴｒ１及びトランジスタＴｒ２は、双方ともトップゲート構造のトランジスタであ
る。
トランジスタＴｒ１と、トランジスタＴｒ２とを少なくとも一部が互いに重なる領域を
設けることで、トランジスタの配置面積を縮小させることができる。
トランジスタＴｒ１は、基板３０２上の絶縁膜３０６と、絶縁膜３０６上の酸化物半導
体膜３０８と、酸化物半導体膜３０８上の絶縁膜３１０と、絶縁膜３１０上の導電膜３２
０と、絶縁膜３０６、酸化物半導体膜３０８、導電膜３２０上の絶縁膜３１４とを有する
。また、実施の形態３と同様に、酸化物半導体膜３０８は、導電膜３２０と重なり、且つ
絶縁膜３１０と接するチャネル領域３０８ｉと、絶縁膜３１４と接するソース領域３０８
ｓと、絶縁膜３１４と接するドレイン領域３０８ｄと、を有する。
また、トランジスタＴｒ１は、絶縁膜３１４上の絶縁膜３１６と、絶縁膜３１４及び絶
縁膜３１６上に設けられた開口部３４１ａを介して、酸化物半導体膜３０８に電気的に接
続される導電膜３１２ａと、絶縁膜３１４及び絶縁膜３１６に設けられた開口部３４１ｂ
を介して、酸化物半導体膜３０８に電気的に接続される導電膜３１２ｂと、絶縁膜３１６
、導電膜３１２ａ、及び導電膜３１２ｂ上の絶縁膜３１８と、を有する。
また、トランジスタＴｒ２は、導電膜３１２ｂと、導電膜３１２ｂ上の絶縁膜３１８と
、絶縁膜３１８上の酸化物半導体膜４０８と、酸化物半導体膜４０８上の絶縁膜４１０ｂ
と、絶縁膜４１０ｂ上の導電膜４１２ｂと、酸化物半導体膜４０８及び導電膜４１２ｂ上
の絶縁膜４１４とを有する。また、酸化物半導体膜３０８と同様に、酸化物半導体膜４０
８は、導電膜４１２ｂと重なり、且つ絶縁膜４１０ｂと接するチャネル領域４０８ｉと、
絶縁膜４１４と接するソース領域４０８ｓと、絶縁膜４１４と接するドレイン領域４０８
ｄと、を有する。
また、トランジスタＴｒ２は、絶縁膜４１４上の絶縁膜４１６と、絶縁膜４１６上に設
けられ、酸化物半導体膜４０８に電気的に接続される導電膜４１８ａと、絶縁膜４１６上
に設けられ、酸化物半導体膜４０８に電気的に接続される導電膜４１８ｂと、を有する。
なお、図４６（Ａ）（Ｂ）に示すように、酸化物半導体膜３０８と、酸化物半導体膜４
０８とは、互いに重なる領域を有する。
酸化物半導体膜３０８としては、実施の形態３に示す構成と同様とすることができる。
酸化物半導体膜４０８としては、実施の形態３に示す酸化物半導体膜３２８と同様の構成
とすることができる。
したがって、トランジスタＴｒ１及びトランジスタＴｒ２のいずれか一方または双方の
電界効果移動度が１０ｃｍ２／Ｖｓを超える、さらに好ましくはトランジスタＴｒ１及び
トランジスタＴｒ２のいずれか一方または双方の電界効果移動度が３０ｃｍ２／Ｖｓを超
えることが可能となる。
例えば、上記の電界効果移動度が高いトランジスタを、表示装置が有するゲート信号を
生成するゲートドライバに用いることで、額縁幅の狭い（狭額縁ともいう）表示装置を提
供することができる。また、上記の電界効果移動度が高いトランジスタを、表示装置が有
する信号線からの信号の供給を行うソースドライバ（とくに、ソースドライバが有するシ
フトレジスタの出力端子に接続されるデマルチプレクサ）に用いることで、表示装置に接
続される配線数が少ない表示装置を提供することができる。また、上記の電界効果移動度
が高いトランジスタを、表示装置が有する画素回路の選択トランジスタ及び駆動トランジ
スタのいずれか一方または双方に用いることで、表示品位が高い表示装置を提供すること
ができる。
また、図４６（Ａ）（Ｂ）に示す半導体装置４００は、表示装置の画素回路に好適に用
いることができ、図４６（Ａ）（Ｂ）に示すような配置とすることで、表示装置の画素密
度を高めることが可能となる。例えば、表示装置の画素密度が１０００ｐｐｉを超える、
または表示装置の画素密度が２０００ｐｐｉを超える場合においても、図４６（Ａ）（Ｂ
）に示すような配置とすることで、画素の開口率を高めることができる。
なお、図４６（Ａ）（Ｂ）に示す半導体装置４００を表示装置の画素回路に適用する場
合においては、図３１に示す画素回路と同様の構成とすることができる。
また、図４６（Ａ）（Ｂ）に示す半導体装置４００を表示装置の画素に適用する場合、
例えば、トランジスタのチャネル長（Ｌ）及びチャネル幅（Ｗ）、あるいはトランジスタ
に接続する配線及び電極の線幅などを比較的大きくすることができる。例えば、トランジ
スタＴｒ１とトランジスタＴｒ２とを同じ平面上に配置する場合と比較して、図４６（Ａ
）（Ｂ）に示すように、トランジスタＴｒ１とトランジスタＴｒ２との少なくとも一部を
重ねて配置することで、線幅などを大きくすることができるため、加工寸法のばらつきを
低減することが可能となる。
また、トランジスタＴｒ１と、トランジスタＴｒ２とで、導電膜及び絶縁膜のいずれか
一方または双方を共通して用いることができるため、マスク枚数または工程数を削減する
ことが可能である。
例えば、トランジスタＴｒ１において、導電膜３２０がゲート電極として機能し、導電
膜３１２ａがソース電極として機能し、導電膜３１２ｂがドレイン電極として機能する。
また、トランジスタＴｒ１において、絶縁膜３１０がゲート絶縁膜として機能する。また
、トランジスタＴｒ２において、導電膜３１２ｂが第１のゲート電極として機能し、導電
膜４１８ａがソース電極として機能し、導電膜４１８ｂがドレイン電極として機能し、導
電膜４１２ｂが第２のゲート電極として機能する。また、トランジスタＴｒ２において、
絶縁膜３１８が第１のゲート絶縁膜として機能し、絶縁膜４１０ｂが第２のゲート絶縁膜
として機能する。
なお、本明細書等において、絶縁膜４１０ｂを第４の絶縁膜と呼称する場合がある。
また、絶縁膜４１６、及び導電膜４１８ａ、４１８ｂ上には、絶縁膜３３６が設けられ
る。また、絶縁膜３３６には、導電膜４１８ｂに達する開口部３８６が設けられる。また
、絶縁膜３３６上には、導電膜３３８が設けられる。なお、導電膜３３８は、開口部３８
６を介して、導電膜４１８ａと接続される。
また、導電膜３３８上には、絶縁膜３４０と、ＥＬ層３４２と、導電膜３４４とが設け
られる。また、導電膜３３８と、ＥＬ層３４２と、導電膜３４４と、により発光素子３６
０が構成される。
また、図面において図示しないが、図４６（Ａ）（Ｂ）に示すトランジスタＴｒ１及び
トランジスタＴｒ２を、実施の形態３で説明したＳ−ｃｈａｎｎｅｌ構造としてもよい。
また、本実施の形態に示す半導体装置４００が有するトランジスタＴｒ１及びトランジ
スタＴｒ２と、実施の形態３に示す半導体装置３００が有するトランジスタＴｒ１及びト
ランジスタＴｒ２と、を組み合わせて用いることが可能である。
以上のように、本発明の一態様の半導体装置は、複数のトランジスタを積層構造とし、
トランジスタの設置面積を縮小させる。また、複数のトランジスタにおいて、絶縁膜及び
導電膜のいずれか一方または双方を共通して用いることで、マスク枚数または工程数を削
減することができる。
＜４−２．半導体装置の構成要素＞
次に、本実施の形態の半導体装置に含まれる構成要素について、詳細に説明する。
［導電膜］
導電膜４１２ｂ、４１８ａ、４１８ｂとしては、実施の形態３に記載の導電膜（導電膜
３１２ａ、導電膜３１２ｂ、導電膜３２２ａ、導電膜３２２ｂ、導電膜３２０、導電膜３
３０、導電膜３３８、及び導電膜３４４）の材料を用いることができる。特に、導電膜４
１２ｂには、酸化物導電体（ＯＣ）を用いると、絶縁膜４１０ｂに酸素を添加できるため
好適である。
［絶縁膜］
絶縁膜４１４、４１６、４１０ｂとしては、実施の形態３に記載の絶縁膜（絶縁膜３０
６、絶縁膜３１４、絶縁膜３１６、絶縁膜３１８、絶縁膜３２４、絶縁膜３２６、絶縁膜
３３４、絶縁膜３３６、及び絶縁膜３４０）の材料を用いることができる。
また、絶縁膜３１８としては、酸化物半導体膜４０８と接するため、酸化物絶縁膜が好
ましく、特に酸化シリコン膜または酸化窒化シリコン膜が好ましい。また、絶縁膜４１０
ｂとしては、酸化物絶縁膜であることが好ましく、化学量論的組成よりも過剰に酸素を含
有する領域（過剰酸素領域）を有することがより好ましい。絶縁膜４１０ｂとしては、酸
化シリコン膜または酸化窒化シリコン膜を用いると好適である。
また、絶縁膜４１４は、水素及び窒素のいずれか一方または双方を有する。または、絶
縁膜４１４は、窒素及びシリコンを有する。また、絶縁膜４１４は、酸素、水素、水、ア
ルカリ金属、アルカリ土類金属等のブロッキングできる機能を有する。酸化物半導体膜４
０８と絶縁膜４１４とが接することで、絶縁膜４１４中の水素及び窒素のいずれか一方ま
たは双方が、酸化物半導体膜４０８中に入り込み、酸化物半導体膜４０８のキャリア密度
を高くすることができる。したがって、酸化物半導体膜４０８と絶縁膜４１４とが接する
酸化物半導体膜４０８中の領域は、ソース領域またはドレイン領域として機能する。
［酸化物半導体膜］
酸化物半導体膜４０８としては、実施の形態３に記載の酸化物半導体膜（酸化物半導体
膜３０８、及び酸化物半導体膜３２８）の材料を用いることができる。
＜４−３．半導体装置の作製方法＞
次に、本発明の一態様の半導体装置４００の作製方法について、図４７乃至図５３を用
いて説明する。
なお、図４７（Ａ）、図４８（Ａ）、図４９（Ａ）、図５０（Ａ）、図５１（Ａ）、図
５２（Ａ）、及び図５３（Ａ）は、半導体装置４００の作製方法を説明する上面図であり
、図４７（Ｂ）、図４８（Ｂ）、図４９（Ｂ）、図５０（Ｂ）、図５１（Ｂ）、図５２（
Ｂ）、及び図５３（Ｂ）は、半導体装置４００の作製方法を説明する断面図である。
トランジスタＴｒ１の作製方法については、実施の形態３で説明した方法を用いること
ができる。したがって、基板３０２上に絶縁膜３０６、酸化物半導体膜３０８、絶縁膜３
１０、導電膜３２０、絶縁膜３１４、絶縁膜３１６、導電膜３１２ａ、導電膜３１２ｂ、
絶縁膜３１８の形成方法については、実施の形態３及び図３６乃至図３８を参酌すればよ
い。
次に、絶縁膜３１６及び導電膜３１２ａ、導電膜３１２ｂ上に、絶縁膜３１８を形成す
る。絶縁膜３１８は、実施の形態３と同様の方法で形成することができる。
次に、絶縁膜３１８上に酸化物半導体膜４０８を形成する（図４７（Ａ）（Ｂ）参照）
。
本実施の形態では、Ｉｎ−Ｇａ−Ｚｎ金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：
２：４．１［原子数比］）を用いて、スパッタリング法により酸化物半導体膜を形成する
。また、上記酸化物半導体膜の形成時の基板温度を１７０℃とし、形成時の成膜ガスとし
ては、流量６０ｓｃｃｍの酸素ガスと、流量１４０ｓｃｃｍのアルゴンガスと、を用いる
。その後、上記酸化物半導体膜を所望の形状に加工することで、島状の酸化物半導体膜４
０８を形成する。なお、酸化物半導体膜の形成には、ウエットエッチング装置を用いる。
次に、絶縁膜３１８及び酸化物半導体膜４０８上に絶縁膜と、導電膜との積層膜を形成
する。その後、当該積層膜を所望の形状に加工することで、島状の絶縁膜４１０ｂと、島
状の導電膜４１２ｂとを形成する（図４８（Ａ）（Ｂ）参照）。
その後、絶縁膜３１８、酸化物半導体膜４０８、及び導電膜４１２ｂ上に絶縁膜４１４
、４１６を形成する。なお、絶縁膜４１４を形成することで、絶縁膜４１４と接する酸化
物半導体膜４０８は、ソース領域４０８ｓ及びドレイン領域４０８ｄとなる。また、絶縁
膜４１４と接しない酸化物半導体膜４０８、別言すると絶縁膜４１０ｂと接する酸化物半
導体膜４０８はチャネル領域４０８ｉとなる。これにより、チャネル領域４０８ｉ、ソー
ス領域４０８ｓ、及びドレイン領域４０８ｄを有する酸化物半導体膜４０８が形成される
（図４９（Ａ）（Ｂ）参照）。
本実施の形態では、絶縁膜４１０ｂとしては、厚さ５０ｎｍの酸化窒化シリコン膜を、
ＰＥＣＶＤ装置を用いて形成する。また、導電膜４１２ｂとしては、厚さ２００ｎｍの酸
化物半導体膜を、スパッタリング装置を用いて形成する。なお、当該酸化物半導体膜とし
ては、酸化物半導体膜４０８と同じ組成を用いる。また、絶縁膜４１４としては、厚さ１
００ｎｍの窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成する。また、絶縁膜４１６と
しては、厚さ２００ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成する。
絶縁膜４１４として、窒化シリコン膜を用いることで、絶縁膜４１４に接する導電膜４
１２ｂ、ソース領域４０８ｓ、及びドレイン領域４０８ｄに窒化シリコン膜中の水素及び
窒素のいずれか一方または双方が入り込み、導電膜４１２ｂ、ソース領域４０８ｓ、及び
ドレイン領域４０８ｄのキャリア密度を高めることができる。そのため、酸化物半導体膜
４０８の一部の領域と、導電膜４１２ｂとは、酸化物導電体（ＯＣ）となる。
なお、絶縁膜４１０ｂは、導電膜４１２ｂをマスクに自己整合的に形成される。
次に、絶縁膜４１４、４１６の所望の領域に酸化物半導体膜４０８に達する開口部４８
２ａ、４８２ｂを形成する（図４９（Ａ）（Ｂ）参照）。
開口部４８２ａ、４８２ｂの形成には、ドライエッチング装置またはウエットエッチン
グ装置を用いる。
次に、開口部４８２ａ、４８２ｂを覆うように、絶縁膜４１６及び酸化物半導体膜４０
８上に導電膜を形成し、当該導電膜を島状に加工することで、導電膜４１８ａ、４１８ｂ
を形成する（図４９（Ａ）（Ｂ）参照）。
導電膜４１８ａ、４１８ｂとして、厚さ１００ｎｍのタングステン膜と、厚さ２００ｎ
ｍの銅膜とをスパッタリング法により形成する。
以上の工程により、トランジスタＴｒ２を作製することができる。
次に、絶縁膜４１６及び導電膜４１８ａ、４１８ｂ上に絶縁膜３３６を形成する。その
後、絶縁膜３３６の所望の領域を加工することで、導電膜４１８ａに達する開口部３８６
を形成する（図５０（Ａ）（Ｂ）参照）。
本実施の形態では、絶縁膜３３６として、厚さ１．５μｍの感光性のアクリル系の樹脂
膜を形成する。
次に、絶縁膜３３６及び導電膜４１８ａ上に導電膜を形成し、当該導電膜を島状に加工
することで、導電膜３３８を形成する（図５１（Ａ）（Ｂ）参照）。
本実施の形態では、導電膜３３８としては、厚さ１０ｎｍのＩＴＳＯ膜と、厚さ２００
ｎｍの反射性の金属膜（ここでは、銀、パラジウム、及び銅を有する金属膜）と、厚さ１
０ｎｍのＩＴＳＯ膜との積層膜を用いる。また、導電膜３３８への加工には、ウエットエ
ッチング装置を用いる。
次に、絶縁膜３３６及び導電膜３３８上に島状の絶縁膜３４０を形成する（図５２（Ａ
）（Ｂ）参照）。
絶縁膜３４０としては、厚さ１．５μｍの感光性のポリイミド系の樹脂膜を用いる。
次に、導電膜３３８上にＥＬ層３４２を形成し、その後、絶縁膜３４０及びＥＬ層３４
２上の導電膜３４４を形成することで、発光素子３６０を形成する（図５３（Ａ）（Ｂ）
参照）。
なお、発光素子３６０の形成方法については、実施の形態５で詳細に説明する。
以上の工程で、図４６（Ａ）（Ｂ）に示す半導体装置４００を作製することができる。
なお、本実施の形態で示す構成、方法は、他の実施の形態で示す構成、方法と適宜組み
合わせて用いることができる。
（実施の形態５）
本実施の形態では、本発明の一態様の半導体装置に用いることのできる発光素子につい
て、図５４乃至図５６を用いて説明する。
＜５−１．発光素子の構成例＞
まず、本発明の一態様の半導体装置に用いることのできる発光素子の構成について、図
５４を用いて説明する。図５４は、発光素子１６０の断面模式図である。
なお、発光素子１６０としては、無機化合物及び有機化合物のいずれか一方または双方
を用いることができる。発光素子１６０に用いる有機化合物としては、低分子化合物また
は高分子化合物が挙げられる。高分子化合物は、熱的に安定で、塗布法等により容易に均
一性に優れた薄膜を形成することができるため好適である。
図５４に示す発光素子１６０は、一対の電極（導電膜１３８及び導電膜１４４）を有し
、該一対の電極間に設けられたＥＬ層１４２を有する。ＥＬ層１４２は、少なくとも発光
層１５０を有する。
また、図５４に示すＥＬ層１４２は、発光層１５０の他に、正孔注入層１５１、正孔輸
送層１５２、電子輸送層１５３、及び電子注入層１５４等の機能層を有する。
なお、本実施の形態においては、一対の電極のうち、導電膜１３８を陽極として、導電
膜１４４を陰極として説明するが、発光素子１６０の構成としては、その限りではない。
つまり、導電膜１３８を陰極とし、導電膜１４４を陽極とし、当該電極間の各層の積層を
、逆の順番にしてもよい。すなわち、陽極側から、正孔注入層１５１と、正孔輸送層１５
２と、発光層１５０と、電子輸送層１５３と、電子注入層１５４と、が積層する順番とす
ればよい。
なお、ＥＬ層１４２の構成は、図５４に示す構成に限定されず、発光層１５０の他に、
正孔注入層１５１、正孔輸送層１５２、電子輸送層１５３、及び電子注入層１５４の中か
ら選ばれた少なくとも一つを有する構成とすればよい。あるいは、ＥＬ層１４２は、正孔
または電子の注入障壁を低減する、正孔または電子の輸送性を向上する、正孔または電子
の輸送性を阻害する、または電極による消光現象を抑制する、ことができる等の機能を有
する機能層を有する構成としてもよい。なお、機能層はそれぞれ単層であっても、複数の
層が積層された構成であってもよい。
発光層１５０には、低分子化合物および高分子化合物を用いることができる。
なお、本明細書等において、高分子化合物とは、分子量分布を有し、平均分子量が、１
×１０３乃至１×１０８である重合体である。また、低分子化合物とは、平均分子量が、
１×１０４以下の化合物である。
また、高分子化合物は、一つまたは複数の構成単位が重合している化合物である。すな
わち、該構成単位とは、高分子化合物が１以上有する単位をいう。
また、高分子化合物は、ブロック共重合体、ランダム共重合体、交互共重合体、グラフ
ト共重合体のいずれであってもよく、その他の態様であってもよい。
高分子化合物の末端基が重合活性基を有する場合、発光素子において発光特性または輝
度寿命の低下を引き起こす可能性がある。したがって、高分子化合物の末端基は、安定な
末端基であると好ましい。該安定な末端基としては、主鎖と共有結合している基が好まし
く、炭素−炭素結合を介してアリール基または複素環基と結合する基が好ましい。
発光層１５０に低分子化合物を用いる場合、ホスト材料として機能する低分子化合物に
加えて、発光性の低分子化合物をゲスト材料として有すると好ましい。発光層１５０中で
は、ホスト材料が、少なくともゲスト材料より重量比で多く存在し、ゲスト材料は、ホス
ト材料中に分散される。
ゲスト材料としては、発光性の有機化合物を用いればよく、該発光性の有機化合物とし
ては、蛍光を発することができる物質（以下、蛍光性化合物ともいう）または燐光を発す
ることができる物質（以下、燐光性化合物ともいう）を用いることができる。
本発明の一態様の発光素子１６０においては、一対の電極（導電膜１３８及び導電膜１
４４）間に電圧を印加することにより、陰極から電子が、陽極から正孔（ホール）が、そ
れぞれＥＬ層１４２に注入され、電流が流れる。そして、注入された電子及び正孔が再結
合することによって、励起子が形成される。キャリア（電子および正孔）の再結合によっ
て生じる励起子のうち、一重項励起子と三重項励起子の比（以下、励起子生成確率）は、
統計的確率により、１：３となる。そのため、蛍光性化合物を用いた発光素子において、
発光に寄与する一重項励起子が生成する割合は２５％であり、発光に寄与しない三重項励
起子が生成する割合は７５％となる。一方、燐光性化合物を用いた発光素子においては、
一重項励起子及び三重項励起子の双方が発光に寄与することができる。したがって、蛍光
性化合物を用いた発光素子より、燐光性化合物を用いた発光素子の方が、高い発光効率と
なるため好ましい。
なお、励起子はキャリア（電子および正孔）対のことである。励起子はエネルギーを有
するため、励起子が生成した材料は励起状態となる。
発光層１５０に高分子化合物を用いる場合、該高分子化合物は、構成単位として、正孔
を輸送する機能（正孔輸送性）を有する骨格と、電子を輸送する機能（電子輸送性）を有
する骨格とを有すると好ましい。あるいは、π電子過剰型複素芳香族骨格または芳香族ア
ミン骨格の少なくとも一つを有し、π電子不足型複素芳香族骨格を有すると好ましい。こ
れらの骨格が、直接または他の骨格を介して結合する。
また、高分子化合物が、正孔輸送性を有する骨格と、電子輸送性を有する骨格と、を有
する場合、キャリアバランスを容易に制御することが可能となる。そのため、キャリア再
結合領域の制御も簡便に行うことができる。そのためには、正孔輸送性を有する骨格と、
電子輸送性を有する骨格と、の構成比率は、１：９から９：１（モル比）の範囲が好まし
く、電子輸送性を有する骨格が、正孔輸送性を有する骨格より、構成比率が高いことが、
さらに好ましい。
また、高分子化合物は、構成単位として、正孔輸送性を有する骨格および電子輸送性を
有する骨格の他に、発光性の骨格を有しても良い。高分子化合物が、発光性の骨格を有す
る場合、高分子化合物の全構成単位に対する発光性の骨格の構成比率は低いことが好まし
く、具体的には、好ましくは０．１ｍｏｌ％以上１０ｍｏｌ％以下であり、より好ましく
は０．１ｍｏｌ％以上５ｍｏｌ％以下である。
なお、発光素子１６０に用いる高分子化合物は、各構成単位の結合方向、結合角、結合
長などが異なる場合がある。また、各構成単位が異なる置換基を有してもよく、各構成単
位の間に異なる骨格を有していてもよい。また、各構成単位の重合法が異なっていてもよ
い。
また、発光層１５０は、ホスト材料として機能する高分子化合物に加えて、発光性の低
分子化合物をゲスト材料として有してもよい。このとき、ホスト材料として機能する高分
子化合物中に、発光性の低分子化合物がゲスト材料として分散され、該高分子化合物が、
少なくとも発光性の低分子化合物より重量比で多く存在する。発光性の低分子化合物の含
有量は、高分子化合物に対する重量比で、好ましくは０．１ｗｔ％以上１０ｗｔ％以下で
あり、より好ましくは０．１ｗｔ％以上５ｗｔ％以下である。
次に、本発明の一態様に係わる発光素子の構成要素の詳細について、以下説明を行う。
［発光層］
発光層１５０に用いることができる材料について、それぞれ以下に説明する。
発光層１５０に用いることができる高分子化合物としては、特に限定はないが、複素芳
香族骨格及び芳香族炭化水素骨格の少なくとも一つを有すると好ましい。また、これらの
骨格が互いに、直接、またはアリーレン基もしくはアルキレン基を介して結合する構造が
好ましい。なお、上記の骨格が介して結合する基としては、アリーレン基およびアルキレ
ン基に限られない。
また、高分子化合物が有する複素芳香族骨格のうち、フラン骨格、チオフェン骨格、ま
たはピロール骨格は、安定で信頼性が良好なため、当該骨格の中から選ばれるいずれか一
つまたは複数を有することが好ましい。また、ピリジン骨格、ジアジン骨格（ピラジン骨
格、ピリミジン骨格、及びピリダジン骨格）、及びトリアジン骨格が好ましく、中でもジ
アジン骨格およびトリアジン骨格は、安定で信頼性が良好なため好ましい。また、例えば
、フラン骨格、ベンゾフラン骨格、ジベンゾフラン骨格、ベンゾジフラン骨格、チオフェ
ン骨格、ベンゾチオフェン骨格、ジベンゾチオフェン骨格、ベンゾジチオフェン骨格、チ
エノチオフェン骨格、ジチエノチオフェン骨格、ジチエノフラン骨格、ジチエノセレノフ
ェン骨格、シクロペンタジチオフェン骨格、ジチエノシロール骨格、チエノピロール骨格
、ジチエノピロール骨格、チエノインドール骨格、チエノピリジン骨格、チエノピラジン
骨格、チアゾール骨格、チアジアゾール骨格、ベンゾチアゾール骨格、ベンゾジチアゾー
ル骨格、オキサゾール骨格、オキサジアゾール骨格、ベンゾオキサゾール骨格、ベンゾジ
オキサゾール骨格、セレノフェン骨格、ベンゾセレノフェン骨格、ジベンゾセレノフェン
骨格、ベンゾジセレノフェン骨格、セレノロセレノフェン骨格、インダセノチオフェン骨
格、インダセノジチオフェン骨格、インダセノセレノフェン骨格、インダセノジセレノフ
ェン骨格、ピロール骨格、インドール骨格、カルバゾール骨格、インドロカルバゾール骨
格、ビカルバゾール骨格、ピロロピロール骨格、アクリダン骨格、アクリドン骨格、フェ
ノキサジン骨格、フェノチアジン骨格、フェナジン骨格、フェナザシリン骨格、アゼピン
骨格、ジュロリジン骨格等を用いることができる。また、例えば、キノリン骨格、ナフチ
リジン骨格、キノキサリン骨格、キナゾリン骨格、フタラジン骨格、シンノリン骨格、プ
テリジン骨格、アクリジン骨格、フェナントリジン骨格、フェナントロリン骨格、ベンゾ
キノリン骨格、ベンゾキノキサリン骨格、ベンゾキナゾリン骨格、ジベンゾキノリン骨格
、ジベンゾキノキサリン骨格、ジベンゾキナゾリン骨格、イミダゾール骨格、ピラゾール
骨格、トリアゾール骨格、ベンゾイミダゾール骨格、イミダゾピリジン骨格、プリン骨格
、トリアゾロピリミジン骨格、トリアゾロピリジン骨格、インダゾール骨格等を用いるこ
とができる。
また、上記の複素芳香族骨格に換えて、芳香族炭化水素骨格を用いてもよい。芳香族炭
化水素骨格としては、例えば、ビフェニル骨格、ナフタレン骨格、アントラセン骨格、ク
リセン骨格、フェナントレン骨格、トリフェニレン骨格、フルオレン骨格、スピロフルオ
レン骨格、インダセン骨格、ジベンゾシロール骨格等が挙げられる。
また、高分子化合物に芳香族アミン骨格を用いることができ、中でも２級アミン骨格ま
たは３級アミン骨格が好ましく、特にトリアリールアミン骨格が好ましい。トリアリール
アミン骨格のアリール基としては、環を形成する炭素数が６乃至１３の置換または無置換
のアリール基が好ましく、フェニル基、ナフチル基、フルオレニル基等が挙げられる。例
えば、トリフェニルアミン骨格、フェニレンジアミン骨格、ナフタレンジアミン骨格、ベ
ンジジン骨格等が挙げられる。
また、高分子化合物に他に用いることができる骨格としては、ケトン骨格、アルコキシ
骨格等が挙げられる。
また、上記の芳香族アミン骨格、複素芳香族骨格、及び芳香族炭化水素骨格が、アリー
レン基またはアルキレン基で結合する場合、当該アリーレン基及びアルキレン基としては
、例えば、フェニレン基、ビフェニルジイル基、テルフェニルジイル基、ナフタレンジイ
ル基、フルオレンジイル基、アントラセンジイル基、９，１０−ジヒドロアントラセンジ
イル基、フェナントレンジイル基、ピレンジイル基、ペリレンジイル基、クリセンジイル
基、アルコキシフェニレン基、アリーレンビニレン基（フェニレンビニレン基等）、ビニ
レン基等が挙げられる。また、エーテル結合、チオエーテル結合、エステル結合等によっ
て結合しても良い。
上述した芳香族アミン骨格、複素芳香族骨格、及び芳香族炭化水素骨格、あるいは上記
のアリーレン基及びアルキレン基は、それぞれ置換基を有していてもよい。当該置換基と
しては、炭素数１乃至炭素数２０のアルキル基、アルコキシ基、またはアルキルチオ基、
炭素数３乃至炭素数２０のシクロアルキル基、または炭素数６乃至炭素数１８の置換もし
くは無置換のアリール基またはアリールオキシ基、炭素数４乃至炭素数１４の複素環化合
物基も置換基として選択することができる。炭素数１乃至炭素数２０のアルキル基として
は具体的には、メチル基、エチル基、プロピル基、イソプロピル基、ブチル基、イソブチ
ル基、ｔｅｒｔ−ブチル基、ペンチル基、ヘキシル基、ヘプチル基、オクチル基、デシル
基、ラウリル基、２−エチルヘキシル基、３−メチルブチル基などを挙げることができる
。また、炭素数１乃至炭素数２０のアルコキシ基としては具体的には、メトキシ基、エト
キシ基、ブトキシ基、ペンチルオキシ基、ヘキシルオキシ基、ヘプチルオキシ基、オクチ
ルオキシ基、デシルオキシ基、ラウリルオキシ基、２−エチルヘキシルオキシ基、３−メ
チル−ブトキシ基、イソプロピルオキシ基などを挙げることができる。また、炭素数１乃
至炭素数２０のアルキルチオ基としては具体的には、メチルチオ基、エチルチオ基、ブチ
ルチオ基、ペンチルチオ基、ヘキシルチオ基、ヘプチルチオ基、オクチルチオ基、デシル
チオ基、ラウリルチオ基、２−エチルヘキシルチオ基、３−メチルブチルチオ基、イソプ
ロピルチオ基などを挙げることができる。また、炭素数３乃至炭素数２０のシクロアルキ
ル基、としては具体的には、シクロプロピル基、シクロブチル基、シクロペンチル基、シ
クロヘキシル基、ノルボルニル基、ノルアダマンチル基、アダマンチル基、ホモアダマン
チル基、トリシクロデカニル基などを挙げることができる。また、炭素数６乃至炭素数１
８のアリール基としては具体的には、置換もしくは無置換のフェニル基、ナフチル基、ビ
フェニル基、フルオレニル基、アントラセニル基、ピレニル基などを挙げることができる
。また、炭素数６乃至炭素数１８のアリールオキシ基としては具体的には、置換または無
置換のアルコキシフェノキシ基、アルキルフェノキシ基、ナフチルオキシ基、アントラセ
ニルオキシ基、ピレニルオキシ基などを挙げることができる。また、炭素数４乃至炭素数
１４の複素環化合物基としては具体的には、置換または無置換のチエニル基、ピロリル基
、フリル基、ピリジル基などを挙げることができる。また、上記置換基は互いに結合して
環を形成してもよい。このような例としては、例えば、フルオレン骨格における９位の炭
素が置換基としてフェニル基を二つ有する場合、当該フェニル基同士が結合することによ
って、スピロフルオレン骨格を形成するような場合が挙げられる。なお、無置換の場合、
合成の容易さや原料の価格の面で有利である。
上記の高分子化合物としては、例えば、ポリ［２−メトキシ−５−（２−エチルヘキシ
ルオキシ）−１，４−フェニレンビニレン］（略称：ＭＥＨ−ＰＰＶ）、ポリ（２，５−
ジオクチル−１，４−フェニレンビニレン）等のポリフェニレンビニレン（ＰＰＶ）誘導
体、ポリ（９，９−ジ−ｎ−オクチルフルオレニル−２，７−ジイル）（略称：ＰＦ８）
、ポリ［（９，９−ジ−ｎ−オクチルフルオレニル−２，７−ジイル）−ａｌｔ−（ベン
ゾ［２，１，３］チアジアゾール−４，８−ジイル）］（略称：Ｆ８ＢＴ）、ポリ［（９
，９−ジ−ｎ−オクチルフルオレニル−２，７−ジイル）−ａｌｔ−（２，２’−ビチオ
フェン−５，５’−ジイル）］（略称Ｆ８Ｔ２）、ポリ［（９，９−ジオクチル−２，７
−ジビニレンフルオレニレン）−ａｌｔ−（９，１０−アントラセン）］、ポリ［（９，
９−ジヘキシルフルオレン−２，７−ジイル）−ａｌｔ−（２，５−ジメチル−１，４−
フェニレン）］等のポリフルオレン誘導体、ポリ（３−ヘキシルチオフェン−２，５−ジ
イル）（略称：Ｐ３ＨＴ）等のポリアルキルチオフェン（ＰＡＴ）誘導体、ポリフェニレ
ン誘導体等が挙げられる。また、これらの高分子化合物や、ポリ（９−ビニルカルバゾー
ル）（略称：ＰＶＫ）、ポリ（２−ビニルナフタレン）、ポリ［ビス（４−フェニル）（
２，４，６−トリメチルフェニル）アミン］（略称：ＰＴＡＡ）等の高分子化合物に、発
光性の低分子化合物をドープして発光層に用いてもよい。
発光層１５０に用いることができる蛍光性化合物としては、特に限定はないが、アント
ラセン誘導体、テトラセン誘導体、クリセン誘導体、フェナントレン誘導体、ピレン誘導
体、ペリレン誘導体、スチルベン誘導体、アクリドン誘導体、クマリン誘導体、フェノキ
サジン誘導体、フェノチアジン誘導体などが好ましい。例えば以下に示す材料の置換もし
くは無置換材料を用いることができる。置換基としては、上記の置換基を用いることがで
きる。また、脂肪族炭化水素基が好ましく、より好ましくはアルキル基、さらに好ましく
は分岐を有するアルキル基である。
具体的には、５，６−ビス［４−（１０−フェニル−９−アントリル）フェニル］−２
，２’−ビピリジン（略称：ＰＡＰ２ＢＰｙ）、５，６−ビス［４’−（１０−フェニル
−９−アントリル）ビフェニル−４−イル］−２，２’−ビピリジン（略称：ＰＡＰＰ２
ＢＰｙ）、Ｎ，Ｎ’−ジフェニル−Ｎ，Ｎ’−ビス［４−（９−フェニル−９Ｈ−フルオ
レン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ＦＬＰＡＰｒｎ）
、Ｎ，Ｎ’−ビス（３−メチルフェニル）−Ｎ，Ｎ’−ビス［３−（９−フェニル−９Ｈ
−フルオレン−９−イル）フェニル］ピレン−１，６−ジアミン（略称：１，６ｍＭｅｍ
ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ビス［４−（９−フェニル−９Ｈ−フルオレン−９−イル
）フェニル］−Ｎ，Ｎ’−ビス（４−ｔｅｒｔ−ブチルフェニル）−ピレン−１，６−ジ
アミン（略称：１，６ｔＢｕ−ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−ビス［４−（９−フェニル
−９Ｈ−フルオレン−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニル−３，８−ジシクロ
ヘキシルピレン−１，６−ジアミン（略称：ｃｈ−１，６ＦＬＰＡＰｒｎ）、Ｎ，Ｎ’−
ビス［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニルスチル
ベン−４，４’−ジアミン（略称：ＹＧＡ２Ｓ）、４−（９Ｈ−カルバゾール−９−イル
）−４’−（１０−フェニル−９−アントリル）トリフェニルアミン（略称：ＹＧＡＰＡ
）、４−（９Ｈ−カルバゾール−９−イル）−４’−（９，１０−ジフェニル−２−アン
トリル）トリフェニルアミン（略称：２ＹＧＡＰＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４
−（１０−フェニル−９−アントリル）フェニル］−９Ｈ−カルバゾール−３−アミン（
略称：ＰＣＡＰＡ）、ペリレン、２，５，８，１１−テトラ（ｔｅｒｔ−ブチル）ペリレ
ン（略称：ＴＢＰ）、４−（１０−フェニル−９−アントリル）−４’−（９−フェニル
−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＡＰＡ）、Ｎ，Ｎ
’’−（２−ｔｅｒｔ−ブチルアントラセン−９，１０−ジイルジ−４，１−フェニレン
）ビス［Ｎ，Ｎ’，Ｎ’−トリフェニル−１，４−フェニレンジアミン］（略称：ＤＰＡ
ＢＰＡ）、Ｎ，９−ジフェニル−Ｎ−［４−（９，１０−ジフェニル−２−アントリル）
フェニル］−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＰＰＡ）、Ｎ−［４−（
９，１０−ジフェニル−２−アントリル）フェニル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−
１，４−フェニレンジアミン（略称：２ＤＰＡＰＰＡ）、Ｎ，Ｎ，Ｎ’，Ｎ’，Ｎ’’，
Ｎ’’，Ｎ’’’，Ｎ’’’−オクタフェニルジベンゾ［ｇ，ｐ］クリセン−２，７，１
０，１５−テトラアミン（略称：ＤＢＣ１）、クマリン３０、Ｎ−（９，１０−ジフェニ
ル−２−アントリル）−Ｎ，９−ジフェニル−９Ｈ−カルバゾール−３−アミン（略称：
２ＰＣＡＰＡ）、Ｎ−［９，１０−ビス（１，１’−ビフェニル−２−イル）−２−アン
トリル］−Ｎ，９−ジフェニル−９Ｈ−カルバゾール−３−アミン（略称：２ＰＣＡＢＰ
ｈＡ）、Ｎ−（９，１０−ジフェニル−２−アントリル）−Ｎ，Ｎ’，Ｎ’−トリフェニ
ル−１，４−フェニレンジアミン（略称：２ＤＰＡＰＡ）、Ｎ−［９，１０−ビス（１，
１’−ビフェニル−２−イル）−２−アントリル］−Ｎ，Ｎ’，Ｎ’−トリフェニル−１
，４−フェニレンジアミン（略称：２ＤＰＡＢＰｈＡ）、９，１０−ビス（１，１’−ビ
フェニル−２−イル）−Ｎ−［４−（９Ｈ−カルバゾール−９−イル）フェニル］−Ｎ−
フェニルアントラセン−２−アミン（略称：２ＹＧＡＢＰｈＡ）、Ｎ，Ｎ，９−トリフェ
ニルアントラセン−９−アミン（略称：ＤＰｈＡＰｈＡ）、クマリン６、クマリン５４５
Ｔ、Ｎ，Ｎ’−ジフェニルキナクリドン（略称：ＤＰＱｄ）、ルブレン、２，８−ジ−ｔ
ｅｒｔ−ブチル−５，１１−ビス（４−ｔｅｒｔ−ブチルフェニル）−６，１２−ジフェ
ニルテトラセン（略称：ＴＢＲｂ）、ナイルレッド、５，１２−ビス（１，１’−ビフェ
ニル−４−イル）−６，１１−ジフェニルテトラセン（略称：ＢＰＴ）、２−（２−｛２
−［４−（ジメチルアミノ）フェニル］エテニル｝−６−メチル−４Ｈ−ピラン−４−イ
リデン）プロパンジニトリル（略称：ＤＣＭ１）、２−｛２−メチル−６−［２−（２，
３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニ
ル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＤＣＭ２）、Ｎ，Ｎ，
Ｎ’，Ｎ’−テトラキス（４−メチルフェニル）テトラセン−５，１１−ジアミン（略称
：ｐ−ｍＰｈＴＤ）、７，１４−ジフェニル−Ｎ，Ｎ，Ｎ’，Ｎ’−テトラキス（４−メ
チルフェニル）アセナフト［１，２−ａ］フルオランテン−３，１０−ジアミン（略称：
ｐ−ｍＰｈＡＦＤ）、２−｛２−イソプロピル−６−［２−（１，１，７，７−テトラメ
チル−２，３，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イ
ル）エテニル］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＤＣＪＴＩ
）、２−｛２−ｔｅｒｔ−ブチル−６−［２−（１，１，７，７−テトラメチル−２，３
，６，７−テトラヒドロ−１Ｈ，５Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル
］−４Ｈ−ピラン−４−イリデン｝プロパンジニトリル（略称：ＤＣＪＴＢ）、２−（２
，６−ビス｛２−［４−（ジメチルアミノ）フェニル］エテニル｝−４Ｈ−ピラン−４−
イリデン）プロパンジニトリル（略称：ＢｉｓＤＣＭ）、２−｛２，６−ビス［２−（８
−メトキシ−１，１，７，７−テトラメチル−２，３，６，７−テトラヒドロ−１Ｈ，５
Ｈ−ベンゾ［ｉｊ］キノリジン−９−イル）エテニル］−４Ｈ−ピラン−４−イリデン｝
プロパンジニトリル（略称：ＢｉｓＤＣＪＴＭ）、５，１０，１５，２０−テトラフェニ
ルビスベンゾ［５，６］インデノ［１，２，３−ｃｄ：１’，２’，３’−ｌｍ］ペリレ
ン、などが挙げられる。
高分子化合物に用いることができる発光性の骨格としては、特に限定はないが、アント
ラセン、テトラセン、クリセン、フェナントレン、ピレン、ペリレン、スチルベン、アク
リドン、クマリン、フェノキサジン、フェノチアジンなどの骨格から、１個または２個の
水素を芳香環から除いた構造を構成単位として有すると好ましい。また、置換基として上
記に挙げた置換基を用いることができる。また、置換基として脂肪族炭化水素基を導入し
ても良く、好ましくはアルキル基、さらに好ましくは分岐を有するアルキル基である。
燐光性化合物としては、イリジウム、ロジウム、または白金系の有機金属錯体、あるい
は金属錯体が挙げられ、中でも有機イリジウム錯体、例えばイリジウム系オルトメタル錯
体が好ましい。オルトメタル化する配位子としては４Ｈ−トリアゾール配位子、１Ｈ−ト
リアゾール配位子、イミダゾール配位子、ピリジン配位子、ピリミジン配位子、ピラジン
配位子、あるいはイソキノリン配位子などが挙げられる。金属錯体としては、ポルフィリ
ン配位子を有する白金錯体などが挙げられる。また、例えば以下に示す材料の置換もしく
は無置換材料を用いることができる。なお、置換基としては、上記の置換基を用いること
ができる。
青色または緑色に発光ピークを有する物質としては、例えば、トリス｛２−［５−（２
−メチルフェニル）−４−（２，６−ジメチルフェニル）−４Ｈ−１，２，４−トリアゾ
ール−３−イル−κＮ２］フェニル−κＣ｝イリジウム（ＩＩＩ）（略称：Ｉｒ（ｍｐｐ
ｔｚ−ｄｍｐ）３）、トリス（５−メチル−３，４−ジフェニル−４Ｈ−１，２，４−ト
リアゾラト）イリジウム（ＩＩＩ）（略称：Ｉｒ（Ｍｐｔｚ）３）、トリス［４−（３−
ビフェニル）−５−イソプロピル−３−フェニル−４Ｈ−１，２，４−トリアゾラト］イ
リジウム（ＩＩＩ）（略称：Ｉｒ（ｉＰｒｐｔｚ−３ｂ）３）、トリス［３−（５−ビフ
ェニル）−５−イソプロピル−４−フェニル−４Ｈ−１，２，４−トリアゾラト］イリジ
ウム（ＩＩＩ）（略称：Ｉｒ（ｉＰｒ５ｂｔｚ）３）のような４Ｈ−トリアゾール骨格を
有する有機金属イリジウム錯体や、トリス［３−メチル−１−（２−メチルフェニル）−
５−フェニル−１Ｈ−１，２，４−トリアゾラト］イリジウム（ＩＩＩ）（略称：Ｉｒ（
Ｍｐｔｚ１−ｍｐ）３）、トリス（１−メチル−５−フェニル−３−プロピル−１Ｈ−１
，２，４−トリアゾラト）イリジウム（ＩＩＩ）（略称：Ｉｒ（Ｐｒｐｔｚ１−Ｍｅ）３
）のような１Ｈ−トリアゾール骨格を有する有機金属イリジウム錯体や、ｆａｃ−トリス
［１−（２，６−ジイソプロピルフェニル）−２−フェニル−１Ｈ−イミダゾール］イリ
ジウム（ＩＩＩ）（略称：Ｉｒ（ｉＰｒｐｍｉ）３）、トリス［３−（２，６−ジメチル
フェニル）−７−メチルイミダゾ［１，２−ｆ］フェナントリジナト］イリジウム（ＩＩ
Ｉ）（略称：Ｉｒ（ｄｍｐｉｍｐｔ−Ｍｅ）３）のようなイミダゾール骨格を有する有機
金属イリジウム錯体や、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ
，Ｃ２’］イリジウム（ＩＩＩ）テトラキス（１−ピラゾリル）ボラート（略称：ＦＩｒ
６）、ビス［２−（４’，６’−ジフルオロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジ
ウム（ＩＩＩ）ピコリナート（略称：ＦＩｒｐｉｃ）、ビス｛２−［３’，５’−ビス（
トリフルオロメチル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ＩＩＩ）ピコリ
ナート（略称：Ｉｒ（ＣＦ３ｐｐｙ）２（ｐｉｃ））、ビス［２−（４’，６’−ジフル
オロフェニル）ピリジナト−Ｎ，Ｃ２’］イリジウム（ＩＩＩ）アセチルアセトナート（
略称：ＦＩｒ（ａｃａｃ））のような電子吸引基を有するフェニルピリジン誘導体を配位
子とする有機金属イリジウム錯体が挙げられる。上述した中でも、４Ｈ−トリアゾール骨
格を有する有機金属イリジウム錯体は、信頼性や発光効率にも優れるため、特に好ましい
。
また、緑色または黄色に発光ピークを有する物質としては、例えば、トリス（４−メチ
ル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｍｐｐｍ）３）、
トリス（４−ｔ−ブチル−６−フェニルピリミジナト）イリジウム（ＩＩＩ）（略称：Ｉ
ｒ（ｔＢｕｐｐｍ）３）、（アセチルアセトナト）ビス（６−メチル−４−フェニルピリ
ミジナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｍｐｐｍ）２（ａｃａｃ））、（アセチ
ルアセトナト）ビス（６−ｔｅｒｔ−ブチル−４−フェニルピリミジナト）イリジウム（
ＩＩＩ）（略称：Ｉｒ（ｔＢｕｐｐｍ）２（ａｃａｃ））、（アセチルアセトナト）ビス
［４−（２−ノルボルニル）−６−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称
：Ｉｒ（ｎｂｐｐｍ）２（ａｃａｃ））、（アセチルアセトナト）ビス［５−メチル−６
−（２−メチルフェニル）−４−フェニルピリミジナト］イリジウム（ＩＩＩ）（略称：
Ｉｒ（ｍｐｍｐｐｍ）２（ａｃａｃ））、（アセチルアセトナト）ビス｛４，６−ジメチ
ル−２−［６−（２，６−ジメチルフェニル）−４−ピリミジニル−κＮ３］フェニル−
κＣ｝イリジウム（ＩＩＩ）（略称：Ｉｒ（ｄｍｐｐｍ−ｄｍｐ）２（ａｃａｃ））、（
アセチルアセトナト）ビス（４，６−ジフェニルピリミジナト）イリジウム（ＩＩＩ）（
略称：Ｉｒ（ｄｐｐｍ）２（ａｃａｃ））のようなピリミジン骨格を有する有機金属イリ
ジウム錯体や、（アセチルアセトナト）ビス（３，５−ジメチル−２−フェニルピラジナ
ト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｍｐｐｒ−Ｍｅ）２（ａｃａｃ））、（アセチ
ルアセトナト）ビス（５−イソプロピル−３−メチル−２−フェニルピラジナト）イリジ
ウム（ＩＩＩ）（略称：Ｉｒ（ｍｐｐｒ−ｉＰｒ）２（ａｃａｃ））のようなピラジン骨
格を有する有機金属イリジウム錯体や、トリス（２−フェニルピリジナト−Ｎ，Ｃ２’）
イリジウム（ＩＩＩ）（略称：Ｉｒ（ｐｐｙ）３）、ビス（２−フェニルピリジナト−Ｎ
，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐｐｙ）２（ａｃ
ａｃ））、ビス（ベンゾ［ｈ］キノリナト）イリジウム（ＩＩＩ）アセチルアセトナート
（略称：Ｉｒ（ｂｚｑ）２（ａｃａｃ））、トリス（ベンゾ［ｈ］キノリナト）イリジウ
ム（ＩＩＩ）（略称：Ｉｒ（ｂｚｑ）３）、トリス（２−フェニルキノリナト−Ｎ，Ｃ２
’）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｐｑ）３）、ビス（２−フェニルキノリナト−
Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐｑ）２（ａｃ
ａｃ））のようなピリジン骨格を有する有機金属イリジウム錯体や、ビス（２，４−ジフ
ェニル−１，３−オキサゾラト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナー
ト（略称：Ｉｒ（ｄｐｏ）２（ａｃａｃ））、ビス｛２−［４’−（パーフルオロフェニ
ル）フェニル］ピリジナト−Ｎ，Ｃ２’｝イリジウム（ＩＩＩ）アセチルアセトナート（
略称：Ｉｒ（ｐ−ＰＦ−ｐｈ）２（ａｃａｃ））、ビス（２−フェニルベンゾチアゾラト
−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｂｔ）２（ａ
ｃａｃ））など有機金属イリジウム錯体の他、トリス（アセチルアセトナト）（モノフェ
ナントロリン）テルビウム（ＩＩＩ）（略称：Ｔｂ（ａｃａｃ）３（Ｐｈｅｎ））のよう
な希土類金属錯体が挙げられる。上述した中でも、ピリミジン骨格を有する有機金属イリ
ジウム錯体は、信頼性や発光効率にも際だって優れるため、特に好ましい。
また、黄色または赤色に発光ピークを有する物質としては、例えば、（ジイソブチリル
メタナト）ビス［４，６−ビス（３−メチルフェニル）ピリミジナト］イリジウム（ＩＩ
Ｉ）（略称：Ｉｒ（５ｍｄｐｐｍ）２（ｄｉｂｍ））、ビス［４，６−ビス（３−メチル
フェニル）ピリミジナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：Ｉｒ
（５ｍｄｐｐｍ）２（ｄｐｍ））、ビス［４，６−ジ（ナフタレン−１−イル）ピリミジ
ナト］（ジピバロイルメタナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｄ１ｎｐｍ）２（
ｄｐｍ））のようなピリミジン骨格を有する有機金属イリジウム錯体や、（アセチルアセ
トナト）ビス（２，３，５−トリフェニルピラジナト）イリジウム（ＩＩＩ）（略称：Ｉ
ｒ（ｔｐｐｒ）２（ａｃａｃ））、ビス（２，３，５−トリフェニルピラジナト）（ジピ
バロイルメタナト）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｔｐｐｒ）２（ｄｐｍ））、（
アセチルアセトナト）ビス［２，３−ビス（４−フルオロフェニル）キノキサリナト］イ
リジウム（ＩＩＩ）（略称：［Ｉｒ（Ｆｄｐｑ）２（ａｃａｃ）］）のようなピラジン骨
格を有する有機金属イリジウム錯体や、トリス（１−フェニルイソキノリナト−Ｎ，Ｃ２
’）イリジウム（ＩＩＩ）（略称：Ｉｒ（ｐｉｑ）３）、ビス（１−フェニルイソキノリ
ナト−Ｎ，Ｃ２’）イリジウム（ＩＩＩ）アセチルアセトナート（略称：Ｉｒ（ｐｉｑ）
２（ａｃａｃ））のようなピリジン骨格を有する有機金属イリジウム錯体の他、２，３，
７，８，１２，１３，１７，１８−オクタエチル−２１Ｈ，２３Ｈ−ポルフィリン白金（
ＩＩ）（略称：ＰｔＯＥＰ）のような白金錯体や、トリス（１，３−ジフェニル−１，３
−プロパンジオナト）（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：Ｅｕ（
ＤＢＭ）３（Ｐｈｅｎ））、トリス［１−（２−テノイル）−３，３，３−トリフルオロ
アセトナト］（モノフェナントロリン）ユーロピウム（ＩＩＩ）（略称：Ｅｕ（ＴＴＡ）
３（Ｐｈｅｎ））のような希土類金属錯体が挙げられる。上述した中でも、ピリミジン骨
格を有する有機金属イリジウム錯体は、信頼性や発光効率にも際だって優れるため、特に
好ましい。また、ピラジン骨格を有する有機金属イリジウム錯体は、色度の良い赤色発光
が得られる。
また、燐光性化合物としては、高分子化合物であってもよく、例えば、イリジウム、ロ
ジウム、または白金系の有機金属錯体、あるいは金属錯体を構成単位として有する高分子
化合物が好ましい。すなわち、イリジウム、ロジウム、または白金系の有機金属錯体、あ
るいは金属錯体などから、１個または２個の水素を取り除いた構造を構成単位として有す
ると好ましい。
発光層１５０に含まれる発光性の有機化合物としては、三重項励起エネルギーを発光に
変換できる物質であればよい。該三重項励起エネルギーを発光に変換できる物質としては
、燐光性化合物の他に、熱活性化遅延蛍光（Ｔｈｅｒｍａｌｌｙ ａｃｔｉｖａｔｅｄ
ｄｅｌａｙｅｄ ｆｌｕｏｒｅｓｃｅｎｃｅ：ＴＡＤＦ）体が挙げられる。したがって、
燐光性化合物と記載した部分に関しては、熱活性化遅延蛍光体と読み替えても構わない。
なお、熱活性化遅延蛍光体とは、三重項励起エネルギー準位と一重項励起エネルギー準位
との差が小さく、逆項間交差によって三重項励起状態から一重項励起状態へエネルギーを
変換する機能を有する物質である。そのため、三重項励起状態をわずかな熱エネルギーに
よって一重項励起状態にアップコンバート（逆項間交差）が可能で、一重項励起状態から
の発光（蛍光）を効率よく呈することができる。また、熱活性化遅延蛍光が効率良く得ら
れる条件としては、三重項励起エネルギー準位と一重項励起エネルギー準位のエネルギー
差が好ましくは０ｅＶより大きく０．２ｅＶ以下、さらに好ましくは０ｅＶより大きく０
．１ｅＶ以下であることが挙げられる。
熱活性化遅延蛍光体としては、例えば以下の物質を用いることができる。
まず、フラーレンやその誘導体、プロフラビン等のアクリジン誘導体、エオシン等が挙
げられる。また、マグネシウム（Ｍｇ）、亜鉛（Ｚｎ）、カドミウム（Ｃｄ）、スズ（Ｓ
ｎ）、白金（Ｐｔ）、インジウム（Ｉｎ）、もしくはパラジウム（Ｐｄ）等を含む金属含
有ポルフィリンが挙げられる。該金属含有ポルフィリンとしては、例えば、プロトポルフ
ィリン−フッ化スズ錯体（ＳｎＦ２（Ｐｒｏｔｏ ＩＸ））、メソポルフィリン−フッ化
スズ錯体（ＳｎＦ２（Ｍｅｓｏ ＩＸ））、ヘマトポルフィリン−フッ化スズ錯体（Ｓｎ
Ｆ２（Ｈｅｍａｔｏ ＩＸ））、コプロポルフィリンテトラメチルエステル−フッ化スズ
錯体（ＳｎＦ２（Ｃｏｐｒｏ ＩＩＩ−４Ｍｅ））、オクタエチルポルフィリン−フッ化
スズ錯体（ＳｎＦ２（ＯＥＰ））、エチオポルフィリン−フッ化スズ錯体（ＳｎＦ２（Ｅ
ｔｉｏ Ｉ））、オクタエチルポルフィリン−塩化白金錯体（ＰｔＣｌ２ＯＥＰ）等が挙
げられる。
また、一種の材料から構成される熱活性化遅延蛍光体としては、π電子過剰型複素芳香
環及びπ電子不足型複素芳香環を有する複素環化合物も用いることができる。具体的には
、２−（ビフェニル−４−イル）−４，６−ビス（１２−フェニルインドロ［２，３−ａ
］カルバゾール−１１−イル）−１，３，５−トリアジン（略称：ＰＩＣ−ＴＲＺ）、２
−｛４−［３−（Ｎ−フェニル−９Ｈ−カルバゾール−３−イル）−９Ｈ−カルバゾール
−９−イル］フェニル｝−４，６−ジフェニル−１，３，５−トリアジン（略称：ＰＣＣ
ｚＰＴｚｎ）、２−［４−（１０Ｈ−フェノキサジン−１０−イル）フェニル］−４，６
−ジフェニル−１，３，５−トリアジン（略称：ＰＸＺ−ＴＲＺ）、３−［４−（５−フ
ェニル−５，１０−ジヒドロフェナジン−１０−イル）フェニル］−４，５−ジフェニル
−１，２，４−トリアゾール（略称：ＰＰＺ−３ＴＰＴ）、３−（９，９−ジメチル−９
Ｈ−アクリジン−１０−イル）−９Ｈ−キサンテン−９−オン（略称：ＡＣＲＸＴＮ）、
ビス［４−（９，９−ジメチル−アクリダン）フェニル］スルホン（略称：ＤＭＡＣ−Ｄ
ＰＳ）、１０−フェニル−１０Ｈ，１０’Ｈ−スピロ［アクリジン−９，９’−アントラ
セン］−１０’−オン（略称：ＡＣＲＳＡ）等が挙げられる。該複素環化合物は、π電子
過剰型複素芳香環及びπ電子不足型複素芳香環を有するため、電子輸送性及び正孔輸送性
が高く、好ましい。なお、π電子過剰型複素芳香環とπ電子不足型複素芳香環とが直接結
合した物質は、π電子過剰型複素芳香環のドナー性とπ電子不足型複素芳香環のアクセプ
ター性が共に強く、一重項励起エネルギー準位と三重項励起エネルギー準位の差が小さく
なるため、特に好ましい。
また、熱活性化遅延蛍光を示す材料として、励起錯体（エキサイプレックス、エキシプ
レックスまたはＥｘｃｉｐｌｅｘともいう）を形成する２種類の材料の組み合わせを含ん
でも良い。２種類の材料の組み合わせとしては、正孔輸送性材料と電子輸送性材料との組
み合わせが好適である。具体的には、亜鉛やアルミニウム系金属錯体の他、オキサジアゾ
ール誘導体、トリアゾール誘導体、ベンゾイミダゾール誘導体、キノキサリン誘導体、ジ
ベンゾキノキサリン誘導体、ジベンゾチオフェン誘導体、ジベンゾフラン誘導体、ピリミ
ジン誘導体、トリアジン誘導体、ピリジン誘導体、ビピリジン誘導体、フェナントロリン
誘導体などが挙げられる。他の例としては、芳香族アミンやカルバゾール誘導体などが挙
げられる。
また、発光層１５０としては、ホスト材料として機能する化合物、及び発光性のゲスト
材料として機能する化合物の他に、別の物質を有しても良い。例えば、以下の正孔輸送性
材料および電子輸送性材料の置換もしくは無置換の材料を用いることができる。なお、置
換基としては、既に挙げた置換基を用いることができる。
正孔輸送性材料としては、電子よりも正孔の輸送性の高い材料を用いることができ、１
×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する材料であることが好ましい。具体的に
は、芳香族アミン、カルバゾール誘導体、芳香族炭化水素、スチルベン誘導体などを用い
ることができる。また、該正孔輸送性材料は高分子化合物であっても良い。また、上記の
高分子化合物が有する正孔輸送性の骨格や、π電子過剰型複素芳香族骨格、芳香族アミン
骨格を有する高分子化合物であっても良い。
これら正孔輸送性の高い材料として、例えば、芳香族アミン化合物としては、Ｎ，Ｎ’
−ジ（ｐ−トリル）−Ｎ，Ｎ’−ジフェニル−ｐ−フェニレンジアミン（略称：ＤＴＤＰ
ＰＡ）、４，４’−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ
］ビフェニル（略称：ＤＰＡＢ）、Ｎ，Ｎ’−ビス｛４−［ビス（３−メチルフェニル）
アミノ］フェニル｝−Ｎ，Ｎ’−ジフェニル−（１，１’−ビフェニル）−４，４’−ジ
アミン（略称：ＤＮＴＰＤ）、１，３，５−トリス［Ｎ−（４−ジフェニルアミノフェニ
ル）−Ｎ−フェニルアミノ］ベンゼン（略称：ＤＰＡ３Ｂ）等を挙げることができる。
また、カルバゾール誘導体としては、具体的には、３−［Ｎ−（４−ジフェニルアミノ
フェニル）−Ｎ−フェニルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＤＰＡ１
）、３，６−ビス［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］−９
−フェニルカルバゾール（略称：ＰＣｚＤＰＡ２）、３，６−ビス［Ｎ−（４−ジフェニ
ルアミノフェニル）−Ｎ−（１−ナフチル）アミノ］−９−フェニルカルバゾール（略称
：ＰＣｚＴＰＮ２）、３−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−フェニ
ルアミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＡ１）、３，６−ビス［Ｎ−
（９−フェニルカルバゾール−３−イル）−Ｎ−フェニルアミノ］−９−フェニルカルバ
ゾール（略称：ＰＣｚＰＣＡ２）、３−［Ｎ−（１−ナフチル）−Ｎ−（９−フェニルカ
ルバゾール−３−イル）アミノ］−９−フェニルカルバゾール（略称：ＰＣｚＰＣＮ１）
等を挙げることができる。
また、カルバゾール誘導体としては、他に、４，４’−ジ（Ｎ−カルバゾリル）ビフェ
ニル（略称：ＣＢＰ）、１，３，５−トリス［４−（Ｎ−カルバゾリル）フェニル］ベン
ゼン（略称：ＴＣＰＢ）、９−［４−（１０−フェニル−９−アントリル）フェニル］−
９Ｈ−カルバゾール（略称：ＣｚＰＡ）、１，４−ビス［４−（Ｎ−カルバゾリル）フェ
ニル］−２，３，５，６−テトラフェニルベンゼン等を用いることができる。
また、芳香族炭化水素としては、例えば、２−ｔｅｒｔ−ブチル−９，１０−ジ（２−
ナフチル）アントラセン（略称：ｔ−ＢｕＤＮＡ）、２−ｔｅｒｔ−ブチル−９，１０−
ジ（１−ナフチル）アントラセン、９，１０−ビス（３，５−ジフェニルフェニル）アン
トラセン（略称：ＤＰＰＡ）、２−ｔｅｒｔ−ブチル−９，１０−ビス（４−フェニルフ
ェニル）アントラセン（略称：ｔ−ＢｕＤＢＡ）、９，１０−ジ（２−ナフチル）アント
ラセン（略称：ＤＮＡ）、９，１０−ジフェニルアントラセン（略称：ＤＰＡｎｔｈ）、
２−ｔｅｒｔ−ブチルアントラセン（略称：ｔ−ＢｕＡｎｔｈ）、９，１０−ビス（４−
メチル−１−ナフチル）アントラセン（略称：ＤＭＮＡ）、２−ｔｅｒｔ−ブチル−９，
１０−ビス［２−（１−ナフチル）フェニル］アントラセン、９，１０−ビス［２−（１
−ナフチル）フェニル］アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（
１−ナフチル）アントラセン、２，３，６，７−テトラメチル−９，１０−ジ（２−ナフ
チル）アントラセン、９，９’−ビアントリル、１０，１０’−ジフェニル−９，９’−
ビアントリル、１０，１０’−ビス（２−フェニルフェニル）−９，９’−ビアントリル
、１０，１０’−ビス［（２，３，４，５，６−ペンタフェニル）フェニル］−９，９’
−ビアントリル、アントラセン、テトラセン、ルブレン、ペリレン、２，５，８，１１−
テトラ（ｔｅｒｔ−ブチル）ペリレン等が挙げられる。また、この他、ペンタセン、コロ
ネン等も用いることができる。このように、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度
を有し、炭素数１４乃至炭素数４２である芳香族炭化水素を用いることがより好ましい。
なお、芳香族炭化水素は、ビニル骨格を有していてもよい。ビニル骨格を有している芳
香族炭化水素としては、例えば、４，４’−ビス（２，２−ジフェニルビニル）ビフェニ
ル（略称：ＤＰＶＢｉ）、９，１０−ビス［４−（２，２−ジフェニルビニル）フェニル
］アントラセン（略称：ＤＰＶＰＡ）等が挙げられる。
また、ポリ（Ｎ−ビニルカルバゾール）（略称：ＰＶＫ）やポリ（４−ビニルトリフェ
ニルアミン）（略称：ＰＶＴＰＡ）、ポリ［Ｎ−（４−｛Ｎ’−［４−（４−ジフェニル
アミノ）フェニル］フェニル−Ｎ’−フェニルアミノ｝フェニル）メタクリルアミド］（
略称：ＰＴＰＤＭＡ）、ポリ［Ｎ，Ｎ’−ビス（４−ブチルフェニル）−Ｎ，Ｎ’−ビス
（フェニル）ベンジジン］（略称：Ｐｏｌｙ−ＴＰＤ）等の高分子化合物を用いることも
できる。
また、正孔輸送性の高い材料としては、例えば、４，４’−ビス［Ｎ−（１−ナフチル
）−Ｎ−フェニルアミノ］ビフェニル（略称：ＮＰＢまたはα−ＮＰＤ）やＮ，Ｎ’−ビ
ス（３−メチルフェニル）−Ｎ，Ｎ’−ジフェニル−［１，１’−ビフェニル］−４，４
’−ジアミン（略称：ＴＰＤ）、４，４’，４’’−トリス（カルバゾール−９−イル）
トリフェニルアミン（略称：ＴＣＴＡ）、４，４’，４’’−トリス［Ｎ−（１−ナフチ
ル）−Ｎ−フェニルアミノ］トリフェニルアミン（略称：１’−ＴＮＡＴＡ）、４，４’
，４’’−トリス（Ｎ，Ｎ−ジフェニルアミノ）トリフェニルアミン（略称：ＴＤＡＴＡ
）、４，４’，４’’−トリス［Ｎ−（３−メチルフェニル）−Ｎ−フェニルアミノ］ト
リフェニルアミン（略称：ＭＴＤＡＴＡ）、４，４’−ビス［Ｎ−（スピロ−９，９’−
ビフルオレン−２−イル）−Ｎ―フェニルアミノ］ビフェニル（略称：ＢＳＰＢ）、４−
フェニル−４’−（９−フェニルフルオレン−９−イル）トリフェニルアミン（略称：Ｂ
ＰＡＦＬＰ）、４−フェニル−３’−（９−フェニルフルオレン−９−イル）トリフェニ
ルアミン（略称：ｍＢＰＡＦＬＰ）、Ｎ−（９，９−ジメチル−９Ｈ−フルオレン−２−
イル）−Ｎ−｛９，９−ジメチル−２−［Ｎ’−フェニル−Ｎ’−（９，９−ジメチル−
９Ｈ−フルオレン−２−イル）アミノ］−９Ｈ−フルオレン−７−イル｝フェニルアミン
（略称：ＤＦＬＡＤＦＬ）、Ｎ−（９，９−ジメチル−２−ジフェニルアミノ−９Ｈ−フ
ルオレン−７−イル）ジフェニルアミン（略称：ＤＰＮＦ）、２−［Ｎ−（４−ジフェニ
ルアミノフェニル）−Ｎ−フェニルアミノ］スピロ−９，９’−ビフルオレン（略称：Ｄ
ＰＡＳＦ）、４−フェニル−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）ト
リフェニルアミン（略称：ＰＣＢＡ１ＢＰ）、４，４’−ジフェニル−４’’−（９−フ
ェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＢｉ１ＢＰ
）、４−（１−ナフチル）−４’−（９−フェニル−９Ｈ−カルバゾール−３−イル）ト
リフェニルアミン（略称：ＰＣＢＡＮＢ）、４，４’−ジ（１−ナフチル）−４’’−（
９−フェニル−９Ｈ−カルバゾール−３−イル）トリフェニルアミン（略称：ＰＣＢＮＢ
Ｂ）、４−フェニルジフェニル−（９−フェニル−９Ｈ−カルバゾール−３−イル）アミ
ン（略称：ＰＣＡ１ＢＰ）、Ｎ，Ｎ’−ビス（９−フェニルカルバゾール−３−イル）−
Ｎ，Ｎ’−ジフェニルベンゼン−１，３−ジアミン（略称：ＰＣＡ２Ｂ）、Ｎ，Ｎ’，Ｎ
’’−トリフェニル−Ｎ，Ｎ’，Ｎ’’−トリス（９−フェニルカルバゾール−３−イル
）ベンゼン−１，３，５−トリアミン（略称：ＰＣＡ３Ｂ）、Ｎ−（４−ビフェニル）−
Ｎ−（９，９−ジメチル−９Ｈ−フルオレン−２−イル）−９−フェニル−９Ｈ−カルバ
ゾール−３−アミン（略称：ＰＣＢｉＦ）、Ｎ−（１，１’−ビフェニル−４−イル）−
Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］−９，９−ジメ
チル−９Ｈ−フルオレン−２−アミン（略称：ＰＣＢＢｉＦ）、９，９−ジメチル−Ｎ−
フェニル−Ｎ−［４−（９−フェニル−９Ｈ−カルバゾール−３−イル）フェニル］フル
オレン−２−アミン（略称：ＰＣＢＡＦ）、Ｎ−フェニル−Ｎ−［４−（９−フェニル−
９Ｈ−カルバゾール−３−イル）フェニル］スピロ−９，９’−ビフルオレン−２−アミ
ン（略称：ＰＣＢＡＳＦ）、２−［Ｎ−（９−フェニルカルバゾール−３−イル）−Ｎ−
フェニルアミノ］スピロ−９，９’−ビフルオレン（略称：ＰＣＡＳＦ）、２，７−ビス
［Ｎ−（４−ジフェニルアミノフェニル）−Ｎ−フェニルアミノ］−スピロ−９，９’−
ビフルオレン（略称：ＤＰＡ２ＳＦ）、Ｎ−［４−（９Ｈ−カルバゾール−９−イル）フ
ェニル］−Ｎ−（４−フェニル）フェニルアニリン（略称：ＹＧＡ１ＢＰ）、Ｎ，Ｎ’−
ビス［４−（カルバゾール−９−イル）フェニル］−Ｎ，Ｎ’−ジフェニル−９，９−ジ
メチルフルオレン−２，７−ジアミン（略称：ＹＧＡ２Ｆ）などの芳香族アミン化合物等
を用いることができる。また、３−［４−（１−ナフチル）−フェニル］−９−フェニル
−９Ｈ−カルバゾール（略称：ＰＣＰＮ）、３−［４−（９−フェナントリル）−フェニ
ル］−９−フェニル−９Ｈ−カルバゾール（略称：ＰＣＰＰｎ）、３，３’−ビス（９−
フェニル−９Ｈ−カルバゾール）（略称：ＰＣＣＰ）、１，３−ビス（Ｎ−カルバゾリル
）ベンゼン（略称：ｍＣＰ）、３，６−ビス（３，５−ジフェニルフェニル）−９−フェ
ニルカルバゾール（略称：ＣｚＴＰ）、３，６−ジ（９Ｈ−カルバゾール−９−イル）−
９−フェニル−９Ｈ−カルバゾール（略称：ＰｈＣｚＧＩ）、２，８−ジ（９Ｈ−カルバ
ゾール−９−イル）−ジベンゾチオフェン（略称：Ｃｚ２ＤＢＴ）、４−｛３−［３−（
９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］フェニル｝ジベンゾフラン（略
称：ｍｍＤＢＦＦＬＢｉ−ＩＩ）、４，４’，４’’−（ベンゼン−１，３，５−トリイ
ル）トリ（ジベンゾフラン）（略称：ＤＢＦ３Ｐ−ＩＩ）、１，３，５−トリ（ジベンゾ
チオフェン−４−イル）−ベンゼン（略称：ＤＢＴ３Ｐ−ＩＩ）、２，８−ジフェニル−
４−［４−（９−フェニル−９Ｈ−フルオレン−９−イル）フェニル］ジベンゾチオフェ
ン（略称：ＤＢＴＦＬＰ−ＩＩＩ）、４−［４−（９−フェニル−９Ｈ−フルオレン−９
−イル）フェニル］−６−フェニルジベンゾチオフェン（略称：ＤＢＴＦＬＰ−ＩＶ）、
４−［３−（トリフェニレン−２−イル）フェニル］ジベンゾチオフェン（略称：ｍＤＢ
ＴＰＴｐ−ＩＩ）等のアミン化合物、カルバゾール化合物、チオフェン化合物、フラン化
合物、フルオレン化合物、トリフェニレン化合物、フェナントレン化合物等を用いること
ができる。ここに述べた物質は、主に１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有す
る物質である。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外のものを
用いてもよい。
電子輸送性材料としては、正孔よりも電子の輸送性の高い材料を用いることができ、１
×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する材料であることが好ましい。電子を受
け取りやすい材料（電子輸送性を有する材料）としては、含窒素複素芳香族化合物のよう
なπ電子不足型複素芳香族化合物や金属錯体などを用いることができる。具体的には、キ
ノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるいはチアゾール配位子
等を有する金属錯体が挙げられる。また、オキサジアゾール誘導体、トリアゾール誘導体
、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピリミジン誘導体など
が挙げられる。また、該電子輸送性材料は高分子化合物であっても良い。また、上記の高
分子化合物が有する電子輸送性の骨格やπ電子不足型複素芳香族骨格を有する高分子化合
物であっても良い。
例えば、トリス（８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｑ）、トリ
ス（４−メチル−８−キノリノラト）アルミニウム（ＩＩＩ）（略称：Ａｌｍｑ３）、ビ
ス（１０−ヒドロキシベンゾ［ｈ］キノリナト）ベリリウム（ＩＩ）（略称：ＢｅＢｑ２
）、ビス（２−メチル−８−キノリノラト）（４−フェニルフェノラト）アルミニウム（
ＩＩＩ）（略称：ＢＡｌｑ）、ビス（８−キノリノラト）亜鉛（ＩＩ）（略称：Ｚｎｑ）
など、キノリン骨格またはベンゾキノリン骨格を有する金属錯体等からなる層である。ま
た、この他ビス［２−（２−ベンゾオキサゾリル）フェノラト］亜鉛（ＩＩ）（略称：Ｚ
ｎＰＢＯ）、ビス［２−（２−ベンゾチアゾリル）フェノラト］亜鉛（ＩＩ）（略称：Ｚ
ｎＢＴＺ）などのオキサゾール系、チアゾール系配位子を有する金属錯体なども用いるこ
とができる。さらに、金属錯体以外にも、２−（４−ビフェニリル）−５−（４−ｔｅｒ
ｔ−ブチルフェニル）−１，３，４−オキサジアゾール（略称：ＰＢＤ）や、１，３−ビ
ス［５−（ｐ−ｔｅｒｔ−ブチルフェニル）−１，３，４−オキサジアゾール−２−イル
］ベンゼン（略称：ＯＸＤ−７）、９−［４−（５−フェニル−１，３，４−オキサジア
ゾール−２−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣＯ１１）、３−（４−ビ
フェニリル）−４−フェニル−５−（４−ｔｅｒｔ−ブチルフェニル）−１，２，４−ト
リアゾール（略称：ＴＡＺ）、９−［４−（４，５−ジフェニル−４Ｈ−１，２，４−ト
リアゾール−３−イル）フェニル］−９Ｈ−カルバゾール（略称：ＣｚＴＡＺ１）、２，
２’，２’’−（１，３，５−ベンゼントリイル）トリス（１−フェニル−１Ｈ−ベンゾ
イミダゾール）（略称：ＴＰＢＩ）、２−［３−（ジベンゾチオフェン−４−イル）フェ
ニル］−１−フェニル−１Ｈ−ベンゾイミダゾール（略称：ｍＤＢＴＢＩｍ−ＩＩ）、バ
ソフェナントロリン（略称：ＢＰｈｅｎ）、バソキュプロイン（略称：ＢＣＰ）などの複
素環化合物や、２−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，
ｈ］キノキサリン（略称：２ｍＤＢＴＰＤＢｑ−ＩＩ）、２−［３’−（ジベンゾチオフ
ェン−４−イル）ビフェニル−３−イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍ
ＤＢＴＢＰＤＢｑ−ＩＩ）、２−［３’−（９Ｈ−カルバゾール−９−イル）ビフェニル
−３−イル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＣｚＢＰＤＢｑ）、２−［４
−（３，６−ジフェニル−９Ｈ−カルバゾール−９−イル）フェニル］ジベンゾ［ｆ，ｈ
］キノキサリン（略称：２ＣｚＰＤＢｑ−ＩＩＩ）、７−［３−（ジベンゾチオフェン−
４−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：７ｍＤＢＴＰＤＢｑ−Ｉ
Ｉ）、及び、６−［３−（ジベンゾチオフェン−４−イル）フェニル］ジベンゾ［ｆ，ｈ
］キノキサリン（略称：６ｍＤＢＴＰＤＢｑ−ＩＩ）、２−［３−（３，９’−ビ−９Ｈ
−カルバゾール−９−イル）フェニル］ジベンゾ［ｆ，ｈ］キノキサリン（略称：２ｍＣ
ｚＣｚＰＤＢｑ）、４，６−ビス［３−（フェナントレン−９−イル）フェニル］ピリミ
ジン（略称：４，６ｍＰｎＰ２Ｐｍ）、４，６−ビス［３−（４−ジベンゾチエニル）フ
ェニル］ピリミジン（略称：４，６ｍＤＢＴＰ２Ｐｍ−ＩＩ）、４，６−ビス［３−（９
Ｈ−カルバゾール−９−イル）フェニル］ピリミジン（略称：４，６ｍＣｚＰ２Ｐｍ）な
どのジアジン骨格を有する複素環化合物や、２−｛４−［３−（Ｎ−フェニル−９Ｈ−カ
ルバゾール−３−イル）−９Ｈ−カルバゾール−９−イル］フェニル｝−４，６−ジフェ
ニル−１，３，５−トリアジン（略称：ＰＣＣｚＰＴｚｎ）などのトリアジン骨格を有す
る複素環化合物や、３，５−ビス［３−（９Ｈ−カルバゾール−９−イル）フェニル］ピ
リジン（略称：３５ＤＣｚＰＰｙ）、１，３，５−トリ［３−（３−ピリジル）フェニル
］ベンゼン（略称：ＴｍＰｙＰＢ）などのピリジン骨格を有する複素環化合物、４，４’
−ビス（５−メチルベンゾオキサゾール−２−イル）スチルベン（略称：ＢｚＯｓ）など
の複素芳香族化合物も用いることができる。上述した複素環化合物の中でも、ジアジン（
ピリミジン、ピラジン、ピリダジン）骨格、またはピリジン骨格を有する複素環化合物は
、安定で信頼性が良好であり好ましい。また、当該骨格を有する複素環化合物は、電子輸
送性が高く、駆動電圧低減にも寄与する。また、ポリ（２，５−ピリジンジイル）（略称
：ＰＰｙ）、ポリ［（９，９−ジヘキシルフルオレン−２，７−ジイル）−ｃｏ−（ピリ
ジン−３，５−ジイル）］（略称：ＰＦ−Ｐｙ）、ポリ［（９，９−ジオクチルフルオレ
ン−２，７−ジイル）−ｃｏ−（２，２’−ビピリジン−６，６’−ジイル）］（略称：
ＰＦ−ＢＰｙ）のような高分子化合物を用いることもできる。ここに述べた物質は、主に
１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を有する物質である。なお、正孔よりも電子
の輸送性の高い物質であれば、上記以外の物質を用いても構わない。
また、上記の正孔輸送性材料および電子輸送性材料から、１個または２個の水素を取り
除いた構造を有する高分子化合物を用いることができる。
なお、上述した、発光層１５０は、蒸着法（真空蒸着法を含む）、インクジェット法、
塗布法、ノズルプリント法、グラビア印刷等の方法で形成することができる。
なお、発光層１５０に高分子化合物を用いる場合、高分子化合物と併せて、他の材料を
発光層１５０に用いてもよい。他の材料を用いる場合、該材料と、該高分子化合物は、同
じ溶媒に溶解できることが好ましい。
また、発光層１５０を、インクジェット法、塗布法、ノズルプリント法、グラビア印刷
等の方法で形成する場合に用いることができる溶媒としては、例えば、ジクロロエタン、
トリクロロエタン、クロロベンゼン、ジクロロベンゼン等の塩素系溶媒、テトラヒドロフ
ラン、ジオキサン、アニソール、メチルアニソール等のエーテル系溶媒、トルエン、キシ
レン、メシチレン、エチルベンゼン、ヘキシルベンゼン、シクロヘキシルベンゼン等の芳
香族炭化水素系溶媒、シクロヘキサン、メチルシクロヘキサン、ペンタン、ヘキサン、ヘ
プタン、オクタン、ノナン、デカン、ドデカン、ビシクロヘキシル等の脂肪族炭化水素系
溶媒、アセトン、メチルエチルケトン、シクロヘキサン、ベンゾフェノン、アセトフェノ
ン等のケトン系溶媒、酢酸エチル、酢酸ブチル、エチルセルソルブアセテート、安息香酸
メチル、酢酸フェニル等のエステル系溶媒、エチレングリコール、グリセリン、ヘキサン
ジオール等の多価アルコール系溶媒、イソプロピルアルコール、シクロヘキサノール等の
アルコール系溶媒、ジメチルスルホキシド等のスルホキシド系溶媒、メチルピロリドン、
ジメチルホルムアミド等のアミド系溶媒、などを挙げることができる。また、溶媒は、一
または複数で用いることができる。
なお、発光層１５０は２層以上の複数層でもって構成することもできる。例えば、第１
の発光層と第２の発光層を正孔輸送層側から順に積層して発光層１５０とする場合、第１
の発光層の高分子化合物として正孔輸送性を有する物質を用い、第２の発光層の高分子化
合物として電子輸送性を有する物質を用いる構成などがある。
［正孔注入層］
正孔注入層１５１は、一対の電極の一方（導電膜１３８または導電膜１４４）からのホ
ール注入障壁を低減することでホール注入を促進する機能を有し、例えば遷移金属酸化物
、フタロシアニン誘導体、あるいは芳香族アミンなどによって形成される。遷移金属酸化
物としては、モリブデン酸化物やバナジウム酸化物、ルテニウム酸化物、タングステン酸
化物、マンガン酸化物などが挙げられる。フタロシアニン誘導体としては、フタロシアニ
ンや金属フタロシアニンなどが挙げられる。芳香族アミンとしてはベンジジン誘導体やフ
ェニレンジアミン誘導体などが挙げられる。ポリチオフェンやポリアニリンなどの高分子
化合物を用いることもでき、例えば自己ドープされたポリチオフェンであるポリ（エチレ
ンジオキシチオフェン）／ポリ（スチレンスルホン酸）などがその代表例である。また、
ポリビニルカルバゾール及びその誘導体や、側鎖または主鎖に芳香族アミン骨格またはπ
電子過剰型複素芳香族骨格を有するポリアリーレン及びその誘導体、などが挙げられる。
正孔注入層１５１として、正孔輸送性材料と、これに対して電子受容性を示す材料の複
合材料を有する層を用いることもできる。あるいは、電子受容性を示す材料を含む層と正
孔輸送性材料を含む層の積層を用いても良い。これらの材料間では定常状態、あるいは電
界存在下において電荷の授受が可能である。電子受容性を示す材料としては、キノジメタ
ン誘導体やクロラニル誘導体、ヘキサアザトリフェニレン誘導体などの有機アクセプター
を挙げることができる。具体的には、７，７，８，８−テトラシアノ−２，３，５，６−
テトラフルオロキノジメタン（略称：Ｆ４−ＴＣＮＱ）、クロラニル、２，３，６，７，
１０，１１−ヘキサシアノ−１，４，５，８，９，１２−ヘキサアザトリフェニレン（略
称：ＨＡＴ−ＣＮ）等の電子吸引基（ハロゲン基やシアノ基）を有する化合物である。ま
た、遷移金属酸化物、例えば第４族から第８族金属の酸化物を用いることができる。具体
的には、酸化バナジウム、酸化ニオブ、酸化タンタル、酸化クロム、酸化モリブデン、酸
化タングステン、酸化マンガン、酸化レニウムなどである。中でも酸化モリブデンは大気
中でも安定であり、吸湿性が低く、扱いやすいため好ましい。
正孔輸送性材料としては、電子よりも正孔の輸送性の高い材料を用いることができ、１
×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する材料であることが好ましい。具体的に
は、発光層１５０に用いることができる正孔輸送性材料として挙げた芳香族アミン、カル
バゾール誘導体、芳香族炭化水素、スチルベン誘導体などを用いることができる。また、
該正孔輸送性材料は高分子化合物であっても良い。
［正孔輸送層］
正孔注入層１５１と発光層１５０との間に正孔輸送層を設けてもよい。正孔輸送層は正
孔輸送性材料を含む層であり、正孔注入層１５１の材料として例示した正孔輸送性材料を
使用することができる。正孔輸送層は正孔注入層１５１に注入された正孔を発光層１５０
へ輸送する機能を有するため、正孔注入層１５１のＨＯＭＯ（Ｈｉｇｈｅｓｔ Ｏｃｃｕ
ｐｉｅｄ Ｍｏｌｅｃｕｌａｒ Ｏｒｂｉｔａｌ、最高被占軌道ともいう）準位と同じ、
あるいは近いＨＯＭＯ準位を有することが好ましい。
また、１×１０−６ｃｍ２／Ｖｓ以上の正孔移動度を有する物質であることが好ましい
。但し、電子よりも正孔の輸送性の高い物質であれば、これら以外の物質を用いてもよい
。なお、正孔輸送性の高い物質を含む層は、単層だけでなく、上記物質からなる層が二層
以上積層してもよい。
［電子輸送層］
発光層１５０と電子注入層との間に電子輸送層を設けてもよい。電子輸送層は、電子注
入層１５４を経て一対の電極の他方（導電膜１３８または導電膜１４４）から注入された
電子を発光層１５０へ輸送する機能を有する。電子輸送性材料としては、正孔よりも電子
の輸送性の高い材料を用いることができ、１×１０−６ｃｍ２／Ｖｓ以上の電子移動度を
有する材料であることが好ましい。電子を受け取りやすい材料（電子輸送性を有する材料
）としては、含窒素複素芳香族化合物のようなπ電子不足型複素芳香族化合物や金属錯体
などを用いることができる。具体的には、発光層１５０に用いることができる電子輸送性
材料として挙げたキノリン配位子、ベンゾキノリン配位子、オキサゾール配位子、あるい
はチアゾール配位子等を有する金属錯体が挙げられる。また、オキサジアゾール誘導体、
トリアゾール誘導体、フェナントロリン誘導体、ピリジン誘導体、ビピリジン誘導体、ピ
リミジン誘導体などが挙げられる。また、ポリフェニレン、ポリフルオレン及びその誘導
体などの高分子化合物であってもよい。また、１×１０−６ｃｍ２／Ｖｓ以上の電子移動
度を有する物質であることが好ましい。なお、正孔よりも電子の輸送性の高い物質であれ
ば、上記以外の物質を電子輸送層として用いても構わない。また、電子輸送層は、単層だ
けでなく、上記物質からなる層が二層以上積層してもよい。
また、電子輸送層と発光層１５０との間に電子キャリアの移動を制御する層を設けても
良い。これは上述したような電子輸送性の高い材料に、電子トラップ性の高い物質を少量
添加した層であって、電子キャリアの移動を抑制することによって、キャリアバランスを
調節することが可能となる。このような構成は、発光層を電子が突き抜けてしまうことに
より発生する問題（例えば素子寿命の低下）の抑制に大きな効果を発揮する。
［電子注入層］
電子注入層１５４は導電膜１４４からの電子注入障壁を低減することで電子注入を促進
する機能を有し、例えば第１族金属、第２族金属、あるいはこれらの酸化物、ハロゲン化
物、炭酸塩などを用いることができる。また、先に示す電子輸送性材料と、これに対して
電子供与性を示す材料の複合材料を用いることもできる。電子供与性を示す材料としては
、第１族金属、第２族金属、あるいはこれらの酸化物などを挙げることができる。具体的
には、フッ化リチウム（ＬｉＦ）、フッ化ナトリウム（ＮａＦ）、フッ化セシウム（Ｃｓ
Ｆ）、フッ化カルシウム（ＣａＦ２）、リチウム酸化物（ＬｉＯｘ）等のようなアルカリ
金属、アルカリ土類金属、またはそれらの化合物を用いることができる。また、フッ化エ
ルビウム（ＥｒＦ３）のような希土類金属化合物を用いることができる。また、電子注入
層１５４にエレクトライドを用いてもよい。該エレクトライドとしては、例えば、カルシ
ウムとアルミニウムの混合酸化物に電子を高濃度添加した物質等が挙げられる。また、電
子注入層１５４に、電子輸送層で用いることが出来る物質を用いても良い。
また、電子注入層１５４に、有機化合物と電子供与体（ドナー）とを混合してなる複合
材料を用いてもよい。このような複合材料は、電子供与体によって有機化合物に電子が発
生するため、電子注入性および電子輸送性に優れている。この場合、有機化合物としては
、発生した電子の輸送に優れた化合物であることが好ましく、具体的には、例えば上述し
た電子輸送層を構成する化合物（金属錯体や複素芳香族化合物等）を用いることができる
。電子供与体としては、有機化合物に対し電子供与性を示す物質であればよい。具体的に
は、アルカリ金属やアルカリ土類金属や希土類金属が好ましく、リチウム、セシウム、マ
グネシウム、カルシウム、エルビウム、イッテルビウム等が挙げられる。また、アルカリ
金属酸化物やアルカリ土類金属酸化物が好ましく、リチウム酸化物、カルシウム酸化物、
バリウム酸化物等が挙げられる。また、酸化マグネシウムのようなルイス塩基を用いるこ
ともできる。また、テトラチアフルバレン（略称：ＴＴＦ）等の有機化合物を用いること
もできる。
なお、上述した、発光層、正孔注入層、正孔輸送層、電子輸送層、及び電子注入層は、
それぞれ、蒸着法（真空蒸着法を含む）、インクジェット法、塗布法、ノズルプリント法
、グラビア印刷等の方法で形成することができる。また、上述した、発光層、正孔注入層
、正孔輸送層、電子輸送層、及び電子注入層には、上述した材料の他、量子ドットなどの
無機化合物を用いてもよい。
量子ドットを構成する材料としては、第１４族元素の単体、複数の第１４族元素からな
る化合物、第１５族元素の単体、第１６族元素の単体、第４族から第１４族に属する元素
と第１６族元素との化合物、第２族元素と第１６族元素との化合物、第１３族元素と第１
５族元素との化合物、第１３族元素と第１７族元素との化合物、第１４族元素と第１５族
元素との化合物、第１１族元素と第１７族元素との化合物、酸化鉄類、酸化チタン類、カ
ルコゲナイドスピネル類、半導体クラスターなどを挙げることができる。
具体的には、セレン化カドミウム（ＣｄＳｅ）、硫化カドミウム（ＣｄＳ）、テルル化
カドミウム（ＣｄＴｅ）、セレン化亜鉛（ＺｎＳｅ）、酸化亜鉛（ＺｎＯ）、硫化亜鉛（
ＺｎＳ）、テルル化亜鉛（ＺｎＴｅ）、硫化水銀（ＨｇＳ）、セレン化水銀（ＨｇＳｅ）
、テルル化水銀（ＨｇＴｅ）、砒化インジウム（ＩｎＡｓ）、リン化インジウム（ＩｎＰ
）、砒化ガリウム（ＧａＡｓ）、リン化ガリウム（ＧａＰ）、窒化インジウム（ＩｎＮ）
、窒化ガリウム（ＧａＮ）、アンチモン化インジウム（ＩｎＳｂ）、アンチモン化ガリウ
ム（ＧａＳｂ）、リン化アルミニウム（ＡｌＰ）、砒化アルミニウム（ＡｌＡｓ）、アン
チモン化アルミニウム（ＡｌＳｂ）、セレン化鉛（ＩＩ）（ＰｂＳｅ）、テルル化鉛（Ｉ
Ｉ）（ＰｂＴｅ）、硫化鉛（ＩＩ）（ＰｂＳ）、セレン化インジウム（Ｉｎ２Ｓｅ３）、
テルル化インジウム（Ｉｎ２Ｔｅ３）、硫化インジウム（Ｉｎ２Ｓ３）、セレン化ガリウ
ム（Ｇａ２Ｓｅ３）、硫化砒素（ＩＩＩ）（Ａｓ２Ｓ３）、セレン化砒素（ＩＩＩ）（Ａ
ｓ２Ｓｅ３）、テルル化砒素（ＩＩＩ）（Ａｓ２Ｔｅ３）、硫化アンチモン（ＩＩＩ）（
Ｓｂ２Ｓ３）、セレン化アンチモン（ＩＩＩ）（Ｓｂ２Ｓｅ３）、テルル化アンチモン（
ＩＩＩ）（Ｓｂ２Ｔｅ３）、硫化ビスマス（ＩＩＩ）（Ｂｉ２Ｓ３）、セレン化ビスマス
（ＩＩＩ）（Ｂｉ２Ｓｅ３）、テルル化ビスマス（ＩＩＩ）（Ｂｉ２Ｔｅ３）、ケイ素（
Ｓｉ）、炭化ケイ素（ＳｉＣ）、ゲルマニウム（Ｇｅ）、錫（Ｓｎ）、セレン（Ｓｅ）、
テルル（Ｔｅ）、ホウ素（Ｂ）、炭素（Ｃ）、リン（Ｐ）、窒化ホウ素（ＢＮ）、リン化
ホウ素（ＢＰ）、砒化ホウ素（ＢＡｓ）、窒化アルミニウム（ＡｌＮ）、硫化アルミニウ
ム（Ａｌ２Ｓ３）、硫化バリウム（ＢａＳ）、セレン化バリウム（ＢａＳｅ）、テルル化
バリウム（ＢａＴｅ）、硫化カルシウム（ＣａＳ）、セレン化カルシウム（ＣａＳｅ）、
テルル化カルシウム（ＣａＴｅ）、硫化ベリリウム（ＢｅＳ）、セレン化ベリリウム（Ｂ
ｅＳｅ）、テルル化ベリリウム（ＢｅＴｅ）、硫化マグネシウム（ＭｇＳ）、セレン化マ
グネシウム（ＭｇＳｅ）、硫化ゲルマニウム（ＧｅＳ）、セレン化ゲルマニウム（ＧｅＳ
ｅ）、テルル化ゲルマニウム（ＧｅＴｅ）、硫化錫（ＩＶ）（ＳｎＳ２）、硫化錫（ＩＩ
）（ＳｎＳ）、セレン化錫（ＩＩ）（ＳｎＳｅ）、テルル化錫（ＩＩ）（ＳｎＴｅ）、酸
化鉛（ＩＩ）（ＰｂＯ）、フッ化銅（Ｉ）（ＣｕＦ）、塩化銅（Ｉ）（ＣｕＣｌ）、臭化
銅（Ｉ）（ＣｕＢｒ）、ヨウ化銅（Ｉ）（ＣｕＩ）、酸化銅（Ｉ）（Ｃｕ２Ｏ）、セレン
化銅（Ｉ）（Ｃｕ２Ｓｅ）、酸化ニッケル（ＩＩ）（ＮｉＯ）、酸化コバルト（ＩＩ）（
ＣｏＯ）、硫化コバルト（ＩＩ）（ＣｏＳ）、四酸化三鉄（Ｆｅ３Ｏ４）、硫化鉄（ＩＩ
）（ＦｅＳ）、酸化マンガン（ＩＩ）（ＭｎＯ）、硫化モリブデン（ＩＶ）（ＭｏＳ２）
、酸化バナジウム（ＩＩ）（ＶＯ）、酸化バナジウム（ＩＶ）（ＶＯ２）、酸化タングス
テン（ＩＶ）（ＷＯ２）、酸化タンタル（Ｖ）（Ｔａ２Ｏ５）、酸化チタン（ＴｉＯ２、
Ｔｉ２Ｏ５、Ｔｉ２Ｏ３、Ｔｉ５Ｏ９など）、酸化ジルコニウム（ＺｒＯ２）、窒化ケイ
素（Ｓｉ３Ｎ４）、窒化ゲルマニウム（Ｇｅ３Ｎ４）、酸化アルミニウム（Ａｌ２Ｏ３）
、チタン酸バリウム（ＢａＴｉＯ３）、セレンと亜鉛とカドミウムの化合物（ＣｄＺｎＳ
ｅ）、インジウムと砒素とリンの化合物（ＩｎＡｓＰ）、カドミウムとセレンと硫黄の化
合物（ＣｄＳｅＳ）、カドミウムとセレンとテルルの化合物（ＣｄＳｅＴｅ）、亜鉛とカ
ドミウムとセレンの化合物（ＺｎＣｄＳｅ）、インジウムとガリウムと砒素の化合物（Ｉ
ｎＧａＡｓ）、インジウムとガリウムとセレンの化合物（ＩｎＧａＳｅ）、インジウムと
セレンと硫黄の化合物（ＩｎＳｅＳ）、銅とインジウムと硫黄の化合物（例えばＣｕＩｎ
Ｓ２）およびこれらの組合せなどを挙げることができるが、これらに限定されない。また
、組成が任意の数で表される、いわゆる合金型量子ドットを用いても良い。例えば、Ｃｄ
ＳｘＳｅ１−ｘ（ｘは０から１の任意の数）で表される合金型量子ドットは、ｘの比率を
変化させることで発光波長を変えることができるため、青色を得るには有効な手段の一つ
である。
量子ドットの構造としては、コア型、コア−シェル型、コア−マルチシェル型などがあ
り、そのいずれを用いても良いが、コアを覆ってより広いバンドギャップを持つ第２の無
機材料でシェルを形成することによって、ナノ結晶表面に存在する欠陥やダングリングボ
ンドの影響を低減することができる。これにより、発光の量子効率が大きく改善するため
コア−シェル型やコア−マルチシェル型の量子ドットを用いることが好ましい。シェルの
例としては、硫化亜鉛（ＺｎＳ）や酸化亜鉛（ＺｎＯ）が挙げられる。
また、量子ドットは、表面原子の割合が多いことから、反応性が高く、凝集が起こりや
すい。そのため、量子ドットの表面には保護剤が付着している又は保護基が設けられてい
ることが好ましい。当該保護剤が付着している又は保護基が設けられていることによって
、凝集を防ぎ、溶媒への溶解性を高めることができる。また、反応性を低減させ、電気的
安定性を向上させることも可能である。保護剤（又は保護基）としては、例えば、ポリオ
キシエチレンラウリルエーテル、ポリオキシエチレンステアリルエーテル、ポリオキシエ
チレンオレイルエーテル等のポリオキシエチレンアルキルエーテル類、トリプロピルホス
フィン、トリブチルホスフィン、トリヘキシルホスフィン、トリオクチルホスフィン等の
トリアルキルホスフィン類、ポリオキシエチレンｎ−オクチルフェニルエーテル、ポリオ
キシエチレンｎ−ノニルフェニルエーテル等のポリオキシエチレンアルキルフェニルエー
テル類、トリ（ｎ−ヘキシル）アミン、トリ（ｎ−オクチル）アミン、トリ（ｎ−デシル
）アミン等の第３級アミン類、トリプロピルホスフィンオキシド、トリブチルホスフィン
オキシド、トリヘキシルホスフィンオキシド、トリオクチルホスフィンオキシド、トリデ
シルホスフィンオキシド等の有機リン化合物、ポリエチレングリコールジラウレート、ポ
リエチレングリコールジステアレート等のポリエチレングリコールジエステル類、ピリジ
ン、ルチジン、コリジン、キノリン類の含窒素芳香族化合物等の有機窒素化合物、ヘキシ
ルアミン、オクチルアミン、デシルアミン、ドデシルアミン、テトラデシルアミン、ヘキ
サデシルアミン、オクタデシルアミン等のアミノアルカン類、ジブチルスルフィド等のジ
アルキルスルフィド類、ジメチルスルホキシドやジブチルスルホキシド等のジアルキルス
ルホキシド類、チオフェン等の含硫黄芳香族化合物等の有機硫黄化合物、パルミチン酸、
ステアリン酸、オレイン酸等の高級脂肪酸、アルコール類、ソルビタン脂肪酸エステル類
、脂肪酸変性ポリエステル類、３級アミン変性ポリウレタン類、ポリエチレンイミン類等
が挙げられる。
なお、量子ドットは、棒状の量子ロッドであっても良い。量子ロッドはｃ軸方向に偏光
した指向性を有する光を呈するため、量子ロッドを発光材料として用いることにより、よ
り外部量子効率が良好な発光素子を得ることができる。
発光層の発光材料に量子ドットを用いる場合、当該発光層の膜厚は３ｎｍ乃至１００ｎ
ｍ、好ましくは１０ｎｍ乃至１００ｎｍとし、発光層中の量子ドットの含有率は１乃至１
００体積％とする。ただし、量子ドットのみで発光層を形成することが好ましい。なお、
当該量子ドットを発光材料としてホストに分散した発光層を形成する場合は、ホスト材料
に量子ドットを分散させる、またはホスト材料と量子ドットとを適当な液媒体に溶解また
は分散させてウェットプロセス（スピンコート法、キャスト法、ダイコート法、ブレード
コート法、ロールコート法、インクジェット法、印刷法、スプレーコート法、カーテンコ
ート法、ラングミュア・ブロジェット法など）により形成すればよい。
ウェットプロセスに用いる液媒体としては、たとえば、メチルエチルケトン、シクロヘ
キサノン等のケトン類、酢酸エチル等の脂肪酸エステル類、ジクロロベンゼン等のハロゲ
ン化炭化水素類、トルエン、キシレン、メシチレン、シクロヘキシルベンゼン等の芳香族
炭化水素類、シクロヘキサン、デカリン、ドデカン等の脂肪族炭化水素類、ジメチルホル
ムアミド（ＤＭＦ）、ジメチルスルホキシド（ＤＭＳＯ）等の有機溶媒を用いることがで
きる。
［一対の電極］
導電膜１３８及び導電膜１４４は、発光素子の陽極または陰極としての機能を有する。
導電膜１３８及び導電膜１４４は、金属、合金、導電性化合物、およびこれらの混合物や
積層体などを用いて形成することができる。
導電膜１３８及び導電膜１４４としては、実施の形態１に記載の材料の他、以下の材料
を用いてもよい。
導電膜１３８または導電膜１４４の一方は、光を反射する機能を有する導電性材料によ
り形成されると好ましい。該導電性材料としては、アルミニウム（Ａｌ）またはＡｌを含
む合金等が挙げられる。Ａｌを含む合金としては、ＡｌとＬ（Ｌは、チタン（Ｔｉ）、ネ
オジム（Ｎｄ）、ニッケル（Ｎｉ）、及びランタン（Ｌａ）の一つまたは複数を表す）と
を含む合金等が挙げられ、例えばＡｌとＴｉ、またはＡｌとＮｉとＬａを含む合金等であ
る。アルミニウムは、抵抗値が低く、光の反射率が高い。また、アルミニウムは、地殻に
おける存在量が多く、安価であるため、アルミニウムを用いることによる発光素子の作製
コストを低減することができる。また、銀（Ａｇ）またはＡｇと、Ｎ（Ｎは、イットリウ
ム（Ｙ）、Ｎｄ、マグネシウム（Ｍｇ）、イッテルビウム（Ｙｂ）、Ａｌ、Ｔｉ、ガリウ
ム（Ｇａ）、亜鉛（Ｚｎ）、インジウム（Ｉｎ）、タングステン（Ｗ）、マンガン（Ｍｎ
）、スズ（Ｓｎ）、鉄（Ｆｅ）、Ｎｉ、銅（Ｃｕ）、パラジウム（Ｐｄ）、イリジウム（
Ｉｒ）、または金（Ａｕ）の一つまたは複数を表す）とを含む合金等を用いても良い。銀
を含む合金としては、例えば、銀とパラジウムと銅を含む合金、銀と銅を含む合金、銀と
マグネシウムを含む合金、銀とニッケルを含む合金、銀と金を含む合金、銀とイッテルビ
ウムを含む合金等が挙げられる。その他、タングステン、クロム（Ｃｒ）、モリブデン（
Ｍｏ）、銅、チタンなどの遷移金属を用いることができる。
また、発光層から得られる発光は、導電膜１３８及び導電膜１４４の一方または双方を
通して取り出される。したがって、導電膜１３８及び導電膜１４４の少なくとも一方は、
光を透過する機能を有する導電性材料により形成されると好ましい。該導電性材料として
は、可視光の透過率が４０％以上１００％以下、好ましくは６０％以上１００％以下であ
り、かつその抵抗率が１×１０−２Ω・ｃｍ以下の導電性材料が挙げられる。
また、導電膜１３８及び導電膜１４４は、光を透過する機能と、光を反射する機能と、
を有する導電性材料により形成されても良い。該導電性材料としては、可視光の反射率が
２０％以上８０％以下、好ましくは４０％以上７０％以下であり、かつその抵抗率が１×
１０−２Ω・ｃｍ以下の導電性材料が挙げられる。例えば、導電性を有する金属、合金、
導電性化合物などを１種又は複数種用いて形成することができる。具体的には、例えば、
インジウム錫酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ、以下ＩＴＯ）、珪素または酸
化珪素を含むインジウム錫酸化物（略称：ＩＴＳＯ）、酸化インジウム−酸化亜鉛（Ｉｎ
ｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、チタンを含有した酸化インジウム−錫酸化物、イン
ジウム−チタン酸化物、酸化タングステン及び酸化亜鉛を含有した酸化インジウムなどの
金属酸化物を用いることができる。また、光を透過する程度（好ましくは、１ｎｍ以上３
０ｎｍ以下の厚さ）の金属薄膜を用いることができる。金属としては、例えば、Ａｇまた
はＡｇとＡｌ、ＡｇとＭｇ、ＡｇとＡｕ、ＡｇとＹｂなどの合金等を用いることができる
。
なお、本明細書等において、光を透過する機能を有する材料は、可視光を透過する機能
を有し、且つ導電性を有する材料であればよく、例えば上記のようなＩＴＯに代表される
酸化物導電体に加えて、酸化物半導体、または有機物を含む有機導電体を含む。有機物を
含む有機導電体としては、例えば、有機化合物と電子供与体（ドナー）とを混合してなる
複合材料、有機化合物と電子受容体（アクセプター）とを混合してなる複合材料等が挙げ
られる。また、グラフェンなどの無機炭素系材料を用いても良い。また、当該材料の抵抗
率としては、好ましくは１×１０５Ω・ｃｍ以下、さらに好ましくは１×１０４Ω・ｃｍ
以下である。
また、上記の材料の複数を積層することによって導電膜１３８及び導電膜１４４の一方
または双方を形成してもよい。
また、光取り出し効率を向上させるため、光を透過する機能を有する電極と接して、該
電極より屈折率の高い材料を形成してもよい。このような材料としては、可視光を透過す
る機能を有する材料であればよく、導電性を有する材料であっても有さない材料であって
もよい。例えば、上記のような酸化物導電体に加えて、酸化物半導体、有機物が挙げられ
る。有機物としては、例えば、発光層、正孔注入層、正孔輸送層、電子輸送層、または電
子注入層に例示した材料が挙げられる。また、無機炭素系材料や光が透過する程度の金属
薄膜も用いることができ、数ｎｍ乃至数十ｎｍの層を複数積層させてもよい。
導電膜１３８または導電膜１４４が陰極としての機能を有する場合には、仕事関数が小
さい（３．８ｅＶ以下）材料を有することが好ましい。例えば、元素周期表の第１族又は
第２族に属する元素（リチウム、ナトリウム、セシウム等のアルカリ金属、カルシウム、
ストロンチウム等のアルカリ土類金属、マグネシウム等）、これら元素を含む合金（例え
ば、ＡｇとＭｇ、ＡｌとＬｉ）、ユーロピウム（Ｅｕ）、Ｙｂ等の希土類金属、これら希
土類金属を含む合金、アルミニウム、銀を含む合金等を用いることができる。
また、導電膜１３８または導電膜１４４を陽極として用いる場合、仕事関数の大きい（
４．０ｅＶ以上）材料を用いることが好ましい。
また、導電膜１３８及び導電膜１４４は、光を反射する機能を有する導電性材料と、光
を透過する機能を有する導電性材料との積層としてもよい。その場合、導電膜１３８及び
導電膜１４４は、各発光層からの所望の光を共振させ、その波長の光を強めることができ
るように、光学距離を調整する機能を有することができるため好ましい。
導電膜１３８及び導電膜１４４の成膜方法は、スパッタリング法、蒸着法、印刷法、塗
布法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルス
レーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜
用いることができる。
＜５−２．発光素子の作製方法＞
ここで、液滴吐出法を用いてＥＬ層１４２を形成する方法について、図５５を用いて説
明する。図５５（Ａ）乃至図５５（Ｄ）は、ＥＬ層１４２の作製方法を説明する断面図で
ある。
なお、図５５（Ａ）においては、絶縁膜１３６、導電膜１３８、及び絶縁膜１４０が形
成された基板を図示している。
まず、絶縁膜１４０の開口部である導電膜１３８の露出部に、液滴吐出装置６８３より
液滴６８４を吐出し、組成物を含む層６８５を形成する。液滴６８４は、溶媒を含む組成
物であり、導電膜１３８上に付着する（図５５（Ｂ）参照）。
なお、液滴６８４を吐出する工程を減圧下で行ってもよい。
次に、組成物を含む層６８５より溶媒を除去し、固化することによってＥＬ層１４２を
形成する（図５５（Ｃ）参照）。
なお、溶媒の除去方法としては、乾燥工程または加熱工程を行えばよい。
次に、ＥＬ層１４２上に導電膜１４４を形成し、発光素子１６０を形成する（図５５（
Ｄ）参照）。
このようにＥＬ層１４２を液滴吐出法で行うと、選択的に組成物を吐出することができ
るため、材料のロスを削減することができる。また、形状を加工するためのリソグラフィ
工程なども必要ないために工程も簡略化することができ、低コスト化が達成できる。
なお、図５５においては、ＥＬ層１４２を一層で形成する工程を説明したが、図５４に
示すように、ＥＬ層１４２が発光層１５０に加えて機能層を有する場合、各層を導電膜１
３８側から順に形成していけばよい。このとき、正孔注入層１５１、正孔輸送層１５２、
発光層１５０、電子輸送層１５３、及び電子注入層１５４を液滴吐出法を用いて形成して
もよく、正孔注入層１５１、正孔輸送層１５２、及び発光層１５０を液滴吐出法を用いて
形成し、電子輸送層１５３及び電子注入層１５４を蒸着法等にて形成してもよい。また、
発光層を液滴吐出法と蒸着法等とで形成してもよい。
正孔注入層１５１としては、例えば、ポリ（エチレンジオキシチオフェン）／ポリ（ス
チレンスルホン酸）を液滴吐出法やスピンコート法等の塗布法を用いて形成することがで
きる。また、正孔輸送層１５２としては、正孔輸送性材料によって形成することができ、
例えば、ポリビニルカルバゾールを液滴吐出法やスピンコート法等の塗布法を用いて形成
することができる。正孔注入層１５１の形成後および正孔輸送層１５２の形成後に、大気
雰囲気下または窒素などの不活性気体雰囲気下で、それぞれ加熱処理を行ってもよい。
発光層１５０としては、紫色、青色、青緑色、緑色、黄緑色、黄色、橙色、または赤色
の中から選ばれる少なくとも一つの発光を呈する高分子化合物または低分子化合物によっ
て形成することができる。高分子化合物および低分子化合物としては、蛍光または燐光を
呈する発光性の有機化合物を用いることができる。高分子化合物および低分子化合物を溶
媒に溶解させて得た溶液を用いることで、液滴吐出法やスピンコート法等の塗布法により
発光層１５０形成することができる。また、発光層１５０の形成後に、大気雰囲気下また
は窒素などの不活性気体雰囲気下で、加熱処理を行ってもよい。なお、蛍光性または燐光
性の有機化合物をゲスト材料とし、ゲスト材料より励起エネルギーが大きな高分子化合物
または低分子化合物に該ゲスト材料を分散してもよい。また、発光層１５０は、該発光性
の有機化合物を単独で用いて成膜してもよいが、該発光性の有機化合物を他の物質と混合
して成膜してもよい。また、発光層１５０として、２層の構成としてもよい。その場合、
２層の発光層は、それぞれ互いに異なる発光色を呈する発光性の有機化合物を有すること
が好ましい。また、発光層１５０に低分子化合物を用いる場合、蒸着法を用いて形成する
ことができる。
電子輸送層１５３としては、電子輸送性の高い物質を成膜することで形成することがで
きる。また、電子注入層１５４としては、電子注入性の高い物質を成膜することで形成す
ることができる。なお、電子輸送層１５３および電子注入層１５４は、蒸着法を用いて形
成することができる。
導電膜１４４は、蒸着法を用いて形成することができる。導電膜１４４としては、透光
性を有する導電膜を用いて形成することができる。また、導電膜１４４としては、反射性
を有する導電膜と透光性を有する導電膜とを積層してもよい。
なお、上記説明した液滴吐出法とは、インクジェット法やノズルプリント法等、組成物
の吐出口を有するノズル、または一つもしくは複数のノズルを有するヘッド等の液滴を吐
出する手段を有するものの総称とする。
＜５−３．液滴吐出装置＞
次に、液滴吐出法に用いる液滴吐出装置について、図５６を用いて説明する。図５６は
、液滴吐出装置１４００を説明する概念図である。
液滴吐出装置１４００は、液滴吐出手段１４０３を有する。また、液滴吐出手段１４０
３は、ヘッド１４０５と、ヘッド１４１２とを有する。
ヘッド１４０５、及びヘッド１４１２は制御手段１４０７に接続され、それがコンピュ
ータ１４１０で制御することにより予めプログラミングされたパターンに描画することが
できる。
また、描画するタイミングとしては、例えば、基板１４０２上に形成されたマーカー１
４１１を基準に行えば良い。あるいは、基板１４０２の外縁を基準にして基準点を確定さ
せても良い。ここでは、マーカー１４１１を撮像手段１４０４で検出し、画像処理手段１
４０９にてデジタル信号に変換したものをコンピュータ１４１０で認識して制御信号を発
生させて制御手段１４０７に送る。
撮像手段１４０４としては、電荷結合素子（ＣＣＤ）や相補型金属酸化物半導体（ＣＭ
ＯＳ）を利用したイメージセンサなどを用いることができる。なお、基板１４０２上に形
成されるべきパターンの情報は記憶媒体１４０８に格納されており、この情報を基にして
制御手段１４０７に制御信号を送り、液滴吐出手段１４０３の個々のヘッド１４０５、ヘ
ッド１４１２を個別に制御することができる。吐出する材料は、材料供給源１４１３、材
料供給源１４１４より配管を通してヘッド１４０５、ヘッド１４１２にそれぞれ供給され
る。
ヘッド１４０５の内部は、点線が示すように液状の材料を充填する空間１４０６と、吐
出口であるノズルを有する構造となっている。図示しないが、ヘッド１４１２もヘッド１
４０５と同様な内部構造を有する。ヘッド１４０５とヘッド１４１２のノズルを異なるサ
イズで設けると、異なる材料を異なる幅で同時に描画することができる。一つのヘッドで
、複数種の発光材料などをそれぞれ吐出し、描画することができ、広領域に描画する場合
は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画するこ
とができる。大型基板を用いる場合、ヘッド１４０５、ヘッド１４１２は基板上を、図５
６中に示すＸ、Ｙ、Ｚの矢印の方向に自在に走査し、描画する領域を自由に設定すること
ができ、同じパターンを一枚の基板に複数描画することができる。
また、組成物を吐出する工程は、減圧下で行ってもよい。吐出時に基板を加熱しておい
てもよい。組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程
は、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なる。乾燥の工程、
焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などによ
り行う。なお、この加熱処理を行うタイミング、加熱処理の回数は特に限定されない。乾
燥と焼成の工程を良好に行うためには、そのときの温度は、基板の材質及び組成物の性質
に依存する。
以上のように、液滴吐出装置を用いてＥＬ層１４２を形成することができる。
なお、本実施の形態に示す構成は、他の実施の形態と適宜組み合わせて用いることがで
きる。
（実施の形態６）
本実施の形態においては、本発明の一態様に用いることのできる、酸化物半導体の組成
、及び酸化物半導体の構造等について、図５７乃至図６４を参照して説明する。
＜６−１．酸化物半導体の組成＞
まず、酸化物半導体の組成について説明する。
酸化物半導体は、少なくともインジウムまたは亜鉛を含むことが好ましい。特にインジ
ウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、
イットリウムまたはスズなどが含まれていることが好ましい。また、ホウ素、シリコン、
チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム
、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれ
た一種、または複数種が含まれていてもよい。
ここで、酸化物半導体が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、
元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。元素Ｍに適用
可能なその他の元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム
、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、
タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み
合わせても構わない。
まず、図５７（Ａ）、図５７（Ｂ）、及び図５７（Ｃ）を用いて、本発明の一態様に係
る酸化物半導体が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について
説明する。なお、図５７には、酸素の原子数比については記載しない。また、酸化物半導
体が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］
、及び［Ｚｎ］とする。
図５７（Ａ）、図５７（Ｂ）、及び図５７（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［
Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、及び［Ｉ
ｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）と
なるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ
］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ
］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原
子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラ
インを表す。
また、二点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋γ）：２：（１−γ）の原子
数比（−１≦γ≦１）となるラインを表す。また、図５７に示す、［Ｉｎ］：［Ｍ］：［
Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体は、スピネル型の結晶構
造をとりやすい。
図５７（Ａ）及び図５７（Ｂ）では、本発明の一態様の酸化物半導体が有する、インジ
ウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図５８に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎ
Ｏ４の結晶構造を示す。また、図５８は、ｂ軸に平行な方向から観察した場合のＩｎＭＺ
ｎＯ４の結晶構造である。なお、図５８に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，
Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜
鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則であ
る。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図５８に示すように
、インジウム、及び酸素を有する層（以下、Ｉｎ層）が１に対し、元素Ｍ、亜鉛、及び酸
素を有する（Ｍ，Ｚｎ）層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元
素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ
層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物半導体は、Ｉ
ｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］及び［Ｍ
］に対し［Ｚｎ］が大きくなると、酸化物半導体が結晶化した場合、Ｉｎ層に対する（Ｍ
，Ｚｎ）層の割合が増加する。
ただし、酸化物半導体中において、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が非整
数である場合、Ｉｎ層が１層に対し、（Ｍ，Ｚｎ）層の層数が整数である層状構造を複数
種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合
、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である
層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体をスパッタリング装置にて成膜する場合、ターゲットの原子数比
からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲット
の［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体中に複数の相が共存する場合がある（二相共存、三相共存など）。
例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比で
は、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：
［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバ
イト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体中に複数の相
が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）
が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体のキャリア移動度（電子移
動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半
導体では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率
を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率
が高い酸化物半導体はインジウムの含有率が低い酸化物半導体と比較してキャリア移動度
が高くなるためである。
一方、酸化物半導体中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度が
低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、及びその
近傍値である原子数比（例えば図５７（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体は、キャリア移動度が高く、かつ、粒界が少な
い層状構造となりやすい、図５７（Ａ）の領域Ａで示される原子数比を有することが好ま
しい。
また、図５７（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４
．１、及びその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］
：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体は
、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体である。
なお、酸化物半導体が、層状構造を形成する条件は、原子数比によって一義的に定まら
ない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比
であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従
って、図示する領域は、酸化物半導体が層状構造を有する原子数比を示す領域であり、領
域Ａ乃至領域Ｃの境界は厳密ではない。
＜６−２．酸化物半導体のキャリア密度＞
次に、酸化物半導体のキャリア密度について、以下に説明を行う。
酸化物半導体のキャリア密度に影響を与える因子としては、酸化物半導体中の酸素欠損
（Ｖｏ）、または酸化物半導体中の不純物などが挙げられる。
酸化物半導体中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨ
ともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体中の不純物が多く
なると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体中の欠陥
準位密度を制御することで、酸化物半導体のキャリア密度を制御することができる。
ここで、酸化物半導体をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流
の低減を目的とする場合においては、酸化物半導体のキャリア密度を低くする方が好まし
い。酸化物半導体のキャリア密度を低くする場合においては、酸化物半導体中の不純物濃
度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、
欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸
化物半導体のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１
１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ
−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上
を目的とする場合においては、酸化物半導体のキャリア密度を高くする方が好ましい。酸
化物半導体のキャリア密度を高くする場合においては、酸化物半導体の不純物濃度をわず
かに高める、または酸化物半導体の欠陥準位密度をわずかに高めればよい。あるいは、酸
化物半導体のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖ
ｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準
位密度がわずかに高い酸化物半導体は、実質的に真性とみなせる。また、電子親和力が大
きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キ
ャリア）の密度が増加した酸化物半導体は、実質的に真性とみなせる。なお、より電子親
和力が大きな酸化物半導体を用いた場合には、トランジスタのしきい値電圧がより低くな
る。
上述のキャリア密度が高められた酸化物半導体は、わずかにｎ型化している。したがっ
て、キャリア密度が高められた酸化物半導体を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称しても
よい。
実質的に真性の酸化物半導体のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８
ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ま
しく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１
０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上
１×１０１５ｃｍ−３以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体を用いることで、トランジスタの信頼性が向
上する場合がある。ここで、図５９を用いて、酸化物半導体をチャネル領域に用いるトラ
ンジスタの信頼性が向上する理由について説明する。図５９は、酸化物半導体をチャネル
領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
図５９において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体を
、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図５９は、ゲート
電極と、ゲート絶縁膜と、酸化物半導体と、酸化物半導体に接するソース電極またはドレ
イン電極のエネルギーバンドの一例である。
また、図５９において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体
にＩｎ−Ｇａ−Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる
欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯下端から約３．１ｅＶ離れた位置に形
成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体と酸化シリコン膜
との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）はゲート絶縁膜の伝導帯下端か
ら約３．６ｅＶ離れた位置に形成されるものとする。なお、酸化シリコン膜のフェルミ準
位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半
導体と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）は低く
なる。また、図５９中の白丸は電子（キャリア）を表し、図５９中のＸは酸化シリコン膜
中の欠陥準位を表す。
図５９に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起される
と、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル
（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位
（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高く
なる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジ
スタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体を用いると、ゲート絶縁膜と酸化物半導体との
界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半
導体を用いると、ゲート絶縁膜と酸化物半導体との界面近傍において、ゲート絶縁膜の伝
導帯下端が相対的に高くなる。この場合、ゲート絶縁膜中に形成されうる欠陥準位（図５
９中Ｘ）も相対的に高くなるため、ゲート絶縁膜のフェルミ準位と酸化物半導体のフェル
ミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート
絶縁膜中にトラップされる電荷が少なくなる、例えば、上述の酸化シリコン膜中に形成さ
れうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔｅ Ｂｉａｓ
Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジスタのしきい
値電圧の変動を小さくできる。
また、酸化物半導体をチャネル領域に用いるトランジスタは、粒界におけるキャリア散
乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現すること
ができる。また、信頼性の高いトランジスタを実現することができる。
また、酸化物半導体の欠陥準位に捕獲された電荷は、消失するまでに要する時間が長く
、あたかも固定電荷のように振る舞うことがある。そのため、欠陥準位密度の高い酸化物
半導体にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある
。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体中の不純物濃度
を低減することが有効である。また、酸化物半導体中の不純物濃度を低減するためには、
近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、ア
ルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
＜６−３．酸化物半導体の構造＞
次に、酸化物半導体の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分け
られる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅ
ｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化
物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−
ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがあ
る。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物
半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ
−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配
置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さ
ない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈ
ｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において
周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ
−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造で
ある。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体
に近い。
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物
半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって
解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４
の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行
うと、図６０（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピ
ークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ
では、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面とも
いう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１
°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°
近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡ
Ｃ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌ
ａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、
ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定
し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）
を行っても、図６０（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａ
ＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図６０（Ｃ）に示す
ように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、
ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸及びｂ軸の配向が不規則であるこ
とが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａ
ＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプロ
ーブ径が３００ｎｍの電子線を入射させると、図６０（Ｄ）に示すような回折パターン（
制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、Ｉ
ｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子
回折によっても、ＣＡＡＣ−ＯＳに含まれるペレットがｃ軸配向性を有し、ｃ軸が被形成
面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面
に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図６０（Ｅ
）に示す。図６０（Ｅ）より、リング状の回折パターンが確認される。したがって、プロ
ーブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるペ
レットのａ軸及びｂ軸は配向性を有さないことがわかる。なお、図６０（Ｅ）における第
１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面及び（１００）面などに起因すると
考えられる。また、図６０（Ｅ）における第２リングは（１１０）面などに起因すると考
えられる。
また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍ
ｉｃｒｏｓｃｏｐｅ）によって、ＣＡＡＣ−ＯＳの明視野像と回折パターンとの複合解析
像（高分解能ＴＥＭ像ともいう。）を観察すると、複数のペレットを確認することができ
る。一方、高分解能ＴＥＭ像であってもペレット同士の境界、即ち結晶粒界（グレインバ
ウンダリーともいう。）を明確に確認することができない場合がある。そのため、ＣＡＡ
Ｃ−ＯＳは、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
図６１（Ａ）に、試料面と略平行な方向から観察したＣＡＡＣ−ＯＳの断面の高分解能
ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａ
ｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高
分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は
、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどに
よって観察することができる。
図６１（Ａ）より、金属原子が層状に配列している領域であるペレットを確認すること
ができる。ペレット一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることが
わかる。したがって、ペレットを、ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこ
ともできる。また、ＣＡＡＣ−ＯＳを、ＣＡＮＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａ
ｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。ペレットは、ＣＡＡ
Ｃ−ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ−ＯＳの被形成面または
上面と平行となる。
また、図６１（Ｂ）及び図６１（Ｃ）に、試料面と略垂直な方向から観察したＣＡＡＣ
−ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図６１（Ｄ）及び図６１（Ｅ）は、そ
れぞれ図６１（Ｂ）及び図６１（Ｃ）を画像処理した像である。以下では、画像処理の方
法について説明する。まず、図６１（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏ
ｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得した
ＦＦＴ像において原点を基準に、２．８ｎｍ−１から５．０ｎｍ−１の間の範囲を残すマ
スク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎ
ｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理
した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィル
タリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列
を示している。
図６１（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が
、一つのペレットである。そして、破線で示した箇所がペレットとペレットとの連結部で
ある。破線は、六角形状であるため、ペレットが六角形状であることがわかる。なお、ペ
レットの形状は、正六角形状とは限らず、非正六角形状である場合が多い。
図６１（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格
子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示してい
る。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点
を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形及び／または七角形などが形成
できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわ
かる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、
金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容す
ることができるためと考えられる。
以上に示すように、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面方向において
複数のペレット（ナノ結晶）が連結し、歪みを有した結晶構造となっている。よって、Ｃ
ＡＡＣ−ＯＳを、ＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐ
ｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することもで
きる。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の
混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥
（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金
属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸
素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、
二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列
を乱し、結晶性を低下させる要因となる。
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対
し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れな
い。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
また、例えば、ＩｎＧａＺｎＯ４の結晶を有するｎｃ−ＯＳを薄片化し、厚さが３４ｎ
ｍの領域に対し、被形成面に平行にプローブ径が５０ｎｍの電子線を入射させると、図６
２（Ａ）に示すようなリング状の回折パターン（ナノビーム電子回折パターン）が観測さ
れる。また、同じ試料にプローブ径が１ｎｍの電子線を入射させたときの回折パターン（
ナノビーム電子回折パターン）を図６２（Ｂ）に示す。図６２（Ｂ）より、リング状の領
域内に複数のスポットが観測される。したがって、ｎｃ−ＯＳは、プローブ径が５０ｎｍ
の電子線を入射させることでは秩序性が確認されないが、プローブ径が１ｎｍの電子線を
入射させることでは秩序性が確認される。
また、厚さが１０ｎｍ未満の領域に対し、プローブ径が１ｎｍの電子線を入射させると
、図６２（Ｃ）に示すように、スポットが略正六角状に配置された電子回折パターンを観
測される場合がある。したがって、厚さが１０ｎｍ未満の範囲において、ｎｃ−ＯＳが秩
序性の高い領域、即ち結晶を有することがわかる。なお、結晶が様々な方向を向いている
ため、規則的な電子回折パターンが観測されない領域もある。
図６２（Ｄ）に、被形成面と略平行な方向から観察したｎｃ−ＯＳの断面のＣｓ補正高
分解能ＴＥＭ像を示す。ｎｃ−ＯＳは、高分解能ＴＥＭ像において、補助線で示す箇所な
どのように結晶部を確認することのできる領域と、明確な結晶部を確認することのできな
い領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下の大きさ
であり、特に１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが
１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体（ｍｉｃｒ
ｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶことが
ある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認できない場
合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるペレットと起源を同じくする可能
性がある。そのため、以下ではｎｃ−ＯＳの結晶部をペレットと呼ぶ場合がある。
このように、ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特
に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳ
は、異なるペレット間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見
られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶
質酸化物半導体と区別が付かない場合がある。
なお、ペレット（ナノ結晶）間で結晶方位が規則性を有さないことから、ｎｃ−ＯＳを
、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化
物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有
する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため
、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くな
る。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのた
め、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
［ａ−ｌｉｋｅ ＯＳ］
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物
半導体である。
図６３に、ａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像を示す。ここで、図６３（Ａ）
は電子照射開始時におけるａ−ｌｉｋｅ ＯＳの高分解能断面ＴＥＭ像である。図６３（
Ｂ）は４．３×１０８ｅ−／ｎｍ２の電子（ｅ−）照射後におけるａ−ｌｉｋｅ ＯＳの
高分解能断面ＴＥＭ像である。図６３（Ａ）及び図６３（Ｂ）より、ａ−ｌｉｋｅ ＯＳ
は電子照射開始時から、縦方向に延伸する縞状の明領域が観察されることがわかる。また
、明領域は、電子照射後に形状が変化することがわかる。なお、明領域は、鬆または低密
度領域と推測される。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋ
ｅ ＯＳが、ＣＡＡＣ−ＯＳ及びｎｃ−ＯＳと比べて不安定な構造であることを示すため
、電子照射による構造の変化を示す。
試料として、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳを準備する。いずれ
の試料もＩｎ−Ｇａ−Ｚｎ酸化物である。
まず、各試料の高分解能断面ＴＥＭ像を取得する。高分解能断面ＴＥＭ像により、各試
料は、いずれも結晶部を有する。
なお、ＩｎＧａＺｎＯ４の結晶の単位格子は、Ｉｎ−Ｏ層を３層有し、またＧａ−Ｚｎ
−Ｏ層を６層有する、計９層がｃ軸方向に層状に重なった構造を有することが知られてい
る。これらの近接する層同士の間隔は、（００９）面の格子面間隔（ｄ値ともいう。）と
同程度であり、結晶構造解析からその値は０．２９ｎｍと求められている。したがって、
以下では、格子縞の間隔が０．２８ｎｍ以上０．３０ｎｍ以下である箇所を、ＩｎＧａＺ
ｎＯ４の結晶部と見なした。なお、格子縞は、ＩｎＧａＺｎＯ４の結晶のａ−ｂ面に対応
する。
図６４は、各試料の結晶部（２２箇所から３０箇所）の平均の大きさを調査した例であ
る。なお、上述した格子縞の長さを結晶部の大きさとしている。図６４より、ａ−ｌｉｋ
ｅ ＯＳは、ＴＥＭ像の取得などに係る電子の累積照射量に応じて結晶部が大きくなって
いくことがわかる。図６４より、ＴＥＭによる観察初期においては１．２ｎｍ程度の大き
さだった結晶部（初期核ともいう。）が、電子（ｅ−）の累積照射量が４．２×１０８ｅ
−／ｎｍ２においては１．９ｎｍ程度の大きさまで成長していることがわかる。一方、ｎ
ｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射開始時から電子の累積照射量が４．２×１０８
ｅ−／ｎｍ２までの範囲で、結晶部の大きさに変化が見られないことがわかる。図６４よ
り、電子の累積照射量によらず、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳの結晶部の大きさは、そ
れぞれ１．３ｎｍ程度及び１．８ｎｍ程度であることがわかる。なお、電子線照射及びＴ
ＥＭの観察は、日立透過電子顕微鏡Ｈ−９０００ＮＡＲを用いた。電子線照射条件は、加
速電圧を３００ｋＶ、電流密度を６．７×１０５ｅ−／（ｎｍ２・ｓ）、照射領域の直径
を２３０ｎｍとした。
このように、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合が
ある。一方、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど
見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて、不
安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べ
て密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶
の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−
ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の
密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、
菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よ
って、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体におい
て、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。ま
た、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において
、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３
未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合
わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。
所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して
、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を
組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。
なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ
、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
なお、本実施の形態に示す構成は、他の実施の形態または他の実施例に示す構成と適宜
、組み合わせて用いることができる。
（実施の形態７）
本実施の形態においては、先の実施の形態で例示した半導体装置を有する表示装置の一
例について、図６５乃至図６７を用いて以下説明を行う。
＜７−１．表示装置の上面図＞
図６５は、表示装置の一例を示す上面図である。図６５に示す表示装置７００は、第１
の基板７０１上に設けられた画素部７０２と、第１の基板７０１に設けられたソースドラ
イバ回路部７０４及びゲートドライバ回路部７０６と、画素部７０２、ソースドライバ回
路部７０４、及びゲートドライバ回路部７０６を囲むように配置されるシール材７１２と
、第１の基板７０１に対向するように設けられる第２の基板７０５と、を有する。なお、
第１の基板７０１と第２の基板７０５は、シール材７１２によって封止されている。すな
わち、画素部７０２、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６は
、第１の基板７０１とシール材７１２と第２の基板７０５によって封止されている。なお
、図６５には図示しないが、第１の基板７０１と第２の基板７０５の間には表示素子が設
けられる。
また、表示装置７００は、第１の基板７０１上のシール材７１２によって囲まれている
領域とは異なる領域に、画素部７０２、ソースドライバ回路部７０４、ゲートドライバ回
路部７０６と、それぞれ電気的に接続されるＦＰＣ端子部７０８（ＦＰＣ：Ｆｌｅｘｉｂ
ｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）が設けられる。また、ＦＰＣ端子部７０８には
、ＦＰＣ７１６が接続され、ＦＰＣ７１６によって画素部７０２、ソースドライバ回路部
７０４、及びゲートドライバ回路部７０６に各種信号等が供給される。また、画素部７０
２、ソースドライバ回路部７０４、ゲートドライバ回路部７０６、及びＦＰＣ端子部７０
８には、信号線７１０が各々接続されている。ＦＰＣ７１６により供給される各種信号等
は、信号線７１０を介して、画素部７０２、ソースドライバ回路部７０４、ゲートドライ
バ回路部７０６、及びＦＰＣ端子部７０８に与えられる。
また、表示装置７００にゲートドライバ回路部７０６を複数設けてもよい。また、表示
装置７００としては、ソースドライバ回路部７０４、及びゲートドライバ回路部７０６を
画素部７０２と同じ第１の基板７０１に形成している例を示しているが、この構成に限定
されない。例えば、ゲートドライバ回路部７０６のみを第１の基板７０１に形成しても良
い、またはソースドライバ回路部７０４のみを第１の基板７０１に形成しても良い。この
場合、ソースドライバ回路またはゲートドライバ回路等が形成された基板（例えば、単結
晶半導体膜、多結晶半導体膜で形成された駆動回路基板）を、第１の基板７０１に形成す
る構成としても良い。なお、別途形成した駆動回路基板の接続方法は、特に限定されるも
のではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法など
を用いることができる。
また、表示装置７００が有する画素部７０２、ソースドライバ回路部７０４及びゲート
ドライバ回路部７０６は、複数のトランジスタを有している。
また、表示装置７００は、様々な素子を有することが出来る。該素子の一例としては、
例えば、エレクトロルミネッセンス（ＥＬ）素子（有機物及び無機物を含むＥＬ素子、有
機ＥＬ素子、無機ＥＬ素子、ＬＥＤなど）、発光トランジスタ素子（電流に応じて発光す
るトランジスタ）、電子放出素子、液晶素子、電子インク素子、電気泳動素子、エレクト
ロウェッティング素子、プラズマディスプレイパネル（ＰＤＰ）、ＭＥＭＳ（マイクロ・
エレクトロ・メカニカル・システム）ディスプレイ（例えば、グレーティングライトバル
ブ（ＧＬＶ）、デジタルマイクロミラーデバイス（ＤＭＤ）、デジタル・マイクロ・シャ
ッター（ＤＭＳ）素子、インターフェロメトリック・モジュレーション（ＩＭＯＤ）素子
など）、圧電セラミックディスプレイなどが挙げられる。
また、ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子
放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥ
Ｄ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏ
ｎ Ｅｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒ Ｄｉｓｐｌａｙ）などがある。液晶素子を用い
た表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶
ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプ
レイ）などがある。電子インク素子又は電気泳動素子を用いた表示装置の一例としては、
電子ペーパーなどがある。なお、半透過型液晶ディスプレイや反射型液晶ディスプレイを
実現する場合には、画素電極の一部、または、全部が、反射電極としての機能を有するよ
うにすればよい。例えば、画素電極の一部、または、全部が、アルミニウム、銀、などを
有するようにすればよい。さらに、その場合、反射電極の下に、ＳＲＡＭなどの記憶回路
を設けることも可能である。これにより、さらに、消費電力を低減することができる。
なお、表示装置７００における表示方式は、プログレッシブ方式やインターレース方式
等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、Ｒ
ＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、Ｒの画素とＧの
画素とＢの画素とＷ（白）の画素の四画素から構成されてもよい。または、ペンタイル配
列のように、ＲＧＢのうちの２色分で一つの色要素を構成し、色要素によって、異なる２
色を選択して構成してもよい。またはＲＧＢに、イエロー、シアン、マゼンタ等を一色以
上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよ
い。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ
表示の表示装置に適用することもできる。
また、バックライト（有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ、蛍光灯など）に白色発光
（Ｗ）を用いて表示装置をフルカラー表示させるために、着色層（カラーフィルタともい
う。）を用いてもよい。着色層は、例えば、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ
）、イエロー（Ｙ）などを適宜組み合わせて用いることができる。着色層を用いることで
、着色層を用いない場合と比べて色の再現性を高くすることができる。このとき、着色層
を有する領域と、着色層を有さない領域と、を配置することによって、着色層を有さない
領域における白色光を直接表示に利用しても構わない。一部に着色層を有さない領域を配
置することで、明るい表示の際に、着色層による輝度の低下を少なくでき、消費電力を２
割から３割程度低減できる場合がある。ただし、有機ＥＬ素子や無機ＥＬ素子などの自発
光素子を用いてフルカラー表示する場合、Ｒ、Ｇ、Ｂ、Ｙ、Ｗを、それぞれの発光色を有
する素子から発光させても構わない。自発光素子を用いることで、着色層を用いた場合よ
りも、さらに消費電力を低減できる場合がある。
また、カラー化方式としては、上述の白色発光からの発光の一部をカラーフィルタを通
すことで赤色、緑色、青色に変換する方式（カラーフィルタ方式）の他、赤色、緑色、青
色の発光をそれぞれ用いる方式（３色方式）、または青色発光からの発光の一部を赤色や
緑色に変換する方式（色変換方式、量子ドット方式）を適用してもよい。
＜７−２．表示装置の断面図＞
次に、実施の形態１に示す半導体装置１００を用いる表示装置の構成について、図６６
を用いて説明する。なお、図６６は、図６５に示す一点鎖線Ｑ−Ｒの切断面に相当する断
面図である。
図６６に示す表示装置７００は、第１の基板７０１と、第２の基板７０５との間に、ト
ランジスタＴｒ１と、トランジスタＴｒ２と、発光素子１６０と、を有する。
第１の基板７０１及び第２の基板７０５としては、例えばガラス基板を用いることがで
きる。また、第１の基板７０１及び第２の基板７０５として、可撓性を有する基板を用い
てもよい。該可撓性を有する基板としては、例えばプラスチック基板等が挙げられる。
また、第１の基板７０１と第２の基板７０５の間には、構造体７７８が設けられる。構
造体７７８は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、
第１の基板７０１と第２の基板７０５の間の距離（セルギャップ）を制御するために設け
られる。なお、構造体７７８として、球状のスペーサを用いていても良い。
また、第１の基板７０１には、実施の形態１で説明したトランジスタＴｒ１と、トラン
ジスタＴｒ２とが設けられる。
トランジスタＴｒ１及びトランジスタＴｒ２は、高純度化し、酸素欠損の形成を抑制し
た酸化物半導体を有する。したがって、トランジスタＴｒ１及びトランジスタＴｒ２のオ
フ電流が極めて低くすることができるため、画像信号等の電気信号の保持時間を長くする
ことができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動
作の頻度を少なくすることができるため、表示装置の消費電力を抑制することができる。
また、トランジスタＴｒ１及びトランジスタＴｒ２は、比較的高い電界効果移動度が得
られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタ
を表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用す
るドライバトランジスタを同一基板上に形成することができる。すなわち、別途駆動回路
として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体
装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なト
ランジスタを用いることで、高画質な画像を提供することができる。
また、第２の基板７０５側には、ブラックマトリクスとして機能する遮光膜７３８と、
カラーフィルタとして機能する着色膜７３６と、遮光膜７３８及び着色膜７３６に接する
絶縁膜７３４が設けられる。
本実施の形態においては、発光素子１６０は、トップエミッション構造である。したが
って、導電膜１４４は透光性を有し、ＥＬ層１４２が発する光を透過する。なお、本実施
の形態においては、トップエミッション構造について、例示するが、これに限定されない
。例えば、導電膜１３８側に光を射出するボトムエミッション構造、または導電膜１３８
及び導電膜１４４の双方に光を射出するデュアルエミッション構造としてもよい。
また、発光素子１６０と重なる位置に、着色膜７３６が設けられ、絶縁膜１４０と重な
る位置に遮光膜７３８が設けられている。また、着色膜７３６及び遮光膜７３８は、絶縁
膜７３４で覆われている。また、発光素子１６０と絶縁膜７３４との間は、封止膜７３２
で充填されている。なお、図６６に示す表示装置７００においては、着色膜７３６を設け
る構成について例示したが、これに限定されない。例えば、ＥＬ層１４２を塗り分けによ
り形成する場合においては、着色膜７３６を設けない構成としてもよい。
＜７−３．表示装置に入出力装置を設ける構成例＞
また、図６６に示す表示装置７００に入出力装置を設けてもよい。当該入出力装置とし
ては、例えば、タッチパネル等が挙げられる。
図６６に示す表示装置７００にタッチパネル７９１を設ける構成を図６７に示す。
図６７は、図６６に示す表示装置７００にタッチパネル７９１を設ける構成の断面図で
ある。
タッチパネル７９１は、基板７０５と着色膜７３６との間に設けられる、所謂インセル
型のタッチパネルである。タッチパネル７９１は、着色膜７３６を形成する前に、基板７
０５側に形成される。
なお、タッチパネル７９１は、遮光膜７３８と、絶縁膜７９２と、電極７９３と、電極
７９４と、絶縁膜７９５と、電極７９６と、絶縁膜７９７と、を有する。例えば、指やス
タイラスなどの被検知体が近接することで、電極７９３と、電極７９４との相互容量の変
化を検知することができる。
また、絶縁膜１４０の上方においては、電極７９３と、電極７９４との交差部を明示し
ている。電極７９６は、絶縁膜７９５に設けられた開口部を介して、電極７９４を挟む２
つの電極７９３と電気的に接続されている。なお、図６７においては、電極７９６が設け
られる領域を画素部７０２に設ける構成を例示したが、これに限定されず、例えば、ゲー
トドライバ回路部、またはソースドライバ回路部に形成してもよい。
電極７９３及び電極７９４は、遮光膜７３８と重なる領域に設けられる。また、電極７
９３及び電極７９４は、発光素子１６０と重ならないように設けられると好ましい。別言
すると、電極７９３及び電極７９４は、発光素子１６０と重なる領域に開口部を有する。
すなわち、電極７９３及び電極７９４はメッシュ形状を有する。電極７９３及び電極７９
４をメッシュ形状とすることで、発光素子１６０から射出される光を透過させることがで
きる。したがって、タッチパネル７９１を配置することによる輝度の低下が極めて少ない
ため、視認性が高く、且つ消費電力が低減された表示装置を実現できる。
また、電極７９３及び電極７９４が発光素子１６０と重ならないため、電極７９３及び
電極７９４には、可視光の透過率が低い金属材料を用いることができる。
そのため、可視光の透過率が高い酸化物材料を用いた電極と比較して、電極７９３及び
電極７９４の抵抗を低くすることが可能となり、タッチパネル７９１のセンサ感度を向上
させることができる。
例えば、電極７９３、７９４、７９６には、導電性のナノワイヤを用いてもよい。当該
ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎ
ｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノ
ワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノ
ワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６
６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光におけ
る光透過率を８９％以上、シート抵抗値を４０Ω／□以上１００Ω／□以下とすることが
できる。
また、図６７においては、インセル型のタッチパネルの構成について例示したが、これ
に限定されない。例えば、表示装置７００上に形成する所謂オンセル型のタッチパネル、
または表示装置７００に貼り合わせて用いる所謂アウトセル型のタッチパネルとしてもよ
い。
このように、本発明の一態様の表示装置は、様々な形態のタッチパネルと組み合わせて
用いることができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
（実施の形態８）
本実施の形態では、本発明の一態様の半導体装置を有する表示装置の一例について、図
６８を用いて説明する。
＜８−１．表示装置の構成例＞
図６８は、本発明の一態様の半導体装置を有する表示装置の一例を示すブロック図であ
る。
図６８に示す表示装置は、画素部５１２と、画素部５１２の外周に配置されたゲート線
駆動回路５１６と、画素部５１２の外周に配置された信号線駆動回路５１８と、を有する
。なお、画素部５１２は、複数の画素回路５１４を有する。
また、図６８に示す半導体装置は、端子部５１７と、保護回路５１３と、を有する。な
お、端子部５１７と、保護回路５１３とは、設けない構成としてもよい。
＜８−２．画素部及び画素回路＞
画素部５１２は、Ｘ行（Ｘは２以上の自然数）Ｙ列（Ｙは２以上の自然数）に配置され
た複数の表示素子を駆動するための回路（以下、画素回路５１４という）を有し、ゲート
線駆動回路５１６は、画素回路５１４を選択する信号（走査信号）を出力する機能を有し
、信号線駆動回路５１８は、画素回路５１４が有する表示素子を駆動するための信号（デ
ータ信号）を供給するため機能を有する。
なお、図６８において、複数の画素回路５１４がマトリクス状に配置（ストライプ配置
）する構成について例示したが、これに限定されず、例えば、画素回路５１４をデルタ配
置、ペンタイル配置としてもよい。なお、カラー表示する際に画素回路５１４で制御する
色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青）の三色が挙げられる。ただし、画素
回路５１４で制御する色要素としては、これに限定されず、それ以上でもよく、例えば、
ＲＧＢＷ（Ｗは白）、またはＲＧＢに、Ｙ（イエロー）、Ｃ（シアン）、Ｍ（マゼンタ）
などを一色以上追加してもよい。なお、色要素のドット毎にその表示領域の大きさが異な
っていてもよい。
また、複数の画素回路５１４のそれぞれは、発光素子と、当該発光素子に流れる電流を
制御する駆動トランジスタと、を有する。発光素子に電圧を印加することにより、発光素
子が有する一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を
含む層に注入され、電流が流れる。そして、電子及び正孔が再結合することにより、発光
性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。この
ようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
なお、画素回路５１４としては、実施の形態１に示す図２の構成とすることができる。
このような構成とすることで、表示装置の画素密度を高めることができるため好適である
。
＜８−３．ゲート線駆動回路及び信号線駆動回路＞
ゲート線駆動回路５１６及び信号線駆動回路５１８のいずれか一方または双方は、画素
部５１２と同一基板上に形成されていることが望ましい。これにより、部品数や端子数を
減らすことが出来る。ゲート線駆動回路５１６及び信号線駆動回路５１８のいずれか一方
または双方が、画素部５１２と同一基板上に形成されていない場合には、ゲート線駆動回
路５１６及び信号線駆動回路５１８のいずれか一方または双方を、ＣＯＧやＴＡＢ（Ｔａ
ｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）によって、実装することができる。
また、複数の画素回路５１４のそれぞれは、走査信号が与えられる複数の走査線ＧＬの
一つを介してパルス信号が入力され、データ信号が与えられる複数のデータ線ＤＬの一つ
を介してデータ信号が入力される。また、複数の画素回路５１４のそれぞれは、ゲート線
駆動回路５１６によりデータ信号のデータの書き込み及び保持が制御される。例えば、ｍ
行ｎ列目の画素回路５１４は、走査線ＧＬ＿ｍ（ｍはＸ以下の自然数）を介してゲート線
駆動回路５１６からパルス信号が入力され、走査線ＧＬ＿ｍの電位に応じてデータ線ＤＬ
＿ｎ（ｎはＹ以下の自然数）を介して信号線駆動回路５１８からデータ信号が入力される
。
ゲート線駆動回路５１６は、シフトレジスタ等を有する。ゲート線駆動回路５１６は、
端子部５１７を介して、シフトレジスタを駆動するための信号が入力され、信号を出力す
る。例えば、ゲート線駆動回路５１６は、スタートパルス信号、クロック信号等が入力さ
れ、パルス信号を出力する。ゲート線駆動回路５１６は、走査信号が与えられる配線（以
下、走査線ＧＬ＿１乃至ＧＬ＿Ｘという）の電位を制御する機能を有する。なお、ゲート
線駆動回路５１６を複数設け、複数のゲート線駆動回路５１６により、走査線ＧＬ＿１乃
至ＧＬ＿Ｘを分割して制御してもよい。または、ゲート線駆動回路５１６は、初期化信号
を供給することができる機能を有する。ただし、これに限定されず、ゲート線駆動回路５
１６は、別の信号を供給することも可能である。例えば、ゲート線駆動回路５１６は、図
６８に示すように、発光素子の電位を制御する配線（以下、ＡＮＯＤＥ＿１乃至ＡＮＯＤ
Ｅ＿Ｘという）と電気的に接続されている。
信号線駆動回路５１８は、シフトレジスタ等を有する。信号線駆動回路５１８は、端子
部５１７を介して、シフトレジスタを駆動するための信号の他、データ信号の元となる信
号（画像信号）が入力される。信号線駆動回路５１８は、画像信号を元に画素回路５１４
に書き込むデータ信号を生成する機能を有する。また、信号線駆動回路５１８は、スター
トパルス、クロック信号等が入力されて得られるパルス信号に従って、データ信号の出力
を制御する機能を有する。また、信号線駆動回路５１８は、データ信号が与えられる配線
（以下、データ線ＤＬ＿１乃至ＤＬ＿Ｙという）の電位を制御する機能を有する。または
、信号線駆動回路５１８は、初期化信号を供給することができる機能を有する。ただし、
これに限定されず、信号線駆動回路５１８は、別の信号を供給することも可能である。例
えば、信号線駆動回路５１８は、複数のアナログスイッチなどを用いて構成される。信号
線駆動回路５１８は、複数のアナログスイッチを順次オン状態にすることにより、画像信
号を時分割した信号をデータ信号として出力できる。
＜８−４．保護回路＞
保護回路５１３は、例えば、ゲート線駆動回路５１６と画素回路５１４の間の配線であ
る走査線ＧＬに接続される。または、保護回路５１３は、信号線駆動回路５１８と画素回
路５１４の間の配線であるデータ線ＤＬに接続される。または、保護回路５１３は、ゲー
ト線駆動回路５１６と端子部５１７との間の配線に接続することができる。または、保護
回路５１３は、信号線駆動回路５１８と端子部５１７との間の配線に接続することができ
る。なお、端子部５１７は、外部の回路から表示装置に電源及び制御信号、及び画像信号
を入力するための端子を有する。
保護回路５１３は、自身が接続する配線に一定の範囲外の電位が与えられたときに、該
配線と別の配線とを導通状態にする機能を有する。保護回路５１３を設けることにより、
ＥＳＤ（Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ：静電気放電）などにより
発生する過電流に対する表示装置の耐性を高めることができる。また、ゲート線駆動回路
５１６に保護回路５１３を接続した構成、または信号線駆動回路５１８に保護回路５１３
を接続した構成としてもよい。あるいは、端子部５１７に保護回路５１３を接続した構成
としてもよい。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
（実施の形態９）
本実施の形態では、本発明の一態様の半導体装置を有する表示モジュール及び電子機器
について、図６９乃至図７２を用いて説明を行う。
＜９−１．表示モジュール＞
図６９に示す表示モジュール７０００は、上部カバー７００１と下部カバー７００２と
の間に、ＦＰＣ７００３に接続されたタッチパネル７００４、ＦＰＣ７００５に接続され
た表示パネル７００６、バックライト７００７、フレーム７００９、プリント基板７０１
０、バッテリ７０１１を有する。
本発明の一態様の半導体装置は、例えば、表示パネル７００６に用いることができる。
上部カバー７００１及び下部カバー７００２は、タッチパネル７００４及び表示パネル
７００６のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル７００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
７００６に重畳して用いることができる。また、表示パネル７００６の対向基板（封止基
板）に、タッチパネル機能を持たせるようにすることも可能である。また、表示パネル７
００６の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
バックライト７００７は、光源７００８を有する。なお、図６９において、バックライ
ト７００７上に光源７００８を配置する構成について例示したが、これに限定さない。例
えば、バックライト７００７の端部に光源７００８を配置し、さらに光拡散板を用いる構
成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場合、または反射
型パネル等の場合においては、バックライト７００７を設けない構成としてもよい。
フレーム７００９は、表示パネル７００６の保護機能の他、プリント基板７０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム７００９は、放熱板としての機能を有していてもよい。
プリント基板７０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ７０１１による電源であってもよい。バッテリ７０１１は
、商用電源を用いる場合には、省略可能である。
また、表示モジュール７０００は、偏光板、位相差板、プリズムシートなどの部材を追
加して設けてもよい。
＜９−２．電子機器１＞
次に、図７０（Ａ）乃至図７０（Ｅ）に電子機器の一例を示す。
図７０（Ａ）は、ファインダー８１００を取り付けた状態のカメラ８０００の外観を示
す図である。
カメラ８０００は、筐体８００１、表示部８００２、操作ボタン８００３、シャッター
ボタン８００４等を有する。またカメラ８０００には、着脱可能なレンズ８００６が取り
付けられている。
ここではカメラ８０００として、レンズ８００６を筐体８００１から取り外して交換す
ることが可能な構成としたが、レンズ８００６と筐体が一体となっていてもよい。
カメラ８０００は、シャッターボタン８００４を押すことにより、撮像することができ
る。また、表示部８００２はタッチパネルとしての機能を有し、表示部８００２をタッチ
することにより撮像することも可能である。
カメラ８０００の筐体８００１は、電極を有するマウントを有し、ファインダー８１０
０のほか、ストロボ装置等を接続することができる。
ファインダー８１００は、筐体８１０１、表示部８１０２、ボタン８１０３等を有する
。
筐体８１０１は、カメラ８０００のマウントと係合するマウントを有しており、ファイ
ンダー８１００をカメラ８０００に取り付けることができる。また当該マウントには電極
を有し、当該電極を介してカメラ８０００から受信した映像等を表示部８１０２に表示さ
せることができる。
ボタン８１０３は、電源ボタンとしての機能を有する。ボタン８１０３により、表示部
８１０２の表示のオン・オフを切り替えることができる。
カメラ８０００の表示部８００２、及びファインダー８１００の表示部８１０２に、本
発明の一態様の表示装置を適用することができる。
なお、図７０（Ａ）では、カメラ８０００とファインダー８１００とを別の電子機器と
し、これらを脱着可能な構成としたが、カメラ８０００の筐体８００１に、表示装置を備
えるファインダーが内蔵されていてもよい。
図７０（Ｂ）は、ヘッドマウントディスプレイ８２００の外観を示す図である。
ヘッドマウントディスプレイ８２００は、装着部８２０１、レンズ８２０２、本体８２
０３、表示部８２０４、ケーブル８２０５等を有している。また装着部８２０１には、バ
ッテリ８２０６が内蔵されている。
ケーブル８２０５は、バッテリ８２０６から本体８２０３に電力を供給する。本体８２
０３は無線受信機等を備え、受信した画像データ等の映像情報を表示部８２０４に表示さ
せることができる。また、本体８２０３に設けられたカメラで使用者の眼球やまぶたの動
きを捉え、その情報をもとに使用者の視点の座標を算出することにより、使用者の視点を
入力手段として用いることができる。
また、装着部８２０１には、使用者に触れる位置に複数の電極が設けられていてもよい
。本体８２０３は使用者の眼球の動きに伴って電極に流れる電流を検知することにより、
使用者の視点を認識する機能を有していてもよい。また、当該電極に流れる電流を検知す
ることにより、使用者の脈拍をモニタする機能を有していてもよい。また、装着部８２０
１には、温度センサ、圧力センサ、加速度センサ等の各種センサを有していてもよく、使
用者の生体情報を表示部８２０４に表示する機能を有していてもよい。また、使用者の頭
部の動きなどを検出し、表示部８２０４に表示する映像をその動きに合わせて変化させて
もよい。
表示部８２０４に、本発明の一態様の表示装置を適用することができる。
図７０（Ｃ）（Ｄ）（Ｅ）は、ヘッドマウントディスプレイ８３００の外観を示す図で
ある。ヘッドマウントディスプレイ８３００は、筐体８３０１と、表示部８３０２と、バ
ンド状の固定具８３０４と、一対のレンズ８３０５と、を有する。
使用者は、レンズ８３０５を通して、表示部８３０２の表示を視認することができる。
なお、表示部８３０２を湾曲して配置させる好適である。表示部８３０２を湾曲して配置
することで、使用者が高い臨場感を感じることができる。なお、本実施の形態においては
、表示部８３０２を１つ設ける構成について例示したが、これに限定されず、例えば、表
示部８３０２を２つ設ける構成としてもよい。この場合、使用者の片方の目に１つの表示
部が配置されるような構成とすると、視差を用いた３次元表示等を行うことも可能となる
。
なお、表示部８３０２に、本発明の一態様の表示装置を適用することができる。本発明
の一態様の半導体装置を有する表示装置は、極めて精細度が高いため、図７０（Ｅ）のよ
うにレンズ８３０５を用いて拡大したとしても、使用者に画素が視認されることなく、よ
り現実感の高い映像を表示することができる。
＜９−３．電子機器２＞
次に、図７０（Ａ）乃至図７０（Ｅ）に示す電子機器と、異なる電子機器の一例を図７
１（Ａ）乃至図７１（Ｇ）に示す。
図７１（Ａ）乃至図７１（Ｇ）に示す電子機器は、筐体９０００、表示部９００１、ス
ピーカ９００３、操作キー９００５（電源スイッチ、又は操作スイッチを含む）、接続端
子９００６、センサ９００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの）、マイクロフォ
ン９００８、等を有する。
図７１（Ａ）乃至図７１（Ｇ）に示す電子機器は、様々な機能を有する。例えば、様々
な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能
、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）
によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータ
ネットワークに接続する機能、無線通信機能を用いて様々なデータの送信または受信を行
う機能、記録媒体に記録されているプログラムまたはデータを読み出して表示部に表示す
る機能、等を有することができる。なお、図７１（Ａ）乃至図７１（Ｇ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。ま
た、図７１（Ａ）乃至図７１（Ｇ）には図示していないが、電子機器には、複数の表示部
を有する構成としてもよい。また、該電子機器にカメラ等を設け、静止画を撮影する機能
、動画を撮影する機能、撮影した画像を記録媒体（外部またはカメラに内蔵）に保存する
機能、撮影した画像を表示部に表示する機能、等を有していてもよい。
図７１（Ａ）乃至図７１（Ｇ）に示す電子機器の詳細について、以下説明を行う。
図７１（Ａ）は、テレビジョン装置９１００を示す斜視図である。テレビジョン装置９
１００は、表示部９００１を大画面、例えば、５０インチ以上、または１００インチ以上
の表示部９００１を組み込むことが可能である。
図７１（Ｂ）は、携帯情報端末９１０１を示す斜視図である。携帯情報端末９１０１は
、例えば電話機、手帳又は情報閲覧装置等から選ばれた一つ又は複数の機能を有する。具
体的には、スマートフォンとして用いることができる。なお、携帯情報端末９１０１は、
スピーカ９００３、接続端子９００６、センサ９００７等を設けてもよい。また、携帯情
報端末９１０１は、文字や画像情報をその複数の面に表示することができる。例えば、３
つの操作ボタン９０５０（操作アイコンまたは単にアイコンともいう）を表示部９００１
の一の面に表示することができる。また、破線の矩形で示す情報９０５１を表示部９００
１の他の面に表示することができる。なお、情報９０５１の一例としては、電子メールや
ＳＮＳ（ソーシャル・ネットワーキング・サービス）や電話などの着信を知らせる表示、
電子メールやＳＮＳなどの題名、電子メールやＳＮＳなどの送信者名、日時、時刻、バッ
テリの残量、アンテナ受信の強度などがある。または、情報９０５１が表示されている位
置に、情報９０５１の代わりに、操作ボタン９０５０などを表示してもよい。
図７１（Ｃ）は、携帯情報端末９１０２を示す斜視図である。携帯情報端末９１０２は
、表示部９００１の３面以上に情報を表示する機能を有する。ここでは、情報９０５２、
情報９０５３、情報９０５４がそれぞれ異なる面に表示されている例を示す。例えば、携
帯情報端末９１０２の使用者は、洋服の胸ポケットに携帯情報端末９１０２を収納した状
態で、その表示（ここでは情報９０５３）を確認することができる。具体的には、着信し
た電話の発信者の電話番号又は氏名等を、携帯情報端末９１０２の上方から観察できる位
置に表示する。使用者は、携帯情報端末９１０２をポケットから取り出すことなく、表示
を確認し、電話を受けるか否かを判断できる。
図７１（Ｄ）は、腕時計型の携帯情報端末９２００を示す斜視図である。携帯情報端末
９２００は、移動電話、電子メール、文章閲覧及び作成、音楽再生、インターネット通信
、コンピュータゲームなどの種々のアプリケーションを実行することができる。また、表
示部９００１はその表示面が湾曲して設けられ、湾曲した表示面に沿って表示を行うこと
ができる。また、携帯情報端末９２００は、通信規格された近距離無線通信を実行するこ
とが可能である。例えば無線通信可能なヘッドセットと相互通信することによって、ハン
ズフリーで通話することもできる。また、携帯情報端末９２００は、接続端子９００６を
有し、他の情報端末とコネクターを介して直接データのやりとりを行うことができる。ま
た接続端子９００６を介して充電を行うこともできる。なお、充電動作は接続端子９００
６を介さずに無線給電により行ってもよい。
図７１（Ｅ）（Ｆ）（Ｇ）は、折り畳み可能な携帯情報端末９２０１を示す斜視図であ
る。また、図７１（Ｅ）が携帯情報端末９２０１を展開した状態の斜視図であり、図７１
（Ｆ）が携帯情報端末９２０１を展開した状態または折り畳んだ状態の一方から他方に変
化する途中の状態の斜視図であり、図７１（Ｇ）が携帯情報端末９２０１を折り畳んだ状
態の斜視図である。携帯情報端末９２０１は、折り畳んだ状態では可搬性に優れ、展開し
た状態では、継ぎ目のない広い表示領域により表示の一覧性に優れる。携帯情報端末９２
０１が有する表示部９００１は、ヒンジ９０５５によって連結された３つの筐体９０００
に支持されている。ヒンジ９０５５を介して２つの筐体９０００間を屈曲させることによ
り、携帯情報端末９２０１を展開した状態から折りたたんだ状態に可逆的に変形させるこ
とができる。例えば、携帯情報端末９２０１は、曲率半径１ｍｍ以上１５０ｍｍ以下で曲
げることができる。
次に、図７０（Ａ）乃至図７０（Ｅ）に示す電子機器、及び図７１（Ａ）乃至図７１（
Ｇ）に示す電子機器と異なる電子機器の一例を図７２（Ａ）（Ｂ）に示す。図７２（Ａ）
（Ｂ）は、複数の表示パネルを有する表示装置の斜視図である。なお、図７２（Ａ）は、
複数の表示パネルが巻き取られた形態の斜視図であり、図７２（Ｂ）は、複数の表示パネ
ルが展開された状態の斜視図である。
図７２（Ａ）（Ｂ）に示す表示装置９５００は、複数の表示パネル９５０１と、軸部９
５１１と、軸受部９５１２と、を有する。また、複数の表示パネル９５０１は、表示領域
９５０２と、透光性を有する領域９５０３と、を有する。
また、複数の表示パネル９５０１は、可撓性を有する。また、隣接する２つの表示パネ
ル９５０１は、それらの一部が互いに重なるように設けられる。例えば、隣接する２つの
表示パネル９５０１の透光性を有する領域９５０３を重ね合わせることができる。複数の
表示パネル９５０１を用いることで、大画面の表示装置とすることができる。また、使用
状況に応じて、表示パネル９５０１を巻き取ることが可能であるため、汎用性に優れた表
示装置とすることができる。
また、図７２（Ａ）（Ｂ）においては、表示領域９５０２が隣接する表示パネル９５０
１で離間する状態を図示しているが、これに限定されず、例えば、隣接する表示パネル９
５０１の表示領域９５０２を隙間なく重ねあわせることで、連続した表示領域９５０２と
してもよい。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。ただし、本発明の一態様の半導体装置は、表示部を有さない電子機
器にも適用することができる。
なお、本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用い
ることができる。
１００ 半導体装置
１０２ 基板
１０４ 導電膜
１０６ 絶縁膜
１０８ 酸化物半導体膜
１０８ａ 酸化物半導体膜
１０８ｂ 酸化物半導体膜
１０８ｃ 酸化物半導体膜
１１２ａ 導電膜
１１２ｂ 導電膜
１１２ｃ 導電膜
１１４ 絶縁膜
１１６ 絶縁膜
１１８ 絶縁膜
１１９ 絶縁膜
１２２ａ 導電膜
１２２ｂ 導電膜
１２２ｃ 導電膜
１２４ 絶縁膜
１２６ 絶縁膜
１２８ 酸化物半導体膜
１３０ 導電膜
１３４ 絶縁膜
１３６ 絶縁膜
１３８ 導電膜
１４０ 絶縁膜
１４２ ＥＬ層
１４４ 導電膜
１５０ 発光層
１５１ 正孔注入層
１５２ 正孔輸送層
１５３ 電子輸送層
１５４ 電子注入層
１６０ 発光素子
１８１ 開口部
１８２ 開口部
１８３ 開口部
１８４ 開口部
１８６ 開口部
２００ 半導体装置
２０８ 酸化物半導体膜
２１０ａ 絶縁膜
２１０ｂ 絶縁膜
２１２ａ 導電膜
２１２ｂ 導電膜
２１４ 絶縁膜
２１６ 絶縁膜
２１８ａ 導電膜
２１８ｂ 導電膜
２８２ａ 開口部
２８２ｂ 開口部
３００ 半導体装置
３０２ 基板
３０６ 絶縁膜
３０８ 酸化物半導体膜
３０８ｄ ドレイン領域
３０８ｉ チャネル領域
３０８ｓ ソース領域
３１０ 絶縁膜
３１２ａ 導電膜
３１２ｂ 導電膜
３１４ 絶縁膜
３１６ 絶縁膜
３１８ 絶縁膜
３２０ 導電膜
３２２ａ 導電膜
３２２ｂ 導電膜
３２４ 絶縁膜
３２６ 絶縁膜
３２８ 酸化物半導体膜
３２８ａ 酸化物半導体膜
３２８ｂ 酸化物半導体膜
３２８ｃ 酸化物半導体膜
３３０ 導電膜
３３４ 絶縁膜
３３６ 絶縁膜
３３８ 導電膜
３４０ 絶縁膜
３４１ａ 開口部
３４１ｂ 開口部
３４２ ＥＬ層
３４４ 導電膜
３６０ 発光素子
３８２ 開口部
３８３ 開口部
３８４ 開口部
３８６ 開口部
４００ 半導体装置
４０８ 酸化物半導体膜
４０８ｄ ドレイン領域
４０８ｉ チャネル領域
４０８ｓ ソース領域
４１０ｂ 絶縁膜
４１２ｂ 導電膜
４１４ 絶縁膜
４１６ 絶縁膜
４１８ａ 導電膜
４１８ｂ 導電膜
４８２ａ 開口部
４８２ｂ 開口部
５１２ 画素部
５１３ 保護回路
５１４ 画素回路
５１６ ゲート線駆動回路
５１７ 端子部
５１８ 信号線駆動回路
６６４ 電極
６６５ 電極
６６７ 電極
６８３ 液滴吐出装置
６８４ 液滴
６８５ 層
７００ 表示装置
７０１ 基板
７０２ 画素部
７０４ ソースドライバ回路部
７０５ 基板
７０６ ゲートドライバ回路部
７０８ ＦＰＣ端子部
７１０ 信号線
７１２ シール材
７１６ ＦＰＣ
７３２ 封止膜
７３４ 絶縁膜
７３６ 着色膜
７３８ 遮光膜
７７８ 構造体
７９１ タッチパネル
７９２ 絶縁膜
７９３ 電極
７９４ 電極
７９５ 絶縁膜
７９６ 電極
７９７ 絶縁膜
１４００ 液滴吐出装置
１４０２ 基板
１４０３ 液滴吐出手段
１４０４ 撮像手段
１４０５ ヘッド
１４０６ 空間
１４０７ 制御手段
１４０８ 記憶媒体
１４０９ 画像処理手段
１４１０ コンピュータ
１４１１ マーカー
１４１２ ヘッド
１４１３ 材料供給源
１４１４ 材料供給源
７０００ 表示モジュール
７００１ 上部カバー
７００２ 下部カバー
７００３ ＦＰＣ
７００４ タッチパネル
７００５ ＦＰＣ
７００６ 表示パネル
７００７ バックライト
７００８ 光源
７００９ フレーム
７０１０ プリント基板
７０１１ バッテリ
８０００ カメラ
８００１ 筐体
８００２ 表示部
８００３ 操作ボタン
８００４ シャッターボタン
８００６ レンズ
８１００ ファインダー
８１０１ 筐体
８１０２ 表示部
８１０３ ボタン
８２００ ヘッドマウントディスプレイ
８２０１ 装着部
８２０２ レンズ
８２０３ 本体
８２０４ 表示部
８２０５ ケーブル
８２０６ バッテリ
８３００ ヘッドマウントディスプレイ
８３０１ 筐体
８３０２ 表示部
８３０４ 固定具
８３０５ レンズ
９０００ 筐体
９００１ 表示部
９００３ スピーカ
９００５ 操作キー
９００６ 接続端子
９００７ センサ
９００８ マイクロフォン
９０５０ 操作ボタン
９０５１ 情報
９０５２ 情報
９０５３ 情報
９０５４ 情報
９０５５ ヒンジ
９１００ テレビジョン装置
９１０１ 携帯情報端末
９１０２ 携帯情報端末
９２００ 携帯情報端末
９２０１ 携帯情報端末
９５００ 表示装置
９５０１ 表示パネル
９５０２ 表示領域
９５０３ 領域
９５１１ 軸部
９５１２ 軸受部

Claims (9)

  1. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第１の半導体膜と、前記第２の半導体膜とは、重なる領域を有する半導体装置。
  2. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記容量素子の一対の電極の他方は、前記発光素子の一対の電極の一方と電気的に接続され、
    前記第１の半導体膜と、前記第２の半導体膜とは、重なる領域を有する半導体装置。
  3. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記容量素子の一対の電極の他方は、前記発光素子の一対の電極の一方と電気的に接続され、
    前記第１の半導体膜は、第１のチャネル形成領域を有し、
    前記第２の半導体膜は、第２のチャネル形成領域を有し、
    前記第１のチャネル形成領域と、前記第２のチャネル形成領域とは、重なる領域を有さず、且つ、前記第１の半導体膜と前記第２の半導体膜とは重なる領域を有する半導体装置。
  4. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記容量素子の一対の電極の他方は、前記発光素子の一対の電極の一方と電気的に接続され、
    前記第１の半導体膜と、前記第２の半導体膜とは、重なる領域を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第１の半導体膜上の第１の絶縁膜に設けられた開口部を介して前記第１の半導体膜と電気的に接続され、
    前記第２の半導体膜は、前記開口部と重なる領域を有する半導体装置。
  5. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記容量素子の一対の電極の他方は、前記発光素子の一対の電極の一方と電気的に接続され、
    前記第１の半導体膜は、第１のチャネル形成領域を有し、
    前記第２の半導体膜は、第２のチャネル形成領域を有し、
    前記第１のチャネル形成領域と、前記第２のチャネル形成領域とは、重なる領域を有さず、且つ、前記第１の半導体膜と前記第２の半導体膜とは重なる領域を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第１の半導体膜上の第１の絶縁膜に設けられた開口部を介して前記第１の半導体膜と電気的に接続され、
    前記第２の半導体膜は、前記開口部と重なる領域を有する半導体装置。
  6. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の他方と、前記発光素子の一対の電極の一方と、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記第１の半導体膜と、前記第２の半導体膜とは、重なる領域を有する半導体装置。
  7. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の他方と、前記発光素子の一対の電極の一方と、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記第１の半導体膜は、第１のチャネル形成領域を有し、
    前記第２の半導体膜は、第２のチャネル形成領域を有し、
    前記第１のチャネル形成領域と、前記第２のチャネル形成領域とは、重なる領域を有さず、且つ、前記第１の半導体膜と前記第２の半導体膜とは重なる領域を有する半導体装置。
  8. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の他方と、前記発光素子の一対の電極の一方と、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記第１の半導体膜と、前記第２の半導体膜とは、重なる領域を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第１の半導体膜上の第１の絶縁膜に設けられた開口部を介して前記第１の半導体膜と電気的に接続され、
    前記第２の半導体膜は、前記開口部と重なる領域を有する半導体装置。
  9. 第１の半導体膜を有する第１のトランジスタと、第２の半導体膜を有する第２のトランジスタと、容量素子と、発光素子と、を有する画素を有し、
    前記第１のトランジスタ及び前記第２のトランジスタはそれぞれ、第１のゲート電極及び第２のゲート電極を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の一方と、前記第２のトランジスタの第１のゲート電極と電気的に接続され、
    前記第１のトランジスタの第１のゲート電極は、前記第１のトランジスタの第２のゲート電極と電気的に接続され、
    前記第２のトランジスタのソース電極及びドレイン電極の一方は、前記容量素子の一対の電極の他方と、前記発光素子の一対の電極の一方と、前記第２のトランジスタの第２のゲート電極と電気的に接続され、
    前記第１の半導体膜は、第１のチャネル形成領域を有し、
    前記第２の半導体膜は、第２のチャネル形成領域を有し、
    前記第１のチャネル形成領域と、前記第２のチャネル形成領域とは、重なる領域を有さず、且つ、前記第１の半導体膜と前記第２の半導体膜とは重なる領域を有し、
    前記第１のトランジスタのソース電極及びドレイン電極の一方は、前記第１の半導体膜上の第１の絶縁膜に設けられた開口部を介して前記第１の半導体膜と電気的に接続され、
    前記第２の半導体膜は、前記開口部と重なる領域を有する半導体装置。
JP2020101347A 2015-12-28 2020-06-11 半導体装置 Active JP6775096B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015256694 2015-12-28
JP2015256694 2015-12-28
JP2015256849 2015-12-28
JP2015256849 2015-12-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016253881A Division JP6899216B2 (ja) 2015-12-28 2016-12-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2020174181A JP2020174181A (ja) 2020-10-22
JP6775096B2 true JP6775096B2 (ja) 2020-10-28

Family

ID=59086779

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016253881A Active JP6899216B2 (ja) 2015-12-28 2016-12-27 半導体装置
JP2020101347A Active JP6775096B2 (ja) 2015-12-28 2020-06-11 半導体装置
JP2021098735A Withdrawn JP2021170643A (ja) 2015-12-28 2021-06-14 半導体装置
JP2023025502A Pending JP2023078139A (ja) 2015-12-28 2023-02-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016253881A Active JP6899216B2 (ja) 2015-12-28 2016-12-27 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021098735A Withdrawn JP2021170643A (ja) 2015-12-28 2021-06-14 半導体装置
JP2023025502A Pending JP2023078139A (ja) 2015-12-28 2023-02-21 半導体装置

Country Status (6)

Country Link
US (2) US9911757B2 (ja)
JP (4) JP6899216B2 (ja)
KR (2) KR102595042B1 (ja)
CN (3) CN113327948A (ja)
TW (2) TWI773105B (ja)
WO (1) WO2017115214A1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US10008564B2 (en) * 2015-11-03 2018-06-26 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
CN113327948A (zh) * 2015-12-28 2021-08-31 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
JP6921575B2 (ja) 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
JP6895794B2 (ja) 2016-04-27 2021-06-30 株式会社半導体エネルギー研究所 表示装置、表示モジュールおよび電子機器
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
CN107221537B (zh) * 2017-06-30 2019-12-17 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板制作方法
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
CN110999532B (zh) * 2017-08-04 2022-06-28 日东电工株式会社 加热器
CN108344735A (zh) * 2018-05-15 2018-07-31 中国农业科学院农业质量标准与检测技术研究所 一种直接进样测汞仪及其使用方法
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
US10971527B2 (en) * 2018-09-11 2021-04-06 Sharp Kabushiki Kaisha Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
JP7202118B2 (ja) * 2018-09-26 2023-01-11 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
US10985201B2 (en) 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
US10847083B1 (en) * 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
US11011669B2 (en) * 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
JPWO2022219449A1 (ja) * 2021-04-16 2022-10-20
TWI819745B (zh) * 2022-08-11 2023-10-21 友達光電股份有限公司 近眼顯示裝置及其製造方法

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US9397308B2 (en) 2006-12-04 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4275720B2 (ja) * 2008-03-20 2009-06-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011176152A (ja) * 2010-02-25 2011-09-08 Dainippon Printing Co Ltd 薄膜回路構造及びその製造方法並びに有機ｅｌ装置
JP2011176185A (ja) * 2010-02-25 2011-09-08 Kyocera Corp 多層配線基板の製造方法
KR101343293B1 (ko) 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012060202A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8928010B2 (en) * 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5933897B2 (ja) * 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI624936B (zh) * 2013-06-05 2018-05-21 半導體能源研究所股份有限公司 顯示裝置
US9412799B2 (en) * 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6518890B2 (ja) * 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN113327948A (zh) * 2015-12-28 2021-08-31 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置

Also Published As

Publication number Publication date
JP2023078139A (ja) 2023-06-06
CN114361180A (zh) 2022-04-15
KR20180099764A (ko) 2018-09-05
CN108475699B (zh) 2021-11-16
JP6899216B2 (ja) 2021-07-07
CN113327948A (zh) 2021-08-31
US9911757B2 (en) 2018-03-06
TW201735183A (zh) 2017-10-01
US10283532B2 (en) 2019-05-07
KR102595042B1 (ko) 2023-10-26
TW202315137A (zh) 2023-04-01
TWI718224B (zh) 2021-02-11
CN108475699A (zh) 2018-08-31
US20180197888A1 (en) 2018-07-12
WO2017115214A1 (en) 2017-07-06
TWI773105B (zh) 2022-08-01
JP2020174181A (ja) 2020-10-22
TW202131522A (zh) 2021-08-16
JP2021170643A (ja) 2021-10-28
US20170186778A1 (en) 2017-06-29
JP2017120908A (ja) 2017-07-06
KR20230152792A (ko) 2023-11-03

Similar Documents

Publication Publication Date Title
JP6775096B2 (ja) 半導体装置
US11587982B2 (en) Light-emitting device including a plurality of transistors below a plurality of optical elements
JP7055920B2 (ja) 表示装置
JP7457183B2 (ja) 表示装置
US10340470B2 (en) Light-emitting element, display device, electronic device, and lighting apparatus
KR20170027305A (ko) 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
JP2018037510A (ja) 半導体装置、該半導体装置を有する表示装置
TWI840900B (zh) 半導體裝置及包括半導體裝置的顯示裝置
US20230171985A1 (en) Organic semiconductor element, organic el element, and photodiode
KR20240004556A (ko) 발광 장치 및 전자 기기
KR20230142580A (ko) 발광 장치 및 전자 기기
JP2024065055A (ja) 有機金属錯体、発光デバイス
KR20230153948A (ko) 유기 화합물, 발광 디바이스, 발광 장치
KR20240062975A (ko) 유기 금속 착체, 발광 디바이스
CN117956818A (zh) 发光器件、显示装置及电子设备

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200615

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200615

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200923

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201005

R150 Certificate of patent or registration of utility model

Ref document number: 6775096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250