TWI773105B - 半導體裝置及包括半導體裝置的顯示裝置 - Google Patents

半導體裝置及包括半導體裝置的顯示裝置 Download PDF

Info

Publication number
TWI773105B
TWI773105B TW110103037A TW110103037A TWI773105B TW I773105 B TWI773105 B TW I773105B TW 110103037 A TW110103037 A TW 110103037A TW 110103037 A TW110103037 A TW 110103037A TW I773105 B TWI773105 B TW I773105B
Authority
TW
Taiwan
Prior art keywords
film
transistor
oxide semiconductor
semiconductor film
insulating film
Prior art date
Application number
TW110103037A
Other languages
English (en)
Other versions
TW202131522A (zh
Inventor
三宅博之
岡崎健一
保坂泰靖
島行徳
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202131522A publication Critical patent/TW202131522A/zh
Application granted granted Critical
Publication of TWI773105B publication Critical patent/TWI773105B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一種新穎的半導體裝置。一種半導體裝置，包括：第一電晶體；以及第二電晶體，其中，第一電晶體包括：第一閘極電極；第一閘極電極上的第一絕緣膜；第一絕緣膜上的第一氧化物半導體膜；第一氧化物半導體膜上的第一源極電極及第一汲極電極；第一氧化物半導體膜上的第二絕緣膜；以及第二絕緣膜上的第二閘極電極，第二電晶體包括：第一汲極電極；第一汲極電極上的第二絕緣膜；第二絕緣膜上的第二氧化物半導體膜；第二氧化物半導體膜上的第二源極電極及第二汲極電極；第二氧化物半導體膜上的第三絕緣膜；以及第三絕緣膜上的第三閘極電極。

Description

半導體裝置及包括半導體裝置的顯示裝置
本發明的一個實施方式係關於一種具有氧化物半導體膜的半導體裝置及包括該半導體裝置的顯示裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。此外，本發明係關於一種製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。本發明的一個實施方式尤其係關於一種半導體裝置、顯示裝置、發光裝置、蓄電裝置、記憶體裝置、其驅動方法或其製造方法。
注意，在本說明書等中，半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。除了電晶體等半導體元件之外，半導體電路、算術裝置、記憶體裝置都是半導體裝置的一個實施方式。攝像裝置、顯示裝置、液晶顯示裝置、發光裝置、電光裝置、發電裝置(包括薄膜 太陽能電池或有機薄膜太陽能電池等)及電子裝置有時包括半導體裝置。
藉由利用形成在具有絕緣表面的基板上的半導體薄膜來構成電晶體(也稱為場效應電晶體(FET)或薄膜電晶體(TFT))的技術受到關注。該電晶體被廣泛地應用於如集成電路(IC)及影像顯示裝置(顯示裝置)等電子裝置。作為可以應用於電晶體的半導體薄膜，以矽為代表的半導體材料被周知。另外，作為其他材料，氧化物半導體受到關注。
例如，專利文獻1公開了一種技術，其中藉由層疊使用氧化物半導體膜的第一電晶體和使用氧化物半導體膜的第二電晶體，重疊地設置多個記憶單元，由此縮小單元面積。
此外，專利文獻2公開了一種技術，其中設置具有以二維方式配置的多個像素的像素部和對多個像素進行驅動的驅動電路部，藉由層疊包括驅動電路部的第一層和包括像素部的第二層，縮減像素部的週邊區域中的驅動電路部的配置空間。
[專利文獻1] 日本專利申請公開第2013-138191號公報
[專利文獻2] 日本專利申請公開第2015-194577號公 報
如專利文獻1、2所示，藉由層疊多個電晶體，可以縮小電晶體的配置面積。另一方面，層疊多個電晶體導致遮罩個數或製程數的增加。
鑒於上述問題，本發明的一個實施方式的目的之一是在層疊多個電晶體的半導體裝置中提供一種遮罩個數或製程數較少的半導體裝置。此外，本發明的一個實施方式的目的之一是在層疊具有氧化物半導體膜的多個電晶體的半導體裝置中提供一種遮罩個數或製程數較少的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。上述目的以外的目的從說明書等的記載看來是顯而易見的，並可以從說明書等中抽取上述目的以外的目的。
本發明的一個實施方式是一種半導體裝置，包括：第一電晶體；以及第二電晶體，其中，第一電晶體包括：第一閘極電極；第一閘極電極上的第一絕緣膜；第一絕緣膜上的第一氧化物半導體膜；第一氧化物半導體膜上的第一源極電極；第一氧化物半導體膜上的第一汲極電極；第一氧化物半導體膜、第一源極電極及第一汲極電極上的第二絕緣膜；以及第二絕緣膜上的第二閘極電極，第 二電晶體包括：第一汲極電極；第一汲極電極上的第二絕緣膜；第二絕緣膜上的第二氧化物半導體膜；第二氧化物半導體膜上的第二源極電極；第二氧化物半導體膜上的第二汲極電極；第二氧化物半導體膜、第二源極電極及第二汲極電極上的第三絕緣膜；以及第三絕緣膜上的第三閘極電極，並且，第一氧化物半導體膜與第二氧化物半導體膜部分地重疊。
本發明的其他實施方式是一種半導體裝置，包括：第一電晶體；以及第二電晶體，其中，第一電晶體包括：第一閘極電極；第一閘極電極上的第一絕緣膜；第一絕緣膜上的第一氧化物半導體膜；第一氧化物半導體膜上的第一源極電極；第一氧化物半導體膜上的第一汲極電極；第一氧化物半導體膜、第一源極電極及第一汲極電極上的第二絕緣膜；以及第二絕緣膜上的第二閘極電極，第二電晶體包括：第一絕緣膜上的第三閘極電極；第三閘極電極上的第二絕緣膜；形成在第二絕緣膜上且包括通道區域、源極區域及汲極區域的第二氧化物半導體膜；與通道區域接觸的第三絕緣膜；與第三絕緣膜接觸的第四閘極電極；與源極區域、汲極區域及第四閘極電極接觸的第四絕緣膜；與源極區域電連接的第二源極電極；以及與汲極區域電連接的第二汲極電極，並且，第一氧化物半導體膜與第二氧化物半導體膜部分地重疊。
在上述方式中，較佳的是，第一閘極電極與第二閘極電極在形成於第一絕緣膜及第二絕緣膜中的開口 部中連接，並且，具有位於第一氧化物半導體膜的側端部的外側的區域。
在上述方式中，較佳的是，第一氧化物半導體膜和第二氧化物半導體膜中的任一個或兩個包含In、Zn和M(M是Al、Ga、Y或Sn)。
在上述方式中，較佳的是，原子個數比為In：M：Zn=4：2：3附近，並且在In為4的情況下，M為1.5以上且2.5以下，Zn為2以上且4以下。
在上述方式中，較佳的是，第一氧化物半導體膜和第二氧化物半導體膜中的任一個或兩個包括結晶部，該結晶部具有c軸配向性。
本發明的其他實施方式是一種半導體裝置，包括：第一電晶體；以及第二電晶體，其中，第一電晶體包括：第一氧化物半導體膜；第一氧化物半導體膜上的第一絕緣膜；具有隔著第一絕緣膜與第一氧化物半導體膜重疊的區域的第一導電膜；第一氧化物半導體膜及第一導電膜上的第二絕緣膜；第一氧化物半導體膜上的第二導電膜；第一氧化物半導體膜上的第三導電膜；以及第一氧化物半導體膜、第二導電膜及第三導電膜上的第三絕緣膜，第二電晶體包括：第三導電膜；第三導電膜上的第三絕緣膜；第三絕緣膜上的第二氧化物半導體膜；第二氧化物半導體膜上的第四導電膜；以及第二氧化物半導體膜上的第五導電膜，第一氧化物半導體膜包括與第一絕緣膜接觸的通道區域、與第二絕緣膜接觸的源極區域以及與第二絕緣 膜接觸的汲極區域，並且，第一氧化物半導體膜與第二氧化物半導體膜部分地重疊。
本發明的其他實施方式是一種半導體裝置，包括：第一電晶體；以及第二電晶體，其中，第一電晶體包括：第一氧化物半導體膜；第一氧化物半導體膜上的第一絕緣膜；具有隔著第一絕緣膜與第一氧化物半導體膜重疊的區域的第一導電膜；第一氧化物半導體膜及第一導電膜上的第二絕緣膜；第一氧化物半導體膜上的第二導電膜；第一氧化物半導體膜上的第三導電膜；以及第一氧化物半導體膜、第二導電膜及第三導電膜上的第三絕緣膜，第二電晶體包括：第三導電膜；第三導電膜上的第三絕緣膜；第三絕緣膜上的第二氧化物半導體膜；第二氧化物半導體膜上的第四導電膜；第二氧化物半導體膜上的第五導電膜；第二氧化物半導體膜、第四導電膜、第五導電膜上的第四絕緣膜；以及具有隔著第四絕緣膜與第二氧化物半導體膜重疊的區域的第六導電膜，第一氧化物半導體膜包括與第一絕緣膜接觸的通道區域、與第二絕緣膜接觸的源極區域以及與第二絕緣膜接觸的汲極區域，並且，第一氧化物半導體膜與第二氧化物半導體膜部分地重疊。
本發明的其他實施方式是一種半導體裝置，包括：第一電晶體；以及第二電晶體，其中，第一電晶體包括：第一氧化物半導體膜；第一氧化物半導體膜上的第一絕緣膜；具有隔著第一絕緣膜與第一氧化物半導體膜重疊的區域的第一導電膜；第一氧化物半導體膜及第一導電 膜上的第二絕緣膜；第一氧化物半導體膜上的第二導電膜；第一氧化物半導體膜上的第三導電膜；以及第一氧化物半導體膜、第二導電膜及第三導電膜上的第三絕緣膜，第一氧化物半導體膜包括與第一絕緣膜接觸的通道區域、與第二絕緣膜接觸的源極區域以及與第二絕緣膜接觸的汲極區域，第二電晶體包括：第三導電膜；第三導電膜上的第三絕緣膜；第三絕緣膜上的第二氧化物半導體膜；第二氧化物半導體膜上的第四導電膜；第二氧化物半導體膜上的第五導電膜；第二氧化物半導體膜上的第四絕緣膜；具有隔著第四絕緣膜與第二氧化物半導體膜重疊的區域的第六導電膜；以及第二氧化物半導體膜及第六導電膜上的第五絕緣膜，第二氧化物半導體膜包括與第四絕緣膜接觸的通道區域、與第五絕緣膜接觸的源極區域以及與第五絕緣膜接觸的汲極區域，並且，第一氧化物半導體膜與第二氧化物半導體膜部分地重疊。
在上述各結構中，較佳的是，第一氧化物半導體膜和第二氧化物半導體膜中的任一個或兩個包含In、M(M是Al、Ga、Y或Sn)和Zn。
在上述各結構中，較佳的是，原子個數比為In：M：Zn=4：2：3附近，並且在In為4的情況下，M為1.5以上且2.5以下，Zn為2以上且4以下。
在上述各結構中，較佳的是，第一氧化物半導體膜和第二氧化物半導體膜中的任一個或兩個包括結晶部，該結晶部具有c軸配向性。
本發明的其他實施方式是一種顯示裝置，包括：上述方式中的任一個所述的半導體裝置；以及發光元件。此外，較佳的是，該發光元件包含有機化合物，有機化合物包含高分子化合物。
本發明的其他實施方式是一種包括上述顯示裝置和觸控感測器的顯示模組。本發明的其他實施方式是一種電子裝置，包括：上述各方式中的任一個所述的半導體裝置、上述顯示裝置或上述顯示模組；以及操作鍵或電池。
藉由本發明的一個實施方式，可以在層疊多個電晶體的半導體裝置中提供一種遮罩個數或製程數較少的半導體裝置。此外，藉由本發明的一個實施方式，可以在層疊具有氧化物半導體膜的多個電晶體的半導體裝置中提供一種遮罩個數或製程數較少的半導體裝置。另外，藉由本發明的一個實施方式，可以提供一種新穎的半導體裝置。
注意，這些效果的記載不妨礙其他效果的存在。本發明的一個實施方式並不需要具有所有上述效果。另外，這些效果以外的效果從說明書、圖式、申請專利範圍等的記載看來是顯而易見的，並可以從說明書、圖式、申請專利範圍等的記載中抽取上述效果以外的效果。
100:半導體裝置
102:基板
104:導電膜
106:絕緣膜
108:氧化物半導體膜
108a:氧化物半導體膜
108b:氧化物半導體膜
108c:氧化物半導體膜
112a:導電膜
112b:導電膜
112c:導電膜
114:絕緣膜
116:絕緣膜
118:絕緣膜
119:絕緣膜
120:氧化物半導體膜
122a:導電膜
122b:導電膜
122c:導電膜
124:絕緣膜
126:絕緣膜
128:氧化物半導體膜
130:導電膜
134:絕緣膜
136:絕緣膜
138:導電膜
140:絕緣膜
142:EL層
144:導電膜
150:發光層
151:電洞注入層
152:電洞傳輸層
153:電子傳輸層
154:電子注入層
160:發光元件
181:開口部
182:開口部
183:開口部
184:開口部
186:開口部
200:半導體裝置
208:氧化物半導體膜
210a:絕緣膜
210b:絕緣膜
212a:導電膜
212b:導電膜
214:絕緣膜
216:絕緣膜
218a:導電膜
218b:導電膜
282a:開口部
282b:開口部
300:半導體裝置
302:基板
306:絕緣膜
308:氧化物半導體膜
308d:汲極區域
308i:通道區域
308s:源極區域
310:絕緣膜
312a:導電膜
312b:導電膜
314:絕緣膜
316:絕緣膜
318:絕緣膜
320:導電膜
322a:導電膜
322b:導電膜
324:絕緣膜
326:絕緣膜
328:氧化物半導體膜
328a:氧化物半導體膜
328b:氧化物半導體膜
328c:氧化物半導體膜
330:導電膜
334:絕緣膜
336:絕緣膜
338:導電膜
340:絕緣膜
341a:開口部
341b:開口部
342:EL層
344:導電膜
360:發光元件
382:開口部
383:開口部
384:開口部
386:開口部
400:半導體裝置
408:氧化物半導體膜
408d:汲極區域
408i:通道區域
408s:源極區域
410b:絕緣膜
412b:導電膜
414:絕緣膜
416:絕緣膜
418a:導電膜
418b:導電膜
482a:開口部
482b:開口部
512:像素部
513:保護電路
514:像素電路
516:閘極線驅動電路
517:端子部
518:信號線驅動電路
664:電極
665:電極
667:電極
683:液滴噴射裝置
684:液滴
685:層
700:顯示裝置
701:基板
702:像素部
704:源極驅動電路部
705:基板
706:閘極驅動電路部
708:FPC端子部
710:信號線
712:密封劑
716:FPC
732:密封膜
734:絕緣膜
736:彩色膜
738:遮光膜
778:結構體
791:觸控面板
792:絕緣膜
793:電極
794:電極
795:絕緣膜
796:電極
797:絕緣膜
1400:液滴噴射裝置
1402:基板
1403:液滴噴射單元
1404:成像單元
1405:頭部
1406:空間
1407:控制單元
1408:存儲介質
1409:影像處理單元
1410:電腦
1411:標記
1412:頭部
1413:材料供應源
1414:材料供應源
7000:顯示模組
7001:上蓋
7002:下蓋
7003:FPC
7004:觸控面板
7005:FPC
7006:顯示面板
7007:背光源
7008:光源
7009:框架
7010:印刷電路板
7011:電池
8000:拍攝裝置
8001:外殼
8002:顯示部
8003:操作按鈕
8004:快門按鈕
8006:透鏡
8100:取景器
8101:外殼
8102:顯示部
8103:按鈕
8200:頭戴顯示器
8201:安裝部
8202:透鏡
8203:主體
8204:顯示部
8205:電纜
8206:電池
8300:頭戴顯示器
8301:外殼
8302:顯示部
8304:固定工具
8305:透鏡
9000:外殼
9001:顯示部
9003:揚聲器
9005:操作鍵
9006:連接端子
9007:感測器
9008:麥克風
9050:操作按鈕
9051:資訊
9052:資訊
9053:資訊
9054:資訊
9055:鉸鏈
9100:電視機
9101:可攜式資訊終端
9102:可攜式資訊終端
9200:可攜式資訊終端
9201:可攜式資訊終端
9500:顯示裝置
9501:顯示面板
9502:顯示區域
9503:區域
9511:軸部
9512:軸承部
在圖式中：
圖1A和圖1B是說明半導體裝置的頂面及剖面的圖；
圖2是說明半導體裝置的電路的圖；
圖3是說明半導體裝置的剖面的圖；
圖4A和圖4B是說明半導體裝置的剖面的圖；
圖5是說明半導體裝置的剖面的圖；
圖6A和圖6B是說明半導體裝置的剖面的圖；
圖7A和圖7B是說明能帶的圖；
圖8A和圖8B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖9A和圖9B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖10A和圖10B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖11A和圖11B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖12A和圖12B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖13A和圖13B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖14A和圖14B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖15A和圖15B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖16A和圖16B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖17A和圖17B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖18A和圖18B是說明半導體裝置的頂面及剖面的圖；
圖19A和圖19B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖20A和圖20B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖21A和圖21B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖22A和圖22B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖23A和圖23B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖24A和圖24B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖25A和圖25B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖26A和圖26B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖27A和圖27B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖28A和圖28B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖29A和圖29B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖30A和圖30B是說明半導體裝置的頂面及剖面的圖；
圖31是說明半導體裝置的電路的圖；
圖32是說明半導體裝置的剖面的圖；
圖33是說明半導體裝置的剖面的圖；
圖34A和圖34B是說明半導體裝置的剖面的圖；
圖35A和圖35B是說明能帶的圖；
圖36A和圖36B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖37A和圖37B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖38A和圖38B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖39A和圖39B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖40A和圖40B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖41A和圖41B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖42A和圖42B是說明半導體裝置的製造方法的俯 視圖及剖面圖；
圖43A和圖43B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖44A和圖44B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖45A和圖45B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖46A和圖46B是說明半導體裝置的頂面及剖面的圖；
圖47A和圖47B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖48A和圖48B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖49A和圖49B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖50A和圖50B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖51A和圖51B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖52A和圖52B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖53A和圖53B是說明半導體裝置的製造方法的俯視圖及剖面圖；
圖54是發光元件的剖面示意圖；
圖55A至圖55D是說明EL層的製造方法的剖面示意圖；
圖56是說明液滴噴射裝置的示意圖；
圖57A至圖57C是說明氧化物半導體的原子個數比的範圍的圖；
圖58是說明InMZnO4的結晶的圖；
圖59是說明將氧化物半導體用於通道區域的電晶體的能帶的圖；
圖60A至圖60E是說明CAAC-OS及單晶氧化物半導體的利用XRD的結構分析的圖以及CAAC-OS的選區電子繞射圖案；
圖61A至圖61E是CAAC-OS的剖面TEM影像、平面TEM影像及其影像分析影像；
圖62A至圖62D是nc-OS的電子繞射圖案以及nc-OS的剖面TEM影像；
圖63A和圖63B是a-like OS的剖面TEM影像；
圖64示出In-Ga-Zn氧化物的電子照射所引起的結晶部的變化；
圖65是示出顯示裝置的一個實施方式的俯視圖；
圖66是示出顯示裝置的一個實施方式的剖面圖；
圖67是示出顯示裝置的一個實施方式的剖面圖；
圖68是說明顯示裝置的方塊圖；
圖69是說明顯示模組的圖；
圖70A至圖70E是說明電子裝置的圖；
圖71A至圖71G是說明電子裝置的圖；
圖72A和圖72B是說明顯示裝置的透視圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
注意，在圖式中，有時為了明確起見，誇大表示各組件的大小、層的厚度或區域。因此，本發明並不一定限定於該尺寸。此外，在圖式中示意性地示出了理想的例子，本發明的一個實施方式不侷限於圖式所示的形狀或數值等。
另外，在本說明書中使用的“第一”、“第二”、“第三”等序數詞是為了方便識別組件而附的，而不是為了在數目方面上進行限定的。
在本說明書中，為了方便起見，使用“上”、“下”等表示配置的詞句以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於在說明書中說明的詞句，根據情況可以適當地更換。
在本說明書等中，電晶體是指至少包括閘 極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時互相調換。因此，在本說明書等中，源極和汲極可以互相調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授受，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容元件、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
在本說明書等中，“膜”和“層”可以相互調換。例如，有時可以將“導電層”換稱為“導電膜”。或者，例如有時可以將“絕緣膜”換稱為“絕緣層”。
另外，在本說明書等中，在沒有特別的說明的情況下，關態電流是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)時的汲極電流。在沒有特別的說明的情況下，在n通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道型電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道型電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指預定的Vgs中的關閉狀態、預定的範圍內的Vgs中的關閉狀態或能夠獲得充分被降低的關態電流的Vgs中的關閉狀態等時的關態電流。
作為一個例子，設想一種n通道型電晶體，該n通道型電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在該電晶體的汲極電流為1×10-22A以下的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的因次的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示保證包括該電晶體的半導體裝置等的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下的關態電流。“電晶體的關態電流為I以下”是指：在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置的可靠性的溫度或者包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃中的任一溫度)下，存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置的可靠性的Vds，或者，有時表示包括該電晶體的半導體裝置等所使用的Vds下的關態電流。“電晶體的關態電流 為I以下”是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、在保證包括該電晶體的半導體裝置等的可靠性的Vds或包括該電晶體的半導體裝置等所使用的Vds下，存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時的流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指當電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，電晶體的臨界電壓是指在電晶體中形成通道時的閘極電壓(Vg)。明確而言，電晶體的臨界電壓有時是指：在以橫軸表示閘極電壓(Vg)且以縱軸表示汲極電流(Id)的平方根，而標繪出的曲線(Vg-
Figure 110103037-A0202-12-0018-2
Id特性)中，在將具有最大傾斜度的切線外推時的直線與汲極電流(Id)的平方根為0(Id為0A)處的交叉點的閘極電壓(Vg)。或者，電晶體的臨界電壓有時是指在以L為通道長度且以W為通道寬度，Id[A]×L[μm]/W[μm]的值為1×10-9[A]時的閘極電壓(Vg)。
在本說明書等中，例如當導電性充分低時，有時即使表示為“半導體”也具有“絕緣體”的特性。此外，“半導體”和“絕緣體”的邊境不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的 “半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。另外，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
在本說明書等中，例如當導電性充分高時，有時即使表示為“半導體”也具有“導電體”的特性。此外，“半導體”和“導電體”的邊境不太清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書等所記載的“導電體”換稱為“半導體”。
在本說明書等中，半導體的雜質是指構成半導體膜的主要成分之外的物質。例如，濃度低於0.1atomic%的元素是雜質。當包含雜質時，有可能在半導體中形成DOS(Density of States：態密度)，載子移動率有可能降低或結晶性有可能降低。在半導體包含氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，有氫(包含於水中)、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時例如由於氫等雜質的混入導致氧缺陷的產生。此外，當半導體包含矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
實施方式1
在本實施方式中，參照圖1A至圖17B對本發明的一個實施方式的半導體裝置及半導體裝置的製造方法進行說明。
〈1-1.半導體裝置的結構實例1〉
圖1A是本發明的一個實施方式的半導體裝置100的俯視圖，圖1B相當於圖1A所示的點劃線A1-A2的切剖面的剖面圖。此外，圖1B包括電晶體Tr1的通道長度(L)方向上的剖面以及電晶體Tr2的通道長度(L)方向上的剖面。
此外，在圖1A中，為了方便起見，省略半導體裝置100的組件的一部分(被用作閘極絕緣膜的絕緣膜等)及組件的符號的一部分。注意，在後面的半導體裝置的俯視圖中也有時與圖1A同樣地省略組件的一部分及組件的符號的一部分。
圖1A和圖1B所示的半導體裝置100包括：電晶體Tr1；以及其至少一部分與電晶體Tr1重疊的電晶體Tr2。此外，電晶體Tr1及電晶體Tr2都是底閘極結構的電晶體。
藉由設置電晶體Tr1與電晶體Tr2的至少一部分彼此重疊的區域，可以縮小電晶體的配置面積。
電晶體Tr1包括：基板102上的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的 氧化物半導體膜108；氧化物半導體膜108上的導電膜112a；氧化物半導體膜108上的導電膜112b；氧化物半導體膜108、導電膜112a及導電膜112b上的絕緣膜114；絕緣膜114上的絕緣膜116；以及絕緣膜116上的導電膜122c。
此外，電晶體Tr2包括：導電膜112b；導電膜112b上的絕緣膜114；絕緣膜114上的絕緣膜116；絕緣膜116上的氧化物半導體膜128；氧化物半導體膜128上的導電膜122a；氧化物半導體膜128上的導電膜122b；氧化物半導體膜128、導電膜122a及導電膜122b上的絕緣膜124；絕緣膜124上的絕緣膜126；以及絕緣膜126上的導電膜130。此外，導電膜130藉由形成在絕緣膜124、126中的開口部182與導電膜122a連接。
此外，如圖1A和圖1B所示，氧化物半導體膜108與氧化物半導體膜128部分地彼此重疊。另外，如圖1A和圖1B所示，較佳的是，形成在電晶體Tr1的氧化物半導體膜108中的通道區域不與形成在電晶體Tr2的氧化物半導體膜128中的通道區域彼此重疊。
在電晶體Tr1的通道區域與電晶體Tr2的通道區域彼此重疊的情況下，在任一個電晶體工作時，有時影響到另一個電晶體。為了避免該影響，可以採用增大電晶體Tr1與電晶體Tr2之間的間隔的結構、或者在電晶體Tr1與電晶體Tr2之間設置導電膜的結構等。但是，在採用前者的結構的情況下，半導體裝置的厚度變大，因此， 例如在將半導體裝置100形成在撓性基板等上時，有時影響彎曲性等。此外，在採用後者的結構的情況下，有時產生形成導電膜的製程數的增加以及與採用前者的結構的情況同樣的半導體裝置的厚度變大的問題。
另一方面，在本發明的一個實施方式的半導體裝置100中，將電晶體Tr1與電晶體Tr2重疊地配置，並且不將各電晶體的通道區域重疊地設置。此外，藉由將形成通道區域的各氧化物半導體膜的一部分彼此重疊地配置，可以適當地縮小電晶體的配置面積。
此外，氧化物半導體膜108及氧化物半導體膜128都包含In、M(M為Al、Ga、Y或Sn)及Zn。例如，氧化物半導體膜108及氧化物半導體膜128較佳為都具有In的原子個數比大於M的原子個數比的區域。但是，本發明的一個實施方式的半導體裝置不侷限於此，也可以採用具有In的原子個數比小於M的原子個數比的區域的結構、或者具有In的原子個數比等於M的原子個數比的區域的結構。
此外，較佳的是，氧化物半導體膜108的組成與氧化物半導體膜128的組成相同或者大致相同。在氧化物半導體膜108的組成與氧化物半導體膜128的組成相同時，可以降低製造成本。但是，本發明的一個實施方式的半導體裝置不侷限於此，氧化物半導體膜108的組成可以與氧化物半導體膜128的組成不同。
藉由使氧化物半導體膜108及氧化物半導體 膜128具有In的原子個數比大於M的原子個數比的區域，可以提高電晶體Tr1及電晶體Tr2的場效移動率。明確而言，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過10cm2/Vs，較佳的是，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的像素電路的選擇電晶體和驅動電晶體中的任一個或兩個，可以提供一種顯示品質高的顯示裝置。
此外，圖1A和圖1B所示的半導體裝置100可以適當地用於顯示裝置的像素電路，藉由採用圖1A和圖1B所示的配置，可以提高顯示裝置的像素密度。例如，即使顯示裝置的像素密度超過1000ppi(pixel per inch)或2000ppi，藉由採用圖1A和圖1B所示的配置，也可以提高像素的開口率。注意，ppi是指表示每英寸的像素數的單位。
〈1-2.顯示裝置的像素電路〉
在此，參照圖2對將圖1A和圖1B所示的半導體裝置100用於顯示裝置的像素電路的情況的一個例子進行說明。
圖2是示出將半導體裝置100用於顯示裝置所包括的像素電路的情況的一個例子的電路圖。
圖2所示的半導體裝置100包括：電晶體Tr1；電晶體Tr2；電容器Cs1；以及發光元件160。注意，圖2示出兩個半導體裝置100在列方向上相鄰的結構。半導體裝置100被用作像素(也被稱為子像素)的一個。此外，雖然圖1A和圖1B中未圖示電容器Cs1，但是例如可以使用電晶體Tr1所包括的導電膜112b與電晶體Tr2所包括的導電膜122b之間的寄生電容形成電容器Cs1。
此外，圖2所示的電路圖示出：對像素寫入資料信號的資料線DL_Y-1；對相鄰的像素寫入資料信號的資料線DL_Y；對發光元件供應電位的陽極線ANODE_X-1；對相鄰的發光元件供應電位的陽極線ANODE_X；以及對像素供應掃描信號的掃描線GL_X。
電晶體Tr1的源極電極和汲極電極的一個與資料線DL_Y-1電連接。再者，電晶體Tr1的第一閘極電極及第二閘極電極與掃描線GL_X電連接。電晶體Tr1具有藉由成為開啟狀態或關閉狀態來控制資料信號的資料的寫入的功能。
電容器Cs1的一對電極的一個電極與電晶體Tr1的源極電極和汲極電極的另一個電連接。此外，電容器Cs1的一對電極的另一個電極與電晶體Tr2的第二閘極電極(也被稱為背閘極電極)電連接。電容器Cs1具有保持被寫入的資料的儲存電容器的功能。
電晶體Tr2的源極電極和汲極電極的一個與陽極線ANODE_X-1電連接。
發光元件160的一對電極的一個電極與電晶體Tr2的源極電極和汲極電極的另一個電連接，一對電極的另一個電極與陰極線CATHODE電連接。此外，發光元件160的一對電極的一個電極與電容器Cs1的一對電極的另一個電極電連接。
以上的結構是將圖1A和圖1B所示的半導體裝置100用於顯示裝置的像素的情況的一個例子。
〈1-3.半導體裝置的結構〉
再次，對圖1A和圖1B所示的半導體裝置100進行說明。在將圖1A和圖1B所示的半導體裝置100用於顯示裝置的像素的情況下，例如可以使電晶體的通道長度(L)及通道寬度(W)、或者與電晶體連接的佈線及電極的線寬度等較大。例如，藉由如圖1A和圖1B所示那樣將電晶體Tr1和電晶體Tr2的至少一部分重疊地配置，與將電晶體Tr1和電晶體Tr2設置在相同的平面上的情況相比，可以增大線寬度等，所以可以降低特徵尺寸的不均勻。
此外，可以在電晶體Tr1與電晶體Tr2之間共同使用導電膜和絕緣膜中的任一個或兩個，所以可以減少遮罩個數或製程數。
例如，在電晶體Tr1中，導電膜104被用作第一閘極電極，導電膜112a被用作源極電極，導電膜112b被用作汲極電極，導電膜122c被用作第二閘極電極。此外，在電晶體Tr1中，絕緣膜106被用作第一閘極絕緣膜，絕緣膜114、116被用作第二閘極絕緣膜。此外，在電晶體Tr2中，導電膜112b被用作第一閘極電極，導電膜122a被用作源極電極，導電膜122b被用作汲極電極，導電膜130被用作第二閘極電極。此外，在電晶體Tr2中，絕緣膜114、116被用作第一閘極絕緣膜，絕緣膜124、126被用作第二閘極絕緣膜。
注意，在本說明書等中，有時將絕緣膜106稱為第一絕緣膜，將絕緣膜114、116稱為第二絕緣膜，將絕緣膜124、126稱為第三絕緣膜。
此外，在導電膜130上設置絕緣膜134，在絕緣膜134上設置絕緣膜136。另外，在絕緣膜134、136中形成到達導電膜130的開口部184。此外，在絕緣膜136上設置導電膜138。另外，導電膜138藉由開口部184與導電膜130連接。
此外，在導電膜138上設置絕緣膜140、EL層142、導電膜144。絕緣膜140覆蓋導電膜138的側端部的一部分，並具有防止導電膜138在相鄰的像素之間產 生短路的功能。此外，EL層142具有發射光的功能。此外，由導電膜138、EL層142、導電膜144構成發光元件160。導電膜138被用作發光元件160的一個電極，導電膜144被用作發光元件160的另一個電極。
如上所述，本發明的一個實施方式的半導體裝置具有多個電晶體的疊層結構，縮小電晶體的配置面積。此外，藉由在多個電晶體之間共同使用絕緣膜和導電膜中的任一個或兩個，可以減少遮罩個數或製程數。
〈1-4.閘極電極的結構〉
此外，如圖1A和圖1B所示，電晶體Tr1及電晶體Tr2都包括兩個閘極電極。
在此，圖1A和圖1B以及圖3對包括兩個閘極電極的結構的效果進行說明。
此外，圖3相當於圖1A所示的點劃線B1-B2的切剖面的剖面圖。此外，圖3包括電晶體Tr1的通道寬度(W)方向上的剖面。
如圖3所示，被用作第二閘極電極的導電膜122c藉由開口部181與被用作第一閘極電極的導電膜104電連接。因此，導電膜104和導電膜122c被供應相同的電位。此外，如圖3所示，氧化物半導體膜108位於與導電膜104及導電膜122c相對的位置，且夾在被用作閘極電極的兩個導電膜之間。導電膜104及導電膜122c的通道寬度方向上的長度都大於氧化物半導體膜108的通道寬 度方向上的長度，氧化物半導體膜108的整體隔著絕緣膜106、114、116被導電膜104和導電膜122c覆蓋。
換言之，導電膜104與導電膜122c在形成於絕緣膜106、114、116中的開口部181中連接，並具有位於氧化物半導體膜108的側端部的外側的區域。
藉由採用上述結構，可以利用導電膜104及導電膜122c的電場電圍繞電晶體Tr1所包括的氧化物半導體膜108。如電晶體Tr1所示，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成通道區域的氧化物半導體膜的電晶體的裝置結構稱為Surrounded channel(S-channel)結構。
因為電晶體Tr1具有S-channel結構，所以可以藉由利用被用作第一閘極電極的導電膜104對氧化物半導體膜108有效地施加用來引起通道的電場。由此，電晶體Tr1的電流驅動能力得到提高，從而可以得到較高的通態電流(on-state current)特性。此外，由於可以增大通態電流，所以可以使電晶體Tr1微型化。另外，由於電晶體Tr1具有由被用作第一閘極電極的導電膜104及被用作第二閘極電極的導電膜122c圍繞氧化物半導體膜108的結構，所以可以提高電晶體Tr1的機械強度。
注意，雖然在上面說明使第一閘極電極與第二閘極電極連接的結構，但是電晶體的結構不侷限於此。例如，如圖1B所示的電晶體Tr2那樣，也可以採用使被用作第二閘極電極的導電膜130與被用作電晶體Tr2的源 極電極或汲極電極的導電膜122a電連接的結構。
〈1-5.半導體裝置的組件〉
接著，對本實施方式的半導體裝置所包括的組件進行詳細說明。
[基板]
雖然對基板102的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板102，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板102。當作為基板102使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板102，也可以使用撓性基板，並且在撓性基板上直接形成半導體裝置100。或者，也可以在基板102與半導體裝置100之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板102分離並轉置到其他基板上 的情況。此時，也可以將半導體裝置100轉置到耐熱性低的基板或撓性基板上。
〈導電膜〉
導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b、導電膜122c、導電膜130、導電膜138及導電膜144可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b、導電膜122c、導電膜130、導電膜138及導電膜144可以使用包含銦和錫的氧化物、包含鎢和銦的氧化物、包含鎢和銦和鋅的氧化物、包含鈦和銦的氧化物、包含鈦和銦和錫的氧化物、包含銦和鋅的氧化物、包含矽和銦和錫的氧化物、包含銦和鎵和鋅的氧化物等氧化物導電體形成。
尤其是，上述氧化物導電體適用於導電膜130。在此，對氧化物導電體進行說明。在本說明書等中，也可以將氧化物導電體稱為OC(Oxide Conductor)。例如，氧化物導電體是藉由如下步驟而得到的：在氧化物半導體中形成氧缺陷，對該氧缺陷添加氫而在導帶附近形成施體能階。其結果，氧化物半導體的導電性增高，而成 為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，在氧化物導電體中，起因於施體能階的吸收的影響小，而對可見光具有與氧化物半導體大致相同的透光性。
此外，作為導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b、導電膜122c、導電膜130、導電膜138及導電膜144，可以使用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
尤其是，上述Cu-X合金膜適用於導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b和導電膜122c中的任一個或多個。作為Cu-X合金膜，尤其較佳為使用Cu-Mn合金膜。
此外，導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b和導電膜122c中的任一個或多個尤其較佳為包含選自上述金屬元素中的鋁、銅、鈦、鎢、鉭和鉬中的任一個或多個。
此外，作為導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b和導電膜122c中的任一個或多個，較佳為使用包含氮和鉭的所謂的氮化鉭膜。該氮化鉭膜具有導電性，並對銅或氫具有高阻擋性。 此外，因為從氮化鉭膜本身釋放的氫少，所以可以作為與氧化物半導體膜108接觸的金屬膜或氧化物半導體膜108的附近的金屬膜最適合地使用氮化鉭膜。
[絕緣膜]
作為絕緣膜106、絕緣膜114、絕緣膜116、絕緣膜124、絕緣膜126、絕緣膜134、絕緣膜136及絕緣膜140，可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。
此外，絕緣膜106具有抑制氧的透過的障壁膜的功能。例如，在絕緣膜114、絕緣膜116、氧化物半導體膜108、氧化物半導體膜128、絕緣膜124和絕緣膜126中的任一個或多個具有過量氧區域的情況下，可以藉由設置絕緣膜106抑制氧的透過。
此外，較佳的是，與氧化物半導體膜108和氧化物半導體膜128中的任一個或兩個接觸的絕緣膜為氧化物絕緣膜，並且該氧化物絕緣膜具有氧含量超過化學計量組成的區域(過量氧區域)。換言之，具有過量氧區域的氧化物絕緣膜能夠釋放氧。
例如，上述具有過量氧區域的氧化物絕緣膜可以藉由如下步驟形成：在氧氛圍下形成絕緣膜；在氧氛圍下對成膜之後的絕緣膜進行加熱處理；或者對成膜之後 的絕緣膜添加氧。作為對成膜之後的絕緣膜添加氧的方法，較佳為利用電漿處理。
此外，被用作電晶體Tr1及電晶體Tr2的閘極絕緣膜的絕緣膜可以使用氧化鉿形成。在被用作閘極絕緣膜的絕緣膜使用氧化鉿形成的情況下，發揮如下效果。
氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，藉由使用氧化鉿，與使用氧化矽的情況相比，可以使絕緣膜的厚度變大，由此，可以減少穿隧電流引起的洩漏電流。亦即，可以實現關態電流(off-state current)小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
此外，被用作電晶體Tr1及電晶體Tr2的閘極絕緣膜的絕緣膜可以使用氮化矽形成。在被用作閘極絕緣膜的絕緣膜使用氮化矽形成的情況下，發揮如下效果。與氧化矽相比，氮化矽的相對介電常數較高且為了獲得與氧化矽相等的靜電容量所需要的厚度較大，因此，可以增加絕緣膜的厚度。因此，可以藉由抑制電晶體Tr1及電晶體Tr2的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體Tr1及電晶體Tr2的靜電破壞。
另外，絕緣膜114、116、124、126具有對氧化物半導體膜108和氧化物半導體膜128中的任一個或兩 個供應氧的功能。亦即，絕緣膜114、116、124、126包含氧。另外，絕緣膜114、124是能夠使氧透過的絕緣膜。注意，絕緣膜114還被用作在後面形成絕緣膜116時緩解對氧化物半導體膜108造成的損傷的膜，絕緣膜124還被用作在後面形成絕緣膜126時緩解對氧化物半導體膜128造成的損傷的膜。
作為絕緣膜114、124，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜114、124中的缺陷量較少，典型的是，藉由電子自旋共振(ESR：Electron Spin Resonance)測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為，若絕緣膜114、124的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜114中的氧的透過量減少。
此外，絕緣膜114、124可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(EV_OS)與氧化物半導體膜的導帶底的能量(EC_OS)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析法(TDS)中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨的釋放量為1×1018cm-3以上且 5×1019cm-3以下。注意，上述氨釋放量為在TDS中的加熱處理的溫度為50℃以上且650℃以下或者50℃以上且550℃以下的範圍內被釋放的氨的總量。此外，上述氨釋放量為在TDS中換算為氨分子的總量。
氮氧化物(NOx，x大於0且為2以下，較佳為1以上且2以下)，典型的是NO2或NO在絕緣膜114、124等中形成能階。該能階位於氧化物半導體膜108、128的能隙中。由此，當氮氧化物擴散到絕緣膜114與氧化物半導體膜108的介面、或者絕緣膜124與氧化物半導體膜128的介面時，有時該能階在絕緣膜114、124一側俘獲電子。其結果，被俘獲的電子留在絕緣膜114與氧化物半導體膜108的介面附近、或者絕緣膜124與氧化物半導體膜128的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜114、124所包含的氮氧化物與絕緣膜116、126所包含的氨起反應，由此絕緣膜114、124所包含的氮氧化物減少。因此，在絕緣膜114與氧化物半導體膜108的介面、或者絕緣膜124與氧化物半導體膜128的介面不容易俘獲電子。
藉由作為絕緣膜114、124使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由電晶體的製程中的加熱處理，典型的是 300℃以上且低於350℃的加熱處理，在利用100K以下的ESR對絕緣膜114、124進行測量而得到的ESR譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度(split width)及第二信號與第三信號之間的分割寬度為5mT左右。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和相當於起因於氮氧化物(NOx，x大於0且為2以下，較佳為1以上且2以下)的信號的自旋密度的總和。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。亦即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，上述氧化物絕緣膜的利用SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的 情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
絕緣膜116、126使用氧含量超過化學計量組成的氧化物絕緣膜形成。藉由加熱，氧的一部分從氧含量超過化學計量組成的氧化物絕緣膜中釋放。氧含量超過化學計量組成的氧化物絕緣膜的氧釋放量為1.0濸1019cm-3以上，較佳為3.0濸1020cm-3以上。注意，上述氧釋放量為在TDS中的加熱處理的溫度為50℃以上且650℃以下或者50℃以上且550℃以下的範圍內被釋放的氧的總量。此外，上述氧釋放量為在TDS中換算為氧分子的總量。
作為絕緣膜116、126可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜116、126中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。
此外，絕緣膜114和絕緣膜116以及絕緣膜124和絕緣膜126可以使用相同的材料的絕緣膜形成，所以有時無法明確地確認到絕緣膜114與絕緣膜116的介面以及絕緣膜124與絕緣膜126的介面。因此，在本實施方式中，以虛線表示絕緣膜114與絕緣膜116的介面以及絕緣膜124與絕緣膜126的介面。
絕緣膜134具有電晶體Tr1及電晶體Tr2的 保護絕緣膜的功能。
絕緣膜134包含氫和氮中的任一個或兩個。另外，絕緣膜134包含氮及矽。此外，絕緣膜134具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜134，能夠防止氧從氧化物半導體膜108及氧化物半導體膜128擴散到外部，並且能夠防止絕緣膜114、116、124、126所包含的氧擴散到外部，還能夠防止氫、水等從外部侵入氧化物半導體膜108、128中。
作為絕緣膜134，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
[氧化物半導體膜]
氧化物半導體膜108及氧化物半導體膜128可以使用上述材料形成。
當氧化物半導體膜108及氧化物半導體膜128為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In>M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
另外，當氧化物半導體膜108及氧化物半導體膜128為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In
Figure 110103037-A0202-12-0038-5
M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出 In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。
另外，當氧化物半導體膜108及氧化物半導體膜128為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜108及氧化物半導體膜128。注意，所形成的氧化物半導體膜108及氧化物半導體膜128的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的變動。例如，在作為氧化物半導體膜108及氧化物半導體膜128的濺射靶材使用原子個數比為In：Ga：Zn=4：2：4.1時，有時所形成的氧化物半導體膜108及氧化物半導體膜128的原子個數比為In：Ga：Zn=4：2：3附近。
氧化物半導體膜108及氧化物半導體膜128的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體Tr1及電晶體Tr2的關態電流。
此外，氧化物半導體膜108及氧化物半導體膜128的厚度分別為3nm以上且200nm以下，較佳為分別為3nm以上且100nm以下，更佳為分別為3nm以上且50nm以下。
另外，包含在氧化物半導體膜108及氧化物半導體膜128中的氫與鍵合於金屬原子的氧起反應生成 水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜108及氧化物半導體膜128中的氫。
明確而言，在氧化物半導體膜108及氧化物半導體膜128中，利用SIMS測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
另外，當氧化物半導體膜108及氧化物半導體膜128包含第14族元素之一的矽或碳時，在氧化物半導體膜108及氧化物半導體膜128中氧缺陷增加，使得氧化物半導體膜108及氧化物半導體膜128被n型化。因此，氧化物半導體膜108及氧化物半導體膜128中的利用SIMS分析測得的矽濃度為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。此外，氧化物半導體膜108及氧化物半導體膜128中的利用SIMS分析測得的碳濃度為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜108及氧化物半導體膜128中，利用SIMS分析測得的鹼金屬或鹼土金屬的 濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜108及氧化物半導體膜128的鹼金屬或鹼土金屬的濃度。
氧化物半導體膜108及氧化物半導體膜128例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
上述所記載的導電膜、絕緣膜及氧化物半導體膜等各種膜可以利用濺射法、電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。作為熱CVD法，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生 反應而沉積在基板上。
另外，也可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，使用用於反應的源氣體。
藉由MOCVD法或ALD法等熱CVD法可以形成上述實施方式所述的導電膜、絕緣膜、氧化物半導體膜等各種膜，例如，當形成In-Ga-ZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其他材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其他材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2，2，6，6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，使用WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，使用In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成GaO層，之後使用Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用Zn(CH3)2氣體。
〈1-6.半導體裝置的結構實例2〉
下面，參照圖4A和圖4B及圖5對圖1A和圖1B所示的半導體裝置100的變形例子進行說明。
圖4A是圖1B所示的半導體裝置100的變形例子的剖面圖，圖4B是圖1B所示的半導體裝置100的變形例子的剖面圖，圖5是圖1B所示的半導體裝置100的變形例子的剖面圖。
圖4A是沒有設置被用作半導體裝置100所包括的電晶體Tr1的第二閘極電極的導電膜122c的結構。
圖4B是沒有設置被用作半導體裝置100所包括的電晶體Tr2的第二閘極電極的導電膜130、導電膜130上的絕緣膜134的結構。此外，圖4B是在絕緣膜124、絕緣膜126和絕緣膜136中形成開口部183代替在絕緣膜124和絕緣膜126中形成的開口部182、在絕緣膜134和絕緣膜136中形成的開口部184的結構。如此，藉由採用形成有一個開口部的結構，可以減少製程，所以是較佳的。
圖5是沒有設置被用作半導體裝置100所包括的電晶體Tr1的第二閘極電極的導電膜122c、被用作電晶體Tr2的第二閘極電極的導電膜130、導電膜130上的絕緣膜134的結構。此外，與圖4B同樣，在絕緣膜124、絕緣膜126和絕緣膜136中形成開口部183。
〈1-7.半導體裝置的結構實例3〉
下面，參照圖6A和圖6B及圖7A和圖7B對圖1A和圖1B所示的半導體裝置100的變形例子進行說明。
在此，對氧化物半導體膜的疊層結構進行說 明。
圖6A和圖6B是半導體裝置100所包括的電晶體Tr1的通道長度(L)方向上的剖面圖。
圖6A示出電晶體Tr1所包括的氧化物半導體膜108包括氧化物半導體膜108a、氧化物半導體膜108a上的氧化物半導體膜108b以及氧化物半導體膜108b上的氧化物半導體膜108c的結構。換言之，氧化物半導體膜具有三層的疊層結構。
圖6B示出電晶體Tr1所包括的氧化物半導體膜108包括氧化物半導體膜108b以及氧化物半導體膜108b上的氧化物半導體膜108c的結構。換言之，氧化物半導體膜具有兩層的疊層結構。
圖7A和圖7B示出氧化物半導體膜108及接觸於氧化物半導體膜108的絕緣膜的能帶結構的一個例子。
圖7A是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜106、氧化物半導體膜108a、108b、108c以及絕緣膜114。圖7B是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜106、氧化物半導體膜108b、108c以及絕緣膜114。在能帶圖中，為了容易理解，示出絕緣膜106、氧化物半導體膜108a、108b、108c及絕緣膜114的導帶底的能階(Ec)。
在圖7A的能帶圖中，作為絕緣膜106及絕緣膜114使用氧化矽膜，作為氧化物半導體膜108a使用利 用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108b使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108c使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖7B的能帶圖中，作為絕緣膜106及絕緣膜114使用氧化矽膜，作為氧化物半導體膜108b使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜108c使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的金屬氧化膜。
如圖7A和圖7B所示，在氧化物半導體膜108a、108b、108c中，導帶底的能階平緩地變化。換言之，導帶底的能階連續地變化或連續接合。為了實現這樣的帶結構，不使在氧化物半導體膜108a與氧化物半導體膜108b的介面處或氧化物半導體膜108b與氧化物半導體膜108c的介面處存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜108a與氧化物半導體膜108b之間及在氧化物半導體膜108b與氧化物半導體膜108c之間形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連 續地層疊。
可知：藉由採用圖7A和圖7B所示的結構，氧化物半導體膜108b成為井(well)，在使用上述疊層結構的電晶體中，通道區域形成在氧化物半導體膜108b中。
此外，藉由設置氧化物半導體膜108a和/或氧化物半導體膜108c，可以使氧化物半導體膜108b遠離陷阱能階。
有時與用作通道區域的氧化物半導體膜108b的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比氧化物半導體膜108b的導帶底能階(Ec)更接近於真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
另外，氧化物半導體膜108a、108c與氧化物半導體膜108b相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜108b的導帶底能階與氧化物半導體膜108a、108c的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜108a、108c的電子親和力與氧化物半導體膜108b的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜108b成 為電流的主要路徑並被用作通道區域。由於氧化物半導體膜108a、108c包括形成有通道區域的氧化物半導體膜108b所包含的金屬元素中的一種以上，所以在氧化物半導體膜108a與氧化物半導體膜108b的介面處或在氧化物半導體膜108b與氧化物半導體膜108c的介面處不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜108a、108c被用作通道區域的一部分，氧化物半導體膜108a、108c使用導電率夠低的材料。或者，氧化物半導體膜108a、108c使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜108b且其導帶底能階與氧化物半導體膜108b的導帶底能階有差異(能帶偏移)的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜108a、108c較佳為使用其導帶底能階比氧化物半導體膜108b的導帶底能階更接近於真空能階材料。例如，氧化物半導體膜108b的導帶底能階與氧化物半導體膜108a、108c的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
在氧化物半導體膜108a、108c中較佳為不包含尖晶石型結晶結構。在氧化物半導體膜108a、108c中包含尖晶石型結晶結構時，導電膜112a、112b的構成元素有時會在該尖晶石型結晶結構與其他區域的介面處擴散到氧化物半導體膜108b中。注意，在氧化物半導體膜 108a、108c為後述的CAAC-OS的情況下，阻擋導電膜112a、112b的構成元素如銅元素的性質得到提高，所以是較佳的。
氧化物半導體膜108a、108c的厚度大於或等於能夠抑制導電膜112a、112b的構成元素擴散到氧化物半導體膜108b的厚度且小於從絕緣膜114向氧化物半導體膜108b的氧的供應被抑制的厚度。例如，當氧化物半導體膜108a、108c的厚度為10nm以上時，能夠抑制導電膜112a、112b的構成元素擴散到氧化物半導體膜108b。另外，當氧化物半導體膜108a、108c的厚度為100nm以下時，能夠高效地從絕緣膜114向氧化物半導體膜108b供應氧。
當氧化物半導體膜108a、108c為In-M-Zn氧化物(M為Al、Ga、Y或Sn)時，藉由以高於In的原子個數比包含M，可以使氧化物半導體膜108a、108c的能隙變大並使其電子親和力變小。因此，有時可以根據元素M的比率控制氧化物半導體膜108a、108c與氧化物半導體膜108b的電子親和力之差。此外，因為M是與氧的鍵合力強的金屬元素，所以藉由使這些元素的原子個數比高於In，不容易產生氧缺陷。
另外，當氧化物半導體膜108a、108c為In-M-Zn氧化物時，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比低於50atomic%，M的原子百分比高於50atomic%，更佳為：In的原子百分比低於 25atomic%，M的原子百分比高於75atomic%。另外，作為氧化物半導體膜108a、108c，可以使用氧化鎵膜。
另外，當氧化物半導體膜108a、108b、108c為In-M-Zn氧化物時，氧化物半導體膜108a、108c所含的M的原子個數比大於氧化物半導體膜108b所含的M的原子個數比，典型為氧化物半導體膜108b所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，當氧化物半導體膜108a、108b、108c為In-M-Zn氧化物時，在氧化物半導體膜108b的原子個數比為In：M：Zn=x1：y1：z1，並且氧化物半導體膜108a、108c的原子個數比為In：M：Zn=x2：y2：z2的情況下，y2/x2大於y1/x1，y2/x2較佳為y1/x1的1.5倍以上。y2/x2更佳為y1/x1的2倍以上，y2/x2進一步較佳為y1/x1的3倍以上或4倍以上。此時，在氧化物半導體膜108b中，在y1為x1以上的情況下，使用氧化物半導體膜108b的電晶體具有穩定的電特性，因此是較佳的。但是，在y1為x1的3倍以上的情況下，使用氧化物半導體膜108b的電晶體的場效移動率會降低，因此，y1較佳為小於x1的3倍。
當氧化物半導體膜108b是In-M-Zn氧化物時，在用於形成氧化物半導體膜108b的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由 使z1/y1為1以上且6以下，容易形成用作氧化物半導體膜108b的後述CAAC-OS。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=4：2：4.1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜108a、108c是In-M-Zn氧化物時，在用於形成氧化物半導體膜108a、108c的靶材的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由提高相對於In的M的原子個數比，能夠擴大氧化物半導體膜108a、108c的能隙並減小其電子親和力，由此y2/x2較佳為3以上或4以上。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：5、In：M：Zn=1：3：6、In：M：Zn=1：4：2、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：5：5等。
在氧化物半導體膜108a、108c為In-M氧化物的情況下，藉由採用作為M不包含二價金屬原子(例如，鋅等)的結構，能夠形成不具有尖晶石型結晶結構的氧化物半導體膜108a、108c。此外，作為氧化物半導體膜108a、108c，例如可以使用In-Ga氧化物膜。例如，藉由濺射法並使用In-Ga金屬氧化物靶材(In：Ga=7：93)，可以形成該In-Ga氧化物膜。另外，為了藉由使用DC放電的濺射法形成氧化物半導體膜108a、108c，在In：M=x：y[原子個數比]時，較佳為將y/(x+y)設定為0.96以下，更佳為 0.95以下，例如為0.93。
另外，氧化物半導體膜108a、108b、108c的原子個數比作為誤差包括上述原子個數比的±40%的變動。
此外，雖然圖6A和圖6B示出電晶體Tr1所包括的氧化物半導體膜108具有兩層或三層的疊層結構的情況，但是電晶體Tr2所包括的氧化物半導體膜128也可以具有與此同樣的結構。
如此，在本發明的半導體裝置中，可以改變第二閘極電極的有無，或者改變氧化物半導體膜的疊層結構。此外，在根據本實施方式的電晶體中，可以自由地組合上述結構。
〈1-8.半導體裝置的製造方法〉
下面，參照圖8A至圖17B對本發明的一個實施方式的半導體裝置100的製造方法進行說明。
此外，圖8A、圖9A、圖10A、圖11A、圖12A、圖13A、圖14A、圖15A、圖16A及圖17A是說明半導體裝置100的製造方法的俯視圖，圖8B、圖9B、圖10B、圖11B、圖12B、圖13B、圖14B、圖15B、圖16B及圖17B是說明半導體裝置100的製造方法的剖面圖。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成被用作第一閘極電極的導電膜104。接著，在導電膜104上形成被 用作第一閘極絕緣膜的絕緣膜106(參照圖8A和圖8B)。
在本實施方式中，作為基板102使用玻璃基板。作為被用作第一閘極電極的導電膜104，藉由濺射法形成厚度為100nm的鎢膜。作為絕緣膜106，藉由PECVD法形成厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜。
被用作絕緣膜106的氮化矽膜具有疊層結構。明確而言，作為氮化矽膜，可以採用第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層結構。該三層結構例如可以如下所示那樣形成。
可以在如下條件下形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為100sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量 為5000sccm的氮，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃以下。
藉由作為絕緣膜106採用氮化矽膜的三層結構，例如在作為導電膜104使用包含銅(Cu)的導電膜的情況下，能夠發揮如下效果。
第一氮化矽膜可以抑制銅(Cu)元素從導電膜104擴散。第二氮化矽膜具有釋放氫的功能，可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫擴散的膜。
接著，在絕緣膜106上形成氧化物半導體膜108(參照圖9A和圖9B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成氧化物半導體膜。此外，將上述氧化物半導體膜的形成時的基板溫度設定為170℃，作為形成時的沉積氣體使用流量為60sccm的氧氣體和流量為140sccm的氬氣體。然後，將上述氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜108。此外，在形成氧化物半導體膜時，使用濕蝕刻裝置。
接著，在絕緣膜106及氧化物半導體膜108 上形成導電膜，將該導電膜加工為所希望的形狀，由此形成導電膜112a、112b。然後，在絕緣膜106、氧化物半導體膜108及導電膜112a、112b上形成絕緣膜114、116(參照圖10A和圖10B)。
在本實施方式中，作為導電膜112a、112b，藉由濺射法形成依次層疊有厚度為50nm的鎢膜、厚度為100nm的鋁膜、厚度為50nm的鈦膜的疊層膜。
此外，也可以在形成導電膜112a、112b後洗滌氧化物半導體膜108的表面(背後通道一側)。作為洗滌方法，例如可以舉出使用磷酸水溶液等蝕刻劑的洗滌。由此，可以去除附著於氧化物半導體膜108表面的雜質(例如，包含在導電膜112a、112b中的元素等)。注意，不一定必須進行該洗滌，根據情況可以不進行該洗滌。
另外，在導電膜112a、112b的形成過程和/或上述洗滌製程中，有時氧化物半導體膜108的從導電膜112a、112b露出的區域有時變薄。
在本實施方式中，藉由PECVD法形成作為絕緣膜114的厚度為20nm的氧氮化矽膜、作為絕緣膜116的厚度為200nm的氧氮化矽膜。
較佳的是，在形成絕緣膜114之後，在不暴露於大氣的狀態下連續地形成絕緣膜116。在形成絕緣膜114之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上而連續地形成絕緣膜116，由此可以減少絕緣膜114與絕緣膜116的 介面處的來源於大氣成分的雜質濃度，並且可以使包含於絕緣膜114、116中的氧移動到氧化物半導體膜108中，從而可以降低氧化物半導體膜108中的氧缺陷的量。
在本實施方式中，作為絕緣膜114，在如下條件下利用PECVD法形成氧氮化矽膜：保持基板102的溫度為220℃，作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮，處理室內的壓力為20Pa，並且，供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜116，在如下條件下形成氧化矽膜或氧氮化矽膜：將設置於進行了真空抽氣的PECVD設備的處理室內的基板溫度保持為180℃以上且350℃以下，將源氣體引入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並且，對設置於處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在絕緣膜116的成膜條件中，對具有上述壓力的反應室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得絕緣膜116中的氧含量超過化學計量組成。另一方面，在以上述溫度範圍內的基板溫度形成的膜中，由於矽與氧的鍵合力較弱，因此，藉由後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形 成氧含量超過化學計量組成且藉由加熱釋放氧的一部分的氧化物絕緣膜。
在絕緣膜116的形成製程中，絕緣膜114被用作氧化物半導體膜108的保護膜。因此，可以在減少對氧化物半導體膜108造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜116。
另外，在絕緣膜116的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜116中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣膜，其中藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。其結果，能夠提高電晶體Tr1的可靠性。
較佳為在形成絕緣膜114、116之後進行加熱處理(以下，稱為第一加熱處理)。藉由第一加熱處理，可以降低包含於絕緣膜114、116中的氮氧化物。藉由第一加熱處理，可以將絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108中以降低氧化物半導體膜108中的氧缺陷的量。
將第一加熱處理的溫度典型地設定為低於400℃，較佳為低於375℃，進一步較佳為150℃以上且350℃以下。第一加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下 的空氣)或稀有氣體(氬、氦等)的氛圍下進行。在該加熱處理中，較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等，並可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)裝置等進行該加熱處理。
接著，在絕緣膜116上形成氧化物半導體膜128(參照圖11A和圖11B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成氧化物半導體膜。此外，將上述氧化物半導體膜的形成時的基板溫度設定為170℃，作為形成時的沉積氣體使用流量為60sccm的氧氣體和流量為140sccm的氬氣體。然後，將上述氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜128。此外，在形成氧化物半導體膜時，使用濕蝕刻裝置。
接著，在絕緣膜116及氧化物半導體膜128上形成導電膜122a、122b、122c，然後，在絕緣膜116、氧化物半導體膜128及導電膜122a、122b、122c上形成絕緣膜124、126(參照圖12A和圖12B)。
導電膜122a、122b、122c可以利用與上述導電膜112a、112b同樣的方法形成。此外，絕緣膜124、126可以利用與上述絕緣膜114、116同樣的方法形成。
接著，在絕緣膜124、126的所希望的區域中形成到達導電膜122a的開口部182。然後，在絕緣膜126及導電膜122a上形成導電膜130(參照圖13A和圖13B)。
在形成開口部182時，使用乾蝕刻裝置或濕蝕刻裝置。此外，作為導電膜130，使用包含銦、錫和矽的氧化物(也被稱為ITSO)靶材(In2O3：SnO2：SiO2=85：10：5[重量%])形成厚度為100nm的ITSO膜，然後將其加工為島狀。
接著，在絕緣膜126及導電膜130上形成成為絕緣膜134的絕緣膜和成為絕緣膜136的絕緣膜的疊層膜。然後，在該疊層膜的所希望的區域中形成到達導電膜130的開口部184(參照圖14A和圖14B)。
作為絕緣膜134，藉由PECVD法形成厚度為200nm的氧氮化矽膜。此外，作為絕緣膜136，形成厚度為1.5μm的感光丙烯酸樹脂類有機樹脂膜。
在形成開口部184時，使用乾蝕刻裝置或濕蝕刻裝置。
接著，在絕緣膜136及導電膜130上形成導電膜，將該導電膜加工為島狀，由此形成導電膜138(參照圖15A和圖15B)。
在本實施方式中，作為導電膜138，使用厚度為10nm的ITSO膜、厚度為200nm的反射金屬膜(在此，包含銀、鈀及銅的金屬膜)和厚度為10nm的ITSO膜的疊層膜。此外，在將其加工為導電膜138時，使用濕蝕刻裝置。
接著，在絕緣膜136及導電膜138上形成島狀的絕緣膜140(參照圖16A和圖16B)。
作為絕緣膜140，使用厚度為1.5μm的感光聚醯亞胺類有機樹脂膜。
接著，在導電膜138上形成EL層142，然後，在絕緣膜140及EL層142上形成導電膜144，由此形成發光元件160(參照圖17A和圖17B)。
注意，發光元件160的形成方法將在實施方式3中進行詳細說明。
藉由上述製程，可以製造圖1A和圖1B所示的半導體裝置100。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施方式2
在本實施方式中，參照圖18A至圖29B對本發明的一個實施方式的半導體裝置及半導體裝置的製造方法進行說明。
〈2-1.半導體裝置的結構實例1〉
圖18A是本發明的一個實施方式的半導體裝置200的俯視圖，圖18B相當於圖18A所示的點劃線A1-A2的切剖面的剖面圖。此外，圖18B包括電晶體Tr1的通道長度(L)方向上的剖面以及電晶體Tr2的通道長度(L)方向上的剖面。
圖18A和圖18B所示的半導體裝置100包 括：電晶體Tr1；以及其至少一部分與電晶體Tr1重疊的電晶體Tr2。此外，電晶體Tr1是底閘極結構的電晶體，電晶體Tr2是頂閘極結構的電晶體。
藉由設置電晶體Tr1與電晶體Tr2的至少一部分彼此重疊的區域，可以縮小電晶體的配置面積。
電晶體Tr1包括：基板102上的導電膜104；基板102及導電膜104上的絕緣膜106；絕緣膜106上的氧化物半導體膜108；氧化物半導體膜108上的導電膜112a；氧化物半導體膜108上的導電膜112b；氧化物半導體膜108、導電膜112a及導電膜112b上的絕緣膜114；絕緣膜114上的絕緣膜116；以及絕緣膜116上的絕緣膜118、絕緣膜118上的絕緣膜119、絕緣膜119上的絕緣膜210a、絕緣膜210a上的導電膜212a。
此外，電晶體Tr2包括：導電膜112c；導電膜112c上的絕緣膜114；絕緣膜114上的絕緣膜116；絕緣膜116上的絕緣膜118；絕緣膜118上的絕緣膜119；絕緣膜119上的氧化物半導體膜208；氧化物半導體膜208上的絕緣膜210b；絕緣膜210b上的導電膜212b；氧化物半導體膜208及導電膜212b上的絕緣膜214；絕緣膜214上的絕緣膜216；設置在絕緣膜216上且與氧化物半導體膜208電連接的導電膜218a；以及設置在絕緣膜216上且與氧化物半導體膜208電連接的導電膜218b。
此外，如圖18A和圖18B所示，氧化物半導體膜108與氧化物半導體膜208部分地彼此重疊。
作為氧化物半導體膜108，可以採用與實施方式1所示的結構同樣的結構。作為氧化物半導體膜208，可以採用與實施方式1所示的氧化物半導體膜128同樣的結構。
因此，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過10cm2/Vs，較佳的是，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的像素電路的選擇電晶體和驅動電晶體中的任一個或兩個，可以提供一種顯示品質高的顯示裝置。
此外，圖18A和圖18B所示的半導體裝置100可以適當地用於顯示裝置的像素電路，藉由採用圖18A和圖18B所示的配置，可以提高顯示裝置的像素密度。例如，即使顯示裝置的像素密度超過1000ppi或2000ppi，藉由採用圖18A和圖18B所示的配置，也可以提高像素的開口率。
此外，在將圖18A和圖18B所示的半導體裝置100用於顯示裝置的像素電路的情況下，可以採用與如圖2所示的像素電路同樣的結構。
另外，在將圖18A和圖18B所示的半導體裝置100用於顯示裝置的像素的情況下，例如可以使電晶體的通道長度(L)及通道寬度(W)、或者與電晶體連接的佈線及電極的線寬度等較大。例如，藉由如圖18A和圖18B所示那樣將電晶體Tr1和電晶體Tr2的至少一部分重疊地配置，與將電晶體Tr1和電晶體Tr2設置在相同的平面上的情況相比，可以增大線寬度等，所以可以降低特徵尺寸的不均勻。
此外，可以在電晶體Tr1與電晶體Tr2之間共同使用導電膜和絕緣膜中的任一個或兩個，所以可以減少遮罩個數或製程數。
例如，在電晶體Tr1中，導電膜104被用作第一閘極電極，導電膜112a被用作源極電極，導電膜112b被用作汲極電極，導電膜212a被用作第二閘極電極。此外，在電晶體Tr1中，絕緣膜106被用作第一閘極絕緣膜，絕緣膜114、116、118、119、210a被用作第二閘極絕緣膜。此外，在電晶體Tr2中，導電膜112c被用作第一閘極電極，導電膜218a被用作源極電極，導電膜218b被用作汲極電極，導電膜212b被用作第二閘極電極。此外，在電晶體Tr2中，絕緣膜114、116、118、119被用作第一閘極絕緣膜，絕緣膜210b被用作第二閘 極絕緣膜。
注意，在本說明書等中，有時將絕緣膜210a稱為第四絕緣膜，將絕緣膜210b稱為第五絕緣膜。
此外，在絕緣膜216及導電膜218a、218b上設置絕緣膜136。另外，在絕緣膜136中形成到達導電膜218b的開口部186。此外，在絕緣膜136上設置導電膜138。另外，導電膜138藉由開口部186與導電膜218b連接。
此外，在導電膜138上設置絕緣膜140、EL層142、導電膜144。此外，由導電膜138、EL層142、導電膜144構成發光元件160。
如此，在本發明的一個實施方式中，可以組合底閘極結構的電晶體和頂閘極結構的電晶體。
此外，雖然未圖示，但是可以使圖18A和圖18B所示的電晶體Tr1及電晶體Tr2具有實施方式1所說明的S-channel結構。
此外，可以組合本實施方式所示的半導體裝置200所包括的電晶體Tr1和電晶體Tr2以及實施方式1所示的半導體裝置100所包括的電晶體Tr1和電晶體Tr2。
如上所述，本發明的一個實施方式的半導體裝置具有多個電晶體的疊層結構，縮小電晶體的配置面積。此外，藉由在多個電晶體之間共同使用絕緣膜和導電膜中的任一個或兩個，可以減少遮罩個數或製程數。
〈2-2.半導體裝置的組件〉
下面，對本實施方式的半導體裝置所包括的組件進行詳細說明。
[導電膜]
作為導電膜212a、212b、218a、218b，可以使用實施方式1所示的導電膜(導電膜104、導電膜112a、導電膜112b、導電膜122a、導電膜122b、導電膜122c、導電膜130、導電膜138及導電膜144)的材料。尤其是，導電膜212a、212b較佳為使用氧化物導電體(OC)形成，因為可以對絕緣膜210a、210b添加氧。
[絕緣膜]
作為絕緣膜118、119、214、216、210a、210b，可以使用實施方式1所示的絕緣膜(絕緣膜106、絕緣膜114、絕緣膜116、絕緣膜124、絕緣膜126、絕緣膜134、絕緣膜136及絕緣膜140)的材料。
尤其是，在作為絕緣膜118使用氮化矽膜或氮氧化矽膜時，可以抑制雜質混入到電晶體Tr1中，所以是較佳的。此外，絕緣膜119由於與氧化物半導體膜208接觸，所以較佳為使用氧化物絕緣膜，尤其較佳為使用氧化矽膜或氧氮化矽膜形成。此外，絕緣膜210a、210b較佳為氧化物絕緣膜，更佳為具有氧含量超過化學計量組成 的區域(過量氧區域)的膜。作為絕緣膜210a、210b，較佳為使用氧化矽膜或氧氮化矽膜。
此外，絕緣膜214包含氫和氮中的任一個或兩個。或者，絕緣膜214包含氮及矽。另外，絕緣膜214具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由使氧化物半導體膜208與絕緣膜214接觸，絕緣膜214中的氫和氮中的任一個或兩個進入到氧化物半導體膜208中，而可以提高氧化物半導體膜208的載子密度。因此，氧化物半導體膜208中的與絕緣膜214接觸的區域被用作源極區域或汲極區域。
[氧化物半導體膜]
作為氧化物半導體膜208，可以使用實施方式1所示的氧化物半導體膜(氧化物半導體膜108及氧化物半導體膜128)的材料。
〈2-3.半導體裝置的製造方法〉
下面，參照圖19A至圖29B對本發明的一個實施方式的半導體裝置200的製造方法進行說明。
此外，圖19A、圖20A、圖21A、圖22A、圖23A、圖24A、圖25A、圖26A、圖27A、圖28A及圖29A是說明半導體裝置200的製造方法的俯視圖，圖19B、圖20B、圖21B、圖22B、圖23B、圖24B、圖25B、圖26B、圖27B、圖28B及圖29B是說明半導體裝 置200的製造方法的剖面圖。
首先，在基板102上形成導電膜，藉由光微影製程及蝕刻製程對該導電膜進行加工，來形成被用作第一閘極電極的導電膜104。接著，在導電膜104上形成被用作第一閘極絕緣膜的絕緣膜106(參照圖19A和圖19B)。
在本實施方式中，作為基板102使用玻璃基板。作為被用作第一閘極電極的導電膜104，藉由濺射法形成厚度為100nm的鎢膜。作為絕緣膜106，藉由PECVD法形成厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜。
接著，在絕緣膜106上形成氧化物半導體膜108(參照圖20A和圖20B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成氧化物半導體膜。此外，將上述氧化物半導體膜的形成時的基板溫度設定為170℃，作為形成時的沉積氣體使用流量為60sccm的氧氣體和流量為140sccm的氬氣體。然後，將上述氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜108。此外，在形成氧化物半導體膜時，使用濕蝕刻裝置。
接著，在絕緣膜106及氧化物半導體膜108上形成導電膜，將該導電膜加工為所希望的形狀，由此形成導電膜112a、112b、112c。然後，在絕緣膜106、氧化 物半導體膜108及導電膜112a、112b、112c上形成絕緣膜114、116、118、119(參照圖21A和圖21B)。
在本實施方式中，作為導電膜112a、112b、112c，藉由濺射法形成依次層疊有厚度為50nm的鎢膜、厚度為100nm的鋁膜、厚度為50nm的鈦膜的疊層膜。
此外，在本實施方式中，藉由PECVD法形成作為絕緣膜114的厚度為20nm的氧氮化矽膜、作為絕緣膜116的厚度為200nm的氧氮化矽膜、作為絕緣膜118的厚度為100nm的氮氧化矽膜、作為絕緣膜119的厚度為50nm的氧氮化矽膜。
此外，較佳的是，在形成絕緣膜114、116、118、119之後進行第一加熱處理。藉由第一加熱處理，可以將包含在絕緣膜114、116中的氧的一部分移動到氧化物半導體膜108，可以降低氧化物半導體膜108中的氧缺陷的量。
接著，在絕緣膜119上形成氧化物半導體膜208(參照圖22A和圖22B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成氧化物半導體膜。此外，將上述氧化物半導體膜的形成時的基板溫度設定為170℃，作為形成時的沉積氣體使用流量為60sccm的氧氣體和流量為140sccm的氬氣體。然後，將上述氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜208。此外，在形成氧化物半導 體膜時，使用濕蝕刻裝置。
接著，在絕緣膜119及氧化物半導體膜208上形成絕緣膜和導電膜的疊層膜。然後，將該疊層膜加工為所希望的形狀，由此形成島狀的絕緣膜210a、210b、島狀的導電膜212a、212b。然後，在絕緣膜119、氧化物半導體膜208及導電膜212a、212b上形成絕緣膜214、216(參照圖23A和圖23B)。
在本實施方式中，作為絕緣膜210a、210b，使用PECVD設備形成厚度為50nm的氧氮化矽膜。此外，作為導電膜212a、212b，使用濺射裝置形成厚度為200nm的氧化物半導體膜。作為該氧化物半導體膜，使用與氧化物半導體膜208相同的組成。作為絕緣膜214，藉由PECVD設備形成厚度為100nm的氮化矽膜。作為絕緣膜216，使用PECVD設備形成厚度為200nm的氧氮化矽膜。
此外，氧化物半導體膜208的一部分的區域及導電膜212a、212b與絕緣膜214接觸且被添加絕緣膜214中的氫和氮中的任一個或兩個，由此成為氧化物導電體(OC)。
此外，絕緣膜210a、210b都以導電膜212a、212b為遮罩自對準地形成。
接著，在絕緣膜214、216的所希望的區域中形成到達氧化物半導體膜208的開口部282a、282b(參照圖24A和圖24B)。
在形成開口部282a、282b時，使用乾蝕刻裝置或濕蝕刻裝置。
接著，以覆蓋開口部282a、282b的方式，在絕緣膜216及氧化物半導體膜208上形成導電膜，將該導電膜加工為島狀，由此形成導電膜218a、218b(參照圖25A和圖25B)。
作為導電膜218a、218b，藉由濺射法形成厚度為100nm的鎢膜、厚度為200nm的銅膜。
接著，在絕緣膜216及導電膜218a、218b上形成絕緣膜136。然後，對絕緣膜136的所希望的區域進行加工，形成到達導電膜218b的開口部186(參照圖26A和圖26B)。
在本實施方式中，作為絕緣膜136，形成厚度為1.5μm的感光丙烯酸樹脂類有機樹脂膜。
接著，在絕緣膜136及導電膜218b上形成導電膜，將該導電膜加工為島狀，由此形成導電膜138(參照圖27A和圖27B)。
在本實施方式中，作為導電膜138，使用厚度為10nm的ITSO膜、厚度為200nm的反射金屬膜(在此，包含銀、鈀及銅的金屬膜)和厚度為10nm的ITSO膜的疊層膜。此外，在將其加工為導電膜138時，使用濕蝕刻裝置。
接著，在絕緣膜136及導電膜138上形成島狀的絕緣膜140(參照圖28A和圖28B)。
作為絕緣膜140，使用厚度為1.5μm的感光聚醯亞胺類有機樹脂膜。
接著，在導電膜138上形成EL層142，然後，在絕緣膜140及EL層142上形成導電膜144，由此形成發光元件160(參照圖29A和圖29B)。
注意，發光元件160的形成方法將在實施方式3中進行詳細說明。
藉由上述製程，可以製造圖18A和圖18B所示的半導體裝置200。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施方式3
在本實施方式中，參照圖30A至圖45B對本發明的一個實施方式的半導體裝置及半導體裝置的製造方法進行說明。
〈3-1.半導體裝置的結構實例1〉
圖30A是本發明的一個實施方式的半導體裝置300的俯視圖，圖30B相當於圖30A所示的點劃線A1-A2的切剖面的剖面圖。此外，圖30B包括電晶體Tr1的通道長度(L)方向上的剖面以及電晶體Tr2的通道長度(L)方向上的剖面。
此外，在圖30A中，為了方便起見，省略半 導體裝置300的組件的一部分(被用作閘極絕緣膜的絕緣膜等)及組件的符號的一部分。注意，在後面的半導體裝置的俯視圖中也有時與圖30A同樣地省略組件的一部分及組件的符號的一部分。
圖30A和圖30B所示的半導體裝置300包括：電晶體Tr1；以及電晶體Tr2，其中，電晶體Tr1和電晶體Tr2具有其至少一部分彼此重疊的區域。此外，電晶體Tr1是頂閘極結構的電晶體，電晶體Tr2是底閘極結構的電晶體。
藉由設置電晶體Tr1與電晶體Tr2的至少一部分彼此重疊的區域，可以縮小電晶體的配置面積。
電晶體Tr1包括：基板302上的絕緣膜306；絕緣膜306上的氧化物半導體膜308；氧化物半導體膜308上的絕緣膜310；絕緣膜310上的導電膜320；以及絕緣膜306、氧化物半導體膜308、導電膜320上的絕緣膜314。此外，氧化物半導體膜308包括與導電膜320重疊且與絕緣膜310接觸的通道區域308i、與絕緣膜314接觸的源極區域308s、與絕緣膜314接觸的汲極區域308d。
此外，電晶體Tr1包括：絕緣膜314上的絕緣膜316；藉由形成在絕緣膜314及絕緣膜316中的開口部341a與氧化物半導體膜308中的源極區域308s電連接的導電膜312a；藉由形成在絕緣膜314及絕緣膜316中的開口部341b與氧化物半導體膜308中的汲極區域308d 電連接的導電膜312b；以及絕緣膜316、導電膜312a及導電膜312b上的絕緣膜318。
此外，電晶體Tr2包括：導電膜312b；導電膜312b上的絕緣膜318；絕緣膜318上的氧化物半導體膜328；氧化物半導體膜328上的導電膜322a；氧化物半導體膜328上的導電膜322b；氧化物半導體膜328、導電膜322a及導電膜322b上的絕緣膜324；絕緣膜324上的絕緣膜326；以及絕緣膜326上的導電膜330。此外，導電膜330藉由形成在絕緣膜324、326中的開口部382與導電膜322a連接。
此外，如圖30A和圖30B所示，氧化物半導體膜308與氧化物半導體膜328部分地彼此重疊。另外，如圖30A和圖30B所示，較佳的是，形成在電晶體Tr1的氧化物半導體膜308中的通道區域不與形成在電晶體Tr2的氧化物半導體膜328中的通道區域彼此重疊。
在電晶體Tr1的通道區域與電晶體Tr2的通道區域彼此重疊的情況下，在任一個電晶體工作時，有時影響到另一個電晶體。為了避免該影響，可以採用增大電晶體Tr1與電晶體Tr2之間的間隔的結構、或者在電晶體Tr1與電晶體Tr2之間設置導電膜的結構等。但是，在採用前者的結構的情況下，半導體裝置的厚度變大，因此，例如在將半導體裝置300形成在撓性基板等上時，有時產生彎曲性等的問題。此外，在採用後者的結構的情況下，有時產生形成導電膜的製程數的增加以及與採用前者的結 構的情況同樣的半導體裝置的厚度變大的問題。
另一方面，在本發明的一個實施方式的半導體裝置300中，將電晶體Tr1與電晶體Tr2重疊地配置，並且不將各電晶體的通道區域重疊地設置。此外，藉由將形成通道區域的各氧化物半導體膜的一部分彼此重疊地配置，可以適當地縮小電晶體的配置面積。
此外，氧化物半導體膜308及氧化物半導體膜328都包含In、M(M為Al、Ga、Y或Sn)及Zn。例如，氧化物半導體膜308及氧化物半導體膜328較佳為都具有In的原子個數比大於M的原子個數比的區域。但是，本發明的一個實施方式的半導體裝置不侷限於此，也可以採用具有In的原子個數比小於M的原子個數比的區域的結構、或者具有In的原子個數比等於M的原子個數比的區域的結構。
此外，較佳的是，氧化物半導體膜308的組成與氧化物半導體膜328的組成相同或者大致相同。在氧化物半導體膜308的組成與氧化物半導體膜328的組成相同時，可以降低製造成本。但是，本發明的一個實施方式的半導體裝置不侷限於此，氧化物半導體膜308的組成可以與氧化物半導體膜328的組成不同。
藉由使氧化物半導體膜308及氧化物半導體膜328具有In的原子個數比大於M的原子個數比的區域，可以提高電晶體Tr1及電晶體Tr2的場效移動率。明確而言，電晶體Tr1和電晶體Tr2中的任一個或兩個的場 效移動率可以超過10cm2/Vs，較佳的是，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的像素電路的選擇電晶體和驅動電晶體中的任一個或兩個，可以提供一種顯示品質高的顯示裝置。
此外，圖30A和圖30B所示的半導體裝置300可以適當地用於顯示裝置的像素電路，藉由採用圖30A和圖30B所示的配置，可以提高顯示裝置的像素密度。例如，即使顯示裝置的像素密度超過1000ppi(pixel per inch)或2000ppi，藉由採用圖30A和圖30B所示的配置，也可以提高像素的開口率。注意，ppi是指表示每英寸的像素數的單位。
〈3-2.顯示裝置的像素電路〉
在此，參照圖31對將圖30A和圖30B所示的半導體裝置300用於顯示裝置的像素電路的情況的一個例子進行 說明。
圖31是示出將半導體裝置300用於顯示裝置所包括的像素電路的情況的一個例子的電路圖。
圖31所示的半導體裝置300包括：電晶體Tr1；電晶體Tr2；電容器Cs1；以及發光元件360。注意，圖31示出兩個半導體裝置300在列方向上相鄰的結構。半導體裝置300被用作像素(也被稱為子像素)的一個。此外，雖然圖30A和圖30B中未圖示電容器Cs1，但是例如可以使用電晶體Tr1所包括的導電膜312b與電晶體Tr2所包括的導電膜322b之間的寄生電容形成電容器Cs1。
此外，圖31所示的電路圖示出：對像素寫入資料信號的資料線DL_Y-1；對相鄰的像素寫入資料信號的資料線DL_Y；對發光元件供應電位的陽極線ANODE_X-1；對相鄰的發光元件供應電位的陽極線ANODE_X；以及對像素供應掃描信號的掃描線GL_X。
電晶體Tr1的源極電極和汲極電極的一個與資料線DL_Y-1電連接。再者，電晶體Tr1的第一閘極電極及第二閘極電極與掃描線GL_X電連接。電晶體Tr1具有控制資料信號的資料的寫入的功能。
電容器Cs1的一對電極的一個電極與電晶體Tr1的源極電極和汲極電極的另一個電連接。此外，電容器Cs1的一對電極的另一個電極與電晶體Tr2的第二閘極電極(也被稱為背閘極電極)電連接。電容器Cs1具有保持 被寫入的資料的儲存電容器的功能。
電晶體Tr2的源極電極和汲極電極的一個與陽極線ANODE_X-1電連接。
發光元件360的一對電極的一個電極與電晶體Tr2的源極電極和汲極電極的另一個電連接，一對電極的另一個電極與陰極線CATHODE電連接。此外，發光元件360的一對電極的一個電極與電容器Cs1的一對電極的另一個電極電連接。
以上的結構是將圖30A和圖30B所示的半導體裝置300用於顯示裝置的像素的情況的一個例子。
〈3-3.半導體裝置的結構〉
再者，對圖30A和圖30B所示的半導體裝置300進行說明。在將圖30A和圖30B所示的半導體裝置300用於顯示裝置的像素的情況下，例如可以使電晶體的通道長度(L)及通道寬度(W)、或者與電晶體連接的佈線及電極的線寬度等較大。例如，藉由如圖30A和圖30B所示那樣將電晶體Tr1和電晶體Tr2的至少一部分重疊地配置，與將電晶體Tr1和電晶體Tr2設置在相同的平面上的情況相比，可以增大線寬度等，所以可以降低特徵尺寸的不均勻。
此外，可以在電晶體Tr1與電晶體Tr2之間共同使用導電膜和絕緣膜中的任一個或兩個，所以可以減少遮罩個數或製程數。
例如，在電晶體Tr1中，導電膜320被用作閘極電極，導電膜312a被用作源極電極，導電膜312b被用作汲極電極。此外，在電晶體Tr1中，絕緣膜310被用作閘極絕緣膜。此外，在電晶體Tr2中，導電膜312b被用作第一閘極電極，導電膜322a被用作源極電極，導電膜322b被用作汲極電極，導電膜330被用作第二閘極電極。此外，在電晶體Tr2中，絕緣膜318被用作第一閘極絕緣膜，絕緣膜324、326被用作第二閘極絕緣膜。
注意，在本說明書等中，有時將絕緣膜310稱為第一絕緣膜，將絕緣膜318稱為第二絕緣膜，將絕緣膜324、326稱為第三絕緣膜。
此外，在導電膜330上設置絕緣膜334，在絕緣膜334上設置絕緣膜336。另外，在絕緣膜334、336中形成到達導電膜330的開口部384。此外，在絕緣膜336上設置導電膜338。另外，導電膜338藉由開口部384與導電膜330連接。
此外，在導電膜338上設置絕緣膜340、EL層342、導電膜344。絕緣膜340覆蓋導電膜338的側端部的一部分，並具有防止導電膜338在相鄰的像素之間產生短路的功能。此外，EL層342具有發射光的功能。此外，由導電膜338、EL層342、導電膜344構成發光元件360。導電膜338被用作發光元件360的一個電極，導電膜344被用作發光元件360的另一個電極。
如此，在本發明的一個實施方式中，可以組 合頂閘極結構的電晶體和底閘極結構的電晶體。
如上所述，本發明的一個實施方式的半導體裝置具有多個電晶體的疊層結構，縮小電晶體的配置面積。此外，藉由在多個電晶體之間共同使用絕緣膜和導電膜中的任一個或兩個，可以減少遮罩個數或製程數。
〈3-4.閘極電極的結構〉
此外，如圖30A和圖30B所示，電晶體Tr2包括兩個閘極電極。
在此，圖30A和圖30B以及圖32對包括兩個閘極電極的結構的效果進行說明。
此外，圖32相當於圖30A所示的點劃線B1-B2的切剖面的剖面圖。此外，圖32包括電晶體Tr2的通道寬度(W)方向上的剖面。
如圖32所示，氧化物半導體膜328位於與導電膜312b及導電膜330相對的位置，亦即夾在被用作閘極電極的兩個導電膜之間。導電膜312b及導電膜330的通道寬度方向上的長度都大於氧化物半導體膜328的通道寬度方向上的長度，氧化物半導體膜328的整體隔著絕緣膜318、324、326被導電膜312b和導電膜330覆蓋。
換言之，導電膜312b與導電膜330具有位於氧化物半導體膜328的側端部的外側的區域。
藉由採用上述結構，可以利用導電膜312b及導電膜330的電場電圍繞電晶體Tr2所包括的氧化物半導 體膜328。如電晶體Tr2所示，可以將利用第一閘極電極及第二閘極電極的電場電圍繞形成通道區域的氧化物半導體膜的電晶體的裝置結構稱為Surrounded channel(S-channel)結構。
因為電晶體Tr2具有S-channel結構，所以可以藉由利用被用作第一閘極電極的導電膜312b對氧化物半導體膜328有效地施加用來引起通道的電場。由此，電晶體Tr2的電流驅動能力得到提高，從而可以得到較高的通態電流特性。此外，由於可以增大通態電流，所以可以使電晶體Tr2微型化。另外，由於電晶體Tr2具有由被用作第一閘極電極的導電膜312b及被用作第二閘極電極的導電膜330圍繞氧化物半導體膜328的結構，所以可以提高電晶體Tr1的機械強度。
此外，雖然圖30B所示的電晶體Tr2具有將被用作第二閘極電極的導電膜330與被用作電晶體Tr2的源極電極或汲極電極的導電膜322a電連接的結構，但是不侷限於此。例如，也可以將第一閘極電極與第二閘極電極連接。此時，藉由在絕緣膜318、324、326中形成開口部，被用作第二閘極電極的導電膜330在該開口部中與被用作第一閘極電極的導電膜312b電連接。因此，導電膜312b和導電膜330被供應相同的電位。
〈3-5.半導體裝置的組件〉
接著，對本實施方式的半導體裝置所包括的組件進行 詳細說明。
[基板]
雖然對基板302的材料等沒有特別的限制，但是至少需要能夠承受後續的加熱處理的耐熱性。例如，作為基板302，可以使用玻璃基板、陶瓷基板、石英基板、藍寶石基板等。另外，還可以使用以矽或碳化矽為材料的單晶半導體基板或多晶半導體基板、以矽鍺等為材料的化合物半導體基板、SOI(Silicon On Insulator：絕緣層上覆矽)基板等，並且也可以將在這些基板上設置有半導體元件的基板用作基板302。當作為基板302使用玻璃基板時，藉由使用第6代(1500mm×1850mm)、第7代(1870mm×2200mm)、第8代(2200mm×2400mm)、第9代(2400mm×2800mm)、第10代(2950mm×3400mm)等的大面積基板，可以製造大型顯示裝置。
作為基板302，也可以使用撓性基板，並且在撓性基板上直接形成半導體裝置300。或者，也可以在基板302與半導體裝置300之間設置剝離層。剝離層可以在如下情況下使用，亦即在剝離層上製造半導體裝置的一部分或全部，然後將其從基板302分離並轉置到其他基板上的情況。此時，也可以將半導體裝置300轉置到耐熱性低的基板或撓性基板上。
〈導電膜〉
導電膜312a、導電膜312b、導電膜320、導電膜322a、導電膜322b、導電膜330、導電膜338及導電膜344可以使用選自鉻(Cr)、銅(Cu)、鋁(Al)、金(Au)、銀(Ag)、鋅(Zn)、鉬(Mo)、鉭(Ta)、鈦(Ti)、鎢(W)、錳(Mn)、鎳(Ni)、鐵(Fe)、鈷(Co)中的金屬元素、以上述金屬元素為成分的合金或者組合上述金屬元素的合金等形成。
導電膜312a、導電膜312b、導電膜320、導電膜322a、導電膜322b、導電膜330、導電膜338及導電膜344可以使用包含銦和錫的氧化物、包含鎢和銦的氧化物、包含鎢和銦和鋅的氧化物、包含鈦和銦的氧化物、包含鈦和銦和錫的氧化物、包含銦和鋅的氧化物、包含矽和銦和錫的氧化物、包含銦和鎵和鋅的氧化物等氧化物導電體形成。
尤其是，上述氧化物導電體適用於導電膜320及導電膜330。在此，對氧化物導電體進行說明。在本說明書等中，也可以將氧化物導電體稱為OC(Oxide Conductor)。例如，氧化物導電體是藉由如下步驟而得到的：在氧化物半導體中形成氧缺陷，對該氧缺陷添加氫而在導帶附近形成施體能階。其結果，氧化物半導體的導電性增高，而成為導電體。可以將成為導電體的氧化物半導體稱為氧化物導電體。一般而言，由於氧化物半導體的能隙大，因此對可見光具有透光性。另一方面，氧化物導電體是在導帶附近具有施體能階的氧化物半導體。因此，在 氧化物導電體中，起因於施體能階的吸收的影響小，而對可見光具有與氧化物半導體大致相同的透光性。
此外，作為導電膜312a、導電膜312b、導電膜322a、導電膜322b、導電膜330、導電膜338及導電膜344，可以使用Cu-X合金膜(X為Mn、Ni、Cr、Fe、Co、Mo、Ta或Ti)。藉由使用Cu-X合金膜，可以藉由濕蝕刻製程進行加工，從而可以抑制製造成本。
尤其是，上述Cu-X合金膜適用於導電膜312a、導電膜312b、導電膜322a、導電膜322b和導電膜330中的任一個或多個。作為Cu-X合金膜，尤其較佳為使用Cu-Mn合金膜。
此外，導電膜312a、導電膜312b、導電膜320、導電膜322a、導電膜322b和導電膜330中的任一個或多個尤其較佳為包含選自上述金屬元素中的鋁、銅、鈦、鎢、鉭和鉬中的任一個或多個。
此外，作為導電膜312a、導電膜312b、導電膜320、導電膜322a、導電膜322b和導電膜330中的任一個或多個，較佳為使用包含氮和鉭的所謂的氮化鉭膜。該氮化鉭膜具有導電性，並對銅或氫具有高阻擋性。此外，因為從氮化鉭膜本身釋放的氫少，所以可以作為與氧化物半導體膜308接觸的金屬膜或氧化物半導體膜308的附近的金屬膜最適合地使用氮化鉭膜。
[絕緣膜]
作為絕緣膜306、絕緣膜314、絕緣膜316、絕緣膜318、絕緣膜324、絕緣膜326、絕緣膜334、絕緣膜336及絕緣膜340，可以使用包含氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉿膜、氧化釔膜、氧化鋯膜、氧化鎵膜、氧化鉭膜、氧化鎂膜、氧化鑭膜、氧化鈰膜和氧化釹膜中的一種以上的絕緣層。
此外，絕緣膜306具有抑制氧的透過的障壁膜的功能。例如，在絕緣膜314、絕緣膜316、氧化物半導體膜308、氧化物半導體膜328、絕緣膜324和絕緣膜326中的任一個或多個具有過量氧區域的情況下，可以藉由設置絕緣膜306抑制氧的透過。
此外，較佳的是，與氧化物半導體膜308和氧化物半導體膜328中的任一個或兩個接觸的絕緣膜為氧化物絕緣膜，並且該氧化物絕緣膜具有氧含量超過化學計量組成的區域(過量氧區域)。換言之，具有過量氧區域的氧化物絕緣膜能夠釋放氧。
例如，上述具有過量氧區域的氧化物絕緣膜可以藉由如下步驟形成：在氧氛圍下形成絕緣膜；在氧氛圍下對成膜之後的絕緣膜進行加熱處理；或者對成膜之後的絕緣膜添加氧。作為對成膜之後的絕緣膜添加氧的方法，較佳為利用電漿處理。
此外，被用作電晶體Tr1及電晶體Tr2的閘極絕緣膜的絕緣膜可以使用氧化鉿形成。在被用作閘極絕緣膜的絕緣膜使用氧化鉿形成的情況下，發揮如下效果。
氧化鉿的相對介電常數比氧化矽或氧氮化矽高。因此，藉由使用氧化鉿，與使用氧化矽的情況相比，可以使絕緣膜的厚度變大，由此，可以減少穿隧電流引起的洩漏電流。亦即，可以實現關態電流(off-state current)小的電晶體。再者，與具有非晶結構的氧化鉿相比，具有結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子，可以舉出單斜晶系或立方晶系等。注意，本發明的一個實施方式不侷限於此。
此外，被用作電晶體Tr1及電晶體Tr2的閘極絕緣膜的絕緣膜可以使用氮化矽形成。在被用作閘極絕緣膜的絕緣膜使用氮化矽形成的情況下，發揮如下效果。與氧化矽相比，氮化矽的相對介電常數較高且為了獲得與氧化矽相等的靜電容量所需要的厚度較大，因此，可以增加絕緣膜的厚度。因此，可以藉由抑制電晶體Tr1及電晶體Tr2的絕緣耐壓的下降並提高絕緣耐壓來抑制電晶體Tr1及電晶體Tr2的靜電破壞。
另外，絕緣膜310、316、318、324、326具有對氧化物半導體膜308和氧化物半導體膜328中的任一個或兩個供應氧的功能。亦即，絕緣膜310、316、318、324、326包含氧。另外，絕緣膜310、324是能夠使氧透過的絕緣膜。注意，絕緣膜310還被用作在後面形成導電膜320時緩解對氧化物半導體膜308造成的損傷的膜，絕緣膜324還被用作在後面形成絕緣膜326時緩解對氧化物 半導體膜328造成的損傷的膜。
作為絕緣膜310、324，可以使用厚度為5nm以上且150nm以下，較佳為5nm以上且50nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜310、324中的缺陷量較少，典型的是，藉由電子自旋共振(ESR：Electron Spin Resonance)測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度較佳為3×1017spins/cm3以下。這是因為，若絕緣膜314、324的缺陷密度高，氧則與該缺陷鍵合，而使絕緣膜314中的氧的透過量減少。
此外，絕緣膜310、324可以使用起因於氮氧化物的態密度低的氧化物絕緣膜形成。注意，該起因於氮氧化物的態密度有時會形成在氧化物半導體膜的價帶頂的能量(EV_OS)與氧化物半導體膜的導帶底的能量(EC_OS)之間。作為上述氧化物絕緣膜，可以使用氮氧化物的釋放量少的氧氮化矽膜或氮氧化物的釋放量少的氧氮化鋁膜等。
此外，在熱脫附譜分析法(TDS)中，氮氧化物的釋放量少的氧氮化矽膜是氨釋放量比氮氧化物的釋放量多的膜，典型的是氨的釋放量為1×1018cm-3以上且5×1019cm-3以下。注意，上述氨釋放量為在TDS中的加熱處理的溫度為50℃以上且650℃以下或者50℃以上且550℃以下的範圍內被釋放的氨的總量。此外，上述氨釋放量為在TDS中換算為氨分子的總量。
氮氧化物(NOx，x大於0且為2以下，較佳為 1以上且2以下)，典型的是NO2或NO在絕緣膜310、324等中形成能階。該能階位於氧化物半導體膜308、328的能隙中。由此，當氮氧化物擴散到絕緣膜310與氧化物半導體膜308的介面、或者絕緣膜324與氧化物半導體膜328的介面時，有時該能階在絕緣膜310、324一側俘獲電子。其結果，被俘獲的電子留在絕緣膜310與氧化物半導體膜308的介面附近、或者絕緣膜324與氧化物半導體膜328的介面附近，由此使電晶體的臨界電壓向正方向漂移。
另外，當進行加熱處理時，氮氧化物與氨及氧起反應。當進行加熱處理時，絕緣膜324所包含的氮氧化物與絕緣膜326所包含的氨起反應，由此絕緣膜324所包含的氮氧化物減少。因此，在絕緣膜324與氧化物半導體膜328的介面不容易俘獲電子。
藉由作為絕緣膜310、324使用上述氧化物絕緣膜，可以降低電晶體的臨界電壓的漂移，從而可以降低電晶體的電特性的變動。
藉由電晶體的製程中的加熱處理，典型的是300℃以上且低於350℃的加熱處理，在利用100K以下的ESR對絕緣膜310、324進行測量而得到的ESR譜中，觀察到g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號。在X帶的ESR測定中，第一信號與第二信號之間的分割寬度及第二信號與第三信號之 間的分割寬度為5mT左右。另外，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和低於1×1018spins/cm3，典型為1×1017spins/cm3以上且低於1×1018spins/cm3。
在100K以下的ESR譜中，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總和相當於起因於氮氧化物(NOx，x大於0且為2以下，較佳為1以上且2以下)的信號的自旋密度的總和。作為氮氧化物的典型例子，有一氧化氮、二氧化氮等。亦即，g值為2.037以上且2.039以下的第一信號、g值為2.001以上且2.003以下的第二信號以及g值為1.964以上且1.966以下的第三信號的自旋密度的總數越少，氧化物絕緣膜中的氮氧化物含量越少。
另外，上述氧化物絕緣膜的利用SIMS測得的氮濃度為6×1020atoms/cm3以下。
藉由在基板溫度為220℃以上且350℃以下的情況下利用使用矽烷及一氧化二氮的PECVD法形成上述氧化物絕緣膜，可以形成緻密且硬度高的膜。
絕緣膜314包含氮和氫中的至少一個。作為絕緣膜314，例如可以舉出氮化物絕緣膜。該氮化物絕緣膜例如可以使用氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等形成。絕緣膜314中的氫濃度較佳為1×1022atoms/cm3以 上。絕緣膜314與氧化物半導體膜308中的源極區域308s及汲極區域308d接觸。另外，絕緣膜314具有與導電膜320接觸的區域。因此，與絕緣膜314接觸的源極區域308s、汲極區域308d及導電膜320中的氫濃度變高，而可以增高源極區域308s、汲極區域308d及導電膜320的載子密度。有時，源極區域308s、汲極區域308d及導電膜320由於與絕緣膜314接觸而各膜具有氫濃度互相相同的區域。
絕緣膜316、318、326使用氧含量超過化學計量組成的氧化物絕緣膜形成。藉由加熱，氧的一部分從氧含量超過化學計量組成的氧化物絕緣膜中釋放。氧含量超過化學計量組成的氧化物絕緣膜的氧釋放量為在TDS中換算為氧分子的1.0×1019cm-3以上，較佳為3.0×1020cm-3以上。注意，上述氧釋放量為在TDS中的加熱處理的溫度為50℃以上且650℃以下或者50℃以上且550℃以下的範圍內被釋放的氧的總量。此外，上述氧釋放量為在TDS中換算為氧分子的總量。
作為絕緣膜316、318、326可以使用厚度為30nm以上且500nm以下，較佳為50nm以上且400nm以下的氧化矽膜、氧氮化矽膜等。
此外，較佳為使絕緣膜316、318、326中的缺陷量較少，典型的是，藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於1.5×1018spins/cm3，更佳為1×1018spins/cm3以下。
此外，絕緣膜324和絕緣膜326可以使用相同的材料的絕緣膜形成，所以有時無法明確地確認到絕緣膜324與絕緣膜326的介面。因此，在本實施方式中，以虛線表示絕緣膜324與絕緣膜326的介面。
絕緣膜334具有電晶體Tr1及電晶體Tr2的保護絕緣膜的功能。
絕緣膜334包含氫和氮中的任一個或兩個。另外，絕緣膜334包含氮及矽。此外，絕緣膜334具有能夠阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由設置絕緣膜334，能夠防止氧從氧化物半導體膜308及氧化物半導體膜328擴散到外部，並且能夠防止絕緣膜310、316、324、326所包含的氧擴散到外部，還能夠防止氫、水等從外部侵入氧化物半導體膜308、328中。
作為絕緣膜334，例如可以使用氮化物絕緣膜。作為該氮化物絕緣膜，有氮化矽、氮氧化矽、氮化鋁、氮氧化鋁等。
[氧化物半導體膜]
氧化物半導體膜308及氧化物半導體膜328可以使用上述材料形成。
當氧化物半導體膜308及氧化物半導體膜328為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In>M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出 In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1等。
另外，當氧化物半導體膜308及氧化物半導體膜328為In-M-Zn氧化物時，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為滿足In
Figure 110103037-A0202-12-0091-6
M。作為這種濺射靶材的金屬元素的原子個數比，可以舉出In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：6等。
另外，當氧化物半導體膜308及氧化物半導體膜328為In-M-Zn氧化物時，作為濺射靶材較佳為使用包含多晶的In-M-Zn氧化物的靶材。藉由使用包含多晶的In-M-Zn氧化物的靶材，容易形成具有結晶性的氧化物半導體膜308及氧化物半導體膜328。注意，所形成的氧化物半導體膜308及氧化物半導體膜328的原子個數比分別包含上述濺射靶材中的金屬元素的原子個數比的±40%的範圍內的變動。例如，在作為氧化物半導體膜308及氧化物半導體膜328的濺射靶材使用原子個數比為In：Ga：Zn=4：2：4.1時，有時所形成的氧化物半導體膜308及氧化物半導體膜328的原子個數比為In：Ga：Zn=4：2：3附近。
氧化物半導體膜308及氧化物半導體膜328的能隙為2eV以上，較佳為2.5eV以上，更佳為3eV以上。如此，藉由使用能隙較寬的氧化物半導體，可以降低電晶體Tr1及電晶體Tr2的關態電流。
此外，氧化物半導體膜308及氧化物半導體 膜328的厚度分別為3nm以上且200nm以下，較佳為分別為3nm以上且100nm以下，更佳為分別為3nm以上且50nm以下。
另外，包含在氧化物半導體膜308及氧化物半導體膜328中的氫與鍵合於金屬原子的氧起反應生成水，與此同時在發生氧脫離的晶格(或氧脫離的部分)中形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜308及氧化物半導體膜328中的氫。
明確而言，在氧化物半導體膜308及氧化物半導體膜328中，利用SIMS測得的氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，更佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下，進一步較佳為1×1016atoms/cm3以下。
另外，當氧化物半導體膜308及氧化物半導體膜328包含第14族元素之一的矽或碳時，在氧化物半導體膜308及氧化物半導體膜328中氧缺陷增加，使得氧化物半導體膜308及氧化物半導體膜328被n型化。因此，氧化物半導體膜308及氧化物半導體膜328中的利用SIMS分析測得的矽濃度為2×1018atoms/cm3以下，較佳為 2×1017atoms/cm3以下。此外，氧化物半導體膜308及氧化物半導體膜328中的利用SIMS分析測得的碳濃度為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，在氧化物半導體膜308及氧化物半導體膜328中，利用SIMS分析測得的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。當鹼金屬及鹼土金屬與氧化物半導體鍵合時有時生成載子而使電晶體的關態電流增大。由此，較佳為降低氧化物半導體膜308及氧化物半導體膜328的鹼金屬或鹼土金屬的濃度。
氧化物半導體膜308及氧化物半導體膜328例如可以具有非單晶結構。非單晶結構例如包括下述CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)、多晶結構、微晶結構或非晶結構。在非單晶結構中，非晶結構的缺陷態密度最高，而CAAC-OS的缺陷態密度最低。
上述所記載的導電膜、絕緣膜及氧化物半導體膜等各種膜可以利用濺射法、電漿增強化學氣相沉積(PECVD：Plasma Enhanced Chemical Vapor Deposition)法、熱CVD(Chemical Vapor Deposition：有機金屬化學氣相沉積)法形成。作為熱CVD法，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生因電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到處理室內，將處理室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上發生反應而沉積在基板上。
另外，也可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，使用用於反應的源氣體。
藉由MOCVD法或ALD法等熱CVD法可以形成上述實施方式所述的導電膜、絕緣膜、氧化物半導體膜等各種膜，例如，當形成In-Ga-ZnO膜時，使用三甲基銦、三甲基鎵及二甲基鋅。三甲基銦的化學式為In(CH3)3。三甲基鎵的化學式為Ga(CH3)3。另外，二甲基鋅的化學式為Zn(CH3)2。另外，不侷限於上述組合，也可以使用三乙基鎵(化學式為Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(化學式為Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體化合物的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH)等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。此外，四二甲基醯胺鉿的化學式為Hf[N(CH3)2]4。另外，作為其他材料液有四(乙基甲基醯胺)鉿等。
例如，在使用利用ALD法的成膜裝置形成氧 化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體化合物的液體(三甲基鋁(TMA)等)氣化而得到的源氣體；以及用作氧化劑的H2O。此外，三甲基鋁的化學式為Al(CH3)3。另外，作為其他材料液有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，去除附著物所包含的氯，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，使用WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-ZnO膜時，使用In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成GaO層，之後使用Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。此外，也可以混合這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。另外，也可以使用In(C2H5)3氣體代替In(CH3)3氣體。此外，也可以使用Ga(C2H5)3氣體代替Ga(CH3)3氣體。另外，也可以使用 Zn(CH3)2氣體。
〈3-6.半導體裝置的結構實例2〉
下面，參照圖33對圖30A和圖30B所示的半導體裝置300的變形例子進行說明。
圖33是圖30B所示的半導體裝置300的變形例子的剖面圖。
圖33是沒有設置被用作半導體裝置300所包括的電晶體Tr2的第二閘極電極的導電膜330、導電膜330上的絕緣膜334的結構。此外，圖33是在絕緣膜324、絕緣膜326和絕緣膜336中形成開口部383代替在絕緣膜324和絕緣膜326中形成的開口部382、在絕緣膜334和絕緣膜336中形成的開口部384的結構。如此，藉由採用形成有一個開口部的結構，可以減少製程，所以是較佳的。
〈3-7.半導體裝置的結構實例3〉
下面，參照圖34A和圖34B及圖35A和圖35B對圖30A和圖30B所示的半導體裝置300的變形例子進行說明。
在此，對氧化物半導體膜的疊層結構進行說明。
圖34A和圖34B是半導體裝置300所包括的電晶體Tr2的通道長度(L)方向上的剖面圖。
圖34A示出電晶體Tr2所包括的氧化物半導體膜328包括氧化物半導體膜328a、氧化物半導體膜328a上的氧化物半導體膜328b以及氧化物半導體膜328b上的氧化物半導體膜328c的結構。換言之，氧化物半導體膜具有三層的疊層結構。
圖34B示出電晶體Tr2所包括的氧化物半導體膜328包括氧化物半導體膜328b以及氧化物半導體膜328b上的氧化物半導體膜328c的結構。換言之，氧化物半導體膜具有兩層的疊層結構。
圖35A和圖35B示出氧化物半導體膜328及接觸於氧化物半導體膜328的絕緣膜的能帶結構的一個例子。
圖35A是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜318、氧化物半導體膜328a、328b、328c以及絕緣膜324。圖35B是疊層體的膜厚度方向上的能帶圖的一個例子，該疊層體具有絕緣膜318、氧化物半導體膜328b、328c以及絕緣膜324。在能帶圖中，為了容易理解，示出絕緣膜318、氧化物半導體膜328a、328b、328c及絕緣膜324的導帶底的能階(Ec)。
在圖35A的能帶圖中，作為絕緣膜318及絕緣膜324使用氧化矽膜，作為氧化物半導體膜328a使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜328b使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1 的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜328c使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖35B的能帶圖中，作為絕緣膜318及絕緣膜324使用氧化矽膜，作為氧化物半導體膜328b使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物半導體膜328c使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的金屬氧化膜。
如圖35A和圖35B所示，在氧化物半導體膜328a、328b、328c中，導帶底的能階平緩地變化。換言之，導帶底的能階連續地變化或連續接合。為了實現這樣的帶結構，不使在氧化物半導體膜328a與氧化物半導體膜328b的介面處或氧化物半導體膜328b與氧化物半導體膜328c的介面處存在形成陷阱中心或再結合中心等缺陷能階的雜質。
為了在氧化物半導體膜328a與氧化物半導體膜328b之間及在氧化物半導體膜328b與氧化物半導體膜328c之間形成連續接合，需要使用具備負載鎖定室的多室成膜裝置(濺射裝置)以使各膜不暴露於大氣中的方式連續地層疊。
可知：藉由採用圖35A和圖35B所示的結構，氧化物半導體膜328b成為井(well)，在使用上述疊層 結構的電晶體中，通道區域形成在氧化物半導體膜328b中。
此外，藉由設置氧化物半導體膜328a和/或氧化物半導體膜328c，可以使氧化物半導體膜328b遠離陷阱能階。
有時與用作通道區域的氧化物半導體膜328b的導帶底能階(Ec)相比，陷阱能階離真空能階更遠，而在陷阱能階中容易積累電子。當電子積累在陷阱能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用陷阱能階比氧化物半導體膜328b的導帶底能階(Ec)更接近於真空能階的結構。藉由採用上述結構，電子不容易積累在陷阱能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
另外，氧化物半導體膜328a、328c與氧化物半導體膜328b相比導帶底的能階更接近於真空能階，典型的是，氧化物半導體膜328b的導帶底能階與氧化物半導體膜328a、328c的導帶底能階之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。換言之，氧化物半導體膜328a、328c的電子親和力與氧化物半導體膜328b的電子親和力之差為0.15eV以上或0.5eV以上，且為2eV以下或1eV以下。
藉由具有上述結構，氧化物半導體膜328b成為電流的主要路徑並被用作通道區域。由於氧化物半導體膜328a、328c包括形成有通道區域的氧化物半導體膜 328b所包含的金屬元素中的一種以上，所以在氧化物半導體膜328a與氧化物半導體膜328b的介面處或在氧化物半導體膜328b與氧化物半導體膜328c的介面處不容易產生介面散射。由此，由於在該介面中載子的移動不被阻礙，因此電晶體的場效移動率得到提高。
注意，為了防止氧化物半導體膜328a、328c被用作通道區域的一部分，氧化物半導體膜328a、328c使用導電率夠低的材料。或者，氧化物半導體膜328a、328c使用其電子親和力(真空能階與導帶底能階之差)低於氧化物半導體膜328b且其導帶底能階與氧化物半導體膜328b的導帶底能階有差異(能帶偏移)的材料。此外，為了抑制產生起因於汲極電壓值的臨界電壓之間的差異，氧化物半導體膜328a、328c較佳為使用其導帶底能階比氧化物半導體膜328b的導帶底能階更接近於真空能階材料。例如，氧化物半導體膜328b的導帶底能階與氧化物半導體膜328a、328c的導帶底能階之差較佳為0.2eV以上，更佳為0.5eV以上。
在氧化物半導體膜328a、328c中較佳為不包含尖晶石型結晶結構。在氧化物半導體膜328a、328c中包含尖晶石型結晶結構時，導電膜322a、322b的構成元素有時會在該尖晶石型結晶結構與其他區域的介面處擴散到氧化物半導體膜328b中。注意，在氧化物半導體膜328a、328c為後述的CAAC-OS的情況下，阻擋導電膜322a、322b的構成元素如銅元素的性質得到提高，所以 是較佳的。
氧化物半導體膜328a、328c的厚度大於或等於能夠抑制導電膜322a、322b的構成元素擴散到氧化物半導體膜328b的厚度且小於從絕緣膜324向氧化物半導體膜328b的氧的供應被抑制的厚度。例如，當氧化物半導體膜328a、328c的厚度為10nm以上時，能夠抑制導電膜322a、322b的構成元素擴散到氧化物半導體膜328b。另外，當氧化物半導體膜328a、328c的厚度為100nm以下時，能夠高效地從絕緣膜324向氧化物半導體膜328b供應氧。
當氧化物半導體膜328a、328c為In-M-Zn氧化物(M為Al、Ga、Y或Sn)時，藉由以高於In的原子個數比包含M，可以使氧化物半導體膜328a、328c的能隙變大並使其電子親和力變小。因此，有時可以根據元素M的比率控制氧化物半導體膜328a、328c與氧化物半導體膜328b的電子親和力之差。此外，因為M是與氧的鍵合力強的金屬元素，所以藉由使這些元素的原子個數比高於In，不容易產生氧缺陷。
另外，當氧化物半導體膜328a、328c為In-M-Zn氧化物時，除了Zn及O之外的In和M的原子百分比較佳為：In的原子百分比低於50atomic%，M的原子百分比高於50atomic%，更佳為：In的原子百分比低於25atomic%，M的原子百分比高於75atomic%。另外，作為氧化物半導體膜328a、328c，可以使用氧化鎵膜。
另外，當氧化物半導體膜328a、328b、328c為In-M-Zn氧化物時，氧化物半導體膜328a、328c所含的M的原子個數比大於氧化物半導體膜328b所含的M的原子個數比，典型為氧化物半導體膜328b所含的M的原子個數比的1.5倍以上，較佳為2倍以上，更佳為3倍以上。
另外，當氧化物半導體膜328a、328b、328c為In-M-Zn氧化物時，在氧化物半導體膜328b的原子個數比為In：M：Zn=x1：y1：z1，並且氧化物半導體膜328a、328c的原子個數比為In：M：Zn=x2：y2：z2的情況下，y2/x2大於y1/x1，y2/x2較佳為y1/x1的1.5倍以上。y2/x2更佳為y1/x1的2倍以上，y2/x2進一步較佳為y1/x1的3倍以上或4倍以上。此時，在氧化物半導體膜328b中，在y1為x1以上的情況下，使用氧化物半導體膜328b的電晶體具有穩定的電特性，因此是較佳的。但是，在y1為x1的3倍以上的情況下，使用氧化物半導體膜328b的電晶體的場效移動率會降低，因此，y1較佳為小於x1的3倍。
當氧化物半導體膜328b是In-M-Zn氧化物時，在用於形成氧化物半導體膜328b的靶材的金屬元素的原子個數比為In：M：Zn=x1：y1：z1的情況下，x1/y1較佳為1/3以上且6以下，更佳為1以上且6以下，z1/y1較佳為1/3以上且6以下，更佳為1以上且6以下。注意，藉由使z1/y1為1以上且6以下，容易形成用作氧化物半導體膜328b的後述CAAC-OS。作為靶材的金屬元素的原子個 數比的典型例子，可以舉出In：M：Zn=4：2：4.1、In：M：Zn=1：1：1.2、In：M：Zn=3：1：2等。
當氧化物半導體膜328a、328c是In-M-Zn氧化物時，在用於形成氧化物半導體膜328a、328c的靶材的金屬元素的原子個數比為In：M：Zn=x2：y2：z2的情況下，x2/y2<x1/y1，z2/y2較佳為1/3以上且6以下，更佳為1以上且6以下。另外，藉由提高相對於In的M的原子個數比，能夠擴大氧化物半導體膜328a、328c的能隙並減小其電子親和力，由此y2/x2較佳為3以上或4以上。作為靶材的金屬元素的原子個數比的典型例子，可以舉出In：M：Zn=1：3：2、In：M：Zn=1：3：4、In：M：Zn=1：3：5、In：M：Zn=1：3：6、In：M：Zn=1：4：2、In：M：Zn=1：4：4、In：M：Zn=1：4：5、In：M：Zn=1：5：5等。
在氧化物半導體膜328a、328c為In-M氧化物的情況下，藉由採用作為M不包含二價金屬原子(例如，鋅等)的結構，能夠形成不具有尖晶石型結晶結構的氧化物半導體膜328a、328c。此外，作為氧化物半導體膜328a、328c，例如可以使用In-Ga氧化物膜。例如，藉由濺射法並使用In-Ga金屬氧化物靶材(In：Ga=7：93)，可以形成該In-Ga氧化物膜。另外，為了藉由使用DC放電的濺射法形成氧化物半導體膜328a、328c，在In：M=x：y[原子個數比]時，較佳為將y/(x+y)設定為0.96以下，更佳為0.95以下，例如為0.93。
另外，氧化物半導體膜328a、328b、328c的 原子個數比作為誤差包括上述原子個數比的±40%的變動。
此外，雖然圖34A和圖34B示出電晶體Tr2所包括的氧化物半導體膜328具有兩層或三層的疊層結構的情況，但是電晶體Tr1所包括的氧化物半導體膜308也可以具有與此同樣的結構。
如此，在本發明的半導體裝置中，可以改變第二閘極電極的有無，或者改變氧化物半導體膜的疊層結構。此外，在根據本實施方式的電晶體中，可以自由地組合上述結構。
〈3-8.半導體裝置的製造方法〉
下面，參照圖36A至圖45B對本發明的一個實施方式的半導體裝置300的製造方法進行說明。
此外，圖36A、圖37A、圖38A、圖39A、圖40A、圖41A、圖42A、圖43A、圖44A及圖45A是說明半導體裝置300的製造方法的俯視圖，圖36B、圖37B、圖38B、圖39B、圖40B、圖41B、圖42B、圖43B、圖44B及圖45B是說明半導體裝置300的製造方法的剖面圖。
首先，在基板302上形成絕緣膜306，在絕緣膜306上形成氧化物半導體膜。然後，將該氧化物半導體膜加工為島狀，由此形成氧化物半導體膜308(參照圖36A和圖36B)。
在本實施方式中，作為基板302可以使用玻璃基板。
藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法及塗佈法等，可以形成絕緣膜306。在本實施方式中，利用PECVD設備，作為絕緣膜306形成厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜。
此外，也可以在形成絕緣膜306之後，對絕緣膜306添加氧。作為對絕緣膜306添加的氧，有氧自由基、氧原子、氧原子離子、氧分子離子等。作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣膜上形成抑制氧脫離的膜之後，經過該膜對絕緣膜306添加氧。
作為上述抑制氧脫離的膜，可以使用如下具有導電性的材料來形成：選自銦、鋅、鎵、錫、鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷、鎢的金屬元素；以上述金屬元素為成分的合金；組合上述金屬元素的合金；包含上述金屬元素的金屬氮化物；包含上述金屬元素的金屬氧化物；以及包含上述金屬元素的金屬氮氧化物等。
當利用電漿處理添加氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜306添加的氧量。
可以藉由濺射法、塗佈法、脈衝雷射蒸鍍法、雷射燒蝕法、熱CVD法等形成氧化物半導體膜 308。在氧化物半導體膜上藉由光微影製程形成遮罩，然後使用該遮罩對氧化物半導體膜的一部分進行蝕刻，由此可以將氧化物半導體膜加工為氧化物半導體膜308。另外，藉由使用印刷法，可以直接形成元件分離的氧化物半導體膜308。
在藉由濺射法形成氧化物半導體膜的情況下，RF電源裝置、AC電源裝置、DC電源裝置等適用於用來產生電漿的電源裝置。稀有氣體(典型的是氬)、氧、稀有氣體和氧的混合氣體適用於形成氧化物半導體膜時的濺射氣體。此外，當採用稀有氣體和氧的混合氣體時，較佳為增高相對於稀有氣體的氧比例。
另外，在例如利用濺射法形成氧化物半導體膜的情況下，藉由將基板溫度設定為150℃以上且750℃以下、150℃以上且450℃以下或者200℃以上且350℃以下形成氧化物半導體膜，可以提高結晶性，所以是較佳的。
在本實施方式中，作為氧化物半導體膜308，使用濺射裝置，作為濺射靶材使用In-Ga-Zn金屬氧化物(In：Ga：Zn=4：2：4.1[原子個數比])，形成厚度為40nm的氧化物半導體膜。
另外，也可以在形成氧化物半導體膜308之後進行加熱處理來實現氧化物半導體膜308的脫氫化或脫水化。作為加熱處理的溫度，典型地為150℃以上且低於基板的應變點、250℃以上且450℃以下或者300℃以上且 450℃以下。
可以在包含氦、氖、氬、氙、氪等稀有氣體或包含氮的惰性氣體氛圍中進行加熱處理。或者，也可以在惰性氣體氛圍中進行加熱之後在氧氛圍中進行加熱。另外，上述惰性氣體氛圍及氧氛圍較佳為不包含氫、水等。處理時間可以是3分鐘以上且24小時以下。
該加熱處理可以使用電爐、RTA裝置等。藉由使用RTA裝置，可以限定於短時間內在基板的應變點以上的溫度下進行加熱處理。由此，可以縮短加熱處理時間。
邊對氧化物半導體膜進行加熱邊形成該氧化物半導體膜，或者在形成氧化物半導體膜之後進行加熱處理，由此，利用二次離子質譜分析法測得的氧化物半導體膜中的氫濃度可以為5×1019atoms/cm3以下，1×1019atoms/cm3以下，5×1018atoms/cm3以下，1×1018atoms/cm3以下，5×1017atoms/cm3以下或者1×1016atoms/cm3以下。
接著，在絕緣膜306及氧化物半導體膜308上形成絕緣膜及導電膜，將其加工為島狀，由此形成絕緣膜310及導電膜320(參照圖37A和圖37B)。
作為絕緣膜310，可以藉由使用PECVD法形成氧化矽膜或氧氮化矽膜。此時，作為源氣體，較佳為使用包含矽的沉積氣體及氧化性氣體。作為包含矽的沉積氣體的典型例子，有矽烷、乙矽烷、丙矽烷、氟化矽烷等。作為氧化性氣體，有氧、臭氧、一氧化二氮、二氧化氮 等。
另外，作為絕緣膜310，可以在如下條件下利用PECVD法形成缺陷量少的氧氮化矽膜：相對於沉積氣體流量的氧化性氣體流量大於20倍且小於100倍，或者為40倍以上且80倍以下；並且處理室內的壓力低於100Pa，或為50Pa以下。
此外，作為絕緣膜310，可以在如下條件形成緻密的氧化矽膜或氧氮化矽膜：將設置在PECVD設備的抽成真空的處理室內的基板保持在280℃以上且400℃以下的溫度，將源氣體引入處理室內而將處理室內的壓力設定為20Pa以上且250Pa以下，更佳為100Pa以上且250Pa以下，並對設置在處理室內的電極供應高頻功率。
另外，可以藉由使用微波的電漿CVD法形成絕緣膜310。微波是指300MHz至300GHz的頻率範圍。微波的電子溫度低，並且其電子能量小。此外，在被供應的電力中，用於加速電子的比例少，能夠用於更多分子的離解及電離，並且能夠使密度高的電漿(高密度電漿)激發。因此，電漿對被形成面及沉積物造成的損傷少，由此能夠形成缺陷少的絕緣膜310。
另外，可以藉由使用有機矽烷氣體的CVD法形成絕緣膜310。作為有機矽烷氣體，可以使用正矽酸乙酯(TEOS：化學式為Si(OC2H5)4)、四甲基矽烷(TMS：化學式為Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基 矽烷(SiH(OC2H5)3)、三(二甲胺基)矽烷(SiH(N(CH3)2)3)等含有矽的化合物。藉由利用使用有機矽烷氣體的CVD法，能夠形成覆蓋性高的絕緣膜310。
在本實施方式中，作為絕緣膜310，使用PECVD設備形成厚度為150nm的氧氮化矽膜。
此外，導電膜320較佳為使用氧化物導電體(OC)形成。在形成導電膜320時，氧從導電膜320添加到絕緣膜310。
較佳為利用濺射法在包含氧氣體的氛圍下形成導電膜320。藉由在包含氧氣體的氛圍下形成導電膜320，可以有效地對絕緣膜310添加氧。
此外，導電膜320可以使用與上述氧化物半導體膜308的材料相同的材料形成。
在本實施方式中，作為導電膜320，使用濺射裝置，作為濺射靶材使用In-Ga-Zn金屬氧化物(In：Ga：Zn=5：1：7[原子個數比])，形成厚度為20nm的導電膜。
在本實施方式中，利用乾蝕刻法對導電膜320及絕緣膜310進行加工。
在對導電膜320及絕緣膜310進行加工時，在氧化物半導體膜308中的不與導電膜320重疊的區域的厚度有時變小。
接著，從絕緣膜306、氧化物半導體膜308及導電膜320上添加雜質元素。
作為雜質元素的添加方法，有離子摻雜法、 離子植入法、電漿處理法等。在採用電漿處理法的情況下，藉由在包含所添加的雜質元素的氣體氛圍下產生電漿，然後進行電漿處理，能夠添加雜質元素。作為產生上述電漿的裝置，可以使用乾蝕刻裝置、灰化裝置、電漿CVD設備或高密度電漿CVD設備等。
另外，作為雜質元素的源氣體，可以使用B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF、H2和稀有氣體中的一種以上。或者，也可以使用由稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的一種以上。藉由使用由稀有氣體稀釋的B2H6、PH3、N2、NH3、AlH3、AlCl3、F2、HF和H2中的一種以上將雜質元素添加到氧化物半導體膜308及導電膜320，可以將稀有氣體、氫、硼、碳、氮、氟、磷、硫及氯中的一種以上添加到氧化物半導體膜308及導電膜320。
或者，也可以在添加稀有氣體之後，將B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF和H2中的一種以上添加到氧化物半導體膜308及導電膜320。
或者，也可以在添加B2H6、PH3、CH4、N2、NH3、AlH3、AlCl3、SiH4、Si2H6、F2、HF及H2中的一種以上之後，將稀有氣體添加到氧化物半導體膜308及導電膜320。
雜質元素的添加藉由適當地設定加速電壓或 劑量等的注入條件來控制即可。例如，在藉由離子植入法添加氬時，將加速電壓設定為10kV以上且100kV以下，並將劑量設定為1×1013ions/cm2以上且1×1016ions/cm2以下即可，例如可以設定為1×1014ions/cm2。此外，在藉由離子植入法添加磷離子時，將加速電壓設定為30kV，並將劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下即可，例如可以設定為1×1015ions/cm2。
另外，在本實施方式中，作為雜質元素，使用摻雜裝置對氧化物半導體膜308及導電膜320添加氬。注意，雖然本實施方式例示出作為雜質元素添加氬的結構，但是不侷限於此，例如可以採用添加氮的結構。此外，例如也可以不進行添加雜質元素的製程。
接著，在絕緣膜306、氧化物半導體膜308及導電膜320上形成絕緣膜314。藉由形成絕緣膜314，與絕緣膜314接觸的氧化物半導體膜308成為源極區域308s及汲極區域308d。另外，不與絕緣膜314接觸的氧化物半導體膜308，換言之與絕緣膜310接觸的氧化物半導體膜308成為通道區域308i。由此，形成包括通道區域308i、源極區域308s及汲極區域308d的氧化物半導體膜308(參照圖38A和圖38B)。
絕緣膜314可以選擇能夠用於絕緣膜314的材料形成。在本實施方式中，作為絕緣膜314，使用PECVD設備形成厚度為100nm的氮化矽膜。
藉由作為絕緣膜314使用氮化矽膜，氮化矽 膜中的氫和氮中的任一個或兩個進入與絕緣膜314接觸的導電膜320、源極區域308s及汲極區域308d中，因此導電膜320、源極區域308s及汲極區域308d的載子密度可以得到提高。
接著，在絕緣膜314上形成絕緣膜316。
作為絕緣膜316可以選擇能夠用於絕緣膜316的材料形成。在本實施方式中，作為絕緣膜316，使用PECVD設備形成厚度為300nm的氧氮化矽膜。
接著，在利用光微影製程在絕緣膜316上的所希望的位置形成遮罩之後，對絕緣膜316的一部分及絕緣膜314的一部分進行蝕刻，由此形成到達源極區域308s的開口部341a以及到達汲極區域308d的開口部341b(參照圖38A和圖38B)。
作為對絕緣膜316及絕緣膜314進行蝕刻的方法，可以適當地使用濕蝕刻法及/或乾蝕刻法。在本實施方式中，利用乾蝕刻法對絕緣膜316及絕緣膜314進行加工。
接著，以覆蓋開口部341a、341b的方式，在絕緣膜316上形成導電膜，藉由光微影製程在所希望的位置形成遮罩，然後對該導電膜的一部分進行蝕刻，由此形成導電膜312a、312b(參照圖38A和圖38B)。
作為導電膜312a、312b可以選擇能夠用於導電膜312a、312b的材料形成。在本實施方式中，作為導電膜312a、312b，使用濺射裝置形成厚度為50nm的鈦 膜、厚度為400nm的鋁膜和厚度為100nm的鈦膜的疊層膜。
作為導電膜312a、312b的加工方法，可以適當地使用濕蝕刻法及/或乾蝕刻法。在本實施方式中，利用乾蝕刻法對導電膜進行加工，由此形成導電膜312a、312b。
藉由上述製程，可以製造電晶體Tr1。
構成電晶體Tr1的膜(絕緣膜、氧化物半導體膜、導電膜等)可以藉由濺射法、化學氣相沉積(CVD)法、真空蒸鍍法、脈衝雷射沉積(PLD)法、ALD(原子層沉積)法形成。或者，可以藉由塗佈法或印刷法形成。作為成膜方法，典型的有濺射法、電漿增強化學氣相沉積(PECVD)法，但也可以使用熱CVD法。作為熱CVD法的例子，可以舉出MOCVD(有機金屬化學氣相沉積)法。
藉由熱CVD法進行的成膜可以按以如下方式來執行：藉由將處理室內的壓力設定為大氣壓或減壓，將源氣體及氧化劑同時供應到處理室內，並使其在基板附近或基板上相互反應而沉積在基板上。如此，由於熱CVD法不產生電漿來形成膜，因此具有不產生起因於電漿損傷的缺陷的優點。
另外，可以以如下方法進行利用ALD法的成膜：將處理室內的壓力設定為大氣壓或減壓，將用於反應的源氣體引入處理室並起反應，並且按該順序反復地引入氣體。另外，也可以將源氣體與惰性氣體(氬或氮等)用作 載子氣體一併地進行引入。例如，也可以將兩種以上的源氣體依次供應到處理室內。此時，在第一源氣體起反應之後引入惰性氣體，然後引入第二源氣體，以防止多種源氣體混合。或者，也可以不引入惰性氣體而藉由真空排氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面且起反應來形成第一層，之後引入的第二源氣體附著且起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
藉由MOCVD法等熱CVD法可以形成上述導電膜、絕緣膜、氧化物半導體膜、金屬氧化膜，例如，當形成In-Ga-Zn-O膜時，使用三甲基銦(In(CH3)3)、三甲基鎵(Ga(CH3)3)及二甲基鋅(Zn(CH3)2)。不侷限於上述組合，也可以使用三乙基鎵(Ga(C2H5)3)代替三甲基鎵，並且可以使用二乙基鋅(Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的成膜裝置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH、Hf[N(CH3)2]4)或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體；以及被用作氧化劑的臭氧(O3)。
例如，在使用利用ALD法的成膜裝置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體 的液體(三甲基鋁(TMA、Al(CH3)3)等)氣化而得到的源氣體；以及被用作氧化劑的H2O。作為其它材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的成膜裝置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，供應氧化性氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的成膜裝置形成鎢膜時，依次引入WF6氣體和B2H6氣體形成初始鎢膜，然後使用WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的成膜裝置形成氧化物半導體膜如In-Ga-Zn-O膜時，使用In(CH3)3氣體和O3氣體形成In-O層，然後使用Ga(CH3)3氣體和O3氣體形成Ga-O層，之後使用Zn(CH3)2氣體和O3氣體形成Zn-O層。注意，這些層的順序不侷限於上述例子。此外，也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。
接著，在絕緣膜316及導電膜312a、312b上形成絕緣膜318。
藉由適當地利用濺射法、CVD法、蒸鍍法、脈衝雷射沉積(PLD)法、印刷法及塗佈法等，可以形成絕 緣膜318。在本實施方式中，利用PECVD設備，作為絕緣膜318形成厚度為400nm的氮化矽膜及厚度為50nm的氧氮化矽膜。
此外，也可以在形成絕緣膜318之後，對絕緣膜318添加氧。作為對絕緣膜318添加的氧，有氧自由基、氧原子、氧原子離子、氧分子離子等。作為添加方法，有離子摻雜法、離子植入法、電漿處理等。另外，也可以在絕緣膜上形成抑制氧脫離的膜之後，經過該膜對絕緣膜318添加氧。
作為上述抑制氧脫離的膜，可以使用如下具有導電性的材料來形成：選自銦、鋅、鎵、錫、鋁、鉻、鉭、鈦、鉬、鎳、鐵、鈷、鎢的金屬元素；以上述金屬元素為成分的合金；組合上述金屬元素的合金；包含上述金屬元素的金屬氮化物；包含上述金屬元素的金屬氧化物；以及包含上述金屬元素的金屬氮氧化物等。
當利用電漿處理添加氧時，藉由利用微波使氧激發而產生高密度的氧電漿，可以增加對絕緣膜318添加的氧量。
被用作絕緣膜318的氮化矽膜具有疊層結構。明確而言，作為氮化矽膜，可以採用第一氮化矽膜、第二氮化矽膜及第三氮化矽膜的三層結構。該三層結構例如可以如下所示那樣形成。
可以在如下條件下形成厚度為50nm的第一氮化矽膜：例如，作為源氣體使用流量為200sccm的矽烷、 流量為2000sccm的氮以及流量為100sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為300nm的第二氮化矽膜：作為源氣體使用流量為200sccm的矽烷、流量為2000sccm的氮以及流量為2000sccm的氨氣體，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
可以在如下條件下形成厚度為50nm的第三氮化矽膜：作為源氣體使用流量為200sccm的矽烷以及流量為5000sccm的氮，向PECVD設備的反應室內供應該源氣體，將反應室內的壓力控制為100Pa，使用27.12MHz的高頻電源供應2000W的功率。
另外，可以將形成上述第一氮化矽膜、第二氮化矽膜及第三氮化矽膜時的基板溫度設定為350℃以下。
藉由作為絕緣膜318採用氮化矽膜的三層結構，例如在作為導電膜312a、312b使用包含銅(Cu)的導電膜的情況下，能夠發揮如下效果。
第一氮化矽膜可以抑制銅(Cu)元素從導電膜312a、312b擴散。第二氮化矽膜具有釋放氫的功能，可以提高用作閘極絕緣膜的絕緣膜的耐壓。第三氮化矽膜是 氫的釋放量少且可以抑制從第二氮化矽膜釋放的氫擴散的膜。
接著，在絕緣膜318上形成氧化物半導體膜328(參照圖39A和圖39B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成氧化物半導體膜。此外，將上述氧化物半導體膜的形成時的基板溫度設定為170℃，作為形成時的沉積氣體使用流量為60sccm的氧氣體和流量為140sccm的氬氣體。然後，將上述氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜328。此外，在形成氧化物半導體膜時，使用濕蝕刻裝置。
接著，在絕緣膜318及氧化物半導體膜328上形成導電膜，將該導電膜加工為所希望的形狀，由此形成導電膜322a、322b。然後，在絕緣膜318、氧化物半導體膜328及導電膜322a、322b上形成絕緣膜324、326(參照圖40A和圖40B)。
在本實施方式中，作為導電膜322a、322b，藉由濺射法形成依次層疊有厚度為50nm的鎢膜、厚度為100nm的鋁膜、厚度為50nm的鈦膜的疊層膜。
此外，也可以在形成導電膜322a、322b後洗滌氧化物半導體膜328的表面(背後通道一側)。作為洗滌方法，例如可以舉出使用磷酸水溶液等蝕刻劑的洗滌。由此，可以去除附著於氧化物半導體膜328表面的雜質(例 如，包含在導電膜322a、322b中的元素等)。注意，不一定必須進行該洗滌，根據情況可以不進行該洗滌。
另外，在導電膜322a、322b的形成過程和/或上述洗滌製程中，有時氧化物半導體膜328的從導電膜322a、322b露出的區域有時變薄。
在本實施方式中，藉由PECVD法形成作為絕緣膜324的厚度為20nm的氧氮化矽膜、作為絕緣膜326的厚度為200nm的氧氮化矽膜。
較佳的是，在形成絕緣膜324之後，在不暴露於大氣的狀態下連續地形成絕緣膜326。在形成絕緣膜324之後，在不暴露於大氣的狀態下，調節源氣體的流量、壓力、高頻功率和基板溫度中的一個以上而連續地形成絕緣膜326，由此可以減少絕緣膜324與絕緣膜326的介面處的來源於大氣成分的雜質濃度，並且可以使包含於絕緣膜324、326中的氧移動到氧化物半導體膜328中，從而可以降低氧化物半導體膜328中的氧缺陷的量。
在本實施方式中，作為絕緣膜324，在如下條件下利用PECVD法形成氧氮化矽膜：保持基板302的溫度為220℃，作為源氣體使用流量為50sccm的矽烷及流量為2000sccm的一氧化二氮，處理室內的壓力為20Pa，並且，供應到平行板電極的高頻功率為13.56MHz、100W(功率密度為1.6×10-2W/cm2)。
作為絕緣膜326，在如下條件下形成氧化矽膜或氧氮化矽膜：將設置於進行了真空抽氣的PECVD設備 的處理室內的基板溫度保持為180℃以上且350℃以下，將源氣體引入處理室中並將處理室內的壓力設定為100Pa以上且250Pa以下，較佳為100Pa以上且200Pa以下，並且，對設置於處理室內的電極供應0.17W/cm2以上且0.5W/cm2以下，較佳為0.25W/cm2以上且0.35W/cm2以下的高頻功率。
在絕緣膜326的成膜條件中，對具有上述壓力的反應室中供應具有上述功率密度的高頻功率，由此在電漿中源氣體的分解效率得到提高，氧自由基增加，且促進源氣體的氧化，使得絕緣膜326中的氧含量超過化學計量組成。另一方面，在以上述溫度範圍內的基板溫度形成的膜中，由於矽與氧的鍵合力較弱，因此，藉由後面製程的加熱處理而使膜中的氧的一部分脫離。其結果，可以形成氧含量超過化學計量組成且藉由加熱釋放氧的一部分的氧化物絕緣膜。
在絕緣膜326的形成製程中，絕緣膜324被用作氧化物半導體膜328的保護膜。因此，可以在減少對氧化物半導體膜328造成的損傷的同時使用功率密度高的高頻功率形成絕緣膜326。
另外，在絕緣膜326的成膜條件中，藉由增加相對於氧化性氣體的包含矽的沉積氣體的流量，可以減少絕緣膜326中的缺陷量。典型的是，能夠形成缺陷量較少的氧化物絕緣膜，其中藉由ESR測得的起因於矽懸空鍵且在g=2.001處出現的信號的自旋密度低於 6×1017spins/cm3，較佳為3×1017spins/cm3以下，更佳為1.5×1017spins/cm3以下。其結果，能夠提高電晶體Tr2的可靠性。
較佳為在形成絕緣膜324、326之後進行加熱處理(以下，稱為第一加熱處理)。藉由第一加熱處理，可以降低包含於絕緣膜324、326中的氮氧化物。藉由第一加熱處理，可以將絕緣膜324、326中的氧的一部分移動到氧化物半導體膜328中以降低氧化物半導體膜328中的氧缺陷的量。
將第一加熱處理的溫度典型地設定為低於400℃，較佳為低於375℃，進一步較佳為150℃以上且350℃以下。第一加熱處理可以在氮、氧、超乾燥空氣(含水量為20ppm以下，較佳為1ppm以下，較佳為10ppb以下的空氣)或稀有氣體(氬、氦等)的氛圍下進行。在該加熱處理中，較佳為在上述氮、氧、超乾燥空氣或稀有氣體中不含有氫、水等，並可以使用電爐、RTA(Rapid Thermal Anneal：快速熱退火)裝置等進行該加熱處理。
接著，在絕緣膜324、326的所希望的區域中形成到達導電膜322a的開口部382。然後，在絕緣膜326及導電膜322a上形成導電膜330(參照圖41A和圖41B)。
在形成開口部382時，使用乾蝕刻裝置或濕蝕刻裝置。此外，作為導電膜330，使用包含銦、錫和矽的氧化物(也被稱為ITSO)靶材(In2O3：SnO2：SiO2=85：10：5[重量%])形成厚度為100nm的ITSO膜，然後將其加工為 島狀。
藉由上述製程可以製造電晶體Tr2。
接著，在絕緣膜326及導電膜330上形成成為絕緣膜334的絕緣膜和成為絕緣膜336的絕緣膜的疊層膜。然後，在該疊層膜的所希望的區域中形成到達導電膜330的開口部384(參照圖42A和圖42B)。
作為絕緣膜334，藉由PECVD法形成厚度為200nm的氧氮化矽膜。此外，作為絕緣膜336，形成厚度為1.5μm的感光丙烯酸樹脂類樹脂膜。
在形成開口部384時，使用乾蝕刻裝置或濕蝕刻裝置。
接著，在絕緣膜336及導電膜330上形成導電膜，將該導電膜加工為島狀，由此形成導電膜338(參照圖43A和圖43B)。
在本實施方式中，作為導電膜338，使用厚度為10nm的ITSO膜、厚度為200nm的反射金屬膜(在此，包含銀、鈀及銅的金屬膜)和厚度為10nm的ITSO膜的疊層膜。此外，在將其加工為導電膜338時，使用濕蝕刻裝置。
接著，在絕緣膜336及導電膜338上形成島狀的絕緣膜340(參照圖44A和圖44B)。
作為絕緣膜340，使用厚度為1.5μm的感光聚醯亞胺類樹脂膜。
接著，在導電膜338上形成EL層342，然 後，在絕緣膜340及EL層342上形成導電膜344，由此形成發光元件360。
注意，發光元件360的形成方法將在實施方式5中進行詳細說明。
藉由上述製程，可以製造圖30A和圖30B所示的半導體裝置300。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施方式4
在本實施方式中，參照圖46A至圖53B對本發明的一個實施方式的半導體裝置及半導體裝置的製造方法進行說明。
〈4-1.半導體裝置的結構實例1〉
圖46A是本發明的一個實施方式的半導體裝置400的俯視圖，圖46B相當於圖46A所示的點劃線A1-A2的切剖面的剖面圖。此外，圖46B包括電晶體Tr1的通道長度(L)方向上的剖面以及電晶體Tr2的通道長度(L)方向上的剖面。
圖46A和圖46B所示的半導體裝置400包括：電晶體Tr1；以及其至少一部分與電晶體Tr1重疊的電晶體Tr2。此外，電晶體Tr1及電晶體Tr2都是頂閘極結構的電晶體。
藉由設置電晶體Tr1與電晶體Tr2的至少一部分彼此重疊的區域，可以縮小電晶體的配置面積。
電晶體Tr1包括：基板302上的絕緣膜306；絕緣膜306上的氧化物半導體膜308；氧化物半導體膜308上的絕緣膜310；絕緣膜310上的導電膜320；以及絕緣膜306、氧化物半導體膜308、導電膜320上的絕緣膜314。此外，與實施方式3同樣，氧化物半導體膜308包括與導電膜320重疊且與絕緣膜310接觸的通道區域308i、與絕緣膜314接觸的源極區域308s、與絕緣膜314接觸的汲極區域308d。
此外，電晶體Tr1包括：絕緣膜314上的絕緣膜316；藉由形成在絕緣膜314及絕緣膜316中的開口部341a與氧化物半導體膜308電連接的導電膜312a；藉由形成在絕緣膜314及絕緣膜316中的開口部341b與氧化物半導體膜308電連接的導電膜312b；以及絕緣膜316、導電膜312a及導電膜312b上的絕緣膜318。
此外，電晶體Tr2包括：導電膜312b；導電膜312b上的絕緣膜318；絕緣膜318上的氧化物半導體膜408；氧化物半導體膜408上的絕緣膜410b；絕緣膜410b上的導電膜412b；以及氧化物半導體膜408及導電膜412b上的絕緣膜414。此外，與氧化物半導體膜308同樣，氧化物半導體膜408包括：與導電膜412b重疊且與絕緣膜410b接觸的通道區域408i；與絕緣膜414接觸的源極區域408s；以及與絕緣膜414接觸的汲極區域 408d。
此外，電晶體Tr2包括：絕緣膜414上的絕緣膜416；設置在絕緣膜416上且與氧化物半導體膜408電連接的導電膜418a；以及設置在絕緣膜416上且與氧化物半導體膜408電連接的導電膜418b。
此外，如圖46A和圖46B所示，氧化物半導體膜308與氧化物半導體膜408部分地彼此重疊。
作為氧化物半導體膜308，可以採用與實施方式3所示的結構同樣的結構。作為氧化物半導體膜408，可以採用與實施方式3所示的氧化物半導體膜328同樣的結構。
因此，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過10cm2/Vs，較佳的是，電晶體Tr1和電晶體Tr2中的任一個或兩個的場效移動率可以超過30cm2/Vs。
例如，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的生成閘極信號的閘極驅動器，可以提供一種邊框寬度窄(也稱為窄邊框)的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的供應來自信號線的信號的源極驅動器(尤其是，與源極驅動器所包括的移位暫存器的輸出端子連接的解多工器)，可以提供一種與顯示裝置連接的佈線數較少的顯示裝置。此外，藉由將上述場效移動率高的電晶體用於顯示裝置所包括的像素電路的選擇電晶體和驅動電晶體中的任一個或兩 個，可以提供一種顯示品質高的顯示裝置。
此外，圖46A和圖46B所示的半導體裝置400可以適當地用於顯示裝置的像素電路，藉由採用圖46A和圖46B所示的配置，可以提高顯示裝置的像素密度。例如，即使顯示裝置的像素密度超過1000ppi或2000ppi，藉由採用圖46A和圖46B所示的配置，也可以提高像素的開口率。
此外，在將圖46A和圖46B所示的半導體裝置400用於顯示裝置的像素電路的情況下，可以採用與如圖31所示的像素電路同樣的結構。
另外，在將圖46A和圖46B所示的半導體裝置400用於顯示裝置的像素的情況下，例如可以使電晶體的通道長度(L)及通道寬度(W)、或者與電晶體連接的佈線及電極的線寬度等較大。例如，藉由如圖46A和圖46B所示那樣將電晶體Tr1和電晶體Tr2的至少一部分重疊地配置，與將電晶體Tr1和電晶體Tr2設置在相同的平面上的情況相比，可以增大線寬度等，所以可以降低特徵尺寸的不均勻。
此外，可以在電晶體Tr1與電晶體Tr2之間共同使用導電膜和絕緣膜中的任一個或兩個，所以可以減少遮罩個數或製程數。
例如，在電晶體Tr1中，導電膜320被用作閘極電極，導電膜312a被用作源極電極，導電膜312b被用作汲極電極。此外，在電晶體Tr1中，絕緣膜310被用 作閘極絕緣膜。此外，在電晶體Tr2中，導電膜312b被用作第一閘極電極，導電膜418a被用作源極電極，導電膜418b被用作汲極電極，導電膜412b被用作第二閘極電極。此外，在電晶體Tr2中，絕緣膜318被用作第一閘極絕緣膜，絕緣膜410b被用作第二閘極絕緣膜。
注意，在本說明書等中，有時將絕緣膜410b稱為第四絕緣膜。
此外，在絕緣膜416及導電膜418a、418b上設置絕緣膜336。另外，在絕緣膜336中形成到達導電膜418b的開口部386。此外，在絕緣膜336上設置導電膜338。另外，導電膜338藉由開口部386與導電膜418a連接。
此外，在導電膜338上設置絕緣膜340、EL層342、導電膜344。此外，由導電膜338、EL層342、導電膜344構成發光元件360。
此外，雖然未圖示，但是可以使圖46A和圖46B所示的電晶體Tr1及電晶體Tr2具有實施方式3所說明的S-channel結構。
此外，可以組合本實施方式所示的半導體裝置400所包括的電晶體Tr1和電晶體Tr2以及實施方式3所示的半導體裝置300所包括的電晶體Tr1和電晶體Tr2。
如上所述，本發明的一個實施方式的半導體裝置具有多個電晶體的疊層結構，縮小電晶體的配置面 積。此外，藉由在多個電晶體之間共同使用絕緣膜和導電膜中的任一個或兩個，可以減少遮罩個數或製程數。
〈4-2.半導體裝置的組件〉
下面，對本實施方式的半導體裝置所包括的組件進行詳細說明。
[導電膜]
作為導電膜412b、418a、418b，可以使用實施方式3所示的導電膜(導電膜312a、導電膜312b、導電膜322a、導電膜322b、導電膜320、導電膜330、導電膜338及導電膜344)的材料。尤其是，導電膜412b較佳為使用氧化物導電體(OC)形成，因為可以對絕緣膜410b添加氧。
[絕緣膜]
作為絕緣膜414、416、410b，可以使用實施方式3所示的絕緣膜(絕緣膜306、絕緣膜314、絕緣膜316、絕緣膜318、絕緣膜324、絕緣膜326、絕緣膜334、絕緣膜336及絕緣膜340)的材料。
此外，絕緣膜318由於與氧化物半導體膜408接觸，所以較佳為使用氧化物絕緣膜，尤其較佳為使用氧化矽膜或氧氮化矽膜形成。此外，絕緣膜410b較佳為氧化物絕緣膜，更佳為具有氧含量超過化學計量組成的區域(過量氧區域)的膜。作為絕緣膜410b，較佳為使用氧化矽 膜或氧氮化矽膜。
此外，絕緣膜414包含氫和氮中的任一個或兩個。或者，絕緣膜414包含氮及矽。另外，絕緣膜414具有阻擋氧、氫、水、鹼金屬、鹼土金屬等的功能。藉由使氧化物半導體膜408與絕緣膜414接觸，絕緣膜414中的氫和氮中的任一個或兩個進入到氧化物半導體膜408中，而可以提高氧化物半導體膜408的載子密度。因此，氧化物半導體膜408中的與絕緣膜414接觸的區域被用作源極區域或汲極區域。
[氧化物半導體膜]
作為氧化物半導體膜408，可以使用實施方式3所示的氧化物半導體膜(氧化物半導體膜308及氧化物半導體膜328)的材料。
〈4-3.半導體裝置的製造方法〉
下面，參照圖47A至圖53B對本發明的一個實施方式的半導體裝置400的製造方法進行說明。
此外，圖47A、圖48A、圖49A、圖50A、圖51A、圖52A及圖53A是說明半導體裝置400的製造方法的俯視圖，圖47B、圖48B、圖49B、圖50B、圖51B、圖52B及圖53B是說明半導體裝置400的製造方法的剖面圖。
電晶體Tr1的製造方法可以參照實施方式3 所說明的方法。因此，作為在基板302上形成絕緣膜306、氧化物半導體膜308、絕緣膜310、導電膜320、絕緣膜314、絕緣膜316、導電膜312a、導電膜312b、絕緣膜318的方法，可以參照實施方式3及圖36A至圖38B。
接著，在絕緣膜316及導電膜312a、導電膜312b上形成絕緣膜318。絕緣膜318可以利用與實施方式3同樣的方法形成。
接著，在絕緣膜318上形成氧化物半導體膜408(參照圖47A和圖47B)。
在本實施方式中，藉由濺射法並使用In-Ga-Zn金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])形成氧化物半導體膜。此外，將上述氧化物半導體膜的形成時的基板溫度設定為170℃，作為形成時的沉積氣體使用流量為60sccm的氧氣體和流量為140sccm的氬氣體。然後，將上述氧化物半導體膜加工為所希望的形狀，由此形成島狀的氧化物半導體膜408。此外，在形成氧化物半導體膜時，使用濕蝕刻裝置。
接著，在絕緣膜318及氧化物半導體膜408上形成絕緣膜和導電膜的疊層膜。然後，將該疊層膜加工為所希望的形狀，由此形成島狀的絕緣膜410b、島狀的導電膜412b(參照圖48A和圖48B)。
然後，在絕緣膜318、氧化物半導體膜408及導電膜412b上形成絕緣膜414、416。藉由形成絕緣膜414，與絕緣膜414接觸的氧化物半導體膜408成為源極 區域408s及汲極區域408d。另外，不與絕緣膜414接觸的氧化物半導體膜408，換言之，與絕緣膜410b接觸的氧化物半導體膜408成為通道區域408i。由此，形成包括通道區域408i、源極區域408s及汲極區域408d的氧化物半導體膜408(參照圖49A和圖49B)。
在本實施方式中，作為絕緣膜410b，使用PECVD設備形成厚度為50nm的氧氮化矽膜。此外，作為導電膜412b，使用濺射裝置形成厚度為200nm的氧化物半導體膜。作為該氧化物半導體膜，使用與氧化物半導體膜408相同的組成。作為絕緣膜414，藉由PECVD設備形成厚度為100nm的氮化矽膜。作為絕緣膜416，使用PECVD設備形成厚度為200nm的氧氮化矽膜。
藉由作為絕緣膜414使用氮化矽膜，氮化矽膜中的氫和氮中的任一個或兩個進入與絕緣膜414接觸的導電膜412b、源極區域408s及汲極區域408d中，因此導電膜412b、源極區域408s及汲極區域408d的載子密度可以得到提高。因此，氧化物半導體膜408的一部分的區域和導電膜412b成為氧化物導電體(OC)。
此外，絕緣膜410b以導電膜412b為遮罩自對準地形成。
接著，在絕緣膜414、416的所希望的區域中形成到達氧化物半導體膜408的開口部482a、482b(參照圖49A和圖49B)。
在形成開口部482a、482b時，使用乾蝕刻裝 置或濕蝕刻裝置。
接著，以覆蓋開口部482a、482b的方式，在絕緣膜416及氧化物半導體膜408上形成導電膜，將該導電膜加工為島狀，由此形成導電膜418a、418b(參照圖49A和圖49B)。
作為導電膜418a、418b，藉由濺射法形成厚度為100nm的鎢膜、厚度為200nm的銅膜。
藉由上述製程，可以製造電晶體Tr2。
接著，在絕緣膜416及導電膜418a、418b上形成絕緣膜336。然後，對絕緣膜336的所希望的區域進行加工，形成到達導電膜418a的開口部386(參照圖50A和圖50B)。
在本實施方式中，作為絕緣膜336，形成厚度為1.5μm的感光丙烯酸樹脂類樹脂膜。
接著，在絕緣膜336及導電膜418a上形成導電膜，將該導電膜加工為島狀，由此形成導電膜338(參照圖51A和圖51B)。
在本實施方式中，作為導電膜338，使用厚度為10nm的ITSO膜、厚度為200nm的反射金屬膜(在此，包含銀、鈀及銅的金屬膜)和厚度為10nm的ITSO膜的疊層膜。此外，在將其加工為導電膜338時，使用濕蝕刻裝置。
接著，在絕緣膜336及導電膜338上形成島狀的絕緣膜340(參照圖52A和圖52B)。
作為絕緣膜340，使用厚度為1.5μm的感光聚醯亞胺類樹脂膜。
接著，在導電膜338上形成EL層342，然後，在絕緣膜340及EL層342上形成導電膜344，由此形成發光元件360(參照圖53A和圖53B)。
注意，發光元件360的形成方法將在實施方式5中進行詳細說明。
藉由上述製程，可以製造圖46A和圖46B所示的半導體裝置400。
本實施方式所示的結構、方法可以與其他實施方式所示的結構、方法適當地組合而實施。
實施方式5
在本實施方式中，參照圖54至圖56對能夠用於本發明的一個實施方式的半導體裝置的發光元件進行說明。
〈5-1.發光元件的結構實例〉
首先，參照圖54對能夠用於本發明的一個實施方式的半導體裝置的發光元件的結構進行說明。圖54是發光元件160的剖面示意圖。
注意，作為發光元件160，可以使用無機化合物和有機化合物的任一個或兩個。作為用於發光元件160的有機化合物，可以舉出低分子化合物或高分子化合物。高分子化合物具有熱穩定性，藉由塗佈法等容易形成均勻 性優異的薄膜，所以是較佳的。
圖54所示的發光元件160包括一對電極(導電膜138及導電膜144)，並包括設置在該一對電極間的EL層142。EL層142至少包括發光層150。
另外，圖54所示的EL層142除了發光層150以外還包括電洞注入層151、電洞傳輸層152、電子傳輸層153及電子注入層154等功能層。
注意，雖然在本實施方式中以一對電極中的導電膜138為陽極且以導電膜144為陰極來進行說明，但是發光元件160的結構並不侷限於此。也就是說，也可以將導電膜138用作陰極且將導電膜144用作陽極，倒序地層疊該電極間的各層。換言之，從陽極一側依次層疊電洞注入層151、電洞傳輸層152、發光層150、電子傳輸層153及電子注入層154即可。
注意，EL層142的結構不侷限於圖54所示的結構，除了發光層150以外，只要包括選自電洞注入層151、電洞傳輸層152、電子傳輸層153及電子注入層154中的至少一個即可。或者，EL層142也可以包括具有如下功能的功能層：能夠降低電洞或電子的注入能障；能夠提高電洞或電子的傳輸性；能夠阻礙電洞或電子的傳輸性；或者能夠抑制電極所引起的淬滅現象等。功能層既可以是單層又可以是層疊有多個層的結構。
可以將低分子化合物及高分子化合物用於發光層150。
注意，在本說明書等中，高分子化合物是指具有分子量分佈且其平均分子量為1×103至1×108的聚合物。此外，低分子化合物是指平均分子量為1×104以下的化合物。
此外，高分子化合物是指一個或多個構成單位聚合的化合物。就是說，高分子化合物包含一個以上的構成單位。
此外，高分子化合物也可以是嵌段聚合物、無規共聚物、交替共聚物和接枝共聚物等。
在高分子化合物的端基具有聚合活性基團(polymerization active group)的情況下，可能在發光元件中導致發光特性或亮度壽命的下降。因此，高分子化合物的端基較佳為穩定的端基。該穩定的端基較佳為與主鏈形成共價鍵的基，尤其較佳為藉由碳-碳鍵合與芳基或雜環基鍵合的基。
在將低分子化合物用於發光層150的情況下，除了被用作主體材料的低分子化合物之外，較佳為使用被用作客體材料的發光性低分子化合物。在發光層150中，主體材料的重量比至少比客體材料大，客體材料分散於主體材料中。
作為客體材料，可以使用發光性有機化合物，作為該發光性有機化合物，可以使用能夠發射螢光的物質(以下，也被稱為螢光化合物)或能夠發射磷光的物質(以下，也被稱為磷光化合物)。
在本發明的一個實施方式的發光元件160中，藉由將電壓施加到一對電極(導電膜138及導電膜144)之間，電子和電洞分別從陰極和陽極注入到EL層142，而使電流流過。並且，注入的電子及電洞再結合，從而形成激子。在因載子(電子及電洞)的再結合而產生的激子中，單重激子與三重激子的比(以下，稱為激子產生概率)的統計概率為1：3。因此，在使用螢光化合物的發光元件中，產生有助於發光的單重激子的比率為25%，產生無助於發光的三重激子的比率為75%。另一方面，在使用磷光化合物的發光元件中，單重激子及三重激子都能夠有助於發光。因此，與使用螢光化合物的發光元件相比，使用磷光化合物的發光元件的發光效率更高，所以是較佳的。
注意，激子是指一對載子(電子及電洞)。因為激子具有能量，所以生成激子的材料成為激發態。
在將高分子化合物用於發光層150的情況下，該高分子化合物較佳為包含具有傳輸電洞的功能(電洞傳輸性)的骨架和具有傳輸電子的功能(電子傳輸性)的骨架作為構成單位。或者，該高分子化合物較佳為具有富π電子型雜芳族骨架和芳香胺骨架中的至少一個以及缺π電子型雜芳族骨架。上述骨架直接或藉由其他骨架彼此鍵合。
此外，在高分子化合物包含具有電洞傳輸性的骨架和具有電子傳輸性的骨架的情況下，可以容易控制 載子平衡。因此，可以容易控制載子再結合區域。為此，具有電洞傳輸性的骨架與具有電子傳輸性的骨架的構成比率較佳為在於1：9至9：1(莫耳比)的範圍，更佳的是，具有電子傳輸性的骨架的構成比率比具有電洞傳輸性的骨架高。
此外，高分子化合物除了具有電洞傳輸性的骨架及具有電子傳輸性的骨架之外還可以包含發光性骨架作為構成單位。在高分子化合物具有發光性骨架的情況下，對高分子化合物的全構成單位的發光性骨架的構成比率較佳為低，明確而言，較佳為0.1mol%以上且10mol%以下，更佳為0.1mol%以上且5mol%以下。
此外，在用於發光元件160的高分子化合物中，各構成單位的鍵合方向、鍵角、鍵長等有時不同。此外，各構成單位也可以具有不同的取代基，並可以在各構成單位之間具有不同的骨架。此外，各構成單位的聚合方法也可以不同。
此外，發光層150除了被用作主體材料的高分子化合物之外還可以包含發光性低分子化合物作為客體材料。此時，被用作客體材料的發光性低分子化合物分散於被用作主體材料的高分子化合物中，該高分子化合物的重量比至少比發光性低分子化合物大。發光性低分子化合物對高分子化合物的重量比較佳為0.1wt%以上且10wt%以下，更佳為0.1wt%以上且5wt%以下。
下面，對根據本發明的一個實施方式的發光 元件的組件進行詳細說明。
[發光層]
以下，對能夠用於發光層150的材料進行說明。
對能夠用於發光層150的高分子化合物沒有特別的限制，但是該高分子化合物較佳為包含雜芳族骨架和芳烴骨架中的至少一個。此外，高分子化合物較佳為具有上述骨架彼此直接或藉由伸芳基或亞烷基鍵合的結構。注意，上述骨架也可以藉由伸芳基及亞烷基以外的基鍵合。
此外，在高分子化合物所具有的雜芳族骨架中，呋喃骨架、噻吩骨架或吡咯骨架穩定且可靠性良好，因此較佳為具有選自該骨架中的任一個或多個。此外，較佳為具有吡啶骨架、二嗪骨架(吡嗪骨架、嘧啶骨架及嗒
Figure 110103037-A0202-12-0138-150
骨架)及三嗪骨架，尤其是，二嗪骨架及三嗪骨架穩定且可靠性良好，所以是較佳的。此外，例如可以使用呋喃骨架、苯并呋喃骨架、二苯并呋喃骨架、苯并二呋喃骨架、噻吩骨架、苯并噻吩骨架、二苯并噻吩骨架、苯并二噻吩骨架、噻吩并噻吩骨架、二噻吩并噻吩骨架、二噻吩并呋喃骨架、二噻吩并硒吩骨架、環戊二烯二噻吩(cyclopentadithiophene)骨架、二噻吩并噻咯骨架、噻吩并吡咯骨架、二噻吩并吡咯骨架、噻吩并吲哚(thienoindole)骨架、噻吩并吡啶骨架、噻吩并吡嗪骨架、噻唑骨架、噻二唑骨架、苯并噻唑骨架、苯并二噻唑骨架、
Figure 110103037-A0202-12-0138-151
唑骨架、
Figure 110103037-A0202-12-0139-152
二唑骨架、苯并
Figure 110103037-A0202-12-0139-153
唑骨架、苯并二
Figure 110103037-A0202-12-0139-154
唑骨架、硒吩骨架、苯并硒吩骨架、二苯并硒吩骨架、苯并二硒吩骨架、硒吩並硒吩(selenoloselenophene)骨架、引達省並噻吩(indacenothiophene)骨架、引達省並二噻吩骨架、引達省並硒吩骨架、引達省並二硒吩骨架、吡咯骨架、吲哚骨架、咔唑骨架、吲哚并咔唑骨架、聯咔唑骨架、吡咯並吡咯骨架、9,10-二氫吖啶(acridan)骨架、吖啶酮骨架、啡
Figure 110103037-A0202-12-0139-155
Figure 110103037-A0202-12-0139-156
骨架、啡噻
Figure 110103037-A0202-12-0139-157
骨架、吩嗪骨架、phenazasiline骨架、氮雜卓(azepine)骨架、久洛尼定骨架等。此外，例如，喹啉骨架、萘啶骨架、喹
Figure 110103037-A0202-12-0139-158
啉骨架、喹唑啉骨架、酞嗪骨架、噌啉骨架、蝶啶骨架、吖啶骨架、菲啶骨架、啡啉骨架、苯并喹啉骨架、苯并喹
Figure 110103037-A0202-12-0139-159
啉(benzoquinoxaline)骨架、苯并喹唑啉(benzoquinazoline)骨架、二苯并喹啉骨架、二苯并喹
Figure 110103037-A0202-12-0139-160
啉骨架、二苯并喹唑啉骨架、咪唑骨架、吡唑骨架、三唑骨架、苯并咪唑骨架、咪唑并吡啶骨架、嘌呤骨架、三唑並嘧啶骨架(triazolopyrimidine)、三唑並吡啶(triazolopyridine)骨架、吲唑骨架等。
此外，也可以使用芳烴骨架代替上述雜芳族骨架。作為芳烴骨架，例如可以舉出聯苯骨架、萘骨架、蒽骨架、
Figure 110103037-A0202-12-0139-161
(chrysene)骨架、菲骨架、聯伸三苯骨架、茀骨架、螺茀骨架、引達省骨架、二苯并噻咯(dibenzosilole)骨架等。
此外，高分子化合物可以具有芳香胺骨架，其中，較佳為具有二級胺骨架或三級胺骨架，尤其較佳為 具有三芳胺骨架。作為三芳胺骨架的芳基，較佳為使用形成環的碳原子數為6至13的取代或未取代的芳基，可以舉出苯基、萘基、茀基等。例如，可以舉出三苯基胺骨架、苯二胺骨架、萘二胺骨架和聯苯胺骨架等。
此外，高分子化合物也可以具有酮骨架、烷氧骨架等。
此外，在上述芳香胺骨架、雜芳族骨架及芳烴骨架藉由伸芳基或亞烷基鍵合的情況下，作為該伸芳基及亞烷基，例如可以舉出伸苯基、聯苯二基、三聯苯二基、萘二基、茀二基、蒽二基、9,10-二氫蒽二基、菲二基、芘二基、苝二基、
Figure 110103037-A0202-12-0140-162
(chrysene)二基、烷氧基伸苯基、伸芳基伸乙烯基(伸苯基伸乙烯基等)和伸乙烯基等。此外，可以藉由醚鍵、硫醚鍵、酯鍵等鍵合。
上述芳香胺骨架、雜芳族骨架、芳烴骨架、上述伸芳基及亞烷基都可以具有取代基。作為該取代基，可以舉出碳原子數為1至20的烷基、烷氧基或烷硫基、碳原子數為3至20的環烷基、碳原子數為6至18的取代或未取代的芳基或芳氧基、或者碳原子數為4至14的雜環化合物基。作為碳原子數為1至20的烷基，明確而言，可以舉出甲基、乙基、丙基、異丙基、丁基、異丁基、三級丁基、戊基、己基、庚基、辛基、癸基、十二烷基、2-乙基己基、3-甲基丁基等。此外，作為碳原子數為1至20的烷氧基，明確而言，可以舉出甲氧基、乙氧基、丁氧基、戊氧基、己氧基、庚氧基、辛氧基、癸氧 基、十二烷氧基、2-乙基己氧基、3-甲基丁氧基、異丙氧基等。此外，作為碳原子數為1至20的烷硫基，明確而言，可以舉出甲硫基、乙硫基、丁硫基、戊硫基、己硫基、庚硫基、辛硫基、癸硫基、十二烷硫(laurylthio)基、2-乙基己硫基、3-甲基丁硫基、異丙基硫基等。此外，作為碳原子數為3至20的環烷基，明確而言，可以舉出環丙基、環丁基、環戊基、環己基、降莰基、降金剛烷(noradamantyl)基、金剛烷基、高金剛烷(homoadamantyl)基、三環癸基等。此外，作為碳原子數為6至18的芳基，明確而言，可以舉出取代或未取代的苯基、萘基、聯苯基、茀基、蒽基、芘基等。此外，作為碳原子數為6至18的芳氧基，明確而言，可以舉出取代或未取代的烷氧基苯基、烷基苯氧基、萘氧基、蒽氧基、芘氧基等。此外，作為碳原子數為4至14的雜環化合物基，明確而言，可以舉出取代或未取代的噻吩基、吡咯基、呋喃基、吡啶基等。此外，上述取代基可以彼此鍵合而形成環。作為這種例子，例如可以舉出如下情況：在茀骨架的9位的碳具有兩個苯基作為取代基時，該苯基彼此鍵合而形成螺茀骨架。另外，在未取代的情況下，在易合成性或原料價格的方面有利。
作為上述高分子化合物，例如可以舉出：聚伸苯基亞乙烯(PPV)衍生物諸如聚[2-甲氧基-5-(2-乙基己氧基)-1,4-伸苯基伸乙烯基](簡稱：MEH-PPV)、聚(2,5-二辛基-1,4-伸苯基亞乙烯)等；聚茀衍生物諸如聚(9,9-二正辛 基茀基-2,7-二基)(簡稱：PF8)、聚[(9,9-二正辛基茀基-2,7-二基)-alt-(苯并[2，1，3]噻二唑-4,8-二基)](簡稱：F8BT)、聚[(9,9-二正辛基茀基-2,7-二基)-alt-(2,2'-聯噻吩-5,5'-二基)](簡稱F8T2)、聚[(9,9-二辛基-2,7-二伸乙烯基伸茀基(divinylenefluorenylene))-alt-(9,10-蒽)]、聚[(9,9-二己基茀-2,7-二基)-alt-(2,5-二甲基-1,4-亞苯)]等；聚烷基噻吩(PAT)衍生物諸如聚(3-己基噻吩-2,5-二基)(簡稱：P3HT)等、聚亞苯衍生物等。此外，也可以對上述高分子化合物、聚(9-乙烯基咔唑)(簡稱：PVK)、聚(2-乙烯基萘)、聚[雙(4-苯基)(2,4,6-三甲基苯基)胺](簡稱：PTAA)等高分子化合物摻雜發光性低分子化合物，而將其用於發光層。
對能夠用於發光層150的螢光化合物沒有特別的限制，但是較佳為包含蒽衍生物、稠四苯衍生物、
Figure 110103037-A0202-12-0142-163
(chrysene)衍生物、菲衍生物、芘衍生物、苝衍生物、二苯乙烯衍生物、吖啶酮衍生物、香豆素衍生物、啡
Figure 110103037-A0202-12-0142-164
衍生物、啡噻
Figure 110103037-A0202-12-0142-165
衍生物等。例如，可以使用以下所示的材料的取代或未取代的材料。作為取代基，可以使用上述取代基。此外，較佳為使用脂肪烴基，更佳為使用烷基，進一步較佳為使用具有支鏈的烷基。
明確而言，作為該材料，可以舉出：5,6-雙[4-(10-苯基-9-蒽基)苯基]-2,2'-聯吡啶(簡稱：PAP2BPy)、5,6-雙[4'-(10-苯基-9-蒽基)聯苯-4-基]-2,2'-聯吡啶(簡稱：PAPP2BPy)、N,N'-二苯基-N,N'-雙[4-(9-苯基-9H-茀-9-基) 苯基]芘-1,6-二胺(簡稱：1，6FLPAPrn)、N,N'-雙(3-甲基苯基)-N,N'-雙[3-(9-苯基-9H-茀-9-基)苯基]芘-1,6-二胺(簡稱：1，6mMemFLPAPrn)、N,N'-雙[4-(9-苯基-9H-茀-9-基)苯基]-N,N'-雙(4-三級丁苯基)-芘-1,6-二胺(簡稱：1，6tBu-FLPAPrn)、N,N'-雙[4-(9-苯基-9H-茀-9-基)苯基]-N,N'-二苯基-3,8-二環己基芘-1,6-二胺(簡稱：ch-1，6FLPAPrn)、N,N'-雙[4-(9H-咔唑-9-基)苯基]-N,N'-二苯基二苯乙烯-4,4'-二胺(簡稱：YGA2S)、4-(9H-咔唑-9-基)-4'-(10-苯基-9-蒽基)三苯胺(簡稱：YGAPA)、4-(9H-咔唑-9-基)-4'-(9,10-二苯基-2-蒽基)三苯胺(簡稱：2YGAPPA)、N,9-二苯基-N-[4-(10-苯基-9-蒽基)苯基]-9H-咔唑-3-胺(簡稱：PCAPA)、苝、2,5,8,11-四(三級丁基)苝(簡稱：TBP)、4-(10-苯基-9-蒽基)-4'-(9-苯基-9H-咔唑-3-基)三苯胺(簡稱：PCBAPA)、N,N"-(2-三級丁基蒽-9,10-二基二-4,1-伸苯基)雙[N,N',N'-三苯基-1,4-苯二胺](簡稱：DPABPA)、N,9-二苯基-N-[4-(9,10-二苯基-2-蒽基)苯基]-9H-咔唑-3-胺(簡稱：2PCAPPA)、N-[4-(9,10-二苯基-2-蒽基)苯基]-N,N',N'-三苯基-1,4-苯二胺(簡稱：2DPAPPA)、N,N,N',N',N",N",N''',N'''-八苯基二苯并[g,p]
Figure 110103037-A0202-12-0143-166
(chrysene)-2,7,10,15-四胺(簡稱：DBC1)、香豆素30、N-(9,10-二苯基-2-蒽基)-N,9-二苯基-9H-咔唑-3-胺(簡稱：2PCAPA)、N-[9,10-雙(1,1'-聯苯-2-基)-2-蒽基]-N,9-二苯基-9H-咔唑-3-胺(簡稱：2PCABPhA)、N-(9,10-二苯基-2-蒽基)-N,N',N'-三苯基-1,4-苯二胺(簡稱：2DPAPA)、N-[9,10-雙(1,1'-聯苯-2- 基)-2-蒽基]-N,N',N'-三苯基-1,4-苯二胺(簡稱：2DPABPhA)、9,10-雙(1,1'-聯苯-2-基)-N-[4-(9H-咔唑-9-基)苯基]-N-苯基蒽-2-胺(簡稱：2YGABPhA)、N,N,9-三苯基蒽-9-胺(簡稱：DPhAPhA)、香豆素6、香豆素545T、N,N'-二苯基喹吖酮(簡稱：DPQd)、紅螢烯、2,8-二-三級丁基-5,11-雙(4-三級丁苯基)-6,12-二苯基稠四苯(簡稱：TBRb)、尼羅紅、5,12-雙(1,1'-聯苯-4-基)-6,11-二苯基稠四苯(簡稱：BPT)、2-(2-{2-[4-(二甲胺基)苯基]乙烯基}-6-甲基-4H-吡喃-4-亞基)丙二腈(簡稱：DCM1)、2-{2-甲基-6-[2-(2,3,6,7-四氫-1H,5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亞基}丙二腈(簡稱：DCM2)、N,N,N',N'-四(4-甲基苯基)稠四苯-5,11-二胺(簡稱：p-mPhTD)、7,14-二苯基-N,N,N',N'-四(4-甲基苯基)苊并[1,2-a]丙二烯合茀-3,10-二胺(簡稱：p-mPhAFD)、2-{2-異丙基-6-[2-(1,1,7,7-四甲基-2,3,6,7-四氫-1H,5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亞基}丙二腈(簡稱：DCJTI)、2-{2-三級丁基-6-[2-(1,1,7,7-四甲基-2,3,6,7-四氫-1H,5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亞基}丙二腈(簡稱：DCJTB)、2-(2,6-雙{2-[4-(二甲胺基)苯基]乙烯基}-4H-吡喃-4-亞基)丙二腈(簡稱：BisDCM)、2-{2,6-雙[2-(8-甲氧基-1,1,7,7-四甲基-2,3,6,7-四氫-1H,5H-苯并[ij]喹嗪-9-基)乙烯基]-4H-吡喃-4-亞基}丙二腈(簡稱：BisDCJTM)、5,10,15,20-四苯基雙苯并(tetraphenylbisbenzo)[5,6]茚並[1,2,3-cd：1',2',3'-lm]苝等。
對能夠用於高分子化合物的發光性骨架沒有特別的限制，但是較佳為具有從蒽、稠四苯、
Figure 110103037-A0202-12-0145-167
(chrysene)、菲、芘、苝、二苯乙烯、吖啶酮、香豆素、啡
Figure 110103037-A0202-12-0145-168
、啡噻
Figure 110103037-A0202-12-0145-169
等的骨架的芳雜環去除1個或2個氫的結構作為構成單位。此外，作為取代基，也可以使用上述取代基。另外，也可以作為取代基引入脂肪烴基，較佳為烷基，更佳為具有支鏈的烷基。
作為磷光化合物，可以舉出銥、銠、鉑類有機金屬錯合物或金屬錯合物，其中較佳的是有機銥錯合物，例如銥類鄰位金屬錯合物。作為鄰位金屬化的配體，可以舉出4H-三唑配體、1H-三唑配體、咪唑配體、吡啶配體、嘧啶配體、吡嗪配體或異喹啉配體等。作為金屬錯合物可以舉出具有卟啉配體的鉑錯合物等。此外，例如可以使用以下所示的材料的取代或未取代的材料。此外，作為取代基，可以使用上述取代基。
作為在藍色或綠色處具有發光峰值的物質，例如可以舉出：三{2-[5-(2-甲基苯基)-4-(2,6-二甲基苯基)-4H-1,2,4-三唑-3-基-κN2]苯基-κC}銥(III)(簡稱：Ir(mpptz-dmp)3)、三(5-甲基-3,4-二苯基-4H-1,2,4-三唑)銥(III)(簡稱：Ir(Mptz)3)、三[4-(3-聯苯)-5-異丙基-3-苯基-4H-1,2,4-三唑]銥(III)(簡稱：Ir(iPrptz-3b)3)、三[3-(5-聯苯)-5-異丙基-4-苯基-4H-1,2,4-三唑]銥(III)(簡稱：Ir(iPr5btz)3)等具有4H-三唑骨架的有機金屬銥錯合物；三[3-甲基-1-(2-甲基苯基)-5-苯基-1H-1,2,4-三唑]銥(III)(簡 稱：Ir(Mptz1-mp)3)、三(1-甲基-5-苯基-3-丙基-1H-1,2,4-三唑)銥(III)(簡稱：Ir(Prptz1-Me)3)等具有1H-三唑骨架的有機金屬銥錯合物；fac-三[1-(2,6-二異丙基苯基)-2-苯基-1H-咪唑]銥(III)(簡稱：Ir(iPrpmi)3)、三[3-(2,6-二甲基苯基)-7-甲基咪唑并[1,2-f]菲啶根(phenanthridinato)]銥(III)(簡稱：Ir(dmpimpt-Me)3)等具有咪唑骨架的有機金屬銥錯合物；以及雙[2-(4',6'-二氟苯基)吡啶根-N,C2']銥(III)四(1-吡唑基)硼酸鹽(簡稱：FIr6)、雙[2-(4',6'-二氟苯基)吡啶根-N,C2']銥(III)吡啶甲酸鹽(簡稱：FIrpic)、雙{2-[3',5'-雙(三氟甲基)苯基]吡啶根-N,C2'}銥(III)吡啶甲酸鹽(簡稱：Ir(CF3ppy)2(pic))、雙[2-(4',6'-二氟苯基)吡啶根-N,C2']銥(III)乙醯丙酮(簡稱：FIr(acac))等以具有拉電子基團的苯基吡啶衍生物為配體的有機金屬銥錯合物。在上述金屬錯合物中，由於具有4H-三唑骨架的有機金屬銥錯合物具有優異的可靠性及發光效率，所以是特別較佳的。
作為在綠色或黃色處具有發光峰值的物質，例如可以舉出：三(4-甲基-6-苯基嘧啶)銥(III)(簡稱：Ir(mppm)3)、三(4-三級丁基-6-苯基嘧啶)銥(III)(簡稱：Ir(tBuppm)3)、(乙醯丙酮根)雙(6-甲基-4-苯基嘧啶)銥(III)(簡稱：Ir(mppm)2(acac))、(乙醯丙酮根)雙(6-三級丁基-4-苯基嘧啶)銥(III)(簡稱：Ir(tBuppm)2(acac))、(乙醯丙酮根)雙[4-(2-降莰基)-6-苯基嘧啶]銥(III)(簡稱：Ir(nbppm)2(acac))、(乙醯丙酮根)雙[5-甲基-6-(2-甲基苯基)-4-苯基嘧啶]銥(III)(簡稱：Ir(mpmppm)2(acac))、(乙醯 丙酮根)雙{4,6-二甲基-2-[6-(2,6-二甲基苯基)-4-嘧啶基-κN3]苯基-κC}銥(III)(簡稱：Ir(dmppm-dmp)2(acac))、(乙醯丙酮根)雙(4,6-二苯基嘧啶)銥(III)(簡稱：Ir(dppm)2(acac))等具有嘧啶骨架的有機金屬銥錯合物；(乙醯丙酮根)雙(3,5-二甲基-2-苯基吡嗪)銥(III)(簡稱：Ir(mppr-Me)2(acac))、(乙醯丙酮根)雙(5-異丙基-3-甲基-2-苯基吡嗪)銥(III)(簡稱：Ir(mppr-iPr)2(acac))等具有吡嗪骨架的有機金屬銥錯合物；三(2-苯基吡啶-N,C2')銥(III)(簡稱：Ir(ppy)3)、雙(2-苯基吡啶根-N,C2')銥(III)乙醯丙酮(簡稱：Ir(ppy)2(acac))、雙(苯并[h]喹啉)銥(III)乙醯丙酮(簡稱：Ir(bzq)2(acac))、三(苯并[h]喹啉)銥(III)(簡稱：Ir(bzq)3)、三(2-苯基喹啉-N,C2' )銥(III)(簡稱：Ir(pq)3)、雙(2-苯基喹啉-N,C2')銥(III)乙醯丙酮(簡稱：Ir(pq)2(acac))等具有吡啶骨架的有機金屬銥錯合物；雙(2,4-二苯基-1,3-
Figure 110103037-A0202-12-0147-170
唑-N,C2')銥(III)乙醯丙酮(簡稱：Ir(dpo)2(acac))、雙{2-[4'-(全氟苯基)苯基]吡啶-N,C2'}銥(III)乙醯丙酮(簡稱：Ir(p-PF-ph)2(acac))、雙(2-苯基苯并噻唑-N,C2')銥(III)乙醯丙酮(簡稱：Ir(bt)2(acac))等有機金屬銥錯合物；三(乙醯丙酮根)(單啡啉)鋱(III)(簡稱：Tb(acac)3(Phen))等稀土金屬錯合物。在上述金屬錯合物中，由於具有嘧啶骨架的有機金屬銥錯合物具有優異的可靠性及發光效率，所以是特別較佳的。
另外，作為在黃色或紅色處具有發光峰值的物質，例如可以舉出：(二異丁醯甲烷根)雙[4,6-雙(3-甲基 苯基)嘧啶根]銥(III)(簡稱：Ir(5mdppm)2(dibm))、雙[4,6-雙(3-甲基苯基)嘧啶根](二新戊醯基甲烷根)銥(III)(簡稱：Ir(5mdppm)2(dpm))、雙[4,6-二(萘-1-基)嘧啶根](二新戊醯基甲烷根)銥(III)(簡稱：Ir(d1npm)2(dpm))等具有嘧啶骨架的有機金屬銥錯合物；(乙醯丙酮根)雙(2,3,5-三苯基吡嗪根)銥(III)(簡稱：Ir(tppr)2(acac))、雙(2,3,5-三苯基吡嗪根)(二新戊醯基甲烷根)銥(III)(簡稱：Ir(tppr)2(dpm))、(乙醯丙酮根)雙[2,3-雙(4-氟苯基)喹
Figure 110103037-A0202-12-0148-171
啉]合銥(III)(簡稱：[Ir(Fdpq)2(acac)])等具有吡嗪骨架的有機金屬銥錯合物；三(1-苯基異喹啉-N,C2')銥(III)(簡稱：Ir(piq)3)、雙(1-苯基異喹啉-N,C2')銥(III)乙醯丙酮(簡稱：Ir(piq)2(acac))等具有吡啶骨架的有機金屬銥錯合物；2,3,7,8,12,13,17,18-八乙基-21H,23H-卟啉鉑(II)(簡稱：PtOEP)等鉑錯合物；以及三(1,3-二苯基-1,3-丙二酮(propanedionato))(單啡啉)銪(III)(簡稱：Eu(DBM)3(Phen))、三[1-(2-噻吩甲醯基)-3,3,3-三氟丙酮](單啡啉)銪(III)(簡稱：Eu(TTA)3(Phen))等稀土金屬錯合物。在上述金屬錯合物中，由於具有嘧啶骨架的有機金屬銥錯合物具有優異的可靠性及發光效率，所以是特別較佳的。另外，具有吡嗪骨架的有機金屬銥錯合物可以提供色度良好的紅色發光。
此外，磷光化合物可以是高分子化合物，例如，較佳為作為構成單位包含銥類、銠類或鉑類有機金屬錯合物或者金屬錯合物的高分子化合物。就是說，作為構成單位較佳為包含從銥類、銠類或鉑類有機金屬錯合物或 者金屬錯合物等去除1個或2個氫的結構。
另外，作為包含於發光層150中的發光性有機化合物，可以使用能夠將三重激發能量轉換為發光的物質。作為該能夠將三重激發能量轉換為發光的物質，除了磷光化合物以外，可以舉出熱活化延遲螢光(Thermally activated delayed fluorescence：TADF)物質。因此，也可以將記載為磷光化合物的部分換稱為熱活化延遲螢光物質。注意，熱活化延遲螢光物質是指三重激發能階與單重激發能階的差較小且具有藉由反系間竄越將能量從三重激發態轉換為單重激發態的功能的物質。因此，能夠藉由微小的熱能量將三重激發態上轉換(up-convert)為單重激發態(反系間竄越)並能夠高效地呈現來自單重激發態的發光(螢光)。另外，可以高效地獲得熱活化延遲螢光的條件為如下：三重激發態能階與單重激態發能階的能量差較佳為大於0eV且為0.2eV以下，更佳為大於0eV且為0.1eV以下。
作為熱活化延遲螢光物質，例如可以使用如下物質。
首先，可以舉出富勒烯或其衍生物、原黃素等吖啶衍生物、曙紅(eosin)等。此外，可以舉出包含鎂(Mg)、鋅(Zn)、鎘(Cd)、錫(Sn)、鉑(Pt)、銦(In)或鈀(Pd)等的含金屬卟啉。作為該含金屬卟啉，例如也可以舉出原卟啉-氟化錫錯合物(簡稱：SnF2(Proto IX))、中卟啉-氟化錫錯合物(簡稱：SnF2(Meso IX))、血卟啉-氟化錫錯合物 (簡稱：SnF2(Hemato IX))、糞卟啉四甲基酯-氟化錫錯合物(簡稱：SnF2(Copro III-4Me))、八乙基卟啉-氟化錫錯合物(簡稱：SnF2(OEP))、初卟啉-氟化錫錯合物(簡稱：SnF2(Etio I))、八乙基卟啉-氯化鉑錯合物(簡稱：PtCl2OEP)等。
另外，作為由一種材料構成的熱活化延遲螢光物質，還可以使用具有富π電子型芳雜環及缺π電子型芳雜環的雜環化合物。明確而言，可以舉出2-(聯苯-4-基)-4,6-雙(12-苯基吲哚并[2,3-a]咔唑-11-基)-1,3,5-三嗪(簡稱：PIC-TRZ)、2-{4-[3-(N-苯基-9H-咔唑-3-基)-9H-咔唑-9-基]苯基}-4,6-二苯基-1,3,5-三嗪(簡稱：PCCzPTzn)、2-[4-(10H-啡
Figure 110103037-A0202-12-0150-172
-10-基)苯基]-4,6-二苯基-1,3,5-三嗪(簡稱：PXZ-TRZ)、3-[4-(5-苯基-5,10-二氫啡
Figure 110103037-A0202-12-0150-173
-10-基)苯基]-4,5-二苯基-1,2,4-三唑(簡稱：PPZ-3TPT)、3-(9,9-二甲基-9H-吖啶-10-基)-9H-氧雜蒽-9-酮(簡稱：ACRXTN)、雙[4-(9,9-二甲基-9,10-二氫吖啶)苯基]碸(簡稱：DMAC-DPS)、10-苯基-10H,10'H-螺[吖啶-9,9'-蒽]-10'-酮(簡稱：ACRSA)等。該雜環化合物具有富π電子型芳雜環及缺π電子型芳雜環，因此電子傳輸性及電洞傳輸性高，所以是較佳的。另外，在富π電子型芳雜環和缺π電子型芳雜環直接鍵合的物質中，富π電子型芳雜環的施體性和缺π電子型芳雜環的受體性都強，單重激發能階與三重激發能階的差變小，所以尤其是較佳的。
作為呈現熱活化延遲螢光的材料，也可以包 含形成激態錯合物(也稱為Exciplex)的兩種材料的組合。作為兩種材料的組合，較佳為電洞傳輸性的材料與電子傳輸性的材料。明確而言，除了鋅、鋁類金屬錯合物以外還可以舉出
Figure 110103037-A0202-12-0151-174
二唑衍生物、三唑衍生物、苯并咪唑衍生物、喹
Figure 110103037-A0202-12-0151-175
啉衍生物、二苯并喹
Figure 110103037-A0202-12-0151-176
啉衍生物、二苯并噻吩衍生物、二苯并呋喃衍生物、嘧啶衍生物、三嗪衍生物、吡啶衍生物、聯吡啶衍生物、啡啉衍生物等。作為其他例子，可以舉出芳香胺或咔唑衍生物等。
此外，發光層150除了被用作主體材料的化合物及被用作發光性客體材料的化合物之外，還可以包含其他物質。例如，可以使用如下電洞傳輸性材料及電子傳輸性材料的取代或未取代的材料。此外，作為取代基，可以舉出上述取代基。
作為電洞傳輸性材料，可以使用電洞傳輸性比電子傳輸性高的材料，較佳為使用具有1×10-6cm2/Vs以上的電洞移動率的材料。明確而言，可以使用芳香胺、咔唑衍生物、芳烴、二苯乙烯衍生物等。上述電洞傳輸性材料也可以是高分子化合物。此外，也可以使用包含上述高分子化合物所包含的具有電洞傳輸性的骨架、富π電子型雜芳族骨架、芳香胺骨架的高分子化合物。
作為電洞傳輸性高的材料，例如，作為芳香胺化合物，可以舉出N,N'-二(對甲苯基)-N,N'-二苯基-對苯二胺(簡稱：DTDPPA)、4,4'-雙[N-(4-二苯胺基苯基)-N-苯胺基]聯苯(簡稱：DPAB)、N,N'-雙{4-[雙(3-甲基苯基) 胺基]苯基}-N,N'-二苯基-(1,1'-聯苯)-4,4'-二胺(簡稱：DNTPD)、1,3,5-三[N-(4-二苯胺基苯基)-N-苯胺基]苯(簡稱：DPA3B)等。
另外，作為咔唑衍生物，明確而言，可以舉出3-[N-(4-二苯胺基苯基)-N-苯胺基]-9-苯基咔唑(簡稱：PCzDPA1)、3,6-雙[N-(4-二苯胺基苯基)-N-苯胺基]-9-苯基咔唑(簡稱：PCzDPA2)、3,6-雙[N-(4-二苯胺基苯基)-N-(1-萘基)氨]-9-苯基咔唑(簡稱：PCzTPN2)、3-[N-(9-苯基咔唑-3-基)-N-苯胺基]-9-苯基咔唑(簡稱：PCzPCA1)、3,6-雙[N-(9-苯基咔唑-3-基)-N-苯胺基]-9-苯基咔唑(簡稱：PCzPCA2)、3-[N-(1-萘基)-N-(9-苯基咔唑-3-基)氨]-9-苯基咔唑(簡稱：PCzPCN1)等。
另外，作為咔唑衍生物，還可以舉出4,4'-二(N-咔唑基)聯苯(簡稱：CBP)、1,3,5-三[4-(N-咔唑基)苯基]苯(簡稱：TCPB)、9-[4-(10-苯基-9-蒽基)苯基]-9H-咔唑(簡稱：CzPA)、1,4-雙[4-(N-咔唑基)苯基]-2,3,5,6-四苯基苯等。
另外，作為芳烴，例如可以舉出2-三級丁基-9,10-二(2-萘基)蒽(簡稱：t-BuDNA)、2-三級丁基-9,10-二(1-萘基)蒽、9,10-雙(3,5-二苯基苯基)蒽(簡稱：DPPA)、2-三級丁基-9,10-雙(4-苯基苯基)蒽(簡稱：t-BuDBA)、9,10-二(2-萘基)蒽(簡稱：DNA)、9,10-二苯基蒽(簡稱：DPAnth)、2-三級丁基蒽(簡稱：t-BuAnth)、9,10-雙(4-甲基-1-萘基)蒽(簡稱：DMNA)、2-三級丁基-9,10-雙[2-(1-萘 基)苯基]蒽、9,10-雙[2-(1-萘基)苯基]蒽、2,3,6,7-四甲基-9,10-二(1-萘基)蒽、2,3,6,7-四甲基-9,10-二(2-萘基)蒽、9,9'-聯蒽、10,10'-二苯基-9,9'-聯蒽、10,10'-雙(2-苯基苯基)-9,9'-聯蒽、10,10'-雙[(2,3,4,5,6-五苯基)苯基]-9,9'-聯蒽、蒽、稠四苯、紅螢烯、苝、2,5,8,11-四(三級丁基)苝等。另外，除此之外，還可以使用稠五苯、蔻等。如此，更佳為使用具有1×10-6cm2/Vs以上的電洞移動率且碳原子數為14至42的芳烴。
注意，芳烴也可以具有乙烯基骨架。作為具有乙烯基骨架的芳烴，例如，可以舉出4,4'-雙(2,2-二苯基乙烯基)聯苯(簡稱：DPVBi)、9,10-雙[4-(2,2-二苯基乙烯基)苯基]蒽(簡稱：DPVPA)等。
另外，也可以使用聚(N-乙烯基咔唑)(簡稱：PVK)、聚(4-乙烯基三苯胺)(簡稱：PVTPA)、聚[N-(4-{N'-[4-(4-二苯基胺基)苯基]苯基-N'-苯基胺基}苯基)甲基丙烯醯胺](簡稱：PTPDMA)、聚[N,N'-雙(4-丁基苯基)-N,N'-雙(苯基)聯苯胺](簡稱：Poly-TPD)等高分子化合物。
另外，作為電洞傳輸性高的材料，例如，可以使用4,4'-雙[N-(1-萘基)-N-苯胺基]聯苯(簡稱：NPB或α-NPD)、N,N'-雙(3-甲基苯基)-N,N'-二苯基-[1,1'-聯苯]-4,4'-二胺(簡稱：TPD)、4,4',4"-三(咔唑-9-基)三苯胺(簡稱：TCTA)、4,4',4"-三[N-(1-萘基)-N-苯胺基]三苯胺(簡稱：1'-TNATA)、4,4',4"-三(N,N-二苯胺基)三苯胺(簡稱：TDATA)、4,4',4"-三[N-(3-甲基苯基)-N-苯胺基]三苯胺 (簡稱：MTDATA)、4,4'-雙[N-(螺-9,9'-聯茀-2-基)-N-苯胺基]聯苯(簡稱：BSPB)、4-苯基-4'-(9-苯基茀-9-基)三苯胺(簡稱：BPAFLP)、4-苯基-3'-(9-苯基茀-9-基)三苯胺(簡稱：mBPAFLP)、N-(9,9-二甲基-9H-茀-2-基)-N-{9,9-二甲基-2-[N'-苯基-N'-(9,9-二甲基-9H-茀-2-基)氨]-9H-茀-7-基}苯基胺(簡稱：DFLADFL)、N-(9,9-二甲基-2-二苯胺基-9H-茀-7-基)二苯基胺(簡稱：DPNF)、2-[N-(4-二苯胺基苯基)-N-苯胺基]螺-9,9'-聯茀(簡稱：DPASF)、4-苯基-4'-(9-苯基-9H-咔唑-3-基)三苯胺(簡稱：PCBA1BP)、4,4'-二苯基-4"-(9-苯基-9H-咔唑-3-基)三苯胺(簡稱：PCBBi1BP)、4-(1-萘基)-4'-(9-苯基-9H-咔唑-3-基)三苯胺(簡稱：PCBANB)、4,4'-二(1-萘基)-4"-(9-苯基-9H-咔唑-3-基)三苯胺(簡稱：PCBNBB)、4-苯基二苯基-(9-苯基-9H-咔唑-3-基)胺(簡稱：PCA1BP)、N,N'-雙(9-苯基咔唑-3-基)-N,N'-二苯基苯-1,3-二胺(簡稱：PCA2B)、N,N',N"-三苯基-N,N',N"-三(9-苯基咔唑-3-基)苯-1,3,5-三胺(簡稱：PCA3B)、N-(4-聯苯)-N-(9,9-二甲基-9H-茀-2-基)-9-苯基-9H-咔唑-3-胺(簡稱：PCBiF)、N-(1,1'-聯苯-4-基)-N-[4-(9-苯基-9H-咔唑-3-基)苯基]-9,9-二甲基-9H-茀-2-胺(簡稱：PCBBiF)、9,9-二甲基-N-苯基-N-[4-(9-苯基-9H-咔唑-3-基)苯基]茀-2-胺(簡稱：PCBAF)、N-苯基-N-[4-(9-苯基-9H-咔唑-3-基)苯基]螺-9,9'-聯茀-2-胺(簡稱：PCBASF)、2-[N-(9-苯基咔唑-3-基)-N-苯胺基]螺-9,9'-聯茀(簡稱：PCASF)、2,7-雙[N-(4-二苯胺基苯基)-N-苯胺基]-螺-9,9'- 聯茀(簡稱：DPA2SF)、N-[4-(9H-咔唑-9-基)苯基]-N-(4-苯基)苯基苯胺(簡稱：YGA1BP)、N,N'-雙[4-(咔唑-9-基)苯基]-N,N'-二苯基-9,9-二甲基茀-2,7-二胺(簡稱：YGA2F)等芳香胺化合物等。另外，可以使用3-[4-(1-萘基)-苯基]-9-苯基-9H-咔唑(簡稱：PCPN)、3-[4-(9-菲基)-苯基]-9-苯基-9H-咔唑(簡稱：PCPPn)、3,3'-雙(9-苯基-9H-咔唑)(簡稱：PCCP)、1,3-雙(N-咔唑基)苯(簡稱：mCP)、3,6-雙(3,5-二苯基苯基)-9-苯基咔唑(簡稱：CzTP)、3,6-二(9H-咔唑-9-基)-9-苯基-9H-咔唑(簡稱：PhCzGI)、2,8-二(9H-咔唑-9-基)-二苯并噻吩(簡稱：Cz2DBT)、4-{3-[3-(9-苯基-9H-茀-9-基)苯基]苯基}二苯并呋喃(簡稱：mmDBFFLBi-II)、4,4',4"-(苯-1,3,5-三基)三(二苯并呋喃)(簡稱：DBF3P-II)、1,3,5-三(二苯并噻吩-4-基)-苯(簡稱：DBT3P-II)、2,8-二苯基-4-[4-(9-苯基-9H-茀-9-基)苯基]二苯并噻吩(簡稱：DBTFLP-III)、4-[4-(9-苯基-9H-茀-9-基)苯基]-6-苯基二苯并噻吩(簡稱：DBTFLP-IV)、4-[3-(聯伸三苯-2-基)苯基]二苯并噻吩(簡稱：mDBTPTp-II)等胺化合物、咔唑化合物、噻吩化合物、呋喃化合物、茀化合物、聯伸三苯化合物、菲化合物等。在此所述的物質主要是具有1×10-6cm2/Vs以上的電洞移動率的物質。但是，只要是電洞傳輸性高於電子傳輸性的物質，就可以使用上述物質以外的物質。
作為電子傳輸性材料，可以使用電子傳輸性比電洞傳輸性高的材料，較佳為使用具有1×10-6cm2/Vs以 上的電子移動率的材料。作為容易接收電子的材料(具有電子傳輸性的材料)，可以使用含氮雜芳族化合物等缺π電子型雜芳族化合物或金屬錯合物等。明確而言，可以舉出包含喹啉配體、苯并喹啉配體、
Figure 110103037-A0202-12-0156-177
唑配體或噻唑配體等的金屬錯合物。另外，可以舉出
Figure 110103037-A0202-12-0156-178
二唑衍生物、三唑衍生物、啡啉衍生物、吡啶衍生物、聯吡啶衍生物、嘧啶衍生物等。另外，該電子傳輸性材料也可以是高分子化合物。此外，也可以是上述高分子化合物所包括的具有電子傳輸性的骨架或者具有缺π電子型雜芳族骨架的高分子化合物。
例如，可以舉出如下具有喹啉骨架或苯并喹啉骨架的金屬錯合物等，諸如：三(8-羥基喹啉)鋁(III)(簡稱：Alq)、三(4-甲基-8-羥基喹啉)鋁(III)(簡稱：Almq3)、雙(10-羥基苯并[h]喹啉)鈹(II)(簡稱：BeBq2)、雙(2-甲基-8-羥基喹啉)(4-苯基苯酚)鋁(III)(簡稱：BAlq)、雙(8-羥基喹啉)鋅(II)(簡稱：Znq)等。另外，除此之外，還可以使用如雙[2-(2-苯并
Figure 110103037-A0202-12-0156-179
唑基)苯酚]鋅(II)(簡稱：ZnPBO)、雙[2-(2-苯并噻唑基)苯酚]鋅(II)(簡稱：ZnBTZ)等具有
Figure 110103037-A0202-12-0156-180
唑類、噻唑類配體的金屬錯合物等。再者，除了金屬錯合物以外，還可以使用2-(4-聯苯基)-5-(4-三級丁苯基)-1,3,4-
Figure 110103037-A0202-12-0156-181
二唑(簡稱：PBD)、1,3-雙[5-(對三級丁苯基)-1,3,4-
Figure 110103037-A0202-12-0156-182
二唑-2-基]苯(簡稱：OXD-7)、9-[4-(5-苯基-1,3,4-
Figure 110103037-A0202-12-0156-183
二唑-2-基)苯基]-9H-咔唑(簡稱：CO11)、3-(4-聯苯基)-4-苯基-5-(4-三級丁苯基)-1,2,4-三唑(簡稱：TAZ)、9-[4-(4,5-二苯基- 4H-1,2,4-三唑-3-基)苯基]-9H-咔唑(簡稱：CzTAZ1)、2,2',2"-(1,3,5-苯三基)三(1-苯基-1H-苯并咪唑)(簡稱：TPBI)、2-[3-(二苯并噻吩-4-基)苯基]-1-苯基-1H-苯并咪唑(簡稱：mDBTBIm-II)、紅啡啉(簡稱：BPhen)、浴銅靈(簡稱：BCP)等雜環化合物；2-[3-(二苯并噻吩-4-基)苯基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-184
啉(簡稱：2mDBTPDBq-II)、2-[3'-(二苯并噻吩-4-基)聯苯-3-基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-185
啉(簡稱：2mDBTBPDBq-II)、2-[3'-(9H-咔唑-9-基)聯苯-3-基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-186
啉(簡稱：2mCzBPDBq)、2-[4-(3,6-二苯基-9H-咔唑-9-基)苯基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-187
啉(簡稱：2CzPDBq-III)，7-[3-(二苯并噻吩-4-基)苯基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-188
啉(簡稱：7mDBTPDBq-II)、6-[3-(二苯并噻吩-4-基)苯基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-189
啉(簡稱：6mDBTPDBq-II)、2-[3-(3,9'-聯-9H-咔唑-9-基)苯基]二苯并[f，h]喹
Figure 110103037-A0202-12-0157-190
啉(簡稱：2mCzCzPDBq)、4,6-雙[3-(菲-9-基)苯基]嘧啶(簡稱：4,6mPnP2Pm)、4,6-雙[3-(4-二苯并噻吩基)苯基]嘧啶(簡稱：4,6mDBTP2Pm-II)、4,6-雙[3-(9H-咔唑-9-基)苯基]嘧啶(簡稱：4,6mCzP2Pm)等具有二嗪骨架的雜環化合物；2-{4-[3-(N-苯基-9H-咔唑-3-基)-9H-咔唑-9-基]苯基}-4,6-二苯基-1,3,5-三嗪(簡稱：PCCzPTzn)等具有三嗪骨架的雜環化合物；3,5-雙[3-(9H-咔唑-9-基)苯基]吡啶(簡稱：35DCzPPy)、1,3,5-三[3-(3-吡啶基)苯基]苯(簡稱：TmPyPB)等具有吡啶骨架的雜環化合物；4,4'-雙(5-甲基苯并
Figure 110103037-A0202-12-0157-191
唑基-2-基)二苯乙烯(簡稱：BzOs)等雜芳族化合物。 在上述雜環化合物中，具有二嗪(嘧啶、吡嗪、嗒
Figure 110103037-A0202-12-0158-192
)骨架或吡啶骨架的雜環化合物穩定且可靠性良好，所以是較佳的。尤其是，具有上述骨架的雜環化合物具有高電子傳輸性，也有助於降低驅動電壓。另外，還可以使用高分子化合物諸如聚(2,5-吡啶二基)(簡稱：PPy)、聚[(9,9-二己基茀-2,7-二基)-共-(吡啶-3,5-二基)](簡稱：PF-Py)、聚[(9,9-二辛基茀-2,7-二基)-共-(2,2'-聯吡啶-6,6'-二基)](簡稱：PF-BPy)。在此所述的物質主要是具有1×10-6cm2/Vs以上的電子移動率的物質。注意，只要是電子傳輸性高於電洞傳輸性的物質，就可以使用上述物質以外的物質。
此外，也可以使用具有從上述電洞傳輸性材料和電子傳輸性材料去除1個或2個氫的結構的高分子化合物。
上述發光層150可以利用蒸鍍法(包括真空蒸鍍法)、噴墨法、塗佈法、噴嘴印刷法、凹版印刷等的方法形成。
此外，在將高分子化合物用於發光層150的情況下，除了高分子化合物之外，還可以將其他材料用於發光層150。此時，該材料和上述高分子化合物較佳為溶解於相同的溶劑。
此外，在發光層150利用噴墨法、塗佈法、噴嘴印刷法、凹版印刷等的方法形成的情況下，例如可以使用如下溶劑：氯類溶劑諸如二氯乙烷、三氯乙烷、氯苯和二氯苯等；醚類溶劑諸如四氫呋喃、二氧六環、苯甲醚 和甲基苯甲醚等；芳烴類溶劑諸如甲苯、二甲苯、均三甲苯、乙苯、己基苯和環己基苯等；脂肪烴類溶劑諸如環己烷、甲基環己烷、戊烷、己烷、庚烷、辛烷、壬烷、癸烷、十二烷和二環己基等；酮類溶劑諸如丙酮、甲乙酮、環己烷、二苯甲酮和苯乙酮等；酯類溶劑諸如乙酸乙酯、乙酸丁酯、乙酸乙基溶纖劑、苯甲酸甲酯和乙酸苯酯等；多元醇類溶劑諸如乙二醇、甘油和己二醇等；醇類溶劑諸如異丙醇和環己醇等；亞碸類溶劑諸如二甲基亞碸等；以及醯胺類溶劑諸如甲基吡咯烷酮和二甲基甲醯胺等。此外，也可以使用一個或多個溶劑。
此外，發光層150也可以以兩層以上的多個層形成。例如，在從電洞傳輸層一側依次層疊第一發光層和第二發光層形成發光層150的情況下，作為第一發光層的高分子化合物使用具有電洞傳輸性的物質，作為第二發光層的高分子化合物使用具有電子傳輸性的物質。
[電洞注入層]
電洞注入層151具有藉由降低來自一對電極的一個(導電膜138或導電膜144)的電洞的注入能障促進電洞注入的功能，並例如使用過渡金屬氧化物、酞青衍生物或芳香胺等形成。作為過渡金屬氧化物可以舉出鉬氧化物、釩氧化物、釕氧化物、鎢氧化物、錳氧化物等。作為酞青衍生物，可以舉出酞青或金屬酞青等。作為芳香胺，可以舉出聯苯胺衍生物或伸苯基二胺衍生物等。另外，也可以使 用聚噻吩或聚苯胺等高分子化合物，作為其典型例子可以舉出作為被自摻雜的聚噻吩的聚(乙烯二氧噻吩)/聚(苯乙烯磺酸)等。此外，也可以舉出聚乙烯基咔唑及其衍生物、在側鏈或主鏈具有芳香胺骨架或富π電子型雜芳族骨架的聚亞芳及其衍生物等。
作為電洞注入層151，可以使用具有由電洞傳輸性材料和具有接收來自電洞傳輸性材料的電子的特性的材料構成的複合材料的層。或者，也可以使用包含具有接收電子的特性的材料的層與包含電洞傳輸性材料的層的疊層。在定態或者在存在有電場的狀態下，電荷的授受可以在這些材料之間進行。作為具有接收電子的特性的材料，可以舉出醌二甲烷衍生物、四氯苯醌衍生物、六氮雜聯伸三苯衍生物等有機受體。明確而言，可以舉出7,7,8,8-四氰基-2,3,5,6-四氟醌二甲烷(簡稱：F4-TCNQ)、氯醌、2,3,6,7,10,11-六氰-1,4,5,8,9,12-六氮雜聯伸三苯(簡稱：HAT-CN)等具有拉電子基團(鹵基或氰基)的化合物。另外，也可以使用過渡金屬氧化物、例如第4族至第8族金屬的氧化物。明確而言，可以使用氧化釩、氧化鈮、氧化鉭、氧化鉻、氧化鉬、氧化鎢、氧化錳、氧化錸等。特別較佳為使用氧化鉬，因為其在大氣中也穩定，吸濕性低，並且容易處理。
作為電洞傳輸性材料，可以使用電洞傳輸性比電子傳輸性高的材料，較佳為使用具有1×10-6cm2/Vs以上的電洞移動率的材料。明確而言，可以使用作為能夠用 於發光層150的電洞傳輸性材料而舉出的芳香胺、咔唑衍生物、芳烴、二苯乙烯衍生物等。上述電洞傳輸性材料也可以是高分子化合物。
[電洞傳輸層]
也可以在電洞注入層151與發光層150之間設置電洞傳輸層。電洞傳輸層是包含電洞傳輸性材料的層，可以使用作為電洞注入層151的材料所示的電洞傳輸性材料。電洞傳輸層具有將注入到電洞注入層151的電洞傳輸到發光層150的功能，所以較佳為具有與電洞注入層151的HOMO(Highest Occupied Molecular Orbital，也稱為最高佔據分子軌域)能階相同或接近的HOMO能階。
另外，較佳為使用具有1×10-6cm2/Vs以上的電洞移動率的物質。但是，只要是電洞傳輸性高於電子傳輸性的物質，就可以使用上述物質以外的物質。另外，包括具有高電洞傳輸性的物質的層不限於單層，還可以層疊兩層以上的由上述物質構成的層。
[電子傳輸層]
也可以在發光層150與電子注入層之間設置電子傳輸層。電子傳輸層具有將從一對電極中的另一個(導電膜138或導電膜144)經過電子注入層154注入的電子傳輸到發光層150的功能。作為電子傳輸性材料，可以使用電子傳輸性比電洞傳輸性高的材料，較佳為使用具有1×10-6cm2/Vs 以上的電子移動率的材料。作為容易接收電子的材料(具有電子傳輸性的材料)，可以使用含氮雜芳族化合物等缺π電子型雜芳族化合物或金屬錯合物等。明確而言，可以舉出作為能夠用於發光層150的電子傳輸性材料而舉出的包括喹啉配體、苯并喹啉配體、
Figure 110103037-A0202-12-0162-193
唑配體或噻唑配體的金屬錯合物。此外，可以舉出
Figure 110103037-A0202-12-0162-194
二唑衍生物、三唑衍生物、啡啉衍生物、吡啶衍生物、聯吡啶衍生物和嘧啶衍生物等。此外，可以舉出聚亞苯、聚茀及其衍生物等高分子化合物。另外，較佳為具有1×10-6cm2/Vs以上的電子移動率的物質。只要是電子傳輸性高於電洞傳輸性的物質，就可以使用上述物質以外的物質。另外，電子傳輸層不限於單層，還可以層疊兩層以上的由上述物質構成的層。
另外，還可以在電子傳輸層與發光層150之間設置控制電子載子的移動的層。該層是對上述電子傳輸性高的材料添加少量的電子俘獲性高的物質的層，藉由抑制電子載子的移動，可以調節載子的平衡。這種結構對抑制因電子穿過發光層而引起的問題(例如元件壽命的下降)發揮很大的效果。
[電子注入層]
電子注入層154具有藉由降低來自導電膜144的電子注入能障促進電子注入的功能，例如可以使用第1族金屬、第2族金屬或它們的氧化物、鹵化物、碳酸鹽等。另外，也可以使用上述電子傳輸性材料和具有對電子傳輸性 材料供應電子的特性的材料的複合材料。作為具有供應電子特性的材料，可以舉出第1族金屬、第2族金屬或它們的氧化物等。明確而言，可以使用氟化鋰(LiF)、氟化鈉(NaF)、氟化銫(CsF)、氟化鈣(CaF2)及鋰氧化物(LiOx)等鹼金屬、鹼土金屬或這些金屬的化合物。另外，可以使用氟化鉺(ErF3)等稀土金屬化合物。另外，也可以將電子鹽用於電子注入層154。作為該電子鹽，例如可以舉出對鈣和鋁的混合氧化物以高濃度添加電子的物質等。另外，也可以將能夠用於電子傳輸層的物質用於電子注入層154。
另外，也可以將有機化合物與電子予體(施體)混合形成的複合材料用於電子注入層154。這種複合材料因為藉由電子予體在有機化合物中產生電子而具有優異的電子注入性和電子傳輸性。在此情況下，有機化合物較佳為在傳輸所產生的電子方面性能優異的化合物，明確而言，例如，可以使用如上所述的構成電子傳輸層的化合物(金屬錯合物、雜芳族化合物等)。作為電子予體，只要是對有機化合物呈現電子供給性的物質即可。明確而言，較佳為使用鹼金屬、鹼土金屬和稀土金屬，可以舉出鋰、銫、鎂、鈣、鉺、鐿等。另外，較佳為使用鹼金屬氧化物或鹼土金屬氧化物，可以舉出鋰氧化物、鈣氧化物、鋇氧化物等。此外，還可以使用氧化鎂等路易士鹼。另外，也可以使用四硫富瓦烯(簡稱：TTF)等有機化合物。
另外，上述發光層、電洞注入層、電洞傳輸層、電子傳輸層及電子注入層都可以藉由蒸鍍法(包括真 空蒸鍍法)、噴墨法、塗佈法、噴嘴印刷法、凹版印刷等方法形成。此外，作為上述發光層、電洞注入層、電洞傳輸層、電子傳輸層及電子注入層，除了上述材料之外，也可以使用量子點等無機化合物。
作為構成量子點的材料，可以舉出第十四族元素、包含多個第十四族元素的化合物、第十五族元素、第十六族元素、第四族至第十四族的元素和第十六族元素的化合物、第二族元素和第十六族元素的化合物、第十三族元素和第十五族元素的化合物、第十三族元素和第十七族元素的化合物、第十四族元素和第十五族元素的化合物、第十一族元素和第十七族元素的化合物、氧化鐵類、氧化鈦類、硫系尖晶石(spinel chalcogenide)類、半導體簇等。
明確而言，可以舉出硒化鎘(CdSe)、硫化鎘(CdS)、碲化鎘(CdTe)、硒化鋅(ZnSe)、氧化鋅(ZnO)、硫化鋅(ZnS)、碲化鋅(ZnTe)、硫化汞(HgS)、硒化汞(HgSe)、確化汞(HgTe)、砷化銦(InAs)、磷化銦(InP)、砷化鎵(GaAs)、磷化鎵(GaP)、氮化銦(InN)、氮化鎵(GaN)、銻化銦(InSb)、銻化鎵(GaSb)、磷化鋁(AlP)、砷化鋁(AlAs)、銻化鋁(AlSb)、硒化鉛(II)(PbSe)、碲化鉛(II)(PbTe)、硫化鉛(II)(PbS)、硒化銦(In2Se3)、碲化銦(In2Te3)、硫化銦(In2S3)、硒化鎵(Ga2Se3)、硫化砷(III)(As2S3)、硒化砷(III)(As2Se3)、碲化砷(III)(As2Te3)、硫化銻(III)(Sb2S3)、硒化銻(III)(Sb2Se3)、碲化銻 (III)(Sb2Te3)、硫化鉍(III)(Bi2S3)、硒化鉍(III)(Bi2Se3)、碲化鉍(III)(Bi2Te3)、矽(Si)、碳化矽(SiC)、鍺(Ge)、錫(Sn)、硒(Se)、碲(Te)、硼(B)、碳(C)、磷(P)、氮化硼(BN)、磷化硼(BP)、砷化硼(BAs)、氮化鋁(AlN)、硫化鋁(Al2S3)、硫化鋇(BaS)、硒化鋇(BaSe)、碲化鋇(BaTe)、硫化鈣(CaS)、硒化鈣(CaSe)、碲化鈣(CaTe)、硫化鈹(BeS)、硒化鈹(BeSe)、碲化鈹(BeTe)、硫化鎂(MgS)、硒化鎂(MgSe)、硫化鍺(GeS)、硒化鍺(GeSe)、碲化鍺(GeTe)、硫化錫(IV)(SnS2)、硫化錫(II)(SnS)、硒化錫(II)(SnSe)、碲化錫(II)(SnTe)、氧化鉛(II)(PbO)、氟化銅(I)(CuF)、氯化銅(I)(CuCl)、溴化銅(I)(CuBr)、碘化銅(I)(CuI)、氧化銅(I)(Cu2O)、硒化銅(I)(Cu2Se)、氧化鎳(II)(NiO)、氧化鈷(II)(CoO)、硫化鈷(II)(CoS)、四氧化三鐵(Fe3O4)、硫化鐵(II)(FeS)、氧化錳(II)(MnO)、硫化鉬(IV)(MoS2)、氧化釩(II)(VO)、氧化釩(IV)(VO2)、氧化鎢(IV)(WO2)、氧化鉭(V)(Ta2O5)、氧化鈦(TiO2、Ti2O5、Ti2O3、Ti5O9等)、氧化鋯(ZrO2)、氮化矽(Si3N4)、氮化鍺(Ge3N4)、氧化鋁(Al2O3)、鈦酸鋇(BaTiO3)、硒鋅鎘的化合物(CdZnSe)、銦砷磷的化合物(InAsP)、鎘硒硫的化合物(CdSeS)、鎘硒碲的化合物(CdSeTe)、鋅鎘硒的化合物(ZnCdSe)、銦鎵砷的化合物(InGaAs)、銦鎵硒的化合物(InGaSe)、銦硒硫化合物(InSeS)、銅銦硫的化合物(例如，CuInS2)以及它們的組合等，但是不侷限於此。此外，也可以使用以任意比率表示組成的所謂的合金型量子 點。例如，因為由CdSxSe1-x(x為0至1的任意數)表示的合金型量子點可以藉由改變x的比率來改變發光波長，所以合金型量子點是有效於得到藍色發光的手段之一。
作為量子點的結構，有核型、核殼(Core Shell)型、核多殼(Core Multishell)型等。可以使用上述任一個，但是藉由使用覆蓋核且具有更寬的能帶間隙的第二無機材料來形成殼，可以減少存在於奈米晶表面上的缺陷或懸空鍵的影響，從而可以大幅度地提高發光的量子效率。由此，較佳為使用核殼型或核多殼型的量子點。作為殼的例子，可以舉出硫化鋅(ZnS)或氧化鋅(ZnO)。
此外，在量子點中，由於表面原子的比例高，因此反應性高而容易發生聚集。因此，量子點的表面較佳為附著有保護劑或設置有保護基。由此可以防止聚集並提高對溶劑的溶解性。此外，還可以藉由降低反應性來提高電穩定性。作為保護劑(或保護基)，例如可以舉出：月桂醇聚氧乙烯醚、聚氧乙烯硬脂基醚、聚氧乙烯硬脂基醚等的聚氧乙烯烷基醚類；三丙基膦、三丁基膦、三己基膦、三辛基膦等的三烷基膦類；聚氧乙烯n-辛基苯基醚、聚氧乙烯n-壬基苯基醚等的聚氧乙烯烷基苯基醚類；三(n-己基)胺、三(n-辛基)胺、三(n-癸基)胺等的三級胺類；三丙基氧化膦、三丁基氧化膦、三己基氧化膦、三辛基氧化膦、三癸基氧化膦等的有機磷化合物；聚乙二醇二月桂酸酯、聚乙二醇二硬脂酸酯等的聚乙二醇二酯類；吡啶、二甲基吡啶、紫菫定酚、喹啉類的含氮芳香化合物等的有 機氮化合物；己基胺、辛基胺、癸基胺、十二烷基胺、十四烷基胺、十六烷基胺、十八烷基胺等的胺基鏈烷類；二丁基硫醚等的二烷基硫醚類；二甲亞碸、二丁亞碸等的二烷亞碸類；噻吩等的含硫芳香化合物等的有機硫化合物；棕櫚酸、硬脂酸、油酸等的高級脂肪酸；乙醇類；失水山梨醇脂肪酸酯類；脂肪酸改性聚酯類；三級胺類改性聚氨酯類；聚乙烯亞胺類等。
另外，量子點也可以是棒狀的量子杆。因為量子杆呈現向c軸方向偏振的具有指向性的光，所以藉由將量子杆用作發光材料，可以得到外部量子效率優良的發光元件。
在作為發光層的發光材料使用量子點的情況下，該發光層的厚度為3nm至100nm，較佳為10nm至100nm，發光層所包含的量子點的比率為1vol.%至100vol.%。注意，較佳為只由量子點形成發光層。另外，在形成將該量子點用作發光材料而將其分散在主體材料中的發光層時，可以將量子點分散在主體材料中或將主體材料和量子點溶解或分散在適當的液體介質中，並使用濕處理(旋塗法、澆鑄法、染料塗布法、刮塗法、輥塗法、噴墨法、印刷法、噴塗法、簾式塗布法、朗繆爾-布羅基特(Langmuir Blodgett)法等)形成。
作為用於濕處理的液體介質，例如可以使用：甲乙酮、環己酮等的酮類；乙酸乙酯等的甘油脂肪酸酯類；二氯苯等的鹵化芳烴類；甲苯、二甲苯、均三甲 苯、環己基苯等的芳烴類；環己烷、十氫化萘、十二烷等的脂肪烴類；二甲基甲醯胺(DMF)、二甲亞碸(DMSO)等的有機溶劑。
[一對電極]
導電膜138及導電膜144被用作發光元件的陽極或陰極。導電膜138及導電膜144可以使用金屬、合金、導電性化合物以及它們的混合物或疊層體等形成。
導電膜138和導電膜144除了實施方式1所示的材料之外還可以使用如下材料形成。
導電膜138和導電膜144中的一個較佳為具有反射膜，該反射膜較佳為使用具有反射光的功能的導電性材料形成。作為該導電性材料，可以舉出包含鋁(Al)或包含Al的合金等。作為包含Al的合金，可以舉出包含Al及L(L表示鈦(Ti)、釹(Nd)、鎳(Ni)和鑭(La)中的一個或多個)的合金等，例如為包含Al及Ti的合金或者包含Al、Ni及La的合金等。鋁具有低電阻率和高光反射率。此外，由於鋁在地殼中大量地含有且不昂貴，所以使用鋁可以降低發光元件的製造成本。此外，也可以使用銀(Ag)、包含Ag、N(N表示釔(Y)、Nd、鎂(Mg)、鐿(Yb)、Al、Ti、鎵(Ga)、鋅(Zn)、銦(In)、鎢(W)、錳(Mn)、錫(Sn)、鐵(Fe)、Ni、銅(Cu)、鈀(Pd)、銥(Ir)和金(Au)中的一個或多個)的合金等。作為包含銀的合金，例如可以舉出如下合金：包含銀、鈀及銅的合金；包含銀及銅的合 金；包含銀及鎂的合金；包含銀及鎳的合金；包含銀及金的合金；以及包含銀及鐿的合金等。除了上述材料以外，可以使用鎢、鉻(Cr)、鉬(Mo)、銅及鈦等的過渡金屬。
另外，從發光層獲得的光透過導電膜138和導電膜144中的一個或兩個被提取。由此，導電膜138和導電膜144中的至少一個較佳為使用具有使光透過的功能的導電性材料形成。作為該導電性材料，可以舉出可見光的穿透率為40%以上且100%以下，較佳為60%以上且100%以下，且電阻率為1×10-2Ω．cm以下的導電性材料。
此外，導電膜138及導電膜144也可以使用具有使光透過的功能及反射光的功能的導電性材料形成。作為該該導電性材料，可以舉出可見光的反射率為20%以上且80%以下，較佳為40%以上且70%以下，且電阻率為1×10-2Ω．cm以下的導電性材料。例如，可以使用具有導電性的金屬、合金和導電性化合物等中的一種或多種。明確而言，銦錫氧化物(Indium Tin Oxide，以下稱為ITO)、包含矽或氧化矽的銦錫氧化物(簡稱：ITSO)、氧化銦-氧化鋅(Indium Zinc Oxide)、含有鈦的氧化銦-錫氧化物、銦-鈦氧化物、包含氧化鎢及氧化鋅的氧化銦等金屬氧化物。另外，可以使用具有透過光的程度(較佳為1nm以上且30nm以下的厚度)的厚度的金屬膜。作為金屬，例如可以使用Ag、Ag及Al、Ag及Mg、Ag及Au以及Ag及Yb等的合金等。
注意，在本說明書等中，作為具有使光透過 的功能的材料，使用具有使可見光透過的功能及導電性的材料即可，例如有上述以ITO(Indium Tin Oxide)為代表的氧化物導電體、氧化物半導體或包含有機物的有機導電體。作為包含有機物的有機導電體，例如可以舉出包含混合有機化合物與電子予體(施體)而成的複合材料、包含混合有機化合物與電子受體(受體)而成的複合材料等。另外，也可以使用石墨烯等無機碳類材料。另外，該材料的電阻率較佳為1×105Ω．cm以下，更佳為1×104Ω．cm以下。
另外，可以藉由層疊多個上述材料形成導電膜138和導電膜144中的一個或兩個。
為了提高光提取效率，可以以與具有使光透過的功能的電極接觸的方式形成其折射率比該電極高的材料。作為該材料，可以使用具有使可見光透過的功能的材料，也可以使用具有導電性或者不具有導電性的材料。例如，除了上述氧化物導電體以外，還可以舉出氧化物半導體和有機物。作為有機物，例如可以舉出作為發光層、電洞注入層、電洞傳輸層、電子傳輸層或電子注入層例示出的材料。另外，可以使用無機碳類材料或具有透過光的程度的厚度的金屬薄膜，也可以層疊厚度為幾nm至幾十nm的多個層。
當導電膜138或導電膜144被用作陰極時，較佳為使用功函數小(3.8eV以下)的材料。例如，可以使用屬於元素週期表中的第1族或第2族的元素(例如，鋰、鈉及銫等鹼金屬、鈣或鍶等鹼土金屬、鎂等)、包含 上述元素的合金(例如，Ag及Mg或Al及Li)、銪(Eu)或Yb等稀土金屬、包含上述稀土金屬的合金、包含鋁、銀的合金等。
當導電膜138或導電膜144被用作陽極時，較佳為使用功函數大(4.0eV以上)的材料。
此外，導電膜138及導電膜144也可以是具有使光反射的功能的導電性材料和具有使光透過的功能的導電性材料的疊層。在此情況下，導電膜138及導電膜144具有調整光學距離的功能以便使來自各發光層的所希望的波長的光諧振而增強該波長的光，所以是較佳的。
作為導電膜138及導電膜144的成膜方法，可以適當地使用濺射法、蒸鍍法、印刷法、塗佈法、MBE(Molecular Beam Epitaxy：分子束磊晶)法、CVD法、脈衝雷射沉積法、ALD(Atomic Layer Deposition：原子層沉積)法等。
〈5-2.發光元件的製造方法〉
在此，參照圖55A至圖55D說明利用液滴噴射法形成EL層142的方法。圖55A至圖55D是說明EL層142的形成方法的剖面圖。
圖55A示出形成有絕緣膜136、導電膜138及絕緣膜140的基板。
首先，在作為絕緣膜140的開口部的導電膜138的露出部利用液滴噴射裝置683噴射液滴684，來形 成包含組成物的層685。液滴684是包含溶劑的組成物，附著於導電膜138上(參照圖55B)。
此外，也可以在減壓下進行噴射液滴684的製程。
接著，藉由去除包含組成物的層685中的溶劑而使其固化，形成EL層142(參照圖55C)。
作為去除溶劑的方法，可以進行乾燥製程或加熱製程。
接著，在EL層142上形成導電膜144，形成發光元件160(參照圖55D)。
如上所述，藉由利用液滴噴射法形成EL層142，可以選擇性地噴射組成物，因此可以減少材料的損失。另外，由於不需要經過用來進行形狀的加工的光微影製程等，所以可以使製程簡化，從而可以以低成本形成EL層。
注意，雖然圖55A至圖55D示出以一個層形成EL層142的製程，但是如圖54所示，在EL層142除了發光層150還包括功能層的情況下，也可以從導電膜138一側依次形成各層。此時，也可以藉由液滴噴射法形成電洞注入層151、電洞傳輸層152、發光層150、電子傳輸層153及電子注入層154，還可以藉由液滴噴射法形成電洞注入層151、電洞傳輸層152及發光層150且藉由蒸鍍法等形成電子傳輸層153及電子注入層154。此外，也可以藉由液滴噴射法和蒸鍍法等形成發光層。
電洞注入層151例如可以使用聚(乙烯二氧噻吩)/聚(苯乙烯磺酸)並利用液滴噴射法或旋塗法等塗佈法形成。此外，電洞傳輸層152可以使用電洞傳輸性材料諸如聚乙烯基咔唑並利用液滴噴射法或旋塗法等塗佈法形成。在形成電洞注入層151之後以及在形成電洞傳輸層152之後，也可以在大氣氛圍或氮等惰性氣體氛圍下進行加熱處理。
發光層150可以使用呈現選自紫色、藍色、藍綠色、綠色、黃綠色、黃色、橙色和紅色中的至少一個顏色的發光的高分子化合物或低分子化合物形成。作為高分子化合物及低分子化合物，可以使用呈現螢光或磷光的發光性有機化合物。藉由使用使高分子化合物及低分子化合物溶解於溶劑而得到的溶液，可以利用液滴噴射法或旋塗法等塗佈法形成發光層150。此外，在形成發光層150之後，也可以在大氣氛圍或氮等惰性氣體氛圍下進行加熱處理。此外，也可以以具有螢光性或磷光性的有機化合物為客體材料，將該客體材料分散於其激發能量比客體材料大的高分子化合物或低分子化合物。此外，發光層150既可以單獨使用該發光性有機化合物形成，又可以將該發光性有機化合物與其他物質混合形成。此外，發光層150也可以具有兩層結構。此時，兩層的發光層較佳為包含呈現彼此不同的發光顏色的發光性有機化合物。此外，在將低分子化合物用於發光層150的情況下，可以利用蒸鍍法形成。
電子傳輸層153可以使用電子傳輸性高的物質形成。此外，電子注入層154可以使用電子注入性高的物質形成。另外，電子傳輸層153及電子注入層154可以利用蒸鍍法形成。
導電膜144可以利用蒸鍍法形成。導電膜144可以使用具有透光性的導電膜形成。此外，導電膜144也可以使用具有反射性的導電膜和具有透光性的導電膜的疊層形成。
另外，上述液滴噴射法(諸如噴墨法、噴嘴印刷法等)為包括如下單元的總稱，該單元為具有組成物的噴射口的噴嘴的單元或者具有一個或多個噴嘴的頭部等液滴噴射單元。
〈5-3.液滴噴射裝置〉
接著，參照圖56說明在液滴噴射法中利用的液滴噴射裝置。圖56是說明液滴噴射裝置1400的示意圖。
液滴噴射裝置1400包括液滴噴射單元1403。液滴噴射單元1403包括頭部1405、頭部1412。
藉由由電腦1410控制與頭部1405、頭部1412連接的控制單元1407，可以描畫預先程式設計了的圖案。
另外，作為描畫的時機，例如可以以形成在基板1402上的標記1411為基準而進行描畫。或者，也可以以基板1402的邊緣為基準而確定基準點。在此，利用 成像單元1404檢測出標記1411，將藉由影像處理單元1409轉換為數位信號的標記1411利用電腦1410識別而產生控制信號，以將該控制信號傳送至控制單元1407。
作為成像單元1404，可以利用使用電荷耦合器(CCD)、互補型金屬氧化物半導體(CMOS)的影像感測器等。另外，在基板1402上需要形成的圖案的資料存儲於存儲介質1408，可以基於該資料將控制信號傳送至控制單元1407，來分別控制液滴噴射單元1403的頭部1405、頭部1412等各頭部。噴射的材料分別從材料供應源1413、材料供應源1414藉由管道供應到頭部1405、頭部1412。
頭部1405的內部包括以虛線所示的填充液狀材料的空間1406及噴射口的噴嘴。在此未圖示，但是頭部1412具有與頭部1405相同的內部結構。藉由將頭部1405的噴嘴的尺寸與頭部1412的噴嘴的尺寸不同，可以使用不同的材料同時描畫具有不同的寬度的圖案。使用一個頭部可以噴射多種發光材料且描畫圖案，於是在對廣區域描畫圖案的情況下，為了提高處理量，同時使用多個噴嘴噴射同一發光材料而可以描畫圖案。在使用大型基板的情況下，頭部1405和頭部1412在圖56所示的箭頭的X、Y或Z的方向上自由地對基板進行掃描，可以自由地設定描畫的區域，由此可以在一個基板上描畫多個相同的圖案。
另外，可以在減壓下進行噴射組成物的製 程。可以在加熱基板的狀態下噴射組成物。在噴射組成物之後，進行乾燥製程和燒成製程中的一個或兩個。乾燥製程及燒成製程都是一種加熱處理的製程，各製程的目的、溫度及時間不同。乾燥製程及燒成製程在常壓或減壓下藉由雷射的照射、快速熱退火或加熱爐的使用等進行。注意，對進行該加熱處理的時機、加熱處理的次數沒有特別的限制。為了進行良好的乾燥製程及燒成製程，其溫度依賴於基板的材料及組成物的性質。
如上所述，可以利用液滴噴射裝置形成EL層142。
本實施方式所示的結構可以與其他實施方式適當地組合而實施。
實施方式6
在本實施方式中，參照圖57A至圖64對能夠用於本發明的一個實施方式的氧化物半導體層的組成及氧化物半導體的結構等進行說明。
〈6-1.氧化物半導體的組成〉
首先，對氧化物半導體的組成進行說明。
氧化物半導體較佳為至少包含銦或鋅。特別較佳為包含銦及鋅。另外，較佳的是，除此之外，還包含鋁、鎵、釔或錫等。另外，也可以包含硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢或鎂等中的一 種或多種。
在此，考慮氧化物半導體包含銦、元素M及鋅的情況。注意，元素M為鋁、鎵、釔或錫等。除了上述以外，元素M也可以為硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。注意，作為元素M也可以組合多個上述元素。
首先，參照圖57A、圖57B及圖57C對根據本發明的一個實施方式的氧化物半導體所包含的銦、元素M及鋅的原子個數比的較佳的範圍進行說明。注意，圖57A至圖57C不示出氧的原子個數比。另外，將氧化物半導體所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]、[Zn]。
在圖57A、圖57B及圖57C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1
Figure 110103037-A0202-12-0177-195
α
Figure 110103037-A0202-12-0177-196
1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及[In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子個數比的(β
Figure 110103037-A0202-12-0177-198
0)的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線、[In]：[M]：[Zn]=1：4：β的原子個數比的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線及[In]：[M]：[Zn]=5：1：β的原子個數比的線。
此外，雙點劃線示出原子個數比為 [In]：[M]：[Zn]=(1+γ)：2：(1-γ)(-1
Figure 110103037-A0202-12-0178-199
γ
Figure 110103037-A0202-12-0178-200
1)的線。此外，圖57A至圖57C所示的具有[In]：[M]：[Zn]=0：2：1的原子個數比或其近似值的氧化物半導體容易具有尖晶石型結晶結構。
圖57A和圖57B示出本發明的一個實施方式的氧化物半導體所包含的銦、元素M及鋅的較佳的原子個數比範圍的例子。
作為一個例子，圖58示出[In]：[M]：[Zn]=1：1：1的InMZnO4的結晶結構。圖58是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖58所示的包含M、Zn、氧的層(以下，(M，Zn)層)中的金屬元素表示元素M或鋅。此時，元素M和鋅的比例相同。元素M和鋅可以相互置換，其排列不規則。
InMZnO4具有層狀的結晶結構(也稱為層狀結構)，如圖58所示，相對於每兩個包含元素M、鋅及氧的(M，Zn)層有一個包含銦及氧的層(以下，In層)。
另外，銦和元素M可以相互置換。因此，當以銦取代(M，Zn)層中的元素M時，也可以將該層表示為(In，M，Zn)層。在此情況下，具有相對於每兩個(In，M，Zn)層有一個In層的層狀結構。
[In]：[M]：[Zn]=1：1：2的原子個數比的氧化物半導體具有相對於每三個(M，Zn)層有一個In層的層狀結構。就是說，當[Zn]高於[In]及[M]時，在氧化物半導體晶化的情況下，相對於In層的(M，Zn)層的比例增加。
注意，當在氧化物半導體中相對於一個In層的(M，Zn)層的層數為非整數時，氧化物半導體可能具有多個相對於一個In層(M，Zn)層的層數為整數的層狀結構。例如，在[In]：[M]：[Zn]=1：1：1.5的情況下，氧化物半導體可能具有相對於每兩個(M，Zn)層有一個In層的層狀結構及相對於每三個(M，Zn)層有一個In層的層狀結構混合在一起的層狀結構。
例如，當使用濺射裝置形成氧化物半導體時，所形成的膜的原子個數比與靶材的原子個數比偏離。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
有時在氧化物半導體中，多個相共存(例如，二相共存、三相共存等)。例如，當原子個數比接近[In]：[M]：[Zn]=0：2：1時，尖晶石型結晶結構和層狀結晶結構的二相容易共存。當原子個數比接近[In]：[M]：[Zn]=1：0：0時，方鐵錳礦型結晶結構和層狀結晶結構的二相容易共存。當在氧化物半導體中多個相共存時，可能在不同的結晶結構之間形成晶界(也稱為grain boundary)。
藉由增高銦含量，可以提高氧化物半導體的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物半導體中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的氧化物半導體的載子移動率比銦含量低的氧化物半導體高。
另一方面，氧化物半導體的銦含量及鋅含量變低時，載子移動率變低。因此，當原子個數比為[In]：[M]：[Zn]=0：1：0或接近[In]：[M]：[Zn]=0：1：0時(例如，圖57C中的區域C)，絕緣性變高。
因此，本發明的一個實施方式的氧化物半導體較佳為具有圖57A的以區域A表示的原子個數比，此時該氧化物半導體易具有載子移動率高且晶界少的層狀結構。
圖57B中的區域B示出[In]：[M]：[Zn]=4：2：3或4：2：4.1的原子個數比及其附近值。附近值例如包含[In]：[M]：[Zn]=5：3：4的原子個數比。具有以區域B表示的原子個數比的氧化物半導體尤其具有高結晶性及優異的載子移動率。
注意，氧化物半導體形成層狀結構的條件不是僅由原子個數比決定的。根據原子個數比，形成層狀結構的難易度不同。即使在原子個數比相同的情況下，根據形成條件，有時具有層狀結構，有時不具有層狀結構。因此，圖示的區域是表示氧化物半導體具有層狀結構時的原子個數比的區域，區域A至區域C的邊界不嚴格。
〈6-2.氧化物半導體的載子密度〉
以下，對氧化物半導體的載子密度進行說明。
作為給氧化物半導體的載子密度帶來影響的因數，可以舉出氧化物半導體中的氧缺陷(Vo)或氧化物半 導體中的雜質等。
當氧化物半導體中的氧缺陷增多時，氫與該氧缺陷鍵合(也可以將該狀態稱為VoH)，而缺陷態密度增高。或者，當氧化物半導體中的雜質增多時，起因於該雜質的增多，缺陷態密度也增高。由此，可以藉由控制氧化物半導體中的缺陷態密度，控制氧化物半導體的載子密度。
下面，對將氧化物半導體用於通道區域的電晶體進行說明。
在以抑制電晶體的臨界電壓的負向漂移或降低電晶體的關態電流為目的的情況下，較佳為減少氧化物半導體的載子密度。在以降低氧化物半導體的載子密度為目的的情況下，可以降低氧化物半導體中的雜質濃度以降低缺陷態密度。在本說明書等中，將雜質濃度低且缺陷態密度低的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質的氧化物半導體的載子密度低於8×1015cm-3，較佳為低於1×1011cm-3，更佳為低於1×1010cm-3，且為1×10-9cm-3以上，即可。
另一方面，在以增加電晶體的通態電流或提高電晶體的場效移動率為目的的情況下，較佳為增加氧化物半導體的載子密度。在以增加氧化物半導體的載子密度為目的的情況下，稍微增加氧化物半導體的雜質濃度，或者稍微增高氧化物半導體的缺陷態密度即可。或者，較佳為縮小氧化物半導體的能帶間隙即可。例如，在得到電晶 體的Id-Vg特性的導通/截止比的範圍中，雜質濃度稍高或缺陷態密度稍高的氧化物半導體可以被看作實質上本質。此外，因電子親和力大而能帶間隙小的熱激發電子(載子)密度增高的氧化物半導體可以被看作實質上本質。另外，在使用電子親和力較大的氧化物半導體的情況下，電晶體的臨界電壓更低。
上述載子密度增高的氧化物半導體稍微被n型化。因此，也可以將載子密度增高的氧化物半導體稱為“Slightly-n”。
實質上本質的氧化物半導體的載子密度較佳為1×105cm-3以上且低於1×1018cm-3，進一步較佳為1×107cm-3以上且1×1017cm-3以下，進一步較佳為1×109cm-3以上且5×1016cm-3以下，進一步較佳為1×1010cm-3以上且1×1016cm-3以下，進一步較佳為1×1011cm-3以上且1×1015cm-3以下。
另外，藉由使用上述實質上本質的氧化物半導體，有時電晶體的可靠性得到提高。在此，使用圖59說明將氧化物半導體用於通道區域的電晶體的可靠性得到提高的理由。圖59是說明將氧化物半導體用於通道區域的電晶體中的能帶的圖。
在圖59中，GE表示閘極電極，GI表示閘極絕緣膜，OS表示氧化物半導體，SD表示源極電極或汲極電極。就是說，圖59是閘極電極、閘極絕緣膜、氧化物半導體、與氧化物半導體接觸的源極電極或汲極電極的能 帶的一個例子。
在圖59中，作為閘極絕緣膜使用氧化矽膜，將In-Ga-Zn氧化物用於氧化物半導體的結構。有可能形成在氧化矽膜中的缺陷的遷移能階(εf)會形成在離閘極絕緣膜的導帶底有3.1eV左右的位置，閘極電壓(Vg)為30V時的氧化物半導體與氧化矽膜的介面處的氧化矽膜的費米能階(Ef)會形成在離閘極絕緣膜的導帶底有3.6eV左右的位置。氧化矽膜的費米能階依賴於閘極電壓而變動。例如，藉由增大閘極電壓，氧化物半導體與氧化矽膜的介面處的氧化矽膜的費米能階(Ef)變低。圖59中的白色圓圈表示電子(載子)，圖59中的X表示氧化矽膜中的缺陷能階。
如圖59所示，在被施加閘極電壓的狀態下，例如，在載子被熱激發時，載子被缺陷能階(圖式中的X)俘獲，缺陷能階的充電狀態從正(“+”)變為中性(“0”)。就是說，當氧化矽膜的費米能階(Ef)加上述熱激發的能階的值比缺陷的遷移能階(εf)高時，氧化矽膜中的缺陷能階的充電狀態從正變為中性，電晶體的臨界電壓向正方向變動。
當使用電子親和力不同的氧化物半導體時，有時閘極絕緣膜與氧化物半導體的介面的費米能階的形成深度不同。當使用電子親和力較大的氧化物半導體時，在閘極絕緣膜與氧化物半導體的介面附近閘極絕緣膜的導帶底相對提高。此時，有可能形成在閘極絕緣膜中的缺陷能 階(圖59中的X)相對提高，因此閘極絕緣膜的費米能階與氧化物半導體的費米能階的能量差變大。當該能量差變大時，被閘極絕緣膜俘獲的電荷變少，例如，有可能形成在上述氧化矽膜中的缺陷能階的充電狀態變化變少，而可以減少閘極偏壓熱(Gate Bias Temperature：也稱為GBT)壓力中的電晶體的臨界電壓的變動。
另外，將氧化物半導體用於通道區域的電晶體可以減少晶界處的載子散射等，因此可以實現場效移動率高的電晶體。此外，可以實現可靠性高的電晶體。
此外，被氧化物半導體的缺陷能階俘獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在缺陷態密度高的氧化物半導體中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體中的雜質濃度是有效的。為了降低氧化物半導體中的雜質濃度，較佳為還降低靠近的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽等。
〈6-3.氧化物半導體的結構〉
下面，對氧化物半導體的結構進行說明。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、 a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序性而不具有長程有序性；等。
就是說，不能將穩定的氧化物半導體稱為完全非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
[CAAC-OS]
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
說明使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS進行分析時的情況。例如， 當利用out-of-plane法分析包含分類為空間群R-3m的InGaZnO4結晶的CAAC-OS的結構時，如圖60A所示，在繞射角(2θ)為31°附近出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可確認到在CAAC-OS中結晶具有c軸配向性，並且c軸朝向大致垂直於形成CAAC-OS的膜的面(也稱為被形成面)或頂面的方向。注意，除了2θ為31°附近的峰值以外，有時在2θ為36°附近時也出現峰值。2θ為36°附近的峰值起因於分類為空間群Fd-3m的結晶結構。因此，較佳的是，在CAAC-OS中不出現該峰值。
另一方面，當利用從平行於被形成面的方向使X射線入射到樣本的in-plane法分析CAAC-OS的結構時，在2θ為56°附近出現峰值。該峰值來源於InGaZnO4結晶的(110)面。並且，即使將2θ固定為56°附近並在以樣本面的法線向量為軸(Φ軸)旋轉樣本的條件下進行分析(Φ掃描)，也如圖60B所示的那樣觀察不到明確的峰值。另一方面，當對單晶InGaZnO4將2θ固定為56°附近來進行Φ掃描時，如圖60C所示，觀察到來源於相等於(110)面的結晶面的六個峰值。因此，由使用XRD的結構分析可以確認到CAAC-OS中的a軸和b軸的配向沒有規律性。
接著，說明利用電子繞射分析的CAAC-OS。例如，當對包含InGaZnO4結晶的CAAC-OS在平行於CAAC-OS的被形成面的方向上入射束徑為300nm的電子束時，有可能出現圖60D所示的繞射圖案(也稱為選區電 子繞射圖案)。在該繞射圖案中包含起因於InGaZnO4結晶的(009)面的斑點。因此，電子繞射也示出CAAC-OS所包含的顆粒具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，圖60E示出對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時的繞射圖案。從圖60E觀察到環狀的繞射圖案。因此，使用束徑為300nm的電子束的電子繞射也示出CAAC-OS所包含的顆粒的a軸和b軸不具有配向性。可以認為：圖60E中的第一環起因於InGaZnO4結晶的(010)面和(100)面等。另外，可以認為：圖60E中的第二環起因於(110)面等。
另外，在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察所獲取的CAAC-OS的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，可以觀察到多個顆粒。然而，即使在高解析度TEM影像中，有時也觀察不到顆粒與顆粒之間的明確的邊界，亦即晶界(grain boundary)。因此，可以說在CAAC-OS中，不容易發生起因於晶界的電子移動率的降低。
圖61A示出從大致平行於樣本面的方向觀察所獲取的CAAC-OS的剖面的高解析度TEM影像。利用球面像差校正(Spherical Aberration Corrector)功能得到高解析度TEM影像。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如 可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
從圖61A可確認到其中金屬原子排列為層狀的顆粒。並且可知一個顆粒的尺寸為1nm以上或者3nm以上。因此，也可以將顆粒稱為奈米晶(nc：nanocrystal)。另外，也可以將CAAC-OS稱為具有CANC(C-Axis Aligned nanocrystals：c軸配向奈米晶)的氧化物半導體。顆粒反映CAAC-OS的被形成面或頂面的凸凹並平行於CAAC-OS的被形成面或頂面。
另外，圖61B及圖61C示出從大致垂直於樣本面的方向觀察所獲取的CAAC-OS的平面的Cs校正高解析度TEM影像。圖61D及圖61E是藉由對圖61B及圖61C進行影像處理得到的影像。下面說明影像處理的方法。首先，藉由對圖61B進行快速傳立葉變換(FFT：Fast Fourier Transform)處理，獲取FFT影像。接著，以保留所獲取的FFT影像中的離原點2.8nm-1至5.0nm-1的範圍的方式進行遮罩處理。接著，對經過遮罩處理的FFT影像進行快速傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而獲取經過處理的影像。將所獲取的影像稱為FFT濾波影像。FFT濾波影像是從Cs校正高解析度TEM影像中提取出週期分量的影像，其示出晶格排列。
在圖61D中，以虛線示出晶格排列被打亂的部分。由虛線圍繞的區域是一個顆粒。並且，以虛線示出 的部分是顆粒與顆粒的聯結部。虛線呈現六角形，由此可知顆粒為六角形。注意，顆粒的形狀並不侷限於正六角形，不是正六角形的情況較多。
在圖61E中，以點線示出晶格排列一致的區域與其他晶格排列一致的區域之間的晶格排列的方向變化的部分，以虛線示出晶格排列的方向變化。在點線附近也無法確認到明確的晶界。當以點線附近的晶格點為中心周圍的晶格點相接時，可以形成畸變的六角形、五角形及/或七角形等。亦即，可知藉由使晶格排列畸變，可抑制晶界的形成。這可能是由於CAAC-OS可容許因如下原因而發生的畸變：a-b面方向上的原子排列的密度低或因金屬元素被取代而使原子間的鍵合距離產生變化等。
如上所示，CAAC-OS具有c軸配向性，其多個顆粒(奈米晶)在a-b面方向上連結而結晶結構具有畸變。因此，也可以將CAAC-OS稱為具有CAA crystal(c-axis-aligned a-b-plane-anchored crystal)的氧化物半導體。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此，可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原 子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
[nc-OS]
接著，對nc-OS進行說明。
說明使用XRD對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
另外，例如，當使包含InGaZnO4結晶的nc-OS薄片化，並在平行於被形成面的方向上使束徑為50nm的電子束入射到厚度為34nm的區域時，觀察到如圖62A所示的環狀繞射圖案(奈米束電子繞射圖案)。另外，圖62B示出將束徑為1nm的電子束入射到相同的樣本時的繞射圖案(奈米束電子繞射圖案)。從圖62B觀察到環狀區域內的多個斑點。因此，nc-OS在入射束徑為50nm的電子束時觀察不到秩序性，但是在入射束徑為1nm的電子束時確認到秩序性。
另外，當使束徑為1nm的電子束入射到厚度小於10nm的區域時，如圖62C所示，有時觀察到斑點被配置為準正六角形的電子繞射圖案。由此可知，nc-OS在厚度小於10nm的範圍內包含秩序性高的區域，亦即結晶。注意，因為結晶朝向各種各樣的方向，所以也有觀察 不到有規律性的電子繞射圖案的區域。
圖62D示出從大致平行於被形成面的方向觀察到的nc-OS的剖面的Cs校正高解析度TEM影像。在nc-OS的高解析度TEM影像中有如由輔助線所示的部分那樣能夠觀察到結晶部的區域和觀察不到明確的結晶部的區域。nc-OS所包含的結晶部的尺寸為1nm以上且10nm以下，尤其大多為1nm以上且3nm以下。注意，有時將其結晶部的尺寸大於10nm且是100nm以下的氧化物半導體稱為微晶氧化物半導體(microcrystalline oxide semiconductor)。例如，在nc-OS的高解析度TEM影像中，有時無法明確地觀察到晶界。注意，奈米晶的來源有可能與CAAC-OS中的顆粒相同。因此，下面有時將nc-OS的結晶部稱為顆粒。
如此，在nc-OS中，微小的區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中的原子排列具有週期性。另外，nc-OS在不同的顆粒之間觀察不到結晶定向的規律性。因此，在膜整體中觀察不到配向性。所以，有時nc-OS在某些分析方法中與a-like OS或非晶氧化物半導體沒有差別。
另外，由於在顆粒(奈米晶)之間結晶定向沒有規律性，所以也可以將nc-OS稱為包含RANC(Random Aligned nanocrystals：無規配向奈米晶)的氧化物半導體或包含NANC(Non-Aligned nanocrystals：無配向奈米晶)的氧化物半導體。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷態密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，nc-OS的缺陷態密度比CAAC-OS高。
[a-like OS]
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
圖63A和圖63B示出a-like OS的高解析度剖面TEM影像。圖63A示出電子照射開始時的a-like OS的高解析度剖面TEM影像。圖63B示出照射4.3×108e-/nm2的電子(e-)之後的a-like OS的高解析度剖面TEM影像。由圖63A和圖63B可知，a-like OS從電子照射開始時被觀察到在縱向方向上延伸的條狀明亮區域。另外，可知明亮區域的形狀在照射電子之後變化。明亮區域被估計為空洞或低密度區域。
由於a-like OS包含空洞，所以其結構不穩定。為了證明與CAAC-OS及nc-OS相比a-like OS具有不穩定的結構，下面示出電子照射所導致的結構變化。
作為樣本，準備a-like OS、nc-OS和CAAC-OS。每個樣本都是In-Ga-Zn氧化物。
首先，取得各樣本的高解析度剖面TEM影像。由高解析度剖面TEM影像可知，每個樣本都包括結 晶部。
已知InGaZnO4結晶的單位晶格具有所包括的三個In-O層和六個Ga-Zn-O層共計九個層在c軸方向上以層狀層疊的結構。這些彼此靠近的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)幾乎相等，由結晶結構分析求出其值為0.29nm。由此，以下可以將晶格條紋的間隔為0.28nm以上且0.30nm以下的部分看作InGaZnO4結晶部。晶格條紋對應於InGaZnO4結晶的a-b面。
圖64示出調查了各樣本的結晶部(22至30處)的平均尺寸的例子。注意，結晶部尺寸對應於上述晶格條紋的長度。由圖64可知，在a-like OS中，結晶部根據有關取得TEM影像等的電子的累積照射量逐漸變大。由圖64可知，在利用TEM的觀察初期尺寸為1.2nm左右的結晶部(也稱為初始晶核(initial nucleus))在電子(e-)的累積照射量為4.2×108e-/nm2時生長到1.9nm左右。另一方面，可知nc-OS和CAAC-OS在開始電子照射時到電子的累積照射量為4.2×108e-/nm2的範圍內，結晶部的尺寸都沒有變化。由圖64可知，無論電子的累積照射量如何，nc-OS及CAAC-OS的結晶部尺寸分別為1.3nm左右及1.8nm左右。此外，使用日立穿透式電子顯微鏡H-9000NAR進行電子束照射及TEM的觀察。作為電子束照射條件，加速電壓為300kV；電流密度為6.7×105e-/(nm2．s)；照射區域的直徑為230nm。
如此，有時電子照射引起a-like OS中的結晶部的生長。另一方面，在nc-OS和CAAC-OS中，幾乎沒有電子照射所引起的結晶部的生長。也就是說，a-like OS與CAAC-OS及nc-OS相比具有不穩定的結構。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且低於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且低於100%。注意，難以形成其密度低於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且低於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且低於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧 化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
本實施方式所示的結構可以與其他實施方式或實施例所示的結構適當地組合而實施。
實施方式7
在本實施方式中，使用圖65至圖67說明包括在上述實施方式中例示的半導體裝置的顯示裝置的一個例子。
〈7-1.顯示裝置的俯視圖〉
圖65是示出顯示裝置的一個例子的俯視圖。圖65所示的顯示裝置700包括：設置在第一基板701上的像素部702；設置在第一基板701上的源極驅動電路部704及閘極驅動電路部706；以圍繞像素部702、源極驅動電路部704及閘極驅動電路部706的方式設置的密封劑712；以及以與第一基板701對置的方式設置的第二基板705。注意，由密封劑712密封第一基板701及第二基板705。也就是說，像素部702、源極驅動電路部704及閘極驅動電路部706被第一基板701、密封劑712及第二基板705密封。注意，雖然在圖65中未圖示，但是在第一基板701與第二基板705之間設置有顯示元件。
另外，在顯示裝置700中，在第一基板701上的不由密封劑712圍繞的區域中設置有分別電連接於像素部702、源極驅動電路部704及閘極驅動電路部706的FPC(Flexible printed circuit：軟性印刷電路板)端子部708。另外，FPC端子部708連接於FPC716，並且藉由FPC716對像素部702、源極驅動電路部704及閘極驅動電路部706供應各種信號等。另外，像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708各與信號線710連接。由FPC716供應的各種信號等是藉由信號線710供應到像素部702、源極驅動電路部704、閘極驅動電路部706以及FPC端子部708的。
另外，也可以在顯示裝置700中設置多個閘極驅動電路部706。另外，作為顯示裝置700，雖然示出將源極驅動電路部704及閘極驅動電路部706形成在與像素部702相同的第一基板701上的例子，但是並不侷限於該結構。例如，可以只將閘極驅動電路部706形成在第一基板701上，或者可以只將源極驅動電路部704形成在第一基板701上。此時，也可以採用將形成有源極驅動電路或閘極驅動電路等的基板(例如，由單晶半導體膜、多晶半導體膜形成的驅動電路基板)形成於第一基板701的結構。另外，對另行形成的驅動電路基板的連接方法沒有特別的限制，而可以採用COG(Chip On Glass：晶粒玻璃接合)方法、打線接合方法等。
另外，顯示裝置700所包括的像素部702、源 極驅動電路部704及閘極驅動電路部706包括多個電晶體。
另外，顯示裝置700可以包括各種元件。作為該元件，例如可以舉出電致發光(EL)元件(包含有機物及無機物的EL元件、有機EL元件、無機EL元件、LED等)、發光電晶體元件(根據電流發光的電晶體)、電子發射元件、液晶元件、電子墨水元件、電泳元件、電濕潤(electrowetting)元件、電漿顯示器面板(PDP)、MEMS(微機電系統)、顯示器(例如柵光閥(GLV)、數位微鏡裝置(DMD)、數位微快門(DMS)元件、干涉調變(IMOD)元件等)、壓電陶瓷顯示器等。
此外，作為使用EL元件的顯示裝置的一個例子，有EL顯示器等。作為使用電子發射元件的顯示裝置的一個例子，有場致發射顯示器(FED)或SED方式平面型顯示器(SED：Surface-conduction Electron-emitter Display、表面傳導電子發射顯示器)等。作為使用液晶元件的顯示裝置的一個例子，有液晶顯示器(透射式液晶顯示器、半透射式液晶顯示器、反射式液晶顯示器、直觀式液晶顯示器、投射式液晶顯示器)等。作為使用電子墨水元件或電泳元件的顯示裝置的一個例子，有電子紙等。注意，當實現半透射式液晶顯示器或反射式液晶顯示器時，使像素電極的一部分或全部具有反射電極的功能，即可。例如，使像素電極的一部分或全部包含鋁、銀等，即可。並且，此時也可以將SRAM等記憶體電路設置在反射電極下。由 此，可以進一步降低功耗。
作為顯示裝置700的顯示方式，可以採用逐行掃描方式或隔行掃描方式等。另外，作為當進行彩色顯示時在像素中控制的顏色要素，不侷限於RGB(R表示紅色，G表示綠色，B表示藍色)這三種顏色。例如，可以由R像素、G像素、B像素及W(白色)像素的四個像素構成。或者，如PenTile排列，也可以由RGB中的兩個顏色構成一個顏色要素，並根據顏色要素選擇不同的兩個顏色來構成。或者可以對RGB追加黃色(yellow)、青色(cyan)、洋紅色(magenta)等中的一種以上的顏色。另外，各個顏色要素的點的顯示區域的大小可以不同。但是，所公開的發明不侷限於彩色顯示的顯示裝置，而也可以應用於黑白顯示的顯示裝置。
另外，為了將白色光(W)用於背光(有機EL元件、無機EL元件、LED、螢光燈等)使顯示裝置進行全彩色顯示，也可以使用彩色層(也稱為濾光片)。作為彩色層，例如可以適當地組合紅色(R)、綠色(G)、藍色(B)、黃色(Y)等而使用。藉由使用彩色層，可以與不使用彩色層的情況相比進一步提高顏色再現性。此時，也可以藉由設置包括彩色層的區域和不包括彩色層的區域，將不包括彩色層的區域中的白色光直接用於顯示。藉由部分地設置不包括彩色層的區域，在顯示明亮的影像時，有時可以減少彩色層所引起的亮度降低而減少功耗兩成至三成左右。但是，在使用有機EL元件或無機EL元件等自發光元件進 行全彩色顯示時，也可以從具有各發光顏色的元件發射R、G、B、Y、W。藉由使用自發光元件，有時與使用彩色層的情況相比進一步減少功耗。
此外，作為彩色化的方式，除了經過濾色片將上述白色光的一部分轉換為紅色、綠色及藍色的方式(濾色片方式)之外，還可以使用分別使用紅色、綠色及藍色的發光的方式(三色方式)以及將來自藍色光的發光的一部分轉換為紅色或綠色的方式(顏色轉換方式或量子點方式)。
〈7-2.顯示裝置的剖面圖〉
下面，參照圖66對使用實施方式1所示的半導體裝置100的顯示裝置的結構進行說明。此外，圖66是相當於圖65所示的點劃線Q-R的切斷面的剖面圖。
圖66所示的顯示裝置700在第一基板701與第二基板705之間包括電晶體Tr1、電晶體Tr2和發光元件160。
作為第一基板701及第二基板705，例如可以使用玻璃基板。此外，作為第一基板701及第二基板705，可以使用具有撓性的基板。作為該具有撓性的基板，例如可以舉出塑膠基板等。
此外，在第一基板701與第二基板705之間設置結構體778。結構體778是藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，該結構體778是為了控制第 一基板701與第二基板705之間的距離(單元間隙)而設置的。此外，作為結構體778，也可以使用球狀間隔物。
此外，在第一基板701上，設置實施方式1所說明的電晶體Tr1和電晶體Tr2。
電晶體Tr1及電晶體Tr2包括高度純化且氧缺陷的形成被抑制的氧化物半導體。因此，可以使電晶體Tr1及電晶體Tr2具有極低的關態電流，因此可以延長影像信號等電信號的保持時間，在開啟電源的狀態下也可以延長寫入間隔。因此，可以降低更新工作的頻率，由此可以抑制顯示裝置的功耗。
另外，電晶體Tr1及Tr2能夠得到較高的場效移動率，因此能夠進行高速驅動。例如，藉由將這種能夠進行高速驅動的電晶體用於顯示裝置，可以在同一基板上形成像素部的切換電晶體及用於驅動電路部的驅動電晶體。也就是說，因為作為驅動電路不需要另行使用由矽晶圓等形成的半導體裝置，所以可以縮減半導體裝置的構件數。另外，在像素部中也可以藉由使用能夠進行高速驅動的電晶體提供高品質的影像。
另外，在第二基板705一側，設置有用作黑矩陣的遮光膜738、用作濾色片的彩色膜736、與遮光膜738及彩色膜736接觸的絕緣膜734。
在本實施方式中，發光元件160採用頂部發射結構。因此，導電膜144具有透光性且使EL層142發射的光透過。注意，雖然在本實施方式中例示出頂部發射 結構，但是不侷限於此。例如，也可以應用於向導電膜138一側發射光的底部發射結構或向導電膜138一側及導電膜144一側的兩者發射光的雙面發射結構。
另外，在與發光元件160重疊的位置上設置有彩色膜736，並在與絕緣膜140重疊的位置設置有遮光膜738。彩色膜736及遮光膜738被絕緣膜734覆蓋。由密封膜732填充發光元件160與絕緣膜734之間。注意，雖然例示出在圖66所示的顯示裝置700中設置彩色膜736的結構，但是並不侷限於此。例如，在藉由分別塗布來形成EL層142時，也可以採用不設置彩色膜736的結構。
〈7-3.在顯示裝置中設置輸入輸出裝置的結構例子〉
也可以在圖66所示的顯示裝置700中設置輸入輸出裝置。作為該輸入輸出裝置例如可以舉出觸控面板等。
圖67示出在圖66所示的顯示裝置700中設置觸控面板791的結構
圖67是在圖66所示的顯示裝置700中設置觸控面板791的剖面圖。
觸控面板791是設置在基板705與彩色膜736之間的所謂In-Cell型觸控面板。觸控面板791在形成彩色膜736之前形成在基板705一側。
觸控面板791包括遮光膜738、絕緣膜792、電極793、電極794、絕緣膜795、電極796、絕緣膜 797。例如，藉由接近手指或觸控筆等檢測物件，可以檢測出電極793與電極794的互電容的變化。
此外，在絕緣膜140的上方示出電極793、電極794的交叉部。電極796藉由設置在絕緣膜795中的開口部與夾住電極794的兩個電極793電連接。此外，在圖67中示出設置有電極796的區域設置在像素部702中的結構，但是不侷限於此，例如也可以形成在閘極驅動電路部或源極驅動電路部中。
電極793及電極794設置在與遮光膜738重疊的區域。此外，電極793及電極794較佳為以不與發光元件160重疊的方式設置。換言之，電極793及電極794在與發光元件160重疊的區域具有開口部。也就是說，電極793及電極794具有網格形狀。藉由使電極793及電極794具有網格形狀，可以使發光元件160所發射的光透過。因此，由於因配置觸控面板791而導致的亮度下降極少，所以可以實現可見度高且功耗得到降低的顯示裝置。
電極793及電極794由於不與發光元件160重疊，所以電極793及電極794可以使用可見光的穿透率低的金屬材料。
因此，與使用可見光的穿透率高的氧化物材料的電極相比，可以降低電極793及電極794的電阻，由此可以提高觸控面板791的感測器靈敏度。
例如，電極793、794、796也可以使用導電奈米線。該奈米線的直徑平均值可以為1nm以上且100nm 以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。此外，作為上述奈米線可以使用Ag奈米線、Cu奈米線、Al奈米線等金屬奈米線或碳奈米管等。例如，在作為電極664、665、667中的任一個或全部使用Ag奈米線的情況下，能夠實現89%以上的可見光穿透率及40Ω/平方以上且100Ω/平方以下的片電阻值。
雖然在圖67中示出In-Cell型觸控面板的結構，但是不侷限於此。例如，也可以採用形成在顯示裝置700上的所謂On-Cell型觸控面板或貼合於顯示裝置700而使用的所謂Out-Cell型觸控面板。
如此，本發明的一個實施方式的顯示裝置可以與各種方式的觸控面板組合而使用。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式8
在本實施方式中，參照圖68對包括本發明的一個實施方式的半導體裝置的顯示裝置的一個例子進行說明。
〈8-1.顯示裝置的結構例子〉
圖68是示出包括本發明的一個實施方式的半導體裝置的顯示裝置的一個例子的方塊圖。
圖68所示的顯示裝置包括：像素部512；配置在像素部512的外側的閘極線驅動電路516；以及配置 在像素部512的外周的信號線驅動電路518。另外，像素部512包括多個像素電路514。
圖68所示的半導體裝置包括端子部517及保護電路513。另外，也可以不設置端子部517及保護電路513。
〈8-2.像素部及像素電路〉
像素部512包括配置為X行(X為2以上的自然數)Y列(Y為2以上的自然數)的用來驅動多個顯示元件的電路(以下，稱為像素電路514)，閘極線驅動電路516具有輸出選擇像素電路514的信號(掃描信號)的功能，信號線驅動電路518具有供應用來驅動像素電路514所包括的顯示元件的信號(資料信號)的功能。
另外，在圖68中例示出將多個像素電路514配置為矩陣狀(條紋配置)的結構，但是不侷限於此，例如也可以多個像素電路514採用三角狀排列、PenTile排列。另外，作為在進行彩色顯示時在像素電路514中被控制的顏色要素，可以舉出RGB(R是紅色、G是綠色、B是藍色)的三種顏色。在進行彩色顯示時在像素電路514中被控制的顏色要素不侷限於上述三種顏色，也可以是三種以上的顏色，例如可以是RGBW(W是白色)或者可以對RGB追加Y(黃色)、C(青色)、M(洋紅色)等中的一種以上。另外，各個顏色要素的點的顯示區域的大小可以不同。
另外，多個像素電路514的每一個包括發光元件及控制流過該發光元件的電流的驅動電晶體。藉由對發光元件施加電壓，電子和電洞從發光元件所包括的一對電極分別注入包含發光性有機化合物的層中，從而電流流過。然後，電子和電洞再結合，由此，發光性有機化合物達到激發態，並且當該激發態返回到基態時，獲得發光。根據這種機制，該發光元件被稱為電流激發型發光元件。
此外，像素電路514可以具有實施方式1所示的圖2的結構。藉由採用上述結構，可以提高顯示裝置的像素密度，所以是較佳的。
〈8-3.閘極線驅動電路及信號線驅動電路〉
閘極線驅動電路516和信號線驅動電路518中的任一個或兩個較佳為形成在與像素部512相同的基板上。由此，可以減少構件的數量或端子的數量。在閘極線驅動電路516和信號線驅動電路518中的任一個或兩個沒有形成在與像素部512相同的基板上的情況下，可以藉由COG方式或TAB(Tape Automated Bonding：捲帶自動接合)方式安裝閘極線驅動電路516和信號線驅動電路518中的任一個或兩個。
脈衝信號及資料信號分別藉由被供應掃描信號的多個掃描線GL之一及被供應資料信號的多個資料線DL之一被輸入到多個像素電路514中的每一個。另外，多個像素電路514的每一個被閘極線驅動電路516控制資 料信號的寫入及保持。例如，藉由掃描線GL_m(m是X以下的自然數)從閘極線驅動電路516對第m行第n列的像素電路514輸入脈衝信號，並根據掃描線GL_m的電位而藉由資料線DL_n(n是Y以下的自然數)從信號線驅動電路518對第m行第n列的像素電路514輸入資料信號。
閘極線驅動電路516具有移位暫存器等。閘極線驅動電路516藉由端子部517被輸入用來驅動移位暫存器的信號並輸出信號。例如，閘極線驅動電路516被輸入起動脈衝信號、時脈信號等並輸出脈衝信號。閘極線驅動電路516具有控制被供應掃描信號的佈線(以下稱為掃描線GL_1至GL_X)的電位的功能。另外，也可以設置多個閘極線驅動電路516，並藉由多個閘極線驅動電路516分別控制掃描線GL_1至GL_X。或者，閘極線驅動電路516具有能夠供應初始化信號的功能。但是，不侷限於此，閘極線驅動電路516也可以供應其他信號。例如，如圖68所示，閘極線驅動電路516與控制發光元件的電位的佈線(以下，稱為ANODE_1至ANODE_X)電連接。
信號線驅動電路518具有移位暫存器等。信號線驅動電路518藉由端子部517接收用來驅動移位暫存器的信號和從其中得出資料信號的信號(影像信號)。信號線驅動電路518具有根據影像信號生成寫入到像素電路514的資料信號的功能。此外，信號線驅動電路518具有響應於由於起動脈衝信號、時脈信號等的輸入產生的脈衝信號而控制資料信號的輸出的功能。另外，信號線驅動電 路518具有控制被供應資料信號的佈線(以下稱為資料線DL_1至DL_Y)的電位的功能。或者，信號線驅動電路518具有能夠供應初始化信號的功能。但是，不侷限於此，信號線驅動電路518可以供應其他信號。例如，信號線驅動電路518包括多個類比開關等。信號線驅動電路518藉由依次使多個類比開關開啟而可以輸出對影像信號進行時間分割所得到的信號作為資料信號。
〈8-4.保護電路〉
保護電路513例如連接於作為閘極線驅動電路516與像素電路514之間的佈線的掃描線GL。或者，保護電路513可以連接於作為信號線驅動電路518和像素電路514之間的佈線的資料線DL。或者，保護電路513可以連接於閘極線驅動電路516和像端子部517之間的佈線。或者，保護電路513可以連接於信號線驅動電路518和像端子部517之間的佈線。此外，端子部517具有用來從外部的電路對顯示裝置輸入電源、控制信號及影像信號的端子。
保護電路513具有在對與其連接的佈線供應一定範圍之外的電位時使該佈線與其他佈線之間導通的功能。藉由設置保護電路513，可以提高顯示裝置對因ESD(Electro Static Discharge：靜電放電)等而產生的過電流的耐性。另外，也可以採用閘極線驅動電路516與保護電路513連接的結構或信號線驅動電路518與保護電路 513連接的結構。或者，可以採用端子部517與保護電路513連接的結構。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式9
在本實施方式中，參照圖69至圖72B對包括本發明的一個實施方式的半導體裝置的顯示模組、電子裝置進行說明。
〈9-1.顯示模組〉
圖69所示的顯示模組7000在上蓋7001與下蓋7002之間包括連接於FPC7003的觸控面板7004、連接於FPC7005的顯示面板7006、背光7007、框架7009、印刷電路板7010、電池7011。
例如可以將本發明的一個實施方式的半導體裝置用於顯示面板7006。
上蓋7001及下蓋7002可以根據觸控面板7004及顯示面板7006的尺寸可以適當地改變形狀或尺寸。
觸控面板7004能夠是電阻膜式觸控面板或電容式觸控面板，並且能夠被形成為與顯示面板7006重疊。此外，也可以使顯示面板7006的相對基板(密封基板)具有觸控面板的功能。另外，也可以在顯示面板7006 的各像素內設置光感測器，而形成光學觸控面板。
背光7007具有光源7008。注意，雖然在圖69中例示出在背光7007上配置光源7008的結構，但是不侷限於此。例如，可以在背光7007的端部設置光源7008，並使用光擴散板。當使用有機EL元件等自發光型發光元件時，或者當使用反射式面板等時，可以採用不設置背光7007的結構。
框架7009除了具有保護顯示面板7006的功能以外還具有用來遮斷因印刷電路板7010的工作而產生的電磁波的電磁屏蔽的功能。此外，框架7009也可以具有散熱板的功能。
印刷電路板7010具有電源電路以及用來輸出視訊信號及時脈信號的信號處理電路。作為對電源電路供應電力的電源，既可以採用外部的商業電源，又可以採用來自另行設置的電池7011的電源。當使用商業電源時，可以省略電池7011。
此外，在顯示模組7000中還可以設置偏光板、相位差板、稜鏡片等構件。
〈9-2.電子裝置1〉
此外，圖70A至圖70E示出電子裝置的一個例子。
圖70A是安裝有取景器8100的照相機8000的外觀圖。
照相機8000包括外殼8001、顯示部8002、 操作按鈕8003、快門按鈕8004等。另外，照相機8000安裝有可裝卸的鏡頭8006。
在此，照相機8000具有能夠從外殼8001拆卸下鏡頭8006而交換的結構，鏡頭8006和外殼也可以被形成為一體。
藉由按下快門按鈕8004，照相機8000可以進行成像。另外，顯示部8002被用作觸控面板，也可以藉由觸摸顯示部8002進行成像。
照相機8000的外殼8001包括具有電極的嵌入器，除了可以與取景器8100連接以外，還可以與閃光燈裝置等連接。
取景器8100包括外殼8101、顯示部8102以及按鈕8103等。
外殼8101包括嵌合到照相機8000的嵌入器的嵌入器，可以將取景器8100安裝到照相機8000。另外，該嵌入器包括電極，可以將從照相機8000經過該電極接收的影像等顯示到顯示部8102上。
按鈕8103被用作電源按鈕。藉由利用按鈕8103，可以切換顯示部8102的顯示或非顯示。
本發明的一個實施方式的顯示裝置可以適用於照相機8000的顯示部8002及取景器8100的顯示部8102。
另外，在圖70A中，照相機8000與取景器8100是分開且可拆卸的電子裝置，但是也可以在照相機 8000的外殼8001中內置有具備顯示裝置的取景器。
此外，圖70B是示出頭戴顯示器8200的外觀的圖。
頭戴顯示器8200包括安裝部8201、鏡頭8202、主體8203、顯示部8204以及電纜8205等。另外，在安裝部8201中內置有電池8206。
藉由電纜8205，將電力從電池8206供應到主體8203。主體8203具備無線接收器等，能夠將所接收的影像資料等的影像資訊顯示到顯示部8204上。另外，藉由利用設置在主體8203中的相機捕捉使用者的眼球及眼瞼的動作，並根據該資訊算出使用者的視點的座標，可以利用使用者的視點作為輸入方法。
另外，也可以對安裝部8201的被使用者接觸的位置設置多個電極。主體8203也可以具有藉由檢測出根據使用者的眼球的動作而流過電極的電流，識別使用者的視點的功能。此外，主體8203可以具有藉由檢測出流過該電極的電流來監視使用者的脈搏的功能。安裝部8201可以具有溫度感測器、壓力感測器、加速度感測器等各種感測器，也可以具有將使用者的生物資訊顯示在顯示部8204上的功能。另外，主體8203也可以檢測出使用者的頭部的動作等，並與使用者的頭部的動作等同步地使顯示在顯示部8204上的影像變化。
可以對顯示部8204適用本發明的一個實施方式的顯示裝置。
圖70C、圖70D及圖70E是示出頭戴顯示器8300的外觀的圖。頭戴顯示器8300包括外殼8301、顯示部8302、帶狀的固定工具8304以及一對鏡頭8305。
使用者可以藉由鏡頭8305看到顯示部8302上的顯示。較佳的是，彎曲配置顯示部8302。藉由彎曲配置顯示部8302，使用者可以感受高真實感。注意，在本實施方式中，例示出設置一個顯示部8302的結構，但是不侷限於此，例如也可以採用設置兩個顯示部8302的結構。此時，在將每個顯示部配置在使用者的每個眼睛一側時，可以進行利用視差的三維顯示等。
可以將本發明的一個實施方式的顯示裝置適用於顯示部8302。因為包括本發明的一個實施方式的半導體裝置的顯示裝置具有極高的解析度，所以即使如圖70E那樣地使用鏡頭8305放大，也可以不使使用者看到像素而可以顯示現實感更高的影像。
〈9-3.電子裝置2〉
接著，圖71A至圖71G示出與圖70A至圖70E所示的電子裝置不同的電子裝置的例子。
圖71A至圖71G所示的電子裝置包括外殼9000、顯示部9001、揚聲器9003、操作鍵9005(包括電源開關或操作開關)、連接端子9006、感測器9007(該感測器具有測量如下因素的功能：力、位移、位置、速度、加速度、角速度、轉速、距離、光、液、磁、溫度、化學物 質、聲音、時間、硬度、電場、電流、電壓、電力、輻射線、流量、濕度、傾斜度、振動、氣味或紅外線)、麥克風9008等。
圖71A至圖71G所示的電子裝置具有各種功能。例如，可以具有如下功能：將各種資訊(靜態影像、動態影像、文字影像等)顯示在顯示部上的功能；觸控面板的功能；顯示日曆、日期或時間等的功能；藉由利用各種軟體(程式)控制處理的功能；進行無線通訊的功能；藉由利用無線通訊功能來連接到各種電腦網路的功能；藉由利用無線通訊功能，進行各種資料的發送或接收的功能；讀出儲存在存儲介質中的程式或資料來將其顯示在顯示部上的功能；等。注意，圖71A至圖71G所示的電子裝置可具有的功能不侷限於上述功能，而可以具有各種功能。另外，雖然在圖71A至圖71G中未圖示，但是電子裝置可以包括多個顯示部。此外，也可以在該電子裝置中設置照相機等而使其具有如下功能：拍攝靜態影像的功能；拍攝動態影像的功能；將所拍攝的影像儲存在存儲介質(外部存儲介質或內置於照相機的存儲介質)中的功能；將所拍攝的影像顯示在顯示部上的功能；等。
下面，詳細地說明圖71A至圖71G所示的電子裝置。
圖71A是示出電視機9100的透視圖。可以將例如是50英寸以上或100英寸以上的大型的顯示部9001組裝到電視機9100。
圖71B是示出可攜式資訊終端9101的透視圖。可攜式資訊終端9101例如具有電話機、電子筆記本和資訊閱讀裝置等中的一種或多種的功能。明確而言，可以將其用作智慧手機。另外，可攜式資訊終端9101可以設置有揚聲器9003、連接端子9006、感測器9007等。另外，可攜式資訊終端9101可以將文字及影像資訊顯示在其多個面上。例如，可以將三個操作按鈕9050(還稱為操作圖示或只稱為圖示)顯示在顯示部9001的一個面上。另外，可以將由虛線矩形表示的資訊9051顯示在顯示部9001的另一個面上。此外，作為資訊9051的例子，可以舉出提示收到來自電子郵件、SNS(Social Networking Services：社交網路服務)或電話等的資訊的顯示；電子郵件或SNS等的標題；電子郵件或SNS等的發送者姓名；日期；時間；電量；以及天線接收強度等。或者，可以在顯示有資訊9051的位置上顯示操作按鈕9050等代替資訊9051。
圖71C是示出可攜式資訊終端9102的透視圖。可攜式資訊終端9102具有將資訊顯示在顯示部9001的三個以上的面上的功能。在此，示出資訊9052、資訊9053、資訊9054分別顯示於不同的面上的例子。例如，可攜式資訊終端9102的使用者能夠在將可攜式資訊終端9102放在上衣口袋裡的狀態下確認其顯示(這裡是資訊9053)。明確而言，將打來電話的人的電話號碼或姓名等顯示在能夠從可攜式資訊終端9102的上方觀看這些資訊 的位置。使用者可以確認到該顯示而無需從口袋裡拿出可攜式資訊終端9102，由此能夠判斷是否接電話。
圖71D是示出手錶型可攜式資訊終端9200的透視圖。可攜式資訊終端9200可以執行行動電話、電子郵件、文章的閱讀及編輯、音樂播放、網路通訊、電腦遊戲等各種應用程式。此外，顯示部9001的顯示面被彎曲，能夠在所彎曲的顯示面上進行顯示。另外，可攜式資訊終端9200可以進行被通訊標準化的近距離無線通訊。例如，藉由與可進行無線通訊的耳麥相互通訊，可以進行免提通話。此外，可攜式資訊終端9200包括連接端子9006，可以藉由連接器直接與其他資訊終端進行資料的交換。另外，也可以藉由連接端子9006進行充電。此外，充電工作也可以利用無線供電進行，而不藉由連接端子9006。
圖71E、圖71F和圖71G是示出能夠折疊的可攜式資訊終端9201的透視圖。另外，圖71E是展開狀態的可攜式資訊終端9201的透視圖，圖71F是從展開狀態和折疊狀態中的一個狀態變為另一個狀態的中途的狀態的可攜式資訊終端9201的透視圖，圖71G是折疊狀態的可攜式資訊終端9201的透視圖。可攜式資訊終端9201在折疊狀態下可攜性好，在展開狀態下因為具有無縫拼接的較大的顯示區域而其顯示的一覽性強。可攜式資訊終端9201所包括的顯示部9001由鉸鏈9055所連接的三個外殼9000來支撐。藉由鉸鏈9055使兩個外殼9000之間彎 折，可以從可攜式資訊終端9201的展開狀態可逆性地變為折疊狀態。例如，可以以1mm以上且150mm以下的曲率半徑使可攜式資訊終端9201彎曲。
接著，圖72A和圖72B示出與圖70A至圖70E、圖71A至圖71G所示的電子裝置不同的電子裝置的例子。圖72A和圖72B是包括多個顯示面板的顯示裝置的透視圖。圖72A是多個顯示面板被捲繞時的透視圖，圖72B是展開多個顯示面板時的透視圖。
圖72A和圖72B所示的顯示裝置9500包括多個顯示面板9501、軸部9511、軸承部9512。多個顯示面板9501都包括顯示區域9502、具有透光性的區域9503。
多個顯示面板9501具有撓性。以其一部分互相重疊的方式設置相鄰的兩個顯示面板9501。例如，可以重疊相鄰的兩個顯示面板9501的各具有透光性的區域9503。藉由使用多個顯示面板9501，可以實現螢幕大的顯示裝置。另外，根據使用情況可以捲繞顯示面板9501，所以可以實現通用性高的顯示裝置。
圖72A和圖72B示出相鄰的顯示面板9501的顯示區域9502彼此分開的情況，但是不侷限於此，例如，也可以藉由沒有間隙地重疊相鄰的顯示面板9501的顯示區域9502，實現連續的顯示區域9502。
本實施方式所示的電子裝置具有包括用來顯示某些資訊的顯示部的特徵。注意，本發明的一個實施方式的半導體裝置也可以應用於不包括顯示部的電子裝置。
本實施方式可以將其至少一部分與本說明書所記載的其他實施方式適當的組合而實施。
102:基板
104:導電膜
106:絕緣膜
108:氧化物半導體膜
112a:導電膜
112b:導電膜
114:絕緣膜
116:絕緣膜
122a:導電膜
122b:導電膜
122c:導電膜
124:絕緣膜
126:絕緣膜
128:氧化物半導體膜
130:導電膜
134:絕緣膜
138:導電膜
140:絕緣膜
142:EL層
144:導電膜
160:發光元件
182:開口部
184:開口部
Tr1、Tr2:電晶體

Claims (9)

  1. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該電容器的一對電極中的另一方與該發光元件的一對電極中的一方電連接，該第一半導體膜及該第二半導體膜具有重疊的區域。
  2. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接， 該第二電晶體的源極電極及汲極電極中的一方與該第二電晶體的第二閘極電極電連接，該電容器的一對電極中的另一方與該發光元件的一對電極中的一方電連接，該第一半導體膜及該第二半導體膜具有重疊的區域。
  3. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該第二電晶體的第二閘極電極電連接，該電容器的一對電極中的另一方與該發光元件的一對電極中的一方電連接，該第一半導體膜具有第一通道形成區域，該第二半導體膜具有第二通道形成區域，該第一通道形成區域及該第二通道形成區域不具有重疊的區域，且該第一半導體膜及該第二半導體膜具有重疊的區域。
  4. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該第二電晶體的第二閘極電極電連接，該電容器的一對電極中的另一方與該發光元件的一對電極中的一方電連接，該第一半導體膜及該第二半導體膜具有重疊的區域，該第一電晶體的源極電極及汲極電極中的一方經由設於該第一半導體膜上的第一絕緣膜的開口部而與該第一半導體膜電連接，該第二半導體膜具有與該開口部重疊的區域。
  5. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極， 該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該第二電晶體的第二閘極電極電連接，該電容器的一對電極中的另一方與該發光元件的一對電極中的一方電連接，該第一半導體膜具有第一通道形成區域，該第二半導體膜具有第二通道形成區域，該第一通道形成區域及該第二通道形成區域不具有重疊的區域，且該第一半導體膜及該第二半導體膜具有重疊的區域，該第一電晶體的源極電極及汲極電極中的一方經由設於該第一半導體膜上的第一絕緣膜的開口部而與該第一半導體膜電連接，該第二半導體膜具有與該開口部重疊的區域。
  6. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電 容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的另一方、該發光元件的一對電極中的一方及該第二電晶體的第二閘極電極電連接，該第一半導體膜及該第二半導體膜具有重疊的區域。
  7. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的另一方、該發光元件的一對電極中的一方及該第二電晶體的第二閘極電極電連接，該第一半導體膜具有第一通道形成區域，該第二半導體膜具有第二通道形成區域，該第一通道形成區域及該第二通道形成區域不具有重 疊的區域，且該第一半導體膜及該第二半導體膜具有重疊的區域。
  8. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的另一方、該發光元件的一對電極中的一方及該第二電晶體的第二閘極電極電連接，該第一半導體膜及該第二半導體膜具有重疊的區域，該第一電晶體的源極電極及汲極電極中的一方經由設於該第一半導體膜上的第一絕緣膜的開口部而與該第一半導體膜電連接，該第二半導體膜具有與該開口部重疊的區域。
  9. 一種半導體裝置，其包括像素，該像素包括含有第一半導體膜的第一電晶體、含有第二半導體膜的第二電晶體、電容器及發光元件，該第一電晶體及該第二電晶體分別含有第一閘極電極 及第二閘極電極，該第一電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的一方及該第二電晶體的第一閘極電極電連接，該第一電晶體的第一閘極電極與該第一電晶體的第二閘極電極電連接，該第二電晶體的源極電極及汲極電極中的一方與該電容器的一對電極中的另一方、該發光元件的一對電極中的一方及該第二電晶體的第二閘極電極電連接，該第一半導體膜具有第一通道形成區域，該第二半導體膜具有第二通道形成區域，該第一通道形成區域及該第二通道形成區域不具有重疊的區域，且該第一半導體膜及該第二半導體膜具有重疊的區域，該第一電晶體的源極電極及汲極電極中的一方經由設於該第一半導體膜上的第一絕緣膜的開口部而與該第一半導體膜電連接，該第二半導體膜具有與該開口部重疊的區域。
TW110103037A 2015-12-28 2016-12-27 半導體裝置及包括半導體裝置的顯示裝置 TWI773105B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015-256849 2015-12-28
JP2015256694 2015-12-28
JP2015-256694 2015-12-28
JP2015256849 2015-12-28

Publications (2)

Publication Number Publication Date
TW202131522A TW202131522A (zh) 2021-08-16
TWI773105B true TWI773105B (zh) 2022-08-01

Family

ID=59086779

Family Applications (2)

Application Number Title Priority Date Filing Date
TW110103037A TWI773105B (zh) 2015-12-28 2016-12-27 半導體裝置及包括半導體裝置的顯示裝置
TW105143409A TWI718224B (zh) 2015-12-28 2016-12-27 半導體裝置及包括半導體裝置的顯示裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105143409A TWI718224B (zh) 2015-12-28 2016-12-27 半導體裝置及包括半導體裝置的顯示裝置

Country Status (6)

Country Link
US (2) US9911757B2 (zh)
JP (4) JP6899216B2 (zh)
KR (2) KR102595042B1 (zh)
CN (3) CN113327948A (zh)
TW (2) TWI773105B (zh)
WO (1) WO2017115214A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673426B2 (en) * 2011-06-29 2014-03-18 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, method of manufacturing the driver circuit, and display device including the driver circuit
US10008564B2 (en) * 2015-11-03 2018-06-26 Tokyo Electron Limited Method of corner rounding and trimming of nanowires by microwave plasma
CN113327948A (zh) * 2015-12-28 2021-08-31 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
JP6921575B2 (ja) 2016-03-30 2021-08-18 株式会社半導体エネルギー研究所 表示パネル
JP6895794B2 (ja) 2016-04-27 2021-06-30 株式会社半導体エネルギー研究所 表示装置、表示モジュールおよび電子機器
US10586495B2 (en) 2016-07-22 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US10475869B2 (en) 2016-08-23 2019-11-12 Semiconductor Energy Laboratory Co., Ltd. Display device including display element and transistor
CN107221537B (zh) * 2017-06-30 2019-12-17 上海天马微电子有限公司 一种阵列基板、显示面板、显示装置及阵列基板制作方法
KR20190005741A (ko) * 2017-07-07 2019-01-16 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
CN110999532B (zh) * 2017-08-04 2022-06-28 日东电工株式会社 加热器
CN108344735A (zh) * 2018-05-15 2018-07-31 中国农业科学院农业质量标准与检测技术研究所 一种直接进样测汞仪及其使用方法
JPWO2019220265A1 (ja) * 2018-05-17 2021-07-08 株式会社半導体エネルギー研究所 表示パネル、表示装置、入出力装置、情報処理装置
US10971527B2 (en) * 2018-09-11 2021-04-06 Sharp Kabushiki Kaisha Thin-film transistor substrate including data line with lower layer data line and upper layer data line, and liquid crystal display device and organic electroluminescent display device including same
JP7202118B2 (ja) * 2018-09-26 2023-01-11 株式会社ジャパンディスプレイ 表示装置及びアレイ基板
US10985201B2 (en) 2018-09-28 2021-04-20 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor including silicon over germanium layer
US10847083B1 (en) * 2019-10-14 2020-11-24 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices by laser-assisted bonding
US11011669B2 (en) * 2019-10-14 2021-05-18 Shaoher Pan Integrated active-matrix light emitting pixel arrays based devices
JPWO2022219449A1 (zh) * 2021-04-16 2022-10-20
TWI819745B (zh) * 2022-08-11 2023-10-21 友達光電股份有限公司 近眼顯示裝置及其製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TW201503328A (zh) * 2013-06-05 2015-01-16 Semiconductor Energy Lab 顯示裝置

Family Cites Families (124)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
US9397308B2 (en) 2006-12-04 2016-07-19 Semiconductor Energy Laboratory Co., Ltd. Light emitting element, light emitting device, and electronic device
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4275720B2 (ja) * 2008-03-20 2009-06-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101048965B1 (ko) * 2009-01-22 2011-07-12 삼성모바일디스플레이주식회사 유기 전계발광 표시장치
TWI529942B (zh) * 2009-03-27 2016-04-11 半導體能源研究所股份有限公司 半導體裝置
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101065407B1 (ko) * 2009-08-25 2011-09-16 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 그 제조 방법
JP2011176152A (ja) * 2010-02-25 2011-09-08 Dainippon Printing Co Ltd 薄膜回路構造及びその製造方法並びに有機ｅｌ装置
JP2011176185A (ja) * 2010-02-25 2011-09-08 Kyocera Corp 多層配線基板の製造方法
KR101343293B1 (ko) 2010-04-30 2013-12-18 샤프 가부시키가이샤 회로 기판 및 표시 장치
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012060202A1 (en) 2010-11-05 2012-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8928010B2 (en) * 2011-02-25 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5933897B2 (ja) * 2011-03-18 2016-06-15 株式会社半導体エネルギー研究所 半導体装置
US8981367B2 (en) 2011-12-01 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10002968B2 (en) 2011-12-14 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9412799B2 (en) * 2013-08-26 2016-08-09 Apple Inc. Display driver circuitry for liquid crystal displays with semiconducting-oxide thin-film transistors
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
JP6518890B2 (ja) * 2014-03-31 2019-05-29 株式会社Ｊｏｌｅｄ 表示装置および電子機器
CN110176482B (zh) 2014-07-25 2023-08-08 株式会社半导体能源研究所 显示装置及电子设备
US9543370B2 (en) * 2014-09-24 2017-01-10 Apple Inc. Silicon and semiconducting oxide thin-film transistor displays
CN104538401B (zh) * 2014-12-23 2017-05-03 深圳市华星光电技术有限公司 Tft基板结构
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
CN113327948A (zh) * 2015-12-28 2021-08-31 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324760A (zh) * 2011-12-07 2013-06-16 Chunghwa Picture Tubes Ltd 畫素結構及其製造方法
TW201503328A (zh) * 2013-06-05 2015-01-16 Semiconductor Energy Lab 顯示裝置

Also Published As

Publication number Publication date
JP2023078139A (ja) 2023-06-06
CN114361180A (zh) 2022-04-15
KR20180099764A (ko) 2018-09-05
CN108475699B (zh) 2021-11-16
JP6899216B2 (ja) 2021-07-07
CN113327948A (zh) 2021-08-31
US9911757B2 (en) 2018-03-06
TW201735183A (zh) 2017-10-01
US10283532B2 (en) 2019-05-07
JP6775096B2 (ja) 2020-10-28
KR102595042B1 (ko) 2023-10-26
TW202315137A (zh) 2023-04-01
TWI718224B (zh) 2021-02-11
CN108475699A (zh) 2018-08-31
US20180197888A1 (en) 2018-07-12
WO2017115214A1 (en) 2017-07-06
JP2020174181A (ja) 2020-10-22
TW202131522A (zh) 2021-08-16
JP2021170643A (ja) 2021-10-28
US20170186778A1 (en) 2017-06-29
JP2017120908A (ja) 2017-07-06
KR20230152792A (ko) 2023-11-03

Similar Documents

Publication Publication Date Title
TWI773105B (zh) 半導體裝置及包括半導體裝置的顯示裝置
US11587982B2 (en) Light-emitting device including a plurality of transistors below a plurality of optical elements
JP7055920B2 (ja) 表示装置
US10340470B2 (en) Light-emitting element, display device, electronic device, and lighting apparatus
TWI708098B (zh) 顯示裝置及其製造方法
KR20170027305A (ko) 발광 소자, 발광 장치, 전자 기기, 및 조명 장치
US20220187871A1 (en) Display apparatus and operation method thereof
JP2017076123A (ja) 表示装置およびその作製方法
JP2018037510A (ja) 半導体装置、該半導体装置を有する表示装置
TWI840900B (zh) 半導體裝置及包括半導體裝置的顯示裝置
TW202001856A (zh) 顯示裝置、顯示模組及電子裝置
US20230171985A1 (en) Organic semiconductor element, organic el element, and photodiode
KR20230142580A (ko) 발광 장치 및 전자 기기
KR20240004556A (ko) 발광 장치 및 전자 기기