KR20190005741A - 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법 - Google Patents

반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법 Download PDF

Info

Publication number
KR20190005741A
KR20190005741A KR1020180075322A KR20180075322A KR20190005741A KR 20190005741 A KR20190005741 A KR 20190005741A KR 1020180075322 A KR1020180075322 A KR 1020180075322A KR 20180075322 A KR20180075322 A KR 20180075322A KR 20190005741 A KR20190005741 A KR 20190005741A
Authority
KR
South Korea
Prior art keywords
gas
supplying
precursor
metal oxide
chamber
Prior art date
Application number
KR1020180075322A
Other languages
English (en)
Inventor
다이키 가토
히사시 히구치
고스케 야마모토
아유타 스즈키
가즈요시 마츠자키
유지 세시모
스스무 다카다
요시히로 다케자와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018083356A external-priority patent/JP2019016778A/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20190005741A publication Critical patent/KR20190005741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/405—Oxides of refractory metals or yttrium
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/443—Deposition of conductive or insulating materials for electrodes from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은, 저온 조건 하에서도 컨포멀한 금속 산화물 막을 형성할 수 있는, 금속 산화물 막의 형성 방법 및 당해 방법을 사용한 반도체 장치의 제조 방법을 제공하는 것이다. 금속 산화물 막을 갖는 반도체 장치를 제조하는 방법이며, 해당 방법은, 피처리체가 챔버 내에 수용된 상태에서 실행되고, 챔버에 금속 착체를 포함하는 전구체 가스를 공급하는 공정이며, 피처리체 상에 전구체 가스로부터 전구체층이 형성되는 해당 공정과, 챔버에 산화 가스를 공급하는 공정이며, 산화 가스가 H2O를 포함하는 가스이거나, 또는 금속 착체가 수소 원자를 포함하는 관능기를 갖고, 또한 산화 가스가 해당 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스이며, 해당 산화 가스에 의해 전구체층이 산화해서 금속 산화물층이 형성되는 해당 공정과, 챔버에 알코올류 또는 아민류를 포함하는 H2O 제거 가스를 공급하는 공정이며, 금속 산화물층에 흡착되어 있는 H2O가 해당 H2O 제거 가스에 의해 제거되는 해당 공정과, 각각이 전구체 가스를 공급하는 공정과 산화 가스를 공급하는 공정을 포함하는 복수회의 사이클을 실행하는 공정을 포함하고, 복수회의 사이클 중 적어도 일부가, H2O 제거 가스를 공급하는 공정을 포함하는 방법이다.

Description

반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND METHOD OF FORMING METAL OXIDE FILM}
본 개시는, 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법에 관한 것이다.
최근 몇년간, 반도체 장치에서의 게이트 절연막 및 캐패시터 절연막으로서, 고유전율 절연막(High-K 절연막)이 사용되도록 되고 있다. 이러한 고유전율 절연막으로서는, 예를 들어 HfO2 등의 높은 유전율을 갖는 금속 산화물로 이루어지는 절연막이 알려져 있다.
또한, 반도체 장치에서는, 트랜지스터에서의 채널 길이의 확보, 캐패시터 용량의 증대 등의 관점에서, 반도체 기판의 표면에 트렌치가 형성되고, 해당 트렌치가 형성된 표면에 금속 산화물 막(게이트 절연막 및 캐패시터 절연막)이 형성되도록 되고 있다. 그 때문에, 양호한 단차 피복성(스텝·커버리지)으로 컨포멀한 금속 산화물 막을 형성하는 것이 중요한 과제로 되어 오고 있다.
그런데, 금속 산화물 막을 형성하는 방법으로서는, 화학적인 기상 퇴적(Chemical Vapor Deposition: CVD)법, 원자층 퇴적(Atomic Layer Deposition: ALD)법 등이 알려져 있다. 이들 중에서도, 컨포멀한 금속 산화물 막이 얻어진다는 등의 이유로, ALD법이 주목받고 있다. 여기서, 「컨포멀」이란, ALD법에 의해 처리되는 피처리체의 처리면(금속 산화물 막이 형성되는 면)의 형상에 대한 추종성이 우수하여, 금속 산화물 막 내의 두께의 차이가 작은 것을 말한다.
예를 들어, 비특허문헌 1에는, ALD법에 의한 금속 산화물 막의 형성 방법으로서, TDMAH(Tetrakis(dimethylamino)hafnium)를 전구체(프리커서)로서 사용해서 기판 상에 전구체층을 형성한 후, H2O에 의해 해당 전구체층을 산화함으로써 HfO2로 이루어지는 막을 형성하는 방법이 개시되어 있다.
Mahdi Shirazi and Simon D. Eliliott, Chem. Matter. (2013), 15, 878.
그러나, 비특허문헌 1의 방법에서는, 저온 조건 하에서 금속 산화물 막의 형성 프로세스(ALD 프로세스)를 실행한 경우에, 컨포멀한 금속 산화물 막을 얻을 수 없는 경우가 있다.
그래서, 본 개시는, 저온 조건 하에서도 컨포멀한 금속 산화물 막을 형성할 수 있는, 금속 산화물 막의 형성 방법 및 당해 방법을 사용한 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명자들은, ALD법에 있어서 산화제로서 H2O를 사용하는 경우에 H2O의 일부가 금속 산화물층에, 수소 결합에 의해 흡착되는 경우가 있다는 것, 및 프로세스의 저온화에 수반하여, 상기 금속 산화물층에 흡착된 H2O가 제거되지 않고 금속 산화물층 상에 머무르는 경우가 있다는 것을 알아내었다. 본 발명자들은, 이 H2O에 기인해서 ALD법 특유의 자기 제어(Self-limitting)성이 저하되어, 컨포멀한 금속 산화물 막을 얻을 수 없게 되어 있다고 추정하였다. 즉, 금속 산화물층 상에 전구체층을 형성할 때, 상기 H2O와 전구체인 금속 착체가 반응(가수분해 반응)함으로써 금속 착체의 리간드 교환이 일어나고, 수산기(OH기)를 갖는 전구체가 생성된다. 이 전구체에서의 OH기는, 피처리체 표면에 형성된 OH기와 동일 정도의 반응성을 갖고 있기 때문에, 상기 리간드 교환 후의 전구체는 전구체층을 구성하는 전구체와 반응한다. 이와 같이 하여, 전구체층 상에 가일층의 전구체의 퇴적이 일어나기 때문에, 자기 제어성이 저하되어, 컨포멀한 금속 산화물 막을 얻을 수 없게 된 것이라고 본 발명자들은 추정하였다.
그래서, 본 발명자들은, H2O에 의한 산화 대신에, O3 등의 산화제를 사용해서 전구체층의 산화를 행하는 것을 검토하였다. 그러나, 이 방법에서는, 금속 착체가 수소 원자를 포함하는 관능기를 갖는 경우, 컨포멀한 금속 산화물 막을 얻을 수 없는 것이 밝혀졌다. 이것은, 산화제에 의해 금속 착체가 갖는 상기 관능기 중의 수소 원자가 빼내짐으로써 H2O가 부생하고, 이 H2O에 기인해서 자기 제어성이 저하되었기 때문이라고 추정된다.
상술한 지견에 기초하여 더욱 검토를 행한 결과, 본 발명자들은, 금속 산화물층의 형성 후, 전구체 가스를 공급하기 전에, 챔버 내에 특정의 가스를 도입함으로써 상기 금속 산화물층에 흡착된 H2O를 제거할 수 있고, 계속되는 전구체 가스를 공급하는 공정에서, 전구체층 상으로의 가일층의 전구체의 퇴적이 억제됨을 알아내어, 본 발명을 완성시키기에 이르렀다.
일 형태에 있어서, 금속 산화물 막을 갖는 반도체 장치를 제조하는 방법이 제공된다. 이 방법은, 피처리체가 챔버 내에 수용된 상태에서 실행된다. 이 방법은, 챔버에 금속 착체를 포함하는 전구체 가스를 공급하는 공정이며, 피처리체 상에 전구체 가스로부터 전구체층이 형성되는 해당 공정과, 챔버에 산화 가스를 공급하는 공정이며, 산화 가스가 H2O를 포함하는 가스이거나, 또는 금속 착체가 수소 원자를 포함하는 관능기를 갖고, 또한 산화 가스가 해당 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스이며, 해당 산화 가스에 의해 전구체층이 산화해서 금속 산화물층이 형성되는 해당 공정과, 챔버에 알코올류 또는 아민류를 포함하는 H2O 제거 가스를 공급하는 공정이며, 금속 산화물층에 흡착되어 있는 H2O가 해당 H2O 제거 가스에 의해 제거되는 해당 공정과, 각각이 전구체 가스를 공급하는 공정과 산화 가스를 공급하는 공정을 포함하는 복수회의 사이클을 실행하는 공정을 포함한다. 복수회의 사이클 중 적어도 일부는, H2O 제거 가스를 공급하는 공정을 포함한다. 이 방법에 의하면, H2O 제거 가스에 의해 금속 산화물층에 흡착된 H2O가 제거되기 때문에, 컨포멀한 금속 산화물 막을 갖는 반도체 장치가 얻어진다.
일 형태에 있어서, 원자층 퇴적법에 의해 피처리체 상에 금속 산화물 막을 형성하는 방법이 제공된다. 이 방법은, 피처리체가 챔버 내에 수용된 상태에서 실행된다. 이 방법은, 챔버에 금속 착체를 포함하는 전구체 가스를 공급하는 공정이며, 피처리체 상에 전구체 가스로부터 전구체층이 형성되는 해당 공정과, 챔버에 산화 가스를 공급하는 공정이며, 산화 가스가 H2O를 포함하는 가스이거나, 또는 금속 착체가 수소 원자를 포함하는 관능기를 갖고, 또한 산화 가스가 해당 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스이며, 해당 산화 가스에 의해 전구체층이 산화해서 금속 산화물층이 형성되는 해당 공정과, 챔버에 알코올류 또는 아민류를 포함하는 H2O 제거 가스를 공급하는 공정이며, 금속 산화물층에 흡착되어 있는 H2O가 해당 H2O 제거 가스에 의해 제거되는 해당 공정과, 각각이 전구체 가스를 공급하는 공정과 산화 가스를 공급하는 공정을 포함하는 복수회의 사이클을 실행하는 공정을 포함한다. 복수회의 사이클 중 적어도 일부는, H2O 제거 가스를 공급하는 공정을 포함한다. 이 방법에 의하면, H2O 제거 가스에 의해 금속 산화물층에 흡착된 H2O가 제거되기 때문에, 컨포멀한 금속 산화물 막이 얻어진다.
일 실시 형태에서는, 금속 산화물 막은, 반도체 기판 상에 설치된 캐패시터 절연막을 구성한다.
일 실시 형태에서는, 금속 산화물 막은, 반도체 기판 상에 설치된 게이트 절연막을 구성한다.
일 실시 형태의 방법은, 전구체 가스를 공급하는 공정과 산화 가스를 공급하는 공정의 사이에, 챔버에 퍼지 가스를 공급하는 공정을 더 포함한다.
일 실시 형태의 방법은, 산화 가스를 공급하는 공정과 H2O 제거 가스를 공급하는 공정의 사이에, 챔버에 퍼지 가스를 공급하는 공정을 더 포함한다.
일 실시 형태에서는, H2O 제거 가스를 공급하는 공정 후, 전구체 가스를 공급하는 공정을 다시 실행하기 전에, 챔버에 퍼지 가스가 공급되지 않는다.
일 실시 형태에서는, 복수회의 사이클 중 최종 사이클은, H2O 제거 가스를 공급하는 공정을 포함하지 않는다.
일 실시 형태에서는, H2O 제거 가스는, 알코올류로서, 메틸알코올, 에틸알코올, n-프로필알코올, 이소프로필알코올 및 t-부틸알코올로 이루어지는 군에서 선택되는 적어도 1종을 포함한다.
일 실시 형태에서는, 금속 착체는, 하프늄 착체, 지르코늄 착체, 알루미늄 착체, 탄탈 착체, 텅스텐 착체, 티타늄 착체, 니오브 착체, 몰리브덴 착체, 코발트 착체, 또는 니켈 착체이다.
일 실시 형태에서는, 금속 착체는, 하프늄 착체로서, Hf[N(CH3)2]4, Hf[N(CH2CH3)(CH3)]4, Hf[N(CH3)2]3[C5H5], Hf[N(CH2CH3)3]4 및 Hf[OC(CH3)3]4로 이루어지는 군에서 선택되는 적어도 1종을 포함한다.
일 실시 형태의 산화 가스를 공급하는 공정에서는, 산화 가스로서, O3, H2/O2 혼합 기, O2 플라스마, O2 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 가스를 공급한다.
일 실시 형태의 전구체 가스를 공급하는 공정에서는, 전구체 가스와 함께, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 제1 희석 가스를 챔버에 공급한다.
일 실시 형태의 산화 가스를 공급하는 공정에서는, 산화 가스와 함께, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 제2 희석 가스를 챔버에 공급한다.
일 실시 형태의 H2O 제거 가스를 공급하는 공정에서는, H2O 제거 가스와 함께, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 제3 희석 가스를 챔버에 공급한다.
본 개시에 의하면, 저온 조건 하에서도 컨포멀한 금속 산화물 막을 형성할 수 있는, 금속 산화물 막의 형성 방법 및 당해 방법을 사용한 반도체 장치의 제조 방법을 제공할 수 있다. 또한, 본 개시의 방법에 의하면, 캐패시터 절연막의 형성 프로세스에서의 반도체 기판에 대한 열에 의한 대미지를 저감하면서, 컨포멀한 캐패시터 절연막을 형성할 수 있다. 즉, 본 개시의 방법에 의해 얻어지는 반도체 장치는, 컨포멀한 캐패시터 절연막을 갖는다.
도 1은 일 실시 형태의 금속 산화물 막의 형성 방법을 나타내는 흐름도이다.
도 2는 일 실시 형태의 금속 산화물 막의 형성 방법에 사용되는 성막 장치를 예시하는 모식 단면도이다.
도 3은 일 실시 형태의 반도체 장치의 제조 방법을 나타내는 모식 단면도이다.
도 4는 일 실시 형태의 반도체 장치의 제조 방법을 나타내는 모식 단면도이다.
이하, 경우에 따라 도면을 참조하면서, 본 개시의 실시 형태에 대해서 상세하게 설명한다.
도 1은, 일 실시 형태의 금속 산화물 막의 형성 방법을 나타내는 흐름도이다. 도 1에 도시하는 방법은, 원자층 퇴적법에 의해 피처리체 상에 금속 산화물 막을 형성하는 방법이다. 방법(MT)은, 피처리체가 챔버 내에 수용된 상태에서 실행된다. 방법(MT)은, 피처리체를 챔버 내에 수용하는 공정 S0과, 챔버에 금속 착체를 포함하는 전구체 가스를 공급하는 공정 S1과, 챔버에 퍼지 가스를 공급하는 공정 S2와, 챔버에 산화 가스를 공급하는 공정 S3과, 챔버에 퍼지 가스를 공급하는 공정 S4와, 챔버에 알코올류 또는 아민류를 포함하는 H2O 제거 가스를 공급하는 공정 S5와, 방법(MT)을 종료할지 여부를 판정하는 공정 SJ1과, 공정 S5를 실행할지 여부를 판정하는 공정 SJ2를 포함한다.
방법(MT)에서는, 각각이 공정 S1과, 공정 S2와, 공정 S3과, 공정 S4를 포함하는 복수회의 사이클이 실행된다. 구체적으로는, 먼저 공정 S1이 실행되고, 이어서 공정 S2가 실행되고, 이어서 공정 S3이 실행되고, 이어서 공정 S4가 실행되고, 이어서 공정 SJ1이 실행된다. 공정 SJ1에서는, 복수회의 사이클의 실행을 종료할지 여부가 판정된다. 즉, 복수회이면서 또한 소정 횟수의 사이클이 실행되지 않았으면, 공정 SJ1에서의 판정 결과는 "아니오"가 된다. 또한, 공정 SJ1에서의 판정 결과가 "아니오"인 경우에는, 공정 SJ2가 실행된다. 공정 SJ2에서는, 공정 S5를 실행할지 여부가 판정된다. 또한, 복수회의 사이클 중 적어도 일부는, 공정 S5를 포함한다. 공정 SJ2에서 "예"라고 판정된 경우에는 공정 S5를 실행한 후, 다시 상기 사이클을 반복한다. 공정 SJ2에서 "아니오"라고 판정된 경우에는, 공정 S5를 실행하지 않고 다시 상기 사이클을 반복한다.
방법(MT)에서는, 스루풋 향상의 관점에서, 공정 S5 후에, 공정 S1을 다시 실행하기 전에, 챔버에 퍼지 가스가 공급되지 않아도 된다.
각 사이클에서 공정 S5는 임의의 공정이지만, 보다 컨포멀한 금속 산화물 막을 얻는 관점에서는, 공정 S5를 실행하는 것이 바람직하다. 단, 방법(MT)에서의 복수회의 사이클 중 최종 사이클은, 스루풋 향상의 관점에서, 공정 S5를 포함하지 않아도 된다. 또한, 사이클이 공정 S5를 포함하지 않은 경우, 공정 S4는, 공정 S3과, 다음 사이클에서의 공정 S1의 사이에서 실행된다. 공정 S3 후에 방법(MT)을 종료하는 경우에는, 공정 S4는, 공정 S3과 방법(MT)의 종료까지의 사이에서 실행된다.
이상의 방법(MT)에서는, 제1 사이클에서 제1 금속 산화물층이 형성된 후, 다음 사이클에서 제1 금속 산화물층 상에 제2 금속 산화물층이 형성된다. 이와 같이, 복수의 사이클을 반복해서 실행함으로써, 복수의 금속 산화물 층으로 이루어지는 금속 산화물 막이 얻어진다. 방법(MT)에서의 사이클의 반복수는, 목적으로 하는 산화물 막의 두께가 얻어지도록 적절히 설정해도 된다.
이하, 도 2를 참조하여, 방법(MT)에서의 공정 S0 내지 공정 S5의 상세에 대해서 설명한다. 또한, 하나의 사이클에서의 공정 S1 내지 공정 S5의 내용은, 다른 사이클에서의 공정 S1 내지 공정 S5의 내용과 동일하면 되고, 상이해도 된다.
도 2는, 일 실시 형태의 금속 산화물 막의 형성 방법에 사용되는 성막 장치를 예시하는 모식 단면도이다. 도 2의 화살표는 가스(전구체 가스, 산화 가스, H2O 제거 가스, 퍼지 가스 등)의 공급 방향을 나타낸다. 성막 장치(ALD 성막 장치)(1)는, 챔버 본체(2), 스테이지(4), 가스 공급부(5) 및 배기 장치(6)를 구비하고 있다. 챔버 본체(2)는, 그 내부 공간을 챔버(7)로서 제공하고 있다. 스테이지(4)는, 챔버(7) 내에 설치되어 있다. 스테이지(4)는, 그 위에 배치된 피처리체(3)를 지지하도록 구성되어 있다. 가스 공급부(5) 및 배기 장치(6)는, 챔버 본체(2)의 외부에 설치되어 있고, 챔버 본체(2)에 접속되어 있다. 가스 공급부(5)는, 방법(MT)에 있어서 사용되는 복수종의 가스를 챔버(7)에 공급하도록 구성되어 있다. 배기 장치(6)는, 터보 분자 펌프, 드라이 펌프와 같은, 하나 이상의 펌프 및 압력 제어 밸브를 갖고 있으며, 챔버(7)를 배기하도록 구성되어 있다. 도 2에서, 가스 공급부(5) 및 배기 장치(6)는 하나이지만, 이것들은 복수이어도 된다.
공정 S0에서는, 스테이지(4) 상에 피처리체(3)를 배치한다. 피처리체(3)로서는, ALD법을 적용 가능한 기체(예를 들어 기판)를 널리 사용할 수 있다. ALD법을 적용 가능한 기체(基本)는, 예를 들어 실리콘 등으로 구성된 반도체 기판이다. 이러한 피처리체로서는, 예를 들어 캐패시터 절연막을 갖는 반도체 장치의 제조에 사용되는 반도체 기판, 게이트 절연막을 갖는 반도체 장치의 제조에 사용되는 반도체 기판 등을 들 수 있다.
공정 S1에서는, 피처리체(3) 상에 전구체 가스 중의 금속 착체가 화학 흡착됨으로써, 전구체 가스로부터 전구체층이 형성된다. 구체적으로는, 가스 공급부(5)로부터 챔버(7)에 전구체 가스가 공급되면, 전구체 가스가 피처리체(3)의 표면(처리면)에 접촉하여, 금속 착체가 피처리체(3)의 표면에 화학 흡착된다. 즉, 금속 착체 중의 금속 원자가 피처리체(3)의 표면에 형성된 수산기 등의 관능기와 반응함으로써, 금속 착체(전구체)가 피처리체(3)의 표면에 화학적으로 결합한다. 그 결과, 피처리체(3)의 표면에 결합한 복수의 전구체로 이루어지는 전구체층이 형성된다. 통상, 금속 착체끼리의 리간드 교환은 발생하지 않기 때문에, 피처리체(3)의 표면에 수직인 방향으로는, 금속 착체 1분자만이 화학 흡착되고, 가일층의 금속 원자의 퇴적은 일어나지 않는다. 그 때문에, 공정 S1에서는 균일한 두께를 갖는 전구체층이 얻어진다. 또한, 본 명세서 중, 「전구체 가스」란, 금속 착체를 포함하는 전구체(프리커서)로 이루어지는 가스를 의미한다. 또한, 전구체의 구조는, 피처리체에 화학 흡착되기 전후에 있어서 상이하지만, 본 명세서에서는 편의적으로 이들을 총칭해서 전구체라고 한다.
공정 S1에서는, 목적으로 하는 금속 산화물 막을 구성하는 금속의 종류에 따라 다양한 금속 착체를 사용할 수 있다. 금속 착체는, 피처리체(3)의 표면에 화학 흡착될 수 있는 것이면 된다. 금속 착체는, 예를 들어 하기 식 (1)로 표현된다.
[화학식 1]
Figure pat00001
(1)
[식 (1) 중, M은 중심 금속을 나타내고, L1 내지 L4는 각각 독립해서 리간드(배위자)를 나타낸다. L1 내지 L4는 서로 동일해도 되고 상이해도 됨]
중심 금속은, 하프늄, 지르코늄, 알루미늄, 탄탈룸, 텅스텐, 티타늄, 니오븀, 몰리브덴, 코발트, 니켈 등이면 된다. 즉, 금속 착체는, 하프늄 착체, 지르코늄 착체, 알루미늄 착체, 탄탈 착체, 텅스텐 착체, 티타늄 착체, 니오브 착체, 몰리브덴 착체, 코발트 착체, 니켈 착체 등이면 된다. 금속 착체는, 높은 유전율을 갖는 금속 산화물 막이 얻어진다는 관점에서, 하프늄 착체, 지르코늄 착체, 알루미늄 착체, 탄탈 착체, 또는 텅스텐 착체인 것이 바람직하다.
리간드로서는, t-부틸알코올, 이소프로필알코올, 이소부틸알코올 등의 알코올, 디메틸아민, 에틸메틸아민, 디에틸아민, t-부틸아민 등의 아민, 시클로펜타디엔, 부타디엔, 벤젠 등을 들 수 있다.
리간드는 수소 원자를 포함하는 관능기를 갖고 있어도 된다. 리간드가 수소 원자를 포함하는 관능기를 갖는 경우, 후술하는 공정 S3에서 공급하는 산화 가스 중의 산화제가 해당 관능기와 반응해서 H2O를 생성하는 경우가 있다. 그 때문에, 리간드가 수소 원자를 포함하는 관능기를 갖고, 또한 산화 가스가 해당 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스일 경우, 본 발명의 효과가 현저하게 발휘되게 된다. 수소 원자를 포함하는 관능기로서는, 예를 들어 탄화수소기를 들 수 있다.
금속 착체의 구체예로서는, Hf[N(CH3)2]4, Hf[N(CH2CH3)(CH3)]4, Hf[N(CH3)2]3[C5H5], Hf[N(CH2CH3)3]4 및 Hf[OC(CH3)3]4를 들 수 있다. 이들 중에서도, 증기압 확보의 관점에서, Hf[N(CH3)2]4, Hf[N(CH2CH3)(CH3)]4 및 Hf[N(CH3)2]3[C5H5]로 이루어지는 군에서 선택되는 적어도 1종이 바람직하게 사용된다.
공정 S1에서 전구체 가스를 공급하는 조건은, 특별히 한정되지 않고 ALD법에 의해 전구체층을 형성하는 조건으로서 종래 공지된 조건을 적용 가능하다. 단, 챔버(7) 내의 온도가 높은 경우에는, 전구체의 분해(예를 들어 피처리체와 전구체의 결합의 절단, 리간드의 탈리 등)가 발생하여, 컨포멀한 금속 산화물 막이 얻어지기 어려워지는 경우가 있다. 또한, 피처리체가 되는 반도체 기판 등의 정밀화에 수반하여, 프로세스의 저온화가 요구되고 있다. 그 때문에, 전구체 가스를 공급할 때의 챔버(7) 내의 온도는, 700℃ 이하인 것이 바람직하다. 전구체 가스를 공급할 때의 챔버(7) 내의 온도는, 예를 들어 100℃ 이상이어도 된다. 전구체 가스를 공급할 때의 챔버(7) 내의 압력은, 예를 들어 10Pa 이상이어도 되고, 50000Pa 이하이어도 된다. 전구체 가스의 공급량(공급 시간 및 유량)은 피처리체의 크기 등에 따라서 조정해도 된다. 전구체 가스의 공급량은, 예를 들어 0.1sccm 이상이어도 되고, 1000sccm 이하이어도 된다. 공정 S1에서는, 피처리체(3)의 표면의 모든 OH기가 금속 착체와 반응하도록, 전구체 가스를 연속해서 펄스 공급해도 된다.
전구체 가스의 공급은, 희석 가스(제1 희석 가스) 환경 하에 실행해도 된다. 예를 들어, 챔버(7) 내를 제1 희석 가스로 치환한 후에 전구체 가스를 공급해도 된다. 또한, 예를 들어 전구체 가스와 함께, 제1 희석 가스를 챔버(7)에 공급해도 된다. 이 경우, 챔버(7)에 제1 희석 가스를 공급하면서 전구체 가스를 공급해도 되고, 전구체 가스와 제1 희석 가스를 혼합하여, 제1 희석 가스에 의해 희석된 전구체 가스(혼합 가스)를 챔버(7)에 공급해도 된다. 제1 희석 가스로서는, 예를 들어 질소(N2) 가스, 희가스 등의 불활성 가스, 이산화탄소(CO2) 가스 및 일산화탄소(CO) 가스를 들 수 있다. 제1 희석 가스는, 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스, 크립톤(Kr) 가스, 크세논(Xe) 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 것이 바람직하다.
공정 S2에서는, 퍼지 가스에 의해 전구체 가스가 챔버(7)로부터 제거된다. 구체적으로는, 가스 공급부(5)로부터 챔버(7)에 퍼지 가스가 공급됨으로써, 퍼지 가스와 함께, 챔버(7) 내의 전구체 가스가 배기 장치(6)에 의해 챔버(7)로부터 제거된다. 퍼지 가스로서는, 예를 들어 질소 가스, 희가스(예를 들어 아르곤 가스 등) 등의 불활성 가스, 이산화탄소 가스 및 일산화탄소 가스를 들 수 있다. 전구체 가스, 산화 가스 및 H2O 제거 가스에 해당하는 가스는 퍼지 가스에는 포함되지 않는다. 공정 S2에서 퍼지 가스를 공급하는 조건은, 특별히 한정되지 않지만, 전구체의 분해를 억제한다는 관점 및 피처리체에 대한 열 대미지를 저감한다는 관점에서, 700℃ 이하인 것이 바람직하다. 퍼지 가스를 공급할 때의 챔버(7) 내의 온도는, 예를 들어 100℃ 이상이어도 된다. 퍼지 가스를 공급할 때의 챔버(7) 내의 압력은, 예를 들어 10Pa 이상이어도 되고, 50000Pa 이하이어도 된다. 퍼지 가스의 공급량(공급 시간 및 유량)은 전구체 가스가 완전히 제거되도록 적절히 설정해도 된다. 퍼지 가스의 공급량은, 예를 들어 0.1sccm 이상이어도 되고, 1000sccm 이하이어도 된다.
공정 S3에서는, 산화 가스에 의해 전구체층이 산화해서 금속 산화물층이 형성된다. 구체적으로는, 가스 공급부(5)로부터 챔버(7)에 산화 가스가 공급되면, 산화 가스 중의 산화제가 전구체층과 접촉하여, 전구체층을 구성하는 전구체와 산화제가 반응한다. 이에 의해, 전구체가 산화되어, 금속 산화물로 이루어지는 금속 산화물층이 형성된다. 이때, 전구체로부터 리간드가 탈리한다.
산화 가스는, H2O를 포함하는 가스(예를 들어 H2O의 가스), 또는 금속 착체가 갖는, 수소 원자를 포함하는 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스(예를 들어 금속 착체가 갖는, 수소 원자를 포함하는 관능기와 반응해서 H2O를 생성하는 산화제의 가스)이며, H2O 제거 가스에 해당하는 가스는 산화 가스에는 포함되지 않는다. 금속 착체가 갖는, 수소 원자를 포함하는 관능기와 반응해서 H2O를 생성하는 산화제로서는, 예를 들어 O3, H2/O2 혼합 기, O2 플라스마, O2, H2O2 등을 들 수 있다. 산화 가스로서 H2O를 포함하는 가스를 사용하는 경우, 산화 가스 유래의 H2O가 금속 산화물 막에, 수소 결합에 의해 흡착된다. 산화 가스로서 O3, H2/O2 혼합 기, O2 플라스마, O2, H2O2 등의 산화제를 포함하는 가스를 사용하는 경우, 해당 산화제와 금속 착체가 갖는, 수소 원자를 포함하는 관능기의 반응 유래의 H2O가 금속 산화물 막에, 수소 결합에 의해 흡착된다. 산화 가스는, 저온 조건 하에서 금속 산화물층을 형성할 수 있다는 관점에서, O3, H2/O2 혼합 기, O2 플라스마, O2 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 가스인 것이 바람직하고, O3, H2/O2 혼합 기, 및 O2 플라스마로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 가스인 것이 보다 바람직하다.
공정 S3에서 산화 가스를 공급하는 조건은, 특별히 한정되지 않지만, 산화 가스를 공급할 때의 챔버(7) 내의 온도는, 전구체층 및 금속 산화물층에서의 금속과 처리면의 결합을 유지한다는 관점, 및 피처리체(3)에 대한 열 대미지를 저감한다는 관점에서, 700℃ 이하인 것이 바람직하다. 산화 가스를 공급할 때의 챔버(7) 내의 온도는, 예를 들어 100℃ 이상이어도 된다. 산화 가스를 공급할 때의 챔버(7) 내의 압력은, 예를 들어 10Pa 이상이어도 되고, 50000Pa 이하이어도 된다. 산화 가스의 공급량(공급 시간 및 유량)은 전구체층을 구성하는 전구체가 완전히 산화되도록 적절히 설정해도 된다. 산화 가스의 공급량은, 예를 들어 0.1sccm 이상이어도 되고, 1000sccm 이하이어도 된다.
산화 가스의 공급은, 희석 가스(제2 희석 가스) 환경 하에 실행해도 된다. 예를 들어, 챔버(7) 내를 제2 희석 가스로 치환한 후에 산화 가스를 공급해도 된다. 또한, 예를 들어 산화 가스와 함께, 제2 희석 가스를 챔버(7)에 공급해도 된다. 이 경우, 챔버(7)에 제2 희석 가스를 공급하면서 산화 가스를 공급해도 되고, 산화 가스와 제2 희석 가스를 혼합하여, 제2 희석 가스에 의해 희석된 산화 가스(혼합 가스)를 챔버(7)에 공급해도 된다. 제2 희석 가스의 상세는, 상술한 제1 희석 가스의 상세와 동일하다.
공정 S4에서는, 가스 공급부(5)로부터 챔버(7)에 퍼지 가스를 공급함으로써, 산화 가스 및 전구체 유래의 리간드가 배기 장치(6)에 의해 챔버(7)로부터 제거된다. 공정 S4에서의 퍼지 가스의 상세 및 퍼지 가스를 공급할 때의 조건은, 상술한 공정 S2와 동일해도 된다.
공정 S5에서는, 금속 산화물층에 흡착되어 있는 H2O가 H2O 제거 가스에 의해 제거된다. 구체적으로는, 가스 공급부(5)로부터 챔버(7)에 H2O 제거 가스가 공급되면, H2O 제거 가스가 금속 산화물층에 접촉하여, H2O 제거 가스 중의 알코올류 또는 아민류에 의해 금속 산화물층에 흡착된 H2O가 치환된다. 이에 의해, H2O가 금속 산화물층의 표면으로부터 탈착된다. 탈착된 H2O는, H2O 제거 가스를 연속적으로 공급함으로써, 챔버(7)로부터 제거된다.
공정 S5에서의 H2O의 치환의 발생 용이성은, 예를 들어 치환 화합물(예를 들어, 알코올류 및 아민류)의 금속 산화물층의 표면(표면 사이트)에 대한 흡착 에너지를 평가함으로써 예측 가능하다. 즉, 치환 화합물의 금속 산화물층의 표면(표면 사이트)에 대한 흡착 에너지가 H2O의 금속 산화물층의 표면(표면 사이트)에 대한 흡착 에너지보다도 큰 경우는, H2O가 치환 화합물에 의해 치환되기 쉽다고 예측된다. 알코올류 및 아민류는 극성이 높고, 금속 산화물층의 표면 사이트에 대하여 H2O보다도 큰 흡착 에너지를 나타내기 때문에, 본 실시 형태에서는, 알코올류 또는 아민류와, 금속 산화물층에 흡착된 H2O가 표면 사이트의 경쟁을 일으키고, 그 결과, 일정한 확률로 H2O가 알코올류 또는 아민류에 의해 치환되어, H2O가 금속 산화물층의 표면으로부터 탈착된다고 추정된다. 상기 흡착 에너지는, 예를 들어 소프트웨어 Materials Studio의 DMol3 모듈을 사용한 밀도 범함수법(PBE/DN)에 의해 구할 수 있다.
금속 산화물층에 흡착된 알코올류 또는 아민류는, H2O와 마찬가지로, 다시 공정 S1을 행할 때 전구체인 금속 착체와 반응할 수 있지만, 그 입체 장해에 의해 다른 전구체와는 반응하지 않는다. 그 때문에, 본 실시 형태에서는, 종래의 ALD법에서 염려되는, 2 이상의 전구체의 퇴적이 일어나기 어렵다. 즉, 본 실시 형태에서는, 공정 S5를 실행함으로써, ALD 특유의 자기 제어성을 유지할 수 있어, 컨포멀한 금속 산화물 막을 얻을 수 있다.
H2O 제거 가스는, 알코올류 및 아민류의 적어도 1종을 포함하고 있고, 알코올류 및 아민류의 양쪽을 포함하고 있어도 된다.
알코올류는, 식 R1OH(식 중, R1은, 1가의 탄화수소기를 나타냄)로 표현되는 알코올 화합물이며, 아민류는, 식 R2R3R4-N(식 중, R2, R3 및 R4는 수소 원자 또는 1가의 탄화수소기를 나타내고, R2, R3 및 R4 중 적어도 하나는 1가의 탄화수소기를 나타낸다. R2, R3 및 R4는 서로 동일해도 되고 상이해도 됨)으로 표현되는 아민 화합물이다. R1, R2, R3 및 R4의 탄소수는, 예를 들어 1 내지 8이면 된다. R1, R2, R3 및 R4의 탄화수소기는, 직쇄상, 분지상 또는 환상 중 어느 것이어도 되고, 포화 또는 불포화 중 어느 것이어도 된다. R1, R2, R3 및 R4는, 본 발명의 효과를 저해하지 않는 한, 치환기를 갖고 있어도 된다. R1, R2, R3 및 R4의 구체예로서는, 메틸기, 에틸기, 프로필기, 이소프로필기, t-부틸기, 이소부틸기 등의 알킬기, 알릴기, 페닐기 등을 들 수 있다.
알코올류의 구체예로서는, 메틸알코올(메탄올), 에틸알코올(에탄올), n-프로필알코올(1-프로판올), 이소프로필알코올(2-프로판올), t-부틸알코올(2-메틸-2-프로판올), 이소부틸알코올(2-메틸-1-프로판올) 등의 알킬알코올, 알릴알코올, 페놀 등을 들 수 있다. 이들 중에서도, 금속 산화물에 흡착된 H2O를 제거하기 쉽다는 관점에서, 메틸알코올, 에틸알코올, n-프로필알코올, 이소프로필알코올 및 t-부틸알코올로 이루어지는 군에서 선택되는 적어도 1종이 바람직하게 사용된다.
아민류의 구체예로서는, 디에틸아민, 메틸아민, 에틸아민, 이소프로필아민, 아닐린 등을 들 수 있다. 이들 중에서도, 금속 산화물에 흡착된 H2O를 제거하기 쉽다는 관점에서, 디에틸아민, 에틸아민 및 메틸아민으로 이루어지는 군에서 선택되는 적어도 1종이 바람직하게 사용된다.
공정 S5에서 H2O 제거 가스를 공급하는 조건은, 특별히 한정되지 않지만, H2O 제거 가스를 공급할 때의 챔버(7) 내의 온도는, 금속 산화물층에서의 금속과 처리면의 결합을 유지한다는 관점 및 피처리체에 대한 대미지를 저감한다는 관점에서, 700℃ 이하인 것이 바람직하다. H2O 제거 가스를 공급할 때의 챔버(7) 내의 온도는, 예를 들어 100℃ 이상이어도 된다. H2O 제거 가스를 공급할 때의 챔버(7) 내의 압력은, 예를 들어 10Pa 이상이어도 되고, 50000Pa 이하이어도 된다. H2O 제거 가스의 공급량(공급 시간 및 유량)은, 금속 산화물층에, 수소 결합에 의해 흡착된 모든 H2O가 제거되도록 적절히 설정해도 된다. H2O 제거 가스의 공급량은, 예를 들어 0.1sccm 이상이어도 되고, 1000sccm 이하이어도 된다.
H2O 제거 가스의 공급은, 희석 가스(제3 희석 가스) 환경 하에 실행해도 된다. 예를 들어, 챔버(7) 내를 제3 희석 가스로 치환한 후에 H2O 제거 가스를 공급해도 된다. 또한, 예를 들어 H2O 제거 가스와 함께, 제3 희석 가스를 챔버(7)에 공급해도 된다. 이 경우, 챔버(7)에 제3 희석 가스를 공급하면서 H2O 제거 가스를 공급해도 되고, H2O 제거 가스와 제3 희석 가스를 혼합하여, 제3 희석 가스에 의해 희석된 H2O 제거 가스(혼합 가스)를 챔버(7)에 공급해도 된다. 제3 희석 가스의 상세는, 상술한 제1 희석 가스의 상세와 동일하다.
이상 설명한 방법(MT)은, 예를 들어 게이트 절연막, 캐패시터 절연막을 형성하는 용도에 있어서, 적합하게 사용할 수 있다. 특히, 3DNAND, DRAM 등의 메모리 셀을 갖는 반도체 장치에서는, 트렌치 구조의 복잡화, 트렌치의 애스펙트비의 증가 등에 수반하여 절연막의 단차 피복성이 중요한 과제로 되어 오고 있는 가운데, 상술한 방법(MT)에 의하면, 고스텝·커버리지 및 저로딩 효과의, 이상적인 콘포멀 성막이 가능하다.
방법(MT)은 저온 조건 하에서 실행할 수 있기 때문에, 방법(MT)에 의하면, 저온 조건 하에서도 컨포멀한 금속 산화물 막을 형성할 수 있다. 또한, 반도체 장치의 제조 방법에서 방법(MT)을 적용함으로써, 캐패시터 절연막, 게이트 절연막 등의 금속 산화물 막의 형성 프로세스에서의 반도체 기판에 대한 열에 의한 대미지를 저감하면서, 컨포멀한 절연막(캐패시터 절연막, 게이트 절연막 등)을 형성할 수 있다. 즉, 방법(MT)에 의하면, 컨포멀한 절연막(캐패시터 절연막, 게이트 절연막 등)을 갖는 반도체 장치가 얻어진다.
이어서, 도 3 및 도 4를 참조하여, 상술한 방법(MT)을 사용한 반도체 장치의 제조 방법에 대해서 설명한다.
도 3은, 일 실시 형태의 반도체 장치의 제조 방법을 나타내는 모식 단면도이다. 본 실시 형태의 제조 방법은, 캐패시터 절연막을 갖는 반도체 장치의 제조에 관한 것이다. 본 실시 형태의 제조 방법에서는, 먼저, 도 3의 (a)에 도시하는 바와 같이, 피처리체로서, 반도체 기판(11)을 준비한다. 반도체 기판(11)은, 기판(12), 제1 전극(플레이트 전극)(13), 산화막(14) 및 질화막(15)을 갖는다. 기판(12)은, 질화규소 등의 실리콘(Si)을 함유하는 재료로 형성되어 있다. 산화막(14)은 기판(12) 상에 형성되어 있고, 질화막(15)은 산화막(14) 상에 형성되어 있다. 기판(12), 산화막(14) 및 질화막(15)을 포함하는 적층체에는, 몇 개의 트렌치(16)가 형성되어 있다. 트렌치(16)를 따라 연장되는 기판(12)의 일부 영역은, 제1 전극(13)을 구성하고 있다. 제1 전극(13)은, 비소(As), 인(P) 등의 도펀트를 포함하고 있다.
본 실시 형태에서는, 반도체 기판(11)의 표면이, 그 위에 금속 산화물 막이 형성되는 면(처리면)으로 된다. 반도체 기판(11)은, 예를 들어 이하의 방법으로 얻어진다. 먼저, 기판(12) 상에 산화막(14) 및 질화막(15)을 순서대로 형성한다. 이어서, 기판(12), 산화막(14) 및 질화막(15)을 포함하는 적층체에, 에칭 등에 의해 트렌치(16)를 형성한다. 이어서, 기상 확산 등의 방법에 의해, 트렌치(16)를 따른 기판(12)의 일부 영역에, 도펀트를 주입하여 제1 전극(13)을 형성한다. 이상의 공정에 의해, 반도체 기판(11)이 얻어진다. 이어서, 도 3의 (b)에 도시하는 바와 같이, 반도체 기판(11)의 처리면에 대하여 본 실시 형태의 금속 산화물 막의 형성 방법을 적용함으로써, 반도체 기판(11) 상에 금속 산화물 막으로 이루어지는 캐패시터 절연막(17)을 형성한다. 이어서, 도 3의 (c)에 도시하는 바와 같이, 캐패시터 절연막(17) 상에 제2 전극(노드 전극)(18)을 형성한다. 제2 전극(18)은, 예를 들어 소정의 전도형을 갖는 불순물을 포함한 아몰퍼스 실리콘, 폴리실리콘 등에 의해 형성된다. 이상의 공정에 의해, 우수한 단차 피복성으로, 컨포멀한 캐패시터 절연막(17)을 갖는 반도체 장치(19)를 얻을 수 있다.
반도체 기판(11)에서의 트렌치(16)의 형상 및 크기(폭, 깊이 등)는 특별히 한정되지 않는다. 트렌치(16)의 깊이는, 예를 들어 0.1 내지 10㎛이면 되고, 트렌치(16)의 폭은 5 내지 500nm이면 되고, 트렌치(16)의 애스펙트비(트렌치의 깊이/트렌치의 폭)는 예를 들어 0.2 내지 80이면 된다. 본 실시 형태의 방법에 의하면, 트렌치(16)의 애스펙트비가 큰 경우(예를 들어 80 이상)여도, 우수한 단차 피복성이 얻어진다.
캐패시터 절연막(17)의 두께는, 예를 들어 1Å 이상이어도 되고, 10000Å 이하이어도 된다.
도 4는, 다른 실시 형태의 반도체 장치의 제조 방법을 나타내는 모식 단면도이다. 본 실시 형태의 제조 방법은, 게이트 절연막을 갖는 반도체 장치의 제조에 관한 것이다. 본 실시 형태의 제조 방법에서는, 먼저, 도 4의 (a)에 도시하는 바와 같이, 피처리체로서 반도체 기판(21)을 준비한다. 반도체 기판(21)은, 산화물 절연막(22), 산화물 반도체 막(23), 제1 전극(소스 전극)(24) 및 제2 전극(드레인 전극)(25)을 갖는다. 산화물 절연막(22)은, 실리콘 등으로 이루어지는 기판(예를 들어 반도체 기판, 도시하지 않음) 상에 설치되어 있다. 산화물 반도체 막(23)은, 산화물 절연막(22) 상에 설치되어 있다. 산화물 절연막(22) 및 산화물 반도체 막(23)을 포함하는 적층체는, 트렌치(26)를 제공하고 있다. 구체적으로는, 트렌치(26)는 산화물 반도체 막(23)의 표면에 의해 구획 형성되어 있다. 제1 전극(24) 및 제2 전극(25)은, 산화물 반도체 막(23) 상에 설치되어 있다. 제1 전극(24) 및 제2 전극(25)은, 트렌치(26)의 양측에 각각 설치되어 있다.
본 실시 형태에서는, 반도체 기판(21)의 트렌치(26)를 구획 형성하는 면이, 금속 산화물 막이 형성되는 면(처리면)으로 된다. 반도체 기판(21)은, 예를 들어 이하의 방법으로 얻어진다. 먼저, 스퍼터링법 등에 의해, 기판 상에 산화 실리콘 등으로 이루어지는 산화물 절연막(22)을 형성한다. 이어서, 산화물 절연막(22)의 표면을 에칭해서 트렌치(26)를 형성한 후, 스퍼터링법 등에 의해, 산화물 절연막(22)의 표면에 산화물 반도체 막(23)을 형성한다. 마지막으로, 산화물 반도체 막(23) 상에 Al 등의 도전 재료로 이루어지는 도전막을 형성한 후, 도전막을 포토리소그래피법 등에 의해 에칭함으로써 제1 전극(24) 및 제2 전극(25)을 형성한다. 이상의 공정에 의해 반도체 기판(21)이 얻어진다. 이어서, 도 4의 (b)에 도시하는 바와 같이, 반도체 기판(21)의 처리면에 대하여 본 실시 형태의 금속 산화물 막의 형성 방법을 적용함으로써, 반도체 기판(21) 상에 금속 산화물 막으로 이루어지는 게이트 절연막(27)을 형성한다. 이어서, 도 4의 (c)에 도시하는 바와 같이, 트렌치(26) 내의 게이트 절연막(27) 상에 제3 전극(게이트 전극)(28)을 형성한다. 제3 전극(28)은, 예를 들어 인듐주석 산화물 등의 도전 재료에 의해 형성된다. 이상의 공정에 의해, 우수한 단차 피복성으로, 컨포멀한 게이트 절연막(27)을 갖는 반도체 장치(29)를 얻을 수 있다.
반도체 기판(21)에서의 트렌치(26)의 형상 및 크기(폭, 깊이 등)는 특별히 한정되지 않는다. 트렌치(26)의 깊이, 폭 및 애스펙트비는, 상술한 반도체 기판(11)에서의 트렌치(16)의 깊이, 폭 및 애스펙트비와 마찬가지이어도 된다.
게이트 절연막(27)의 두께는, 예를 들어 1Å 이상이어도 되고, 10000Å 이하이어도 된다.
이상, 본 발명의 실시 형태의 금속 산화물 막의 형성 방법 및 해당 방법을 사용한 반도체 장치의 제조 방법에 대해서 설명했지만, 본 발명은 상기 실시 형태에 한정되지는 않는다.
예를 들어, 각 사이클은 공정 S2 및 공정 S4를 포함하지 않아도 된다. 보다 컨포멀한 금속 산화물 막을 얻는다는 관점에서는, 공정 S2 및 공정 S4를 실행하는 것이 바람직하다.
또한, 금속 산화물 막의 형성 방법에서는, 공정 S2 및 공정 S3을 실행한 후, 전구체층이 완전히 산화되도록, 공정 S2 및 공정 S3을 반복해서 실행해도 된다.
또한, 복수회의 사이클 중 최종 사이클은, 공정 S5를 포함하고 있어도 된다.
또한, 금속 산화물 막의 형성 방법은, 본 발명의 효과를 저해하지 않는 한에 있어서, 상술한 공정 이외의 다른 공정을 포함하고 있어도 된다. 예를 들어, 금속 산화물 막의 형성 방법은, 공정 S5 후에, 공정 S1을 다시 실행하기 전에, 챔버에 퍼지 가스를 공급하는 공정을 포함하고 있어도 된다. 또한, 각 사이클은, 공정 S1과 공정 S3의 사이에, 공정 S2 외에도, 또는 공정 S2 대신에, 챔버 내를 진공화하는 공정을 포함하고 있어도 된다. 이러한 진공화 공정을 실행함으로써, 퍼지 가스를 챔버로부터 확실하게 제거할 수 있다. 마찬가지로, 각 사이클은, 공정 S3과 공정 S5의 사이에, 공정 S4 외에도, 또는 공정 S4 대신에, 챔버 내를 진공화하는 공정을 포함하고 있어도 되고, 공정 S5 후에, 공정 S1을 다시 실행하기 전에, 퍼지 가스를 공급하는 상기 공정 외에도, 또는 이 공정 대신에, 챔버 내를 진공화하는 공정을 포함하고 있어도 된다.
[실시예]
이하에 실시예를 나타내서 본 발명을 더욱 상세하게 설명하지만, 본 발명은 이들 실시예에 한정되는 것은 아니다.
(실시예 1)
소프트웨어 Materials Studio의 DMol3 모듈을 사용하여, 밀도 범함수법(PBE/DN)에 의해, 물(H2O) 및 메틸알코올(CH3OH)의 하프늄 산화물(HfO2) 기판에 대한 흡착 에너지를 산출하였다. 하프늄 산화물(HfO2) 기판은, 단사정계의 하프늄 산화물(HfO2) 결정을 (111)면으로 잘라내어, Hf-OH 종단을 형성한 기판(unit cell=2×2×1.5)으로 하였다. 흡착 에너지의 산출은, Shallow Adsorption, 1H-bonded Adsorption 및 2H-bonded Adsorption의 3개의 흡착 양식에 대해서 행하였다. 결과를 이하에 나타낸다.
[H2O의 흡착 에너지]
Shallow Adsorption에서의 흡착 에너지는 -0.41eV이며, 1H-bonded Adsorption에서의 흡착 에너지는 -0.83eV이며, 2H-bonded Adsorption에서의 흡착 에너지는 -1.23eV이었다.
[CH3OH의 흡착 에너지]
Shallow Adsorption에서의 흡착 에너지는 -0.61eV이며, 1H-bonded Adsorption에서의 흡착 에너지는 -0.97eV이며, 2H-bonded Adsorption에서의 흡착 에너지는 -1.34eV이었다.
이상과 같이, CH3OH가 H2O보다도 하프늄 산화물 기판에 대한 높은 흡착 에너지를 갖고 있음이 확인되었다.
3 : 피처리체 7 : 챔버
11, 21 : 반도체 기판 17 : 캐패시터 절연막(금속 산화물 막)
19, 29 : 반도체 장치 27 : 게이트 절연막(금속 산화물 막)

Claims (15)

  1. 금속 산화물 막을 갖는 반도체 장치를 제조하는 방법이며,
    해당 방법은, 피처리체가 챔버 내에 수용된 상태에서 실행되고,
    상기 챔버에 금속 착체를 포함하는 전구체 가스를 공급하는 공정이며, 상기 피처리체 상에 상기 전구체 가스로부터 전구체층이 형성되는 해당 공정과,
    상기 챔버에 산화 가스를 공급하는 공정이며, 상기 산화 가스가 H2O를 포함하는 가스이거나, 또는 상기 금속 착체가 수소 원자를 포함하는 관능기를 갖고, 또한 상기 산화 가스가 해당 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스이며, 해당 산화 가스에 의해 상기 전구체층이 산화해서 금속 산화물층이 형성되는 해당 공정과,
    상기 챔버에 알코올류 또는 아민류를 포함하는 H2O 제거 가스를 공급하는 공정이며, 상기 금속 산화물층에 흡착되어 있는 H2O가 해당 H2O 제거 가스에 의해 제거되는, 해당 공정과,
    각각이 전구체 가스를 공급하는 상기 공정과 산화 가스를 공급하는 상기 공정을 포함하는 복수회의 사이클을 실행하는 공정을 포함하고,
    상기 복수회의 사이클 중 적어도 일부가, H2O 제거 가스를 공급하는 상기 공정을 포함하는
    방법.
  2. 제1항에 있어서,
    상기 금속 산화물 막은, 반도체 기판 상에 설치된 캐패시터 절연막을 구성하는 방법.
  3. 제1항에 있어서,
    상기 금속 산화물 막은, 반도체 기판 상에 설치된 게이트 절연막을 구성하는 방법.
  4. 원자층 퇴적법에 의해 피처리체 상에 금속 산화물 막을 형성하는 방법이며,
    해당 방법은, 상기 피처리체가 챔버 내에 수용된 상태에서 실행되고,
    상기 챔버에 금속 착체를 포함하는 전구체 가스를 공급하는 공정이며, 상기 피처리체 상에 상기 전구체 가스로부터 전구체층이 형성되는 해당 공정과,
    상기 챔버에 산화 가스를 공급하는 공정이며, 상기 산화 가스가 H2O를 포함하는 가스이거나, 또는 상기 금속 착체가 수소 원자를 포함하는 관능기를 갖고, 또한 상기 산화 가스가 해당 관능기와 반응해서 H2O를 생성하는 산화제를 포함하는 가스이며, 해당 산화 가스에 의해 상기 전구체층이 산화해서 금속 산화물층이 형성되는 해당 공정과,
    상기 챔버에 알코올류 또는 아민류를 포함하는 H2O 제거 가스를 공급하는 공정이며, 상기 금속 산화물층에 흡착되어 있는 H2O가 해당 H2O 제거 가스에 의해 제거되는 해당 공정과,
    각각이 전구체 가스를 공급하는 상기 공정과 산화 가스를 공급하는 상기 공정을 포함하는 복수회의 사이클을 실행하는 공정을 포함하고,
    상기 복수회의 사이클 중 적어도 일부가, H2O 제거 가스를 공급하는 상기 공정을 포함하는
    방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전구체 가스를 공급하는 상기 공정과 산화 가스를 공급하는 상기 공정의 사이에, 상기 챔버에 퍼지 가스를 공급하는 공정을 더 포함하는 방법.
  6. 제1항 내지 제4항 중 어느 한 항에 있어서,
    산화 가스를 공급하는 상기 공정과 H2O 제거 가스를 공급하는 상기 공정의 사이에, 상기 챔버에 퍼지 가스를 공급하는 공정을 더 포함하는 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    H2O 제거 가스를 공급하는 상기 공정 후에, 전구체 가스를 공급하는 상기 공정을 다시 실행하기 전에, 상기 챔버에 퍼지 가스가 공급되지 않는 방법.
  8. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 복수회의 사이클 중 최종 사이클은, H2O 제거 가스를 공급하는 상기 공정을 포함하지 않는 방법.
  9. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 H2O 제거 가스는, 상기 알코올류로서, 메틸알코올, 에틸알코올, n-프로필알코올, 이소프로필알코올 및 t-부틸알코올로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 금속 착체는, 하프늄 착체, 지르코늄 착체, 알루미늄 착체, 탄탈 착체, 텅스텐 착체, 티타늄 착체, 니오브 착체, 몰리브덴 착체, 코발트 착체, 또는 니켈 착체인 방법.
  11. 제10항에 있어서,
    상기 금속 착체는, 상기 하프늄 착체로서, Hf[N(CH3)2]4, Hf[N(CH2CH3)(CH3)]4, Hf[N(CH3)2]3[C5H5], Hf[N(CH2CH3)3]4 및 Hf[OC(CH3)3]4로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 방법.
  12. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 산화 가스는, O3, H2/O2 혼합 기, O2 플라스마, O2 및 H2O2로 이루어지는 군에서 선택되는 적어도 1종을 포함하는 가스인 방법.
  13. 제1항 내지 제4항 중 어느 한 항에 있어서,
    전구체 가스를 공급하는 상기 공정에서는, 상기 전구체 가스와 함께, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 제1 희석 가스를 상기 챔버에 공급하는 방법.
  14. 제1항 내지 제4항 중 어느 한 항에 있어서,
    산화 가스를 공급하는 상기 공정에서는, 상기 산화 가스와 함께, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 제2 희석 가스를 상기 챔버에 공급하는 방법.
  15. 제1항 내지 제4항 중 어느 한 항에 있어서,
    H2O 제거 가스를 공급하는 상기 공정에서는, 상기 H2O 제거 가스와 함께, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스, N2 가스, CO2 가스 및 CO 가스로 이루어지는 군에서 선택되는 적어도 1종의 가스를 포함하는 제3 희석 가스를 상기 챔버에 공급하는 방법.
KR1020180075322A 2017-07-07 2018-06-29 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법 KR20190005741A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2017-133691 2017-07-07
JP2017133691 2017-07-07
JP2018083356A JP2019016778A (ja) 2017-07-07 2018-04-24 半導体装置の製造方法及び金属酸化物膜の形成方法
JPJP-P-2018-083356 2018-04-24

Publications (1)

Publication Number Publication Date
KR20190005741A true KR20190005741A (ko) 2019-01-16

Family

ID=64903417

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180075322A KR20190005741A (ko) 2017-07-07 2018-06-29 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법

Country Status (2)

Country Link
US (1) US10734221B2 (ko)
KR (1) KR20190005741A (ko)

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7494927B2 (en) * 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
KR100468847B1 (ko) * 2002-04-02 2005-01-29 삼성전자주식회사 알콜을 이용한 금속산화물 박막의 화학기상증착법
US7442415B2 (en) * 2003-04-11 2008-10-28 Sharp Laboratories Of America, Inc. Modulated temperature method of atomic layer deposition (ALD) of high dielectric constant films
US6892473B1 (en) * 2003-12-08 2005-05-17 Air Products And Chemicals, Inc. Process for removing water from ammonia
US7160360B2 (en) * 2003-12-08 2007-01-09 Air Products And Chemicals, Inc. Purification of hydride gases
US7250374B2 (en) * 2004-06-30 2007-07-31 Tokyo Electron Limited System and method for processing a substrate using supercritical carbon dioxide processing
US7402534B2 (en) * 2005-08-26 2008-07-22 Applied Materials, Inc. Pretreatment processes within a batch ALD reactor
US8993055B2 (en) * 2005-10-27 2015-03-31 Asm International N.V. Enhanced thin film deposition
KR100685748B1 (ko) 2006-02-09 2007-02-22 삼성전자주식회사 박막 형성 방법 및 이를 이용한 게이트 구조물의 제조 방법
JP5401950B2 (ja) 2008-12-02 2014-01-29 セントラル硝子株式会社 ハフニウムアミド錯体の製造方法及びハフニウム含有酸化膜
KR101552937B1 (ko) 2009-01-29 2015-09-15 삼성전자주식회사 반도체 기판의 수분 제거 방법 및 이를 이용한 원자층 증착방법
WO2010103893A1 (ja) 2009-03-13 2010-09-16 株式会社Adeka 金属含有薄膜の製造方法における残存水分子除去プロセス及びパージソルベント
KR20110007262A (ko) 2011-01-07 2011-01-21 주성엔지니어링(주) 개선된 균일도를 가지는 하프늄막의 금속유기화학적 증착방법
JP2013030467A (ja) * 2011-06-24 2013-02-07 Semiconductor Energy Lab Co Ltd 発光装置および発光装置の作製方法
US8657924B2 (en) * 2011-08-10 2014-02-25 Praxair Technology, Inc. Process for separating gases and adsorbent compositions used therein
US9252279B2 (en) * 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5254483B2 (ja) * 2011-09-13 2013-08-07 本田技研工業株式会社 金属酸素電池
JPWO2013054655A1 (ja) * 2011-10-14 2015-03-30 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および記録媒体
WO2013161768A1 (ja) * 2012-04-23 2013-10-31 東京エレクトロン株式会社 成膜方法、成膜装置、及び、成膜システム
WO2014041904A1 (ja) * 2012-09-13 2014-03-20 東レ株式会社 凹凸形状付積層体の製造方法および転写フィルム
JP6087609B2 (ja) * 2012-12-11 2017-03-01 東京エレクトロン株式会社 金属化合物膜の成膜方法、成膜装置、および電子製品の製造方法
JP5864637B2 (ja) * 2013-03-19 2016-02-17 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP2016523442A (ja) * 2013-06-29 2016-08-08 アイクストロン、エスイー 高性能コーティングの堆積方法及びカプセル化電子デバイス
JP2015069987A (ja) * 2013-09-26 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
TWI654177B (zh) * 2013-10-31 2019-03-21 德商巴斯夫歐洲公司 製備羧酸酯的方法及其作爲塑化劑的用途
JP2015188028A (ja) * 2014-03-27 2015-10-29 東京エレクトロン株式会社 薄膜形成方法、及び、薄膜形成装置
WO2015187878A1 (en) * 2014-06-03 2015-12-10 The Regents Of The University Of California Chemically sensitive field effect transistor sensors
WO2016042663A1 (ja) * 2014-09-19 2016-03-24 株式会社日立国際電気 半導体装置の製造方法、基板処理装置および記録媒体
US9954112B2 (en) * 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
CN108475699B (zh) * 2015-12-28 2021-11-16 株式会社半导体能源研究所 半导体装置、包括该半导体装置的显示装置
US10062563B2 (en) * 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
JP2019527612A (ja) * 2016-07-15 2019-10-03 ピーティーティー パブリック カンパニー リミテッド 天然バインダを用いて金属酸化物系の塩化物吸着剤を調製するためのプロセス及びこれから得られる生成物
US10037884B2 (en) * 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
KR102396170B1 (ko) * 2017-12-01 2022-05-10 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법 및 성막 장치

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Mahdi Shirazi and Simon D. Eliliott, Chem. Matter. (2013), 15, 878.

Also Published As

Publication number Publication date
US20190013195A1 (en) 2019-01-10
US10734221B2 (en) 2020-08-04

Similar Documents

Publication Publication Date Title
US20220367173A1 (en) Deposition of oxide thin films
TWI811348B (zh) 藉由循環沉積製程於基板上沉積氧化物膜之方法及相關裝置結構
TWI781229B (zh) 基材上選擇性沉積金屬薄膜之方法
KR102493957B1 (ko) 규화 금속들을 형성하는 방법들
US7927942B2 (en) Selective silicide process
US7473655B2 (en) Method for silicon based dielectric chemical vapor deposition
TW201940729A (zh) 於反應腔室內藉由循環沉積製程於基板上沉積材料膜之方法及相關裝置結構
KR20180018597A (ko) 안티몬 산화물막의 원자층 증착
KR20180048404A (ko) 원자층 증착에 의해 기판 상에 전이 금속 니오븀 질화물막을 형성하기 위한 방법 및 관련 반도체 소자 구조물
US20080274615A1 (en) Atomic Layer Deposition Methods, Methods of Forming Dielectric Materials, Methods of Forming Capacitors, And Methods of Forming DRAM Unit Cells
KR20120120902A (ko) 금속 실리사이드, 금속 저머나이드, 이들의 제조 방법 및 니켈 박막 퇴적
US20150140838A1 (en) Two Step Deposition of High-k Gate Dielectric Materials
TW202044345A (zh) 於反應腔室中藉由循環沉積製程於基板上沉積鉿鑭氧化物膜之方法
JP2019016778A (ja) 半導体装置の製造方法及び金属酸化物膜の形成方法
KR20190005741A (ko) 반도체 장치의 제조 방법 및 금속 산화물 막의 형성 방법
KR100555541B1 (ko) 코발트 실리사이드막 형성방법 및 그 형성방법을 이용한반도체 장치의 제조방법
WO2021054230A1 (ja) 金属酸化物膜の形成方法及び成膜装置
KR102470043B1 (ko) 알루미늄 및 질소 함유 재료의 선택적 증착
KR20070026261A (ko) 성막 방법 및 반도체 장치의 제조 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
CN116053308A (zh) 半导体结构制备方法及半导体结构

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application