TWI617029B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI617029B
TWI617029B TW102127952A TW102127952A TWI617029B TW I617029 B TWI617029 B TW I617029B TW 102127952 A TW102127952 A TW 102127952A TW 102127952 A TW102127952 A TW 102127952A TW I617029 B TWI617029 B TW I617029B
Authority
TW
Taiwan
Prior art keywords
layer
oxide semiconductor
electrode
semiconductor layer
gate electrode
Prior art date
Application number
TW102127952A
Other languages
English (en)
Other versions
TW201347197A (zh
Inventor
山崎舜平
阿部貴征
宍戶英明
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201347197A publication Critical patent/TW201347197A/zh
Application granted granted Critical
Publication of TWI617029B publication Critical patent/TWI617029B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Shift Register Type Memory (AREA)

Abstract

在一些情況下，閾值電壓在薄膜電晶體的製程中以某未定因數沿負或正方向偏移。如果離0 V的偏移量很大，則驅動電壓增加，這引起半導體裝置的功耗的增加。因此，形成具有良好平坦度的樹脂層作為覆蓋氧化物半導體層的第一保護絕緣膜，然後，藉由低功率條件下的濺射方法或者電漿CVD方法，在樹脂層之上形成第二保護絕緣膜。此外，為了將閾值電壓調整到所需值，閘極電極設置在氧化物半導體層之上和之下。

Description

半導體裝置
本發明關於具有使用薄膜電晶體(以下稱作TFT)所形成的電路的半導體裝置及其製造方法。舉例而言，本發明關於電子設備，其中安裝了作為其元件的以液晶顯示面板或者包括有機發光元件的發光顯示裝置所代表的電光裝置。
注意，本說明書中的半導體裝置指的是可藉由使用半導體特性而操作的所有裝置。電光裝置、半導體電路和電子設備全部是半導體裝置。
各種金屬氧化物用於各種應用。氧化銦是衆所周知的材料，並且用作液晶顯示器等所需的透明電極材料。
一些金屬氧化物具有半導體特性。作為具有半導體特性的金屬氧化物，例如可給出氧化鎢、氧化錫、氧化銦、氧化鋅。參考文獻公開一種薄膜電晶體，其中具有半導體特性的這種金屬氧化物用於通道形成區(專利文獻1至4和非專利文獻1)。
此外，不僅單成分氧化物而且多成份氧化物已知作為金屬氧化物。例如，InGaO3(ZnO)m(m是自然數)是一種同系化合物，它已知作為包括In、Ga和Zn的多成份氧化物半導體(非專利文獻2至4)。
此外已經證實，包括這種In-Ga-Zn基氧化物的氧化物半導體可適用於薄膜電晶體的通道層(專利文獻5和非專利文獻5、6)。
[專利文獻]
[專利文獻1]日本公佈專利申請No. S60-198861
[專利文獻2]日本公開專利申請No. H8-264794
[專利文獻3]PCT國際申請號日文譯文No.H11-505377
[專利文獻4]日本公開專利申請No. 2000-150900
[專利文獻5]日本公開專利申請No. 2004-103957
[非專利文獻]
[非專利文獻1]M.W.Prins、K.O.Grosse-Holz、G.Muller、J.F.M.Cillessen、J.B.Giesbers、R.P.Weening和R.M.Wolf，“A ferroelectric transparent thin-film transistor”，Appl. Phys. Lett, 17 June 1996, Vol.68, pp.3650-3652
[非專利文獻2]M.Nakamura、N.Kimizuka和T.Mohri，“ThePhase Relations in the In203-Ga2ZnO4-ZnO System at 1350℃”，J.Solid State Chem., 1991, Vol.93, pp.298-315
[非專利文檔3]N.Kimizuka、M.Isobe和M.Nakamura，“Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m (m=3, 4, and5), InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9,and16) in the In2O3-ZnGa2O4-ZnO System”，J.Solid State Chem., 1995, Vol.116, pp.170-178
[非專利文獻4]M.Nakamura、N.Kimizuka、T.Mohri和M.Isobe，“Homologous Series, Synthesis and Crystal Structure of InFeO3(ZnO)m (m: natural number) and its Isostructural Compound”,KOTAI BUTSURI (SOLID STATE PHYSICS), 1993, Vol.28, No.5, pp.317-327
[非專利文獻5]K.Nomura、H.Ohta、K.Ueda、T.Kamiya、M.Hirano和H.Hosono，“Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor”，SCIENCE, 2003, Vol. 300, pp.1269-1272
[非專利文獻6]K.Nomura、H.Ohta、A.Takagi、T.Kamiya、M.Hirano和H.Hosono，“Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors”，NATURE, 2004, Vol.432, pp.488-492
薄膜電晶體是一種開關元件，它在一定量的電壓(稱作閾值電壓(Vth))施加到閘極電極時導通，而在小於該一 定量電壓被施加時截止。這個閾值電壓(Vth)對應於藉由測量薄膜電晶體的電流電壓特性所得到的曲線上升的起始點處的電壓量。當閾值電壓(Vth)越接近0 V時，薄膜電晶體越好；可以說，閾值電壓(Vth)為0 V的薄膜電晶體是理想開關元件。
在一些情況下，閾值電壓在薄膜電晶體的製造過程中以未定因數沿負或正方向偏移。如果離0 V的偏移量很大，則驅動電壓增加，這引起半導體裝置的功耗的增加。
而且在使用氧化物半導體層用於通道的薄膜電晶體中，在一些情況下，閾值電壓以未定因數沿負或正方向偏移。
根據本發明的一實施例的一目的是提供包括薄膜電晶體的半導體裝置，薄膜電晶體包括用於通道的氧化物半導體層，並且具有優良的電特性；具體來說，是提供包括薄膜電晶體的半導體裝置，其中減小閾值電壓的改變和變化。
根據本發明的一實施例的另一目的是提供包括薄膜電晶體的半導體裝置，薄膜電晶體包括用於通道的氧化物半導體層，並且其中通道長度很小。
根據本發明的一實施例的另一目的是提供包括薄膜電晶體的半導體裝置，薄膜電晶體包括用於通道的氧化物半導體層，並且為高度可靠。
為了將閾值電壓調整到所需值，閘極電極設置在氧化物半導體層之上和之下。氧化物半導體層之下的閘極電極 (可稱作第一閘極電極)具有與閘極佈線相同的電位，而氧化物半導體層之上的閘極電極(可稱作第二閘極電極或背閘極電極)具有等於或低於薄膜電晶體的源極電位的電位。在第一閘極電極和第二閘極電極具有不同電位的情況下，可控制TFT的電特性，例如閾值電壓。舉例而言，藉由將第二閘極電極電位設置為接地電位(GND)，可阻擋靜電。此外，如果第一閘極電極和第二閘極電極電連接並且設置為相同電位，則閘極電壓可從氧化物半導體層之上和之下的第一閘極電極和第二閘極電極施加到氧化物半導體層。
另外，為了形成歐姆接觸，在氧化物半導體層與源極電極層(或者汲極電極層)之間特意形成其載子濃度比氧化物半導體層的載子濃度要高的緩衝層(源極區和汲極區)。注意，緩衝層具有n型導電率，並且可稱作n+型區域。在源極區和汲極區稱作n+型區域(N+型區域)的情況下，用作通道形成區的IGZO半導體層又可稱作i型區域(I型區域)，其與n+區域相反。藉由設置緩衝層來形成NI接面，以致於可獲得設有具有5 μm或以下的短通道長度和高場效應遷移率的薄膜電晶體的半導體裝置。
另外，在形成氧化物半導體層之後的過程中所產生的電漿中包含離子、特別是氫自由基的情況下，曝露於電漿的氧化物半導體層的表面可能受到損傷。此外，氧化物半導體層也可能被氧化物半導體層形成之後的製程中所產生的電漿的電荷損傷。
特別地，在載子濃度比氧化物半導體層的載子濃度要高的緩衝層(源極區和汲極區)特意設置於氧化物半導體層與源極電極層(或者汲極電極層)之間的情況下，存在緩衝層也被電漿生成的電荷損傷的可能性，並且緩衝層的電阻增加；因而緩衝層無法展現它自己的功能。
此外，存在氧化物半導體層的特性被改變或者可靠性因氧化物半導體層與濕氣、氫離子、OH-等等的反應而降低的可能性。
因此，形成具有良好平坦度的樹脂層作為覆蓋氧化物半導體層的第一保護絕緣膜，然後，在樹脂層之上，藉由低功率條件下的濺射方法或者電漿CVD方法，形成第二保護絕緣膜。藉由形成不同保護絕緣膜的疊層，降低電漿對氧化物半導體層的損傷。因此，可獲得具有長期可靠性和優良密封性質的半導體裝置。
此外，覆蓋氧化物半導體層的第二閘極電極對濕氣、氫離子、OH-等等具有阻擋功能。在阻擋光的導電膜用作第二閘極電極的情況下，第二閘極電極的具有防止薄膜電晶體的電特性因氧化物半導體的光敏性而改變，並且因而使薄膜電晶體的電特性穩定。
本說明書中公開的本發明的一實施例包括半導體裝置，所述半導體裝置包括絕緣表面之上的第一閘極電極、第一閘極電極之上的第一絕緣層、第一絕緣層之上的氧化物半導體層、氧化物半導體層之上的源極電極層和汲極電極層、氧化物半導體層與源極電極層之間的第一緩衝層、 以及氧化物半導體層與汲極電極層之間的第二緩衝層、覆蓋源極電極層和汲極電極層的樹脂層、以及樹脂層之上的第二閘極電極。在半導體裝置中，氧化物半導體層包括相較於與源極電極層或汲極電極層重疊的氧化物半導體層的區域具有小厚度的區域、以及與氧化物半導體層的小厚度的區域接觸之樹脂層。
根據上述結構，上述問題的至少一個可得到解決。
在上述結構中，第二保護絕緣膜可在用作第一保護絕緣膜的樹脂層之上形成並且與其接觸，並且第二閘極電極可在第二保護絕緣膜之上形成。因為不論樹脂層要形成於上的表面的不平整性為何，樹脂層都可形成為具有平坦表面，所以，樹脂層可形成為不具針孔，並且在階梯覆蓋方面是良好的。
此外，在上述結構中，為藉由濺射方法或電漿CVD方法，在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)形成無機絕緣膜以作為第二保護絕緣膜。具體來說，使用氮化矽膜、氧化矽膜或氮化氧化矽膜。這些膜的作用是阻擋濕氣、氫離子、OH-等等。當選擇性蝕刻第二閘極電極時，第二保護絕緣膜用作蝕刻阻止層，以致於其頂表面具有所需形狀。另外，第一保護絕緣膜和第二保護絕緣膜也可用作第二閘極絕緣層。
此外，在上述結構中，在第二閘極電極設置在用作第一保護絕緣膜的樹脂層之上並且與其接觸的情況下，第二閘極電極設置在樹脂層與第二保護絕緣膜之間。如果第二 閘極電極設置在第二保護絕緣膜與樹脂層之間，則第二閘極電極以及樹脂層具有降低電漿對氧化物半導體層的損傷之功效。在這種情況下，樹脂層用作第二閘極絕緣層。
此外，在上述結構中，氧化物半導體層的具有小厚度的區域是與第一閘極電極和第二閘極電極重疊的通道形成區。在氧化物半導體層的小厚度的區域中，接近第二閘極電極的區域稱作背通道。當執行使用包含水分、氫、OH-等等的電漿的膜形成以形成與背通道接觸的膜時，電荷可積聚，並且電漿的負電荷或OH-可進入緩衝層中的缺氧型缺陷部分，這可防止企圖要形成的NI接面的形成。氧化物半導體層中的氧的缺乏增加Zn，Zn易於接收氧化物半導體層中的負電荷。當電漿的負電荷進入緩衝層中的缺氧型缺陷部分時，緩衝層(N+型區域)改變成N型區域，並且進一步改變成N-型區域或I型區域。結果，設在緩衝層的介面的NI接面消失。這可能引起空乏層的消失以及薄膜電晶體的Vg-Id特性的不穩定值。
此外，基底膜較佳地在玻璃基底等的絕緣表面之上形成。舉例而言，提供氮化矽膜或者氮化氧化矽膜。這些膜可用作蝕刻阻止層，以在選擇性蝕刻第一閘極電極時防止玻璃基底被蝕刻，使得其頂表面具有所需形狀。另外，基底膜具有對濕氣、氫離子、OH-等等的阻擋功能。這樣，當具有對水分、氫離子OH-等的阻擋功能的膜在氧化物半導體層之上、之下和周圍形成以便封裝氧化物半導體層時，可獲得具有優良密封性質和長期可靠性的半導體裝 置。
雖然以上描述了作為一種底閘極薄膜電晶體的通道蝕刻類型薄膜電晶體的一實施例，但是對於薄膜電晶體的結構沒有特別限制。舉例而言，可採用底接觸型薄膜電晶體。在源極和汲極電極層藉由選擇性蝕刻導電膜而形成之後，形成底接觸型結構的氧化物半導體層；因此，與通道蝕刻型TFT相比，在形成氧化物半導體層之後的步驟數目小，並且氧化物半導體層曝露於電漿的次數小。由於曝露於電漿的次數小，所以可降低電漿對氧化物半導體層的損傷。
在薄膜電晶體具有底接觸型結構的情況下，根據本發明的一實施例的半導體裝置包括絕緣表面之上的第一閘極電極、第一閘極電極之上的第一絕緣層、第一絕緣層之上的源極電極層和汲極電極層、源極電極層和汲極電極層之上的氧化物半導體層、覆蓋氧化物半導體層的樹脂層、以及樹脂層之上的第二閘極電極。在半導體裝置中，氧化物半導體層在第一絕緣層之上形成，並且與第一閘極電極重疊，氧化物半導體層的至少一部分位於源極電極層與汲極電極層之間，並且第二閘極電極與氧化物半導體層和第一閘極電極重疊。
在上述底接觸型結構中，第一緩衝層較佳地設置在氧化物半導體層與源極電極層之間，並且第二緩衝層較佳地設置在氧化物半導體層與汲極電極層之間。藉由提供第一和第二緩衝層，形成NI接面，使得可實現設有具有5 μm 或以下的小通道長度和高場效應遷移率的薄膜電晶體的半導體裝置。或者，在底接觸型結構中，第一緩衝層較佳地設置在第一絕緣層與源極電極層之間，並且第二緩衝層較佳地設置在第一絕緣層與汲極電極層之間，其方式是使得第一和第二緩衝層的側表面與氧化物半導體層接觸。在第一緩衝層設置在第一絕緣層與源極電極層之間並且第二緩衝層設置在第一絕緣層與汲極電極層之間的情況下，第一緩衝層(或者第二緩衝層)設置在源極電極層(或者汲極電極層)之下，並且源極電極層(或者汲極電極層)具有降低對第一緩衝層(或者第二緩衝層)的電漿損傷之功效。因此，作為降低對緩衝層的電漿損傷的阻擋層，兩個層(亦即，源極電極層(或者汲極電極層)和第二閘極電極)在緩衝層之上形成；因此降低對緩衝層的電漿損傷。
此外，可採用具有通道阻止型結構的薄膜電晶體，其是一種類型底閘極薄膜電晶體。在薄膜電晶體具有通道阻止型結構的情況下，根據本發明的一實施例的半導體裝置包括絕緣表面之上的第一閘極電極、第一閘極電極之上的第一絕緣層、第一絕緣層之上的氧化物半導體層、氧化物半導體層之上並且與其接觸的通道保護層、氧化物半導體層之上的源極電極層和汲極電極層、覆蓋源極電極層和汲極電極層的樹脂層、樹脂層之上的第二閘極電極，以及樹脂層之上的第二絕緣層。在半導體裝置中，樹脂層與通道保護層接觸。
在上述通道阻止型結構中，第一和第二緩衝層設置在 通道保護層和氧化物半導體層之上並且與其接觸。第一緩衝層設置在氧化物半導體層與源極電極層之間，並且第二緩衝層設置在氧化物半導體層與汲極電極層之間。藉由提供第一緩衝層(或者第二緩衝層)，可減小源極電極層(或者汲極電極層)與氧化物半導體層之間的接觸電阻。
在上述通道阻止型結構中，藉由使第二閘極電極的寬度大於氧化物半導體層的寬度，閘極電壓可從第二閘極電極施加到整個氧化物半導體層。另外，在樹脂層的厚度為1 μm或以上並且寄生電容沒有引起問題的情況下，第二閘極電極層可覆蓋驅動器電路中的多個薄膜電晶體而成為公共第二閘極電極，並且第二閘極電極層的面積可與驅動器電路幾乎相同或者比其更大。
如果寄生電容引起問題，則在上述通道阻止型結構中，較佳的是，第二閘極電極的寬度設置成小於第一閘極電極的寬度，使得與源極電極層或者汲極電極層重疊的第二閘極電極的面積減小，由此減小寄生電容。此外，第一閘極電極的寬度可設置成大於通道保護層的寬度但小於第二閘極電極的寬度，使得第一閘極電極沒有與源或汲極電極層重疊，由此減小了更多的寄生電容。
在上述通道阻止型結構中，為可使用藉由濺射方法形成的無機絕緣膜或非晶矽或其化合物的膜，以作為通道保護層。在與第一閘極電極重疊的氧化物半導體層的區域中，接近第二閘極電極的區域稱作背通道。通道保護層設置成與背通道接觸。為使用氧化矽膜、氮化矽膜或者氧氮 化矽膜，作為用作通道保護層的無機絕緣膜。用於通道保護層的非晶矽膜的化合物指的是藉由濺射方法形成、包含例如硼等p型雜質元素的p型非晶矽膜或者通過濺射方法形成、包含例如磷等n型雜質元素的n型非晶矽膜。特別地，在將p型非晶矽膜用於通道保護層的情況下，獲得減小截止狀態的漏電流並且抵消設置成與p型非晶矽膜接觸的氧化物半導體層中產生的載子(電子)的效果。由非晶矽膜形成的通道保護層具有對水分、氫離子、OH-等等的阻擋功能。另外，由非晶矽膜形成的通道保護層還用作擋光層，阻擋光線入射到氧化物半導體層。
而且在上述通道蝕刻型結構中，與氧化物半導體層的小厚度的區域接觸的通道保護層可藉由濺射方法、由非晶矽或者其化合物來形成，以便覆蓋源極電極層和汲極電極層。通道保護層具有對水分、氫離子、OH-等等的阻擋功能。另外，由非晶矽膜形成的通道保護層還用作擋光層，它阻擋光線入射到氧化物半導體層。此外，在將p型非晶矽膜用於通道保護層的情況下，獲得減小截止狀態的漏電流並且抵消設置成與p型非晶矽膜接觸的氧化物半導體層中產生的載子(電子)的效果。
在上述通道蝕刻型結構中，藉由使第二閘極電極的寬度大於氧化物半導體層的寬度，閘極電壓可從第二閘極電極施加到整個氧化物半導體層。另外，在寄生電容沒有引起問題的情況下，第二閘極電極層可覆蓋多個薄膜電晶體而成為驅動器電路中的公共第二閘極電極，並且第二閘極 電極層的面積可與驅動器電路幾乎相同或者比其更大。如果寄生電容引起問題，較佳的是，第二閘極電極的寬度設置成小於第一閘極電極的寬度，使得與源極電極層或者汲極電極層重疊的第二閘極電極的面積減小，由此減小寄生電容。
此外，在上述底接觸型結構中，通道保護層可藉由濺射方法、由非晶矽或者其化合物在氧化物半導體層的頂表面或側表面之上形成並且與其接觸。通道保護層具有對水分、氫離子、OH-等等的阻擋功能。另外，由非晶矽膜形成的通道保護層還用作擋光層，阻擋光線入射到氧化物半導體層。此外，在將p型非晶矽膜用於通道保護層的情況下，獲得減小截止狀態的漏電流並且抵消設置成與p型非晶矽膜接觸的氧化物半導體層中產生的載子(電子)的效果。
在上述底接觸型結構中，藉由使第二閘極電極的寬度大於第二氧化物半導體層的寬度，閘極電壓可從第二閘極電極施加到整個氧化物半導體層。另外，在寄生電容沒有引起問題的情況下，第二閘極電極層可覆蓋多個薄膜電晶體而成為驅動器電路中的公共第二閘極電極，並且第二閘極電極層的面積可與驅動器電路幾乎相同或者比其更大。如果寄生電容引起問題，較佳的是，第二閘極電極的寬度設置成小於第一閘極電極的寬度，使得與源極電極層或者汲極電極層重疊的第二閘極電極的面積減小，由此減小寄生電容。
關於為上述結構中使用的樹脂層，可使用光敏或者非光敏有機材料(聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑或苯並環丁烯或者任何這些材料的疊層。舉例而言，在正型光敏丙烯酸用作樹脂層的材料的情況下，樹脂層的開口的側表面較佳地具有曲率半徑的弧形表面。為關於樹脂層，可使用因光照射而變成不溶於蝕刻劑的負型或者因光照射而變成可溶於蝕刻劑的正型。有效的是將光敏有機材料用於樹脂層，因為開口可在無需使用電漿的蝕刻或無需形成抗蝕劑掩罩的情況下形成；因此，步驟的數目以及氧化物半導體層和緩衝層曝露於電漿的次數可減小。
使用從Al、Cr、Ta、Ti、Mo以及W中選取的任意元素、包含任何這些元素作為成份的合金、包含任何這些元素的組合的合金膜等，形成上述結構中的源極和汲極電極層。或者，可使用鋁摻雜氧化鋅(AZO)或鎵摻雜氧化鋅(GZO)來形成源極和汲極電極層。藉由將成為例如Al2O3或Ga2O3等三價離子的元素少量地(例如幾個wt%)添加到氧化鋅，可以降低源極和汲極電極層的電阻。
可使用Zn-O為基礎的非單晶膜、In-Ga-Zn-O為基礎的非單晶膜、In-Sn-Zn-O為基礎的、Ga-Sn-Zn-O為基礎的、In-Zn-O為基礎的、Sn-Zn-O為基礎的、In-Sn-O為基礎的或者Ga-Zn-O為基礎的氧化物半導體，形成具有任何上述結構的薄膜電晶體中包括通道形成區的氧化物半導體 層。注意，以In-Ga-Zn-O為基礎的非單晶膜所代表的氧化物半導體是一種具有寬能隙(Eg)的材料；因此，即使兩個閘極電極設置在氧化物半導體層之上和之下，也可抑制截止電流的增加。
此外，在上述結構中，為可使用以包含SiOx的氧化物半導體靶材，藉由濺射方法來取得包含氧化矽的氧化物半導體層，作為包括薄膜電晶體的通道形成區的氧化物半導體層。典型地，包括0.1 wt%(含)至20 wt%(含)、較佳地1 wt%(含)至6 wt%(含)的SiO2的氧化物半導體靶材可用以形成膜，使得氧化物半導體層包括抑制結晶化的SiOx(X>0)。因此，可實現薄膜電晶體，其中，當薄膜電晶體的閘極被供予盡可能設定成接近0 V的正閾值電壓時，形成通道。
此外，在上述結構中，為較佳地使用簡併氧化物半導體，以作為薄膜電晶體的緩衝層(又稱作N+型區域、n+型層或者源極區或汲極區)。另外，簡併氧化物半導體較佳地具有透光性質。至於氧化物半導體層，使用Zn-O為基礎的氧化物半導體、In-Ga-Zn-O為基礎的氧化物半導體、In-Zn-O為基礎的氧化物半導體和Sn-Zn-O為基礎的氧化物半導體、In-Sn-O為基礎的氧化物半導體、Al-Zn-O為基礎的氧化物半導體或者Ga-Zn-O為基礎的半導體。或者，包含氮的In-Ga-Zn-O為基礎的非單晶膜，亦即，In-Ga-Zn-O-N為基礎的非單晶膜(又稱作IGZON膜)可用作緩衝層。或者，Ga-Zn-O為基礎的非單晶膜或者包含氮 的Ga-Zn-O為基礎的非單晶膜，亦即，Ga-Zn-O-N為基礎的非單晶膜可用作緩衝層。或者，Al-Zn-O為基礎的非單晶膜或者包含氮的Al-Zn-O為基礎的非單晶膜，亦即，Al-Zn-O-N為基礎的非單晶膜可用作緩衝層。注意，Ga-Zn-O為基礎的氧化物半導體和Ga-Zn-O-N為基礎的氧化物半導體均較佳地包括1 wt%(含)至10 wt%(含)的鎵，並且Al-Zn-O為基礎的氧化物半導體和Al-Zn-O-N為基礎的氧化物半導體均較佳地包括1 wt%(含)至10 wt%(含)的鋁。又或者，可使用包含氮的Zn-O-N為基礎的非單晶膜或者包含氮的Sn-Zn-O-N為基礎的非單晶膜。
本說明書中，指明例如“上面”、“之上”、“下面”、“之下”或“側面”等方向的術語基於以下假設：裝置設置在基底表面之上。
藉由形成不同保護絕緣膜的疊層，降低氧化物半導體層的電漿損傷。因此，可獲得具有長期可靠性和優良密封性質的半導體裝置。
此外，可實現包括具有5 μm或以下的小通道長度的薄膜電晶體的半導體裝置。此外，在以液晶顯示裝置、包括EL元件的發光裝置、使用電泳顯示元件並且又稱作電子紙的顯示裝置、以及半導體裝置為代表的電光裝置中，可進一步提升至更高清晰度(像素數量的增加)、伴隨發光裝置尺寸的減小的各顯示像素間距的微小化、以及用於驅動像素部分的驅動器電路的更高度集成。
注意，本說明書中例如“第一”和“第二”等序數是為了 方便起見而使用，而不是表示步驟的順序和層的堆疊順序。另外，本說明書中的序數不是表示規定本發明的特定名稱。
10‧‧‧基底
11‧‧‧第一閘極電極
12‧‧‧基底絕緣層
13‧‧‧第一閘極絕緣層
14a‧‧‧源極區
14b‧‧‧汲極區
15a‧‧‧源極電極層
15b‧‧‧汲極電極層
16‧‧‧氧化物半導體層
17‧‧‧樹脂層
18‧‧‧第二保護絕緣層
19‧‧‧第二閘極電極
20‧‧‧薄膜電晶體
21‧‧‧薄膜電晶體
22‧‧‧薄膜電晶體
23‧‧‧薄膜電晶體
24a‧‧‧源極區
24b‧‧‧汲極區
25a‧‧‧源極電極層
25b‧‧‧汲極電極層
26‧‧‧氧化物半導體層
27a‧‧‧源極區
27b‧‧‧汲極區
28a‧‧‧源極電極層
28b‧‧‧汲極電極層
29‧‧‧薄膜電晶體
30‧‧‧薄膜電晶體
31‧‧‧薄膜電晶體
32‧‧‧薄膜電晶體
33‧‧‧氧化物半導體層
34‧‧‧通道保護層
35a‧‧‧源極區
35b‧‧‧汲極區
36a‧‧‧源極電極層
36b‧‧‧汲極電極層
37‧‧‧薄膜電晶體
38‧‧‧薄膜電晶體
39‧‧‧薄膜電晶體
41‧‧‧通道保護層
42‧‧‧通道保護層
43‧‧‧通道保護層
53‧‧‧薄膜電晶體
54‧‧‧薄膜電晶體
55‧‧‧薄膜電晶體
56‧‧‧薄膜電晶體
57‧‧‧薄膜電晶體
58‧‧‧薄膜電晶體
59‧‧‧薄膜電晶體
60‧‧‧薄膜電晶體
402‧‧‧第三閘極電極
404‧‧‧接觸孔
407‧‧‧第二氧化物半導體層
408a‧‧‧緩衝層
408b‧‧‧緩衝層
411‧‧‧第三端子
431‧‧‧第二薄膜電晶體
470‧‧‧第四閘極電極
580‧‧‧基底
581‧‧‧薄膜電晶體
582‧‧‧第二閘極電極
585‧‧‧樹脂層
586‧‧‧第二保護絕緣層
587‧‧‧第一電極層
588‧‧‧第二電極層
589‧‧‧球形粒子
590a‧‧‧黑色區域
590b‧‧‧白色區域
595‧‧‧填充物
596‧‧‧基底
800‧‧‧基底
801‧‧‧像素部分
802‧‧‧掃描線驅動器電路
802A‧‧‧第一掃描線驅動器電路
802B、802A‧‧‧和第二掃描線驅動器電路
803‧‧‧信號線驅動器電路
804‧‧‧薄膜電晶體
820‧‧‧基底
822‧‧‧信號線輸入端子
823A‧‧‧掃描線
823B‧‧‧控制線
823C‧‧‧第一掃描線
823D‧‧‧第二掃描線
824‧‧‧訊號線
827‧‧‧像素部分
828‧‧‧像素
829‧‧‧像素薄膜電晶體
830‧‧‧儲存電容器
831‧‧‧像素電極
832‧‧‧電容器線
833‧‧‧公共端子
835‧‧‧保護電路
1000‧‧‧蜂巢式電話
1001‧‧‧殼體
1002‧‧‧顯示部分
1003‧‧‧操作按鈕
1004‧‧‧外部連接埠
1005‧‧‧喇叭
1006‧‧‧麥克風
1101‧‧‧第一導電層
1102‧‧‧氧化物半導體層
1103‧‧‧第二導電層
1104‧‧‧像素電極層
1105‧‧‧第三導電層
1106‧‧‧開口
2600‧‧‧元件基底
2601‧‧‧對立基底
2602‧‧‧密封劑
2603‧‧‧元件層
2604‧‧‧液晶層
2606‧‧‧偏振板
2607‧‧‧偏振板
2608‧‧‧線路電路部分
2609‧‧‧可撓線路板
2611‧‧‧反射板
2612‧‧‧電路基底
2613‧‧‧光學片
2700‧‧‧電子書閱讀器
2701‧‧‧殼體
2703‧‧‧殼體
2705‧‧‧顯示部分
2711‧‧‧鉸鏈
2721‧‧‧電源開關
2723‧‧‧操作按鍵
2725‧‧‧喇叭
2910B‧‧‧藍色發光二極體
2910G‧‧‧綠色發光二極體
2910R‧‧‧紅色發光二極體
4001‧‧‧第一基底
4002‧‧‧像素部分
4003‧‧‧信號線驅動器電路
4004‧‧‧掃描線驅動器電路
4005‧‧‧密封劑
4006‧‧‧第二基底
4007‧‧‧基底絕緣層
4008‧‧‧液晶層
4010‧‧‧薄膜電晶體
4011‧‧‧薄膜電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧可撓印刷電路
4019‧‧‧各向異性導電膜
4020‧‧‧第一閘極絕緣層
4021‧‧‧樹脂層
4022‧‧‧第二保護絕緣層
4028‧‧‧第二閘極電極
4029‧‧‧第二閘極電極
4030‧‧‧像素電極層
4031‧‧‧公共電極層
4032‧‧‧偏振板
4033‧‧‧偏振板
4034‧‧‧擋光層
4035‧‧‧柱狀隔離件
4500‧‧‧第一基底
4501‧‧‧第一絕緣層
4502‧‧‧像素部分
4503a‧‧‧信號線驅動器電路
4503b‧‧‧信號線驅動器電路
4504a‧‧‧掃描線驅動器電路
4504b‧‧‧掃描線驅動器電路
4505‧‧‧密封劑
4506‧‧‧第二基底
4507‧‧‧填充物
4508‧‧‧樹脂層
4509‧‧‧薄膜電晶體
4510‧‧‧薄膜電晶體
4511‧‧‧發光元件
4512‧‧‧電致發光層
4513‧‧‧第二電極層
4514‧‧‧第二保護絕緣層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧第一電極層
4518a‧‧‧可撓印刷電路
4518b‧‧‧可撓印刷電路
4519‧‧‧各向異性導電膜
4520‧‧‧分隔物
4521‧‧‧導電層
4522‧‧‧導電層
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動器電晶體
6403‧‧‧電容器
6404‧‧‧發光元件
6405‧‧‧信號線
6406A‧‧‧掃描線
6406B‧‧‧控制線
6407‧‧‧電源線
6408‧‧‧公共電極
7001‧‧‧薄膜電晶體
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7006‧‧‧分隔物
7009‧‧‧第二閘極電極
7010‧‧‧導電膜
7011‧‧‧薄膜電晶體
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧阻擋膜
7017‧‧‧樹脂層
7018‧‧‧第二保護絕緣層
7019‧‧‧第二閘極電極
7021‧‧‧薄膜電晶體
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
7028‧‧‧連接電極
7029‧‧‧第二閘極電極
9600‧‧‧牆壁
9601‧‧‧電視裝置
9603‧‧‧顯示部分
9607‧‧‧顯示部分
9609‧‧‧操作按鍵
9610‧‧‧遙控器
9400‧‧‧通信裝置
9401‧‧‧殼體
9402‧‧‧操作按鈕
9403‧‧‧外部輸入終端
9404‧‧‧麥克風
9405‧‧‧喇叭
9406‧‧‧發光部分
9410‧‧‧顯示裝置
9411‧‧‧殼體
9412‧‧‧顯示部分
9413‧‧‧操作按鈕
9881‧‧‧殼體
9882‧‧‧顯示部分
9883‧‧‧顯示部分
9884‧‧‧顯示部分
9885‧‧‧操作按鍵
9886‧‧‧儲存媒體插入部分
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧殼體
9893‧‧‧連接器
圖1A至圖1C是本發明的一實施例的截面圖。
圖2A至圖2D是本發明的一實施例的截面圖。
圖3A和圖3B是本發明的一實施例的截面圖。
圖4A和圖4B是本發明的一實施例的截面圖。
圖5A至圖5D是本發明的一實施例的截面圖。
圖6A至圖6D是本發明的一實施例的截面圖。
圖7A和圖7B是本發明的一實施例的截面圖和頂視圖。
圖8A和圖8B是顯示裝置的方塊圖以及用於描述TFT的圖。
圖9是顯示裝置的方塊圖。
圖10A和圖10B是示出電位變化的波形圖。
圖11示出像素的佈局。
圖12示出像素的佈局。
圖13是顯示裝置的方塊圖。
圖14是示出電位變化的波形圖。
圖15是顯示裝置的方塊圖。
圖16示出像素的佈局。
圖17示出像素的佈局。
圖18是示出TFT的特性的圖表。
圖19是示出TFT的特性的圖表。
圖20是示出TFT的特性的圖表。
圖21示出本發明的個實施例的半導體裝置的像素的等效電路。
圖22A至圖22C是本發明的一實施例的半導體裝置的截面圖。
圖23A和圖23B是本發明的一實施例的半導體裝置的頂視圖和截面圖。
圖24A1、圖24A2和圖24B是本發明的一實施例的半導體裝置的頂視圖和截面圖。
圖25是本發明的一實施例的半導體裝置的截面圖。
圖26A和圖26B是本發明的一實施例的半導體裝置的截面圖以及電子設備的外部視圖。
圖27A和圖27B示出本發明的一實施例的電子設備。
圖28A和圖28B示出本發明的一實施例的電子設備。
於下，將參照附圖詳細描述本發明的實施例。注意，本發明並不侷限於以下描述，本領域的技術人員將會易於理解，模式和細節可按照各種方式來修改。因此，本發明不應當被理解為侷限於以下提供的實施例的描述。
(實施例1)
圖1A是薄膜電晶體的截面圖的實施例，其中氧化物半導體層夾於設置在該氧化物半導體層之上和之下的兩個閘極電極之間。這個實施例描述製造方法的實施例，藉由該製造方法，用於像素部分和驅動器電路的薄膜電晶體設置在具有絕緣表面的基底之上。
首先，第一閘極電極11在具有絕緣表面的基底10之上形成。作為具有絕緣表面的基底10，可使用電子工業中使用的例如鋁矽酸鹽玻璃基底、鋁硼矽酸鹽玻璃基底或者鋇硼矽酸鹽玻璃基底等任何玻璃基底(又稱作無鹼玻璃基底)、具有可耐受這個製造過程中的加工溫度的耐熱性的塑膠基底等等。在基底10是母板玻璃的情況下，基底可具有下列尺寸的任一個：第一代(320 mm×400 mm)、第二代(400 mm×500 mm)、第三代(550 mm×650 mm)、第四代(680 mm×880 mm或730 mm×920 mm)、第五代(1000 mm×1200 mm或1100 mm×1250 mm)、第六代(1500 mm×1800 mm)、第七代(1900 mm×2200 mm)、第八代(2160 mm×2460 mm)、第九代(2400 mm×2800 mm或2450 mm×3050 mm)、第十代(2950 mm×3400 mm)，等等。
對於第一閘極電極11，具有單層結構或疊層結構的導電層可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或者包含任意這些材料作為主要成份的合金材 料來形成。當導電層在基底10的整個表面之上形成之後，執行微影步驟，以便在導電層之上形成抗蝕劑。然後，藉由蝕刻去除不必要的部分，並且形成佈線和電極(包括第一閘極電極11的閘極佈線、電容器佈線、端子電極等等)。在這個實施例中，使用厚度為100 nm的單層鎢。
舉例而言，在第一閘極電極11具有疊層結構的情況下，下列結構是較佳的：鋁層以及其上堆疊的鉬層的二層結構，銅層以及其上堆疊的鉬層的二層結構，銅層以及其上堆疊的氮化鈦層或氮化鉭層的二層結構，以及氮化鈦層和鉬層的二層結構。或者，可使用：包括包含Ca的銅層和其上用作障壁層的包含Ca的氧化銅層的疊層；或包括含Mg的銅層和其上用作障壁層的包含Mg的氧化銅層的疊層。又或者，關於為三層結構，鎢層或氮化鎢層、鋁和矽的合金或者鋁和鈦的合金層以及氮化鈦層或鈦層的疊層是較佳的。
隨後，去除抗蝕劑掩罩，然後形成覆蓋第一閘極電極11的第一閘極絕緣層13。第一閘極絕緣層13藉由濺射方法、PCVD方法等形成為50 nm至400 nm厚。第一閘極絕緣層13使用例如氧化矽膜、氧氮化矽膜、氮化氧化矽膜、氮化矽膜或氧化鉭膜等無機絕緣膜來形成為具有單層結構或疊層結構。第一閘極絕緣層13可藉由採用有機矽烷氣體的CVD方法、使用氧化矽層來形成。為關於有機矽烷氣體，可使用例如四乙氧基甲矽烷(TEOS)(化學 式：Si(OC2H5)4)、四甲基矽烷(TMS)(化學式：Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基甲矽烷(SiH(OC2H5)3)或三(二甲基氨基)矽烷(SiH(N(CH3)2)3)等含矽化合物。
在本實施例中，厚度為100 nm的第一閘極絕緣層13按照如下方式在第一閘極電極11之上形成：將甲矽烷氣體(SiH4)、一氧化二氮(N2O)和稀有氣體作為源氣體加入高密度電漿設備的室中，並且在10 Pa至30 Pa的壓力下生成高密度電漿。第一閘極絕緣層13是氧氮化矽膜。在本實施例中，高密度電漿設備指的是可實現1×1011/cm3或更高的電漿密度的設備。舉例而言，藉由施加3 kW至6 kW的微波功率來形成電漿，以用於形成絕緣膜。在形成絕緣膜時，被導入室中的甲矽烷氣體(SiH4)與一氧化二氮(N2O)流量比是在1：10至1：200的範圍之內。另外，關於為被導入室中的稀有氣體，可使用氦、氬、氪、氙等等。具體來說，較佳地使用不貴的氬。
另外，由於採用高密度電漿設備所形成的第一閘極絕緣層13可具有均勻厚度，所以第一閘極絕緣層13具有優良的階梯覆蓋。此外，可精確地控制採用高密度電漿設備所形成的絕緣薄膜的厚度。
藉由高密度電漿設備所得到的絕緣膜與由傳統的平行板PCVD設備所形成的絕緣膜極為不同。在相同蝕刻劑的 蝕刻速率相互比較的情況下，採用高密度電漿設備所得到的絕緣膜的蝕刻速率比採用傳統平行板PCVD設備所形成的絕緣膜要低10%或以上或者20%或以上。因此，可以說，藉由使用高密度電漿設備所得到的絕緣膜是緻密膜。
隨後，氧化物半導體膜在第一閘極絕緣層13之上形成。氧化物半導體膜的厚度為至少30 nm，較佳地為60 nm或以上且150 nm或以下。在本實施例中，形成作為氧化物半導體膜的第一In-Ga-Zn-O為基礎的非單晶膜。第一In-Ga-Zn-O為基礎非單晶膜在氬或氧氣氛中使用直徑為8英寸並且包含銦(In)、鎵(Ga)和鋅(Zn)(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶材來形成，其中基底與靶之間的距離設置在170 mm，在0.4 Pa的壓力下，並且直流(DC)電源為0.5 kW。注意，脈衝直流(DC)電源是較佳的，因為可減少灰塵，並且膜厚會是均勻的。
注意，在使用大面積玻璃基底的情況下，將一個大背板貼合到一個大的靶材的製造過程是既困難又成本高的。因此，靶材經過分割，並且經分割的靶材接合到背板。藉由將靶材貼合到背板(用於將靶與其貼合的板)及真空包裝，以形成靶。在形成第一In-Ga-Zn-O為基礎的非單晶膜時，為了得到薄膜電晶體的優良電特性，較佳的是，包括與其貼合的靶材的背板設置在濺射設備中，同時盡可能地保持遠離空氣中的濕氣等。較佳的是，不僅在將靶設置到濺射設備時，而且在包括製造靶材、將靶材接合到背板 等等的直到真空包裝的期間，盡可能地使靶材遠離空氣中的濕氣等。
在In-Ga-Zn-O為基礎的氧化物半導體膜藉由濺射方法來形成的情況下，包含In、Ga和Zn的氧化物半導體靶包括例如氧化矽等絕緣雜質。在氧化物半導體中包含絕緣雜質以便於形成氧化物半導體膜的非晶化。另外，當氧化物半導體層在稍後步驟經過熱處理時，可抑制因熱處理引起的結晶化。
隨後，藉由濺射方法，在不曝露於空氣的情況下，形成電阻比第一In-Ga-Zn-O為基礎的非單晶膜要低的氧化物半導體(在本實施例中為第二In-Ga-Zn-O為基礎的非單晶膜)。在本實施例中，使用包含銦(In)、鎵(Ga)和鋅(Zn)(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶(ZnO)，在包含氮氣體的氣氛中，藉由濺射方法來形成包含銦、鎵和鋅的氧氮化物膜。為藉由稍後執行的熱處理，此氧氮化物膜成為電阻比第一In-Ga-Zn-O為基礎的非單晶的電阻更低的氧化物半導體膜。
隨後，執行微影步驟，以便在第二In-Ga-Zn-O為基礎的非單晶膜之上形成抗蝕劑掩罩。然後，蝕刻第一和第二In-Ga-Zn-O為基礎的非單晶膜。注意，在這裏，蝕刻並不侷限於濕蝕刻，而是也可執行乾蝕刻。
隨後，去除抗蝕劑掩罩，然後，藉由濺射方法或者真空蒸鍍方法，在第一和第二In-Ga-Zn-O為基礎的非單晶膜之上形成由金屬材料所形成的導電膜。為關於導電膜的 材料，可為從以下各項中選取的元素：Al、Cr、Ta、Ti、Mo和W；包含任意這些元素作為成份的合金；包含任意這些元素的組合的合金；等等。此外，在以200℃至600℃執行熱處理的情況下，導電膜較佳地對於這種熱處理具有耐熱性。由於單獨使用Al引起例如低耐熱性和易於被腐蝕等缺點，所以Al與具有耐熱性的導電材料結合使用。為關於與Al結合使用的具有耐熱性的導電材料，可使用任意的下列材料：從鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)中選取的元素，包含任意這些元素作為成份的合金，包含任意這些元素的組合的合金，以及包含任意這些元素作為成份的氮化物。
在這裏，為使用堆疊Al膜和Ti膜的導電膜作為導電膜。或者，導電膜可以是單層鈦膜。又或者，導電膜可具有三層結構，其中包括：Ti膜、堆疊在Ti膜上面包含Nd的鋁膜(Al-Nd)、以及在這些膜上面形成的Ti膜。導電膜可具有包含矽的鋁膜的單層結構。
隨後，執行微影步驟，以便在導電膜之上形成抗蝕劑掩罩。然後，藉由蝕刻去除不必要的部分，並且形成源極和汲極電極層15a、15b。在這時將濕蝕刻或乾蝕刻用作蝕刻方法。在這裏，採用乾蝕刻，其中使用SiCl4、Cl2和BCl3的混合氣體作反應氣體來蝕刻其中堆疊了Ti膜和Al膜的導電膜。因此，形成源極和汲極電極層15a、15b。另外，在這個蝕刻中，使用相同抗蝕劑掩罩選擇性地蝕刻 第二In-Ga-Zn-O為基礎的非單晶膜，以便形成源極區和汲極區14a、14b，並且曝露第一In-Ga-Zn-O為基礎的非單晶膜的一部分。
藉由使用抗蝕劑掩罩的上述蝕刻步驟，選擇性地蝕刻曝露第一In-Ga-Zn-O為基礎的非單晶膜。因此，形成包括厚度比與源極電極層15a或者汲極電極層15b重疊的區域更小的區域的氧化物半導體層16。在一個步驟中蝕刻源極和汲極電極層15a和15b、源極區和汲極區14a和14b以及曝露的第一In-Ga-Zn-O為基礎的非單晶膜。因此，如圖1A所示，源極和汲極電極層15a和15b以及源極區和汲極區14a和14b的邊緣部分對齊並且是連續的。注意，源極和汲極電極層15a和15b、源極區和汲極區14a和14b、曝露的第一In-Ga-Zn-O為基礎的非單晶膜的蝕刻並不侷限於一次性蝕刻，而是可在多個步驟中執行蝕刻。
在去除抗蝕劑掩罩之後，較佳地執行200℃至600℃、典型地300℃至500℃的熱處理。在這裏，熱處理在爐中以350℃在包含氧的氮氣氛執行1小時。藉由這種熱處理，在第一In-Ga-Zn-O為基礎的非單晶膜中發生原子級的重新排列。由於抑制載子移動的應變通過熱處理而釋放，所以熱處理(它可以是光退火)是重要的。另外，降低第二In-Ga-Zn-O為基礎的非單晶膜的電阻，並且形成具有低電阻的源極區和汲極區14a、14b。對於執行熱處理的時間沒有特別限制，只要它在形成第二In-Ga-An- O為基礎的非單晶膜之後執行。
隨後，樹脂層17以0.5 μm至3 μm的範圍之內的厚度來形成，以便覆蓋源極和汲極電極層15a和15b以及包括具有小厚度的區域的氧化物半導體層16。為關於樹脂層17的光敏或非光敏有機材料，使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯或者任意這些材料的疊層。在這裏，為了減少步驟數目，光敏聚醯亞胺藉由塗敷方法來形成。執行曝光、顯影和烘焙，並且形成由聚醯亞胺所形成的厚度為1.5 μm並且其表面為平坦的樹脂層17。樹脂層17用作第一保護絕緣層，它防止包括具有小厚度的區域的氧化物半導體層16以及源極區和汲極區14a、14b在形成第二保護絕緣層的後續步驟中免受電漿損傷。覆蓋氧化物半導體層16的具有小厚度的曝露區域的樹脂層17還具有作為第一保護絕緣層的功能，它阻擋濕氣、氫等進入氧化物半導體層16。
另外，在形成樹脂層17之前，氧化物半導體層16的具有小厚度的曝露區域接受氧自由基處理。藉由氧自由基處理，氧化物半導體層的曝露表面和其近處可被修改為氧過剩區域。可在電漿產生設備中藉由使用包含氧的氣體或者在臭氧產生生設備中，產生氧自由基。藉由使薄膜曝露於所產生的氧自由基或氧，可修改膜表面。自由基處理並不侷限於使用氧自由基，而是可使用氬和氧自由基來執行。使用氬和氧自由基的處理是加入氬氣體和氧氣體以生成電漿，藉以修改薄膜表面。
然後，藉由PCVD方法或濺射方法，在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)，形成厚度為為50 nm至400 nm的第二保護絕緣層18。或者，第二保護絕緣層18可使用高密度電漿設備在低功率條件下形成。藉由高密度電漿設備所得到的第二保護絕緣層18可比藉由PCVD方法所得到的更緻密。第二保護絕緣層18使用氮化矽膜、氧氮化矽膜或者氮化矽氧膜來形成，並且阻擋濕氣、氫離子、OH-等等。在這裏，厚度為200 nm的氮化矽膜藉由PCVD方法在下列條件之下形成：矽烷氣體的流率為35 sccm，氨(NH3)的流率為300 sccm，以及氫氣的流率為800 sccm；壓力為60 Pa，RF電力為300 W；以及功率頻率為13.56 MHz。
然後，形成導電層。此後，執行微影步驟，以便在導電層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，使得形成佈線和電極(包括第二閘極電極19等的佈線)。當選擇性蝕刻第二閘極電極19，使得其頂表面具有所需形狀時，第二保護絕緣層18可用作蝕刻阻止層。
為關於在第二保護絕緣層18之上形成的導電層，可使用金屬材料(從鋁(Al)、銅(Cu)、鈦(Ti)、鉭(Ta)、鎢(W)、鉬(Mo)、鉻(Cr)、釹(Nd)和鈧(Sc)中選取的元素或者包含任意這些元素作為組分的合金)。這些膜具有擋光性質，並且因此可阻擋光到達氧化物半導體層。
在圖1A的截面中，第二閘極電極19的寬度大於第一 閘極電極11的寬度並且大於氧化物半導體層的寬度。有效的是，藉由將第二閘極電極19的寬度增加到大於氧化物半導體層的寬度，使得第二閘極電極19覆蓋氧化物半導體的頂表面，來阻擋光線。由於氧化物半導體層16的具有小厚度的區域沒有被源極或汲極電極層覆蓋，所以存在薄膜電晶體的電特性因光照而改變的可能性。由於藉由濺射方法所形成的In-Ga-Zn-O為基礎的非單晶膜對波長為450 nm或以下的光敏感，因此，為設置作為阻擋波長為450 nm或以下的光的擋光層的第二閘極電極19是有用的。
或者，可使用例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱作ITO)、氧化銦鋅或者添加了氧化矽的氧化銦錫等透光導電材料，形成第二保護絕緣層18之上形成的導電層。在使用透光導電材料的情況下，當使用與用於像素電極相同的材料時，第二閘極電極和像素電極可使用相同的光罩來形成。當第二閘極電極和像素電極使用相同材料來形成時，可減少步驟的數目。在第二閘極電極使用透光導電材料來形成的情況下，較佳的是，用於遮蔽包括具有小厚度的區域的氧化物半導體層16免受光影響的擋光層，分開地形成在氧化物半導體層16的具有小厚度的區域之上。在波長400 nm至450 nm的透光率至少小於50%、較佳地小於20%的材料用於擋光層。舉例而言，氮化鉻或鈦的金屬膜或黑色樹脂可用作擋光層的 材料。在黑色樹脂用於擋光的情況下，由於光強度較高，所以黑色樹脂膜必須更厚。因此，在擋光層的膜需要很薄的情況下，較佳地使用具有高擋光性質以及可經過精細蝕刻過程並且可薄化的金屬膜。
藉由上述製程，可得到圖1A所示的薄膜電晶體20。
在以上所述的實施例中，以一般光罩用於微影步驟。當使用藉由採用多色調掩罩的微影步驟形成的具有多種厚度(通常為兩種厚度)的區域的抗蝕劑掩罩時，可減少抗蝕劑掩罩的數目，並且因此可簡化製程並且可降低成本。注意，在本說明書中，為了方便起見，灰色調曝光掩罩和半色調曝光掩罩共同稱作多色調掩罩。另外，在使用多色調掩罩的情況下，在形成第一In-Ga-Zn-O為基礎的非單晶膜、第二In-Ga-Zn-O為基礎的非單晶膜和導電膜的疊層之後，形成具有多種厚度的區域的抗蝕劑掩罩。然後，藉由使用抗蝕劑掩罩，形成具有小厚度的區域的氧化物半導體層以及源極和汲極電極層。在這種情況下，源極和汲極電極層的邊緣部分以及氧化物半導體層的邊緣部分對齊並且是連續的，同時氧化物半導體層的側表面曝露。因此，當形成樹脂層時，氧化物半導體層的側表面以及沒有與源或汲極電極層重疊的區域(具有小厚度的區域)與樹脂層接觸。
另外，當第二閘極電極19和第一閘極電極11相互電連接以便第二閘極電極19和第一閘極電極11具有相同電位時，在第二閘極電極19形成於第二保護絕緣層18上之 前，執行微影步驟，以便在第二保護絕緣層18之上形成抗蝕劑掩罩，以及藉由蝕刻去除不必要的部分並且形成到達第一閘極電極11的開口。
注意，在第二閘極電極19和第一閘極電極11具有不同電位的情況下，不需要第二閘極電極19和第一閘極電極11的電連接的開口。
圖1B與圖1A部分地不同。在圖1B中，除不同部分之外、與圖1A相同的部分由相同參考標號來表示。
圖1B示出一實施例，其中，第二閘極電極19和第二保護絕緣層18按照與圖1A不同的順序來形成。
如圖1B所示，薄膜電晶體21的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。圖1A中的薄膜電晶體20的第二閘極絕緣層是樹脂層17和第二保護絕緣層18的疊層，而薄膜電晶體21的第二閘極絕緣層只是樹脂層17。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及樹脂層17具有降低電漿對氧化物半導體層16的損傷之效用。
另外，圖1B示出一實施例，其中，基底絕緣層12設置在第一閘極電極11與基底10之間。在厚度為50 nm至200 nm的氧氮化矽膜、氮化氧化矽膜、氮化矽膜等等用作基底絕緣層12的情況下，基底絕緣層12可阻擋例如鈉等來自玻璃基底的雜質擴散到並且進入稍後在基底絕緣層 12之上形成的氧化物半導體。另外，在設置基底絕緣層12的情況下，可防止基底10在用於形成第一閘極電極11的蝕刻步驟中被蝕刻。
此外，在較佳結構中，基底絕緣層12和第二保護絕緣層18在基底周邊上相互接觸，從而密封薄膜電晶體20。在基底絕緣層12和第二保護絕緣層18於基底的周邊上相互接觸的結構中，例如氮化矽膜等保護層位於薄膜電晶體20之上、之下和周圍，以封裝薄膜電晶體20，由此可防止來自外部的例如濕氣等雜質元素的進入。在基底絕緣層12和第二保護絕緣層18於基底周邊上相互接觸的結構中，薄膜電晶體的可靠性可進一步提高。
圖1C與圖1A部分地不同。圖1C中，除不同部分之外、與圖1A相同的部分由相同參考標號來表示。
為圖1C中的薄膜電晶體39作為實施例，其中第一閘極電極11和第二閘極電極19的寬度與圖1A不同。圖1C中，在通道長度方向的第一閘極電極11的寬度大於氧化物半導體層16的寬度，而在通道長度方向的第二閘極電極19的寬度小於氧化物半導體層的寬度。如圖1C所示，只要第二閘極電極19在通道長度方向的寬度至少與氧化物半導體層16的具有小厚度的區域(與樹脂層17接觸的區域)的寬度相同或者比其更大，並且與氧化物半導體層16的具有小厚度的區域重疊，由此可減小寄生電容，則是可接受的。
(實施例2)
圖2A是薄膜電晶體的截面圖實施例，其中氧化物半導體層夾於設置在氧化物半導體層之上和之下的兩個閘極電極之間。本實施例描述製造方法的實施例，藉由此製造方法，用於像素部分和驅動器電路的薄膜電晶體設置在具有絕緣表面的基底之上。
從在具有絕緣表面的基底10之上的第一閘極電極11的形成直到覆蓋第一閘極電極11的第一閘極絕緣層13的形成，採用與實施例1中的相同步驟。因此，在這裏省略詳細描述，並且與圖1A相同的部分由相同參考標號來表示。
藉由濺射方法或真空蒸鍍方法在第一閘極絕緣層13之上由金屬材料形成導電膜。在本實施例中，採用Ti膜、包含Nd的鋁膜以及Ti膜的三層結構(藉由濺射方法形成)。為關於導電膜的材料，可給出從以下各項中選取的元素：Al、Cr、Ta、Ti、Mo和W；包含任意這些元素作為成份的合金；包含任意這些元素的組合的合金膜；等等。此外，導電膜可具有二層結構，並且鈦膜可堆疊在鋁膜之上。或者，導電膜可具有包含矽的鋁膜的單層結構或者鈦膜的單層結構。
然後，藉由濺射方法在不曝露於空氣的情況下，形成具有低電阻的氧化物半導體膜(緩衝層)。對於緩衝層的材料沒有特別限制，只要膜的電阻比稍後形成的氧化物半導體層26要低即可。為藉由使用包含銦、鎵和鋅 (In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶，在包含氮氣體的氣氛中，藉由濺射方法，在導電膜之上形成包含銦(In)、鎵(Ga)和鋅(Zn)的氧氮化物膜作為緩衝層。或者，為藉由使用包含5 wt%或以上且50 wt%或以下的SiO2的In-Sn-O基氧化物半導體靶，藉由濺射方法，在導電膜之上形成包含SiOx的In-Sn-O基氧化物半導體膜作為緩衝層。在本實施例中，緩衝層在下列條件下形成為10 nm的厚度：使用氧化物半導體靶(In2O3：SnO2：SiO2=85：10：5)，亦即包含5 wt%的SiO2的氧化物半導體靶，Ar的流率為72 sccm，氧的流率為3 sccm，電力為3.2 kw，以及壓力為0.16 Pa。注意，為了降低電漿對緩衝層的損傷，電力可在形成時減小到1 kw。
濺射方法的實施例包括：RF濺射方法，其中高頻電源用作濺射電源；DC濺射方法；以及脈衝DC濺射方法，其中以脈衝方式來施加偏壓。RF濺射方法主要用於形成絕緣膜的情況，而DC濺射方法主要用於形成金屬膜的情況。
另外，還存在多源濺射設備，其中可設置不同材料的多個靶。藉由多源濺射設備，在同一個室中，不同材料的膜可形成為堆疊，或者，在相同個室中，同時藉由放電來形成具有多種材料的膜。
另外，存在一種濺射設備，其在室內部設置磁系統並且用於磁控管濺射方法，以及，存在一種用於ECR濺射 方法的濺射設備，其中使用藉由使用微波所產生的電漿，而無需使用輝光放電。
此外，為關於濺射的沈積方法，還存在反應濺射方法，其中靶物質和濺射氣體成份在沈積期間相互起化學反應，以形成其化合物薄膜，並且存在偏壓濺射方法，其中電壓在沈積期間也施加到基底。
藉由將靶材貼合到背板(用於將靶與其貼合的板)來形成靶。關於靶材到背板的貼合，靶材可被分割並且貼合到一個背板。4個靶材貼合到一個背板的情況稱作四分割。此外，9個靶材貼合到一個背板的情況稱作九分割。對於靶材的分割數量沒有特別限制。當使用分割的靶材時，靶的翹曲可在將靶材貼合到背板中被減輕。特別地，當在大的基底之上形成薄膜時，這些分割的靶可適當地用於按照大基底的尺寸變大的靶。不用說，一個靶材可貼合到一個背襯板。
隨後，執行微影步驟，以便在緩衝層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，以及形成源極和汲極電極層25a、25b。頂表面具有與源極和汲極電極層25a、25b相同形狀的緩衝層保持在源極和汲極電極層25a、25b之上。此後，去除抗蝕劑掩罩。
隨後，形成厚度為5 nm至200 nm的氧化物半導體膜。在本實施例中，氧化物半導體膜在下列形成條件下形成為50 nm的厚度：使用包含銦(In)、鎵(Ga)和鋅(Zn)的氧化物半導體靶(In2O3：Ga2O3：ZnO=1：1：1)，Ar 的流率為50 sccm，氧的流率為20 sccm，電力為1 kw，以及壓力為0.22 Pa。
另外，在形成氧化物半導體膜之前，較佳地執行用於去除附於源極和汲極電極層25a、25b的表面的灰塵的電漿處理。舉例而言，藉由執行反濺射，也對曝露的閘極絕緣層執行電漿處理，在反濺射中，藉由加入氬氣體而由RF電源來產生電漿。
隨後，執行微影步驟，以便在氧化物半導體膜之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，以及形成氧化物半導體層26。另外，使用相同的抗蝕劑掩罩，選擇性地蝕刻緩衝層，並且形成源極區和汲極區24a、24b。
在去除抗蝕劑之後，較佳地執行200℃至600℃，典型地300℃至500℃的熱處理。在這裏，熱處理在爐中以350℃在包含氧的氮氣氛執行1小時。藉由此熱處理，在In-Ga-Zn-O為基礎的非單晶膜中發生原子級的重新排列。由於抑制載子移動的應變藉由熱處理而釋放，所以熱處理(它可以是光退火)是重要的。
然後，樹脂層17以0.5 μm至3 μm的範圍之內的厚度來形成，以便覆蓋源極和汲極電極層25a和25b以及氧化物半導體層26。為關於樹脂層17的光敏或非光敏有機材料，使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯、或者任何這些材料的疊層。
注意，形成樹脂層17之後的步驟與實施例1相同， 因而在這裏進行簡要描述。
然後，第二保護絕緣層18藉由PCVD方法或濺射方法在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)在樹脂層17之上形成為50 nm至400 nm的厚度。或者，第二保護絕緣層18可使用高密度電漿設備在低功率條件下形成。
然後，形成導電層。此後，執行微影步驟，以便在導電層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，以致於形成佈線和電極(包括第二閘極電極19等的佈線)。
經由上述製程，可得到圖2A所示的薄膜電晶體22。薄膜電晶體22包括源極和汲極電極層25a、25b的一部分與氧化物半導體層26的一部分重疊的區域。在那個區域中，設置源極區和汲極區24a、24b以形成NI接面。形成樹脂層17以保護NI接面。第二保護絕緣層18藉由PCVD方法在低功率條件下在其上形成。在形成第二保護絕緣層18期間，可防止氧化物半導體層26以及源極區和汲極區24a、24b改變，以致於可防止薄膜電晶體的電特性改變並且使其穩定。
圖2B與圖2A部分地不同。圖2B中，除不同部分之外、與圖2A相同的部分由相同參考標號來表示。
圖2B顯示一實施例，其中，第二閘極電極19和第二保護絕緣層18按照與圖2A不同的順序來形成。
如圖2B所示，薄膜電晶體23的第二閘極電極19在 作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及樹脂層17具有降低電漿對氧化物半導體層26的損傷之功效。
圖2C與圖2A部分地不同。圖2C中，除不同部分之外、與圖2A相同的部分由相同參考標號來表示。
圖2C示出一實施例，其在源極區及汲極區與源極及汲極電極層之間的位置關係與圖2A不同。源極區27a(或者汲極區27b)設置在源極電極層28a(或者汲極電極層28b)之下。源極電極層28a(或者汲極電極層28b)的具有降低電漿對源極區27a(或者汲極區27b)的損傷之功效。
換言之，為關於用於降低對源極區和汲極區27a、27b的電漿損傷的阻擋層，在源極區和汲極區27a、27b之上形成三個層(源極和汲極電極層28a和28b、樹脂層17以及第二閘極電極19)；因此，對源極區和汲極區27a、27b的電漿損傷進一步降低。
至於圖2C所示的薄膜電晶體29，具有低電阻的氧化物半導體膜在第一閘極絕緣層13之上形成並且與其接觸，以及在其上形成導電膜。此後，使用與用於選擇性地蝕刻導電膜的相同的抗蝕劑掩罩來蝕刻具有低電阻的氧化物半導體膜。因此，藉由蝕刻具有低電阻的氧化物半導體膜而形成的源極區和汲極區27a、27b的頂表面具有與在 源極區和汲極區27a、27b之上形成的源極和汲極電極層28a、28b的頂表面幾乎相同的形狀。源和汲極電極層28a、28b的頂表面和側表面形成為與氧化物半導體層26接觸。
圖2D與圖2C部分地不同。圖2D中，除不同部分之外、與圖2C相同的部分由相同參考標號來表示。
圖2D示出一實施例，其中，第二閘極電極19和第二保護絕緣層18按照與圖2C不同的順序來形成。
如圖2D所示，薄膜電晶體30的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及樹脂層17具有降低電漿對氧化物半導體層26的損傷之功效。
本實施例可適當地結合實施例1中所述的任意結構來實施。
(實施例3)
圖3A是薄膜電晶體的截面圖的實施例，其中氧化物半導體層夾於設置在該氧化物半導體層之上和之下的兩個閘極電極之間。本實施例描述製造方法的實施例，藉由此製造方法，用於像素部分和驅動器電路的薄膜電晶體設置在具有絕緣表面的基底之上。
注意，在具有絕緣表面的基底10之上形成第一閘極 電極11、形成覆蓋第一閘極電極11的第一閘極絕緣層13以及形成氧化物半導體膜的步驟與實施例1相同。因此，在這裏省略詳細描述，並且與圖1A相同的部分由相同參考標號來表示。
在本實施例中，第一閘極絕緣層13之上的氧化物半導體膜使用包含5 wt%(含)至50 wt%(含)、較佳地10 wt%(含)至30 wt%(含)的Zn-O為基礎的氧化物半導體靶來形成，以致於形成包含抑制結晶化的SiOx(X>0)的Zn-O為基礎的氧化物半導體膜。
然後，藉由濺射方法在不曝露於空氣的情況下，在Zn-O為基礎的氧化物半導體膜之上形成通道保護膜。關於為通道保護膜的材料，可使用無機材料(氧化矽膜、氮化矽膜、氧氮化矽膜、氮化氧化矽膜等等)。
注意，氧氮化矽膜指的是在使用盧瑟福背向散射能譜測定(RBS)和氫前向散射(HFS)來執行測量的情況下包含的氧比氮要多的膜。另外，氮化氧化矽膜指的是在使用RBS和HFS來執行測量的情況下包含的氮比氧要多的膜。
隨後，執行微影步驟，以便在通道保護膜之上形成抗蝕劑掩罩。然後，藉由蝕刻去除不必要的部分，並且形成通道保護層34。注意，第一閘極電極11的寬度大於通道保護層34的寬度(在通道長度方向的寬度)。
關於為通道保護層34的材料，不僅可使用無機絕緣材料，而且還可使用非晶半導體或者其化合物，典型上為 非晶矽，它的膜藉由濺射方法來獲得。用於通道保護層的非晶矽膜的化合物指的是藉由濺射方法形成之包含例如硼等p型雜質元素的p型非晶矽膜、或者藉由濺射方法形成包含例如磷等n型雜質元素的n型非晶矽膜。特別地，在將p型非晶矽膜用於通道保護層34的情況下，獲得減小截止狀態的漏電流並且抵消設置成與p型非晶矽膜接觸的氧化物半導體層中產生的載子(電子)的效果。在非晶矽膜用作通道保護層34的情況下，非晶矽膜具有對濕氣、氫離子、OH-等等的阻擋功能。另外，由非晶矽膜形成的通道保護層還用作擋光層，阻擋光線入射到氧化物半導體。
在本實施例中，以使用包含硼的靶之濺射法所得到的包含硼的非晶矽膜作為通道保護層34。在低功率條件中或者在低於200℃的基底溫度下形成包含硼的非晶矽膜。由於通道保護層34形成為與Zn-O為基礎的非單晶膜接觸，因此，較佳地盡可能降低形成和蝕刻通道保護層34時對Zn-O為基礎的非單晶膜的損傷。
隨後，為藉由濺射方法，在Zn-O為基礎的非單晶膜和保護層34之上形成電阻比Zn-O為基礎的非單晶膜要低的氧化物半導體膜(在這個實施例中為In-Ga-Zn-O-N為基礎的非單晶膜)。在本實施例中，藉由使用包含銦、鎵和鋅(In2O3：Ga2O3：ZnO=1：1：1)的氧化物半導體靶，在包含氮氣體的氣氛中，以濺射方法來形成包含銦(In)、鎵(Ga)和鋅(Zn)的氧氮化物膜。氧氮化膜藉由稍後執 行的熱處理而成為具有低電阻的氧化物半導體膜。
隨後，執行微影步驟，以便在In-Ga-Zn-O-N為基礎的非單晶膜之上形成抗蝕劑掩罩。然後，蝕刻Zn-O為基礎的非單晶膜和In-Ga-Zn-O-N為基礎的非單晶膜。在蝕刻之後，曝露由Zn-O為基礎的非單晶膜所形成的氧化物半導體層33的側表面。注意，在這裏，蝕刻並不侷限於濕蝕刻，而是可執行乾蝕刻。
隨後，去除抗蝕劑掩罩，然後，藉由濺射方法或者真空蒸鍍方法，在In-Ga-Zn-O-N為基礎的非單晶膜之上形成由金屬材料所形成的導電膜。為關於導電膜的材料，可為從以下各項中選取的元素：Al、Cr、Ta、Ti、Mo和W；包含任何這些元素作為成份的合金；包含任何這些元素的組合的合金；等等。此外，在以200℃至600℃執行熱處理的情況下，導電膜較佳地對於這種熱處理具有耐熱性。
執行微影步驟，以便在導電膜之上形成抗蝕劑掩罩。藉由蝕刻去除不必要的部分，並且形成源極和汲極電極層36a、36b。在此蝕刻中，通道保護層34用作氧化物半導體層33的蝕刻阻止層。因此，沒有蝕刻氧化物半導體層33。另外，在此蝕刻中，使用相同抗蝕劑掩罩來選擇性地蝕刻In-Ga-Zn-O-N為基礎的非單晶膜，並且形成源極區和汲極區35a、35b。
由於通道保護層34設置在氧化物半導體層33的通道形成區之上並且與其接觸的結構，所以可防止製程中對氧 化物半導體層33的通道形成區的損傷(例如因電漿或者蝕刻中的蝕刻劑或氧化引起的厚度的減小)。因此，薄膜電晶體31的可靠性可得到提高。
在去除抗蝕劑掩罩之後，較佳地執行200℃至600℃，典型地為300℃至500℃的熱處理。在這裏，熱處理在爐中以350℃在氮氣氛或者包含氧的氮氣氛執行1小時。
然後，樹脂層17以0.5 μm至3 μm的範圍之內的厚度來形成，以便覆蓋源和汲極電極層36a和36b以及通道保護層34。為關於樹脂層17的光敏或非光敏有機材料，使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯、或者任何這些材料的疊層。
注意，形成樹脂層17之後的步驟與實施例1相同，因而在這裏進行簡要描述。
然後，藉由PCVD方法或濺射方法，在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)，在樹脂層17之上形成厚度為50 nm至400 nm的第二保護絕緣層18。或者，可使用高密度電漿設備，在低功率條件下形成第二保護絕緣層18。
然後，形成導電層。此後，執行微影步驟，以便在導電層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，以致於形成佈線和電極(包括第二閘極電極19等的佈線)。
藉由上述製程，可得到圖3A中所示的薄膜電晶體 31。注意，在薄膜電晶體31中，通道保護層34、樹脂層17和第二保護絕緣層18的疊層用作第二閘極絕緣層。
藉由使第二閘極電極19的寬度大於第一閘極電極11的寬度和氧化物半導體層33的寬度，閘極電壓可從第二閘極電極19施加到整個氧化物半導體層33。另外，在樹脂層17和第二保護絕緣層18的疊層很厚並且寄生電容沒有引起問題的情況下，第二閘極電極層可覆蓋多個薄膜電晶體而成為驅動器電路中的公共第二閘極電極，並且第二閘極電極層的面積可與驅動器電路幾乎相同或者更大。
在樹脂層17和第二保護絕緣層18的疊層很薄並且寄生電容引起問題的情況下，在圖3A的結構中，較佳的是，第一閘極電極11的寬度設置成小於第二閘極電極19的寬度，使得與源極電極層或者汲極電極層重疊的第一閘極電極11的面積減小，由此減小寄生電容。此外，第一閘極電極11的寬度可設置成小於通道保護層34的寬度，並且第二閘極電極19的寬度可設置成小於通道保護層34的寬度，使得第二閘極電極19沒有與源極或汲極電極層重疊，由此可減小更多寄生電容。
圖3B與圖3A部分地不同。圖3B中，除不同部分之外、與圖3A相同的部分由相同參考標號來表示。
圖3B示出一實施例，其中，第二閘極電極19和第二保護絕緣層18按照與圖3A不同的順序來形成。
如圖3B所示，薄膜電晶體32的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸， 並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及樹脂層17具有降低電漿對氧化物半導體層33的損傷之功效。
本實施例可適當地結合其他實施例中所述的任意結構來實施。
(實施例4)
圖4A是薄膜電晶體的截面圖的一實施例，其中氧化物半導體層夾於設置在氧化物半導體層之上和之下的兩個閘極電極之間。本實施例描述用於設置在具有絕緣表面的基底之上的像素部分和驅動器電路的薄膜電晶體的一實施例。
注意，除了非晶矽膜設置成與氧化物半導體層16接觸之外，本實施例與實施例1相同。因此，在這裏省略詳細描述，並且與圖1A相同的部分由相同參考標號來表示。在使用源極和汲極電極層15a、15b作為掩罩以部分地蝕刻氧化物半導體層16而形成氧化物半導體層16中具有小厚度的區域之前，步驟與實施例1中的步驟相同。
根據實施例1，形成包括厚度比與源極電極層15a或者汲極電極層15b重疊的區域更小的區域的氧化物半導體層16。
然後，在去除抗蝕劑掩罩之後，形成非晶半導體或者其化合物(典型地為非晶矽)的膜，它通過濺射方法來獲 得。注意，非晶矽膜的化合物指的是藉由濺射方法形成包含例如硼等p型雜質元素的p型非晶矽膜，或者藉由濺射方法形成包含例如磷等n型雜質元素的n型非晶矽膜。
為了盡可能地降低對氧化物半導體層16的損傷，在低功率條件下或者在基底溫度低於200℃的條件下形成膜。在本實施例中，形成非晶矽膜，其中基底溫度設置在室溫，並且電力設置在1 kw。
另外，在形成非晶矽膜之前，氧化物半導體層16的具有小厚度的曝露區域可經過氧自由基處理。藉由氧自由基處理，氧化物半導體層的曝露表面和其近處可被修改為氧過剩區域。如果在藉由氧自由基處理所形成的氧過剩區域上面形成非晶矽膜，則SiOx(X>0)的薄膜在介面處形成，由此可減小截止電流。
氧自由基可在電漿產生設備中藉由使用包含氧的氣體或者在臭氧產生設備中產生。藉由使薄膜曝露於所產生的氧自由基或氧，可修改膜表面。自由基處理並不侷限於使用氧自由基，而是可使用氬和氧自由基來執行。使用氬和氧自由基的處理是加入氬氣體和氧氣體以產生成電漿，藉以修改薄膜表面。
隨後，執行微影步驟，以便在非晶矽膜之上形成抗蝕劑掩罩。然後，藉由蝕刻去除不必要的部分，並且形成通道保護層41。注意，在這個實施例中描述其中選擇性地蝕刻非晶矽膜的一實施例，但沒有特別限制。微影步驟在這裏可省略，以便減少光掩罩和步驟的數目。通道保護層 41可用作層間膜，它可阻擋濕氣、氫離子、OH-等等。另外，由非晶矽膜形成的通道保護層41用作擋光層，它阻擋光線入射到氧化物半導體層。
然後，樹脂層17以0.5 μm至3 μm的範圍之內的厚度來形成，以便覆蓋源和汲極電極層15a和15b以及通道保護層41。作為樹脂層17的光敏或非光敏有機材料，使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯或者任意這些材料的疊層。
注意，形成樹脂層17之後的步驟與實施例1相同，因而在這裏進行簡要描述。
然後，藉由PCVD方法或濺射方法在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)，在樹脂層17之上形成為厚度50 nm至400 nm的第二保護絕緣層18。或者，可使用高密度電漿設備在低功率條件下形成第二保護絕緣層18。
然後，形成導電層。此後，執行微影步驟，以便在導電層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，以致於形成佈線和電極(包括第二閘極電極19等的佈線)。
經由上述製程，可得到圖4A所示的薄膜電晶體37。
由非晶矽膜形成的通道保護層41還用作擋光層，它阻擋光線入射到氧化物半導體層。在本實施例中，示出非晶矽膜用作通道保護層41的實施例。如果p型非晶矽膜用作通道保護層41，則可減小截止狀態的漏電流，並且 可抵消設置成與p型非晶矽膜接觸的氧化物半導體層中產生的載子(電子)。
圖4B與圖4A部分地不同。圖4B中，除不同部分之外、與圖4A相同的部分由相同參考標號來表示。
圖4B示出一實施例，其中第二閘極電極19和第二保護絕緣層18按照與圖4A不同的順序來形成。
如圖4B所示，薄膜電晶體38的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及通道保護層41和樹脂層17具有降低電漿對氧化物半導體層16的損傷之功效。
本實施例可適當地結合其他實施例中所述的任意結構來實施。
(實施例5)
圖5A是薄膜電晶體的截面圖的實施例，其中氧化物半導體層夾於設置在該氧化物半導體層之上和之下的兩個閘極電極之間。本實施例描述用於設置在具有絕緣表面的基底之上的像素部分和驅動器電路的薄膜電晶體的實施例。
注意，本實施例與實施例2相同，但不同在於，非晶矽膜設置成與氧化物半導體層26接觸。因此，在這裏省略詳細描述，並且與圖2A相同的部分由相同參考標號來 表示。直到形成部分與第一閘極絕緣層13接觸的氧化物半導體膜的步驟與實施例2中的相同。
在根據實施例2形成氧化物半導體膜之後，在沒有曝露於空氣的情況下形成非晶半導體或者其化合物的膜，典型上為非晶矽，它藉由濺射方法來獲得。注意，非晶矽膜的化合物指的是藉由濺射方法形成包含例如硼等p型雜質元素的p型非晶矽膜或者藉由濺射方法形成包含例如磷等n型雜質元素的n型非晶矽膜。
為了盡可能地降低對氧化物半導體層26的損傷，在低功率條件下或者在基底溫度低於200℃的條件下形成膜。在本實施例中，形成包含硼的非晶矽膜，其中基底溫度設置在室溫，並且電力設置在1 kw。
另外，在形成包含硼的非晶矽膜之前，氧化物半導體膜的曝露區域可經過氧自由基處理。藉由氧自由基處理，氧化物半導體膜的表面及其近處可被修改為氧過剩區域。如果非晶矽膜在藉由氧自由基處理所形成的氧過剩區域上面形成，則在介面處形成SiOx(X>0)的薄膜，由此可減小截止電流。
氧自由基可在電漿產生設備中藉由使用包含氧的氣體或者在臭氧產生設備中產生。藉由使薄膜曝露於所產生的氧自基或氧，可修改膜表面。自由基處理並不侷限於使用氧自由基，而是可使用氬和氧自由基來執行。使用氬和氧自由基的處理是加入氬氣體和氧氣體以生成電漿，因而修改薄膜表面。
隨後，執行微影步驟，以便在包含硼的非晶矽膜之上形成抗蝕劑掩罩。然後，藉由蝕刻去除不必要的部分，並且形成通道保護層42。通道保護層42可用作層間膜，它可阻擋濕氣、氫離子、OH-等等。另外，由非晶矽膜形成的通道保護層42用作擋光層，它阻擋光線入射到氧化物半導體層。另外，使用相同抗蝕劑掩罩去除氧化物半導體膜的不必要部分，並且形成氧化物半導體層26。此外，使用相同的掩罩以選擇性地蝕刻緩衝層，並且形成源極區和汲極區24a、24b。
在去除抗蝕劑掩罩之後，較佳地執行200℃至600℃，典型地為300℃至500℃的熱處理。在這裏，熱處理在爐中以350℃在包含氧的氮氣氛執行1小時。
然後，樹脂層17以0.5 μm至3 μm的範圍之內的厚度來形成，以覆蓋源極和汲極電極層25a和25b以及氧化物半導體層26。作為樹脂層17的光敏或非光敏有機材料，使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯或者任意這些材料的疊層。
注意，形成樹脂層17之後的步驟與實施例2相同，因而在這裏進行簡要描述。
然後，藉由PCVD方法或濺射方法在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)，在樹脂層17之上，形成厚度為50 nm至400 nm的第二保護絕緣層18。或者，可使用高密度電漿設備在低功率條件下形成第二保護絕緣層18。
然後，形成導電層。此後，執行微影步驟，以便在導電層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，使得形成佈線和電極(包括第二閘極電極19等的佈線)。
藉由上述製程，可得到圖5A所示的薄膜電晶體53。
圖5B與圖5A部分地不同。圖5B中，除不同部分之外、與圖5A相同的部分由相同參考標號來表示。
圖5B示出一實施例，其中，第二閘極電極19和第二保護絕緣層18按照與圖5A不同的順序來形成。
如圖5B所示，薄膜電晶體54的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及通道保護層42和樹脂層17具有降低電漿對氧化物半導體層26的損傷之功效。
圖5C與圖5A部分地不同。圖5C中，除不同部分之外、與圖5A相同的部分由相同參考標號來表示。
圖5C示出一實施例，其中，在源極區及汲極區和源極及汲極電極層之間的位置關係與圖5A不同。源極區27a(或者汲極區27b)設置在源極電極層28a(或者汲極電極層28b)之下。源極電極層28a(或者汲極電極層28b)具有降低電漿對源極區27a(或者汲極區27b)的損傷之功效。
換言之，關於為用於降低電漿對源極區和汲極區 27a、27b的損傷的阻擋層，在源極區和汲極區27a、27b之上形成四個層(源和汲極電極層28a和28b、樹脂層17、通道保護層42以及第二閘極電極19)；因此，對源極區和汲極區27a、27b的電漿損傷進一步降低。
至於圖5C所示的薄膜電晶體55，具有低電阻的氧化物半導體膜在第一閘極絕緣層13之上形成並且與其接觸，以及在其上形成導電膜。此後，使用與用於選擇性地蝕刻導電膜之抗蝕劑掩罩相同的抗蝕劑掩模，來蝕刻具有低電阻的氧化物半導體膜。因此，藉由蝕刻具有低電阻的氧化物半導體膜而形成的源極區和汲極區27a、27b的頂表面具有與在源極區和汲極區27a、27b之上形成的源極和汲極電極層28a、28b的頂表面幾乎相同的形狀。源極和汲極電極層28a、28b的頂表面和側表面形成為與氧化物半導體層26接觸。
圖5D與圖5C部分地不同。圖5D中，除不同部分之外、與圖5C相同的部分由相同參考標號來表示。
圖5D示出一實施例，其中第二閘極電極19和第二保護絕緣層18按照與圖5C不同的順序來形成。
如圖5D所示，薄膜電晶體56的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及通道保護層42和樹脂層17具有降低電漿對氧化物半導體層26的損傷之功效。
本實施例可適當地結合其他實施例中所述的任意結構來實施。
(實施例6)
圖6A是薄膜電晶體的截面圖的一實施例，其中氧化物半導體層夾於設置在氧化物半導體層之上和之下的兩個閘極電極之間。本實施例描述用於設置在具有絕緣表面的基底之上的像素部分和驅動器電路的薄膜電晶體的一實施例。
注意，除了非晶矽膜設置成與氧化物半導體層26接觸之外，本實施例均與實施例2相同。因此，在這裏省略詳細描述，並且與圖2A相同的部分由相同參考標號來表示。直到形成氧化物半導體層26的步驟與實施例2中的相同。
在根據實施例2形成氧化物半導體層26之後，在不曝露於空氣的情況下，形成非晶半導體或者其化合物的膜，典型地為非晶矽，以作為在氧化物半導體層26之上並且與其接觸的通道保護層43，它藉由濺射方法來獲得。注意，非晶矽膜的化合物指的是藉由濺射方法形成包含例如硼等p型雜質元素的p型非晶矽膜、或者藉由濺射方法形成包含例如磷等n型雜質元素的n型非晶矽膜。
為了盡可能地降低對氧化物半導體層26的損傷，在低功率條件下或者在基底溫度低於200℃的條件下形成膜。在本實施例中，基底溫度設置在室溫且電力設置在1 kw，以形成包含硼的非晶矽膜。
另外，在形成包含硼的非晶矽膜之前，氧化物半導體層的曝露區域可接受氧自基處理。藉由氧自由基處理，氧化物半導體層的表面及其近處可被修改為氧過剩區域。如果在藉由氧自由基處理所形成的氧過剩區域上面形成非晶矽膜，則在介面處形成SiOx(X>0)的薄膜，由此可減小截止電流。
氧自基可在電漿產生設備中藉由使用包含氧的氣體或者在臭氧產生設備中產生。藉由使薄膜曝露於所產生的氧自由基或氧，可修改膜表面。自由基處理並不侷限於使用氧自由基的處理，而是可使用氬和氧自由基來執行。使用氬和氧自由基的處理是加入氬氣體和氧氣體以產生電漿，因而修改薄膜表面。
通道保護層43可用作層間膜，它可阻擋濕氣、氫離子、OH-等等。另外，由非晶矽膜形成的通道保護層43用作擋光層，阻擋光線入射到氧化物半導體層。
然後，較佳地執行200℃至600℃，典型地為300℃至500℃的熱處理。在這裏，熱處理在爐中以350℃在包含氧的氮氣氛中執行1小時。
然後，樹脂層17以0.5 μm至3 μm的範圍之內的厚度來形成，以便覆蓋通道保護層43。為關於樹脂層17的光敏或非光敏有機材料，使用聚醯亞胺、丙烯酸、聚醯胺、聚醯亞胺醯胺、抗蝕劑、苯並環丁烯、或者任意這些材料的疊層。
注意，形成樹脂層17之後的步驟與實施例2相同，因而在這裏進行簡要描述。
然後，藉由PCVD方法或濺射方法在低功率條件下(或者在200℃或以下、較佳地從室溫到100℃的低基底溫度下)在樹脂層17之上形成厚度為50 nm至400 nm的第二保護絕緣層18。或者，可使用高密度電漿設備，在低功率條件下，形成第二保護絕緣層18。
然後，形成導電層。此後，執行微影步驟，以便在導電層之上形成抗蝕劑掩罩，並且藉由蝕刻去除不必要的部分，使得形成佈線和電極(包括第二閘極電極19等的佈線)。
藉由上述製程，可得到圖6A所示的薄膜電晶體57。
圖6B與圖6A部分地不同。圖6B中，除不同部分之外、與圖6A相同的部分由相同參考標號來表示。
圖6B示出一實施例，其中，第二閘極電極19和第二保護絕緣層18按照與圖6A不同的順序來形成。
如圖6B所示，薄膜電晶體58的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及通道保護層43和樹脂層17具有降低電漿對氧化物半導體層26的損傷之功效。
圖6C與圖6A部分地不同。圖6C中，除不同部分之外、與圖6A相同的部分由相同參考標號來表示。
圖6C示出一實施例，其中，在源極區及汲極區和源極及汲極電極層之間的位置關係與圖6A不同。源極區27a(或者汲極區27b)設置在源極電極層28a(或者汲極電極層28b)之下。源極電極層28a(或者汲極電極層28b)具有降低電漿對源極區27a(或者汲極區27b)的損傷之功效。
換言之，為關於用於降低對源極區和汲極區27a、27b的電漿損傷的阻擋層，在源極區和汲極區27a、27b之上形成四個層(源和汲極電極層28a和28b、樹脂層17、通道保護層42以及第二閘極電極19)；因此，對源極區和汲極區27a、27b的電漿損傷進一步降低。
至於圖6C所示的薄膜電晶體59，具有低電阻的氧化物半導體膜在第一閘極絕緣層13之上形成並且與其接觸，以及在其上形成導電膜。此後，使用與用於選擇性地蝕刻導電膜相同的抗蝕劑掩罩來蝕刻具有低電阻的氧化物半導體膜。因此，藉由蝕刻具有低電阻的氧化物半導體膜而形成的源極區和汲極區27a、27b的頂表面具有與在源極區和汲極區27a、27b之上形成的源極和汲極電極層28a、28b的頂表面幾乎相同的形狀。源極和汲極電極層28a、28b的頂表面和側表面形成為與氧化物半導體層26接觸。
圖6D與圖6C部分地不同。圖6D中，除不同部分之外、與圖6C相同的部分由相同參考標號來表示。
圖6D示出一實施例，其中第二閘極電極19和第二保 護絕緣層18按照與圖6C不同的順序來形成。
如圖6D所示，薄膜電晶體60的第二閘極電極19在作為第一保護絕緣膜的樹脂層17之上形成並與其接觸，並且設置在樹脂層17與第二保護絕緣層18之間。在第二閘極電極19設置在樹脂層17與第二保護絕緣層18之間的情況下，第二閘極電極19以及通道保護層43和樹脂層17具有降低電漿對氧化物半導體層26的損傷之功效。
本實施例可適當地結合其他實施例中所述的任意結構來實施。
(實施例7)
在實施例中，以下描述使用兩個n通道薄膜電晶體來形成驅動器電路中的反相器電路的一實施例。圖7A中的薄膜電晶體與實施例1的圖1A中的薄膜電晶體20相同，因而相同部分由相同參考標號來表示。
用於驅動像素部分的驅動器電路使用反相器電路、電容器、電阻器等形成。當兩個n通道TFT組合形成反相器電路時，存在下列組合：增強型電晶體和耗盡型電晶體的組合(下文中，由這種組合所形成的電路稱作EDMOS電路)以及增強型TFT的組合(下文中，由這種組合所形成的電路稱作EEMOS電路)。
圖7A示出驅動器電路的反相器電路的截面結構。注意，圖7A和圖7B中的薄膜電晶體20和第二薄膜電晶體431是底閘極薄膜電晶體，並且舉例說明薄膜電晶體，其 中佈線設置在氧化物半導體層之上，而將源極區或汲極區夾在其間。
圖7A中，第一閘極電極11和第三閘極電極402設置在基底10之上。可使用例如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹或鈧等金屬材料或者包含任意這些材料作為主要成份的合金材料，將第一閘極電極11和第三閘極電極402形成為具有單層結構或疊層結構。
此外，在覆蓋第一閘極電極11和第三閘極電極402的第一閘極絕緣層13之上，設置氧化物半導體層16和第二氧化物半導體層407。
用作第一端子的電極層(源極電極層15a)和用作第二端子的電極層(汲極電極層15b)設置在氧化物半導體層16之上。用作第二端子的電極層藉由在第一閘極絕緣層13中形成的接觸孔404直接連接到第三閘極電極402。另外，用作第三端子411的電極層設置在第二氧化物半導體層407之上。
薄膜電晶體20包括第一閘極電極11以及與第一閘極電極11重疊的氧化物半導體層16，而以第一閘極絕緣層13設在第一閘極電極11與氧化物半導體層16之間。用作第一端子的電極層(源極電極層15a)是有負電壓VDL施加於上的電源線(負電源線)。這個電源線可以是具有地電位的電源線(地電位電源線)。注意，在反相器電路中，在一些情況下，取決於連接至用作第二端子的電極層(汲極電極層15b)的佈線的電位，作為第一端子的電極 層是汲極電極層，而作為第二端子的電極層是源極電極層，。
第二薄膜電晶體431包括第三閘極電極402以及與第三閘極電極402重疊的第二氧化物半導體層407，以第一閘極絕緣層13設在第三閘極電極402與第二氧化物半導體層407之間。第三端子411是有正電壓VDH施加至其上的電源線(正電源線)。注意，在反相器電路中，在一些情況下，取決於連接到用作第二端子的電極層(汲極電極層15b)的佈線的電位，作為第二端子的電極層是源極電極層，而作為第三端子411的電極層是汲極電極層，。
緩衝層408a(又稱作源極區或汲極區)設置在第二氧化物半導體層407與汲極電極層15b之間。緩衝層408b(又稱作汲極區或源極區)設置在第二氧化物半導體層407與第三端子411之間。
此外，圖7B是驅動器電路的反相器電路。圖7B中，沿虛線Z1-Z2截取的截面與圖7A對應。
在本實施例中，為了薄膜電晶體20可作為n通道增強型電晶體，第二閘極絕緣層(樹脂層17和第二保護絕緣層18的疊層)設置在氧化物半導體層16之上，並且第二閘極電極19設置在第二閘極絕緣層之上，使得薄膜電晶體20的閾值由施加到第二閘極電極19的電壓來控制。
此外，在本實施例中，第二閘極絕緣層(樹脂層17和第二保護絕緣層18的疊層)設置在第二氧化物半導體層407之上，並且第四閘極電極470設置在第二閘極絕緣 層之上，使得第二薄膜電晶體431的閾值由施加到第四閘極電極470的電壓來控制。
注意，圖7A和圖7B中示出的實施例中，用作第二端子的電極層(汲極電極層15b)經由在第一閘極絕緣層13中形成的接觸孔404直接連接到第三閘極電極402，但沒有特別地限制。用作第二端子的電極層(汲極電極層15b)可藉由分別設置的連接電極而電連接到第三閘極電極402。
注意，本實施例可與實施例1任意組合。
(實施例8)
在本實施例中，參照方丟圖、電路圖、顯示信號的電位變化的波形圖、頂視圖(佈局圖)等等，描述顯示裝置。
主動矩陣液晶顯示裝置的方塊圖的一實施例如圖8A所示。圖8A所示的液晶顯示裝置在基底800之上包括：像素部分801，包括均設有顯示元件的多個像素；掃描線驅動器電路802，控制連接到像素的閘極電極的掃描線；以及，信號線驅動器電路803，控制輸入到所選像素的視頻信號。各像素設有圖8B中的薄膜電晶體(下文中稱作TFT)804。TFT 804是採用第一控制信號G1和第二控制信號G2控制In端子與Out端子之間的電流的元件。注意，圖8B中的TFT 804的符號表示採用上述實施例1至6中任一實施例中所述的四個端子來控制的TFT，並且以 下用於其他附圖中。
注意，雖然這裏描述一模式，其中掃描線驅動器電路802和信號線驅動器電路803形成於顯示裝置中，但是，掃描線驅動器電路802的一部分可安裝在例如IC等半導體裝置之上。此外，信號線驅動器電路803的一部分可安裝在例如IC等半導體裝置之上。又進一步，多個掃描線驅動器電路802可設置在基底800之上。
圖9示出顯示裝置中的信號輸入端子、掃描線、信號線、包括非線性元件的保護電路和像素部分的位置關係。在具有絕緣表面的基底820之上，掃描線823A和控制線832B與像素部分827中的信號線824相交。像素部分827對應於圖8A中的像素部分801。注意，控制線823B可與信號線824平行配置。
像素部分827包括以矩陣排列的多個像素828。像素828包括連接到掃描線823A、控制線823B和信號線824的像素TFT(可稱作TFT)829、儲存電容器830和像素電極831。
在這裏，像素結構顯示一情況，其中，儲存電容器830的一個電極連接到像素TFT 829，而儲存電容器830的另一個電極連接到電容器線832。像素電極831用作驅動顯示元件(例如液晶元件、發光元件或者對比介質(電子墨水))的電極之一。顯示元件的另一個電極(又稱作對立電極)連接到公共端子833。從公共端子，公共電位施加到顯示元件的另一個電極。
保護電路835設置在從像素部分827延伸的佈線與信號線輸入端子822之間。保護電路835還設置在掃描線驅動器電路802與像素部分827之間。在本實施例中，設置多個保護電路835，使得像素TFT 829等在因靜電等而引起的突波電壓施加到掃描線823A、控制線823B、信號線824或者電容器線832時不會被損壞。因此，保護電路835形成為使得電荷在突波電壓被施加時釋放到公共佈線中。
在本實施例中，示出一實施例，其中，保護電路835設置在信號線輸入端子822近處。但是，保護電路835的位置和保護電路835是否存在並不侷限於該實施例。
上述實施例1至6的任一實施例中所述的TFT用作圖9的像素TFT 829提供下列優點。
上述實施例1至6的任一實施例中所述的TFT的設置允許TFT的閾值電壓受到控制和/或允許TFT的導通電流增加。
TFT的閾值電壓控制的具體實施例如圖18至圖20所示。圖18示出控制線823B的電位處於浮動狀態時的n通道TFT的汲極電流(Id)-閘極電壓(Vg)曲線和遷移率曲線，其中氧化物半導體用於半導體層。圖18中的n通道TFT藉由與實施例2相同的製程來製造。n通道TFT具有通道長度為20 μm並且通道寬度為20 μm的底接觸型結構。圖18中的資料藉由汲極電壓(Vd)為1 V(圖表中的細線)和10 V(圖表中的粗線)的測量來獲得。圖19 示出控制線823B的電位為0 V時的n通道TFT的Id-Vg曲線和遷移率曲線，其中氧化物半導體用於半導體層。圖19中的n通道TFT藉由與實施例2相同的製程來製造。n通道TFT具有通道長度為20 μm並且通道寬度為20 μm的底接觸型結構。圖19中的資料藉由汲極電壓(Vd)為1 V(圖表中的細線)和10(圖表中的粗線)的測量來獲得。
從圖18和圖19中清楚地知道，圖18中，關於汲極電壓的Id-Vg曲線在控制線823B的電位處於浮動狀態的條件下大幅地偏移，而圖19中，關於汲極電壓的Id-Vg曲線在控制線823B的電位是0 V的固定電位(GND)的條件下較少漂移。
根據圖18和圖19，發現當控制線823B的電位設置成固定電位時，關於汲極電壓的TFT的Id-Vg曲線的偏移量可減小。
圖20示出在控制線823B的電位G2設置成固定電位並且固定電位變化的情況下的閾值電壓(Vth)和上升電壓(偏移值)的特性。如圖20所示，藉由改變控制線823B的作為固定電位的電位G2，TFT的上升電壓和閾值電壓可受到控制。注意，雖然在圖18至圖20中示出實施例2中所述的底接觸型結構的資料，但是該資料不是特定用於TFT的結構。在實施例1和3至6的任一實施例中所述的TFT中，藉由改變控制線823B的作為固定電位的電位G2，可控制上升電壓和閾值電壓。
注意，上升電壓(偏移值)定義為在亞閾值特性中的最大斜率的點處的Id-Vg曲線的切線與Id=1×10-12A的水平線相交處的電壓值。
圖10A是示出施加到像素828的信號的電位變化的波形圖。參照圖10A來描述像素828的操作。圖10A示出連接到一個像素的掃描線823A、控制線823B、信號線824和電容器線832中每一者的電位的波形。在圖10A中，波形G1代表掃描線823A的電位變化，波形G2代表控制線823B的電位變化，波形D代表信號線824的電位變化，以及波形COM代表電容器線832的電位變化。採用代表時間的水平軸和代表電位的垂直軸，顯示那些波形隨時間的變化。注意，波形G1的高電源電位表示為V1，而波形G1的低電源電位表示為V2。波形G2的電位表示為Vc。波形D的高電源電位表示為VD1，而波形D的低電源電位表示為VD2。波形COM的電位表示為VCOM。如圖中所示，從波形G1變為V1的時間直到波形G1在變為V2之後再次變為V1的時間週期對應於一格週期。此外，如圖中所示，從波形G1變為V1的時間直到波形G1變為V2的時間週期對應於一閘極選擇週期。
在圖10A，在一格週期的一閘極選擇週期中，亦即，在掃描線823A具有V1的時間週期中，像素828中的儲存電容器830使信號線824固持在從VD1至VD2範圍之內的電位。在圖10A中，在一格週期中閘極選擇週期除外的週期中，亦即，在掃描線823A具有V2的時間週期中，像素 828中的儲存電容器830固持一閘極選擇週期中輸入的電位，而與信號線824從VD1至VD2範圍之內的電位無關。注意，代表控制線823B的電位變化的波形G2較佳地保持在823B不會引起由掃描線823A控制導通或截止的像素TFT 829誤動作的範圍之內的固定電位。藉由將控制線823B的電位Vc設置在VD2或更低，較佳地在從V2至VD2的範圍之內，可防止由掃描線823A控制導通或截止的像素TFT 829的誤動作。
圖10B是在信號線824的電位在某個時間週期具有VD1的情況下的電位變化的波形圖的另一實施例。圖10B與圖10A的不同之處在於具體示出表示信號線824的電位變化的波形D，並且示出表示由像素828中的儲存電容器830所保持的電位的變化的波形Cpix。在圖10B中，在波形G1變為V1之前，波形D從VD2變為VD1，然後波形G1變為V1，並且像素828中的儲存電容器830的電位上升，亦即，波形Cpix的電位上升。另外，圖10B中，在波形G1變為V1之前，波形D從VD1變為VD2，然後波形G1變為V1，並且像素828中的儲存電容器830的電位下降，亦即波形Cpix的電位下降。如果在波形G1變為V1之前，波形D從VD2變為VD1或者從VD1變為VD2，則可降低因信號延遲等而引起的誤動作。注意，在圖10B中，雖然存在波形D和波形Cpix處於相同電位的週期，但是為了清楚起見而將它們分別地顯示。
如圖10A和圖10B所示，藉由設置控制線823B，像 素TFT 829的閾值電壓可受到控制，同時獲得實施例1至6中任一實施例中所述的TFT的相似效果。具體來說，藉由將控制線823B的波形G2的電位設定在固定電位，可獲得具有穩定閾值電壓的TFT，這是較佳的。
注意，圖10A和圖10B中示出提供給像素828的信號的電位變化的波形圖只是實施例，並且可與其它驅動方法組合。舉例而言，可採用諸如反相驅動等驅動方法，其中施加到像素電極的電壓的極性每隔一定週期按照公共電極的公共電位來反相。藉由反相驅動，可抑制例如影像的閃爍等不均勻顯示以及例如液晶材料等顯示元件的劣化。注意，為關於反相驅動的一實施例，可為源極線反相驅動、閘極線反相驅動、點反相驅動等以及格反相驅動。注意，為關於顯示方法，可採用漸進式方法、隔行掃描方法等。此外，一個像素可包括多個子像素。
圖11是圖9中的像素828的佈局圖的一實施例。圖11示出一實施例，其中薄膜電晶體的結構是實施例1中所述的通道蝕刻型。在圖11中，沿虛線A-B截取的截面與圖1C的截面圖對應。注意，圖11的像素的佈局圖顯示所謂的帶狀配置的一實施例，其中三種顏色RGB(R為紅色，G為綠色，以及B為藍色)的像素沿掃描線823A配置。關於像素828的配置，可交替地使用Δ或拜耳(Bayer)配置。注意，無需侷限於RGB三種顏色，可使用三種以上顏色。舉而言，可使用RGBW(W為白色)或者具有黃色、青色或品紅中的一種或多種顏色的RGB。注 意，像素中的顯示區域的面積在RGB的色彩元素之間可以是不同的。
圖11顯示像素電路，其包括：第一導電層1101，用作充當掃描線823A的佈線和電容器線832的一電極；氧化物半導體層1102，形成TFT 829的通道區；第二導電層1103，用作充當信號線824的佈線和電容器線832的另一電極；像素電極層1104，用作像素電極831；第三導電層1105，用作充當控制線823B的佈線；以及開口1106(稱作接觸孔)，用於第二導電層1103與像素電極831之間的連接。雖然圖11顯示一結構，其中與第一導電層1101平行的第三導電層1105在氧化物半導體層1102之上延伸，但是可採用圖12中的結構，其中第三導電層1105設置成與第一導電層1101和氧化物半導體層1102重疊。當第三導電層1105由擋光導電材料形成時，第三導電層1105為在圖12的結構中可以比圖11的佈局圖中更為有效地作為擋光膜。
注意，圖11和圖12的佈局圖的一部分可經過修改，並且TFT的源極區或汲極區可具有U形或C形形狀。另外，用作第一閘極電極的第一導電層1101之通道長度方向的寬度大於氧化物半導體層1102的寬度。另外，用作第二閘極電極的第三導電層1105在通道長度方向的寬度小於第一導電層1101的寬度和氧化物半導體層1102的寬度。
圖13示出一實施例，其中像素TFT與掃描線之間的 連接與圖9中不同。在圖13的實施例中，作為掃描線的第一閘極電極11以及作為控制線的第二閘極電極19具有相同電位，它們設置成將實施例1至6的任一實施例中所述的TFT中的氧化物半導體層夾在中間。注意，圖13中與圖9相同的部分不作重復說明。
圖13示出顯示裝置中的信號輸入端子、掃描線、信號線、包括非線性元件的保護電路和像素部分的位置關係。圖13與圖9的不同之處在於沒有提供控制線823B，但是提供與圖9的掃描線823A對應的掃描線823。如圖13所示，藉由採用掃描線823控制像素TFT，可省略控制線，這可減少佈線和信號線輸入端子822的數目。
圖14是波形圖，示出提供給圖13的像素828的信號的電位變化。參照圖14來描述圖13中的像素828的操作。圖14示出連接到一像素的掃描線823、信號線824和電容器線832的每個的電位的波形。注意，在圖14中，為了闡明與圖10A的差別，掃描線823的電位分別示為第一閘極電極的電位和第二閘極電極的電位，它們設置成將TFT的氧化物半導體層夾在中間。在圖14中，波形G1代表第一閘極電極的電位變化，波形G2代表第二閘極電極的電位變化，波形D代表信號線824的電位變化，以及波形COM代表電容器線832的電位變化。採用代表時間的水平軸和代表電位的垂直軸示出那些波形隨時間的變化。注意，波形G1和波形G2的高電源電位表示為V1，而波形G1和波形G2的低電源電位表示為V2。波形D的 高電源電位表示為VD1，而波形D的低電源電位表示為VD2。波形COM的電位表示為VCOM。如圖中所示，從波形G1變為V1時直到波形G1變為V2之後再次變為V1的時間長度相當於一格週期。此外，如圖中所示，從波形G1變為V1時直到波形G1變為V2的時間長度相當於一閘極選擇週期。
在圖14中，在一格週期中的一閘極選擇週期中，亦即，在波形G1和G2具有V1時的時間長度中，像素828中的儲存電容器830固持信號線824的電位，其在VD1至VD2的範圍之內。在圖14中，在一格週期中閘極選擇週期之外的週期中，即，在波形G1和G2具有V2的時間長度中，像素828中的儲存電容器830固持一閘極選擇週期中輸入的電位，而與信號線824從VD1至VD2的範圍之內的電位無關。注意，在圖14中，雖然波形G1和波形G2處於相同電位，但是為了清楚起見而將它們分別示出。
藉由以圖14所示波形G1和波形G2處於相同電位的方式來驅動TFT 829，可增加成為像素TFT 829中的通道的面積。因此，流經像素TFT 829的電流量增加，由此可實現顯示元件的高響應速度。為關於以波形G1和波形G2處於相同電位的方式來驅動像素TFT 829的結構，可為設有圖15所示的第一掃描線驅動器電路802A和第二掃描線驅動器電路802B的結構。在圖15的顯示裝置中，TFT由第一掃描線驅動器電路802A和第二掃描線驅動器電路802B來控制，它們分別經由第一掃描線823C和第二掃描 線823D而提供第一掃描信號和第二掃描信號號給TFT。
注意，圖14中顯示電位變化的波形圖是與圖10A和圖10B的波形圖相似的一實施例，並且可與另一驅動方法組合。舉例而言，可採用諸如反相驅動等驅動方法，其中施加到像素電極的電壓的極性每隔一定週期按照公共電極的公共電位來反相。藉由反相驅動，可抑制例如影像的閃爍等不均勻顯示以及例如液晶材料等顯示元件的劣化。注意，為關於反相驅動的施實例，可為源極線反相驅動、閘極線反相驅動、點反相驅動等以及格反相驅動。注意，為關於顯示方法，可採用漸進式方法、隔行掃描方法等。此外，一像素可包括眾多子像素。
圖16是圖13中的像素828的佈局圖的一實施例。注意，圖16的像素的佈局圖示出所謂的帶狀配置的一實施例，其中三種顏色RGB(R為紅色，G為綠色，以及B為藍色)的像素沿著掃描線823A配置。關於像素828的配置，可交替地使用Δ或拜耳配置。注意，無需侷限於RGB三種顏色，可使用三種以上顏色。例如，可使用RGBW(W為白色)或者具有黃色、青色或品紅中的一種或多種顏色的RGB。注意，像素中的顯示區域的面積在RGB的色彩元素之間可以是不同的。
圖16示出像素電路，其包括：第一導電層1101，用作充當掃描線823的佈線和電容器線832的一電極；氧化物半導體層1102，形成TFT 829的通道區；第二導電層1103，用作充當信號線824的佈線和電容器線832的另一 電極；像素電極層1104，用作像素電極831；第三導電層1105，連接到第一導電層1101；以及開口1106(稱作接觸孔)，用於第二導電層1103與像素電極831之間或者第一導電層1101與第三導電層1105之間的連接。雖然圖16示出之結構中，第三導電層1105設置在各TFT 829的氧化物半導體層1102之上，但是可採用圖17中第三導電層1105設置成與第一導電層1101和氧化物半導體層1102重疊的結構。當第三導電層1105由擋光導電材料形成時，第三導電層1105為在圖17的結構中比圖16的佈局圖中更為有效地作為擋光膜。
注意，圖16和圖17的佈局圖的一部分可經過修改，並且TFT的源極區或汲極區可具有U形或C形形狀。另外，圖17中，用作第一閘極電極的第一導電層1101在通道長度方向的寬度大於氧化物半導體層1102的寬度。另外，用作第二閘極電極的第三導電層1105在通道長度方向的寬度大於第一導電層1101的寬度，並且大於氧化物半導體層1102的寬度。
如到現在為止所述，藉由採用上述實施例1至6的任一實施例中所述的TFT結構，閾值電壓可受到控制，同時可獲得上述實施例中所述的效果。
注意，本實施例中關於各附圖的描述可適當地與另一實施例中的描述任意組合或者由其替代。
(實施例9)
在本實施例中，將發光顯示裝置的一實施例描述為包括上述實施例1至6的任一實施例中所述的電晶體的顯示裝置。為關於顯示裝置的顯示元件，在這裏描述利用電致發光的發光元件。利用電致發光的發光元件按照發光材料是有機化合物還是無機化合物來分類。前一種稱作有機EL元件，而後一種稱作無機EL元件。
在有機EL元件中，藉由向發光元件施加電壓，電子和電洞從一對電極分別注入包含發光有機化合物的層，並且電流流動。然後，那些載子(即電子和電洞)重新復合，因而激發發光有機化合物。當發光有機化合物從激發狀態返回到基態時，發出光線。由於這種機制，這個發光元件稱作電流激發發光元件。
無機EL元件按照其元件結構分為分散型無機EL元件和薄膜類型無機EL元件。分散型無機EL元件具有發光層，其中發光材料的微粒在黏合劑中分散，並且其發光機制是利用施子能階和受子能階的施子-受子復合型發光。薄膜型無機EL元件具有一種結構，其中，發光層夾在介電層之間(介電層又夾在電極之間)，並且其發光機制是利用金屬離子的內殼層電子躍遷的定域型(localized type)發光。注意，在這裏使用有機EL元件作為發光元件來進行描述。
圖21示出包括上述實施例1至6的任一實施例中所述的電晶體的發光顯示裝置的像素的一實施例。
描述發光顯示裝置中的像素的結構和操作。在本實施 例中，一像素包括兩個n通道電晶體，在每一電晶體中，氧化物半導體層(通常為In-Ga-Zn-O為基礎的非單晶膜)用於通道形成區。
像素6400包括開關電晶體6401(又稱作第一電晶體)、驅動器電晶體6402(又稱作第二電晶體)、發光元件6404和電容器6403。開關電晶體6401具有連接到掃描線6406A的第一閘極電極、連接到控制線6406B的第二閘極電極、連接到信號線6405的第一電極(源極電極層和汲極電極層其中之一)以及連接到驅動器電晶體6402的閘極的第二電極(源極電極層和汲極電極層中的另一個)。驅動器電晶體6402具有藉由電容器6403連接到電源線6407的第一閘極電極、連接到控制線6406B的第二閘極電極、連接到電源線6407的第一電極以及連接到發光元件6404的第一電極(像素電極)的第二電極。發光元件6404的第二電極對應於公共電極6408。公共電極6408電連接到設置在相同基底之上的公共電位線，並且連接部分可用作公共連接部分。
注意，發光元件6404的第二電極(公共電極6408)設置成低電源電位。低電源電位是當設置到電源線6407的高電源電位為基準時小於高電源電位的電位。為關於低電源電位，舉例而言，可採用GND、0 V等。高電源電位與低電源電位之間的電位差施加到發光元件6404，以便使電流流經發光元件6404，使得發光元件6404發光。因此，每個電位設置成使得高電源電位與低電源電位之間的 電位差等於或大於發光元件6404的順向閾值電壓。
注意，驅動器電晶體6402的閘極電容可用作電容器6403的替代，以致於可省略電容器6403。驅動器電晶體6402的閘極電容可在通道區與閘極電極之間形成。
在執行類比灰度級驅動的情況下，等於或高於發光元件6404的順向電壓與驅動器電晶體6402的閾值電壓之和的電壓施加到驅動器電晶體6402的閘極。發光元件6404的順向電壓表示獲得預期亮度的電壓，並且至少包括順向閾值電壓。藉由輸入視頻信號以允許驅動器電晶體6402在飽和區域工作，電流可流經發光元件6404。為了允許驅動器電晶體6402在飽和區域工作，電源線6407的電位設置成高於驅動器電晶體6402的閘極電位。當使用類比視頻信號時，電流可按照視頻信號流經發光元件6404，並且可以執行類比灰度級驅動。
如圖21所示，藉由提供控制線6406B，開關電晶體6401和驅動器電晶體6402的閾值電壓可如同實施例1至6中的任一實施例所述的TFT中那樣來控制。具體來說，在驅動器電晶體6402中，輸入視頻信號，使得驅動器電晶體6402在飽和區域工作。因此，藉由控制線6406B的電位來控制閾值電壓，輸入視頻信號與發光元件的亮度之間因閾值電壓偏移而引起的偏差可減小。結果，可提高顯示裝置的顯示品質。
注意，開關電晶體6401用作開關，並且不是總是要求第二閘極的電位由控制線6406B來控制。
注意，像素結構並不侷限於圖21所示。舉例而言，開關、電阻器、電容器、電晶體、邏輯電路等可添加到圖21所示的像素中。
在數位灰度級驅動代替類比灰度級驅動的情況下，將視頻信號輸入到驅動器電晶體6402的閘極，使得驅動器電晶體6402完全導通或者完全截止。也就是說，驅動器電晶體6402在線性區域工作。由於驅動器電晶體6402在線性區域工作，所以比電源線6407的電壓更高的電壓施加到驅動器電晶體6402的閘極。注意，等於或高於電源線的電壓與驅動器電晶體6402的Vth之和的電壓施加到信號線6405。在這種情況中，可採用與圖21相同的結構。
接下來參照圖22A至圖22C以描述發光元件的結構。在這裏以n通道驅動器TFT為例來描述像素的截面結構。用作用於圖22A至圖22C所示的半導體裝置的驅動器TFT的TFT 7001、7011和7021可藉由與用於形成實施例1中所述的薄膜電晶體20的方法相似的方法來形成。TFT 7001、7011和7021均包括氧化物半導體層以用於通道形成區。
為了取出從發光元件所發出的光，陽極和陰極中的至少之一應當是透明的。有在與薄膜電晶體相同的基底之上形成發光元件的以下結構：頂部發光結構，其中光經由與基底相對的表面來取出；底部發光結構，其中光經由基底表面來取出；以及雙發光結構，其中光經由與基底相對的 表面和基底表面來取出。像素結構可適用於具有任意這些發光結構的發光元件。
參照圖22A來描述具有頂部發光結構的發光元件。
圖22A是像素的截面圖，其中藉由實施例1中所述的製造薄膜電晶體的方法所形成的TFT 7001作為像素中的驅動器TFT，並且從電連接到TFT 7001的發光元件7002所發出的光經由陽極7005出來。TFT 7001覆蓋有樹脂層7017，其上設置由氮化矽膜所形成的第二保護絕緣層7018。In-Zn-O為基礎的氧化物半導體用於TFT 7001中的氧化物半導體層。圖22A中，發光元件7002的陰極7003電連接到用作驅動器TFT的TFT 7001，並且發光層7004和陽極7005按照這個順序堆疊在陰極7003之上。陰極7003可使用具有低功函數且其導電膜會反射光的任何導電材料來形成。舉例而言，較佳地使用Ga、Al、MgAg、AlLi等等。
在圖22A中，由與陰極7003相同的材料形成的第二閘極電極7009與氧化物半導體層重疊，以便遮蔽氧化物半導體層免受光線影響。另外，第二閘極電極7009控制TFT 7001的閾值。由相同材料形成陰極7003和第二閘極電極7009，步驟的數目可減少。
另外，設置由絕緣材料所形成的分隔物(partition)7006，以便防止第二閘極電極7009和陰極7003短路。發光層7004設置成與分隔物7006的一部分和陰極7003的曝露部分重疊。
發光層7004可使用單層或者多層的疊層來形成。當發光層7004使用多層來形成時，藉由在陰極7003之上依序堆疊電子注入層、電子傳輸層、發光層、電洞傳輸層和電洞注入層來形成發光層7004。並非須要形成所有這些層。使用由例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱作ITO)、氧化銦鋅或者添加了氧化矽的氧化銦錫等透光導電材料所形成的透光導電膜來形成陽極7005。
發光元件7002對應於陰極7003和陽極7005將發光層7004夾在中間的區域。在圖22A所示的像素中，如箭頭所示般，光從發光元件7002發出，並且經過陽極7005出來。
接下來參照圖22B描述具有底部發光結構的發光元件。圖22B是像素的截面圖，其中藉由實施例1中所述的製造薄膜電晶體的方法所形成的TFT作為像素中的驅動器TFT，並且從電連接到驅動器TFT 7011的發光元件7012所發出的光經過陰極7013出來。TFT 7011覆蓋有樹脂層7017，其上設置了由氮化矽膜所形成的第二保護絕緣層7018。In-Ga-Zn-O為基礎的氧化物半導體用於TFT 7011中的氧化物半導體層。圖22B中，發光元件7012的陰極7013在電連接至驅動器TFT 7011、具有透光性質的導電膜7010之上形成，並且發光層7014和陽極7015依序堆疊在陰極7013之上。注意，當陽極7015具有透光性 質時，用於反射或阻擋光線的阻擋膜7016可形成以覆蓋陽極7015。對於陰極7013，可如圖22A的情況中那樣使用具有低功函數的導電材料的任一種。注意，陰極7013形成為具有使光可透射過陰極7013的厚度(較佳地大約從5 nm至30 nm)。舉例而言，厚度為20 nm的鋁膜可用作陰極7013。如圖22A的情況中那樣，發光層7014可由單層或者多層的疊層來形成。陽極7015無需透射光線，而是如圖22A的情況中那樣可使用透光導電材料來形成。對於阻擋膜7016，可使用反射光線的金屬等；但是並不侷限於金屬膜。舉例而言，可使用添加了黑色顏料的樹脂等。
在圖22B中，由與具有透光性質的導電膜7010相同的透光導電材料所形成的第二閘極電極7019與氧化物半導體層重疊。在本實施例中，包含SiOx的氧化銦錫用作第二閘極電極7019的材料。另外，第二閘極電極7019控制TFT 7011的閾值。由相同材料形成具有透光性質的導電膜7010和第二閘極電極7019，步驟的數目可減少。此外，由設置在第二閘極電極7019之上的阻擋膜7016來遮蔽TFT 7011中的氧化物半導體層免受光線影響。
發光元件7012對應於陰極7013和陽極7015將發光層7014夾在中間的區域。在圖22B所示的像素中，如箭頭所示，光從發光元件7002發出，並且經過陰極7013出來。
接下來參照圖22C描述具有雙發光結構的發光元件。 圖22C是像素的截面圖，其中藉由實施例1中所述的製造薄膜電晶體的方法所形成的TFT 7021作為像素中的驅動器TFT，並且從電連接到TFT 7021的發光元件7022所發出的光經過陽極7025和陰極7023出來。TFT 7021覆蓋有樹脂層7017，其上設置了由氮化矽膜所形成的第二保護絕緣層。Zn-O為基礎的氧化物半導體用於TFT 7021中的氧化物半導體層。
另外，發光元件7022的陰極7023形成於經由連接電極7028電連接到TFT 7021之具有透光性質的導電膜7027之上。發光層7024和陽極7025依此次序堆疊在陰極7023之上。對於陰極7023，可如圖22A的情況中那樣使用具有低功函數的導電材料的任一種。注意，陰極7023形成至具有使光透射過陰極7023的厚度。舉例而言，厚度為20 nm的Al膜可用作陰極7023。如圖22A的情況中那樣，發光層7024可由單層或者多層的疊層來形成。陽極7025可如圖22A的情況中那樣使用透光導電材料來形成。
發光元件7022對應於陰極7023和陽極7025將發光層7024夾在中間的區域。在圖22C所示的像素中，如箭頭所示，光從發光元件7022發出，並且通過陽極7025和陰極7023出來。
在圖22C中，第二閘極電極7029與氧化物半導體層重疊。為關於第二閘極電極7029的材料，使用透光導電材料(例如鈦、氮化鈦、氮化鋁或者鎢)。在本實施例 中，鈦膜用作第二閘極電極7029的材料。另外，第二閘極電極7029控制TFT 7021的閾值。由第二閘極電極7029來遮蔽TFT 7021中的氧化物半導體層免受光線影響。與用於第二閘極電極7029相同的Ti膜用於電連接到TFT 7021的連接電極7028。
雖然有機EL元件在這裏描述為發光元件，但是可替代地設置無機EL元件作為發光元件。
注意，這個實施例描述控制發光元件的驅動的薄膜電晶體(驅動器TFT)電連接到發光元件的一實施例，但是可採用電流控制TFT連接在驅動器TFT與發光元件之間的結構。
接下來，將參照圖23A和圖23B描述半導體裝置的一種模式的發光顯示面板(又稱作發光面板)的外觀和截面。圖23A是面板的頂視圖，其中，在第一基底之上的薄膜電晶體和發光元件由密封劑密封在第一基底與第二基底之間。圖23B是沿圖23A的H-I的截面圖。
密封劑4505設置成以便圍繞設置在第一基底4500之上的像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b。另外，第二基底4506設置在像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b之上。因此，藉由第一基底4500、密封劑4505和第二基底4506，像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4500b與填充物4507密封在 一起。依此方式，較佳的是，發光顯示面板可由保護膜(例如貼合膜或紫外線可固化樹脂膜)或者具有高氣密性和極小脫氣性的覆蓋材料來封裝(密封)，以便不會曝露於外部空氣。
在第一基底4500之上形成的像素部分4502、信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b各包括多個薄膜電晶體。在圖23B中舉例說明像素部分4502中包含的薄膜電晶體4510和信號線驅動器電路4503a中包含的薄膜電晶體4509為。
薄膜電晶體4509和4510包括Zn-O為基礎的氧化物半導體。在本實施例中，薄膜電晶體4509和4510是n通道薄膜電晶體。薄膜電晶體4509和4510由與氧化物半導體層接觸的樹脂層4508覆蓋，並且由樹脂層4508之上的第二保護絕緣層4514覆蓋。由氮化矽膜所形成的第二保護絕緣層4514形成為覆蓋樹脂層的頂和側表面，並且與第一閘極絕緣層4501接觸，用於像素部分外部的密封。此外，用作第二閘極電極的導電層4522設置在薄膜電晶體4509之上。另外，用作第二閘極電極的導電層4521設置在薄膜電晶體4510之上。導電層4521和導電層4522不僅控制薄膜電晶體的閾值，而且還用作氧化物半導體層的保護層。
導電層4522的寬度大於薄膜電晶體4509的閘極電極的寬度，並且閘極電壓可從第二閘極電極施加到整個氧化物半導體層。在擋光導電膜用作導電層4522的情況下， 可遮蔽薄膜電晶體4509的氧化物半導體層免受光線影響。在具有擋光性質的導電層4522用作第二閘極電極的情況下，可防止因氧化物半導體的光敏性而引起的薄膜電晶體的電特性的變化，並且因而可使電特性穩定。
此外，導電層4521的寬度與導電層4522的寬度不同，並且小於薄膜電晶體4510的閘極電極的寬度。藉由使導電層4521的寬度小於薄膜電晶體4510的閘極電極的寬度，導電層4521與源極電極層或汲極電極層重疊的面積減小，由此寄生電容可減小。導電層4521的寬度小於薄膜電晶體4510的氧化物半導體層的寬度；因此，僅遮蔽氧化物半導體層的一部分免受光線影響，但是第二電極層4513設置在導電層4521之上，以便遮蔽氧化物半導體層的整個部分免受光線影響。
此外，參考標號4511代表發光元件。作為發光元件4511中包含的像素電極的第一電極層4517電連接到薄膜電晶體4510的源極或汲極電極層。注意，雖然在本實施例中，發光元件4511具有第一電極層4517、電致發光層4512和第二電極層4513的堆疊結構，但是發光元件4511的結構並不侷限於此。發光元件4511的結構可根據從發光元件4511取出光的方向等適當地改變。
分隔物4520使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷來形成。特別較佳的是，分隔物4520使用光敏材料來形成，以便在第一電極層4517上具有開口，使得開口的側壁形成為具有連續曲率的斜面。
電致發光層4512可使用單層或者多層的疊層來形成。
為了防止氧、氫、濕氣、二氧化碳等進入發光元件4511，保護膜可在第二電極層4513和分隔物4520之上形成。為關於保護膜，可形成氮化矽膜、氮化氧化矽膜、DLC膜等等。
另外，各種信號和電位從FPC 4518a和4518b提供給信號線驅動器電路4503a和4503b、掃描線驅動器電路4504a和4504b或者像素部分4502。
在本實施例中，連接端子電極4515使用與發光元件4511中包含的第一電極層4517相同的導電膜來形成。端子電極4516使用與薄膜電晶體4509和4510中包含的源極和汲極電極層相同的導電膜來形成。
連接端子電極4515藉由各向異性導電膜4519電連接到FPC 4518a中包含的端子。
位於從發光元件4511取出光的方向的第二基底需要具有透光性質。在那種情況下，可使用例如玻璃板、塑膠板、聚酯膜或丙烯酸膜等透光材料。
為關於填充物4507，可使用紫外線可固化樹脂或熱固樹脂以及例如氮或氬等惰性氣體。舉例而言，可使用聚氯乙烯(PVC)、丙烯酸、聚醯亞胺、環氧樹脂、矽樹脂、聚乙烯醇縮丁醛(PVB)或乙烯醋酸乙烯酯(EVA)。在本實施例中，氮用於填充物。
另外，在需要時，例如偏振板、圓偏振板(包括橢圓 偏振板)、延遲板(四分之一波片或半波片)或濾色器等光學膜可適當地設置在發光元件的發光表面上。此外，偏振板或圓偏振板可設有抗反射膜。舉例而言，可執行防眩光處理，藉由防眩光處理，反射光經由表面的凹陷和凸出而被散射，以便降低眩光。
為可安裝藉由使用在分別製備的基底之上的單晶半導體膜或多晶半導體膜所形成的驅動器電路，以作為信號線驅動器電路4503a和4503b以及掃描線驅動器電路4504a和4504b。另外，只有信號線驅動器電路或其部分或者僅掃描線驅動器電路或其部分可分別形成然後再安裝。本實施例並不侷限於圖23A和圖23B所示的結構。
經由上述步驟，可製造作為半導體裝置的極可靠發光裝置(顯示面板)。
本實施例可適當地結合其他實施例中所述的任意結構來實施。
(實施例10)
可製造包括實施例1至6的任一實施例中描述的氧化物半導體層的薄膜電晶體，並且可以不僅在驅動器電路中而且還在像素部分中使用薄膜電晶體來製造具有顯示功能的液晶顯示裝置。此外，在與像素部分相同的基底之上形成使用薄膜電晶體的驅動器電路的部分或全部，由此可獲得面板上系統。液晶顯示裝置包括作為顯示元件的液晶元件(又稱作液晶顯示元件)。
另外，液晶顯示裝置包括密封有顯示元件的面板、以及模組，在模組中，包括控制器的IC等安裝到面板上。液晶顯示裝置還包括在液晶顯示裝置的製程中完成顯示元件之前的元件基底的一種模式，並且該元件基底設有向多個像素的每個中的顯示元件提供電流的機構。具體來說，元件基底可處於僅形成顯示元件的像素電極之後的狀態、形成將要作為像素電極的導電膜之後但在將導電膜蝕刻成像素電極之前的狀態、或者任何其他狀態。
本說明書中的液晶顯示裝置指的是影像顯示裝置、顯示裝置或者光源(包括照明裝置)。此外，液晶顯示裝置在其類別中還包括任意以下模組：有例如可撓印刷電路(FPC)、帶式自動接合(TAB)帶或者帶載封裝(TCP)等連接器與其附著的模組；具有端部設置了印刷線路板之TAB帶或TCP的模組；以及，積體電路(IC)藉由玻璃上晶片(COG)方法直接安裝到顯示元件上的模組。
將參照圖24A1、圖24A2和圖24B來描述作為液晶顯示裝置的一實施例的液晶顯示面板的外觀和截面。圖24A1和圖24A2是液晶元件4013在第一基底4001與第二基底4006之間採用密封劑4005進行密封的面板的頂視圖。圖24B是沿圖24A1和圖24A2的M-N截取的截面圖。
密封劑4005設置成以便圍繞設置在第一基底4001之上的像素部分4002和掃描線驅動器電路4004。第二基底 4006設置在像素部分4002和掃描線驅動器電路4004之上。因此，像素部分4002和掃描線驅動器電路4004以及液晶層4008在第一基底4001與第二基底4006之間採用密封劑4005進行密封。在本實施例中藍相液晶材料用於液晶層4008，但非特別限定。呈現藍相的液晶材料從沒有施加電壓的狀態到施加電壓的狀態具有1毫秒或以下的短回應時間，由此短時間回應是可能的。藍相液晶材料包括液晶和手性試劑。手性試劑用於將液晶排列成螺旋結構，以及使液晶呈現藍相。舉例而言，混有5 wt%或以上的手性試劑的液晶材料可用於液晶層。為關於液晶，可使用熱致液晶、低分子液晶、高分子液晶、鐵電液晶、反鐵電液晶等等。
在圖24A1中，藉由使用在基底之上分別製備的單晶半導體膜或多晶半導體膜而形成的信號線驅動器電路4003安裝在第一基底4001之上與密封劑4005所圍繞的區域不同的區域中。相比之下，圖24A2示出信號線驅動器電路的一部分在第一基底4001之上形成的一實施例。在圖24A2中，信號線驅動器電路4003b在第一基底4001之上形成，並且藉由使用在基底之上分別製備的單晶半導體膜或多晶半導體膜所形成的信號線驅動器電路4003a安裝在第一基底4001之上。
注意，對於分別形成的驅動器電路的連接方法沒有特別限制，並且可使用COG方法、導線接合方法、TAB方法等。圖24A1示出信號線驅動器電路4003藉由COG方 法來安裝的一實施例，而圖24A2示出信號線驅動器電路4003藉由TAB方法來安裝的一實施例。
設置在第一基底4001之上的像素部分4002和掃描線驅動器電路4004均包括多個薄膜電晶體。圖24B示出像素部分4002中包含的薄膜電晶體4010和掃描線驅動器電路4004中包含的薄膜電晶體4011。樹脂層4021設置在薄膜電晶體4010和4011之上。為關於薄膜電晶體4010和4011，可採用在實施例1至6的任一實施例中描述的薄膜電晶體。在本實施例中，薄膜電晶體4010和4011均是n通道薄膜電晶體，均包括氧化物半導體以用於通道形成區。
薄膜電晶體4010和4011為由作為第一保護絕緣層的樹脂層4021以及第二保護絕緣層4022覆蓋。為作為第一保護絕緣層的樹脂層4021設置在薄膜電晶體4010和4011的氧化物半導體層以及第一閘極絕緣層4020之上並且與其接觸。
可用作平坦化絕緣膜的樹脂層4021可由例如聚醯亞胺、丙烯酸、苯並環丁烯、聚醯胺或環氧樹脂等具有耐熱性的有機材料來形成。為關於這類有機材料的替代，能夠使用低介電常數材料(低k材料)、矽氧烷基樹酯、磷矽酸鹽玻璃(PSG)、硼磷矽酸鹽玻璃(BPSG)等。注意，可藉由堆疊由任意這些材料所形成的多個絕緣膜，來形成平坦化絕緣膜。
用於形成堆疊絕緣膜的方法並不侷限於特定方法，而 是可根據材料來使用下列方法：濺射方法、SOG方法、旋塗、浸塗、噴塗、微滴排放方法(例如噴墨方法、絲網印刷或膠印)、塗膠刀、輥塗機、幕塗機、刮刀式塗層機等。
注意，設置第二保護絕緣層4022，以便防止空氣中漂浮的例如有機物質、金屬物質或濕氣等雜質進入，並且較佳地是緻密膜。可藉由PCVD方法或濺射方法，使用氧化矽膜、氮化矽膜、氧氮化矽膜、氮化氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或者氮化氧化鋁膜的單層或疊層來形成保護膜。
樹脂層4021是透光樹脂層，並且在本實施例中使用光敏聚醯亞胺樹脂。此外，第二保護絕緣層4022是藉由PCVD方法在低功率條件下所得到的氮化矽膜。此外，作為氮化矽膜的基底絕緣層4007以及第二保護絕緣層4022在像素部分外部相互接觸，以便包圍樹脂層4021。因此，藉由採用氮化矽膜來封裝薄膜電晶體4010和4011，薄膜電晶體4010和4011的可靠性得到提高。
此外，第二閘極電極4028在第二保護絕緣層4022之上形成，並且處於與薄膜電晶體4011的氧化物半導體層重疊的位置。第二閘極電極4029在第二保護絕緣層4022之上形成，並且處於與薄膜電晶體4010的氧化物半導體層重疊的位置。
另外，像素電極層4030和公共電極層4031在第一基底4001之上形成。像素電極層4030電連接到薄膜電晶體 4010。第二閘極電極4028和4029可具有與公共電極層4031相同的電位。第二閘極電極4028和4029可在與公共電極層4031相同的步驟中形成。此外，如果第二閘極電極4028和4029使用擋光導電膜來形成，則它們還可用作遮蔽薄膜電晶體4011和4010的氧化物半導體層免受光線影響的擋光層。
替代地，第二閘極電極4028和4029可具有與公共電極層4031不同的電位。在這種情況下，提供電連接到第二閘極電極4028和4029的控制線，並且薄膜電晶體4011和4010的閾值電壓採用控制線的電位來控制。
液晶元件4013包括像素電極層4030、公共電極層4031和液晶層4008。在本實施例中，使用一方法，其中，藉由產生與基底實質上平行(亦即，在橫向上)的電場，控制灰階，以便在與基底平行的平面中移動液晶分子。在此方法中，可使用共面轉換(IPS)模式或者邊緣場轉換(FFS)模式中使用的電極結構。注意，偏振板4032和4033分別設置在第一基底4001和第二基底4006的外側。
關於為第一基底4001和第二基底4006，可使用具有透光性質的玻璃、塑膠等等。關於為塑膠，可使用玻璃纖維增強塑膠(FRP)板、聚氟乙烯膜、聚酯膜或丙烯酸樹脂膜。替代地，可使用具有鋁箔夾在PVF膜或聚酯膜中間的薄片。
參考標號4035表示藉由選擇性地蝕刻絕緣膜所得到 的柱狀隔離件，並且設置用於控制液晶層4008的厚度(胞間隙)。注意，可使用球形隔離件。柱狀隔離件4035定位成與第二閘極電極4029重疊。
圖24A1、圖24A2和圖24B示出液晶顯示裝置的實施例，其中偏振板設置在基底的外側(觀看側)；但是，偏振板可設置在基底的內側。可根據偏振板的材料和製程的條件適當地確定偏振板的位置。此外，可設置用作黑矩陣的擋光層。
在圖24A1、圖24A2和圖24B中，擋光層4034設置在第二基底4006上面，以便與薄膜電晶體4010和4011重疊。藉由設置擋光層4034，可進一步增進薄膜電晶體的對比度和穩定性。
當設置擋光層4034時，薄膜電晶體的半導體層上的入射光的強度可被衰減。因此，可防止薄膜電晶體的電特性因氧化物半導體的光敏性而變化，並且可使其穩定。
可由例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(以下稱作ITO)、氧化銦鋅或添加了氧化矽的氧化銦錫等透光導電材料來形成像素電極層4030、公共電極層4031、第二閘極電極4028和4029。
包含導電高分子(又稱作導電聚合物)的導電成分也可用於像素電極層4030、公共電極層4031和第二閘極電極4028和4029。
各種信號和電位從FPC 4018提供給分別形成的信號 線驅動器電路4003、掃描線驅動器電路4004和像素部分4002。
此外，由於薄膜電晶體易於被靜電等損壞，所以用於保護驅動器電路的保護電路較佳地設置在閘極線或源極線的相同基底之上。保護電路較佳地由使用氧化物半導體的非線性元件來形成。
在圖24A1、圖24A2和圖24B中，連接端子電極4015使用與像素電極層4030相同的導電膜來形成，並且端子電極4016使用與薄膜電晶體4010和4011的源極和汲極電極層相同的導電膜來形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC 4018中包含的端子。
圖24A1、圖24A2和圖24B非限制性地示出一實施例，其中，信號線驅動器電路4003分別形成並且安裝到第一基底4001上。掃描線驅動器電路可分別形成然後再安裝，或者只有信號線驅動器電路的一部分或者掃描線驅動器電路的一部分可分別形成然後再安裝。
圖25示出液晶顯示裝置的截面結構的一實施例，其中，採用密封劑2602將元件基底2600和對立基底2601相互貼合，並且包括TFT等的元件層2603和液晶層2604設置在基底之間。
在執行彩色顯示的情況下，發出多種顏色的光線的發光二極體排列在背光部分。在RGB模式的情況下，紅色發光二極體2910R、綠色發光二極體2910G和藍色發光二 極體2910B設置在液晶顯示裝置的顯示區域被分割成的複數個區域中的每一區域中。
偏振板2606設置在對立基底2601的外側，並且偏振板2607和光學片2613設置在元件基底2600的外側。光源使用紅色發光二極體2910R、綠色發光二極體2910G、藍色發光二極體2910B和反射板2611來形成。為電路基底2612所提供的LED控制電路2912經由可撓線路板2609連接到元件基底2600的線路電路部分2608，並且還包括例如控制電路或電源電路等外部電路。
本實施例描述場序液晶顯示裝置，其中沒有特別限制地藉由這個LED控制電路2912使這些LED獨立地發光。還有可能使用冷陰極螢光燈或白色LED作為背光的光源，以及提供濾光器。
此外，並非特別限制，本實施例採用共面轉換(IPS)模式中使用的電極結構。可使用扭轉向列(TN)模式、多區域垂直排列(MVA)模式、圖型化垂直排列(PVA))模式、軸向對稱排列微單元(ASM)模式、光學補償雙折射(OCB)模式、鐵電液晶(FLC)模式、反鐵電液晶(AFLC)模式等等。
這個實施例可適當地結合其他實施例中所述的任意結構來實現。
(實施例11)
在這個實施例中，電子紙的一實施例描述為包括多個 薄膜電晶體(包含氧化物半導體層)的半導體裝置。
圖26A是示出主動矩陣電子紙的截面圖。作為半導體裝置的顯示部分中使用的薄膜電晶體581，可採用實施例1至6的任一實施中描述的薄膜電晶體。
圖26A的電子紙是採用扭轉球顯示系統的顯示裝置的一實施例。扭轉球顯示系統指的是一方法，其中，各以黑色和白色著色的球形粒子配置在作為用於顯示元件的電極層的第一電極層與第二電極層之間，並且在第一電極層與第二電極層之間產生電位差，以便控制球形粒子的取向，以執行顯示。
在基底580與基底596之間密封的薄膜電晶體581具有底閘極結構。第一電極層587藉由在第二保護絕緣層586和樹脂層585中形成的開口電連接到源極或汲極電極層。在第一電極層587與第二電極層588之間，提供各具有黑色區域590a、白色區域590b以及區域周圍填充有液體的腔室的球形粒子589。球形粒子589周圍的空隙填充有例如樹脂等填充物595(參見圖26A)。
第二閘極電極582在覆蓋薄膜電晶體581的樹脂層585之上形成。另外，第二保護絕緣層586形成為覆蓋第二閘極電極582。薄膜電晶體581的氧化物半導體層由用作第一保護絕緣層的樹脂層585、第二閘極電極582和第二保護絕緣層586來保護。
在本實施例中，第一電極層587對應於像素電極，而第二電極層588對應於公共電極。第二電極層588電連接 到設置在與薄膜電晶體581相同的基底580之上的公共電位線。藉由使用公共連接部分，第二電極層588可經由設置在基底對580與596之間的導電粒子電連接到公共電位線。
可使用電泳元件代替扭轉球。使用直徑大約為10 μm至200 μm、其中封裝透明液體、帶正電的白色微粒和帶負電的黑色微粒的微膠囊。在設置於第一電極層與第二電極層之間的微膠囊中，當電場由第一電極層和第二電極層施加時，白色微粒和黑色微粒遷移到彼此相對側，以致於可顯示白色或黑色。使用這種原理的顯示元件是電泳顯示元件，並且稱作電子紙。電泳顯示元件具有比液晶顯示元件更高的反射率，因此輔助光是不必要的，功耗低，並且在昏暗位置可識別顯示部分。另外，甚至當電力沒有提供給顯示部分時，也可保持曾經已經顯示的影像。因此，即使具有顯示功能的半導體裝置(它可簡單地稱作顯示裝置或者提供有顯示裝置的半導體裝置)遠離電波源，也可儲存所顯示的影像。
藉由使用經由實施例1至6的任一實施例中所述的製程所製造的薄膜電晶體作為開關元件，可以以低成本來製造作為半導體裝置的電子紙。電子紙可用於顯示資訊的各種領域的電子設備。舉例而言，電子紙可用於電子書閱讀器(電子書閱讀器)、海報、例如火車等車輛中的廣告、例如信用卡等各種卡的顯示器。這種電子設備的一實施例如圖26B所示。
圖26B示出電子書閱讀器2700的一實施例。舉例而言，電子書籍讀器2700包括兩個殼體2701和2703。殼體2701和2703與鉸鏈2711結合，使得電子書閱讀器2700可沿鉸鏈2711開啟和閉合。經由這種結構，可像紙書一樣來操縱電子書閱讀器2700
顯示部分2705結合在殼體2701中，而顯示部分2707結合在殼體2703中。顯示部分2705和顯示部分2707可顯示一個影像或者不同影像。在不同的影像顯示於顯示部分2705和顯示部分2707的結構中，舉例而言，右顯示部分(圖26B中的顯示部分2705)可顯示文字，而左顯示部分(圖26B中的顯示部分2707)可顯示圖像。
圖26B示出殼體2701設有操作部分等的一實施例。舉例而言，殼體2701設有電源開關2721、操作按鍵2723、喇叭2725等等。可採用操作按鍵2723來翻頁。注意，鍵盤、指標裝置等可設置在與殼體的顯示部分相同的平面上。此外，殼體的後表面或側表面可設有外部連接端子(耳機端子、USB端子、可與例如AC適配器或USB纜線等各種纜線連接的端子等等)、儲存媒體插入部等。此外，電子書閱讀器2700可具有電子詞典的功能。
此外，電子書閱讀器2700可無線發送和接收資料。能以無線方式從電子書伺服器購買和下載所需的書籍資料等。
本實施例可適當地結合其他實施例中所述的結構的任 一結構來實施。
(實施例12)
具有藉由實施例1至6的任一實施例中描述的製程所製造的薄膜電晶體的半導體裝置可適用於各種電子設備(包括遊戲機)。電子設備的實施例可為電視機(又稱作電視或電視接收器)、電腦等的監視器、例如數位相機或數位攝影機等相機、數位相框、蜂巢式電話(又稱作行動電話或行動電話機)、可攜式遊戲控制臺、可攜式資訊終端、音頻播放裝置、例如彈珠台等大型遊戲機等等。
圖27A示出電視裝置9601的一實施例。顯示部分9603併入到電視裝置9601的殼體中。顯示部分9603可顯示影像。在這裏，殼體的後部受到支承，使得電視裝置9601固定到牆壁9600。
電視裝置9601可由殼體的操作開關或者分開的遙控器9610操作。頻道和音量可採用遙控器9610的操作按鍵9609來控制，並且在顯示部分9603上顯示的影像可受到控制。此外，遙控器9610可具有顯示部分9607，其上顯示從遙控器9610輸出的資訊。
注意，電視裝置9601設有接收器、數據機等等。藉由接收器，可接收一般電視廣播。此外，當顯示裝置經由數據機而有線地或無線地連接到通信網路時，可執行單向(從發送器到接收器)或雙向(在發送器與接收器之間或者在接收器之間)資訊通信。
圖27B示出包括殼體9881和殼體9891的可攜式遊戲控制臺，其中殼體9881和殼體9891採用連接器9893聯接以便被開啟和閉合。顯示部分9882和顯示部分9883分別結合在殼體9881和殼體9891中。圖27B所示的可攜式遊戲控制臺還包括喇叭部分9884、儲存媒體插入部分9886、LED燈9890、輸入部件(操作按鍵9885、連接端子9887、感測器9888(具有測量力、位移、位置、速度、加速度、角速度、旋轉頻率、距離、光、液體、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、輻射、流率、濕度、梯度、振動、氣味或紅外線的功能)和麥克風9889)等。不用說，可攜式遊戲控制臺的結構並不侷限於以上所述，而可以是設有至少半導體裝置的任何結構。可攜式遊戲控制臺可適當地包括其他輔助設備。圖27B所示的可攜式遊戲控制臺具有讀取儲存媒體儲存的程式或資料以將它顯示在顯示部分上的功能以及經由無線通信與另一個可攜式遊戲控制臺共用資訊的功能。圖27B的可攜式遊戲控制臺可具有與以上所述不同的各種功能。
圖28A示出蜂巢式電話1000的一實施例。蜂巢式電話1000包括併有顯示部分1002中的殼體1001、操作按鈕1003、外部連接埠1004、喇叭1005、麥克風1006等等。
可藉由用手指等觸摸顯示部分1002，將資訊輸入到圖28A所示的蜂巢式電話1000。此外，用戶可藉由其手 指等觸摸顯示部分1002來打電話或者寫電子郵件。
主要有三種顯示部分1002的螢幕模式。第一模式是主要用於顯示影像的顯示模式。第二模式是主要用於輸入例如文字等資訊的輸入模式。第三模式是顯示和輸入模式，其中結合了顯示模式和輸入模式這兩種模式。
舉例而言，在撥打電話或者寫電子郵件的情況下，顯示部分1002設置成主要用於輸入文字的文字輸入模式，並且可輸入螢幕上顯示的字元。在這種情況下，較佳的是在顯示部分1002的螢幕的幾乎整個區域上顯示鍵盤或數位按鈕。
當包括例如陀螺儀或加速感測器等用於檢測傾斜的感測器的檢測裝置設置在蜂巢式電話1000內部時，顯示部分1002的螢幕上的顯示可藉由檢測蜂巢式電話1000的方向(蜂巢式電話1000是處於水平還是垂直放置以用於風景畫模式或人像模式)而自動切換。
此外，藉由觸摸顯示部分1002或者操作殼體1001的操作按鈕1003來切換螢幕模式。替代地，螢幕模式可根據顯示部分1002上顯示的影像的種類來切換。例如，當顯示部分上顯示的影像的信號是移動影像的資料時，螢幕模式切換成顯示模式。當信號是文字資料時，螢幕模式切換成輸入模式。
此外，在輸入模式中，信號由顯示部分1002中的光學感測器來檢測，以及如果藉由觸摸顯示部分1002進行的輸入在某個時段沒有執行，則螢幕模式可被控制成從輸 入模式切換到顯示模式。
顯示部分1002還可用作影像感測器。舉例而言，藉由用手掌或手指觸摸顯示部分1002而拍攝掌紋、指紋等的影像，由此可執行個人鑑識。此外，當背照光或者發出近紅外光的感測光源設置在顯示部分時，可拍攝指靜脈、掌靜脈等影像。
圖28B示出蜂巢式電話的另一實施例。圖28B中的蜂巢式電話具有：顯示裝置9410，設有殼體9411，殼體9411包括顯示部分9412和操作按鈕9413；以及通信裝置9400，設有殼體9401，殼體9401包括操作按鈕9402、外部輸入終端9403、麥克風9404、喇叭9405和在接收到電話呼叫時發光的發光部分9406。具有顯示功能的顯示裝置9410能以可拆卸方式附著到通信裝置9400，它具有在箭頭所表示的兩個方向的電話功能。因此，顯示裝置9410和通信裝置9400可沿其短邊或長邊相互附著。另外，當僅需要顯示功能時，顯示裝置9410可與通信裝置9400分離並且單獨使用。可經由通信裝置9400與顯示裝置9410之間的無線或有線通信來傳送或接收影像或輸入資訊，通信裝置9400和顯示裝置9410均具有可充電電池。
本實施例可適當地結合其他實施例中所述的結構的任一結構來實施。
本申請案基於2009年3月27日向日本專利局提交的日本專利申請序號2009-080202，其整體內容於此一併列 入參考。
10‧‧‧基底
11‧‧‧第一閘極電極
13‧‧‧第一閘極絕緣層
14a‧‧‧源極區
14b‧‧‧汲極區
15a‧‧‧源極電極層
15b‧‧‧汲極電極層
16‧‧‧氧化物半導體層
17‧‧‧樹脂層
18‧‧‧第二保護絕緣層
19‧‧‧第二閘極電極
20‧‧‧薄膜電晶體

Claims (14)

  1. 一種顯示裝置，包含：像素部分，該像素部分包含：電晶體，該電晶體包含：基底上之第一閘極電極；該第一閘極電極上之第一閘極絕緣層；該第一閘極絕緣層上之氧化物半導體層；該氧化物半導體層上之第二閘極絕緣層；及該第二閘極絕緣層上之第二閘極電極；電性連接該氧化物半導體層之像素電極；該第二閘極電極上之絕緣層；該絕緣層上之第一電極；在該第一電極上的發光層；在該發光層上的第二電極；及在該第二電極上的阻擋膜，其中該第二電極具有透光性，及其中該氧化物半導體層、該第二電極及該阻擋膜彼此重疊。
  2. 一種顯示裝置，包含：像素部分，該像素部分包含：電晶體，該電晶體包含：基底上之第一閘極電極；該第一閘極電極上之第一閘極絕緣層；該第一閘極絕緣層上之氧化物半導體層； 該氧化物半導體層上之第二閘極絕緣層；及該第二閘極絕緣層上之第二閘極電極；電性連接該氧化物半導體層之像素電極；該第二閘極電極上之絕緣層；該絕緣層上之第一電極；在該第一電極上的發光層；在該發光層上的第二電極；及在該第二電極上的阻擋膜，其中該第二電極具有透光性，其中該氧化物半導體層、該第二電極及該阻擋膜彼重疊，及其中該第二閘極電極及該像素電極藉由加工透明導電膜而形成。
  3. 一種顯示裝置，包含：像素部分，該像素部分包含：電晶體，該電晶體包含：基底上之第一閘極電極；該第一閘極電極上之第一閘極絕緣層；該第一閘極絕緣層上之氧化物半導體層；該氧化物半導體層上之第二閘極絕緣層；及該第二閘極絕緣層上之第二閘極電極；電性連接該氧化物半導體層之像素電極；該第二閘極電極上之絕緣層；該絕緣層上之第一電極； 在該第一電極上的發光層；在該發光層上的第二電極；及在該第二電極上的阻擋膜，其中該第二電極具有透光性，其中該氧化物半導體層、該第二電極及該阻擋膜彼此重疊，及其中該第二閘極電極沿著通道寬度方向延伸超過該氧化物半導體層的其中一個側邊緣之部分，經由該第一閘極絕緣層中的接觸孔及該第二閘極絕緣層中的接觸孔，電性連接該第一閘極電極沿著該通道寬度方向延伸超過該氧化物半導體層的該其中一個側邊緣之部分。
  4. 如申請專利範圍第1項到第3項中任一項之顯示裝置，其中該氧化物半導體層包含銦以及鋅。
  5. 如申請專利範圍第1項到第3項中任一項之顯示裝置，其中該氧化物半導體層包含銦、鎵以及鋅。
  6. 如申請專利範圍第1項到第3項中任一項之顯示裝置，其中該基底包含塑膠。
  7. 如申請專利範圍第1項到第3項中任一項之顯示裝置，其中該電晶體為通道蝕刻類型。
  8. 如申請專利範圍第1項到第3項中任一項之顯示裝置，其中該氧化物半導體層為非單晶。
  9. 如申請專利範圍第1項到第3項中任一項之顯示裝置，另外包含：該氧化物半導體層上之源極電極及汲極電極。
  10. 如申請專利範圍第1項到第3項中任一項之顯示裝置，其中該氧化物半導體層包括該電晶體之通道形成區域，及其中該通道形成區域包括I型區域。
  11. 如申請專利範圍第1或2項之顯示裝置，其中該第一閘極絕緣層沿著通道寬度方向，延伸超過該氧化物半導體層的側邊緣，及其中該第二閘極絕緣層沿著該通道寬度方向，延伸超過該氧化物半導體層的該側邊緣。
  12. 如申請專利範圍第1或2項之顯示裝置，其中該第一閘極電極沿著通道寬度方向，延伸超過該氧化物半導體層的側邊緣，及其中該第二閘極電極沿著該通道寬度方向，延伸超過該氧化物半導體層的該側邊緣。
  13. 如申請專利範圍第3項之顯示裝置，其中該第一閘極絕緣層沿著該通道寬度方向，延伸超過該氧化物半導體層的該側邊緣，及其中該第二閘極絕緣層沿著該通道寬度方向，延伸超過該氧化物半導體層的該側邊緣。
  14. 如申請專利範圍第3項之顯示裝置，其中該第一閘極電極沿著該通道寬度方向，延伸超過該氧化物半導體層的該側邊緣，及其中該第二閘極電極沿著該通道寬度方向，延伸超過 該氧化物半導體層的該側邊緣。
TW102127952A 2009-03-27 2010-03-23 半導體裝置 TWI617029B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-080202 2009-03-27
JP2009080202 2009-03-27

Publications (2)

Publication Number Publication Date
TW201347197A TW201347197A (zh) 2013-11-16
TWI617029B true TWI617029B (zh) 2018-03-01

Family

ID=42782988

Family Applications (3)

Application Number Title Priority Date Filing Date
TW102127952A TWI617029B (zh) 2009-03-27 2010-03-23 半導體裝置
TW099108507A TWI511288B (zh) 2009-03-27 2010-03-23 半導體裝置
TW102127951A TWI529942B (zh) 2009-03-27 2010-03-23 半導體裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW099108507A TWI511288B (zh) 2009-03-27 2010-03-23 半導體裝置
TW102127951A TWI529942B (zh) 2009-03-27 2010-03-23 半導體裝置

Country Status (5)

Country Link
US (2) US9012918B2 (zh)
JP (11) JP2010251735A (zh)
KR (5) KR101763379B1 (zh)
CN (5) CN105789221B (zh)
TW (3) TWI617029B (zh)

Families Citing this family (134)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101772639B1 (ko) 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011048923A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. E-book reader
KR101837102B1 (ko) 2009-10-30 2018-03-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2497115A4 (en) * 2009-11-06 2015-09-02 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011089844A1 (en) * 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP5776192B2 (ja) * 2010-02-16 2015-09-09 株式会社リコー 電界効果型トランジスタ、表示素子、画像表示装置及びシステム
KR101567114B1 (ko) * 2010-02-22 2015-11-06 가부시키가이샤 제이올레드 발광 장치와 그 제조 방법
DE112011101069B4 (de) 2010-03-26 2018-05-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung
WO2011126076A1 (ja) * 2010-04-09 2011-10-13 大日本印刷株式会社 薄膜トランジスタ基板
WO2012026503A1 (en) 2010-08-27 2012-03-01 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
TWI423346B (zh) * 2010-10-26 2014-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120063809A (ko) * 2010-12-08 2012-06-18 삼성전자주식회사 박막 트랜지스터 표시판
US9202822B2 (en) * 2010-12-17 2015-12-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101630503B1 (ko) * 2010-12-20 2016-06-14 샤프 가부시키가이샤 반도체 장치 및 표시 장치
US20130264568A1 (en) * 2010-12-22 2013-10-10 Sharp Kabushiki Kaisha Semiconductor device, color filter substrate, display device provided with color filter substrate, and method for manufacturing semiconductor device
US9024317B2 (en) 2010-12-24 2015-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit, method for driving the same, storage device, register circuit, display device, and electronic device
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9171940B2 (en) * 2011-01-13 2015-10-27 Sharp Kabushiki Kaisha Thin film transistor substrate, display device, and method for manufacturing thin film transistor substrate
TWI570920B (zh) 2011-01-26 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN102654705A (zh) * 2011-03-23 2012-09-05 京东方科技集团股份有限公司 一种电泳显示器组件及其制造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
BR112013022675A2 (pt) * 2011-03-25 2016-12-06 Sharp Kk dispositivo de visor
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP5857432B2 (ja) * 2011-04-11 2016-02-10 大日本印刷株式会社 薄膜トランジスタの製造方法
US8878174B2 (en) * 2011-04-15 2014-11-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element, memory circuit, integrated circuit, and driving method of the integrated circuit
TWI743509B (zh) 2011-05-05 2021-10-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN107195266B (zh) 2011-05-13 2021-02-02 株式会社半导体能源研究所 显示装置
US20120299074A1 (en) * 2011-05-24 2012-11-29 Sharp Kabushiki Kaisha Semiconductor device
JP5978625B2 (ja) * 2011-06-07 2016-08-24 ソニー株式会社 放射線撮像装置、放射線撮像表示システムおよびトランジスタ
WO2012172985A1 (ja) * 2011-06-16 2012-12-20 シャープ株式会社 アクティブマトリクス基板の製造方法、アクティブマトリクス基板、表示装置、および、表示装置を備えたテレビジョン受像機
US9385238B2 (en) 2011-07-08 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Transistor using oxide semiconductor
TWI450397B (zh) * 2011-09-23 2014-08-21 Hon Hai Prec Ind Co Ltd 薄膜電晶體
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI458150B (zh) 2012-01-11 2014-10-21 E Ink Holdings Inc 薄膜電晶體
WO2013108300A1 (ja) * 2012-01-20 2013-07-25 パナソニック株式会社 薄膜トランジスタ
KR20130133289A (ko) * 2012-01-20 2013-12-06 파나소닉 주식회사 박막 트랜지스터
US8988152B2 (en) * 2012-02-29 2015-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103367459B (zh) * 2012-03-28 2019-08-27 株式会社日本有机雷特显示器 半导体装置和电子设备
US8999773B2 (en) * 2012-04-05 2015-04-07 Semiconductor Energy Laboratory Co., Ltd. Processing method of stacked-layer film and manufacturing method of semiconductor device
JP2013236068A (ja) * 2012-04-12 2013-11-21 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2013154195A1 (en) 2012-04-13 2013-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6001308B2 (ja) * 2012-04-17 2016-10-05 株式会社半導体エネルギー研究所 半導体装置
US9219164B2 (en) * 2012-04-20 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide semiconductor channel
KR101968115B1 (ko) * 2012-04-23 2019-08-13 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
DE102013022449B3 (de) 2012-05-11 2019-11-07 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US20140001467A1 (en) * 2012-06-29 2014-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6074585B2 (ja) * 2012-07-31 2017-02-08 株式会社Ｊｏｌｅｄ 表示装置および電子機器、ならびに表示パネルの駆動方法
JP2014045175A (ja) 2012-08-02 2014-03-13 Semiconductor Energy Lab Co Ltd 半導体装置
JP6134230B2 (ja) * 2012-08-31 2017-05-24 株式会社神戸製鋼所 薄膜トランジスタおよび表示装置
WO2014042116A1 (ja) 2012-09-11 2014-03-20 シャープ株式会社 半導体装置および表示装置
TWI533457B (zh) 2012-09-11 2016-05-11 元太科技工業股份有限公司 薄膜電晶體
KR101991338B1 (ko) 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
JP2014067867A (ja) * 2012-09-26 2014-04-17 Toppan Printing Co Ltd 薄膜トランジスタ及びディスプレイパネル
KR102050434B1 (ko) * 2012-10-31 2019-11-29 엘지디스플레이 주식회사 플렉서블 유기전계 발광소자 및 그 제조방법
US9263531B2 (en) * 2012-11-28 2016-02-16 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film, film formation method thereof, and semiconductor device
KR101949926B1 (ko) * 2012-12-21 2019-02-19 엘지디스플레이 주식회사 유기발광소자 및 그 제조방법
JP2014182333A (ja) * 2013-03-21 2014-09-29 Pixtronix Inc 表示装置
TW201444069A (zh) * 2013-03-25 2014-11-16 Sony Corp 固體攝像裝置及其製造方法、以及電子機器
JP2014239201A (ja) * 2013-05-08 2014-12-18 ソニー株式会社 半導体装置、アンテナスイッチ回路、および無線通信装置
US9312392B2 (en) 2013-05-16 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
DE112014002485T5 (de) * 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
KR102081107B1 (ko) * 2013-05-30 2020-02-25 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그의 제조방법
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
KR102078340B1 (ko) * 2013-07-17 2020-02-18 삼성디스플레이 주식회사 정전기 보호 회로 및 이를 구비한 전자 장치
US10529740B2 (en) 2013-07-25 2020-01-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including semiconductor layer and conductive layer
JP6406926B2 (ja) 2013-09-04 2018-10-17 株式会社半導体エネルギー研究所 半導体装置
CN103474472B (zh) * 2013-09-10 2016-05-11 深圳市华星光电技术有限公司 一种薄膜晶体管、阵列基板及显示面板
TWI741298B (zh) 2013-10-10 2021-10-01 日商半導體能源研究所股份有限公司 半導體裝置
US9590111B2 (en) * 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
US10269831B2 (en) 2013-11-26 2019-04-23 Sharp Kabushiki Kaisha Semiconductor device including a plurality of thin-film transistors with one thin-film transistor including two gate electrodes
JP6496132B2 (ja) 2013-12-02 2019-04-03 株式会社半導体エネルギー研究所 半導体装置
JP6537264B2 (ja) * 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
JP2015118189A (ja) * 2013-12-17 2015-06-25 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
JP6105459B2 (ja) 2013-12-17 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
KR102658554B1 (ko) * 2013-12-27 2024-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
KR20150087647A (ko) 2014-01-22 2015-07-30 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
CN104867980B (zh) * 2014-02-24 2018-04-24 清华大学 薄膜晶体管及其阵列
CN104867876B (zh) * 2014-02-24 2017-11-14 清华大学 薄膜晶体管阵列的制备方法
US10199006B2 (en) 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
KR102437450B1 (ko) * 2014-06-13 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 반도체 장치를 포함하는 전자 기기
US9722090B2 (en) * 2014-06-23 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including first gate oxide semiconductor film, and second gate
KR102170999B1 (ko) * 2014-07-30 2020-10-29 삼성디스플레이 주식회사 표시장치
KR101636146B1 (ko) * 2014-09-16 2016-07-07 한양대학교 산학협력단 박막 트랜지스터 및 그 제조 방법
WO2016067154A1 (ja) * 2014-10-29 2016-05-06 株式会社半導体エネルギー研究所 表示素子、表示装置、または電子機器
WO2016084778A1 (ja) * 2014-11-28 2016-06-02 シャープ株式会社 液晶表示装置
KR102278875B1 (ko) 2015-01-14 2021-07-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시장치
US9954112B2 (en) 2015-01-26 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP2016171282A (ja) * 2015-03-16 2016-09-23 日本放送協会 薄膜トランジスタおよびその製造方法
KR102316458B1 (ko) 2015-03-24 2021-10-25 삼성디스플레이 주식회사 액정 표시장치
KR102546189B1 (ko) * 2015-04-13 2023-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2016194753A1 (ja) * 2015-06-01 2016-12-08 シャープ株式会社 表示装置
WO2016204085A1 (ja) * 2015-06-19 2016-12-22 シャープ株式会社 液晶表示装置およびその駆動方法
KR102402605B1 (ko) * 2015-07-28 2022-05-27 삼성디스플레이 주식회사 유기 발광 표시 장치
US9412590B1 (en) 2015-08-31 2016-08-09 United Microelectronics Corp. Manufacturing method of oxide semiconductor device
JP2017103412A (ja) * 2015-12-04 2017-06-08 株式会社トーキン 固体電解コンデンサ
KR102687427B1 (ko) * 2015-12-28 2024-07-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치를 포함하는 표시 장치
WO2017159625A1 (ja) * 2016-03-15 2017-09-21 シャープ株式会社 アクティブマトリクス基板
SG10201701689UA (en) 2016-03-18 2017-10-30 Semiconductor Energy Lab Semiconductor device, semiconductor wafer, and electronic device
KR102531650B1 (ko) * 2016-03-24 2023-05-11 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터 표시판 및 이의 제조 방법
US20200185527A1 (en) * 2016-04-27 2020-06-11 Sharp Kabushiki Kaisha Thin-film transistor and method of producing thin-film transistor
KR102617379B1 (ko) 2016-05-02 2023-12-27 삼성디스플레이 주식회사 유기발광 표시장치 및 이의 제조 방법
CN112038358A (zh) * 2016-05-17 2020-12-04 群创光电股份有限公司 显示设备
US20170338252A1 (en) * 2016-05-17 2017-11-23 Innolux Corporation Display device
US10242617B2 (en) 2016-06-03 2019-03-26 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, electronic device, and driving method
FR3056292B1 (fr) * 2016-09-22 2020-11-20 Commissariat Energie Atomique Structure de detection de rayonnements electromagnetiques de type bolometre et procede de fabrication d'une telle structure
CN106782373A (zh) * 2016-12-26 2017-05-31 惠科股份有限公司 显示设备及其显示面板
CN106783574A (zh) * 2017-02-14 2017-05-31 上海华虹宏力半导体制造有限公司 一种解决剥离金属制程阈值电压偏移问题的方法
JP6326518B2 (ja) * 2017-03-02 2018-05-16 株式会社ジャパンディスプレイ 液晶表示装置
JP6867832B2 (ja) * 2017-03-09 2021-05-12 三菱電機株式会社 アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
JP6892577B2 (ja) * 2017-04-28 2021-06-23 天馬微電子有限公司 イメージセンサ及びセンサ装置
TWI694294B (zh) * 2017-07-25 2020-05-21 友達光電股份有限公司 陣列基板
KR101983551B1 (ko) * 2017-12-18 2019-05-29 한밭대학교 산학협력단 토양수분센서 디바이스용 고분자 봉지 산화물 박막 트랜지스터
CN110596974B (zh) * 2018-06-12 2022-04-15 夏普株式会社 显示面板和显示装置
CN110890428B (zh) 2018-09-07 2023-03-24 联华电子股份有限公司 氧化物半导体场效晶体管及其形成方法
JP2020076951A (ja) * 2018-09-19 2020-05-21 シャープ株式会社 表示装置
CN109659370A (zh) * 2018-12-13 2019-04-19 武汉华星光电半导体显示技术有限公司 金属氧化物薄膜晶体管及其制作方法
US11145772B2 (en) 2019-03-11 2021-10-12 At&T Intellectual Property I, L.P. Device for photo spectroscopy having an atomic-scale bilayer
US11888034B2 (en) 2019-06-07 2024-01-30 Intel Corporation Transistors with metal chalcogenide channel materials
US11777029B2 (en) 2019-06-27 2023-10-03 Intel Corporation Vertical transistors for ultra-dense logic and memory applications
US11171243B2 (en) * 2019-06-27 2021-11-09 Intel Corporation Transistor structures with a metal oxide contact buffer
JP2021057461A (ja) * 2019-09-30 2021-04-08 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
KR20210069835A (ko) * 2019-12-04 2021-06-14 엘지디스플레이 주식회사 디스플레이 장치
CN113451414B (zh) * 2020-06-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种薄膜晶体管器件及其制备方法
WO2022176986A1 (ja) * 2021-02-22 2022-08-25 国立研究開発法人科学技術振興機構 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法
CN113675058B (zh) * 2021-08-31 2022-05-31 重庆大学 一种阈值电压可调的大电流场发射二极管及其加工方法
TWI820855B (zh) * 2022-08-11 2023-11-01 錼創顯示科技股份有限公司 磊晶結構
CN115377204B (zh) * 2022-10-25 2023-04-18 Tcl华星光电技术有限公司 显示面板及其制作方法、显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014624A1 (en) * 1998-12-28 2002-02-07 Shunpei Yamazaki Semiconductor device
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060027804A1 (en) * 2004-08-03 2006-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Family Cites Families (181)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS6491120A (en) 1987-10-02 1989-04-10 Hitachi Ltd Thin film transistor
JPH02109341A (ja) 1988-10-19 1990-04-23 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JPH02188720A (ja) 1989-01-18 1990-07-24 Hitachi Ltd 液晶表示装置
US5079606A (en) 1989-01-26 1992-01-07 Casio Computer Co., Ltd. Thin-film memory element
JPH04111322A (ja) 1990-08-30 1992-04-13 Stanley Electric Co Ltd 薄膜トランジスタの製造方法
JPH04119331A (ja) 1990-09-10 1992-04-20 Stanley Electric Co Ltd 薄膜トランジスタとその製造方法
JPH04139828A (ja) 1990-10-01 1992-05-13 Nec Corp 半導体装置の製造方法
JP2776083B2 (ja) 1991-08-23 1998-07-16 日本電気株式会社 液晶表示装置およびその製造方法
JPH05136419A (ja) 1991-11-13 1993-06-01 Toshiba Corp 薄膜トランジスタ
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP2837330B2 (ja) 1992-12-28 1998-12-16 株式会社桜井グラフィックシステムズ 印刷機のインキ洗浄装置
JPH07312426A (ja) 1994-05-18 1995-11-28 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2770763B2 (ja) 1995-01-31 1998-07-02 日本電気株式会社 アクティブマトリクス液晶表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JPH09186335A (ja) 1995-12-27 1997-07-15 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH10135479A (ja) * 1996-09-03 1998-05-22 Toshiba Corp 薄膜トランジスタアレイ、およびこれを用いた画像表示装置
JPH11251427A (ja) 1998-02-27 1999-09-17 Sharp Corp 半導体装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
TW478014B (en) * 1999-08-31 2002-03-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing thereof
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP3394483B2 (ja) 1999-11-16 2003-04-07 鹿児島日本電気株式会社 薄膜トランジスタ基板およびその製造方法
US6936900B1 (en) * 2000-05-04 2005-08-30 Osemi, Inc. Integrated transistor devices
JP3719939B2 (ja) 2000-06-02 2005-11-24 シャープ株式会社 アクティブマトリクス基板およびその製造方法ならびに表示装置および撮像装置
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US6740938B2 (en) * 2001-04-16 2004-05-25 Semiconductor Energy Laboratory Co., Ltd. Transistor provided with first and second gate electrodes with channel region therebetween
JP2006191127A (ja) 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6952023B2 (en) * 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP3638922B2 (ja) * 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
JP5028723B2 (ja) * 2001-08-16 2012-09-19 奇美電子股▲ふん▼有限公司 薄膜トランジスタ、該薄膜トランジスタの製造方法、該薄膜トランジスタを含むアレイ基板、表示装置および該表示装置の駆動方式
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP2003218110A (ja) 2002-01-18 2003-07-31 Seiko Epson Corp 半導体装置
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100550413B1 (ko) * 2002-07-31 2006-02-10 가시오게산키 가부시키가이샤 화상판독장치 및 그 구동방법
US7094684B2 (en) * 2002-09-20 2006-08-22 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP4663224B2 (ja) 2002-09-20 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4045226B2 (ja) * 2002-10-31 2008-02-13 セイコーエプソン株式会社 電気光学装置及び電子機器
CN100411153C (zh) * 2003-01-10 2008-08-13 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路的制造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4522660B2 (ja) 2003-03-14 2010-08-11 シャープ株式会社 薄膜トランジスタ基板の製造方法
JP2004296654A (ja) 2003-03-26 2004-10-21 Canon Inc 放射線撮像装置
JP4229762B2 (ja) * 2003-06-06 2009-02-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4519532B2 (ja) * 2003-06-16 2010-08-04 株式会社半導体エネルギー研究所 発光装置及び発光装置を用いた電子機器
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
JP2005045017A (ja) * 2003-07-22 2005-02-17 Sharp Corp アクティブマトリクス基板およびそれを備えた表示装置
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
JP4413573B2 (ja) 2003-10-16 2010-02-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US8064003B2 (en) 2003-11-28 2011-11-22 Tadahiro Ohmi Thin film transistor integrated circuit device, active matrix display device, and manufacturing methods of the same
TWI315162B (en) * 2003-12-08 2009-09-21 Chi Mei Optoelectronics Corporatio Organic electroluminescent device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
TWI246199B (en) * 2004-07-09 2005-12-21 Au Optronics Corp Semiconductor device and LTPS-TFT within and method of making the semiconductor device
JP4877873B2 (ja) * 2004-08-03 2012-02-15 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4754798B2 (ja) 2004-09-30 2011-08-24 株式会社半導体エネルギー研究所 表示装置の作製方法
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5126730B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006245031A (ja) 2005-02-28 2006-09-14 Casio Comput Co Ltd 薄膜トランジスタパネル
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007042852A (ja) * 2005-08-03 2007-02-15 Kansai Paint Co Ltd トランジスタ及びその製造方法
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
CN101263604B (zh) * 2005-09-16 2012-05-30 夏普株式会社 薄膜晶体管
TWI344317B (en) 2005-09-26 2011-06-21 Chunghwa Picture Tubes Ltd Method of manufacturing an amoled
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) * 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
WO2007040194A1 (ja) 2005-10-05 2007-04-12 Idemitsu Kosan Co., Ltd. Ｔｆｔ基板及びｔｆｔ基板の製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JPWO2007052393A1 (ja) * 2005-11-02 2009-04-30 シャープ株式会社 半導体装置及びその製造方法
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
JP5089139B2 (ja) 2005-11-15 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5250929B2 (ja) 2005-11-30 2013-07-31 凸版印刷株式会社 トランジスタおよびその製造方法
US8212953B2 (en) 2005-12-26 2012-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP2007212699A (ja) 2006-02-09 2007-08-23 Idemitsu Kosan Co Ltd 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7435633B2 (en) 2006-03-14 2008-10-14 Seiko Epson Corporation Electroluminescence device, manufacturing method thereof, and electronic apparatus
JP4930704B2 (ja) 2006-03-14 2012-05-16 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置及び電子機器
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5135709B2 (ja) 2006-04-28 2013-02-06 凸版印刷株式会社 薄膜トランジスタ及びその製造方法
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP2008047893A (ja) 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
KR20080014386A (ko) 2006-08-11 2008-02-14 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
CN101506985A (zh) * 2006-09-22 2009-08-12 国产大学法人东北大学 半导体装置和半导体装置的制造方法
US20080128685A1 (en) * 2006-09-26 2008-06-05 Hiroyuki Honda Organic semiconductor device, manufacturing method of same, organic transistor array, and display
JP4748456B2 (ja) 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4932415B2 (ja) * 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
JP5186749B2 (ja) * 2006-09-29 2013-04-24 大日本印刷株式会社 有機半導体素子およびその製造方法
US20080083650A1 (en) * 2006-10-06 2008-04-10 Bhan Opinder K Methods for producing a crude product
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5210594B2 (ja) * 2006-10-31 2013-06-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2008130910A (ja) * 2006-11-22 2008-06-05 Nippon Zeon Co Ltd 有機薄膜トランジスタ
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
KR101425635B1 (ko) 2006-11-29 2014-08-06 삼성디스플레이 주식회사 산화물 박막 트랜지스터 기판의 제조 방법 및 산화물 박막트랜지스터 기판
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101402189B1 (ko) 2007-06-22 2014-06-02 삼성전자주식회사 Ｚｎ 산화물계 박막 트랜지스터 및 Ｚｎ 산화물의 식각용액
US8566502B2 (en) 2008-05-29 2013-10-22 Vmware, Inc. Offloading storage operations to storage hardware using a switch
US8354674B2 (en) * 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8586979B2 (en) * 2008-02-01 2013-11-19 Samsung Electronics Co., Ltd. Oxide semiconductor transistor and method of manufacturing the same
KR101596698B1 (ko) * 2008-04-25 2016-02-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치 제조 방법
KR101497425B1 (ko) * 2008-08-28 2015-03-03 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101623958B1 (ko) 2008-10-01 2016-05-25 삼성전자주식회사 인버터 및 그의 동작방법과 인버터를 포함하는 논리회로
WO2010038820A1 (en) * 2008-10-03 2010-04-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR102251817B1 (ko) 2008-10-24 2021-05-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US8450144B2 (en) 2009-03-26 2013-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020014624A1 (en) * 1998-12-28 2002-02-07 Shunpei Yamazaki Semiconductor device
US20060043377A1 (en) * 2004-03-12 2006-03-02 Hewlett-Packard Development Company, L.P. Semiconductor device
US20050275038A1 (en) * 2004-06-14 2005-12-15 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
US20060027804A1 (en) * 2004-08-03 2006-02-09 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
US20070072439A1 (en) * 2005-09-29 2007-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof

Also Published As

Publication number Publication date
CN101853884B (zh) 2016-05-11
JP2020178131A (ja) 2020-10-29
CN105702745A (zh) 2016-06-22
JP5984982B2 (ja) 2016-09-06
TW201108416A (en) 2011-03-01
KR101763379B1 (ko) 2017-07-31
CN105789221B (zh) 2020-10-27
JP2024019185A (ja) 2024-02-08
CN105789221A (zh) 2016-07-20
JP2013201436A (ja) 2013-10-03
JP2013232655A (ja) 2013-11-14
US9012918B2 (en) 2015-04-21
JP2019208076A (ja) 2019-12-05
KR20100108291A (ko) 2010-10-06
CN103400861B (zh) 2016-12-28
JP7389205B2 (ja) 2023-11-29
JP5595553B2 (ja) 2014-09-24
KR101579259B1 (ko) 2015-12-21
JP2015144290A (ja) 2015-08-06
KR101520023B1 (ko) 2015-05-14
TW201347196A (zh) 2013-11-16
JP7171659B2 (ja) 2022-11-15
CN105702745B (zh) 2019-07-23
CN101853884A (zh) 2010-10-06
CN103400861A (zh) 2013-11-20
JP2023017889A (ja) 2023-02-07
KR20130091701A (ko) 2013-08-19
US20100244029A1 (en) 2010-09-30
TWI529942B (zh) 2016-04-11
CN103400862A (zh) 2013-11-20
JP6250753B2 (ja) 2017-12-20
JP2018046290A (ja) 2018-03-22
US20150214379A1 (en) 2015-07-30
TW201347197A (zh) 2013-11-16
CN103400862B (zh) 2017-08-11
JP6580660B2 (ja) 2019-09-25
JP2010251735A (ja) 2010-11-04
KR20130086199A (ko) 2013-07-31
KR20150146482A (ko) 2015-12-31
KR20170069972A (ko) 2017-06-21
JP2013225683A (ja) 2013-10-31
KR101891258B1 (ko) 2018-09-28
TWI511288B (zh) 2015-12-01
JP2016201566A (ja) 2016-12-01
US9705003B2 (en) 2017-07-11

Similar Documents

Publication Publication Date Title
JP7389205B2 (ja) 表示装置
US11817506B2 (en) Semiconductor device and manufacturing method thereof
US8450144B2 (en) Semiconductor device and method for manufacturing the same