JPH04119331A - 薄膜トランジスタとその製造方法 - Google Patents
薄膜トランジスタとその製造方法Info
- Publication number
- JPH04119331A JPH04119331A JP2239480A JP23948090A JPH04119331A JP H04119331 A JPH04119331 A JP H04119331A JP 2239480 A JP2239480 A JP 2239480A JP 23948090 A JP23948090 A JP 23948090A JP H04119331 A JPH04119331 A JP H04119331A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- protective layer
- forming
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 19
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000463 material Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 54
- 239000004973 liquid crystal related substance Substances 0.000 claims description 14
- 239000000758 substrate Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 16
- 239000011241 protective layer Substances 0.000 claims 16
- 238000002161 passivation Methods 0.000 abstract description 19
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 4
- 229910004205 SiNX Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004158 TaO Inorganic materials 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜トランジスタとその製造方法に係わり、特
に液晶表示装置の画素駆動に好適な改良された薄膜トラ
ンジスタとその製造方法に関する。
に液晶表示装置の画素駆動に好適な改良された薄膜トラ
ンジスタとその製造方法に関する。
第３図は従来技術による液晶駆動用の薄膜トランジスタ
の断面構造を示す。以下、図面を参照して薄膜トランジ
スタの製造方法を説明する。
の断面構造を示す。以下、図面を参照して薄膜トランジ
スタの製造方法を説明する。
ガラス基板１０上に上にＣｒ５Ｔａ等の金属で導電膜を
形成し、ゲート電極１１をパターニングする。次に、ゲ
ート電極１１を覆うようにＳｉＮｘ、ＳｉＯｘ、ＴａＯ
ｘ等の絶縁材料でゲート絶縁膜１２を堆積する。さらに
、その上から、アモルファスシリコン等でアイランド状
に半導体層１３をパターニングしてチャネル部を形成す
る。さらに、Ｍｏ、ＡＩ等の金属によりソース電極１４
とドレイン電極１５を形成して薄膜トランジスタを形成
する。次に、インジウム錫酸化物（ＩＴＯ）などの透明
導電膜により画素電極１６を形成する。
形成し、ゲート電極１１をパターニングする。次に、ゲ
ート電極１１を覆うようにＳｉＮｘ、ＳｉＯｘ、ＴａＯ
ｘ等の絶縁材料でゲート絶縁膜１２を堆積する。さらに
、その上から、アモルファスシリコン等でアイランド状
に半導体層１３をパターニングしてチャネル部を形成す
る。さらに、Ｍｏ、ＡＩ等の金属によりソース電極１４
とドレイン電極１５を形成して薄膜トランジスタを形成
する。次に、インジウム錫酸化物（ＩＴＯ）などの透明
導電膜により画素電極１６を形成する。
さらに、ＳｉＮｘなどによりパッシベーション膜１７を
全面に形成後、チャネル遮光膜１８を薄膜トランジスタ
のチャネル上を覆う様に形成して、さらにその上から全
面に液晶配向用のポリイミド配向膜１９を形成して、液
晶表示装置駆動用のトランジスタを構成する。
全面に形成後、チャネル遮光膜１８を薄膜トランジスタ
のチャネル上を覆う様に形成して、さらにその上から全
面に液晶配向用のポリイミド配向膜１９を形成して、液
晶表示装置駆動用のトランジスタを構成する。
但し、このような薄膜トランジスタは以下のような課題
を有する。
を有する。
配向膜としては一般的にポリイミドを用いるため、下の
シリコン窒化膜との密着性が悪い。保護膜である下地が
ＳｉＮｘである場合は、５ｉＮＸは濡れ性か悪く、その
上がら配向膜１９を塗布した際に特に高温で剥かれる場
合がある。
シリコン窒化膜との密着性が悪い。保護膜である下地が
ＳｉＮｘである場合は、５ｉＮＸは濡れ性か悪く、その
上がら配向膜１９を塗布した際に特に高温で剥かれる場
合がある。
さらに、遮光膜１８の材料によっては、配向膜１９のポ
リイミド膜の欠陥等により、イオンや不純物等か配向膜
１９を通過してその上にある液晶中に溶出し、画素部に
黒点や残像なとの不良表示を発生することがある。
リイミド膜の欠陥等により、イオンや不純物等か配向膜
１９を通過してその上にある液晶中に溶出し、画素部に
黒点や残像なとの不良表示を発生することがある。
本発明の目的は、従来技術のこのような課題を解決でき
る欠陥の少ない信頼性の高い薄膜トランジスタとその製
造方法を提供することである。
る欠陥の少ない信頼性の高い薄膜トランジスタとその製
造方法を提供することである。
本発明の薄膜トランジスタは、パッシベーション膜を２
重構造とし、チャネル部と透明画素電極に接する第１層
目のパッシベーション膜とその上の第２層目のパッシベ
ーション膜を異なる材料とし、配向膜に接する第２層目
のパッシベーション膜は濡れ性のよい材料とする。
重構造とし、チャネル部と透明画素電極に接する第１層
目のパッシベーション膜とその上の第２層目のパッシベ
ーション膜を異なる材料とし、配向膜に接する第２層目
のパッシベーション膜は濡れ性のよい材料とする。
好ましくは遮光膜は第１と第２層目のパッシベーション
膜の間に形成する。
膜の間に形成する。
濡れ性のよい第２層目のパッシベーション膜を設けて、
薄い配向膜を確実にその上に密着形成できる。また、遮
光膜の上の第２層目のパッシベーション膜で覆うと遮光
膜の成分の液晶中への溶出を防止できる。
薄い配向膜を確実にその上に密着形成できる。また、遮
光膜の上の第２層目のパッシベーション膜で覆うと遮光
膜の成分の液晶中への溶出を防止できる。
第１図に本発明の実施例による薄膜トランジスタの断面
構造を示す。第２図は第１図の平面図である。以下、図
面を参照して実施例の薄膜トランジスタの製造方法を説
明する。
構造を示す。第２図は第１図の平面図である。以下、図
面を参照して実施例の薄膜トランジスタの製造方法を説
明する。
ガラス基板１０上に、それぞれ厚さか１５００人のＣｒ
、Ｍｏの二層の金属導電膜を形成し、ゲート電極１１を
バターニングする。（但し、第１図では簡単のため１層
で表示しである。）次に、それぞれ厚さ約１０００人ノ
Ｓ ｉ ０２．Ｓ ｊ Ｎ ｘＪＪ１層によりゲート電
極１１を覆うようにゲート絶縁膜１２を堆積する。（但
し、第１図では簡単のため、ゲート電極１１は１層で表
示しである。）さらに、その上から、ｉ型アモルファス
シリコン（ａ−３ｉ）を厚さ約１０００人、ｎ十型 ａ
Ｓｉを厚さ約１０００人層した半導体層１３を堆積、バ
ターニングしてチャネル部を形成する。さらに、厚さ約
５００人のＭｏ層と、厚さ約５０００λのＡ１層との二
層によりソース電極１４とドレイン電極１５を形成する
。次に、厚さ約１００ＯＡのインジウム錫酸化物（ＴＴ
Ｏ）なとの透明導電膜により画素電極１６を形成する。
、Ｍｏの二層の金属導電膜を形成し、ゲート電極１１を
バターニングする。（但し、第１図では簡単のため１層
で表示しである。）次に、それぞれ厚さ約１０００人ノ
Ｓ ｉ ０２．Ｓ ｊ Ｎ ｘＪＪ１層によりゲート電
極１１を覆うようにゲート絶縁膜１２を堆積する。（但
し、第１図では簡単のため、ゲート電極１１は１層で表
示しである。）さらに、その上から、ｉ型アモルファス
シリコン（ａ−３ｉ）を厚さ約１０００人、ｎ十型 ａ
Ｓｉを厚さ約１０００人層した半導体層１３を堆積、バ
ターニングしてチャネル部を形成する。さらに、厚さ約
５００人のＭｏ層と、厚さ約５０００λのＡ１層との二
層によりソース電極１４とドレイン電極１５を形成する
。次に、厚さ約１００ＯＡのインジウム錫酸化物（ＴＴ
Ｏ）なとの透明導電膜により画素電極１６を形成する。
さらに、５ｉＮｘ（厚さ約１０００人）なとにより第１
層目のパッシベーション膜１７を全面に形成後、金属あ
るいは黒色有機材料、例えば厚さ約５０００人のブラッ
クレジスト層によりチャネル遮光膜１８を薄膜トランジ
スタのチャネル上を覆う様にに成する。次に、厚さ約１
０００人のＳｉＯ２層により第２層目のパッシベーショ
ン膜２０を全面に形成する。さらにその上から全面に厚
さ約５００人のポリイミド等により液晶分子を配向させ
るための配向膜１９を形成して、図示の液晶表示装置駆
動用の薄膜トランジスタを構成する。表面上に全面電極
を形成した他方の基板と組み合わせ、間に液晶層を挟ん
で液晶表示装置を形成する。
層目のパッシベーション膜１７を全面に形成後、金属あ
るいは黒色有機材料、例えば厚さ約５０００人のブラッ
クレジスト層によりチャネル遮光膜１８を薄膜トランジ
スタのチャネル上を覆う様にに成する。次に、厚さ約１
０００人のＳｉＯ２層により第２層目のパッシベーショ
ン膜２０を全面に形成する。さらにその上から全面に厚
さ約５００人のポリイミド等により液晶分子を配向させ
るための配向膜１９を形成して、図示の液晶表示装置駆
動用の薄膜トランジスタを構成する。表面上に全面電極
を形成した他方の基板と組み合わせ、間に液晶層を挟ん
で液晶表示装置を形成する。
このようにして、形成された基板は、ポリイミドの配向
膜１９かＳｉＯ２膜２０の上に形成されているのでなじ
みかよく、剥離する二とか少ない。
膜１９かＳｉＯ２膜２０の上に形成されているのでなじ
みかよく、剥離する二とか少ない。
また、遮光膜の上を酸化膜のような保護膜で覆う形とな
るので、遮光膜の材料か液晶に熔は出して悪影響を及ぼ
すことか防止される。
るので、遮光膜の材料か液晶に熔は出して悪影響を及ぼ
すことか防止される。
以上、実施例に沿って本発明を説明したか、本発明はこ
れらに制限されるものではない。たとえば、種々の変更
、改良、組み合わせ等か可能なことは当業者に自明であ
ろう。
れらに制限されるものではない。たとえば、種々の変更
、改良、組み合わせ等か可能なことは当業者に自明であ
ろう。
以上説明したように、本発明によれば、配向膜の下地と
なるパッシベーション膜を２層構造とし、配向膜と接す
る第２層目のパッシベーション膜を濡れ性のよい材料と
するために、配向膜の密着性か向上する。
なるパッシベーション膜を２層構造とし、配向膜と接す
る第２層目のパッシベーション膜を濡れ性のよい材料と
するために、配向膜の密着性か向上する。
配向膜の厚みを従来（約１０００人）よりも薄く （た
とえば約５００人）均一にすることができ、かつ欠陥を
少なくすることかできる。
とえば約５００人）均一にすることができ、かつ欠陥を
少なくすることかできる。
サラに、遮光膜を２層のパッシベーション膜の間に形成
して、遮光膜の上に第２層目のパッシベーション膜を配
置することによって遮光膜の成分やイオンが液晶中に溶
出することを防止することができる。
して、遮光膜の上に第２層目のパッシベーション膜を配
置することによって遮光膜の成分やイオンが液晶中に溶
出することを防止することができる。
第１図と第２図は本発明の実施例による薄膜トランジス
タの断面図と平面図、 第３図は従来の技術による薄膜トランジスタの断面図で
ある。 図において、 Ｏ基板 １ チー１〜電極 ２ ゲート絶縁膜 ３ 半導体層 ４ ソース電極 ５ ドレイン電極 ６ 透明画素電極 ７．２０ パッシヘーショ ８ 遮光膜 ９ 配向膜 ン膜 特許出願人 スタンレー電気株式会社 代 理 人 弁理士 高橋 敬四部 ］４ 第１図 第２図 ］］ ］３ 従来の技術 第３図
タの断面図と平面図、 第３図は従来の技術による薄膜トランジスタの断面図で
ある。 図において、 Ｏ基板 １ チー１〜電極 ２ ゲート絶縁膜 ３ 半導体層 ４ ソース電極 ５ ドレイン電極 ６ 透明画素電極 ７．２０ パッシヘーショ ８ 遮光膜 ９ 配向膜 ン膜 特許出願人 スタンレー電気株式会社 代 理 人 弁理士 高橋 敬四部 ］４ 第１図 第２図 ］］ ］３ 従来の技術 第３図
Claims (4)
- （１）、基板と、 前記基板上に形成したゲート電極と、 前記ゲート電極を覆うように形成したゲート絶縁層と、 前記ゲート絶縁層上に形成した半導体層によるチャネル
部と、 前記チャネル部に接続したソース・ドレイン電極と、 前記ドレイン電極と接続して前記ゲート絶縁層上に形成
した透明電極と、 前記ゲート絶縁層と前記チャネル部と前記透明電極の上
に形成した第１の保護層と、 前記チャネル部を覆うように配置した遮光層と、 前記第１の保護層の上全面に形成した前記第１の保護層
と異なる材料の第２の保護層と、前記第２の保護層の上
に形成した液晶の配向膜と を含み、前記第２の保護層の材料が前記配向膜の材料に
対し濡れ性のよい材料からなる薄膜トランジスタ。 - （２）、前記遮光層は前記第１の保護層と前記第２の保
護層との間に形成される請求項１記載の薄膜トランジス
タ。 - （３）、前記第１の保護層がＳｉＮ＿ｘからなり、前記
第２の保護層がＳｉＯ＿２からなる請求項２記載の薄膜
トランジスタ。 - （４）、基板上にゲート電極を形成する工程と、前記ゲ
ート電極を覆うようにゲート絶縁層を形成する工程と、 前記ゲート絶縁層上に半導体層によるチャネル部を形成
する工程と、 前記チャネル部に接続するようにソース・ドレイン電極
を形成する工程と、 前記ドレイン電極に接続するように前記ゲート絶縁層上
に透明電極を形成する工程と、 前記ゲート絶縁層と前記チャネル部と前記透明電極の上
に第１の保護層を形成する工程と、前記チャネル部を覆
うように前記第１の保護層上に遮光層を形成する工程と
、 前記第１の保護層と前記遮光層の上に前記第１の保護層
と異なる材料の第２の保護層を形成する工程と、 前記第２の保護層の上に液晶の配向膜を形成する工程 とを含む薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239480A JPH04119331A (ja) | 1990-09-10 | 1990-09-10 | 薄膜トランジスタとその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2239480A JPH04119331A (ja) | 1990-09-10 | 1990-09-10 | 薄膜トランジスタとその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04119331A true JPH04119331A (ja) | 1992-04-20 |
Family
ID=17045404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2239480A Pending JPH04119331A (ja) | 1990-09-10 | 1990-09-10 | 薄膜トランジスタとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04119331A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101376A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 液晶表示装置 |
| JP2006285045A (ja) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法 |
| JP2013225683A (ja) * | 2009-03-27 | 2013-10-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| WO2015076334A1 (ja) * | 2013-11-21 | 2015-05-28 | 株式会社ニコン | トランジスタの製造方法およびトランジスタ |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195682A (ja) * | 1983-04-22 | 1984-11-06 | 株式会社東芝 | 液晶表示装置 |
-
1990
- 1990-09-10 JP JP2239480A patent/JPH04119331A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59195682A (ja) * | 1983-04-22 | 1984-11-06 | 株式会社東芝 | 液晶表示装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08101376A (ja) * | 1994-09-30 | 1996-04-16 | Nec Corp | 液晶表示装置 |
| JP2006285045A (ja) * | 2005-04-01 | 2006-10-19 | Seiko Epson Corp | 電気光学装置用基板、電気光学装置、電子機器、及び電気光学装置用基板の製造方法 |
| JP2013225683A (ja) * | 2009-03-27 | 2013-10-31 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2013232655A (ja) * | 2009-03-27 | 2013-11-14 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9012918B2 (en) | 2009-03-27 | 2015-04-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including oxide semiconductor |
| US9705003B2 (en) | 2009-03-27 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including first and second gate electrodes and stack of insulating layers |
| WO2015076334A1 (ja) * | 2013-11-21 | 2015-05-28 | 株式会社ニコン | トランジスタの製造方法およびトランジスタ |
| JPWO2015076334A1 (ja) * | 2013-11-21 | 2017-03-16 | 株式会社ニコン | トランジスタの製造方法およびトランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100857133B1 (ko) | 액정표시장치용 어레이기판 및 그 제조방법 | |
| JP2963529B2 (ja) | アクティブマトリクス表示装置 | |
| US6960484B2 (en) | Method of manufacturing liquid crystal display device | |
| US7531372B2 (en) | Method for manufacturing array substrate for liquid crystal display device | |
| JPH03148636A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| US20070146620A1 (en) | Liquid crystal display element | |
| US20060146246A1 (en) | Liquid crystal display and fabricating method thereof | |
| US6842199B2 (en) | Array substrate for liquid crystal display device and the fabrication method of the same | |
| JP2001244473A (ja) | 薄膜トランジスタ、これを利用した液晶表示装置およびそれらの製造方法 | |
| US6580474B1 (en) | Liquid crystal display device and method for fabricating the same | |
| US6862051B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| US6452210B2 (en) | Thin film transistor substrate and fabricating method thereof | |
| JPH04119331A (ja) | 薄膜トランジスタとその製造方法 | |
| US5270845A (en) | Liquid crystal display unit manufacturing method including forming one of two gate line layers of display electrode material | |
| JPH0225038A (ja) | シリコン薄膜トランジスタおよびシリコン薄膜トランジスタの製造方法 | |
| KR100192507B1 (ko) | 티에프티-엘씨디의 구조 및 제조방법 | |
| WO2019082465A1 (ja) | 表示装置及びその製造方法 | |
| JPH11326941A (ja) | アクティブマトリクス表示装置 | |
| US7116389B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JPS61191072A (ja) | 薄膜トランジスタとその製造方法 | |
| JPH0685440B2 (ja) | 薄膜トランジスタ | |
| KR20010011904A (ko) | 액정 표시장치 제조방법 및 그 제조방법에 따른 액정표시장치 | |
| JPH04338728A (ja) | アクティブマトリクス基板 | |
| JPH06281958A (ja) | 液晶表示装置 | |
| KR100611043B1 (ko) | 액정 표시장치 제조방법 |