KR20160009626A - 산화물 반도체막 및 그 형성 방법 - Google Patents

산화물 반도체막 및 그 형성 방법 Download PDF

Info

Publication number
KR20160009626A
KR20160009626A KR1020157035079A KR20157035079A KR20160009626A KR 20160009626 A KR20160009626 A KR 20160009626A KR 1020157035079 A KR1020157035079 A KR 1020157035079A KR 20157035079 A KR20157035079 A KR 20157035079A KR 20160009626 A KR20160009626 A KR 20160009626A
Authority
KR
South Korea
Prior art keywords
film
oxide
substrate
caac
layer
Prior art date
Application number
KR1020157035079A
Other languages
English (en)
Inventor
슌페이 야마자키
？페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20160009626A publication Critical patent/KR20160009626A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 결정성 산화물 반도체막을 제공한다. 결정성 In-Ga-Zn 산화물을 포함하는 타깃에 이온을 충돌시킴으로써, 평판상의 In-Ga-Zn 산화물이 분리된다. 평판상의 In-Ga-Zn 산화물에서, 갈륨 원자와 아연 원자와 산소 원자를 포함한 제 1 층, 아연 원자와 산소 원자를 포함한 제 2 층, 인듐 원자와 산소 원자를 포함한 제 3 층, 및 갈륨 원자와 아연 원자와 산소 원자를 포함한 제 4 층이 순차적으로 적층된다. 결정성을 유지하면서 평판상의 In-Ga-Zn 산화물이 기판 위에 퇴적된 후에 제 2 층을 가스화하여 배기한다.

Description

산화물 반도체막 및 그 형성 방법{OXIDE SEMICONDUCTOR FILM AND FORMATION METHOD THEREOF}
본 발명은 물건, 방법, 또는 제작 방법에 관한 것이다. 또한, 본 발명은 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 특히, 본 발명은 예를 들어, 반도체막, 반도체 장치, 표시 장치, 액정 표시 장치, 또는 발광 장치에 관한 것이다. 또한, 본 발명은 반도체막, 반도체 장치, 표시 장치, 액정 표시 장치, 또는 발광 장치의 제작 방법에 관한 것이다. 또는, 본 발명은 반도체 장치, 표시 장치, 액정 표시 장치, 또는 발광 장치의 구동 방법에 관한 것이다.
또한, 본 명세서에서, 반도체 장치는 반도체 특성을 이용함으로써 기능할 수 있는 어떤 장치를 가리킨다. 전기 광학 장치, 표시 장치, 기억 장치, 반도체 회로, 전자 기기 등은 반도체 장치에 포함되거나, 또는 반도체 장치를 포함하는 경우가 있다.
절연 표면을 갖는 기판 위에 형성된 반도체막을 사용하여 트랜지스터를 형성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로나 표시 장치 등의 반도체 장치에 넓게 응용된다. 트랜지스터에 응용 가능한 반도체막으로서 실리콘막이 알려져 있다.
반도체막으로서 비정질 실리콘막 또는 다결정 실리콘막이 사용되는지는 그 목적에 따른다. 예를 들어, 대형 표시 장치에 포함되는 트랜지스터의 경우에는, 대형 기판 위에 막을 형성하기 위한 확립된 기술을 사용하여 형성될 수 있는 비정질 실리콘막이 바람직하게 사용된다. 한편, 구동 회로들이 동일한 기판 위에 형성되는 고성능 표시 장치에 포함되는 트랜지스터의 경우에는, 높은 전계 효과 이동도를 갖는 트랜지스터를 형성할 수 있는 다결정 실리콘막이 바람직하게 사용된다. 다결정 실리콘막을 형성하기 위한 방법으로서, 비정질 실리콘막에 수행되는 고온 가열 처리 또는 레이저 광 처리가 알려져 있다.
근년, 산화물 반도체막이 주목을 받고 있다. 예를 들어, 비정질 In-Ga-Zn 산화물막을 포함하는 트랜지스터가 개시(開示)되어 있다(특허문헌 1 참조). 산화물 반도체막은 스퍼터링법 등에 의하여 형성될 수 있기 때문에, 대형 표시 장치에서의 트랜지스터의 반도체막에 사용될 수 있다. 산화물 반도체막을 포함하는 트랜지스터는 전계 효과 이동도가 높으므로, 구동 회로들이 동일 기판 위에 형성되는 고성능 표시 장치가 형성될 수 있다. 또한, 비정질 실리콘막을 포함하는 트랜지스터의 생산 설비의 일부를 개량하여 산화물 반도체막을 포함하는 트랜지스터를 위하여 사용될 수 있기 때문에, 설비 투자를 저감할 수 있는 장점이 있다.
1985년에는 In-Ga-Zn 산화물 결정의 합성이 보고되었다(비특허문헌 1 참조). 또한, In-Ga-Zn 산화물이 상동 구조(homologous structure)를 갖고 조성식 InGaO3(ZnO)m(m은 자연수)으로 표시되는 것이 보고되어 있다(비특허문헌 2 참조).
결정성 In-Ga-Zn 산화물막을 포함하는 트랜지스터는 비정질 In-Ga-Zn 산화물막을 포함하는 트랜지스터보다 뛰어난 전기 특성 및 높은 신뢰성을 갖는 것이 보고되어 있다(비특허문헌 3 참조). 비특허문헌 3에는, CAAC(C-Axis Aligned Crystal)를 포함하는 In-Ga-Zn 산화물막에서 결정립계가 명확히 관찰되지 않는 것이 보고되어 있다.
일본국 공개 특허 제 2006-165528호
본 발명의 목적은 결정성 산화물 반도체막을 제공하는 것이다. 본 발명의 다른 목적은 결정성 산화물 반도체막의 형성 방법을 제공하는 것이다.
본 발명의 다른 목적은 산화물 반도체막을 성막 가능한 스퍼터링 타깃을 제공하는 것이다.
본 발명의 다른 목적은 상기 스퍼터링 타깃의 사용 방법을 제공하는 것이다.
본 발명의 다른 목적은 상기 산화물 반도체막을 포함하며 전기 특성이 안정된 트랜지스터를 제공하는 것이다.
본 발명의 다른 목적은 상기 트랜지스터를 포함하는 신뢰성이 높은 반도체 장치를 제공하는 것이다.
본 발명의 다른 목적은 오프 전류가 낮은 반도체 장치를 제공하는 것이다. 본 발명의 다른 목적은 소비 전력이 낮은 반도체 장치를 제공하는 것이다. 본 발명의 다른 목적은 신규 반도체 장치를 제공하는 것이다.
또한, 이들 목적의 기재는 다른 목적들의 존재를 방해하지 않는다. 본 발명의 일 형태에서는, 이들 목적 모두를 달성할 필요는 없다. 다른 목적들은, 명세서, 도면, 청구항 등의 기재로부터 명백해지며 추출될 수 있다.
본 발명의 일 형태는, 결정성 In-Ga-Zn 산화물을 포함하는 타깃에 이온을 충돌시킴으로써, 갈륨 원자와 아연 원자와 산소 원자를 포함한 제 1 층, 아연 원자와 산소 원자를 포함한 제 2 층, 인듐 원자와 산소 원자를 포함한 제 3 층, 및 갈륨 원자와 아연 원자와 산소 원자를 포함한 제 4 층이 순차적으로 적층된 평판상의 In-Ga-Zn 산화물을 분리시키고, 결정성을 유지하면서 평판상의 In-Ga-Zn 산화물이 기판 위에 퇴적된 후에 제 2 층을 가스화하여 배기하는 공정을 포함하는 산화물 반도체막의 형성 방법이다.
예를 들어, 타깃에 포함되는 결정성 In-Ga-Zn 산화물의 조성식은 InGaZn2O5인 것이 바람직하다.
예를 들어, 이온은 산소의 양이온인 것이 바람직하다.
예를 들어, 평판상의 In-Ga-Zn 산화물의 단부(end portion)에서의 산소 원자는 플라즈마 중에서 음으로 대전되는 것이 바람직하다.
본 발명의 다른 형태는 기판 위의 산화물 반도체막이다. 산화물 반도체막은 복수의 평판상의 결정성 In-Ga-Zn 산화물을 포함한다. 복수의 평판상의 결정성 In-Ga-Zn 산화물의 평면은 기판의 상면을 마주본다. 투과형 전자 현미경(TEM: Transmission Electron Microscope)에 의하여 산화물 반도체막에서 결정립계는 관찰되지 않는다.
본 발명의 다른 형태는 기판 위의 산화물 반도체막이다. 산화물 반도체막에서는 n층(n은 자연수)이 적층된다. 상기 층에서, 복수의 평판상의 결정성 In-Ga-Zn 산화물이 배치된다. 복수의 평판상의 결정성 In-Ga-Zn 산화물의 평면은 기판의 상면을 마주본다. TEM에 의하여 산화물 반도체막에서 결정립계는 관찰되지 않는다.
예를 들어, 산화물 반도체막에 포함되는 평판상의 결정성 In-Ga-Zn 산화물의 평면의 원상당 직경(equivalent circle diameter)은 1nm 이상 3nm 이하인 것이 바람직하다.
예를 들어, 산화물 반도체막에 포함되는 평판상의 결정성 In-Ga-Zn 산화물의 두께는 0.5nm 이상 0.9nm 이하인 것이 바람직하다.
예를 들어, 산화물 반도체막은, 평판상의 결정성 In-Ga-Zn 산화물이 배치되지 않는 영역에 산화 아연을 포함하는 것이 바람직하다. 예를 들어, 산화 아연은 비정질 구조를 갖는 것이 바람직하다.
본 발명의 다른 형태는 상술한 산화물 반도체막을 포함하는 트랜지스터이다. 본 발명의 다른 형태는 이 트랜지스터를 포함하는 반도체 장치이다.
결정성 산화물 반도체막을 제공할 수 있다. 결정성 산화물 반도체막의 형성 방법을 제공할 수 있다.
산화물 반도체막을 성막 가능한 스퍼터링 타깃을 제공할 수 있다.
상기 스퍼터링 타깃의 사용 방법을 제공할 수 있다.
산화물 반도체막을 포함하며 전기 특성이 안정된 트랜지스터를 제공할 수 있다.
상기 트랜지스터를 포함하는 신뢰성이 높은 반도체 장치를 제공할 수 있다.
오프 전류가 낮은 반도체 장치를 제공할 수 있다. 소비 전력이 낮은 반도체 장치를 제공할 수 있다. 신규 반도체 장치를 제공할 수 있다.
부속되는 도면에 있어서:
도 1의 (A)~(D)는 CAAC-OS막 및 펠릿을 나타낸 것;
도 2의 (A) 및 (B)는 CAAC-OS막의 전자 회절 패턴;
도 3의 (A)~(C)는 X선 회절 장치에 의하여 얻어진, CAAC-OS막 및 단결정 산화물 반도체막의 해석 결과를 나타낸 것;
도 4의 (A) 및 (B)는 산화 아연막 및 CAAC-OS막의 평면 TEM 이미지;
도 5의 (A1), (A2), (B1), 및 (B2)는 CAAC-OS막의 고분해능 평면 TEM 이미지 및 그 해석 화상 결과를 나타낸 것;
도 6의 (A)~(D)는 CAAC-OS막의 고분해능 평면 TEM 이미지 및 그 영역의 나노빔 전자 회절 패턴;
도 7의 (A)~(D)는 다결정 OS막의 고분해능 평면 TEM 이미지 및 그 영역의 나노빔 전자 회절 패턴;
도 8의 (A)~(C)는 CAAC-OS막의 단면 TEM 이미지 및 고분해능 단면 TEM 이미지, 및 고분해능 단면 TEM 이미지의 화상 해석 결과를 나타낸 것;
도 9의 (A) 및 (B)는 CAAC-OS막 및 타깃의 단면 HAADF-STEM 이미지;
도 10의 (A) 및 (B)는 InGaZnO4 결정을 나타낸 것;
도 11의 (A) 및 (B)는 원자 충돌 전의 InGaZnO4의 구조 등을 나타낸 것;
도 12의 (A) 및 (B)는 원자 충돌 후의 InGaZnO4의 구조 등을 나타낸 것;
도 13의 (A) 및 (B)는 원자 충돌 후의 원자의 궤도를 나타낸 것;
도 14는 스퍼터링법을 사용한 CAAC-OS막의 성막 모델을 도시한 모식도;
도 15는 성막 장치의 일례를 도시한 상면도;
도 16의 (A)~(C)는 성막 장치의 구조예를 도시한 것;
도 17의 (A)~(D)는 시료의 제작 방법을 도시한 단면도;
도 18의 (A)~(C)는 시료의 제작 방법을 도시한 단면도;
도 19는 시료의 Vg-Id 특성을 나타낸 것; 및
도 20은 시료의 문턱 전압의 변동을 나타낸 것.
이하에서는, 본 발명의 실시형태에 대해서 도면을 참조하여 상세하게 설명한다. 다만, 본 발명은 이하의 기재에 한정되지는 않으며, 여기에 개시된 형태 및 상세를 다양하게 변경할 수 있는 것은 당업자라면 용이하게 이해한다. 또한, 본 발명은 실시형태의 기재에 한정되는 것으로 해석되어선 안 된다. 또한, 도면을 참조하여 본 발명의 구조를 설명함에 있어서, 상이한 도면에서의 동일한 부분에는 동일한 참조 부호를 사용한다. 또한, 유사한 부분에 동일한 해치 패턴이 적용되고, 유사한 부분은 특히 참조 부호로 나타내지 않는 경우가 있다.
또한, 도면에서 크기, 막(층)의 두께, 또는 영역은 간략화를 위하여 과장되는 경우가 있다.
전압은 일반적으로 특정한 전위와 기준 전위(예를 들어 소스 전위 또는 접지 전위(GND)) 사이의 전위차를 가리킨다. 전압을 전위라고 할 수 있고, 그 반대도 마찬가지이다.
또한 본 명세서에서 '제 1' 및 '제 2' 등의 서수사는 편의상 사용되고, 공정의 순서 또는 층의 적층 순서를 나타내는 것은 아니다. 따라서, 예를 들어 '제 1'을 '제 2' 또는 '제 3'과 적절히 바꿔도 설명할 수 있다. 또한, 본 명세서 등에서의 서수사는 본 발명의 일 형태를 특정하기 위하여 사용되는 서수사와 같을 필요는 없다.
또한, '반도체'는 예를 들어 도전성이 충분히 낮을 때는 '절연체'의 특성을 포함하는 경우가 있다. 또한, '반도체'와 '절연체'의 경계가 명확하지 않기 때문에 '반도체' 및 '절연체'를 엄밀하게 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서 '반도체'를 '절연체'라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서 '절연체'를 '반도체'라고 부를 수 있는 경우가 있다.
또한, '반도체'는 예를 들어 도전성이 충분히 높을 때는 '도전체'의 특성을 포함하는 경우가 있다. 또한, '반도체'와 '도전체'의 경계가 명확하지 않기 때문에 '반도체' 및 '도전체'를 엄밀하게 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서 '반도체'를 '도전체'라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서 '도전체'를 '반도체'라고 부를 수 있는 경우가 있다.
또한, 반도체에서의 불순물이란 예를 들어 반도체의 주성분 이외의 원소를 가리킨다. 예를 들어, 0.1atomic% 미만의 농도의 원소는 불순물이다. 불순물이 함유되면, 반도체에서의 DOS(Density Of States)가 증가되거나, 캐리어 이동도가 저하되거나, 또는 결정성이 저하될 수 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물의 예에는, 1족 원소, 2족 원소, 14족 원소, 15족 원소, 및 주성분 이외의 전이 금속이 포함되며, 구체적으로는 예를 들어 수소(물을 포함함), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 및 질소를 들 수 있다. 반도체가 산화물 반도체인 경우, 예를 들어 수소 등의 불순물의 침입으로 인하여 산소 결손이 형성될 수 있다. 또한, 반도체가 실리콘인 경우, 반도체 특성을 변화시키는 불순물의 예에는 산소, 수소 이외의 1족 원소, 2족 원소, 13족 원소, 및 15족 원소가 포함된다.
<CAAC-OS막의 특성>
본 실시형태의 결정성 산화물 반도체막인 CAAC-OS(c-axis aligned crystalline oxide semiconductor)막에 대하여 이하에서 설명한다. CAAC-OS막은, a축 및 b축의 방향이 다르면서도 c축 배향성을 갖고, 또한 c축이 형성 표면의 법선 벡터 또는 상면의 법선 벡터에 평행한 방향으로 배향되는 산화물 반도체막이다.
도 2의 (A)는, 프로브 직경이 300nm인 전자빔이, CAAC-OS막인 In-Ga-Zn 산화물막에 시료면에 평행한 방향으로 들어갈 때의 회절 패턴(제한 시야 전자 회절 패턴이라고도 함)을 나타낸 것이다. 도 2에서와 같이, InGaZnO4 결정의 (009)면에 기인한 스폿이 관찰된다. 이것은, CAAC-OS막의 결정이 c축 배향성을 갖고, c축이 CAAC-OS막의 형성 표면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것을 가리킨다. 한편, 도 2의 (B)는 프로브 직경이 300nm인 전자빔이, 동일한 시료에 시료면에 수직인 방향으로 들어갈 때의 회절 패턴을 나타낸 것이다. 도 2의 (B)에서와 같이, 링 형상의 회절 패턴이 관찰된다.
본 명세서에서, '평행'이라는 용어는, 2개의 직선 사이에 형성되는 각도가 -10° 이상 10° 이하인 것을 가리키고, 따라서 각도가 -5° 이상 5° 이하인 경우도 포함한다. 또한, '수직'이라는 용어는, 2개의 직선 사이에 형성되는 각도가 80° 이상 100° 이하인 것을 가리키고, 따라서 각도가 85° 이상 95° 이하인 경우를 포함한다.
CAAC-OS막에 대하여, X선 회절(XRD: X-Ray Diffraction) 장치에 의하여 구조 해석을 수행한다. 예를 들어 InGaZnO4 결정을 포함하는 CAAC-OS막이 out-of-plane법에 의하여 해석되면, 회절각(2θ)이 31° 근방일 때 피크가 나타난다(도 3의 (A) 참조). 이 피크는, InGaZnO4 결정의 (009)면에 귀속되기 때문에, XRD 장치에 의한 구조 해석으로부터, CAAC-OS막에서의 결정이 c축 배향성을 갖고, c축이 CAAC-OS막의 형성 표면 또는 상면에 실질적으로 수직인 방향으로 배향되는 것도 확인할 수 있다.
한편, c축에 실질적으로 수직인 방향으로 X선이 시료에 들어가는 in-plane법에 의하여 CAAC-OS막을 해석하면, 2θ가 56° 근방일 때 피크가 나타난다. 이 피크는 InGaZnO4 결정의 (110)면에 귀속된다. CAAC-OS막의 경우, 2θ를 56° 근방에 고정하고, 시료면의 법선 벡터를 축(φ축)으로서 사용하여 시료를 회전시켜 분석(φ 스캔)을 수행하면, 피크는 명확히 관찰되지 않는다(도 3의 (B) 참조). 한편, InGaZnO4의 단결정 산화물 반도체막의 경우에는, 2θ를 56° 근방에 고정하여 φ 스캔을 수행하면, 6개의 피크가 나타난다(도 3의 (C) 참조). 이 6개의 피크는 (110)면과 등가인 결정면에 귀속된다. 따라서, XRD 장치를 사용한 구조 해석으로부터, CAAC-OS막에서 a축 및 b축의 방향이 다른 것을 확인할 수 있다.
CAAC-OS막의 TEM 이미지에서, 결정 영역들 사이의 경계, 즉 결정립계는 명확히 관찰되지 않는다. 따라서, CAAC-OS막에서는, 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다.
일반적으로, 시료면에 실질적으로 수직인 방향에서 관찰된 다결정 산화 아연막의 TEM 이미지(평면 TEM 이미지)에 따르면, 도 4의 (A)에서와 같이 명확한 결정립계가 보일 수 있다. 한편, CAAC-OS막에서의 같은 측정 영역의 평면 TEM 이미지에 따르면, 도 4의 (B)에서와 같이 결정립계가 보이지 않는다.
또한, CAAC-OS막의, 평면 TEM 해석에 의하여 얻어진 명시야 화상과 회절 패턴의 복합 해석 이미지(고분해능 평면 TEM 이미지라고도 함)를 취득하였다(도 5의 (A1) 참조). 고분해능 평면 TEM 이미지에서도, CAAC-OS막에서 명확한 결정립계가 보이지 않는다.
여기서, 도 5의 (A2)는, 도 5의 (A1)에서의 고분해능 평면 TEM 이미지를 푸리에(Fourier) 변환하고, 필터링하고 나서 역푸리에 변환하여 얻어진 이미지이다. 이러한 화상 처리에 의하여, 고분해능 평면 TEM 이미지에서 노이즈가 제거되어 주기성 성분만이 추출된 현실공간 화상을 얻을 수 있다. 상기 화상 처리에 의하여, 결정 영역이 관찰되기 쉬워지고, 금속 원자의 삼각형 또는 육각형의 배열이 명확해진다. 다만, 상이한 결정 영역들 사이에서는 금속 원자의 배열에 규칙성은 없는 것을 알 수 있다.
CAAC-OS막의 더 확대된 고분해능 평면 TEM 이미지를 취득한다(도 5의 (B1) 참조). 확대된 고분해능 평면 TEM 이미지에서도, CAAC-OS막에서 명확한 결정립계는 관찰되지 않는다.
여기서, 도 5의 (B2)는, 도 5의 (B1)에서의 확대된 고분해능 평면 TEM 이미지를 푸리에 변환하고, 필터링하고 나서 역푸리에 변환하여 얻어진 이미지이다. 확대된 고분해능 평면 TEM 이미지에 화상 처리를 수행함으로써, 금속 원자의 배열을 더 명확히 관찰할 수 있다. 도 5의 (B2)에서와 같이, 금속 원자는 내각 60°의 정삼각형 또는 내각 120°의 정육각형으로 배열된다.
다음에, CAAC-OS막에서 결정 영역들이 면 방향으로 어떻게 연결되는지를 알아보기 위하여, 도 6의 (A)의 고분해능 평면 TEM 이미지 중 영역(1), 영역(2), 및 영역(3)에서의 나노빔 전자 회절 패턴을 취득하고 도 6의 (B)~(D)에 각각 나타내었다. 또한, 나노빔 전자 회절 패턴을 취득하기 위하여 프로브 직경 1nm의 전자빔을 사용한다.
나노빔 전자 회절 패턴으로부터, CAAC-OS막은 6회 대칭(six-fold symmetry)의 결정 격자를 갖는 것을 알 수 있다. 따라서, 고분해능 평면 TEM 이미지 중 상기 영역들에서의 나노빔 전자 회절 패턴으로부터, CAAC-OS막이 c축 배향성을 갖는 것도 확인된다. 또한, CAAC-OS막이 국소적으로 매우 높은 결정성을 갖는 것이 확인된다.
도 6의 (A)~(D)에서와 같이, 영역(1), 영역(2), 및 영역(3)에서의 나노빔 전자 회절 패턴에 주목하면, a축(흰색의 실선으로 나타냄)의 각도는 각 회절 패턴에서 서서히 변화된다. 구체적으로는, 영역(1)에서의 a축의 각도가 0°일 때, 영역(2)에서의 a축의 각도는 c축에 대하여 7.2°만큼 변화된다. 마찬가지로, 영역(1)에서의 a축의 각도가 0°일 때, 영역(3)에서의 a축의 각도는 c축에 대하여 10.2°만큼 변화된다. 따라서, CAAC-OS막은, c축 배향성을 유지하면서 다른 결정 영역들이 연결되는 연속적인 구조를 갖는다.
또한, 레이저 빔에 의하여 결정화된 In-Ga-Zn 산화물막의 평면 TEM 이미지에 따르면, 도 7의 (A)에 나타낸 바와 같이 명확한 결정립계가 보일 수 있다. 따라서, 레이저 빔에 의하여 결정화된 In-Ga-Zn 산화물막은 다결정 산화물 반도체막(다결정 OS막)이다.
다음에, 다결정 OS막에서 결정 영역들이 면 방향으로 어떻게 연결되는지를 알아보기 위하여, 도 7의 (A)의 평면 TEM 이미지 중 영역(1), 영역(2), 및 영역(3)에서의 나노빔 전자 회절 패턴을 취득하고 도 7의 (B)~(D)에 각각 나타내었다. 또한, 나노빔 전자 회절 패턴을 취득하기 위하여 프로브 직경 1nm의 전자빔을 사용한다.
도 7의 (A)~(D)와 같이, 영역(1), 영역(2), 및 영역(3)에서의 나노빔 전자 회절 패턴에 주목하면, 영역(2)은, 영역(1) 및 영역(3)에서의 회절 패턴이 서로 중첩되는 회절 패턴을 갖는다. 따라서, 이 전자 회절 패턴으로부터, 다결정 OS막에서 결정립계를 확인할 수 있다.
다음에, 시료면에 실질적으로 평행한 방향으로 CAAC-OS막을 TEM으로 관찰(단면 TEM 이미지를 취득)한다(도 8의 (A) 참조). 도 8의 (A)에 나타낸 단면 TEM 이미지에서 프레임으로 둘러싸인 영역의, 단면 TEM 해석에 의하여 얻어진 명시야 화상과 회절 패턴의 복합 해석 이미지(고분해능 단면 TEM 이미지라고도 함)를 취득한다(도 8의 (B) 참조).
여기서, 도 8의 (C)는, 도 8의 (B)에서의 고분해능 단면 TEM 이미지를 푸리에(Fourier) 변환하고, 필터링하고 나서 역푸리에 변환하여 얻어진 이미지이다. 이러한 화상 처리에 의하여, 고분해능 단면 TEM 이미지에서 노이즈가 제거되어 주기성 성분만이 추출된 현실공간 화상을 얻을 수 있다. 상기 화상 처리에 의하여, 결정 영역이 관찰되기 쉬워지고, 금속 원자의 층상의 배열을 찾을 수 있다. 금속 원자의 각 층은, CAAC-OS막이 형성되는 표면(이하, CAAC-OS막이 형성되는 표면은 형성 표면이라고 함) 또는 CAAC-OS막의 상면을 반영한 형태를 가지며 CAAC-OS막의 형성 표면 또는 상면에 평행하게 배열된다.
도 8의 (B)는 왼쪽으로부터 (1), (2), 및 (3)으로 나타낸 영역으로 나눌 수 있다. 각 영역을 하나의 큰 결정 영역으로 간주할 때, 각 결정 영역의 크기는 약 50nm인 것을 알 수 있다. 이 때, (1)과 (2) 사이 및 (2)와 (3) 사이에 명확한 결정립계를 확인할 수 없다. 도 8의 (C)에서, 결정 영역들은 (1)과 (2) 사이 및 (2)와 (3) 사이에서 연결된다.
단면 TEM 이미지 및 평면 TEM 이미지의 결과로부터, CAAC-OS막의 결정 영역에서 배향성이 확인된다.
CAAC-OS막은 불순물 농도가 낮은 산화물 반도체막이다. 불순물은, 수소, 탄소, 실리콘, 또는 전이 금속 원소 등, 산화물 반도체막의 주성분 이외의 원소이다. 특히 산화물 반도체막에 포함되는 금속 원소보다 산소와의 결합력이 강한 원소(예를 들어, 실리콘)는 산화물 반도체막에서 산소를 빼앗기 때문에 산화물 반도체막에서의 원자 배열을 흐트러지게 함으로써, 결정성을 저하시킨다. 또한, 철이나 니켈 등의 중금속, 아르곤, 이산화탄소 등은 큰 원자 반경(또는 분자 반경)을 갖기 때문에, 이러한 원소들 중 어느 것이 산화물 반도체막에 함유되면 그 원소가 산화물 반도체막의 원자 배열을 흐트러지게 함으로써, 결정성을 저하시킨다. 또한, 산화물 반도체막에 함유되는 불순물은 캐리어 트랩이나 캐리어 발생원이 될 우려가 있다.
CAAC-OS막은 결함 준위 밀도가 낮은 산화물 반도체막이다. 예를 들어, 산화물 반도체막에서의 산소 결손은 캐리어 트랩으로서 기능하거나, 또는 수소가 이들에 포획되면 캐리어 발생원으로서 기능한다.
불순물 농도가 낮고 결함 준위 밀도가 낮은(산소 결손 수가 적은) 상태를 '고순도 진성' 또는 '실질적으로 고순도 진성'이라고 부른다. 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 발생원이 적기 때문에 캐리어 밀도가 낮다. 따라서, 상기 산화물 반도체막을 포함하는 트랜지스터는 마이너스의 문턱 전압을 갖기 어렵다(노멀리 온이 되기 어렵다). 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 캐리어 트랩이 적다. 따라서, 상기 산화물 반도체막을 사용한 트랜지스터는 전기적 특성의 변동이 작고 신뢰성이 높다. 또한, 산화물 반도체막의 캐리어 트랩에 의하여 포획된 전하는 방출될 때까지 걸리는 시간이 길고 고정 전하처럼 행동할 수 있다. 따라서 높은 불순물 농도 및 높은 결함 준위 밀도를 갖는 산화물 반도체막을 사용한 트랜지스터는 불안정한 전기적 특성을 갖는 경우가 있다.
<CAAC-OS막의 모델>
도 1의 (A) 및 (B)는, 상술한 특성을 가지며 기판 위에 제공되는 CAAC-OS막의 모식도이다.
도 1의 (A)는, 기판(150a)의 원자 사이즈 레벨로 평탄한 표면(atomically flat surface) 위에 제공된 CAAC-OS막(103a)의 단면 모식도이다. 도 1의 (B)는 볼록면을 갖는 기판(150b) 위에 제공된 CAAC-OS막(103b)의 단면 모식도이다. 도 1의 (A) 및 (B)에 도시된 바와 같이, CAAC-OS막(103a) 및 CAAC-OS막(103b)에서, 펠릿(100a) 및 펠릿(100b)으로 표시되는 복수의 평판상의 입자가 기판(150a) 및 기판(150b)의 상면을 마주보도록 배열된다. 펠릿(100a)들의 측면들이 연결되고, 펠릿(100b)들의 측면들이 연결됨으로써, 마치 펠릿(100a)들이 하나의 큰 결정 영역을 형성하고, 펠릿(100b)들이 하나의 큰 결정 영역을 형성하는 듯할 때가 있다. 또한, 펠릿(100a)들 및 펠릿(100b)들을 하나하나 구별할 수 없다. 따라서, 펠릿(100a)들 및 펠릿(100b)들을 편의상 총합적으로 펠릿이라고 하는 경우가 있다.
도 1의 (C)는 펠릿의 단면 구조를 나타낸 것이다. 펠릿은, 갈륨(Ga)과 아연(Zn)과 산소(O)로 형성되는 제 1 층(Ga-Zn-O층이라고도 함), 제 1 층 위에 있으며 인듐(In)과 산소(O)로 형성되는 제 2 층(In-O층이라고도 함), 및 제 2 층 위에 있으며 갈륨(Ga)과 아연(Zn)과 산소(O)로 형성되는 제 3 층(Ga-Zn-O층이라고도 함)을 포함하는 단결정 또는 손상 영역이 포함되는 결정이다. 제 1 층 및 제 3 층 각각의 Zn 및 O에 대한 Ga의 원자수비는 약 1:1:2이다. 또한, 제 2 층의 O에 대한 In의 원자수비는 약 1:2이다. 또한, 펠릿의 단면의 높이(세로의 길이)는 0.5nm 이상 0.9nm 이하인 경우가 많고, 도 1의 (C)에 나타낸 구조에서는 약 0.67nm이다. 펠릿의 단면의 폭(가로의 길이)은 1nm 이상 3nm 이하인 경우가 많다. 따라서, 3~20개의 펠릿이 연결된 결정 영역은 3nm 이상 60nm 이하의 크기를 갖는다. 하나의 결정 영역은 3nm 이상 20nm 이하의 크기를 갖는 경우가 많다. 또한, 본 명세서에서, 복잡한 형상을 갖는 물체의 크기는 물체의 단면의 원상당 직경으로서 나타내어도 좋다. '물체의 단면의 원상당 직경'이라는 용어는, 물체의 단면과 같은 면적을 갖는 정원(正圓)의 직경을 가리킨다.
도 1의 (D)는 펠릿의 상면의 구조를 나타낸 것이다. 펠릿의 최상층은 Ga-Zn-O층이다. 펠릿의 상면에서의 갈륨 또는 아연의 원자 배열에서, 삼각형(정삼각형)들이 반복되는 원자 배열을 볼 수 있고, 6개의 삼각형이 육각형(정육각형)을 형성하는 원자 배열도 볼 수 있다. 따라서, 펠릿의 평면의 형상은 삼각형(정삼각형)인 경우가 많다. 2개~6개의 삼각형으로 이루어진 형상이 얻어지는 경우도 있다. 예를 들어, 2개의 삼각형(정삼각형)은 사각형(다이아몬드 형상)을 형성하고, 6개의 삼각형(정삼각형)은 육각형(정육각형)을 형성한다.
도 1의 (C) 및 (D)에 나타낸 바와 같이 펠릿의 평면이 기판(150a) 또는 기판(150b)의 상면을 마주보도록 배열함으로써, 도 1의 (A) 및 (B)에 도시된 바와 같은 CAAC-OS막(103a) 및 CAAC-OS막(103b)이 형성된다. 이로써, CAAC-OS막(103a) 및 CAAC-OS막(103b)에 포함되는 결정의 c축은 기판(150a) 및 기판(150b)의 상면의 법선 벡터에 평행한 방향으로 배열된다.
도 1의 (A)에 도시된 바와 같이, 기판(150a)의 평탄한 표면 위에 제공된 CAAC-OS막(103a)은 각 층에서 펠릿(100a)들이 배열되는 5층이 적층된 구조를 갖는다. 기판(150a)이 평탄한 표면을 갖기 때문에, CAAC-OS막(103a)에서 펠릿(100a)들 사이에 틈이 형성되기 어렵다. 도 1의 (A)에는, 각 층에서 펠릿(100a)들이 배열되는 5층이 적층된 구조를 갖는 CAAC-OS막(103a)을 도시하였지만, CAAC-OS막(103a)의 구조는 이에 한정되지 않는다. 예를 들어, CAAC-OS막(103a)은 각 층에서 펠릿(100a)들이 배열되는 n층(n은 자연수)이 적층된 구조를 가져도 좋다.
도 1의 (B)에 도시된 바와 같이, 기판(150b)의 볼록면 위에 제공된 CAAC-OS막(103b)은 각 층에서 펠릿(100b)들이 볼록면을 따라 배열되는 5층이 적층된 구조를 갖는다. 기판(150b)이 볼록면을 갖기 때문에, 도 1의 (A)에 비하여, CAAC-OS막(103b)에서 펠릿(100b)들 사이에 틈이 쉽게 생기는 경우가 있다. 분자간 힘에 의하여, 볼록면 위라도 펠릿(100b)들 사이의 틈이 최대한 작게 되도록 펠릿(100b)이 배열된다. 따라서, 볼록면의 경우에도, 결정성이 높은 산화물 반도체막을 형성할 수 있다. 불균일한 면, 오목면의 경우 등에도 마찬가지이다. 도 1의 (B)에는, 각 층에서 펠릿(100b)들이 배열되는 5층이 적층된 구조를 갖는 CAAC-OS막(103b)을 도시하였지만, CAAC-OS막(103b)의 구조는 이에 한정되지 않는다. 예를 들어, CAAC-OS막(103b)은 각 층에서 펠릿(100b)들이 배열되는 n층(n은 자연수)이 적층된 구조를 가져도 좋다.
펠릿들 사이의 틈은 산화 아연으로 메워질 가능성이 있다. 산화 아연은 비정질 산화 아연 또는 결정성 산화 아연일 수 있다.
상술한 바와 같이, CAAC-OS막은 단결정 OS막과 실질적으로 같은 밀도를 갖는다. 예를 들어, InGaZnO4의 상동 구조를 갖는 단결정 OS막의 밀도는 6.36g/cm3이고, 실질적으로 같은 원자수비를 갖는 CAAC-OS막의 밀도는 약 6.3g/cm3이다.
도 9의 (A) 및 (B)는, 스퍼터링법에 의하여 성막한 CAAC-OS막인 In-Ga-Zn 산화물막(도 9의 (A) 참조) 및 그 타깃(도 9의 (B) 참조)의 단면의 원자 배열을 나타낸 것이다. 원자 배열의 관찰에는, HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscopy)을 사용하였다. HAADF-STEM 이미지에서 각 원자의 이미지의 콘트라스트는 원자 번호의 제곱에 비례한다. 따라서, 원자 번호가 가까운 Zn(원자 번호: 30)과 Ga(원자 번호: 31)은 구별하기 어렵다. HAADF-STEM에는 Hitachi 주사 투과형 전자 현미경 HD-2700을 사용하였다.
도 9의 (A) 및 (B)를 비교하면, CAAC-OS막 및 타깃은 각각 상동 구조를 갖고, CAAC-OS막에서의 원자 배열은 타깃의 원자 배열에 대응하는 것을 알 수 있다.
<CAAC-OS막의 형성 방법>
타깃으로부터 구조가 복사된 듯한 이렇게 복잡한 구조가 형성되는 이유에 대해서는 후술하는 성막 모델을 사용하여 설명할 수 있다.
모델을 설명하기 전에, 타깃의 벽개면(cleavage plane)에 대하여 도 10의 (A) 및 (B)를 참조하여 설명한다. 도 10의 (A) 및 (B)는 InGaZnO4 결정의 구조를 나타낸 것이다. 또한 도 10의 (A)는, c축이 위쪽을 향할 때 b축에 평행한 방향으로부터 InGaZnO4 결정을 관찰한 경우의 구조를 나타낸 것이다. 또한 도 10의 (B)는, c축에 평행한 방향으로부터 InGaZnO4 결정을 관찰한 경우의 구조를 나타낸 것이다.
InGaZnO4 결정의 각 결정면에서의 벽개에 필요한 에너지를 제 1 원리 계산에 의하여 계산하였다. 또한, 계산에는 유사 퍼텐셜(pseudopotential) 및 평면파 기저를 사용한 밀도 범함수 프로그램(CASTEP)을 사용하였다. 또한, 유사 퍼텐셜로서는 울트라소프트형 유사 퍼텐셜을 사용하였다. 범함수로서 GGA/PBE를 사용하였다. 컷 오프 에너지는 400eV로 하였다.
초기 상태에서의 구조의 에너지는 셀 사이즈를 포함한 구조 최적화를 수행한 후에 도출하였다. 또한, 각 면에서의 벽개 후의 구조의 에너지는, 셀 사이즈를 고정한 상태에서 원자 배열의 구조 최적화를 수행한 후에 도출하였다.
도 10의 (A) 및 (B)에 나타낸 InGaZnO4 결정의 구조를 바탕으로, 제 1 면, 제 2 면, 제 3 면, 및 제 4 면 중 어느 하나에서 벽개된 구조를 형성하고, 셀 사이즈를 고정한 구조 최적화 계산을 수행하였다. 여기서, 제 1 면은 Ga-Zn-O층과 In-O층 사이의 결정면이며 (001)면(또는 a-b면)에 평행하다(도 10의 (A) 참조). 제 2 면은 Ga-Zn-O층과 Ga-Zn-O층 사이의 결정면이며 (001)면(또는 a-b면)에 평행하다(도 10의 (A) 참조). 제 3 면은 (110)면에 평행한 결정면이다(도 10의 (B) 참조). 제 4 면은 (100)면(또는 b-c면)에 평행한 결정면이다(도 10의 (B) 참조).
상술한 조건으로, 각 면에서의 벽개 후의 구조의 에너지를 계산하였다. 다음에, 벽개 후의 구조의 에너지와 초기 상태에서의 구조의 에너지 사이의 차이를 벽개면의 면적으로 나눔으로써, 각 면에서의 벽개의 쉬움의 척도인 벽개 에너지를 계산하였다. 또한, 구조의 에너지는 구조에 포함되는 원자와 전자를 바탕으로 계산하였다. 즉, 전자의 운동 에너지, 및 원자들 사이, 원자와 전자 사이, 전자들 사이의 상호작용이 계산에서 고려된다.
계산 결과로서, 제 1 면의 벽개 에너지는 2.60J/m2, 제 2 면의 벽개 에너지는 0.68J/m2, 제 3 면의 벽개 에너지는 2.18J/m2, 제 4 면의 벽개 에너지는 2.12J/m2이었다(표 1 참조).
벽개 에너지[J/m2]
제 1 면 2.60
제 2 면 0.68
제 3 면 2.18
제 4 면 2.12
상기 계산으로부터, 도 10의 (A) 및 (B)에 나타낸 InGaZnO4 결정의 구조에서, 제 2 면의 벽개 에너지가 가장 낮다. 즉, Ga-Zn-O층과 Ga-Zn-O층 사이의 면이 가장 쉽게 벽개된다(벽개면). 따라서, 본 명세서에서, 벽개면은 벽개가 가장 쉽게 일어나는 면인 제 2 면을 가리킨다.
벽개면은 Ga-Zn-O층과 Ga-Zn-O층 사이의 제 2 면이기 때문에, 도 10의 (A)에 나타낸 InGaZnO4 결정은 제 2 면과 등가인 2개의 면에서 분리될 수 있다. 따라서, InGaZnO4 결정의 최소 단위는 3층(즉 Ga-Zn-O층, In-O층, 및 Ga-Zn-O층)을 포함한다고 생각된다. 따라서, 펠릿의 단면은 도 1의 (C)에 나타낸 구조를 가질 가능성이 높다. 2개의 벽개면에서 분리가 일어나 펠릿이 얻어진다. 따라서, 펠릿을 벽개 유닛이라고 부를 수도 있다.
<CAAC-OS막의 성막 모델>
CAAC-OS막은 결정에서의 벽개면을 사용하여 성막할 수 있다. 이하에서, 스퍼터링법을 사용한 CAAC-OS막의 성막 모델에 대하여 설명한다.
여기서, 고전 분자 동역학 계산에 의하여, 타깃으로서 상동 구조를 갖는 InGaZnO4 결정을 가정하고, 이 타깃을 아르곤(Ar) 또는 산소(O)를 사용하여 스퍼터링한 경우의 벽개면을 평가하였다. 도 11의 (A)는, 계산에 사용한 InGaZnO4 결정(2688원자)의 단면 구조를 나타낸 것이고, 도 11의 (B)는 그 상면 구조를 나타낸 것이다. 또한, 도 11의 (A)에서의 고정층은 원자의 위치가 이동하는 것을 방지하는 층이다. 도 11의 (A)에서의 온도 제어층은 그 온도가 항상 고정된 온도(300K)로 설정되는 층이다.
고전 분자 동역학 계산에는, Fujitsu Limited. 제조의 Materials Explorer 5.0을 사용하였다. 또한, 초기 온도, 셀 사이즈, 시간 단계 크기, 단계 수는 각각, 300K, 일정 사이즈, 0.01fs, 1000만으로 하였다. 계산에서는, 300eV의 에너지가 공급된 원자를, 상기 조건에서 InGaZnO4 결정의 a-b면에 수직인 방향으로부터 셀에 입사시켰다.
도 12의 (A)는, 도 11의 (A) 및 (B)에 나타낸 InGaZnO4 결정을 포함하는 셀에 아르곤이 들어가고 나서 99.9피코초(picoseconds) 후의 원자 배열을 나타낸 것이다. 도 12의 (B)는, 산소가 셀에 들어가고 나서 99.9피코초 후의 원자 배열을 나타낸 것이다. 또한, 도 12의 (A) 및 (B)에서, 도 11의 (A)에서의 고정층의 일부를 생략하였다.
도 12의 (A)에 따르면, 아르곤이 셀에 들어가고 나서 99.9피코초가 지날 때까지의 기간에, 도 10의 (A)에 나타낸 제 2 면에 대응하는 벽개면으로부터 균열이 형성되었다. 따라서, InGaZnO4 결정에 아르곤이 충돌하고 최상면이 제 2 면(0번째)인 경우, 제 2 면(2번째)에 큰 균열이 형성되는 것을 알 수 있었다.
한편, 도 12의 (B)에 따르면, 산소가 셀에 들어가고 나서 99.9피코초가 지날 때까지의 기간에, 도 10의 (A)에 도시된 제 2 면에 대응하는 벽개면으로부터 균열이 형성되는 것을 알 수 있었다. 다만, 산소가 셀과 충돌한 경우에는, InGaZnO4 결정의 제 2 면(1번째)에서 큰 균열이 형성되는 것을 알 수 있었다.
따라서, 원자(이온)가, 상동 구조를 갖는 InGaZnO4 결정을 포함하는 타깃과 이 타깃의 상면으로부터 충돌하고, 제 2 면을 따라 InGaZnO4 결정이 벽개되어, 펠릿이 분리되는 것을 알 수 있다. 산소가 셀과 충돌한 경우에 형성되는 펠릿은 아르곤이 셀과 충돌한 경우에 형성되는 펠릿보다 작은 것도 알 수 있다.
상술한 계산은, 분리된 펠릿이 손상 영역을 포함하는 것을 제시한다. 펠릿에 포함되는 손상 영역은 손상으로 생긴 결함이 산소와 반응함으로써 수복(repair)될 수 있는 경우가 있다. 펠릿에 포함되는 손상 부분의 수복에 대해서는 후술한다.
여기서, 충돌시키는 원자에 따른 펠릿 크기의 차이를 조사하였다.
도 13의 (A)는, 도 11의 (A) 및 (B)에 나타낸 InGaZnO4 결정을 포함하는 셀에 아르곤이 들어가고 나서 0피코초부터 0.3피코초의 원자의 궤적을 나타낸 것이다. 따라서, 도 13의 (A)는 도 11의 (A) 및 (B)로부터 도 12의 (A)까지의 기간에 대응한다.
도 13의 (A)에서, 아르곤이 위로부터 세어 제 1 층(Ga-Zn-O층)의 갈륨(Ga)과 충돌하면, 상기 갈륨이 위로부터 세어 제 3 층(Ga-Zn-O층)의 아연(Zn)과 충돌한 후, 상기 아연이 위로부터 세어 제 6 층(Ga-Zn-O층)의 근방에 도달한다. 또한, 갈륨과 충돌한 아르곤은 외부로 튀어나간다(sputtered). 따라서, InGaZnO4 결정을 포함하는 타깃에 아르곤이 충돌하는 경우, 도 11의 (A)에서의 제 2 면(2번째)에 균열이 형성된다고 생각된다.
도 13의 (B)는, 도 11의 (A) 및 (B)에 나타낸 InGaZnO4 결정을 포함하는 셀에 산소가 들어가고 나서 0피코초부터 0.3피코초의 원자의 궤적을 나타낸 것이다. 따라서, 도 13의 (B)는 도 11의 (A) 및 (B)로부터 도 12의 (A)까지의 기간에 대응한다.
한편, 도 13의 (B)에서, 산소가 제 1 층(Ga-Zn-O층)의 갈륨(Ga)과 충돌하면, 상기 갈륨이 위로부터 세어 제 3 층(Ga-Zn-O층)의 아연(Zn)과 충돌한 후, 상기 아연은 위로부터 세어 제 5 층(In-O층)에 도달하지 않는다. 또한, 갈륨과 충돌한 산소는 외부로 튀어나간다. 따라서, InGaZnO4 결정을 포함하는 타깃에 산소가 충돌하는 경우, 도 11의 (A)에서의 제 2 면(1번째)에 균열이 형성된다고 생각된다.
이 계산도, 원자(이온)가 충돌하는 InGaZnO4 결정은 벽개면으로부터 분리되는 것을 나타낸다.
균열의 깊이의 차이를 보존 법칙의 관점에서 조사한다. 에너지 보존 법칙 및 운동량 보존 법칙은 다음 공식(1) 및 다음 공식(2)으로 표시될 수 있다. 여기서, E는 충돌 전의 아르곤 또는 산소의 에너지(300eV)를 나타내고, mA는 아르곤 또는 산소의 질량을 나타내고, vA는 충돌 전의 아르곤 또는 산소의 속도를 나타내고, v'A는 충돌 후의 아르곤 또는 산소의 속도를 나타내고, mGa는 갈륨의 질량을 나타내고, vGa는 충돌 전의 갈륨의 속도를 나타내고, v'Ga는 충돌 후의 갈륨의 속도를 나타낸다.
[공식(1)]
Figure pct00001
[공식(2)]
Figure pct00002
아르곤 또는 산소의 충돌이 탄성 충돌이라고 가정하면, vA, v'A, vGa 및 v'Ga의 관계는 다음 공식(3)으로 표시될 수 있다.
[공식(3)]
Figure pct00003
공식(1), 공식(2), 공식(3), 및 v Ga=0으로부터, 아르곤 또는 산소의 충돌 후의 갈륨의 속도 v'Ga는 다음 공식(4)으로 표시될 수 있다.
[공식(4)]
Figure pct00004
공식(4)에서, mA에 아르곤 또는 산소의 질량을 대입함으로써, 이들 원자가 충돌한 후의 갈륨의 속도를 비교한다. 충돌 전에 아르곤 및 산소가 같은 에너지를 갖는 경우, 아르곤이 갈륨과 충돌한 경우의 갈륨의 속도는 산소가 갈륨과 충돌한 경우의 1.24배인 것을 알 수 있었다. 따라서, 아르곤이 갈륨과 충돌한 경우의 갈륨의 에너지는, 산소가 갈륨과 충돌한 경우보다 속도의 제곱만큼 높다.
아르곤이 갈륨과 충돌한 경우의 충돌 후의 갈륨의 속도(에너지)는 산소가 갈륨과 충돌한 경우보다 높은 것을 알 수 있었다. 따라서, 산소가 갈륨과 충돌한 경우보다 아르곤이 갈륨과 충돌한 경우에 더 깊은 위치에 균열이 형성된다고 생각된다.
상술한 계산은, 상동 구조를 갖는 InGaZnO4 결정을 포함하는 타깃을 스퍼터링하면, 벽개면으로부터 분리가 일어나 펠릿이 형성되는 것을 나타낸다. 다음에, 스퍼터링된 펠릿이 퇴적되어 CAAC-OS막이 형성되는 모델에 대하여 도 14를 참조하여 설명한다.
도 14는 스퍼터링법에 의하여 CAAC-OS막이 형성되는 상태를 도시한 성막 체임버의 모식도이다.
타깃(180)은 백킹 플레이트(160)에 접착된다. 타깃(180) 및 백킹 플레이트(160) 아래에는 자석(170a), 자석(170b), 및 자석(170c)이 배치된다. 자석(170a), 자석(170b), 및 자석(170c)은 타깃(180) 위에 자력선(190)으로 나타내어지는 자계를 발생시킨다. 자석(170a) 및 자석(170c) 각각은 백킹 플레이트(160) 측에 S극을 갖고 자석(170b)은 백킹 플레이트(160) 측에 N극을 갖지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 자석(170a) 및 자석(170c) 각각이 백킹 플레이트(160) 측에 N극을 갖고 자석(170b)이 백킹 플레이트(160) 측에 S극을 가져도 좋다.
타깃(180)은 벽개면(185)을 갖는다. 타깃(180)은 복수의 벽개면(185)을 갖지만, 여기서는 이해하기 쉽게 하기 위하여 벽개면을 하나만 나타낸다.
기판(150)은 타깃(180)을 마주보도록 배치된다. 성막 체임버는 대부분이 성막 가스(예를 들어, 산소 가스, 아르곤 가스, 또는 산소를 50vol% 이상 함유한 혼합 가스)로 충전되고 저압력(약 0.1Pa~10Pa)으로 제어된다. 여기서 타깃(180)에 일정 값 이상의 전압을 인가함으로써 방전이 시작하고, 플라즈마가 관찰된다. 또한, 타깃(180) 위의 자계는 영역(130)을 고밀도 플라즈마 영역으로 한다. 영역(130)에서는 성막 가스가 이온화됨으로써 이온(120)이 형성된다. 이온(120)의 예로서는 산소의 양이온(O+) 및 아르곤의 양이온(Ar+)을 들 수 있다.
이온(120)은 전계에 의하여 타깃(180) 측으로 가속되어 결국 타깃(180)에 충돌한다. 이 때, 벽개면(185)으로부터 평판상(펠릿상)의 스퍼터 입자인 펠릿(100)이 분리되어 튀어나간다.
펠릿(100)의 두께는 성막 가스의 종류 등에 따라 결정된다. 이유는 후술하지만, 펠릿(100)의 두께는 균일한 것이 바람직하다. 또한, 스퍼터 입자는 두께가 두꺼운 주사위 형상에 비하여 두께가 얇은 펠릿 형상을 갖는 것이 바람직하다.
펠릿(100)의 평면 형상은 삼각형(정삼각형) 또는 2개~6개의 삼각형으로 형성되는 형상일 수 있다. 예를 들어, 2개의 삼각형(정삼각형)이 결합됨으로써 사각형(능형)이 형성되고, 6개의 삼각형(정삼각형)이 결합됨으로써 육각형(정육각형)이 형성된다. 도 14는, 펠릿(100)의 대표적인 평면 형상으로서 정삼각형 평면, 능형 평면, 2개의 능형으로 형성되는 평면, 및 정육각형 평면을 갖는 펠릿(100)의 예를 나타낸 것이다.
펠릿(100)은 영역(130)을 통과할 때에 플라즈마로부터 전하를 받음으로써 그 단부가 음 또는 양으로 대전되는 경우가 있다. 도 14에는 펠릿(100)의 평면이 정육각형인 경우를 나타내는 확대도 및 펠릿(100)의 평면이 정삼각형인 경우를 나타내는 확대도도 도시하였다. 확대도에 도시된 바와 같이, 펠릿(100)의 단부는 산소로 종단되고, 이 산소가 음으로 대전될 가능성이 있다. 펠릿(100)의 단부가 같은 극성으로 대전되면, 전하들은 서로 반발하므로, 펠릿(100)은 평판상을 유지할 수 있다.
튀어나간 펠릿(100)이 기판(150)에 도달할 때까지의 튀어나간 펠릿(100)의 움직임의 상정된 예에 대하여 설명한다. 예를 들어, 펠릿(100)은 플라즈마 중에서 직선적으로 난다. 펠릿(100)이 기판(150)에 가까워지면, 펠릿(100)과 기판(150) 사이에 급속히 척력(repulsion)이 발생한다. 펠릿(100)과 기판(150) 사이의 척력은 펠릿(100)이 대전되기 때문에 주로 일어난다. 예를 들어, 펠릿(100)이 다른 펠릿(100)이 이미 퇴적된 영역에 가까워지면, 이들 펠릿(100)은 서로 반발되어 척력이 발생한다. 이 척력은 펠릿(100)이 기판(150) 위에서 약간 부유하도록 한다. 여기서, 기판(150)이 고온(예를 들어 약 150℃~400℃)으로 가열되는 경우, 펠릿(100)은 서서히 고도를 낮추면서 기판(150) 위를 이동(마이그레이트)한다. 그 후, 이미 퇴적된 다른 펠릿(100)의 측면에 펠릿(100)이 도달하면, 분자간 힘에 의하여 펠릿(100)들의 측면이 서로 약하게 결합된다. 이러한 모델에 의하여 펠릿(100)은 기판(150) 위에 퇴적된다고 생각된다. 펠릿(100)은 a-b면과 평행한 평면이 아래로 향하도록 배치되기 때문에, 균일한 두께, 평탄성, 및 높은 결정성을 갖는 층이 형성된다. n층(n은 자연수)을 적층함으로써, CAAC-OS막(103)을 얻을 수 있다.
튀어나간 펠릿(100)이 기판(150)에 도달할 때까지의 튀어나간 펠릿(100)의 움직임의 상정된 다른 예에 대하여 설명한다. 예를 들어, 펠릿(100)은 플라즈마 중에서 연처럼 날아, 흔들리면서 기판(150) 위로 내려간다. 펠릿(100)들은 대전되기 때문에, 펠릿(100)이 다른 펠릿(100)이 이미 퇴적된 영역에 가까워지면, 반발이 발생한다. 여기서, 기판(150)이 고온(예를 들어 약 150℃~400℃)으로 가열되는 경우, 펠릿(100)은 행글라이더와 같이 기판(150) 위를 활공(마이그레이트)한다. 그 후, 이미 퇴적된 다른 펠릿(100)의 측면에 펠릿(100)이 도달하면, 분자간 힘에 의하여 펠릿(100)들의 측면이 서로 약하게 결합된다. 이러한 모델에 의하여 펠릿(100)은 기판(150) 위에 퇴적된다고 생각된다. 펠릿(100)은 a-b면과 평행한 평면이 아래로 향하도록 배치되기 때문에, 균일한 두께, 평탄성, 및 높은 결정성을 갖는 층이 형성된다. n층(n은 자연수)을 적층함으로써, CAAC-OS막(103)을 얻을 수 있다.
따라서, CAAC-OS막(103)은 레이저 결정화가 필요 없고, 대형 유리 기판의 경우에도 균일하게 성막할 수 있다.
이러한 모델에 의하여 CAAC-OS막(103)이 성막되기 때문에, 스퍼터 입자는 두께가 얇은 펠릿 형상을 갖는 것이 바람직하다. 또한, 스퍼터 입자가 두께가 두꺼운 주사위 형상을 갖는 경우, 기판(150)을 향하는 면이 균일하지 않아, 두께나 결정의 배향이 균일하지 못하는 경우가 있다.
산소 결손(Vo)의 형성 에너지를 고려하면, 스퍼터링에서 인듐과 인접한 산소가 방출됨으로써, 펠릿(100)에 손상 영역이 형성될 수 있다. 따라서, 인듐의 원자수비가 높은 CAAC-OS막(103)을 성막하는 경우에는, 손상 영역을 수복하는(산소 결손을 메우는) 것이 중요하다.
산소를 사용하여 CAAC-OS막(103)을 성막할 때, 펠릿(100)에 포함되는 손상 영역은, 펠릿(100)의 퇴적과 동시에 산소 분위기에서 가열 처리를 수행함으로써 기판(150) 위에서 수복되는 경우가 있다. 또한, 펠릿(100)의 퇴적에서 수복되지 않은 손상 영역은, CAAC-OS막(103)이 성막된 후에 산소 분위기 또는 산소를 함유한 분위기에서 가열 처리를 수행함으로써 수복될 수 있는 경우가 있다. CAAC-OS막(103)의 수소 농도를 저감하면서 손상 영역을 수복할 수 있기 때문에, 산소 분위기 또는 산소를 함유한 분위기에서 가열 처리(250℃ 이상 600℃ 이하, 바람직하게는 400℃ 이상 500℃ 이하)를 수행하기 전에, 질소 분위기에서 가열 처리(250℃ 이상 600℃ 이하, 바람직하게는 400℃ 이상 500℃ 이하)를 수행하는 것이 바람직하다.
상술한 방법에 의하여, CAAC-OS막(103) 중의 손상 영역을 수복할 수 있다. 한편, 펠릿(100)이 손상 영역을 포함하기 때문에 양질의 CAAC-OS막(103)이 성막될 수 있는 경우가 있다.
펠릿(100)이 손상 영역을 포함하는 경우에는, 펠릿(100)의 측면이 안정된 In-O, 또는 In-O로부터 산소(O)가 방출되어 산소 결손(Vo)이 형성됨으로써 불안정한 In-Vo가 될 수 있다. 이러한 펠릿(100)들이 서로 결합, 즉 Vo-In(편의상 In 및 Vo의 순서를 바꿈)이 In-O에 가까워지면, In-O의 O가 In-Vo의 Vo의 위치에 들어감으로써, 안정된 In-O-In 결합이 얻어진다. 결과적으로 측면의 위치가 조금 어긋나도 펠릿(100)들은 매끈하게 연결된다고 생각된다. 상술한 바와 같이, 펠릿(100)이 손상 영역을 포함하기 때문에 양질의 CAAC-OS막(103)이 형성될 수 있다.
또한, 이온(120)이 타깃(180)에 충돌할 때, 펠릿(100) 외에, 타깃에 포함되는 원자가 스퍼터링될 가능성도 있지만, 원자의 질량은 펠릿(100)에 비하면 굉장히 낮기 때문에, 진공 펌프에 의하여 그 원소의 대부분이 성막 체임버 외부로 배기된다고 생각된다.
타깃(180)이 상동 구조를 갖는 InGaZnO4 결정을 포함하는 경우의 CAAC-OS막(103)의 성막 모델에 대하여 위에서 설명하였지만, 타깃(180)은 2개 이상의 구조를 가져도 좋다. 예를 들어, 타깃(180)이 상동 구조를 갖는 InGaZnO4 결정 및 ZnO을 포함하는 경우의 CAAC-OS막(103)의 성막 모델에 대하여 이하에서 설명한다.
타깃(180)이 상동 구조를 갖는 InGaZnO4 결정 및 산화 아연을 포함하는 경우, 산화 아연의 입자가 먼저 기판(150)에 도달한다. 기판(150)에 도달한 산화 아연의 입자는 기판의 가열에 의하여 결정화된다. 또한, 산화 아연의 결정은 육방정(hexagonal crystal)이 된다. 따라서, 결정화된 산화 아연은, 원자들이 육각형으로 배열된 얇은 층(적어도 하나의 원자층, 바람직하게는 0.1nm 이상 10nm 이하의 두께를 가짐)을 형성한다. 이 산화 아연층은 충분히 얇기 때문에, 결정립계가 거의 관찰되지 않는다.
다음에, InGaZnO4의 펠릿(100)이 상기 얇은 산화 아연층 위에 퇴적된다. 이 때, 펠릿(100)들이 육각형으로 정확하게 배열되도록 산화 아연층은 육각형의 원자 배열을 갖는다. 바꿔 말하면, 산화 아연층은 CAAC-OS막(103)의 윤활제로서 기능한다. 그 후, in situ로 산화 아연층을 형성하면서 펠릿(100)이 퇴적됨으로써, 결정성이 높은(DOS가 낮은) CAAC-OS막을 성막할 수 있다.
또한, 타깃(180)이 산화 아연을 포함하는 경우, 산화 아연이 도 1의 (A) 및 (B)에 도시된 펠릿들 사이의 틈에 존재할 가능성이 있다. 이 때, 펠릿들 사이의 틈에 존재하는 산화 아연은, 틈의 형상에도 따르지만, 비정질 산화 아연을 포함할 가능성이 높다.
또한, 예를 들어 타깃(180)이 상동 구조를 갖는 InGaZnO4 결정 및 상동 구조를 갖는 InGaZn2O5 결정을 포함하는 경우의 CAAC-OS막(103)의 성막 모델에 대하여 이하에서 설명한다. 상동 구조를 갖는 InGaZn2O5 결정은, 상동 구조를 갖는 InGaZnO4 결정에 Zn-O층이 하나 추가된 구조를 갖는다.
타깃(180)이 상동 구조를 갖는 InGaZnO4 결정 및 상동 구조를 갖는 InGaZn2O5 결정을 포함하는 경우에는, InGaZnO4 결정으로 형성된 펠릿(100) 및 InGaZn2O5 결정으로 형성된 펠릿(100)이 기판(150)에 도달한다. 기판(150)에 도달하는 InGaZnO4의 펠릿(100)은 상술한 모델처럼 퇴적된다고 생각된다.
한편, InGaZn2O5의 펠릿(100)은 Zn-O층, Ga-Zn-O층, In-O층, 및 Ga-Zn-O층이 순차적으로 적층된 형상을 갖는다. InGaZnO4의 펠릿(100)의 경우와 같이 InGaZn2O5의 펠릿(100)은 기판(150)에 도달하지만, Zn-O층은 기판(150)이 고온이기 때문에 가스화되어 배기된다. 따라서, InGaZn2O5의 펠릿(100)도, 기판(150)에 퇴적될 때는 InGaZnO4의 펠릿(100)의 형상(Ga-Zn-O층, In-O층, 및 Ga-Zn-O층이 순차적으로 적층된 형상)과 같은 형상을 갖는다.
바꿔 말하면, 타깃(180)이 InGaZnO4 결정 및 InGaZn2O5 결정을 포함하는 경우에도, 타깃(180)이 InGaZnO4 결정을 포함하는 경우에 형성되는 것과 같이 CAAC-OS막(103)을 성막할 수 있다.
또한, 타깃(180)이, 상동 구조를 갖지 않는 In-Ga-Zn 산화물의 구조(예를 들어, 갈륨의 일부에 인듐이 치환된 스피넬 구조)를 갖는 경우에는, CAAC-OS막(103)을 성막할 수 없는 경우가 있다.
예를 들어, 펠릿(100)뿐만 아니라, 스피넬 구조로부터 분리된 결정성 입자가 기판(150)에 퇴적되는 경우에는, 성막되는 막에 스피넬 구조가 포함된다. 그 결과, 막에서 특성이 균일하지 않고, 이 막이 트랜지스터의 반도체막으로서 사용되더라도 양호한 전기 특성을 얻을 수 없는 경우가 있다.
따라서, 타깃(180)은 상동 구조가 아닌 In-Ga-Zn 산화물의 구조(예를 들어 스피넬 구조)를 갖지 않거나, 또는 그 구조의 비율이 낮은 것이 바람직하다. 예를 들어, 타깃(180) 전체에서, 상동 구조가 아닌 In-Ga-Zn 산화물의 구조(예를 들어, 스피넬 구조)의 비율은 10vol% 미만, 바람직하게는 5vol% 미만, 더 바람직하게는 2vol% 미만, 더욱 바람직하게는 1vol% 미만인 것이 좋다.
또한, 타깃(180)은 인듐을 일정량 이상 함유하는 것이 바람직하다. 상술한 바와 같이, 펠릿(100)은 In-O층이 Ga-Zn-O층들 등에 끼워진 형상을 갖는다. 즉, In-O층은 펠릿(100)의 심과 같은 역할을 갖는다. 따라서, In-O층이 없으면 펠릿(100)은 그 형상을 유지하기 어려워 성막 파티클(성막 먼지)이 될 수 있다. 예를 들어, 타깃(180) 전체에 함유되는 인듐의 비율은 1atomic% 이상, 바람직하게는 2atomic% 이상, 더 바람직하게는 5atomic% 이상, 더욱 바람직하게는 10atomic% 이상이다.
트랜지스터의 반도체막으로서 CAAC-OS막을 사용하고, 예를 들어 금속 원소의 원자수비가 In:Ga:Zn=x1:y1:z1인 타깃(180)을 사용한 경우, x1/y1은 바람직하게는 1/3 이상 6 이하, 더 바람직하게는 1 이상 6 이하이고, z1/y1은 바람직하게는 1/3 이상 6 이하, 더 바람직하게는 1 이상 6 이하이다. 또한, z1/y1이 1 이상 6 이하일 때, CAAC-OS막이 형성되기 쉽다. 타깃의 금속 원소의 원자수비의 대표적인 예는 In:Ga:Zn=1:1:1, In:Ga:Zn=3:1:2, In:Ga:Zn=5:5:6이다.
또는, 트랜지스터의 반도체막을 보호하는 산화물 반도체막으로서 CAAC-OS막을 사용하고, 금속 원소의 원자수비가 In:Ga:Zn=x2:y2:z2인 타깃(180)을 사용한 경우, x2/y2는 x1/y1 미만, z2/y2는 바람직하게는 1/3 이상 6 이하, 더 바람직하게는 1 이상 6 이하이다. 또한, z2/y2가 1 이상 6 이하일 때 CAAC-OS막이 형성되기 쉽다. 타깃의 금속 원소의 원자수비의 대표적인 예는 In:Ga:Zn=1:3:2, In:Ga:Zn=1:3:3, In:Ga:Zn=1:3:4, In:Ga:Zn=1:3:6, In:Ga:Zn=1:3:8, 및 In:Ga:Zn=1:6:4이다.
또한, 타깃(180)은 결정성이 높은 것이 바람직하다. 높은 결정성을 얻기 위해서는, 타깃(180)에서의 불순물 농도를 저감하는 것이 효과적이다. 예를 들어, 타깃(180)의 순도는 바람직하게는 3N 이상, 더 바람직하게는 4N 이상, 더욱 바람직하게는 5N 이상, 보다 바람직하게는 6N 이상이다. 특히, 실리콘은 타깃(180)의 결정성을 저하시키고, 트랜지스터의 반도체막으로서 In-Ga-Zn 산화물막이 사용되는 경우에는 트랜지스터의 전기 특성을 열화시켜 신뢰성을 저하시키기 때문에, 실리콘을 가능한 한 저감시키는 것이 바람직하다. 구체적으로는 타깃(180)에서의 실리콘 농도는 바람직하게는 50중량ppm 미만, 더 바람직하게는 20중량ppm 미만, 더욱 바람직하게는 10중량ppm, 보다 바람직하게는 5중량ppm으로 설정된다.
또한, 타깃(180)에서의 알칼리 금속 각각의 농도는 바람직하게는 10중량ppm 미만, 더 바람직하게는 5중량ppm 미만, 더욱 바람직하게는 2중량ppm 미만이다. 알칼리 토금속 각각의 농도는 바람직하게는 5중량ppm 미만, 더 바람직하게는 2중량ppm 미만, 더욱 바람직하게는 1중량ppm 미만이다. 할로젠 원소들 각각의 농도는 바람직하게는 10중량ppm 미만, 더 바람직하게는 5중량ppm 미만, 더욱 바람직하게는 2중량ppm 미만이다. 붕소, 마그네슘, 인, 구리, 및 저마늄 각각의 농도는 바람직하게는 5중량ppm 미만, 더 바람직하게는 2중량ppm 미만, 더욱 바람직하게는 1중량ppm 미만이다. 질소의 농도는 바람직하게는 20중량ppm 미만, 더 바람직하게는 10중량ppm 미만, 더욱 바람직하게는 5중량ppm 미만, 보다 바람직하게는 2중량ppm 미만이다. 또한, 불순물의 농도는 SIMS(Secondary Ion Mass Spectrometry), GDMS(Glow Discharge Mass Spectrometry), ICP-MS(Inductively Coupled Plasma Mass Spectrometry) 등에 의하여 측정할 수 있다.
상술한 성막 모델에 따라, 결정성이 높은 CAAC-OS막을 얻을 수 있다. 또한, CAAC-OS막은 원리상 원자 사이즈 레벨로 평탄한 표면 위뿐만 아니라 볼록면 위에도 성막될 수 있다는 것을 알 수 있다.
<성막 장치>
상술한 CAAC-OS막을 성막할 수 있는 성막 장치에 대하여 이하에서 설명한다.
먼저, 성막 시에 막에 대한 불순물 침입이 적은 성막 장치의 구조에 대하여 도 15, 및 도 16의 (A)~(C)를 참조하여 설명한다.
도 15는 싱글 웨이퍼 멀티 체임버 성막 장치(700)를 도시한 상면 모식도이다. 성막 장치(700)는 기판을 수용하기 위한 카세트 포트(761) 및 기판의 얼라인먼트를 수행하기 위한 얼라인먼트 포트(762)를 포함하는 대기 측 기판 공급 체임버(701)와, 대기 측 기판 공급 체임버(701)로부터 기판을 반송하는 대기 측 기판 반송 체임버(702)와, 기판을 반입하고, 체임버 내의 압력을 대기압으로부터 감압, 또는 감압으로부터 대기압으로 전환하는 로드록(load lock) 체임버(703a)와, 기판을 반출하고, 또한 체임버 내의 압력을 감압으로부터 대기압, 또는 대기압으로부터 감압으로 전환하는 언로드록(unload lock) 체임버(703b)와, 진공 중에서 기판을 반송하는 반송 체임버(704)와, 기판을 가열하는 기판 가열 체임버(705)와, 타깃이 성막을 위하여 각각 배치되는 성막 체임버(706a, 706b, 706c)를 포함한다.
또한, 도 15에 도시된 바와 같이 복수의 카세트 포트(761)가 제공되어도 좋다(도 15에서는 3개의 카세트 포트(761)가 제공됨).
대기 측 기판 반송 체임버(702)는 로드록 체임버(703a) 및 언로드록 체임버(703b)에 연결되고, 로드록 체임버(703a) 및 언로드록 체임버(703b)는 반송 체임버(704)에 연결되고, 반송 체임버(704)는 기판 가열 체임버(705), 성막 체임버(706a, 706b, 706c)에 연결된다.
각 체임버 사이의 연결부에는 게이트 밸브(764)가 제공되어 있고, 이로써 대기 측 기판 공급 체임버(701) 및 대기 측 기판 반송 체임버(702)를 제외한 각 체임버를 독립적으로 진공 하로 유지할 수 있다. 또한, 대기 측 기판 반송 체임버(702) 및 반송 체임버(704) 각각은 반송 로봇(763)을 포함하고, 이를 사용하여 유리 기판을 반송할 수 있다.
또한, 기판 가열 체임버(705)는 플라즈마 처리 체임버로서도 기능하는 것이 바람직하다. 성막 장치(700)에서는, 처리와 처리 사이에서 기판을 대기에 노출시키지 않고 반송할 수 있으므로, 기판에 대한 불순물 흡착을 억제할 수 있다. 또한, 성막, 가열 처리 등의 순서를 자유로이 결정할 수 있다. 또한, 반송 체임버의 개수, 성막 체임버의 개수, 로드록 체임버의 개수, 언로드록 체임버의 개수, 및 기판 가열 체임버의 개수는 상술한 것에 한정되지 않고, 설치 스페이스나 프로세스 조건에 따라 그 개수를 적절히 설정할 수 있다.
다음에, 도 15에 도시된 성막 장치(700)에서 일점쇄선 X1-X2를 따른 단면도, 일점쇄선 Y1-Y2를 따른 단면도, 및 일점쇄선 Y2-Y3을 따른 단면도를 도 16의 (A), (B) 및 (C)에 각각 도시하였다.
도 16의 (A)는 기판 가열 체임버(705)와 및 반송 체임버(704)의 단면이고, 기판 가열 체임버(705)는, 기판을 수용할 수 있는 복수의 가열 스테이지(765)를 포함한다. 또한, 도 16의 (A)에 도시된 가열 스테이지(765)의 개수는 7개이지만, 이에 한정되지 않고, 하나 이상 7개 미만이어도 좋고, 또는 8개 이상이어도 좋다. 복수의 기판이 동시에 가열 처리될 수 있기 때문에 가열 스테이지(765)의 개수를 늘리는 것이 바람직하고, 이로써 생산성이 향상된다. 또한, 기판 가열 체임버(705)는 밸브를 통하여 진공 펌프(770)에 연결된다. 진공 펌프(770)로서는 예를 들어, 드라이 펌프 및 메커니컬 부스터 펌프를 사용할 수 있다.
기판 가열 체임버(705)에 사용할 수 있는 가열 기구(機構)로서는 예를 들어, 저항 발열체를 가열을 위하여 사용하여도 좋다. 또는, 가열된 가스 등의 매체로부터의 열전도 또는 열복사를 가열 기구로서 사용하여도 좋다. 예를 들어, GRTA(Gas Rapid Thermal Annealing) 또는 LRTA(Lamp Rapid Thermal Annealing) 등의 RTA(Rapid Thermal Annealing)를 사용할 수 있다. LRTA는, 할로젠 램프, 메탈할라이드 램프, 크세논아크 램프, 카본아크 램프, 고압 소듐 램프, 또는 고압 수은 램프 등의 램프로부터 사출되는 광(전자기파)의 복사에 의하여 물체를 가열하기 위한 방법이다. GRTA에서는, 고온 가스를 사용하여 가열 처리가 수행된다. 가스로서는 불활성 가스가 사용된다.
또한, 기판 체임버(705)는 매스 플로우 컨트롤러(780)를 통하여 정제기(781)에 연결된다. 또한, 매스 플로우 컨트롤러(780) 및 정제기(781)는 복수 종류의 가스 각각을 위하여 제공될 수 있지만, 이해를 쉽게 하기 위하여 하나의 매스 플로우 컨트롤러(780) 및 하나의 정제기(781)만이 제공된다. 기판 가열 체임버(705)에 도입되는 가스로서는 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 가스를 사용할 수 있고, 예를 들어, 산소 가스, 질소 가스, 및 희가스(예를 들어 아르곤 가스)를 사용한다.
반송 체임버(704)는 반송 로봇(763)을 포함한다. 반송 로봇(763)은, 복수의 가동부, 및 기판을 유지하는 암(arm)을 포함하며, 각 체임버에 기판을 반송할 수 있다. 또한, 반송 체임버(704)는 밸브를 통하여 진공 펌프(770) 및 크라이오 펌프(771)에 연결된다. 이러한 구조로 함으로써, 반송 체임버(704) 내의 압력이 대기압~저진공 또는 중진공(0.1Pa~수백Pa 정도)의 범위일 때 진공 펌프(770)를 사용하여 배기를 수행할 수 있고, 밸브를 전환함으로써, 반송 체임버(704) 내의 압력이 중진공~고진공 또는 초고진공(0.1Pa~1×10-7Pa)의 범위일 때 크라이오 펌프(771)를 사용하여 배기를 수행할 수 있다.
또는, 2개 이상의 크라이오 펌프(771)가 반송 체임버(704)에 병렬로 연결되어도 좋다. 이러한 구조로 함으로써, 크라이오 펌프 하나가 리제너레이션(regeneration) 중이어도, 다른 크라이오 펌프들 중 어느 것을 사용하여 배기를 수행할 수 있다. 또한, 상술한 리제너레이션이란, 크라이오 펌프 내에 갇힌 분자(또는 원자)를 방출하는 처리를 말한다. 크라이오 펌프에 분자(또는 원자)가 지나치게 많이 갇히면 크라이오 펌프의 배기 능력이 저하되기 때문에, 정기적으로 리제너레이션이 수행된다.
도 16의 (B)는 성막 체임버(706b), 반송 체임버(704), 및 로드록 체임버(703a)의 단면이다.
여기서, 성막 체임버(스퍼터링 체임버)에 대하여 도 16의 (B)를 참조하여 자세히 설명한다. 도 16의 (B)에 도시된 성막 체임버(706b)는, 타깃(766), 방착판(767), 및 기판 스테이지(768)를 포함한다. 또한, 여기서 기판 스테이지(768)에는 기판(769)이 제공된다. 도시되지 않았지만, 기판 스테이지(768)는 기판(769)을 유지하는 기판 유지 기구, 기판(769)을 이면에서 가열하는 이면 히터 등을 포함하여도 좋다.
또한, 기판 스테이지(768)는 성막 중에 바닥에 대하여 실질적으로 수직으로 유지되고, 기판이 배송될 때는 바닥에 대하여 실질적으로 평행하게 유지된다. 도 16의 (B)에서, 기판이 반송될 때의 기판 스테이지(768)가 유지되는 위치를 파선으로 나타내었다. 이러한 구조로 함으로써, 성막 중에 막에 혼입될 수 있는 먼지나 입자가 기판(769)에 부착될 확률을, 기판 스테이지(768)가 바닥에 대하여 평행하게 유지되는 경우에 비하여 억제할 수 있다. 하지만, 기판 스테이지(768)가 바닥에 대하여 수직(90°)으로 유지되면, 기판(769)이 낙하될 가능성이 있기 때문에, 기판 스테이지(768)의 바닥에 대한 각도는 80° 이상 90° 미만인 것이 바람직하다.
방착판(767)은, 타깃(766)으로부터 스퍼터링되는 입자가 성막이 불필요한 영역에 퇴적되는 것을 억제할 수 있다. 또한, 방착판(767)은 누적된 스퍼터 입자가 분리되는 것을 방지하도록 가공되는 것이 바람직하다. 예를 들어, 표면 거칠기를 증가시키는 블라스트 처리를 수행하거나, 또는 방착판(767)의 표면에 거칠기를 형성하여도 좋다.
성막 체임버(706b)는 가스 가열 시스템(782)을 통하여 매스 플로우 컨트롤러(780)에 연결되고, 가스 가열 시스템(782)은 매스 플로우 컨트롤러(780)를 통하여 정제기(781)에 연결된다. 가스 가열 시스템(782)에 의하여 성막 체임버(706b)에 도입되는 가스를 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하의 온도로 가열할 수 있다. 또한, 가스 가열 시스템(782), 매스 플로우 컨트롤러(780), 및 정제기(781)는 복수 종류의 가스 각각을 위하여 제공될 수 있지만, 이해를 쉽게 하기 위하여 하나의 가스 가열 시스템(782), 하나의 매스 플로우 컨트롤러(780), 및 하나의 정제기(781)만이 제공된다. 성막 체임버(706b)에 도입되는 가스로서는 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하인 가스를 사용할 수 있고, 예를 들어, 산소 가스, 질소 가스, 및 희가스(예를 들어 아르곤 가스)를 사용한다.
성막 체임버(706b)에, 대향 타깃 방식의 스퍼터링 장치를 제공하여도 좋다. 대향 타깃 방식의 스퍼터링 장치에서는, 플라즈마가 타깃들 사이에 갇히기 때문에, 기판에 대한 플라즈마 대미지를 저감할 수 있다. 또한, 타깃의 기울기에 따라서는 스퍼터 입자가 기판에 입사되는 각도를 작게 할 수 있기 때문에, 단차 피복성을 향상시킬 수 있다.
또한, 성막 체임버(706b)에 평행 평판 방식의 스퍼터링 장치 또는 이온빔 스퍼터링 장치가 제공되어도 좋다.
가스를 도입하기 직전에 정제기가 제공되는 경우, 정제기와 성막 체임버(706b) 사이의 배관의 길이는 10m 이하, 바람직하게는 5m 이하, 더 바람직하게는 1m 이하이다. 배관의 길이가 10m 이하, 5m 이하 또는 1m 이하이면, 그에 맞춰 배관으로부터의 가스의 방출의 영향이 저감될 수 있다. 가스를 위한 배관으로서는, 불화 철, 산화 알루미늄, 산화 크로뮴 등으로 내부가 피복된 금속 배관을 사용할 수 있다. 상술한 배관에 의하여, 예를 들어 SUS316L-EP 배관에 비하여, 불순물을 함유한 방출 가스의 양이 적게 되어, 가스에 대한 불순물 침입을 저감할 수 있다. 또한, 배관의 조인트로서는, 고성능 초소형 메탈 개스킷 조인트(UPG 조인트)를 사용할 수 있다. 배관의 재료 모두가 금속인 구조는, 수지 등을 사용한 구조에 비하여, 생기는 방출 가스 또는 외부 누설의 영향을 저감할 수 있어 바람직하다.
성막 체임버(706b)는 밸브를 통하여 터보 분자 펌프(772) 및 진공 펌프(770)에 연결된다.
또한, 성막 체임버(706b)에는 크라이오 트랩(751)이 제공된다.
크라이오 트랩(751)은 물 등 비교적 융점이 높은 분자(또는 원자)를 흡착할 수 있는 기구이다. 터보 분자 펌프(772)는 큰 사이즈의 분자(또는 원자)를 안정적으로 배기할 수 있고, 메인터넌스(maintenance)의 빈도가 낮기 때문에, 생산성을 높일 수 있는 한편으로, 수소나 물에 대한 배기 능력이 낮다. 따라서, 물 등에 대한 배기 능력을 크게 하도록, 크라이오 트랩(751)이 성막 체임버(706b)에 연결된다. 크라이오 트랩(751)의 냉동기의 온도는 100K 이하, 바람직하게는 80K 이하로 설정한다. 또한, 크라이오 트랩(751)이 복수의 냉동기를 포함하는 경우, 냉동기마다 온도를 다른 온도로 설정하면, 효율적인 배기가 가능하여 바람직하다. 예를 들어, 1단째의 냉동기의 온도를 100K 이하로 설정하고, 2단째의 냉동기의 온도를 20K 이하로 설정할 수 있다.
또한, 성막 체임버(706b)의 배기 방법은 상술한 것에 한정되지 않고, 반송 체임버(704)에서 설명한 배기 방법(크라이오 펌프와 진공 펌프를 사용한 배기 방법)과 같은 구조가 채용되어도 좋다. 물론, 반송 체임버(704)의 배기 방법은 성막 체임버(706b)의 배기 방법(터보 분자 펌프와 진공 펌프를 사용한 배기 방법)과 같은 구조를 가져도 좋다.
또한, 상술한 반송 체임버(704), 기판 가열 체임버(705), 및 성막 체임버(706b) 각각에서, 배압(전압(total pressure)) 및 각 기체 분자(원자)의 분압(partial pressure)은 다음과 같이 설정하면 바람직하다. 특히, 형성되는 막에 불순물이 들어갈 가능성이 있기 때문에, 성막 체임버(706b)의 배압, 및 각 기체 분자(원자)의 분압에는 주의할 필요가 있다.
상술한 각 체임버에서 배압(전압)은 1×10-4Pa 이하, 바람직하게는 3×10-5Pa 이하, 더 바람직하게는 1×10-5Pa 이하이다. 상술한 각 체임버에서 질량 전하 비율(m/z)이 18인 기체 분자(원자)의 분압은 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다. 또한, 상술한 각 체임버에서 m/z이 28인 기체 분자(원자)의 분압은 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다. 또한, 상술한 각 체임버에서 m/z이 44인 기체 분자(원자)의 분압은 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다.
또한, 진공 체임버 내의 전압 및 분압은 질량 분석계를 사용하여 측정할 수 있다. 예를 들어, Qulee CGM-051(ULVAC, Inc. 제조의 4중극형 질량 분석계(Q-mass라고도 함))을 사용하면 좋다.
또한, 상술한 반송 체임버(704), 기판 가열 체임버(705), 및 성막 체임버(706b)는 외부 누설 또는 내부 누설의 양이 적은 것이 바람직하다.
예를 들어, 상술한 반송 체임버(704), 기판 가열 체임버(705), 및 성막 체임버(706b) 각각에서 누설 레이트(leakage rate)는 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다. m/z이 18인 기체 분자(원자)의 누설 레이트는 1×10-7Pa·m3/s 이하, 바람직하게는 3×10-8Pa·m3/s 이하이다. m/z이 28인 기체 분자(원자)의 누설 레이트는 1×10-5Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다. m/z이 44인 기체 분자(원자)의 누설 레이트는 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다.
또한, 누설 레이트는, 상기 질량 분석계를 사용하여 측정된 전압 및 분압으로부터 도출할 수 있다.
누설 레이트는 외부 누설 및 내부 누설에 의존한다. 외부 누설은 미소한 구멍, 시일링(sealing) 불량 등을 통하여 진공 시스템의 외부로부터 가스가 유입되는 것을 말한다. 내부 누설은 진공 시스템 내에서, 밸브와 같은 칸막이(partition)를 통한 누설, 또는 내부 부재로부터의 방출 가스에 기인한다. 누설 레이트가 상술한 값 이하가 되도록 설정하기 위하여, 외부 누설 및 내부 누설의 양측으로부터 대책을 취할 필요가 있다.
예를 들어, 성막 체임버(706b)의 개폐 부분은 메탈 개스킷으로 밀봉할 수 있다. 메탈 개스킷에는 불화 철, 산화 알루미늄, 또는 산화 크로뮴으로 피복된 금속을 사용하는 것이 바람직하다. 메탈 개스킷은 O-링보다 밀착성이 높고, 외부 누설을 저감할 수 있다. 또한, 부동태(passive state)인 불화 철, 산화 알루미늄, 산화 크로뮴 등으로 피복된 금속을 사용함으로써, 메탈 개스킷으로부터 방출되는 불순물을 함유한 가스의 방출을 억제하여, 내부 누설을 저감할 수 있다.
성막 장치(700)의 부재에는, 불순물을 함유한 가스의 방출량이 적은 알루미늄, 크로뮴, 타이타늄, 지르코늄, 니켈, 또는 바나듐을 사용한다. 또는, 상술한 재료로 피복된 철, 크로뮴, 니켈 등을 함유한 합금을 상기 부재로서 사용하여도 좋다. 철, 크로뮴, 니켈 등을 함유한 합금은 강성이고, 열에 강하며, 가공에 적합하다. 여기서, 표면적을 작게 하기 위하여 부재의 표면 요철을 연마 등에 의하여 줄이면, 가스의 방출을 저감할 수 있다.
또는, 상술한 성막 장치(700)의 부재를 불화 철, 산화 알루미늄, 산화 크로뮴 등으로 피복하여도 좋다.
성막 장치(700)의 부재는 최대한 금속만으로 형성하는 것이 바람직하다. 예를 들어, 석영 등으로 형성되는 뷰잉 윈도우(viewing window)가 제공되는 경우, 가스의 방출을 억제하기 위하여 뷰잉 윈도우의 표면을 불화 철, 산화 알루미늄, 산화 크로뮴 등으로 얇게 피복하는 것이 바람직하다.
성막 체임버에 흡착물이 존재할 때는 내벽 등에 흡착되기 때문에 흡착물이 성막 체임버의 압력에 영향을 미치지 않지만, 성막 체임버의 내부를 배기하였을 때, 흡착물은 가스 방출을 초래한다. 따라서, 누설 레이트와 배기 속도 간에 상관관계는 없지만, 배기 능력이 높은 펌프를 사용하여, 성막 체임버에 존재하는 흡착물을 가능한 한 많이 제거하고, 미리 배기하는 것이 중요하다. 또한, 흡착물의 제거를 촉진하기 위하여, 성막 체임버를 베이킹(baking)하여도 좋다. 베이킹함으로써, 흡착물의 탈착 속도를 약 10배 증가시킬 수 있다. 베이킹은 100℃~450℃의 범위의 온도에서 수행할 수 있다. 이 때, 불활성 가스를 성막 체임버에 도입하면서 흡착물을 제거하는 경우에는, 배기만으로는 제거하기 어려운 물 등의 탈착 속도를 더 증가시킬 수 있다. 또한, 도입하는 불활성 가스를 성막 체임버의 베이킹 온도와 실질적으로 같은 온도로 가열하면, 흡착물의 탈착 속도를 더욱 증가시킬 수 있다. 여기서, 불활성 가스로서 희가스를 사용하는 것이 바람직하다. 성막되는 막의 종류에 따라, 불활성 가스 대신에 산소 등을 사용하여도 좋다. 예를 들어, 산화물을 퇴적하는 경우에는, 주성분인 산소를 사용하는 것이 바람직할 경우도 있다.
또는, 가열된 산소, 가열된 희가스 등의 가열된 불활성 가스 등을 도입하여 성막 체임버 내의 압력을 높이고 나서 일정 시간 후에 성막 체임버의 내부를 배기하기 위한 처리를 수행하는 것이 바람직하다. 가열된 가스를 도입함으로써 성막 체임버 내의 흡착물을 탈착시킬 수 있고, 성막 체임버 내에 존재하는 불순물을 저감할 수 있다. 또한, 이 처리를 2번 이상 30번 이하, 바람직하게는 5번 이상 15번 이하 반복할 때 유익한 효과를 달성할 수 있다. 구체적으로는, 온도가 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하인 불활성 가스 또는 산소 등을 성막 체임버에 도입하여, 1분~300분, 바람직하게는 5분~120분의 시간 범위에서, 성막 체임버 내의 압력을 0.1Pa 이상 10kPa 이하, 바람직하게는 1Pa 이상 1kPa 이하, 더 바람직하게는 5Pa 이상 100Pa 이하가 되도록 유지할 수 있다. 그 후, 성막 체임버의 내부를 5분~300분, 바람직하게는 10분~120분의 시간 범위에서 배기한다.
더미 성막에 의해서도 흡착물의 탈착 속도를 더 증가시킬 수 있다. 여기서, 더미 성막이란, 더미 기판 및 성막 체임버의 내벽에 막을 성막하여, 성막 체임버 내의 불순물 및 성막 체임버의 내벽의 흡착물을 막 내에 가두는, 스퍼터링법 등에 의한 더미 기판으로의 성막을 말한다. 더미 기판에는, 가스의 방출량이 적은 기판을 사용하는 것이 바람직하다. 더미 성막을 수행함으로써, 나중에 성막되는 막 내의 불순물 농도를 저감할 수 있다. 또한, 더미 성막은 성막 체임버의 베이킹과 동시에 수행하여도 좋다.
다음에, 도 16의 (B)에 도시된 반송 체임버(704) 및 로드록 체임버(703a)와, 도 16의 (C)에 도시된 대기 측 기판 반송 체임버(702) 및 대기 측 기판 공급 체임버(701)에 대하여 자세히 설명한다. 또한, 도 16의 (C)는, 대기 측 기판 반송 체임버(702) 및 대기 측 기판 공급 체임버(701)의 단면이다.
도 16의 (B)에 도시된 반송 체임버(704)에 대해서는, 도 16의 (A)에 도시된 반송 체임버(704)의 기재를 참조할 수 있다.
로드록 체임버(703a)는 기판 전달 스테이지(752)를 포함한다. 로드록 체임버(703a)에서의 압력이 감압으로부터 상승됨으로써 대기압이 될 때, 기판 전달 스테이지(752)는 대기 측 기판 반송 체임버(702)에 제공된 반송 로봇(763)으로부터 기판을 받는다. 그 후, 로드록 체임버(703a)를 진공으로 배기하여 압력을 감압으로 하고 나서, 반송 체임버(704)에 제공된 반송 로봇(763)이 기판 전달 스테이지(752)로부터 기판을 받는다.
또한, 로드록 체임버(703a)는 밸브를 통하여 진공 펌프(770) 및 크라이오 펌프(771)에 연결된다. 진공 펌프(770) 및 크라이오 펌프(771) 등의 배기계의 연결 방법은 반송 체임버(704)의 연결 방법의 기재를 참조할 수 있고, 그 설명은 여기서는 생략한다. 또한, 도 15에 도시된 언로드록 체임버(703b)는, 로드록 체임버(703a)와 같은 구조를 가질 수 있다.
대기 측 기판 반송 체임버(702)는 반송 로봇(763)을 포함한다. 반송 로봇(763)은, 카세트 포트(761)로부터 로드록 체임버(703a)까지 또는 로드록 체임버(703a)로부터 카세트 포트(761)까지 기판을 전달할 수 있다. 또한, 대기 측 기판 반송 체임버(702) 및 대기 측 기판 공급 체임버(701)의 쌍방에는, HEPA(High Efficiency Particulate Air) 필터 등 먼지 또는 파티클의 침입을 억제하기 위한 기구가 제공되어도 좋다.
대기 측 기판 공급 체임버(701)는 복수의 카세트 포트(761)를 포함한다. 카세트 포트(761)는 복수의 기판을 수용할 수 있다.
타깃의 표면 온도는 100℃ 이하, 바람직하게는 50℃ 이하, 더욱 바람직하게는 대략 실온(대표적으로는 25℃)이 되도록 설정한다. 대형 기판용 스퍼터링 장치에서는, 대형 타깃이 사용되는 경우가 많다. 그러나, 대형 기판용 타깃을 접합부(juncture)없이 형성하는 것은 곤란하다. 실제로, 복수의 타깃을 이들 사이의 공간이 가능한 한 작게 되도록 배열하여 큰 형상을 얻지만, 매우 작은 공간이 불가피하게 발생한다. 타깃의 표면 온도가 증가되면, 이러한 매우 작은 공간으로부터, 아연 등이 휘발하고, 서서히 공간이 넓어지는 경우가 있다. 공간이 넓어지면, 백킹 플레이트의 금속 또는 접착에 사용된 금속이 스퍼터링될 수 있고, 불순물 농도의 증가를 초래한다. 따라서, 타깃은 충분히 냉각되는 것이 바람직하다.
구체적으로, 백킹 플레이트에는, 도전성이 높고 방열성이 높은 금속(구체적으로는 구리)을 사용한다. 백킹 플레이트 내에 형성된 수로를 통하여 충분한 양의 냉각수를 흘림으로써, 타깃을 효율적으로 냉각할 수 있다.
또한, 타깃이 아연을 포함하는 경우, 산소 가스 분위기에서 성막함으로써 플라즈마 대미지가 경감되기 때문에, 아연이 휘발되기 어려운 산화물막을 얻을 수 있다.
구체적으로는, SIMS에 의하여 측정되는 CAAC-OS막 중의 수소 농도를 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하로 설정할 수 있다.
SIMS에 의하여 측정되는 CAAC-OS막 중의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 설정할 수 있다.
SIMS에 의하여 측정되는 CAAC-OS막 중의 탄소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 설정할 수 있다.
TDS(Thermal Desorption Spectroscopy) 분석에 의하여 측정되는, CAAC-OS막으로부터 방출되는 m/z가 2(예를 들어 수소 분자)인 기체 분자(원자), m/z가 18인 기체 분자(원자), m/z가 28인 기체 분자(원자), 및 m/z가 44인 기체 분자(원자)의 양은 각각 1×1019/cm3 이하, 바람직하게는 1×1018/cm3 이하일 수 있다.
상술한 성막 장치에 의하여, CAAC-OS막으로의 불순물의 침입을 억제할 수 있다. 또한, 상술한 성막 장치를 사용하여, CAAC-OS막에 접하는 막을 성막함으로써, CAAC-OS막에 접하는 막으로부터 CAAC-OS막에 불순물이 침입되는 것을 억제할 수 있다.
[실시예 1]
CAAC-OS막은 트랜지스터 등에 적합한 반도체막이다. 본 실시예서는, CAAC-OS막이 트랜지스터의 반도체막으로서 사용되는 예를 나타낸다.
또한, 비교를 위하여, 반도체막으로서 다결정 OS막을 사용한 비교 시료를 CAAC-OS막과 같은 기판 위에 제공한다.
실시예 시료 및 비교 시료의 제작 방법에 대하여 도 17의 (A)~(D) 및 도 18의 (A)~(C)를 참조하여 이하에서 설명한다.
먼저, 유리 기판 위에 두께 300nm의 산화 실리콘막을 형성하고, 그 상면을 CMP(Chemical Mechanical Polishing)법에 의하여 평탄화하였다. 다음에, 두께 10nm의 산화 알루미늄막을 성막하였다(도 17의 (A) 참조). 또한, 산화 알루미늄막은, 나중의 공정에서의 레이저 빔 조사에 의하여 산화 실리콘막이 용해하여 반도체막(여기서는 CAAC-OS막)과 섞이는 것을 방지하기 위하여 제공되었다.
다음에, 상기 실시형태에서 설명한 방법에 의하여 CAAC-OS막을 성막하였다(도 17의 (B) 참조).
다음에, 에너지 밀도가 391mJ/m2인 레이저 빔으로 CAAC-OS막의 일부를 조사하여 CAAC-OS막의 일부를 다결정 OS막으로 변화시켰다(도 17의 (C) 참조). 또한, 레이저 빔 조사에는 방사 파장이 308nm인 엑시머 레이저 장치를 사용하였다.
다음에, CAAC-OS막 및 다결정 OS막을 각각 섬 형상을 갖도록 가공하였다(도 17의 (D) 참조).
소스 전극 및 드레인 전극으로서, 두께 100nm의 텅스텐막을 형성하였다. 그리고, 게이트 절연막으로서, 두께 100nm의 산화 실리콘막을 성막하였다(도 18의 (A) 참조).
다음에, 게이트 전극으로서, 두께 35nm의 질화 탄탈럼막 및 두께 135nm의 텅스텐막을 순차적으로 형성하였다(도 18의 (B) 참조).
다음에, 보호 절연막으로서, 두께 50nm의 산화 알루미늄막 및 두께 300nm의 산화 실리콘막을 순차적으로 형성하였다. 상술한 공정을 거쳐, 실시예 시료 및 비교 시료를 제작하였다(도 18의 (C) 참조).
상술한 공정을 거쳐 제작한 실시예 시료 및 비교 시료를 사용하여, 2개의 사이즈의 트랜지스터의 전기 특성(Vg-Id 특성)을 측정하였다(도 19 참조). Vg-Id 특성의 측정은, 드레인 전압을 0.1V 또는 3V로 설정하고 게이트 전압(Vg)을 0.25V의 증분으로 -20V~+20V의 범위에서 움직일 때의 드레인 전류(Id)를 측정함으로써 수행하였다. 또한, 제 1 트랜지스터의 채널 길이(L)는 3μm이고 채널 폭(W)은 10μm이고, 제 2 트랜지스터의 채널 길이(L)는 0.8μm이고 채널 폭(W)은 10μm이었다.
도 19로부터, CAAC-OS막을 사용한 실시예 시료는 다결정 OS막을 사용한 비교 시료보다 Vg-Id 특성의 변동이 적은 것을 알 수 있었다. 실시예 시료 및 비교 시료의 Vg-Id 특성에서의 문턱 전압의 변동(3σ)은, 실시예 시료의 제 1 트랜지스터(L: 3μm)에서 0.13V, 비교 시료의 제 1 트랜지스터(L: 3μm)에서 2.83V이었다. 또한, 실시예 시료의 제 2 트랜지스터(L: 0.8μm)에서 0.83V, 비교 시료의 제 2 트랜지스터(L: 0.8μm)에서 3.98V이었다(도 20 참조).
실시예 시료 및 비교 시료의 트랜지스터의 Vg-Id 특성의 변동은 OS막(CAAC-OS막 및 다결정 OS막이 사용됨)에 결정립계가 존재하는지 여부에 따른 것이라고 생각된다.
본 실시예에 따르면, CAAC-OS막을 트랜지스터의 반도체막으로서 사용하면, 트랜지스터의 전기 특성의 변동이 적게 될 수 있다.
100: 펠릿, 100a: 펠릿, 100b: 펠릿, 103: CAAC-OS막, 103a: CAAC-OS막, 103b: CAAC-OS막, 120: 이온, 130: 영역, 150: 기판, 150a: 기판, 150b: 기판, 160: 백킹 플레이트, 170a: 자석, 170b: 자석, 170c: 자석, 180: 타깃, 185: 벽개면, 190: 자력선, 700: 성막 장치, 701: 대기 측 기판 공급 체임버, 702: 대기 측 기판 반송 체임버, 703a: 로드록 체임버, 703b: 언로드록 체임버, 704: 반송 체임버, 705: 기판 가열 체임버, 706a: 성막 체임버, 706b: 성막 체임버, 706c: 성막 체임버, 751: 크라이오 트랩, 752: 스테이지, 761: 카세트 포트, 762: 얼라인먼트 포트, 763: 반송 로봇, 764: 게이트 밸브, 765: 가열 스테이지, 766: 타깃, 767: 방착판, 768: 기판 스테이지, 769: 기판, 770: 진공 펌프, 771: 크라이오 펌프, 772: 터보 분자 펌프, 780: 매스 플로우 컨트롤러, 781: 정제기, 및 782: 가스 가열 시스템.
본 출원은 2013년 5월 21일에 일본 특허청에 출원된 일련 번호 2013-106735의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (10)

  1. 기판 위의 산화물 반도체막에 있어서,
    복수의 평판상의 결정성 In-Ga-Zn 산화물들을 포함하고,
    상기 복수의 평판상의 결정성 In-Ga-Zn 산화물들의 평면들은 상기 기판의 상면을 마주보고,
    상기 복수의 평판상의 결정성 In-Ga-Zn 산화물들 사이의 결정립계는 TEM(Transmission Electron Microscope)에 의하여 관찰되지 않는, 산화물 반도체막.
  2. 제 1 항에 있어서,
    상기 복수의 평판상의 결정성 In-Ga-Zn 산화물들은 적층되는, 산화물 반도체막.
  3. 제 1 항에 있어서,
    상기 평판상의 결정성 In-Ga-Zn 산화물들 중 하나의 상기 평면의 원상당 직경(equivalent circle diameter)은 1nm 이상 3nm 이하인, 산화물 반도체막.
  4. 제 1 항에 있어서,
    상기 평판상의 결정성 In-Ga-Zn 산화물들 중 하나의 두께는 0.5nm 이상 0.9nm 이하인, 산화물 반도체막.
  5. 제 1 항에 있어서,
    상기 평판상의 결정성 In-Ga-Zn 산화물에 포함되지 않는 영역을 더 포함하고,
    상기 영역은 산화 아연을 함유하는, 산화물 반도체막.
  6. 제 5 항에 있어서,
    상기 영역은 비정질 구조를 갖는, 산화물 반도체막.
  7. 산화물 반도체막의 형성 방법에 있어서,
    이온 충돌에 의하여 결정성 In-Ga-Zn 산화물을 포함하는 타깃으로부터, 제 1 층과 제 2 층과 제 3 층과 제 4 층을 순차적으로 포함하는 평판상의 In-Ga-Zn 산화물을 분리하는 단계와;
    상기 평판상의 In-Ga-Zn 산화물을 기판 위에 퇴적시키는 단계와;
    상기 퇴적 단계 후에 상기 제 2 층을 가스화시키는 단계를 포함하고,
    상기 평판상의 In-Ga-Zn 산화물은 결정성을 갖고,
    상기 제 1 층은 갈륨, 아연, 및 산소를 포함하고,
    상기 제 2 층은 아연 및 산소를 포함하고,
    상기 제 3 층은 인듐 및 산소를 포함하고,
    상기 제 4 층은 갈륨, 아연, 및 산소를 포함하는, 산화물 반도체막의 형성 방법.
  8. 제 7 항에 있어서,
    상기 타깃에 포함되는 상기 결정성 In-Ga-Zn 산화물의 조성식이 InGaZn2O5인, 산화물 반도체막의 형성 방법.
  9. 제 7 항에 있어서,
    상기 이온 충돌에서의 이온이 산소의 양이온인, 산화물 반도체막의 형성 방법.
  10. 제 7 항에 있어서,
    상기 평판상의 In-Ga-Zn 산화물의 단부에서의 산소 원자를 플라즈마 중에서 음으로 대전시키는 단계를 더 포함하는, 산화물 반도체막의 형성 방법.
KR1020157035079A 2013-05-21 2014-05-13 산화물 반도체막 및 그 형성 방법 KR20160009626A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2013-106735 2013-05-21
JP2013106735 2013-05-21
PCT/JP2014/063139 WO2014188983A1 (en) 2013-05-21 2014-05-13 Oxide semiconductor film and formation method thereof

Publications (1)

Publication Number Publication Date
KR20160009626A true KR20160009626A (ko) 2016-01-26

Family

ID=51933537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157035079A KR20160009626A (ko) 2013-05-21 2014-05-13 산화물 반도체막 및 그 형성 방법

Country Status (5)

Country Link
US (1) US9824888B2 (ko)
JP (1) JP6420968B2 (ko)
KR (1) KR20160009626A (ko)
TW (1) TW201504152A (ko)
WO (1) WO2014188983A1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9927557B2 (en) * 2012-09-28 2018-03-27 Hoya Corporation Eyeglass lens
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
KR20170109231A (ko) * 2015-02-02 2017-09-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 및 그 제작 방법
JP2016169401A (ja) * 2015-03-11 2016-09-23 株式会社トプコン スパッタリング装置
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
KR20230019215A (ko) 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
KR102656977B1 (ko) 2016-05-20 2024-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 또는 이를 포함하는 표시 장치
WO2019005090A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SOURCE AND DRAIN CONTACTS OF SEMICONDUCTOR OXIDE DEVICE COMPRISING GRADUATED INDIUM LAYERS
US11384425B2 (en) * 2017-07-13 2022-07-12 Purdue Research Foundation Method of enhancing electrical conduction in gallium-doped zinc oxide films and films made therefrom
CN108950502B (zh) * 2018-07-23 2022-12-13 张家港康得新光电材料有限公司 一种面板成膜设备
WO2020177056A1 (zh) * 2019-03-04 2020-09-10 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
PL442495A1 (pl) * 2022-10-11 2024-04-15 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania półprzewodnikowej warstwy azotku galu o przewodnictwie typu n

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置

Family Cites Families (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6379791A (ja) * 1986-09-22 1988-04-09 Matsushita Electric Ind Co Ltd 薄膜製造法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI501319B (zh) * 2008-12-26 2015-09-21 Semiconductor Energy Lab 半導體裝置及其製造方法
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) * 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101608923B1 (ko) 2009-09-24 2016-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
KR101877149B1 (ko) 2009-10-08 2018-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체층, 반도체 장치 및 그 제조 방법
KR102068463B1 (ko) 2009-11-28 2020-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
US8916866B2 (en) * 2010-11-03 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101763052B1 (ko) 2010-12-03 2017-07-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102001577B1 (ko) 2010-12-17 2019-07-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
DE112012007295B3 (de) * 2011-06-08 2022-02-03 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen eines Sputtertargets und Verfahren zum Herstellen einer Halbleitervorrichtung
US8716073B2 (en) * 2011-07-22 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor film and method for manufacturing semiconductor device
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
SG11201505097QA (en) 2012-06-29 2015-08-28 Semiconductor Energy Lab Method for using sputtering target and method for manufacturing oxide film
JP5654648B2 (ja) * 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006165528A (ja) 2004-11-10 2006-06-22 Canon Inc 画像表示装置

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
N. Kimizuka, and T. Mohri, "Spinel, YbFe2O4, and Yb2Fe3O7 Types of Structures for Compounds in the In2O3 and Sc2O3-A2O3-BO Systems [A: Fe, Ga, or Al; B: Mg, Mn, Fe, Ni, Cu, or Zn] at Temperatures over 1000 ℃", J. Solid State Chem., Vol. 60, 1985, pp. 382-384
N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO)m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO)m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System", J. Solid State Chem., 1995, Vol. 116, pp. 170-178
S. Yamazaki, J. Koyama, Y. Yamamoto, and K. Okamoto, "Research, Development, and Application of Crystalline Oxide Semiconductor", SID 2012 DIGEST, pp. 183-186

Also Published As

Publication number Publication date
JP2015005731A (ja) 2015-01-08
JP6420968B2 (ja) 2018-11-07
WO2014188983A1 (en) 2014-11-27
US20140346500A1 (en) 2014-11-27
US9824888B2 (en) 2017-11-21
TW201504152A (zh) 2015-02-01

Similar Documents

Publication Publication Date Title
KR20160009626A (ko) 산화물 반도체막 및 그 형성 방법
US11967505B2 (en) Method for manufacturing sputtering target, method for forming oxide film, and transistor
KR101800858B1 (ko) 스퍼터링용 타겟의 사용 방법 및 산화물막의 제작 방법
KR102305643B1 (ko) 산화물 반도체막 및 반도체 장치
US10557192B2 (en) Method for using sputtering target and method for forming oxide film
JP2023109908A (ja) 酸化物の作製方法
US10032872B2 (en) Semiconductor device, method for manufacturing the same, and apparatus for manufacturing semiconductor device
JP2014025147A (ja) スパッタリング用ターゲットおよびその使用方法
US20150034475A1 (en) Method for forming oxide semiconductor film
JP2017043843A (ja) 成膜装置
US20160090647A1 (en) Method for forming sputtering target

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination