JP2015005731A - 酸化物半導体膜およびその作製方法 - Google Patents

酸化物半導体膜およびその作製方法 Download PDF

Info

Publication number
JP2015005731A
JP2015005731A JP2014101935A JP2014101935A JP2015005731A JP 2015005731 A JP2015005731 A JP 2015005731A JP 2014101935 A JP2014101935 A JP 2014101935A JP 2014101935 A JP2014101935 A JP 2014101935A JP 2015005731 A JP2015005731 A JP 2015005731A
Authority
JP
Japan
Prior art keywords
film
substrate
oxide
caac
semiconductor film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014101935A
Other languages
English (en)
Other versions
JP6420968B2 (ja
JP2015005731A5 (ja
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014101935A priority Critical patent/JP6420968B2/ja
Publication of JP2015005731A publication Critical patent/JP2015005731A/ja
Publication of JP2015005731A5 publication Critical patent/JP2015005731A5/ja
Application granted granted Critical
Publication of JP6420968B2 publication Critical patent/JP6420968B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Ceramic Engineering (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】結晶性の酸化物半導体膜を提供する。
【解決手段】結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットにイオンを衝突させることで、ガリウム原子、亜鉛原子および酸素原子を有する第１の層と、亜鉛原子および酸素原子を含む第２の層と、インジウム原子および酸素原子を有する第３の層と、ガリウム原子、亜鉛原子および酸素原子を有する第４の層と、が順に積み重なった平板状のＩｎ−Ｇａ−Ｚｎ酸化物を剥離させ、平板状のＩｎ−Ｇａ−Ｚｎ酸化物が、結晶性を維持したまま基板上に堆積した後、第２の層をガス化して排気する。
【選択図】図１

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体膜、半導体装置、表示装置、液晶表示装置、発光装置に関する。または、半導体膜、半導体装置、表示装置、液晶表示装置、発光装置の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置の駆動方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、表示装置、記憶装置、半導体回路および電子機器などは、半導体装置に含まれる場合や半導体装置を有する場合がある。
絶縁表面を有する基板上に形成された半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年は、酸化物半導体膜が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタが開示されている（特許文献１参照。）。酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体膜に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、１９８５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の合成が報告されている（非特許文献１参照。）。また、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告されている（非特許文献２参照。）。
また、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物膜は、結晶粒界が明確に確認されないことが報告されている。
特開２００６−１６５５２８号公報
Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ： Ｊ．Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ． ６０ （１９８５） ｐｐ．３８２−３８４． Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ： Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ． １１６ （１９９５） ｐｐ．１７０−１７８ Ｓ． Ｙａｍａｚａｋｉ， Ｊ． Ｋｏｙａｍａ， Ｙ． Ｙａｍａｍｏｔｏ， ａｎｄ Ｋ． Ｏｋａｍｏｔｏ： ＳＩＤ ２０１２ ＤＩＧＥＳＴ ｐｐ．１８３−１８６
結晶性の酸化物半導体膜を提供することを課題の一とする。または、結晶性の酸化物半導体膜を作製する方法を提供することを課題の一とする。
または、当該酸化物半導体膜を成膜可能なスパッタリング用ターゲットを提供することを課題の一とする。
または、当該スパッタリング用ターゲットの使用方法を提供することを課題の一とする。
または、酸化物半導体膜を用いた電気特性の安定したトランジスタを提供することを課題の一とする。
または、当該トランジスタを有する信頼性の高い半導体装置を提供することを課題の一とする。
または、オフ電流の低い半導体装置を提供することを課題とする。または、消費電力の低い半導体装置を提供することを課題とする。または、新規な半導体装置を提供することを課題とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、例えば、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットにイオンを衝突させることで、ガリウム原子、亜鉛原子および酸素原子を有する第１の層と、亜鉛原子および酸素原子を含む第２の層と、インジウム原子および酸素原子を有する第３の層と、ガリウム原子、亜鉛原子および酸素原子を有する第４の層と、が順に積み重なった平板状のＩｎ−Ｇａ−Ｚｎ酸化物を剥離させ、平板状のＩｎ−Ｇａ−Ｚｎ酸化物が、結晶性を維持したまま基板上に堆積した後、第２の層をガス化して排気する酸化物半導体膜の作製方法である。
なお、例えば、ターゲットに含まれる結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の組成式がＩｎＧａＺｎ２Ｏ５であると好ましい。
なお、例えば、イオンが、酸素の陽イオンであると好ましい。
なお、例えば、平板状のＩｎ−Ｇａ−Ｚｎ酸化物の端部にある酸素原子を、プラズマ中で負に帯電させると好ましい。
または、本発明の一態様は、例えば、基板上の酸化物半導体膜であって、酸化物半導体膜は、複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を有し、複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の平面が、基板の上面と向かい合って配置され、透過型電子顕微鏡によって、結晶粒界が確認されない酸化物半導体膜である。
または、本発明の一態様は、例えば、基板上の酸化物半導体膜であって、酸化物半導体膜は、複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の並置した層が、ｎ段（ｎは自然数。）積み重なっており、複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の平面が、基板の上面と向かい合って配置され、透過型電子顕微鏡によって、結晶粒界が確認されない酸化物半導体膜である。
なお、例えば、酸化物半導体膜が、平面の円相当径が１ｎｍ以上３ｎｍ以下である平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を有すると好ましい。
なお、例えば、酸化物半導体膜が、厚さが０．５ｎｍ以上０．９ｎｍ以下である平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を有すると好ましい。
なお、例えば、酸化物半導体膜が、平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物が配置されない領域に、酸化亜鉛を有すると好ましい。なお、例えば、酸化亜鉛が非晶質構造を有すると好ましい。
または、本発明の一態様は、上述した酸化物半導体膜を用いたトランジスタである。または、本発明の一態様は、当該トランジスタを有する半導体装置である。
結晶性の酸化物半導体膜を提供することができる。結晶性の酸化物半導体膜を作製する方法を提供することができる。
または、当該酸化物半導体膜を成膜可能なスパッタリング用ターゲットを提供することができる。
または、当該スパッタリング用ターゲットの使用方法を提供することができる。
または、酸化物半導体膜を用いた電気特性の安定したトランジスタを提供することができる。
または、当該トランジスタを有する信頼性の高い半導体装置を提供することができる。
または、オフ電流の低い半導体装置を提供することができる。または、消費電力の低い半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
ＣＡＡＣ−ＯＳ膜およびペレットを示す図。 ＣＡＡＣ−ＯＳ膜の電子線回折パターンを示す図。 ＣＡＡＣ−ＯＳ膜および単結晶酸化物半導体のＸ線回折装置による解析結果を示す図。 酸化亜鉛膜およびＣＡＡＣ−ＯＳ膜の平面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳ膜の高分解能平面ＴＥＭ像、およびその画像解析結果を示す図。 ＣＡＡＣ−ＯＳ膜の高分解能平面ＴＥＭ像、およびその各領域におけるナノビーム電子線回折パターンを示す図。 多結晶ＯＳ膜の高分解能平面ＴＥＭ像、およびその各領域におけるナノビーム電子線回折パターンを示す図。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像、高分解能断面ＴＥＭ像、および高分解能断面ＴＥＭ像の画像解析結果を示す図。 ＣＡＡＣ−ＯＳ膜およびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 スパッタリング法によるＣＡＡＣ−ＯＳ膜の成膜モデルを説明する模式図。 成膜装置の一例を示す上面図。 成膜装置の構成の一例を示す図。 試料の作製方法を説明する断面図。 試料の作製方法を説明する断面図。 試料のＶｇ−Ｉｄ特性を示す図。 試料のしきい値電圧のばらつきを示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１ａｔｏｍｉｃ％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体のＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が高くなることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
＜ＣＡＡＣ−ＯＳ膜の性質＞
以下では、本実施の形態に係る結晶性を有する酸化物半導体膜であるＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜について説明する。ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いている酸化物半導体膜である。
ＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物膜に対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野電子線回折パターンともいう。）を図２（Ａ）に示す。図２（Ａ）より、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが確認される。したがって、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２（Ｂ）に示す。図２（Ｂ）より、リング状の回折パターンが確認される。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる（図３（Ａ）参照。）。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＸＲＤを用いた構造解析からも、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても明瞭なピークが現れない（図３（Ｂ）参照。）。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定してφスキャンした場合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される（図３（Ｃ）参照。）。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向が不規則であることが確認できる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶領域同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
一般に、多結晶酸化亜鉛膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、図４（Ａ）に示すように、明確な結晶粒界を確認することができる。一方、同じ測定領域において、ＣＡＡＣ−ＯＳ膜を平面ＴＥＭ観察すると、図４（Ｂ）に示すように、結晶粒界を確認することができない。
さらに、ＣＡＡＣ−ＯＳ膜に対し、平面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能平面ＴＥＭ像ともいう。）を取得した（図５（Ａ１）参照。）。高分解能平面ＴＥＭ像であっても、ＣＡＡＣ−ＯＳ膜における明確な結晶粒界を確認することはできない。
ここで、図５（Ａ１）に示した高分解能平面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図５（Ａ２）に示す。このような画像処理を施すことにより、高分解能平面ＴＥＭ像からノイズを除き、周期性成分のみを抽出した実空間像を得ることができる。画像処理することで、結晶領域を際立たせることができ、金属原子が三角形状または六角形状に配列していることが明瞭となる。ただし、異なる結晶領域間で、金属原子の配列に規則性は見られないことがわかる。
また、ＣＡＡＣ−ＯＳ膜に対し、さらに拡大した高分解能平面ＴＥＭ像を取得した（図５（Ｂ１）参照。）。拡大された高分解能平面ＴＥＭ像であっても、ＣＡＡＣ−ＯＳ膜における明確な結晶粒界を確認することはできない。
ここで、図５（Ｂ１）に示した拡大された高分解能平面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図５（Ｂ２）に示す。拡大された高分解能平面ＴＥＭ像を画像処理すると、さらに明瞭に金属原子の配列を観察することができる。図５（Ｂ２）からは、金属原子が内角６０°の正三角形状、または内角１２０°の正六角形状に配列していることが確認できる。
次に、ＣＡＡＣ−ＯＳ膜において、各結晶領域が、面内方向でどのような繋がりを持っているかを確認するため、図６（Ａ）に示す高分解能平面ＴＥＭ像において、（１）、（２）、（３）で示す領域におけるナノビーム電子線回折パターンを取得し、それぞれ図６（Ｂ）、図６（Ｃ）、図６（Ｄ）に示す。なお、ナノビーム電子線回折パターンには、プローブ径が１ｎｍの電子線を用いた。
ナノビーム電子線回折パターンより、ＣＡＡＣ−ＯＳ膜は、六回対称の結晶格子を有することが示された。したがって、高分解能平面ＴＥＭ像におけるナノビーム電子線回折パターンからも、ＣＡＡＣ−ＯＳ膜がｃ軸配向性を有することが示唆される。また、局所的に、極めて高い結晶性を有していることが示された。
図６より、（１）、（２）、（３）で示した領域におけるナノビーム電子線回折パターンに着目すると、それぞれの回折パターンにおいてａ軸（白実線で表示）の角度が、少しずつ変化していることがわかる。具体的には、（１）のａ軸の角度を０°とすると、（２）のａ軸はｃ軸を中心に７．２°変化している。同様に、（１）のａ軸の角度を０°とすると、（３）のａ軸はｃ軸を中心に１０．２°変化している。したがって、ＣＡＡＣ−ＯＳ膜は、ｃ軸配向を維持したまま、異なる結晶領域が繋がった連続的な構造であると考えられる。
なお、レーザ結晶化したＩｎ−Ｇａ−Ｚｎ酸化物膜を、平面ＴＥＭ観察すると、図７（Ａ）に示すように、明確な結晶粒界を確認することができる。したがって、レーザ結晶化したＩｎ−Ｇａ−Ｚｎ酸化物膜は、多結晶酸化物半導体膜（多結晶ＯＳ膜）となる。
次に、多結晶ＯＳ膜において、各結晶領域が、面内方向でどのような繋がりを持っているかを確認するため、図７（Ａ）に示す平面ＴＥＭ像において、（１）、（２）、（３）で示す領域におけるナノビーム電子線回折パターンを取得し、それぞれ図７（Ｂ）、図７（Ｃ）、図７（Ｄ）に示す。なお、ナノビーム電子線回折パターンには、プローブ径が１ｎｍの電子線を用いた。
図７より、（１）、（２）、（３）で示した領域におけるナノビーム電子線回折パターンに着目すると、（２）で示した領域では、（１）および（３）で示した領域と重なった回折パターンとなる。したがって、多結晶ＯＳ膜の結晶粒界を電子線回折パターンから確認することができる。
次に、ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）した（図８（Ａ）参照。）。図８（Ａ）に示す断面ＴＥＭ像において、枠で囲んだ領域における断面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能断面ＴＥＭ像ともいう。）を取得した（図８（Ｂ）参照。）。
ここで、図８（Ｂ）に示した高分解能断面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図８（Ｃ）に示す。このような画像処理を施すことにより、高分解能断面ＴＥＭ像からノイズを除き、周期性成分のみを抽出した実空間像を得ることができる。画像処理することで、結晶領域を際立たせることができ、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列している。
図８（Ｂ）において、左から（１）、（２）、（３）で示す領域に分けることができる。それぞれの領域を一つの大きな結晶領域とみなすと、結晶領域の一つ一つの大きさは５０ｎｍ程度であることがわかる。このとき、（１）および（２）で示した領域間、（２）および（３）で示した領域間においても、明確な結晶粒界を確認できないことがわかる。また、図８（Ｃ）において、（１）および（２）で示した領域間、ならびに（２）および（３）で示した領域間は、互いに連接（連結）していることがわかる。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶領域は配向性を有していることがわかる。
なお、ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
＜ＣＡＡＣ−ＯＳ膜のモデル＞
以上のような性質を有する、基板上に設けられたＣＡＡＣ−ＯＳ膜の模式図を図１（Ａ）および図１（Ｂ）に示す。
図１（Ａ）は、基板１５０ａの原子サイズのレベルで平坦な表面（ａｔｏｍｉｃａｌｌｙ ｆｌａｔ ｓｕｒｆａｃｅ）上に設けられたＣＡＡＣ−ＯＳ膜１０３ａの断面模式図である。図１（Ｂ）は、凸面を有する基板１５０ｂ上に設けられたＣＡＡＣ−ＯＳ膜１０３ｂの断面模式図である。図１（Ａ）および図１（Ｂ）に示すように、ＣＡＡＣ−ＯＳ膜１０３ａおよびＣＡＡＣ−ＯＳ膜１０３ｂは、ペレット１００ａおよびペレット１００ｂと表記する複数の平板状の粒子が、基板１５０ａおよび基板１５０ｂの上面と向かい合って配置される。ペレット１００ａおよびペレット１００ｂは、側面が繋がることで、あたかも大きな一つの結晶領域となる場合がある。なお、ペレット１００ａとペレット１００ｂとを、区別することはできない。そのため、ペレット１００ａおよびペレット１００ｂをまとめて、便宜的にペレットと呼ぶことがある。
ペレット断面の構造を図１（Ｃ）に示す。ペレットは、ガリウム（Ｇａ）、亜鉛（Ｚｎ）および酸素（Ｏ）からなる第１の層（Ｇａ−Ｚｎ−Ｏ層ともいう。）と、第１の層上のインジウム（Ｉｎ）および酸素（Ｏ）からなる第２の層（Ｉｎ−Ｏ層ともいう。）と、第２の層上のガリウム（Ｇａ）、亜鉛（Ｚｎ）および酸素（Ｏ）からなる第３の層（Ｇａ−Ｚｎ−Ｏ層ともいう。）と、を有する単結晶、または損傷領域を含む結晶である。第１の層および第３の層は、それぞれがほとんどＧａ：Ｚｎ：Ｏ＝１：１：２の原子数比である。また、第２の層は、ほとんどＩｎ：Ｏ＝１：２の原子数比である。なお、ペレット断面の高さ（縦の長さ）は０．５ｎｍ以上０．９ｎｍ以下となることが多く、図１（Ｃ）に示す構造では０．６７ｎｍ程度となる。また、ペレット断面の幅（横の長さ）は１ｎｍ以上３ｎｍ以下となることが多い。したがって、ペレットが３個以上２０個以下だけ繋がった結晶領域は、３ｎｍ以上６０ｎｍ以下の大きさとなる。なお、一つの結晶領域は、３ｎｍ以上２０ｎｍ以下の大きさとなることが多い。なお、本明細書において、形状の複雑な物体の大きさは、物体の一断面における円相当径として表してもよい。物体の一断面における円相当径とは、物体の一断面と等しい面積となる正円の直径をいう。
ペレット上面の構造を図１（Ｄ）に示す。ペレットの最上層は、Ｇａ−Ｚｎ−Ｏ層である。ペレット上面におけるガリウムまたは亜鉛の原子配列は、三角形（正三角形）の繰り返しである、また、三角形が６個集まった六角形（正六角形）の原子配列を確認することもできる。したがって、ペレットの平面の形状は三角形（正三角形）となる場合が多い。また、三角形が、２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった形状は四角形（ひし形）となり、三角形（正三角形）が６個合わさった形状は六角形（正六角形）となる。
図１（Ｃ）および図１（Ｄ）に示したペレットの平面が、基板１５０ａまたは基板１５０ｂの上面と向かい合って配置されることで、図１（Ａ）および図１（Ｂ）に示すようなＣＡＡＣ−ＯＳ膜１０３ａおよびＣＡＡＣ−ＯＳ膜１０３ｂとなる。したがって、ＣＡＡＣ−ＯＳ膜１０３ａおよびＣＡＡＣ−ＯＳ膜１０３ｂに含まれる結晶のｃ軸は、基板１５０ａおよび基板１５０ｂの上面の法線ベクトルに平行な方向に配向する。
図１（Ａ）のように、基板１５０ａの平坦な表面上に設けられたＣＡＡＣ−ＯＳ膜１０３ａは、ペレット１００ａが並置した層が５段積み重なった構造を有する。基板１５０ａが平坦な表面を有するため、ＣＡＡＣ−ＯＳ膜１０３ａは、ペレット１００ａ間に隙間が生じにくい。なお、図１（Ａ）では、ペレット１００ａが並置した層が５段積み重なった構造のＣＡＡＣ−ＯＳ膜１０３ａを示したが、これに限定されない。例えば、ペレット１００ａが並置した層がｎ段（ｎは自然数。）積み重なった構造のＣＡＡＣ−ＯＳ膜１０３ａであっても構わない。
図１（Ｂ）のように、基板１５０ｂの凸面上に設けられたＣＡＡＣ−ＯＳ膜１０３ｂは、ペレット１００ｂが凸面に沿って並置した層が５段積み重なった構造を有する。基板１５０ｂが凸面を有するため、図１（Ａ）と比べると、ＣＡＡＣ−ＯＳ膜１０３ｂは、ペレット１００ｂ間に隙間が生じやすい場合がある。ただし、ペレット１００ｂ間で分子間力が働き、凸面上であってもペレット間の隙間はなるべく小さくなるように配列する。したがって、凸面上であっても高い結晶性を有する酸化物半導体膜とすることができる。これは、凸凹面上、凹面上などであっても同様である。なお、図１（Ｂ）では、ペレット１００ｂが並置した層が５段積み重なった構造のＣＡＡＣ−ＯＳ膜１０３ｂを示したが、これに限定されない。例えば、ペレット１００ｂが並置した層がｎ段（ｎは自然数。）積み重なった構造のＣＡＡＣ−ＯＳ膜１０３ｂであっても構わない。
なお、ペレット間の隙間は、酸化亜鉛によって埋められる可能性がある。当該酸化亜鉛は、非晶質酸化亜鉛または結晶性酸化亜鉛である可能性がある。
このように、ＣＡＡＣ−ＯＳ膜の密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳ膜の密度は６．３ｇ／ｃｍ３程度となる。
図９に、スパッタリング法で成膜したＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物膜（図９（Ａ）参照。）、およびそのターゲット（図９（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いた。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いた。
図９（Ａ）および図９（Ｂ）を比較すると、ＣＡＡＣ−ＯＳ膜と、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
＜ＣＡＡＣ−ＯＳ膜の作製方法＞
このように複雑な構造が、あたかもターゲットから転写されたかのように成膜されることは、後述する成膜モデルによって説明することができる。
モデルの説明の前に、ターゲットの劈開面について図１０を用いて説明する。図１０に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図１０（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図１０（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出した。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いた。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いた。また、汎関数には、ＧＧＡ ＰＢＥを用いた。また、カットオフエネルギーは４００ｅＶとした。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出した。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出した。
図１０に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行った。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１０（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１０（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図１０（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図１０（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出した。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出した。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（表１参照。）。
この計算により、図１０に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなった。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかった。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図１０（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ＩｎＧａＺｎＯ４の結晶の最小単位は、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層であると考えられる。したがって、ペレットの断面は、図１（Ｃ）に示した構造を有する可能性が高いと考えられる。ペレットは、二つの劈開面で分離された構造である。そのため、ペレットを劈開ユニット（Ｃｌｅａｖａｇｅ ｕｎｉｔ）と呼ぶこともできる。
＜ＣＡＡＣ−ＯＳ膜の成膜モデル＞
ＣＡＡＣ−ＯＳ膜は、結晶中の劈開面を利用して成膜することができる。以下では、スパッタリング法によるＣＡＡＣ−ＯＳ膜の成膜モデルについて説明する。
ここでは、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価した。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図１１（Ａ）に、上面構造を図１１（Ｂ）に示す。なお、図１１（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図１１（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とした。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させた。
図１２（Ａ）は、図１１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図１２（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図１２では、図１１（Ａ）に示した固定層の一部を省略して示す。
図１２（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図１０（Ａ）に示した第２の面に対応する劈開面から亀裂が生じた。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかった。
一方、図１２（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図１０（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかった。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかった。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、ペレットが剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかった。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。ペレットに含まれる損傷領域の修復については後述する。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査した。
図１３（Ａ）に、図１１に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図１３（Ａ）は、図１１から図１２（Ａ）の間の期間に対応する。
図１３（Ａ）より、アルゴンが上から数えて第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかった。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図１１（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
また、図１３（Ｂ）に、図１１に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図１３（Ｂ）は、図１１から図１２（Ａ）の間の期間に対応する。
一方、図１３（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第５層（Ｉｎ−Ｏ層）まで到達しないことがわかった。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図１１（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆された。
また、亀裂の深さの違いを保存則の観点から検討した。エネルギー保存則および運動量保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は式（３）のように表すことができる。
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかった。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかった。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかった。次に、スパッタされたペレットが堆積してＣＡＡＣ−ＯＳ膜を形成するモデルについて、図１４を用いて説明する。
図１４は、スパッタリング法によりＣＡＡＣ−ＯＳ膜が成膜される様子を示した成膜室内の模式図である。
ターゲット１８０は、バッキングプレート１６０上に接着されている。ターゲット１８０およびバッキングプレート１６０下には、マグネット１７０ａ、マグネット１７０ｂおよびマグネット１７０ｃが配置される。マグネット１７０ａ、マグネット１７０ｂおよびマグネット１７０ｃによって、ターゲット１８０上には磁力線１９０で表される磁界が生じている。なお、マグネット１７０ａおよびマグネット１７０ｃはバッキングプレート１６０側をＳ極としており、マグネット１７０ｂはバッキングプレート１６０側をＮ極としているが、これに限定されない。例えば、マグネット１７０ａおよびマグネット１７０ｃはバッキングプレート１６０側をＮ極とし、マグネット１７０ｂはバッキングプレート１６０側をＳ極としても構わない。
ターゲット１８０は、劈開面１８５を有する。ターゲット１８０には、複数の劈開面１８５が存在するが、ここでは理解を容易にするため一つのみを示す。
基板１５０は、ターゲット１８０と向かい合うように配置している。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、低圧（０．１Ｐａから１０Ｐａ程度）に制御される。ここで、ターゲット１８０に一定以上の電圧を印加することで、放電が始まり、プラズマが確認される。なお、ターゲット１８０上の磁界によって、領域１３０は高密度プラズマ領域となる。領域１３０では、成膜ガスがイオン化することで、イオン１２０が形成される。イオン１２０は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン１２０は、電界によってターゲット１８０側に加速され、やがてターゲット１８０と衝突する。このとき、劈開面１８５から平板状（ペレット状）のスパッタ粒子であるペレット１００が剥離し、叩き出される。
ペレット１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット１００の平面の形状は、三角形（正三角形）となる場合や、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった形状は四角形（ひし形）となり、三角形（正三角形）が６個合わさった形状は六角形（正六角形）となる。図１４には、ペレット１００の代表的な形状として、平面が正三角形の形状、平面がひし形の形状、平面がひし形を２個並べた形状、平面が正六角形の形状の場合を示す。
ペレット１００は、領域１３０を通過する際にプラズマから電荷を受け取ることで、端部が負または正に帯電する場合がある。図１４には、ペレット１００の平面が正六角形である場合と、平面が正三角形である場合について、拡大図を示している。拡大図に示すように、ペレット１００の端部は、酸素で終端され、当該酸素が負に帯電する可能性がある。ペレット１００は、端部が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。
叩き出されたペレット１００が、基板１５０に到達するまでの動きとして想定される例を示す。例えば、ペレット１００は、プラズマ中を直線的に飛ぶ。ペレット１００は、基板１５０に近づくと、基板１５０との間に急速に斥力が生じる。基板１５０との間の斥力は、主として、ペレット１００は電荷を帯びていることに起因する。例えば、既にほかのペレット１００が堆積している領域が近づいてくると、電気的に反発しあうことで斥力が生じる。この斥力の影響により、ペレット１００は、基板１５０上でわずかに浮いた状態となる。ここで、基板１５０が加熱されており、高温（例えば１５０℃以上４００℃以下程度）である場合、ペレット１００は徐々に高度を下げながら基板１５０上を移動（マイグレーション）する。その後、既に堆積しているほかのペレット１００の側面まで到達すると、分子間力が働いて側面同士が弱く結合する。以上のようなモデルにより、ペレット１００が基板１５０上に堆積していくと考えられる。したがって、ペレット１００はａｂ面と平行な平面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳ膜１０３を得ることができる。
叩き出されたペレット１００が、基板１５０に到達するまでの動きとして想定される、前述の例と異なる例を示す。例えば、ペレット１００は、プラズマ中を凧のように飛翔し、ひらひらと基板１５０上に舞い降りていく。ペレット１００は電荷を帯びているため、既にほかのペレット１００が堆積している領域が近づいてくると、斥力が生じる。ここで、基板１５０が加熱されており、高温（例えば１５０℃以上４００℃以下程度）である場合、ペレット１００はハンググライダーのように基板１５０上を滑空（マイグレーション）する。その後、既に堆積しているほかのペレット１００の側面まで到達すると、分子間力が働いて側面同士が弱く結合する。以上のようなモデルにより、ペレット１００が基板１５０上に堆積していくと考えられる。したがって、ペレット１００はａｂ面と平行な平面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳ膜１０３を得ることができる。
したがって、ＣＡＡＣ−ＯＳ膜１０３は、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳ膜１０３が成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板１５０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
ペレット１００は、酸素欠損（Ｖｏ）の形成エネルギーを考慮すると、スパッタ時にインジウムと隣接する酸素が脱離することで損傷領域が形成される場合がある。したがって、インジウムの原子数比の高いＣＡＡＣ−ＯＳ膜１０３を成膜する場合、損傷領域を修復すること（酸素欠損を埋めること）が重要となる。
酸素を用いてＣＡＡＣ−ＯＳ膜１０３を成膜する場合、ペレット１００に含まれる損傷領域は、堆積と同時に基板１５０上で酸素雰囲気下における加熱処理が行われて修復される場合がある。また、成膜時に修復しきらなかった損傷領域についても、ＣＡＡＣ−ＯＳ膜１０３を成膜した後に、酸素雰囲気下または酸素を含む雰囲気下における加熱処理を行うことで、修復できる場合がある。なお、酸素雰囲気下または酸素を含む雰囲気下で加熱処理（２５０℃以上６００℃以下、好ましくは４００℃以上５００℃以下）を行う前に、窒素雰囲気下における加熱処理（２５０℃以上６００℃以下、好ましくは４００℃以上５００℃以下）を行った場合、ＣＡＡＣ−ＯＳ膜１０３中の水素濃度を低減しつつ、損傷領域を修復することができて好ましい。
ＣＡＡＣ−ＯＳ膜１０３中の損傷領域は、上述の方法で低減することができる。一方、ペレット１００が損傷領域を含むために、良質なＣＡＡＣ−ＯＳ膜１０３を成膜できる場合がある。
ペレット１００が損傷領域を含む場合、ペレット１００の側面が、安定なＩｎ−Ｏとなる場合や、Ｉｎ−Ｏから酸素（Ｏ）が脱離して酸素欠損（Ｖｏ）が形成され、不安定なＩｎ−Ｖｏとなる場合がある。このようなペレット１００同士が結合する場合、即ちＩｎ−ＯにＶｏ−Ｉｎ（便宜的にＩｎとＶｏの順番を入れ替えて記載）が近づくことで、Ｉｎ−ＶｏのＶｏサイトにＩｎ−ＯのＯが入り、安定なＩｎ−Ｏ−Ｉｎ結合となる。そのため、多少側面の位置がずれても滑らかにペレット１００同士が繋がると考えられる。したがって、ペレット１００が損傷領域を含むために、良質なＣＡＡＣ−ＯＳ膜１０３を成膜できる場合がある。
なお、イオン１２０がターゲット１８０に衝突した際には、ペレット１００以外にもターゲットを構成する原子がスパッタされる可能性があるが、原子の質量はペレット１００と比べると非常に小さく、真空ポンプによってそのほとんどが成膜室の外に排気されてしまうと考えられる。
ここまでは、ターゲット１８０がホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含む場合のＣＡＡＣ−ＯＳ膜１０３の成膜モデルについて考察しているが、ターゲット１８０が２種以上の構造を有しても構わない。例えば、以下では、ターゲット１８０が、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶、およびＺｎＯを含む場合のＣＡＡＣ−ＯＳ膜１０３の成膜モデルについて説明する。
ターゲット１８０が、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶、および酸化亜鉛を含む場合、基板１５０には酸化亜鉛の粒子が先に到達することになる。基板１５０に到達した酸化亜鉛の粒子は、基板加熱によって結晶化する。なお、酸化亜鉛の結晶は六方晶となる。したがって、結晶化した酸化亜鉛は六角形状に原子が配列した薄い層（少なくとも一原子層、好ましくは０．１ｎｍ以上１０ｎｍ以下の厚さの層）を形成する。当該酸化亜鉛層は、十分に薄いため、結晶粒界はほとんど見られない。
次に、薄い酸化亜鉛層上にＩｎＧａＺｎＯ４のペレット１００が堆積する。このとき、酸化亜鉛層が六角形状の原子配列を有することにより、当該六角形上にぴったりとペレット１００が配置される。つまり、酸化亜鉛層は、ＣＡＡＣ−ＯＳ膜１０３の潤滑油のような役割を果たすことになる。その後も、ｉｎ−ｓｉｔｕで酸化亜鉛層を形成しつつ、ペレット１００が堆積していくことで、高い結晶性を有する（ＤＯＳの低い）ＣＡＡＣ−ＯＳ膜を成膜することができる。
なお、ターゲット１８０が酸化亜鉛を含む場合、図１（Ａ）および図１（Ｂ）に示したペレット間の隙間には酸化亜鉛が存在する可能性がある。このとき、ペレットの隙間に存在する酸化亜鉛は、隙間の形状にもよるが、非晶質酸化亜鉛を含む可能性が高いと考えられる。
また、例えば、以下では、ターゲット１８０が、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶、およびホモロガス構造を有するＩｎＧａＺｎ２Ｏ５の結晶を含む場合のＣＡＡＣ−ＯＳ膜１０３の成膜モデルについて説明する。なお、ホモロガス構造を有するＩｎＧａＺｎ２Ｏ５の結晶は、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶にＺｎ−Ｏ層が１層加わった構造を有する。
ターゲット１８０が、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶、およびホモロガス構造を有するＩｎＧａＺｎ２Ｏ５の結晶を含む場合、基板１５０にはＩｎＧａＺｎＯ４の結晶およびＩｎＧａＺｎ２Ｏ５の結晶から形成されたペレット１００が到達することになる。基板１５０に到達したＩｎＧａＺｎＯ４のペレット１００は、前述のモデルと同様に堆積していくと考えられる。
一方、ＩｎＧａＺｎ２Ｏ５のペレット１００は、Ｚｎ−Ｏ層と、ＧａーＺｎ−Ｏ層と、Ｉｎ−Ｏ層と、Ｇａ−Ｚｎ−Ｏ層と、がこの順番に積み重なった形状を有する。ＩｎＧａＺｎ２Ｏ５のペレット１００は、ＩｎＧａＺｎＯ４のペレット１００と同様に基板１５０まで到達するが、基板１５０が高温であるために、Ｚｎ−Ｏ層がガス化して排気されると考えられる。したがって、ＩｎＧａＺｎ２Ｏ５のペレット１００も、基板１５０に堆積する際には、ＩｎＧａＺｎＯ４のペレット１００と同様の形状（ＧａーＺｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層が、この順番に積み重なった形状）となる。
即ち、ターゲット１８０が、ＩｎＧａＺｎＯ４の結晶およびＩｎＧａＺｎ２Ｏ５の結晶を含む場合も、ターゲット１８０が、ＩｎＧａＺｎＯ４の結晶を含む場合と同様のＣＡＡＣ−ＯＳ膜１０３を成膜することができる。
なお、ターゲット１８０が、ホモロガス構造ではないＩｎ−Ｇａ−Ｚｎ酸化物の構造（例えば、ガリウムの一部をインジウムに置換したスピネル構造など）を含む場合、ＣＡＡＣ−ＯＳ膜１０３を成膜することができない場合がある。
例えば、ペレット１００に混ざって、スピネル構造から剥離した結晶性粒子が基板１５０に堆積した場合、成膜される膜にはスピネル構造が含まれることになる。したがって、膜中で物性が不均一となり、トランジスタの半導体膜として用いても、良好な電気特性が得られない場合がある。
したがって、ターゲット１８０は、ホモロガス構造ではないＩｎ−Ｇａ−Ｚｎ酸化物の構造（例えば、スピネル構造）を含まない、または含まれる割合が少ないことが好ましい。例えば、ターゲット１８０全体に占める、ホモロガス構造ではないＩｎ−Ｇａ−Ｚｎ酸化物の構造（例えば、スピネル構造）の割合が、１０体積％未満、好ましくは５体積％未満、さらに好ましくは２体積％未満、より好ましくは１体積％未満とするとよい。
また、ターゲット１８０はインジウムを一定量以上含むことが好ましい。前述したように、ペレット１００はＩｎ−Ｏ層をＧａ−Ｚｎ−Ｏ層などで挟んだ形状を有している。即ち、Ｉｎ−Ｏ層はペレット１００の芯のような役割を果たしている。したがって、Ｉｎ−Ｏ層がなくなると、ペレット１００は形状を維持することが困難となり、成膜パーティクル（成膜ゴミ）となってしまう場合がある。例えば、ターゲット１８０全体に含まれるインジウムの割合は、１原子％以上、好ましくは２原子％以上、さらに好ましくは５原子％以上、より好ましくは１０原子％以上とするとよい。
トランジスタの半導体膜にＣＡＡＣ−ＯＳ膜を用いる場合、ターゲット１８０は、例えば、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝ｘ１：ｙ１：ｚ１とすると、ｘ１／ｙ１は、１／３以上６以下、さらには１以上６以下であって、ｚ１／ｙ１は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ１／ｙ１を１以上６以下とすることで、ＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２、Ｉｎ：Ｇａ：Ｚｎ＝５：５：６などがある。
または、トランジスタの半導体膜を保護する酸化物半導体膜としてＣＡＡＣ−ＯＳ膜を用いる場合、ターゲット１８０は、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝ｘ２：ｙ２：ｚ２とすると、ｘ２／ｙ２＜ｘ１／ｙ１であって、ｚ２／ｙ２は、１／３以上６以下、さらには１以上６以下であることが好ましい。なお、ｚ２／ｙ２を１以上６以下とすることで、ＣＡＡＣ−ＯＳ膜が形成されやすくなる。ターゲットの金属元素の原子数比の代表例としては、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２、Ｉｎ：Ｇａ：Ｚｎ＝１：３：３、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６、Ｉｎ：Ｇａ：Ｚｎ＝１：３：８、Ｉｎ：Ｇａ：Ｚｎ＝１：６：４などがある。
また、ターゲット１８０は、高い結晶性を有すると好ましい。高い結晶性を有するためには、ターゲット１８０中の不純物濃度を低減することが効果的である。例えば、ターゲット１８０の純度を、３Ｎ以上、好ましくは４Ｎ以上、さらに好ましくは５Ｎ以上、より好ましくは６Ｎ以上とするとよい。特に、シリコンは、ターゲット１８０の結晶性を低下させるだけでなく、トランジスタの半導体膜にＩｎ−Ｇａ−Ｚｎ酸化物膜を用いた際にも、電気特性を悪化させ、信頼性を低下させてしまう場合があるため、極力排除することが好ましい。具体的には、ターゲット１８０中のシリコン濃度を、５０重量ｐｐｍ未満、好ましくは２０重量ｐｐｍ未満、さらに好ましくは１０重量ｐｐｍ未満、より好ましくは５重量ｐｐｍ未満とするとよい。
なお、ターゲット１８０中のアルカリ金属濃度を、それぞれ１０重量ｐｐｍ未満、好ましくは５重量ｐｐｍ未満、さらに好ましくは２重量ｐｐｍ未満とするとよい。また、アルカリ土類金属濃度を、それぞれ５重量ｐｐｍ未満、好ましくは２重量ｐｐｍ未満、さらに好ましくは１重量ｐｐｍ未満とするとよい。また、ハロゲン濃度を、それぞれ１０重量ｐｐｍ未満、好ましくは５重量ｐｐｍ未満、さらに好ましくは２重量ｐｐｍ未満とするとよい。また、ホウ素濃度、マグネシウム濃度、リン濃度、銅濃度およびゲルマニウム濃度を、それぞれ５重量ｐｐｍ未満、好ましくは２重量ｐｐｍ未満、さらに好ましくは１重量ｐｐｍ未満とするとよい。また、窒素濃度を、２０重量ｐｐｍ未満、好ましくは１０重量ｐｐｍ未満、さらに好ましくは５重量ｐｐｍ未満、より好ましくは２重量ｐｐｍ未満とするとよい。不純物濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）、グロー放電質量分析法（ＧＤＭＳ：Ｇｌｏｗ Ｄｉｓｃｈａｒｇｅ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）または誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）などによって測定することができる。
以上に示した成膜モデルにより、高い結晶性を有するＣＡＡＣ−ＯＳ膜を得ることができる。また、原理上、ＣＡＡＣ−ＯＳ膜は、原子サイズのレベルで平坦な表面上ではなく、凸面上であっても成膜可能なことが理解できる。
＜成膜装置＞
以下では、前述したＣＡＡＣ−ＯＳ膜を成膜することが可能な成膜装置について説明する。
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図１５および図１６を用いて説明する。
図１５は、枚葉式マルチチャンバーの成膜装置７００の上面図を模式的に示している。成膜装置７００は、基板を収容するカセットポート７６１と、基板のアライメントを行うアライメントポート７６２と、を備える大気側基板供給室７０１と、大気側基板供給室７０１から、基板を搬送する大気側基板搬送室７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室７０３ｂと、真空中の基板の搬送を行う搬送室７０４と、基板の加熱を行う基板加熱室７０５と、ターゲットが配置され成膜を行う成膜室７０６ａ、７０６ｂ、７０６ｃと、を有する。
なお、カセットポート７６１は、図１５に示すように複数（図１５においては、３つ）有していてもよい。
また、大気側基板搬送室７０２は、ロードロック室７０３ａおよびアンロードロック室７０３ｂと接続され、ロードロック室７０３ａおよびアンロードロック室７０３ｂは、搬送室７０４と接続され、搬送室７０４は、基板加熱室７０５、成膜室７０６ａ、成膜室７０６ｂ、成膜室７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ７６４が設けられており、大気側基板供給室７０１と、大気側基板搬送室７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室７０２および搬送室７０４は、搬送ロボット７６３を有し、ガラス基板を搬送することができる。
また、基板加熱室７０５は、プラズマ処理室を兼ねると好ましい。成膜装置７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や加熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図１５に示す成膜装置７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図１６に示す。
図１６（Ａ）は、基板加熱室７０５と、搬送室７０４の断面を示しており、基板加熱室７０５は、基板を収容することができる複数の加熱ステージ７６５を有している。なお、図１６（Ａ）において、加熱ステージ７６５は、７段の構成について示すが、これに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ７６５の段数を増やすことで複数の基板を同時に加熱処理できるため、生産性が向上するため好ましい。また、基板加熱室７０５は、バルブを介して真空ポンプ７７０と接続されている。真空ポンプ７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室７０５は、マスフローコントローラ７８０を介して、精製機７８１と接続される。なお、マスフローコントローラ７８０および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室７０４は、搬送ロボット７６３を有している。搬送ロボット７６３は、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室７０４は、バルブを介して真空ポンプ７７０と、クライオポンプ７７１と、接続されている。このような構成とすることで、搬送室７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ７７１を用いて排気される。
また、例えば、クライオポンプ７７１は、搬送室７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図１６（Ｂ）は、成膜室７０６ｂと、搬送室７０４と、ロードロック室７０３ａの断面を示している。
ここで、図１６（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図１６（Ｂ）に示す成膜室７０６ｂは、ターゲット７６６と、防着板７６７と、基板ステージ７６８と、を有する。なお、ここでは基板ステージ７６８には、基板７６９が設置されている。基板ステージ７６８は、図示しないが、基板７６９を保持する基板保持機構や、基板７６９を裏面から加熱する裏面ヒーター等を備えていてもよい。
なお、基板ステージ７６８は、成膜時に床面に対して概略垂直状態に保持され、基板受け渡し時には床面に対して概略水平状態に保持される。なお、図１６（Ｂ）中において、破線で示す箇所が基板受け渡し時の基板ステージ７６８の保持される位置となる。このような構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板７６９に付着する確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ７６８を床面に対して垂直（９０°）状態に保持すると、基板７６９が落下する可能性があるため、基板ステージ７６８の床面に対する角度は、８０°以上９０°未満とすることが好ましい。
また、防着板７６７は、ターゲット７６６からスパッタリングされる粒子が不要な領域に推積することを抑制できる。また、防着板７６７は、累積されたスパッタリング粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、または防着板７６７の表面に凹凸を設けてもよい。
また、成膜室７０６ｂは、ガス加熱機構７８２を介してマスフローコントローラ７８０と接続され、ガス加熱機構７８２はマスフローコントローラ７８０を介して精製機７８１と接続される。ガス加熱機構７８２により、成膜室７０６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構７８２、マスフローコントローラ７８０、および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
成膜室７０６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
なお、成膜室７０６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室７０６ｂは、バルブを介してターボ分子ポンプ７７２および真空ポンプ７７０と接続される。
また、成膜室７０６ｂは、クライオトラップ７５１が設けられる。
クライオトラップ７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ７５１が成膜室７０６ｂに接続された構成としている。クライオトラップ７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
なお、成膜室７０６ｂの排気方法は、これに限定されず、先の搬送室７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室７０４の排気方法を成膜室７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）と同様の構成としてもよい。
なお、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図１６（Ｂ）に示す搬送室７０４、およびロードロック室７０３ａと、図１６（Ｃ）に示す大気側基板搬送室７０２、および大気側基板供給室７０１の詳細について以下説明を行う。なお、図１６（Ｃ）は、大気側基板搬送室７０２、および大気側基板供給室７０１の断面を示している。
図１６（Ｂ）に示す搬送室７０４については、図１６（Ａ）に示す搬送室７０４の記載を参照する。
ロードロック室７０３ａは、基板受け渡しステージ７５２を有する。ロードロック室７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室７０３ａの圧力が大気圧になった時に、大気側基板搬送室７０２に設けられている搬送ロボット７６３から基板受け渡しステージ７５２に基板を受け取る。その後、ロードロック室７０３ａを真空引きし、減圧状態としたのち、搬送室７０４に設けられている搬送ロボット７６３が基板受け渡しステージ７５２から基板を受け取る。
また、ロードロック室７０３ａは、バルブを介して真空ポンプ７７０、およびクライオポンプ７７１と接続されている。真空ポンプ７７０、およびクライオポンプ７７１の排気系の接続方法は、搬送室７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図１５に示すアンロードロック室７０３ｂは、ロードロック室７０３ａと同様の構成とすることができる。
大気側基板搬送室７０２は、搬送ロボット７６３を有する。搬送ロボット７６３により、カセットポート７６１とロードロック室７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室７０２、および大気側基板供給室７０１の上方にＨＥＰＡフィルター（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室７０１は、複数のカセットポート７６１を有する。カセットポート７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物膜を得ることができる。
上述した成膜装置を用いることで、ＣＡＡＣ−ＯＳ膜中の水素濃度を、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜中の炭素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜を、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
以上の成膜装置を用いることで、ＣＡＡＣ−ＯＳ膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、ＣＡＡＣ−ＯＳ膜に接する膜を成膜することで、ＣＡＡＣ−ＯＳ膜に接する膜からＣＡＡＣ−ＯＳ膜へ不純物が混入することを抑制できる。
ＣＡＡＣ−ＯＳ膜は、トランジスタなどに好適な半導体膜である。本実施例では、ＣＡＡＣ−ＯＳ膜をトランジスタの半導体膜に用いた例を示す。
なお、比較として半導体膜に多結晶ＯＳ膜を用いた比較例試料を同一基板内に設けた。
以下では、実施例試料および比較例試料の作製方法について、図１７および図１８を用いて説明する。
まず、ガラス基板上に、厚さが３００ｎｍの酸化シリコン膜を成膜し、化学的機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、上面を平坦化した。次に、厚さが１０ｎｍの酸化アルミニウム膜を成膜した（図１７（Ａ）参照。）。なお、酸化アルミニウム膜は、後の工程におけるレーザ光照射において、酸化シリコン膜が溶融して半導体膜（ここでは、ＣＡＡＣ−ＯＳ膜）と混合しないようにするために設けられる。
次に、実施の形態に示した方法を用いて、ＣＡＡＣ−ＯＳ膜を成膜した（図１７（Ｂ）参照。）。
次に、ＣＡＡＣ−ＯＳ膜の一部にエネルギー密度３９１ｍＪ／ｍ２のレーザ光を照射し、ＣＡＡＣ−ＯＳ膜の一部を多結晶ＯＳ膜に変質させた（図１７（Ｃ）参照。）。なお、レーザ光の照射には、波長３０８ｎｍのエキシマレーザ装置を用いた。
次に、ＣＡＡＣ−ＯＳ膜および多結晶ＯＳ膜を島状に加工した（図１７（Ｄ）参照。）。
次に、ソース電極およびドレイン電極として機能する、厚さが１００ｎｍのタングステン膜を形成した。次に、ゲート絶縁膜として機能する、厚さが１００ｎｍの酸化シリコン膜を成膜した（図１８（Ａ）参照。）。
次に、ゲート電極として機能する、厚さが３５ｎｍの窒化タンタル膜、および厚さが１３５ｎｍのタングステン膜を、この順に形成した（図１８（Ｂ）参照。）。
次に、保護絶縁膜として機能する、厚さが５０ｎｍの酸化アルミニウム膜、および厚さが３００ｎｍの酸化シリコン膜を、この順に形成することで、実施例試料および比較例試料を作製した（図１８（Ｃ）参照。）。
以上のようにして作製した実施例試料および比較例試料において、二種類の大きさのトランジスタに対し、電気特性（Ｖｇ−Ｉｄ特性）を測定した（図１９参照。）。Ｖｇ−Ｉｄ特性の測定は、ドレイン電圧が０．１Ｖまたは３Ｖとし、ゲート電圧（Ｖｇ）を−２０Ｖから２０Ｖまで０．２５Ｖステップで掃引したときのドレイン電流（Ｉｄ）を測定することで行った。なお、第１のトランジスタはチャネル長（Ｌ）が３μｍでチャネル幅（Ｗ）が１０μｍ、第２のトランジスタはチャネル長（Ｌ）が０．８μｍでチャネル幅（Ｗ）が１０μｍとした。
図１９より、ＣＡＡＣ−ＯＳ膜を用いた実施例試料は、多結晶ＯＳ膜を用いた比較例試料と比べ、Ｖｇ−Ｉｄ特性のばらつきが小さいことがわかった。しきい値電圧のばらつき（３σ）は、実施例試料および比較例試料のＶｇ−Ｉｄ特性において、第１のトランジスタ（Ｌ ３μｍ）では、実施例試料が０．１３Ｖとなり、比較例試料が２．８３Ｖとなった。また、第２のトランジスタ（Ｌ ０．８μｍ）では、実施例試料が０．８３Ｖとなり、比較例試料が３．９８Ｖとなった（図２０参照。）。
実施例試料および比較例試料におけるトランジスタのＶｇ−Ｉｄ特性のばらつきは、ＣＡＡＣ−ＯＳ膜と多結晶ＯＳ膜との結晶粒界の有無に起因すると考えられる。
本実施例より、トランジスタの半導体膜にＣＡＡＣ−ＯＳ膜を用いることで、電気特性のばらつきの小さいトランジスタが得られることがわかる。
１００ ペレット
１００ａ ペレット
１００ｂ ペレット
１０３ ＣＡＡＣ−ＯＳ膜
１０３ａ ＣＡＡＣ−ＯＳ膜
１０３ｂ ＣＡＡＣ−ＯＳ膜
１２０ イオン
１３０ 領域
１５０ 基板
１５０ａ 基板
１５０ｂ 基板
１６０ バッキングプレート
１７０ａ マグネット
１７０ｂ マグネット
１７０ｃ マグネット
１８０ ターゲット
１８５ 劈開面
１９０ 磁力線
７００ 成膜装置
７０１ 大気側基板供給室
７０２ 大気側基板搬送室
７０３ａ ロードロック室
７０３ｂ アンロードロック室
７０４ 搬送室
７０５ 基板加熱室
７０６ａ 成膜室
７０６ｂ 成膜室
７０６ｃ 成膜室
７５１ クライオトラップ
７５２ ステージ
７６１ カセットポート
７６２ アライメントポート
７６３ 搬送ロボット
７６４ ゲートバルブ
７６５ 加熱ステージ
７６６ ターゲット
７６７ 防着板
７６８ 基板ステージ
７６９ 基板
７７０ 真空ポンプ
７７１ クライオポンプ
７７２ ターボ分子ポンプ
７８０ マスフローコントローラ
７８１ 精製機
７８２ ガス加熱機構

Claims (10)

  1. 基板上の酸化物半導体膜であって、
    前記酸化物半導体膜は、複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を有し、
    前記複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の平面が、前記基板の上面と向かい合って配置され、
    透過型電子顕微鏡によって、前記複数の平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物間の結晶粒界が確認されないことを特徴とする酸化物半導体膜。
  2. 請求項１において、
    前記複数の平板上の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物は積み重なっていることを特徴とする酸化物半導体膜。
  3. 請求項１または請求項２において、
    前記平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の一つは、平面の円相当径が１ｎｍ以上３ｎｍ以下であることを特徴とする酸化物半導体膜。
  4. 請求項１乃至請求項３のいずれか一において、
    前記平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の一つは、厚さが０．５ｎｍ以上０．９ｎｍ以下であることを特徴とする酸化物半導体膜。
  5. 請求項１乃至請求項４のいずれか一において、
    さらに前記平板状の結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれない領域を有し、前記領域は酸化亜鉛を有することを特徴とする酸化物半導体膜。
  6. 請求項５において、
    前記領域が非晶質構造を有することを特徴とする酸化物半導体膜。
  7. イオンを衝突させることによって、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を含むターゲットから、第１の層と、第２の層と、第３の層と、第４の層と、が順に積み重なった平板状のＩｎ−Ｇａ−Ｚｎ酸化物を剥離し、
    前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物を基板上に堆積した後、前記第２の層をガス化する酸化物半導体膜の作製方法であって、
    前記第１の層は、ガリウム、亜鉛、酸素を有し、
    前記第２の層は、亜鉛、酸素を有し、
    前記第３の層は、インジウム、酸素を有し、
    前記第４の層は、ガリウム、亜鉛および酸素を有することを特徴とする酸化物半導体膜の作製方法。
  8. 請求項７において、
    前記ターゲットに含まれる前記結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物の組成式がＩｎＧａＺｎ２Ｏ５であることを特徴とする酸化物半導体膜の作製方法。
  9. 請求項７または請求項８において、
    前記イオンが、酸素の陽イオンであることを特徴とする酸化物半導体膜の作製方法。
  10. 請求項７乃至請求項９のいずれか一において、
    前記平板状のＩｎ−Ｇａ−Ｚｎ酸化物の端部にある酸素原子を、プラズマ中で負に帯電させることを特徴とする酸化物半導体膜の作製方法。
JP2014101935A 2013-05-21 2014-05-16 酸化物半導体膜 Expired - Fee Related JP6420968B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014101935A JP6420968B2 (ja) 2013-05-21 2014-05-16 酸化物半導体膜

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013106735 2013-05-21
JP2013106735 2013-05-21
JP2014101935A JP6420968B2 (ja) 2013-05-21 2014-05-16 酸化物半導体膜

Publications (3)

Publication Number Publication Date
JP2015005731A true JP2015005731A (ja) 2015-01-08
JP2015005731A5 JP2015005731A5 (ja) 2017-06-22
JP6420968B2 JP6420968B2 (ja) 2018-11-07

Family

ID=51933537

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014101935A Expired - Fee Related JP6420968B2 (ja) 2013-05-21 2014-05-16 酸化物半導体膜

Country Status (5)

Country Link
US (1) US9824888B2 (ja)
JP (1) JP6420968B2 (ja)
KR (1) KR20160009626A (ja)
TW (1) TW201504152A (ja)
WO (1) WO2014188983A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125049A1 (en) * 2015-02-02 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide and manufacturing method thereof
WO2016143747A1 (ja) * 2015-03-11 2016-09-15 株式会社トプコン スパッタリング装置

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107015297A (zh) * 2012-09-28 2017-08-04 Hoya株式会社 眼镜镜片
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor
WO2017199128A1 (en) 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
WO2019005090A1 (en) * 2017-06-30 2019-01-03 Intel Corporation SOURCE AND DRAIN CONTACTS OF SEMICONDUCTOR OXIDE DEVICE COMPRISING GRADUATED INDIUM LAYERS
US11384425B2 (en) * 2017-07-13 2022-07-12 Purdue Research Foundation Method of enhancing electrical conduction in gallium-doped zinc oxide films and films made therefrom
CN108950502B (zh) * 2018-07-23 2022-12-13 张家港康得新光电材料有限公司 一种面板成膜设备
CN110972508B (zh) * 2019-03-04 2022-05-03 京东方科技集团股份有限公司 薄膜晶体管及薄膜晶体管的制造方法
PL442495A1 (pl) * 2022-10-11 2024-04-15 Instytut Wysokich Ciśnień Polskiej Akademii Nauk Sposób wytwarzania półprzewodnikowej warstwy azotku galu o przewodnictwie typu n

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
WO2012073844A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2012231133A (ja) * 2011-04-13 2012-11-22 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、及び半導体装置
JP2012256825A (ja) * 2010-11-03 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013048217A (ja) * 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の処理方法および半導体装置の作製方法

Family Cites Families (115)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS6379791A (ja) * 1986-09-22 1988-04-09 Matsushita Electric Ind Co Ltd 薄膜製造法
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI654689B (zh) * 2008-12-26 2019-03-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI617029B (zh) * 2009-03-27 2018-03-01 半導體能源研究所股份有限公司 半導體裝置
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
WO2011036999A1 (en) 2009-09-24 2011-03-31 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR101945306B1 (ko) 2009-11-28 2019-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 적층 산화물 재료, 반도체 장치 및 반도체 장치의 제작 방법
KR102181898B1 (ko) 2010-12-17 2020-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 재료 및 반도체 장치
US9331206B2 (en) 2011-04-22 2016-05-03 Semiconductor Energy Laboratory Co., Ltd. Oxide material and semiconductor device
KR20190095563A (ko) * 2011-06-08 2019-08-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US20130341180A1 (en) 2012-06-22 2013-12-26 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for using the same
WO2014002916A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for manufacturing oxide film
JP5654648B2 (ja) 2012-08-10 2015-01-14 株式会社半導体エネルギー研究所 金属酸化物膜
TWI652822B (zh) 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003856A (ja) * 2009-06-22 2011-01-06 Fujifilm Corp 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2011100979A (ja) * 2009-10-08 2011-05-19 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、および半導体装置
JP2012256825A (ja) * 2010-11-03 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
WO2012073844A1 (en) * 2010-12-03 2012-06-07 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2012231133A (ja) * 2011-04-13 2012-11-22 Semiconductor Energy Lab Co Ltd 酸化物半導体膜、及び半導体装置
JP2013048217A (ja) * 2011-07-22 2013-03-07 Semiconductor Energy Lab Co Ltd 酸化物半導体膜の処理方法および半導体装置の作製方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125049A1 (en) * 2015-02-02 2016-08-11 Semiconductor Energy Laboratory Co., Ltd. Oxide and manufacturing method thereof
JP2016145146A (ja) * 2015-02-02 2016-08-12 株式会社半導体エネルギー研究所 酸化物およびその作製方法
US9704707B2 (en) 2015-02-02 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Oxide and manufacturing method thereof
CN107207252A (zh) * 2015-02-02 2017-09-26 株式会社半导体能源研究所 氧化物及其制造方法
US10157738B2 (en) 2015-02-02 2018-12-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
CN107207252B (zh) * 2015-02-02 2021-04-30 株式会社半导体能源研究所 氧化物及其制造方法
WO2016143747A1 (ja) * 2015-03-11 2016-09-15 株式会社トプコン スパッタリング装置
JP2016169401A (ja) * 2015-03-11 2016-09-23 株式会社トプコン スパッタリング装置

Also Published As

Publication number Publication date
JP6420968B2 (ja) 2018-11-07
US20140346500A1 (en) 2014-11-27
WO2014188983A1 (en) 2014-11-27
US9824888B2 (en) 2017-11-21
TW201504152A (zh) 2015-02-01
KR20160009626A (ko) 2016-01-26

Similar Documents

Publication Publication Date Title
JP6420968B2 (ja) 酸化物半導体膜
JP6445271B2 (ja) 半導体装置
US20230260785A1 (en) Method for manufacturing sputtering target, method for forming oxide film, and transistor
JP6965389B2 (ja) トランジスタの作製方法
JP2015046595A (ja) 酸化物半導体膜の作製方法
JP6460605B2 (ja) 半導体装置の作製方法
JP2014241409A (ja) 半導体装置、半導体装置の作製方法、及び半導体装置の製造装置
US10557192B2 (en) Method for using sputtering target and method for forming oxide film
JP2017043843A (ja) 成膜装置
JP2015078445A (ja) スパッタリング用ターゲット
JP6302635B2 (ja) スパッタリング用ターゲットの作製方法
JP2015201640A (ja) 半導体装置、モジュールおよび電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170515

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170515

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180918

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181015

R150 Certificate of patent or registration of utility model

Ref document number: 6420968

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees