JP6445271B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6445271B2
JP6445271B2 JP2014156797A JP2014156797A JP6445271B2 JP 6445271 B2 JP6445271 B2 JP 6445271B2 JP 2014156797 A JP2014156797 A JP 2014156797A JP 2014156797 A JP2014156797 A JP 2014156797A JP 6445271 B2 JP6445271 B2 JP 6445271B2
Authority
JP
Japan
Prior art keywords
film
transistor
oxide semiconductor
semiconductor film
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2014156797A
Other languages
English (en)
Other versions
JP2015046594A (ja
Inventor
山崎　舜平
舜平 山崎
将志 津吹
将志 津吹
将志 太田
将志 太田
大力　浩二
浩二 大力
高橋　正弘
正弘 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2014156797A priority Critical patent/JP6445271B2/ja
Publication of JP2015046594A publication Critical patent/JP2015046594A/ja
Application granted granted Critical
Publication of JP6445271B2 publication Critical patent/JP6445271B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/421—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer
    • H10D86/423—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs having a particular composition, shape or crystalline structure of the active layer comprising semiconductor materials not belonging to the Group IV, e.g. InGaZnO
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3426—Oxides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3434—Deposited materials, e.g. layers characterised by the chemical composition being oxide semiconductor materials

Landscapes

  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、例えば、半導体膜、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置に関する。または、半導体膜、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置の製造方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置の駆動方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能し得る装置全般をいい、電気光学装置、表示装置、記憶装置、半導体回路および電子機器などは、半導体装置に含まれる場合や半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体膜を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体膜としてシリコン膜が知られている。
トランジスタの半導体膜に用いられるシリコン膜は、用途によって非晶質シリコン膜と多結晶シリコン膜とが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコン膜を用いると好適である。一方、駆動回路を一体形成した高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコン膜を用いると好適である。多結晶シリコン膜は、非晶質シリコン膜に対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年は、酸化物半導体膜が注目されている。例えば、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタが開示されている（特許文献１参照。）。酸化物半導体膜は、スパッタリング法などを用いて成膜できるため、大型の表示装置を構成するトランジスタの半導体膜に用いることができる。また、酸化物半導体膜を用いたトランジスタは、高い電界効果移動度を有するため、駆動回路を一体形成した高機能の表示装置を実現できる。また、非晶質シリコン膜を用いたトランジスタの生産設備の一部を改良して利用することが可能であるため、設備投資を抑えられるメリットもある。
ところで、１９８５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶の合成が報告されている（非特許文献１参照。）。また、１９９５年には、Ｉｎ−Ｇａ−Ｚｎ酸化物がホモロガス構造をとり、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは自然数。）という組成式で記述されることが報告されている（非特許文献２参照。）。
また、２０１２年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物膜を用いたトランジスタについて報告されている（非特許文献３参照。）。ここでは、ＣＡＡＣ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌ）を有するＩｎ−Ｇａ−Ｚｎ酸化物膜は、結晶粒界が明確に確認されないことが報告されている。
特開２００６−１６５５２８号公報
Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ １９８５ ｖｏｌ．６０ ｐｐ．３８２−３８４ Ｎ． Ｋｉｍｉｚｕｋａ， Ｍ． Ｉｓｏｂｅ， ａｎｄ Ｍ． Ｎａｋａｍｕｒａ： Ｊｏｕｒｎａｌ ｏｆ Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍｉｓｔｒｙ １９９５ ｖｏｌ．１１６ ｐ１７０−ｐ１７８ Ｓ． Ｙａｍａｚａｋｉ， Ｊ． Ｋｏｙａｍａ， Ｙ． Ｙａｍａｍｏｔｏ， ａｎｄ Ｋ． Ｏｋａｍｏｔｏ： ＳＩＤ ２０１２ ＤＩＧＥＳＴ １８３−１８６
トランジスタの半導体膜などに適用可能な、結晶性の酸化物半導体膜を提供することを課題の一とする。特に、結晶粒界などの欠陥の少ない結晶性の酸化物半導体膜を提供することを課題の一とする。
または、酸化物半導体膜を用いた半導体装置を提供することを課題の一とする。または、新規な半導体装置を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、基板上の結晶性酸化物半導体膜であって、酸化物半導体膜は、電子線のプローブ径が１ｎｍである透過電子回折装置を用いて、一次元的に７００ｎｍの範囲で観察箇所を変化させたとき、不連続点を示す透過電子回折パターンが観測される箇所が５箇所以下の領域を有する酸化物半導体膜である。
または、本発明の一態様は、基板上の（００ｘ）面（ｘは自然数）に配向性を有する結晶性酸化物半導体膜であって、酸化物半導体膜は、電子線のプローブ径が１ｎｍである透過電子回折装置を用いて、酸化物半導体膜の断面に対して垂直に電子線を入射しながら、一次元的に７００ｎｍの範囲で観察箇所を変化させたとき、入射方位＜０１０＞に対する（００ｘ）面以外を含む透過電子回折パターンが観測される箇所が８箇所以下の領域を有する酸化物半導体膜である。
なお、酸化物半導体膜は、インジウム、ガリウムおよび亜鉛を有すると好ましい。
または、本発明の一態様は、上述の酸化物半導体膜を用いた半導体装置である。
トランジスタの半導体膜などに適用可能な、結晶性の酸化物半導体膜を提供することができる。特に、結晶粒界などの欠陥の少ない結晶性の酸化物半導体膜を提供することができる。
または、酸化物半導体膜を用いた半導体装置を提供することができる。
成膜室を説明する模式図。 ＣＡＡＣ−ＯＳ膜の成膜モデルを説明する模式図、およびペレットを示す図。 ＣＡＡＣ−ＯＳ膜などを説明する断面図。 ＣＡＡＣ−ＯＳ膜の透過電子回折パターンを示す図。 ＣＡＡＣ−ＯＳ膜およびターゲットのＸ線回折装置による解析結果を示す図。 酸化亜鉛膜およびＣＡＡＣ−ＯＳ膜の平面ＴＥＭ像を示す図。 ＣＡＡＣ−ＯＳ膜の高分解能平面ＴＥＭ像、およびその画像解析結果を示す図。 ＣＡＡＣ−ＯＳ膜の断面ＴＥＭ像、高分解能断面ＴＥＭ像、および高分解能断面ＴＥＭ像の画像解析結果を示す図。 透過電子回折測定装置の一例を示す図。 透過電子回折パターンの測定方法を示す図およびフローチャート。 ＩｎＧａＺｎＯ４の結晶を説明する図。 原子が衝突する前のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後のＩｎＧａＺｎＯ４の構造などを説明する図。 原子が衝突した後の原子の軌跡を説明する図。 ＣＡＡＣ−ＯＳ膜およびターゲットの断面ＨＡＡＤＦ−ＳＴＥＭ像。 成膜装置の一例を示す上面図。 成膜装置の構成の一例を示す図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一部を示す断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係るトランジスタの一例を示す上面図および断面図。 本発明の一態様に係る表示装置の一例を示すブロック図及び回路図。 本発明の一態様に係る表示装置の一例を示す上面図および断面図。 本発明の一態様に係る半導体記憶装置の一例を示す回路図およびタイミングチャート。 本発明の一態様に係る半導体記憶装置の一例を示すブロック図および回路図。 本発明の一態様に係るＣＰＵの一例を示すブロック図。 本発明の一態様に係る半導体装置の設置例を示す図。 試料の平面ＴＥＭ像を示す図。 試料の深さに対する銅濃度のプロファイルを示す図。 試料の断面ＴＥＭ像および透過電子回折パターンの測定範囲を示す図。 試料の透過電子回折パターンを示す図。 試料の断面ＴＥＭ像および透過電子回折パターンの測定範囲を示す図。 試料の透過電子回折パターンを示す図。 試料の断面ＴＥＭ像および透過電子回折パターンの測定範囲を示す図。 試料の透過電子回折パターンを示す図。 試料の深さに対する銅濃度のプロファイルを示す図。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体膜の不純物とは、例えば、半導体膜を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体膜にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体膜が酸化物半導体膜である場合、半導体膜の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体膜の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体膜がシリコン層である場合、半導体膜の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
＜ＣＡＡＣ−ＯＳ膜の性質＞
以下では、本実施の形態に係る結晶性を有する酸化物半導体膜であるＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜について説明する。ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いている酸化物半導体膜である。
ＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物膜に対し、試料面に平行な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターン（制限視野透過電子回折パターンともいう。）を図４（Ａ）に示す。図４（Ａ）より、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが確認される。したがって、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直な方向からプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図４（Ｂ）に示す。図４（Ｂ）より、リング状の回折パターンが確認される。
なお、本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる（図５（Ａ）参照。）。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＸＲＤを用いた構造解析からも、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても明瞭なピークが現れない（図５（Ｂ）参照。）。これに対し、ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定してφスキャンした場合、（１１０）面と等価な結晶面に帰属されるピークが６本観察される（図５（Ｃ）参照。）。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳ膜は、ａ軸およびｂ軸の配向が不規則であることが確認できる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、明確な結晶領域同士の境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
一般に、多結晶酸化亜鉛膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、図６（Ａ）に示すように、明確な結晶粒界を確認することができる。一方、同じ測定領域において、ＣＡＡＣ−ＯＳ膜を平面ＴＥＭ観察すると、図６（Ｂ）に示すように、結晶粒界を確認することができない。
さらに、ＣＡＡＣ−ＯＳ膜に対し、平面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能平面ＴＥＭ像ともいう。）を取得した（図７（Ａ１）参照。）。高分解能平面ＴＥＭ像であっても、ＣＡＡＣ−ＯＳ膜における明確な結晶粒界を確認することはできない。
ここで、図７（Ａ１）に示した高分解能平面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図７（Ａ２）に示す。このような画像処理を施すことにより、高分解能平面ＴＥＭ像からノイズを除き、周期性成分のみを抽出した実空間像を得ることができる。画像処理することで、結晶領域を際立たせることができ、金属原子が三角形状または六角形状に配列していることを明瞭に確認できる。ただし、異なる結晶領域間で、金属原子の配列に規則性は見られないことがわかる。
また、さらに、ＣＡＡＣ−ＯＳ膜に対し、拡大した高分解能平面ＴＥＭ像を取得した（図７（Ｂ１）参照。）。拡大された高分解能平面ＴＥＭ像であっても、ＣＡＡＣ−ＯＳ膜における明確な結晶粒界を確認することはできない。
ここで、図７（Ｂ１）に示した拡大された高分解能平面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図７（Ｂ２）に示す。拡大された高分解能平面ＴＥＭ像を画像処理すると、さらに明瞭に金属原子の配列を観察することができる。図７（Ｂ２）からは、金属原子が内角６０°の正三角形状、または内角１２０°の正六角形状に配列していることが確認できる。
次に、ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）した（図８（Ａ）参照。）。図８（Ａ）に示す断面ＴＥＭ像において、枠で囲んだ領域における断面ＴＥＭ観察による明視野像および回折パターンの複合解析像（高分解能断面ＴＥＭ像ともいう。）を取得した（図８（Ｂ）参照。）。
ここで、図８（Ｂ）に示した高分解能断面ＴＥＭ像をフーリエ変換し、フィルタを掛けた後で、逆フーリエ変換した像を図８（Ｃ）に示す。このような画像処理を施すことにより、高分解能断面ＴＥＭ像からノイズを除き、周期性成分のみを抽出した実空間像を得ることができる。画像処理することで、結晶領域を際立たせることができ、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列している。
図８（Ｂ）において、左から（１）、（２）、（３）で示す領域に分けることができる。それぞれの領域を一つの大きな結晶領域とみなすと、結晶領域の一つ一つの大きさは５０ｎｍ程度であることがわかる。このとき、（１）および（２）で示した領域間、（２）および（３）で示した領域間においても、明確な結晶粒界を確認できないことがわかる。また、図８（Ｃ）において、（１）および（２）で示した領域間、ならびに（２）および（３）で示した領域間は、互いに連接（連結）していることがわかる。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶領域は配向性を有していることがわかる。
このように高分解能ＴＥＭ像を画像解析したとしても、良好なＣＡＡＣ−ＯＳ膜であれば結晶粒界を確認することは難しい。そこで、以下では、透過電子回折測定装置を用いてＣＡＡＣ−ＯＳ膜にも適用可能な構造解析方法について説明する。
図９（Ａ）に、電子銃室１０と、電子銃室１０の下の光学系１２と、光学系１２の下の試料室１４と、試料室１４の下の光学系１６と、光学系１６の下の観察室２０と、観察室２０に設置されたカメラ１８と、観察室２０の下のフィルム室２２と、を有する透過電子回折測定装置を示す。カメラ１８は、観察室２０内部に向けて設置される。なお、フィルム室２２を有さなくても構わない。
また、図９（Ｂ）に、図９（Ａ）で示した透過電子回折測定装置内部の構造を示す。透過電子回折測定装置内部では、電子銃室１０に設置された電子銃から放出された電子が、光学系１２を介して試料室１４に配置された物質２８に照射される。物質２８を通過した電子は、光学系１６を介して観察室２０内部に設置された蛍光板３２に入射する。蛍光板３２では、入射した電子の強度に応じたパターンが現れることで透過電子回折パターンを測定することができる。
カメラ１８は、蛍光板３２を向いて設置されており、蛍光板３２に現れたパターンを撮影することが可能である。カメラ１８のレンズの中央、および蛍光板３２の中央を通る直線と、蛍光板３２の上面と、の為す角度は、例えば、１５°以上８０°以下、３０°以上７５°以下、または４５°以上７０°以下とする。該角度が小さいほど、カメラ１８で撮影される透過電子回折パターンは歪みが大きくなる。ただし、あらかじめ該角度がわかっていれば、得られた透過電子回折パターンの歪みを補正することも可能である。なお、カメラ１８をフィルム室２２に設置しても構わない場合がある。例えば、カメラ１８をフィルム室２２に、電子２４の入射方向と対向するように設置してもよい。この場合、蛍光板３２の裏面から歪みの少ない透過電子回折パターンを撮影することができる。
カメラ１８は、撮影した像を、記憶媒体に記憶することができる。例えば、カメラ１８をコンピュータと接続し、コンピュータに撮影した像を映し出すことも可能である。コンピュータを介して像を映し出すことによって、例えば、高感度撮影に特有のノイズを除去することなども可能となる。また、カメラ１８の傾きに起因した透過電子回折パターンの歪みの除去された像を映し出すことも可能となる。また、透過電子回折パターンの変化をその場で解析することも可能となるため、新規な結晶構造の解析に高い効果を発揮できる。
カメラ１８としては、例えば、天体観察用などの高感度カメラを用いればよい。カメラ１８として、例えば、０．００２ルクス以下、好ましくは０．００１ルクス以下、さらに好ましくは０．０００５ルクス以下、より好ましくは０．０００２ルクス以下の照度でも撮影可能であるカメラを用いる。カメラ１８として、例えば、１／４インチ以上、好ましくは１／３インチ以上、さらに好ましくは１／２．３インチ以上、より好ましくは、２／３インチ以上のＣＣＤイメージセンサを有するカメラを用いる。
また、カメラ１８は、例えば、逆光補正機能を有すると好ましい。逆光補正機能を有することで、透過波起因の発光が明るすぎても他の透過電子回折パターンを認識できる場合がある。また、カメラ１８として、例えば、透過波起因の発光によって、焼きつきを起こさないカメラを用いると好ましい。
蛍光板３２は、電子からエネルギーを受け取ることで発光する機能を有する。したがって、該機能を有すれば、蛍光体を塗った板に限定されるものではなく、例えば、他の発光体などを塗った板などに置き換えることも可能である。蛍光板３２としては、例えば、電子からエネルギーを受け取ることによって、紫外光、可視光（青色光、緑色光、赤色光など）、赤外光などを発光する物質を用いればよい。
試料室１４には、試料である物質２８を固定するためのホルダが設置されている。ホルダは、物質２８を通過する電子を透過するような構造をしている。ホルダは、例えば、物質２８を加熱する機能を有していてもよい。また、ホルダは、例えば、物質２８を回転させる機能を有していてもよい。また、ホルダは、例えば、物質２８をＸ軸、Ｙ軸、Ｚ軸などに移動させる機能を有していてもよい。ホルダの移動機能は、例えば、１ｎｍ以上１０ｎｍ以下、５ｎｍ以上５０ｎｍ以下、１０ｎｍ以上１００ｎｍ以下、５０ｎｍ以上５００ｎｍ以下、１００ｎｍ以上１μｍ以下などの範囲で移動させる精度を有すればよい。これらの範囲は、物質２８の構造によって最適な範囲を設定すればよい。
光学系１２には、集束レンズなどを用いればよい。例えば、三種以上の集束レンズおよび収束絞りを通過した電子２４を、対物レンズを介して試料室１４の物質２８に照射させればよい。
光学系１６には、中間レンズおよび投影レンズを用いればよい。例えば、物質２８を通過した電子２４を、対物レンズ、および三種以上の中間レンズを通過させ、投影レンズを介して観察室２０の蛍光板３２に入射させればよい。
電子銃室１０には、熱電子放出型または電界放出型の電子銃を用いればよい。特に、電界放射型の電子銃を用いると、微細な電子線を放出することができ、また高い電流密度が得られるため好ましい。なお、電子銃のエミッタには、タングステン（タングステンを酸化ジルコニウムで被覆したエミッタなどを含む）や六ホウ化ランタン（ＬａＢ６）などを用いればよい。
フィルム室２２は、フィルムまたはイメージングプレートが配置可能である。
次に、上述した透過電子回折測定装置を用いて、物質の透過電子回折パターンを測定する方法について説明する。
図１０（Ａ１）、図１０（Ａ２）および図１０（Ａ３）には、蛍光板３２に現れる透過電子回折パターンの変化を示す。また、図１０（Ｂ）には、透過電子回折パターンの変化をフローチャートで示す。
まず、図１０（Ａ１）に示すような輝点の透過電子回折パターンが観測される（図１０（Ｂ）ステップＳ１２１参照。）。
ここで、例えば、物質における電子の照射位置を変化させることで、物質の構造が変化していく様子を確認することができる。例えば、図１０（Ａ１）から図１０（Ａ２）への間で、結晶方位が回転していく様子が観測される。さらに、物質における電子の照射位置を変化させることで、例えば、図１０（Ａ２）から図１０（Ａ３）への間で、さらに結晶方位が回転していく様子が観測される（図１０（Ｂ）ステップＳ１２２参照。）。
即ち、図１０のような結果が得られれば、物質は、結晶粒界を有さないＣＡＡＣ−ＯＳ膜のような構造を有することがわかる。
一方、物質における電子の照射位置を変化させたときに、不連続点を示す透過電子回折パターンが観測される場合がある。不連続点とは、例えば、複数種の構造を示す透過電子回折パターンが同時に観測される場合、複数種の結晶方位を示す透過電子回折パターンが同時に観測される場合などがある。このような結果が得られたときは、当該観測箇所に結晶粒界が存在することを示すと考えることができる。したがって、質の高いＣＡＡＣ−ＯＳ膜であれば、例えば、照射位置を一次元的に７００ｎｍの範囲で変化させながら同測定を行った場合、不連続点を示す透過電子回折パターンが観測される箇所が５箇所以下、好ましくは３箇所以下、さらに好ましくは２箇所以下、より好ましくは０箇所となる。なお、測定範囲は一例であり、７００ｎｍに限定されない。例えば、５μｍ、２μｍ、１μｍ、２００ｎｍの測定範囲としてもよい。その場合、測定範囲の長さに応じて、不連続点を示す透過電子回折パターンが観察される箇所は増減する。測定範囲を２００ｎｍ未満としても構わない。その場合、不連続点を示す透過電子回折パターンが観察される箇所は１箇所以下となる。
また、同測定において、特に膜断面に対して垂直に電子を入射させた場合、入射方位＜０１０＞に対する（００ｘ）面（ｘは自然数）以外を含む透過電子回折パターンが観測される場合がある。具体的には、入射方位＜２１０＞に対する（００９）面、または入射方位＜０１０＞に対する（１１１）面などが観測される場合がある。このような結果が得られたときは、当該観測箇所にＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造が存在することを示すと考えることができる。したがって、質の高いＣＡＡＣ−ＯＳ膜であれば、例えば、膜断面に対して垂直に電子を入射させ、照射位置を一次元的に７００ｎｍの範囲で変化させながら同測定を行った場合、入射方位＜０１０＞に対する（００ｘ）面以外を含む透過電子回折パターンが観測される箇所が８箇所以下、好ましくは５箇所以下、さらに好ましくは３箇所以下、より好ましくは２箇所となる。
このような透過電子回折パターンの測定方法を用いれば、物質の微小な領域における構造変化を見出すことができる。そのため、ＣＡＡＣ−ＯＳ膜のようなＴＥＭなどで構造解析が困難な物質の評価が可能となる場合がある。
なお、ＣＡＡＣ−ＯＳ膜は、不純物濃度の低い酸化物半導体膜である。不純物は、水素、炭素、シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純物は、キャリアトラップやキャリア発生源となる場合がある。
また、ＣＡＡＣ−ＯＳ膜は、欠陥準位密度の低い酸化物半導体膜である。例えば、酸化物半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによってキャリア発生源となることがある。
不純物濃度が低く、欠陥準位密度が低い（酸素欠損の少ない）ことを、高純度真性または実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。したがって、当該酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性（ノーマリーオンともいう。）になることが少ない。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる場合がある。
＜ＣＡＡＣ−ＯＳ膜の作製方法＞
以下では、ＣＡＡＣ−ＯＳ膜の作製方法について説明する。
まずは、ターゲットの劈開面について図１１を用いて説明する。図１１に、ＩｎＧａＺｎＯ４の結晶の構造を示す。なお、図１１（Ａ）は、ｃ軸を上向きとし、ｂ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。また、図１１（Ｂ）は、ｃ軸に平行な方向からＩｎＧａＺｎＯ４の結晶を観察した場合の構造を示す。なお、ターゲットは、ＩｎＧａＺｎＯ４の結晶を含む多結晶構造を有する。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出した。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いた。なお、擬ポテンシャルには、ウルトラソフト型の擬ポテンシャルを用いた。また、汎関数には、ＧＧＡ ＰＢＥを用いた。また、カットオフエネルギーは４００ｅＶとした。
初期状態における構造のエネルギーは、セルサイズを含めた構造最適化を行った後に導出した。また、各面で劈開後の構造のエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出した。
図１１に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、第１の面、第２の面、第３の面、第４の面のいずれかで劈開した構造を作製し、セルサイズを固定した構造最適化計算を行った。ここで、第１の面は、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１１（Ａ）参照。）。第２の面は、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間の結晶面であり、（００１）面（またはａｂ面）に平行な結晶面である（図１１（Ａ）参照。）。第３の面は、（１１０）面に平行な結晶面である（図１１（Ｂ）参照。）。第４の面は、（１００）面（またはｂｃ面）に平行な結晶面である（図１１（Ｂ）参照。）。
以上のような条件で、各面で劈開後の構造のエネルギーを算出した。次に、劈開後の構造のエネルギーと初期状態における構造のエネルギーとの差を、劈開面の面積で除すことで、各面における劈開しやすさの尺度である劈開エネルギーを算出した。なお、構造のエネルギーは、構造に含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。
計算の結果、第１の面の劈開エネルギーは２．６０Ｊ／ｍ２、第２の面の劈開エネルギーは０．６８Ｊ／ｍ２、第３の面の劈開エネルギーは２．１８Ｊ／ｍ２、第４の面の劈開エネルギーは２．１２Ｊ／ｍ２であることがわかった（表１参照。）。
この計算により、図１１に示したＩｎＧａＺｎＯ４の結晶の構造において、第２の面における劈開エネルギーが最も低くなった。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面（劈開面）であることがわかった。したがって、本明細書において、劈開面と記載する場合、最も劈開しやすい面である第２の面のことを示す。
Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間である第２の面に劈開面を有するため、図１１（Ａ）に示すＩｎＧａＺｎＯ４の結晶は、二つの第２の面と等価な面で分離することができる。したがって、ＩｎＧａＺｎＯ４の結晶の最小単位は、Ｇａ−Ｚｎ−Ｏ層、Ｉｎ−Ｏ層およびＧａ−Ｚｎ−Ｏ層の３層であると考えられる。
＜ＣＡＡＣ−ＯＳ膜の成膜モデル＞
ＣＡＡＣ−ＯＳ膜は、結晶中の劈開面を利用して成膜することができる。以下では、スパッタリング法によるＣＡＡＣ−ＯＳ膜の成膜モデルについて説明する。
ここでは、古典分子動力学計算により、ターゲットとしてホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を仮定し、当該ターゲットをアルゴン（Ａｒ）または酸素（Ｏ）によりスパッタした場合の劈開面について評価した。計算に用いたＩｎＧａＺｎＯ４の結晶（２６８８原子）の断面構造を図１２（Ａ）に、上面構造を図１２（Ｂ）に示す。なお、図１２（Ａ）に示す固定層は、位置が変動しないよう原子の配置を固定した層である。また、図１２（Ａ）に示す温度制御層は、常に一定の温度（３００Ｋ）とした層である。
古典分子動力学計算には、富士通株式会社製Ｍａｔｅｒｉａｌｓ Ｅｘｐｌｏｒｅｒ５．０を用いた。なお、初期温度を３００Ｋ、セルサイズを一定、時間刻み幅を０．０１フェムト秒、ステップ数を１０００万回とした。計算では、当該条件のもと、原子に３００ｅＶのエネルギーを与え、ＩｎＧａＺｎＯ４の結晶のａｂ面に垂直な方向からセルに原子を入射させた。
図１３（Ａ）は、図１２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射してから９９．９ピコ秒（ｐｓｅｃ）後の原子配列を示す。また、図１３（Ｂ）は、セルに酸素が入射してから９９．９ピコ秒後の原子配列を示す。なお、図１３では、図１２（Ａ）に示した固定層の一部を省略して示す。
図１３（Ａ）より、アルゴンがセルに入射してから９９．９ピコ秒までに、図１１（Ａ）に示した第２の面に対応する劈開面から亀裂が生じた。したがって、ＩｎＧａＺｎＯ４の結晶に、アルゴンが衝突した場合、最上面を第２の面（０番目）とすると、第２の面（２番目）に大きな亀裂が生じることがわかった。
一方、図１３（Ｂ）より、酸素がセルに入射してから９９．９ピコ秒までに、図１１（Ａ）に示した第２の面に対応する劈開面から亀裂が生じることがわかった。ただし、酸素が衝突した場合は、ＩｎＧａＺｎＯ４の結晶の第２の面（１番目）において大きな亀裂が生じることがわかった。
したがって、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットの上面から原子（イオン）が衝突すると、ＩｎＧａＺｎＯ４の結晶は第２の面に沿って劈開し、平板状の粒子（以下ペレット）が剥離することがわかる。また、このとき、ペレットの大きさは、アルゴンを衝突させた場合よりも、酸素を衝突させた場合の方が小さくなることがわかった。
なお、上述の計算から、剥離したペレットは損傷領域を含むことが示唆される。ペレットに含まれる損傷領域は、損傷によって生じた欠陥に酸素を反応させることで修復できる場合がある。ペレットに含まれる損傷領域の修復については後述する。
そこで、衝突させる原子の違いによって、ペレットの大きさが異なることについて調査した。
図１４（Ａ）に、図１２に示したＩｎＧａＺｎＯ４の結晶を有するセルにアルゴンが入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図１４（Ａ）は、図１２から図１３（Ａ）の間の期間に対応する。
図１４（Ａ）より、アルゴンが上から数えて第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが上から数えて第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が上から数えて第６層（Ｇａ−Ｚｎ−Ｏ層）の近傍まで到達することがわかった。なお、ガリウムと衝突したアルゴンは、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットにアルゴンを衝突させた場合、図１２（Ａ）における第２の面（２番目）に亀裂が入ると考えられる。
また、図１４（Ｂ）に、図１２に示したＩｎＧａＺｎＯ４の結晶を有するセルに酸素が入射した後、０ピコ秒から０．３ピコ秒までにおける各原子の軌跡を示す。したがって、図１４（Ｂ）は、図１２から図１３（Ａ）の間の期間に対応する。
一方、図１４（Ｂ）より、酸素が第１層（Ｇａ−Ｚｎ−Ｏ層）のガリウム（Ｇａ）と衝突すると、当該ガリウムが第３層（Ｇａ−Ｚｎ−Ｏ層）の亜鉛（Ｚｎ）と衝突した後、当該亜鉛が第５層（Ｉｎ−Ｏ層）まで到達しないことがわかった。なお、ガリウムと衝突した酸素は、外に弾き飛ばされる。したがって、ＩｎＧａＺｎＯ４の結晶を含むターゲットに酸素を衝突させた場合、図１２（Ａ）における第２の面（１番目）に亀裂が入ると考えられる。
本計算からも、ＩｎＧａＺｎＯ４の結晶は、原子（イオン）が衝突した場合、劈開面から剥離することが示唆された。
また、亀裂の深さの違いを保存則の観点から検討した。エネルギー保存則および運動量保存則は、式（１）および式（２）のように示すことができる。ここで、Ｅは衝突前のアルゴンまたは酸素の持つエネルギー（３００ｅＶ）、ｍＡはアルゴンまたは酸素の質量、ｖＡは衝突前のアルゴンまたは酸素の速度、ｖ’Ａは衝突後のアルゴンまたは酸素の速度、ｍＧａはガリウムの質量、ｖＧａは衝突前のガリウムの速度、ｖ’Ｇａは衝突後のガリウムの速度である。
アルゴンまたは酸素の衝突が弾性衝突であると仮定すると、ｖＡ、ｖ’Ａ、ｖＧａおよびｖ’Ｇａの関係は式（３）のように表すことができる。
式（１）、式（２）および式（３）より、ｖＧａを０とすると、アルゴンまたは酸素が衝突した後のガリウムの速度ｖ’Ｇａは、式（４）のように表すことができる。
式（４）において、ｍＡにアルゴンの質量または酸素の質量を代入し、それぞれの原子が衝突した後のガリウムの速度を比較する。アルゴンおよび酸素の衝突前に持つエネルギーが同じである場合、アルゴンが衝突した場合の方が、酸素が衝突した場合よりも１．２４倍ガリウムの速度が高いことがわかった。したがって、ガリウムの持つエネルギーもアルゴンが衝突した場合の方が、酸素が衝突した場合よりも速度の二乗分だけ高くなる。
アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも、衝突後のガリウムの速度（エネルギー）が高くなることがわかった。したがって、アルゴンを衝突させた場合の方が、酸素を衝突させた場合よりも深い位置に亀裂が生じたと考えられる。
以上の計算により、ホモロガス構造を有するＩｎＧａＺｎＯ４の結晶を含むターゲットをスパッタすると、劈開面から剥離し、ペレットが形成されることがわかった。次に、スパッタされたペレットが堆積してＣＡＡＣ−ＯＳ膜を成膜するモデルについて、図２（Ａ）を用いて説明する。
図２（Ａ）は、スパッタリング法によりＣＡＡＣ−ＯＳ膜が成膜される様子を示した成膜室内の模式図である。
ターゲット１３０は、バッキングプレート上に接着されている。ターゲット１３０およびバッキングプレート下には、複数のマグネットが配置される。該複数のマグネットによって、ターゲット１３０上には磁界が生じている。
ターゲット１３０は、劈開面１０５を有する。ターゲット１３０には、複数の劈開面１０５が存在するが、ここでは理解を容易にするため一つのみを示す。
基板１２０は、ターゲット１３０と向かい合うように配置しており、その距離ｄ（ターゲット−基板間距離（Ｔ−Ｓ間距離）ともいう。）は０．０１ｍ以上１ｍ以下、好ましくは０．０２ｍ以上０．５ｍ以下とする。成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５０体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。ここで、ターゲット１３０に一定以上の電圧を印加することで、放電が始まり、プラズマ１０７が確認される。なお、ターゲット１３０上の磁界によって、ターゲット１３０の近傍は高密度プラズマ領域となる。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン１０１が形成される。イオン１０１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
イオン１０１は、電界によってターゲット１３０側に加速され、やがてターゲット１３０と衝突する。このとき、劈開面１０５から平板状（ペレット状）のスパッタ粒子であるペレット１００ａおよびペレット１００ｂが剥離し、叩き出される。なお、ペレット１００ａおよびペレット１００ｂは、イオン１０１の衝突の衝撃によって、構造に歪みが生じる場合がある。
ペレット１００ａは、三角形、特に正三角形の平面を有する平板状またはペレット状のスパッタ粒子である。また、ペレット１００ｂは、六角形、特に正六角形の平面を有する平板状またはペレット状のスパッタ粒子である。なお、ペレット１００ａおよびペレット１００ｂなどの平板状またはペレット状のスパッタ粒子を総称してペレット１００と呼ぶ。ペレット１００の平面の形状は、三角形、六角形に限定されない、例えば、三角形が２個以上６個以下合わさった形状となる場合がある。例えば、三角形（正三角形）が２個合わさった四角形（ひし形）となる場合もある。なお、ペレット１００の断面を図２（Ｂ）に、上面を図２（Ｃ）に示す。
ペレット１００は、成膜ガスの種類などに応じて厚さが決定する。理由は後述するが、ペレット１００の厚さは、均一にすることが好ましい。また、スパッタ粒子は厚みのないペレット状である方が、厚みのあるサイコロ状であるよりも好ましい。
ペレット１００は、高密度プラズマ領域を通過する際にプラズマ１０７から電荷を受け取ることで、端部が負または正に帯電する場合がある。ペレット１００の端部は、酸素で終端され、当該酸素が負に帯電する可能性がある。ペレット１００は、端部が同じ極性の電荷を帯びることにより、電荷同士の反発が起こり、平板状の形状を維持することが可能となる。
例えば、ペレット１００は、プラズマ１０７中を凧のように飛翔し、ひらひらと基板１２０上に舞い上がっていく。ペレット１００は電荷を帯びているため、ほかのペレット１００が既に堆積している領域が近づいてくると、斥力が生じる。ここで、基板１２０が加熱されており、高温（例えば１５０℃以上４００℃以下程度）である場合、ペレット１００はハンググライダーのように基板１２０上を滑空（マイグレーション）する。ペレットの１００の滑空は、平板面を基板１２０に向けた状態で起こる。その後、既に堆積しているほかのペレット１００の側面まで到達すると、分子間力が働いて側面同士が弱く結合する。このとき、ペレット１００の側面同士の間に水があると、結合を阻害する場合がある。
また、ペレット１００が基板１２０上で加熱されることにより、イオン１０１の衝突で生じた構造の歪みが緩和される。歪みの緩和されたペレット１００は、ほぼ単結晶となる。ペレット１００がほぼ単結晶となることにより、ペレット１００同士が結合した後に加熱されたとしても、ペレット１００自体の伸縮はほとんど起こり得ない。したがって、ペレット１００間の隙間が広がることで結晶粒界などの欠陥を形成し、クレバス化することがない。また、隙間には、伸縮性のある金属原子などが敷き詰められ、向きのずれたペレット１００同士を高速道路のように繋いでいると考えられる。
以上のようなモデルにより、ペレット１００が基板１２０上に堆積していくと考えられる。ペレット１００はａｂ面と平行な平面である平板面を下に向けて並置するため、厚さが均一で平坦、かつ高い結晶性を有する層が形成される。そして、当該層がｎ段（ｎは自然数。）積み重なることで、ＣＡＡＣ−ＯＳ膜１０３を得ることができる（図３（Ａ）参照。）。
したがって、ＣＡＡＣ−ＯＳ膜１０３は、レーザ結晶化が不要であり、大面積のガラス基板などであっても均一な成膜が可能である。
このようなモデルによってＣＡＡＣ−ＯＳ膜１０３が成膜されるため、スパッタ粒子が厚みのないペレット状である方が好ましい。なお、スパッタ粒子が厚みのあるサイコロ状である場合、基板１２０上に向ける面が一定とならず、厚さや結晶の配向を均一にできない場合がある。
なお、スパッタリング法で成膜されたＩｎ−Ｇａ−Ｚｎ酸化物膜は、ターゲットの原子数比よりも亜鉛が減少する場合がある。これは、酸化亜鉛が、酸化インジウムや酸化ガリウムと比べて気化しやすい性質であることに起因する可能性がある。ＩｎｘＧａ２−ｘＯ３（ＺｎＯ）ｍ（０＜ｘ＜２、ｍは自然数）などの化学量論的組成から離れることで、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜の結晶性が低下する場合や、部分的に多結晶化する場合などがある。
例えば、結晶性の高いＣＡＡＣ−ＯＳ膜を作製するために、あらかじめターゲット中の亜鉛の原子数比を高くしても構わない。ターゲットの原子数比を調整することで、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜の原子数比をＩｎｘＧａ２−ｘＯ３（ＺｎＯ）ｍ（０＜ｘ＜２、ｍは自然数）などの化学量論的組成に近づけることができる。
しかしながら、原子数比によっては、ターゲット作製時に複数種の構造が形成され、ひびや割れが生じることでターゲットの作製が困難となる場合がある。したがって、所望の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物膜を得るために、ターゲットの原子数比のみで調整できない場合がある。例えば、ターゲットの原子数比を、作製時にひびや割れの生じにくい範囲とした場合、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜において、化学量論的組成よりもＺｎの原子数比が低くなってしまう場合や高くなってしまう場合がある。
そこで、ターゲットの原子数比に応じて最適な成膜条件を設定し、結晶性の高いＣＡＡＣ−ＯＳ膜を成膜する方法について、図１を用いて説明する。
図１（Ａ）および図１（Ｂ）に示す成膜室１７０は、ターゲット１３０と、基板１２０と、排気口１５０と、ガス供給口１４０と、を有する。排気口１５０は、例えば、オリフィスなどを介して真空ポンプと接続され、成膜室１７０内の物質を排出物１６０として排出する機能を有する。
図１（Ａ）に、ターゲット１３０中の亜鉛の原子数比が高い場合の、成膜時の成膜室１７０の様子を示す。ターゲット１３０中の亜鉛の原子数比が高い場合、ペレット１００ａおよびペレット１００ｂの剥離とともに、柱状酸化亜鉛クラスタ１０２や酸化亜鉛分子１０４などがターゲット１３０から叩き出される。
酸化亜鉛分子１０４は、基板１２０に到達した後、基板１２０の表面上で水平方向に優先的に結晶成長して酸化亜鉛層を形成する。該酸化亜鉛層は、ｃ軸配向性を有する。なお、該酸化亜鉛層の結晶のｃ軸は、基板１２０の法線ベクトルに平行な方向を向く。該酸化亜鉛層は、ＣＡＡＣ−ＯＳ膜を成膜するためのシード層の役割を果たすため、ＣＡＡＣ−ＯＳ膜の結晶性を高める機能を有する。また、該酸化亜鉛層は、厚さが０．１ｎｍ以上５ｎｍ以下、ほとんどが１ｎｍ以上３ｎｍ以下となる。該酸化亜鉛層は十分薄いため、結晶粒界をほとんど確認することができない。
一方、柱状酸化亜鉛クラスタ１０２は、基板１２０に到達した後、基板１２０の表面上で垂直方向に優先的に結晶成長して結晶粒を形成する。該結晶粒は、垂直方向に結晶成長した縦長の形状を有するため、ペレット１００同士の結合を阻害し、結晶粒界などの欠陥を形成する場合がある。したがって、柱状酸化亜鉛クラスタ１０２が基板１２０に付着すると、ＣＡＡＣ−ＯＳ膜の成膜が困難となる場合がある。図３（Ｂ）に、柱状酸化亜鉛クラスタ１０２が混入したＩｎ−Ｇａ−Ｚｎ酸化物膜の断面図を示す。
したがって、ターゲット１３０中の亜鉛の原子数比が高い場合、質の高いＣＡＡＣ−ＯＳ膜を成膜するためには、柱状酸化亜鉛クラスタ１０２の基板１２０への付着を極力抑えればよい。具体的には、柱状酸化亜鉛クラスタ１０２の排出量を多くすればよい。
例えば、成膜室１７０の圧力ｐと、ターゲット１３０と基板１２０との距離ｄと、の積が０．０９６Ｐａ・ｍ未満となるように調整することで、柱状酸化亜鉛クラスタ１０２の排出量を多くすることができる。圧力ｐが小さくなると、柱状酸化亜鉛クラスタ１０２が形成されにくくなる。また、柱状酸化亜鉛クラスタ１０２は、ペレット１００と比べて体積が小さく、平均自由行程が長い。したがって、距離ｄが大きいほど、柱状酸化亜鉛クラスタ１０２の基板１２０に付着する割合が高くなる。したがって、距離ｄは小さいほうが好ましい。
また、質の高いＣＡＡＣ−ＯＳ膜を成膜するために、排気口１５０における排気量を増やして排出物１６０を多くする、ガス供給口１４０から供給するガスの量を少なくする、ガス供給口１４０から供給する酸素ガスの割合を高くする、成膜時の電力を高くする、などから選ばれた一種以上の方法を行うと好ましい。例えば、成膜時の電力を高くすると、成膜されるＩｎ−Ｇａ−Ｚｎ酸化物膜の密度を高めることができて好ましい。
一方、図１（Ｂ）に、ターゲット１３０中の亜鉛の原子数比が低い場合の、成膜時の成膜室１７０の様子を示す。ターゲット１３０中の亜鉛の原子数比が低い場合、ペレット１００ａおよびペレット１００ｂの剥離とともにターゲット１３０から叩き出される柱状酸化亜鉛クラスタ１０２を少なくできる。
したがって、ターゲット１３０中の亜鉛の原子数比が低い場合、柱状酸化亜鉛クラスタ１０２の排出量を多くしなくても構わない。質の高いＣＡＡＣ−ＯＳ膜を成膜するためには、ペレット１００ａおよびペレット１００ｂの一部を構成する酸化亜鉛など、亜鉛を含む成分が極力排出されないようにする。
例えば、成膜室１７０の圧力ｐと、ターゲット１３０と基板１２０との距離ｄと、の積が０．０９６Ｐａ・ｍ以上となるように調整することで、酸化亜鉛の排出量を少なくすることができる。また、酸化亜鉛は、ペレット１００と比べて体積が小さく、平均自由行程が長い。したがって、距離ｄが小さいほど、酸化亜鉛が基板１２０に付着する割合が高くなる。したがって、距離ｄは大きいほうが好ましい。
また、質の高いＣＡＡＣ−ＯＳ膜を成膜するために、排気口１５０における排気量を減らして排出物１６０を少なくする、ガス供給口１４０から供給するガスの量を多くする、ガス供給口１４０から供給する酸素ガスの割合を高くする、成膜時の電力を高くする、などから選ばれた一種以上の方法を行うと好ましい。
以上に示したように、ターゲットの原子数比に応じて最適な成膜条件を設定することで、質の高いＣＡＡＣ−ＯＳ膜を成膜することができる。
以上に示した成膜モデルにより、質の高いＣＡＡＣ−ＯＳ膜を得ることができる。
このようにして成膜されたＣＡＡＣ−ＯＳ膜の密度は、単結晶ＯＳと同程度の密度を有する。例えば、ＩｎＧａＺｎＯ４のホモロガス構造を有する単結晶ＯＳの密度は６．３６ｇ／ｃｍ３であるのに対し、同程度の原子数比であるＣＡＡＣ−ＯＳ膜の密度は６．３ｇ／ｃｍ３程度となる。
図１５に、スパッタリング法で成膜したＣＡＡＣ−ＯＳ膜であるＩｎ−Ｇａ−Ｚｎ酸化物膜（図１５（Ａ）参照。）、およびそのターゲット（図１５（Ｂ）参照。）の断面における原子配列を示す。原子配列の観察には、高角散乱環状暗視野走査透過電子顕微鏡法（ＨＡＡＤＦ−ＳＴＥＭ：Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）を用いた。なお、ＨＡＡＤＦ−ＳＴＥＭでは、各原子の像強度は原子番号の二乗に比例する。したがって、原子番号の近いＺｎ（原子番号３０）とＧａ（原子番号３１）とは、ほとんど区別できない。ＨＡＡＤＦ−ＳＴＥＭには、日立走査透過電子顕微鏡ＨＤ−２７００を用いた。
図１５（Ａ）および図１５（Ｂ）を比較すると、ＣＡＡＣ−ＯＳ膜と、ターゲットは、ともにホモロガス構造を有しており、それぞれの原子の配置が対応していることがわかる。
＜成膜装置＞
以下では、前述したＣＡＡＣ−ＯＳ膜を成膜することが可能な成膜装置について説明する。
まずは、成膜時に膜中に不純物の混入が少ない成膜装置の構成について図１６および図１７を用いて説明する。
図１６は、枚葉式マルチチャンバーの成膜装置７００の上面図を模式的に示している。成膜装置７００は、基板を収容するカセットポート７６１と、基板のアライメントを行うアライメントポート７６２と、を備える大気側基板供給室７０１と、大気側基板供給室７０１から、基板を搬送する大気側基板搬送室７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室７０３ｂと、真空中の基板の搬送を行う搬送室７０４と、基板の加熱を行う基板加熱室７０５と、ターゲットが配置され成膜を行う成膜室７０６ａ、７０６ｂ、７０６ｃと、を有する。
なお、カセットポート７６１は、図１６に示すように複数（図１６においては、３つ）有していてもよい。
また、大気側基板搬送室７０２は、ロードロック室７０３ａおよびアンロードロック室７０３ｂと接続され、ロードロック室７０３ａおよびアンロードロック室７０３ｂは、搬送室７０４と接続され、搬送室７０４は、基板加熱室７０５、成膜室７０６ａ、成膜室７０６ｂ、成膜室７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ７６４が設けられており、大気側基板供給室７０１と、大気側基板搬送室７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室７０２および搬送室７０４は、搬送ロボット７６３を有し、ガラス基板を搬送することができる。
また、基板加熱室７０５は、プラズマ処理室を兼ねると好ましい。成膜装置７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図１６に示す成膜装置７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図１７に示す。
図１７（Ａ）は、基板加熱室７０５と、搬送室７０４の断面を示しており、基板加熱室７０５は、基板を収容することができる複数の加熱ステージ７６５を有している。なお、図１７（Ａ）において、加熱ステージ７６５は、７段の構成について示すが、これに限定されず、１段以上７段未満の構成や８段以上の構成としてもよい。加熱ステージ７６５の段数を増やすことで複数の基板を同時に熱処理できるため、生産性が向上するため好ましい。また、基板加熱室７０５は、バルブを介して真空ポンプ７７０と接続されている。真空ポンプ７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室７０５は、マスフローコントローラ７８０を介して、精製機７８１と接続される。なお、マスフローコントローラ７８０および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室７０４は、搬送ロボット７６３を有している。搬送ロボット７６３は、複数の可動部と、基板を保持するアームと、を有し、各室へ基板を搬送することができる。また、搬送室７０４は、バルブを介して真空ポンプ７７０と、クライオポンプ７７１と、接続されている。このような構成とすることで、搬送室７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ７７１を用いて排気される。
また、例えば、クライオポンプ７７１は、搬送室７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図１７（Ｂ）は、成膜室７０６ｂと、搬送室７０４と、ロードロック室７０３ａの断面を示している。
ここで、図１７（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図１７（Ｂ）に示す成膜室７０６ｂは、ターゲット７６６と、防着板７６７と、基板ステージ７６８と、を有する。なお、ここでは基板ステージ７６８には、基板７６９が設置されている。基板ステージ７６８は、図示しないが、基板７６９を保持する基板保持機構や、基板７６９を裏面から加熱する裏面ヒーター等を備えていてもよい。
なお、基板ステージ７６８は、成膜時に床面に対して概略垂直状態に保持され、基板受け渡し時には床面に対して概略水平状態に保持される。なお、図１７（Ｂ）中において、破線で示す箇所が基板受け渡し時の基板ステージ７６８の保持される位置となる。このような構成とすることで成膜時に混入しうるゴミまたはパーティクルが、基板７６９に付着する確率を水平状態に保持するよりも抑制することができる。ただし、基板ステージ７６８を床面に対して垂直（９０°）状態に保持すると、基板７６９が落下する可能性があるため、基板ステージ７６８は、８０°以上９０°未満とすることが好ましい。
また、防着板７６７は、ターゲット７６６からスパッタリングされる粒子が不要な領域に推積することを抑制できる。また、防着板７６７は、累積されたスパッタリング粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、または防着板７６７の表面に凹凸を設けてもよい。
また、成膜室７０６ｂは、ガス加熱機構７８２を介してマスフローコントローラ７８０と接続され、ガス加熱機構７８２はマスフローコントローラ７８０を介して精製機７８１と接続される。ガス加熱機構７８２により、成膜室７０６ｂに導入されるガスを４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下に加熱することができる。なお、ガス加熱機構７８２、マスフローコントローラ７８０、および精製機７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
成膜室７０６ｂに、対向ターゲット式スパッタリング装置を適用してもよい。対向ターゲット式スパッタリング装置は、プラズマがターゲット間に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによっては、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を高めることができる。
なお、成膜室７０６ｂに、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
なお、ガスを導入する直前に精製機を設ける場合、精製機から成膜室７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室７０６ｂは、バルブを介してターボ分子ポンプ７７２および真空ポンプ７７０と接続される。
また、成膜室７０６ｂは、クライオトラップ７５１が設けられる。
クライオトラップ７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ７５１が成膜室７０６ｂに接続された構成としている。クライオトラップ７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。
なお、成膜室７０６ｂの排気方法は、これに限定されず、先の搬送室７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室７０４の排気方法を成膜室７０６ｂの排気方法（ターボ分子ポンプと真空ポンプとの排気方法）と同様の構成としてもよい。
なお、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室７０４、基板加熱室７０５、および成膜室７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図１７（Ｂ）に示す搬送室７０４、およびロードロック室７０３ａと、図１７（Ｃ）に示す大気側基板搬送室７０２、および大気側基板供給室７０１の詳細について以下説明を行う。なお、図１７（Ｃ）は、大気側基板搬送室７０２、および大気側基板供給室７０１の断面を示している。
図１７（Ｂ）に示す搬送室７０４については、図１７（Ａ）に示す搬送室７０４の記載を参照する。
ロードロック室７０３ａは、基板受け渡しステージ７５２を有する。ロードロック室７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室７０３ａの圧力が大気圧になった時に、大気側基板搬送室７０２に設けられている搬送ロボット７６３から基板受け渡しステージ７５２に基板を受け取る。その後、ロードロック室７０３ａを真空引きし、減圧状態としたのち、搬送室７０４に設けられている搬送ロボット７６３が基板受け渡しステージ７５２から基板を受け取る。
また、ロードロック室７０３ａは、バルブを介して真空ポンプ７７０、およびクライオポンプ７７１と接続されている。真空ポンプ７７０、およびクライオポンプ７７１の排気系の接続方法は、搬送室７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図１６に示すアンロードロック室７０３ｂは、ロードロック室７０３ａと同様の構成とすることができる。
大気側基板搬送室７０２は、搬送ロボット７６３を有する。搬送ロボット７６３により、カセットポート７６１とロードロック室７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室７０２、および大気側基板供給室７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室７０１は、複数のカセットポート７６１を有する。カセットポート７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや接着に用いている金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物膜を得ることができる。
上述した成膜装置を用いることで、ＣＡＡＣ−ＯＳ膜中の水素濃度を、二次イオン質量分析（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜中の窒素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜中の炭素濃度を、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とすることができる。
また、ＣＡＡＣ−ＯＳ膜を、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下とすることができる。
以上の成膜装置を用いることで、ＣＡＡＣ−ＯＳ膜への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、ＣＡＡＣ−ＯＳ膜に接する膜を成膜することで、ＣＡＡＣ−ＯＳ膜に接する膜からＣＡＡＣ−ＯＳ膜へ不純物が混入することを抑制できる。
＜ＣＡＡＣ−ＯＳ膜の応用＞
上述したＣＡＡＣ−ＯＳ膜は、例えば、トランジスタの半導体膜などとして用いることができる。
＜ＣＡＡＣ−ＯＳ膜を用いたトランジスタ＞
以下では、本発明の一態様に係るトランジスタの構造および作製方法について説明する。
＜トランジスタ構造（１）＞
まず、トップゲートトップコンタクト型のトランジスタの一例について説明する。
図１８は、トランジスタの上面図および断面図である。図１８（Ａ）は、トランジスタの上面図を示す。図１８（Ａ）において、一点鎖線Ａ１−Ａ２に対応する断面図を図１８（Ｂ１）および図１８（Ｂ２）に示す。また、図１８（Ａ）において、一点鎖線Ａ３−Ａ４に対応する断面図を図１８（Ｃ）に示す。
図１８（Ｂ１）および図１８（Ｂ２）において、トランジスタは、基板２００上の下地絶縁膜２０２と、下地絶縁膜２０２上の酸化物半導体膜２０６と、酸化物半導体膜２０６上のソース電極２１６ａおよびドレイン電極２１６ｂと、酸化物半導体膜２０６上、ソース電極２１６ａ上およびドレイン電極２１６ｂ上のゲート絶縁膜２１２と、ゲート絶縁膜２１２上のゲート電極２０４と、を有する。なお、好ましくは、ソース電極２１６ａ上、ドレイン電極２１６ｂ上、ゲート絶縁膜２１２上およびゲート電極２０４上の保護絶縁膜２１８と、保護絶縁膜２１８上の配線２２６ａおよび配線２２６ｂと、を有する。また、ゲート絶縁膜２１２および保護絶縁膜２１８は、ソース電極２１６ａおよびドレイン電極２１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線２２６ａおよび配線２２６ｂと、ソース電極２１６ａおよびドレイン電極２１６ｂとが、それぞれ接する。なお、トランジスタは、下地絶縁膜２０２を有さなくても構わない場合がある。
上面図である図１８（Ａ）において、酸化物半導体膜２０６がゲート電極２０４と重なる領域におけるソース電極２１６ａとドレイン電極２１６ｂとの間隔をチャネル長という。また、酸化物半導体膜２０６がゲート電極２０４と重なる領域において、ソース電極２１６ａとドレイン電極２１６ｂとの中間地点を結んだ線の長さをチャネル幅という。なお、チャネル形成領域とは、酸化物半導体膜２０６において、ゲート電極２０４と重なり、かつソース電極２１６ａとドレイン電極２１６ｂとに挟まれる領域をいう。また、チャネルとは、酸化物半導体膜２０６において、電流が主として流れる領域をいう。
なお、ゲート電極２０４は、図１８（Ａ）に示すように、上面図において酸化物半導体膜２０６のチャネル形成領域が内側に含まれるように設けられる。こうすることで、ゲート電極２０４側から光が入射した際に、酸化物半導体膜２０６中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極２０４は遮光膜としての機能を有する。ただし、ゲート電極２０４の外側まで酸化物半導体膜２０６のチャネル形成領域が設けられても構わない。
以下では、酸化物半導体膜２０６について説明する。酸化物半導体膜２０６には、上述したＣＡＡＣ−ＯＳ膜を適用することができる。
酸化物半導体膜２０６は、インジウムを含む酸化物である。酸化物は、例えば、インジウムを含むと、キャリア移動度（電子移動度）が高くなる。また、酸化物半導体膜２０６は、元素Ｍを含むと好ましい。元素Ｍとして、例えば、アルミニウム、ガリウム、イットリウムまたはスズなどがある。元素Ｍは、例えば、酸素との結合エネルギーが高い元素である。元素Ｍは、例えば、酸化物のエネルギーギャップを大きくする機能を有する元素である。また、酸化物半導体膜２０６は、亜鉛を含むと好ましい。酸化物が亜鉛を含むと、例えば、酸化物を結晶化しやすくなる。酸化物の価電子帯上端のエネルギーは、例えば、亜鉛の原子数比によって制御できる。
ただし、酸化物半導体膜２０６は、インジウムを含む酸化物に限定されない。酸化物半導体膜２０６は、例えば、Ｚｎ−Ｓｎ酸化物、Ｇａ−Ｓｎ酸化物であっても構わない。
酸化物半導体膜２０６のチャネル形成領域において、その上下に、第１の酸化物半導体膜および第２の酸化物半導体膜を有してもよい。なお、第２の酸化物半導体膜は、酸化物半導体膜２０６とゲート絶縁膜２１２との間に設けられる。
なお、第１の酸化物半導体膜または／および第２の酸化物半導体膜はＣＡＡＣ−ＯＳ膜であると好ましい。ＣＡＡＣ−ＯＳ膜は原子が規則的に配列しているため、密度が高く、銅の拡散をブロックする機能を有する。したがって、後に説明するソース電極２１６ａおよびドレイン電極２１６ｂに銅を含む導電膜を用いても、トランジスタの電気特性を劣化させる要因とならない。銅を含む導電膜は、電気抵抗が低いため、電気特性の優れたトランジスタとすることができる。
第１の酸化物半導体膜は、酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である。酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から第１の酸化物半導体膜が構成されるため、酸化物半導体膜２０６と第１の酸化物半導体膜との界面において、界面準位が形成されにくい。
第２の酸化物半導体膜は、酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から構成される酸化物半導体膜である。酸化物半導体膜２０６を構成する酸素以外の元素一種以上、または二種以上から第２の酸化物半導体膜が構成されるため、酸化物半導体膜２０６と第２の酸化物半導体膜との界面において、界面準位が形成されにくい。
なお、第１の酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭを併せて１００ａｔｏｍｉｃ％とすると、好ましくはＩｎが５０原子％未満、Ｍが５０原子％以上、さらに好ましくはＩｎが２５原子％未満、Ｍが７５原子％以上とする。また、酸化物半導体膜２０６がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭを併せて１００ａｔｏｍｉｃ％とすると、好ましくはＩｎが２５原子％以上、Ｍが７５原子％未満、さらに好ましくはＩｎが３４原子％以上、Ｍが６６原子％未満とする。また、第２の酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物のとき、ＩｎおよびＭを併せて１００ａｔｏｍｉｃ％とすると、好ましくはＩｎが５０原子％未満、Ｍが５０原子％以上、さらに好ましくはＩｎが２５原子％未満、Ｍが７５原子％以上とする。なお、第２の酸化物半導体膜は、第１の酸化物半導体膜と同種の酸化物を用いても構わない。
ここで、第１の酸化物半導体膜と酸化物半導体膜２０６との間には、第１の酸化物半導体膜と酸化物半導体膜２０６との混合領域を有する場合がある。また、酸化物半導体膜２０６と第２の酸化物半導体膜との間には、酸化物半導体膜２０６と第２の酸化物半導体膜との混合領域を有する場合がある。混合領域は、界面準位密度が低くなる。そのため、第１の酸化物半導体膜、酸化物半導体膜２０６および第２の酸化物半導体膜の積層体は、それぞれの界面近傍において、エネルギーが連続的に変化する（連続接合ともいう。）バンド構造となる。
また酸化物半導体膜２０６は、エネルギーギャップが大きい酸化物を用いる。酸化物半導体膜２０６のエネルギーギャップは、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。また、第２の酸化物半導体膜のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
また、第１の酸化物半導体膜は、エネルギーギャップが大きい酸化物を用いる。例えば、第１の酸化物半導体膜のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。
また、第２の酸化物半導体膜は、エネルギーギャップが大きい酸化物を用いる。第２の酸化物半導体膜のエネルギーギャップは、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。ただし、第１の酸化物半導体膜および第２の酸化物半導体膜は、酸化物半導体膜２０６よりもエネルギーギャップが大きい酸化物とする。
酸化物半導体膜２０６は、第１の酸化物半導体膜よりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜２０６として、第１の酸化物半導体膜よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
また、酸化物半導体膜２０６として、第２の酸化物半導体膜よりも電子親和力の大きい酸化物を用いる。例えば、酸化物半導体膜２０６として、第２の酸化物半導体膜よりも電子親和力の０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．５ｅＶ以下大きい酸化物を用いる。なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。
このとき、ゲート電極２０４に電界を印加すると、第１の酸化物半導体膜、酸化物半導体膜２０６、第２の酸化物半導体膜のうち、電子親和力の大きい酸化物半導体膜２０６にチャネルが形成される。
また、トランジスタのオン電流を高くするためには、第２の酸化物半導体膜の厚さは小さいほど好ましい。例えば、第２の酸化物半導体膜は、１０ｎｍ未満、好ましくは５ｎｍ以下、さらに好ましくは３ｎｍ以下とする。一方、第２の酸化物半導体膜は、チャネルの形成される酸化物半導体膜２０６へ、ゲート絶縁膜２１２を構成する酸素以外の元素（シリコンなど）が入り込まないようブロックする機能を有する。そのため、第２の酸化物半導体膜は、ある程度の厚さを有することが好ましい。例えば、第２の酸化物半導体膜の厚さは、０．３ｎｍ以上、好ましくは１ｎｍ以上、さらに好ましくは２ｎｍ以上とする。
また、信頼性を高めるためには、第１の酸化物半導体膜は厚く、酸化物半導体膜２０６は薄く、第２の酸化物半導体膜は薄く設けられることが好ましい。具体的には、第１の酸化物半導体膜の厚さは、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とする。第１の酸化物半導体膜の厚さを、２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上とすることで、下地絶縁膜２０２と第１の酸化物半導体膜との界面からチャネルの形成される酸化物半導体膜２０６までを２０ｎｍ以上、好ましくは３０ｎｍ以上、さらに好ましくは４０ｎｍ以上、より好ましくは６０ｎｍ以上離すことができる。ただし、半導体装置の生産性が低下する場合があるため、第１の酸化物半導体膜の厚さは、２００ｎｍ以下、好ましくは１２０ｎｍ以下、さらに好ましくは８０ｎｍ以下とする。また、酸化物半導体膜２０６の厚さは、３ｎｍ以上１００ｎｍ以下、好ましくは３ｎｍ以上８０ｎｍ以下、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
例えば、第１の酸化物半導体膜の厚さは酸化物半導体膜２０６の厚さより厚く、酸化物半導体膜２０６の厚さは第２の酸化物半導体膜の厚さより厚くすればよい。
以下では、酸化物半導体膜２０６中における不純物の影響について説明する。なお、トランジスタの電気特性を安定にするためには、酸化物半導体膜２０６中の不純物濃度を低減し、低キャリア密度化および高純度化することが有効である。なお、酸化物半導体膜２０６のキャリア密度は、１×１０１７個／ｃｍ３未満、１×１０１５個／ｃｍ３未満、または１×１０１３個／ｃｍ３未満とする。酸化物半導体膜２０６中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。
例えば、酸化物半導体膜２０６中のシリコンは、キャリアトラップやキャリア発生源となる場合がある。そのため、酸化物半導体膜２０６と第１の酸化物半導体膜との間におけるシリコン濃度を、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。また、酸化物半導体膜２０６と第２の酸化物半導体膜との間におけるシリコン濃度を、ＳＩＭＳにおいて、１×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは２×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
また、酸化物半導体膜２０６中に水素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜２０６の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜２０６中に窒素が含まれると、キャリア密度を増大させてしまう場合がある。酸化物半導体膜２０６の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜２０６の水素濃度を低減するために、第１の酸化物半導体膜の水素濃度を低減すると好ましい。第１の酸化物半導体膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜２０６の窒素濃度を低減するために、第１の酸化物半導体膜の窒素濃度を低減すると好ましい。第１の酸化物半導体膜の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜２０６の水素濃度を低減するために、第２の酸化物半導体膜の水素濃度を低減すると好ましい。第２の酸化物半導体膜の水素濃度はＳＩＭＳにおいて、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下とする。また、酸化物半導体膜２０６の窒素濃度を低減するために、第２の酸化物半導体膜の窒素濃度を低減すると好ましい。第２の酸化物半導体膜の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
図１８に示す下地絶縁膜２０２は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。また、下地絶縁膜２０２は、過剰酸素を含む絶縁膜を用いると好ましい。下地絶縁膜２０２は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
下地絶縁膜２０２は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした積層膜としてもよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、電子スピン共鳴（ＥＳＲ：Ｅｌｅｃｔｒｏｎ Ｓｐｉｎ Ｒｅｓｏｎａｎｃｅ）にてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、ＴＤＳにて測定することができる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
または、下地絶縁膜２０２は、例えば、１層目を窒化シリコン膜とし、２層目を第１の酸化シリコン膜とし、３層目を第２の酸化シリコン膜とした積層膜とすればよい。この場合、第１の酸化シリコン膜または／および第２の酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。第２の酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
ソース電極２１６ａおよびドレイン電極２１６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。
ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜を酸化物半導体膜２０６上に成膜する際、酸化物半導体膜２０６に欠陥を生じさせる場合がある。したがって、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜の成膜は、酸化物半導体膜２０６に欠陥を生じさせない条件で行うことが好ましい。例えば、ソース電極２１６ａおよびドレイン電極２１６ｂとなる導電膜をスパッタリング法で成膜する場合、成膜時の電力密度を低く（３Ｗ／ｃｍ２以下程度）すればよい。
ソース電極２１６ａおよびドレイン電極２１６ｂを形成する際に、酸化物半導体膜２０６の一部がエッチングされ、溝が形成される場合がある。図１９に、ソース電極２１６ａおよびドレイン電極２１６ｂの設けられていない領域において、酸化物半導体膜２０６に溝が形成された例を示す。
図１９（Ａ）に、異方性エッチングなどによって酸化物半導体膜２０６に溝が形成された場合を示す。酸化物半導体膜２０６に形成された溝は、側面がテーパー角を有する形状となる。図１９（Ａ）に示す形状は、後に形成されるゲート絶縁膜２１２などの段差被覆性を高めることのできる形状である。したがって、当該形状の溝を有するトランジスタを用いることで、半導体装置の歩留まりを高めることができる。
図１９（Ｂ）に、異方性エッチングなどによって酸化物半導体膜２０６に溝が形成された場合を示す。図１９（Ｂ）に示す形状の溝は、図１９（Ａ）に示した形状の溝を形成する場合と比べ、エッチング速度の速い条件で酸化物半導体膜２０６をエッチングすることで得られる。酸化物半導体膜２０６に形成された溝は、側面が切り立った形状となる。図１９（Ｂ）に示す形状は、トランジスタの微細化に適した形状である。したがって、当該形状の溝を有するトランジスタを用いることで、半導体装置の集積度を高めることができる。
ゲート絶縁膜２１２は、例えば、酸化アルミニウム、酸化マグネシウム、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。また、ゲート絶縁膜２１２は、過剰酸素を含む絶縁膜を用いると好ましい。ゲート絶縁膜２１２は、例えば、厚さ（または等価酸化膜厚）を１ｎｍ以上５００ｎｍ以下、好ましくは３ｎｍ以上３００ｎｍ以下、さらに好ましくは５ｎｍ以上１００ｎｍ以下、より好ましくは５ｎｍ以上５０ｎｍ以下とする。
ゲート絶縁膜２１２は、例えば、１層目を窒化シリコン膜とし、２層目を酸化シリコン膜とした積層膜とすればよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的にはＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いると好ましい。窒化シリコン膜は水素ガスおよびアンモニアガスの放出量が少ない窒化シリコン膜を用いる。水素ガス、アンモニアガスの放出量は、ＴＤＳにて測定することができる。
ゲート電極２０４は、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。
保護絶縁膜２１８は、例えば、酸化シリコン、酸化窒化シリコン、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルを含む絶縁膜を、単層で、または積層で用いればよい。また、保護絶縁膜２１８は、過剰酸素を含む絶縁膜を用いると好ましい。保護絶縁膜２１８として、酸素をブロックする絶縁膜を用いてもよい。保護絶縁膜２１８は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
配線２２６ａおよび配線２２６ｂは、例えば、アルミニウム、チタン、クロム、コバルト、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、ルテニウム、銀、タンタルまたはタングステンを含む導電膜を、単層で、または積層で用いればよい。
基板２００に大きな制限はない。例えば、ガラス基板、セラミック基板、石英基板、サファイア基板などを、基板２００として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することも可能であり、これらの基板上に半導体素子が設けられたものを、基板２００として用いてもよい。
また、基板２００として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板である基板２００に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。
＜トランジスタ構造（２）＞
まず、トップゲートトップコンタクト型のトランジスタのトランジスタ構造（１）と異なる例について説明する。
図２０は、トランジスタの上面図および断面図である。図２０（Ａ）は、トランジスタの上面図を示す。図２０（Ａ）において、一点鎖線Ｂ１−Ｂ２に対応する断面図を図２０（Ｂ１）および図２０（Ｂ２）に示す。また、図２０（Ａ）において、一点鎖線Ｂ３−Ｂ４に対応する断面図を図２０（Ｃ）に示す。
図２０（Ｂ１）および図２０（Ｂ２）において、トランジスタは、基板３００上の下地絶縁膜３０２と、下地絶縁膜３０２上の酸化物半導体膜３０６と、酸化物半導体膜３０６の側面と接するソース電極３１６ａおよびドレイン電極３１６ｂと、酸化物半導体膜３０６上、ソース電極３１６ａ上およびドレイン電極３１６ｂ上のゲート絶縁膜３１２と、ゲート絶縁膜３１２上のゲート電極３０４と、を有する。なお、好ましくは、ソース電極３１６ａ上、ドレイン電極３１６ｂ上、ゲート絶縁膜３１２上およびゲート電極３０４上の保護絶縁膜３１８と、保護絶縁膜３１８上の配線３２６ａおよび配線３２６ｂと、を有する。また、ゲート絶縁膜３１２および保護絶縁膜３１８は、ソース電極３１６ａおよびドレイン電極３１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線３２６ａおよび配線３２６ｂと、ソース電極３１６ａおよびドレイン電極３１６ｂとが、それぞれ接する。なお、トランジスタは、下地絶縁膜３０２を有さなくても構わない場合がある。
上面図である図２０（Ａ）において、酸化物半導体膜３０６がゲート電極３０４と重なる領域におけるソース電極３１６ａとドレイン電極３１６ｂとの間隔をチャネル長という。また、酸化物半導体膜３０６がゲート電極３０４と重なる領域において、ソース電極３１６ａとドレイン電極３１６ｂとの中間地点を結んだ線の長さをチャネル幅という。なお、チャネル形成領域とは、酸化物半導体膜３０６において、ゲート電極３０４と重なり、かつソース電極３１６ａとドレイン電極３１６ｂとに挟まれる領域をいう。また、チャネルとは、酸化物半導体膜３０６において、電流が主として流れる領域をいう。
なお、ゲート電極３０４は、図２０（Ａ）に示すように、上面図において酸化物半導体膜３０６のチャネル形成領域が内側に含まれるように設けられる。こうすることで、ゲート電極３０４側から光が入射した際に、酸化物半導体膜３０６中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極３０４は遮光膜としての機能を有する。ただし、ゲート電極３０４の外側まで酸化物半導体膜３０６のチャネル形成領域が設けられても構わない。
例えば、基板３００は基板２００についての記載を参照する。下地絶縁膜３０２は下地絶縁膜２０２についての記載を参照する。酸化物半導体膜３０６は酸化物半導体膜２０６についての記載を参照する。ソース電極３１６ａおよびドレイン電極３１６ｂは、ソース電極２１６ａおよびドレイン電極２１６ｂについての記載を参照する。ゲート絶縁膜３１２はゲート絶縁膜２１２についての記載を参照する。ゲート電極３０４はゲート電極２０４についての記載を参照する。保護絶縁膜３１８は保護絶縁膜２１８についての記載を参照する。配線３２６ａおよび配線３２６ｂは、配線２２６ａおよび配線２２６ｂについての記載を参照する。
＜トランジスタ構造（３）＞
次に、ボトムゲートトップコンタクト型のトランジスタの一例について説明する。
図２１は、トランジスタの上面図および断面図である。図２１（Ａ）は、トランジスタの上面図を示す。図２１（Ａ）において、一点鎖線Ｃ１−Ｃ２に対応する断面図を図２１（Ｂ）に示す。また、図２１（Ａ）において、一点鎖線Ｃ３−Ｃ４に対応する断面図を図２１（Ｃ）に示す。
図２１（Ｂ）において、トランジスタは、基板４００上のゲート電極４０４と、ゲート電極４０４上のゲート絶縁膜４１２と、ゲート絶縁膜４１２上の酸化物半導体膜４０６と、酸化物半導体膜４０６上のソース電極４１６ａおよびドレイン電極４１６ｂと、を有する。なお、好ましくは、ソース電極４１６ａ上、ドレイン電極４１６ｂ上、ゲート絶縁膜４１２上および酸化物半導体膜４０６上の保護絶縁膜４１８と、保護絶縁膜４１８上の配線４２６ａおよび配線４２６ｂと、を有する。また、保護絶縁膜４１８は、ソース電極４１６ａおよびドレイン電極４１６ｂにそれぞれ達する開口部を有し、当該開口部を介して配線４２６ａおよび配線４２６ｂと、ソース電極４１６ａおよびドレイン電極４１６ｂとが、それぞれ接する。なお、トランジスタは、基板４００とゲート電極４０４との間に下地絶縁膜を有しても構わない。
図２１に示すトランジスタについての記載の一部は、図１８に示したトランジスタについての記載を参照する。
例えば、基板４００は基板２００についての記載を参照する。酸化物半導体膜４０６は酸化物半導体膜２０６についての記載を参照する。ソース電極４１６ａおよびドレイン電極４１６ｂは、ソース電極２１６ａおよびドレイン電極２１６ｂについての記載を参照する。ゲート絶縁膜４１２はゲート絶縁膜２１２についての記載を参照する。ゲート電極４０４はゲート電極２０４についての記載を参照する。配線４２６ａおよび配線４２６ｂは、配線２２６ａおよび配線２２６ｂについての記載を参照する。
なお、ゲート電極４０４は、図２１（Ａ）に示すように、上面図において酸化物半導体膜４０６のチャネル形成領域が内側に含まれるように設けられる。こうすることで、ゲート電極４０４側から光が入射した際に、酸化物半導体膜４０６中で光によってキャリアが生成されることを抑制することができる。即ち、ゲート電極４０４は遮光膜としての機能を有する。ただし、ゲート電極４０４の外側まで酸化物半導体膜４０６のチャネル形成領域が設けられても構わない。
図２１に示す保護絶縁膜４１８は、例えば、酸化シリコンまたは酸化窒化シリコンを含む絶縁膜を単層で、または積層で用いればよい。また、保護絶縁膜４１８は、過剰酸素を含む絶縁膜を用いると好ましい。保護絶縁膜４１８は、例えば、厚さを２０ｎｍ以上１０００ｎｍ以下、好ましくは５０ｎｍ以上１０００ｎｍ以下、さらに好ましくは１００ｎｍ以上１０００ｎｍ以下、より好ましくは２００ｎｍ以上１０００ｎｍ以下とする。
保護絶縁膜４１８は、例えば、１層目を酸化シリコン膜とし、２層目を窒化シリコン膜とした積層膜としてもよい。なお、酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。水素、アンモニアの放出量は、ＴＤＳにて測定することができる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
または、保護絶縁膜４１８は、例えば、１層目を第１の酸化シリコン膜とし、２層目を第２の酸化シリコン膜とし、３層目を窒化シリコン膜とした積層膜とすればよい。この場合、第１の酸化シリコン膜または／および第２の酸化シリコン膜は酸化窒化シリコン膜でも構わない。また、窒化シリコン膜は窒化酸化シリコン膜でも構わない。第１の酸化シリコン膜は、欠陥密度の小さい酸化シリコン膜を用いると好ましい。具体的には、ＥＳＲにてｇ値が２．００１の信号に由来するスピンの密度が３×１０１７個／ｃｍ３以下、好ましくは５×１０１６個／ｃｍ３以下である酸化シリコン膜を用いる。第２の酸化シリコン膜は、過剰酸素を含む酸化シリコン膜を用いる。窒化シリコン膜は水素およびアンモニアの放出量が少ない窒化シリコン膜を用いる。また、窒化シリコン膜は、水素、水および酸素を透過しない、またはほとんど透過しない窒化シリコン膜を用いる。
上述したトランジスタは、例えば、表示装置、メモリ、ＣＰＵなど様々な用途に用いることができる。
＜表示装置＞
以下では、上述したトランジスタを適用した表示装置について説明する。
図２２（Ａ）に、表示装置の一例を示す。図２２（Ａ）に示す表示装置は、画素部９０１と、走査線駆動回路９０４と、信号線駆動回路９０６と、各々が平行または略平行に配置され、かつ走査線駆動回路９０４によって電位が制御されるｍ本の走査線９０７と、各々が平行または略平行に配置され、かつ信号線駆動回路９０６によって電位が制御されるｎ本の信号線９０９と、を有する。また、画素部９０１はマトリクス状に配置された複数の画素９０３を有する。また、信号線９０９に沿って、各々が平行または略平行に配置された容量線９１５を有する。容量線９１５は、走査線９０７に沿って、各々が平行または略平行に配置されていてもよい。なお、走査線駆動回路９０４および信号線駆動回路９０６を単に駆動回路部という場合がある。
各走査線９０７は、画素部９０１においてｍ行ｎ列に配置された画素９０３のうち、いずれかの行に配置されたｎ個の画素９０３と電気的に接続される。また、各信号線９０９は、ｍ行ｎ列に配置された画素９０３のうち、いずれかの列に配置されたｍ個の画素９０３に電気的と接続される。ｍ、ｎは、ともに自然数である。また、各容量線９１５は、ｍ行ｎ列に配置された画素９０３のうち、いずれかの行に配置されたｎ個の画素９０３と電気的に接続される。なお、容量線９１５が、信号線９０９に沿って、各々が平行または略平行に配置されている場合は、ｍ行ｎ列に配置された画素９０３のうち、いずれかの列に配置されたｍ個の画素９０３に電気的と接続される。
図２２（Ｂ）、（Ｃ）は、図２２（Ａ）に示す表示装置の画素９０３に用いることができる回路構成の一例を示している。
図２２（Ｂ）に示す画素９０３は、液晶素子９２１と、トランジスタ９０２と、容量素子９０５と、を有する。
液晶素子９２１の一対の電極の一方の電位は、画素９０３の仕様に応じて適宜設定される。液晶素子９２１は、書き込まれるデータにより配向状態が設定される。また、複数の画素９０３のそれぞれが有する液晶素子９２１の一対の電極の一方に共通の電位（コモン電位）を与えてもよい。また、各行の画素９０３毎の液晶素子９２１の一対の電極の一方に異なる電位を与えてもよい。
なお、液晶素子９２１は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子９２１に用いることのできる液晶としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、サーモトロピック液晶、ライオトロピック液晶、強誘電液晶、反強誘電液晶等が挙げられる。
液晶素子９２１を有する表示装置の表示方式としては、例えば、ＴＮモード、ＶＡモード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ Ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＭＶＡモード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳモード、ＦＦＳモード、またはＴＢＡ（Ｔｒａｎｓｖｅｒｓｅ Ｂｅｎｄ Ａｌｉｇｎｍｅｎｔ）モードなどを用いてもよい。ただし、これに限定されるものではない。
また、ブルー相（Ｂｌｕｅ Ｐｈａｓｅ）を示す液晶とカイラル剤とを含む液晶組成物を含む液晶素子を用いてもよい。ブルー相を示す液晶は、応答速度が１ｍｓｅｃ以下と短く、光学的等方性であるため、配向処理が不要であり、視野角依存性が小さいなどの特長がある。
図２２（Ｂ）に示す画素９０３の構成において、トランジスタ９０２のソース電極およびドレイン電極の一方は、信号線９０９に電気的に接続され、他方は液晶素子９２１の一対の電極の他方に電気的に接続される。また、トランジスタ９０２のゲート電極は、走査線９０７に電気的に接続される。トランジスタ９０２は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。なお、トランジスタ９０２は、上述したいずれかのトランジスタを用いることができる。
図２２（Ｂ）に示す画素９０３の構成において、容量素子９０５の一対の電極の一方は、電位が供給される容量線９１５に電気的に接続され、他方は、液晶素子９２１の一対の電極の他方に電気的に接続される。なお、容量線９１５の電位の値は、画素９０３の仕様に応じて適宜設定される。容量素子９０５は、書き込まれたデータを保持する保持容量としての機能を有する。
例えば、図２２（Ｂ）の画素９０３を有する表示装置では、走査線駆動回路９０４により各行の画素９０３を順次選択し、トランジスタ９０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素９０３は、トランジスタ９０２がオフ状態になることで保持状態になる。これを行毎に順次行うことにより、画像を表示できる。
また、図２２（Ｃ）に示す画素９０３は、表示素子のスイッチングを行うトランジスタ９３３と、画素の駆動を制御するトランジスタ９０２と、トランジスタ９３５と、容量素子９０５と、発光素子９３１と、を有する。
トランジスタ９３３のソース電極およびドレイン電極の一方は、データ信号が与えられる信号線９０９に電気的に接続される。さらに、トランジスタ９３３のゲート電極は、ゲート信号が与えられる走査線９０７に電気的に接続される。
トランジスタ９３３は、オン状態またはオフ状態になることにより、データ信号のデータの書き込みを制御する機能を有する。
トランジスタ９０２のソース電極およびドレイン電極の一方は、アノード線として機能する配線９３７と電気的に接続され、トランジスタ９０２のソース電極およびドレイン電極の他方は、発光素子９３１の一方の電極に電気的に接続される。さらに、トランジスタ９０２のゲート電極は、トランジスタ９３３のソース電極およびドレイン電極の他方、および容量素子９０５の一方の電極に電気的に接続される。
トランジスタ９０２は、オン状態またはオフ状態になることにより、発光素子９３１に流れる電流を制御する機能を有する。なお、トランジスタ９０２は、上述したいずれかのトランジスタを用いることができる。
トランジスタ９３５のソース電極およびドレイン電極の一方はデータの基準電位が与えられる配線９３９と接続され、トランジスタ９３５のソース電極およびドレイン電極の他方は、発光素子９３１の一方の電極、および容量素子９０５の他方の電極に電気的に接続される。さらに、トランジスタ９３５のゲート電極は、ゲート信号が与えられる走査線９０７に電気的に接続される。
トランジスタ９３５は、発光素子９３１に流れる電流を調整する機能を有する。例えば、発光素子９３１が劣化等により、発光素子９３１の内部抵抗が上昇した場合、トランジスタ９３５のソース電極およびドレイン電極の一方が接続された配線９３９に流れる電流をモニタリングすることで、発光素子９３１に流れる電流を補正することができる。
容量素子９０５の一対の電極の一方は、トランジスタ９３３のソース電極およびドレイン電極の他方、およびトランジスタ９０２のゲート電極と電気的に接続され、容量素子９０５の一対の電極の他方は、トランジスタ９３５のソース電極およびドレイン電極の他方、および発光素子９３１の一方の電極に電気的に接続される。
図２２（Ｃ）に示す画素９０３の構成において、容量素子９０５は、書き込まれたデータを保持する保持容量としての機能を有する。
発光素子９３１の一対の電極の一方は、トランジスタ９３５のソース電極およびドレイン電極の他方、容量素子９０５の他方、およびトランジスタ９０２のソース電極およびドレイン電極の他方と電気的に接続される。また、発光素子９３１の一対の電極の他方は、カソードとして機能する配線９４１に電気的に接続される。
発光素子９３１としては、例えば有機エレクトロルミネセンス素子（有機ＥＬ素子ともいう）などを用いることができる。ただし、発光素子９３１としては、これに限定されず、無機材料からなる無機ＥＬ素子を用いても良い。
なお、配線９３７および配線９４１の一方には、高電源電位ＶＤＤが与えられ、他方には、低電源電位ＶＳＳが与えられる。図２２（Ｃ）に示す構成においては、配線９３７に高電源電位ＶＤＤを、配線９４１に低電源電位ＶＳＳを、それぞれ与える構成としている。
図２２（Ｃ）の画素９０３を有する表示装置では、走査線駆動回路９０４により各行の画素９０３を順次選択し、トランジスタ９０２をオン状態にしてデータ信号のデータを書き込む。
データが書き込まれた画素９０３は、トランジスタ９３３がオフ状態になることで保持状態になる。さらに、トランジスタ９３３は、容量素子９０５と接続しているため、書き込まれたデータを長時間保持することが可能となる。また、トランジスタ９０２により、ソース電極とドレイン電極の間に流れる電流量が制御され、発光素子９３１は、流れる電流量に応じた輝度で発光する。これを行毎に順次行うことにより、画像を表示できる。
次に、表示装置に含まれる素子基板の具体的な構成について説明する。ここでは、画素９０３に液晶素子を用いた液晶表示装置の具体的な例について説明する。ここでは、図２２（Ｂ）に示す画素９０３の上面図を図２３（Ａ）に示す。
図２３（Ａ）において、走査線９０７は、信号線９０９に略直交する方向（図中上下方向）に延伸して設けられている。信号線９０９は、走査線９０７に略直交する方向（図中左右方向）に延伸して設けられている。容量線９１５は、信号線と平行方向に延伸して設けられている。なお、走査線９０７は、走査線駆動回路９０４（図２２（Ａ）参照。）と電気的に接続されており、信号線９０９および容量線９１５は、信号線駆動回路９０６（図２２（Ａ）参照。）に電気的に接続されている。
トランジスタ９０２は、走査線９０７および信号線９０９が交差する領域に設けられている。トランジスタ９０２は、上述したトランジスタと同様の構造のトランジスタを用いることができる。なお、走査線９０７において、酸化物半導体膜８１７ａと重なる領域がトランジスタ９０２のゲート電極として機能し、図２３（Ｂ）および図２３（Ｃ）において、ゲート電極８１３と示す。また、信号線９０９において、酸化物半導体膜８１７ａと重なる領域がトランジスタ９０２のソース電極またはドレイン電極として機能し、図２３（Ｂ）において、電極８１９と示す。また、図２３（Ａ）において、走査線９０７は、上面形状において端部が酸化物半導体膜８１７ａの端部より外側に位置する。このため、走査線９０７はバックライトなどの光源からの光を遮る遮光膜として機能する。この結果、トランジスタに含まれる酸化物半導体膜８１７ａに光が照射されず、トランジスタの電気特性の変動を抑制することができる。
また、電極８２０は、開口部８９３において、電極８９２と接続する。電極８９２は、透光性を有する導電膜であり、画素電極として機能する。
容量素子９０５は、容量線９１５と接続されている。また、容量素子９０５は、ゲート絶縁膜上に配置した導電膜８１７ｂと、トランジスタ９０２上に設けられる誘電体膜と、電極８９２とで構成されている。誘電体膜には、窒化物絶縁膜用いる。導電膜８１７ｂ、窒化物絶縁膜、および電極８９２はそれぞれ透光性を有するため、容量素子９０５は透光性を有する。
このように容量素子９０５は透光性を有するため、画素９０３内に容量素子９０５を大きく（大面積に）することができる。したがって、開口率を高める（代表的には５５％以上、好ましくは６０％以上とする）ことが可能であるとともに、電荷容量の大きい表示装置を得ることができる。例えば、解像度の高い表示装置は、画素の面積が小さくなると容量素子の面積も小さくせざるを得ない。このため、解像度の高い表示装置は、容量素子に蓄積可能な電荷容量が小さくなる。しかしながら、上述した表示装置の容量素子９０５は透光性を有するため、各画素において十分な電荷容量を得つつ、開口率を高めることができる。代表的には、画素密度が２００ｐｐｉ以上、さらには３００ｐｐｉ以上、さらには５００ｐｐｉ以上である高解像度の表示装置に好適に用いることができる。
また、本発明の一態様は、高解像度の表示装置においても、開口率を高めることができるため、バックライトなどの光源の光を効率よく利用することができ、表示装置の消費電力を低減することができる。
次いで、図２３（Ａ）の一点鎖線Ａ−Ｂ、Ｃ−Ｄにおける断面図を、それぞれ図２３（Ｂ）および図２３（Ｃ）に示す。なお、一点破線Ａ−Ｂは、トランジスタ９０２のチャネル長方向、トランジスタ９０２と画素電極として機能する電極８９２の接続部、および容量素子９０５ａの断面図であり、Ｃ−Ｄにおける断面図は、トランジスタ９０２のチャネル幅方向の断面図、およびゲート電極８１３およびゲート電極８９１の接続部における断面図である。
図２３（Ｂ）および図２３（Ｃ）に示すトランジスタ９０２は、チャネルエッチ型のトランジスタであり、基板８１１上に設けられるゲート電極８１３と、基板８１１およびゲート電極８１３上に配置されるゲート絶縁膜８１５と、ゲート絶縁膜８１５を介して、ゲート電極８１３と重なる酸化物半導体膜８１７ａと、酸化物半導体膜８１７ａに接する、電極８１９および電極８２０とを有する。また、ゲート絶縁膜８１５、酸化物半導体膜８１７ａ、電極８１９および電極８２０上には、酸化物絶縁膜８８３が配置され、酸化物絶縁膜８８３上には酸化物絶縁膜８８５が配置される。ゲート絶縁膜８１５、酸化物絶縁膜８８３、酸化物絶縁膜８８５、電極８２０上には窒化物絶縁膜８８７が配置される。また、電極８１９および電極８２０の一方、ここでは電極８２０に接続する電極８９２、およびゲート電極８９１が窒化物絶縁膜８８７上に配置される。なお、電極８９２は画素電極として機能する。
また、ゲート絶縁膜８１５は、窒化物絶縁膜８１５ａおよび酸化物絶縁膜８１５ｂで配置される。酸化物絶縁膜８１５ｂは、酸化物半導体膜８１７ａ、電極８１９、電極８２０、および酸化物絶縁膜８８３と重複する領域に配置される。
Ｃ−Ｄにおける断面図に示すように、窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７に設けられる開口部８９４において、ゲート電極８９１は、ゲート電極８１３と接続する。即ち、ゲート電極８１３およびゲート電極８９１は同電位である。
トランジスタ９０２上には、トランジスタごとに分離された酸化物絶縁膜８８３および酸化物絶縁膜８８５が配置される。分離された酸化物絶縁膜８８３および酸化物絶縁膜８８５が酸化物半導体膜８１７ａと重なる。また、Ｃ−Ｄに示すチャネル幅方向の断面図において、酸化物半導体膜８１７ａの外側に酸化物絶縁膜８８３および酸化物絶縁膜８８５の端部が位置する。また、チャネル幅方向において、酸化物半導体膜８１７ａの一方の側面および他方の側面それぞれの外側において、ゲート電極８９１は、酸化物絶縁膜８８３、酸化物絶縁膜８８５、および窒化物絶縁膜８８７を介して酸化物半導体膜８１７ａの側面と向かい合う。また、窒化物絶縁膜８８７は、酸化物絶縁膜８８３および酸化物絶縁膜８８５の上面および側面を覆うように配置され、窒化物絶縁膜８１５ａと接する。
トランジスタ９０２は、窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７が、酸化物半導体膜８１７ａおよび酸化物絶縁膜８８５を内側に有しつつ、接している。窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７は、酸素の拡散係数が小さく、酸素の対するバリア性を有するため、酸化物絶縁膜８８５に含まれる酸素の一部を効率よく酸化物半導体膜８１７ａに移動させることが可能であり、酸化物半導体膜８１７ａの酸素欠損量を減らすことが可能である。また、窒化物絶縁膜８１５ａおよび窒化物絶縁膜８８７は、水、水素等に対するバリア性を有するため、外部から酸化物半導体膜８１７ａへの水、水素等の混入を防ぐことが可能である。これらの結果、トランジスタ９０２は、信頼性の高いトランジスタとなる。
容量素子９０５ａは、ゲート絶縁膜８１５上に配置される導電膜８１７ｂと、窒化物絶縁膜８８７と、電極８９２とで構成されている。容量素子９０５ａにおいて、導電膜８１７ｂは、酸化物半導体膜８１７ａと同時に形成された膜であり、かつ不純物を含むことにより導電性が高められた膜である。または、導電膜８１７ｂは、酸化物半導体膜８１７ａと同時に形成された膜であり、かつ不純物を含むとともに、プラズマダメージ等により酸素欠損が形成され、導電性が高められた膜である。
酸化物半導体膜８１７ａおよび導電膜８１７ｂはともに、ゲート絶縁膜８１５上に配置されるが、不純物濃度が異なる。具体的には、酸化物半導体膜８１７ａと比較して、導電膜８１７ｂの不純物濃度が高い。例えば、酸化物半導体膜８１７ａに含まれる水素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下であり、導電膜８１７ｂ含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａｔｏｍｓ／ｃｍ３以上である。また、酸化物半導体膜８１７ａと比較して、導電膜８１７ｂに含まれる水素濃度は２倍、好ましくは１０倍以上である。
導電膜８１７ｂは、酸化物半導体膜８１７ａより抵抗率が低い。導電膜８１７ｂの抵抗率が、酸化物半導体膜８１７ａの抵抗率の１×１０−８倍以上１×１０−１倍未満であることが好ましく、代表的には１×１０−３Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０−３Ωｃｍ以上１×１０−１Ωｃｍ未満であるとよい。
導電膜８１７ｂは、例えば、窒化物絶縁膜８８７の形成時に、プラズマダメージを与えることで形成してもよい。なお、窒化物絶縁膜８８７は水素濃度が高いため、プラズマダメージを与えるとともに導電膜８１７ｂの水素濃度を高める。酸化物半導体膜は、水素が入ることで、または酸素欠損のサイトに水素が入ることでキャリアを生成する場合がある。したがって、窒化物絶縁膜８８７の作用によって、酸化物半導体膜のキャリア密度を高めることができ、導電膜８１７ｂを形成することができる場合がある。
トランジスタの酸化物半導体膜と同時に、容量素子の一方となる電極が形成される。また、画素電極として機能する導電膜を容量素子の他方の電極として用いる。これらのため、容量素子を形成するために、新たに導電膜を形成する工程が不要であり、作製工程を削減できる。また、一対の電極が透光性を有するため、容量素子は透光性を有する。この結果、容量素子の占有面積を大きくしつつ、画素の開口率を高めることができる。
以上のように優れた表示性能を有する表示装置を得ることができる。
＜メモリ１＞
以下では、上述したトランジスタを有する半導体記憶装置であるメモリセルの回路構成およびその動作について、図２４を参照して説明する。
なお、半導体記憶装置は、メモリセルの他、別の基板上に配置された駆動回路、電源回路等を含む場合がある。
図２４（Ａ）は、メモリセル５００の一例を示す回路図である。
図２４（Ａ）に示すメモリセル５００では、トランジスタ５１１と、トランジスタ５１２と、トランジスタ５１３と、容量素子５１４と、を示している。なおメモリセル５００は、図２４（Ａ）では、図示を省略しているが、実際にはマトリクス状に複数設けられている。
トランジスタ５１１は、ゲートに、書き込みワード線ＷＷＬが接続される。また、トランジスタ５１１は、ソースおよびドレインの一方に、ビット線ＢＬが接続される。また、トランジスタ５１１は、ソースおよびドレインの他方に、フローティングノードＦＮが接続される。
トランジスタ５１２は、ゲートに、フローティングノードＦＮが接続される。また、トランジスタ５１２は、ソースおよびドレインの一方に、トランジスタ５１３のソースおよびドレインの一方が接続される。また、トランジスタ５１２は、ソースおよびドレインの他方に、電源線ＳＬが接続される。
トランジスタ５１３は、ゲートに、読み出しワード線ＲＷＬが接続される。また、トランジスタ５１３は、ソースおよびドレインの他方に、ビット線ＢＬが接続される。
容量素子５１４は、一方の電極に、フローティングノードＦＮが接続される。また、容量素子５１４は、他方の電極に、固定電位が与えられる。
書き込みワード線ＷＷＬには、ワード信号が与えられる。
ワード信号は、ビット線ＢＬの電圧をフローティングノードＦＮに与えるために、トランジスタ５１１を導通状態とする信号である。
なお、書き込みワード線ＷＷＬに与えられるワード信号を制御することで、フローティングノードＦＮの電位が、ビット線ＢＬの電圧に応じた電位となることを、メモリセルにデータを書き込む、という。また、読み出しワード線ＲＷＬに与えられる読み出し信号を制御することで、ビット線ＢＬの電圧が、フローティングノードＦＮの電位に応じた電圧となることを、メモリセルからデータを読み出す、という。
ビット線ＢＬには、多値のデータが与えられる。またビット線ＢＬには、データを読み出すための、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。
多値のデータは、ｋビット（ｋは２以上の整数）のデータである。具体的には、２ビットのデータであれば４値のデータであり、４段階の電圧のいずれか一を有する信号である。
ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、データを読み出すために、ビット線ＢＬに与えられる電圧である。また、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられた後、ビット線ＢＬは電気的に浮遊状態となる。また、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅは、ビット線ＢＬの初期化を行うために与えられる電圧である。
読み出しワード線ＲＷＬには、読み出し信号が与えられる。
読み出し信号は、メモリセルからデータを選択的に読み出すために、トランジスタ５１３のゲートに与えられる信号である。
フローティングノードＦＮは、容量素子５１４の一方の電極、トランジスタ５１１のソースおよびドレインの他方、およびトランジスタ５１２のゲートを接続する配線上のいずれかのノードに相当する。
フローティングノードＦＮの電位は、ビット線ＢＬによって与えられる、多値のデータに基づく電位である。また、フローティングノードＦＮは、トランジスタ５１１を非導通状態とすることで、電気的に浮遊状態となる。
電源線ＳＬには、ビット線ＢＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅよりも高いプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
電源線ＳＬの電圧は、少なくともメモリセル５００からデータを読み出す期間に、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅであればよい。そのため、メモリセル５００にデータを書き込む期間、または／およびデータの読み出しや書き込みを行わない期間では、電源線ＳＬの電圧をディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとし、ビット線ＢＬと電源線ＳＬとが等電位となる構成としてもよい。当該構成により、ビット線ＢＬと電源線ＳＬとの間にわずかに流れる貫通電流を低減することができる。
また別の構成として、電源線ＳＬは、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅとした定電圧を与える構成としてもよい。当該構成により、電源線ＳＬの電圧を、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅとディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとで切り換えなくてよいため、電源線ＳＬの充放電に要する消費電力を削減することができる。
電源線ＳＬに与えられるプリチャージ電圧Ｖｐｒｅｃｈａｒｇｅは、ビット線ＢＬに与えられるディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅを、トランジスタ５１２およびトランジスタ５１３を介した充電により変化させる電圧である。
トランジスタ５１１は、導通状態と非導通状態とを切り換えることで、データの書き込みを制御するスイッチとしての機能を有する。また、非導通状態を保持することで、書き込んだデータに基づく電位を保持する機能を有する。なお、トランジスタ５１１は、ｎチャネル型のトランジスタとして、説明を行うものとする。
トランジスタ５１１は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。
図２４（Ａ）に示すメモリセル５００の構成では、非導通状態を保持することで、書き込んだデータに基づく電位を保持している。そのため、フローティングノードＦＮでの電荷の移動を伴った電位の変動を抑えるスイッチとして、オフ電流の低いトランジスタが用いられることが特に好ましい。なお、オフ電流の低いトランジスタのオフ電流を評価する方法は後述する。
トランジスタ５１１は、オフ電流の低いトランジスタとし、非導通状態を保持することで、メモリセル５００を不揮発性のメモリとすることができる。よって、一旦、メモリセル５００に書き込まれたデータは、再度、トランジスタ５１１を導通状態とするまで、フローティングノードＦＮに保持し続けることができる。
トランジスタ５１２は、フローティングノードＦＮの電位にしたがって、ソースとドレインとの間にドレイン電流Ｉｄを流す機能を有する。なお、図２４（Ａ）に示すメモリセル５００の構成で、トランジスタ５１２のソースとドレインとの間に流れるドレイン電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ５１２は、第２のトランジスタともいう。また、トランジスタ５１２は、ｎチャネル型のトランジスタとして説明を行う。
トランジスタ５１３は、読み出しワード線ＲＷＬの電位にしたがって、ソースとドレインとの間にドレイン電流Ｉｄを流す機能を有する。なお、図２４（Ａ）に示すメモリセル５００の構成で、トランジスタ５１３のソースとドレインとの間に流れるドレイン電流Ｉｄは、ビット線ＢＬと電源線ＳＬとの間に流れる電流である。なおトランジスタ５１３は、第３のトランジスタともいう。また、トランジスタ５１３は、ｎチャネル型のトランジスタとして説明を行う。
なおトランジスタ５１２およびトランジスタ５１３には、しきい値電圧のばらつきの小さいトランジスタが用いられることが好ましい。ここで、しきい値電圧のばらつきが小さいトランジスタとは、トランジスタが同一プロセスで作製される際に、許容されるしきい値電圧の差が２０ｍＶ以内であるトランジスタのことをいう。具体的には、チャネルが単結晶シリコンであるトランジスタが挙げられる。しきい値電圧のばらつきは小さければ小さいほど好ましいが、前述した単結晶シリコンであるトランジスタであっても、しきい値電圧の差が２０ｍＶ程度残りうる。
次に、図２４（Ａ）に示すメモリセル５００の動作を説明する。
図２４（Ｂ）に示すタイミングチャートは、図２４（Ａ）で示した書き込みワード線ＷＷＬ、読み出しワード線ＲＷＬ、フローティングノードＦＮ、ビット線ＢＬ、および電源線ＳＬに与えられる各信号の変化について示すものである。
図２４（Ｂ）に示すタイミングチャートでは、初期状態である期間Ｔ１、データを読み出すためにビット線ＢＬの充電を行う期間Ｔ２、を示している。
図２４（Ｂ）に示す期間Ｔ１では、ビット線ＢＬの放電を行う。このとき、書き込みワード線ＷＷＬは、Ｌレベルの電位が与えられる。また、読み出しワード線ＲＷＬは、Ｌレベルの電位が与えられる。また、フローティングノードＦＮは、多値のデータに対応する電位が保持される。またビット線ＢＬは、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられる。また、電源線ＳＬは、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
なお図２４（Ｂ）では、多値のデータの一例として、２ビットのデータ、すなわち４値のデータを示している。具体的に図２４（Ｂ）では、４値のデータ（Ｖ００、Ｖ０１、Ｖ１０、Ｖ１１）を示しており、４段階の電位で表すことができる。
ビット線ＢＬは、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅが与えられた後、電気的に浮遊状態となる。すなわち、ビット線ＢＬは、電荷の充電または放電により電位の変動が生じる状態となる。この浮遊状態は、ビット線ＢＬに電位を与えるスイッチをオフにすることで実現することができる。
次に、図２４（Ｂ）に示す期間Ｔ２では、データを読み出すためにビット線ＢＬの充電を行う。このとき、書き込みワード線ＷＷＬは、前の期間に引き続き、Ｌレベルの電位が与えられる。また、読み出しワード線ＲＷＬは、Ｈレベルの電位が与えられる。また、フローティングノードＦＮは、前の期間に引き続き、多値のデータに対応する電位が保持される。またビット線ＢＬは、ディスチャージ電圧ＶｄｉｓｃｈａｒｇｅがフローティングノードＦＮの電位にしたがって上昇する。また、電源線ＳＬは、前の期間に引き続き、プリチャージ電圧Ｖｐｒｅｃｈａｒｇｅが与えられる。
読み出しワード線ＲＷＬの電位の変化にしたがって、トランジスタ５１３が導通状態となる。そのため、トランジスタ５１２のソースおよびドレインの一方の電位が下降して、ディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとなる。
トランジスタ５１２はｎチャネル型のトランジスタであり、トランジスタ５１２のソースおよびドレインの一方の電位が下降してディスチャージ電圧Ｖｄｉｓｃｈａｒｇｅとなることで、ゲートとソースとの間の電圧（ゲート電圧）の絶対値が大きくなる。このゲート電圧の上昇にしたがってトランジスタ５１２およびトランジスタ５１３では、ソースとドレインとの間にドレイン電流Ｉｄが流れる。
トランジスタ５１２およびトランジスタ５１３にドレイン電流Ｉｄが流れることで、電源線ＳＬの電荷がビット線ＢＬに充電される。トランジスタ５１２のソースの電位、およびビット線ＢＬの電位は、充電により上昇する。トランジスタ５１２のソースの電位が上昇することで、トランジスタ５１２のゲート電圧が徐々に小さくなる。
期間Ｔ２において、トランジスタ５１２のゲート電圧がしきい値電圧になると、ドレイン電流Ｉｄは流れなくなる。そのため、ビット線ＢＬは、電位の上昇が進行し、トランジスタ５１２のゲート電圧がしきい値電圧となった時点で充電が完了し、定電位となる。このときのビット線ＢＬの電位は、概ねフローティングノードＦＮの電位としきい値電圧との差となる。
つまり、充電により変化するビット線ＢＬの電位は、フローティングノードＦＮの電位の高低を反映した形で得ることができる。この電位の違いを多値のデータの判定に用いることで、メモリセル５００に書き込まれた多値のデータを読み出すことができる。
したがって、データを読み出すための信号を多値のデータの数に応じて切り換えることなく、メモリセルから多値のデータの読み出しを行うことができる。
＜メモリ２＞
以下では、メモリ１と異なる半導体記憶装置の回路構成およびその動作について、図２５を参照して説明する。
図２５（Ａ）には、本発明の一態様である半導体記憶装置として、記憶装置６００を示す。図２５（Ａ）に示す記憶装置６００は、記憶素子部６０２と、第１の駆動回路６０４と、第２の駆動回路６０６と、を有する。
記憶素子部６０２には、記憶素子６０８がマトリクス状に複数配置されている。図２５（Ａ）に示す例では、記憶素子部６０２には記憶素子６０８が５行６列に配置されている。
第１の駆動回路６０４および第２の駆動回路６０６は、記憶素子６０８への信号の供給を制御し、読み取り時には記憶素子６０８からの信号を取得する。例えば、第１の駆動回路６０４をワード線駆動回路とし、第２の駆動回路６０６をビット線駆動回路とする。ただし、これに限定されず、第１の駆動回路６０４をビット線駆動回路とし、第２の駆動回路６０６をワード線駆動回路としてもよい。
なお、第１の駆動回路６０４および第２の駆動回路６０６は、それぞれ記憶素子６０８と配線により電気的に接続されている。
記憶素子６０８は、揮発性メモリと、不揮発性メモリと、を有する。記憶素子６０８の具体的な回路構成の一例を図２５（Ｂ）に示す。図２５（Ｂ）に示す記憶素子６０８は、第１の記憶回路６１０と、第２の記憶回路６１２と、を有する。
第１の記憶回路６１０は、第１のトランジスタ６１４と、第２のトランジスタ６１６と、第３のトランジスタ６１８と、第４のトランジスタ６２０と、第５のトランジスタ６２２と、第６のトランジスタ６２４と、を有する。
まず、第１の記憶回路６１０の構成について説明する。第１のトランジスタ６１４のソースおよびドレインの一方は、第１の端子６３０に電気的に接続され、第１のトランジスタ６１４のゲートは、第２の端子６３２に電気的に接続されている。第２のトランジスタ６１６のソースおよびドレインの一方は、高電位電源線Ｖｄｄに電気的に接続され、第２のトランジスタ６１６のソースおよびドレインの他方は、第１のトランジスタ６１４のソースおよびドレインの他方と、第３のトランジスタ６１８のソースおよびドレインの一方と、第１のデータ保持部６４０に電気的に接続されている。第３のトランジスタ６１８のソースおよびドレインの他方は、低電位電源線Ｖｓｓに電気的に接続されている。第２のトランジスタ６１６のゲートと第３のトランジスタ６１８のゲートは、第２のデータ保持部６４２に電気的に接続されている。
そして、第４のトランジスタ６２０のソースおよびドレインの一方は、第３の端子６３４に電気的に接続され、第４のトランジスタ６２０のゲートは、第４の端子６３６に電気的に接続されている。第５のトランジスタ６２２のソースおよびドレインの一方は、高電位電源線Ｖｄｄに電気的に接続され、第５のトランジスタ６２２のソースおよびドレインの他方は、第４のトランジスタ６２０のソースおよびドレインの他方と、第６のトランジスタ６２４のソースおよびドレインの一方と、第２のデータ保持部６４２に電気的に接続されている。第６のトランジスタ６２４のソースおよびドレインの他方は、低電位電源線Ｖｓｓに電気的に接続されている。第５のトランジスタ６２２のゲートと第６のトランジスタ６２４のゲートは、第１のデータ保持部６４０に電気的に接続されている。
第１のトランジスタ６１４、第３のトランジスタ６１８、第４のトランジスタ６２０および第６のトランジスタ６２４は、ｎチャネル型のトランジスタである。
第２のトランジスタ６１６および第５のトランジスタ６２２は、ｐチャネル型のトランジスタである。
第１の端子６３０は、ビット線に電気的に接続されている。第２の端子６３２は、第１のワード線に電気的に接続されている。第３の端子６３４は、反転ビット線に電気的に接続されている。第４の端子６３６は、第１のワード線に電気的に接続されている。
以上説明した構成を有することで、第１の記憶回路６１０は、ＳＲＡＭを構成している。即ち、第１の記憶回路６１０は、揮発性メモリである。本発明の一態様である記憶装置６００では、第１の記憶回路６１０に設けられた第１のデータ保持部６４０および第２のデータ保持部６４２が第２の記憶回路６１２に電気的に接続されている。
第２の記憶回路６１２は、第７のトランジスタ６２６と、第８のトランジスタ６２８と、を有する。
次に、第２の記憶回路６１２の構成について説明する。第７のトランジスタ６２６のソースおよびドレインの一方は、第２のデータ保持部６４２に電気的に接続され、第７のトランジスタ６２６のソースおよびドレインの他方は、第１の容量素子６４８の一方の電極に電気的に接続されている。第１の容量素子６４８の他方の電極には、低電位電源線Ｖｓｓが電気的に接続されている。第８のトランジスタ６２８のソースおよびドレインの一方は、第１のデータ保持部６４０に電気的に接続され、第８のトランジスタ６２８のソースおよびドレインの他方は、第２の容量素子６５０の一方の電極に電気的に接続されている。第２の容量素子６５０の他方の電極には、低電位電源線Ｖｓｓが電気的に接続されている。第７のトランジスタ６２６のゲートと第８のトランジスタ６２８のゲートは、第５の端子６３８に電気的に接続されている。
第５の端子６３８は、第２のワード線に電気的に接続されている。なお、第１のワード線と第２のワード線は、一方の動作にしたがって他方の信号が制御される構成であってもよいし、各々が独立に制御される構成であってもよい。
第７のトランジスタ６２６と第８のトランジスタ６２８は、オフ電流の低いトランジスタである。なお、図２５（Ｂ）に例示する構成では、第７のトランジスタ６２６と第８のトランジスタ６２８は、ｎチャネル型のトランジスタであるが、これに限定されない。
第７のトランジスタ６２６と第１の容量素子６４８の一方の電極の間には、第３のデータ保持部６４４が配置されている。第８のトランジスタ６２８と第２の容量素子６５０の一方の電極の間には、第４のデータ保持部６４６が配置されている。第７のトランジスタ６２６と第８のトランジスタ６２８のオフ電流が小さいため、第３のデータ保持部６４４および第４のデータ保持部６４６の電荷は、長時間保持される。即ち、第２の記憶回路６１２は、不揮発性メモリである。
上記したように、第１の記憶回路６１０は揮発性メモリであり、第２の記憶回路６１２は不揮発性メモリであり、第１の記憶回路６１０のデータ保持部である第１のデータ保持部６４０および第２のデータ保持部６４２は、第２の記憶回路６１２のデータ保持部である第３のデータ保持部６４４および第４のデータ保持部６４６に、オフ電流の低いトランジスタを介して電気的に接続されている。したがって、オフ電流の低いトランジスタのゲート電位を制御することで、第１の記憶回路６１０のデータを第２の記憶回路６１２のデータ保持部に退避させることができる。また、オフ電流の小さいトランジスタを用いることで、記憶素子６０８への電力の供給がない場合であっても、第３のデータ保持部６４４および第４のデータ保持部６４６には、長期にわたって記憶内容を保持することができる。
このように、図２５（Ｂ）に示す記憶素子６０８は、揮発性メモリのデータを不揮発性メモリに退避させることができる。
また、第１の記憶回路６１０はＳＲＡＭを構成するため、高速動作が要求される。他方、第２の記憶回路６１２では電力の供給を停止した後の長期間のデータ保持が要求される。このような構成は、第１の記憶回路６１０を高速動作可能なトランジスタを用い、第２の記憶回路６１２をオフ電流の低いトランジスタを用いることによって実現することができる。例えば、第１の記憶回路６１０にシリコンを用いたトランジスタを利用し、第２の記憶回路６１２に酸化物半導体膜を用いたトランジスタを利用すればよい。
本発明の一態様である記憶装置６００において、第１のトランジスタ６１４および第４のトランジスタ６２０をオンして、揮発性メモリである第１の記憶回路６１０のデータ保持部にデータを書き込む際に、第２の記憶回路６１２に含まれる第７のトランジスタ６２６および第８のトランジスタ６２８がオンしていると、第１の記憶回路６１０のデータ保持部（第１のデータ保持部６４０および第２のデータ保持部６４２）が所定の電位を保持するためには、第２の記憶回路６１２に含まれる第１の容量素子６４８および第２の容量素子６５０に電荷を蓄積すればよい。したがって、第１の記憶回路６１０のデータ保持部にデータを書き込む際に、第７のトランジスタ６２６と第８のトランジスタ６２８がオンしていると、記憶素子６０８の高速動作を阻害する。また、第２の記憶回路６１２にシリコンを用いたトランジスタを利用すると、オフ電流を十分に小さくすることが難しく、第２の記憶回路６１２に長期にわたって記憶内容を保持することが困難である。
そこで、本発明の一態様である半導体記憶装置では、第１の記憶回路６１０のデータ保持部（揮発性メモリ）にデータを書き込む際には、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタ（即ち、第７のトランジスタ６２６および第８のトランジスタ６２８）をオフしておく。これによって、記憶素子６０８の高速動作を実現する。また、第１の記憶回路６１０のデータ保持部への書き込みおよび読み出しを行わない際（即ち、第１のトランジスタ６１４および第４のトランジスタ６２０がオフの状態）には、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタをオンする。
記憶素子６０８の揮発性メモリへのデータの書き込みの具体的な動作を以下に示す。まず、オンされている第７のトランジスタ６２６および第８のトランジスタ６２８をオフする。次いで、第１のトランジスタ６１４および第４のトランジスタ６２０をオンして、第１の記憶回路６１０のデータ保持部（第１のデータ保持部６４０および第２のデータ保持部６４２）に所定の電位を供給した後、第１のトランジスタ６１４および第４のトランジスタ６２０をオフする。その後、第７のトランジスタ６２６および第８のトランジスタ６２８をオンする。これによって、第２の記憶回路６１２のデータ保持部には、第１の記憶回路６１０のデータ保持部に保持されたデータに対応したデータが保持される。
なお、少なくとも第１の記憶回路６１０のデータ保持部へのデータの書き込みのために、第１のトランジスタ６１４および第４のトランジスタ６２０をオンする際には、第２の記憶回路６１２に含まれる第７のトランジスタ６２６および第８のトランジスタ６２８をオフとする。ただし、第１の記憶回路６１０のデータ保持部からのデータの読み出しのために、第１のトランジスタ６１４および第４のトランジスタ６２０をオンする際には、第２の記憶回路６１２に含まれる第７のトランジスタ６２６および第８のトランジスタ６２８はオフとしてもよいし、オンとしてもよい。
また、記憶素子６０８への電力の供給を停止する場合には、記憶素子６０８への電力の供給を停止する直前に、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタ（即ち、第７のトランジスタ６２６および第８のトランジスタ６２８）をオフして、第２の記憶回路６１２に保持されたデータを不揮発化する。揮発性メモリへの電力の供給が停止される直前に第７のトランジスタ６２６と第８のトランジスタ６２８をオフする手段は、第１の駆動回路６０４および第２の駆動回路６０６に搭載してもよいし、これらの駆動回路を制御する別の制御回路に設けられていてもよい。
なお、ここで、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配された第７のトランジスタ６２６および第８のトランジスタ６２８のオンまたはオフは、記憶素子ごとに行ってもよいし、記憶素子部６０２をいくつかに区分けしたブロックごとに行ってもよい。
第１の記憶回路６１０をＳＲＡＭとして動作させる際に、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタをオフするため、第２の記憶回路６１２に含まれる第１の容量素子６４８および第２の容量素子６５０への電荷の蓄積を行うことなく第１の記憶回路６１０にデータを保持することが可能となるため、記憶素子６０８を高速に動作させることができる。
また、本発明の一態様である記憶装置６００では、記憶装置６００への電力の供給を停止する（記憶装置６００の電源を遮断する）前に、最後にデータを書き換えた記憶素子６０８が有する、第１の記憶回路６１０のデータ保持部と第２の記憶回路６１２のデータ保持部の間に配されたトランジスタのみをオンしてもよい。このとき、最後にデータを書き換えた記憶素子６０８のアドレスを外部メモリに記憶しておくと、スムーズに退避させることができる。
ただし、本発明の一態様である半導体記憶装置の駆動方法は上記説明に限定されるものではない。
以上説明したように、記憶装置６００を高速動作させることができる。また、データの退避を一部の記憶素子のみで行うため、消費電力を抑えることができる。
なお、ここでは、揮発性メモリとしてＳＲＡＭを用いたが、これに限定されず、他の揮発性メモリを用いてもよい。
＜ＣＰＵ＞
図２６は、上述したトランジスタまたは半導体記憶装置を少なくとも一部に用いたＣＰＵの具体的な構成を示すブロック図である。
図２６（Ａ）に示すＣＰＵは、基板１１９０上に、ＡＬＵ１１９１（ＡＬＵ：Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ、論理演算回路）、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、タイミングコントローラ１１９５、レジスタ１１９６、レジスタコントローラ１１９７、バスインターフェース１１９８、書き換え可能なＲＯＭ１１９９、およびＲＯＭインターフェース１１８９を有している。基板１１９０は、半導体基板、ＳＯＩ基板、ガラス基板などを用いる。ＲＯＭ１１９９およびＲＯＭインターフェース１１８９は、別チップに設けてもよい。もちろん、図２６（Ａ）に示すＣＰＵは、その構成を簡略化して示した一例にすぎず、実際のＣＰＵはその用途によって多種多様な構成を有している。
バスインターフェース１１９８を介してＣＰＵに入力された命令は、インストラクションデコーダ１１９３に入力され、デコードされた後、ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５に入力される。
ＡＬＵコントローラ１１９２、インタラプトコントローラ１１９４、レジスタコントローラ１１９７、タイミングコントローラ１１９５は、デコードされた命令に基づき、各種制御を行う。具体的にＡＬＵコントローラ１１９２は、ＡＬＵ１１９１の動作を制御するための信号を生成する。また、インタラプトコントローラ１１９４は、ＣＰＵのプログラム実行中に、外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断し、処理する。レジスタコントローラ１１９７は、レジスタ１１９６のアドレスを生成し、ＣＰＵの状態に応じてレジスタ１１９６の読み出しや書き込みを行う。
また、タイミングコントローラ１１９５は、ＡＬＵ１１９１、ＡＬＵコントローラ１１９２、インストラクションデコーダ１１９３、インタラプトコントローラ１１９４、およびレジスタコントローラ１１９７の動作のタイミングを制御する信号を生成する。例えばタイミングコントローラ１１９５は、基準クロック信号ＣＬＫ１を元に、内部クロック信号ＣＬＫ２を生成する内部クロック生成部を備えており、内部クロック信号ＣＬＫ２を上記各種回路に供給する。
図２６（Ａ）に示すＣＰＵでは、レジスタ１１９６に、メモリセルが設けられている。レジスタ１１９６のメモリセルとして、上述したトランジスタを用いることができる。
図２６（Ａ）に示すＣＰＵにおいて、レジスタコントローラ１１９７は、ＡＬＵ１１９１からの指示に従い、レジスタ１１９６における保持動作の選択を行う。即ち、レジスタ１１９６が有するメモリセルにおいて、フリップフロップによるデータの保持を行うか、容量素子によるデータの保持を行うかを、選択する。フリップフロップによるデータの保持が選択されている場合、レジスタ１１９６内のメモリセルへの、電源電圧の供給が行われる。容量素子におけるデータの保持が選択されている場合、容量素子へのデータの書き換えが行われ、レジスタ１１９６内のメモリセルへの電源電圧の供給を停止することができる。
電源停止に関しては、図２６（Ｂ）または図２６（Ｃ）に示すように、メモリセル群と、高電源電位ＶＤＤまたは低電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設けることにより行うことができる。以下に図２６（Ｂ）および図２６（Ｃ）の回路の説明を行う。
図２６（Ｂ）および図２６（Ｃ）は、メモリセルへの電源電位の供給を制御するスイッチング素子に、上述したトランジスタを用いた記憶装置である。
図２６（Ｂ）に示す記憶装置は、スイッチング素子１１４１と、メモリセル１１４２を複数有するメモリセル群１１４３とを有している。具体的に、各メモリセル１１４２には、上述したトランジスタを用いることができる。メモリセル群１１４３が有する各メモリセル１１４２には、スイッチング素子１１４１を介して、高電源電位ＶＤＤが供給されている。さらに、メモリセル群１１４３が有する各メモリセル１１４２には、信号ＩＮの電位と、低電源電位ＶＳＳの電位が与えられている。
図２６（Ｂ）では、スイッチング素子１１４１として、上述したトランジスタを用いており、該トランジスタは、そのゲート電極層に与えられる信号ＳｉｇＡによりスイッチングが制御される。
なお、図２６（Ｂ）では、スイッチング素子１１４１がトランジスタを一つだけ有する構成を示しているが、特に限定されず、トランジスタを複数有していてもよい。スイッチング素子１１４１が、スイッチング素子として機能するトランジスタを複数有している場合、上記複数のトランジスタは並列に接続されていてもよいし、直列に接続されていてもよいし、直列と並列が組み合わされて接続されていてもよい。
また、図２６（Ｂ）では、スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、高電源電位ＶＤＤの供給が制御されているが、スイッチング素子１１４１により、低電源電位ＶＳＳの供給が制御されていてもよい。
また、図２６（Ｃ）には、メモリセル群１１４３が有する各メモリセル１１４２に、スイッチング素子１１４１を介して、低電源電位ＶＳＳが供給されている、記憶装置の一例を示す。スイッチング素子１１４１により、メモリセル群１１４３が有する各メモリセル１１４２への、低電源電位ＶＳＳの供給を制御することができる。
メモリセル群と、高電源電位ＶＤＤまたは低電源電位ＶＳＳの与えられているノード間に、スイッチング素子を設け、一時的にＣＰＵの動作を停止し、電源電圧の供給を停止した場合においてもデータを保持することが可能であり、消費電力の低減を行うことができる。具体的には、例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入力を停止している間でも、ＣＰＵの動作を停止することができ、それにより消費電力を低減することができる。
ここでは、ＣＰＵを例に挙げて説明したが、ＤＳＰ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｌ Ｐｒｏｃｅｓｓｏｒ）、カスタムＬＳＩ、ＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）等のＬＳＩにも応用可能である。
＜設置例＞
図２７（Ａ）において、テレビジョン装置８０００は、筐体８００１に表示部８００２が組み込まれており、表示部８００２により映像を表示し、スピーカー部８００３から音声を出力することが可能である。
テレビジョン装置８０００は、受信機やモデムなどを備えていてもよい。テレビジョン装置８０００は、受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
また、テレビジョン装置８０００は、情報通信を行うためのＣＰＵや、メモリを備えていてもよい。テレビジョン装置８０００は、上述した表示装置、メモリまたはＣＰＵを用いることが可能である。
図２７（Ａ）において、警報装置８１００は、住宅用火災警報器であり、検出部と、マイクロコンピュータ８１０１を有している。マイクロコンピュータ８１０１には、上述したトランジスタを用いたＣＰＵが含まれる。
図２７（Ａ）において、室内機８２００および室外機８２０４を有するエアコンディショナーには、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、室内機８２００は、筐体８２０１、送風口８２０２、ＣＰＵ８２０３等を有する。図２７（Ａ）において、ＣＰＵ８２０３が、室内機８２００に設けられている場合を例示しているが、ＣＰＵ８２０３は室外機８２０４に設けられていてもよい。または、室内機８２００と室外機８２０４の両方に、ＣＰＵ８２０３が設けられていてもよい。上述したトランジスタを用いたＣＰＵが含まれることで、エアコンディショナーを省電力化できる。
図２７（Ａ）において、電気冷凍冷蔵庫８３００には、上述したトランジスタを用いたＣＰＵが含まれる。具体的に、電気冷凍冷蔵庫８３００は、筐体８３０１、冷蔵室用扉８３０２、冷凍室用扉８３０３、ＣＰＵ８３０４等を有する。図２７（Ａ）では、ＣＰＵ８３０４が、筐体８３０１の内部に設けられている。上述したトランジスタを用いたＣＰＵが含まれることで、電気冷凍冷蔵庫８３００を省電力化できる。
図２７（Ｂ）および図２７（Ｃ）において、電気自動車の例を示す。電気自動車９７００には、二次電池９７０１が搭載されている。二次電池９７０１の電力は、制御回路９７０２により出力が調整されて、駆動装置９７０３に供給される。制御回路９７０２は、図示しないＲＯＭ、ＲＡＭ、ＣＰＵ等を有する処理装置９７０４によって制御される。上述したトランジスタを用いたＣＰＵが含まれることで、電気自動車９７００を省電力化できる。
駆動装置９７０３は、直流電動機もしくは交流電動機単体、または電動機と内燃機関と、を組み合わせて構成される。処理装置９７０４は、電気自動車９７００の運転者の操作情報（加速、減速、停止など）や走行時の情報（上り坂や下り坂等の情報、駆動輪に掛かる負荷情報など）の入力情報に基づき、制御回路９７０２に制御信号を出力する。制御回路９７０２は、処理装置９７０４の制御信号により、二次電池９７０１から供給される電気エネルギーを調整して駆動装置９７０３の出力を制御する。交流電動機を搭載している場合は、図示していないが、直流を交流に変換するインバータも内蔵される。
なお、本実施の形態は、基本原理の一例について述べたものである。したがって、本実施の形態の一部または全部について、実施の形態の一部また全部と、自由に組み合わせることや、適用することや、置き換えて実施することができる。
本実施例では、各種Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜した例を示す。
まずは、本実施例で作製した試料について説明する。
また、試料１乃至試料７は、ガラス基板上にスパッタ装置Ａを用いて厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した試料である。試料１乃至試料７のＩｎ−Ｇａ−Ｚｎ酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］）を用い、ターゲット−基板間距離ｄを１６０ｍｍとして成膜した。
試料１は、成膜ガスに酸素およびアルゴンを用い、酸素の割合を１０体積％とし、圧力を０．６Ｐａとし、電力密度を１．６５８Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を１７０℃とした。また、試料２は、成膜ガスに酸素およびアルゴンを用い、酸素の割合を５０体積％とし、圧力を０．６Ｐａとし、電力密度を１．６５８Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を１７０℃とした。また、試料３は、成膜ガスの酸素の割合を１００体積％とし、圧力を０．６Ｐａとし、電力密度を１．６５８Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を１７０℃とした。また、試料４は、成膜ガスの酸素の割合を１００体積％とし、圧力を０．３Ｐａとし、電力密度を２．９８４Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を１７０℃とした。また、試料５は、成膜ガス中の酸素の割合を１００体積％とし、圧力を０．１５Ｐａとし、電力密度を１．６５８Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を１７０℃とした。また、試料６は、成膜ガス中の酸素の割合を１００体積％とし、圧力を０．１５Ｐａとし、電力密度を１．６５８Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を２００℃とした。また、試料７は、成膜ガスに酸素およびアルゴンを用い、酸素の割合を５０体積％とし、圧力を０．３Ｐａとし、電力密度を１．６５８Ｗ／ｃｍ２（ＡＣ電源使用）とし、基板温度を１７０℃とした。
次に、試料８は、ガラス基板上にスパッタ装置Ｂを用いて厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した試料である。試料８のＩｎ−Ｇａ−Ｚｎ酸化物膜は、Ｉｎ−Ｇａ−Ｚｎ酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］）を用い、成膜ガスに酸素およびアルゴンを用い、酸素の割合を３３体積％とし、圧力を０．４Ｐａ、電力密度を４．９３３Ｗ／ｃｍ２（ＤＣ電源使用）、ターゲット−基板間距離ｄを０．１３ｍ、基板温度を２００℃として成膜した。
表２に、試料１乃至試料８の成膜条件の一覧を示す。
次に、試料１、試料２および試料３の平面ＴＥＭ像を４００万倍および８００万倍にて観察した（図２８参照。）。
図２８より、試料１、試料２および試料３は、ＣＡＡＣ−ＯＳ膜に特徴的な構造を有する領域と、該領域とは異なる構造を有する領域と、を有することがわかった。これは、試料１、試料２および試料３が、比較的高い圧力で成膜されていることで、膜中に柱状酸化亜鉛クラスタが取り込まれたことに起因する可能性がある。
次に、試料が銅をブロックする機能を有するかを確認するため、試料１、試料２または試料３のＩｎ−Ｇａ−Ｚｎ酸化物膜上に銅膜を形成した試料を作製した。銅膜の形成後、温度３５０℃、窒素および酸素が２：８［体積比］の雰囲気で１時間の熱処理を行い、銅の拡散を評価した。
銅の拡散を評価するために、該試料に対して、ガラス基板側から膜をエッチングしながらＳＩＭＳを行った。深さに対する銅濃度のプロファイルを図２９に示す。なお、図２９（Ａ）、図２９（Ｂ）、図２９（Ｃ）は、それぞれ試料１、試料２、試料３に対応する。
いずれ試料においても、銅膜からＩｎ−Ｇａ−Ｚｎ酸化物膜へ、銅が数十ｎｍの範囲で拡散していることがわかった。したがって、例えば、この条件で銅の拡散をブロックする（１×１０１８ａｔｏｍｓ／ｃｍ３未満とする）ためには、試料１、試料２および試料３のＩｎ−Ｇａ−Ｚｎ酸化物膜を５０ｎｍ以上の厚さとしなくてはならないことなどが読み取れる。
このように、試料１、試料２および試料３が、銅の拡散をブロックする能力が低い理由としては、比較的高い圧力で成膜されていることで、膜中に柱状酸化亜鉛クラスタが取り込まれたことに起因する可能性がある。
次に、試料２について、微小な領域における構造解析を行った。構造解析は、図３０に示す断面ＴＥＭ像において、破線矢印に沿って一定速度で測定領域を変えながら透過電子回折パターンを取得することで行った。なお、試料２は、電子が透過する厚さ（５０ｎｍ程度）に薄片化した。測定開始時間を０秒（ｓｅｃ）とし、測定終了時間を９６秒とした。透過電子回折パターンの測定には、実施の形態で示した装置を用いた。また、電子線プローブ径を１ｎｍ、加速電圧を２００ｋＶ、カメラ長を０．４ｍとした。
各時間における透過電子回折パターンを図３１に示す。図３１より、例えば、１２秒および８８秒における透過電子回折パターンでは、少なくとも二種類の構造を示す透過電子回折パターンが観測された。また、３１秒、３９秒、４３秒、５３秒、５５秒、７０秒、７６秒および９６秒における透過電子回折パターンでは、ＣＡＡＣ−ＯＳ膜に特徴的な構造とは異なる構造を示す透過電子回折パターンが観測された。
したがって、試料２は、測定範囲（約７００ｎｍ）において、結晶粒界を２箇所有し、かつＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造を有する領域を８箇所有することがわかった。
先の実施の形態で記載したように、結晶粒界、およびＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造を有する領域を形成する一因は、成膜時の柱状酸化亜鉛クラスタにあると考えられる。即ち、成膜時の柱状酸化亜鉛クラスタを効果的に排出することで銅をブロックするＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜できる可能性がある。
次に、試料１、試料２および試料３と比べて、低い圧力で成膜された試料７および試料８について、微小な領域における構造解析を行った。試料７および試料８は、試料１、試料２および試料３と比べて、膜中に柱状酸化亜鉛クラスタが取り込まれにくいと考えられる。
試料７の構造解析は、図３２に示す断面ＴＥＭ像において、破線矢印に沿って一定速度で測定領域を変えながら透過電子回折パターンを取得することで行った。なお、試料７は、電子が透過する厚さ（５０ｎｍ程度）に薄片化した。測定開始時間を０秒とし、測定終了時間を９２秒とした。透過電子回折パターンの測定には、実施の形態に示した装置を用いた。また、電子線プローブ径を１ｎｍ、加速電圧を２００ｋＶ、カメラ長を０．４ｍとした。
各時間における透過電子回折パターンを図３３に示す。図３３より、透過電子回折パターンでは、少なくとも二種類の構造を示す透過電子回折パターンは観測されなかった。また、１１．５秒および３４．５秒における透過電子回折パターンでは、ＣＡＡＣ−ＯＳ膜に特徴的な構造とは異なる構造を示す透過電子回折パターンが観測された。
したがって、試料７は、測定範囲（約７００ｎｍ）において、明確な結晶粒界を有さず、かつＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造を有する領域を２箇所有することがわかった。試料７は、結晶粒界、およびＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造を有する領域が、試料２と比べて少ないことがわかった。
試料８の構造解析は、図３４に示す断面ＴＥＭ像において、破線矢印に沿って一定速度で測定領域を変えながら透過電子回折パターンを取得することで行った。なお、試料８は、電子が透過する厚さ（５０ｎｍ程度）に薄片化した。測定開始時間を０秒とし、測定終了時間を１０１秒とした。透過電子回折パターンの測定には、実施の形態で示した装置を用いた。また、電子線プローブ径を１ｎｍ、加速電圧を２００ｋＶ、カメラ長を０．４ｍとした。
各時間における透過電子回折パターンを図３５に示す。図３５より、例えば、６５秒における透過電子回折パターンでは、少なくとも二種類の構造を示す透過電子回折パターンが観測された。また、３６秒および５３秒における透過電子回折パターンでは、ＣＡＡＣ−ＯＳ膜に特徴的な構造とは異なる構造を示す透過電子回折パターンが観測された。
したがって、試料８は、測定範囲（約７００ｎｍ）において、結晶粒界を１箇所有し、かつＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造を有する領域を２箇所有することがわかった。試料８は、結晶粒界、およびＣＡＡＣ−ＯＳ膜に特徴的な構造と異なる構造を有する領域が、試料２と比べて少ないことがわかった。
試料７および試料８が、試料１、試料２および試料３と比べて、結晶粒界などの欠陥が低減されている理由としては、膜中に柱状酸化亜鉛クラスタが取り込まれにくい成膜条件であるためと考えられる。
次に、試料８を含む以下の試料について、銅の拡散を評価した。
まずは、試料４、試料５、試料６または試料８のＩｎ−Ｇａ−Ｚｎ酸化物膜上に銅膜を形成した試料を作製した。銅膜の形成後、温度３５０℃、窒素および酸素が２：８［体積比］の雰囲気で１時間の熱処理を行い、銅の拡散を評価した。なお、試料４、試料５、試料６および試料８は、いずれも試料２と比べて低い圧力で成膜しており、柱状酸化亜鉛クラスタの取り込みによる欠陥の生成が起こりにくい条件と考えられる。
銅の拡散を評価するために、該試料に対して、ガラス基板側から膜をエッチングしながらＳＩＭＳを行った。深さに対する銅濃度のプロファイルを図３６に示す。なお、図３６（Ａ）、図３６（Ｂ）、図３６（Ｃ）、図３６（Ｄ）は、それぞれ試料４、試料５、試料６、試料８に対応する。
いずれ試料においても、図２９と比較して銅の拡散が抑えられていることがわかった。したがって、例えば、この条件で銅の拡散をブロックする（１×１０１８ａｔｏｍｓ／ｃｍ３未満とする）ためには、試料４、試料５、試料６、試料８のＩｎ−Ｇａ−Ｚｎ酸化物膜を２０ｎｍ以上の厚さとすればよいことなどが読み取れる。
したがって、試料８のように結晶粒界などの欠陥の低減されたＩｎ−Ｇａ−Ｚｎ酸化物膜は、銅の拡散のブロックする機能を有することがわかる。また、欠陥が低減されているため、トランジスタの半導体膜に用いたときに、優れた電気特性と高い信頼性を実現できることが示唆される。
１０ 電子銃室
１２ 光学系
１４ 試料室
１６ 光学系
１８ カメラ
２０ 観察室
２２ フィルム室
２４ 電子
２８ 物質
３２ 蛍光板
１００ ペレット
１００ａ ペレット
１００ｂ ペレット
１０１ イオン
１０２ 柱状酸化亜鉛クラスタ
１０３ ＣＡＡＣ−ＯＳ膜
１０４ 酸化亜鉛分子
１０５ 劈開面
１０７ プラズマ
１２０ 基板
１３０ ターゲット
１４０ ガス供給口
１５０ 排気口
１６０ 排出物
１７０ 成膜室
２００ 基板
２０２ 下地絶縁膜
２０４ ゲート電極
２０６ 酸化物半導体膜
２１２ ゲート絶縁膜
２１６ａ ソース電極
２１６ｂ ドレイン電極
２１８ 保護絶縁膜
２２６ａ 配線
２２６ｂ 配線
３００ 基板
３０２ 下地絶縁膜
３０４ ゲート電極
３０６ 酸化物半導体膜
３１２ ゲート絶縁膜
３１６ａ ソース電極
３１６ｂ ドレイン電極
３１８ 保護絶縁膜
３２６ａ 配線
３２６ｂ 配線
４００ 基板
４０４ ゲート電極
４０６ 酸化物半導体膜
４１２ ゲート絶縁膜
４１６ａ ソース電極
４１６ｂ ドレイン電極
４１８ 保護絶縁膜
４２６ａ 配線
４２６ｂ 配線
５００ メモリセル
５１１ トランジスタ
５１２ トランジスタ
５１３ トランジスタ
５１４ 容量素子
６００ 記憶装置
６０２ 記憶素子部
６０４ 駆動回路
６０６ 駆動回路
６０８ 記憶素子
６１０ 記憶回路
６１２ 記憶回路
６１４ トランジスタ
６１６ トランジスタ
６１８ トランジスタ
６２０ トランジスタ
６２２ トランジスタ
６２４ トランジスタ
６２６ トランジスタ
６２８ トランジスタ
６３０ 端子
６３２ 端子
６３４ 端子
６３６ 端子
６３８ 端子
６４０ データ保持部
６４２ データ保持部
６４４ データ保持部
６４６ データ保持部
６４８ 容量素子
６５０ 容量素子
７００ 成膜装置
７０１ 大気側基板供給室
７０２ 大気側基板搬送室
７０３ａ ロードロック室
７０３ｂ アンロードロック室
７０４ 搬送室
７０５ 基板加熱室
７０６ａ 成膜室
７０６ｂ 成膜室
７０６ｃ 成膜室
７５１ クライオトラップ
７５２ ステージ
７６１ カセットポート
７６２ アライメントポート
７６３ 搬送ロボット
７６４ ゲートバルブ
７６５ 加熱ステージ
７６６ ターゲット
７６７ 防着板
７６８ 基板ステージ
７６９ 基板
７７０ 真空ポンプ
７７１ クライオポンプ
７７２ ターボ分子ポンプ
７８０ マスフローコントローラ
７８１ 精製機
７８２ ガス加熱機構
８１１ 基板
８１３ ゲート電極
８１５ ゲート絶縁膜
８１５ａ 窒化物絶縁膜
８１５ｂ 酸化物絶縁膜
８１７ａ 酸化物半導体膜
８１７ｂ 導電膜
８１９ 電極
８２０ 電極
８８３ 酸化物絶縁膜
８８５ 酸化物絶縁膜
８８７ 窒化物絶縁膜
８９１ ゲート電極
８９２ 電極
８９３ 開口部
８９４ 開口部
９０１ 画素部
９０２ トランジスタ
９０３ 画素
９０４ 走査線駆動回路
９０５ 容量素子
９０５ａ 容量素子
９０６ 信号線駆動回路
９０７ 走査線
９０９ 信号線
９１５ 容量線
９２１ 液晶素子
９３１ 発光素子
９３３ トランジスタ
９３５ トランジスタ
９３７ 配線
９３９ 配線
９４１ 配線
１１４１ スイッチング素子
１１４２ メモリセル
１１４３ メモリセル群
１１８９ ＲＯＭインターフェース
１１９０ 基板
１１９１ ＡＬＵ
１１９２ ＡＬＵコントローラ
１１９３ インストラクションデコーダ
１１９４ インタラプトコントローラ
１１９５ タイミングコントローラ
１１９６ レジスタ
１１９７ レジスタコントローラ
１１９８ バスインターフェース
１１９９ ＲＯＭ
８０００ テレビジョン装置
８００１ 筐体
８００２ 表示部
８００３ スピーカー部
８１００ 警報装置
８１０１ マイクロコンピュータ
８２００ 室内機
８２０１ 筐体
８２０２ 送風口
８２０３ ＣＰＵ
８２０４ 室外機
８３００ 電気冷凍冷蔵庫
８３０１ 筐体
８３０２ 冷蔵室用扉
８３０３ 冷凍室用扉
８３０４ ＣＰＵ
９７００ 電気自動車
９７０１ 二次電池
９７０２ 制御回路
９７０３ 駆動装置
９７０４ 処理装置

Claims (3)

  1. 基板上に結晶性酸化物半導体膜を有し、
    前記酸化物半導体膜は、電子線のプローブ径が１ｎｍである透過電子回折装置を用いて、前記酸化物半導体膜の断面に対して垂直に前記電子線を入射し、膜面方向に一次元的に７００ｎｍの範囲で観察箇所を変化させたとき、結晶方位が回転していく様子が観察される箇所を有し、且つ不連続点を示す透過電子回折パターンが観測される箇所が５箇所以下である領域を有し、
    ソース電極及びドレイン電極に銅を含む導電膜を有し、
    前記結晶性酸化物半導体膜をチャネル形成領域に有し、
    前記結晶性酸化物半導体膜は、前記ソース電極または前記ドレイン電極に接する点から２０ｎｍの位置で、銅の濃度が１×１０ １８ ａｔｏｍｓ／ｃｍ ３ 未満であることを特徴とする半導体装置。
  2. 基板上に（００ｘ）面（ｘは自然数）に配向性を有する結晶性酸化物半導体膜を有し、
    前記酸化物半導体膜は、電子線のプローブ径が１ｎｍである透過電子回折装置を用いて、前記酸化物半導体膜の断面に対して垂直に前記電子線を入射し、膜面方向に一次元的に７００ｎｍの範囲で観察箇所を変化させたとき、結晶方位が回転していく様子が観察される箇所を有し、且つ入射方位＜０１０＞に対する（００ｘ）面以外を含む透過電子回折パターンが観測される箇所が８箇所以下である領域を有し、
    ソース電極及びドレイン電極に銅を含む導電膜を有し、
    前記結晶性酸化物半導体膜をチャネル形成領域に有し、
    前記結晶性酸化物半導体膜は、前記ソース電極または前記ドレイン電極に接する点から２０ｎｍの位置で、銅の濃度が１×１０ １８ ａｔｏｍｓ／ｃｍ ３ 未満であることを特徴とする半導体装置。
  3. 請求項１または請求項２において、
    前記酸化物半導体膜は、インジウム、ガリウムおよび亜鉛を有することを特徴とする半導体装置。
JP2014156797A 2013-08-02 2014-07-31 半導体装置 Expired - Fee Related JP6445271B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014156797A JP6445271B2 (ja) 2013-08-02 2014-07-31 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013161427 2013-08-02
JP2013161427 2013-08-02
JP2014156797A JP6445271B2 (ja) 2013-08-02 2014-07-31 半導体装置

Publications (2)

Publication Number Publication Date
JP2015046594A JP2015046594A (ja) 2015-03-12
JP6445271B2 true JP6445271B2 (ja) 2018-12-26

Family

ID=52426832

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014156797A Expired - Fee Related JP6445271B2 (ja) 2013-08-02 2014-07-31 半導体装置

Country Status (4)

Country Link
US (1) US9496330B2 (ja)
JP (1) JP6445271B2 (ja)
KR (1) KR102305643B1 (ja)
TW (1) TWI613726B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
JP6647841B2 (ja) 2014-12-01 2020-02-14 株式会社半導体エネルギー研究所 酸化物の作製方法
US9633710B2 (en) 2015-01-23 2017-04-25 Semiconductor Energy Laboratory Co., Ltd. Method for operating semiconductor device
US10002970B2 (en) * 2015-04-30 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method of the same, or display device including the same
WO2017109642A1 (ja) * 2015-12-24 2017-06-29 株式会社半導体エネルギー研究所 金属酸化物膜、および半導体装置
WO2017125796A1 (ja) 2016-01-18 2017-07-27 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び表示装置
WO2017134495A1 (ja) 2016-02-05 2017-08-10 株式会社半導体エネルギー研究所 金属酸化物膜、半導体装置、及び半導体装置の作製方法
US10388738B2 (en) * 2016-04-01 2019-08-20 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and method for manufacturing the same
JP6668455B2 (ja) * 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
US11379231B2 (en) 2019-10-25 2022-07-05 Semiconductor Energy Laboratory Co., Ltd. Data processing system and operation method of data processing system
CN113540254B (zh) * 2021-06-08 2023-09-29 华南师范大学 一种钕掺杂的氧化锆薄膜晶体管及其制备方法和应用

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (fr) 2001-11-05 2003-05-15 Japan Science And Technology Agency Film mince monocristallin homologue a super-reseau naturel, procede de preparation et dispositif dans lequel est utilise ledit film mince monocristallin
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
EP1737044B1 (en) 2004-03-12 2014-12-10 Japan Science and Technology Agency Amorphous oxide and thin film transistor
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
CN102945857B (zh) 2004-11-10 2015-06-03 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
JP4895525B2 (ja) * 2005-04-11 2012-03-14 株式会社日立ハイテクノロジーズ 走査透過電子顕微鏡装置
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101050767B1 (ko) 2005-11-15 2011-07-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5213421B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 酸化物半導体薄膜トランジスタ
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2481089A4 (en) * 2009-09-24 2015-09-23 Semiconductor Energy Lab SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011062057A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011062041A1 (en) * 2009-11-20 2011-05-26 Semiconductor Energy Laboratory Co., Ltd. Transistor
KR101963300B1 (ko) * 2009-12-04 2019-03-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
JP5437039B2 (ja) * 2009-12-09 2014-03-12 三菱マテリアル株式会社 赤外線透過部材及び赤外線透過部材用シリコン材料
KR101995082B1 (ko) 2010-12-03 2019-07-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
US8686416B2 (en) * 2011-03-25 2014-04-01 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
WO2012144407A1 (ja) * 2011-04-18 2012-10-26 株式会社東芝 高純度Ｎｉスパッタリングターゲットおよびその製造方法
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
KR102108572B1 (ko) * 2011-09-26 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
KR20250131267A (ko) * 2012-07-20 2025-09-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR101728289B1 (ko) 2012-11-08 2017-04-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물 막
JP2013121917A (ja) * 2013-02-14 2013-06-20 Tokyo Yogyo Co Ltd 焼成用セッター
US20150001533A1 (en) 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9244025B2 (en) 2013-07-05 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Transmission electron diffraction measurement apparatus and method for measuring transmission electron diffraction pattern

Also Published As

Publication number Publication date
US20150034947A1 (en) 2015-02-05
TWI613726B (zh) 2018-02-01
TW201515107A (zh) 2015-04-16
JP2015046594A (ja) 2015-03-12
US9496330B2 (en) 2016-11-15
KR20150016144A (ko) 2015-02-11
KR102305643B1 (ko) 2021-09-29

Similar Documents

Publication Publication Date Title
JP6445271B2 (ja) 半導体装置
JP6420968B2 (ja) 酸化物半導体膜
JP2015046595A (ja) 酸化物半導体膜の作製方法
JP2023109908A (ja) 酸化物の作製方法
JP6965389B2 (ja) トランジスタの作製方法
US8889477B2 (en) Method for forming thin film utilizing sputtering target
JP5972410B2 (ja) スパッタリング用ターゲット
US10032872B2 (en) Semiconductor device, method for manufacturing the same, and apparatus for manufacturing semiconductor device
EP3029172A1 (en) Method for using sputtering target and method for manufacturing oxide film
TWI652822B (zh) 氧化物半導體膜及其形成方法
JP6460591B2 (ja) 酸化物半導体膜および半導体装置
US20170062192A1 (en) Film forming apparatus
JP2015201640A (ja) 半導体装置、モジュールおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180508

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181129

R150 Certificate of patent or registration of utility model

Ref document number: 6445271

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees