CN107207252B - 氧化物及其制造方法 - Google Patents

氧化物及其制造方法 Download PDF

Info

Publication number
CN107207252B
CN107207252B CN201680008182.4A CN201680008182A CN107207252B CN 107207252 B CN107207252 B CN 107207252B CN 201680008182 A CN201680008182 A CN 201680008182A CN 107207252 B CN107207252 B CN 107207252B
Authority
CN
China
Prior art keywords
oxide
substrate
semiconductor
transistor
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680008182.4A
Other languages
English (en)
Other versions
CN107207252A (zh
Inventor
山崎舜平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN107207252A publication Critical patent/CN107207252A/zh
Application granted granted Critical
Publication of CN107207252B publication Critical patent/CN107207252B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

提供一种具有新颖的结晶结构的氧化物。或者，提供一种结晶性高的氧化物。或者，提供一种杂质浓度低的氧化物。一种在单晶的情况下具有六角形的原子排列的氧化物，该氧化物具有铟、元素M(铝、镓、钇或锡)及锌的同系结构以及通过对氧化物的顶面的透射电子显微镜图像中的第一区域进行分析而观察到的晶格点群，其中，在通过对晶格点群进行沃罗诺伊分析而得到的具有多个沃罗诺伊区域的沃罗诺伊图中，在所有沃罗诺伊区域中六角形的沃罗诺伊区域所占的比率为78％以上且100％以下。

Description

氧化物及其制造方法
技术领域
本发明的一个方式涉及一种氧化物及其制造方法。
另外，本发明例如涉及氧化物、晶体管以及半导体装置和它们的制造方法。另外，本发明例如涉及氧化物、显示装置、发光装置、照明装置、蓄电装置、存储装置、成像装置、处理器、或电子设备。另外，还涉及氧化物、显示装置、液晶显示装置、发光装置、存储装置、成像装置、或电子设备的制造方法。另外，还涉及半导体装置、显示装置、液晶显示装置、发光装置、存储装置、或电子设备的驱动方法。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式的技术领域涉及物体、方法或制造方法。另外，本发明的一个方式涉及工序(process)、机器(machine)、产品(manufacture)或组合物(composition of matter)。
注意，本说明书等中的半导体装置是普遍地指能够通过利用半导体特性而工作的装置。显示装置、发光装置、照明装置、成像装置、电光装置、半导体电路以及电子设备有时包括半导体装置。
背景技术
使用具有绝缘表面的衬底上的半导体构成晶体管的技术受到关注。该晶体管被广泛地应用于如集成电路或显示装置等的半导体装置。作为可以应用于晶体管的半导体，已知的是硅。
作为用于晶体管的半导体的硅，根据用途适当地使用非晶硅或多晶硅。例如，当应用于构成大型显示装置的晶体管时，优选使用已确立了大面积衬底上的成膜技术的非晶硅。另一方面，当应用于构成在同一衬底上形成有驱动电路和像素电路的高功能显示装置的晶体管时，优选使用可以制造具有高场效应迁移率的晶体管的多晶硅。作为多晶硅的形成方法，已知通过对非晶硅进行高温的热处理或激光处理来形成的方法。
近年来，对使用氧化物半导体(典型的是In-Ga-Zn氧化物)的晶体管积极地进行开发。
氧化物半导体的历史较长，1988年，公开了将结晶In-Ga-Zn氧化物应用于半导体元件(参照专利文献1)。另外，1995年，发明了使用氧化物半导体的晶体管，并公开了其电特性(参照专利文献2)。
2013年，有个团体报告了非晶In-Ga-Zn氧化物具有因照射电子射线而结晶化被促进的不稳定的结构(参照非专利文献1)。此外，还报告了他们所制造的非晶In-Ga-Zn氧化物在利用高分辨率透射电子显微镜观察时不能确认到秩序。
2014年，报告了具有比使用非晶In-Ga-Zn氧化物的晶体管更高的电特性及可靠性的使用结晶In-Ga-Zn氧化物的晶体管(参照非专利文献2、非专利文献3及非专利文献4)。其中报告了在具有CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor：c轴取向结晶氧化物半导体)的In-Ga-Zn氧化物中观察不到明确的晶界。
作为聚合物结晶结构的一种，已知“次晶(paracrystal)”的概念。次晶看起来残留有晶格的形状，但与理想的单晶比起来是具有畸变的结晶结构(参照非专利文献5)。
[参考文献]
[专利文献]
[专利文献1]日本专利申请公开昭63-239117号公报
[专利文献2]日本PCT国际申请翻译平11-505377
[非专利文献]
[非专利文献1]T.Kamiya，K.Kimoto，N.Ohashi，K.Abe，Y.Hanyu，H.Kumomi，H.Hosono：Proceedings of The 20th International Display Workshops，2013，AMD2-5L
[非专利文献2]S.Yamazaki，H.Suzawa，K.Inoue，K.Kato，T.Hirohashi，K.Okazaki，and N.Kimizuka：Japanese Journal of Applied.Physics 2014vol.5304ED18
[非专利文献3]S.Yamazaki，T.Hirohashi，M.Takahashi，S.Adachi，M.Tsubuku，J.Koezuka，K.Okazaki，Y.Kanzaki，H.Matsukizono，S.Kaneko，S.Mori，and T.Matsuo：Journal of the Society for Information Display，2014，Volume 22，issue1，p.55-p.67
[非专利文献4]S.Yamazaki：The Electrochemical Society Transactions，2014，vol.64(10)，pp155-164
[非专利文献5]Rolf Hosemann：Journal of Applied Physics，1963January，vol.34，number.1，pp25-41
发明内容
本发明的一个方式的目的之一是提供一种具有新颖的结晶结构的氧化物。另外，本发明的一个方式的目的之一是提供一种结晶性高的氧化物。此外，本发明的一个方式的目的之一是提供一种杂质浓度低的氧化物。
本发明的一个方式的目的之一是提供一种将氧化物用于半导体的半导体装置。此外，本发明的一个方式的目的之一是提供一种包括将氧化物用于半导体的半导体装置的模块。另外，本发明的一个方式的目的之一是提供一种具有将氧化物用于半导体的半导体装置或包括将氧化物用于半导体的半导体装置的模块的电子设备。
本发明的一个方式的目的之一是提供一种电特性良好的晶体管。此外，本发明的一个方式的目的之一是提供一种电特性稳定的晶体管。另外，本发明的一个方式的目的之一是提供一种具有高频率特性的晶体管。另外，本发明的一个方式的目的之一是提供一种截止状态下的电流小的晶体管。另外，本发明的一个方式的目的之一是提供一种包括该晶体管的半导体装置。另外，本发明的一个方式的目的之一是提供一种包括该半导体装置的模块。另外，本发明的一个方式的目的之一是提供一种包括该半导体装置或该模块的电子设备。
注意，这些目的的记载并不妨碍其他目的的存在。本发明的一个方式并不需要实现所有上述目的。另外，可以从说明书、附图、权利要求书等的记载自然得知并举出上述以外的目的。
(1)
本发明的一个方式是一种在单晶的情况下具有六角形的原子排列的氧化物，该氧化物具有铟、元素M(铝、镓、钇或锡)及锌的同系结构(homologous structure)以及通过对氧化物的顶面的透射电子显微镜图像中的第一区域进行分析而观察到的晶格点群，其中，在通过对晶格点群进行沃罗诺伊分析(Voronoi analysis)而得到的具有多个沃罗诺伊区域的沃罗诺伊图中，在所有沃罗诺伊区域中六角形的沃罗诺伊区域所占的比率为78％以上且100％以下。
(2)
本发明的一个方式是一种在单晶的情况下包含具有六角形的原子排列的结晶性的氧化物，该氧化物具有铟、元素M(铝、镓、钇或锡)及锌的同系结构以及通过对氧化物的顶面的透射电子显微镜图像中的第一区域进行分析而观察到的晶格点群，其中，晶格点群包括多个晶格点，多个晶格点包括第一晶格点和邻近于第一晶格点的第二至第七晶格点，在第一区域中，平均应变率低于0.2。通过如下步骤得到应变率：以中心点与第一晶格点重叠的方式来配置中心点与顶点之间的距离为第一晶格点与第二至第七晶格点的每一个之间的平均距离的正六角形；以正六角形的顶点与第二至第七晶格点的每一个之间的平均偏差量尽可能小的方式来使正六角形绕中心点旋转；以及平均偏差量除以正六角形的中心点与顶点之间的距离。
(3)
本发明的一个方式是(1)或(2)的氧化物，其中晶格点群所包括的多个晶格点是第四图像中的具有极大亮度的点。通过如下步骤得到第四图像：对第一区域进行快速傅里叶变换以得到第一图像，对第一图像的除了2.8nm-1至5.0nm-1的范围之外的范围进行掩模处理以得到第二图像，对第二图像进行逆快速傅里叶变换以得到第三图像，从第三图像去除噪音。
(4)
本发明的一个方式是(3)的氧化物，其中通过使第三图像中的半径为0.05nm的范围内的亮度平均化而去除噪音。
(5)
本发明的一个方式是(3)或(4)的氧化物，其中通过如下步骤得到具有极大亮度的点：反复进行在第四图像中从第一点抽出在半径为0.22nm的范围内具有最大亮度的第二点的第一步骤和从第二点抽出在半径为0.22nm的范围内具有最大亮度的第三点的第二步骤直到具有最大亮度的点被固定为具有极大亮度的点之一为止，并且通过使用从具有极大亮度的点之一离开大于0.22nm的点作为第一点并利用与确定具有极大亮度的点之一同样的方法，确定其他的具有极大亮度的点。
(6)
本发明的一个方式是一种氧化物，包括：有可能具有同系结构的结晶结构；铟、元素M(铝、镓、钇或锡)及锌；以及多个平板状结晶区域，其中，结晶区域的c轴大致平行于氧化物的顶面的法线向量，在沿着垂直于顶面的面截取的氧化物的截面的透射电子显微镜图像中，平行于氧化物的顶面的方向上的结晶区域的平均尺寸大于3nm，并且，在结晶区域之间观察不到明确的晶界。
(7)
本发明的一个方式是一种氧化物的制造方法，其中，制造方法是使用沉积室及沉积室中的靶材和衬底的溅射法，靶材包含铟、锌、元素M(铝、镓、钇或锡)及氧，靶材包括具有多晶结构的区域，靶材包括解理面，制造方法包括如下步骤：将包含氧及/或稀有气体的溅射气体供应到沉积室；通过在靶材与衬底之间施加电位差，在靶材附近产生包含溅射气体的离子并朝向靶材使溅射气体的离子加速；通过将溅射气体的被加速的离子碰撞到靶材，从解理面的端部开始发生键合切断；由于被加速的离子的碰撞而从靶材分离包含多个元素的化合物的具有结晶性的多个平板状粒子、靶材所包含的原子、靶材所包含的原子的集合体；多个平板状粒子中的一个以其平面与衬底面对的方式沉积在衬底上；多个平板状粒子中的另一个在排斥多个平板状粒子中的一个的同时沉积在衬底上的离开多个平板状粒子中的一个的区域上；原子及原子的集合体沉积在多个平板状粒子中的一个与多个平板状粒子中的另一个之间的间隙中；以及引起横向生长的原子及原子的集合体填充多个平板状粒子中的一个与多个平板状粒子中的另一个之间的间隙，键合切断在从等离子体接受电荷时被促进，并且，多个平板状粒子在飞在等离子体中时从氧离子接受负电荷而其表面带负电。
(8)
本发明的一个方式是(7)的氧化物的制造方法，其中衬底上的多个平板状粒子中的一个的a轴方向与多个平板状粒子中的另一个的a轴方向不同。
(9)
本发明的一个方式是(7)或(8)的氧化物的制造方法，其中氧化物形成在非晶结构的表面上。
本发明可以提供一种具有新颖的结晶结构的氧化物。另外，本发明可以提供一种结晶性高的氧化物。此外，本发明可以提供一种杂质浓度低的氧化物。
本发明可以提供一种将氧化物用于半导体的半导体装置。此外，本发明可以提供一种包括将氧化物用于半导体的半导体装置的模块。另外，本发明可以提供一种具有将氧化物用于半导体的半导体装置或包括将氧化物用于半导体的半导体装置的模块的电子设备。
本发明可以提供一种电特性良好的晶体管。此外，本发明可以提供一种电特性稳定的晶体管。另外，本发明可以提供一种具有高频率特性的晶体管。另外，本发明可以提供一种关闭状态下的电流小的晶体管。另外，本发明可以提供一种包括该晶体管的半导体装置。另外，本发明可以提供一种包括该半导体装置的模块。另外，本发明可以提供一种包括该半导体装置或该模块的电子设备。
注意，这些效果的记载并不妨碍其他效果的存在。本发明的一个方式并不需要实现所有上述效果。另外，可以从说明书、附图、权利要求书等的记载自然得知并举出上述以外的效果。
附图说明
图1是说明CAAC-OS的沉积方法的图；
图2A至图2C是说明InMZnO4的结晶及颗粒的图；
图3A至图3D是说明CAAC-OS的沉积方法的图；
图4A至图4F是说明CAAC-OS的沉积方法的图；
图5A至图5G是说明粒子附着到颗粒的位置的图；
图6A至图6G是说明粒子附着到颗粒的位置的图；
图7是说明In-M-Zn氧化物的组成的三元图；
图8A和图8B是说明溅射装置的图；
图9A和图9B是说明溅射装置的图；
图10A至图10C是说明溅射装置的图；
图11是说明溅射装置的图；
图12是说明溅射装置的图；
图13A和图13B是说明溅射装置的图；
图14是示出沉积装置的一个例子的俯视图；
图15A至图15C是示出沉积装置的一个例子的截面图；
图16A和图16B是nc-OS的截面TEM图像；
图17A和图17B是CAAC-OS的截面TEM图像；
图18A和图18B是nc-OS的截面TEM图像；
图19A和图19B是CAAC-OS的截面TEM图像；
图20A至图20D是示出颗粒尺寸的分布的图；
图21A和图21B是CAAC-OS的平面图TEM图像及其分析图像；
图22A和图22B是CAAC-OS的平面图TEM图像及其分析图像；
图23A至图23D是说明导出六角形的旋转角的方法的图；
图24A至图24E是CAAC-OS的平面图TEM图像及其分析图像；
图25A至图25E是CAAC-OS的平面图TEM图像及其分析图像；
图26A至图26E是CAAC-OS的平面图TEM图像及其分析图像；
图27A至图27E是CAAC-OS的平面图TEM图像及其分析图像；
图28是CAAC-OS的平面图TEM图像的分析图像；
图29A至图29D是CAAC-OS的平面图TEM图像的分析图像及示出应变率的图；
图30A至图30E是说明沃罗诺伊图的形成方法的图；
图31A至图31F是沃罗诺伊图及示出沃罗诺伊区域的形状的比率的图；
图32是CAAC-OS的平面图TEM图像；
图33是示出CAAC-OS的电子衍射图案的图；
图34是示出CAAC-OS的电子衍射图案的图；
图35是CAAC-OS的截面TEM图像；
图36是示出CAAC-OS的电子衍射图案的图；
图37是示出CAAC-OS的电子衍射图案的图；
图38A至图38C是本发明的一个方式的晶体管的俯视图及截面图；
图39A至图39F是本发明的一个方式的晶体管的截面图；
图40A至图40F是本发明的一个方式的晶体管的截面图；
图41是包含本发明的一个方式的氧化物半导体的区域的能带图；
图42A至图42C是本发明的一个方式的晶体管的俯视图及截面图；
图43A至图43F是本发明的一个方式的晶体管的截面图；
图44A至图44F是本发明的一个方式的晶体管的截面图；
图45A和图45B是示出本发明的一个方式的半导体装置的电路图；
图46A至图46C是示出本发明的一个方式的半导体装置的截面图；
图47A至图47C是示出本发明的一个方式的半导体装置的截面图；
图48A至图48C是示出本发明的一个方式的半导体装置的截面图；
图49A和图49B是示出本发明的一个方式的半导体装置的电路图；
图50A至图50C是示出本发明的一个方式的半导体装置的截面图；
图51A至图51C是示出本发明的一个方式的半导体装置的截面图；
图52A至图52C是示出本发明的一个方式的半导体装置的截面图；
图53A和图53B是示出本发明的一个方式的半导体装置的俯视图；
图54A和图54B是示出本发明的一个方式的半导体装置的方框图；
图55A和图55B是示出本发明的一个方式的半导体装置的截面图；
图56A和图56B是示出本发明的一个方式的半导体装置的截面图；
图57A和图57B是示出本发明的一个方式的半导体装置的截面图；
图58A1、图58A2、图58A3、图58B1、图58B2及图58B3是示出本发明的一个方式的半导体装置的透视图及截面图；
图59是示出本发明的一个方式的半导体装置的方框图；
图60是示出本发明的一个方式的半导体装置的电路图；
图61A至图61C是示出本发明的一个方式的半导体装置的电路图、俯视图及截面图；
图62是示出本发明的一个方式的半导体装置的截面图；
图63A和图63B是示出本发明的一个方式的半导体装置的电路图及截面图；
图64A至图64F是示出本发明的一个方式的电子设备的透视图。
具体实施方式
将参照附图对本发明的实施方式进行详细的说明。注意，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是其方式和详细内容可以被变换为各种形式。另外，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，当利用附图说明发明结构时，表示相同对象的符号在不同的附图中共同使用。另外，有时使用相同的阴影图案表示相同的部分，而不特别附加符号。另外，在参照不同符号的构成要素的记载的情况下，可以适当地使用关于参照的构成要素的厚度、组成、结构或形状等的记载。
注意，在附图中，有时为了清楚了解而夸大尺寸、膜(层)的厚度或区域。
在本说明书中，可以互相调换“膜”和“层”。
另外，电压大多指某个电位与标准电位(例如，接地电位(GND)或源电位)之间的电位差。由此，可以将电压换称为电位。一般而言，电位(电压)是相对的，根据与基准电位之差确定。因此，在记载为“接地电位”等的情况下，电位也不局限于0V。例如，也有电路中的最低电位为“接地电位”的情况。或者，也有电路中的中间电位为“接地电位”的情况。在该情况下，以该电位为基准规定正电位及负电位。
另外，为方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。另外，本说明书等中所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
注意，即使表示为“半导体”，也有时例如在导电性充分低时具有“绝缘体”的特性。另外，“半导体”和“绝缘体”的境界模糊，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。同样地，有时可以将本说明书所记载的“绝缘体”换称为“半导体”。
另外，即使表示为“半导体”，也有时例如在导电性充分高时具有“导电体”的特性。另外，“半导体”和“导电体”的境界模糊，因此有时不能精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。同样地，有时可以将本说明书所记载的“导电体”换称为“半导体”。
注意，半导体的杂质例如是指半导体的主要成分之外的元素。例如，浓度为低于0.1atomic％的元素是杂质。有时由于包含杂质而例如导致在半导体中形成DOS(Densityof States：态密度)，载流子迁移率降低或结晶性降低等。在半导体是氧化物半导体时，作为改变半导体特性的杂质，例如有第1族元素、第2族元素、第14族元素、第15族元素或主要成分之外的过渡金属等，尤其是，例如有氢(包含在水中)、锂、钠、硅、硼、磷、碳、氮等。在氧化物半导体中，有时例如由于氢等杂质的混入导致氧缺损的产生。另外，在半导体是硅层时，作为改变半导体特性的杂质，例如有氧、除氢之外的第1族元素、第2族元素、第13族元素、第15族元素等。
另外，在本说明书中，在记载为“A具有浓度B的区域”时，例如包括：A的某区域整体在深度方向上的浓度为B的情况；A的某区域在深度方向上的浓度的平均值为B的情况；A的某区域在深度方向上的浓度的中值为B的情况；A的某区域在深度方向上的浓度的最大值为B的情况；A的某区域在深度方向上的浓度的最小值为B的情况；A的某区域在深度方向上的浓度的结束值为B的情况；以及A中的在测量上能够得到可能是个准确的值的区域的浓度为B的情况等。
另外，在本说明书中，在记载为“A具有大小B、长度B、厚度B、宽度B或距离B的区域”时，例如包括：A的某区域整体的大小、长度、厚度、宽度或距离为B的情况；A的某区域的大小、长度、厚度、宽度或距离的平均值为B的情况；A的某区域的大小、长度、厚度、宽度或距离的中值为B的情况；A的某区域的大小、长度、厚度、宽度或距离的最大值为B的情况；A的某区域的大小、长度、厚度、宽度或距离的最小值为B的情况；A的某区域的大小、长度、厚度、宽度或距离的结束值为B的情况；以及A中的在测量上能够得到可能是个准确的值的区域的大小、长度、厚度、宽度或距离为B的情况等。
注意，沟道长度例如是指晶体管的俯视图中的半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极(源区域或源电极)和漏极(漏区域或漏电极)之间的距离。另外，在一个晶体管中，沟道长度不一定是在所有区域中相同。也就是说，一个晶体管的沟道长度有时不局限于一个值。因此，在本说明书中，沟道长度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
沟道宽度例如是指半导体(或在晶体管处于导通状态时，在半导体中电流流过的部分)和栅电极互相重叠的区域或者形成沟道的区域中的源极与漏极相对的部分的长度。另外，在一个晶体管中，沟道宽度不一定是在所有区域中相同。也就是说，一个晶体管的沟道宽度有时不局限于一个值。因此，在本说明书中，沟道宽度是形成沟道的区域中的任一个值、最大值、最小值或平均值。
另外，根据晶体管的结构，有时实际上形成沟道的区域中的沟道宽度(下面称为实效沟道宽度)和晶体管的俯视图所示的沟道宽度(下面称为表观沟道宽度)不同。例如，在具有立体结构的晶体管中，有时因为实效沟道宽度大于晶体管的俯视图所示的表观沟道宽度，所以不能忽略其影响。例如，在具有微型且立体的结构的晶体管中，有时形成在半导体的侧面的沟道形成区域的比率增大。在此情况下，实际上形成沟道的实效沟道宽度大于俯视图所示的表观沟道宽度。
在具有立体结构的晶体管中，有时难以通过实测估计实效沟道宽度。例如，为了根据设计值估计实效沟道宽度，需要预先知道半导体的形状的假定。因此，当半导体的形状不清楚时，难以准确地测量实效沟道宽度。
因此，在本说明书中，有时将在晶体管的俯视图中半导体和栅电极互相重叠的区域中的源极与漏极相对的部分的长度，即表观沟道宽度称为“围绕沟道宽度(SCW：Surrounded Channel Width)”。另外，在本说明书中，在简单地描述为“沟道宽度”时，有时是指围绕沟道宽度及表观沟道宽度。或者，在本说明书中，在简单地描述为“沟道宽度”时，有时是指实效沟道宽度。注意，通过对截面TEM图像等进行分析等，可以确定沟道长度、沟道宽度、实效沟道宽度、表观沟道宽度、围绕沟道宽度等的值。
另外，在通过计算求得晶体管的场效应迁移率或每个沟道宽度的电流值等时，有时使用围绕沟道宽度来计算。在此情况下，该值有时与使用实效沟道宽度计算的值不同。
在本说明书中，“A具有其端部比B的端部突出的形状”有时意味着在俯视图或截面图中A的至少一个端部位于B的至少一个端部的外侧。因此，例如可以将“A具有其端部比B的端部突出的形状”的记载解释为在俯视图中A的一个端部位于B的一个端部的外侧。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。另外，“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。另外，“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
在本说明书中，六方晶系包括三方晶系和菱方晶系。
注意，在本说明书中，当记载为“半导体”时，可以换称为“氧化物半导体”。作为半导体，还可以使用：硅或锗等第14族半导体；碳化硅、硅化锗、砷化镓、磷化铟、硒化锌、硫化镉、氧化物半导体等化合物半导体；或有机半导体。
注意，在说明书中，当只记载为“氧化物”时，可以换称为“氧化物半导体”、“氧化物绝缘体”或“氧化物导电体”。
<沉积方法>
以下说明利用溅射法的CAAC-OS沉积模型的一个例子。
如图1所示，在沉积室内有靶材230。靶材230与垫板(backing plate)210附接。在隔着垫板210与靶材230重叠的位置配置有磁体(magnet)250。沉积室内几乎被沉积气体(例如，氧、氩或包含5vol％以上的氧的混合气体)充满，并且沉积室内的压力被控制为0.01Pa以上且100Pa以下，优选为0.1Pa以上且10Pa以下。在此，当对靶材230施加一定值以上的电压时，开始放电，可确认到等离子体。由磁体250的磁场在靶材230附近形成高密度等离子体区域。在高密度等离子体区域中，因沉积气体的离子化而产生离子201。利用磁体的磁场提高沉积率的溅射法被称为磁控溅射法。离子201例如是氧的阳离子(O+)或氩的阳离子(Ar+)等。
靶材230具有包括多个晶粒的多晶结构，其中任一晶粒包括解理面。作为一个例子，图2A示出包含在靶材230中的InMZnO4(元素M例如为铝、镓、钇或锡)的结晶结构。注意，图2A示出从平行于b轴的方向观察时的InMZnO4的结晶结构。在InMZnO4结晶中，通过氧原子具有负电荷，在相邻的两个M-Zn-O层之间产生斥力。因此，InMZnO4结晶在相邻的两个M-Zn-O层之间具有解理面。
在高密度等离子体区域产生的离子201由电场向靶材230一侧被加速，然后碰撞到靶材230。此时，平板状或颗粒状的溅射粒子的颗粒(pellet)200从解理面分离。另外，随着颗粒200的分离，粒子203也从靶材230溅出。粒子203每个具有一个原子或几个原子的集合体。由此，粒子203也可以被称为原子状粒子(atomic particles)。
将参照图3A至图3D所示的截面图说明在靶材表面发生解理的状态。图3A是具有解理面(虚线部)的靶材230的截面图。当离子201碰撞到靶材230时，从解理面的端部开始切断键合(参照图3B)。解理了的表面因具有同一极性的电荷的存在而互相排斥。由此，不会发生已切断了键合的部分的再键合。然后，因电荷的排斥进展，使得切断了键合的区域逐渐扩大(参照图3C)。最终，颗粒200从靶材230分离(参照图3D)。颗粒200对应被夹在图2A所示的两个解理面之间的部分。因此，当只观察颗粒200时，其截面成为如图2B所示那样的，其顶面成为如图2C所示那样的。注意，有时因离子201碰撞时的冲击而在颗粒200中发生结构畸变。
颗粒200是具有三角形(例如正三角形)的平面的平板状或颗粒状的溅射粒子。或者，颗粒200是具有六角形(例如正六角形)的平面的平板状或颗粒状的溅射粒子。注意，颗粒200的形状不局限于三角形或六角形。例如，有时成为组合多个三角形的形状。例如，有时也成为组合两个三角形(例如，正三角形)而成的四角形(例如，菱形)。
颗粒200的厚度取决于沉积气体的种类等。例如，颗粒200的厚度为0.4nm以上且1nm以下，优选为0.6nm以上且0.8nm以下。另外，例如，颗粒200的宽度为1nm以上且100nm以下，优选为2nm以上且50nm以下，更优选为3nm以上且30nm以下。
颗粒200有时从等离子体接收电荷，使得其表面带负电或正电。例如，颗粒200有时从等离子体中的O2-接收负电荷。在此情况下，有时颗粒200的表面的氧原子带负电。另外，颗粒200有时因在等离子体中粒子203附着于其侧面并键合而发生横向生长。
经过等离子体的颗粒200及粒子203到达衬底220的表面。另外，粒子203的一部分由于质量小所以有时通过真空泵等排出到外部。
接着，参照图4A至图4F说明在衬底220的表面沉积的颗粒200及粒子203。
首先，第一个颗粒200沉积在衬底220上。由于颗粒200是平板状，所以以其平面一侧面向衬底220的表面的方式沉积。此时，颗粒200的衬底220一侧的表面的电荷穿过衬底220释放。
接着，第二个颗粒200到达衬底220。此时，由于已经沉积了的颗粒200的表面及第二个颗粒200的表面带电荷，所以互相排斥。其结果是，第二个颗粒200避开已经沉积了的颗粒200上，在衬底220的表面的离已经沉积了的颗粒200较远的地方以平面面向衬底表面的方式沉积。通过反复进行上述沉积，在衬底220的表面沉积无数个颗粒200，该沉积的厚度相当于一层。另外，在颗粒200之间产生未沉积颗粒200的区域(参照图4A)。
接着，从等离子体受到能量的粒子203到达衬底220的表面。粒子203不能沉积在颗粒200的表面等活性区域。由此，粒子203转移到未沉积颗粒200的区域而附着于颗粒200的侧面。粒子203因从等离子体受到的能量而形成活性键，由此与颗粒200之间形成化学键来形成横向生长部202(参照图4B)。再者，横向生长部202在横向方向上生长(也称为横向生长：lateral growth)，使得颗粒200之间彼此锚定(参照图4C)。由此，直到填满未沉积颗粒200的区域为止形成横向生长部202。该机理类似于原子层沉积(ALD：Atomic LayerDeposition)法的沉积机理。
因此，因为在颗粒200间粒子203在横向生长的同时填入，所以即使在颗粒200向彼此不同的方向沉积的情况下也可以避免形成明确的晶界。另外，由于在颗粒200间由粒子203平滑地连结，所以形成与单晶及多晶不同的结晶结构。换而言之，形成在微小的结晶区域(颗粒200)间具有畸变的结晶结构。像这样，由于填入结晶区域间的区域为畸变的结晶区域，所以可以认为将该区域称为非晶结构是不适当的。
然后，新的颗粒200以其平面面向衬底220的表面的方式沉积(参照图4D)。接着，通过粒子203以填入未沉积颗粒200的区域的方式沉积，形成横向生长部202(参照图4E)。由此，粒子203附着于颗粒200的侧面，横向生长部202进行横向生长，由此第二层的颗粒200之间彼此锚定(参照图4F)。继续进行沉积直到形成第m层(m为2以上的整数)为止，形成了具有叠层体的薄膜结构。
另外，颗粒200的沉积机理根据衬底220的表面温度等而变化。例如，在衬底220的表面温度较高时，颗粒200在衬底220的表面发生迁移。其结果是，由于在颗粒200之间直接连结而不夹着粒子203的比例增加，所以成为取向性更高的CAAC-OS。在形成CAAC-OS时的衬底220的表面温度为100℃以上且低于500℃，优选为140℃以上且低于450℃，更优选为170℃以上且低于400℃。因此，即使作为衬底220使用第8代以上的大面积衬底，也几乎不产生因CAAC-OS的沉积导致的翘曲等。
另一方面，在衬底220的表面温度较低时，颗粒200在衬底220的表面不容易发生迁移。其结果是，通过颗粒200堆积，成为取向性低的nc-OS(nanocrystalline OxideSemiconductor：纳米晶氧化物半导体)等。在nc-OS中，通过颗粒200带负电，有可能颗粒200彼此有一定间隔沉积。因此，nc-OS的取向性较低，但稍微有规律性，由此具有与非晶氧化物半导体相比致密的结构。
在CAAC-OS中，当颗粒彼此之间的间隙极小时，有时形成有一个大颗粒。在一个大颗粒内具有单晶结构。例如，从顶面看来颗粒的尺寸有时为10nm以上且200nm以下、15nm以上且100nm以下或20nm以上且50nm以下。
如上述沉积模型那样，颗粒沉积于衬底的表面。由于即使被形成面不具有结晶结构，也能够形成CAAC-OS，所以可知作为与外延生长不同的上述沉积模型是很妥当的。另外，借助于上述沉积模型，CAAC-OS或nc-OS在大面积的玻璃衬底等上也能够均匀地进行成膜。例如，即使衬底的表面(被形成面)结构为非晶结构(例如非晶氧化硅)，也能够形成CAAC-OS。
另外，可知即使在作为被形成面的衬底表面为凹凸状的情况下，颗粒也沿着其形状排列。
另外，根据上述沉积模型可知，为了形成结晶性高的CAAC-OS，只要采用如下方法即可。首先，为了增加平均自由程，在高真空状态下进行沉积。其次，为了减少衬底附近的损伤，减弱等离子体的能量。其次，对被形成面施加热能，以修复伴随每次沉积的等离子体损伤。
对颗粒为平板形状的情况的说明到此为止。例如，当颗粒为如立方体形状或柱状等宽度小的颗粒时，到达衬底表面的颗粒沉积为各种各样的方向。并且，粒子附着于颗粒侧面而颗粒沉积时的取向各异，横向生长部进行横向生长。其结果是，所得到的薄膜的结晶的取向性有可能不均匀。
另外，上述沉积模型不局限于使用如下靶材的情况，该靶材具有含有多个晶粒的如In-M-Zn氧化物等复合氧化物的多晶结构且其中任一晶粒包含解理面。例如，也可以应用于使用含有氧化铟、元素M的氧化物以及氧化锌的混合物靶材的情况。
因为混合物靶材没有解理面，所以被溅射时原子状粒子从靶材分离。当进行沉积时，在靶材附近形成有等离子体的强电场区域。由此，从靶材分离了的原子状粒子因等离子体的强电场区域的作用而彼此锚定并引起横向生长。例如，首先，作为原子状粒子的铟彼此锚定而引起横向生长，由此形成由In-O层构成的纳米晶。接着，以补充该纳米晶的方式在上下方向上键合M-Zn-O层。如此，即使在使用混合物靶材的情况下，也可能形成颗粒。由此，即使在使用混合物靶材的情况下，也可以应用上述沉积模型。
但是，当在靶材附近没有形成等离子体的强电场区域时，只有从靶材分离了的原子状粒子沉积在衬底表面上。在此情况下，有时在衬底表面上原子状粒子进行横向生长。但是，原子状粒子的方向不一样，由此所得到的薄膜的结晶取向性也不均匀。也就是说，成为nc-OS等。
<横向生长>
下面，对在颗粒200的横向方向上粒子203附着(也称为键合或吸附)而横向生长的情况进行说明。
图5A、图5B、图5C、图5D及图5E是示出颗粒200的结构及金属离子附着的位置的图。另外，作为颗粒200假设从InMZnO4的结晶结构在保持化学计量组成的情况下抽出84个原子的团簇模型(cluster model)。注意，以下说明元素M为镓的情况。另外，图5F示出从平行于c轴的方向看颗粒200时的结构。图5G示出从平行于a轴的方向看颗粒200时的结构。
以位置A、位置B、位置a、位置b及位置c示出金属离子的附着位置。另外，位置A为在颗粒200顶面由一个镓、两个锌围绕的晶格间位点(interstitial site)的上方。位置B为在颗粒200顶面由两个镓、一个锌围绕的晶格间位点的上方。位置a为颗粒200侧面的铟位点。位置b为在颗粒200侧面In-O层与Ga-Zn-O层之间的晶格间位点。位置c为颗粒200侧面的镓位点。
接着，利用第一原理计算对在所假设的位置A、位置B、位置a、位置b及位置c配置金属离子的情况的相对能量进行评价。在计算中，使用第一原理计算软件的VASP(Vienna Abinitio Simulation Package)。另外，作为交换相关势使用PBE(Perdew-Burke-Ernzerhof)型的广义梯度近似(GGA：Generallized Gradient Approximation)，作为离子势能使用PAW(Projector Augmented Wave：投影缀加波)法。另外，将截止能量设定为400eV，k点取样只为Γ点。表1示出在位置A、位置B、位置a、位置b及位置c配置铟离子(In3+)、镓离子(Ga3+)及锌离子(Zn2+)的情况的相对能量。另外，相对能量是在计算模型中能量最低的模型的能量为0eV时的相对值。
[表1]
Figure BDA0001366487320000181
Figure BDA0001366487320000191
从上述结果可知，金属离子与颗粒200顶面相比容易附着于侧面。尤其是，位置a的铟位点不仅是铟离子最容易附着的位置也是锌离子最容易附着的位置。
同样地，对氧离子(O2-)的对于颗粒200的附着性进行评价。图6A、图6B、图6C、图6D及图6E是示出颗粒200的结构及氧离子附着的位置的图。另外，图6F示出从平行于c轴的方向来看颗粒200的结构。图6G示出从平行于b轴的方向来看颗粒200的结构。
以位置C、位置D、位置d、位置e及位置f示出氧离子的附着位置。另外，位置C为氧离子与颗粒200顶面的镓键合的位置。位置D为氧离子与颗粒200顶面的锌键合的位置。位置d为氧离子与颗粒200侧面的铟键合的位置。位置e为氧离子与颗粒200侧面的镓键合的位置。位置f为氧离子与颗粒200侧面的锌键合的位置。
接着，利用第一原理计算对在所假定的位置C、位置D、位置d、位置e或位置f配置氧离子的情况的相对能量进行评价。表2示出在位置C、位置D、位置d、位置e及位置f配置氧离子(O2-)的情况的相对能量。
[表2]
Figure BDA0001366487320000192
从上述结果可知氧离子也与颗粒200顶面相比容易附着于侧面。
因此可知，接近于颗粒200的粒子203优先附着于颗粒200的侧面。即，可以说由附着于颗粒200的侧面的粒子203发生颗粒200的横向生长的上述沉积模型是很妥当的。
<组成>
下面，说明In-M-Zn氧化物的组成。注意，元素M表示铝、镓、钇或锡等。除了上述以外，元素M也可以为硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨等。
图7是在各顶点配置有In、M或Zn的三元图。另外，附图中的[In]表示In的原子浓度，[M]表示元素M的原子浓度，并且[Zn]表示Zn的原子浓度。
In-M-Zn氧化物的结晶已知具有同系结构，可以由InMO3(ZnO)m(m为自然数)表示。另外，由于In和M可以互换代替使用，所以也可以由In1+αM1-αO3(ZnO)m表示。该组成为由虚线表示的组成，即[In]:[M]:[Zn]＝1+α:1-α:1、[In]:[M]:[Zn]＝1+α:1-α:2、[In]:[M]:[Zn]＝1+α:1-α:3、[In]:[M]:[Zn]＝1+α:1-α:4、[In]:[M]:[Zn]＝1+α:1-α:5。注意，虚线上的粗线表示例如在混合作为原料的氧化物并以1350℃焙烧时可成为固溶体的组成。
因此，氧化物通过接近上述可成为固溶体的组成，可以提高结晶性。另外，在通过溅射法形成In-M-Zn氧化物时，有时靶材的组成与沉积的膜的组成不同。例如，在作为靶材使用原子个数比为[1:1:1]、[1:1:1.2]、[3:1:2]、[4:2:4.1]、[1:3:2]、[1:3:4]、[1:4:5]的In-M-Zn氧化物的情况下，导致的膜的原子个数比分别成为[1:1:0.7(1:1:0.5至1:1:0.9左右)]、[1:1:0.9(1:1:0.8至1:1:1.1左右)]、[3:1:1.5(3:1:1至3:1:1.8左右)]、[4:2:3(4:2:2.6至4:2:3.6左右)]、[1:3:1.5(1:3:1至1:3:1.8左右)]、[1:3:3(1:3:2.5至1:3:3.5左右)]、[1:4:4(1:4:3.4至1:4:4.4左右)]。因此，为了得到所希望的组成的膜，只要对组成的变化加以考虑而选择靶材的组成即可。另外，通过使用本实施方式所示的溅射装置，可以减小靶材的组成与所沉积的膜的组成之差值。
<溅射装置>
下面，对根据本发明的一个方式的平行板型溅射装置及对向靶材式(facing-targets)溅射装置进行说明。如下所述，由于在使用对向靶材式溅射装置进行沉积时可以减小对被形成面造成的损伤，所以容易得到结晶性高的膜。也就是说，CAAC-OS的沉积有时优选使用对向靶材式溅射装置。注意，为了容易理解或说明沉积时的工作，在附图中示出假设配置有衬底及靶材等的溅射装置。然而，衬底及靶材等是使用者设置的，所以有时根据本发明的一个方式的溅射装置不必包括衬底及靶材。
可以将使用平行板型溅射装置的沉积称为PESP(parallel electrodesputtering，平行电极溅射)。另外，可以将使用对向靶材式溅射装置的沉积称为VDSP(vapor deposition sputtering，气相沉积溅射)。
图8A是作为平行板型溅射装置的沉积室101的截面图。图8A所示的沉积室101包括靶材架120、垫板110、靶材100、磁体单元130、衬底架170。此外，靶材100配置在垫板110上。垫板110配置在靶材架120上。磁体单元130隔着垫板110配置在靶材100下。衬底架170以与靶材100面对的方式配置。此外，在本说明书中，将多个磁体的组合称为磁体单元。磁体单元也可以被称为阴极、阴极磁体、磁力构件、磁力零件等。磁体单元130包括磁体130N、磁体130S、磁体架132。此外，在磁体单元130中，磁体130N及磁体130S配置在磁体架132上。磁体130N以与磁体130S间隔开的方式配置。当将衬底160搬入沉积室101时，衬底160配置在衬底架170上。
靶材架120与垫板110由螺钉(螺栓等)被固定，被施加相同电位。靶材架120隔着垫板110支撑靶材100。
靶材100被固定于垫板110。例如，可以由包含铟等低熔点金属的粘合剂固定垫板110与靶材100。
图8A示出由磁体单元130形成的磁力线180a及磁力线180b。
磁力线180a为形成靶材100的顶面附近的水平磁场的磁力线之一。靶材100的顶面附近例如是指从靶材100的垂直距离为0mm以上且10mm以下，尤其是0mm以上且5mm以下的区域。
磁力线180b为在离磁体单元130顶面有垂直距离d的平面上形成水平磁场的磁力线之一。垂直距离d例如为0mm以上且20mm以下或者5mm以上且15mm以下。
此时，通过使用强的磁体130N及强的磁体130S，也可以在衬底160的顶面附近产生大磁场。具体而言，可以将衬底160的顶面的水平磁场的强度设定为10G以上且100G以下，优选为15G以上且60G以下，更优选为20G以上且40G以下。
注意，水平磁场的强度可以采用垂直磁场的强度为0G时测量的值。
通过将沉积室101中的磁场的强度设定为上述范围，可以获得高密度且高结晶性的氧化物。另外，所得到的氧化物很少包含多种结晶相，而包含实质上单结晶相。
图8B示出磁体单元130的俯视图。在磁体单元130中，将圆形或大致圆形的磁体130N及圆形或大致圆形的磁体130S固定在磁体架132上。磁体单元130可以以磁体单元130的顶面的中央或大致中央的法线向量为旋转轴而旋转。例如，磁体单元130以0.1Hz以上且1kHz以下的拍(也可以说节奏、脉冲、频率、周期或循环等)旋转即可。
因此，靶材100上的磁场强的区域随着磁体单元130的旋转变化。由于磁场强的区域成为高密度等离子体区域，所以其附近容易发生靶材100的溅射现象。例如，在磁场强的区域为固定部分时，只使用靶材100的特定区域。相比之下，如图8B所示，通过使磁体单元130旋转，在靶材100与衬底160之间产生等离子体140，由此可以均匀地使用靶材100。此外，通过使磁体单元130旋转，可以形成具有均匀的厚度及质量的膜。
通过使磁体单元130旋转，也可以改变衬底160的顶面的磁力线的方向。
这里，示出使磁体单元130旋转的例子，但本发明的一个方式不局限于此。例如，也可以在上下或/及左右方向上摆动磁体单元130。例如，以0.1Hz以上且1kHz以下的拍摆动磁体单元130即可。或者，也可以使靶材100旋转或移动。例如，以0.1Hz以上且1kHz以下的拍使靶材100旋转或摆动即可。或者，通过使衬底160旋转，也可以相对地改变衬底160的顶面的磁力线的方向。或者，也可以组合上述方法。
沉积室101也可以在垫板110的内部或下部等具有水通道。通过使流体(空气、氮、稀有气体、水、或油等)流过水通道，可以抑制在进行溅射时靶材100的温度上升所引起的放电异常或者构件的变形所引起的沉积室101的损伤等。此时，通过用粘合剂将垫板110与靶材100接合在一起，冷却性能得到提高，所以是优选的。
通过在靶材架120与垫板110之间设置垫片，杂质不容易从外部或水通道等侵入沉积室101，所以是优选的。
在磁体单元130中，以彼此不同的极性朝向靶材100的方式配置磁体130N及磁体130S。在此说明磁体130N的N极朝向靶材100，且磁体130S的S极朝向靶材100的情况。注意，磁体单元130中的磁体及极性的配置不局限于此。此外，也不局限于图8A所示的配置。
在进行沉积时，施加到与靶材架120连接的端子V1的电位V1例如比施加到与衬底架170连接的端子V2的电位V2低。施加到与衬底架170连接的端子V2的电位V2例如为接地电位。施加到与磁体架132连接的端子V3的电位V3例如为接地电位。注意，施加到端子V1、端子V2及端子V3的电位不局限于上述电位。另外，也可以不对靶材架120、衬底架170和磁体架132中的全部施加电位。例如，衬底架170也可以处于电浮动状态。在图8A中示出对与靶材架120连接的端子V1施加电位V1的所谓的DC溅射法的例子，但本发明的一个方式不局限于此。例如，也可以使用将频率为13.56MHz或27.12MHz等高频电源连接到靶材架120的所谓的RF溅射法。
在图8A中，示出不使垫板110及靶材架120与磁体单元130及磁体架132电连接的例子，但是不局限于此。例如，垫板110及靶材架120与磁体单元130及磁体架132也可以电连接且被施加相同电位。
为了进一步提高所得到的氧化物的结晶性，也可以提高衬底160的温度。通过提高衬底160的温度，可以促进衬底160的顶面的溅射粒子的迁移。因此，可以获得密度更高且结晶性更高的氧化物。注意，衬底160的温度例如为100℃以上且450℃以下，优选为150℃以上且400℃以下，更优选为170℃以上且350℃以下，即可。
当沉积气体中的氧分压过高时，容易形成包含多种结晶相的氧化物，因此优选作为沉积气体使用氩等稀有气体(其他稀有气体如氦、氖、氪、氙等)与氧的混合气体。例如，氧在整体中所占的比率低于50vol％，优选为33vol％以下，更优选为20vol％以下，进一步优选为15vol％以下即可。
另外，靶材100与衬底160之间的垂直距离为10mm以上且600mm以下，优选为20mm以上且400mm以下，更优选为30mm以上且200mm以下，进一步优选为40mm以上且100mm以下。通过在上述范围内使靶材100与衬底160之间的垂直距离小到可以抑制有时溅射粒子到达衬底160之前能量降低。另外，通过在上述范围内使靶材100与衬底160之间的垂直距离大到可以使溅射粒子入射到衬底160时的方向接近于垂直，因此可以减轻有时溅射粒子的碰撞所导致的衬底160的损伤。
图9A示出与图8A不同的沉积室的例子。
图9A所示的沉积室101包括靶材架120a、靶材架120b、垫板110a、垫板110b、靶材100a、靶材100b、磁体单元130a、磁体单元130b、构件142、衬底架170。靶材100a配置在垫板110a上。垫板110a配置在靶材架120a上。磁体单元130a隔着垫板110a配置在靶材100a下。靶材100b配置在垫板110b上。垫板110b配置在靶材架120b上。磁体单元130b隔着垫板110b配置在靶材100b下。
磁体单元130a包括磁体130N1、磁体130N2、磁体130S、磁体架132。在磁体单元130a中，磁体130N1、磁体130N2及磁体130S配置在磁体架132上。磁体130N1及磁体130N2以与磁体130S间隔开的方式配置。磁体单元130b具有与磁体单元130a相同的结构。在将衬底160搬入沉积室101时，衬底160配置在衬底架170上。
靶材100a、垫板110a及靶材架120a与靶材100b、垫板110b及靶材架120b由构件142隔开。构件142优选为绝缘体。注意，构件142也可以为导电体或半导体。此外，构件142也可以为由绝缘体覆盖导电体或半导体表面的构件。
靶材架120a与垫板110a由螺钉(螺栓等)被固定，被施加相同电位。靶材架120a隔着垫板110a支撑靶材100a。靶材架120b与垫板110b由螺钉(螺栓等)被固定，被施加相同电位。靶材架120b隔着垫板110b支撑靶材100b。
垫板110a固定靶材100a。垫板110b固定靶材100b。
图9A示出由磁体单元130a形成的磁力线180a及磁力线180b。
磁力线180a为形成靶材100a的顶面附近的水平磁场的磁力线之一。靶材100a的顶面附近例如是指从靶材100a的垂直距离为0mm以上且10mm以下，尤其是0mm以上且5mm以下的区域。
磁力线180b为在离磁体单元130a顶面有垂直距离d的平面上形成水平磁场的磁力线之一。垂直距离d例如为0mm以上且20mm以下或者5mm以上且15mm以下。
此时，通过使用强的磁体130N1、强的磁体130N2及强的磁体130S，也可以在衬底160的顶面附近产生大磁场。具体而言，可以将衬底160的顶面的水平磁场的强度设定为10G以上且100G以下，优选为15G以上且60G以下，更优选为20G以上且40G以下。
通过将沉积室101中的磁场的强度设定为上述范围，可以获得高密度且高结晶性的氧化物。另外，所得到的氧化物很少包含多种结晶相，而包含实质上单结晶相。
磁体单元130b也形成与磁体单元130a相同的磁力线。
图9B示出磁体单元130a及磁体单元130b的俯视图。在磁体单元130a中，将方形或大致方形的磁体130N1、方形或大致方形的磁体130N2及方形或大致方形的磁体130S固定在磁体架132上。如图9B所示可以在左右方向上摆动磁体单元130a。例如，以0.1Hz以上且1kHz以下的拍摆动磁体单元130a即可。
因此，靶材100a上的磁场强的区域随着磁体单元130a的摆动变化。由于磁场强的区域成为高密度等离子体区域，所以其附近容易发生靶材100a的溅射现象。例如，在磁场强的区域为固定部分时，只使用靶材100a的特定区域。相比之下，如图9B所示，通过使磁体单元130a摆动，在靶材100a与衬底160之间产生等离子体140，由此可以均匀地使用靶材100a。此外，通过使磁体单元130a摆动，可以形成具有均匀的厚度及质量的膜。
通过使磁体单元130a摆动，也可以改变衬底160的顶面的磁力线的状态。磁体单元130b也是相同的。
这里，示出使磁体单元130a及磁体单元130b摆动的例子，但本发明的一个方式不局限于此。例如，也可以使磁体单元130a及磁体单元130b旋转。例如，以0.1Hz以上且1kHz以下的拍使磁体单元130a及磁体单元130b旋转即可。或者，也可以使靶材100旋转或移动。例如，以0.1Hz以上且1kHz以下的拍使靶材100旋转或摆动即可。或者，通过使衬底160旋转，可以相对地改变衬底160的顶面的磁力线的状态。或者，也可以组合上述方法。
沉积室101也可以在垫板110a及垫板110b的内部或下部等具有水通道。通过使流体(空气、氮、稀有气体、水、或油等)流过水通道，可以抑制在进行溅射时靶材100a及靶材100b的温度上升所引起的放电异常或者构件的变形所引起的沉积室101的损伤等。此时，通过用粘合剂将垫板110a与靶材100a接合在一起，冷却性能得到提高，所以是优选的。通过用粘合剂将垫板110b与靶材100b接合在一起，冷却性能得到提高，所以是优选的。
通过在靶材架120a与垫板110a之间设置垫片，杂质不容易从外部或水通道等侵入沉积室101，所以是优选的。此外，通过在靶材架120b与垫板110b之间设置垫片，杂质不容易从外部或水通道等侵入沉积室101，所以是优选的。
在磁体单元130a中，以彼此不同的极性朝向靶材100a的方式配置磁体130N1、磁体130N2及磁体130S。在此说明磁体130N1、磁体130N2的N极朝向靶材100a，且磁体130S的S极朝向靶材100a的情况。注意，磁体单元130a中的磁体及极性的配置不局限于此。此外，也不局限于图9A所示的配置。磁体单元103b也是相同的。
在进行沉积时，施加在连接于靶材架120a的端子V1与连接于靶材架120b的端子V4之间电位高低互相调换的电位即可。施加到与衬底架170连接的端子V2的电位V2例如为接地电位。施加到与磁体架132连接的端子V3的电位V3例如为接地电位。注意，施加到端子V1、端子V2、端子V3及端子V4的电位不局限于上述电位。也可以不对靶材架120a、靶材架120b、衬底架170和磁体架132中的全部施加电位。例如，衬底架170也可以处于电浮动状态。在图9A中示出施加在连接于靶材架120a的端子V1与连接于靶材架120b的端子V4之间电位高低互相调换的电位的所谓的AC溅射法的例子，但本发明的一个方式不局限于此。
在图9A中，示出不使垫板110a及靶材架120a与磁体单元130a及磁体架132电连接的例子，但是不局限于此。例如，垫板110a及靶材架120a与磁体单元130a及磁体架132也可以电连接且被施加相同电位。在图9A中，示出不使垫板110b及靶材架120b与磁体单元130b及磁体架132电连接的例子，但是不局限于此。例如，垫板110b及靶材架120b与磁体单元130b及磁体架132也可以电连接且被施加相同电位。
为了进一步提高所得到的氧化物的结晶性，也可以提高衬底160的温度。通过提高衬底160的温度，可以促进衬底160的顶面的溅射粒子的迁移。因此，可以获得密度更高且结晶性更高的氧化物。注意，衬底160的温度例如为100℃以上且450℃以下，优选为150℃以上且400℃以下，更优选为170℃以上且350℃以下，即可。
当沉积气体中的氧分压过高时，容易形成包含多种结晶相的氧化物，因此优选作为沉积气体使用氩等稀有气体(其他稀有气体如氦、氖、氪、氙等)与氧的混合气体。例如，氧在整体中所占的比率低于50vol％，优选为33vol％以下，更优选为20vol％以下，进一步优选为15vol％以下即可。
另外，靶材100a与衬底160之间的垂直距离为10mm以上且600mm以下，优选为20mm以上且400mm以下，更优选为30mm以上且200mm以下，进一步优选为40mm以上且100mm以下。通过在上述范围内使靶材100a与衬底160之间的垂直距离小到可以抑制有时溅射粒子到达衬底160之前能量降低。另外，通过在上述范围内使靶材100a与衬底160之间的垂直距离大到可以使溅射粒子入射到衬底160时的方向接近于垂直，因此可以减轻有时溅射粒子的碰撞所导致的衬底160的损伤。
另外，靶材100b与衬底160之间的垂直距离为10mm以上且600mm以下，优选为20mm以上且400mm以下，更优选为30mm以上且200mm以下，进一步优选为40mm以上且100mm以下。通过在上述范围内使靶材100b与衬底160之间的垂直距离小到可以抑制有时溅射粒子到达衬底160之前能量降低。另外，通过在上述范围内使靶材100b与衬底160之间的垂直距离大到可以使溅射粒子入射到衬底160时的方向接近于垂直，因此可以减轻有时溅射粒子的碰撞所导致的衬底160的损伤。
图10A示出与图8A及图9A不同的沉积室的截面图的例子。图10A是对向靶材式溅射装置。
图10A是溅射装置的沉积室的截面示意图。在图10A所示的沉积室中，设置有靶材100a及靶材100b、分别保持靶材100a及靶材100b的垫板110a及垫板110b、隔着垫板110a及垫板110b配置在靶材100a及靶材100b的背面的磁体单元130a及磁体单元130b。衬底架170配置在靶材100a与靶材100b之间。在将衬底160搬入沉积室的情况下，将衬底160固定于衬底架170。
另外，如图10A所示，垫板110a和垫板110b连接于用来施加电位的电源190和电源191。优选使用所谓的AC电源，其中以在连接于垫板110a的电源190与连接于垫板110b的电源191之间交替转换电位的高低的方式施加电位。另外，图10A示出使用AC电源作为电源190和电源191的例子，但是不局限于此。例如，也可以使用RF电源、DC电源等作为电源190和电源191。或者，电源190和电源191也可以分别使用种类不同的电源。
另外，衬底架170优选连接于GND。另外，衬底架170也可以处于浮动状态。
图10B和图10C示出沿图10A的点划线A-B间的等离子体140的电位分布。图10B所示的电位分布表示对垫板110a施加了高电位且对垫板110b施加了低电位的状态。就是说，使阳离子向靶材100b加速前进。图10C所示的电位分布表示对垫板110a施加了低电位且对垫板110b施加了高电位的状态。就是说，使阳离子向靶材100a加速前进。可以以图10B和图10C所示的状态交替转换的方式进行沉积。
另外，优选在等离子体140充分到达衬底160的表面的状态下进行沉积。例如，如图10A所示，优选为在等离子体140中配置有衬底架170及衬底160的状态。特别优选在等离子体140中的正柱区中配置有衬底架170及衬底160。等离子体140中的正柱区相当于在图10B和图10C所示的电位分布中的电位分布梯度小的区域。就是说，如图10A所示，在等离子体140中的正柱区中配置衬底160，使得衬底160不被暴露于等离子体140中的强电场部，由此衬底160因等离子体140受到的损伤少，可以减少缺陷。
另外，因为可以提高靶材100a及100b的使用效率，所以优选如图10A所示那样当进行沉积时在等离子体140中配置有衬底架170及衬底160。
如图10A所示，以L1为衬底架170与靶材100a之间的水平距离，并以L2为衬底架170与靶材100b之间的水平距离。L1和L2的长度优选相等。另外，如上所述，为了使衬底160进入等离子体140中的正柱区，优选适当地调整L1和L2的距离。例如，L1和L2都可以为10mm以上且200mm以下。
在图10A所示的结构中，靶材100a和靶材100b以彼此平行的方式配置。另外，磁体单元130a和130b以磁体的异极面对的方式配置。此时，磁力线为从磁体单元130b至磁体单元130a。因此，在沉积时，等离子体140约束在由磁体单元130a和磁体单元130b形成的磁场中。衬底架170及衬底160配置在彼此面对的靶材100a与靶材100b之间的区域(也称为靶材间区域)中。另外，在图10A中，平行于靶材100a和靶材100b面对的方向地配置衬底架170及衬底160，但是也可以倾斜于靶材100a和靶材100b面对的方向地配置衬底架170及衬底160。例如，通过使衬底架170及衬底160倾斜30°以上且60°以下(典型为45°)，可以提高在沉积时垂直入射到衬底160的溅射粒子的比例。
图11所示的结构与图10A所示的结构的不同点是：在图11中，靶材100a和靶材100b以不是平行而是倾斜地面对的方式配置。因此，就靶材的配置方式以外的点可以参照图10A的说明。另外，磁体单元130a和130b以磁体的异极面对的方式配置。衬底架170及衬底160配置在靶材间区域中。通过如图11所示那样配置靶材100a和靶材100b，可以提高到达衬底160的溅射粒子的比例，由此可以提高沉积率。
另外，在图10A中，示出将衬底架170及衬底160配置在等离子体140中的状态，但是不局限于此。例如，如图12所示，也可以将衬底架170及衬底160配置在等离子体140的外侧。通过使衬底160不暴露于等离子体140的高电场区域中，可以减少由等离子体140导致的损伤。但是，衬底160离等离子体140越远，靶材100a及100b的使用效率越低。另外，如图12所示，衬底架170的位置优选可调节。
另外，衬底架170配置在靶材间区域的上侧，但是也可以配置在该区域的下侧。另外，也可以配置在下侧和上侧的双方。通过将衬底架170配置在该区域的下侧和上侧，可以对两个以上的衬底同时进行沉积，由此可以提高产率。注意，“靶材100a和靶材100b面对的区域的上侧或/及下侧”也可以被称为“靶材100a和靶材100b面对的区域的侧方”。
对向靶材式溅射装置即使在高真空下也可以稳定地生成等离子体。例如，在0.005Pa以上且0.09Pa以下也可以进行沉积。因此，可以降低在进行沉积时混入的杂质的浓度。
通过使用对向靶材式溅射装置，可以在高真空下进行沉积，或者可以进行由等离子体导致的损伤少的沉积，所以即使在衬底160的温度低的情况下也可以形成结晶性高的膜。例如，即使在衬底160的温度为例如10℃以上且低于100℃的低温情况下也可以形成结晶性高的膜。
图13A示出对向靶材式溅射装置的其他例子。
图13A是对向靶材式溅射装置中的沉积室的截面示意图。其与图10A所示的沉积室的不同点是：在图13A中，设置有靶材屏蔽122及123，并且具有连接于垫板110a及110b的电源191。
另外，如图13A所示，靶材屏蔽122及123连接于GND。就是说，借助于发生在被施加电源191的电位的垫板110a及110b与被施加GND的靶材屏蔽122及123之间的电位差，形成等离子体140。
另外，优选在等离子体140充分到达衬底160的表面的状态下进行沉积。例如，如图13A所示，优选为在等离子体140中配置有衬底架170及衬底160的状态。特别优选在等离子体140中的正柱区中配置有衬底架170及衬底160。等离子体中的正柱区相当于电位分布梯度小的区域。就是说，如图13A所示，在等离子体140中的正柱区中配置衬底160，使得衬底不被暴露于等离子体140中的强电场部，由此衬底160因等离子体140受到的损伤少，可以得到高质量的氧化物膜。
另外，因为可以提高靶材100a及100b的使用效率，所以优选如图13A所示那样当进行沉积时在等离子体140中配置有衬底架170及衬底160。
另外，如图13A所示，以L1为衬底架170与靶材100a之间的水平距离，并以L2为衬底架170与靶材100b之间的水平距离。L1和L2的长度优选都与衬底160的水平长度相等。另外，如上所述，为了使衬底160进入等离子体140中的正柱区，优选适当地调整L1和L2的距离。
另外，在图13A中，示出将衬底架170及衬底160配置在等离子体140中的状态，但是不局限于此。例如，如图13B所示，也可以将衬底架170及衬底160配置在等离子体140的外侧。通过使衬底160不暴露于等离子体140的高电场区域中，可以减少由等离子体140导致的损伤。但是，衬底160离等离子体140越远，靶材100a及100b的使用效率越低。另外，如图13B所示，衬底架170的位置优选可调节。
另外，如图13B所示，衬底架170配置在靶材100a和靶材100b面对的区域的上侧，但是也可以配置在该区域的下侧。另外，也可以配置在下侧和上侧的双方。通过将衬底架170配置在该区域的下侧和上侧，可以对两个以上的衬底同时进行沉积，由此可以提高产率。
在上述对向靶材式溅射装置中，等离子体约束在靶材间的磁场中，所以可以减轻衬底的等离子体损伤。此外，根据靶材的倾斜可以减小溅射粒子对衬底的入射角度，所以可以提高沉积膜的台阶覆盖性。另外，可以在高真空下进行沉积，所以可以降低混入膜中的杂质的浓度。
在沉积室中，也可以设置平行板型溅射装置、离子束溅射装置。
〈沉积装置〉
下面说明具备能够设置根据本发明的一个方式的溅射用靶材的沉积室的沉积装置的结构。
首先，参照图14至图15C说明在沉积时等杂质很少混入膜中的沉积装置的结构。
图14示意性地示出单片式多室(single wafer multi-chamber)沉积装置2700的俯视图。沉积装置2700包括：具备保持衬底的盒式端口(cassette port)2761和进行衬底对准的对准端口(alignment port)2762的大气侧衬底供应室2701；从大气侧衬底供应室2701传送衬底的大气侧衬底传送室2702；进行衬底的搬入且将室内的压力从大气压切换为减压或从减压切换为大气压的装载闭锁室2703a；进行衬底的搬出且将室内的压力从减压切换为大气压或从大气压切换为减压的卸载闭锁室2703b；进行真空中的衬底的传送的传送室2704；对衬底进行加热的衬底加热室2705；以及配置有靶材且进行沉积的沉积室2706a、沉积室2706b及沉积室2706c。关于沉积室2706a、沉积室2706b及沉积室2706c的结构，可以参照上述沉积室。
大气侧衬底传送室2702与装载闭锁室2703a以及卸载闭锁室2703b连接，装载闭锁室2703a以及卸载闭锁室2703b与传送室2704连接，传送室2704与衬底加热室2705、沉积室2706a、沉积室2706b以及沉积室2706c连接。
在各室的连接部设置有闸阀2764，可以独立地保持除了大气侧衬底供应室2701及大气侧衬底传送室2702以外的各室的真空状态。大气侧衬底传送室2702及传送室2704具有传送机器人2763，可以传送衬底。
衬底加热室2705优选兼作等离子体处理室。沉积装置2700可以在处理之间以不暴露于大气的方式传送衬底，由此可以抑制杂质吸附到衬底上。另外，可以自由地确定沉积、加热处理等的顺序。传送室、沉积室、装载闭锁室、卸载闭锁室以及衬底加热室的数量不局限于上述数量，可以根据设置它们的空间或工序条件适当地确定。
接着，图15A至图15C示出沿着图14所示的沉积装置2700的点划线X1-X2、点划线Y1-Y2及点划线Y2-Y3的截面。
图15A示出衬底加热室2705和传送室2704的截面，衬底加热室2705具有能够保持衬底的多个加热载物台2765。衬底加热室2705通过阀与真空泵2770连接。作为真空泵2770，例如可以使用干燥泵、机械增压泵等。
作为可以用于衬底加热室2705的加热机构，例如也可以使用利用电阻发热体等进行加热的加热机构。或者，也可以使用利用被加热的气体等的介质的热传导或热辐射来进行加热的加热机构。例如，可以使用GRTA(Gas Rapid Thermal Anneal：气体快速热退火)、LRTA(Lamp Rapid Thermal Anneal：灯快速热退火)等的RTA(Rapid Thermal Anneal：快速热退火)。LRTA通过卤素灯、金卤灯、氙弧灯、碳弧灯、高压钠灯、或高压汞灯等的灯发射的光(电磁波)的辐射来加热被处理物。GRTA利用高温气体进行加热处理。作为气体使用惰性气体。
衬底加热室2705通过质量流量控制器2780与精制器2781连接。注意，虽然可以为多种气体的每一种提供质量流量控制器2780和精制器2781，但是为了便于理解只示出一个质量流量控制器2780和一个精制器。作为导入到衬底加热室2705中的气体，可以使用露点为-80℃以下，优选为-100℃以下的气体，例如可以使用氧气体、氮气体及稀有气体(如氩气体等)。
传送室2704具有传送机器人2763。传送机器人2763能够将衬底传送到各室。传送室2704通过阀与真空泵2770以及低温泵2771连接。通过采用上述结构，使用真空泵2770进行抽空，以便直到传送室2704内的压力成为大气压至低真空或中真空(约0.1Pa至几百Pa左右)的范围中为止，然后切换阀，使用低温泵2771进行抽空，以便直到传送室2704内的压力成为中真空至高真空或超高真空(0.1Pa至1×10-7Pa)的范围中为止。
例如也可以使两个以上的低温泵2771与传送室2704并联连接。通过采用上述结构，即使一个低温泵在进行再生中也可以使用其他的低温泵进行排气。注意，上述再生是指释放在低温泵中积存的分子(或原子)的处理。当低温泵积存过多分子(或原子)时其排气能力降低，由此定期进行再生。
图15B示出沉积室2706b、传送室2704、装载闭锁室2703a的截面。
在此，参照图15B说明沉积室(溅射室)的详细结构。图15B所示的沉积室2706b包括靶材2766a、靶材2766b、靶材屏蔽2767a、靶材屏蔽2767b、磁体单元2790a、磁体单元2790b、衬底架2768及电源2791。虽然未图示，但是靶材2766a及靶材2766b都隔着垫板固定于靶材架。靶材2766a及靶材2766b与电源2791电连接。磁体单元2790a及磁体单元2790b分别配置在靶材2766a及靶材2766b的背面上。靶材屏蔽2767a及靶材屏蔽2767b分别以围绕靶材2766a及靶材2766b的端部的方式配置。在此，衬底架2768支撑衬底2769。衬底架2768通过调整构件2784固定于沉积室2706b。可以由调整构件2784将衬底架2768移动到靶材2766a与靶材2766b之间的区域(也称为靶材间区域)。例如，通过将支撑衬底2769的衬底架2768配置在靶材间区域，有时可以减轻等离子体所引起的损伤。虽然未图示，但是衬底架2768也可以具备保持衬底2769的衬底保持机构或从背面对衬底2769进行加热的加热器等。
靶材屏蔽2767可以抑制从靶材2766溅射出的粒子沉积在不希望的区域。另外，优选对靶材屏蔽2767进行加工来防止沉积的溅射粒子分离。例如，可以进行使表面粗糙度增加的喷砂处理或者在靶材屏蔽2767的表面设置凹凸。
沉积室2706b通过气体加热机构2782与质量流量控制器2780连接，气体加热机构2782通过质量流量控制器2780与精制器2781连接。利用气体加热机构2782可以将导入到沉积室2706b的气体加热为40℃以上且400℃以下，优选为50℃以上且200℃以下。注意，虽然可以为多种气体的每一种提供气体加热机构2782、质量流量控制器2780和精制器2781，但是为了便于理解只示出一个气体加热机构2782、一个质量流量控制器2780和一个精制器2781。作为导入到沉积室2706b的气体，优选使用露点为-80℃以下，优选为-100℃以下的气体，例如使用氧气体、氮气体及稀有气体(如氩气体等)。
当在气体导入口的附近设置精制器时，将从精制器到沉积室2706b的管道的长度设定为10m以下，优选为5m以下，更优选为1m以下。通过将管道的长度设定为10m以下、5m以下或1m以下，可以根据管道长度减少来自管道的释放气体的影响。再者，气体的管道优选使用内部由氟化铁、氧化铝或氧化铬等覆盖的金属管道。例如与SUS316L-EP管道相比，上述管道所释放的包含杂质的气体的量少，而可以降低杂质混入气体。作为管道的接头，优选使用高性能超小型金属垫片接头(UPG接头)。通过使用金属构成管道的全部，与使用树脂等的情况相比，可以降低所产生的释放气体及外部泄漏的影响，所以是优选的。
沉积室2706b通过阀与涡轮分子泵2772以及真空泵2770连接。
在沉积室2706b中设置有低温冷阱2751。
低温冷阱2751是能够吸附水等的熔点较高的分子(或原子)的机构。涡轮分子泵2772能够稳定地排出大分子(或原子)且维修频度低，因此在生产率上占有优势，但是排氢、排水的能力较低。于是，为了提高排出水等的能力，采用低温冷阱2751与沉积室2706b连接的结构。低温冷阱2751的制冷机的温度为100K以下，优选为80K以下。当低温冷阱2751具有多个制冷机时，通过使每个制冷机的温度为不同，可以高效率地进行排气，所以是优选的。例如，可以将第一阶段的制冷机的温度设定为100K以下，将第二阶段的制冷机的温度设定为20K以下。通过使用钛升华泵代替低温冷阱，有时可以进一步实现高真空。此外，通过使用离子泵代替低温冷阱或涡轮分子泵，有时可以进一步实现高真空。
沉积室2706b的排气方法不局限于上述方法，也可以与上述传送室2704的排气方法(利用低温泵及真空泵的排气方法)同样。当然，传送室2704的排气方法也可以与沉积室2706b(利用涡轮分子泵及真空泵的排气方法)同样。
优选将上述传送室2704、衬底加热室2705和沉积室2706b的背压(全压)以及各气体分子(原子)的分压设定为如下。尤其是，为了防止杂质混入形成的膜，需要考虑沉积室2706b的背压以及各气体分子(原子)的分压。
上述各室的背压(全压)为1×10-4Pa以下，优选为3×10-5Pa以下，更优选为1×10- 5Pa以下。上述各室的质量电荷比(m/z)是18的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。此外，上述各室的m/z是28的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。上述各室的m/z是44的气体分子(原子)的分压为3×10-5Pa以下，优选为1×10-5Pa以下，更优选为3×10-6Pa以下。
真空腔室内的全压及分压可以使用质量分析器测量。例如，使用由ULVAC,Inc.制造的四极质量分析器(也称为Q-mass)Qulee CGM-051即可。
优选的是上述传送室2704、衬底加热室2705及沉积室2706b的外部泄漏及内部泄漏少。
例如，上述传送室2704、衬底加热室2705及沉积室2706b的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。m/z是18的气体分子(原子)的泄漏率为1×10-7Pa·m3/s以下，优选为3×10-8Pa·m3/s以下。m/z是28的气体分子(原子)的泄漏率为1×10-5Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。m/z是44的气体分子(原子)的泄漏率为3×10-6Pa·m3/s以下，优选为1×10-6Pa·m3/s以下。
泄漏率可以根据利用上述质量分析器测量出的全压及分压算出。
泄漏率取决于外部泄漏及内部泄漏。外部泄漏是指由于微小的孔或密封不良等，气体从真空系统的外部流入的现象。内部泄漏起因于来自真空系统中的阀等隔板的泄漏或来自内部构件的释放气体。为了将泄漏率设定为上述数值以下，需要从外部泄漏及内部泄漏的两个方面采取措施。
例如，优选使用金属垫片对沉积室2706b的开闭部分进行密封。金属垫片优选使用由氟化铁、氧化铝或氧化铬覆盖的金属。金属垫片的粘附性比O形环高，因此可以降低外部泄漏。通过利用钝态的由氟化铁、氧化铝、或氧化铬等覆盖的金属，可以抑制从金属垫片释放的包含杂质的释放气体，由此可以降低内部泄漏。
作为构成沉积装置2700的构件，使用包含杂质的释放气体少的铝、铬、钛、锆、镍或钒。也可以使用上述构件覆盖含有铁、铬及镍等的合金。含有铁、铬及镍等的合金具有刚性，耐热且适于加工。在此，通过进行抛光等减少构件表面的凹凸以缩小表面积，可以减少释放气体。
或者，也可以使用氟化铁、氧化铝、或氧化铬等覆盖上述沉积装置2700的构件。
优选沉积装置2700的构件尽量只由金属构成，例如当设置由石英等构成的观察窗(viewing window)等时，为了抑制释放气体，优选由较薄的氟化铁、氧化铝或氧化铬等覆盖表面。
虽然存在于沉积室内的吸附物吸附于内壁等而不影响到沉积室的压力，但是该吸附物成为对沉积室进行排气时产生的气体释放的原因。因此，虽然泄漏率与排气率不相关，但是使用排气能力高的泵尽量地使存在于沉积室内的吸附物脱附预先进行排气是十分重要的。为了促进吸附物的脱附，也可以对沉积室进行烘烤。通过进行烘烤，可以将吸附物的脱附速度提高10倍左右。烘烤以100℃以上且450℃以下的温度进行即可。此时，通过一边将惰性气体导入沉积室一边去除吸附物，可以进一步提高仅通过排气不容易脱附的水等的脱附速度。通过将所导入的惰性气体加热至与烘烤温度相同程度的温度，可以进一步提高吸附物的脱附速度。这里，作为惰性气体优选使用稀有气体。根据形成的膜的种类，也可以使用氧等代替惰性气体。例如，当进行氧化物的沉积时，有时优选使用主要成分为氧的氧化物。优选使用灯进行烘烤。
另外，优选通过导入被加热的稀有气体等惰性气体或氧等提高沉积室内的压力，并在经过一定时间之后再次对沉积室进行排气处理。可以由被加热的气体的导入使沉积室内的吸附物脱附，由此可以减少存在于沉积室内的杂质。有效的是将该处理反复进行2次以上且30次以下，优选为5次以上且15次以下。具体地，通过导入40℃以上且400℃以下，优选为50℃以上且200℃以下的惰性气体或氧等来使沉积室内的压力设定为0.1Pa以上且10kPa以下，优选为1Pa以上且1kPa以下，更优选为5Pa以上且100Pa以下，并将保持压力的期间设定为1分以上且300分以下，优选为5分以上且120分以下，即可。然后，对沉积室进行排气5分以上且300分以下，优选为10分以上且120分以下。
另外，通过进行伪沉积也可以进一步提高吸附物的脱附速度。伪沉积是指通过溅射法等对伪衬底进行沉积以在伪衬底上及沉积室内壁沉积膜，来将沉积室内的杂质及沉积室内壁的吸附物封闭在膜中。作为伪衬底优选使用释放气体少的衬底。通过进行伪沉积可以降低后面形成的膜中的杂质浓度。另外，可以与烘烤同时进行伪沉积。
接着，说明图15B所示的传送室2704和装载闭锁室2703a以及图15C所示的大气侧衬底传送室2702和大气侧衬底供应室2701的详细结构。图15C示出大气侧衬底传送室2702和大气侧衬底供应室2701的截面。
关于图15B所示的传送室2704，参照图15A所示的传送室2704的记载。
装载闭锁室2703a具有衬底递送载物台2752。装载闭锁室2703a将压力从减压上升到大气压，当将装载闭锁室2703a的压力上升到大气压时，衬底递送载物台2752从设置在大气侧衬底传送室2702中的传送机器人2763接收衬底。然后，在对装载闭锁室2703a进行抽空而处于减压状态之后，设置在传送室2704中的传送机器人2763从衬底递送载物台2752接收衬底。
装载闭锁室2703a通过阀与真空泵2770以及低温泵2771连接。关于真空泵2770、低温泵2771的排气系统的连接方法，可以参照传送室2704的连接方法，所以这里省略说明。图14所示的卸载闭锁室2703b可以采用与装载闭锁室2703a相同的结构。
大气侧衬底传送室2702具有传送机器人2763。通过传送机器人2763可以进行盒式端口2761和装载闭锁室2703a之间的衬底的递送。也可以在大气侧衬底传送室2702、大气侧衬底供应室2701的上方设置用来去除尘屑或微粒的机构如HEPA过滤器(High EfficiencyParticulate Air Filter：高效微粒空气净化器)等。
大气侧衬底供应室2701具有多个盒式端口2761。盒式端口2761可以保持多个衬底。
靶材的表面温度为100℃以下，优选为50℃以下，更优选为约室温(典型的是25℃)。对应大面积衬底的溅射装置大多使用大面积的靶材。但是，没有接缝地制造具有对应大面积的尺寸的靶材是困难的。在实际制造时，将多个靶材以尽量没有间隙的方式排列成较大的形状，但是无论怎样总会有微小的间隙。当靶材的表面温度升高时，有时锌等从该微小的间隙挥发，导致间隙渐渐变大。当间隙变大时，有时用于垫板及用来粘合垫板与靶材的粘合剂的金属也被溅射，这成为导致杂质浓度变高的主要原因。因此，优选充分冷却靶材。
具体地，作为垫板使用具有高导电性及高散热性的金属(具体的是铜)。通过在垫板内形成水通道并使充分量的冷却水流过水通道，可以高效率地冷却靶材。
当靶材含有锌时，通过在氧气体气氛下进行沉积，等离子体损伤减轻，由此可以获得不容易发生锌挥发的氧化物半导体。
通过使用上述沉积装置，可以形成利用二次离子质谱分析(SIMS：Secondary IonMass Spectrometry)测得的氢浓度为2×1020atoms/cm3以下，优选为5×1019atoms/cm3以下，更优选为1×1019atoms/cm3以下，进一步优选为5×1018atoms/cm3以下的氧化物半导体膜。
另外，可以形成利用SIMS测得的氮浓度低于5×1019atoms/cm3，优选为1×1019atoms/cm3以下，更优选为5×1018atoms/cm3以下，进一步优选为1×1018atoms/cm3以下的氧化物半导体膜。
另外，可以形成利用SIMS测得的碳浓度低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下的氧化物半导体膜。
杂质及氧空缺(oxygen vacancy)少的氧化物半导体的载流子密度低。具体而言，可以使载流子密度小于8×1011/cm3，优选小于1×1011/cm3，更优选小于1×1010/cm3，且是1×10-9/cm3以上。将这样的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。尤其是，CAAC-OS的杂质浓度和缺陷态密度低。即，可以说CAAC-OS是具有稳定特性的实质上高纯度本征的氧化物半导体。
另外，可以形成利用热脱附谱分析法(TDS：Thermal Desorption Spectroscopy)测得的m/z是2(氢分子等)的气体分子(原子)、m/z是18的气体分子(原子)、m/z是28的气体分子(原子)及m/z是44的气体分子(原子)的释放量都为1×1019个/cm3以下，优选为1×1018个/cm3以下的氧化物半导体膜。
通过使用上述沉积装置，可以抑制杂质混入氧化物半导体。并且，通过利用上述沉积装置形成接触于氧化物半导体的膜，可以抑制杂质从接触于氧化物半导体的膜混入氧化物半导体。
<氧化物半导体的结构>
氧化物半导体被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体可以举出CAAC-OS、多晶氧化物半导体、nc-OS、类非晶氧化物半导体(amorphouslike Oxide Semiconductor)(a-like OS)以及非晶氧化物半导体等。
从其他观点看来，氧化物半导体被分为非晶氧化物半导体和结晶氧化物半导体。作为结晶氧化物半导体有单晶氧化物半导体、CAAC-OS、多晶氧化物半导体以及nc-OS等。
在nc-OS的高分辨率TEM图像中有能够观察到结晶部的区域和观察不到明确的结晶部的区域。nc-OS所包含的结晶部的尺寸大多为1nm以上且10nm以下或1nm以上且3nm以下。注意，有时将其结晶部的尺寸大于10nm且是100nm以下的氧化物半导体称为微晶氧化物半导体。例如，在nc-OS的高分辨率TEM图像中，有时观察不到明确的晶界。注意，纳米晶的来源有可能与CAAC-OS中的颗粒相同。因此，下面有时将nc-OS的结晶部称为颗粒。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的颗粒之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。例如，当利用使用其束径比颗粒大的X射线的面外(out-of-plane)法对nc-OS进行结构分析时，检测不到表示结晶面的峰值。在使用其束径比颗粒大(例如，50nm以上)的电子射线对nc-OS进行电子衍射时，观察到类似光晕图案的衍射图案。另一方面，在使用其束径近于颗粒或者比颗粒小的电子射线对nc-OS进行纳米束电子衍射时，观察到斑点。另外，在nc-OS的纳米束电子衍射图案中，有时观察到如圆圈那样的(环状的)图案的亮度高的区域。而且，在nc-OS的纳米束电子衍射图案中，有时还观察到环状的区域内的多个斑点。
如此，由于在颗粒(纳米晶)之间结晶取向都没有规律性，所以也可以将nc-OS称为包含RANC(Random Aligned nanocrystals：随机取向纳米晶)的氧化物半导体或包含NANC(Non-Aligned nanocrystals：无取向纳米晶)的氧化物半导体。
nc-OS是规律性比非晶氧化物半导体高的氧化物半导体。因此，nc-OS的缺陷态密度比a-like OS或非晶氧化物半导体低。但是，在nc-OS中的不同的颗粒之间观察不到晶体取向的规律性。所以，nc-OS的缺陷态密度比CAAC-OS高。
另外，a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。
在a-like OS的高分辨率TEM图像中有时观察到空洞。另外，在高分辨率TEM图像中，有能够明确地观察到结晶部的区域和观察不到结晶部的区域。
由于a-like OS包含空洞，所以其结构不稳定。为了证明与CAAC-OS及nc-OS相比a-like OS具有不稳定的结构，下面示出电子照射所导致的结构变化。例如，有时电子照射引起a-like OS中的结晶部的生长。另一方面，在nc-OS和CAAC-OS中，几乎没有电子照射所引起的结晶部的生长。也就是说，a-like OS与CAAC-OS及nc-OS相比是不稳定的结构。
此外，由于a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具体地，a-likeOS的密度为具有相同组成的单晶氧化物半导体的78.6％以上且小于92.3％。nc-OS的密度及CAAC-OS的密度为具有相同组成的单晶氧化物半导体的92.3％以上且小于100％。注意，难以沉积其密度小于单晶氧化物半导体的密度的78％的氧化物半导体。
例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，具有菱方晶系结构的单晶InGaZnO4的密度为6.357g/cm3。因此，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，a-like OS的密度为5.0g/cm3以上且小于5.9g/cm3。另外，例如，在原子数比满足In:Ga:Zn＝1:1:1的氧化物半导体中，nc-OS的密度和CAAC-OS的密度为5.9g/cm3以上且小于6.3g/cm3。
注意，有时不存在相同组成的单晶氧化物半导体。此时，通过以任意比例组合组成不同的单晶氧化物半导体，可以估计出相当于所希望的组成的单晶氧化物半导体的密度。根据组成不同的单晶氧化物半导体的组合比例使用加权平均估计出相当于所希望的组成的单晶氧化物半导体的密度即可。注意，优选尽可能减少所组合的单晶氧化物半导体的种类来估计密度。
作为非晶结构的定义，一般而言，已知：它处于亚稳态并没有被固定化，具有各向同性而不具有不均匀结构等。换句话说，非晶结构具有柔韧的键角，具有短程有序性而不具有长程有序性。
这意味着不能将固有地稳定的氧化物半导体称为完全非晶(completelyamorphous)氧化物半导体。另外，不能将不具有各向同性(例如，在微小区域中具有周期结构)的氧化物半导体称为完全非晶氧化物半导体。注意，a-like OS在微小区域中具有周期结构，但是同时具有空洞，并在后面说明具有不稳定结构。因此，a-like OS在物理性质上近乎于非晶氧化物半导体。
如上所述，其定义之一为具有不稳定性结构的非晶氧化物半导体即使例如能够成为晶体管的沟道形成区域，也有可能不能实际应用。这对a-like OS也是同样的。因此，在非晶氧化物半导体及a-like OS用于产品时，优选非晶氧化物半导体及a-like OS的成分少或者不存在。
此外，虽然单晶氧化物半导体具有高结晶性，但形成时需要高工艺温度，所以在考虑生产率的情况下有可能不适合实用化。另外，虽然多晶氧化物半导体的晶粒内的结晶性较高，但由于具有晶界，所以有可能容易产生偏差等。
另一方面，CAAC-OS及nc-OS具有高稳定性，且通过上述沉积方法以低于500℃的衬底温度也可以进行沉积。此外，由于CAAC-OS及nc-OS不具有明确的晶界，所以均匀且不容易产生偏差等。例如，由于在第8代以上的大面积衬底上也可以均匀地进行沉积，所以可以说兼具高可靠性及高实用性。
<利用电子显微镜的分析>
以下利用透射电子显微镜(TEM：Transmission Electron Microscope)对CAAC-OS及nc-OS进行分析。
首先，说明分析的样品。
样品X1在石英玻璃衬底上包含通过利用In-Ga-Zn氧化物(In:Ga:Zn＝1:4:5[原子个数比])靶材(直径为101.6mm的圆形)的PESP进行沉积的厚度为100nm的In-Ga-Zn氧化物。其他条件如下：沉积功率为200W(DC)；沉积压力为0.4Pa；靶材-衬底间距离(靶材与衬底架之间的距离)为130mm；沉积气体为流速30sccm的氩气体及流速10sccm的氧气体；以及不进行衬底加热。
样品X2在石英玻璃衬底上包含通过利用In-Ga-Zn氧化物(In:Ga:Zn＝1:4:5[原子个数比])靶材(直径为101.6mm的圆形)的PESP进行沉积的厚度为100nm的In-Ga-Zn氧化物。其他条件如下：沉积功率为200W(DC)；沉积压力为0.4Pa；靶材-衬底间距离(靶材与衬底架之间的距离)为130mm；沉积气体为流速30sccm的氩气体及流速10sccm的氧气体；以及进行衬底加热(衬底温度为200℃)。
样品X3在石英玻璃衬底上包含通过利用两个In-Ga-Zn氧化物(In:Ga:Zn＝1:4:5[原子个数比])靶材(125mm×190mm的长方形)的VDSP进行沉积的厚度为100nm的In-Ga-Zn氧化物。其他条件如下：沉积功率为1200W(DC)；沉积压力为0.3Pa；靶材-衬底间距离(连接一对两个靶材的中心的线与衬底架之间的距离)为250mm；沉积气体为流速30sccm的氩气体及流速10sccm的氧气体；以及不进行衬底加热。
样品X4在石英玻璃衬底上包含通过利用两个In-Ga-Zn氧化物(In:Ga:Zn＝1:4:5[原子个数比])靶材(125mm×190mm的长方形)的VDSP进行沉积的厚度为100nm的In-Ga-Zn氧化物。其他条件如下：沉积功率为1200W(DC)；沉积压力为0.05Pa；靶材-衬底间距离(连接一对靶材的中心的线与衬底架之间的距离)为250mm；沉积气体为流速30sccm的氩气体及流速10sccm的氧气体；以及不进行衬底加热。
<截面TEM>
下面对在截面TEM图像中观察所得的CAAC-OS及nc-OS的特征进行说明。
首先，对TEM截面图像(也称为截面TEM图像)进行图像分析。此外，利用球面像差校正(Spherical Aberration Corrector)功能得到截面TEM图像。另外，使用日本电子株式会社(JEOL Ltd.)制造的原子分辨率分析电子显微镜JEM-ARM200F得到截面TEM图像。截面TEM图像中的夹在白色箭头之间的区域示出一个颗粒。
图16A示出从大致平行于样品面的方向观察所得的样品X1的截面TEM图像。利用球面像差校正功能得到截面TEM图像。图16B是进一步放大图16A的截面TEM图像。从图16B可确认到颗粒。因为颗粒随机取向，所以可以认为样品X1是nc-OS。
图17A示出从大致平行于样品面的方向观察所得的样品X2的截面TEM图像。利用球面像差校正功能得到截面TEM图像。图17B是进一步放大图17A的截面TEM图像。从图17B可确认到颗粒。颗粒的角度反映了形成氧化物的面(也称为被形成面)或氧化物的顶面的凸凹，并平行于被形成面或顶面。像这样，样品X2可以在截面TEM图像中也观察到结晶的畸变。因为颗粒具有c轴取向，所以可以认为样品X2是CAAC-OS。
图18A示出从大致平行于样品面的方向观察所得的样品X3的截面TEM图像。利用球面像差校正功能得到截面TEM图像。图18B是进一步放大图18A的截面TEM图像。从图18B可确认到颗粒。因为颗粒随机取向，所以可以认为样品X3是nc-OS。
图19A示出从大致平行于样品面的方向观察所得的样品X4的截面TEM图像。利用球面像差校正功能得到截面TEM图像。图19B是进一步放大图19A的截面TEM图像。从图19B可确认到颗粒。颗粒的角度反映了形成氧化物的面(也称为被形成面)或氧化物的顶面的凸凹，并平行于被形成面或顶面。像这样，样品X4可以在截面TEM图像中也观察到结晶的畸变。因为颗粒具有c轴取向，所以可以认为样品X4是CAAC-OS。
下表示出样品X1、样品X2、样品X3及样品X4中的颗粒的尺寸(颗粒的平面方向的长度)的平均值、标准偏差σ、最大值、最小值及颗粒的角度的分布。颗粒的角度是指石英玻璃衬底表面和颗粒平面之间的角度。此外，图20A、图20B、图20C及图20D分别示出样品X1、样品X2、样品X3及样品X4的颗粒的尺寸的分布。
[表3]
Figure BDA0001366487320000461
由表3等可知：通过PESP进行沉积的In-Ga-Zn氧化物根据衬底加热的有无可以成为CAAC-OS或nc-OS。另外，可知：只要在沉积压力低且高真空的状态下利用VDSP沉积In-Ga-Zn氧化物膜，该In-Ga-Zn氧化物膜即使不进行衬底加热也成为CAAC-OS。此外，可知：在比较nc-OS与nc-OS以及CAAC-OS与CAAC-OS时，与通过PESP沉积的In-Ga-Zn氧化物相比，通过VDSP沉积的In-Ga-Zn氧化物的颗粒的平均尺寸大且标准偏差大。尤其是，可知：在样品X4中，颗粒的平均尺寸大，即3nm以上，且标准偏差大。
如图17B及图19B所示，CAAC-OS具有特有的原子排列。此外，由图20A至图20D可知，颗粒的尺寸大多为1nm以上且10nm以下左右。从上述特征起见，也可以将颗粒称为纳米晶(nc：nanocrystal)。注意，也可以将CAAC-OS称为具有c轴取向纳米晶(CANC：C-AxisAligned nanocrystals)的氧化物半导体。
由图16B及图18B可知，nc-OS没有层状的原子排列。因此，也可以将nc-OS称为具有不在特定的方向上取向的纳米晶(RANC：随机取向纳米晶Random Aligned nanocrystals或NANC：无取向纳米晶Non-Aligned nanocrystals)的氧化物半导体。
<平面图TEM>
通过不仅使用截面TEM观察而使用多种方法，可以更准确地规定结构。下面，对TEM平面图像(也称为平面图TEM图像)进行图像分析。此外，利用球面像差校正功能得到平面图TEM图像。另外，使用日本电子株式会社(JEOL Ltd.)制造的原子分辨率分析电子显微镜JEM-ARM200F得到平面图TEM图像。
图21A是样品X4的平面图TEM图像。图21B是对图21A进行图像处理的图像。在图像处理中，首先通过对图21A进行快速傅里叶变换(FFT：Fast Fourier Transform)处理，获取FFT图像。接着，对所得到的FFT图像以排除2.8nm-1至5.0nm-1的范围的方式进行掩模处理。接着，对经过掩模处理的FFT图像进行快速傅立叶逆变换(IFFT：Inverse Fast FourierTransform)处理而获取FFT滤波图像。图21B是图21A的FFT滤波图像。从图21A及图21B可知，样品X4具有六角形及三角形的原子排列，且晶体取向不同的区域间的边界不明确。由此，从平面图TEM图像也可知样品X4具有CAAC-OS的特征。
图22A是在图21A中示出区域A、区域B、区域C及区域D的平面图TEM图像。图22B是对图21B进行图像分析的图像，在与图22A相同的位置示出区域A、区域B、区域C及区域D。
对图像分析的方法进行说明。首先，从FFT滤波图像抽出晶格点。晶格点的抽出通过如下步骤进行。首先，进行去除FFT滤波图像的噪音的处理。通过根据下式使半径为0.05nm的范围内的亮度平滑化而进行去除噪音的处理。
[算式1]
Figure BDA0001366487320000471
在此，S_Int(x，y)表示坐标(x，y)上的被平滑化的亮度，r表示坐标(x，y)与坐标(x’，y’)之间的距离，Int(x’，y’)表示坐标(x’，y’)上的亮度。在计算中，当r为0时，它被认为是1。
接着，搜索晶格点。晶格点的条件是半径为0.22nm内的亮度最高的坐标。在此，抽出候补晶格点。如果晶格点的半径为0.22nm内，则可以减少噪音导致的晶格点的检测误差。此外，由于在TEM图像中在晶格点间有某一距离，所以在半径为0.22nm内包括两个以上的晶格点的可能性低。
接着，以被抽出的候补晶格点为中心抽出半径为0.22nm内的亮度最高的坐标，而重新确定候补晶格点。如此，反复抽出候补晶格点，直到不出现新候补晶格点时的坐标被认定晶格点。与此同样，在从被认定的晶格点离开大于0.22nm的位置上认定另一个晶格点。如此，在所有范围中认定晶格点。将所得到的多个晶格点总称为晶格点群。
接着，参照图23A、图23B及图23C所示的示意图以及图23D所示的流程图说明从所抽出的晶格点群导出六角形晶格的角度的方法。首先，确定基准晶格点，连结到基准晶格点的最邻近的六个邻近晶格点，而形成六角形晶格(参照图23A、图23D的步骤S101)。然后，导出在该六角形晶格的中心点的基准晶格点与顶点的各晶格点之间的距离的平均值R。以所算出的R为在上述基准晶格点与各顶点之间的距离，形成以基准晶格点为中心点的正六角形(参照图23D的步骤S102)。此时，将正六角形的各顶点与最邻近于该各顶点的邻近晶格点之间的距离称为距离d1、距离d2、距离d3、距离d4、距离d5及距离d6(参照图23D的步骤S103)。接着，以中心点为基准将正六角形按每个0.1°从0°旋转到60°，而算出旋转的正六角形与六角形晶格的平均偏差[D＝(d1+d2+d3+d4+d5+d6)/6](参照图23D的步骤S104)。并且，算出平均偏差D最小时的正六角形的旋转角度θ，并使其成为六角形晶格的角度(图23D的步骤S105)。
接着，在平面图TEM图像的观察范围内，以六角形晶格的角度为30°的比例最高的方式调整。并且在半径为1nm的范围内，算出六角形晶格的角度的平均值。能够以对应于六角形晶格的角度的颜色或浓淡表示通过上述步骤得到的平面图TEM图像的分析结果。图22B是通过上述方法对图22A进行图像分析以表示对应于六角形晶格的角度的浓淡的图像。
由图22B可知，样品X4具有六角形晶格的角度一致的多个区域。图24A是放大区域A的平面图TEM图像。图24B是在区域A中以白色点线表示六角形晶格的角度变化的边界部的平面图TEM图像。图24C是区域A中的FFT滤波图像。图24D是在区域A中以白色点线表示六角形晶格的角度变化的边界部的FFT滤波图像。图24E是表示区域A中的对应于六角形晶格的角度的浓淡的图像。注意，在图24E中，白色点线表示六角形晶格的角度变化的边界部，黑色点线表示六角形晶格的排列方向的变化。由图24E可知，在六角形晶格的角度变化的边界部中，晶格点也可以不断地连续排列。
图25A是放大区域B的平面图TEM图像。图25B是在区域B中以白色点线表示六角形晶格的角度变化的边界部的平面图TEM图像。图25C是区域B中的FFT滤波图像。图25D是在区域B中以白色点线表示六角形晶格的角度变化的边界部的FFT滤波图像。图25E是表示区域B中的对应于六角形晶格的角度的浓淡的图像。注意，在图25E中，白色点线表示六角形晶格的角度变化的边界部，黑色点线表示六角形晶格的排列方向的变化。由图25E可知，在六角形晶格的角度变化的边界部中，晶格点也可以不断地连续排列。
图26A是放大区域C的平面图TEM图像。图26B是在区域C中以白色点线表示六角形晶格的角度变化的边界部的平面图TEM图像。图26C是区域C中的FFT滤波图像。图26D是在区域C中以白色点线表示六角形晶格的角度变化的边界部的FFT滤波图像。图26E是表示区域C中的对应于六角形晶格的角度的浓淡的图像。注意，在图26E中，白色点线表示六角形晶格的角度变化的边界部。由图26E可知，在六角形晶格的角度变化的边界部中，晶格点也可以不断地连续排列。
图27A是放大区域D的平面图TEM图像。图27B是在区域D中以白色点线表示六角形晶格的角度变化的边界部的平面图TEM图像。图27C是区域D中的FFT滤波图像。图27D是在区域D中以白色点线表示六角形晶格的角度变化的边界部的FFT滤波图像。图27E是表示区域D中的对应于六角形晶格的角度的浓淡的图像。注意，在图27E中，白色点线表示六角形晶格的角度变化的边界部。由图27E可知，在六角形晶格的角度变化的边界部中，晶格点也可以不断地连续排列。
在此，准备样品X5。样品X5在形成有厚度为25nm的热氧化膜的单晶硅衬底上包含通过利用In-Ga-Zn氧化物(In:Ga:Zn＝1:1:1[原子个数比])靶材(直径为101.6mm的圆形)的PESP进行沉积的厚度为100nm的In-Ga-Zn氧化物。其他条件如下：沉积功率为200W(DC)；沉积压力为0.4Pa；靶材-衬底间距离(靶材与衬底架之间的距离)为130mm；沉积气体为流速20sccm的氩气体及流速10sccm的氧气体；以及不进行衬底加热。另外，在In-Ga-Zn氧化物的沉积之后，样品X5在氮气氛下以450℃进行1小时的加热处理。
图28是表示对应于样品X5的六角形晶格的角度的浓淡的图像。由图28可知，样品X5具有六角形晶格的角度一致的多个区域。
如此，通过对CAAC-OS的平面图TEM图像进行图像分析，可以对六角形晶格的角度变化的边界部进行评价。另外，在图23A至图23D所示的方法中，通过使所得到的正六角形与六角形晶格的平均偏差D除以正六角形的中心点与各顶点之间的距离R，可以导出六角形晶格的应变率。图29A至图29D表示样品X4及样品X5的六角形晶格的应变率。图29A是以薄灰色示出在样品X4的平面图TEM图像的观察范围内六角形晶格的应变率为0.15以下的区域的图像。图29C是以薄灰色示出在样品X5的平面图TEM图像的观察范围内六角形晶格的应变率为0.15以下的区域的图像。图29B是示出样品X4的六角形晶格的应变率的分布的图。图29D是示出样品X5的六角形晶格的应变率的分布的图。
在此，在样品X4中，应变率为0.4以下的区域所占的比率大约为99％，应变率为0.3以下的区域所占的比率大约为95％，应变率为0.2以下的区域所占的比率大约为74％，应变率为0.15以下的区域所占的比率大约为60％。此外，在样品X5中，应变率为0.4以下的区域所占的比率大约为99％，应变率为0.3以下的区域所占的比率大约为88％，应变率为0.2以下的区域所占的比率大约为51％，应变率为0.15以下的区域所占的比率大约为32％。由此可知，在样品X4及样品X5中，六角形晶格的应变率小的区域所占的比率高，尤其在样品X4中，六角形晶格的应变率小的区域所占的比率高。六角形晶格的应变率小的区域所占的比率高的CAAC-OS可以被认为具有更近于单晶氧化物半导体的性质。
接着，使用样品X4及样品X5的晶格点群形成沃罗诺伊图。沃罗诺伊图是由包括晶格点群的区域分割的图。每个晶格点比离任何其他晶格点更靠近围绕该晶格点的区域。下面，参照图30A至图30D所示的示意图以及图30E所示的流程图说明沃罗诺伊图的形成方法的详细内容。
首先，通过图23A至图23D所示的方法等抽出晶格点群(参照图30A及图30E的步骤S111)。接着，由线段连结邻近的晶格点间(参照图30B及图30E的步骤S112)。接着，划各线段的垂直等分线(参照图30C及图30E的步骤S113)。接着，抽出三个垂直等分线交叉的点(参照图30E的步骤S114)。该点被称为沃罗诺伊点。接着，由线段连结邻近的沃罗诺伊点间(参照图30D及图30E的步骤S115)。此时，将由线段围绕的多角形区域称为沃罗诺伊区域。根据上述方法，可以形成沃罗诺伊图。
在此，准备样品X6。样品X6在单晶氧化钇稳定氧化锆(YSZ)衬底上包含通过利用In-Ga-Zn氧化物(In:Ga:Zn＝1:1:1.5[原子个数比])靶材(直径为101.6mm的圆形)的PESP进行沉积的厚度为100nm的In-Ga-Zn氧化物。其他条件如下：沉积功率为200W(DC)；沉积压力为0.4Pa；靶材-衬底间距离(靶材与衬底架之间的距离)为130mm；沉积气体为流速20sccm的氩气体及流速10sccm的氧气体；以及进行衬底加热(衬底温度为300℃)。另外，在In-Ga-Zn氧化物的沉积之后，样品X6在氧气氛下以1200℃进行1小时的加热处理。
图31A是使用样品X4的晶格点群形成的沃罗诺伊图。图31B示出在图31A中其形状为四角形至九角形中的任一个的沃罗诺伊区域所占的比率。图31C是使用样品X5的晶格点群形成的沃罗诺伊图。图31D示出在图31C中沃罗诺伊区域的形状(四角形至九角形中的任一个)所占的比率。图31E是使用样品X6的晶格点群形成的沃罗诺伊图。图31F示出在图31E中其形状为四角形至九角形中的任一个的沃罗诺伊区域所占的比率。此外，表4示出在样品X4、样品X5及样品X6中其形状为四角形至九角形中的任一个的沃罗诺伊区域所占的比率。
[表4]
沃罗诺伊区域的形状 样品X4 样品X5 样品X6
四角形 0.3 0.7 0.1
五角形 9.1 15.5 1.2
六角形 81.6 68.3 98.2
七角形 8.5 14.5 0.4
八角形 0.4 0.9 0.2
九角形 0.0 0.0 0.0
从图31A至图31F及上表可知，在样品X6中，沃罗诺伊区域的形状为六角形的比率极高，其次沃罗诺伊区域的形状为六角形的比率高的是样品X4，其次的是样品X5。在具有理想的六方晶类单晶结构的情况下，沃罗诺伊区域的形状为六角形的比率为100％。由此可知，按样品X6、样品X4、样品X5的顺序具有近于理想的单晶结构的结晶性。例如，在具有高结晶性的CAAC-OS中，沃罗诺伊区域的形状为六角形的比率为50％以上且100％以下，优选为65％以上且100％以下，更优选为78％以上且100％以下，进一步优选为80％以上且100％以下。
因为制造样品X6使用单晶YSZ衬底，并且在沉积之后进行1200℃的加热处理，所以有可能与其他条件相比生产率低。另一方面，在样品X5中，沉积之后的加热处理的温度较低，即450℃，由此与样品X6相比生产率高。此外，在样品X4中，不进行沉积之后的加热处理，因此与样品X5相比生产率高。也就是说，可以认为：在考虑生产率时，优选使用样品X4及样品X5，尤其优选使用样品X4。
注意，可以认为：由于通过在颗粒的横生长区域中六角形进行变形而形成连结部，所以在各样品中形成有沃罗诺伊区域的形状为五角形及七角形的区域。
<电子衍射>
再者，通过将束径为1nm的电子射线(也称为纳米束电子射线)照射到样品X4，取得电子衍射图案。
图32示出样品X4的平面图TEM图像。在图32中，连续地观察以点线及虚线表示的范围的电子衍射图案。通过以恒定速度进行35秒的电子射线照射，观察电子衍射图案。图33示出沿点线的范围的结果，图34示出沿虚线的范围的结果。在图33及图34中，以点划线表示在电子衍射图案中出现的结晶轴之一。由图33及图34可知，样品X4的结晶轴的角度在图32所示的范围中逐渐地变化。另外，确认不到明确的晶界。
图35示出样品X4的截面TEM图像。在图35中，连续地观察以点线及虚线表示的范围的电子衍射图案。通过以恒定速度进行28秒的电子射线照射，观察电子衍射图案。图36示出沿点线的范围的结果，图37示出沿虚线的范围的结果。在图36及图37中，以点划线表示在电子衍射图案中出现的结晶轴之一。由图36及图37可知，样品X4的结晶轴的角度在图35所示的范围中逐渐地变化。另外，确认不到明确的晶界。
因此可知，CAAC-OS与多晶氧化物半导体不同，在具有周期结构的同时，在原子排列上具有波动。换句话说，CAAC-OS在周期结构中具有位移分布。由于具有这种特征，所以也可以说CAAC-OS具有与非晶氧化物半导体、多晶氧化物半导体、单晶氧化物半导体不同的结构。
在CAAC-OS中观察到c轴取向性，并观察到在a-b面上由多个颗粒(纳米晶)的横生长形成的具有畸变的结晶结构。注意，生长点彼此碰撞并锚定。因此，技术上而言，可以将CAAC-OS称为具有CAA crystal(c-axis aligned a-b-plane-anchored crystal，c轴对准a-b面锚定晶体)的氧化物半导体。
如此，作为在具有畸变的同时残留有理想原子排列的形状的结晶结构，已知次晶。次晶在有机纤维等的领域上有报告，但在无机材料的领域上几乎没有报告。注意，次晶与CAAC-OS有如下不同之处。例如，次晶具有平面状的结构(像布那样)，CAAC-OS具有沿着被形成面的形状，且为叠层体并具有薄膜结构。此外，CAAC-OS通过以沉积温度以上进行加热处理(例如，超过300℃且低于1500℃，优选为超过350℃且低于800℃)来形成更致密的结构。此外，通过进行使结晶结构变形的温度以上(例如为1000℃以上且1500℃以下)的加热处理来使其结构变为单晶结构。因此，可知CAAC-OS具有与次晶不同的新颖的结晶结构。
如上那样的截面TEM图像及平面图TEM图像中被观察的特征是从一方面观察氧化物半导体的结构的。例如，有时在CAAC-OS上形成导电体，受到物理损伤或化学损伤，而形成缺陷。
<晶体管1>
图38A至图38C是根据本发明的一个方式的晶体管的俯视图及截面图。图38A是俯视图，图38B是沿图38A中的点划线A1-A2所示的部分的截面图，图38C是沿图38A中的点划线A3-A4所示的部分的截面图。另外，在图38A的俯视图中，为了明确起见，省略构成要素的一部分。
图38A至图38C所示的晶体管包括：衬底400上的导电体413；衬底400及导电体413上的绝缘体402；绝缘体402上的半导体406a；半导体406a上的半导体406b；与半导体406b的顶面及侧面接触且间隔开地配置的导电体416a及导电体416b；导电体416a上的绝缘体410a；导电体416b上的绝缘体410b；半导体406b、绝缘体410a及绝缘体410b上的半导体406c；半导体406c上的绝缘体412；绝缘体412上的导电体404；以及导电体404上的绝缘体408。注意，虽然在此将导电体413认为晶体管的一部分，但是不局限于此。例如，可以将导电体413认为是独立于晶体管的部件。另外，晶体管也可以不包括绝缘体408、绝缘体410a和绝缘体410b中的任一个以上。
此外，导电体404在A3-A4间的截面中具有隔着绝缘体412面对半导体406b的顶面及侧面的区域。另外，导电体413具有隔着绝缘体402面对半导体406b的底面的区域。
注意，将半导体406b用作晶体管的沟道形成区域。另外，将导电体404用作晶体管的第一栅电极(也称为前栅电极)。此外，将导电体413用作晶体管的第二栅电极(也称为背栅电极)。另外，将导电体416a及导电体416b用作晶体管的源电极及漏电极。
如图38C所示，可以由导电体404或/及导电体413的电场电围绕半导体406b(将由导电体的电场电围绕半导体的晶体管结构称为surrounded channel(s-channel)结构)。因此，沟道形成在整个半导体406b中(顶面、底面及侧面)。在s-channel结构中，可以使大电流流过在晶体管的源极与漏极间，由此可以提高导通时的电流(通态电流，on-statecurrent)。
注意，当晶体管具有s-channel结构时，沟道还形成在半导体406b的侧面上。因此，半导体406b的厚度越大，沟道形成区域越大。即，半导体406b越厚，越能够提高晶体管的通态电流。另外，因为半导体406b越厚，载流子的控制性高的区域的比率越增加，所以可以减小亚阈值摆幅值。例如，半导体406b具有其厚度为10nm以上，优选为20nm以上，更优选为40nm以上，进一步优选为60nm以上，非常优选为100nm以上的区域即可。注意，半导体装置的生产率有时会下降，因此，例如，半导体406b具有其厚度为300nm以下，优选为200nm以下，更优选为150nm以下的区域即可。注意，当沟道形成区域缩小时，有时可以通过减薄半导体406b来提高晶体管的电特性。因此，半导体406b的厚度也可以小于10nm。
由于可以得到高通态电流，因此s-channel结构可以说是适合于微型晶体管的结构。包括微型晶体管的半导体装置可以具有高集成度及高密度。例如，晶体管具有沟道长度优选为40nm以下，更优选为30nm以下，进一步优选为20nm以下的区域，以及，晶体管具有沟道宽度优选为40nm以下，更优选为30nm以下，进一步优选为20nm以下的区域。
作为衬底400例如可以使用绝缘体衬底、半导体衬底或导电体衬底。作为绝缘体衬底，例如可以举出玻璃衬底、石英衬底、蓝宝石衬底、稳定氧化锆衬底(氧化钇稳定氧化锆衬底等)、或树脂衬底等。例如，作为半导体衬底，可以举出由硅或锗等构成的单一材料的半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓等构成的化合物半导体衬底等。并且，还可以举出在上述半导体衬底内部具有绝缘体区域的半导体衬底，例如为SOI(Silicon On Insulator：绝缘体上硅)衬底等。作为导电体衬底，可以举出石墨衬底、金属衬底、合金衬底、或导电树脂衬底等。或者，可以举出包含金属的氮化物的衬底、或包含金属的氧化物的衬底等。再者，还可以举出设置有导电体或半导体的绝缘体衬底、设置有导电体或绝缘体的半导体衬底、或设置有半导体或绝缘体的导电体衬底等。或者，也可以使用在这些衬底上设置有元件的衬底。作为设置在衬底上的元件，可以举出电容器、电阻器、开关元件、发光元件、或存储元件等。
另外，作为衬底400也可以使用柔性衬底。另外，作为在柔性衬底上设置装置的方法，也可以举出如下方法：在不具有柔性的衬底上形成装置之后，分离装置而将该装置转置到柔性衬底的衬底400上。在此情况下，优选在不具有柔性的衬底与装置之间设置分离层。另外，作为衬底400，也可以使用包含纤维的薄片、薄膜或箔等。另外，衬底400也可以具有伸缩性。另外，衬底400可以具有在停止弯曲或拉伸时恢复为原来的形状的性质。或者，也可以具有不恢复为原来的形状的性质。衬底400的厚度例如为5μm以上且700μm以下，优选为10μm以上且500μm以下，更优选为15μm以上且300μm以下。通过将衬底400形成得薄，可以实现半导体装置的轻量化。另外，通过将衬底400形成得薄，即便在使用玻璃等的情况下，衬底400有时也会具有伸缩性，或者具有在停止弯曲或拉伸时恢复为原来的形状的性质。因此，可以缓和因掉落等而衬底400上的半导体装置受到的冲击等。也就是说，能够提供一种耐久性高的半导体装置。
柔性衬底的衬底400例如可以使用金属、合金、树脂、玻璃或其纤维等。柔性衬底的衬底400的线膨胀系数越低，因环境而发生的变形越得到抑制，所以是优选的。柔性衬底的衬底400例如使用线膨胀系数为1×10-3/K以下、5×10-5/K以下或1×10-5/K以下的材料即可。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、或芳族聚酰胺等)、聚酰亚胺、聚碳酸酯、丙烯酸树脂等。尤其是芳族聚酰胺的线膨胀系数较低，因此柔性衬底的衬底400优选使用芳族聚酰胺。
作为导电体413，例如可以使用包含硼、氮、氧、氟、硅、磷、铝、钛、铬、锰、钴、镍、铜、锌、镓、钇、锆、钼、钌、银、铟、锡、钽和钨中的一种以上的导电体的单层或叠层结构。例如，也可以使用包含上述元素的合金或化合物，还可以使用包含铝的导电体、包含铜及钛的导电体、包含铜及锰的导电体、包含铟、锡及氧的导电体、或包含钛及氮的导电体等。
作为绝缘体402，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层结构。作为绝缘体402，例如使用氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽即可。
在半导体406b为氧化物半导体的情况下，绝缘体402优选为具有过剩氧的绝缘体。注意，过剩氧是指：存在于绝缘体中等，并不与绝缘体等键合(即已游离)的氧；或者与绝缘体等的键合能量低的氧。
具有过剩氧的绝缘体有时在热脱附谱分析(TDS分析)中，在表面温度为100℃以上且700℃以下或者100℃以上且500℃以下的范围内释放1×1018atoms/cm3以上、1×1019atoms/cm3以上或1×1020atoms/cm3以上的氧(换算为氧原子数)。
下面说明利用TDS分析来测量氧释放量的方法。
对测量样品进行TDS分析时的气体的总释放量与释放气体的离子强度的积分值成正比。并且，通过对该测量样品与标准样品进行比较，可以计算出气体的总释放量。
例如，根据作为标准样品的含有指定密度的氢的硅衬底的TDS分析结果以及测量样品的TDS分析结果，可以通过下面所示的算式求出测量样品中的氧分子的释放量(NO2)。在此，假设通过TDS分析而得到的质荷比32的气体都来源于氧分子。虽然CH3OH气体的质荷比为32，但因为CH3OH存在的可能性较低，所以在这里不考虑。另外，包含作为氧原子的同位素的质量数17的氧原子及质量数18的氧原子的氧分子也在自然界的存在比率极低，所以不考虑。
NO2＝NH2/SH2×SO2×α
NH2是以密度换算从标准样品脱附的氢分子的值。SH2是对标准样品进行TDS分析时的离子强度的积分值。在此，将标准样品的基准值设定为NH2/SH2。SO2是对测量样品进行TDS分析而得到的离子强度的积分值。α是在TDS分析中影响到离子强度的系数。关于上面所示的算式的详细内容，可以参照日本专利申请公开平6-275697公报。注意，上述氧的释放量是使用由日本电子科学公司(ESCO Ltd.)制造的热脱附装置EMD-WA1000S/W，并以包含一定量的氢原子的硅衬底为标准样品而测量的。
另外，在TDS分析中，氧是部分地作为氧原子被检测出。氧分子与氧原子的比例可以从氧分子的电离率算出。另外，因为上述α包括氧分子的电离率，所以通过评估氧分子的释放量，可以估算出氧原子的释放量。
注意，NO2是氧分子的释放量。换算为氧原子时的释放量是氧分子的释放量的2倍。
或者，通过加热处理释放氧的绝缘体有时包含过氧化自由基。具体而言，起因于过氧化自由基的信号的自旋密度为5×1017spins/cm3以上。另外，包含过氧化自由基的绝缘体有时在电子自旋共振法(ESR：Electron Spin Resonance)中在g值为2.01近旁时具有非对称的信号。
作为导电体416a及导电体416b，例如可以使用包含硼、氮、氧、氟、硅、磷、铝、钛、铬、锰、钴、镍、铜、锌、镓、钇、锆、钼、钌、银、铟、锡、钽和钨中的一种以上的导电体的单层或叠层结构。例如，也可以使用包含上述元素的合金或化合物，还可以使用包含铝的导电体、包含铜及钛的导电体、包含铜及锰的导电体、包含铟、锡及氧的导电体、或包含钛及氮的导电体等。
作为绝缘体410a及绝缘体410b，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层结构。作为绝缘体410a及绝缘体410b，例如可以使用氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽。
注意，绝缘体410a及绝缘体410b优选包括相对介电常数低的绝缘体。例如，绝缘体410a及绝缘体410b优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅或树脂等。作为树脂，例如可以举出聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸等。
作为绝缘体412，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层结构。作为绝缘体412，例如使用氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽即可。
在半导体406b为氧化物半导体的情况下，绝缘体412优选为具有过剩氧的绝缘体。
作为导电体404，例如可以使用包含硼、氮、氧、氟、硅、磷、铝、钛、铬、锰、钴、镍、铜、锌、镓、钇、锆、钼、钌、银、铟、锡、钽和钨中的一种以上的导电体的单层或叠层结构。例如，也可以使用包含上述元素的合金或化合物，还可以使用包含铝的导电体、包含铜及钛的导电体、包含铜及锰的导电体、包含铟、锡及氧的导电体、或包含钛及氮的导电体等。
注意，也可以不形成导电体413(参照图39A和图39B)。另外，也可以采用绝缘体412及半导体406c从导电体404突出的形状(参照图39C和图39D)。另外，也可以不采用绝缘体412及半导体406c从导电体404突出的形状(参照图39E和图39F)。另外，A1-A2截面中的导电体413的宽度也可以大于半导体406b的宽度(参照图40A和图40B)。另外，导电体413也可以通过开口与导电体404接触(参照图40C和图40D)。此外，也可以不设置导电体404(参照图40E和图40F)。
绝缘体408例如是氢透过性低(具有阻挡氢的性质)的绝缘体。
由于其原子半径等较小，所以氢容易扩散在绝缘体中(扩散系数较大)。例如，密度低的绝缘体具有较高的氢透过性。换言之，密度高的绝缘体具有较低的氢透过性。密度低的绝缘体不一定需要是指其整体的密度低的绝缘体，还是指其一部分的密度低的绝缘体。这是因为密度低的区域成为氢的路径的缘故。可能使氢透过的密度不受限制，典型地可以举出低于2.6g/cm3的值等。作为密度低的绝缘体，例如有：氧化硅或氧氮化硅等无机绝缘体；以及聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等有机绝缘体等。作为密度高的绝缘体，例如有氧化镁、氧化铝、氧化锗、氧化镓、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪及氧化钽等。注意，密度低的绝缘体及密度高的绝缘体不局限于上述绝缘体。例如，在上述绝缘体中，也可以包含选自硼、氮、氟、氖、磷、氯和氩中的一种以上的元素。
另外，具有晶界的绝缘体有时具有较高的氢透过性。换言之，不具有晶界(或者晶界少)的绝缘体不容易使氢透过。例如，非多晶绝缘体(非晶绝缘体等)的氢透过性比多晶绝缘体低。
另外，与氢的键合能量高的绝缘体有时具有较低的氢透过性。例如，与氢键合而形成氢化合物的绝缘体只要具有在装置的制造工序或装置的工作中的温度下不使氢脱离的程度的键合能量，就可以包括在氢透过性低的绝缘体的范围内。例如，在200℃以上且1000℃以下、300℃以上且1000℃以下、或者400℃以上且1000℃以下形成氢化合物的绝缘体有时具有较低的氢透过性。另外，例如，其氢脱离温度为200℃以上且1000℃以下、300℃以上且1000℃以下、或者400℃以上且1000℃以下的形成氢化合物的绝缘体有时具有较低的氢透过性。另一方面，其氢脱离温度为20℃以上且400℃以下、20℃以上300℃以下、或者20℃以上且200℃以下的形成氢化合物的绝缘体有时具有较高的氢透过性。另外，有时将容易脱离的氢或已游离的氢称为过剩氢。
另外，绝缘体408例如是氧透过性低(具有阻挡氧的性质)的绝缘体。
另外，绝缘体408例如是水透过性低(具有阻挡水的性质)的绝缘体。
<半导体>
以下，对半导体406a、半导体406b及半导体406c进行说明。
通过在半导体406b的上下配置半导体406a及半导体406c，有时可以提高晶体管的电特性。
半导体406a优选具有CAAC-OS。半导体406b优选具有CAAC-OS。半导体406c优选具有CAAC-OS。
半导体406b例如是包含铟的氧化物半导体。例如，在氧化物半导体406b包含铟时，其载流子迁移率(电子迁移率)得到提高。此外，半导体406b优选包含元素M。元素M优选是铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨等。注意，作为元素M有时也可以组合多个上述元素。元素M例如是与氧的键能高的元素。元素M例如是与氧的键能高于铟的元素。或者，元素M例如是具有增大氧化物半导体的能隙的功能的元素。此外，半导体406b优选包含锌。当氧化物半导体包含锌时，有时容易晶化。
注意，半导体406b不局限于包含铟的氧化物半导体。半导体406b例如也可以是锌锡氧化物或镓锡氧化物等不包含铟且包含锌、镓或锡的氧化物半导体等。
作为半导体406b例如使用能隙大的氧化物。半导体406b的能隙例如是2.5eV以上且4.2eV以下，优选为2.8eV以上且3.8eV以下，更优选为3eV以上且3.5eV以下。
例如，半导体406a及半导体406c是包含除了氧之外的一种以上或两种以上的构成半导体406b的元素的氧化物半导体。因为半导体406a及半导体406c包含除了氧之外的一种以上或两种以上的构成半导体406b的元素，所以不容易在半导体406a与半导体406b的界面以及半导体406b与半导体406c的界面处形成缺陷态。
半导体406a、半导体406b及半导体406c优选至少包含铟。另外，在半导体406a是In-M-Zn氧化物的情况下，在In和M的总和为100atomic％时，优选的是，In低于50atomic％，M高于50atomic％，更优选的是，In低于25atomic％，M高于75atomic％。此外，在半导体406b是In-M-Zn氧化物的情况下，在In和M的总和为100atomic％时，优选的是，In高于25atomic％，M低于75atomic％，更优选的是，In高于34atomic％，M低于66atomic％。此外，在半导体406c是In-M-Zn氧化物的情况下，在In和M的总和为100atomic％时，优选的是，In低于50atomic％，M高于50atomic％，更优选的是，In低于25atomic％，M高于75atomic％。另外，半导体406c也可以使用与半导体406a相同的种类的氧化物。注意，半导体406a及/或半导体406c有时也可以不包含铟。例如，半导体406a及/或半导体406c也可以包含氧化镓。半导体406a、半导体406b及半导体406c所包含的各元素的原子数也可以不是简单的整数比。
作为半导体406b使用其电子亲和势大于半导体406a及半导体406c的氧化物。例如，作为半导体406b使用如下氧化物，该氧化物的电子亲和势比半导体406a及半导体406c大0.07eV以上且1.3eV以下，优选大0.1eV以上且0.7eV以下，更优选大0.15eV以上且0.4eV以下。注意，电子亲和势是真空能级和导带极小值(conduction band minium)之间的能量差。
注意，铟镓氧化物具有较小的电子亲和势及较高的氧阻挡性。因此，半导体406c优选包含铟镓氧化物。镓原子的比率[Ga/(In+Ga)]例如为70％以上，优选为80％以上，更优选为90％以上。
此时，若施加栅电压，沟道则形成在半导体406a、半导体406b和半导体406c中的电子亲和势最大的半导体406b中。
在此，有时在半导体406a与半导体406b之间具有半导体406a和半导体406b的混合区域。另外，有时在半导体406b与半导体406c之间具有半导体406b和半导体406c的混合区域。混合区域的缺陷态密度低。因此，在半导体406a、半导体406b和半导体406c的叠层体的能带图中，各层之间的界面及界面附近的能量连续地变化(也称为连续接合)(参照图41)。注意，有时无法明确地区分半导体406a、半导体406b及半导体406c的各边界。
此时，电子不是在半导体406a及半导体406c中而主要在半导体406b中移动。如上所述，通过降低半导体406a与半导体406b的界面处的缺陷态密度以及半导体406b与半导体406c的界面处的缺陷态密度，在半导体406b中妨碍电子移动的情况减少，从而可以提高晶体管的通态电流。
越减少妨碍电子移动的因素，越能够提高晶体管的通态电流。例如，在没有妨碍电子移动的因素的情况下，推测电子高效率地移动。例如，在沟道形成区域中的物理性凹凸较大的情况下也会发生电子移动的妨碍。
为了提高晶体管的通态电流，例如，半导体406b的顶面或底面(被形成面，在此为半导体406a的顶面)的1μm×1μm的测量面积内的均方根(RMS：Root Mean Square)粗糙度为低于1nm，优选为低于0.6nm，更优选为低于0.5nm，进一步优选为低于0.4nm，即可。另外，其1μm×1μm的测量面积内的平均表面粗糙度(也称为Ra)为低于1nm，优选为低于0.6nm，更优选为低于0.5nm，进一步优选为低于0.4nm，即可。其1μm×1μm的测量面积内的最大差(也称为P-V)为低于10nm，优选为低于9nm，更优选为低于8nm，进一步优选为低于7nm。RMS粗糙度、Ra以及P-V可以通过使用由精工电子纳米科技(SII Nano Technology Inc.)有限公司制造的扫描探针显微镜SPA-500等测定。
此外，为了提高晶体管的通态电流，半导体406c的厚度越小越好。例如，半导体406c具有其厚度为低于10nm，优选为5nm以下，更优选为3nm以下的区域即可。另一方面，半导体406c具有阻挡构成相邻的绝缘体的氧之外的元素(氢、硅等)侵入形成有沟道的半导体406b中的功能。因此，半导体406c优选具有一定程度的厚度。例如，半导体406c具有其厚度为0.3nm以上，优选为1nm以上，更优选为2nm以上的区域即可。另外，为了抑制从绝缘体402等释放的氧向外扩散，半导体406c优选具有阻挡氧的性质。
此外，为了提高可靠性，半导体406a优选为厚且半导体406c优选为薄。例如，半导体406a具有其厚度例如为10nm以上，优选为20nm以上，更优选为40nm以上，进一步优选为60nm以上的区域即可。通过将半导体406a形成得厚，可以拉开从相邻的绝缘体与半导体406a的界面至形成有沟道的半导体406b的距离。注意，因为半导体装置的生产率可能会下降，所以半导体406a具有其厚度例如为200nm以下，优选为120nm以下，更优选为80nm以下的区域即可。
例如在半导体406b与半导体406a之间例如具有通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)得到的硅浓度为1×1016atoms/cm3以上且1×1019atoms/cm3以下，优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且2×1018atoms/cm3以下的区域。此外，在半导体406b与半导体406c之间具有通过SIMS得到的硅浓度为1×1016atoms/cm3以上且1×1019atoms/cm3以下，优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下，更优选为1×1016atoms/cm3以上且2×1018atoms/cm3以下的区域。
另外，半导体406b包括通过SIMS得到的氢浓度为1×1016atoms/cm3以上且2×1020atoms/cm3以下，优选为1×1016atoms/cm3以上且5×1019atoms/cm3以下，更优选为1×1016atoms/cm3以上且1×1019atoms/cm3以下，进一步优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下的区域。为了降低半导体406b的氢浓度，优选降低半导体406a及半导体406c的氢浓度。半导体406a及半导体406c具有通过SIMS得到的氢浓度为1×1016atoms/cm3以上且2×1020atoms/cm3以下，优选为1×1016atoms/cm3以上且5×1019atoms/cm3以下，更优选为1×1016atoms/cm3以上且1×1019atoms/cm3以下，进一步优选为1×1016atoms/cm3以上且5×1018atoms/cm3以下的区域。此外，半导体406b具有通过SIMS得到的氮浓度为1×1015atoms/cm3以上且5×1019atoms/cm3以下，优选为1×1015atoms/cm3以上且5×1018atoms/cm3以下，更优选为1×1015atoms/cm3以上且1×1018atoms/cm3以下，进一步优选为1×1015atoms/cm3以上且5×1017atoms/cm3以下的区域。为了降低半导体406b的氮浓度，优选降低半导体406a及半导体406c的氮浓度。半导体406a及半导体406c具有通过SIMS得到的氮浓度为1×1015atoms/cm3以上且5×1019atoms/cm3以下，优选为1×1015atoms/cm3以上且5×1018atoms/cm3以下，更优选为1×1015atoms/cm3以上且1×1018atoms/cm3以下，进一步优选为1×1015atoms/cm3以上且5×1017atoms/cm3以下的区域。
上述三层结构是一个例子。例如，也可以采用没有半导体406a或半导体406c的两层结构。或者，也可以采用在半导体406a上或下、或者在半导体406c上或下设置作为半导体406a、半导体406b和半导体406c例示的半导体中的任何一个半导体的四层结构。或者，也可以采用在半导体406a上、半导体406a下、半导体406c上、半导体406c下中的任何两个以上的位置设置作为半导体406a、半导体406b和半导体406c例示的半导体中的任何一个的半导体的n层结构(n为5以上的整数)。
<晶体管2>
图42A至图42C是根据本发明的一个方式的晶体管的俯视图及截面图。图42A是俯视图，图42B是沿图42A中的点划线F1-F2所示的部分的截面图，图42C是沿图42A中的点划线F3-F4所示的部分的截面图。另外，在图42A的俯视图中，为了明确起见，省略构成要素的一部分。
图42A至图42C所示的晶体管包括：衬底500上的导电体513；衬底500上的其层级高度与导电体513一致的绝缘体503；导电体513及绝缘体503上的绝缘体502；绝缘体502上的半导体506a；半导体506a上的半导体506b；与半导体506b的顶面接触且间隔开地配置的导电体516a及导电体516b；绝缘体502、半导体506b、导电体516a及导电体516b上的半导体506c；半导体506c上的绝缘体512；绝缘体512上的导电体504；以及导电体504上的绝缘体508。注意，虽然在此将导电体513认为晶体管的一部分，但是不局限于此。例如，可以将导电体513认为是独立于晶体管的部件。另外，晶体管也可以不包括绝缘体508。此外，晶体管还可以在导电体516a与半导体506c之间或/及导电体516b与半导体506c之间包括绝缘体。关于该绝缘体，参照绝缘体410a及绝缘体410b的记载。
关于衬底500，参照衬底400的记载。关于导电体513，参照导电体413的记载。关于绝缘体502，参照绝缘体402的记载。关于半导体506a，参照半导体406a的记载。关于半导体506b，参照半导体406b的记载。关于导电体516a，参照导电体416a的记载。关于导电体516b，参照导电体416b的记载。关于半导体506c，参照半导体406c的记载。关于绝缘体512，参照绝缘体412的记载。关于导电体504，参照导电体404的记载。关于绝缘体508，参照绝缘体408的记载。
作为绝缘体503，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层结构。作为绝缘体503，可以使用氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽。
如图42C所示，晶体管具有s-channel结构。另外，在该结构中，来自导电体504及导电体513的电场不容易在半导体506b的侧面被导电体516a及导电体516b等阻碍。
注意，也可以不形成导电体513(参照图43A和图43B)。另外，也可以采用绝缘体512及半导体506c从导电体504突出的形状(参照图43C和图43D)。另外，也可以不必采用绝缘体512及半导体506c从导电体504突出的形状(参照图43E和图43F)。另外，F1-F2截面中的导电体513的宽度也可以大于半导体506b的宽度(参照图44A和图44B)。另外，导电体513也可以通过开口与导电体504接触(参照图44C和图44D)。此外，也可以不设置导电体504(参照图44E和图44F)。
<电路>
下面，说明本发明的一个方式的半导体装置的电路的一个例子。
<CMOS反相器>
图45A所示的电路图示出所谓的CMOS反相器的结构，其中使p沟道晶体管2200与n沟道晶体管2100串联连接，并使其栅极互相连接。
<半导体装置的结构1>
图46A至图46C是对应于图45A的半导体装置的截面图。图46A至图46C所示的半导体装置包括晶体管2200以及晶体管2100。晶体管2100配置于晶体管2200的上方。注意，虽然这里示出作为晶体管2100使用图42A至图42C所示的晶体管的例子，但是本发明的一个方式的半导体装置不局限于此。例如，也可以使用图38A至图38C、图39A至图39F、图40A至图40F、图43A至图43F或图44A至图44F等所示的晶体管等作为晶体管2100。因此，关于晶体管2100，适当地参照上述晶体管的记载。注意，图46A、图46B及图46C是不同部分的截面图。
图46A至图46C所示的晶体管2200是使用半导体衬底450的晶体管。晶体管2200包括半导体衬底450中的区域472a、半导体衬底450中的区域472b、绝缘体462以及导电体454。
在晶体管2200中，区域472a及区域472b具有源区及漏区的功能。另外，绝缘体462具有栅极绝缘体的功能。另外，导电体454具有栅电极的功能。因此，能够由施加到导电体454的电位控制沟道形成区域的电阻。即，能够由施加到导电体454的电位控制区域472a与区域472b之间的导通或非导通。
作为半导体衬底450，例如可以使用由硅或锗等构成的单一材料半导体衬底、或者由碳化硅、硅锗、砷化镓、磷化铟、氧化锌或氧化镓构成的化合物半导体衬底等。优选的是，作为半导体衬底450使用单晶硅衬底。
作为半导体衬底450使用包含赋予n型导电性的杂质的半导体衬底。注意，作为半导体衬底450，也可以使用包含赋予p型导电性的杂质的半导体衬底。此时，在形成晶体管2200的区域中配置包含赋予n型导电性的杂质的阱即可。或者，半导体衬底450也可以为i型。
半导体衬底450的顶面优选具有(110)面。由此，能够提高晶体管2200的通态特性。
区域472a及区域472b是包含赋予p型导电性的杂质的区域。由此，晶体管2200具有p沟道晶体管的结构。
注意，晶体管2200与邻接的晶体管被区域460等隔开。区域460具有绝缘性。
图46A至图46C所示的半导体装置包括绝缘体464、绝缘体466、绝缘体468、绝缘体422、导电体480a、导电体480b、导电体480c、导电体478a、导电体478b、导电体478c、导电体476a、导电体476b、导电体474a、导电体474b、导电体474c、导电体496a、导电体496b、导电体496c、导电体496d、导电体498a、导电体498b、导电体498c、绝缘体490、绝缘体502、绝缘体492、绝缘体428、绝缘体409以及绝缘体494。
这里，绝缘体422、绝缘体428及绝缘体409是具有阻挡性的绝缘体。即，图46A至图46C所示的半导体装置具有晶体管2100被具有阻挡性的绝缘体围绕的结构。注意，也可以不包括绝缘体422、绝缘体428和绝缘体409中的任一个以上。
绝缘体464配置于晶体管2200上。绝缘体466配置于绝缘体464上。绝缘体468配置于绝缘体466上。绝缘体490配置于绝缘体468上。晶体管2100配置于绝缘体490上。绝缘体492配置于晶体管2100上。绝缘体494配置于绝缘体492上。
绝缘体464包括到达区域472a的开口、到达区域472b的开口以及到达导电体454的开口。导电体480a、导电体480b或导电体480c分别填埋于各开口中。
绝缘体466包括到达导电体480a的开口、到达导电体480b的开口以及到达导电体480c的开口。导电体478a、导电体478b或导电体478c分别填埋于各开口中。
绝缘体468及绝缘体422包括到达导电体478b的开口以及到达导电体478c的开口。导电体476a或导电体476b分别填埋于各开口中。
绝缘体490包括与晶体管2100的沟道形成区域重叠的开口、到达导电体476a的开口以及到达导电体476b的开口。导电体474a、导电体474b或导电体474c分别填埋于各开口中。
导电体474a也可以具有晶体管2100的栅电极的功能。或者，例如，也可以通过对导电体474a施加预定的电位，来控制晶体管2100的阈值电压等的电特性。或者，例如，也可以将导电体474a与具有晶体管2100的栅电极的功能的导电体404电连接。由此，可以增加晶体管2100的通态电流。此外，由于可以抑制穿通现象，因此可以使晶体管2100的饱和区中的电特性稳定。
绝缘体409及绝缘体492包括穿过晶体管2100的源电极和漏电极中的一个的导电体516b到达导电体474b的开口、到达晶体管2100的源电极和漏电极中的另一个的导电体516a的开口、到达晶体管2100的栅电极的导电体504的开口以及到达导电体474c的开口。导电体496a、导电体496b、导电体496c或导电体496d分别填埋于各开口中。注意，各开口有时穿过晶体管2100等的任何部件。
绝缘体494包括到达导电体496a的开口、到达导电体496b及导电体496d的开口以及到达导电体496c的开口。导电体498a、导电体498b或导电体498c分别填埋于各开口中。
作为绝缘体464、绝缘体466、绝缘体468、绝缘体490、绝缘体492及绝缘体494，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层结构。作为绝缘体401，例如可以使用氧化铝、氧化镁、氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕、氧化铪或氧化钽。
绝缘体464、绝缘体466、绝缘体468、绝缘体490、绝缘体492和绝缘体494中的一个以上优选包括具有阻挡性的绝缘体。
作为具有阻挡氢等杂质及氧的功能的绝缘体，例如可以使用包含硼、碳、氮、氧、氟、镁、铝、硅、磷、氯、氩、镓、锗、钇、锆、镧、钕、铪或钽的绝缘体的单层或叠层结构。
作为导电体480a、导电体480b、导电体480c、导电体478a、导电体478b、导电体478c、导电体476a、导电体476b、导电体474a、导电体474b、导电体474c、导电体496a、导电体496b、导电体496c、导电体496d、导电体498a、导电体498b及导电体498c，例如可以使用包含硼、氮、氧、氟、硅、磷、铝、钛、铬、锰、钴、镍、铜、锌、镓、钇、锆、钼、钌、银、铟、锡、钽和钨中的一种以上的导电体的单层或叠层结构。例如，也可以使用包含上述元素的合金或化合物，诸如包含铝的导电体、包含铜及钛的导电体、包含铜及锰的导电体、包含铟、锡及氧的导电体、包含钛及氮的导电体等。导电体480a、导电体480b、导电体480c、导电体478a、导电体478b、导电体478c、导电体476a、导电体476b、导电体474a、导电体474b、导电体474c、导电体496a、导电体496b、导电体496c、导电体496d、导电体498a、导电体498b和导电体498c中的一个以上优选包括具有阻挡性的导电体。
注意，图47A至图47C所示的半导体装置与图46A至图46C所示的半导体装置的不同之处只在于晶体管2200的结构。因此，图47A至图47C所示的半导体装置参照图46A至图46C所示的半导体装置的记载。具体而言，在图47A至图47C所示的半导体装置中，晶体管2200为Fin(鳍)型。通过使晶体管2200成为Fin型，实效沟道宽度得到增大，从而能够提高晶体管2200的通态特性。另外，由于可以增大栅电极的电场的影响，所以能够提高晶体管2200的关态(off-state)特性。注意，图47A、图47B及图47C是不同部分的截面图。
另外，图48A至图48C所示的半导体装置与图46A至图46C所示的半导体装置的不同之处只在于晶体管2200的结构。因此，图48A至图48C所示的半导体装置参照图46A至图46C所示的半导体装置的记载。具体而言，在图48A至图48C所示的半导体装置中，晶体管2200设置在作为SOI衬底的半导体衬底450上。图48A至图48C示出区域456与半导体衬底450被其间的绝缘体452隔开的结构。通过作为半导体衬底450使用SOI衬底，可以抑制穿通现象等，所以能够提高晶体管2200的关态特性。注意，绝缘体452可以通过使半导体衬底450绝缘体化形成。例如，作为绝缘体452可以使用氧化硅。注意，图48A、图48B及图48C是不同部分的截面图。
在图46A至图48C所示的半导体装置中，使用半导体衬底形成p沟道晶体管并在其上方形成n沟道晶体管，因此能够减少元件所占的面积。即，可以提高半导体装置的集成度。另外，与使用同一半导体衬底形成n沟道晶体管及p沟道晶体管的情况相比，可以简化制造工序，所以能够提高半导体装置的生产率。另外，能够提高半导体装置的成品率。另外，p沟道晶体管有时可以省略LDD(Lightly Doped Drain：轻掺杂漏)区域的形成、浅沟槽(Shallow Trench)结构的形成或变形设计等复杂的工序。因此，与使用半导体衬底形成n沟道晶体管的半导体装置相比，图46A至图48C所示的半导体装置有时能够提高生产率和成品率。
<CMOS模拟开关>
此外，图45B所示的电路图示出使晶体管2100和晶体管2200的源极互相连接且漏极互相连接的结构。通过采用这种结构，可以将该晶体管用作所谓的CMOS模拟开关。
<存储装置1>
参照图49A和图49B示出半导体装置(存储装置)的一个例子，该半导体装置(存储装置)使用本发明的一个方式的晶体管，即便在没有电力供应的情况下也能够保持存储数据，并且对写入次数也没有限制。
图49A所示的半导体装置包括使用第一半导体的晶体管3200、使用第二半导体的晶体管3300以及电容器3400。另外，作为晶体管3300可以使用任何上述晶体管。
晶体管3300优选使用关态电流(off-state current)小的晶体管。晶体管3300例如可以使用包含氧化物半导体的晶体管。由于晶体管3300的关态电流小，所以可以长期间使半导体装置的特定的节点保持存储数据。即，因为不需要刷新工作或可以使刷新工作的频度极低，所以能够实现低功耗的半导体装置。
在图49A中，第一布线3001与晶体管3200的源极电连接，第二布线3002与晶体管3200的漏极电连接。此外，第三布线3003与晶体管3300的源极和漏极中的一个电连接，第四布线3004与晶体管3300的栅极电连接。再者，晶体管3200的栅极及晶体管3300的源极和漏极中的另一个与电容器3400的一个电极电连接，第五布线3005与电容器3400的另一个电极电连接。
图49A所示的半导体装置通过具有能够保持晶体管3200的栅极的电位的特征，可以如下所示进行数据的写入、保持以及读出。
对数据的写入及保持进行说明。首先，将第四布线3004的电位设定为使晶体管3300导通的电位，而使晶体管3300导通。由此，第三布线3003的电位施加到与晶体管3200的栅极及电容器3400的一个电极电连接的节点FG。换言之，对晶体管3200的栅极施加预定的电荷(写入)。这里，施加赋予两种不同电位电平的电荷(以下，称为低电平电荷、高电平电荷)中的任一个。然后，通过将第四布线3004的电位设定为使晶体管3300成为截止状态的电位而使晶体管3300处于关断状态，使电荷保持在节点FG(保持)。
因为晶体管3300的关态电流较小，所以节点FG的电荷被长时间保持。
接着，对数据的读出进行说明。当在对第一布线3001施加预定的电位(恒电位)的状态下对第五布线3005施加适当的电位(读出电位)时，第二布线3002具有对应于保持在节点FG中的电荷量的电位。这是因为：在晶体管3200为n沟道晶体管的情况下，对晶体管3200的栅极施加高电平电荷时的表观阈值电压Vth_H低于对晶体管3200的栅极施加低电平电荷时的表观阈值电压Vth_L。在此，表观阈值电压是指为了使晶体管3200成为“导通状态”而需要的第五布线3005的电位。由此，通过将第五布线3005的电位设定为Vth_H与Vth_L之间的电位V0，可以辨别施加到节点FG的电荷。例如，在写入时节点FG被供应高电平电荷的情况下，若第五布线3005的电位为V0(>Vth_H)，晶体管3200则成为“导通状态”。另一方面，当节点FG被供应低电平电荷时，即便第五布线3005的电位为V0(<Vth_L)，晶体管3200也保持“关断状态”。因此，通过辨别第二布线3002的电位，可以读出节点FG所保持的数据。
注意，当将存储单元设置为阵列状时，在读出时必须读出所希望的存储单元的数据。在不读出数据的存储单元中，对第五布线3005施加不管施加到节点FG的电荷如何都使晶体管3200成为“关断状态”的电位，即低于Vth_H的电位，由此只读出所希望的存储单元的数据，即可。或者，在不读出数据的存储单元中，对第五布线3005施加不管施加到节点FG的电荷如何都使晶体管3200成为“导通状态”的电位，即高于Vth_L的电位，由此只读出所希望的存储单元的数据，即可。
<半导体装置的结构2>
图50A至图50C是对应于图49A的半导体装置的截面图。图50A至图50C所示的半导体装置包括晶体管3200、晶体管3300以及电容器3400。晶体管3300及电容器3400配置于晶体管3200的上方。晶体管3300参照上述晶体管2100的记载。晶体管3200参照图46A至图46C所示的晶体管2200的记载。在图46A至图46C中，对晶体管2200为p沟道晶体管的情况进行说明，但是晶体管3200也可以为n沟道晶体管。注意，图50A、图50B及图50C是不同部分的截面图。
图50A至图50C所示的晶体管3200是使用半导体衬底450的晶体管。晶体管3200包括半导体衬底450中的区域472a、半导体衬底450中的区域472b、绝缘体462以及导电体454。
图50A至图50C所示的半导体装置包括绝缘体464、绝缘体466、绝缘体468、绝缘体422、导电体480a、导电体480b、导电体480c、导电体478a、导电体478b、导电体478c、导电体476a、导电体476b、导电体474a、导电体474b、导电体474c、导电体496a、导电体496b、导电体496c、导电体496d、导电体498a、导电体498b、导电体498c、导电体498d、绝缘体490、绝缘体502、绝缘体492、绝缘体428、绝缘体409以及绝缘体494。
这里，绝缘体422、绝缘体428及绝缘体409是具有阻挡性的绝缘体。即，图50A至图50C所示的半导体装置具有晶体管3300被具有阻挡性的绝缘体围绕的结构。注意，也可以不包括绝缘体422、绝缘体428和绝缘体409中的任一个以上。
绝缘体464配置于晶体管3200上。绝缘体466配置于绝缘体464上。绝缘体468配置于绝缘体466上。绝缘体490配置于绝缘体468上。晶体管3300配置于绝缘体490上。绝缘体492配置于晶体管3300上。绝缘体494配置于绝缘体492上。
绝缘体464包括到达区域472a的开口、到达区域472b的开口以及到达导电体454的开口。另外，导电体480a、导电体480b或导电体480c分别填埋于各开口中。
绝缘体466包括到达导电体480a的开口、到达导电体480b的开口以及到达导电体480c的开口。导电体478a、导电体478b或导电体478c分别填埋于各开口中。
绝缘体468及绝缘体422包括到达导电体478b的开口以及到达导电体478c的开口。导电体476a或导电体476b分别填埋于各开口中。
绝缘体490包括与晶体管3300的沟道形成区域重叠的开口、到达导电体476a的开口以及到达导电体476b的开口。导电体474a、导电体474b或导电体474c分别填埋于各开口中。
导电体474a也可以具有晶体管3300的底栅电极的功能。或者，例如，也可以通过对导电体474a施加预定的电位，来控制晶体管3300的阈值电压等的电特性。或者，例如，也可以将导电体474a与晶体管3300的顶栅电极的导电体404电连接。由此，可以增加晶体管3300的通态电流。此外，由于可以抑制穿通现象，因此可以使晶体管3300的饱和区中的电特性稳定。
绝缘体409及绝缘体492包括穿过晶体管3300的源电极和漏电极中的一个的导电体516b到达导电体474b的开口、到达与晶体管3300的源电极和漏电极中的另一个的导电体516a隔着绝缘体512重叠的导电体514的开口、到达晶体管3300的栅电极的导电体504的开口以及穿过晶体管3300的源电极和漏电极中的另一个的导电体516a到达导电体474c的开口。导电体496a、导电体496b、导电体496c或导电体496d分别填埋于各开口中。注意，晶体管3300等的部件有时穿过其他部件。
绝缘体494包括到达导电体496a的开口、到达导电体496b的开口、到达导电体496c的开口以及到达导电体496d的开口。导电体498a、导电体498b、导电体498c或导电体498d分别填埋于各开口中。
绝缘体464、绝缘体466、绝缘体468、绝缘体490、绝缘体492和绝缘体494中的一个以上优选包括具有阻挡性的绝缘体。
作为导电体498d，例如可以使用包含硼、氮、氧、氟、硅、磷、铝、钛、铬、锰、钴、镍、铜、锌、镓、钇、锆、钼、钌、银、铟、锡、钽和钨中的一种以上的导电体的单层或叠层结构。例如，也可以使用上述元素的合金或化合物，还可以使用包含铝的导电体、包含铜及钛的导电体、包含铜及锰的导电体、包含铟、锡及氧的导电体、或包含钛及氮的导电体等。导电体498优选包括具有阻挡性的导电体。
晶体管3200的源极和漏极通过导电体480b、导电体478b、导电体476a、导电体474b以及导电体496c电连接到晶体管3300的源电极和漏电极中的一个的导电体516b。晶体管3200的栅电极的导电体454通过导电体480c、导电体478c、导电体476b、导电体474c以及导电体496d电连接到晶体管3300的源电极和漏电极中的另一个的导电体516a。
电容器3400包括与晶体管3300的源电极和漏电极中的另一个电连接的电极、导电体514以及绝缘体512。注意，因为构成电容器3400的绝缘体512包括被用作晶体管3300的栅极绝缘体的区域，并且可以通过同一工序形成。由此，有时可以提高生产率，所以是优选的。另外，当作为导电体514通过使用与用作晶体管3300的栅电极的导电体504同一工序形成的层，有时可以提高生产率，所以是优选的。
其他部件的结构可以适当地参照关于图46A至图46C等的记载。
注意，图51A至图51C所示的半导体装置与图50A至图50C所示的半导体装置的不同之处只在于晶体管3200的结构。因此，图51A至图51C所示的半导体装置参照图50A至图50C所示的半导体装置的记载。具体而言，在图51A至图51C所示的半导体装置中，晶体管3200为Fin型。Fin型晶体管3200参照图47A至图47C所示的晶体管2200的记载。在图47A至图47C中，对晶体管2200为p沟道晶体管的情况进行说明，但是晶体管3200也可以为n沟道晶体管。注意，图51A、图51B及图51C是不同部分的截面图。
另外，图52A至图52C所示的半导体装置与图50A至图50C所示的半导体装置的不同之处只在于晶体管3200的结构。因此，图52A至图52C所示的半导体装置参照图50A至图50C所示的半导体装置的记载。具体而言，在图52A至图52C所示的半导体装置中，晶体管3200设置在作为SOI衬底的半导体衬底450上。设置在作为SOI衬底的半导体衬底450上的晶体管3200参照图48A至图48C所示的晶体管2200的记载。在图48A至图48C中，对晶体管2200为p沟道晶体管的情况进行说明，但是晶体管3200也可以为n沟道晶体管。注意，图52A、图52B及图52C是不同部分的截面图。
<存储装置2>
图49B所示的半导体装置与图49A所示的半导体装置的不同之处在于图49B所示的半导体装置不包括晶体管3200。在此情况下也可以通过与图49A所示的半导体装置相同的工作进行数据的写入及保持工作。
下面，说明图49B所示的半导体装置中的数据读出。在晶体管3300成为导通状态时，处于浮动状态的第三布线3003和电容器3400导通，且在第三布线3003和电容器3400之间再次分配电荷。其结果，第三布线3003的电位产生变化。第三布线3003的电位的变化量根据电容器3400的一个电极的电位(或积累在电容器3400中的电荷)而具有不同的值。
例如，在电容器3400的一个电极的电位为V，电容器3400的电容为C，第三布线3003所具有的电容成分为CB，在再次分配电荷之前的第三布线3003的电位为VB0时，再次分配电荷之后的第三布线3003的电位为(CB×VB0+C×V)/(CB+C)。因此，在假定作为存储单元的状态为两种状态中的任一个，其中电容器3400的一个电极的电位为V1和V0(V1>V0)，可以得知保持电位V1时的第三布线3003的电位V1(＝(CB×VB0+C×V1)/(CB+C))高于保持电位V0时的第三布线3003的电位V0(＝(CB×VB0+C×V0)/(CB+C))。
并且，通过对第三布线3003的电位和预定的电位进行比较可以读出数据。
在此情况下，可以将上述使用第一半导体的晶体管用于用来驱动存储单元的驱动电路，且将作为晶体管3300的使用第二半导体的晶体管层叠在该驱动电路上。
上述半导体装置可以应用使用氧化物半导体的关态电流较小的晶体管来长期间保持存储数据。也就是说，因为不需要刷新工作或可以使刷新工作的频率极低，所以能够实现低功耗的半导体装置。另外，在没有电力供应时(但优选固定电位)也可以长期间保持存储数据。
另外，因为该半导体装置在写入数据时不需要高电压，所以其中不容易产生元件的劣化。例如，不同于现有的非易失性存储器，不需要对浮动栅极注入电子或从浮动栅极抽出电子，因此不会发生绝缘体劣化等问题。换言之，在本发明的一个方式的半导体装置中，在现有非易失性存储器中成为问题的重写次数不受到限制，并且其可靠性得到极大提高。并且，根据晶体管的导通状态/关断状态而进行数据写入，所以能够高速工作。
<成像装置>
以下对本发明的一个方式的成像装置进行说明。
图53A是示出本发明的一个方式的成像装置2000的例子的平面图。成像装置2000包括像素部2010、用来驱动像素部2010的外围电路2060、外围电路2070、外围电路2080及外围电路2090。像素部2010包括配置为p行q列(p及q为2以上的整数)的矩阵状的多个像素2011。外围电路2060、外围电路2070、外围电路2080及外围电路2090分别与多个像素2011连接，并具有供应用来驱动多个像素2011的信号的功能。另外，在本说明书等中，有时将外围电路2060、外围电路2070、外围电路2080及外围电路2090等总称为“外围电路”或“驱动电路”。例如，外围电路2060也可以说是外围电路的一部分。
成像装置2000优选包括光源2091。光源2091能够发射检测光P1。
外围电路包括逻辑电路、开关、缓冲器、放大电路和转换电路中的至少一个。另外，也可以在形成像素部2010的衬底上形成外围电路。另外，也可以将IC芯片等半导体装置用于外围电路的一部分或全部。注意，也可以省略外围电路2060、外围电路2070、外围电路2080和外围电路2090中的一个以上。
如图53B所示，在成像装置2000所包括的像素部2010中，也可以以像素2011倾斜的方式配置。通过以像素2011倾斜的方式配置，可以缩短在行方向上及列方向上的像素间隔(间距)。由此，可以提高成像装置2000的摄像质量。
<像素的结构例子1>
通过使成像装置2000所包括的每个像素2011由多个子像素2012构成，且使每个子像素2012与使特定的波长带的光透过的滤光片(滤色片)组合，可以获得用来实现彩色图像显示的数据。
图54A是示出用来取得彩色图像的像素2011的一个例子的平面图。图54A所示的像素2011包括设置有使红色(R)的波长带的光透过的滤色片的子像素2012(以下也称为“子像素2012R”)、设置有使绿色(G)的波长带的光透过的滤色片的子像素2012(以下也称为“子像素2012G”)及设置有使蓝色(B)的波长带的光透过的滤色片的子像素2012(以下也称为“子像素2012B”)。子像素2012可以被用作光电传感器。
每一子像素2012(子像素2012R、子像素2012G及子像素2012B)与布线2031、布线2047、布线2048、布线2049、布线2050电连接。另外，子像素2012R、子像素2012G及子像素2012B分别独立地连接于布线2053。在本说明书等中，例如将与第n行的像素2011连接的布线2048及布线2049分别称为布线2048[n]及布线2049[n]。另外，例如，将与第m列的像素2011连接的布线2053称为布线2053[m]。另外，在图54A中，与第m列的像素2011所包括的子像素2012R连接的布线2053称为布线2053[m]R，将与子像素2012G连接的布线2053称为布线2053[m]G，将与子像素2012B连接的布线2053称为布线2053[m]B。子像素2012通过上述布线与外围电路电连接。
成像装置2000具有相邻的像素2011中的设置有使相同的波长带的光透过的滤色片的子像素2012通过开关彼此电连接的结构。图54B示出配置在第n行(n为1以上且p以下的整数)第m列(m为1以上且q以下的整数)的像素2011所包括的子像素2012与相邻于该像素2011的配置在第n+1行第m列的像素2011所包括的子像素2012的连接例子。在图54B中，配置在第n行第m列的子像素2012R与配置在第n+1行第m列的子像素2012R通过开关2001连接。另外，配置在第n行第m列的子像素2012G与配置在第n+1行第m列的子像素2012G通过开关2002连接。另外，配置在第n行第m列的子像素2012B与配置在第n+1行第m列的子像素2012B通过开关2003连接。
用于子像素2012的滤色片的颜色不局限于红色(R)、绿色(G)、蓝色(B)，也可以使用使青色(C)、黄色(Y)及品红色(M)的光透过的滤色片。通过在一个像素2011中设置检测三种不同波长带的光的子像素2012，可以获得全彩色图像。
或者，可以使用除了包括分别设置有使红色(R)、绿色(G)及蓝色(B)的光透过的滤色片的子像素2012以外，还包括设置有使黄色(Y)的光透过的滤色片的子像素2012的像素2011。或者，可以使用除了包括分别设置有使青色(C)、黄色(Y)及品红色(M)的光透过的滤色片的子像素2012以外，还包括设置有使蓝色(B)的光透过的滤色片的子像素2012的像素2011。通过在一个像素2011中设置检测四种不同波长带的光的子像素2012，可以进一步提高所获得的图像的颜色再现性。
例如，在图54A中，检测红色的波长带的子像素2012、检测绿色的波长带的子像素2012及检测蓝色的波长带的子像素2012的像素数比(或受光面积比)不局限于1:1:1。例如，也可以采用像素数比(受光面积比)为红色:绿色:蓝色＝1:2:1的Bayer排列。或者，像素数比(受光面积比)也可以为红色:绿色:蓝色＝1:6:1。
设置在像素2011中的子像素2012的数量可以为一个，但优选为两个以上。例如，通过设置两个以上的检测相同的波长带的子像素2012，可以提高冗余性，由此可以提高成像装置2000的可靠性。
另外，通过使用反射或吸收可见光且使红外光透过的IR(IR：Infrared)滤光片，可以实现检测红外光的成像装置2000。
通过使用中灰(ND：Neutral Density)滤光片(暗滤光片)，可以防止大光量光入射光电转换元件(受光元件)时产生的输出饱和。通过组合使用减光能力不同的ND滤光片，可以增大成像装置的动态范围。
除了上述滤光片以外，还可以在像素2011中设置透镜。在此，参照图55A及图55B的截面图说明像素2011、滤光片2054、透镜2055的配置例子。通过设置透镜2055，可以使光电转换元件高效地受光。具体而言，如图55A所示，可以使光2056穿过形成在像素2011中的透镜2055、滤光片2054(滤光片2054R、滤光片2054G及滤光片2054B)及像素电路2030等而入射到光电转换元件2020。
注意，如由双点划线围绕的区域所示，有时箭头所示的光2056的一部分被布线2057的一部分遮蔽。因此，如图55B所示，优选采用在光电转换元件2020一侧配置透镜2055及滤光片2054，而使光电转换元件2020高效地接收光2056的结构。将光2056通过光电转换元件2020而入射到光电转换元件2020上，可以提供检测灵敏度高的成像装置2000。
作为图55A及图55B所示的光电转换元件2020，也可以使用形成有p-n结或p-i-n结的光电转换元件。
光电转换元件2020也可以使用具有吸收辐射产生电荷的功能的物质形成。作为具有吸收辐射产生电荷的功能的物质，可举出硒、碘化铅、碘化汞、砷化镓、碲化镉、镉锌合金等。
例如，在将硒用于光电转换元件2020时，可以实现对可见光、紫外光、红外光、X射线、伽马射线等较宽的波长带具有光吸收系数的光电转换元件2020。
在此，成像装置2000所包括的一个像素2011除了图54A及图54B所示的子像素2012以外，还可以包括具有第一滤光片的子像素2012。
<像素的结构例子2>
下面，对包括使用硅的晶体管及使用氧化物半导体的晶体管的像素的一个例子进行说明。
图56A及图56B是构成成像装置的元件的截面图。图56A所示的成像装置包括设置在硅衬底2300上的包含硅的晶体管2351、在晶体管2351上层叠配置的包含氧化物半导体的晶体管2352及晶体管2353以及设置在硅衬底2300中的光电二极管2360。各晶体管及光电二极管2360与各种插头2370及布线2371电连接。另外，光电二极管2360的阳极2361通过低电阻区域2363与插头2370电连接。
成像装置包括：包括设置在硅衬底2300上的晶体管2351及光电二极管2360的层2310、以与层2310接触的方式设置且包括布线2371的层2320、以与层2320接触的方式设置且包括晶体管2352及晶体管2353的层2330、以与层2330接触的方式设置且包括布线2372及布线2373的层2340。
在图56A的截面图的一个例子中，在硅衬底2300的与形成有晶体管2351的面相反一侧设置有光电二极管2360的受光面。通过采用该结构，可以确保光路而不受各种晶体管或布线等的影响。因此，可以形成高开口率的像素。另外，光电二极管2360的受光面也可以是与形成有晶体管2351的面相同的面。
在只使用由氧化物半导体形成的晶体管构成像素时，层2310为包括由氧化物半导体形成的晶体管的层，即可。或者，像素也可以只使用由氧化物半导体形成的晶体管而省略层2310。
在只使用由硅形成的晶体管构成像素时，也可以省略层2330。图56B示出省略层2330的截面图的一个例子。
硅衬底2300也可以是SOI衬底。另外，也可以使用由锗、硅锗、碳化硅、砷化镓、砷化铝镓、磷化铟、氮化镓、或有机半导体制成的衬底代替硅衬底2300。
这里，在包括晶体管2351及光电二极管2360的层2310与包括晶体管2352及晶体管2353的层2330之间设置有绝缘体2422。注意，绝缘体2422的位置不局限于此。
设置在晶体管2351的沟道形成区域附近的绝缘体中的氢使硅的悬空键终结，由此可以提高晶体管2351的可靠性。另一方面，设置在晶体管2352及晶体管2353等附近的绝缘体中的氢有可能成为在氧化物半导体中生成载流子的原因之一。因此，有时引起晶体管2352及晶体管2353等的可靠性的下降。因此，当在使用硅的晶体管上层叠设置使用氧化物半导体的晶体管时，优选在它们之间设置具有阻挡性的绝缘体2422。此外，优选由沿所有方向具有阻挡性的绝缘体2418围绕晶体管2352及晶体管2353。此外，优选由具有阻挡性的绝缘体2409覆盖晶体管2352及晶体管2353的上方。通过将氢封闭在绝缘体2422下，可以提高晶体管2351的可靠性。再者，由于可以抑制氢从绝缘体2422下的部分扩散至绝缘体2422上的部分，所以可以提高晶体管2352及晶体管2353等的可靠性。
即，图56A及图56B所示的半导体装置具有晶体管2352及晶体管2353被具有阻挡性的绝缘体围绕的结构。但是，晶体管2352及晶体管2353也可以没有被具有阻挡性的绝缘体围绕。
在图56A的截面图中，可以以设置在层2310中的光电二极管2360与设置在层2330中的晶体管重叠的方式形成。因此，可以提高像素的集成度。就是说，可以提高成像装置的分辨率。
此外，如图57A及图57B所示，也可以在像素的上部或下部配置滤光片2354或/及透镜2355。滤光片2354参照滤光片2054的记载。透镜2355参照透镜2055的记载。
如图58A1及图58B1所示，可以使成像装置的一部分或全部弯曲。图58A1示出使成像装置在该附图中的点划线X1-X2的方向上弯曲的状态。图58A2是沿着图58A1中的点划线X1-X2所示的部分的截面图。图58A3是沿着图58A1中的点划线Y1-Y2所示的部分的截面图。
图58B1示出使成像装置在该附图中的点划线X3-X4的方向上弯曲且在该附图中的点划线Y3-Y4的方向上弯曲的状态。图58B2是沿着图58B1中的点划线X3-X4所示的部分的截面图。图58B3是沿着图58B1中的点划线Y3-Y4所示的部分的截面图。
通过使成像装置弯曲，可以降低像场弯曲或像散(astigmatism)。因此，可以使与成像装置组合使用的透镜等的光学设计变得容易。例如，由于可以减少用于像差校正的透镜的数量，因此可以实现使用成像装置的电子设备等的小型化或轻量化。另外，可以提高成像的图像质量。
<CPU>
下面说明包括上述晶体管或上述存储装置等半导体装置的CPU。
图59是示出包括作为其部件使用任何上述晶体管的CPU的结构例子的框图。
图59所示的CPU在衬底1190上具有：ALU1191(ALU：Arithmetic logic unit：算术逻辑单元)、ALU控制器1192、指令译码器1193、中断控制器1194、时序控制器1195、寄存器1196、寄存器控制器1197、总线接口1198、能够重写的ROM1199以及ROM接口1189。作为衬底1190使用半导体衬底、SOI衬底、或玻璃衬底等。ROM1199及ROM接口1189也可以设置在不同的芯片上。当然，图59所示的CPU只是简化其结构而所示的一个例子而已，所以实际上的CPU根据其用途具有各种各样的结构。例如，也可以以包括图59所示的CPU或运算电路的结构为核心，设置多个该核心并使其并行工作。另外，在CPU的内部运算电路或数据总线中能够处理的位数例如可以为8位、16位、32位、64位等。
通过总线接口1198输入到CPU的指令在输入到指令译码器1193并被译码后输入到ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195。
ALU控制器1192、中断控制器1194、寄存器控制器1197、时序控制器1195根据被译码的指令进行各种控制。具体而言，ALU控制器1192生成用来控制ALU1191的工作的信号。另外，中断控制器1194在执行CPU的程序时，根据其优先度或掩码状态来判断来自外部的输入/输出装置或外围电路的中断请求而对该请求进行处理。寄存器控制器1197生成寄存器1196的地址，并对应于CPU的状态来进行寄存器1196的读出/写入。
另外，时序控制器1195生成用来控制ALU1191、ALU控制器1192、指令译码器1193、中断控制器1194以及寄存器控制器1197的工作时序的信号。例如，时序控制器1195具有根据基准时钟信号来生成内部时钟信号的内部时钟生成器，并将内部时钟信号供应到上述各种电路。
在图59所示的CPU中，在寄存器1196中设置有存储单元。可以将任何上述晶体管或存储装置等用于寄存器1196的存储单元。
在图59所示的CPU中，寄存器控制器1197根据ALU1191的指令进行寄存器1196中的保持工作的选择。换言之，寄存器控制器1197在寄存器1196所具有的存储单元中选择由触发器保持数据还是由电容器保持数据。在选择由触发器保持数据的情况下，对寄存器1196中的存储单元供应电源电压。在选择由电容器保持数据的情况下，对电容器进行数据的重写，而可以停止对寄存器1196中的存储单元供应电源电压。
图60是可以用作寄存器1196的存储元件1200的电路图的一个例子。存储元件1200包括在电源关闭时失去存储数据的电路1201、在电源关闭时不失去存储数据的电路1202、开关1203、开关1204、逻辑元件1206、电容器1207以及具有选择功能的电路1220。电路1202包括电容器1208、晶体管1209及晶体管1210。另外，存储元件1200根据需要还可以包括其他元件诸如二极管、电阻器或电感器等。
在此，电路1202可以使用上述存储装置。在停止对存储元件1200供应电源电压时，GND(0V)或使晶体管1209关闭的电位持续被输入到电路1202中的晶体管1209的栅极。例如，晶体管1209的栅极通过电阻器等负载接地。
在此示出开关1203为具有一导电型(例如，n沟道型)的晶体管1213，而开关1204为具有与此相反的导电型(例如，p沟道型)的晶体管1214的例子。这里，开关1203的第一端子对应于晶体管1213的源极和漏极中的一个，开关1203的第二端子对应于晶体管1213的源极和漏极中的另一个，并且开关1203的第一端子与第二端子之间的导通或非导通(即，晶体管1213的导通状态/关断状态)由输入到晶体管1213的栅极中的控制信号RD选择。开关1204的第一端子对应于晶体管1214的源极和漏极中的一个，开关1204的第二端子对应于晶体管1214的源极和漏极中的另一个，并且开关1204的第一端子与第二端子之间的导通或非导通(即，晶体管1214的导通状态/关断状态)由输入到晶体管1214的栅极中的控制信号RD选择。
晶体管1209的源极和漏极中的一个电连接到电容器1208的一对电极的一个及晶体管1210的栅极。在此，将连接部分称为节点M2。晶体管1210的源极和漏极中的一个电连接到能够供应低电源电位的布线(例如，GND线)，而另一个电连接到开关1203的第一端子(晶体管1213的源极和漏极中的一个)。开关1203的第二端子(晶体管1213的源极和漏极中的另一个)电连接到开关1204的第一端子(晶体管1214的源极和漏极中的一个)。开关1204的第二端子(晶体管1214的源极和漏极中的另一个)电连接到能够供应电源电位VDD的布线。开关1203的第二端子(晶体管1213的源极和漏极中的另一个)、开关1204的第一端子(晶体管1214的源极和漏极中的一个)、逻辑元件1206的输入端子和电容器1207的一对电极的一个是电连接的。在此，将连接部分称为节点M1。可以对电容器1207的一对电极的另一个输入固定电位。例如，可以对其输入低电源电位(GND等)或高电源电位(VDD等)。电容器1207的一对电极的另一个电连接到能够供应低电源电位的布线(例如，GND线)。可以对电容器1208的一对电极的另一个输入固定电位。例如，可以对其输入低电源电位(GND等)或高电源电位(VDD等)。电容器1208的一对电极的另一个电连接到能够供应低电源电位的布线(例如，GND线)。
另外，当积极地利用晶体管或布线的寄生电容等时，可以不设置电容器1207及电容器1208。
控制信号WE输入到晶体管1209的栅极。开关1203及开关1204的第一端子与第二端子之间的导通状态或非导通状态由与控制信号WE不同的控制信号RD选择，当一个开关的第一端子与第二端子之间处于导通状态时，另一个开关的第一端子与第二端子之间处于非导通状态。
对应于保持在电路1201中的数据的信号被输入到晶体管1209的源极和漏极中的另一个。图60示出从电路1201输出的信号输入到晶体管1209的源极和漏极中的另一个的例子。由逻辑元件1206使从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号的逻辑值反转而成为反转信号，将其经由电路1220输入到电路1201。
另外，虽然图60示出从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号通过逻辑元件1206及电路1220输入到电路1201的例子，但是不局限于此。也可以不使从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号的逻辑值反转而输入到电路1201。例如，当电路1201包括其中保持使从输入端子输入的信号的逻辑值反转的信号的节点时，可以将从开关1203的第二端子(晶体管1213的源极和漏极中的另一个)输出的信号输入到该节点。
在图60所示的用于存储元件1200的晶体管中，晶体管1209以外的晶体管也可以使用其沟道形成在由氧化物半导体以外的半导体构成的膜或衬底1190中的晶体管。例如，可以使用其沟道形成在硅膜或硅衬底中的晶体管。另外，用于存储元件1200的晶体管可以都是其沟道由氧化物半导体形成的晶体管。或者，存储元件1200除了晶体管1209以外还可以包括其沟道由氧化物半导体形成的晶体管，并且作为其余的晶体管可以使用其沟道形成在由氧化物半导体以外的半导体构成的层或衬底1190中的晶体管。
图60所示的电路1201例如可以使用触发器电路。另外，作为逻辑元件1206例如可以使用反相器或时钟反相器等。
在本发明的一个方式的半导体装置中，在不向存储元件1200供应电源电压的期间，可以由设置在电路1202中的电容器1208保持储存在电路1201中的数据。
另外，其沟道形成在氧化物半导体中的晶体管的关态电流极小。例如，其沟道形成在氧化物半导体中的晶体管的关态电流比其沟道形成在具有结晶性的硅中的晶体管的关态电流小得多。因此，通过将该晶体管用作晶体管1209，即便在不向存储元件1200供应电源电压的期间也可以长期间保持电容器1208所保持的信号。因此，存储元件1200在停止供应电源电压的期间也可以保持存储内容(数据)。
另外，由于该存储元件通过设置开关1203及开关1204进行预充电工作，因此可以缩短在再次开始供应电源电压之后直到电路1201重新保持原来的数据为止所需要的时间。
另外，在电路1202中，电容器1208所保持的信号被输入到晶体管1210的栅极。因此，在再次开始向存储元件1200供应电源电压之后，将由电容器1208所保持的信号转换成晶体管1210的一个对应状态(导通状态或关断状态)，并根据其状态从电路1202读出信号。因此，即便对应于保持在电容器1208中的信号的电位有某种程度的变动，也可以准确地读出原来的信号。
通过将这种存储元件1200用于处理器所具有的寄存器或高速缓冲存储器等存储装置，可以防止存储装置内的数据因停止电源电压的供应而消失。另外，可以在再次开始供应电源电压之后在短时间内恢复到停止供应电源之前的状态。因此，在处理器整体或构成处理器的一个或多个逻辑电路中在短时间内也可以停止电源，从而可以抑制功耗。
虽然说明将存储元件1200用于CPU的例子，但也可以将存储元件1200应用于LSI诸如DSP(Digital Signal Processor：数字信号处理器)、定制LSI、PLD(Programmable LogicDevice：可编程逻辑器件)、RF(Radio Frequency：射频)装置等。
<显示装置>
以下参照图61A至图61C以及图63A和图63B说明根据本发明的一个方式的显示装置。
作为用于显示装置的显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)等。发光元件在其范畴内包括其亮度由电流或电压控制的元件，具体而言，包括无机EL(Electroluminescence：电致发光)元件、有机EL元件等。下面，作为显示装置的一个例子对使用EL元件的显示装置(EL显示装置)及使用液晶元件的显示装置(液晶显示装置)进行说明。
另外，下面示出的显示装置包括密封有显示元件的面板及在该面板中安装有诸如控制器的IC等的模块。
另外，下面示出的显示装置是指图像显示器件或光源(包括照明装置)。此外，显示装置还包括任何下列模块：安装有连接器诸如FPC或TCP的模块；在TCP的端部设置有印刷线路板的模块；或者通过COG方式将IC(集成电路)直接安装到显示元件的模块。
图61A至图61C是根据本发明的一个方式的EL显示装置的一个例子。图61A示出EL显示装置的像素的电路图。图61B是示出EL显示装置整体的俯视图。此外，图61C是对应于图61B的电划线M-N的一部分的M-N截面。
图61A是用于EL显示装置的像素的电路图的一个例子。
在本说明书等中，有时即使不指定有源元件(晶体管、二极管等)、无源元件(电容器、电阻器等)等所具有的所有端子的连接位置，所属技术领域的普通技术人员也能够构成发明的一个方式。就是说，即使未指定连接位置，也可以说发明的一个方式是明确的，并且，当在本说明书等记载有指定连接部分的内容时，有时可以判断为在本说明书等中记载有不指定该连接部分的方式。尤其是，在端子的连接位置有多个的情况下，不一定必须要将该端子的连接位置限于指定的部分。因此，有时通过仅指定有源元件(晶体管、二极管等)、无源元件(电容器、电阻器等)等所具有的一部分的端子的连接位置，就能够构成发明的一个方式。
在本说明书等中，当至少指定某个电路的连接位置时，有时所属技术领域的普通技术人员能够指定发明。或者，当至少指定某个电路的功能时，有时所属技术领域的普通技术人员能够指定发明。也就是说，只要指定功能，就可以说是发明的一个方式是明确的，而判断为在本说明书等中记载有该方式。因此，即使只指定某个电路的连接位置而不指定其功能时，也可以判断为该电路作为发明的一个方式公开而构成发明的一个方式。或者，即使只指定某个电路的功能而不指定其连接位置时，也可以判断为该电路作为发明的一个方式公开而构成发明的一个方式。
图61A所示的EL显示装置包含开关元件743、晶体管741、电容器742、发光元件719。
另外，由于图61A等是电路结构的一个例子，所以还可以追加设置晶体管。与此相反，在图61A的各节点中，也可以不追加设置晶体管、开关、无源元件等。
晶体管741的栅极与开关元件743的一个端子及电容器742的一个电极电连接。晶体管741的源极与电容器742的另一个电极及发光元件719的一个电极电连接。晶体管741的漏极被供应电源电位VDD。开关元件743的另一个端子与信号线744电连接。发光元件719的另一个电极被供应恒电位。另外，恒电位为等于或低于接地电位GND的电位。
作为开关元件743，优选使用晶体管。通过使用晶体管，可以减小像素的面积，由此可以提供分辨率高的EL显示装置。作为开关元件743，使用通过与晶体管741同一工序形成的晶体管，由此可以提高EL显示装置的生产率。作为晶体管741或/及开关元件743，例如可以适用上述任何晶体管。
图61B是EL显示装置的俯视图。EL显示装置包括衬底700、衬底750、绝缘体422、绝缘体428、绝缘体409、密封剂(sealant)734、驱动电路735、驱动电路736、像素737以及FPC732。密封剂734以包围像素737、驱动电路735以及驱动电路736的方式配置在衬底700与衬底750之间。另外，驱动电路735或/及驱动电路736也可以配置在密封剂734的外侧。
图61C是沿图61B中的点划线M-N所示的部分的EL显示装置的截面图。
图61C示出晶体管741，该晶体管741包括：衬底700上的导电体704a；导电体704a上的绝缘体712a；绝缘体712a上的绝缘体712b；在绝缘体712b上并与导电体704a重叠的半导体706a及半导体706b；与半导体706a及半导体706b接触的导电体716a及导电体716b；半导体706b、导电体716a及导电体716b上的绝缘体718a；绝缘体718a上的绝缘体718b；绝缘体718b上的绝缘体718c；以及在绝缘体718c上并与半导体706b重叠的导电体714a。注意，晶体管741的结构只是一个例子，也可以采用与图61C所示的结构不同的结构。
因此，在图61C所示的晶体管741中，导电体704a具有栅电极的功能，绝缘体712a及绝缘体712b具有栅极绝缘体的功能，导电体716a具有源电极的功能，导电体716b具有漏电极的功能，绝缘体718a、绝缘体718b及绝缘体718c具有栅极绝缘体的功能，并且导电体714a具有栅电极的功能。注意，半导体706有时因光进入而其电特性发生变动。因此，优选的是导电体704a、导电体716a、导电体716b和导电体714a中的任何一个以上具有遮光性。
注意，以虚线表示绝缘体718a和绝缘体718b之间的界面，这意味着它们的边界有时不明确。例如，当作为绝缘体718a及绝缘体718b使用同种绝缘体时，根据观察方法有时无法区分它们。
图61C示出电容器742，该电容器742包括：衬底上的导电体704b；导电体704b上的绝缘体712a；绝缘体712a上的绝缘体712b；在绝缘体712b上并与导电体704b重叠的导电体716a；导电体716a上的绝缘体718a；绝缘体718a上的绝缘体718b；绝缘体718b上的绝缘体718c；以及在绝缘体718c上并与导电体716a重叠的导电体714b，并且，电容器742具有在导电体716a与导电体714b重叠的区域中绝缘体718a的一部分及绝缘体718b的一部分被去除的结构。
在电容器742中，将导电体704b及导电体714b均用作一个电极，将导电体716a用作另一个电极。
因此，可以使用与晶体管741相同的膜制造电容器742。导电体704a及导电体704b优选使用同种导电体。此时，可以通过同一工序形成导电体704a及导电体704b。另外，导电体714a及导电体714b优选使用同种导电体。此时，可以通过同一工序形成导电体714a及导电体714b。
图61C所示的电容器742相对于电容器占有的单位面积具有大电容的电容器。因此，图61C是显示质量高的EL显示装置。注意，虽然图61C所示的电容器742具有绝缘体718a的一部分及绝缘体718b的一部分被去除以便减薄导电体716a与导电体714b重叠的区域的结构，但是根据本发明的一个方式的电容器的结构不局限于此。例如，也可以具有绝缘体718c的一部分被去除以便减薄导电体716a与导电体714b重叠的区域的结构。
在晶体管741及电容器742上配置有绝缘体720。在此，绝缘体720也可以具有到达用作晶体管741的源电极的导电体716a的开口。在绝缘体720上配置有导电体781。导电体781也可以通过绝缘体720中的开口与晶体管741电连接。
在导电体781上配置有包含到达导电体781的开口的分隔壁784。在分隔壁784上配置有通过分隔壁784的开口与导电体781接触的发光层782。在发光层782上配置有导电体783。导电体781、发光层782和导电体783重叠的区域被用作发光元件719。
这里，绝缘体422、绝缘体428及绝缘体409是具有阻挡性的绝缘体。即，图61A至图61C所示的显示装置具有晶体管741被具有阻挡性的绝缘体围绕的结构。注意，也可以不包括绝缘体422、绝缘体428和绝缘体409中的任一个以上。
此外，为了使EL显示装置高集成化，也可以层叠晶体管、电容器或/及布线层等。
图62是示出制造在半导体衬底上的EL显示装置的像素的截面图的一个例子。
图62所示的EL显示装置包括半导体衬底801、衬底802、绝缘体803、绝缘体804、绝缘体805、粘合层806、滤光片807、滤光片808、滤光片809、绝缘体811、绝缘体812、绝缘体813、绝缘体814、绝缘体815、绝缘体816、绝缘体817、绝缘体818、绝缘体819、绝缘体820、绝缘体821、导电体831、导电体832、导电体833、导电体834、导电体835、导电体836、导电体837、导电体838、导电体839、导电体840、导电体841、导电体842、导电体843、导电体844、导电体845、导电体846、导电体847、导电体848、导电体849、导电体850、导电体851、导电体852、导电体853、导电体854、导电体855、导电体856、导电体857、导电体858、导电体859、导电体860、导电体861、导电体862、绝缘体871、导电体872、绝缘体873、绝缘体874、区域875、区域876、绝缘体877、绝缘体878、绝缘体881、导电体882、绝缘体883、绝缘体884、区域885、区域886、层887、层888、发光层893。
晶体管891包括半导体衬底801、绝缘体871、导电体872、绝缘体873、绝缘体874、区域875、区域876。半导体衬底801具有沟道形成区域的功能。绝缘体871具有栅极绝缘体的功能。导电体872具有栅电极的功能。绝缘体873具有侧壁绝缘体的功能。绝缘体874具有侧壁绝缘体的功能。区域875具有源区或/及漏区的功能。区域876具有源区或/及漏区的功能。
导电体872具有隔着绝缘体871与半导体衬底801的一部分重叠的区域。区域875及区域876是对半导体衬底801添加杂质而成的区域。或者，当半导体衬底801是硅衬底时，也可以是包含有硅化物的区域。例如，也可以是包含钨硅化物、钛硅化物、钴硅化物或镍硅化物等的区域。区域875及区域876可以使用导电体872、绝缘体873及绝缘体874等以自对准的方式形成。因此，区域875及区域876位于半导体衬底801中，沟道形成区域设置在区域875及区域876之间。
晶体管891通过包括绝缘体873，可以使区域875与沟道形成区域隔开。因此，通过包括绝缘体873，可以抑制因区域875所产生的电场而导致的晶体管891的损坏或劣化。此外，晶体管891通过包括绝缘体874，可以使区域876与沟道形成区域隔开。因此，通过包括绝缘体874，可以抑制因区域876所产生的电场而导致的晶体管891的损坏或劣化。此外，晶体管891具有区域876与沟道形成区域的间隔比区域875与沟道形成区域的间隔宽的结构。例如，在晶体管891工作的情况下，在很多情况下，在区域876与沟道形成区域的电位差比区域875与沟道形成区域的电位差大时，可以实现高通态电流及高可靠性。
构成晶体管892包括半导体衬底801、绝缘体881、导电体882、绝缘体883、绝缘体884、区域885、区域886。半导体衬底801具有沟道形成区域的功能。绝缘体881具有栅极绝缘体的功能。导电体882具有栅电极的功能。绝缘体883具有侧壁绝缘体的功能。绝缘体884具有侧壁绝缘体的功能。区域885具有源区或/及漏区的功能。区域886具有源区或/及漏区的功能。
导电体882具有隔着绝缘体881与半导体衬底801的一部分重叠的区域。区域885及区域886是对半导体衬底801添加杂质而成的区域。或者，当半导体衬底801是硅衬底时，区域885及区域886是包含有硅化物的区域。区域885及区域886可以使用导电体882、绝缘体883及绝缘体884等以自对准的方式形成。因此，区域885及区域886位于半导体衬底801中，沟道形成区域设置在区域885及区域886之间。
晶体管892通过包括绝缘体883，可以使区域885与沟道形成区域隔开。因此，通过包括绝缘体883，可以抑制因区域885所产生的电场而导致的晶体管892的损坏或劣化。此外，晶体管892通过包括绝缘体884，可以使区域886与沟道形成区域隔开。因此，通过包括绝缘体884，可以抑制因区域886所产生的电场而导致的晶体管892的损坏或劣化。此外，晶体管892具有区域886与沟道形成区域的间隔比区域885与沟道形成区域的间隔宽的结构。例如，在晶体管892工作时，在很多情况下，在区域886与沟道形成区域的电位差比区域885与沟道形成区域的电位差大时，可以实现高通态电流及高可靠性。
绝缘体877以覆盖晶体管891及晶体管892的方式配置。因此，绝缘体877具有晶体管891及晶体管892的保护膜的功能。绝缘体803、绝缘体804及绝缘体805具有使元件分离的功能。例如，晶体管891及晶体管892隔着绝缘体803及绝缘体804被分离。
导电体851、导电体852、导电体853、导电体854、导电体855、导电体856、导电体857、导电体858、导电体859、导电体860、导电体861及导电体862均具有电连接元件与元件、元件与布线、布线与布线等的功能。因此，也可以将这些导电体换称为布线或插头。
导电体831、导电体832、导电体833、导电体834、导电体835、导电体836、导电体837、导电体838、导电体839、导电体840、导电体841、导电体842、导电体843、导电体844、导电体845、导电体846、导电体847、导电体849、导电体850均具有布线、电极或/及遮光层的功能。
例如，导电体836及导电体844均具有包括绝缘体817的电容器的电极的功能。例如，导电体838及导电体845均具有包括绝缘体818的电容器的电极的功能。例如，导电体840及导电体846均具有包括绝缘体819的电容器的电极的功能。例如，导电体842及导电体847均具有包括绝缘体820的电容器的电极的功能。此外，导电体836与导电体838也可以电连接。导电体844与导电体845也可以电连接。导电体840与导电体842也可以电连接。导电体846与导电体847也可以电连接。
绝缘体811、绝缘体812、绝缘体813、绝缘体814、绝缘体815及绝缘体816均具有层间绝缘体的功能。绝缘体811、绝缘体812、绝缘体813、绝缘体814、绝缘体815及绝缘体816的表面优选被平坦化。
导电体831、导电体832、导电体833及导电体834配置在绝缘体811上。导电体851配置在绝缘体811的开口中。导电体851使导电体831与区域875电连接。导电体852配置在绝缘体811的开口中。导电体852使导电体833与区域885电连接。导电体853配置在绝缘体811的开口中。导电体853使导电体834与区域886电连接。
导电体835、导电体836、导电体837及导电体838配置在绝缘体812上。绝缘体817配置在导电体836上。导电体844配置在绝缘体817上。绝缘体818配置在导电体838上。导电体845配置在绝缘体818上。导电体854配置在绝缘体812的开口中。导电体854使导电体835与导电体831电连接。导电体855配置在绝缘体812的开口中。导电体855使导电体837与导电体833电连接。
导电体839、导电体840、导电体841及导电体842配置在绝缘体813上。绝缘体819配置在导电体840上。导电体846配置在绝缘体819上。绝缘体820配置在导电体842上。导电体847配置在绝缘体820上。导电体856配置在绝缘体813的开口中。导电体856使导电体839与导电体835电连接。导电体857配置在绝缘体813的开口中。导电体857使导电体840与导电体844电连接。导电体858配置在绝缘体813的开口中。导电体858使导电体841与导电体837电连接。导电体859配置在绝缘体813的开口中。导电体859使导电体842与导电体845电连接。
导电体843配置在绝缘体814上。导电体860配置在绝缘体814的开口中。导电体860使导电体843与导电体846电连接。导电体861配置在绝缘体814的开口中。导电体860使导电体843与导电体846电连接。
导电体848配置在绝缘体815上。导电体848也可以处于电浮动状态。注意，导电体848只要具有遮光层的功能，就不局限于导电体。例如，导电体848也可以是具有遮光性的绝缘体或半导体。
导电体849配置在绝缘体816上。绝缘体821配置在绝缘体816上及在导电体849上。绝缘体821具有使导电体849露出的开口。发光层893配置在导电体849上及在绝缘体821上。导电体850配置在发光层893上。
因此，通过对导电体849及导电体850施加电位差，从发光层893发射光。因此，导电体849、导电体850、发光层893形成发光元件。此外，绝缘体821具有分隔壁的功能。
绝缘体878配置在导电体850上。绝缘体878由于覆盖发光元件，所以具有保护绝缘体的功能。例如，绝缘体878也可以是具有阻挡性的绝缘体，或者，也可以形成由具有阻挡性的绝缘体围绕发光元件的结构。
作为衬底802可以使用透光衬底。衬底802例如可参照关于衬底750的记载。在衬底802上设置有层887及层888。层887及层888均具有遮光层的功能。作为遮光层例如也可以使用树脂或金属等。通过包括层887及层888，可以提高EL显示装置的对比度或可以降低EL显示装置的混色等。
滤光片807、滤光片808及滤光片809均具有滤色片的功能。滤光片807、滤光片808及滤光片809例如可参照关于滤光片2054的记载。滤光片808具有与层888、衬底802及层887重叠的区域。滤光片807在层888上具有与滤光片808重叠的区域。滤光片809在层887上具有与滤光片808重叠的区域。滤光片807、滤光片808及滤光片809也可以具有彼此不同的厚度。通过滤光片的厚度彼此不同，有时，从发光元件提取光的效率得到提高。
在滤光片807、滤光片808及滤光片809与绝缘体878之间配置有粘合层806。
图62所示的EL显示装置由于具有层叠有晶体管、电容器或/及布线层等的结构，所以可以缩小像素。因此，可以实现高集成的EL显示装置。
至此，说明了EL显示装置的例子。接着，将说明液晶显示装置的例子。
图63A是示出液晶显示装置的像素的结构例子的电路图。图63A和图63B所示的像素包括晶体管751、电容器752、在一对电极之间填充有液晶的元件(液晶元件)753。
晶体管751的源极和漏极中的一个与信号线755电连接，晶体管751的栅极与扫描线754电连接。
电容器752的一个电极与晶体管751的源极和漏极中的另一个电连接，电容器752的另一个电极与供应公共电位的布线电连接。
液晶元件753的一个电极与晶体管751的源极和漏极中的另一个电连接，液晶元件753的另一个电极与供应公共电位的布线电连接。此外，供应到与上述电容器752的另一个电极电连接的布线的公共电位与供应到液晶元件753的另一个电极的公共电位可以不同。
假设液晶显示装置的俯视图与EL显示装置相同来进行液晶显示装置的说明。图63B示出沿图61B中的点划线M-N的液晶显示装置的截面图。在图63B中，FPC732通过端子731与布线733a连接。布线733a也可以使用与构成晶体管751的导电体或半导体同种的导电体或半导体。
晶体管751参照关于晶体管741的记载。电容器752参照关于电容器742的记载。注意，图63B示出具有对应于图61C所示的电容器742之结构的电容器752之结构，但是电容器752之结构不局限于此。
当将氧化物半导体用于晶体管751的半导体时，可以实现关态电流极小的晶体管。因此，保持在电容器752中的电荷不容易泄漏，而可以长期间保持施加到液晶元件753的电压。因此，当显示动作少的动态图像、静态图像时，通过使晶体管751处于关闭状态，不需要用来使晶体管751工作的电力，由此可以实现低功耗的液晶显示装置。另外，因为可以缩小电容器752的占有面积，所以可以提供一种开口率高的液晶显示装置或高分辨率液晶显示装置。
在晶体管751及电容器752上配置有绝缘体721。在此，绝缘体721具有到达晶体管751的开口。在绝缘体721上配置有导电体791。导电体791通过绝缘体721中的开口与晶体管751电连接。
这里，绝缘体422、绝缘体428及绝缘体409是具有阻挡性的绝缘体。即，图63A及图63B所示的显示装置具有晶体管751被具有阻挡性的绝缘体围绕的结构。注意，也可以不包括绝缘体422、绝缘体428和绝缘体409中的任一个以上。
在导电体791上配置有用作取向膜的绝缘体792。在绝缘体792上配置有液晶层793。在液晶层793上配置有用作取向膜的绝缘体794。在绝缘体794上配置有隔离物795。在隔离物795及绝缘体794上配置有导电体796。在导电体796上配置有衬底797。
通过采用上述结构，可以提供一种包括占有面积小的电容器的显示装置。或者，可以提供一种显示质量高的显示装置。或者，可以提供一种高分辨率显示装置。
例如，在本说明书等中，显示元件、作为包括显示元件的装置的显示装置、发光元件以及作为包括发光元件的装置的发光装置可以采用各种方式或者包括各种元件。显示元件、显示装置、发光元件或发光装置例如包括EL元件、白色、红色、绿色或蓝色等的发光二极管(LED：Light Emitting Diode)、晶体管(根据电流而发光的晶体管)、电子发射元件、液晶元件、电子墨水、电泳元件、等离子体显示器面板(PDP)、使用微电机系统(MEMS)的显示元件(例如，光栅光阀(GLV)、数字微镜设备(DMD)、数字微快门(DMS)、IMOD(干涉测量调节)元件、快门方式的MEMS显示元件、光干涉方式的MEMS显示元件、压电陶瓷显示器等)、电润湿(electrowetting)元件、使用碳纳米管的显示元件和量子点等中的至少一个。除此以外，还可以包括其对比度、亮度、反射率、透射率等因电或磁作用而变化的显示媒体。
作为包括EL元件的显示装置的例子，有EL显示器等。作为使用电子发射元件的显示装置的一个例子，有场致发射显示器(FED)或SED方式平面型显示器(SED：Surface-conduction Electron-emitter Display：表面传导电子发射显示器)等。作为在各像素中包括量子点的显示装置的一个例子，有量子点显示器等。量子点可以配置在显示元件的一部分中、背光源的一部分中或者背光源与显示元件之间。通过使用量子点，可以制造色纯度高的显示装置。作为使用液晶元件的显示装置的一个例子，有液晶显示器(透射式液晶显示器、半透射式液晶显示器、反射式液晶显示器、直观式液晶显示器、投射式液晶显示器)等。作为使用电子墨水或电泳元件的显示装置的一个例子，有电子纸等。注意，当实现半透射式液晶显示器或反射式液晶显示器时，使像素电极的一部分或全部具有作为反射电极的功能即可。例如，使像素电极的一部分或全部包含铝、银等即可。并且，此时也可以将SRAM等存储电路设置在反射电极下。由此，可以进一步降低功耗。
注意，当使用LED芯片时，也可以在LED芯片的电极或氮化物半导体下配置石墨烯或石墨。石墨烯或石墨也可以为层叠有多个层的多层膜。如此，通过设置石墨烯或石墨，可以更容易地在其上形成氮化物半导体，如具有结晶的n型GaN半导体等。并且，在其上设置具有结晶的p型GaN半导体等，能够构成LED芯片。此外，也可以在石墨烯或石墨与具有晶体的n型GaN半导体之间设置AlN层。可以利用MOCVD形成LED芯片所包括的GaN半导体。注意，当设置石墨烯时，可以以溅射法形成LED芯片所包括的GaN半导体。
另外，在使用MEMS的显示装置中，也可以将干燥剂配置在密封有显示元件的空间中(例如，配置有显示元件的元件衬底与相对于元件衬底地配置的对向衬底之间)。由于干燥剂能够去除水分，所以可以防止MEMS等的故障或劣化。
<电子设备>
本发明的一个方式的半导体装置可以用于显示设备、个人计算机或具备记录媒体的图像再现装置(典型的是，能够播放记录媒体如数字通用磁盘(DVD：Digital VersatileDisc)等并具有可以显示该图像的显示器的装置)中。另外，作为可以使用本发明的一个方式的半导体装置的电子设备，可以举出移动电话、包括便携式的游戏机、便携式数据终端、电子书阅读器终端、拍摄装置诸如视频摄像机或数码相机等、护目镜型显示器(头戴式显示器)、导航系统、音频再现装置(汽车音响系统、数字音频播放器等)、复印机、传真机、打印机、多功能打印机、自动柜员机(ATM)以及自动售货机等。图64A至图64F示出这些电子设备的具体例子。
图64A是便携式游戏机，其包括壳体(housing)901、壳体902、显示部903、显示部904、麦克风905、扬声器906、操作键907以及触屏笔908等。注意，虽然图64A所示的便携式游戏机包括两个显示部903和显示部904，但是便携式游戏机所包括的显示部的个数不限于此。
图64B是便携式数据终端，其包括第一壳体911、第二壳体912、第一显示部913、第二显示部914、连接部915、操作键916等。第一显示部913设置在第一壳体911中，而第二显示部914设置在第二壳体912中。而且，第一壳体911和第二壳体912由连接部915连接，可以通过连接部915改变第一壳体911和第二壳体912之间的角度。第一显示部913的影像也可以根据连接部915所形成的第一壳体911和第二壳体912之间的角度切换。另外，也可以对第一显示部913和第二显示部914中的至少一个使用附加有位置输入功能的显示装置。另外，可以通过在显示装置中设置触摸屏来附加位置输入功能。或者，也可以通过在显示装置的像素部中设置还称为光电传感器的光电转换元件来附加位置输入功能。
图64C是笔记本型个人计算机，其包括壳体921、显示部922、键盘923以及指向装置924等。
图64D是电冷藏冷冻箱，其包括壳体931、冷藏室门932、冷冻室门933等。
图64E是视频摄像机，其包括第一壳体941、第二壳体942、显示部943、操作键944、透镜945、连接部946等。操作键944及透镜945设置在第一壳体941中，而显示部943设置在第二壳体942中。并且，第一壳体941和第二壳体942由连接部946连接，可以通过连接部946改变第一壳体941和第二壳体942之间的角度。显示部943的影像也可以根据连接部946所形成的第一壳体941和第二壳体942之间的角度切换。
图64F是汽车，其包括车身951、车轮952、仪表盘953及灯954等。
附图标记说明
100：靶材；100a：靶材；100b：靶材；101：沉积室；103b：磁体单元；110：垫板；110a：垫板；110b：垫板；120：靶材架；120a：靶材架；120b：靶材架；122：靶材屏蔽；123：靶材屏蔽；130：磁体单元；130a：磁体单元；130b：磁体单元；130N：磁体；130N1：磁体；130N2：磁体；130S：磁体；132：磁体架；140：等离子体；142：构件；160：衬底；170：衬底架；180a：磁力线；180b：磁力线；190：电源；191：电源；200：颗粒；201：离子；202：横向生长部；203：粒子；210：垫板；220：衬底；230：靶材；250：磁体；310：层；400：衬底；401：绝缘体；402：绝缘体；404：导电体；406a：半导体；406b：半导体；406c：半导体；408：绝缘体；409：绝缘体；410a：绝缘体；410b：绝缘体；412：绝缘体；413：导电体；416a：导电体；416b：导电体；422：绝缘体；428：绝缘体；450：半导体衬底；452：绝缘体；454：导电体；456：区域；460：区域；462：绝缘体；464：绝缘体；466：绝缘体；468：绝缘体；472a：区域；472b：区域；474a：导电体；474b：导电体；474c：导电体；476a：导电体；476b：导电体；478a：导电体；478b：导电体；478c：导电体；480a：导电体；480b：导电体；480c：导电体；490：绝缘体；492：绝缘体；494：绝缘体；496a：导电体；496b：导电体；496c：导电体；496d：导电体；498：导电体；498a：导电体；498b：导电体；498c：导电体；498d：导电体；500：衬底；502：绝缘体；503：绝缘体；504：导电体；506a：半导体；506b：半导体；506c：半导体；508：绝缘体；512：绝缘体；513：导电体；514：导电体；516a：导电体；516b：导电体；700：衬底；704a：导电体；704b：导电体；706：半导体；706a：半导体；706b：半导体；712a：绝缘体；712b：绝缘体；714a：导电体；714b：导电体；716a：导电体；716b：导电体；718a：绝缘体；718b：绝缘体；718c：绝缘体；719：发光元件；720：绝缘体；721：绝缘体；731：端子；732：FPC；733a：布线；734：密封剂；735：驱动电路；736：驱动电路；737：像素；741：晶体管；742：电容器；743：开关元件；744：信号线；751：晶体管；752：电容器；753：液晶元件；754：扫描线；755：信号线；781：导电体；782：发光层；783：导电体；784：分隔壁；791：导电体；792：绝缘体；793：液晶层；794：绝缘体；795：隔离物；796：导电体；801：半导体衬底；802：衬底；803：绝缘体；804：绝缘体；805：绝缘体；806：粘合层；807：滤光片；808：滤光片；809：滤光片；811：绝缘体；812：绝缘体；813：绝缘体；814：绝缘体；815：绝缘体；816：绝缘体；817：绝缘体；818：绝缘体；819：绝缘体；820：绝缘体；821：绝缘体；831：导电体；832：导电体；833：导电体；834：导电体；835：导电体；836：导电体；837：导电体；838：导电体；839：导电体；840：导电体；841：导电体；842：导电体；843：导电体；844：导电体；845：导电体；846：导电体；847：导电体；848：导电体；849：导电体；850：导电体；851：导电体；852：导电体；853：导电体；854：导电体；855：导电体；856：导电体；857：导电体；858：导电体；859：导电体；860：导电体；861：导电体；862：导电体；871：绝缘体；872：导电体；873：绝缘体；874：绝缘体；875：区域；876：区域；877：绝缘体；878：绝缘体；881：绝缘体；882：导电体；883：绝缘体；884：绝缘体；885：区域；886：区域；887：层；888：层；891：晶体管；892：晶体管；893：发光层；901：壳体；902：壳体；903：显示部；904：显示部；905：麦克风；906：扬声器；907：操作键；908：触屏笔；911：壳体；912：壳体；913：显示部；914：显示部；915：连接部；916：操作键；921：壳体；922：显示部；923：键盘；924：指向装置；931：壳体；932：冷藏室门；933：冷冻室门；941：壳体；942：壳体；943：显示部；944：操作键；945：透镜；946：连接部；951：车体；952：车轮；953：仪表盘；954：灯；1189：ROM接口；1190：衬底；1191：ALU；1192：ALU控制器；1193：指令译码器；1194：中断控制器；1195：时序控制器；1196：寄存器；1197：寄存器控制器；1198：总线接口；1199：ROM；1200：存储元件；1201：电路；1202：电路；1203：开关；1204：开关；1206：逻辑元件；1207：电容器；1208：电容器；1209：晶体管；1210：晶体管；1213：晶体管；1214：晶体管；1220：电路；2000：成像装置；2001：开关；2002：开关；2003：开关；2010：像素部；2011：像素；2012：子像素；2012B：子像素；2012G：子像素；2012R：子像素；2020：光电转换元件；2030：像素电路；2031：布线；2047：布线；2048：布线；2049：布线；2050：布线；2053：布线；2054：滤光片；2054B：滤光片；2054G：滤光片；2054R：滤光片；2055：透镜；2056：光；2057：布线；2060：外围电路；2070：外围电路；2080：外围电路；2090：外围电路；2091：光源；2100：晶体管；2200：晶体管；2300：硅衬底；2310：层；2320：层；2330：层；2340：层；2351：晶体管；2352：晶体管；2353：晶体管；2354：滤光片；2355：透镜；2360：光电二极管；2361：阳极；2363：低电阻区域；2370：插头；2371：布线；2372：布线；2373：布线；2409：绝缘体；2418：绝缘体；2422：绝缘体；2700：沉积装置；2701：大气侧衬底供应室；2702：大气侧衬底传送室；2703a：装载闭锁室；2703b：卸载闭锁室；2704：传送室；2705：衬底加热室；2706a：沉积室；2706b：沉积室；2706c：沉积室；2751：低温冷阱；2752：载物台；2761：盒式端口；2762：对准端口；2763：传送机器人；2764：闸阀；2765：加热载物台；2766：靶材；2766a：靶材；2766b：靶材；2767：靶材屏蔽；2767a：靶材屏蔽；2767b：靶材屏蔽；2768：衬底架；2769：衬底；2770：真空泵；2771：低温泵；2772：涡轮分子泵；2780：质量流量控制器；2781：精制器；2782：气体加热机构；2784：调整构件；2790a：磁体单元；2790b：磁体单元；2791：电源；2797：衬底；3001：布线；3002：布线；3003：布线；3004：布线；3005：布线；3200：晶体管；3300：晶体管；3400：电容器
本申请基于2015年2月2日提交到日本专利局的日本专利申请No.2015-018610，通过引用将其完整内容并入在此。

Claims (18)

1.一种氧化物，包括：
包括铟、元素M及锌的同系结构，
其中，所述元素M是铝、镓、钇和锡中的一个，
所述氧化物在单晶的情况下具有六角形的原子排列，
所述氧化物具有通过对所述氧化物的顶面的透射电子显微镜图像中的区域进行分析而观察到的晶格点群，
并且，在通过对所述晶格点群进行沃罗诺伊分析而得到的沃罗诺伊图中，在所有沃罗诺伊区域中六角形的沃罗诺伊区域所占的比率为78％以上且100％以下。
2.根据权利要求1所述的氧化物，
其中对所述透射电子显微镜图像中的所述区域进行快速傅里叶变换以得到第一图像，
对所述第一图像的除了2.8nm-1至5.0nm-1的范围之外的范围进行掩模处理以得到第二图像，
对所述第二图像进行逆快速傅里叶变换以得到第三图像，
从所述第三图像去除噪音以得到第四图像，
并且所述晶格点群所包括的晶格点是所述第四图像中的具有极大亮度的点。
3.根据权利要求2所述的氧化物，其中通过使所述第三图像中的半径为0.05nm的任意区域内的亮度平均化而去除所述噪音。
4.根据权利要求3所述的氧化物，
其中反复进行从第一候补晶格点抽出在半径为0.22nm的范围内具有最大亮度的第二候补晶格点的第一步骤和从所述第二候补晶格点抽出在半径为0.22nm的范围内具有最大亮度的第三候补晶格点的第二步骤直到具有最大亮度的点被固定为所述具有极大亮度的点中的一个点为止，
并且通过使用与所述具有极大亮度的点中的所述一个点离开大于0.22nm的点作为所述第一候补晶格点并利用同样的方法决定其他的所述具有极大亮度的点。
5.一种氧化物，包括：
包括铟、元素M及锌的同系结构，
其中，所述元素M是铝、镓、钇和锡中的一个，
所述氧化物在单晶的情况下具有六角形的原子排列，
所述氧化物具有通过对所述氧化物的顶面的透射电子显微镜图像中的区域进行分析而观察到的晶格点群，
所述晶格点群包括晶格点，所述晶格点包括第一晶格点和邻近于所述第一晶格点的第二至第七晶格点，
为了得到应变率，以所述正六角形的中心点与所述第一晶格点重叠的方式来配置所述中心点与所述正六角形的顶点之间的距离为所述第一晶格点与所述第二至第七晶格点的每一个之间的平均距离的正六角形；以所述顶点与所述第二至第七晶格点的每一个之间的平均偏差量尽可能小的方式来使所述正六角形绕所述中心点旋转；以及所述平均偏差量除以所述中心点与所述顶点之间的所述距离，
并且，所述区域的平均应变率低于0.2。
6.根据权利要求5所述的氧化物，
其中对所述区域进行快速傅里叶变换以得到第一图像，
对所述第一图像的除了2.8nm-1至5.0nm-1的范围之外的范围进行掩模处理以得到第二图像，
对所述第二图像进行逆快速傅里叶变换以得到第三图像，
从所述第三图像去除噪音以得到第四图像，
并且所述晶格点群所包括的所述晶格点是所述第四图像中的具有极大亮度的点。
7.根据权利要求6所述的氧化物，其中通过使所述第三图像中的半径为0.05nm的任意范围内的亮度平均化而去除所述噪音。
8.根据权利要求7所述的氧化物，
其中反复进行从第一候补晶格点抽出在半径为0.22nm的范围内具有最大亮度的第二候补晶格点的第一步骤和从所述第二候补晶格点抽出在半径为0.22nm的范围内具有最大亮度的第三候补晶格点的第二步骤直到具有最大亮度的点被固定为所述具有极大亮度的点中的一个点为止，
并且通过使用与所述具有极大亮度的点中的所述一个点离开大于0.22nm的点作为所述第一候补晶格点并利用同样的方法决定其他的所述具有极大亮度的点。
9.一种氧化物，包括：
铟、元素M及锌，
其中，所述元素M是铝、镓、钇和锡中的一个，
所述氧化物中的结晶结构具有同系结构，
所述氧化物包括多个平板状结晶区域，
所述多个平板状结晶区域的c轴大致平行于所述氧化物的顶面的法线向量，
在沿着垂直于所述顶面的面截取的所述氧化物的截面的透射电子显微镜图像中，所述多个平板状结晶区域在平行于所述氧化物的所述顶面的方向上的平均尺寸大于3nm，
并且，在所述多个平板状结晶区域之间观察不到明确的晶界。
10.一种制造氧化物的方法，包括：
将包含氧和稀有气体中的至少一个的溅射气体供应到沉积室；
在靶材与衬底之间施加电位差，以在所述靶材附近产生包含所述溅射气体的离子的等离子体并使所述溅射气体的所述离子朝向所述靶材加速，
其中，所述靶材包含铟、锌、元素M及氧，
所述元素M是铝、镓、钇和锡中的一个，
所述靶材包括具有多晶结构的区域，
并且所述靶材包括解理面；
通过使所述溅射气体的被加速的离子碰撞所述靶材，从所述解理面的端部开始发生键合切断，其中所述键合切断在从所述等离子体接受电荷时被促进；
通过所述被加速的离子的所述碰撞而从所述靶材分离包含多个元素的化合物的多个结晶平板状粒子、所述靶材所包含的原子、以及所述靶材所包含的所述原子的集合体，其中所述多个结晶平板状粒子在所述等离子体中飞时从氧离子接受负电荷而使其表面带负电；
将所述多个结晶平板状粒子中的一个以其平面面对所述衬底的方式沉积在所述衬底上；
所述多个结晶平板状粒子中的另一个与所述多个结晶平板状粒子中的所述一个互相排斥而被沉积在所述衬底上的离开所述多个结晶平板状粒子中的所述一个的区域上；
将所述原子及所述原子的所述集合体沉积在所述多个结晶平板状粒子中的所述一个与所述多个结晶平板状粒子中的所述另一个之间的间隙中；以及
使用引起横向生长的所述原子及所述原子的所述集合体填充所述多个结晶平板状粒子中的所述一个与所述多个结晶平板状粒子中的所述另一个之间的所述间隙。
11.根据权利要求10所述的方法，其中所述衬底上的所述多个结晶平板状粒子中的所述一个的a轴方向与所述衬底上的所述多个结晶平板状粒子中的所述另一个的a轴方向不同。
12.根据权利要求10所述的方法，其中所述氧化物形成在非晶结构的表面上。
13.一种制造氧化物的方法，包括：
从溅射靶解理第一颗粒、第二颗粒以及原子的集合体，所述溅射靶为InMZnO4的结晶结构，其中元素M为铝、镓、钇或锡，并且所述溅射靶包括具有多晶结构的区域；
将所述第一颗粒以其平面面对衬底的方式沉积在所述衬底上；
将所述第二颗粒以排斥所述第一颗粒的方式离开所述第一颗粒地沉积在所述衬底上；
将所述原子的集合体沉积在所述第一颗粒和所述第二颗粒之间的间隙中；以及
以具有横向生长的所述原子的集合体填充所述间隙。
14.根据权利要求13所述的方法，其中通过使溅射气体的被加速的离子碰撞所述溅射靶中的解理面的端部来执行所述解理。
15.根据权利要求14所述的方法，其中所述溅射气体包含氧和稀有气体。
16.根据权利要求13所述的方法，其中当所述第一颗粒和所述第二颗粒被从所述溅射靶解理时所述第一颗粒和所述第二颗粒的表面带负电。
17.根据权利要求13所述的方法，其中所述衬底上的所述第一颗粒的a轴方向与所述衬底上的所述第二颗粒的a轴方向不同。
18.根据权利要求13所述的方法，其中所述氧化物形成在非晶结构的表面上。
CN201680008182.4A 2015-02-02 2016-01-27 氧化物及其制造方法 Active CN107207252B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015018610 2015-02-02
JP2015-018610 2015-02-02
PCT/IB2016/050389 WO2016125049A1 (en) 2015-02-02 2016-01-27 Oxide and manufacturing method thereof

Publications (2)

Publication Number Publication Date
CN107207252A CN107207252A (zh) 2017-09-26
CN107207252B true CN107207252B (zh) 2021-04-30

Family

ID=56553302

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680008182.4A Active CN107207252B (zh) 2015-02-02 2016-01-27 氧化物及其制造方法

Country Status (6)

Country Link
US (2) US9704707B2 (zh)
JP (1) JP6714372B2 (zh)
KR (1) KR20170109231A (zh)
CN (1) CN107207252B (zh)
TW (1) TW201634393A (zh)
WO (1) WO2016125049A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9581506B1 (en) * 2016-03-30 2017-02-28 Globalfoundries Singapore Pte. Ltd. Methods for evaluating strain of crystalline devices
WO2017168283A1 (ja) 2016-04-01 2017-10-05 株式会社半導体エネルギー研究所 複合酸化物半導体、当該複合酸化物半導体を用いた半導体装置、当該半導体装置を有する表示装置
KR20230019215A (ko) 2016-05-19 2023-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 복합 산화물 반도체 및 트랜지스터
CN114864381A (zh) 2016-05-20 2022-08-05 株式会社半导体能源研究所 半导体装置或包括该半导体装置的显示装置
RU2676719C1 (ru) * 2018-02-14 2019-01-10 Федеральное государственное бюджетное учреждение науки Институт электрофизики Уральского отделения Российской академии наук Способ низкотемпературного нанесения нанокристаллического покрытия из альфа-оксида алюминия
KR102082602B1 (ko) * 2018-03-08 2020-04-23 토토 가부시키가이샤 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치 그리고 디스플레이 제조 장치
KR102085420B1 (ko) * 2018-03-28 2020-03-05 (주)세원하드페이싱 유동성 향상을 위한 마이크로파 플라즈마를 이용한 세라믹 분말의 표면 처리 방법
US11289475B2 (en) * 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1114503A (zh) * 1993-08-11 1996-01-03 住友化学工业株式会社 金属氧化物粉末及其制造方法
CN1495129A (zh) * 2002-09-11 2004-05-12 住友化学工业株式会社 氧化铟锡粉末的制备方法
EP1422208A1 (en) * 2001-08-09 2004-05-26 Ohsato, Hitoshi MICROWAVE DIELECTRIC COMPOSITE COMPOSITION &period;
JP2013084735A (ja) * 2011-10-07 2013-05-09 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
CN103274608A (zh) * 2007-05-07 2013-09-04 出光兴产株式会社 半导体薄膜、半导体薄膜的制备方法和半导体元件
JP2015005731A (ja) * 2013-05-21 2015-01-08 株式会社半導体エネルギー研究所 酸化物半導体膜およびその作製方法

Family Cites Families (113)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8894825B2 (en) * 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
KR20150023054A (ko) 2012-06-29 2015-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링용 타겟의 사용 방법 및 산화물막의 제작 방법
JP5904056B2 (ja) * 2012-08-22 2016-04-13 東ソー株式会社 Ｉｇｚｏ焼結体、その製造方法及びスパッタリングターゲット
JP2014062316A (ja) * 2012-09-03 2014-04-10 Idemitsu Kosan Co Ltd スパッタリングターゲット
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
WO2016132240A1 (en) 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1114503A (zh) * 1993-08-11 1996-01-03 住友化学工业株式会社 金属氧化物粉末及其制造方法
EP1422208A1 (en) * 2001-08-09 2004-05-26 Ohsato, Hitoshi MICROWAVE DIELECTRIC COMPOSITE COMPOSITION &period;
CN1495129A (zh) * 2002-09-11 2004-05-12 住友化学工业株式会社 氧化铟锡粉末的制备方法
CN103274608A (zh) * 2007-05-07 2013-09-04 出光兴产株式会社 半导体薄膜、半导体薄膜的制备方法和半导体元件
JP2013084735A (ja) * 2011-10-07 2013-05-09 Semiconductor Energy Lab Co Ltd 酸化物半導体膜及び半導体装置
JP2015005731A (ja) * 2013-05-21 2015-01-08 株式会社半導体エネルギー研究所 酸化物半導体膜およびその作製方法

Also Published As

Publication number Publication date
JP2016145146A (ja) 2016-08-12
US9704707B2 (en) 2017-07-11
US20170250077A1 (en) 2017-08-31
TW201634393A (zh) 2016-10-01
US10157738B2 (en) 2018-12-18
WO2016125049A1 (en) 2016-08-11
US20160225620A1 (en) 2016-08-04
JP6714372B2 (ja) 2020-06-24
CN107207252A (zh) 2017-09-26
KR20170109231A (ko) 2017-09-28

Similar Documents

Publication Publication Date Title
CN107207252B (zh) 氧化物及其制造方法
JP7392021B2 (ja) 半導体装置
TWI652362B (zh) 氧化物及其製造方法
JP2024028810A (ja) 半導体装置
JP6608848B2 (ja) スパッタリング用ターゲットの作製方法
JP2017168836A (ja) 複合体、およびトランジスタ
JP2016180178A (ja) 酸化物およびその作製方法
JP6904907B2 (ja) 酸化物及び半導体装置の作製方法
US20160247902A1 (en) Manufacturing method of oxide film and sputtering apparatus
WO2015125042A1 (en) Oxide, semiconductor device, module, and electronic device
JP6705810B2 (ja) 半導体装置
US20150287793A1 (en) Semiconductor device, module, and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant