KR20170109231A - 산화물 및 그 제작 방법 - Google Patents

산화물 및 그 제작 방법 Download PDF

Info

Publication number
KR20170109231A
KR20170109231A KR1020177021104A KR20177021104A KR20170109231A KR 20170109231 A KR20170109231 A KR 20170109231A KR 1020177021104 A KR1020177021104 A KR 1020177021104A KR 20177021104 A KR20177021104 A KR 20177021104A KR 20170109231 A KR20170109231 A KR 20170109231A
Authority
KR
South Korea
Prior art keywords
oxide
substrate
semiconductor
transistor
target
Prior art date
Application number
KR1020177021104A
Other languages
English (en)
Inventor
？페이 야마자키
šœ페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20170109231A publication Critical patent/KR20170109231A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3457—Sputtering using other particles than noble gas ions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Compositions Of Oxide Ceramics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

본 발명은 신규 결정 구조, 결정성이 높은 산화물, 또는 불순물 농도가 낮은 산화물을 제공하는 것이다. 산화물은 단결정의 경우에 육각형의 원자 배열을 갖는다. 이 산화물은 인듐, 원소 M(알루미늄, 갈륨, 이트륨, 또는 주석), 및 아연의 호말러거스 구조를 갖는다. 이 산화물은 산화물 상면의 투과 전자 현미경 이미지에서의 제 1 영역을 분석함으로써 관찰되는 격자점 그룹을 갖는다. 격자점 그룹의 보로노이 분석을 통하여 얻어지는 복수의 보로노이 영역을 갖는 보로노이 다이어그램에서는, 육각형의 보로노이 영역의 비율이 78% 이상 100% 이하이다.

Description

산화물 및 그 제작 방법
본 발명의 일 형태는 산화물 및 그 제작 방법에 관한 것이다.
본 발명은 예를 들어, 산화물, 트랜지스터, 반도체 장치, 및 이들의 제작 방법에 관한 것이다. 본 발명은 예를 들어, 산화물, 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 프로세서, 또는 전자 기기에 관한 것이다. 본 발명은 산화물, 표시 장치, 액정 표시 장치, 발광 장치, 기억 장치, 촬상 장치, 또는 전자 기기의 제작 방법에 관한 것이다. 본 발명은 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 기억 장치, 또는 전자 기기의 구동 방법에 관한 것이다.
또한, 본 발명의 일 형태는 상술한 기술분야에 한정되지 않는다. 본 명세서 등에 개시(開示)되는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제작 방법에 관한 것이다. 또한, 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다.
본 명세서 등에서 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치를 일반적으로 의미한다. 표시 장치, 발광 장치, 조명 장치, 촬상 장치, 전기 광학 장치, 반도체 회로, 및 전자 기기는 반도체 장치를 포함하는 경우가 있다.
절연 표면을 갖는 기판 위의 반도체를 사용함으로써 트랜지스터를 형성하는 기술이 주목을 받고 있다. 상기 트랜지스터는 집적 회로 및 표시 장치 등, 넓은 범위의 반도체 장치에 적용되고 있다. 트랜지스터에 적용할 수 있는 반도체로서 실리콘이 알려져 있다.
트랜지스터의 반도체로서 사용되는 실리콘으로서는, 목적에 따라 비정질 실리콘 또는 다결정 실리콘이 사용된다. 예를 들어, 대형 표시 장치에 포함되는 트랜지스터의 경우에는, 확립된 기술로 대형 기판에 막을 형성하는 데 사용될 수 있는 비정질 실리콘을 사용하는 것이 바람직하다. 구동 회로 및 화소 회로가 같은 기판 위에 형성되는 고성능의 표시 장치에 포함되는 트랜지스터의 경우에는, 전계 효과 이동도가 높은 트랜지스터를 형성할 수 있는 다결정 실리콘을 사용하는 것이 바람직하다. 다결정 실리콘은 비정질 실리콘에 대한 고온에서의 가열 처리, 또는 레이저 광 처리의 결과 형성될 수 있다.
근년에 들어, 산화물 반도체(In-Ga-Zn 산화물로 대표됨)를 포함하는 트랜지스터가 활발히 개발되고 있다.
산화물 반도체는 오래전부터 연구되고 있다. 1988년에는 반도체 소자에 결정 In-Ga-Zn 산화물을 사용하는 것이 개시되었다(특허문헌 1 참조). 1995년에는 산화물 반도체를 포함하는 트랜지스터가 발명되고, 그 전기 특성이 개시되었다(특허문헌 2 참조).
2013년에는 비정질 In-Ga-Zn 산화물이 전자 빔의 조사에 의하여 결정화가 유발되는 불안정적인 구조를 갖는 것이 한 그룹에 의하여 보고되었다(비특허문헌 1 참조). 이 보고에 따르면, 이 그룹에 의하여 형성된 비정질 In-Ga-Zn 산화물에서는, 고분해능 투과 전자 현미경에 의하여 질서가 관찰되지 않았다.
2014년에는 비정질 In-Ga-Zn 산화물을 포함하는 트랜지스터보다 전기 특성이 우수하고 신뢰성이 높은 결정성 In-Ga-Zn 산화물을 포함하는 트랜지스터에 대하여 보고되었다(비특허문헌 2, 비특허문헌 3, 및 비특허문헌 4 참조). 이들 문서에 의하여 CAAC-OS(c-axis aligned crystalline oxide semiconductor)를 포함하는 In-Ga-Zn 산화물에서는 결정립계가 명확히 관찰되지 않은 것이 보고되었다.
고분자 결정 구조의 한 종류로서, "파라크리스털(paracrystal)"이라는 개념이 알려져 있다. 파라크리스털은 겉보기에는 결정 격자의 흔적이 있지만, 이상적인 단결정과 비교하면, 왜곡된 결정 구조를 갖는다(비특허문헌 5 참조).
일본 공개특허공보 제S63-239117호 PCT 국제출원 제H11-505377의 일본어 번역문
T. Kamiya, K. Kimoto, N. Ohashi, K. Abe, Y. Hanyu, H. Kumomi, and H. Hosono, Proceedings of The 20th International Display Workshops, 2013, AMD2-5L S. Yamazaki, H. Suzawa, K. Inoue, K. Kato, T. Hirohashi, K. Okazaki, and N. Kimizuka, Japanese Journal of Applied Physics, Vol. 53, 2014, 04ED18 S. Yamazaki, T. Hirohashi, M. Takahashi, S. Adachi, M. Tsubuku, J. Koezuka, K. Okazaki, Y. Kanzaki, H. Matsukizono, S. Kaneko, S. Mori, and T. Matsuo, Journal of the Society for Information Display, Vol. 22, Issue 1, 2014, pp. 55-67 S. Yamazaki, The Electrochemical Society Transactions, Vol. 64(10), 2014, pp. 155-164 Rolf Hosemann, Journal of Applied Physics, Vol. 34, Number 1, 1963 January, pp. 25-41
본 발명의 일 형태의 과제는 신규 결정 구조를 갖는 산화물을 제공하는 것이다. 다른 과제는 결정성이 높은 산화물을 제공하는 것이다. 다른 과제는 불순물 농도가 낮은 산화물을 제공하는 것이다.
다른 과제는 산화물을 반도체로서 사용한 반도체 장치를 제공하는 것이다. 다른 과제는 산화물을 반도체로서 사용한 반도체 장치를 포함하는 모듈을 제공하는 것이다. 다른 과제는 산화물을 반도체로서 사용한 반도체 장치를 포함하거나 또는 산화물을 반도체로서 사용한 반도체 장치를 포함하는 모듈을 포함하는 전자 기기를 제공하는 것이다.
다른 과제는 전기 특성이 양호한 트랜지스터를 제공하는 것이다. 다른 과제는 전기 특성이 안정적인 트랜지스터를 제공하는 것이다. 다른 과제는 주파수 특성이 높은 트랜지스터를 제공하는 것이다. 다른 과제는 오프 상태 전류가 낮은 트랜지스터를 제공하는 것이다. 다른 과제는 상술한 트랜지스터들 중 어느 것을 포함하는 반도체 장치를 제공하는 것이다. 다른 과제는 상기 반도체 장치를 포함하는 모듈을 제공하는 것이다. 다른 과제는 상기 반도체 장치 또는 상기 모듈을 포함하는 전자 기기를 제공하는 것이다.
또한, 이들 과제의 기재는 다른 과제의 존재를 방해하지 않는다. 본 발명의 일 형태에서는, 이들 과제 모두를 달성할 필요는 없다. 다른 과제는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
(1)본 발명의 일 형태는 단결정의 경우에 육각형의 원자 배열을 갖는 산화물이다. 이 산화물은 인듐, 원소 M(알루미늄, 갈륨, 이트륨, 또는 주석), 및 아연의 호말러거스(homologous) 구조를 갖는다. 이 산화물은 산화물 상면의 투과 전자 현미경 이미지에서의 제 1 영역을 분석함으로써 관찰되는 격자점 그룹을 갖는다. 격자점 그룹의 보로노이(Voronoi) 분석을 통하여 얻어지는 복수의 보로노이 영역을 갖는 보로노이 다이어그램에서는, 육각형의 보로노이 영역의 비율이 78% 이상 100% 이하이다.
(2)본 발명의 일 형태는 단결정의 경우에 육각형의 원자 배열을 갖는 결정성을 갖는 산화물이다. 이 산화물은 인듐, 원소 M(알루미늄, 갈륨, 이트륨, 또는 주석), 및 아연의 호말러거스 구조를 갖는다. 이 산화물은 산화물 상면의 투과 전자 현미경 이미지에서의 제 1 영역을 분석함으로써 관찰되는 격자점 그룹을 갖는다. 격자점 그룹은 복수의 격자점을 포함한다. 복수의 격자점은 제 1 격자점, 및 제 1 격자점과 인접된 제 2 격자점 내지 제 7 격자점을 포함한다. 제 1 영역에서, 평균 변형률(strain rate)은 0.2 미만이다. 변형률은 이하의 방식으로 얻어진다: 중심점과 꼭짓점 사이의 거리가 제 1 격자점과 제 2 격자점 내지 제 7 격자점 각각 사이의 평균 거리인 정육각형을, 중심점이 제 1 격자점과 중첩되도록 제공하고; 정육각형의 꼭짓점과 제 2 격자점 내지 제 7 격자점 각각 사이의 평균 편차량이 가능한 한 작아지도록 정육각형을 중심점 주위에서 회전시키고; 평균 편차량을 정육각형의 중심점과 꼭짓점 사이의 거리에 의하여 나눈다.
(3)본 발명의 일 형태는 격자점 그룹에 포함되는 복수의 격자점이 제 4 이미지에서 최대 휘도를 갖는 점인, (1) 또는 (2)의 산화물이다. 제 4 이미지는 이하의 방식으로 얻어진다: 제 1 영역에 고속 푸리에 변환(fast Fourier transform)을 수행하여 제 1 이미지를 얻고; 2.8nm-1 내지 5.0nm-1의 범위를 제외하고 제 1 이미지에 마스크 처리를 수행하여 제 2 이미지를 얻고; 제 2 이미지에 역고속 푸리에 변환(inverse fast Fourier transform)을 수행하여 제 3 이미지를 얻고; 제 3 이미지에서 노이즈를 제거한다.
(4)본 발명의 일 형태는 제 3 이미지에 있어서 반경 0.05nm 이내에서 휘도를 평균화하여 노이즈를 제거하는, (3)의 산화물이다.
(5)본 발명의 일 형태는 최대 휘도를 갖는 점들이 이하의 방식으로 얻어지는, (3) 또는 (4)의 산화물이다: 제 4 이미지에 있어서 제 1 점에서 반경 0.22nm 이내에 최고 휘도를 갖는 제 2 점을 추출하는 제 1 단계와, 제 2 점에서 반경 0.22nm 이내에 최고 휘도를 갖는 제 3 점을 추출하는 제 2 단계를, 최대 휘도를 갖는 점들 중 하나로서 최고 휘도를 갖는 점이 고정될 때까지 반복하고; 최대 휘도를 갖는 점들 중 상기 하나에서 0.22nm보다 떨어진 점을 제 1 점으로서 사용하여 최대 휘도를 갖는 점들 중 상기 하나를 결정하는 방식과 비슷한 방식으로, 최대 휘도를 갖는 점들 중 나머지를 결정한다.
(6)본 발명의 일 형태는 호말러거스 구조를 가질 수 있는 결정 구조를 갖는 산화물이다. 이 산화물은 인듐, 원소 M(알루미늄, 갈륨, 이트륨, 또는 주석), 및 아연을 포함한다. 이 산화물은 복수의 평판 형상 결정 영역을 포함한다. 결정 영역의 c축은 산화물 상면의 법선 벡터에 실질적으로 평행하다. 상면에 수직인 면을 따라 취한 산화물의 단면의 투과 전자 현미경 이미지에서, 산화물 상면에 평행한 방향에서의 결정 영역의 평균 크기는 3nm보다 크다. 결정 영역들 사이에서 명확한 결정립계는 관찰되지 않는다.
(7)본 발명의 일 형태는 퇴적 체임버와, 퇴적 체임버 내의 타깃 및 기판을 사용하는 스퍼터링법인 산화물의 제작 방법이다. 타깃은 인듐, 아연, 및 원소 M(알루미늄, 갈륨, 이트륨, 또는 주석), 및 산소를 포함한다. 타깃은 다결정 구조를 갖는 영역 및 벽개면(劈開面)을 포함한다. 이 제작 방법에서는, 산소 및/또는 희가스를 포함하는 스퍼터링 가스를 퇴적 체임버에 공급한 후, 타깃과 기판 사이에 전위차를 줌으로써 타깃의 근방에 스퍼터링 가스의 이온을 포함하는 플라스마를 생성시킨다. 스퍼터링 가스의 이온이 전위차에 의하여 타깃을 향하여 가속된다. 스퍼터링 가스의 가속된 이온은 타깃과 충돌되어, 벽개면의 단부로부터 결합의 절단이 일어난다. 결합의 절단은 플라스마로부터 전하를 받을 때 촉진된다. 복수의 원소를 포함하는 화합물로 이루어진 복수의 결정성 평판 형상 입자, 타깃에 포함되는 원자, 및 타깃에 포함되는 원자의 집합체는 가속된 이온의 충돌에 의하여 타깃으로부터 분리된다. 복수의 평판 형상 입자는, 플라스마 내를 나는 동안에 산소 이온으로부터 음의 전하를 받고, 표면이 음으로 대전된다. 표면이 음으로 대전된 복수의 평판 형상 입자들 중 하나는 그 평면이 기판과 대향되어 기판 위에 퇴적된다. 표면이 음으로 대전된 복수의 평판 형상 입자들 중 다른 하나는, 표면이 음으로 대전된 복수의 평판 형상 입자들 중 하나와 반발하면서 기판 위의 표면이 음으로 대전된 복수의 평판 형상 입자들 중 하나와 떨어진 영역 위에 퇴적된다. 표면이 음으로 대전된 복수의 평판 형상 입자들 중 하나와, 표면이 음으로 대전된 복수의 평판 형상 입자들 중 다른 하나 사이의 간극에 원자 및 원자의 집합체가 들어간다. 원자 및 원자의 집합체는 가로 성장하여, 표면이 음으로 대전된 복수의 평판 형상 입자들 중 하나와, 표면이 음으로 대전된 복수의 평판 형상 입자들 중 다른 하나 사이의 간극을 채운다.
(8)본 발명의 일 형태는 기판 위의 표면이 음으로 대전된 복수의 평판 형상 입자들 중 하나의 a축 방향이, 기판 위의 표면이 음으로 대전된 복수의 평판 형상 입자들 중 다른 하나의 a축 방향과 상이한, (7)의 산화물의 제작 방법이다.
(9)본 발명의 일 형태는 산화물이 비정질 구조의 표면 위에 형성되는, (7) 또는 (8)의 산화물의 제작 방법이다.
신규 결정 구조를 갖는 산화물을 제공할 수 있다. 결정성이 높은 산화물을 제공할 수 있다. 불순물 농도가 낮은 산화물을 제공할 수 있다.
산화물을 반도체로서 사용한 반도체 장치를 제공할 수 있다. 산화물을 반도체로서 사용한 반도체 장치를 포함하는 모듈을 제공할 수 있다. 산화물을 반도체로서 사용한 반도체 장치를 포함하거나 또는 산화물을 반도체로서 사용한 반도체 장치를 포함하는 모듈을 포함하는 전자 기기를 제공할 수 있다.
전기 특성이 양호한 트랜지스터를 제공할 수 있다. 전기 특성이 안정적인 트랜지스터를 제공할 수 있다. 주파수 특성이 높은 트랜지스터를 제공할 수 있다. 오프 상태 전류가 낮은 트랜지스터를 제공할 수 있다. 상술한 트랜지스터들 중 어느 것을 포함하는 반도체 장치를 제공할 수 있다. 상기 반도체 장치를 포함하는 모듈을 제공할 수 있다. 상기 반도체 장치 또는 상기 모듈을 포함하는 전자 기기를 제공할 수 있다.
또한, 이들 효과의 기재는 다른 효과의 존재를 방해하지 않는다. 본 발명의 일 형태는 상술한 모든 효과를 반드시 가질 필요는 없다. 다른 효과는 명세서, 도면, 및 청구항 등의 기재로부터 명백해질 것이며 추출될 수 있다.
도 1은 CAAC-OS의 퇴적 방법을 도시한 것.
도 2의 (A) 내지 (C)는 InMZnO4의 결정 및 펠릿을 도시한 것.
도 3의 (A) 내지 (D)는 CAAC-OS의 퇴적 방법을 도시한 것.
도 4의 (A) 내지 (F)는 CAAC-OS의 퇴적 방법을 도시한 것.
도 5의 (A) 내지 (G)는 입자가 펠릿에 부착될 수 있는 위치를 도시한 것.
도 6의 (A) 내지 (G)는 입자가 펠릿에 부착될 수 있는 위치를 도시한 것.
도 7은 In-M-Zn 산화물의 조성을 설명하기 위한 삼각도.
도 8의 (A) 및 (B)는 스퍼터링 장치를 도시한 것.
도 9의 (A) 및 (B)는 스퍼터링 장치를 도시한 것.
도 10의 (A) 내지 (C)는 스퍼터링 장치를 도시한 것.
도 11은 스퍼터링 장치를 도시한 것.
도 12는 스퍼터링 장치를 도시한 것.
도 13의 (A) 및 (B)는 스퍼터링 장치를 도시한 것.
도 14는 퇴적 장치의 예를 도시한 상면도.
도 15의 (A) 내지 (C)는 각각 퇴적 장치의 예를 도시한 단면도.
도 16의 (A) 및 (B)는 nc-OS의 단면 TEM 이미지.
도 17의 (A) 및 (B)는 CAAC-OS의 단면 TEM 이미지.
도 18의 (A) 및 (B)는 nc-OS의 단면 TEM 이미지.
도 19의 (A) 및 (B)는 CAAC-OS의 단면 TEM 이미지.
도 20의 (A) 내지 (D)는 각각 펠릿 크기의 분포를 나타낸 것.
도 21의 (A) 및 (B)는 CAAC-OS의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지.
도 22의 (A) 및 (B)는 CAAC-OS의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지.
도 23의 (A) 내지 (D)는 육각형의 회전각을 얻는 방법을 도시한 것.
도 24의 (A) 내지 (E)는 CAAC-OS의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지.
도 25의 (A) 내지 (E)는 CAAC-OS의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지.
도 26의 (A) 내지 (E)는 CAAC-OS의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지.
도 27의 (A) 내지 (E)는 CAAC-OS의 평면 TEM 이미지 및 그 분석을 통하여 얻은 이미지.
도 28은 CAAC-OS의 평면 TEM 이미지의 분석을 통하여 얻은 이미지.
도 29의 (A) 내지 (D)는 CAAC-OS의 평면 TEM 이미지의 분석을 통하여 얻은 이미지, 및 변형률을 나타낸 그래프.
도 30의 (A) 내지 (E)는 보로노이 다이어그램을 형성하는 방법을 도시한 것.
도 31의 (A) 내지 (F)는 보로노이 다이어그램 및 보로노이 영역의 형상의 비율을 나타낸 그래프.
도 32는 CAAC-OS의 평면 TEM 이미지.
도 33은 CAAC-OS의 전자 회절 패턴을 나타낸 것.
도 34는 CAAC-OS의 전자 회절 패턴을 나타낸 것.
도 35는 CAAC-OS의 단면 TEM 이미지.
도 36은 CAAC-OS의 전자 회절 패턴을 나타낸 것.
도 37은 CAAC-OS의 전자 회절 패턴을 나타낸 것.
도 38의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 상면도 및 단면도.
도 39의 (A) 내지 (F)는 본 발명의 일 형태에 따른 트랜지스터를 각각 도시한 단면도.
도 40의 (A) 내지 (F)는 본 발명의 일 형태에 따른 트랜지스터를 각각 도시한 단면도.
도 41은 본 발명의 일 형태에 따른 산화물 반도체를 포함하는 영역의 밴드도.
도 42의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 상면도 및 단면도.
도 43의 (A) 내지 (F)는 본 발명의 일 형태에 따른 트랜지스터를 각각 도시한 단면도.
도 44의 (A) 내지 (F)는 본 발명의 일 형태에 따른 트랜지스터를 각각 도시한 단면도.
도 45의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 회로도.
도 46의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 47의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 48의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 49의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 회로도.
도 50의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 51의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 52의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 53의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 상면도.
도 54의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 블록도.
도 55의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 단면도.
도 56의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 단면도.
도 57의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 각각 도시한 단면도.
도 58의 (A1), (A2), (A3), (B1), (B2), 및 (B3)은 본 발명의 일 형태에 따른 반도체 장치를 도시한 사시도 및 단면도.
도 59는 본 발명의 일 형태에 따른 반도체 장치를 도시한 블록도.
도 60은 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도.
도 61의 (A) 내지 (C)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도, 상면도, 및 단면도.
도 62는 본 발명의 일 형태에 따른 반도체 장치를 도시한 단면도.
도 63의 (A) 및 (B)는 본 발명의 일 형태에 따른 반도체 장치를 도시한 회로도 및 단면도.
도 64의 (A) 내지 (F)는 본 발명의 일 형태에 따른 전자 기기를 각각 도시한 사시도.
이하에서, 본 발명의 실시형태 및 실시예에 대하여 도면을 참조하여 자세히 설명한다. 그러나, 본 발명은 이하의 기재에 한정되지 않고, 여기에 개시된 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자에 의하여 쉽게 이해된다. 또한, 본 발명은 실시형태 및 실시예의 기재에 한정하여 해석되지 않는다. 본 발명의 구조를 도면을 참조하여 설명하는 데 있어서, 상이한 도면 중 같은 부분에는 공통의 부호를 사용한다. 또한, 비슷한 부분에는 같은 해치 패턴을 적용하고, 그 비슷한 부분을 부호로 나타내지 않는 경우가 있다. 상이한 부호에 의하여 나타내어지는 구성 요소의 기재를 참조하는 경우, 이 구성 요소의 두께, 구성, 구조, 또는 형상 등의 기재를 적절히 사용할 수 있다.
또한, 도면에서의 크기, 막(층) 두께, 또는 영역은 간략화를 위하여 과장되어 있는 경우가 있다.
본 명세서에서, "막" 및 "층"이라는 용어는 서로 교체될 수 있다.
전압이란 어떤 전위와 기준 전위(예를 들어, 소스 전위 또는 접지 전위(GND)) 간의 전위차를 말하는 경우가 많다. 전압을 전위라고 할 수 있고, 그 반대도 마찬가지이다. 또한, 일반적으로 전위(전압)는 상대적인 것이며, 어떤 전위에 대한 상대적인 양에 따라 정해진다. 따라서, "접지 전위" 등으로 표기되는 전위가 반드시 0V인 것은 아니다. 예를 들어, 회로에서 가장 낮은 전위를 "접지 전위"라고 표기하여도 좋다. 또는, 회로에서 중간 정도의 전위를 "접지 전위"라고 표기하여도 좋다. 이들 경우에는, 그 전위를 기준으로 하여 양의 전위 및 음의 전위가 설정된다.
"제 1" 및 "제 2"와 같은 서수사는 편의상 사용되는 것이며, 공정 순서 또는 층의 적층 순서를 나타내지 않는다. 따라서, 예를 들어, "제 1"이라는 용어를 "제 2" 또는 "제 3" 등의 용어로 적절히 바꿀 수 있다. 또한, 본 명세서 등에서 서수사는 본 발명의 일 형태를 특정하는 서수사와 일치하지 않는 경우가 있다.
또한, "반도체"는 예를 들어, 도전성이 충분히 낮을 때, "절연체"의 특성을 포함하는 경우가 있다. 또한, "반도체" 및 "절연체"는, "반도체"와 "절연체"의 경계가 명백하지 않기 때문에, 서로를 엄격히 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서의 "반도체"를 "절연체"라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서의 "절연체"를 "반도체"라고 부를 수 있는 경우가 있다.
또한, "반도체"는 예를 들어, 도전성이 충분히 높을 때, "도전체"의 특성을 포함하는 경우가 있다. 또한, "반도체" 및 "도전체"는, "반도체"와 "도전체"의 경계가 명백하지 않기 때문에, 서로를 엄격히 구별할 수 없는 경우가 있다. 따라서, 본 명세서에서의 "반도체"를 "도전체"라고 부를 수 있는 경우가 있다. 마찬가지로, 본 명세서에서의 "도전체"를 "반도체"라고 부를 수 있는 경우가 있다.
또한, 반도체의 불순물이란, 예를 들어, 반도체의 주성분 외의 원소를 말한다. 예를 들어, 농도가 0.1atomic% 미만의 원소는 불순물로서 간주한다. 불순물이 포함되면, DOS(density of states)가 반도체에 형성되거나, 캐리어 이동도가 저하되거나, 또는 결정성이 저하되는 경우가 있다. 반도체가 산화물 반도체인 경우, 반도체의 특성을 변화시키는 불순물의 예에는, 1족 원소, 2족 원소, 14족 원소, 15족 원소, 및 주성분 외의 전이 금속이 포함되고, 구체적으로는 예를 들어, 수소(물에 포함됨), 리튬, 소듐, 실리콘, 붕소, 인, 탄소, 및 질소가 있다. 산화물 반도체의 경우, 수소 등의 불순물이 들어감으로써 산소 빈자리가 형성될 수 있다. 반도체가 실리콘층인 경우, 반도체의 특성을 변화시키는 불순물의 예에는, 산소, 수소를 제외한 1족 원소, 2족 원소, 13족 원소, 및 15족 원소가 포함된다.
본 명세서에서, "A가 농도 B의 영역을 갖는다"라는 구(句)는 예를 들어, "A의 어떤 영역의 전체 영역의 깊이 방향의 농도가 B이다", "A의 어떤 영역의 깊이 방향의 평균 농도가 B이다", "A의 어떤 영역의 깊이 방향의 농도의 중앙값이 B이다", "A의 어떤 영역의 깊이 방향의 농도의 최대값이 B이다", "A의 어떤 영역의 깊이 방향의 농도의 최소값이 B이다", "A의 어떤 영역의 깊이 방향의 농도의 수렴값이 B이다", 및 "확실할 것 같은 값이 측정에서 얻어지는 A의 어떤 영역의 농도가 B이다"를 포함한다.
본 명세서에서, "A가 크기 B, 길이 B, 두께 B, 폭 B, 또는 거리 B의 영역을 갖는다"라는 구는 예를 들어, "A의 어떤 영역의 전체 영역의 크기, 길이, 두께, 폭, 또는 거리가 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 평균값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 중앙값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 최대값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 최소값이 B이다", "A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리의 수렴값이 B이다", 및 "확실할 것 같은 값이 측정에서 얻어지는 A의 어떤 영역의 크기, 길이, 두께, 폭, 또는 거리가 B이다"를 포함한다.
또한, 채널 길이란, 예를 들어, 트랜지스터의 상면도에서, 반도체(또는 트랜지스터가 온일 때 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩하는 영역, 또는 채널이 형성되는 영역에서의 소스(소스 영역 또는 소스 전극)와 드레인(드레인 영역 또는 드레인 전극) 사이의 거리를 말한다. 하나의 트랜지스터에서, 모든 영역의 채널 길이가 반드시 같지는 않다. 바꿔 말하면, 하나의 트랜지스터의 채널 길이는 하나의 값에 한정되지 않는 경우가 있다. 따라서, 본 명세서에서, 채널 길이는 채널이 형성되는 영역에서의 어느 하나의 값, 최대값, 최소값, 또는 평균값이다.
채널 폭이란, 예를 들어, 반도체(또는 트랜지스터가 온일 때 반도체에서 전류가 흐르는 부분)와 게이트 전극이 서로 중첩하는 영역, 또는 채널이 형성되는 영역에서 소스와 드레인이 서로 대향하는 부분의 길이를 말한다. 하나의 트랜지스터에서, 모든 영역의 채널 폭이 반드시 같지는 않다. 바꿔 말하면, 하나의 트랜지스터의 채널 폭은 하나의 값에 한정되지 않는 경우가 있다. 따라서, 본 명세서에서, 채널 폭은 채널이 형성되는 영역에서의 어느 하나의 값, 최대값, 최소값, 또는 평균값이다.
또한, 트랜지스터의 구조에 따라서는, 채널이 실제로 형성되는 영역에서의 채널 폭(이하, 실효적인 채널 폭이라고 함)이 트랜지스터의 상면도에 나타나는 채널 폭(이하, 외견상 채널 폭이라고 함)과 상이한 경우가 있다. 예를 들어, 입체적인 구조를 갖는 트랜지스터에서는, 실효적인 채널 폭이 트랜지스터의 상면도에 나타나는 외견상 채널 폭보다 크고, 그 영향을 무시할 수 없는 경우가 있다. 예를 들어, 입체적인 구조를 갖는 소형화된 트랜지스터에서는, 반도체의 측면에 형성되는 채널 형성 영역의 비율이 증가되는 경우가 있다. 이 경우, 채널이 실제로 형성될 때 얻어지는 실효적인 채널 폭이, 상면도에 나타나는 외견상 채널 폭보다 크다.
입체적인 구조를 갖는 트랜지스터에서는, 실효적인 채널 폭을 측정하기가 어려운 경우가 있다. 예를 들어, 설계값으로부터의 실효적인 채널 폭의 추산에는, 반도체의 형상을 알고 있다는 가정이 필요하다. 따라서, 반도체의 형상을 정확히 모르는 경우에는, 실효적인 채널 폭을 정확하게 측정하기 어렵다.
따라서, 본 명세서에서는, 트랜지스터의 상면도에 있어서 반도체와 게이트 전극이 서로 중첩하는 영역에서, 소스와 드레인이 서로 대향하는 부분의 길이인 외견상 채널 폭을 SCW(surrounded channel width)라고 하는 경우가 있다. 또한, 본 명세서에서, "채널 폭"이라는 용어를 단순히 사용하는 경우에는, SCW 및 외견상 채널 폭을 나타낼 수 있다. 또는, 본 명세서에서, "채널 폭"이라는 용어를 단순히 사용하는 경우에는, 실효적인 채널 폭을 나타낼 수 있다. 또한, 채널 길이, 채널 폭, 실효적인 채널 폭, 외견상 채널 폭, 및 SCW 등의 값은 단면 TEM 이미지 등을 취득하고 분석함으로써 정해질 수 있다.
또한, 트랜지스터의 전계 효과 이동도 및 채널 폭당 전류값 등을 계산에 의하여 얻는 경우, SCW를 계산에 사용할 수 있다. 이 경우, 값은 실효적인 채널 폭을 사용하여 계산한 것과는 상이할 수 있다.
또한, 본 명세서에서, "A는 단부가 B의 단부를 넘어 연장되어 있는 형상을 갖는다"라는 기재는 예를 들어, 상면도 또는 단면도에서 A의 단부들 중 적어도 하나가 B의 단부들 중 적어도 하나보다 외측에 위치하는 경우를 나타낼 수 있다. 따라서, 예를 들어, "A는 단부가 B의 단부를 넘어 연장되어 있는 형상을 갖는다"라는 기재를, "상면도에서 A의 하나의 단부는 B의 하나의 단부보다 외측에 위치한다"라고 읽을 수 있다.
본 명세서에서, "평행"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 -10° 이상 10° 이하임을 나타내기 때문에, 그 각도가 -5° 이상 5° 이하인 경우도 포함한다. "실질적으로 평행"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 -30° 이상 30° 이하임을 나타낸다. "수직"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 80° 이상 100° 이하임을 나타내기 때문에, 그 각도가 85° 이상 95° 이하인 경우도 포함한다. "실질적으로 수직"이라는 용어는 두 개의 직선 사이에 형성되는 각도가 60° 이상 120° 이하임을 나타낸다.
본 명세서에서, 삼방정계 및 능면체정계(rhombohedral crystal system)는 육방정계에 포함된다.
본 명세서에서, "반도체"라는 용어를 "산화물 반도체"라고 할 수 있다. 반도체로서는, 실리콘 또는 저마늄 등의 14족 반도체; 탄소화 실리콘, 저마늄 실리사이드, 비소화 갈륨, 인화 인듐, 셀레늄화 아연, 황화 카드뮴, 또는 산화물 반도체 등의 화합물 반도체; 또는 유기 반도체를 사용할 수 있다.
본 명세서에서, "산화물"이라는 용어를 "산화물 반도체", "산화물 절연체", 또는 "산화물 도전체"라고 할 수 있다.
<퇴적 방법>
스퍼터링법을 사용한 CAAC-OS의 퇴적 모델의 예에 대하여 이하에 설명한다.
도 1에 도시된 바와 같이, 타깃(230)이 퇴적 체임버에 제공된다. 타깃(230)은 백킹 플레이트(backing plate)(210)에 부착되어 있다. 백킹 플레이트(210)를 개재(介在)하여 타깃(230)과 중첩되도록 마그넷(250)이 배치된다. 퇴적 체임버는 대부분이 퇴적 가스(예를 들어, 산소, 아르곤, 또는 산소를 5volume% 이상 포함하는 혼합 가스)로 채워져 있고, 퇴적 체임버의 압력은 0.01Pa 이상 100Pa 이하, 바람직하게는 0.1Pa 이상 10Pa 이하로 제어된다. 여기서, 타깃(230)에 일정한 값 이상의 전압을 인가함으로써 방전이 시작되고, 플라스마가 관찰될 수 있다. 마그넷(250)의 자기장은 타깃(230) 근방에 고밀도 플라스마 영역을 형성한다. 고밀도 플라스마 영역에서는 퇴적 가스가 이온화되어, 이온(201)이 발생된다. 마그넷의 자기장을 이용함으로써 퇴적 속도를 높이는 스퍼터링법을 마그네트론 스퍼터링법이라고 한다. 이온(201)의 예에는 산소의 양이온(O＋) 및 아르곤의 양이온(Ar＋)이 포함된다.
여기서, 타깃(230)은 복수의 결정립을 포함하는 다결정 구조를 갖는다. 벽개면이 결정립 중 어느 것에 존재한다. 도 2의 (A)는 타깃(230)에 포함되는 InMZnO4(M은 알루미늄, 갈륨, 이트륨, 또는 주석 등의 원소)의 결정 구조를 예로서 나타낸 것이다. 또한, 도 2의 (A)는 b축에 평행한 방향으로부터 관찰된 InMZnO4의 결정 구조를 도시한 것이다. InMZnO4의 결정에서는, 산소 원자가 음으로 대전됨으로써, 두 개의 인접한 M-Zn-O층 사이에 척력(斥力)이 발생한다. 따라서, InMZnO4 결정은 두 개의 인접한 M-Zn-O층 사이에 벽개면을 갖는다.
고밀도 플라스마 영역에서 발생한 이온(201)은, 전계에 의하여 타깃(230) 측으로 가속되어, 타깃(230)과 충돌된다. 이때, 평판 형상 또는 펠릿 형상의 스퍼터링 입자인 펠릿(200)이 벽개면으로부터 분리된다. 또한, 펠릿(200)의 분리에 따라, 입자(203)가 타깃(230)으로부터 스퍼터링된다. 입자(203)는 각각 하나의 원자 또는 몇 개의 원자의 집합체를 갖는다. 따라서, 입자(203)를 원자 입자(atomic particles)라고 할 수 있다.
타깃의 표면에서의 벽개에 대하여 도 3의 (A) 내지 (D)의 단면도를 참조하여 설명한다. 도 3의 (A)는 벽개면(파선으로 나타냄)을 갖는 타깃(230)의 단면도이다. 이온(201)이 타깃(230)과 충돌하면, 벽개면의 단부로부터 결합이 순차적으로 절단된다(도 3의 (B) 참조). 벽개된 면들은 극성이 같은 전하의 존재에 의하여 서로 반발한다. 이러한 이유로, 한 번 결합이 절단되면 재결합은 일어나지 않는다. 전하에 의한 반발이 진행되면, 결합이 절단된 영역이 서서히 확대된다(도 3의 (C) 참조). 결국, 펠릿(200)은 타깃(230)으로부터 분리된다(도 3의 (D) 참조). 펠릿(200)은 도 2의 (A)에 도시된 어느 두 개의 인접한 벽개면들 사이의 부분에 상당한다. 따라서, 펠릿(200)을 관찰하면, 그 단면은 도 2의 (B)에 도시된 바와 같고, 그 상면은 도 2의 (C)에 도시된 바와 같다. 또한, 펠릿(200)의 구조는 이온(201)의 충돌의 충격에 의하여 왜곡될 수 있다.
펠릿(200)은 삼각형의 평면, 예를 들어 정삼각형의 평면을 갖는 평판 형상(펠릿 형상)의 스퍼터링 입자이다. 또는, 펠릿(200)은 육각형의 평면, 예를 들어 정육각형의 평면을 갖는 평판 형상(펠릿 형상)의 스퍼터링 입자이다. 그러나, 펠릿(200)의 평평한 평면의 형상은 삼각형 또는 육각형에 한정되지 않는다. 예를 들어, 평평한 평면이 두 개 이상의 삼각형이 조합되어 형성된 형상을 가져도 좋다. 예를 들어, 평평한 평면은 두 개의 삼각형(예를 들어, 정삼각형)이 조합됨으로써 형성되는 사각형(예를 들어, 마름모)일 수 있다.
펠릿(200)의 두께는 퇴적 가스의 종류 등에 따라 결정된다. 펠릿(200)의 두께는 예를 들어, 0.4nm 이상 1nm 이하, 바람직하게는 0.6nm 이상 0.8nm 이하이다. 또한, 펠릿(200)의 폭은 예를 들어, 1nm 이상 100nm 이하, 바람직하게는 2nm 이상 50nm 이하이고, 더 바람직하게는 3nm 이상 30nm 이하이다.
펠릿(200)의 표면은 펠릿(200)이 플라스마로부터 전하를 받을 때 음 또는 양으로 대전될 수 있다. 예를 들어, 펠릿(200)이 플라스마 내의 O2 -로부터 음의 전하를 받는 경우에는, 펠릿(200)의 표면의 산소 원자가 음으로 대전된다. 입자(203)가 플라스마 내에서 펠릿(200)의 측면에 부착 및 결합될 때, 가로 성장이 일어날 수 있다.
플라스마를 통과한 펠릿(200) 및 입자(203)는 기판(220)의 표면에 도달된다. 또한, 입자(203)는 질량이 작기 때문에, 이의 일부는 진공 펌프 등에 의하여 외부로 배출된다.
여기서, 기판(220)의 표면의 펠릿(200) 및 입자(203)의 퇴적에 대하여 도 4의 (A) 내지 (F)를 참조하여 설명한다.
먼저, 첫 번째 펠릿(200)이 기판(220)에 퇴적된다. 펠릿(200)은 평판 형상을 갖기 때문에, 평면이 기판(220)의 표면과 대향되도록 퇴적된다. 이때, 펠릿(200)의 기판(220) 측의 표면의 전하가 기판(220)을 통하여 없어진다.
다음으로, 두 번째 펠릿(200)이 기판(220)에 도달된다. 첫 번째 펠릿(200)의 표면 및 두 번째 펠릿(200)의 표면이 대전되어 있기 때문에, 이들은 서로 반발한다. 결과적으로, 두 번째 펠릿(200)은 첫 번째 펠릿(200) 위에 퇴적되는 것을 피하고, 첫 번째 펠릿(200)으로부터 조금 떨어지도록 평면이 기판(220)의 표면과 대향하여 퇴적된다. 이를 반복함으로써, 하나의 층의 두께를 갖도록 수많은 펠릿(200)이 기판(220)의 표면에 퇴적된다. 인접한 펠릿들(200) 사이에는 펠릿(200)이 퇴적되지 않은 영역이 생긴다(도 4의 (A) 참조).
그리고, 플라스마로부터 에너지를 받은 입자(203)가 기판(220)의 표면에 도달된다. 입자(203)는 펠릿(200)의 표면 등 활성 영역에는 퇴적될 수 없다. 이러한 이유로, 입자(203)는 펠릿(200)이 퇴적되지 않은 영역으로 이동하고, 펠릿(200)의 측면에 부착된다. 입자(203)의 유효한 결합수가 플라스마로부터 받은 에너지에 의하여 활성화되기 때문에, 입자(203)는 펠릿(200)과 화학적으로 결합되어 가로 성장 부분(202)을 형성한다(도 4의 (B) 참조). 그리고, 가로 성장 부분(202)이 가로 성장하여, 펠릿들(200)이 서로 고정된다(도 4의 (C) 참조). 이러한 식으로, 가로 성장 부분(202)은 펠릿(200)이 퇴적되지 않은 영역을 채울 때까지 형성된다. 이 메커니즘은 원자층 퇴적(ALD: atomic layer deposition)법의 퇴적 메커니즘과 비슷하다.
퇴적된 펠릿들(200)이 상이한 방향으로 배향되는 경우에도, 입자(203)가 가로 성장하여 펠릿들(200) 사이의 간극을 채우기 때문에, 명확한 결정립계가 형성되지 않는다. 또한, 펠릿들(200) 사이의 연결을 입자(203)가 원활하게 하기 때문에, 단결정 및 다결정 구조와는 상이한 결정 구조가 형성된다. 바꿔 말하면, 미세한 결정 영역들(펠릿들(200)) 사이에 왜곡을 포함하는 결정 구조가 형성된다. 결정 영역들 사이의 간극을 채우는 영역은 왜곡된 결정 영역이기 때문에, 이 영역이 비정질 구조를 갖는다고 말하는 것은 적절하지 않을 것이다.
다음으로, 새로운 펠릿(200)이, 평면이 기판(220)의 표면과 대향하도록 퇴적된다(도 4의 (D) 참조). 그 후, 펠릿(200)이 퇴적되지 않은 영역을 채우도록 입자(203)가 퇴적됨으로써, 가로 성장 부분(202)이 형성된다(도 4의 (E) 참조). 이러한 식으로, 입자(203)가 펠릿(200)의 측면에 부착되고 가로 성장 부분(202)이 가로 성장함으로써, 두 번째 층의 펠릿들(200)이 서로 고정된다(도 4의 (F) 참조). m번째 층(m은 2 이상의 정수(整數))가 형성될 때까지 퇴적은 계속되고, 결과적으로 적층 박막 구조가 형성된다.
펠릿(200)의 퇴적 방법은 기판(220)의 표면 온도 등에 따라 변화된다. 예를 들어, 기판(220)의 표면 온도가 높으면, 기판(220)의 표면에서 펠릿(200)의 마이그레이션이 일어난다. 결과적으로, 입자(203) 없이 서로 직접 연결되는 펠릿(200)의 비율이 증가됨으로써, 배향성이 더 높은 CAAC-OS가 만들어진다. CAAC-OS의 퇴적을 위한 기판(220)의 표면 온도는 100℃ 이상 500℃ 미만, 바람직하게는 140℃ 이상 450℃ 미만, 더 바람직하게는 170℃ 이상 400℃ 미만이다. 따라서, 8세대 이상의 대형 기판을 기판(220)으로서 사용할 때도 CAAC-OS의 퇴적으로 인한 휘어짐 등은 거의 일어나지 않는다.
한편, 기판(220)의 표면 온도가 낮으면, 펠릿(200)의 마이그레션은 기판(220)에서 일어나기 어렵다. 결과적으로, 펠릿(200)이 적층되어 배향성이 낮은 nc-OS(nanocrystalline oxide semiconductor) 등이 형성된다. nc-OS에서, 펠릿(200)은 음으로 대전되기 때문에, 펠릿들(200)은 일정한 간극을 두고 퇴적될 가능성이 있다. 따라서, nc-OS는 배향성이 낮지만 어느 정도 규칙성을 갖기 때문에, 비정질 산화물 반도체보다 치밀한 구조를 갖는다.
CAAC-OS에서 펠릿들 사이의 간극이 매우 작을 때, 이들 펠릿이 하나의 큰 펠릿을 형성할 수 있다. 큰 펠릿의 내부는 단결정 구조를 갖는다. 예를 들어, 펠릿의 크기는 위에서 봤을 때 10nm 이상 200nm 이하, 15nm 이상 100nm 이하, 또는 20nm 이상 50nm 이하일 수 있다.
이러한 퇴적 모델에 따라, 펠릿이 기판의 표면에 퇴적되는 것으로 생각된다. CAAC-OS는 형성 표면이 결정 구조를 갖지 않더라도 퇴적될 수 있다. 이것은 에피택셜(epitaxial) 성장과는 상이한 성장 메커니즘인 상술한 퇴적 모델의 타당성이 높다는 것을 나타낸다. 또한, 상술한 퇴적 모델을 갖기 때문에, 대형 유리 기판 등 위에도 CAAC-OS 또는 nc-OS의 균일한 막을 형성할 수 있다. 예를 들어, 기판의 표면(형성 표면)이 비정질 구조(예를 들어, 비정질 산화 실리콘)을 갖더라도, CAAC-OS를 형성할 수 있다.
또한, 기판의 표면(형성 표면)이 요철 형상을 갖더라도, 펠릿은 그 형상을 따라 배열된다.
상술한 퇴적 모델에 의하여 결정성이 높은 CAAC-OS는 이하의 방식으로 형성될 수 있다고 시사된다: 평균 자유 행정(mean free path)을 길게 하기 위하여 퇴적을 고진공에서 수행하고, 기판 근방에서의 손상을 저감시키기 위하여 플라스마 에너지를 약하게 하고, 그리고 형성 표면에 열 에너지를 가하여 플라스마로 인한 손상을 퇴적 중에 보수한다.
상기는 평판 형상의 펠릿의 경우에 대한 설명이다. 한편, 예를 들어 폭이 작은 입방체 펠릿 또는 원주형 펠릿의 경우, 기판의 표면에 도달된 펠릿은 다양한 방향으로 배향된다. 그리고, 펠릿의 배향이 다양한 상태에서, 퇴적된 펠릿의 측면에 입자가 부착되고, 가로 성장 부분이 가로 성장한다. 얻어지는 박막의 결정 배향성은 균일하지 않을 수 있다.
상술한 퇴적 모델은, 타깃이 복수의 결정립을 갖는 복합 산화물의 다결정 구조(In-M-Zn 산화물 등)를 갖고, 이 결정립 중 어느 것이 벽개면을 갖는 경우뿐만 아니라, 예를 들어, 산화 인듐, 원소 M의 산화물, 및 산화 아연을 포함하는 혼합물의 타깃을 사용한 경우에도 사용될 수 있다.
혼합물의 타깃에는 벽개면이 없기 때문에, 스퍼터링에 의하여 타깃으로부터 원자 입자가 분리된다. 퇴적 중에는, 플라스마의 고전계 영역이 타깃 근방에 형성된다. 플라스마의 고전계 영역에 의하여, 타깃으로부터 분리된 원자 입자는 서로 고정되어 가로 성장한다. 예를 들어, 원자 입자인 인듐 원자가 서로 고정되고 가로 성장하여 In-O층으로 이루어지는 나노 결정이 되고 나서, 나노 결정 In-O층을 보완하도록 나노 결정 In-O층 위 및 아래에 M-Zn-O층이 결합된다. 이러한 식으로, 혼합물의 타깃을 사용한 경우에도 펠릿이 형성될 수 있다. 따라서, 상술한 퇴적 모델은 혼합물의 타깃을 사용하는 경우에도 적용될 수 있다.
또한, 플라스마의 고전계 영역이 타깃 근방에 형성되지 않는 경우에는, 타깃으로부터 분리된 원자 입자만이 기판 표면에 퇴적된다. 이러한 경우에는, 원자 입자의 가로 성장이 기판 표면에서 일어날 수 있다. 그러나, 원자 입자의 배향은 같지 않기 때문에, 얻어지는 박막의 결정 배향성은 균일하지 않다. 결과적으로, nc-OS 등이 얻어진다.
<가로 성장>
이하의 기재는 입자(203)가 펠릿(200)에 가로로 부착(결합 또는 흡착)될 때, 가로 성장이 일어나는 것을 설명하는 것이다.
도 5의 (A) 내지 (E) 각각은 펠릿(200)의 구조, 및 금속 이온이 부착될 수 있는 위치를 도시한 것이다. 펠릿(200)으로서 추정되는 모델은 일정한 화학량론적 조성을 갖는 InMZnO4 결정 구조로부터 추출된 84개의 원자를 갖는 클러스터 모델이다. 또한, 이하의 기재는 원소 M을 갈륨이라고 가정하고 있다. 도 5의 (F)는 c축에 평행한 방향에서 본 펠릿(200)의 구조를 도시한 것이다. 도 5의 (G)는 a축에 평행한 방향에서 본 펠릿(200)의 구조를 도시한 것이다.
금속 이온이 부착될 수 있는 위치를 위치 A, 위치 B, 위치 a, 위치 b, 및 위치 c로서 표기하였다. 위치 A는 펠릿(200) 상면에서, 하나의 갈륨 원자와 두 개의 아연 원자로 둘러싸인 격자 간 사이트의 상방이다. 위치 B는 펠릿(200) 상면에서, 두 개의 갈륨 원자와 하나의 아연 원자로 둘러싸인 격자 간 사이트의 상방이다. 위치 a는 펠릿(200)의 측면의 인듐 사이트에 있다. 위치 b는 펠릿(200)의 측면에서의 In-O층과 Ga-Zn-O층 사이의 격자 간 사이트에 있다. 위치 c는 펠릿(200)의 측면의 갈륨 사이트에 있다.
가정된 위치(위치 A, 위치 B, 위치 a, 위치 b, 또는 위치 c)에 금속 이온이 배치된 각 경우의 상대 에너지를 제 1 원리 계산으로부터 추정하였다. 이 계산에는 제 1 원리 계산 소프트웨어 VASP(Vienna Ab initio Simulation Package)를 사용하였다. 교환 상관 퍼텐셜(exchange-correlation potential)에는 PBE(Perdew-Burke-Ernzerhof)형 GGA(generalized gradient approximation)를 사용하고, 이온 퍼텐셜에는 PAW(projector augmented wave)법을 사용하였다. 컷 오프 에너지는 400eV이고, Γ만의 K점 샘플링을 사용하였다. 이하의 표는 위치 A, 위치 B, 위치 a, 위치 b, 및 위치 c에 인듐 이온(In3 +), 갈륨 이온(Ga3 +), 및 아연 이온(Zn2+)을 배치한 경우의 상대 에너지를 나타낸 것이다. 또한, 상대 에너지는 계산한 모델 중 가장 에너지가 낮은 모델의 에너지를 0eV로 설정한 조건하에서의 상대값이다.
[표 1]
Figure pct00001
어느 금속 이온도 펠릿(200) 상면보다 측면에 부착되기 쉽다는 것을 알았다. 또한, 인듐 이온에 더하여 아연 이온도 위치 a의 인듐 사이트에 가장 부착되기 쉽다는 것을 알았다.
펠릿(200)에 대한 산소 이온(O2 -)의 부착 용이성을 조사하였다. 도 6의 (A) 내지 (E)는 각각 펠릿(200)의 구조, 및 산소 이온이 부착될 수 있는 위치를 도시한 것이다. 도 6의 (F)는 c축에 평행한 방향으로부터 본 펠릿(200)의 구조를 도시한 것이다. 도 6의 (G)는 b축에 평행한 방향으로부터 본 펠릿(200)의 구조를 도시한 것이다.
산소 이온이 부착될 수 있는 위치를 위치 C, 위치 D, 위치 d, 위치 e, 및 위치 f로서 표기하였다. 위치 C에서는, 산소 이온이 펠릿(200) 상면의 갈륨과 결합된다. 위치 D에서는, 산소 이온이 펠릿(200) 상면의 아연과 결합된다. 위치 d에서는, 산소 이온이 펠릿(200)의 측면의 인듐과 결합된다. 위치 e에서는, 산소 이온이 펠릿(200)의 측면의 갈륨과 결합된다. 위치 f에서는, 산소 이온이 펠릿(200)의 측면의 아연과 결합된다.
가정된 위치(위치 C, 위치 D, 위치 d, 위치 e, 또는 위치 f)에 산소 이온이 배치된 각 경우의 상대 에너지를 제 1 원리 계산으로부터 추정하였다. 이하의 표는 위치 C, 위치 D, 위치 d, 위치 e, 및 위치 f에 산소 이온(O2 -)을 배치한 경우의 상대 에너지를 나타낸 것이다.
[표 2]
Figure pct00002
산소 이온도 펠릿(200) 상면보다 측면에 부착되기 쉽다는 것을 알았다.
상기에 따르면, 펠릿(200)에 근접한 입자(203)는 펠릿(200)의 측면에 우선적으로 부착된다. 이에 의하여, 입자(203)가 펠릿(200)의 측면에 부착될 때 펠릿(200)의 가로 성장이 일어나는 퇴적 모델은 타당성이 높다는 것이 시사된다.
<조성>
In-M-Zn 산화물의 조성에 대하여 이하에 설명한다. 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등이다. 원소 M으로서 사용할 수 있는 다른 원소는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 및 텅스텐 등이다.
도 7은 꼭짓점들이 In, M, 및 Zn을 나타내는 삼각도이다. 도면에서, [In]은 In의 원자 농도를 의미하고, [M]은 원소 M의 원자 농도를 의미하고, [Zn]은 Zn의 원자 농도를 의미한다.
In-M-Zn 산화물의 결정은 호말러거스 구조를 갖는 것이 알려져 있고, InMO3(ZnO) m (m은 자연수)으로 나타내어진다. In과 M은 교체될 수 있기 때문에, 결정을 In1 +α M 1 -αO3(ZnO) m 으로 나타낼 수도 있다. 이 조성은 [In]:[M]:[Zn]=1+α:1-α:1, [In]:[M]:[Zn]=1+α:1-α:2, [In]:[M]:[Zn]=1+α:1-α:3, [In]:[M]:[Zn]=1+α:1-α:4, 및 [In]:[M]:[Zn]=1+α:1-α:5로 표기된 파선 중 어느 것으로 나타내어진다. 또한, 파선 상의 굵은 선은 예를 들어, 원료로서의 산화물을 혼합하고, 1350℃에서 소성을 수행하여 고용체가 될 수 있는 조성을 나타낸다.
따라서, 산화물이, 고용체가 될 수 있는 상술한 조성과 비슷한 조성을 가질 때, 결정성이 증가될 수 있다. In-M-Zn 산화물이 스퍼터링법에 의하여 퇴적되는 경우, 타깃의 조성이 퇴적된 막의 조성과 달라질 수 있다. 예를 들어, 원자수비가 1:1:1, 1:1:1.2, 3:1:2, 4:2:4.1, 1:3:2, 1:3:4, 또는 1:4:5인 In-M-Zn 산화물을 타깃으로서 사용하면, 막의 원자수비는 1:1:0.7(약 1:1:0.5 내지 1:1:0.9), 1:1:0.9(약 1:1:0.8 내지 1:1:1.1), 3:1:1.5(약 3:1:1 내지 3:1:1.8), 4:2:3(약 4:2:2.6 내지 4:2:3.6), 1:3:1.5(약 1:3:1 내지 1:3:1.8), 1:3:3(약 1:3:2.5 내지 1:3:3.5), 또는 1:4:4(약 1:4:3.4 내지 1:4:4.4)가 된다. 따라서, 원하는 조성을 갖는 막을 얻기 위해서는, 조성의 변화를 고려하여 타깃의 조성을 선택할 수 있다. 본 실시형태에서 설명하는 스퍼터링 장치는, 타깃의 조성과 퇴적될 막의 조성의 차이를 저감시킬 수 있다.
<스퍼터링 장치>
본 발명의 일 형태에 따른 평행 평판 형상 스퍼터링 장치 및 대향 타깃 스퍼터링 장치에 대하여 이하에 설명한다. 나중에 설명하지만, 대향 타깃 스퍼터링 장치를 사용한 퇴적은 형성 표면에 대한 손상이 적어지기 때문에, 결정성이 높은 막의 형성이 용이해진다. 이러한 이유로, CAAC-OS의 퇴적에는 대향 타깃 스퍼터링 장치를 사용하는 것이 바람직한 경우가 있다. 이하의 스퍼터링 장치에 대한 기재는, 이해를 쉽게 하기 위하여 또는 퇴적 중의 동작을 설명하기 위하여, 기판 및 타깃 등이 제공되는 것을 전제로 한다. 또한, 기판 및 타깃 등은 사용자에 의하여 제공되기 때문에, 본 발명의 일 형태에 따른 스퍼터링 장치는 반드시 기판 및 타깃을 포함하는 것은 아니다.
평행 평판 형상 스퍼터링 장치를 사용한 퇴적을 PESP(parallel electrode sputtering)라고 할 수도 있고, 대향 타깃 스퍼터링 장치를 사용한 퇴적을 VDSP(vapor deposition sputtering)라고 할 수도 있다.
도 8의 (A)는 평행 평판 형상 스퍼터링 장치의 퇴적 체임버(101)의 단면도이다. 도 8의 (A)의 퇴적 체임버(101)는 타깃 홀더(120), 백킹 플레이트(110), 타깃(100), 마그넷 유닛(130), 및 기판 홀더(170)를 포함한다. 또한, 타깃(100)은 백킹 플레이트(110) 위에 배치된다. 백킹 플레이트(110)는 타깃 홀더(120) 위에 배치된다. 마그넷 유닛(130)은 백킹 플레이트(110)를 개재하여 타깃(100) 아래에 배치된다. 기판 홀더(170)는 타깃(100)과 대향한다. 또한, 본 명세서에서 마그넷 유닛이란 일군의 자석을 의미한다. 마그넷 유닛은 "캐소드", "캐소드 마그넷", "자기 부재", 또는 "자기 부품" 등과 교체될 수 있다. 마그넷 유닛(130)은 마그넷(130N), 마그넷(130S), 및 마그넷 홀더(132)를 포함한다. 또한, 마그넷 유닛(130)에서, 마그넷(130N) 및 마그넷(130S)은 마그넷 홀더(132) 위에 배치된다. 마그넷(130N) 및 마그넷(130S)은 떨어져 있다. 기판(160)이 퇴적 체임버(101)로 옮겨질 때, 기판(160)은 기판 홀더(170) 상에 배치된다.
타깃 홀더(120) 및 백킹 플레이트(110)는 볼트에 의하여 서로 고정되며, 같은 전위를 갖는다. 타깃 홀더(120)는 백킹 플레이트(110)를 개재하여 타깃(100)을 지지하는 기능을 갖는다.
타깃(100)은 백킹 플레이트(110)에 고정된다. 예를 들어, 인듐 등의 저융점 금속을 포함하는 결합제를 사용하여, 타깃(100)을 백킹 플레이트(110)에 고정시킬 수 있다.
도 8의 (A)는 마그넷 유닛(130)에 의하여 형성되는 자력선(180a) 및 자력선(180b)을 도시한 것이다.
자력선(180a)은 타깃(100) 상면 근방에서의 수평 자기장을 형성하는 자력선 중 하나이다. 타깃(100) 상면 근방은 예를 들어, 타깃(100)으로부터의 수직 거리가 0mm 이상 10mm 이하, 특히 0mm 이상 5mm 이하인 영역에 상당한다.
자력선(180b)은, 마그넷 유닛(130) 상면으로부터 수직 거리 d만큼 떨어진 면에 수평 자기장을 형성하는 자력선 중 하나이다. 수직 거리 d는 예를 들어, 0mm 이상 20mm 이하 또는 5mm 이상 15mm 이하이다.
여기서, 강한 마그넷(130N) 및 강한 마그넷(130S)을 사용함으로써, 기판(160) 상면 근방에서 강력한 자기장을 발생시킬 수 있다. 구체적으로는, 기판(160) 상면에서의 수평 자기장의 강도를 10G 이상 100G 이하, 바람직하게는 15G 이상 60G 이하, 더 바람직하게는 20G 이상 40G 이하로 할 수 있다.
또한, 수평 자기장의 강도는, 수직 자기장의 강도가 0G일 때 측정될 수 있다.
퇴적 체임버(101)에서의 자기장의 강도를 상술한 범위로 설정함으로써, 밀도가 높고 결정성이 높은 산화물을 퇴적할 수 있다. 퇴적된 산화물은 복수 종류의 결정상을 포함할 일이 적고, 실질적으로 단일의 결정상이다.
도 8의 (B)는 마그넷 유닛(130)의 상면도이다. 마그넷 유닛(130)에서는, 원형 또는 실질적으로 원형의 마그넷(130N) 및 원형 또는 실질적으로 원형의 마그넷(130S)이 마그넷 홀더(132)에 고정되어 있다. 마그넷 유닛(130)을, 마그넷 유닛(130) 상면의 중심에서의 법선 벡터 또는 마그넷 유닛(130) 상면의 실질적으로 중심에서의 법선 벡터에 대하여 회전시킬 수 있다. 예를 들어, 마그넷 유닛(130)을 0.1Hz 이상 1kHz 이하의 비트(리듬, 펄스, 주파수, 주기, 또는 사이클 등이라고도 함)로 회전시킬 수 있다.
따라서, 타깃(100) 상의 자기장이 높은 영역은, 마그넷 유닛(130)이 회전됨에 따라 변화된다. 자기장이 높은 영역은 고밀도 플라스마 영역이기 때문에, 타깃(100)의 스퍼터링이 그 영역 근방에서 일어나기 쉽다. 예를 들어, 자기장이 높은 영역이 고정될 때, 타깃(100)의 특정한 영역만이 사용된다. 한편, 도 8의 (B)에 도시된 바와 같이 마그넷 유닛(130)이 회전될 때는, 플라스마(140)가 타깃(100)과 기판(160) 사이에서 발생되기 때문에, 타깃(100)을 균일하게 사용할 수 있다. 또한, 마그넷 유닛(130)이 회전될 때, 두께가 균일하고 품질이 균일한 막을 퇴적할 수 있다.
마그넷 유닛(130)을 회전시킴으로써, 기판(160) 상면에서의 자력선의 방향도 변화시킬 수 있다.
본 예에서 마그넷 유닛(130)은 회전되지만, 본 발명의 일 형태는 이 예에 한정되지 않는다. 예를 들어, 마그넷 유닛(130)을 세로로 또는 가로로 흔들어도 좋다. 예를 들어, 마그넷 유닛(130)을 0.1Hz 이상 1kHz 이하의 비트로 흔들 수 있다. 또는, 타깃(100)을 회전시키거나 이동시켜도 좋다. 예를 들어, 타깃(100)을 0.1Hz 이상 1kHz 이하의 비트로 회전시키거나 흔들 수 있다. 또는, 기판(160) 상면에서의 자력선의 방향을, 기판(160)을 회전시킴으로써 상대적으로 변화시켜도 좋다. 이들 방법은 조합되어도 좋다.
퇴적 체임버(101)는 백킹 플레이트(110) 내부 또는 아래에 수로를 가져도 좋다. 수로를 통하여 유체(流體)(공기, 질소, 희가스, 물, 또는 기름 등)를 흘림으로써, 스퍼터링 시에, 타깃(100)의 온도 상승으로 인한 방전 이상 또는 부품의 변형으로 인한 퇴적 체임버(101)의 손상을 방지할 수 있다. 이러한 경우에는, 백킹 플레이트(110)와 타깃(100)을 결합제에 의하여 서로 접착시키면, 냉각 성능이 높아지기 때문에 바람직하다.
개스킷을 타깃 홀더(120)와 백킹 플레이트(110) 사이에 제공하면, 불순물이 외부 또는 수로로부터 퇴적 체임버(101)로 들어가기 어려워지기 때문에 바람직하다.
마그넷 유닛(130)에서, 마그넷(130N) 및 마그넷(130S)은 타깃(100) 측의 이들 면들이 반대의 극성을 갖도록 배치되어 있다. 여기서는, 타깃(100) 측의 마그넷(130N)의 극이 N극이고, 타깃(100) 측의 마그넷(130S)의 극이 S극인 경우에 대하여 설명한다. 또한, 마그넷 유닛(130)에서의 마그넷 및 극의 배치는, 여기서 설명하는 것이나 도 8의 (A)에 도시된 것에 한정되지 않는다.
퇴적 시, 타깃 홀더(120)에 접속되는 단자(V1)에 인가되는 전위(V1)는 예를 들어, 기판 홀더(170)에 접속되는 단자(V2)에 인가되는 전위(V2)보다 낮다. 기판 홀더(170)에 접속되는 단자(V2)에 인가되는 전위(V2)는 예를 들어, 접지 전위이다. 마그넷 홀더(132)에 접속되는 단자(V3)에 인가되는 전위(V3)는 예를 들어, 접지 전위이다. 또한, 단자(V1, V2, 및 V3)에 인가되는 전위는 상술한 기재에 한정되지 않는다. 타깃 홀더(120), 기판 홀더(170), 및 마그넷 홀더(132) 모두에 전위가 반드시 공급될 필요는 없다. 예를 들어, 기판 홀더(170)는 전기적으로 부유 상태이어도 좋다. 또한, 도 8의 (A)에 도시된 예에서는 타깃 홀더(120)에 접속되는 단자(V1)에 전위(V1)가 인가되지만(즉, DC 스퍼터링법을 채용함), 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, 주파수가 13.56MHz 또는 27.12MHz의 고주파 전원을 타깃 홀더(120)에 접속하는, 소위 RF 스퍼터링법을 채용할 수 있다.
도 8의 (A)에는 백킹 플레이트(110) 및 타깃 홀더(120)가 마그넷 유닛(130) 및 마그넷 홀더(132)와 전기적으로 접속되지 않는 예를 도시하였지만, 전기 접속은 이에 한정되지 않는다. 예를 들어, 백킹 플레이트(110) 및 타깃 홀더(120)는 마그넷 유닛(130) 및 마그넷 홀더(132)와 전기적으로 접속되어도 좋고, 백킹 플레이트(110), 타깃 홀더(120), 마그넷 유닛(130), 및 마그넷 홀더(132)는 전위가 같아도 좋다.
형성되는 산화물의 결정성을 높이기 위하여, 기판(160)의 온도를 높게 설정하여도 좋다. 기판(160)의 온도를 높게 설정함으로써, 기판(160) 상면에서의 스퍼터링 입자의 마이그레이션을 촉진시킬 수 있다. 따라서, 밀도가 더 높고 결정성이 더 높은 산화물을 퇴적할 수 있다. 또한, 기판(160)의 온도는 예를 들어, 100℃ 이상 450℃ 이하, 바람직하게는 150℃ 이상 400℃ 이하, 더 바람직하게는 170℃ 이상 350℃ 이하이다.
퇴적 가스 중의 산소의 분압이 지나치게 높으면, 복수 종류의 결정상을 포함하는 산화물이 퇴적되기 쉽기 때문에, 산소와, 아르곤 등의 희가스(희가스의 다른 예는 헬륨, 네온, 크립톤, 및 제논임)의 혼합 가스를 퇴적 가스로서 사용하는 것이 바람직하다. 예를 들어, 퇴적 가스 전체에서의 산소의 비율은 50vol% 미만, 바람직하게는 33vol% 이하, 더 바람직하게는 20vol% 이하, 더욱 바람직하게는 15vol% 이하이다.
타깃(100)과 기판(160) 사이의 수직 거리는 10mm 이상 600mm 이하, 바람직하게는 20mm 이상 400mm 이하, 더 바람직하게는 30mm 이상 200mm 이하, 더욱 바람직하게는 40mm 이상 100mm 이하이다. 상술한 범위 내에서는, 타깃(100)과 기판(160) 사이의 수직 거리가, 스퍼터링 입자가 기판(160)에 도달될 때까지의 스퍼터링 입자의 에너지 저하를 억제할 정도로 작은 경우가 있다. 상술한 범위 내에서는, 스퍼터링 입자의 충돌에 의하여 일어나는 기판(160)에 대한 손상을 저감시킬 수 있도록, 타깃(100)과 기판(160) 사이의 수직 거리가, 스퍼터링 입자의 입사 방향을 기판(160)에 대략 수직으로 할 정도로 큰 경우가 있다.
도 9의 (A)는 도 8의 (A)와 상이한 퇴적 체임버의 예를 도시한 것이다.
도 9의 (A)의 퇴적 체임버(101)는 타깃 홀더(120a), 타깃 홀더(120b), 백킹 플레이트(110a), 백킹 플레이트(110b), 타깃(100a), 타깃(100b), 마그넷 유닛(130a), 마그넷 유닛(130b), 부재(142), 및 기판 홀더(170)를 포함한다. 또한, 타깃(100a)은 백킹 플레이트(110a) 위에 배치된다. 백킹 플레이트(110a)는 타깃 홀더(120a) 위에 배치된다. 마그넷 유닛(130a)은 백킹 플레이트(110a)를 개재하여 타깃(100a) 아래에 배치된다. 타깃(100b)은 백킹 플레이트(110b) 위에 배치된다. 백킹 플레이트(110b)는 타깃 홀더(120b) 위에 배치된다. 마그넷 유닛(130b)은 백킹 플레이트(110b)를 개재하여 타깃(100b) 아래에 배치된다.
마그넷 유닛(130a)은 마그넷(130N1), 마그넷(130N2), 마그넷(130S), 및 마그넷 홀더(132)를 포함한다. 또한, 마그넷 유닛(130a)에서 마그넷(130N1), 마그넷(130N2), 및 마그넷(130S)은 마그넷 홀더(132) 위에 배치된다. 마그넷(130N1), 마그넷(130N2), 및 마그넷(130S)은 떨어져 있다. 또한, 마그넷 유닛(130b)은 마그넷 유닛(130a)과 비슷한 구조를 갖는다. 기판(160)이 퇴적 체임버(101)에 옮겨질 때, 기판(160)은 기판 홀더(170) 상에 배치된다.
타깃(100a), 백킹 플레이트(110a), 및 타깃 홀더(120a)는 부재(142)에 의하여 타깃(100b), 백킹 플레이트(110b), 및 타깃 홀더(120b)와 분리되어 있다. 또한, 부재(142)는 절연체인 것이 바람직하다. 부재(142)는 도전체 또는 반도체이어도 좋다. 부재(142)는 표면이 절연체로 덮인 도전체 또는 반도체이어도 좋다.
타깃 홀더(120a) 및 백킹 플레이트(110a)는 볼트에 의하여 서로 고정되며, 같은 전위를 갖는다. 타깃 홀더(120a)는 백킹 플레이트(110a)를 개재하여 타깃(100a)을 지지하는 기능을 갖는다. 타깃 홀더(120b) 및 백킹 플레이트(110b)는 볼트에 의하여 서로 고정되며, 같은 전위를 갖는다. 타깃 홀더(120b)는 백킹 플레이트(110b)를 개재하여 타깃(100b)을 지지하는 기능을 갖는다.
백킹 플레이트(110a)는 타깃(100a)을 고정하는 기능을 갖는다. 백킹 플레이트(110b)는 타깃(100b)을 고정하는 기능을 갖는다.
도 9의 (A)는 마그넷 유닛(130a)에 의하여 형성되는 자력선(180a) 및 자력선(180b)을 도시한 것이다.
자력선(180a)은 타깃(100a) 상면 근방에서의 수평 자기장을 형성하는 자력선 중 하나이다. 타깃(100a) 상면 근방은 예를 들어, 타깃(100a)으로부터의 수직 거리가 0mm 이상 10mm 이하, 특히 0mm 이상 5mm 이하인 영역에 상당한다.
자력선(180b)은, 마그넷 유닛(130a) 상면으로부터 수직 거리 d만큼 떨어진 면에 수평 자기장을 형성하는 자력선 중 하나이다. 수직 거리 d는 예를 들어, 0mm 이상 20mm 이하 또는 5mm 이상 15mm 이하이다.
여기서, 강한 마그넷(130N1), 강한 마그넷(130N2), 및 강한 마그넷(130S)을 사용함으로써, 기판(160) 상면 근방에서 강력한 자기장을 발생시킬 수 있다. 구체적으로는, 기판(160) 상면에서의 수평 자기장의 강도를 10G 이상 100G 이하, 바람직하게는 15G 이상 60G 이하, 더 바람직하게는 20G 이상 40G 이하로 할 수 있다.
퇴적 체임버(101)에서의 자기장의 강도를 상술한 범위로 설정함으로써, 밀도가 높고 결정성이 높은 산화물을 퇴적할 수 있다. 퇴적된 산화물은 복수 종류의 결정상을 포함할 일이 적고, 실질적으로 단일의 결정상이다.
또한, 마그넷 유닛(130b)은 마그넷 유닛(130a)에 의하여 형성되는 자력선과 비슷한 것을 형성한다.
도 9의 (B)는 마그넷 유닛(130a) 및 마그넷 유닛(130b)의 상면도이다. 마그넷 유닛(130a)에서는, 장방형 또는 실질적으로 장방형의 마그넷(130N1), 장방형 또는 실질적으로 장방형의 마그넷(130N2), 및 장방형 또는 실질적으로 장방형의 마그넷(130S)이 마그넷 홀더(132)에 고정되어 있다. 마그넷 유닛(130a)은 도 9의 (B)에 도시된 바와 같이 가로로 흔들 수 있다. 예를 들어, 마그넷 유닛(130a)을 0.1Hz 이상 1kHz 이하의 비트로 흔들 수 있다.
따라서, 타깃(100a) 상의 자기장이 강력한 영역은, 마그넷 유닛(130a)이 흔들림에 따라 변화된다. 자기장이 강력한 영역은 고밀도 플라스마 영역이기 때문에, 타깃(100a)의 스퍼터링이 그 영역 근방에서 일어나기 쉽다. 예를 들어, 자기장이 강력한 영역이 고정될 때, 타깃(100a)의 특정한 영역만이 사용된다. 한편, 도 9의 (B)에 도시된 바와 같이 마그넷 유닛(130a)이 흔들릴 때는, 플라스마(140)가 타깃(100a)과 기판(160) 사이에서 발생되기 때문에, 타깃(100a)을 균일하게 사용할 수 있다. 마그넷 유닛(130a)을 흔듦으로써, 두께가 균일하고 품질이 균일한 막을 퇴적할 수 있다.
마그넷 유닛(130a)을 흔듦으로써, 기판(160) 상면에서의 자력선의 상태도 변화시킬 수 있다. 이는 마그넷 유닛(130b)에도 적용된다.
본 예에서 마그넷 유닛(130a) 및 마그넷 유닛(130b)은 흔들리지만, 본 발명의 일 형태는 이 예에 한정되지 않는다. 예를 들어, 마그넷 유닛(130a) 및 마그넷 유닛(130b)을 회전시켜도 좋다. 예를 들어, 마그넷 유닛(130a) 및 마그넷 유닛(130b)을 0.1Hz 이상 1kHz 이하의 비트로 회전시킬 수 있다. 또는, 타깃(100)을 회전시키거나 이동시켜도 좋다. 예를 들어, 타깃(100)을 0.1Hz 이상 1kHz 이하의 비트로 회전시키거나 흔들 수 있다. 또는, 기판(160) 상면에서의 자력성의 상태를, 기판(160)을 회전시킴으로써 상대적으로 변화시킬 수 있다. 이들 방법은 조합되어도 좋다.
퇴적 체임버(101)는 백킹 플레이트(110a) 및 백킹 플레이트(110b) 내부 또는 아래에 수로를 가져도 좋다. 수로를 통하여 유체(流體)(공기, 질소, 희가스, 물, 또는 기름 등)를 흘림으로써, 스퍼터링 시에, 타깃(100a) 및 타깃(100b)의 온도 상승으로 인한 방전 이상 또는 부품의 변형으로 인한 퇴적 체임버(101)의 손상을 방지할 수 있다. 이러한 경우에는, 백킹 플레이트(110a)와 타깃(100a)을 결합제에 의하여 서로 접착시키면 냉각 성능이 높아지기 때문에 바람직하다. 또한, 백킹 플레이트(110b)와 타깃(100b)을 결합제에 의하여 서로 접착시키면 냉각 성능이 높아지기 때문에 바람직하다.
개스킷을 타깃 홀더(120a)와 백킹 플레이트(110a) 사이에 제공하면, 불순물이 외부 또는 수로로부터 퇴적 체임버(101)로 들어가기 어려워지기 때문에 바람직하다. 가스캣을 타깃 홀더(120b)와 백킹 플레이트(110b) 사이에 제공하면, 불순물이 외부 또는 수로로부터 퇴적 체임버(101)로 들어가기 어려워지기 때문에 바람직하다.
마그넷 유닛(130a)에서, 마그넷(130N1, 130N2) 및 마그넷(130S)은 타깃(100a) 측의 이들 면들이 반대의 극성을 갖도록 배치되어 있다. 여기서는, 타깃(100a) 측의 마그넷(130N1, 130N2) 각각의 극이 N극이고, 타깃(100a) 측의 마그넷(130S)의 극이 S극인 경우에 대하여 설명한다. 또한, 마그넷 유닛(130a)에서의 마그넷 및 극의 배치는, 여기서 설명하는 것이나 도 9의 (A)에 도시된 것에 한정되지 않는다. 이는 마그넷 유닛(103b)에도 적용된다.
퇴적 시, 타깃 홀더(120a)에 접속되는 단자(V1) 및 타깃 홀더(120b)에 접속되는 단자(V4)에 하이 레벨과 로 레벨 사이에서 고저가 변하는 전위를 인가한다. 기판 홀더(170)에 접속되는 단자(V2)에 인가되는 전위(V2)는 예를 들어, 접지 전위이다. 마그넷 홀더(132)에 접속되는 단자(V3)에 인가되는 전위(V3)는 예를 들어, 접지 전위이다. 또한, 단자(V1, V2, V3, 및 V4)에 인가되는 전위는 상술한 기재에 한정되지 않는다. 타깃 홀더(120a), 타깃 홀더(120b), 기판 홀더(170), 및 마그넷 홀더(132) 모두에 전위가 반드시 공급될 필요는 없다. 예를 들어, 기판 홀더(170)는 전기적으로 부유 상태이어도 좋다. 또한, 도 9의 (A)에 도시된 예에서는 타깃 홀더(120a)에 접속되는 단자(V1) 및 타깃 홀더(120b)에 접속되는 단자(V4)에 하이 레벨과 로 레벨 사이에서 고저가 변화되는 전위를 인가(즉, AC 스퍼터링법을 채용함)하지만, 본 발명의 일 형태는 이에 한정되지 않는다.
도 9의 (A)에는 백킹 플레이트(110a) 및 타깃 홀더(120a)가 마그넷 유닛(130a) 및 마그넷 홀더(132)와 전기적으로 접속되지 않는 예를 도시하였지만, 전기 접속은 이에 한정되지 않는다. 예를 들어, 백킹 플레이트(110a) 및 타깃 홀더(120a)가 마그넷 유닛(130a) 및 마그넷 홀더(132)와 전기적으로 접속되어도 좋고, 백킹 플레이트(110a), 타깃 홀더(120a), 마그넷 유닛(130a), 및 마그넷 홀더(132)가 같은 전위이어도 좋다. 이 예에서는, 백킹 플레이트(110b) 및 타깃 홀더(120b)가 마그넷 유닛(130b) 및 마그넷 홀더(132)와 전기적으로 접속되지 않지만, 전기 접속은 이에 한정되지 않는다. 예를 들어, 백킹 플레이트(110b) 및 타깃 홀더(120b)는 마그넷 유닛(130b) 및 마그넷 홀더(132)와 전기적으로 접속되어도 좋고, 백킹 플레이트(110b), 타깃 홀더(120b), 마그넷 유닛(130b), 및 마그넷 홀더(132)는 전위가 같아도 좋다.
형성되는 산화물의 결정성을 높이기 위하여, 기판(160)의 온도를 높게 설정하여도 좋다. 기판(160)의 온도를 높게 설정함으로써, 기판(160) 상면에서의 스퍼터링 입자의 마이그레이션을 촉진시킬 수 있다. 따라서, 밀도가 더 높고 결정성이 더 높은 산화물을 퇴적할 수 있다. 또한, 기판(160)의 온도는 예를 들어, 100℃ 이상 450℃ 이하, 바람직하게는 150℃ 이상 400℃ 이하, 더 바람직하게는 170℃ 이상 350℃ 이하이다.
퇴적 가스 중의 산소의 분압이 지나치게 높으면, 복수 종류의 결정상을 포함하는 산화물이 퇴적되기 쉽기 때문에, 산소와, 아르곤 등의 희가스(희가스의 다른 예는 헬륨, 네온, 크립톤, 및 제논임)의 혼합 가스를 퇴적 가스로서 사용하는 것이 바람직하다. 예를 들어, 퇴적 가스 전체에서의 산소의 비율을 50vol% 미만, 바람직하게는 33vol% 이하, 더 바람직하게는 20vol% 이하, 더욱 바람직하게는 15vol% 이하이다.
타깃(100a)과 기판(160) 사이의 수직 거리는 10mm 이상 600mm 이하, 바람직하게는 20mm 이상 400mm 이하, 더 바람직하게는 30mm 이상 200mm 이하, 더욱 바람직하게는 40mm 이상 100mm 이하이다. 상술한 범위 내에서는, 타깃(100a)과 기판(160) 사이의 수직 거리가, 스퍼터링 입자가 기판(160)에 도달될 때까지의 스퍼터링 입자의 에너지 저하를 억제할 정도로 작은 경우가 있다. 상술한 범위 내에서는, 스퍼터링 입자의 충돌에 의하여 일어나는 기판(160)에 대한 손상을 저감시킬 수 있도록, 타깃(100a)과 기판(160) 사이의 수직 거리가, 스퍼터링 입자의 입사 방향을 기판(160)에 대략 수직으로 할 정도로 큰 경우가 있다.
타깃(100b)과 기판(160) 사이의 수직 거리는 10mm 이상 600mm 이하, 바람직하게는 20mm 이상 400mm 이하, 더 바람직하게는 30mm 이상 200mm 이하, 더욱 바람직하게는 40mm 이상 100mm 이하이다. 상술한 범위 내에서는, 타깃(100b)과 기판(160) 사이의 수직 거리가, 스퍼터링 입자가 기판(160)에 도달될 때까지의 스퍼터링 입자의 에너지 저하를 억제할 정도로 작은 경우가 있다. 상술한 범위 내에서는, 스퍼터링 입자의 충돌에 의하여 일어나는 기판(160)에 대한 손상을 저감시킬 수 있도록, 타깃(100b)과 기판(160) 사이의 수직 거리가, 스퍼터링 입자의 입사 방향을 기판(160)에 대략 수직으로 할 정도로 큰 경우가 있다.
도 10의 (A)는 도 8의 (A) 및 도 9의 (A)와 상이한 퇴적 체임버의 단면도의 예를 도시한 것이다. 도 10의 (A)는 대향 타깃 스퍼터링 장치를 도시한 것이다.
도 10의 (A)는 스퍼터링 장치의 퇴적 체임버의 단면 모식도이다. 도 10의 (A)에 도시된 퇴적 체임버에서는, 타깃(100a), 타깃(100b), 타깃(100a)을 유지하는 백킹 플레이트(110a), 타깃(100b)을 유지하는 백킹 플레이트(110b), 백킹 플레이트(110a)를 개재하여 타깃(100a)의 배면에 배치되는 마그넷 유닛(130a), 및 백킹 플레이트(110b)를 개재하여 타깃(100b)의 배면에 배치되는 마그넷 유닛(130b)이 제공된다. 기판 홀더(170)는 타깃(100a)과 타깃(100b) 사이에 배치된다. 기판(160)이 퇴적 체임버로 옮겨질 때, 기판(160)은 기판 홀더(170)에 의하여 고정된다.
도 10의 (A)에 도시된 바와 같이, 전위를 인가하기 위한 전원(190) 및 전원(191)이 백킹 플레이트(110a 및 110b)에 접속되어 있다. 백킹 플레이트(110a)에 접속되는 전원(190) 및 백킹 플레이트(110b)에 접속되는 전원(191)으로서는, 교체되는 고전위 및 저전위를 번갈아 인가하는 AC 전원을 사용하는 것이 바람직하다. 도 10의 (A)에 도시된 전원(190) 및 전원(191)으로서는 AC 전원을 사용하지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어, RF 전원 또는 DC 전원 등을 전원(190) 및 전원(191)으로서 사용할 수 있다. 또는, 상이한 종류의 전원을 전원(190 및 191)으로서 사용하여도 좋다.
기판 홀더(170)는 GND에 접속되는 것이 바람직하다. 기판 홀더(170)는 부유 상태에 있어도 좋다.
도 10의 (B) 및 (C)는 각각 도 10의 (A)의 일점쇄선 A-B를 따르는 플라스마(140)의 전위 분포를 나타낸 것이다. 도 10의 (B)는 고전위가 백킹 플레이트(110a)에 인가되고 저전위가 백킹 플레이트(110b)에 인가되는 경우의 전위 분포를 나타낸다. 이러한 경우에는, 양이온이 타깃(100b)을 향하여 가속된다. 도 10의 (C)는 저전위가 백킹 플레이트(110a)에 인가되고 고전위가 백킹 플레이트(110b)에 인가되는 경우의 전위 분포를 나타낸다. 이러한 경우에는, 양이온이 타깃(100a)을 향하여 가속된다. 퇴적을 위하여, 도 10의 (B)의 상태와 도 10의 (C)의 상태가 번갈아 교체될 수 있다.
퇴적은, 플라스마(140)가 기판(160)의 표면에 완전히 도달된 상태에서 수행하는 것이 바람직하다. 예를 들어, 도 10의 (A)에 도시된 바와 같이 기판 홀더(170) 및 기판(160)은 플라스마(140) 내에 배치되는 것이 바람직하다. 특히, 기판 홀더(170) 및 기판(160)은 플라스마(140)의 양광주에 배치되는 것이 바람직하다. 도 10의 (B) 및 (C) 각각에서의 플라스마(140)의 양광주는, 전위 분포의 구배가 작은 영역이다. 도 10의 (A)에 도시된 바와 같이, 기판(160)이 플라스마(140)의 양광주에 배치되면, 기판(160)은 플라스마(140)에서의 고전계 부분에 노출되지 않기 때문에, 기판(160)은 플라스마(140)로 인한 손상이 적으며 결함도 적다.
도 10의 (A)에 도시된 바와 같이, 퇴적 중에 기판 홀더(170) 및 기판(160)을 플라스마(140) 내에 배치하면, 타깃(100a 및 100b)의 이용 효율이 높아지는 것에 의해서도 바람직하다.
도 10의 (A)에 도시된 바와 같이, 기판 홀더(170)와 타깃(100a) 사이의 수평 거리를 L1이라고 하고, 기판 홀더(170)와 타깃(100b) 사이의 수평 거리를 L2라고 한다. 거리 L1 및 거리 L2는 같은 길인 것이 바람직하다. 또한, 상술한 바와 같이 기판(160)이 플라스마(140)의 양광주에 배치되도록 거리 L1 및 거리 L2를 적절히 조정하는 것이 바람직하다. 거리 L1 및 거리 L2는 각각, 예를 들어 10mm 이상 200mm 이하로 할 수 있다.
도 10의 (A)에서, 타깃(100a) 및 타깃(100b)은 서로 평행하다. 또한, 마그넷 유닛(130a) 및 마그넷 유닛(130b)은 마그넷의 반대의 극이 서로 대향하도록 배치되어 있다. 이러한 경우, 자력선은 마그넷 유닛(130b)으로부터 마그넷 유닛(130a)을 향한다. 따라서, 퇴적 중에는, 마그넷 유닛(130a) 및 마그넷 유닛(130b)에 의하여 형성되는 자기장에 의하여 플라스마(140)가 갇힌다. 기판 홀더(170) 및 기판(160)은 타깃(100a)과 타깃(100b)이 서로 대향하는 영역(타깃들 사이의 영역)에 배치된다. 또한, 도 10의 (A)에서는 타깃(100a)과 타깃(100b)이 서로 대향하는 방향과 평행하게 기판 홀더(170) 및 기판(160)을 배치하고 있지만, 기판 홀더(170) 및 기판(160)을 상기 방향으로 기울여도 좋다. 예를 들어, 기판 홀더(170) 및 기판(160)을 30° 이상 60° 이하(대표적으로는 45°) 기울임으로써, 퇴적 중에 기판(160)에 수직으로 도달되는 스퍼터링 입자의 비율을 증가시킬 수 있다.
도 11에 도시된 구조는, 서로 대향한 타깃(100a)과 타깃(100b)이 평행하지 않고 서로 기울어져 있다는 점에서 도 10의 (A)에 도시된 구조와 상이하다. 따라서, 타깃의 위치를 제외한 기재에 도 10의 (A)의 기재를 참조한다. 마그넷 유닛(130a) 및 마그넷 유닛(130b)은 마그넷의 반대 극이 서로 대향하도록 배치되어 있다. 기판 홀더(170) 및 기판(160)은 타깃들 사이의 영역에 배치되어 있다. 도 11에 도시된 바와 같이 타깃(100a) 및 타깃(100b)을 배치함으로써, 기판(160)에 도달되는 스퍼터링 입자의 비율을 증가시킬 수 있기 때문에, 퇴적 속도를 증가시킬 수 있다.
기판 홀더(170) 및 기판(160)의 위치는 도 10의 (A)에 도시된 바와 같은 플라스마(140) 내에 한정되지 않는다. 기판 홀더(170) 및 기판(160)은 예를 들어, 도 12에 도시된 바와 같이 플라스마(140) 외부에 배치되어도 좋다. 이러한 경우, 기판(160)은 플라스마(140)의 고전계 영역에 노출되지 않아, 플라스마(140)로 인한 손상이 저감된다. 또한, 플라스마(140)와 기판(160) 사이의 거리가 증가될수록 타깃(100a) 및 타깃(100b)의 이용 효율이 저하된다. 기판 홀더(170)의 위치는 도 12에 도시된 바와 같이 조절 가능한 것으로 하는 것이 바람직하다.
기판 홀더(170)는 타깃들 사이의 영역 위쪽에 배치되어도 좋고, 또는 이 영역 아래쪽에 배치되어도 좋다. 또는, 기판 홀더(170)는 이 영역 위쪽 및 아래쪽에 배치되어도 좋다. 기판 홀더(170)가 이 영역 위쪽 및 아래쪽에 제공될 때, 두 개 이상의 기판의 퇴적을 동시에 수행할 수 있어, 생산성이 증가된다. 또한, 타깃(100a) 및 타깃(100b)이 서로 대향하는 영역 위쪽 및 아래쪽의 위치를 타깃(100a) 및 타깃(100b)이 서로 대향하는 영역의 측방이라고 할 수도 있다.
대향 타깃 스퍼터링 장치는 고진공에서도 플라스마를 안정적으로 생성시킬 수 있다. 따라서, 예를 들어, 0.005Pa 이상 0.09Pa 이하의 압력에서 퇴적을 수행할 수 있다. 결과적으로, 퇴적 중에 포함되는 불순물의 농도를 저감시킬 수 있다.
대향 타깃 스퍼터링 장치를 사용함으로써, 고진공에서의 퇴적 또는 플라스마 손상이 적은 퇴적이 가능하기 때문에, 기판(160)의 온도가 낮을 때(예를 들어, 10℃ 이상 100℃ 미만)에도 결정성이 높은 막을 제공할 수 있다.
도 13의 (A)는 대향 타깃 스퍼터링 장치의 다른 예를 도시한 것이다.
도 13의 (A)는 대향 타깃 스퍼터링 장치의 퇴적 체임버의 단면 모식도이다. 도 10의 (A)에 도시된 퇴적 체임버와 달리, 타깃 실드(122) 및 타깃 실드(123)가 제공되어 있다. 백킹 플레이트(110a 및 110b)에 접속되는 전원(191)도 제공되어 있다.
도 13의 (A)에 도시된 바와 같이, 타깃 실드(122 및 123)는 GND에 접속되어 있다. 이것은, 전원(191)의 전위가 인가되는 백킹 플레이트(110a 및 110b)와, GND가 인가되는 타깃 실드(122 및 123) 사이의 전위차에 의하여 플라스마(140)가 생성되는 것을 의미한다.
퇴적은, 플라스마(140)가 기판(160)의 표면에 완전히 도달된 상태에서 수행하는 것이 바람직하다. 예를 들어, 도 13의 (A)에 도시된 바와 같이 기판 홀더(170) 및 기판(160)은 플라스마(140) 내에 배치되는 것이 바람직하다. 특히, 기판 홀더(170) 및 기판(160)은 플라스마(140)의 양광주에 배치되는 것이 바람직하다. 플라스마의 양광주는 전위 분포의 구배가 작은 영역이다. 도 13의 (A)에 도시된 바와 같이, 플라스마(140)의 양광주에 기판(160)이 배치되면, 기판(160)은 플라스마(140)에서의 고전계 부분에 노출되지 않기 때문에, 플라스마(140)로 인한 기판(160)의 손상을 저감시킬 수 있고, 막의 품질이 양호한 산화물을 얻을 수 있다.
도 13의 (A)에 도시된 바와 같이, 퇴적 중에 기판 홀더(170) 및 기판(160)을 플라스마(140) 내에 배치하면, 타깃(100a 및 100b)의 이용 효율이 높아지는 것에 의해서도 바람직하다.
도 13의 (A)에 도시된 바와 같이, 기판 홀더(170)와 타깃(100a) 사이의 수평 거리를 L1이라고 하고, 기판 홀더(170)와 타깃(100b) 사이의 수평 거리를 L2라고 한다. 거리 L1 및 거리 L2는 각각 도 13의 (A)에서의 수평 방향의 기판(160)의 길이와 비슷한 길이인 것이 바람직하다. 또한, 상술한 바와 같이, 기판(160)이 플라스마(140)의 양광주에 배치되도록 거리 L1 및 거리 L2를 적절히 조절하는 것이 바람직하다.
기판 홀더(170) 및 기판(160)의 위치는 도 13의 (A)에 도시된 바와 같은 플라스마(140) 내에 한정되지 않는다. 기판 홀더(170) 및 기판(160)은 예를 들어, 도 13의 (B)에 도시된 바와 같이 플라스마(140) 외부에 배치되어도 좋다. 이러한 경우, 기판(160)은 플라스마(140)의 고전계 영역에 노출되지 않아, 플라스마(140)로 인한 손상이 저감된다. 또한, 플라스마(140)와 기판(160) 사이의 거리가 증가될수록 타깃(100a) 및 타깃(100b)의 이용 효율이 저하된다. 기판 홀더(170)의 위치는 도 13의 (B)에서와 같이 조절 가능한 것으로 하는 것이 바람직하다.
도 13의 (B)에 도시된 바와 같이, 기판 홀더(170)는 타깃(100a)과 타깃(100b)이 서로 대향하는 영역 위쪽에 배치되어도 좋고, 또는 이 영역 아래쪽에 배치되어도 좋다. 또는, 기판 홀더(170)는 이 영역 위쪽 및 아래쪽에 배치되어도 좋다. 기판 홀더(170)를 이 영역 위쪽 및 아래쪽에 제공함으로써, 두 개 이상의 기판을 동시에 퇴적할 수 있어 생산성이 증가된다.
상술한 대향 타깃 스퍼터링 장치에서는, 플라스마가 타깃들 사이의 자기장에 갇히기 때문에, 기판에 대한 플라스마 손상을 저감시킬 수 있다. 또한, 타깃의 기울기에 의하여 기판에 대한 스퍼터링 입자의 입사 각도를 작게 할 수 있기 때문에, 퇴적되는 막은 향상된 단차 피복성을 가질 수 있다. 또한, 고진공에서의 퇴적에 의하여 막에 포함되는 불순물의 농도를 저감시킬 수 있다.
또한, 평행 평판 형상 스퍼터링 장치 또는 이온 빔 스퍼터링 장치를 퇴적 체임버에 제공하여도 좋다.
<퇴적 장치>
스퍼터링 타깃이 배치될 수 있는 퇴적 체임버를 포함하는, 본 발명의 일 형태에 따른 퇴적 장치에 대하여 이하에 설명한다.
먼저, 퇴적 시 등에 약간의 불순물이 막 내로 들어가는 것을 허용하는 퇴적 장치의 구조에 대하여 도 14 및 도 15의 (A) 내지 (C)를 참조하여 설명한다.
도 14는 매엽(枚葉) 멀티 체임버 퇴적 장치(2700)를 개략적으로 도시한 상면도이다. 퇴적 장치(2700)는, 기판을 수용하는 카세트 포트(2761) 및 기판의 얼라인먼트를 수행하는 얼라인먼트 포트(2762)를 포함하는 대기 측 기판 공급 체임버(2701)와, 대기 측 기판 공급 체임버(2701)로부터 기판을 반송하는 대기 측 기판 반송 체임버(2702)와, 기판을 반입하고 체임버 내의 압력을 대기압으로부터 감압으로 또는 감압으로부터 대기압으로 전환하는 로드록(load lock) 체임버(2703a)와, 기판을 반출하고 체임버 내의 압력을 감압으로부터 대기압으로 또는 대기압으로부터 감압으로 전환하는 언로드록(unload lock) 체임버(2703b)와, 진공 중에서 기판을 반송하는 반송 체임버(2704)와, 기판을 가열하는 기판 가열 체임버(2705)와, 퇴적을 위하여 타깃이 각각 배치되는 퇴적 체임버(2706a, 2706b, 및 2706c)를 포함한다. 또한, 퇴적 체임버(2706a, 2706b, 및 2706c)는 각각 상술한 퇴적 체임버 중 어느 것의 구조와 비슷한 구조를 갖는다.
대기 측 기판 반송 체임버(2702)는 로드록 체임버(2703a) 및 언로드록 체임버(2703b)에 접속되고, 로드록 체임버(2703a) 및 언로드록 체임버(2703b)는 반송 체임버(2704)에 접속되고, 반송 체임버(2704)는 기판 가열 체임버(2705) 및 퇴적 체임버(2706a, 2706b, 및 2706c)에 접속된다.
체임버들 사이의 연결부에는 게이트 밸브(2764)가 제공되어 있어, 대기 측 기판 공급 체임버(2701) 및 대기 측 기판 반송 체임버(2702)를 제외한 각 체임버를 진공하에서 독립적으로 유지할 수 있다. 또한, 대기 측 기판 반송 체임버(2702) 및 반송 체임버(2704)는 각각 반송 로봇(2763)을 포함하고, 이에 의하여 기판을 반송할 수 있다.
또한, 기판 가열 체임버(2705)는 플라스마 처리 체임버로서도 기능하는 것이 바람직하다. 퇴적 장치(2700)에서는, 처리와 처리 사이에서 기판을 대기에 노출시킬 일 없이 반송할 수 있기 때문에, 기판에 불순물이 흡착되는 것을 억제할 수 있다. 또한, 퇴적 또는 가열 처리 등의 순서는 자유로이 결정할 수 있다. 또한, 반송 체임버의 개수, 퇴적 체임버의 개수, 로드록 체임버의 개수, 언로드록 체임버의 개수, 및 기판 가열 체임버의 개수는 상술한 것에 한정되지 않고, 이들의 개수는 설치 공간 또는 공정의 조건에 따라 적절히 설정할 수 있다.
다음으로, 도 15의 (A), (B), 및 (C)는 각각 도 14에 도시된 퇴적 장치(2700)에서의, 일점쇄선 X1-X2를 따라 취한 단면도, Y1-Y2를 따라 취한 단면도, 및 Y2-Y3을 따라 취한 단면도이다.
도 15의 (A)는 기판 가열 체임버(2705) 및 반송 체임버(2704)의 단면이고, 기판 가열 체임버(2705)는 기판을 수용할 수 있는 복수의 가열 스테이지(2765)를 포함한다. 또한, 기판 가열 체임버(2705)는 밸브를 통하여 진공 펌프(2770)와 접속되어 있다. 진공 펌프(2770)로서는 예를 들어, 드라이 펌프 및 기계식 부스터 펌프를 사용할 수 있다.
기판 가열 체임버(2705)에 사용할 수 있는 가열 기구(機構)로서는, 예를 들어, 저항 가열기를 가열하는 데 사용하여도 좋다. 또는, 가열된 가스 등의 매체로부터의 열전도 또는 열복사(熱輻射)를 가열 기구로서 사용하여도 좋다. 예를 들어, GRTA(gas rapid thermal annealing) 또는 LRTA(lamp rapid thermal annealing) 등의 RTA(rapid thermal annealing)를 사용할 수 있다. LRTA는 할로젠 램프, 메탈 할라이드 램프, 제논 아크 램프, 카본 아크 램프, 고압 소듐 램프, 또는 고압 수은 램프 등의 램프로부터 방출되는 광(전자기파)의 복사에 의하여 물체를 가열하기 위한 방법이다. GRTA에서는, 고온 가스를 사용하여 가열 처리가 수행된다. 가스로서는 불활성 가스가 사용된다.
또한, 기판 가열 체임버(2705)는 질량 유량계(mass flow controller)(2780)를 통하여 정제기(2781)에 접속된다. 또한, 질량 유량계(2780) 및 정제기(2781)는 복수 종류의 가스 각각을 위하여 제공될 수 있지만, 이해를 쉽게 하기 위하여 하나의 질량 유량계(2780) 및 하나의 정제기(2781)만이 제공된다. 기판 가열 체임버(2705)에 도입되는 가스로서는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하의 가스를 사용할 수 있고, 예를 들어, 산소 가스, 질소 가스, 및 희가스(예를 들어, 아르곤 가스)를 사용한다.
반송 체임버(2704)는 반송 로봇(2763)을 포함한다. 반송 로봇(2763)은 각 체임버에 기판을 반송할 수 있다. 또한, 반송 체임버(2704)는 밸브를 통하여 진공 펌프(2770) 및 크라이오펌프(cryopump)(2771)에 접속된다. 이러한 구조로 함으로써, 반송 체임버(2704) 내부의 압력이 대기압으로부터 저진공 또는 중진공(0.1Pa 내지 수백 Pa 정도)이 될 때까지 진공 펌프(2770)를 사용하여 배기가 수행되고, 그리고 밸브를 전환함으로써, 반송 체임버(2704) 내부의 압력이 중간 진공 내지 고진공 또는 초고진공(0.1Pa 내지 1×10-7Pa)이 될 때까지 크라이오펌프(2771)를 사용하여 배기가 수행된다.
또는, 두 개 이상의 크라이오펌프(2771)가 반송 체임버(2704)에 병렬로 접속되어도 좋다. 이러한 구조로 함으로써, 크라이오펌프들 중 하나가 리제너레이션(regeneration) 중이어도 다른 크라이오펌프들 중 어느 것을 사용하여 배기를 수행할 수 있다. 또한, 상술한 리제너레이션이란, 크라이오펌프에 갇힌 분자(또는 원자)를 방출하는 처리를 말한다. 크라이오펌프에 분자(또는 원자)가 과도하게 갇히면, 크라이오펌프의 배기 능력이 저하되기 때문에, 리제너레이션이 정기적으로 수행된다.
도 15의 (B)는 퇴적 체임버(2706b), 반송 체임버(2704), 및 로드록 체임버(2703a)의 단면이다.
여기서, 퇴적 체임버(스퍼터링 체임버)의 자세한 사항에 대하여 도 15의 (B)를 참조하여 설명한다. 도 15의 (B)에 도시된 퇴적 체임버(2706b)는 타깃(2766a), 타깃(2766b), 타깃 실드(2767a), 타깃 실드(2767b), 마그넷 유닛(2790a), 마그넷 유닛(2790b), 기판 홀더(2768), 및 전원(2791)을 포함한다. 도시되지 않았지만, 타깃(2766a) 및 타깃(2766b)은 각각 백킹 플레이트를 개재하여 타깃 홀더에 고정된다. 전원(2791)은 타깃(2766a) 및 타깃(2766b) 각각에 전기적으로 접속된다. 마그넷 유닛(2790a)은 타깃(2766a)의 배면에 배치되고, 마그넷 유닛(2790b)은 타깃(2766b)의 배면에 배치된다. 타깃 실드(2767a)는 타깃(2766a)의 단부를 둘러싸도록 제공되고, 타깃 실드(2767b)는 타깃(2766b)의 단부를 둘러싸도록 제공된다. 또한, 여기서는, 기판(2769)이 기판 홀더(2768)에 지지되어 있다. 기판 홀더(2768)는 조정 부재(2784)에 의하여 퇴적 체임버(2706b)에 고정된다. 조정 부재(2784)에 의하여, 타깃(2766a)과 타깃(2766b) 사이의 영역(타깃들 사이의 영역)까지 기판 홀더(2768)를 이동시킬 수 있다. 예를 들어, 기판(2769)을 지지하는 기판 홀더(2768)를 타깃들 사이의 영역에 제공함으로써, 플라스마로 인한 손상을 저감시킬 수 있는 경우가 있다. 도시되지 않았지만, 기판 홀더(2768)는 기판(2769)을 유지하는 기판 유지 기구 또는 기판(2769)을 배면으로부터 가열하는 히터 등을 포함하여도 좋다.
타깃 실드(2767)는 타깃(2766)으로부터 스퍼터링되는 입자가, 퇴적이 불필요한 영역에 퇴적되는 것을 억제할 수 있다. 또한, 타깃 실드(2767)는 누적된 스퍼터링 입자가 분리되는 것을 방지하도록 가공되는 것이 바람직하다. 예를 들어, 표면 거칠기를 증가시키는 블라스트 처리를 수행하여도 좋고, 또는 타깃 실드(2767)의 표면에 거친 부분을 형성하여도 좋다.
퇴적 체임버(2706b)는 가스 가열 기구(2782)를 통하여 질량 유량계(2780)에 접속되고, 가스 가열 기구(2782)는 질량 유량계(2780)를 통하여 정제기(2781)에 접속된다. 가스 가열 기구(2782)에 의하여, 퇴적 체임버(2706b)에 도입되는 가스를 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하의 온도까지 가열할 수 있다. 또한, 가스 가열 기구(2782), 질량 유량계(2780), 및 정제기(2781)는 복수 종류의 가스 각각을 위하여 제공될 수 있지만, 이해를 쉽게 하기 위하여 하나의 가스 가열 기구(2782), 하나의 질량 유량계(2780), 및 하나의 정제기(2781)만을 제공한다. 퇴적 체임버(2706b)에 도입되는 가스로서는, 이슬점이 -80℃ 이하, 바람직하게는 -100℃ 이하의 가스를 사용할 수 있고, 예를 들어, 산소 가스, 질소 가스, 및 희가스(예를 들어, 아르곤 가스)를 사용한다.
가스의 주입구 가까이에 정제기가 제공되는 경우, 정제기와 퇴적 체임버(2706b) 사이의 배관의 길이는 10m 이하, 바람직하게는 5m 이하, 더 바람직하게는 1m 이하이다. 배관의 길이가 10m 이하, 5m 이하, 또는 1m 이하이면, 이에 맞춰 배관으로부터의 가스의 방출의 영향이 저감될 수 있다. 가스의 배관으로서는, 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴 등으로 내부가 피복된 금속 배관을 사용할 수 있다. 상술한 배관에 의하여, 예를 들어 SUS316L-EP 배관에 비하여 불순물을 포함하는 방출 가스의 양이 작아져, 가스에 대한 불순물의 침입을 저감시킬 수 있다. 또한, 배관의 연결 부위로서는, 고성능 초소형 메탈 개스킷 연결 부위(UPG 연결 부위)를 사용할 수 있다. 배관의 재료 모두가 금속인 구조는, 수지 등을 사용한 구조에 비하여, 발생되는 방출 가스 또는 외부 누설의 영향을 저감시킬 수 있어 바람직하다.
퇴적 체임버(2706b)는 밸브를 통하여 터보 분자 펌프(2772) 및 진공 펌프(2770)에 접속된다.
또한, 퇴적 체임버(2706b)에는 크라이오 트랩(2751)이 제공된다.
크라이오 트랩(2751)은 물 등 융점이 비교적 높은 분자(또는 원자)를 흡착할 수 있는 기구이다. 터보 분자 펌프(2772)는 크기가 큰 분자(또는 원자)를 안정적으로 제거할 수 있고, 보수 관리(maintenance)의 빈도가 낮기 때문에, 생산성을 높일 수 있는 한편, 수소 및 물의 제거 능력이 낮다. 따라서, 물 등의 제거 능력을 높이도록 크라이오 트랩(2751)을 퇴적 체임버(2706b)에 접속시킨다. 크라이오 트랩(2751)의 냉동기의 온도는 100K 이하, 바람직하게는 80K 이하로 설정된다. 크라이오 트랩(2751)이 복수의 냉동기를 포함하는 경우, 냉동기들의 온도를 다른 온도로 설정하면, 효율적인 배기가 가능하므로 바람직하다. 예를 들어, 제 1 단의 냉동기의 온도를 100K 이하로 설정하고, 제 2 단의 냉동기의 온도를 20K 이하로 설정할 수 있다. 또한, 크라이오 트랩 대신 타이타늄 서블리메이션 펌프를 사용하면, 더 높은 진공을 달성할 수 있는 경우가 있다. 크라이오펌프 또는 터보 분자 펌프 대신에 이온 펌프를 사용하는 것에 의해서도, 더 높은 진공을 달성할 수 있는 경우가 있다.
또한, 퇴적 체임버(2706b)의 배기 방법은 상기에 한정되지 않고, 반송 체임버(2704)에 대하여 위에서 설명한 배기 방법(크라이오 범프 및 진공 펌프를 사용한 배기 방법)과 비슷한 구조를 채용하여도 좋다. 물론, 반송 체임버(2704)의 배기 방법은 퇴적 체임버(2706b)의 배기 방법(터보 분자 펌프 및 진공 펌프를 사용한 배기 방법)과 비슷한 구조를 가져도 좋다.
또한, 상술한 반송 체임버(2704), 기판 가열 체임버(2705), 및 퇴적 체임버(2706b) 각각에서, 배압(전압력(total pressure)) 및 각 기체 분자(원자)의 분압(partial pressure)은 다음과 같이 설정되는 것이 바람직하다. 특히, 형성되는 막에 불순물이 들어갈 수 있기 때문에, 퇴적 체임버(2706b)의 배압 및 각 기체 분자(원자)의 분압에는 주의할 필요가 있다.
상술한 각 체임버에서 배압(전압력)은 1×10-4Pa 이하, 바람직하게는 3×10-5Pa 이하, 더 바람직하게는 1×10-5Pa 이하이다. 상술한 각 체임버에서 질량 전하 비율(m/z)이 18인 기체 분자(원자)의 분압은 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다. 또한, 상술한 각 체임버에서 질량 전하 비율(m/z)이 28인 기체 분자(원자)의 분압은 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다. 또한, 상술한 각 체임버에서 질량 전하 비율(m/z)이 44인 기체 분자(원자)의 분압은 3×10-5Pa 이하, 바람직하게는 1×10-5Pa 이하, 더 바람직하게는 3×10-6Pa 이하이다.
또한, 진공 체임버 내의 전압력 및 분압은 질량 분석기를 사용하여 측정할 수 있다. 예를 들어, Qulee CGM-051(ULVAC, Inc. 제조의 4중극 질량 분석기(Q-mass라고도 함))을 사용할 수 있다.
또한, 상술한 반송 체임버(2704), 기판 가열 체임버(2705), 및 퇴적 체임버(2706b)는 외부 누설 또는 내부 누설의 양이 적은 것이 바람직하다.
예를 들어, 상술한 반송 체임버(2704), 기판 가열 체임버(2705), 및 퇴적 체임버(2706b) 각각에서, 누설 레이트(leakage rate)는 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다. 질량 전하 비율(m/z)이 18인 기체 분자(원자)의 누설 레이트는 1×10-7Pa·m3/s 이하, 바람직하게는 3×10-8Pa·m3/s 이하이다. 질량 전하 비율(m/z)이 28인 기체 분자(원자)의 누설 레이트는 1×10-5Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다. 질량 전하 비율(m/z)이 44인 기체 분자(원자)의 누설 레이트는 3×10-6Pa·m3/s 이하, 바람직하게는 1×10-6Pa·m3/s 이하이다.
또한, 누설 레이트는 상기 질량 분석기를 사용하여 측정된 전압력 및 분압으로부터 추출할 수 있다.
누설 레이트는 외부 누설 및 내부 누설에 의존한다. 외부 누설이란 미소한 구멍 또는 밀봉 불량 등을 통하여 진공 시스템 외부로부터 가스가 유입되는 것을 말한다. 내부 누설은 진공 시스템 내에서의 밸브 등의 칸막이(partition)를 통한 누설, 또는 내부 부재로부터의 방출 가스에 기인한다. 누설 레이트가 상술한 값 이하가 될 수 있도록 설정하기 위하여, 외부 누설 및 내부 누설의 양 측면으로부터 대책을 취할 필요가 있다.
예를 들어, 퇴적 체임버(2706b)의 개폐 부분을 메탈 개스킷으로 밀봉할 수 있다. 메탈 개스킷에는 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴으로 피복된 금속을 사용하는 것이 바람직하다. 메탈 개스킷은 O-링보다 높은 밀착성을 실현하고, 외부 누설을 저감시킬 수 있다. 또한, 부동태(passive state)인 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴 등으로 피복된 금속을 사용함으로써, 메탈 개스킷으로부터 방출되는 불순물을 포함하는 가스의 방출이 억제되기 때문에, 내부 누설을 저감시킬 수 있다.
퇴적 장치(2700)의 부재에는, 불순물을 포함하는 가스의 방출량이 적은 알루미늄, 크로뮴, 타이타늄, 지르코늄, 니켈, 또는 바나듐을 사용한다. 또는, 상술한 부재에는, 상술한 재료로 피복된 철, 크로뮴, 및 니켈 등을 포함하는 합금을 사용하여도 좋다. 철, 크로뮴, 및 니켈 등을 포함하는 합금은 강성(剛性)이고, 열에 강하고, 가공에 적합하다. 여기서, 표면적을 저감시키기 위하여 부재의 표면 요철을 연마 등에 의하여 줄이면, 가스의 방출을 저감시킬 수 있다.
또는, 상술한 퇴적 장치(2700)의 부재를 플루오린화 철, 산화 알루미늄, 및 산화 크로뮴 등으로 피복하여도 좋다.
퇴적 장치(2700)의 부재는 가능하면 금속만을 사용하여 형성되는 것이 바람직하다. 예를 들어, 석영 등으로 형성되는 보기 창(viewing window)이 제공되는 경우, 가스의 방출을 억제하기 위하여 보기 창의 표면을 플루오린화 철, 산화 알루미늄, 또는 산화 크로뮴 등으로 얇게 피복하는 것이 바람직하다.
퇴적 체임버에 흡착물이 존재할 때는 내벽 등에 흡착되기 때문에 흡착물이 퇴적 체임버의 압력에 영향을 미치지 않지만, 퇴적 체임버 내부를 배기하였을 때는 흡착물은 가스 방출을 일으킨다. 따라서, 누설 레이트와 배기 속도 사이에 상관관계는 없지만, 배기 능력이 높은 펌프를 사용하여 퇴적 체임버에 존재하는 흡착물을 가능한 한 많이 탈착하고 미리 배기하는 것이 중요하다. 또한, 흡착물의 탈착을 촉진하기 위하여 퇴적 체임버를 베이킹(baking)하여도 좋다. 베이킹함으로써, 흡착물의 탈착 속도를 약 10배 증가시킬 수 있다. 베이킹은 100℃ 내지 450℃의 범위의 온도에서 수행할 수 있다. 이때, 불활성 가스를 퇴적 체임버에 도입하면서 흡착물을 제거하면, 배기만으로는 탈착하기 어려운 물 등의 탈착 속도를 더 증가시킬 수 있다. 또한, 도입되는 불활성 가스가 베이킹 온도와 실질적으로 같은 온도까지 가열되면, 흡착물의 탈착 속도를 더 증가시킬 수 있다. 여기서, 불활성 가스로서 희가스를 사용하는 것이 바람직하다. 퇴적되는 막의 종류에 따라서는, 불활성 가스 대신에 산소 등을 사용하여도 좋다. 예를 들어, 산화물을 퇴적하는 경우에는, 산화물의 주성분인 산소를 사용하는 것이 바람직한 경우가 있다. 베이킹은 램프를 사용하여 수행되는 것이 바람직하다.
또는, 가열된 산소, 또는 가열된 희가스 등의 가열된 불활성 가스 등을 도입하여 퇴적 체임버 내의 압력을 높이고 나서 일정 시간 후에, 퇴적 체임버 내부를 배기하는 처리를 수행하는 것이 바람직하다. 가열된 가스를 도입함으로써 퇴적 체임버 내의 흡착물을 탈착시킬 수 있고, 퇴적 체임버 내에 존재하는 불순물을 저감시킬 수 있다. 또한, 이 처리를 2번 이상 30번 이하, 바람직하게는 5번 이상 15번 이하 반복할 때 이로운 효과를 달성할 수 있다. 구체적으로는, 온도가 40℃ 이상 400℃ 이하, 바람직하게는 50℃ 이상 200℃ 이하인 불활성 가스 또는 산소 등을 퇴적 체임버에 도입함으로써, 1분 내지 300분, 바람직하게는 5분 내지 120분의 시간 범위에서, 퇴적 체임버 내의 압력을 0.1Pa 이상 10kPa 이하, 바람직하게는 1Pa 이상 1kPa 이하, 더 바람직하게는 5Pa 이상 100Pa 이하가 되도록 유지할 수 있다. 그 후, 퇴적 체임버 내부를 5분 내지 300분, 바람직하게는 10분 내지 120분의 시간 범위에서 배기한다.
더미 퇴적에 의해서도 흡착물의 탈착 속도를 더 증가시킬 수 있다. 여기서, 더미 퇴적이란, 더미 기판 및 퇴적 체임버의 내벽에 막을 퇴적하여, 퇴적 체임버 내의 불순물 및 퇴적 체임버의 내벽의 흡착물을 막 내에 가두는, 스퍼터링법 등에 의한 더미 기판으로의 퇴적을 말한다. 더미 기판에는, 가스의 방출량이 적은 기판을 사용하는 것이 바람직하다. 더미 퇴적을 수행함으로써, 나중에 형성되는 막 내의 불순물 농도를 저감시킬 수 있다. 또한, 더미 퇴적은 퇴적 체임버의 베이킹과 동시에 수행하여도 좋다.
다음으로, 도 15의 (B)에 도시된 반송 체임버(2704) 및 로드록 체임버(2703a)와, 도 15의 (C)에 도시된 대기 측 기판 반송 체임버(2702) 및 대기 측 기판 공급 체임버(2701)의 자세한 사항에 대하여 설명한다. 또한, 도 15의 (C)는 대기 측 기판 반송 체임버(2702) 및 대기 측 기판 공급 체임버(2701)의 단면이다.
도 15의 (B)에 도시된 반송 체임버(2704)에 대해서는, 도 15의 (A)에 도시된 반송 체임버(2704)의 기재를 참조할 수 있다.
로드록 체임버(2703a)는 기판 반송 스테이지(2752)를 포함한다. 로드록 체임버(2703a)에서의 압력이 감압으로부터 상승되어 대기압이 될 때, 기판 반송 스테이지(2752)는 대기 측 기판 반송 체임버(2702)에 제공된 반송 로봇(2763)으로부터 기판을 받는다. 그 후, 로드록 체임버(2703a)를 진공으로 배기하여 거기의 압력을 감압으로 하고 나서, 반송 체임버(2704)에 제공된 반송 로봇(2763)이 기판 반송 스테이지(2752)로부터 기판을 받는다.
또한, 로드록 체임버(2703a)는 밸브를 통하여 진공 펌프(2770) 및 크라이오펌프(2771)에 접속되어 있다. 진공 펌프(2770) 및 크라이오펌프(2771) 등의 배기 시스템의 접속 방법에는, 반송 체임버(2704)의 접속 방법의 기재를 참조할 수 있고, 그 설명은 여기서는 생략한다. 또한, 도 14에 도시된 언로드록 체임버(2703b)는 로드록 체임버(2703a)와 비슷한 구조를 가질 수 있다.
대기 측 기판 반송 체임버(2702)는 반송 로봇(2763)을 포함한다. 반송 로봇(2763)은 카세트 포트(2761)로부터 로드록 체임버(2703a)까지 또는 로드록 체임버(2703a)로부터 카세트 포트(2761)까지 기판을 반송할 수 있다. 또한, 대기 측 기판 반송 체임버(2702) 및 대기 측 기판 공급 체임버(2701) 상방에는, HEPA(high efficiency particulate air) 필터 등 먼지 또는 파티클의 침입을 억제하기 위한 기구를 제공하여도 좋다.
대기 측 기판 공급 체임버(2701)는 복수의 카세트 포트(2761)를 포함한다. 카세트 포트(2761)는 복수의 기판을 수용할 수 있다.
타깃의 표면 온도는 100℃ 이하, 바람직하게는 50℃ 이하, 더 바람직하게는 실질적으로 실온(대표적으로는 25℃)이 되도록 설정된다. 대형 기판용 스퍼터링 장치에서는, 대형 타깃이 사용되는 경우가 많다. 그러나, 대형 기판용 타깃을 접합부(juncture) 없이 형성하는 것은 어렵다. 실제로는, 복수의 타깃을 빽빽이 배열하여 대형 타깃을 얻지만, 아무래도 약간의 간격이 존재한다. 타깃의 표면 온도가 올라가면, 이러한 약간의 간격으로부터 아연 등이 휘발되어 이 간격이 서서히 넓어질 수 있다. 간격이 넓어지면, 백킹 플레이트의 금속 또는 백킹 플레이트와 타깃의 접착에 사용되는 결합제에 포함되는 금속이 스퍼터링될 수 있고, 불순물 농도의 증가를 일으킬 수 있다. 따라서, 타깃은 충분히 냉각되어 있는 것이 바람직하다.
타깃을 효율적으로 냉각시키기 위해서는, 도전성이 높고 방열성이 높은 금속(구체적으로는, 구리)을 백킹 플레이트에 사용하거나, 또는 백킹 플레이트에 형성된 수로를 통하여 충분한 양의 냉각수를 흘린다.
또한, 타깃이 아연을 포함하는 경우에는, 산소 가스 분위기에서의 퇴적에 의하여 플라스마 손상이 완화되기 때문에, 아연이 휘발되기 어려운 산화물 반도체를 얻을 수 있다.
상술한 퇴적 장치에 의하여, 이차 이온 질량 분석법(SIMS: secondary ion mass spectrometry)에 의하여 측정되는 수소 농도가 2×1020atoms/cm3 이하, 바람직하게는 5×1019atoms/cm3 이하, 더 바람직하게는 1×1019atoms/cm3 이하, 더욱 바람직하게는 5×1018atoms/cm3 이하인 산화물 반도체를 퇴적할 수 있다.
또한, SIMS에 의하여 측정되는 질소 농도가 5×1019atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 이하, 더 바람직하게는 5×1018atoms/cm3 이하, 더욱 바람직하게는 1×1018atoms/cm3 이하인 산화물 반도체를 퇴적할 수 있다.
또한, SIMS에 의하여 측정되는 탄소 농도가 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하인 산화물 반도체를 퇴적할 수 있다.
불순물 및 산소 빈자리의 양이 적은 산화물 반도체는 캐리어 밀도가 낮다(구체적으로는, 8×1011/cm3 미만, 바람직하게는 1×1011/cm3 미만, 더 바람직하게는 1×1010/cm3 미만이고, 1×10-9/cm3 이상임). 이러한 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 한다. 특히, 불순물 농도가 낮고 결함 준위의 밀도가 낮은 CAAC-OS를, 안정적인 특성을 갖는 실질적으로 고순도 진성의 산화물 반도체라고 할 수 있다.
또한, TDS(thermal desorption spectroscopy)에 의하여 측정되는 질량 전하 비율(m/z)이 2(예를 들어, 수소 분자)인 기체 분자(원자), 질량 전하 비율(m/z)이 18인 기체 분자(원자), 질량 전하 비율(m/z)이 28인 기체 분자(원자), 및 질량 전하 비율(m/z)이 44인 기체 분자(원자) 각각의 방출량이 1×1019/cm3 이하, 바람직하게는 1×1018/cm3 이하인 산화물 반도체를 퇴적할 수 있다.
상술한 퇴적 장치에 의하여, 산화물 반도체로의 불순물의 침입을 억제할 수 있다. 또한, 상술한 퇴적 장치를 사용하여 산화물 반도체와 접촉하는 막을 형성하면, 산화물 반도체와 접촉하는 막으로부터 산화물 반도체로의 불순물의 침입을 억제할 수 있다.
<산화물 반도체의 구조>
산화물 반도체는 단결정 산화물 반도체 및 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체의 예에는 CAAC-OS, 다결정 산화물 반도체, nc-OS, a-like OS, 및 비정질 산화물 반도체가 포함된다.
다른 관점에서는, 산화물 반도체는 비정질 산화물 반도체 및 결정성 산화물 반도체로 분류된다. 결정성 산화물 반도체의 예에는 단결정 산화물 반도체, CAAC-OS, 다결정 산화물 반도체, 및 nc-OS가 포함된다.
nc-OS는 고분해능 TEM 이미지에서 결정부가 관찰되는 영역 및 결정부가 명확히 관찰되지 않는 영역을 갖는다. 대부분의 경우, nc-OS에 포함되는 결정부의 크기는 1nm 이상 10nm 이하, 또는 1nm 이상 3nm 이하이다. 또한, 크기가 10nm보다 크고 100nm 이하인 결정부를 포함하는 산화물 반도체를 미결정 산화물 반도체라고 하는 경우가 있다. nc-OS의 고분해능 TEM 이미지에서는, 예를 들어, 결정립계가 명확히 관찰되지 않는 경우가 있다. 또한, 나노 결정의 기원은 CAAC-OS에서의 펠릿과 같을 가능성이 있다. 따라서, 이하의 설명에서는 nc-OS의 결정부를 펠릿이라고 하는 경우가 있다.
nc-OS에서, 미소한 영역(예를 들어, 크기가 1nm 이상 10nm 이하의 영역, 특히 크기가 1nm 이상 3nm 이하의 영역)은 주기적인 원자 배열을 갖는다. nc-OS에서는 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 그러므로, 막 전체의 배향이 정렬되지 않는다. 따라서, 분석 방법에 따라서는 nc-OS를 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없다. 예를 들어, 펠릿의 크기보다 직경이 큰 X선 빔을 사용하여 out-of-plane법에 의하여 nc-OS를 분석하면, 결정면을 나타내는 피크가 나타나지 않는다. 또한, 펠릿의 크기보다 큰 프로브 직경(예를 들어, 50nm 이상)의 전자 빔을 사용하여 nc-OS에 대하여 전자 회절을 수행하면, 헤일로(halo) 패턴과 같은 회절 패턴이 관찰된다. 한편, 펠릿의 크기와 가깝거나 펠릿의 크기보다 작은 프로브 직경의 전자 빔을 적용하면, nc-OS의 나노 빔 전자 회절 패턴에 스폿이 나타난다. 또한, nc-OS의 나노 빔 전자 회절 패턴에서는, 원(고리)형 패턴의, 휘도가 높은 영역이 나타나는 경우가 있다. nc-OS의 나노 빔 전자 회절 패턴에서도 고리형 영역에 복수의 스폿이 나타나는 경우가 있다.
상술한 바와 같이, 펠릿들(나노 결정들) 사이에는 결정 배향의 규칙성이 없기 때문에, nc-OS를 RANC(random aligned nanocrystals)를 포함하는 산화물 반도체 또는 NANC(non-aligned nanocrystals)를 포함하는 산화물 반도체라고 할 수도 있다.
nc-OS는 비정질 산화물 반도체에 비하여 규칙성이 높은 산화물 반도체이다. 따라서, nc-OS는 a-like OS 및 비정질 산화물 반도체보다 결함 준위의 밀도가 낮은 경향이 있다. 또한, nc-OS에서는 상이한 펠릿들 사이에 결정 배향의 규칙성은 없다. 그러므로, nc-OS는 CAAC-OS보다 결함 준위의 밀도가 높다.
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 갖는다.
a-like OS의 고분해능 TEM 이미지에서는, 보이드(void)가 관찰되는 경우가 있다. 또한, 고분해능 TEM 이미지에서는, 결정부가 명확히 관찰되는 영역 및 결정부가 관찰되지 않는 영역이 있다.
a-like OS는 보이드를 포함하기 때문에 불안정적인 구조를 갖는다. a-like OS가 CAAC-OS 및 nc-OS에 비하여 불안정적인 구조를 갖는다는 것을 증명하기 위하여, 전자 조사로 인한 구조의 변화를 이하에 설명한다. 예를 들어, a-like OS에서의 결정부의 성장은 전자 조사에 의하여 유발되는 경우가 있다. 한편, nc-OS 및 CAAC-OS에서는 전자 조사에 의하여 결정부의 성장이 거의 유발되지 않는다. 따라서, a-like OS는 nc-OS 및 CAAC-OS에 비하여 불안정한 구조를 갖는다.
a-like OS는 보이드를 포함하기 때문에 nc-OS 및 CAAC-OS보다 밀도가 낮다. 구체적으로는, a-like OS의 밀도는 같은 조성을 갖는 단결정 산화물 반도체의 밀도의 78.6% 이상 92.3% 미만이다. nc-OS 및 CAAC-OS 각각의 밀도는 같은 조성을 갖는 단결정 산화물 반도체의 밀도의 92.3% 이상 100% 미만이다. 또한, 밀도가 단결정 산화물 반도체의 밀도의 78% 미만인 산화물 반도체는 퇴적하기 어렵다.
예를 들어, 원자수비가 In:Ga:Zn=1:1:1인 산화물 반도체의 경우, 능면체정 구조를 갖는 단결정 InGaZnO4의 밀도는 6.357g/cm3이다. 따라서, 원자수비가 In:Ga:Zn=1:1:1인 산화물 반도체의 경우, a-like OS의 밀도는 5.0g/cm3 이상 5.9g/cm3 미만이다. 예를 들어, 원자수비가 In:Ga:Zn=1:1:1인 산화물 반도체의 경우, nc-OS 및 CAAC-OS 각각의 밀도는 5.9g/cm3 이상 6.3g/cm3 미만이다.
또한, 특정한 조성을 갖는 산화물 반도체가 단결정 구조로 존재할 수 없을 가능성이 있다. 이 경우, 조성이 상이한 단결정 산화물 반도체들을 적절한 비율로 조합함으로써, 원하는 조성을 갖는 단결정 산화물 반도체의 밀도와 동등한 밀도를 계산할 수 있다. 원하는 조성을 갖는 단결정 산화물 반도체의 밀도는, 조성이 상이한 단결정 산화물 반도체들의 조합비에 따라 가중 평균을 사용하여 계산할 수 있다. 또한, 가능한 한 적은 종류의 단결정 산화물 반도체를 사용하여 밀도를 계산하는 것이 바람직하다.
비정질 구조는 일반적으로 준안정이고 고정되어 있지 않고, 등방성이고 불균일 구조를 갖지 않는다고 정의되는 것으로 알려져 있다. 바꿔 말하면, 비정질 구조는 플렉시블한 결합 각도 및 단거리 질서를 갖지만, 장거리 질서를 갖지 않는다.
이것은 본질적으로 안정적인 산화물 반도체를 완전한 비정질 산화물 반도체로 간주할 수 없다는 것을 의미한다. 또한, 등방적이지 않은 산화물 반도체(예를 들어, 미세한 영역에서 주기적인 구조를 갖는 산화물 반도체)를 완전한 비정질 산화물 반도체로 간주할 수는 없다. 또한, a-like OS는 미세한 영역에 주기적인 구조를 갖지만, 동시에 보이드를 갖고, 이하에 설명하는 바와 같이 불안정한 구조를 갖는다. 이러한 이유로, a-like OS는 비정질 산화물 반도체와 비슷한 물성을 갖는다.
정의 중 하나로서 불안정한 구조를 갖는 비정질 산화물 반도체는 트랜지스터의 채널 형성 영역에 사용될 수 있더라도, 이 트랜지스터는 제품으로서의 실용화에는 불충분할 수 있다. 이는 a-like OS에도 적용된다. 따라서, 비정질 산화물 반도체 및 a-like OS의 성분은 제품에 거의 포함되지 않거나 또는 전혀 포함되지 않는 것이 바람직하다.
단결정 산화물 반도체는 결정성이 높지만, 동시에 형성에 높은 공정 온도를 필요로 하기 때문에, 생산성의 면에서 실용적이지 않을 수 있다. 다결정 산화물 반도체는 결정립 내의 결정성은 높지만 동시에 결정립계를 갖기 때문에, 편차 등을 갖기 쉽다.
한편, CAAC-OS 및 nc-OS는 안정성이 높고 상술한 퇴적 방법에 의하여 500℃ 미만의 기판 온도에서 퇴적될 수 있다. 또한, 이들은 명확한 결정립계를 갖지 않기 때문에 균일하고 편차 등을 갖기 어렵다. 예를 들어, 8세대 이상의 대형 기판 위에도 이들을 균일하게 퇴적할 수 있기 때문에, 신뢰성이 높고 실용성이 높은 구조를 갖는 것으로 간주할 수 있다.
<전자 현미경에 의한 분석>
CAAC-OS 및 nc-OS를 TEM(transmission electron microscope)에 의하여 분석한다.
먼저, 분석을 위한 시료에 대하여 설명한다.
시료 X1은, 이하의 조건하에서 석영 유리 기판 위에 PESP에 의하여 퇴적한 두께 100nm의 In-Ga-Zn 산화물을 포함한다: In-Ga-Zn 산화물 타깃(직경이 101.6mm인 원형 타깃이고 In:Ga:Zn의 원자수비가 1:4:5임)을 사용하고; 퇴적 전력(DC)이 200W이고; 퇴적 압력이 0.4Pa이고; 타깃-기판 거리(타깃과 기판 홀더 사이의 거리)가 130mm이고; 유량 30sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 퇴적 가스로서 사용하고; 기판을 가열하지 않는다.
시료 X2는, 이하의 조건하에서 석영 유리 기판 위에 PESP에 의하여 퇴적한 두께 100nm의 In-Ga-Zn 산화물을 포함한다: In-Ga-Zn 산화물 타깃(직경이 101.6mm인 원형 타깃이고 In:Ga:Zn의 원자수비가 1:4:5임)을 사용하고; 퇴적 전력(DC)이 200W이고; 퇴적 압력이 0.4Pa이고; 타깃-기판 거리(타깃과 기판 홀더 사이의 거리)가 130mm이고; 유량 30sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 퇴적 가스로서 사용하고; 기판을 가열한다(기판 온도는 200℃임).
시료 X3은, 이하의 조건하에서 석영 유리 기판 위에 VDSP에 의하여 퇴적한 두께 100nm의 In-Ga-Zn 산화물을 포함한다: 두 개의 In-Ga-Zn 산화물 타깃(In:Ga:Zn의 원자수비가 1:4:5인 125mm×190mm의 장방형 타깃)을 사용하고; 퇴적 전력(DC)이 1200W이고; 퇴적 압력이 0.3Pa이고; 타깃-기판 거리(한 쌍의 두 개의 타깃의 중심을 연결하는 선으로부터 기판 홀더까지의 거리)가 250mm이고; 유량 30sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 퇴적 가스로서 사용하고; 기판을 가열하지 않는다.
시료 X4는, 이하의 조건하에서 석영 유리 기판 위에 VDSP에 의하여 퇴적한 두께 100nm의 In-Ga-Zn 산화물을 포함한다: 두 개의 In-Ga-Zn 산화물 타깃(In:Ga:Zn의 원자수비가 1:4:5인 125mm×190mm의 장방형 타깃)을 사용하고; 퇴적 전력(DC)이 1200W이고; 퇴적 압력이 0.05Pa이고; 타깃-기판 거리(두 개의 타깃의 중심을 연결하는 선으로부터 기판 홀더까지의 거리)가 250mm이고; 유량 30sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 퇴적 가스로서 사용하고; 기판을 가열하지 않는다.
<단면 TEM>
단면 TEM 이미지에서 관찰되는 CAAC-OS 및 nc-OS의 특징에 대하여 이하에 설명한다.
먼저, TEM에 의하여 얻은 단면도(단면 TEM 이미지라고도 함)를 분석한다. 단면 TEM 이미지를 얻기 위해서는, 구면 수차 보정(spherical aberration corrector) 기능을 갖는 JEOL Ltd. 제조 원자 분해능 분석 전자 현미경 JEM-ARM 200F를 사용한다. 또한, 단면 TEM 이미지에 있어서 두 개의 흰색 화살표들 사이의 각 영역이 하나의 펠릿에 상당한다.
도 16의 (A)는 시료면에 실질적으로 평행한 방향에서 관찰한 시료 X1의 단면 TEM 이미지이다. 단면 TEM 이미지의 관찰에서는, 구면 수차 보정 기능을 사용한다. 도 16의 (B)의 단면 TEM 이미지는 도 16의 (A)의 확대도이다. 도 16의 (B)에서 펠릿을 관찰할 수 있다. 펠릿은 무작위로 배향되기 때문에, 시료 X1이 nc-OS인 것이 시사된다.
도 17의 (A)는 시료면에 실질적으로 평행한 방향에서 관찰한 시료 X2의 단면 TEM 이미지이다. 단면 TEM 이미지의 관찰에서는, 구면 수차 보정 기능을 사용한다. 도 17의 (B)의 단면 TEM 이미지는 도 17의 (A)의 확대도이다. 도 17의 (B)에서 펠릿을 관찰할 수 있다. 펠릿은 산화물이 형성되는 면(형성 표면) 또는 산화물의 상면의 요철을 반영하고, 형성 표면 또는 상면에 평행하다. 결정의 왜곡을 시료 X2의 단면 TEM 이미지에서 관찰할 수 있다. 펠릿은 c축 배향을 갖기 때문에, 시료 X2는 CAAC-OS이다.
도 18의 (A)는 시료면에 실질적으로 평행한 방향에서 관찰한 시료 X3의 단면 TEM 이미지이다. 단면 TEM 이미지의 관찰에서는, 구면 수차 보정 기능을 사용한다. 도 18의 (B)의 단면 TEM 이미지는 도 18의 (A)의 확대도이다. 도 18의 (B)에서 펠릿을 관찰할 수 있다. 펠릿은 무작위로 배향되기 때문에, 시료 X3이 nc-OS인 것이 시사된다.
도 19의 (A)는 시료면에 실질적으로 평행한 방향에서 관찰한 시료 X4의 단면 TEM 이미지이다. 단면 TEM 이미지의 관찰에서는, 구면 수차 보정 기능을 사용한다. 도 19의 (B)의 단면 TEM 이미지는 도 19의 (A)의 확대도이다. 도 19의 (B)에서 펠릿을 관찰할 수 있다. 펠릿은 산화물이 형성되는 면(형성 표면) 또는 산화물의 상면의 요철을 반영하고, 형성 표면 또는 상면에 평행하다. 결정의 왜곡을 시료 X4의 단면 TEM 이미지에서 관찰할 수 있다. 펠릿은 c축 배향을 갖기 때문에, 시료 X4는 CAAC-OS이다.
표 3에는 시료 X1, 시료 X2, 시료 X3, 및 시료 X4 각각에서의 펠릿의 크기(평면 방향에서의 펠릿의 길이)의 평균, 표준 편차 σ, 최대값, 및 최소값, 및 펠릿의 각도의 분포가 열거되어 있다. 또한, 펠릿의 평면과 석영 유리 기판 표면 사이의 각도를 펠릿의 각도로 간주한다. 도 20의 (A), (B), (C), 및 (D)는 각각 시료 X1, 시료 X2, 시료 X3, 및 시료 X4에서의 펠릿 크기의 분포를 나타낸 것이다.
[표 3]
Figure pct00003
PESP에 의하여 퇴적된 In-Ga-Zn 산화물은, 기판을 가열할지 여부에 따라 CAAC-OS 또는 nc-OS가 될 수 있다는 것이 표 3 등에 의하여 시사된다. 한편, VDSP에 의하여 퇴적된 In-Ga-Zn 산화물은, 퇴적을 고진공에서 저전압으로 수행하기만 하면, 기판을 가열하지 않아도 CAAC-OS가 된다. nc-OS들의 비교 및 CAAC-OS들의 비교에 의하여, 펠릿 크기의 평균 및 표준 편차는 PESP에 의하여 퇴적된 In-Ga-Zn 산화물에서보다 VDSP에 의하여 퇴적된 In-Ga-Zn 산화물에서 더 크다는 것이 밝혀졌다. 시료 X4의 평균 펠릿 크기(3nm 이상) 및 펠릿 크기의 표준 편차는 특히 크다.
도 17의 (B) 및 도 19의 (B)에 나타낸 바와 같이, CAAC-OS는 특징적인 원자 배열을 갖는다. 또한, 도 20의 (A) 내지 (D)는 대부분의 펠릿의 크기가 약 1nm 내지 10nm인 것을 나타낸다. 이들 특징의 관점에서, 펠릿을 나노 결정(nc: nanocrystal)이라고도 할 수 있다. 또한, CAAC-OS를 c축 배향된 나노 결정(CANC: c-axis aligned nanocrystals)을 포함하는 산화물 반도체라고 할 수도 있다.
도 16의 (B) 및 도 18의 (B)에 의하여, nc-OS가 층상 원자 배열을 갖지 않는다는 것이 시사된다. 따라서, nc-OS를, 특정한 방향으로 배향되지 않는 나노 결정(RANC(random aligned nanocrystals) 또는 NANC(non-aligned nanocrystals))을 포함하는 산화물 반도체라고 할 수도 있다.
<평면 TEM>
단면 TEM 관찰 외에도, 복수의 방법을 사용하여, 구조를 더 정확하게 명시할 수 있다. 이하의 설명에서는, TEM에 의하여 얻은 평면 이미지(평면 TEM 이미지라고도 함)를 분석한다. 평면 TEM 이미지를 얻기 위하여, 구면 수차 보정 기능을 갖는 JEOL Ltd. 제조 원자 분해능 분석 전자 현미경 JEM-ARM 200F을 사용한다.
도 21의 (A)는 시료 X4의 평면 TEM 이미지이다. 도 21의 (B)는 도 21의 (A)의 화상 처리를 통하여 얻은 화상이다. 화상 처리를 수행하기 위해서는, 먼저 도 21의 (A)에 대하여 FFT(fast Fourier transform)를 실시하여 FFT 이미지를 얻는다. 다음으로, 얻어진 FFT 이미지에 대하여 2.8nm-1 내지 5.0nm-1의 범위를 제외하고 마스크 처리를 실시한다. 그 후, 마스크 처리가 실시된 FFT 이미지에 IFFT(inverse fast Fourier transform)를 실시하여 FFT 필터링 이미지를 얻는다. 도 21의 (B)는 도 21의 (A)의 FFT 필터링 이미지이다. 도 21의 (A) 및 (B)에 의하여, 시료 X4가 육각형 및 삼각형의 원자 배열을 갖고, 결정 방위가 상이한 영역들 사이에는 명확한 경계가 없다는 것이 시사된다. 따라서, 평면 TEM 이미지에서도 시료 X4가 CAAC-OS의 특징을 나타내는 것이 이해된다.
도 22의 (A)는 도 21의 (A)에 영역 A, 영역 B, 영역 C, 및 영역 D를 나타낸 평면 TEM 이미지이다. 도 22의 (B)는 도 21의 (B)의 분석을 통하여 얻은 이미지이고, 영역 A, 영역 B, 영역 C, 및 영역 D는 도 22의 (A)와 같은 위치에 나타내어진다.
분석을 수행하기 위해서는, 먼저 이하의 방식으로 FFT 필터링 이미지로부터 격자점을 추출한다. 먼저, FFT 필터링 이미지의 노이즈를 제거한다. 노이즈를 제거하기 위해서는, 수학식 1을 사용하여 반경 0.05nm 이내의 영역의 휘도를 평활화시킨다.
[수학식 1]
Figure pct00004
또한, S_Int(x, y)는 좌표 (x, y)에서의 평활화된 휘도를 나타내고, r은 좌표 (x, y)와 좌표 (x', y') 사이의 거리를 나타내고, Int(x', y')는 좌표 (x', y')에서의 휘도를 나타낸다. 계산에서, r이 0일 때는 이를 1로 간주한다.
그리고, 격자점을 찾는다. 반경 0.22nm 이내에서 휘도가 가장 높은 좌표를 격자점으로 간주한다. 이때, 격자점의 후보가 추출된다. 반경 0.22nm 이내에서는, 노이즈로 인한 격자점의 오류 검출을 적게 할 수 있다. 또한, TEM 이미지에 있어서 인접한 격자점들은 서로 일정한 거리 떨어져 있기 때문에, 두 개 이상의 격자점이 반경 0.22nm 이내에 관찰될 가능성은 적다.
다음으로, 추출된 격자점의 후보에서 반경 0.22nm 이내에 있어서 휘도가 가장 높은 좌표를 추출하여 격자점의 후보를 다시 결정한다. 격자점의 후보의 추출은 새로운 격자점의 후보가 나타나지 않을 때까지 이러한 식으로 반복되고, 이 시점에서의 좌표를 격자점으로 결정한다. 마찬가지로, 결정된 격자점에서 0.22nm보다 떨어진 위치에서 다른 격자점의 결정을 수행한다. 이러한 식으로, 영역 전체에서 격자점을 결정한다. 결정된 격자점을 총합적으로 격자점 그룹이라고 부른다.
여기서, 추출된 격자점 그룹으로부터 육각형 격자의 각도를 얻는 방법에 대하여 도 23의 (A) 내지 (C)의 모식도 및 도 23의 (D)의 흐름도를 참조하여 설명한다. 먼저, 기준 격자점을 결정하고, 이 기준 격자점에 가장 가까운 6개의 격자점들을 연결하여 육각형 격자를 형성한다(도 23의 (A), 및 도 23의 (D)의 단계 S101). 그 후, 상기 육각형 격자의 중심점인 기준 격자점과, 꼭짓점인 각 격자점 사이의 평균 거리 R을 산출한다. 그리고, 기준 격자점을 중심점으로서, 산출된 거리 R을 중심점으로부터 각 꼭짓점까지의 거리로서 사용하여 정육각형을 형성한다(도 23의 (D)의 단계 S102). 정육각형의 꼭짓점에서 이들 각각에 가장 가까운 격자점까지의 거리를 거리 d1, 거리 d2, 거리 d3, 거리 d4, 거리 d5, 및 거리 d6으로 간주한다(도 23의 (D)의 단계 S103). 다음으로, 중심점 근방에서 0.1°씩 60°까지 정육각형을 회전시키고, 육각형 격자와 회전시킨 정육각형 사이의 평균 편차[D=(d1+d2+d3+d4+d5+d6)/6]를 산출한다(도 23의 (D)의 단계 S104). 그리고, 평균 편차 D가 최소가 될 때의 정육각형의 회전각 θ를 육각형 격자의 각도로서 산출한다(도 23의 (D)의 단계 S105).
다음으로, 가장 높은 비율로 육각형 격자의 각도가 30°가 되도록 평면 TEM 이미지의 관찰 부분을 조정한다. 이러한 조건에서, 반경 1nm 이내에서의 육각형 격자의 평균 각도를 산출한다. 이와 같이 하여 얻은 평면 TEM 이미지의 분석 결과를, 육각형 격자의 각도에 따른 색 또는 농담(濃淡)으로 나타낼 수 있다. 도 22의 (B)는 도 22의 (A)의 분석을 상술한 식으로 수행함으로써 얻은 이미지이고, 육각형 격자의 각도에 따른 농담을 나타낸다.
도 22의 (B)에 의하여, 시료 X4가 육각형 격자의 각도가 균일한 복수의 영역을 갖는 것이 시사된다. 도 24의 (A)는 영역 A를 확대한 평면 TEM 이미지이다. 도 24의 (B)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 A의 평면 TEM 이미지이다. 도 24의 (C)는 영역 A의 FFT 필터링 이미지이다. 도 24의 (D)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 A의 FFT 필터링 이미지이다. 도 24의 (E)는 육각형 격자의 각도에 따른 농담을 나타내는 영역 A의 이미지이다. 도 24의 (E)에서, 흰색 점선은 육각형 격자의 각도가 변화되는 경계 부분을 나타내고, 흑색 점선은 육각형 격자의 배열 방향에서의 변화를 나타낸다. 도 24의 (E)는 육각형 격자의 각도가 변화되는 경계 부분에서 격자점이 연속적으로 배열되는 것을 나타낸 것이다.
도 25의 (A)는 영역 B를 확대한 평면 TEM 이미지이다. 도 25의 (B)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 B의 평면 TEM 이미지이다. 도 25의 (C)는 영역 B의 FFT 필터링 이미지이다. 도 25의 (D)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 B의 FFT 필터링 이미지이다. 도 25의 (E)는 육각형 격자의 각도에 따른 농담을 나타내는 영역 B의 이미지이다. 도 25의 (E)에서, 흰색 점선은 육각형 격자의 각도가 변화되는 경계 부분을 나타내고, 흑색 점선은 육각형 격자의 배열 방향의 변화를 나타낸다. 도 25의 (E)는 육각형 격자의 각도가 변화되는 경계 부분에서 격자점이 연속적으로 배열되는 것을 나타낸 것이다.
도 26의 (A)는 영역 C를 확대한 평면 TEM 이미지이다. 도 26의 (B)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 C의 평면 TEM 이미지이다. 도 26의 (C)는 영역 C의 FFT 필터링 이미지이다. 도 26의 (D)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 C의 FFT 필터링 이미지이다. 도 26의 (E)는 육각형 격자의 각도에 따른 농담을 나타내는 영역 C의 이미지이다. 도 26의 (E)에서, 흰색 점선은 육각형 격자의 각도가 변화되는 경계 부분을 나타낸다. 도 26의 (E)는 육각형 격자의 각도가 변화되는 경계 부분에서 격자점이 연속적으로 배열되는 것을 나타낸 것이다.
도 27의 (A)는 영역 D를 확대한 평면 TEM 이미지이다. 도 27의 (B)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 D의 평면 TEM 이미지이다. 도 27의 (C)는 영역 D의 FFT 필터링 이미지이다. 도 27의 (D)는 육각형 격자의 각도가 변화되는 경계 부분을 흰색 점선으로 나타낸 영역 D의 FFT 필터링 이미지이다. 도 27의 (E)는 육각형 격자의 각도에 따른 농담을 나타내는 영역 D의 이미지이다. 도 27의 (E)에서, 흰색 점선은 육각형 격자의 각도가 변화되는 경계 부분을 나타낸다. 도 27의 (E)는 육각형 격자의 각도가 변화되는 경계 부분에서 격자점이 연속적으로 배열되는 것을 나타낸 것이다.
여기서, 시료 X5를 준비한다. 시료 X5는 두께 25nm의 열산화막이 형성된 단결정 실리콘 기판 위에, 이하의 조건하에서 PESP에 의하여 퇴적한 두께 100nm의 In-Ga-Zn 산화물을 포함한다: In-Ga-Zn 산화물 타깃(직경이 101.6mm이고 In:Ga:Zn의 원자수비가 1:1:1인 원형 타깃)을 사용하고; 퇴적 전력(DC)이 200W이고, 퇴적 압력이 0.4Pa이고, 타깃-기판 거리(타깃과 기판 홀더 사이의 거리)가 130mm이고, 유량 20sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 퇴적 가스로서 사용하고, 기판을 가열하지 않는다. In-Ga-Zn 산화물을 퇴적한 후, 시료 X5를 질소 분위기에서 1시간 동안 450℃에서 가열한다.
도 28은 시료 X5의 육각형 격자의 각도에 따른 농담을 나타낸 이미지이다. 도 28에 의하여 시료 X5는 육각형 격자의 각도가 균일한 복수의 영역을 갖는 것이 시사된다.
CAAC-OS의 평면 TEM 이미지의 분석을 통하여, 육각형 격자의 각도가 변화되는 경계 부분을 조사할 수 있다. 도 23의 (A) 내지 (D)를 참조하여 설명한 방법에서는, 얻어지는 정육각형과 육각형 격자 사이의 평균 편차 D를 정육각형의 중심점에서 각 꼭짓점까지의 거리 R로 나눔으로써, 육각형 격자의 변형률을 산출할 수 있다. 도 29의 (A) 내지 (D)는 시료 X4 및 시료 X5에서의 육각형 격자의 변형률을 나타낸 것이다. 도 29의 (A)에서, 회백색은 시료 X4의 평면 TEM 이미지의 관찰 부분에 있어서 육각형 격자의 변형률이 0.15 이하인 영역을 나타낸다. 도 29의 (C)에서, 회백색은 시료 X5의 평면 TEM 이미지의 관찰 부분에 있어서 육각형 격자의 변형률이 0.15 이하인 영역을 나타낸다. 도 29의 (B)는 시료 X4의 육각형 격자의 변형률의 분포를 나타낸 그래프이다. 도 29의 (D)는 시료 X5의 육각형 격자의 변형률의 분포를 나타낸 그래프이다.
시료 X4에서, 변형률이 0.4 이하인 영역의 비율은 약 99%이고, 변형률이 0.3 이하인 영역의 비율은 약 95%이고, 변형률이 0.2 이하인 영역의 비율은 약 74%이고, 변형률이 0.15 이하인 영역의 비율은 약 60%이다. 시료 X5에서, 변형률이 0.4 이하인 영역의 비율은 약 99%이고, 변형률이 0.3 이하인 영역의 비율은 약 88%이고, 변형율이 0.2 이하인 영역의 비율은 약 51%이고, 변형률이 0.15 이하인 영역의 비율은 약 32%이다. 상술한 바와 같이, 시료 X4 및 시료 X5, 특히 시료 X4는 육각형 격자의 변형률이 작은 영역의 비율이 높다. 육각형 격자의 변형률이 작은 영역의 비율이 높은 CAAC-OS는 단결정 산화물 반도체와 비슷한 성질을 가질 가능성이 있다.
다음으로, 시료 X4 및 시료 X5의 격자점 그룹을 사용하여 보로노이 다이어그램을 형성한다. 보로노이 다이어그램은 격자점 그룹을 포함하는 영역으로 나누어진 이미지이다. 각 격자점은 다른 격자점보다 상기 격자점을 둘러싸는 영역에 더 가깝다. 이하에서는, 도 30의 (A) 내지 (D)의 모식도 및 도 30의 (E)의 흐름도를 사용하여 보로노이 다이어그램의 형성 방법에 대하여 자세히 설명한다.
먼저, 도 23의 (A) 내지 (D)를 사용하여 설명한 방법 등에 의하여 격자점 그룹을 추출한다(도 30의 (A), 및 도 30의 (E)의 단계 S111). 다음으로, 인접한 격저점들을 선분으로 연결한다(도 30의 (B), 및 도 30의 (E)의 단계 S112). 그리고, 선분의 수직 이등분선을 긋는다(도 30의 (C), 및 도 30의 (E)의 단계 S113). 다음으로, 3개의 수직 이등분선이 교차되는 점을 추출한다(도 30의 (E)의 단계 S114). 이 점들이 보로노이점이라고 불린다. 그 후, 인접한 보로노이점을 선분으로 연결한다(도 30의 (D), 및 도 30의 (E)의 단계 S115). 이때, 선분으로 둘러싸인 다각형 영역을 보로노이 영역이라고 부른다. 상술한 방법에서, 보로노이 다이어그램을 형성할 수 있다.
여기서, 시료 X6을 준비한다. 시료 X6은, 이하의 조건하에서 단결정의 이트리아 안정화 지르코니아(YSZ) 기판 위에 PESP에 의하여 퇴적한 두께 100nm의 In-Ga-Zn 산화물을 포함한다: In-Ga-Zn 산화물 타깃(직경이 101.6mm인 원형 타깃이고 In:Ga:Zn의 원자수비가 1:1:1.5임)을 사용하고; 퇴적 전력(DC)이 200W이고; 퇴적 압력이 0.4Pa이고; 타깃-기판 거리(타깃과 기판 홀더 사이의 거리)가 130mm이고; 유량 20sccm의 아르곤 가스 및 유량 10sccm의 산소 가스를 퇴적 가스로서 사용하고; 기판을 가열한다(기판 온도는 300℃임). In-Ga-Zn 산화물을 퇴적한 후, 시료 X6을 산소 분위기에서 1시간 동안 1200℃에서 가열한다.
도 31의 (A)는 시료 X4의 격자점 그룹을 사용하여 형성한 보로노이 다이어그램이다. 도 31의 (B)는 도 31의 (A)에서 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 나타낸 것이다. 도 31의 (C)는 시료 X5의 격자점 그룹을 사용하여 형성한 보로노이 다이어그램이다. 도 31의 (D)는 도 31의 (C)에서 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 나타낸 것이다. 도 31의 (E)는 시료 X6의 격자점 그룹을 사용하여 형성한 보로노이 다이어그램이다. 도 31의 (F)는 도 31의 (E)에서 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 나타낸 것이다. 표 4에는 시료 X4, 시료 X5, 및 시료 X6에서의 보로노이 영역의 형상(사각형, 오각형, 육각형, 칠각형, 팔각형, 및 구각형)의 비율을 열거하였다.
[표 4]
Figure pct00005
도 31의 (A) 내지 도 31의 (F) 및 표 4에 의하여, 시료 X6에서의 육각형 보로노이 영역의 비율이 매우 높고, 시료 X4 및 시료 X5가 그 뒤를 잇는 것이 시사된다. 이상적인 육방정 단결정 구조에서는, 육각형 보로노이 영역의 비율은 100%이다. 따라서, 시료 X6, 시료 X4, 및 시료 X5의 결정성은 이 순서대로 이상적인 단결정 구조의 결정성과 가깝다. 결정성이 높은 CAAC-OS에서, 예를 들어 육각형 보로노이 영역의 비율은 50% 이상 100% 이하, 바람직하게는 65% 이상 100% 이하, 더 바람직하게는 78% 이상 100% 이하, 더욱더 바람직하게는 80% 이상 100% 이하이다.
시료 X6을 제작하기 위해서는, 단결정 YSZ 기판을 사용하고, 퇴적 후에 1200℃에서 가열 처리를 수행하기 때문에, 시료 X6의 생산성이 다른 시료의 생산성보다 낮을 수 있다. 한편, 시료 X5의 생산성은, 퇴적 후의 가열 처리를 비교적 낮은 450℃에서 수행하기 때문에, 시료 X6의 생산성보다 높다. 시료 X4의 생산성은, 퇴적 후에 가열 처리를 수행하지 않기 때문에, 시료 X5의 생산성보다 높다. 따라서, 생산성을 고려하면, 시료 X4 및 시료 X5, 특히 시료 X4는 바람직하다.
또한, 각 시료에서 오각형 및 칠각형 보로노이 영역은, 펠릿의 가로 성장 영역이 육각형 영역을 이들 형상으로 변화시켜 연결부를 형성하기 때문에, 형성될 것으로 생각된다.
<전자 회절>
시료 X4에 대하여 프로브 직경이 1nm인 전자 빔(나노 빔이라고도 함)을 조사하여 전자 회절 패턴을 얻는다.
도 32는 시료 X4의 평면 TEM 이미지이다. 도 32에서, 점선 및 파선을 따라 전자 회절 패턴을 연속적으로 관찰한다. 또한, 전자 회절 패턴은 전자 빔의 조사를 일정한 속도로 35초 동안 수행하면서 관찰한다. 도 33은 점선을 따르는 관찰 결과를 나타낸 것이고, 도 34는 파선을 따르는 관찰 결과를 나타낸 것이다. 도 33 및 도 34에서는, 각 전자 회절 패턴에 나타나는 결정 축 중 하나를 일점쇄선으로 나타낸다. 도 33 및 도 34는 시료 X4의 결정 축의 각도가 도 32에 나타낸 부분에서 서서히 변화되는 것을 나타낸 것이다. 또한, 명확한 결정립계는 관찰되지 않는다.
도 35는 시료 X4의 단면 TEM 이미지이다. 도 35에서, 점선 및 파선을 따라 전자 회절 패턴을 연속적으로 관찰한다. 또한, 전자 회절 패턴은 전자 빔의 조사를 일정한 속도로 28초 동안 수행하면서 관찰한다. 도 36은 점선을 따르는 관찰 결과를 나타낸 것이고, 도 37은 파선을 따르는 관찰 결과를 나타낸 것이다. 도 36 및 도 37에서는, 각 전자 회절 패턴에 나타나는 결정 축 중 하나를 일점쇄선으로 나타낸다. 도 36 및 도 37은 시료 X4의 결정 축의 각도가 도 35에 나타낸 부분에서 서서히 변화되는 것을 나타낸 것이다. 또한, 명확한 결정립계는 관찰되지 않는다.
이 결과에 의하여, CAAC-OS는 다결정 산화물 반도체와 달리, 주기 구조를 갖는 상태에서 원자 배열에 변동이 있다는 것이 시사된다. 바꿔 말하면, CAAC-OS는 주기 구조에 변위 분포를 갖는다. 상술한 특징으로부터, CAAC-OS는 비정질 산화물 반도체, 다결정 산화물 반도체, 및 단결정 산화물 반도체와 상이한 구조를 갖는 것으로 간주할 수 있다.
CAAC-OS에서는, c축 배향이 관찰되며, a-b면에서 복수의 펠릿(나노 결정)이 가로 성장함으로써 형성되는 왜곡을 갖는 결정 구조가 관찰된다. 또한, 성장점은 서로 충돌되고 고정되어 있다. 따라서, CAAC-OS는 CAA 결정(c-axis-aligned a-b-plane-anchored crystals)을 포함하는 산화물 반도체라고 엄밀하게 할 수 있다.
왜곡을 가지면서 이상적인 원자 배열의 흔적을 갖는 이러한 결정 구조로서는, 파라크리스털이 알려져 있다. 파라크리스털은 유기 섬유의 분야에서 보고되어 있지만, 무기 재료의 분야에서는 거의 보고되어 있지 않다. 파라크리스털 및 CAAC-OS는 이하의 점에서 서로 상이하다. 예를 들어, CAAC-OS는 형성 표면을 따르는 형상을 갖고 적층 박막 구조를 갖는 한편, 파라크리스털은 평면 구조(천 같음)를 갖는다. 또한, CAAC-OS에서는 퇴적 온도 이상의 온도(예를 들어, 300℃보다 높고 1500℃ 미만, 바람직하게는 350℃보다 높고 800℃ 미만)에서 가열 처리를 수행함으로써 치밀한 구조가 형성된다. 또한, CAAC-OS는, 결정 구조가 변화되는 온도 이상의 온도(예를 들어, 1000℃ 이상 1500℃ 이하)에서 가열 처리를 수행할 때 이의 구조가 단결정 구조로 변화된다. 따라서, CAAC-OS는 파라크리스털과 상이한 신규 결정 구조를 갖는 것을 알았다.
단면 TEM 이미지 및 평면 TEM 이미지에서 관찰되는 특징은 산화물 반도체의 구조의 하나의 면이다. 예를 들어, 도전체가 CAAC-OS 위에 형성될 때 물리적 손상 또는 화학적 손상이 일어나 결함을 일으키는 경우가 있다.
<트랜지스터 1>
도 38의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 상면도 및 단면도이다. 도 38의 (A)는 상면도이고, 도 38의 (B) 및 (C)는 각각 도 38의 (A)의 일점쇄선 A1-A2 및 일점쇄선 A3-A4를 따라 취한 단면도이다. 또한, 도면의 간략화를 위하여, 도 38의 (A)의 상면도에서는 일부 구성 요소를 도시하지 않았다.
도 38의 (A) 내지 (C)에 도시된 트랜지스터는 기판(400) 위의 도전체(413), 기판(400) 및 도전체(413) 위의 절연체(402), 절연체(402) 위의 반도체(406a), 반도체(406a) 위의 반도체(406b), 반도체(406b)의 상면 및 측면과 접촉된 상태에서 서로 떨어져 배치되는 도전체(416a) 및 도전체(416b), 도전체(416a) 위의 절연체(410a), 도전체(416b) 위의 절연체(410b), 반도체(406b) 위 및 절연체(410a)와 절연체(410b) 위의 반도체(406c), 반도체(406c) 위의 절연체(412), 절연체(412) 위의 도전체(404), 및 도전체(404) 위의 절연체(408)를 포함한다. 이 예에서, 도전체(413)는 트랜지스터의 일부이지만, 이에 한정되지 않고, 예를 들어 도전체(413)는 트랜지스터의 독립된 구성 요소이어도 좋다. 또한, 트랜지스터는 절연체(408), 절연체(410a), 및 절연체(410b) 중 하나 이상을 반드시 포함할 필요는 없다.
선 A3-A4를 따라 취한 단면에서, 도전체(404)는 절연체(412)를 개재하여 반도체(406b)의 상면 및 측면과 대향하는 영역을 포함한다. 도전체(413)는 절연체(402)를 개재하여 반도체(406b)의 하면과 대향하는 영역을 포함한다.
반도체(406b)는 트랜지스터의 채널 형성 영역으로서 기능한다. 도전체(404)는 트랜지스터의 제 1 게이트 전극(프런트 게이트 전극이라고도 함)으로서 기능한다. 도전체(413)는 트랜지스터의 제 2 게이트 전극(백 게이트 전극이라고도 함)으로서 기능한다. 도전체(416a) 및 도전체(416b)는 트랜지스터의 소스 전극 및 드레인 전극으로서 기능한다.
도 38의 (C)에 도시된 바와 같이, 도전체(404) 및/또는 도전체(413)의 전계로 반도체(406b)를 전기적으로 둘러쌀 수 있다(도전체의 전계로 반도체를 전기적으로 둘러싸는 구조를 s-channel(surrounded channel) 구조라고 함). 따라서, 반도체(406b) 전체(위, 아래, 및 측면)에 채널이 형성된다. s-channel 구조에서, 트랜지스터의 소스와 드레인 사이에 대량의 전류가 흐를 수 있어, 높은 온 상태 전류를 달성할 수 있다.
트랜지스터가 s-channel 구조를 갖는 경우, 반도체(406b)의 측면에도 채널이 형성된다. 따라서, 반도체(406b)가 두꺼울수록 채널 형성 영역은 커진다. 바꿔 말하면, 반도체(406b)가 두꺼울수록 트랜지스터의 온 상태 전류는 높아진다. 또한, 반도체(406b)가 두꺼울수록 캐리어 제어성이 높은 영역의 비율이 높아지기 때문에, 서브스레숄드 스윙값이 작아진다. 예를 들어, 반도체(406b)는 두께가 10nm 이상, 바람직하게는 20nm 이상, 더 바람직하게는 40nm 이상, 더욱 바람직하게는 60nm 이상, 더욱더 바람직하게는 100nm 이상인 영역을 갖는다. 또한, 반도체 장치의 생산성 저하를 방지하기 위해서는, 반도체(406b)는 예를 들어, 두께가 300nm 이하, 바람직하게는 200nm 이하, 더 바람직하게는 150nm 이하인 영역을 갖는다. 채널 형성 영역의 크기를 축소하는 경우, 반도체(406b)의 두께가 더 얇은 트랜지스터의 전기 특성이 향상되는 경우가 있다. 따라서, 반도체(406b)의 두께는 10nm 미만이어도 좋다.
s-channel 구조는 높은 온 상태 전류를 달성할 수 있기 때문에, 미세화된 트랜지스터에 적합하다. 미세화된 트랜지스터를 포함하는 반도체 장치는 높은 집적도와 높은 밀도를 가질 수 있다. 예를 들어, 트랜지스터는 채널 길이가 바람직하게는 40nm 이하, 더 바람직하게는 30nm 이하, 더욱 바람직하게는 20nm 이하인 영역, 및 채널 폭이 바람직하게는 40nm 이하, 더 바람직하게는 30nm 이하, 더욱 바람직하게는 20nm 이하인 영역을 포함한다.
기판(400)으로서는, 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하여도 좋다. 절연체 기판으로서는, 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(예를 들어, 이트리아 안정화 지르코니아 기판), 또는 수지 기판을 사용한다. 반도체 기판으로서는, 예를 들어 실리콘 또는 저마늄 등으로 이루어진 단체(單體) 재료 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨 등으로 이루어진 화합물 반도체 기판을 사용한다. 상술한 반도체 기판에 절연체 영역을 제공한 반도체 기판, 예를 들어 SOI(silicon on insulator) 기판 등을 사용한다. 도전체 기판으로서는, 흑연 기판, 금속 기판, 합금 기판, 또는 도전성 수지 기판 등을 사용한다. 금속 질화물을 포함하는 기판 또는 금속 산화물을 포함하는 기판 등을 사용한다. 도전체 또는 반도체가 제공된 절연체 기판, 도전체 또는 절연체가 제공된 반도체 기판, 또는 반도체 또는 절연체가 제공된 도전체 기판 등을 사용한다. 또는, 이들 중 어느 기판 위에 소자를 제공한 것을 사용하여도 좋다. 기판에 제공하는 소자로서는, 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 또는 기억 소자 등을 사용한다.
또는, 기판(400)으로서 플렉시블 기판을 사용하여도 좋다. 플렉시블 기판 위에 장치를 제공하는 방법으로서는, 비(非)플렉시블 기판 위에 장치를 형성한 다음에 장치를 분리하여, 플렉시블 기판인 기판(400)으로 전치(轉置)하는 방법이 있다. 이 경우, 비플렉시블 기판과 장치 사이에 분리층을 제공하는 것이 바람직하다. 기판(400)으로서는 섬유를 포함하는 시트, 필름, 또는 포일을 사용하여도 좋다. 기판(400)은 탄성을 가져도 좋다. 기판(400)은, 구부리거나 또는 잡아당기는 것을 멈췄을 때에 원래의 형상으로 되돌아가는 성질을 가져도 좋다. 또는, 기판(400)은 원래의 형상으로 되돌아가지 않는 성질을 가져도 좋다. 기판(400)의 두께는 예를 들어, 5μm 이상 700μm 이하, 바람직하게는 10μm 이상 500μm 이하, 더 바람직하게는 15μm 이상 300μm 이하이다. 기판(400)의 두께가 얇으면, 반도체 장치의 중량을 저감시킬 수 있다. 기판(400)의 두께가 얇으면, 유리 등을 사용한 경우에도, 기판(400)이 탄성, 또는 구부리거나 또는 잡아당기는 것을 멈췄을 때에 원래의 형상으로 되돌아가는 성질을 가질 수 있다. 따라서, 떨어뜨리는 것 등에 의하여 기판(400) 위의 반도체 장치에 가해지는 충격을 줄일 수 있다. 즉, 내구성이 있는 반도체 장치를 제공할 수 있다.
플렉시블 기판인 기판(400)에는 예를 들어, 금속, 합금, 수지, 유리, 또는 그 섬유를 사용할 수 있다. 플렉시블 기판(400)의 선 팽창계수가 낮으면, 환경에 기인한 변형이 억제되므로 바람직하다. 플렉시블 기판(400)은 예를 들어, 선 팽창계수가 1×10-3/K 이하, 5×10-5/K 이하, 또는 1×10-5/K 이하인 재료를 사용하여 형성된다. 수지의 예에는, 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 및 아크릴이 포함된다. 특히, 아라미드는 선 팽창계수가 낮기 때문에 플렉시블 기판(400)에 바람직하게 사용된다.
도전체(413)는, 예를 들어 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중 하나 이상을 포함하는 도전체를 사용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 예를 들어, 상술한 원소의 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 도전체, 구리 및 타이타늄을 포함하는 도전체, 구리 및 망가니즈를 포함하는 도전체, 인듐, 주석, 및 산소를 포함하는 도전체, 또는 타이타늄 및 질소를 포함하는 도전체 등을 사용하여도 좋다.
절연체(402)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(402)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
반도체(406b)가 산화물 반도체인 경우 절연체(402)는 과잉 산소를 포함하는 것이 바람직하다. 또한, 과잉 산소란 절연체 등에 있고, 절연체 등과 결합되지 않는(유리(遊離)되는) 산소, 또는 절연체 등과의 결합 에너지가 낮은 산소를 의미한다.
여기서, 과잉 산소를 포함하는 절연체는 TDS(thermal desorption spectroscopy) 분석에서 100℃ 내지 700℃ 또는 100℃ 내지 500℃의 표면 온도의 범위에서 1×1018atoms/cm3 이상, 1×1019atoms/cm3 이상, 또는 1×1020atoms/cm3 이상의 양의 산소(산소 원자수로 환산)를 방출할 수 있다.
TDS 분석을 사용한 산소의 방출량을 측정하는 방법에 대하여 이하에서 설명한다.
TDS 분석에서의 측정 시료로부터의 방출 가스의 총량은, 방출 가스의 이온 강도의 적분값에 비례한다. 그리고, 표준 시료와 비교함으로써, 방출 가스의 총량을 계산할 수 있다.
예를 들어, 표준 시료인, 소정의 밀도로 수소를 포함하는 실리콘 기판의 TDS 결과, 및 측정 시료의 TDS 결과를 사용하여, 측정 시료로부터의 산소 분자의 방출량(NO2)을 이하의 수학식에 따라 계산할 수 있다. 여기서, TDS 분석에서 얻어진 질량 전하 비율이 32인 모든 가스는 산소 분자에서 유래하는 것으로 상정된다. 또한, 질량 전하 비율이 32인 가스 CH3OH는 존재할 가능성이 낮기 때문에 고려하지 않는다. 또한, 산소 원자의 동위 원소인 질량수 17 또는 18의 산소 원자를 포함하는 산소 분자에 대해서도, 자연계에서의 그러한 분자의 비율이 최소이기 때문에 고려하지 않는다.
NO2=NH2/SH2×SO2×α
값 NH2는 표준 시료로부터 이탈된 수소 분자의 개수를 밀도로 환산하여 얻어진 것이다. 값 SH2는 표준 시료를 TDS 분석할 때의 이온 강도의 적분값이다. 여기서, 표준 시료의 기준값은 NH2/SH2로 설정된다. 값 SO2는 측정 시료를 TDS 분석할 때의 이온 강도의 적분값이다. 값 α는 TDS 분석에서의 이온 강도에 영향을 미치는 계수이다. 상기 식의 자세한 사항은 일본 특허공개공보 제H6-275697호를 참조한다. 산소의 방출량은, 소정의 양의 수소 원자를 포함하는 실리콘 기판을 표준 시료로서 사용하여 ESCO Ltd. 제조 TDS 장치 EMD-WA1000S/W에 의하여 측정하였다.
또한, TDS 분석에서, 산소의 일부는 산소 원자로서 검출된다. 산소 분자와 산소 원자 간의 비율은 산소 분자의 이온화율로부터 계산할 수 있다. 또한, 상술한 α는 산소 분자의 이온화율을 포함하기 때문에, 산소 분자의 방출량을 평가하는 것을 통하여 산소 원자의 방출량도 추정할 수 있다.
또한, NO2는 산소 분자의 방출량이다. 산소 원자로 환산한 경우의 산소의 방출량은 산소 분자의 방출량의 2배이다.
또한, 가열 처리에 의하여 산소를 방출하는 절연체는, 과산화 라디칼을 포함할 수도 있다. 구체적으로, 과산화 라디칼에 기인하는 신호의 스핀 밀도는 5×1017spins/cm3 이상이다. 또한, 과산화 라디칼을 포함하는 절연체는 ESR(electron spin resonance)에서 g인자가 약 2.01인 비대칭 신호를 가질 수 있다.
도전체(416a) 및 도전체(416b)는, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중 1종 이상을 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 예를 들어, 상술한 원소의 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 도전체, 구리 및 타이타늄을 포함하는 도전체, 구리 및 망가니즈를 포함하는 도전체, 인듐, 주석, 및 산소를 포함하는 도전체, 타이타늄 및 질소를 포함하는 도전체 등을 사용하여도 좋다.
절연체(410a) 및 절연체(410b)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(410a) 및 절연체(410b)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
또한, 절연체(410a) 및 절연체(410b)는 비유전율이 낮은 절연체를 포함하는 것이 바람직하다. 예를 들어, 절연체(410a) 및 절연체(410b)는 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 또는 수지 등을 포함하는 것이 바람직하다. 수지의 예에는, 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 및 아크릴이 포함된다.
절연체(412)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(412)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
반도체(406b)가 산화물 반도체인 경우 절연체(412)는 과잉 산소를 포함하는 것이 바람직하다.
도전체(404)는 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중 하나 이상을 포함하는 도전체를 사용하여 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 예를 들어, 상술한 원소의 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 도전체, 구리 및 타이타늄을 포함하는 도전체, 구리 및 망가니즈를 포함하는 도전체, 인듐, 주석, 및 산소를 포함하는 도전체, 또는 타이타늄 및 질소를 포함하는 도전체 등을 사용하여도 좋다.
또한, 도전체(413)를 반드시 형성할 필요는 없다(도 39의 (A) 및 (B) 참조). 절연체(412) 및 반도체(406c)가 도전체(404)보다 돌출된 형상을 채용하여도 좋다(도 39의 (C) 및 (D) 참조). 절연체(412) 및 반도체(406c)가 도전체(404)보다 반드시 돌출되지는 않는 형상을 채용하여도 좋다(도 39의 (E) 및 (F) 참조). A1-A2의 단면에서, 도전체(413)의 폭은 반도체(406b)의 폭보다 커도 좋다(도 40의 (A) 및 (B) 참조). 도전체(413)는 개구를 통하여 도전체(404)와 접촉하여도 좋다(도 40의 (C) 및 (D) 참조). 도전체(404)를 반드시 형성할 필요는 없다(도 40의 (E) 및 (F) 참조).
절연체(408)는 예를 들어, 수소 투과성이 낮은(즉, 수소 배리어성을 갖는) 절연체이다.
수소는 원자 반경 등이 작기 때문에, 절연체 중에서 확산되기 쉽다(즉, 수소의 확산 계수가 크다). 예를 들어, 저밀도 절연체는 수소 투과성이 높다. 바꿔 말하면, 고밀도 절연체는 수소 투과성이 낮다. 저밀도 절연체의 밀도는 항상 절연체 전체에 걸쳐 낮지는 않고, 밀도가 낮은 부분을 포함하는 절연체를 저밀도 절연체라고도 한다. 이것은 밀도가 낮은 부분이 수소의 경로로서 작용하기 때문이다. 수소를 투과시킬 수 있는 밀도는 한정되지 않지만, 대표적으로는 2.6g/cm3 미만이다. 저밀도 절연체의 예에는, 산화 실리콘 또는 산화 질화 실리콘 등의 무기 절연체, 및 폴리에스터, 폴리올레핀, 폴리아마이드(예를 들어, 나일론 또는 아라미드), 폴리이미드, 폴리카보네이트, 또는 아크릴 등의 유기 절연체가 포함된다. 고밀도 절연체의 예에는, 산화 마그네슘, 산화 알루미늄, 산화 저마늄, 산화 갈륨, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 및 산화 탄탈럼이 포함된다. 또한, 저밀도 절연체 및 고밀도 절연체는 이들 절연체에 한정되지 않는다. 예를 들어, 이들 절연체는 붕소, 질소, 플루오린, 네온, 인, 염소, 및 아르곤 중 하나 이상을 포함하여도 좋다.
결정립계를 갖는 절연체는 높은 수소 투과성을 가질 수 있다. 바꿔 말하면, 수소는 결정립계를 갖지 않거나 결정립계가 적은 절연체를 통하여 투과되기 어렵다. 예를 들어, 비다결정(non-polycrystalline) 절연체(예를 들어, 비정질 절연체)는 다결정 절연체보다 수소 투과성이 낮다.
수소 결합 에너지가 높은 절연체는 수소 투과성이 낮은 경우가 있다. 예를 들어, 수소와 결합함으로써 수소 화합물을 형성하는 절연체가, 장치의 제작 및 동작에서의 온도에서 수소가 방출되지 않는 결합 에너지를 갖는 경우, 그 절연체는 수소 투과성이 낮은 절연체의 범주에 포함될 수 있다. 예를 들어, 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소 화합물을 형성하는 절연체는 수소 투과성이 낮은 경우가 있다. 200℃ 이상 1000℃ 이하, 300℃ 이상 1000℃ 이하, 또는 400℃ 이상 1000℃ 이하에서 수소를 방출하고 수소 화합물을 형성하는 절연체는 수소 투과성이 낮은 경우가 있다. 20℃ 이상 400℃ 이하, 20℃ 이상 300℃ 이하, 또는 20℃ 이상 200℃ 이하에서 수소를 방출하고 수소 화합물을 형성하는 절연체는 수소 투과성이 높은 경우가 있다. 쉽게 방출되고 유리되는 수소를 과잉 수소라고 할 수 있다.
절연체(408)는 예를 들어, 산소 투과성이 낮은(즉, 산소 배리어성을 갖는) 절연체이다.
절연체(408)는 예를 들어, 물 투과성이 낮은(즉, 물 배리어성을 갖는) 절연체이다.
<반도체>
반도체(406a), 반도체(406b), 및 반도체(406c)에 대하여 설명한다.
반도체(406b) 아래에 반도체(406a)를 배치하고 반도체(406b) 위에 반도체(406c)를 배치함으로써, 트랜지스터의 전기 특성을 높일 수 있는 경우가 있다.
반도체(406a), 반도체(406b), 및 반도체(406c)는 CAAC-OS를 포함하는 것이 바람직하다.
반도체(406b)는 예를 들어, 인듐을 포함하는 산화물 반도체이다. 산화물 반도체(406b)는, 예를 들어, 인듐을 포함함으로써 높은 캐리어 이동도(전자 이동도)를 가질 수 있다. 반도체(406b)는 원소 M을 포함하는 것이 바람직하다. 원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석 등인 것이 바람직하다. 원소 M으로서 사용할 수 있는 기타 원소는 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐 등이다. 또한, 상술한 원소 중 두 개 이상을 조합하여 원소 M으로서 사용하여도 좋다. 원소 M은 예를 들어, 산소와의 결합 에너지가 높은 원소이다. 원소 M은 산소와의 결합 에너지가 인듐보다 높은 원소이다. 원소 M은 예를 들어, 산화물 반도체의 에너지 갭을 증가시킬 수 있는 원소이다. 또한, 반도체(406b)는 아연을 포함하는 것이 바람직하다. 산화물 반도체가 아연을 포함하면, 산화물 반도체가 쉽게 결정화되는 경우가 있다.
또한, 반도체(406b)는 인듐을 포함하는 산화물 반도체에 한정되지 않는다. 반도체(406b)는, 예를 들어, 인듐을 포함하지 않고 아연을 포함하는 산화물 반도체, 인듐을 포함하지 않고 갈륨을 포함하는 산화물 반도체, 또는 인듐을 포함하지 않고 주석을 포함하는 산화물 반도체(예를 들어, 아연 주석 산화물 또는 갈륨 주석 산화물)이어도 좋다.
반도체(406b)에는, 예를 들어 에너지 갭이 넓은 산화물을 사용할 수 있다. 예를 들어, 반도체(406b)의 에너지 갭은 2.5eV 이상 4.2eV 이하, 바람직하게는 2.8eV 이상 3.8eV 이하, 더 바람직하게는 3eV 이상 3.5eV 이하이다.
예를 들어, 반도체(406a) 및 반도체(406c)는 반도체(406b)에 포함되는 산소 외의 원소를 하나 이상 또는 두 개 이상 포함하는 산화물 반도체이다. 반도체(406a) 및 반도체(406c)는 각각 반도체(406b)에 포함되는 산소 외의 원소를 하나 이상 또는 두 개 이상 포함하기 때문에, 반도체(406a)와 반도체(406b)의 계면 및 반도체(406b)와 반도체(406c)의 계면에 결함 준위가 형성되기 어렵다.
반도체(406a), 반도체(406b), 및 반도체(406c)는 적어도 인듐을 포함하는 것이 바람직하다. 반도체(406a)로서 In-M-Zn 산화물을 사용하는 경우, In과 M의 합을 100atomic%로 상정할 때, In의 비율을 50atomic% 미만, M의 비율을 50atomic%보다 높게 하는 것이 바람직하고, In의 비율을 25atomic% 미만, M의 비율을 75atomic%보다 높게 하는 것이 더 바람직하다. 반도체(406b)로서 In-M-Zn 산화물을 사용하는 경우, In과 M의 합을 100atomic%로 상정할 때, In의 비율을 25atomic%보다 높게, M의 비율을 75atomic% 미만으로 하는 것이 바람직하고, In의 비율을 34atomic%보다 높게, M의 비율을 66atomic% 미만으로 하는 것이 더 바람직하다. 반도체(406c)로서 In-M-Zn 산화물을 사용하는 경우, In과 M의 합을 100atomic%로 상정할 때, In의 비율을 50atomic% 미만, M의 비율을 50atomic%보다 높게 하는 것이 바람직하고, In의 비율을 25atomic% 미만, M의 비율을 75atomic%보다 높게 하는 것이 더 바람직하다. 또한, 반도체(406c)는 반도체(406a)의 산화물과 같은 종류의 산화물이어도 좋다. 또한, 반도체(406a) 및/또는 반도체(406c)는 인듐을 포함하지 않아도 되는 경우가 있다. 예를 들어, 반도체(406a) 및/또는 반도체(406c)는 산화 갈륨이어도 좋다. 또한, 반도체(406a), 반도체(406b), 및 반도체(406c)에 포함되는 원소의 원자비는 단순한 정수비가 되지 않아도 된다.
반도체(406b)로서는, 반도체(406a 및 406c)보다 전자 친화력이 높은 산화물을 사용한다. 예를 들어, 반도체(406b)로서 반도체(406a 및 406c)보다 전자 친화력이 0.07eV 이상 1.3eV 이하, 바람직하게는 0.1eV 이상 0.7eV 이하, 더 바람직하게는 0.15eV 이상 0.4eV 이하 높은 산화물을 사용한다. 또한, 전자 친화력이란 진공 준위와 전도대 하단의 에너지 차이를 말한다.
인듐 갈륨 산화물은 전자 친화력이 작고 산소 차단성이 높다. 따라서, 반도체(406c)는 인듐 갈륨 산화물을 포함하는 것이 바람직하다. 갈륨 원자의 비율[Ga/(In+Ga)]은, 예를 들어, 70% 이상, 바람직하게는 80% 이상, 더 바람직하게는 90% 이상이다.
이때, 게이트 전압이 인가되면, 반도체(406a), 반도체(406b), 및 반도체(406c) 중 전자 친화력이 가장 높은 반도체(406b)에 채널이 형성된다.
반도체(406a)와 반도체(406b) 사이에 반도체(406a)와 반도체(406b)의 혼합 영역이 있는 경우가 있다. 또한, 반도체(406b)와 반도체(406c) 사이에 반도체(406b)와 반도체(406c)의 혼합 영역이 있는 경우가 있다. 혼합 영역은 결함 준위의 밀도가 낮다. 이러한 이유로, 반도체(406a), 반도체(406b), 및 반도체(406c)를 포함하는 적층의 밴드도(도 41 참조)에서는, 에너지가 각 계면 및 계면 근방에서 연속적으로 변화된다(연속 접합). 또한, 반도체(406a), 반도체(406b), 및 반도체(406c)의 경계는 명확하지 않은 경우가 있다.
이때, 전자는 반도체(406a) 및 반도체(406c)에서가 아니라, 반도체(406b)에서 주로 이동한다. 상술한 바와 같이, 반도체(406a)와 반도체(406b)의 계면에서의 결함 준위 밀도와, 반도체(406b)와 반도체(406c)의 계면에서의 결함 준위 밀도가 저하되면, 반도체(406b)에서의 전자 이동이 억제될 가능성이 적고, 트랜지스터의 온 상태 전류를 증가시킬 수 있다.
전자 이동을 억제하는 요인을 저감시킬수록, 트랜지스터의 온 상태 전류를 증가시킬 수 있다. 예를 들어, 전자 이동을 억제하는 요인이 없는 경우에는, 전자는 효율적으로 이동하는 것으로 상정된다. 전자의 이동은, 예를 들어, 채널 형성 영역의 물리적인 요철이 큰 경우에 억제된다.
트랜지스터의 온 상태 전류를 증가시키기 위해서는, 예를 들어, 반도체(406b)의 상면 또는 하면(형성면; 여기서는 반도체(406a)의 상면)의 1μm×1μm의 측정 면적에서의 실효값(RMS: root mean square) 거칠기가 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더욱 바람직하게는 0.4nm 미만이다. 1μm×1μm의 측정 면적에서의 평균 표면 거칠기(Ra라고도 함)가 1nm 미만, 바람직하게는 0.6nm 미만, 더 바람직하게는 0.5nm 미만, 더욱 바람직하게는 0.4nm 미만이다. 1μm×1μm의 측정 면적에서의 최대 차이(P-V)가 10nm 미만, 바람직하게는 9nm 미만, 더 바람직하게는 8nm 미만, 더욱 바람직하게는 7nm 미만이다. RMS 거칠기, Ra, 및 P-V는 주사형 프로브 현미경 SPA-500(SII Nano Technology Inc. 제조)을 사용하여 측정될 수 있다.
또한, 트랜지스터의 온 상태 전류를 증가시키기 위해서는, 반도체(406c)의 두께를 가능한 한 작게 하는 것이 바람직하다. 예를 들어, 두께가 10nm 미만, 바람직하게는 5nm 이하, 더 바람직하게는 3nm 이하인 영역을 포함하도록 반도체(406c)를 형성한다. 한편, 반도체(406c)는 인접한 절연체에 포함되는 산소 외의 원소(수소 및 실리콘 등)가 채널이 형성되는 반도체(406b)에 들어가는 것을 차단하는 기능을 갖는다. 이러한 이유로, 반도체(406c)는 일정한 두께를 갖는 것이 바람직하다. 예를 들어, 두께가 0.3nm 이상, 바람직하게는 1nm 이상, 더 바람직하게는 2nm 이상인 영역을 포함하도록 반도체(406c)를 형성한다. 반도체(406c)는 절연체(402) 등으로부터 방출되는 산소의 외부 확산을 억제하기 위하여 산소 차단성을 갖는 것이 바람직하다.
신뢰성을 향상시키기 위해서는, 반도체(406a)의 두께는 크고 반도체(406c)의 두께는 작은 것이 바람직하다. 예를 들어, 반도체(406a)는 예를 들어, 두께가 10nm 이상, 바람직하게는 20nm 이상, 더 바람직하게는 40nm 이상, 더욱 바람직하게는 60nm 이상인 영역을 포함한다. 반도체(406a)의 두께를 크게 하면, 인접한 절연체와 반도체(406a)의 계면으로부터 채널이 형성되는 반도체(406b)까지의 거리를 크게 할 수 있다. 반도체 장치의 생산성이 저하될 수 있기 때문에, 반도체(406a)는 예를 들어, 두께가 200nm 이하, 바람직하게는 120nm 이하, 더 바람직하게는 80nm 이하인 영역을 갖는다.
예를 들어, SIMS(secondary ion mass spectrometry)에 의하여 측정되는 실리콘 농도가 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 2×1018atoms/cm3 이하인 영역이 반도체(406b)와 반도체(406a) 사이에 제공된다. SIMS에 의하여 측정되는 실리콘 농도가 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 2×1018atoms/cm3 이하인 영역이 반도체(406b)와 반도체(406c) 사이에 제공된다.
반도체(406b)는 SIMS에 의하여 측정되는 수소 농도가 1×1016atoms/cm3 이상 2×1020atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1019atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하인 영역을 포함한다. 반도체(406b)의 수소 농도를 저감시키기 위해서는, 반도체(406a) 및 반도체(406c)의 수소 농도를 저감시키는 것이 바람직하다. 반도체(406a) 및 반도체(406c) 각각은, SIMS에 의하여 측정되는 수소 농도가 1×1016atoms/cm3 이상 2×1020atoms/cm3 이하, 바람직하게는 1×1016atoms/cm3 이상 5×1019atoms/cm3 이하, 더 바람직하게는 1×1016atoms/cm3 이상 1×1019atoms/cm3 이하, 더욱 바람직하게는 1×1016atoms/cm3 이상 5×1018atoms/cm3 이하인 영역을 포함한다. 반도체(406b)는 SIMS에 의하여 측정되는 질소 농도가 1×1015atoms/cm3 이상 5×1019atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1015atoms/cm3 이상 1×1018atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이상 5×1017atoms/cm3 이하인 영역을 포함한다. 반도체(406b)의 질소 농도를 저감시키기 위해서는, 반도체(406a) 및 반도체(406c)의 질소 농도를 저감시키는 것이 바람직하다. 반도체(406a) 및 반도체(406c)는 각각 SIMS에 의하여 측정되는 질소 농도가 1×1015atoms/cm3 이상 5×1019atoms/cm3 이하, 바람직하게는 1×1015atoms/cm3 이상 5×1018atoms/cm3 이하, 더 바람직하게는 1×1015atoms/cm3 이상 1×1018atoms/cm3 이하, 더욱 바람직하게는 1×1015atoms/cm3 이상 5×1017atoms/cm3 이하인 영역을 포함한다.
상술한 3층 구조는 예이다. 예를 들어, 반도체(406a) 또는 반도체(406c)가 없는 2층 구조를 채용하여도 좋다. 또는, 반도체(406a) 아래 또는 위, 또는 반도체(406c) 아래 또는 위에, 반도체(406a), 반도체(406b), 및 반도체(406c)의 예로서 기재된 반도체들 중 어느 하나가 제공된 4층 구조를 채용하여도 좋다. 반도체(406a) 위, 반도체(406a) 아래, 반도체(406c) 위, 및 반도체(406c) 아래 중 2군데 이상의 위치에 반도체(406a), 반도체(406b), 및 반도체(406c)의 예로서 기재된 반도체들 중 하나가 제공된 n층 구조(n은 5 이상의 정수)를 채용하여도 좋다.
<트랜지스터 2>
도 42의 (A) 내지 (C)는 본 발명의 일 형태에 따른 트랜지스터를 도시한 상면도 및 단면도이다. 도 42의 (A)는 상면도이고, 도 42의 (B) 및 (C)는 각각 도 42의 (A)의 일점쇄선 F1-F2 및 일점쇄선 F3-F4를 따라 취한 단면도이다. 또한, 도면의 간략화를 위하여, 도 42의 (A)의 상면도에서는 일부 구성 요소를 도시하지 않았다.
도 42의 (A) 내지 (C)에 도시된 트랜지스터는 기판(500) 위의 도전체(513); 기판(500) 위에 있고 도전체(513)와 같은 높이인 절연체(503); 도전체(513) 및 절연체(503) 위의 절연체(502); 절연체(502) 위의 반도체(506a); 반도체(506a) 위의 반도체(506b); 반도체(506b)의 상면과 접촉하는 상태에서 서로 떨어져 배치되는 도전체(516a) 및 도전체(516b); 절연체(502), 반도체(506b), 도전체(516a), 및 도전체(516b) 위의 반도체(506c); 반도체(506c) 위의 절연체(512); 절연체(512) 위의 도전체(504); 및 도전체(504) 위의 절연체(508)를 포함한다. 또한, 이 예에서, 도전체(513)는 트랜지스터의 일부이지만, 이에 한정되지 않고, 예를 들어 도전체(513)는 트랜지스터의 독립된 구성 요소이어도 좋다. 또한, 트랜지스터는 절연체(508)를 반드시 포함할 필요는 없다. 트랜지스터는 도전체(516a)와 반도체(506c) 사이 및/또는 도전체(516b)와 반도체(506c) 사이에 절연체를 포함하여도 좋다. 절연체에는, 절연체(410a) 또는 절연체(410b)의 기재를 참조한다.
기판(500)에는 기판(400)의 기재를 참조하고; 도전체(513)에는 도전체(413)의 기재를 참조하고; 절연체(502)에는 절연체(402)의 기재를 참조하고; 반도체(506a)에는 반도체(406a)의 기재를 참조하고; 반도체(506b)에는 반도체(406b)의 기재를 참조하고; 도전체(516a)에는 도전체(416a)의 기재를 참조하고, 도전체(516b)에는 도전체(416b)의 기재를 참조하고; 반도체(506c)에는 반도체(406c)의 기재를 참조하고; 절연체(512)에는 절연체(412)의 기재를 참조하고; 도전체(504)에는 도전체(404)의 기재를 참조하고; 절연체(508)에는 절연체(408)의 기재를 참조한다.
절연체(503)는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 절연체(503)는 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성될 수 있다.
도 42의 (C)에 도시된 바와 같이, 트랜지스터는 s-channel 구조를 갖는다. 도전체(504) 및 도전체(513)로부터의 전계는 반도체(506b)의 측면에서 도전체(516a) 및 도전체(516b) 등에 의하여 저해되기 어렵다.
또한, 도전체(513)를 반드시 형성할 필요는 없다(도 43의 (A) 및 (B) 참조). 절연체(512) 및 반도체(506c)가 도전체(504)보다 돌출된 형상을 채용하여도 좋다(도 43의 (C) 및 (D) 참조). 절연체(512) 및 반도체(506c)가 도전체(504)보다 반드시 돌출되지는 않는 형상을 채용하여도 좋다(도 43의 (E) 및 (F) 참조). F1-F2의 단면에서, 도전체(513)의 폭은 반도체(506b)의 폭보다 커도 좋다(도 44의 (A) 및 (B) 참조). 도전체(513)는 개구를 통하여 도전체(504)와 접촉하여도 좋다(도 44의 (C) 및 (D) 참조). 도전체(504)를 반드시 형성할 필요는 없다(도 44의 (E) 및 (F) 참조).
<회로>
본 발명의 일 형태에 따른 반도체 장치의 회로의 예에 대하여 이하에 설명한다.
<CMOS 인버터>
도 45의 (A)의 회로도는, p채널 트랜지스터(2200)와 n채널 트랜지스터(2100)가 서로 직렬로 접속되고, 이들의 게이트가 서로 접속된, 소위 CMOS 인버터의 구성을 나타낸 것이다.
<반도체 장치의 구조 1>
도 46의 (A) 내지 (C)는 도 45의 (A)의 반도체 장치의 단면도이다. 도 46의 (A) 내지 (C)에 도시된 반도체 장치는 트랜지스터(2200) 및 트랜지스터(2100)를 포함한다. 트랜지스터(2100)는 트랜지스터(2200) 위에 배치된다. 도 42의 (A) 내지 (C)에 도시된 트랜지스터를 트랜지스터(2100)로서 사용한 예를 나타내었지만, 본 발명의 일 형태에 따른 반도체 장치는 이에 한정되지 않는다. 예를 들어, 도 38의 (A) 내지 (C), 도 39의 (A) 내지 (F), 도 40의 (A) 내지 (F), 도 43의 (A) 내지 (F), 및 도 44의 (A) 내지 (F) 등에 도시된 트랜지스터 중 어느 것을 트랜지스터(2100)로서 사용할 수 있다. 따라서, 트랜지스터(2100)에 대해서는 상술한 트랜지스터에 대한 기재를 적절히 참조한다. 또한, 도 46의 (A) 내지 (C)는 상이한 부분의 단면도이다.
도 46의 (A) 내지 (C)에 도시된 트랜지스터(2200)는 반도체 기판(450)을 사용한 트랜지스터이다. 트랜지스터(2200)는 반도체 기판(450) 내의 영역(472a), 반도체 기판(450) 내의 영역(472b), 절연체(462), 및 도전체(454)를 포함한다.
트랜지스터(2200)에서, 영역들(472a 및 472b)은 소스 영역 및 드레인 영역의 기능을 갖는다. 절연체(462)는 게이트 절연체의 기능을 갖는다. 도전체(454)는 게이트 전극의 기능을 갖는다. 따라서, 채널 형성 영역의 저항을 도전체(454)에 인가되는 전위에 의하여 제어할 수 있다. 바꿔 말하면, 영역(472a)과 영역(472b) 사이의 도통 또는 비도통을 도전체(454)에 인가되는 전위에 의하여 제어할 수 있다.
반도체 기판(450)에는, 예를 들어, 실리콘 또는 저마늄 등으로 이루어진 단일 재료 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 또는 산화 갈륨 등으로 이루어진 화합물 반도체 기판을 사용할 수 있다. 반도체 기판(450)으로서 단결정 실리콘 기판을 사용하는 것이 바람직하다.
반도체 기판(450)에는, n형 도전형을 부여하는 불순물을 포함하는 반도체 기판을 사용한다. 그러나, p형 도전형을 부여하는 불순물을 포함하는 반도체 기판을 반도체 기판(450)으로서 사용하여도 좋다. 이 경우, n형 도전형을 부여하는 불순물을 포함하는 웰(well)을 트랜지스터(2200)가 형성되는 영역에 제공할 수 있다. 또는, 반도체 기판(450)은 i형 반도체 기판이어도 좋다.
반도체 기판(450)의 상면은 (110)면을 갖는 것이 바람직하다. 이로써, 트랜지스터(2200)의 온 상태 특성을 향상시킬 수 있다.
영역(472a 및 472b)은 p형 도전형을 부여하는 불순물을 포함하는 영역이다. 따라서, 트랜지스터(2200)는 p채널 트랜지스터의 구조를 갖는다.
또한, 트랜지스터(2200)는 영역(460) 등에 의하여, 인접한 트랜지스터와 떨어져 있다. 영역(460)은 절연성을 갖는 영역이다.
도 46의 (A) 내지 (C)에 도시된 반도체 장치는 절연체(464), 절연체(466), 절연체(468), 절연체(422), 도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b), 도전체(498c), 절연체(490), 절연체(502), 절연체(492), 절연체(428), 절연체(409), 및 절연체(494)를 포함한다.
절연체(422), 절연체(428), 및 절연체(409)는 배리어성을 갖는다. 이것은 도 46의 (A) 내지 (C)에 도시된 반도체 장치는 트랜지스터(2100)가 배리어성을 갖는 절연체로 둘러싸여 있는 구조를 갖는 것을 의미한다. 또한, 절연체(422), 절연체(428), 및 절연체(409) 중 하나 이상을 반드시 제공할 필요는 없다.
절연체(464)는 트랜지스터(2200) 위에 배치된다. 절연체(466)는 절연체(464) 위에 배치된다. 절연체(468)는 절연체(466) 위에 배치된다. 절연체(490)는 절연체(468) 위에 배치된다. 트랜지스터(2100)는 절연체(490) 위에 배치된다. 절연체(492)는 트랜지스터(2100) 위에 배치된다. 절연체(494)는 절연체(492) 위에 배치된다.
절연체(464)는 영역(472a)에 도달되는 개구, 영역(472b)에 도달되는 개구, 및 도전체(454)에 도달되는 개구를 포함한다. 개구들에는, 도전체(480a), 도전체(480b), 및 도전체(480c)가 매립되어 있다.
절연체(466)는 도전체(480a)에 도달되는 개구, 도전체(480b)에 도달되는 개구, 및 도전체(480c)에 도달되는 개구를 포함한다. 개구들에는 도전체(478a), 도전체(478b), 및 도전체(478c)가 매립되어 있다.
절연체(468) 및 절연체(422)는 도전체(478b)에 도달되는 개구 및 도전체(478c)에 도달되는 개구를 포함한다. 개구들에는 도전체(476a) 및 도전체(476b)가 매립되어 있다.
절연체(490)는 트랜지스터(2100)의 채널 형성 영역과 중첩되는 개구, 도전체(476a)에 도달되는 개구, 및 도전체(476b)에 도달되는 개구를 포함한다. 개구들에는 도전체(474a), 도전체(474b), 및 도전체(474c)가 매립되어 있다.
도전체(474a)는 트랜지스터(2100)의 게이트 전극의 기능을 가져도 좋다. 예를 들어, 도전체(474a)에 소정의 전위를 인가함으로써 트랜지스터(2100)의 문턱 전압 등의 전기 특성을 제어하여도 좋다. 예를 들어, 도전체(474a)를 트랜지스터(2100)의 게이트 전극의 기능을 갖는 도전체(404)에 전기적으로 접속하여도 좋다. 이 경우, 트랜지스터(2100)의 온 상태 전류를 높일 수 있다. 또한, 펀치스루 현상을 억제할 수 있기 때문에 트랜지스터(2100)의 포화 영역에서의 전기 특성을 안정시킬 수 있다.
절연체(409) 및 절연체(492)는 트랜지스터(2100)의 소스 전극 및 드레인 전극 중 한쪽인 도전체(516b)를 통하여 도전체(474b)에 도달되는 개구, 트랜지스터(2100)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)에 도달되는 개구, 트랜지스터(2100)의 게이트 전극인 도전체(504)에 도달되는 개구, 및 도전체(474c)에 도달되는 개구를 포함한다. 개구들에는 도전체(496a), 도전체(496b), 도전체(496c), 및 도전체(496d)가 매립되어 있다. 또한, 개구는 트랜지스터(2100) 등의 어느 구성 요소를 관통하여 제공되는 경우가 있다.
절연체(494)는 도전체(496a)에 도달되는 개구, 도전체(496b) 및 도전체(496d)에 도달되는 개구, 및 도전체(496c)에 도달되는 개구를 포함한다. 개구들에는 도전체(498a), 도전체(498b), 및 도전체(498c)가 매립되어 있다.
절연체(464, 466, 468, 490, 492, 및 494)는 각각, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 함유하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성하여도 좋다. 절연체(401)는 예를 들어, 산화 알루미늄, 산화 마그네슘, 산화 실리콘, 산화 질화 실리콘, 질화 산화 실리콘, 질화 실리콘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼을 사용하여 형성하여도 좋다.
절연체(464, 466, 468, 490, 492, 및 494) 중 적어도 하나는 배리어성을 갖는 절연체를 포함하는 것이 바람직하다.
수소 등의 불순물 및 산소를 차단하는 기능을 갖는 절연체는 예를 들어, 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성하여도 좋다.
도전체(480a, 480b, 480c, 478a, 478b, 478c, 476a, 476b, 474a, 474b, 474c, 496a, 496b, 496c, 496d, 498a, 498b, 및 498c) 각각은, 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중에서 선택되는 1종류 이상을 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 예를 들어, 상술한 원소를 포함하는 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 도전체, 구리 및 타이타늄을 포함하는 도전체, 구리 및 망가니즈를 포함하는 도전체, 인듐, 주석, 및 산소를 포함하는 도전체, 또는 타이타늄 및 질소를 포함하는 도전체 등을 사용하여도 좋다. 도전체(480a, 480b, 480c, 478a, 478b, 478c, 476a, 476b, 474a, 474b, 474c, 496a, 496b, 496c, 496d, 498a, 498b, 및 498c) 중 적어도 하나는 배리어성을 갖는 도전체를 포함하는 것이 바람직하다.
또한, 도 47의 (A) 내지 (C)의 반도체 장치는 트랜지스터(2200)의 구조를 제외하면 도 46의 (A) 내지 (C)의 반도체 장치와 같다. 따라서, 도 47의 (A) 내지 (C)의 반도체 장치에 대해서는 도 46의 (A) 내지 (C)의 반도체 장치의 기재를 참조한다. 도 47의 (A) 내지 (C)의 반도체 장치에서, 트랜지스터(2200)는 FIN형 트랜지스터이다. FIN형 트랜지스터(2200)에서의 실효적인 채널 폭이 증가됨으로써, 트랜지스터(2200)의 온 상태 특성을 향상시킬 수 있다. 또한, 게이트 전극의 전기장의 기여가 증가될 수 있기 때문에, 트랜지스터(2200)의 오프 상태 특성을 향상시킬 수 있다. 또한, 도 47의 (A) 내지 (C)는 상이한 부분의 단면도이다.
또한, 도 48의 (A) 내지 (C)의 반도체 장치는 트랜지스터(2200)의 구조를 제외하면 도 46의 (A) 내지 (C)의 반도체 장치와 같다. 따라서, 도 48의 (A) 내지 (C)의 반도체 장치에 대해서는 도 46의 (A) 내지 (C)의 반도체 장치의 기재를 참조한다. 구체적으로는, 도 48의 (A) 내지 (C)의 반도체 장치에서, 트랜지스터(2200)는 SOI 기판인 반도체 기판(450)을 사용하여 형성된다. 도 48의 (A) 내지 (C)의 구조에서, 영역(456)은 절연체(452)를 개재하여 반도체 기판(450)과 떨어져 있다. SOI 기판을 반도체 기판(450)으로서 사용하기 때문에, 펀치스루 현상 등이 억제될 수 있어, 트랜지스터(2200)의 오프 상태 특성을 향상시킬 수 있다. 또한, 절연체(452)는 반도체 기판(450)을 절연체로 변화시킴으로써 형성할 수 있다. 예를 들어, 산화 실리콘을 절연체(452)로서 사용할 수 있다. 또한, 도 48의 (A) 내지 (C)는 상이한 부분의 단면도이다.
도 46의 (A) 내지 (C), 도 47의 (A) 내지 (C), 및 도 48의 (A) 내지 (C)에 나타낸 반도체 장치 각각에서는, 반도체 기판을 이용하여 p채널 트랜지스터가 형성되고, 그 위에 n채널 트랜지스터가 형성되기 때문에, 소자의 점유 면적을 축소할 수 있다. 즉, 반도체 장치의 집적도를 향상시킬 수 있다. 또한, 같은 반도체 기판을 이용하여 n채널 트랜지스터 및 p채널 트랜지스터를 형성하는 경우에 비하여 제작 공정을 간략화할 수 있기 때문에, 반도체 장치의 생산성을 높일 수 있다. 또한, 반도체 장치의 수율을 향상시킬 수 있다. p채널 트랜지스터에 대해서는, LDD(lightly doped drain) 영역의 형성, 얕은 트렌치(shallow trench) 구조의 형성, 또는 변형 설계(distortion design) 등의 복잡한 몇 가지 공정을 생략할 수 있는 경우가 있다. 따라서, 반도체 기판을 이용하여 n채널 트랜지스터를 형성한 반도체 장치에 비하여, 반도체 장치의 생산성 및 수율을 높일 수 있는 경우가 있다.
<CMOS 아날로그 스위치>
도 45의 (B)의 회로도는 트랜지스터(2100 및 2200)의 소스들이 서로 접속되고, 트랜지스터(2100 및 2200)의 드레인들이 서로 접속된 구성을 나타낸 것이다. 이러한 구성에 의하여, 트랜지스터는 소위 CMOS 아날로그 스위치로서 기능할 수 있다.
<기억 장치 1>
전력이 공급되지 않아도 저장된 데이터를 유지할 수 있고, 기록 사이클의 횟수가 제한되지 않는 본 발명의 일 형태에 따른 트랜지스터를 포함하는 반도체 장치(기억 장치)의 예를 도 49의 (A) 및 (B)에 나타내었다.
도 49의 (A)에 도시된 반도체 장치는 제 1 반도체를 사용한 트랜지스터(3200), 제 2 반도체를 사용한 트랜지스터(3300), 및 용량 소자(3400)를 포함한다. 또한, 상술한 트랜지스터들 중 임의의 것을 트랜지스터(3300)로서 사용할 수 있다.
또한, 트랜지스터(3300)는 오프 상태 전류가 낮은 트랜지스터인 것이 바람직하다. 예를 들어, 산화물 반도체를 사용한 트랜지스터를 트랜지스터(3300)로서 사용할 수 있다. 트랜지스터(3300)의 오프 상태 전류가 낮기 때문에, 반도체 장치의 소정의 노드에서, 저장된 데이터를 오랫동안 유지할 수 있다. 바꿔 말하면, 리프레시 동작이 불필요해지거나 또는 리프레시 동작의 빈도를 매우 낮게 할 수 있기 때문에, 반도체 장치의 소비전력을 저감시킬 수 있다.
도 49의 (A)에서는, 제 1 배선(3001)이 트랜지스터(3200)의 소스에 전기적으로 접속되어 있다. 제 2 배선(3002)이 트랜지스터(3200)의 드레인에 전기적으로 접속되어 있다. 제 3 배선(3003)이 트랜지스터(3300)의 소스 및 드레인 중 한쪽에 전기적으로 접속되어 있다. 제 4 배선(3004)이 트랜지스터(3300)의 게이트에 전기적으로 접속되어 있다. 트랜지스터(3200)의 게이트 및 트랜지스터(3300)의 소스 및 드레인 중 다른 쪽은 용량 소자(3400)의 한쪽 전극에 전기적으로 접속되어 있다. 제 5 배선(3005)이 용량 소자(3400)의 다른 쪽 전극에 전기적으로 접속되어 있다.
도 49의 (A)의 반도체 장치는 트랜지스터(3200)의 게이트의 전위가 유지될 수 있다는 특징을 갖기 때문에, 이하와 같이 데이터의 기록, 유지, 및 판독이 가능하다.
데이터의 기록 및 유지에 대하여 설명한다. 먼저, 제 4 배선(3004)의 전위를 트랜지스터(3300)가 온이 되는 전위로 하여, 트랜지스터(3300)를 온으로 한다. 이에 따라, 제 3 배선(3003)의 전위가 트랜지스터(3200)의 게이트 및 용량 소자(3400)의 한쪽 전극이 전기적으로 서로 접속되는 노드(FG)에 공급된다. 즉, 소정의 전하가 트랜지스터(3200)의 게이트에 공급된다(기록). 여기서, 상이한 전위 레벨을 제공하는 2종류의 전하(이하, 로(low) 레벨 전하 및 하이(high) 레벨 전하라고 함) 중 하나가 공급된다. 그 후, 제 4 배선(3004)의 전위를 트랜지스터(3300)가 오프가 되는 전위로 하여, 트랜지스터(3300)를 오프로 한다. 이에 따라, 노드(FG)에서 전하가 유지된다(유지).
트랜지스터(3300)의 오프 상태 전류가 낮기 때문에, 노드(FG)의 전하는 오랫동안 유지된다.
다음으로, 데이터의 판독에 대하여 설명한다. 소정의 전위(정전위)를 제 1 배선(3001)에 공급하면서 적절한 전위(판독 전위)를 제 5 배선(3005)에 공급함으로써, 노드(FG)에 유지된 전하의 양에 따라 제 2 배선(3002)의 전위가 변동된다. 이것은 트랜지스터(3200)로서 n채널 트랜지스터를 사용하는 경우, 트랜지스터(3200)의 게이트에 하이 레벨 전하가 주어질 때의 외견상 문턱 전압 V th _H가, 트랜지스터(3200)의 게이트에 로 레벨 전하가 주어질 때의 외견상 문턱 전압 V th_L보다 낮기 때문이다. 여기서, 외견상 문턱 전압이란, 트랜지스터(3200)를 "온 상태"로 하기 위하여 필요한 제 5 배선(3005)의 전위를 말한다. 따라서, 제 5 배선(3005)의 전위를 V th _H와 V th _L 사이의 전위 V 0으로 함으로써, 노드(FG)에 공급된 전하를 판정할 수 있다. 예를 들어, 기록에서 노드(FG)에 하이 레벨 전하가 공급된 경우, 제 5 배선(3005)의 전위가 V 0(>V th _H)이면, 트랜지스터(3200)는 "온 상태"가 된다. 기록에서 노드(FG)에 로 레벨 전하가 공급된 경우에는, 제 5 배선(3005)의 전위가 V 0(<V th _L)이어도 트랜지스터(3200)는 계속 "오프 상태"로 유지된다. 따라서, 제 2 배선(3002)의 전위를 판정함으로써 노드(FG)에 유지된 데이터를 판독할 수 있다.
또한, 메모리 셀이 배열되는 경우, 판독 동작 시에 원하는 메모리 셀의 데이터가 반드시 판독될 필요가 있다. 노드(FG)에 공급된 전하에 상관없이 트랜지스터(3200)가 "오프 상태"가 되는 전위, 즉 V th _H보다 낮은 전위를 데이터가 판독되지 않는 메모리 셀의 제 5 배선(3005)에 공급함으로써, 원하는 메모리 셀의 데이터만을 판독할 수 있는 구성을 채용할 수 있다. 또는, 노드(FG)에 공급된 전하에 상관없이 트랜지스터(3200)가 "온 상태"가 되는 전위, 즉 V th _L보다 높은 전위를 데이터가 판독되지 않는 메모리 셀의 제 5 배선(3005)에 공급함으로써, 원하는 메모리 셀의 데이터만을 판독할 수 있는 구성을 채용하여도 좋다.
<반도체 장치의 구조 2>
도 50의 (A) 내지 (C)는 도 49의 (A)의 반도체 장치의 단면도이다. 도 50의 (A) 내지 (C)에 도시된 반도체 장치는 트랜지스터(3200), 트랜지스터(3300), 및 용량 소자(3400)를 포함한다. 트랜지스터(3300) 및 용량 소자(3400)는 트랜지스터(3200) 위에 배치된다. 또한, 트랜지스터(3300)에 대해서는 상술한 트랜지스터(2100)의 기재를 참조한다. 또한, 트랜지스터(3200)에 대해서는, 도 46의 (A) 내지 (C)의 트랜지스터(2200)의 기재를 참조한다. 또한, 도 46의 (A) 내지 (C)에서는 트랜지스터(2200)를 p채널 트랜지스터로서 도시하였지만, 트랜지스터(3200)는 n채널 트랜지스터이어도 좋다. 또한, 도 50의 (A) 내지 (C)는 상이한 부분의 단면도이다.
도 50의 (A) 내지 (C)에 도시된 트랜지스터(3200)는 반도체 기판(450)을 사용한 트랜지스터이다. 트랜지스터(3200)는 반도체 기판(450)에서의 영역(472a), 반도체 기판(450)에서의 영역(472b), 절연체(462), 및 도전체(454)를 포함한다.
도 50의 (A) 내지 (C)에 도시된 반도체 장치는 절연체(464), 절연체(466), 절연체(468), 절연체(422), 도전체(480a), 도전체(480b), 도전체(480c), 도전체(478a), 도전체(478b), 도전체(478c), 도전체(476a), 도전체(476b), 도전체(474a), 도전체(474b), 도전체(474c), 도전체(496a), 도전체(496b), 도전체(496c), 도전체(496d), 도전체(498a), 도전체(498b), 도전체(498c), 도전체(498d), 절연체(490), 절연체(502), 절연체(492), 절연체(428), 절연체(409), 및 절연체(494)를 포함한다.
절연체(422), 절연체(428), 및 절연체(409)는 배리어성을 갖는다. 이것은 도 50의 (A) 내지 (C)에 도시된 반도체 장치는 트랜지스터(3300)가 배리어성을 갖는 절연체로 둘러싸여 있는 구조를 갖는 것을 의미한다. 또한, 절연체(422), 절연체(428), 및 절연체(409) 중 하나 이상을 반드시 제공할 필요는 없다.
절연체(464)는 트랜지스터(3200) 위에 제공된다. 절연체(466)는 절연체(464) 위에 제공된다. 절연체(468)는 절연체(466) 위에 제공된다. 절연체(490)는 절연체(468) 위에 제공된다. 트랜지스터(3300)는 절연체(490) 위에 제공된다. 절연체(492)는 트랜지스터(3300) 위에 제공된다. 절연체(494)는 절연체(492) 위에 제공된다.
절연체(464)는 영역(472a)에 도달되는 개구, 영역(472b)에 도달되는 개구, 및 도전체(454)에 도달되는 개구를 갖는다. 개구들에는, 도전체(480a), 도전체(480b), 및 도전체(480c)가 매립되어 있다.
절연체(466)는 도전체(480a)에 도달되는 개구, 도전체(480b)에 도달되는 개구, 및 도전체(480c)에 도달되는 개구를 포함한다. 개구들에는, 도전체(478a), 도전체(478b), 및 도전체(478c)가 매립되어 있다.
절연체(468) 및 절연체(422)는 도전체(478b)에 도달되는 개구 및 도전체(478c)에 도달되는 개구를 포함한다. 개구들에는, 도전체(476a) 및 도전체(476b)가 매립되어 있다.
절연체(490)는 트랜지스터(3300)의 채널 형성 영역과 중첩되는 개구, 도전체(476a)에 도달되는 개구, 및 도전체(476b)에 도달되는 개구를 포함한다. 개구들에는, 도전체(474a), 도전체(474b), 및 도전체(474c)가 매립되어 있다.
도전체(474a)는 트랜지스터(3300)의 보텀 게이트 전극으로서의 기능을 가져도 좋다. 또는, 예를 들어, 소정의 전위를 도전체(474a)에 인가함으로써 트랜지스터(3300)의 문턱 전압 등의 전기 특성을 제어하여도 좋다. 또는, 예를 들어, 트랜지스터(3300)의 톱 게이트 전극인 도전체(474a) 및 도전체(404)는 서로 전기적으로 접속되어도 좋다. 그러면, 트랜지스터(3300)의 온 상태 전류를 증가시킬 수 있다. 펀치스루 현상을 억제할 수 있기 때문에, 트랜지스터(3300)의 포화 영역에서의 전기 특성을 안정시킬 수 있다.
절연체(409) 및 절연체(492)는 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 한쪽인 도전체(516b)를 통하여 도전체(474b)에 도달되는 개구, 절연체(512)를 개재하여 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)와 중첩되는 도전체(514)에 도달되는 개구, 트랜지스터(3300)의 게이트 전극인 도전체(504)에 도달되는 개구, 및 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)를 통하여 도전체(474c)에 도달되는 개구를 포함한다. 개구들에는, 도전체(496a), 도전체(496b), 도전체(496c), 및 도전체(496d)가 매립되어 있다. 또한, 트랜지스터(3300) 등의 구성 요소가 다른 구성 요소를 관통하여 제공되는 경우가 있다.
절연체(494)는 도전체(496a)에 도달되는 개구, 도전체(496b)에 도달되는 개구, 도전체(496c)에 도달되는 개구, 및 도전체(496d)에 도달되는 개구를 포함한다. 개구들에는, 도전체(498a, 498b, 498c, 및 498d)가 매립되어 있다.
절연체(464, 466, 468, 490, 492, 및 494) 중 적어도 하나는 배리어성을 갖는 절연체를 포함하는 것이 바람직하다.
도전체(498d)는 예를 들어, 붕소, 질소, 산소, 플루오린, 실리콘, 인, 알루미늄, 타이타늄, 크로뮴, 망가니즈, 코발트, 니켈, 구리, 아연, 갈륨, 이트륨, 지르코늄, 몰리브데넘, 루테늄, 은, 인듐, 주석, 탄탈럼, 및 텅스텐 중에서 선택되는 1종류 이상을 포함하는 도전체를 포함하는 단층 구조 또는 적층 구조를 갖도록 형성될 수 있다. 예를 들어, 상술한 원소의 합금 또는 화합물을 사용하여도 좋고, 알루미늄을 포함하는 도전체, 구리 및 타이타늄을 포함하는 도전체, 구리 및 망가니즈를 포함하는 도전체, 인듐, 주석, 및 산소를 포함하는 도전체, 또는 타이타늄 및 질소를 포함하는 도전체 등을 사용하여도 좋다. 도전체(498a, 498b, 498c, 및 498d) 각각은 배리어성을 갖는 도전체를 포함하는 것이 바람직하다.
트랜지스터(3200)의 소스 또는 드레인은 도전체(480b), 도전체(478b), 도전체(476a), 도전체(474b), 및 도전체(496c)를 통하여 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 한쪽인 도전체(516b)에 전기적으로 접속된다. 트랜지스터(3200)의 게이트 전극인 도전체(454)는 도전체(480c), 도전체(478c), 도전체(476b), 도전체(474c), 및 도전체(496d)를 통하여 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽인 도전체(516a)에 전기적으로 접속된다.
용량 소자(3400)는 트랜지스터(3300)의 소스 전극 및 드레인 전극 중 다른 쪽과 전기적으로 접속되는 전극, 도전체(514), 및 절연체(512)를 포함한다. 용량 소자(3400)에 포함되는 절연체(512)는 트랜지스터(3300)의 게이트 절연체로서 기능하는 영역을 포함하기 때문에, 같은 공정에서 형성할 수 있다. 따라서, 생산성을 높일 수 있어 바람직한 경우가 있다. 트랜지스터(3300)의 게이트 전극으로서 기능하는 도전체(504)와 같은 공정에 의하여 형성된 층을 도전체(514)로서 사용하면, 생산성을 높일 수 있어 바람직한 경우가 있다.
다른 구성 요소의 구조에 대해서는 도 46의 (A) 내지 (C)의 기재 등을 적절히 참조할 수 있다.
도 51의 (A) 내지 (C)의 반도체 장치는 트랜지스터(3200)의 구조를 제외하면 도 50의 (A) 내지 (C)의 반도체 장치와 같다. 따라서, 도 51의 (A) 내지 (C)의 반도체 장치에 대해서는 도 50의 (A) 내지 (C)의 반도체 장치의 기재를 참조한다. 구체적으로는, 도 51의 (A) 내지 (C)의 반도체 장치에서, 트랜지스터(3200)는 FIN형 트랜지스터이다. FIN형 트랜지스터(3200)에 대해서는, 도 47의 (A) 내지 (C)의 트랜지스터(2200)의 기재를 참조한다. 또한, 도 47의 (A) 내지 (C)에서는 트랜지스터(2200)를 p채널 트랜지스터로서 도시하였지만, 트랜지스터(3200)는 n채널 트랜지스터이어도 좋다. 또한, 도 51의 (A) 내지 (C)는 상이한 부분의 단면도이다.
도 52의 (A) 내지 (C)의 반도체 장치는 트랜지스터(3200)의 구조를 제외하면 도 50의 (A) 내지 (C)의 반도체 장치와 같다. 따라서, 도 52의 (A) 내지 (C)의 반도체 장치에 대해서는 도 50의 (A) 내지 (C)의 반도체 장치의 기재를 참조한다. 구체적으로는, 도 52의 (A) 내지 (C)의 반도체 장치에서, 트랜지스터(3200)는 SOI 기판인 반도체 기판(450)에 제공된다. SOI 기판인 반도체 기판(450)에 제공되는 트랜지스터(3200)에 대해서는, 도 48의 (A) 내지 (C)의 트랜지스터(2200)의 기재를 참조한다. 또한, 도 48의 (A) 내지 (C)에서는 트랜지스터(2200)를 p채널 트랜지스터로서 도시하였지만, 트랜지스터(3200)는 n채널 트랜지스터이어도 좋다. 또한, 도 52의 (A) 내지 (C)는 상이한 부분의 단면도이다.
<기억 장치 2>
도 49의 (B)의 반도체 장치는 트랜지스터(3200)가 제공되지 않는 점에서 도 49의 (A)의 반도체 장치와 상이하다. 이 경우에도, 데이터는 도 49의 (A)의 반도체 장치와 비슷한 방식으로 기록 및 유지될 수 있다.
도 49의 (B)의 반도체 장치에서의 데이터의 판독에 대하여 설명한다. 트랜지스터(3300)가 온 상태가 되면, 부유 상태에 있는 제 3 배선(3003)과, 용량 소자(3400)가 도통되고, 제 3 배선(3003)과 용량 소자(3400) 사이에서 전하가 재분배된다. 그 결과, 제 3 배선(3003)의 전위가 변화된다. 제 3 배선(3003)의 전위의 변화량은 용량 소자(3400)의 한쪽 전극의 전위(또는 용량 소자(3400)에 축적된 전하)에 따라 달라진다.
예를 들어, 전하 재분배 후의 제 3 배선(3003)의 전위는 (C B×V B0+C×V)/(C B+C)이고, V는 용량 소자(3400)의 한쪽 전극의 전위, C는 용량 소자(3400)의 용량, C B는 제 3 배선(3003)의 용량 성분, 그리고 V B0은 전하가 재분배되기 전의 제 3 배선(3003)의 전위이다. 따라서, 메모리 셀이, 용량 소자(3400)의 한쪽 전극의 전위가 V 1 및 V 0(V 1>V 0)인 2가지 상태 중 어느 상태에 있다고 상정하면, 전위 V 1을 유지하는 경우의 제 3 배선(3003)의 전위(=(C B×V B0+C×V 1)/(C B+C))가, 전위 V 0을 유지하는 경우의 제 3 배선(3003)의 전위(=(C B×V B0+C×V 0)/(C B+C))보다 높다는 것을 알 수 있다.
그리고, 제 3 배선(3003)의 전위를 소정의 전위와 비교함으로써, 데이터를 판독할 수 있다.
이 경우, 제 1 반도체를 포함하는 트랜지스터를 메모리 셀을 구동하기 위한 구동 회로에 사용할 수 있고, 제 2 반도체를 포함하는 트랜지스터를 트랜지스터(3300)로서 구동 회로 위에 적층할 수 있다.
산화물 반도체를 사용한, 오프 상태 전류가 낮은 트랜지스터를 포함하는 경우, 상술한 반도체 장치는 저장된 데이터를 오랫동안 유지할 수 있다. 바꿔 말하면, 리프레시 동작이 불필요해지거나 또는 리프레시 동작의 빈도를 매우 낮게 할 수 있기 때문에, 반도체 장치의 소비전력을 저감시킬 수 있다. 또한, 전력이 공급되지 않는 경우(또한, 전위는 바람직하게는 고정됨)에도, 저장된 데이터를 오랫동안 유지할 수 있다.
상술한 반도체 장치에서는, 데이터의 기록에 높은 전압이 불필요하기 때문에, 소자의 열화가 일어나기 어렵다. 예를 들어, 종래의 비휘발성 메모리와 달리, 플로팅 게이트에 대한 전자의 주입 및 플로팅 게이트로부터의 전자의 추출이 불필요하기 때문에, 절연체의 열화 등의 문제가 일어나지 않는다. 즉, 본 발명의 일 형태에 따른 반도체 장치는 종래의 비휘발성 메모리의 문제인 데이터를 재기록할 수 있는 횟수에 대한 제한이 없고, 그 신뢰성이 대폭 향상된다. 또한, 트랜지스터의 온/오프 상태에 따라 데이터가 기록되기 때문에, 고속 동작을 달성할 수 있다.
<촬상 장치>
본 발명의 일 형태에 따른 촬상 장치에 대하여 이하에서 설명한다.
도 53의 (A)는 본 발명의 일 형태에 따른 촬상 장치(2000)의 예를 도시한 평면도이다. 촬상 장치(2000)는 화소부(2010), 및 화소부(2010)를 구동시키기 위한 주변 회로(주변 회로(2060), 주변 회로(2070), 주변 회로(2080), 및 주변 회로(2090))를 포함한다. 화소부(2010)는 p행 q열(p 및 q는 각각 2 이상의 자연수)의 매트릭스로 배치된 복수의 화소(2011)를 포함한다. 주변 회로(2060), 주변 회로(2070), 주변 회로(2080), 및 주변 회로(2090)는 각각 복수의 화소(2011)에 접속되고, 각각 복수의 화소(2011)를 구동시키기 위한 신호를 공급하는 기능을 갖는다. 본 명세서 등에서 "주변 회로" 또는 "구동 회로"는 주변 회로들(2060, 2070, 2080, 및 2090) 모두를 가리키는 경우가 있다. 예를 들어, 주변 회로(2060)는 주변 회로의 일부라고 할 수 있다.
촬상 장치(2000)는 광원(2091)을 포함하는 것이 바람직하다. 광원(2091)은 검출광(P1)을 방출할 수 있다.
주변 회로는 논리 회로, 스위치, 버퍼, 증폭 회로, 및 변환 회로 중 적어도 하나를 포함한다. 주변 회로는 화소부(2010)가 형성되는 기판 위에 형성되어도 좋다. 또는, IC칩 등의 반도체 장치가 주변 회로의 일부 또는 전체에 사용되어도 좋다. 또한, 주변 회로로서는, 주변 회로들(2060, 2070, 2080, 및 2090) 중 하나 이상을 생략하여도 좋다.
도 53의 (B)에 도시된 바와 같이, 촬상 장치(2000)의 화소부(2010)에, 화소(2011)를 기울여서 배치하여도 좋다. 화소(2011)를 기울여서 배치함으로써, 행 방향 및 열 방향의 화소들 사이의 간격(피치)을 짧게 할 수 있다. 이에 따라, 촬상 장치(2000)에 의하여 촬상되는 화상의 질을 향상시킬 수 있다.
<화소의 구성예 1>
촬상 장치(2000)에 포함되는 화소(2011) 각각을 복수의 부화소(2012)로 형성하고, 각 부화소(2012)를 특정한 파장 대역의 광을 투과시키는 필터(컬러 필터)와 조합함으로써, 컬러 화상 표시를 실현하기 위한 데이터를 얻을 수 있다.
도 54의 (A)는 컬러 화상을 얻는 화소(2011)의 예를 도시한 평면도이다. 도 54의 (A)에 도시된 화소(2011)는 적색(R)의 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)("부화소(2012R)"라고도 함), 녹색(G)의 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)("부화소(2012G)"라고도 함), 및 청색(B)의 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)("부화소(2012B)"라고도 함)를 포함한다. 부화소(2012)는 포토센서로서 기능할 수 있다.
각 부화소(2012)(부화소(2012R), 부화소(2012G), 및 부화소(2012B))는 배선(2031), 배선(2047), 배선(2048), 배선(2049), 및 배선(2050)에 전기적으로 접속된다. 또한, 부화소(2012R), 부화소(2012G), 및 부화소(2012B)는, 서로 독립된 각 배선들(2053) 접속된다. 본 명세서 등에서는 예를 들어, n행째 화소(2011)에 접속된 배선(2048) 및 배선(2049)을 각각 배선(2048[n]) 및 배선(2049[n])이라고 한다. 또한, 예를 들어 m열째 화소(2011)에 접속된 배선(2053)을 배선(2053[m])이라고 한다. 또한, 도 54의 (A)에서 m열째 화소(2011)의 부화소(2012R), 부화소(2012G), 및 부화소(2012B)에 접속된 배선(2053)을 각각 배선(2053[m]R), 배선(2053[m]G), 및 배선(2053[m]B)이라고 한다. 부화소(2012)는 상술한 배선을 통하여 주변 회로에 전기적으로 접속된다.
촬상 장치(2000)에서 부화소(2012)는, 인접한 화소(2011)에 있고, 같은 파장 대역의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)에 스위치를 통하여 전기적으로 접속되어 있다. 도 54의 (B)는 부화소들(2012)의 접속의 예를 도시한 것으로, n(n은 1 이상 p 이하의 정수)행 m(m은 1 이상 q 이하의 정수)열에 배치된 화소(2011)의 부화소(2012)와, (n+1)행 m열에 배치된 인접한 화소(2011)의 부화소(2012)의 접속의 예를 도시한 것이다. 도 54의 (B)에서, n행 m열에 배치된 부화소(2012R)와, (n+1)행 m열에 배치된 부화소(2012R)는 스위치(2001)를 통하여 서로 접속되어 있다. n행 m열에 배치된 부화소(2012G)와, (n+1)행 m열에 배치된 부화소(2012G)는 스위치(2002)를 통하여 서로 접속되어 있다. n행 m열에 배치된 부화소(2012B)와, (n+1)행 m열에 배치된 부화소(2012B)는 스위치(2003)를 통하여 서로 접속되어 있다.
부화소(2012)에 사용하는 컬러 필터는 적색(R), 녹색(G), 및 청색(B)의 컬러 필터에 한정되지 않고, 시안(C), 황색(Y), 및 마젠타(M)의 광을 투과시키는 컬러 필터를 사용하여도 좋다. 하나의 화소(2011)에 3개의 다른 파장 대역의 광을 검지하는 부화소들(2012)을 제공함으로써 풀 컬러의 화상을 얻을 수 있다.
적색(R), 녹색(G), 및 청색(B)의 광을 투과시키는 컬러 필터가 제공된 부화소들(2012)에 더하여, 황색(Y)의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)를 포함하는 화소(2011)를 제공하여도 좋다. 시안(C), 황색(Y), 및 마젠타(M)의 광을 투과시키는 컬러 필터가 제공된 부화소들(2012)에 더하여, 청색(B)의 광을 투과시키는 컬러 필터가 제공된 부화소(2012)를 포함하는 화소(2011)를 제공하여도 좋다. 하나의 화소(2011)에 4개의 다른 파장 대역의 광을 검지하는 부화소들(2012)을 제공하면, 얻어지는 화상의 색 재현성을 높일 수 있다.
예를 들어, 도 54의 (A)에서 적색의 파장 대역을 검지하는 부화소(2012), 녹색의 파장 대역을 검지하는 부화소(2012), 및 청색의 파장 대역을 검지하는 부화소(2012)에 관하여, 그 화소수의 비(또는 수광 면적의 비)는 1:1:1이 아니어도 좋다. 예를 들어, 화소수의 비(수광 면적의 비)가 적색:녹색:청색=1:2:1인 Bayer 배열을 채용하여도 좋다. 또는, 적색, 녹색, 청색의 화소수의 비(수광 면적의 비)를 1:6:1로 하여도 좋다.
화소(2011)에 제공하는 부화소(2012)의 개수는 하나이어도 좋지만, 두 개 이상의 부화소를 제공하는 것이 바람직하다. 예를 들어, 같은 파장 대역을 검지하는 두 개 이상의 부화소(2012)를 제공하면 중복성(redundancy)이 높아지고, 촬상 장치(2000)의 신뢰성을 높일 수 있다.
적외광을 투과시키며 가시광을 흡수 또는 반사하는 IR(infrared) 필터를 필터로서 사용하면, 적외광을 검지하는 촬상 장치(2000)를 실현할 수 있다.
또한, ND(neutral density) 필터(감광 필터)를 사용하면, 광전 변환 소자(수광 소자)에 대량의 광이 들어갈 때에 일어나는, 출력 포화를 방지할 수 있다. 감광 성능이 상이한 ND 필터들을 조합하여 촬상 장치의 다이내믹 레인지를 크게 할 수 있다.
상술한 필터 외에, 화소(2011)에 렌즈를 제공하여도 좋다. 도 55의 (A) 및 (B)의 단면도를 참조하여 화소(2011), 필터(2054), 및 렌즈(2055)의 배치예를 설명한다. 렌즈(2055)에 의하여, 광전 변환 소자는 입사광을 효율적으로 수광할 수 있다. 구체적으로는, 도 55의 (A)에 도시된 바와 같이, 광(2056)이 화소(2011)에 제공된 렌즈(2055), 필터(2054)(필터(2054R), 필터(2054G), 및 필터(2054B)), 및 화소 회로(2030) 등을 통하여 광전 변환 소자(2020)에 들어간다.
그러나, 이점쇄선으로 둘러싸인 영역으로 도시한 바와 같이, 화살표로 나타낸 광(2056)의 일부는 배선(2057)의 일부에 의하여 차단될 수 있다. 그러므로, 도 55의 (B)에 도시된 바와 같이 광전 변환 소자(2020) 측에 렌즈(2055) 및 필터(2054)를 제공함으로써 광전 변환 소자(2020)가 광(2056)을 효율적으로 수광할 수 있는 구조로 하는 것이 바람직하다. 광(2056)이 광전 변환 소자(2020)를 통하여 광전 변환 소자(2020)에 입사되면, 감도가 높은 촬상 장치(2000)를 제공할 수 있다.
도 55의 (A) 및 (B)에 도시된 광전 변환 소자(2020) 각각으로서 p-n 접합 또는 p-i-n 접합이 형성된 광전 변환 소자를 사용하여도 좋다.
방사선을 흡수하고 전하를 발생시키는 기능을 갖는 물질을 사용하여 광전 변환 소자(2020)를 형성하여도 좋다. 방사선을 흡수하고 전하를 발생시키는 기능을 갖는 물질의 예에는 셀레늄, 아이오딘화 납, 아이오딘화 수은, 비소화 갈륨, 텔루륨화 카드뮴, 및 카드뮴 아연 합금이 포함된다.
예를 들어, 광전 변환 소자(2020)에 셀레늄을 사용하면, 광전 변환 소자(2020)는 가시광, 자외광, 및 적외광에 더하여 X선 및 감마선을 포함하는 넓은 파장 대역에 걸쳐 광 흡수 계수를 가질 수 있다.
촬상 장치(2000)에 포함되는 하나의 화소(2011)는 도 54의 (A) 및 (B)에 도시된 부화소(2012)에 더하여, 제 1 필터를 갖는 부화소(2012)를 포함하여도 좋다.
<화소의 구성예 2>
실리콘을 사용한 트랜지스터 및 산화물 반도체를 사용한 트랜지스터를 포함하는 화소의 예에 대하여 이하에서 설명한다.
도 56의 (A) 및 (B)는 각각 촬상 장치에 포함되는 소자의 단면도이다. 도 56의 (A)에 도시된 촬상 장치는 실리콘 기판(2300) 위의 실리콘을 포함하는 트랜지스터(2351), 트랜지스터(2351) 위에 적층된, 산화물 반도체를 포함하는 트랜지스터(2352 및 2353), 및 실리콘 기판(2300)에 제공된 포토다이오드(2360)를 포함한다. 트랜지스터들 및 포토다이오드(2360)는 각종 플러그(2370) 및 배선(2371)에 전기적으로 접속된다. 또한, 포토다이오드(2360)의 애노드(2361)는 저저항 영역(2363)을 통하여 플러그(2370)에 전기적으로 접속되어 있다.
촬상 장치는 실리콘 기판(2300)에 제공된 트랜지스터(2351) 및 실리콘 기판(2300)에 제공된 포토다이오드(2360)를 포함하는 층(2310), 층(2310)과 접촉되며 배선(2371)을 포함하는 층(2320), 층(2320)과 접촉되며 트랜지스터(2352 및 2353)를 포함하는 층(2330), 및 층(2330)과 접촉되며 배선(2372) 및 배선(2373)을 포함하는 층(2340)을 포함한다.
도 56의 (A)의 단면도의 예에서는 실리콘 기판(2300)에서 트랜지스터(2351)가 형성되는 면과는 반대 측에 포토다이오드(2360)의 수광면이 제공되어 있다. 이 구조에 의하여, 트랜지스터 및 배선의 영향을 받을 일 없이 광 경로를 확보할 수 있다. 그러므로, 개구율이 높은 화소를 형성할 수 있다. 또한, 포토다이오드(2360)의 수광면을 트랜지스터(2351)가 형성되는 면과 같게 할 수 있다.
산화물 반도체를 사용한 트랜지스터만을 사용하여 화소를 형성하는 경우, 층(2310)은 산화물 반도체를 사용한 트랜지스터를 포함하여도 좋다. 또는, 층(2310)을 생략하여도 좋고, 화소가 산화물 반도체를 사용한 트랜지스터만을 포함하여도 좋다.
실리콘을 사용한 트랜지스터만을 사용하여 화소를 형성하는 경우, 층(2330)을 생략하여도 좋다. 층(2330)을 제공하지 않은 단면도의 예를 도 56의 (B)에 나타내었다.
또한, 실리콘 기판(2300)은 SOI 기판이어도 좋다. 또한, 실리콘 기판(2300)은 저마늄, 실리콘 저마늄, 탄소화 실리콘, 비소화 갈륨, 비소화 알루미늄 갈륨, 인화 인듐, 질화 갈륨, 또는 유기 반도체로 만들어진 기판으로 대체할 수 있다.
여기서, 트랜지스터(2351) 및 포토다이오드(2360)를 포함하는 층(2310)과, 트랜지스터(2352 및 2353)를 포함하는 층(2330) 사이에는 절연체(2422)가 제공된다. 다만, 절연체(2422)의 위치에 한정은 없다.
트랜지스터(2351)의 채널 형성 영역 근방에 제공되는 절연체 내의 수소는, 실리콘의 댕글링 본드를 종단시켜 트랜지스터(2351)의 신뢰성을 향상시킬 수 있다. 한편, 트랜지스터(2352) 및 트랜지스터(2353) 등의 근방에 제공되는 절연체 내의 수소는, 산화물 반도체에 캐리어를 생성시키는 요인 중 하나가 되기 때문에, 트랜지스터(2352) 및 트랜지스터(2353) 등의 신뢰성의 저하를 초래할 수 있다. 이러한 이유로, 실리콘을 사용한 트랜지스터 위에 산화물 반도체를 사용한 트랜지스터를 제공하는 경우, 이 트랜지스터들 사이에 배리어성을 갖는 절연체(2422)를 제공하는 것이 바람직하다. 트랜지스터(2352) 및 트랜지스터(2353)는 각각 배리어성을 갖는 절연체(2418)로 모든 방향이 둘러싸이는 것이 바람직하다. 또한, 배리어성을 갖는 절연체(2409)를 트랜지스터(2352) 및 트랜지스터(2353) 위에 제공하여 트랜지스터들을 덮는 것이 바람직하다. 절연체(2422) 아래에 수소를 가두면 트랜지스터(2351)의 신뢰성을 향상시킬 수 있다. 또한, 절연체(2422) 아래의 부분으로부터 절연체(2422) 위의 부분으로 수소가 확산되는 것을 방지할 수 있기 때문에 트랜지스터(2352) 및 트랜지스터(2353) 등의 신뢰성을 향상시킬 수 있다.
도 56의 (A) 및 (B)에 도시된 반도체 장치는 트랜지스터(2352) 및 트랜지스터(2353)가 배리어성을 갖는 절연체로 둘러싸인 구조를 갖는다. 또한, 트랜지스터(2352) 및 트랜지스터(2353)는 배리어성을 갖는 절연체로 반드시 둘러싸일 필요는 없다.
도 56의 (A)의 단면도에서, 층(2310)의 포토다이오드(2360)와 층(2330)의 트랜지스터는 서로 중첩되도록 형성할 수 있다. 이로써, 화소의 집적도를 높일 수 있다. 바꿔 말하면, 촬상 장치의 해상도를 높일 수 있다.
도 57의 (A) 및 (B)에 나타낸 바와 같이, 필터(2354) 및/또는 렌즈(2355)가 화소 위 또는 아래에 제공되어도 좋다. 필터(2354)에 대해서는, 필터(2054)의 기재를 참조한다. 렌즈(2355)에 대해서는, 렌즈(2055)의 기재를 참조한다.
도 58의 (A1) 및 (B1)에 도시된 바와 같이 촬상 장치의 일부 또는 전체를 구부릴 수 있다. 도 58의 (A1)은 촬상 장치를 일점쇄선 X1-X2의 방향으로 구부린 상태를 도시한 것이다. 도 58의 (A2)는 도 58의 (A1)의 일점쇄선 X1-X2로 가리킨 부분을 도시한 단면도이다. 도 58의 (A3)은 도 58의 (A1)의 일점쇄선 Y1-Y2로 가리킨 부분을 도시한 단면도이다.
도 58의 (B1)은 촬상 장치를 일점쇄선 X3-X4의 방향 및 일점쇄선 Y3-Y4의 방향으로 구부린 상태를 도시한 것이다. 도 58의 (B2)는 도 58의 (B1)의 일점쇄선 X3-X4로 가리킨 부분을 도시한 단면도이다. 도 58의 (B3)은 도 58의 (B1)의 일점쇄선 Y3-Y4로 가리킨 부분을 도시한 단면도이다.
촬상 장치를 구부리면 상면(像面)의 만곡 및 비점수차를 저감시킬 수 있다. 따라서, 촬상 장치와 조합하여 사용하는 렌즈 등의 광학 설계를 용이하게 할 수 있다. 예를 들어, 수차 보정에 사용하는 렌즈의 개수를 줄일 수 있기 때문에 촬상 장치를 사용한 전자 기기 등의 소형화 또는 경량화를 실현할 수 있다. 또한, 촬상되는 화상의 질을 향상시킬 수 있다.
<CPU>
상술한 어느 트랜지스터 또는 상술한 기억 장치 등의 반도체 장치를 포함하는 CPU에 대하여 이하에 설명한다.
도 59는 상술한 어느 트랜지스터를 구성 요소로서 포함하는 CPU의 구성예를 도시한 블록도이다.
도 59에 도시된 CPU는 기판(1190) 위에, ALU(1191)(arithmetic logic unit), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 타이밍 컨트롤러(1195), 레지스터(1196), 레지스터 컨트롤러(1197), 버스 인터페이스(1198), 재기록 가능한 ROM(1199), 및 ROM 인터페이스(1189)를 포함한다. 기판(1190)으로서는 반도체 기판, SOI 기판, 또는 유리 기판 등을 사용한다. ROM(1199) 및 ROM 인터페이스(1189)는 서로 다른 칩 위에 제공되어도 좋다. 도 59에서의 CPU는 구성을 간략화한 예일 뿐, 실제의 CPU는 용도에 따라 다양한 구성을 가질 수 있다는 것은 말할 나위 없다. 예를 들어, CPU는 다음 구성을 가져도 좋다: 도 59에 도시된 CPU 또는 연산 회로를 포함하는 구조를 하나의 코어로 생각하고; 복수의 이와 같은 코어를 포함하고; 코어들이 병렬로 동작한다. CPU가 내부 연산 회로 또는 데이터 버스에서 처리할 수 있는 비트 수는, 예를 들어 8, 16, 32, 또는 64일 수 있다.
버스 인터페이스(1198)를 통하여 CPU에 입력되는 명령은, 인스트럭션 디코더(1193)에 입력되어 거기서 디코딩된 다음에, ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 및 타이밍 컨트롤러(1195)에 입력된다.
ALU 컨트롤러(1192), 인터럽트 컨트롤러(1194), 레지스터 컨트롤러(1197), 및 타이밍 컨트롤러(1195)는 디코딩된 명령에 따라 각종 제어를 수행한다. 구체적으로는, ALU 컨트롤러(1192)는 ALU(1191)의 동작을 제어하기 위한 신호를 생성한다. CPU가 프로그램을 실행하는 동안, 인터럽트 컨트롤러(1194)는 외부 입출력 장치 또는 주변 회로로부터의 인터럽트 요구를 그 우선도 또는 마스크 상태에 따라 판단하고 요구를 처리한다. 레지스터 컨트롤러(1197)는 레지스터(1196)의 어드레스를 생성하고, CPU의 상태에 따라 레지스터(1196)로부터 데이터를 판독하거나 레지스터(1196)에 데이터를 기록한다.
타이밍 컨트롤러(1195)는 ALU(1191), ALU 컨트롤러(1192), 인스트럭션 디코더(1193), 인터럽트 컨트롤러(1194), 및 레지스터 컨트롤러(1197)의 동작 타이밍을 제어하는 신호를 생성한다. 예를 들어, 타이밍 컨트롤러(1195)는 기준 클럭 신호에 기초하여 내부 클럭 신호를 생성하기 위한 내부 클럭 생성기를 포함하고, 내부 클럭 신호를 상술한 회로에 공급한다.
도 59에 도시된 CPU에서는, 레지스터(1196)에 메모리 셀이 제공되어 있다. 레지스터(1196)의 메모리 셀에는, 상술한 어느 트랜지스터 또는 상술한 기억 장치 등을 사용할 수 있다.
도 59에 도시된 CPU에서 레지스터 컨트롤러(1197)는 ALU(1191)로부터의 명령에 따라 레지스터(1196)에서의 데이터의 유지 동작을 선택한다. 즉, 레지스터 컨트롤러(1197)는 레지스터(1196)에 포함되는 메모리 셀에서, 플립플롭에 의하여 데이터를 유지할지, 또는 용량 소자에 의하여 데이터를 유지할지를 선택한다. 플립플롭에 의한 데이터 유지가 선택되면 레지스터(1196) 내의 메모리 셀에 전원 전압이 공급된다. 용량 소자에 의한 데이터 유지가 선택되면 용량 소자에 데이터가 재기록되고, 레지스터(1196) 내의 메모리 셀에 대한 전원 전압의 공급을 정지할 수 있다.
도 60은 레지스터(1196)로서 사용될 수 있는 기억 소자(1200)의 회로도의 예이다. 기억 소자(1200)는 전력 공급이 정지되면 저장된 데이터가 휘발되는 회로(1201), 전력 공급이 정지되어도 저장된 데이터가 휘발되지 않는 회로(1202), 스위치(1203), 스위치(1204), 논리 소자(1206), 용량 소자(1207), 및 선택 기능을 갖는 회로(1220)를 포함한다. 회로(1202)는 용량 소자(1208), 트랜지스터(1209), 및 트랜지스터(1210)를 포함한다. 또한, 기억 소자(1200)는 필요에 따라 다이오드, 저항 소자, 또는 인덕터 등의 다른 소자를 더 포함하여도 좋다.
여기서, 회로(1202)로서 상술한 기억 장치를 사용할 수 있다. 기억 소자(1200)에 대한 전원 전압의 공급이 정지되면, GND(0V) 또는 회로(1202)의 트랜지스터(1209)가 오프가 되는 전위가 트랜지스터(1209)의 게이트에 계속 입력된다. 예를 들어, 트랜지스터(1209)의 게이트가 레지스터 등의 부하를 통하여 접지된다.
여기서, 스위치(1203)가 하나의 도전형을 갖는 트랜지스터(1213)(예를 들어, n채널 트랜지스터)이고, 스위치(1204)가 상기 하나의 도전형과 반대의 도전형을 갖는 트랜지스터(1214)(예를 들어, p채널 트랜지스터)인 예를 나타낸다. 스위치(1203)의 제 1 단자는 트랜지스터(1213)의 소스 및 드레인 중 한쪽에 상당하고, 스위치(1203)의 제 2 단자는 트랜지스터(1213)의 소스 및 드레인 중 다른 쪽에 상당하고, 스위치(1203)의 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉, 트랜지스터(1213)의 온/오프 상태)은 트랜지스터(1213)의 게이트에 입력되는 제어 신호(RD)에 의하여 선택된다. 스위치(1204)의 제 1 단자는 트랜지스터(1214)의 소스 및 드레인 중 한쪽에 상당하고, 스위치(1204)의 제 2 단자는 트랜지스터(1214)의 소스 및 드레인 중 다른 쪽에 상당하고, 스위치(1204)의 제 1 단자와 제 2 단자 사이의 도통 또는 비도통(즉, 트랜지스터(1214)의 온/오프 상태)은 트랜지스터(1214)의 게이트에 입력되는 제어 신호(RD)에 의하여 선택된다.
트랜지스터(1209)의 소스 및 드레인 중 한쪽은 용량 소자(1208)의 한 쌍의 전극 중 한쪽, 및 트랜지스터(1210)의 게이트에 전기적으로 접속된다. 여기서, 접속 부분을 노드(M2)라고 한다. 트랜지스터(1210)의 소스 및 드레인 중 한쪽은 저전원 전위를 공급할 수 있는 선(예를 들어, GND선)에 전기적으로 접속되고, 그 다른 쪽은 스위치(1203)의 제 1 단자(트랜지스터(1213)의 소스 및 드레인 중 한쪽)에 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)는 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스 및 드레인 중 한쪽)에 전기적으로 접속된다. 스위치(1204)의 제 2 단자(트랜지스터(1214)의 소스 및 드레인 중 다른 쪽)는 전원 전위(VDD)를 공급할 수 있는 선에 전기적으로 접속된다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽), 스위치(1204)의 제 1 단자(트랜지스터(1214)의 소스 및 드레인 중 한쪽), 논리 소자(1206)의 입력 단자, 및 용량 소자(1207)의 한 쌍의 전극 중 한쪽은 전기적으로 서로 접속된다. 여기서, 접속 부분을 노드(M1)라고 한다. 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은, 정전위를 공급받을 수 있다. 예를 들어, 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은, 저전원 전위(예를 들어, GND) 또는 고전원 전위(예를 들어, VDD)를 공급받을 수 있다. 용량 소자(1207)의 한 쌍의 전극 중 다른 쪽은 저전원 전위를 공급할 수 있는 선(예를 들어, GND선)에 전기적으로 접속된다. 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은, 정전위를 공급받을 수 있다. 예를 들어, 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은, 저전원 전위(예를 들어, GND) 또는 고전원 전위(예를 들어, VDD)를 공급받을 수 있다. 용량 소자(1208)의 한 쌍의 전극 중 다른 쪽은 저전원 전위를 공급할 수 있는 선(예를 들어, GND선)에 전기적으로 접속된다.
트랜지스터 또는 배선 등의 기생 용량을 적극적으로 이용한다면, 용량 소자(1207) 및 용량 소자(1208)를 제공할 필요는 없다.
트랜지스터(1209)의 게이트에 제어 신호(WE)가 입력된다. 스위치(1203) 및 스위치(1204) 각각에 대해서는, 제어 신호(WE)와는 다른 제어 신호(RD)에 의하여 제 1 단자와 제 2 단자 사이의 도통 상태 또는 비도통 상태가 선택된다. 스위치들 중 한쪽의 제 1 단자와 제 2 단자가 도통 상태일 때, 스위치들 중 다른 쪽의 제 1 단자와 제 2 단자는 비도통 상태이다.
회로(1201)에 유지된 데이터에 대응하는 신호가 트랜지스터(1209)의 소스 및 드레인 중 다른 쪽에 입력된다. 도 60은 회로(1201)로부터 출력되는 신호가 트랜지스터(1209)의 소스 및 드레인 중 다른 쪽에 입력되는 예를 도시한 것이다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호의 논리값은 논리 소자(1206)에 의하여 반전되고, 반전된 신호가 회로(1220)를 통하여 회로(1201)에 입력된다.
도 60의 예에서는, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호가 논리 소자(1206) 및 회로(1220)를 통하여 회로(1201)에 입력되지만, 본 발명의 일 형태는 이에 한정되지 않는다. 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호는 그 논리값이 반전되지 않고 회로(1201)에 입력되어도 좋다. 예를 들어, 입력 단자로부터 입력되는 신호의 논리값의 반전에 의하여 얻어지는 신호가 유지되는 노드를 회로(1201)가 포함하는 경우, 스위치(1203)의 제 2 단자(트랜지스터(1213)의 소스 및 드레인 중 다른 쪽)로부터 출력되는 신호를 그 노드에 입력할 수 있다.
도 60에서 기억 소자(1200)에 포함되는, 트랜지스터(1209)를 제외한 트랜지스터들은 각각, 산화물 반도체 외의 반도체를 사용하여 형성되는 막 또는 기판(1190)에 채널이 형성되는 트랜지스터로 할 수 있다. 예를 들어, 트랜지스터는 실리콘막 또는 실리콘 기판에 채널이 형성되는 트랜지스터로 할 수 있다. 또는, 기억 소자(1200)에서의 모든 트랜지스터를, 산화물 반도체에 채널이 형성되는 트랜지스터로 하여도 좋다. 또는, 기억 소자(1200)에서 트랜지스터(1209) 외에, 산화물 반도체에 채널이 형성되는 트랜지스터가 포함되어도 좋고, 산화물 반도체 외의 반도체를 사용하여 형성되는 층 또는 기판(1190)에 채널이 형성되는 트랜지스터를 나머지 트랜지스터에 사용할 수 있다.
도 60의 회로(1201)로서, 예를 들어, 플립플롭 회로를 사용할 수 있다. 논리 소자(1206)로서는, 예를 들어, 인버터 또는 클럭드 인버터를 사용할 수 있다.
기억 소자(1200)에 전원 전압이 공급되지 않는 기간에, 본 발명의 일 형태에 따른 반도체 장치는 회로(1202)에 제공된 용량 소자(1208)에 의하여, 회로(1201)에 저장된 데이터를 유지할 수 있다.
산화물 반도체에 채널이 형성되는 트랜지스터의 오프 상태 전류는 매우 낮다. 예를 들어, 산화물 반도체에 채널이 형성되는 트랜지스터의 오프 상태 전류는, 결정성을 갖는 실리콘에 채널이 형성되는 트랜지스터보다 현저히 낮다. 그러므로, 이 트랜지스터를 트랜지스터(1209)로서 사용하면, 기억 소자(1200)에 전원 전압이 공급되지 않는 기간에도 용량 소자(1208)에 유지된 신호가 오랫동안 유지된다. 따라서, 기억 소자(1200)는 전원 전압의 공급이 정지되는 기간 중에도 저장된 내용(데이터)을 유지할 수 있다.
상술한 기억 소자는 스위치(1203) 및 스위치(1204)에 의하여 프리차지 동작을 수행하기 때문에, 전원 전압의 공급이 재개되고 나서 회로(1201)가 원래의 데이터를 다시 유지하는 데 필요한 시간을 단축할 수 있다.
회로(1202)에서는, 용량 소자(1208)에 의하여 유지된 신호가 트랜지스터(1210)의 게이트에 입력된다. 따라서, 기억 소자(1200)에 대한 전원 전압의 공급이 재개된 후, 용량 소자(1208)에 의하여 유지된 신호가 트랜지스터(1210)의 상태(온 상태 또는 오프 상태)에 대응하는 것으로 변환되고, 회로(1202)로부터 판독될 수 있다. 따라서, 용량 소자(1208)에 의하여 유지된 신호에 대응하는 전위가 어느 정도 변동되더라도, 원래의 신호를 정확하게 판독할 수 있다.
프로세서에 포함되는 레지스터 또는 캐시 메모리 등의 기억 장치에 상술한 기억 소자(1200)를 적용함으로써, 전원 전압의 공급 정지로 인하여 기억 장치의 데이터가 소실되는 것을 방지할 수 있다. 또한, 기억 장치는, 전원 전압의 공급이 재개되고 나서 짧은 시간에 전원 공급이 정지되기 전과 같은 상태로 복귀할 수 있다. 따라서, 프로세서, 또는 프로세서에 포함되는 하나 또는 복수의 논리 회로에서 짧은 시간이어도 전원 공급을 정지할 수 있기 때문에, 소비전력이 저감된다.
기억 소자(1200)를 CPU에 사용하였지만, 기억 소자(1200)는 DSP(digital signal processor), 커스텀 LSI, 또는 PLD(programmable logic device) 등의 LSI, 및 RF(radio frequency) 장치에도 사용할 수 있다.
<표시 장치>
본 발명의 일 형태에 따른 표시 장치에 대하여 도 61의 (A) 내지 (C) 및 도 63의 (A) 및 (B)를 참조하여 이하에서 설명한다.
표시 장치에 제공되는 표시 소자의 예에는 액정 소자(액정 표시 소자라고도 함) 및 발광 소자(발광 표시 소자라고도 함)가 포함된다. 발광 소자는 전류 또는 전압에 의하여 휘도가 제어되는 소자를 그 범주에 포함하고, 구체적으로는 무기 EL(electroluminescent) 소자 및 유기 EL 소자 등을 그 범주에 포함한다. 표시 장치의 예로서, EL 소자를 포함하는 표시 장치(EL 표시 장치) 및 액정 소자를 포함하는 표시 장치(액정 표시 장치)에 대하여 이하에서 설명한다.
또한, 이하에 기재된 표시 장치는, 표시 소자가 밀봉되어 있는 패널과, 상기 패널에 컨트롤러 등의 IC가 실장되어 있는 모듈을 그 범주에 포함한다.
이하에 기재된 표시 장치는 화상 표시 장치 또는 광원(조명 장치를 포함함)을 말한다. 표시 장치는 다음 중 어느 모듈을 포함한다: FPC 또는 TCP 등의 커넥터가 제공된 모듈; TCP 끝에 인쇄 배선판이 제공된 모듈; 및 COG법에 의하여 집적 회로(IC)가 표시 소자에 직접 실장된 모듈이다.
도 61의 (A) 내지 (C)는 본 발명의 일 형태에 따른 EL 표시 장치의 예를 도시한 것이다. 도 61의 (A)는 EL 표시 장치의 화소의 회로도이다. 도 61의 (B)는 EL 표시 장치 전체를 나타낸 평면도이다. 도 61의 (C)는 도 61의 (B)의 일점쇄선 M-N의 일부를 따라 취한 단면도이다.
도 61의 (A)는 EL 표시 장치에 사용되는 화소의 회로도의 예를 도시한 것이다.
또한, 본 명세서 등에서 능동 소자(예를 들어, 트랜지스터 또는 다이오드) 또는 수동 소자(예를 들어, 용량 소자 또는 저항 소자) 등의 모든 단자가 접속되는 부분이 규정되지 않더라도, 통상의 기술자에게는 발명의 일 형태를 구성하는 것이 가능할 수 있다. 바꿔 말하면, 접속 부분이 규정되지 않더라도 발명의 일 형태가 명확할 수 있다. 또한, 본 명세서 등에 접속 부분이 개시되어 있는 경우, 접속 부분이 규정되지 않은 발명의 일 형태가 본 명세서 등에 개시되어 있는 것으로 판단할 수 있는 경우가 있다. 특히, 단자가 접속되는 부분의 개수가 하나보다 많을 수 있는 경우, 단자가 접속되는 부분을 반드시 규정할 필요는 없다. 그러므로, 능동 소자(예를 들어, 트랜지스터 또는 다이오드) 또는 수동 소자(예를 들어, 용량 소자 또는 저항소자) 등의 일부의 단자가 접속되는 부분만을 규정함으로써 발명의 일 형태를 구성하는 것이 가능할 수 있다.
또한, 본 명세서 등에서 적어도 회로의 접속 부분이 규정되어 있으면 통상의 기술자에게는 발명을 특정하는 것이 가능할 수 있다. 또는, 적어도 회로의 기능이 규정되어 있으면 통상의 기술자에게는 발명을 특정하는 것이 가능할 수 있다. 바꿔 말하면, 회로의 기능이 규정되어 있으면 본 발명의 일 형태는 명확할 수 있다. 또한, 기능이 규정된 본 발명의 일 형태가 본 명세서 등에 개시되어 있는 것으로 판단할 수 있다. 그러므로, 회로의 접속 부분이 규정되어 있으면, 기능이 규정되지 않더라도 발명의 일 형태로서 회로가 개시되어 있는 것이고, 발명의 일 형태를 구성할 수 있다. 또는, 회로의 기능이 규정되어 있으면, 접속 부분이 규정되지 않더라도 발명의 일 형태로서 회로가 개시되어 있는 것이고, 발명의 일 형태를 구성할 수 있다.
도 61의 (A)에 도시된 EL 표시 장치는 스위칭 소자(743), 트랜지스터(741), 용량 소자(742), 및 발광 소자(719)를 포함한다.
또한, 도 61의 (A) 등은 각각 회로 구조의 예를 도시한 것이기 때문에, 추가로 트랜지스터를 제공할 수 있다. 반대로, 도 61의 (A) 등의 각 노드에 있어서 추가적인 트랜지스터, 스위치, 또는 수동 소자 등을 제공하지 않는 것이 가능하다.
트랜지스터(741)의 게이트는 스위칭 소자(743)의 한쪽 단자 및 용량 소자(742)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(741)의 소스는 용량 소자(742)의 다른 쪽 전극 및 발광 소자(719)의 한쪽 전극에 전기적으로 접속된다. 트랜지스터(741)의 드레인에는 전원 전위(VDD)가 공급된다. 스위칭 소자(743)의 다른 쪽 단자는 신호선(744)에 전기적으로 접속된다. 발광 소자(719)의 다른 쪽 전극에는 정전위가 공급된다. 정전위는 접지 전위(GND), 또는 접지 전위(GND)보다 낮은 전위이다.
스위칭 소자(743)로서는 트랜지스터를 사용하는 것이 바람직하다. 트랜지스터를 스위칭 소자로서 사용하면 화소의 면적을 축소할 수 있어, EL 표시 장치의 해상도를 높게 할 수 있다. 스위칭 소자(743)로서는, 트랜지스터(741)와 같은 공정을 거쳐 형성된 트랜지스터를 사용할 수 있고, 이로써 EL 표시 장치를 높은 생산성으로 제작할 수 있다. 또한, 트랜지스터(741) 및/또는 스위칭 소자(743)로서는 예를 들어 상술한 어느 트랜지스터를 사용할 수 있다.
도 61의 (B)는 EL 표시 장치의 평면도이다. EL 표시 장치는 기판(700), 기판(750), 절연체(422), 절연체(428), 절연체(409), 실란트(sealant)(734), 구동 회로(735), 구동 회로(736), 화소(737), 및 FPC(732)를 포함한다. 실란트(734)는 화소(737), 구동 회로(735), 및 구동 회로(736)를 둘러싸도록 기판(700)과 기판(750) 사이에 제공된다. 또한, 구동 회로(735) 및/또는 구동 회로(736)를 실란트(734)의 외측에 제공하여도 좋다.
도 61의 (C)는 도 61의 (B)의 일점쇄선 M-N의 일부를 따라 취한 EL 표시 장치의 단면도이다.
도 61의 (C)는 기판(700) 위의 도전체(704a); 도전체(704a) 위의 절연체(712a); 절연체(712a) 위의 절연체(712b); 절연체(712b) 위에 있고 도전체(704a)와 중첩되는 반도체(706a) 및 반도체(706b); 반도체(706a) 및 반도체(706b)와 접촉되는 도전체(716a) 및 도전체(716b); 반도체(706b), 도전체(716a), 및 도전체(716b) 위의 절연체(718a); 절연체(718a) 위의 절연체(718b); 절연체(718b) 위의 절연체(718c); 및 절연체(718c) 위에 있고 반도체(706b)와 중첩되는 도전체(714a)를 포함하는 트랜지스터(741)의 구조를 도시한 것이다. 또한, 트랜지스터(741)의 구조는 예일 뿐, 트랜지스터(741)는 도 61의 (C)에 도시된 것과 다른 구조를 가져도 좋다.
따라서, 도 61의 (C)에 도시된 트랜지스터(741)에 있어서, 도전체(704a)는 게이트 전극으로서 기능하고, 절연체(712a) 및 절연체(712b)는 게이트 절연체로서 기능하고, 도전체(716a)는 소스 전극으로서 기능하고, 도전체(716b)는 드레인 전극으로서 기능하고, 절연체(718a), 절연체(718b), 및 절연체(718c)는 게이트 절연체로서 기능하고, 도전체(714a)는 게이트 전극으로서 기능한다. 또한, 반도체에 광이 들어가면 반도체(706)의 전기 특성이 변화되는 경우가 있다. 이를 방지하기 위해서는, 도전체(704a), 도전체(716a), 도전체(716b), 및 도전체(714a) 중 하나 이상이 차광성을 갖는 것이 바람직하다.
또한, 절연체(718a)와 절연체(718b)의 계면을 파선으로 나타내었다. 이것은 이들의 경계가 명확하지 않은 경우가 있다는 것을 의미한다. 예를 들어, 절연체(718a) 및 절연체(718b)를 같은 종류의 절연체를 사용하여 형성하는 경우, 관찰 방법에 따라서는 절연체(718a)와 절연체(718b)를 구별하지 못하는 경우가 있다.
도 61의 (C)는 기판 위의 도전체(704b); 도전체(704b) 위의 절연체(712a); 절연체(712a) 위의 절연체(712b); 절연체(712b) 위에 있고 도전체(704b)와 중첩되는 도전체(716a); 도전체(716a) 위의 절연체(718a); 절연체(718a) 위의 절연체(718b); 절연체(718b) 위의 절연체(718c); 및 절연체(718c) 위에 있고 도전체(716a)와 중첩되는 도전체(714b)를 포함하는 용량 소자(742)의 구조를 도시한 것이다. 이 구조에서는, 도전체(716a)와 도전체(714b)가 서로 중첩되는 영역에서, 절연체(718a)의 일부 및 절연체(718b)의 일부를 제거한다.
용량 소자(742)에 있어서, 도전체(704b) 및 도전체(714b)는 각각 한쪽 전극으로서 기능하고, 도전체(716a)는 다른 쪽 전극으로서 기능한다.
따라서, 용량 소자(742)는 트랜지스터(741)의 막을 사용하여 형성할 수 있다. 도전체(704a) 및 도전체(704b)를 같은 종류의 도전체로 하면 도전체(704a) 및 도전체(704b)를 같은 공정을 거쳐 형성할 수 있으므로 바람직하다. 또한, 도전체(714a) 및 도전체(714b)를 같은 종류의 도전체로 하면 도전체(714a) 및 도전체(714b)를 같은 공정을 거쳐 형성할 수 있으므로 바람직하다.
도 61의 (C)에 도시된 용량 소자(742)는, 그 용량 소자에 의하여 점유되는 면적당 용량이 크다. 따라서, 도 61의 (C)에 도시된 EL 표시 장치는 표시의 질이 높다. 또한, 도 61의 (C)에 도시된 용량 소자(742)는, 절연체(718a)의 일부 및 절연체(718b)의 일부를 제거하여 도전체(716a)와 도전체(714b)가 서로 중첩되는 영역의 두께를 얇게 한 구조를 갖지만, 본 발명의 일 형태에 따른 용량 소자의 구조는 이 구조에 한정되지 않는다. 예를 들어, 절연체(718c)의 일부를 제거하여 도전체(716a)와 도전체(714b)가 서로 중첩되는 영역의 두께를 얇게 한 구조를 사용하여도 좋다.
트랜지스터(741) 및 용량 소자(742) 위에는 절연체(720)가 제공된다. 여기서, 절연체(720)는 트랜지스터(741)의 소스 전극으로서 기능하는 도전체(716a)에 도달되는 개구를 가져도 좋다. 절연체(720) 위에는 도전체(781)가 제공된다. 도전체(781)는 절연체(720)의 개구를 통하여 트랜지스터(741)에 전기적으로 접속되어도 좋다.
도전체(781) 위에는 도전체(781)에 도달되는 개구를 갖는 격벽(784)이 제공된다. 격벽(784) 위에는, 격벽(784)에 제공된 개구를 통하여 도전체(781)와 접촉되는 발광층(782)이 제공된다. 발광층(782) 위에는 도전체(783)가 제공된다. 도전체(781), 발광층(782), 및 도전체(783)가 서로 중첩되는 영역이 발광 소자(719)로서 기능한다.
절연체(422), 절연체(428), 및 절연체(409)는 배리어성을 갖는다. 이것은, 도 61의 (A) 내지 (C)에 도시된 표시 장치는 트랜지스터(741)가 배리어성을 갖는 절연체로 둘러싸인 구조를 갖는 것을 의미한다. 또한, 절연체(422), 절연체(428), 및 절연체(409) 중 하나 이상은 반드시 제공될 필요는 없다.
또한, 트랜지스터, 용량 소자, 및 배선층 등을 적층하여 EL 표시 장치를 고집적화시켜도 좋다.
도 62는 반도체 기판 위에 제작된 EL 표시 장치의 화소를 도시한 단면도이다.
도 62에 나타낸 EL 표시 장치는 반도체 기판(801), 기판(802), 절연체(803), 절연체(804), 절연체(805), 접착층(806), 필터(807), 필터(808), 필터(809), 절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815), 절연체(816), 절연체(817), 절연체(818), 절연체(819), 절연체(820), 절연체(821), 도전체(831), 도전체(832), 도전체(833), 도전체(834), 도전체(835), 도전체(836), 도전체(837), 도전체(838), 도전체(839), 도전체(840), 도전체(841), 도전체(842), 도전체(843), 도전체(844), 도전체(845), 도전체(846), 도전체(847), 도전체(848), 도전체(849), 도전체(850), 도전체(851), 도전체(852), 도전체(853), 도전체(854), 도전체(855), 도전체(856), 도전체(857), 도전체(858), 도전체(859), 도전체(860), 도전체(861), 도전체(862), 절연체(871), 도전체(872), 절연체(873), 절연체(874), 영역(875), 영역(876), 절연체(877), 절연체(878), 절연체(881), 도전체(882), 절연체(883), 절연체(884), 영역(885), 영역(886), 층(887), 층(888), 및 발광층(893)을 포함한다.
트랜지스터(891)는 반도체 기판(801), 절연체(871), 도전체(872), 절연체(873), 절연체(874), 영역(875), 및 영역(876)을 포함한다. 반도체 기판(801)은 채널 형성 영역으로서 기능한다. 절연체(871)는 게이트 절연체의 기능을 갖는다. 도전체(872)는 게이트 전극의 기능을 갖는다. 절연체(873)는 측벽 절연체의 기능을 갖는다. 절연체(874)는 측벽 절연체의 기능을 갖는다. 영역(875)은 소스 영역 및/또는 드레인 영역의 기능을 갖는다. 영역(876)은 소스 영역 및/또는 드레인 영역의 기능을 갖는다.
도전체(872)는 절연체(871)를 개재하여 반도체 기판(801)의 일부와 중첩되는 영역을 포함한다. 영역(875) 및 영역(876)은 반도체 기판(801)에 불순물이 첨가된 영역이다. 반도체 기판(801)이 실리콘 기판인 경우, 영역(875) 및 영역(876)은 각각 텅스텐 실리사이드, 타이타늄 실리사이드, 코발트 실리사이드, 또는 니켈 실리사이드 등의 실리사이드를 포함하는 영역이어도 좋다. 영역(875) 및 영역(876)은 도전체(872), 절연체(873), 및 절연체(874) 등을 사용하여 자기정합적으로 형성될 수 있고, 따라서 영역(875)과 영역(876) 사이에 채널 형성 영역이 제공되도록 영역(875) 및 영역(876)이 반도체 기판(801)에 배치된다.
트랜지스터(891)는 절연체(873)를 포함하기 때문에, 영역(875)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(873)에 의하여, 트랜지스터(891)가 영역(875)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 트랜지스터(891)는 절연체(874)를 포함하기 때문에, 영역(876)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(874)에 의하여, 트랜지스터(891)가 영역(876)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 또한, 트랜지스터(891)에서, 영역(876)과 채널 형성 영역 사이의 거리는 영역(875)과 채널 형성 영역 사이의 거리보다 길다. 이 구조에 의하여, 트랜지스터(891)의 동작 시에 있어서, 영역(876)과 채널 형성 영역 사이의 전위차가 영역(875)과 채널 형성 영역 사이의 전위차보다 커지기 쉬운 경우에 높은 온 상태 전류 및 높은 신뢰성 양쪽을 달성할 수 있다.
트랜지스터(892)는 반도체 기판(801), 절연체(881), 도전체(882), 절연체(883), 절연체(884), 영역(885), 및 영역(886)을 포함한다. 반도체 기판(801)은 채널 형성 영역의 기능을 갖는다. 절연체(881)는 게이트 절연체의 기능을 갖는다. 도전체(882)는 게이트 전극의 기능을 갖는다. 절연체(883)는 측벽 절연체의 기능을 갖는다. 절연체(884)는 측벽 절연체의 기능을 갖는다. 영역(885)은 소스 영역 및/또는 드레인 영역의 기능을 갖는다. 영역(886)은 소스 및/또는 드레인 영역의 기능을 갖는다.
도전체(882)는 절연체(881)를 개재하여 반도체 기판(801)의 일부와 중첩되는 영역을 포함한다. 영역(885) 및 영역(886)은 반도체 기판(801)에 불순물이 첨가된 영역이다. 반도체 기판(801)이 실리콘 기판인 경우, 영역(885) 및 영역(886)은 실리사이드를 포함하는 영역이다. 영역(885) 및 영역(886)은 도전체(882), 절연체(883), 및 절연체(884) 등을 사용하여 자기정합적으로 형성될 수 있고, 따라서 영역(885)과 영역(886) 사이에 채널 형성 영역이 제공되도록 영역(885) 및 영역(886)이 반도체 기판(801)에 배치된다.
트랜지스터(892)는 절연체(883)를 포함하기 때문에, 영역(885)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(883)에 의하여, 트랜지스터(892)가 영역(885)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 트랜지스터(892)는 절연체(884)를 포함하기 때문에, 영역(886)을 채널 형성 영역으로부터 멀리할 수 있다. 절연체(884)에 의하여, 트랜지스터(892)가 영역(886)에 발생되는 전계로 인하여 파괴되거나 열화되는 것을 방지할 수 있다. 또한, 트랜지스터(892)에서, 영역(886)과 채널 형성 영역 사이의 거리는 영역(885)과 채널 형성 영역 사이의 거리보다 길다. 이 구조에 의하여, 트랜지스터(892)의 동작 시에 있어서, 영역(886)과 채널 형성 영역 사이의 전위차가 영역(885)과 채널 형성 영역 사이의 전위차보다 커지기 쉬운 경우에 높은 온 상태 전류 및 높은 신뢰성 양쪽을 달성할 수 있다.
절연체(877)는 트랜지스터(891) 및 트랜지스터(892)를 덮도록 배치되고 트랜지스터(891) 및 트랜지스터(892)의 보호막의 기능을 갖는다. 절연체(803), 절연체(804), 및 절연체(805)는 소자를 분리하는 기능을 갖는다. 예를 들어, 트랜지스터(891) 및 트랜지스터(892)는 절연체(803) 및 절연체(804)를 개재하여 서로 분리된다.
도전체(851), 도전체(852), 도전체(853), 도전체(854), 도전체(855), 도전체(856), 도전체(857), 도전체(858), 도전체(859), 도전체(860), 도전체(861), 및 도전체(862) 각각은 소자들, 소자와 배선, 및 배선들을 전기적으로 접속시키는 기능을 갖고, 이들 도전체를 배선 또는 플러그라고 할 수 있다.
도전체(831), 도전체(832), 도전체(833), 도전체(834), 도전체(835), 도전체(836), 도전체(837), 도전체(838), 도전체(839), 도전체(840), 도전체(841), 도전체(842), 도전체(843), 도전체(844), 도전체(845), 도전체(846), 도전체(847), 도전체(849), 및 도전체(850) 각각은 배선, 전극, 및/또는 차광층의 기능을 갖는다.
예를 들어, 도전체(836) 및 도전체(844)는 각각 절연체(817)를 포함하는 용량 소자의 전극의 기능을 갖고, 도전체(838) 및 도전체(845)는 각각 절연체(818)를 포함하는 용량 소자의 전극의 기능을 갖고, 도전체(840) 및 도전체(846)는 각각 절연체(819)를 포함하는 용량 소자의 전극의 기능을 갖고, 도전체(842) 및 도전체(847)는 각각 절연체(820)를 포함하는 용량 소자의 전극의 기능을 갖는다. 또한, 도전체(836) 및 도전체(838)는 서로 전기적으로 접속되어도 좋다. 도전체(844) 및 도전체(845)는 서로 전기적으로 접속되어도 좋다. 도전체(840) 및 도전체(842)는 서로 전기적으로 접속되어도 좋다. 도전체(846) 및 도전체(847)는 서로 전기적으로 접속되어도 좋다.
절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815), 및 절연체(816) 각각은 층간 절연체의 기능을 갖는다. 절연체(811), 절연체(812), 절연체(813), 절연체(814), 절연체(815), 및 절연체(816)의 상면은 평탄한 것이 바람직하다.
도전체(831), 도전체(832), 도전체(833), 및 도전체(834)는 절연체(811) 위에 제공된다. 도전체(851)는 절연체(811)의 개구에 제공되고 도전체(831)와 영역(875)을 전기적으로 접속시킨다. 도전체(852)는 절연체(811)의 개구에 제공되고 도전체(833)와 영역(885)을 전기적으로 접속시킨다. 도전체(853)는 절연체(811)의 개구에 제공되고 도전체(834)와 영역(886)을 전기적으로 접속시킨다.
도전체(835), 도전체(836), 도전체(837), 및 도전체(838)는 절연체(812) 위에 제공된다. 절연체(817)는 도전체(836) 위에 제공된다. 도전체(844)는 절연체(817) 위에 제공된다. 절연체(818)는 도전체(838) 위에 제공된다. 도전체(845)는 절연체(818) 위에 제공된다. 도전체(854)는 절연체(812)의 개구에 제공된다. 도전체(854)는 도전체(835)와 도전체(831)를 전기적으로 접속시킨다. 도전체(855)는 절연체(812)의 개구에 제공된다. 도전체(855)는 도전체(837)와 도전체(833)를 전기적으로 접속시킨다.
도전체(839), 도전체(840), 도전체(841), 및 도전체(842)는 절연체(813) 위에 제공된다. 절연체(819)는 도전체(840) 위에 제공된다. 도전체(846)는 절연체(819) 위에 제공된다. 절연체(820)는 도전체(842) 위에 제공된다. 도전체(847)는 절연체(820) 위에 제공된다. 도전체(856)는 절연체(813)의 개구에 제공된다. 도전체(856)는 도전체(839)와 도전체(835)를 전기적으로 접속시킨다. 도전체(857)는 절연체(813)의 개구에 제공된다. 도전체(857)는 도전체(840)와 도전체(844)를 전기적으로 접속시킨다. 도전체(858)는 절연체(813)의 개구에 제공된다. 도전체(858)는 도전체(841)와 도전체(837)를 전기적으로 접속시킨다. 도전체(859)는 절연체(813)의 개구에 제공된다. 도전체(859)는 도전체(842)와 도전체(845)를 전기적으로 접속시킨다.
도전체(843)는 절연체(814) 위에 제공된다. 도전체(860)는 절연체(814)의 개구에 제공된다. 도전체(860)는 도전체(843)와 도전체(846)를 전기적으로 접속시킨다. 도전체(861)는 절연체(814)의 개구에 제공된다. 도전체(860)는 도전체(843)와 도전체(846)를 전기적으로 접속시킨다.
도전체(848)는 절연체(815) 위에 제공되고 전기적으로 부유 상태이어도 좋다. 또한, 도전체(848)는 차광층의 기능을 갖기만 하면 도전체에 한정되지 않고, 예를 들어 도전체(848)는 차광성을 갖는 절연체 또는 반도체이어도 좋다.
도전체(849)는 절연체(816) 위에 제공된다. 절연체(821)는 절연체(816) 및 도전체(849) 위에 제공된다. 절연체(821)는 도전체(849)를 노출시키는 개구를 포함한다. 발광층(893)은 도전체(849) 및 절연체(821) 위에 제공된다. 도전체(850)는 발광층(893) 위에 제공된다.
도전체(849)와 도전체(850) 사이의 전위차에 의하여 발광층(893)이 발광하기 때문에, 도전체(849), 도전체(850), 및 발광층(893)은 발광 소자를 형성한다. 또한, 절연체(821)는 격벽의 기능을 갖는다.
절연체(878)는 도전체(850) 위에 제공된다. 절연체(878)는 발광 소자를 덮고 보호 절연체의 기능을 갖는다. 예를 들어, 절연체(878)는 배리어성을 가져도 좋고, 또는 배리어성을 갖는 절연체로 발광 소자를 둘러싸는 구조를 형성하여도 좋다.
기판(802)으로서 투광성을 갖는 기판을 사용할 수 있다. 예를 들어, 기판(802)에 대해서는 기판(750)을 참조할 수 있다. 기판(802)에는 층(887) 및 층(888)이 제공된다. 층(887) 및 층(888)은 각각 차광층의 기능을 갖는다. 차광층에는 수지 또는 금속 등을 사용할 수 있다. 층(887) 및 층(888)은 EL 표시 장치에서 콘트라스트를 향상시킬 수 있고 색번짐을 저감시킬 수 있다.
필터(807), 필터(808), 및 필터(809)는 각각 컬러 필터의 기능을 갖는다. 예를 들어, 필터(807), 필터(808), 및 필터(809)에 대해서는 필터(2054)를 참조할 수 있다. 필터(808)는 층(888), 기판(802), 및 층(887)과 중첩되는 영역을 갖는다. 필터(807)는 층(888)에서 필터(808)와 중첩되는 영역을 갖는다. 필터(809)는 층(887)에서 필터(808)와 중첩되는 영역을 갖는다. 필터(807), 필터(808), 및 필터(809)는 두께가 상이하여도 좋고, 이 경우에는 발광 소자로부터 광을 더 효율적으로 추출할 수 있다.
절연체(878)와 필터(807), 필터(808), 및 필터(809) 사이에는 접착층(806)이 제공된다.
도 62의 EL 표시 장치는 트랜지스터와 용량 소자와 배선층 등의 적층 구조를 갖기 때문에 화소 면적을 저감시킬 수 있다. 고집적화된 EL 표시 장치를 제공할 수 있다.
여기까지 EL 표시 장치의 예에 대하여 설명하였다. 다음으로, 액정 표시 장치의 예에 대하여 설명한다.
도 63의 (A)는 액정 표시 장치의 화소의 구성예를 도시한 회로도이다. 도 63의 (A) 및 (B)에 나타낸 화소는 트랜지스터(751), 용량 소자(752), 및 한 쌍의 전극 사이의 공간이 액정으로 채워진 소자(액정 소자)(753)를 포함한다.
트랜지스터(751)의 소스 및 드레인 중 한쪽이 신호선(755)에 전기적으로 접속되고, 트랜지스터(751)의 게이트가 주사선(754)에 전기적으로 접속되어 있다.
용량 소자(752)의 한쪽 전극이 트랜지스터(751)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 용량 소자(752)의 다른 쪽 전극이 공통 전위를 공급하는 배선에 전기적으로 접속되어 있다.
액정 소자(753)의 한쪽 전극이 트랜지스터(751)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속되고, 액정 소자(753)의 다른 쪽 전극이 공통 전위가 공급되는 배선에 전기적으로 접속되어 있다. 용량 소자(752)의 다른 쪽 전극에 전기적으로 접속된 배선에 공급되는 공통 전위는, 액정 소자(753)의 다른 쪽 전극에 공급되는 공통 전위와 달라도 좋다.
또한, 액정 표시 장치의 평면도가 EL 표시 장치의 평면도와 비슷한 것으로 하여 액정 표시 장치에 대하여 설명한다. 도 63의 (B)는 도 61의 (B)의 일점쇄선 M-N을 따라 취한 액정 표시 장치의 단면도이다. 도 63의 (B)에서 FPC(732)는 단자(731)를 통하여 배선(733a)에 접속된다. 또한, 배선(733a)은 트랜지스터(751)의 도전체와 같은 종류의 도전체를 사용하여 형성되어도 좋고, 또는 트랜지스터(751)의 반도체와 같은 종류의 반도체를 사용하여 형성되어도 좋다.
트랜지스터(751)에 대해서는 트랜지스터(741)에 대한 설명을 참조한다. 용량 소자(752)에 대해서는 용량 소자(742)에 대한 설명을 참조한다. 또한, 도 63의 (B)의 용량 소자(752)의 구조는 도 61의 (C)의 용량 소자(742)의 구조에 대응하지만 이에 한정되지 않는다.
또한, 트랜지스터(751)의 반도체로서 산화물 반도체를 사용하는 경우, 트랜지스터(751)의 오프 상태 전류를 매우 작게 할 수 있다. 따라서, 용량 소자(752)에 유지된 전하가 누설되기 어려워, 액정 소자(753)에 인가되는 전압이 오랫동안 유지될 수 있다. 그러므로, 움직임이 적은 동영상 또는 정지 화상을 표시하는 기간 동안 트랜지스터(751)를 오프 상태로 유지할 수 있고, 이에 의하여 그 기간에 트랜지스터(751)의 동작을 위한 전력을 절약할 수 있기 때문에, 소비전력이 낮은 액정 표시 장치를 제공할 수 있다. 또한, 용량 소자(752)에 의하여 점유되는 면적을 축소할 수 있기 때문에, 개구율이 높은 액정 표시 장치, 또는 해상도가 높은 액정 표시 장치를 제공할 수 있다.
트랜지스터(751) 및 용량 소자(752) 위에는 절연체(721)가 제공된다. 절연체(721)는 트랜지스터(751)에 도달되는 개구를 갖는다. 절연체(721) 위에는 도전체(791)가 제공된다. 도전체(791)는 절연체(721)의 개구를 통하여 트랜지스터(751)에 전기적으로 접속된다.
절연체(422), 절연체(428), 및 절연체(409)는 배리어성을 갖는다. 이것은 도 63의 (A) 및 (B)에 도시된 표시 장치는 트랜지스터(751)가 배리어성을 갖는 절연체로 둘러싸여 있는 구조를 갖는 것을 의미한다. 또한, 절연체(422), 절연체(428), 및 절연체(409) 중 하나 이상을 반드시 제공할 필요는 없다.
도전체(791) 위에는 배향막으로서 기능하는 절연체(792)가 제공된다. 절연체(792) 위에는 액정층(793)이 제공된다. 액정층(793) 위에는 배향막으로서 기능하는 절연체(794)가 제공된다. 절연체(794) 위에는 스페이서(795)가 제공된다. 스페이서(795) 및 절연체(794) 위에는 도전체(796)가 제공된다. 도전체(796) 위에는 기판(797)이 제공된다.
상술한 구조에 의하여 점유하는 면적이 작은 용량 소자를 포함하는 표시 장치, 표시 품질이 높은 표시 장치, 또는 해상도가 높은 표시 장치를 제공할 수 있다.
예를 들어, 본 명세서 등에서 표시 소자, 표시 소자를 포함하는 장치인 표시 장치, 발광 소자, 및 발광 소자를 포함하는 장치인 발광 장치는 다양한 형태를 채용할 수 있거나 또는 다양한 소자를 포함할 수 있다. 예를 들어, 표시 소자, 표시 장치, 발광 소자, 또는 발광 장치는 EL 소자; 백색, 적색, 녹색, 또는 청색 등의 발광 다이오드(LED: light-emitting diode); 트랜지스터(전류에 따라 발광하는 트랜지스터); 전자 방출체; 액정 소자; 전자 잉크; 전기 영동 소자; PDP(plasma display panel); GLV(grating light valve), DMD(digital micromirror device), DMS(digital micro shutter), IMOD(간섭 변조) 소자, MEMS(micro electro mechanical systems) 셔터 표시 소자, 광 간섭 방식의 MEMS 표시 소자, 또는 압전 세라믹 디스플레이 등 MEMS를 사용한 표시 소자; 전기 습윤 소자; 카본 나노튜브를 포함하는 표시 소자; 및 퀀텀닷(quantum dot) 중 적어도 하나를 포함한다. 상술한 것 외에, 전기적 또는 자기적 작용에 의하여 콘트라스트, 휘도, 반사율, 또는 투과율 등이 변화되는 표시 매체를 포함하여도 좋다.
EL 소자를 갖는 표시 장치의 예에는 EL 디스플레이가 포함된다. 전자 방출체를 갖는 표시 장치의 예에는 FED(field emission display) 및 SED(surface-conduction electron-emitter display) 방식의 평판 디스플레이가 있다. 각 화소에 퀀텀닷을 포함하는 표시 장치의 예에는 퀀텀닷 디스플레이가 포함된다. 퀀텀닷은 표시 소자, 백라이트, 또는 백라이트와 표시 소자 사이에 배치된다. 퀀텀닷을 사용함으로써, 색 순도가 높은 표시 장치를 제작할 수 있다. 액정 소자를 포함하는 표시 장치의 예에는 액정 디스플레이(예를 들어, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 직시형 액정 디스플레이, 또는 투사형 액정 디스플레이)가 포함된다. 전자 잉크 또는 전기 영동 소자를 갖는 표시 장치의 예에는 전자 종이가 포함된다. 반투과형 액정 디스플레이 또는 반사형 액정 디스플레이의 경우, 화소 전극의 일부 또는 모두가 반사 전극으로서 기능한다. 예를 들어, 화소 전극의 일부 또는 모두는 알루미늄 또는 은 등을 포함하도록 형성된다. 이러한 경우, 반사 전극 아래에 SRAM 등의 기억 회로를 제공할 수 있다. 이로써, 소비전력을 더 저감시킬 수 있다.
또한, LED칩을 사용하는 경우, LED칩의 전극 또는 질화물 반도체 아래에 그래핀 또는 그래파이트를 제공하여도 좋다. 그래핀 또는 그래파이트는 복수의 층이 적층된 다층막이어도 좋다. 상술한 바와 같이 그래핀 또는 그래파이트를 제공하면, 그 위에 결정을 포함하는 n형 GaN 반도체 등의 질화물 반도체를 형성하기 쉬워진다. 또한, 그 위에 결정을 포함하는 p형 GaN 반도체 등을 제공할 수 있기 때문에, LED칩을 형성할 수 있다. 또한, 결정을 포함하는 n형 GaN 반도체와 그래핀 또는 그래파이트 사이에 AlN층을 제공하여도 좋다. LED칩에 포함되는 GaN 반도체는 MOCVD에 의하여 형성하여도 좋다. 다만, 그래핀을 제공하는 경우, LED칩에 포함되는 GaN 반도체는 스퍼터링법에 의하여 형성할 수도 있다.
MEMS를 포함하는 표시 장치에서는, 표시 소자가 밀봉되어 있는 공간(또는, 예를 들어 표시 소자가 배치되어 있는 소자 기판과, 소자 기판과 대향하는 대향 기판 사이)에 건조제를 제공하여도 좋다. 건조제는 수분을 제거할 수 있기 때문에, MEMS 등의 기능 불량 또는 열화를 방지할 수 있다.
<전자 기기>
본 발명의 일 형태에 따른 반도체 장치는 표시 장치, 퍼스널 컴퓨터, 또는 기록 매체가 제공된 화상 재생 장치(대표적으로는, DVD(digital versatile disc) 등의 기록 매체의 내용을 재생하고, 재생되는 화상을 표시하기 위한 디스플레이를 갖는 장치)에 사용될 수 있다. 본 발명의 일 형태에 따른 반도체 장치를 구비할 수 있는 전자 기기의 다른 예로서는 휴대 전화, 휴대용 게임기를 포함하는 게임기, 휴대 데이터 단말, 전자 서적 단말, 비디오 카메라 및 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운티드 디스플레이), 내비게이션 시스템, 음향 재생 장치(예를 들어, 카 오디오 시스템 및 디지털 오디오 플레이어), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 및 자동 판매기가 있다. 도 64의 (A) 내지 (F)는 이들 전자 기기의 구체적인 예를 도시한 것이다.
도 64의 (A)는 하우징(901), 하우징(902), 표시부(903), 표시부(904), 마이크로폰(905), 스피커(906), 조작 키(907), 및 스타일러스(908) 등을 포함하는 휴대용 게임기를 도시한 것이다. 도 64의 (A)의 휴대용 게임기는 두 개의 표시부(903 및 904)를 갖고 있지만, 휴대용 게임기에 포함되는 표시부의 개수는 이에 한정되지 않는다.
도 64의 (B)는 제 1 하우징(911), 제 2 하우징(912), 제 1 표시부(913), 제 2 표시부(914), 연결부(915), 및 조작 키(916) 등을 포함하는 휴대 데이터 단말을 도시한 것이다. 제 1 표시부(913)는 제 1 하우징(911)에 제공되고, 제 2 표시부(914)는 제 2 하우징(912)에 제공되어 있다. 제 1 하우징(911)과 제 2 하우징(912)은 연결부(915)로 서로 연결되어 있고, 제 1 하우징(911)과 제 2 하우징(912) 사이의 각도는 연결부(915)로 바꿀 수 있다. 제 1 표시부(913) 상의 화상을, 제 1 하우징(911)과 제 2 하우징(912) 사이의 연결부(915)에서의 각도에 따라 전환하여도 좋다. 제 1 표시부(913) 및 제 2 표시부(914) 중 적어도 한쪽으로서, 위치 입력 기능을 갖는 표시 장치를 사용하여도 좋다. 또한, 위치 입력 기능은 표시 장치에 터치 패널을 제공함으로써 부가할 수 있다. 또는, 위치 입력 기능은 포토센서라고 불리는 광전 변환 소자를 표시 장치의 화소부에 제공함으로써 부가할 수 있다.
도 64의 (C)는 하우징(921), 표시부(922), 키보드(923), 및 포인팅 디바이스(924) 등을 포함하는 노트북형 퍼스널 컴퓨터를 도시한 것이다.
도 64의 (D)는 하우징(931), 냉장실용 도어(932), 및 냉동실용 도어(933) 등을 포함하는 전기 냉동 냉장고를 도시한 것이다.
도 64의 (E)는 제 1 하우징(941), 제 2 하우징(942), 표시부(943), 조작 키(944), 렌즈(945), 및 연결부(946) 등을 포함하는 비디오 카메라를 도시한 것이다. 조작 키(944) 및 렌즈(945)는 제 1 하우징(941)에 제공되고, 표시부(943)는 제 2 하우징(942)에 제공되어 있다. 제 1 하우징(941)과 제 2 하우징(942)은 연결부(946)로 서로 연결되어 있고, 제 1 하우징(941)과 제 2 하우징(942) 사이의 각도는 연결부(946)로 바꿀 수 있다. 표시부(943)에 표시되는 화상을, 제 1 하우징(941)과 제 2 하우징(942) 사이의 연결부(946)에서의 각도에 따라 전환하여도 좋다.
도 64의 (F)는 차체(951), 차륜(952), 대시보드(953), 및 라이트(954) 등을 포함하는 자동차를 도시한 것이다.
100: 타깃, 100a: 타깃, 100b: 타깃, 101: 퇴적 체임버, 103b: 마그넷 유닛, 110: 백킹 플레이트, 110a: 백킹 플레이트, 110b: 백킹 플레이트, 120: 타깃 홀더, 120a: 타깃 홀더, 120b: 타깃 홀더, 122: 타깃 실드, 123: 타깃 실드, 130: 마그넷 유닛, 130a: 마그넷 유닛, 130b: 마그넷 유닛, 130N: 마그넷, 130N1: 마그넷, 130N2: 마그넷, 130S: 마그넷, 132: 마그넷 홀더, 140: 플라스마, 142: 부재, 160: 기판, 170: 기판 홀더, 180a: 자력선, 180b: 자력선, 190: 전원, 191: 전원, 200: 펠릿, 201: 이온, 202: 가료 성장 부분, 203: 입자, 210: 백킹 플레이트, 220: 기판, 230: 타깃, 250: 마그넷, 310: 층, 400: 기판, 401: 절연체, 402: 절연체, 404: 도전체, 406a: 반도체, 406b: 반도체, 406c: 반도체, 408: 절연체, 409: 절연체, 410a: 절연체, 410b: 절연체, 412: 절연체, 413: 도전체, 416a: 도전체, 416b: 도전체, 422: 절연체, 428: 절연체, 450: 반도체 기판, 452: 절연체, 454: 도전체, 456: 영역, 460: 영역, 462: 절연체, 464: 절연체, 466: 절연체, 468: 절연체, 472a: 영역, 472b: 영역, 474a: 도전체, 474b: 도전체, 474c: 도전체, 476a: 도전체, 476b: 도전체, 478a: 도전체, 478b: 도전체, 478c: 도전체, 480a: 도전체, 480b: 도전체, 480c: 도전체, 490: 절연체, 492: 절연체, 494: 절연체, 496a: 도전체, 496b: 도전체, 496c: 도전체, 496d: 도전체, 498: 도전체, 498a: 도전체, 498b: 도전체, 498c: 도전체, 498d: 도전체, 500: 기판, 502: 절연체, 503: 절연체, 504: 도전체, 506a: 반도체, 506b: 반도체, 506c: 반도체, 508: 절연체, 512: 절연체, 513: 도전체, 514: 도전체, 516a: 도전체, 516b: 도전체, 700: 기판, 704a: 도전체, 704b: 도전체, 706: 반도체, 706a: 반도체, 706b: 반도체, 712a: 절연체, 712b: 절연체, 714a: 도전체, 714b: 도전체, 716a: 도전체, 716b: 도전체, 718a: 절연체, 718b: 절연체, 718c: 절연체, 719: 발광 소자, 720: 절연체, 721: 절연체, 731: 단자, 732: FPC, 733a: 배선, 734: 실란트, 735: 구동 회로, 736: 구동 회로, 737: 화소, 741: 트랜지스터, 742: 용량 소자, 743: 스위칭 소자, 744: 신호선, 751: 트랜지스터, 752: 용량 소자, 753: 액정 소자, 754: 주사선, 755: 신호선, 781: 도전체, 782: 발광층, 783: 도전체, 784: 격벽, 791: 도전체, 792: 절연체, 793: 액정층, 794: 절연체, 795: 스페이서, 796: 도전체, 801: 반도체 기판, 802: 기판, 803: 절연체, 804: 절연체, 805: 절연체, 806: 접착층, 807: 필터, 808: 필터, 809: 필터, 811: 절연체, 812: 절연체, 813: 절연체, 814: 절연체, 815: 절연체, 816: 절연체, 817: 절연체, 818: 절연체, 819: 절연체, 820: 절연체, 821: 절연체, 831: 도전체, 832: 도전체, 833: 도전체, 834: 도전체, 835: 도전체, 836: 도전체, 837: 도전체, 838: 도전체, 839: 도전체, 840: 도전체, 841: 도전체, 842: 도전체, 843: 도전체, 844: 도전체, 845: 도전체, 846: 도전체, 847: 도전체, 848: 도전체, 849: 도전체, 850: 도전체, 851: 도전체, 852: 도전체, 853: 도전체, 854: 도전체, 855: 도전체, 856: 도전체, 857: 도전체, 858: 도전체, 859: 도전체, 860: 도전체, 861: 도전체, 862: 도전체, 871: 절연체, 872: 도전체, 873: 절연체, 874: 절연체, 875: 영역, 876: 영역, 877: 절연체, 878: 절연체, 881: 절연체, 882: 도전체, 883: 절연체, 884: 절연체, 885: 영역, 886: 영역, 887: 층, 888: 층, 891: 트랜지스터, 892: 트랜지스터, 893: 발광층, 901: 하우징, 902: 하우징, 903: 표시부, 904: 표시부, 905: 마이크로폰, 906: 스피커, 907: 조작 키, 908: 스타일러스, 911: 하우징, 912: 하우징, 913: 표시부, 914: 표시부, 915: 연결부, 916: 조작 키, 921: 하우징, 922: 표시부, 923: 키보드, 924: 포인팅 디바이스, 931: 하우징, 932: 냉장실용 도어, 933: 냉동실용 도어, 941: 하우징, 942: 하우징, 943: 표시부, 944: 조작 키, 945: 렌즈, 946: 연결부, 951: 차체, 952: 차륜, 953: 대시보드, 954: 라이트, 1189: ROM 인터페이스, 1190: 기판, 1191: ALU, 1192: ALU 컨트롤러, 1193: 인스트럭션 디코더, 1194: 인터럽트 컨트롤러, 1195: 타이밍 컨트롤러, 1196: 레지스터, 1197: 레지스터 컨트롤러, 1198: 버스 인터페이스, 1199: ROM, 1200: 기억 소자, 1201: 회로, 1202: 회로, 1203: 스위치, 1204: 스위치, 1206: 논리 소자, 1207: 용량 소자, 1208: 용량 소자, 1209: 트랜지스터, 1210: 트랜지스터, 1213: 트랜지스터, 1214: 트랜지스터, 1220: 회로, 2000: 촬상 장치, 2001: 스위치, 2002: 스위치, 2003: 스위치, 2010: 화소부, 2011: 화소, 2012: 부화소, 2012B: 부화소, 2012G: 부화소, 2012R: 부화소, 2020: 광전 변환 소자, 2030: 화소 회로, 2031: 배선, 2047: 배선, 2048: 배선, 2049: 배선, 2050: 배선, 2053: 배선, 2054: 필터, 2054B: 필터, 2054G: 필터, 2054R: 필터, 2055: 렌즈, 2056: 광, 2057: 배선, 2060: 주변 회로, 2070: 주변 회로, 2080: 주변 회로, 2090: 주변 회로, 2091: 광원, 2100: 트랜지스터, 2200: 트랜지스터, 2300: 실리콘 기판, 2310: 층, 2320: 층, 2330: 층, 2340: 층, 2351: 트랜지스터, 2352: 트랜지스터, 2353: 트랜지스터, 2354: 필터, 2355: 렌즈, 2360: 포토다이오드, 2361: 애노드, 2363: 저저항 영역, 2370: 플러그, 2371: 배선, 2372: 배선, 2373: 배선, 2409: 절연체, 2418: 절연체, 2422: 절연체, 2700: 퇴적 장치, 2701: 대기 측 기판 공급 체임버, 2702: 대기 측 기판 반송 체임버, 2703a: 로드록 체임버, 2703b: 언로드록 체임버, 2704: 전송 체임버, 2705: 기판 가열 체임버, 2706a: 퇴적 체임버, 2706b: 퇴적 체임버, 2706c: 퇴적 체임버, 2751: 크라이오 트랩, 2752: 스테이지, 2761: 카세트 포트, 2762: 얼라인먼트 포트, 2763: 반송 로봇, 2764: 게이트 밸브, 2765: 가열 스테이지, 2766: 타깃, 2766a: 타깃, 2766b: 타깃, 2767: 타깃 실드, 2767a: 타깃 실드, 2767b: 타깃 실드, 2768: 기판 홀더, 2769: 기판, 2770: 진공 펌프, 2771: 크라이오펌프, 2772: 터보 분자 펌프, 2780: 질량 유량계, 2781: 정제기, 2782: 가스 가열 기구, 2784: 조정 부재, 2790a: 마그넷 유닛, 2790b: 마그넷 유닛, 2791: 전원, 2797: 기판, 3001: 배선, 3002: 배선, 3003: 배선, 3004: 배선, 3005: 배선, 3200: 트랜지스터, 3300: 트랜지스터, 및 3400: 용량 소자.
본 출원은 2015년 2월 2일에 일본 특허청에 출원된 일련 번호 2015-018610의 일본 특허 출원에 기초하고, 본 명세서에 그 전문이 참조로 통합된다.

Claims (12)

  1. 산화물로서,
    인듐, 원소 M, 및 아연을 포함하는 호말러거스(homologous) 구조를 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 이트륨, 및 주석 중 하나이고,
    상기 산화물은 단결정의 경우에 육각형의 원자 배열을 포함하고,
    상기 산화물은 상기 산화물의 상면의 투과 전자 현미경 이미지에서의 제 1 영역을 분석함으로써 관찰되는 격자점 그룹을 포함하고,
    상기 격자점 그룹의 보로노이(Voronoi) 분석을 통하여 얻어지는 보로노이 다이어그램에서의 모든 보로노이 영역에 대한 육각형의 보로노이 영역의 비율이 78% 이상 100% 이하인, 산화물.
  2. 제 1 항에 있어서,
    상기 제 1 영역에 고속 푸리에 변환(fast Fourier transform)을 수행하여 제 1 이미지를 얻고,
    상기 제 1 이미지에 2.8nm-1 내지 5.0nm-1의 범위를 제외하고 마스크 처리를 수행하여 제 2 이미지를 얻고,
    상기 제 2 이미지에 역고속 푸리에 변환(inverse fast Fourier transform)을 수행하여 제 3 이미지를 얻고,
    상기 제 3 이미지에서 노이즈를 제거하여 제 4 이미지를 얻고,
    상기 격자점 그룹에 포함되는 격자점들은 상기 제 4 이미지에서 최대 휘도를 갖는 점들인, 산화물.
  3. 제 2 항에 있어서,
    상기 제 3 이미지에 있어서 반경 0.05nm 이내에서 휘도를 평균화하여 상기 노이즈를 제거하는, 산화물.
  4. 제 3 항에 있어서,
    제 1 점에서 반경 0.22nm 이내에 최고 휘도를 갖는 제 2 점을 추출하는 제 1 단계 및 상기 제 2 점에서 반경 0.22nm 이내에 최고 휘도를 갖는 제 3 점을 추출하는 제 2 단계를, 최고 휘도를 갖는 점이 최대 휘도를 갖는 상기 점들 중 하나로서 고정될 때까지 반복하고,
    최대 휘도를 갖는 상기 점들 중 상기 하나에서 0.22nm보다 떨어진 점을 상기 제 1 점으로서 사용하여 최대 휘도를 갖는 상기 점들 중 상기 하나를 결정하는 방식과 비슷한 방식으로, 최대 휘도를 갖는 상기 점들 중 나머지를 결정하는, 산화물.
  5. 산화물로서,
    인듐, 원소 M, 및 아연을 포함하는 호말러거스 구조를 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 이트륨, 및 주석 중 하나이고,
    상기 산화물은 단결정의 경우에 육각형의 원자 배열을 포함하고,
    상기 산화물은 상기 산화물의 상면의 투과 전자 현미경 이미지에서의 제 1 영역을 분석함으로써 관찰되는 격자점 그룹을 포함하고,
    상기 격자점 그룹은 제 1 격자점, 및 상기 제 1 격자점과 인접된 제 2 격자점 내지 제 7 격자점을 포함하는 격자점들을 포함하고,
    변형률(strain rate)을 얻기 위하여, 중심점과 꼭짓점 사이의 거리가 상기 제 1 격자점과 상기 제 2 격자점 내지 상기 제 7 격자점 각각 사이의 평균 거리인 정육각형을, 상기 중심점이 상기 제 1 격자점과 중첩되도록 제공하고; 상기 정육각형의 상기 꼭짓점과 상기 제 2 격자점 내지 상기 제 7 격자점 각각 사이의 평균 편차량이 가능한 한 작아지도록 상기 정육각형을 상기 중심점 주위에서 회전시키고; 상기 평균 편차량을 상기 정육각형의 상기 중심점과 상기 꼭짓점 사이의 상기 거리에 의하여 나누고,
    상기 제 1 영역에서의 평균 변형률은 0.2 미만인, 산화물.
  6. 제 5 항에 있어서,
    상기 제 1 영역에 고속 푸리에 변환을 수행하여 제 1 이미지를 얻고,
    상기 제 1 이미지에 2.8nm-1 내지 5.0nm-1의 범위를 제외하고 마스크 처리를 수행하여 제 2 이미지를 얻고,
    상기 제 2 이미지에 역고속 푸리에 변환을 수행하여 제 3 이미지를 얻고,
    상기 제 3 이미지에서 노이즈를 제거하여 제 4 이미지를 얻고,
    상기 격자점 그룹에 포함되는 상기 격자점들은 상기 제 4 이미지에서 최대 휘도를 갖는 점들인, 산화물.
  7. 제 6 항에 있어서,
    상기 제 3 이미지에 있어서 반경 0.05nm 이내에서 휘도를 평균화하여 상기 노이즈를 제거하는, 산화물.
  8. 제 7 항에 있어서,
    제 1 점에서 반경 0.22nm 이내에 최고 휘도를 갖는 제 2 점을 추출하는 제 1 단계 및 상기 제 2 점에서 반경 0.22nm 이내에 최고 휘도를 갖는 제 3 점을 추출하는 제 2 단계를, 최고 휘도를 갖는 점이 최대 휘도를 갖는 상기 점들 중 하나로서 고정될 때까지 반복하고,
    최대 휘도를 갖는 상기 점들 중 상기 하나에서 0.22nm보다 떨어진 점을 상기 제 1 점으로서 사용하여 최대 휘도를 갖는 상기 점들 중 상기 하나를 결정하는 방식과 비슷한 방식으로, 최대 휘도를 갖는 상기 점들 중 나머지를 결정하는, 산화물.
  9. 산화물로서,
    인듐, 원소 M, 및 아연을 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 이트륨, 및 주석 중 하나이고,
    상기 산화물의 결정 구조는 호말러거스 구조를 가질 수 있고,
    상기 산화물은 복수의 평판 형상 결정 영역을 포함하고,
    상기 복수의 평판 형상 결정 영역의 c축은 상기 산화물의 상면의 법선 벡터에 실질적으로 평행하고,
    상기 산화물의 상기 상면에 평행한 방향에서의 상기 복수의 평판 형상 결정 영역의 평균 크기는, 상기 상면에 수직인 면을 따라 취한 상기 산화물의 단면의 투과 전자 현미경 이미지에서 3nm보다 크고,
    상기 복수의 평판 형상 결정 영역 사이에서 명확한 결정립계는 관찰되지 않는, 산화물.
  10. 산화물의 제작 방법으로서,
    산소 및 희가스 중 적어도 하나를 포함하는 스퍼터링 가스를 퇴적 체임버에 공급하는 단계;
    타깃과 기판 사이에 전위차를 줌으로써 상기 타깃의 근방에 상기 스퍼터링 가스의 이온을 포함하는 플라스마를 생성시키고 상기 타깃을 향하여 상기 스퍼터링 가스의 상기 이온을 가속시키는 단계;
    상기 벽개면(劈開面)의 단부로부터 결합의 절단이 일어나도록 상기 스퍼터링 가스의 상기 가속된 이온을 상기 타깃과 충돌시키는 단계로서, 상기 결합의 절단은 상기 플라스마로부터의 전하를 받을 때 촉진되는, 상기 충돌시키는 단계;
    복수의 원소를 포함하는 화합물의 복수의 결정성 평판 형상 입자, 상기 타깃에 포함되는 원자, 및 상기 타깃에 포함되는 상기 원자의 집합체를 상기 가속된 이온의 상기 충돌에 의하여 상기 타깃으로부터 분리시키는 단계로서, 상기 복수의 결정성 평판 형상 입자는, 상기 플라스마 내를 나는 동안에 산소 이온으로부터 음의 전하를 받고, 표면이 음으로 대전되는, 상기 분리시키는 단계;
    상기 복수의 결정성 평판 형상 입자 중 하나를 그 평면이 상기 기판과 대향되어 상기 기판 위에 퇴적하는 단계;
    상기 복수의 결정성 평판 형상 입자 중 다른 하나는, 상기 복수의 결정성 평판 형상 입자 중 상기 하나와 반발하면서 상기 기판 위의 상기 복수의 결정성 평판 형상 입자 중 상기 하나와 떨어진 영역 위에 퇴적되는 단계;
    상기 복수의 결정성 평판 형상 입자 중 상기 하나와, 상기 복수의 결정성 평판 형상 입자 중 상기 다른 하나 사이의 간극에 상기 원자 및 상기 원자의 상기 집합체를 퇴적하는 단계; 및
    상기 복수의 결정성 평판 형상 입자 중 상기 하나와, 상기 복수의 결정성 평판 형상 입자 중 상기 다른 하나 사이의 상기 간극을, 가로 성장하는 상기 원자 및 상기 원자의 상기 집합체로 채우는 단계를 포함하고,
    상기 타깃은 인듐, 아연, 원소 M, 및 산소를 포함하고,
    상기 원소 M은 알루미늄, 갈륨, 이트륨, 및 주석 중 하나이고,
    상기 타깃은 다결정 구조를 갖는 영열을 포함하고,
    상기 타깃은 벽개면을 포함하는, 산화물의 제작 방법.
  11. 제 10 항에 있어서,
    상기 기판 위의 상기 복수의 결정성 평판 형상 입자 중 상기 하나의 a축 방향이, 상기 기판 위의 상기 복수의 결정성 평판 형상 입자 중 상기 다른 하나의 a축 방향과 상이한, 산화물의 제작 방법.
  12. 제 10 항에 있어서,
    상기 산화물은 비정질 구조의 표면 위에 형성되는, 산화물의 제작 방법.
KR1020177021104A 2015-02-02 2016-01-27 산화물 및 그 제작 방법 KR20170109231A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015018610 2015-02-02
JPJP-P-2015-018610 2015-02-02
PCT/IB2016/050389 WO2016125049A1 (en) 2015-02-02 2016-01-27 Oxide and manufacturing method thereof

Publications (1)

Publication Number Publication Date
KR20170109231A true KR20170109231A (ko) 2017-09-28

Family

ID=56553302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177021104A KR20170109231A (ko) 2015-02-02 2016-01-27 산화물 및 그 제작 방법

Country Status (6)

Country Link
US (2) US9704707B2 (ko)
JP (1) JP6714372B2 (ko)
KR (1) KR20170109231A (ko)
CN (1) CN107207252B (ko)
TW (1) TW201634393A (ko)
WO (1) WO2016125049A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113259A (ko) * 2018-03-28 2019-10-08 (주)세원하드페이싱 유동성 향상을 위한 마이크로파 플라즈마를 이용한 세라믹 분말의 표면 처리 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017149413A1 (en) 2016-03-04 2017-09-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9581506B1 (en) * 2016-03-30 2017-02-28 Globalfoundries Singapore Pte. Ltd. Methods for evaluating strain of crystalline devices
JP6668455B2 (ja) 2016-04-01 2020-03-18 株式会社半導体エネルギー研究所 酸化物半導体膜の作製方法
WO2017199130A1 (en) 2016-05-19 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Composite oxide semiconductor and transistor
WO2017199128A1 (en) 2016-05-20 2017-11-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device or display device including the same
RU2676719C1 (ru) * 2018-02-14 2019-01-10 Федеральное государственное бюджетное учреждение науки Институт электрофизики Уральского отделения Российской академии наук Способ низкотемпературного нанесения нанокристаллического покрытия из альфа-оксида алюминия
KR102082602B1 (ko) * 2018-03-08 2020-04-23 토토 가부시키가이샤 복합 구조물 및 복합 구조물을 구비한 반도체 제조 장치 그리고 디스플레이 제조 장치
US11289475B2 (en) * 2019-01-25 2022-03-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of semiconductor device

Family Cites Families (119)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3733599B2 (ja) * 1993-08-11 2006-01-11 住友化学株式会社 金属酸化物粉末およびその製造方法
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3694737B2 (ja) * 2001-07-27 2005-09-14 独立行政法人物質・材料研究機構 酸化亜鉛基ホモロガス化合物薄膜の製造法
EP1422208A4 (en) * 2001-08-09 2007-01-24 Hitoshi Ohsato COMPOSITE COMPOSITION OF HYPERFREQUENCY DIELECTRIC MATERIAL
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7115219B2 (en) * 2002-09-11 2006-10-03 Sumitomo Chemical Company, Limited Method of producing Indium Tin Oxide powder
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7868326B2 (en) 2004-11-10 2011-01-11 Canon Kabushiki Kaisha Field effect transistor
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1810335B1 (en) 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
US9249032B2 (en) * 2007-05-07 2016-02-02 Idemitsu Kosan Co., Ltd. Semiconductor thin film, semiconductor thin film manufacturing method and semiconductor element
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8894825B2 (en) * 2010-12-17 2014-11-25 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing the same, manufacturing semiconductor device
US9478668B2 (en) * 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP5946624B2 (ja) * 2011-10-07 2016-07-06 株式会社半導体エネルギー研究所 酸化物半導体膜及び半導体装置
KR102108248B1 (ko) * 2012-03-14 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막, 트랜지스터, 및 반도체 장치
WO2014002916A1 (en) 2012-06-29 2014-01-03 Semiconductor Energy Laboratory Co., Ltd. Method for using sputtering target and method for manufacturing oxide film
JP5904056B2 (ja) * 2012-08-22 2016-04-13 東ソー株式会社 Ｉｇｚｏ焼結体、その製造方法及びスパッタリングターゲット
JP2014062316A (ja) * 2012-09-03 2014-04-10 Idemitsu Kosan Co Ltd スパッタリングターゲット
KR20160009626A (ko) * 2013-05-21 2016-01-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 그 형성 방법
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US20150318171A1 (en) 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing oxide
TWI652362B (zh) 2014-10-28 2019-03-01 日商半導體能源研究所股份有限公司 氧化物及其製造方法
TWI686874B (zh) 2014-12-26 2020-03-01 日商半導體能源研究所股份有限公司 半導體裝置、顯示裝置、顯示模組、電子裝置、氧化物及氧化物的製造方法
WO2016132240A1 (en) 2015-02-20 2016-08-25 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of oxide film and sputtering apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190113259A (ko) * 2018-03-28 2019-10-08 (주)세원하드페이싱 유동성 향상을 위한 마이크로파 플라즈마를 이용한 세라믹 분말의 표면 처리 방법

Also Published As

Publication number Publication date
US20170250077A1 (en) 2017-08-31
CN107207252A (zh) 2017-09-26
US9704707B2 (en) 2017-07-11
US10157738B2 (en) 2018-12-18
JP6714372B2 (ja) 2020-06-24
JP2016145146A (ja) 2016-08-12
TW201634393A (zh) 2016-10-01
CN107207252B (zh) 2021-04-30
US20160225620A1 (en) 2016-08-04
WO2016125049A1 (en) 2016-08-11

Similar Documents

Publication Publication Date Title
JP6841945B2 (ja) 表示装置
KR102663128B1 (ko) 반도체 장치
KR20170109231A (ko) 산화물 및 그 제작 방법
JP6947491B2 (ja) 半導体装置
JP6796411B2 (ja) 半導体装置の作製方法
JP7286826B2 (ja) 半導体装置
JP6608848B2 (ja) スパッタリング用ターゲットの作製方法
JP6580452B2 (ja) 酸化物の作製方法
JP2016180178A (ja) 酸化物およびその作製方法
WO2015059842A1 (ja) 酸化物半導体膜の作製方法
US20160247902A1 (en) Manufacturing method of oxide film and sputtering apparatus
JP6904907B2 (ja) 酸化物及び半導体装置の作製方法
JPWO2016067161A1 (ja) 半導体装置およびその作製方法
KR20240069807A (ko) 반도체 장치