JP6904907B2 - 酸化物及び半導体装置の作製方法 - Google Patents

酸化物及び半導体装置の作製方法 Download PDF

Info

Publication number
JP6904907B2
JP6904907B2 JP2017558798A JP2017558798A JP6904907B2 JP 6904907 B2 JP6904907 B2 JP 6904907B2 JP 2017558798 A JP2017558798 A JP 2017558798A JP 2017558798 A JP2017558798 A JP 2017558798A JP 6904907 B2 JP6904907 B2 JP 6904907B2
Authority
JP
Japan
Prior art keywords
oxide
target
film
substrate
insulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017558798A
Other languages
English (en)
Other versions
JPWO2017115209A1 (ja
Inventor
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JPWO2017115209A1 publication Critical patent/JPWO2017115209A1/ja
Application granted granted Critical
Publication of JP6904907B2 publication Critical patent/JP6904907B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Structural Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Description

本発明の一態様は、酸化物およびその作製方法に関する。
または、本発明は、例えば、酸化物、トランジスタおよび半導体装置、ならびにそれらの作製方法に関する。または、本発明は、例えば、酸化物、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器に関する。または、酸化物、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の作製方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、作製方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、撮像装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
絶縁表面を有する基板上の半導体を用いて、トランジスタを構成する技術が注目されている。当該トランジスタは集積回路や表示装置のような半導体装置に広く応用されている。トランジスタに適用可能な半導体としてシリコンが知られている。
トランジスタの半導体に用いられるシリコンは、用途によって非晶質シリコンと多結晶シリコンとが使い分けられている。例えば、大型の表示装置を構成するトランジスタに適用する場合、大面積基板への成膜技術が確立されている非晶質シリコンを用いると好適である。一方、駆動回路と画素回路とを同一基板上に形成するような高機能の表示装置を構成するトランジスタに適用する場合、高い電界効果移動度を有するトランジスタを作製可能な多結晶シリコンを用いると好適である。多結晶シリコンは、非晶質シリコンに対し高温での熱処理、またはレーザ光処理を行うことで形成する方法が知られる。
近年では、酸化物半導体（代表的にはＩｎ−Ｇａ−Ｚｎ酸化物）を用いたトランジスタの開発が活発化している。
酸化物半導体の歴史は古く、１９８８年には、結晶Ｉｎ−Ｇａ−Ｚｎ酸化物を半導体素子へ利用することが開示された（特許文献１参照。）。また、１９９５年には、酸化物半導体を用いたトランジスタが発明されており、その電気特性が開示された（特許文献２参照。）。
２０１３年には、あるグループによって非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物は、電子線を照射することにより結晶化が促進する不安定な構造であることが報告された（非特許文献１参照。）。また、彼らの作製した非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物は、高分解能透過電子顕微鏡によってオーダリングを確認できなかったと報告された。
２０１４年には、非晶質Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタと比べ、優れた電気特性および信頼性を有する、結晶性Ｉｎ−Ｇａ−Ｚｎ酸化物を用いたトランジスタについて報告された（非特許文献２、非特許文献３および非特許文献４参照。）。ここでは、ＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ−Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を有するＩｎ−Ｇａ−Ｚｎ酸化物は、結晶粒界が明確に確認されないことが報告された。
特開昭６３−２３９１１７ 特表平１１−５０５３７７
Ｔ．Ｋａｍｉｙａ，Ｋｏｊｉ Ｋｉｍｏｔｏ，Ｎａｏｋｉ Ｏｈａｓｈｉ，Ｋａｔｓｕｍｉ Ａｂｅ，Ｙｕｉｃｈｉｒｏ Ｈａｎｙｕ，Ｈｉｄｅｙａ ｋｕｍｏｍｉ，Ｈｉｄｅｏ Ｈｏｓｏｎｏ： Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ Ｔｈｅ ２０ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｄｉｓｐｌａｙ Ｗｏｒｋｓｈｏｐｓ，２０１３，ＡＭＤ２−５Ｌ Ｓ．Ｙａｍａｚａｋｉ，Ｈ．Ｓｕｚａｗａ，Ｋ．Ｉｎｏｕｅ，Ｋ．Ｋａｔｏ，Ｔ．Ｈｉｒｏｈａｓｈｉ，Ｋ．Ｏｋａｚａｋｉ，ａｎｄ Ｎ．Ｋｉｍｉｚｕｋａ： Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ．Ｐｈｙｓｉｃｓ ２０１４ ｖｏｌ．５３ ０４ＥＤ１８ Ｓ．Ｙａｍａｚａｋｉ，Ｔ．Ｈｉｒｏｈａｓｈｉ，Ｍ．Ｔａｋａｈａｓｈｉ，Ｓ．Ａｄａｃｈｉ，Ｍ．Ｔｓｕｂｕｋｕ，Ｊ．Ｋｏｅｚｕｋａ，Ｋ．Ｏｋａｚａｋｉ，Ｙ．Ｋａｎｚａｋｉ，Ｈ．Ｍａｔｓｕｋｉｚｏｎｏ，Ｓ．Ｋａｎｅｋｏ，Ｓ．Ｍｏｒｉ，ａｎｄ Ｔ．Ｍａｔｓｕｏ： Ｊｏｕｒｎａｌ ｏｆ ｔｈｅ Ｓｏｃｉｅｔｙ ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ，２０１４，Ｖｏｌｕｍｅ ２２，ｉｓｓｕｅ １，ｐ．５５−ｐ．６７ Ｓ．Ｙａｍａｚａｋｉ： Ｔｈｅ Ｅｌｅｃｔｒｏｃｈｅｍｉｃａｌ Ｓｏｃｉｅｔｙ Ｔｒａｎｓａｃｔｉｏｎｓ，２０１４，ｖｏｌ．６４（１０），ｐｐ１５５−１６４
トランジスタの半導体などに適用可能な、酸化物を作製する方法を提供することを課題の一とする。特に、結晶粒界などの欠陥の少ない酸化物を作製する方法を提供することを課題の一とする。
または、酸化物を半導体に用いた半導体装置を提供することを課題の一とする。または、酸化物を半導体に用いた半導体装置を有するモジュールを提供することを課題の一とする。または、酸化物を半導体に用いた半導体装置、または酸化物を半導体に用いた半導体装置を有するモジュールを有する電子機器を提供することを課題の一とする。
電気特性の良好なトランジスタを提供することを課題の一とする。または、電気特性の安定したトランジスタを提供することを課題の一とする。または、高い周波数特性を有するトランジスタを提供することを課題の一とする。または、オフ時の電流の小さいトランジスタを提供することを課題の一とする。または、該トランジスタを有する半導体装置を提供することを課題の一とする。または、該半導体装置を有するモジュールを提供することを課題の一とする。または、該半導体装置、または該モジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、成膜室と、成膜室内に配置されたターゲットと、基板と、を用いるスパッタリング法による酸化物の成膜方法であって、基板を加熱し、成膜室に酸素または／および希ガスを有する成膜ガスを供給した後、ターゲットと基板との間に電位差を与えることで、ターゲットの近傍に成膜ガスのイオンを有するプラズマを生成し、成膜ガスのイオンが電位差によって、ターゲットに向けて加速され、加速された成膜ガスのイオンがターゲットを衝撃することで、ターゲットからターゲットを構成する原子、およびターゲットを構成する原子の集合体を剥離させ、原子及び原子の集合体は、基板上に堆積し、基板の加熱によりマイグレーションを起こして、複数の平板状のクラスターを形成し、複数の平板状のクラスターの一つと、複数の平板状のクラスターの別の一つと、の間の領域に、原子、および原子の集合体が入り込み、原子、および原子の集合体が、平板状のクラスターの間の領域を横方向に成長することで、複数の平板状のクラスターの一つと、複数の平板状のクラスターの別の一つと、の間に連結部が形成され、連結部には歪みを有する結晶構造が形成されることを特徴とする酸化物の作製方法である。
本発明の他の一態様は、上記において、平板状のクラスターが積層して薄膜構造を形成することを特徴とする酸化物の作製方法である。また、本発明の他の一態様は、ターゲットに含まれる酸化シリコンは２重量％未満であることが好ましい。また、本発明の他の一態様は、成膜ガスに含まれる水分子は０．５ｓｃｃｍ以下であることが好ましい。また、本発明の他の一態様は、複数の平板状のクラスターの一つと、複数の平板状のクラスターの別の一つと、の間の領域に他の平板状のクラスターが形成されていないことが好ましい。
また、本発明の他の一態様は、ターゲットは、インジウムと、亜鉛と、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）と、酸素と、を有することが好ましい。また、本発明の他の一態様は、ターゲットは、酸化インジウム、元素Ｍの酸化物及び酸化亜鉛を有する混合物のターゲットであってもよい。また、本発明の他の一態様は平板状のクラスターは、表面に元素Ｍ、亜鉛及び酸素からなる層が形成されていることが好ましい。また、本発明の他の一態様は平板状のクラスターは、表面がｃ軸に垂直な面になることが好ましい。
トランジスタの半導体などに適用可能な、酸化物を作製する方法を提供することができる。特に、結晶粒界などの欠陥の少ない酸化物を作製する方法を提供することができる。
または、酸化物を半導体に用いた半導体装置を提供することができる。または、酸化物を半導体に用いた半導体装置を有するモジュールを提供することができる。または、酸化物を半導体に用いた半導体装置、または酸化物を半導体に用いた半導体装置を有するモジュールを有する電子機器を提供することができる。
電気特性の良好なトランジスタを提供することができる。または、電気特性の安定したトランジスタを提供することができる。または、高い周波数特性を有するトランジスタを提供することができる。または、オフ時の電流の小さいトランジスタを提供することができる。または、該トランジスタを有する半導体装置を提供することができる。または、該半導体装置を有するモジュールを提供することができる。または、該半導体装置、または該モジュールを有する電子機器を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
ＩｎＭＺｎＯ４の結晶およびナノクラスターを説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの成膜方法を説明する図。 ＣＡＡＣ−ＯＳの構造を説明する図。 粒子がナノクラスターに付着する位置を説明する図。 粒子がナノクラスターに付着する位置を説明する図。 ＩｎＧａＺｎＯ４の結晶モデルを説明する図。 ＩｎＧａＺｎＯ４の結晶モデルを説明する図。 ＩｎＧａＺｎＯ４の結晶モデルを説明する図。 ＩｎＧａＺｎＯ４の結晶モデルを説明する図。 本発明に係る酸化物の原子数比の範囲を説明する図。 酸化物の積層構造におけるバンド図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 スパッタリング装置を説明する図。 成膜装置の一例を示す上面図。 成膜装置の一例を示す断面図。 ＣＡＡＣ−ＯＳおよび単結晶酸化物半導体のＸＲＤによる構造解析を説明する図、ならびにＣＡＡＣ−ＯＳの制限視野電子回折パターンを示す図。 ｎｃ−ＯＳの断面ＴＥＭ像。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像。 ｎｃ−ＯＳの断面ＴＥＭ像。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像。 ナノクラスターのサイズの分布を示す図。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像およびその画像解析像。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像およびその画像解析像。 六角形の回転角を導出する方法を説明する図。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像およびその画像解析像。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像およびその画像解析像。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像およびその画像解析像。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像およびその画像解析像。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像の画像解析像。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像の画像解析像および変形率を示す図。 ボロノイ図の作成方法を説明する図。 ボロノイ図、およびボロノイ領域の形状の割合を示す図。 ＣＡＡＣ−ＯＳの平面ＴＥＭ像。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの断面ＴＥＭ像。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 ＣＡＡＣ−ＯＳの電子回折パターンを示す図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、半導体装置の回路図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の回路図及び断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様を説明するためのフローチャート、および半導体装置を示す斜視図。 本発明の一態様に係る電子機器を示す斜視図。 本実施例に係るＣＡＡＣ−ＯＳのＨＡＡＤＦ−ＳＴＥＭ像。 本実施例に係るＸＲＤを用いて結晶性評価を行った結果を示す図。 本実施例に係るＸＲＤを用いて結晶性評価を行った結果を示す図。 本実施例に係るＩＧＺＯ膜の断面ＴＥＭ像。 本実施例に係るＩＧＺＯ膜のホール移動度を示すグラフ。 本実施例に係る試料４の断面ＴＥＭ像、ＨＡＡＤＦ−ＳＴＥＭ像及びＥＤＸプロファイル。 本実施例に係る試料５の断面ＴＥＭ像。 本実施例に係る試料５の断面ＴＥＭ像及び電子回折パターン。 本実施例に係る偏光ＸＡＮＥＳ測定の試料の配置を示す図。 本実施例に係る偏光ＸＡＮＥＳ測定で得られたＸ線吸収スペクトル。 本実施例に係るＸ線吸収スペクトルのピークの相対値を示す図。 本実施例に係るＸＲＤスペクトル。 本実施例に係る偏光ＸＡＮＥＳ測定で得られたＸ線吸収スペクトル。 本実施例に係るシミュレーションに用いたＩｎＧａＺｎＯ４の結晶モデル。 本実施例に係るシミュレーションで得られたスペクトル。 本実施例に係るホール移動度とキャリア密度の相関を示すグラフ。
本発明の実施の形態について、図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、図面を用いて発明の構成を説明するにあたり、同じものを指す符号は異なる図面間でも共通して用いる。なお、同様のものを指す際にはハッチパターンを同じくし、特に符号を付さない場合がある。なお、異なる符合の構成要素の記載を参照する場合、参照された構成要素の厚さ、組成、構造または形状などについての記載を適宜用いることができる。
なお、図において、大きさ、膜（層）の厚さ、または領域は、明瞭化のために誇張されている場合がある。
なお、本明細書において、「膜」という表記と、「層」という表記と、を互いに入れ替えることが可能である。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
なお、第１、第２として付される序数詞は便宜的に用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書などに記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
なお、「半導体」と表記した場合でも、例えば、導電性が十分低い場合は「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「絶縁体」と言い換えることができる場合がある。同様に、本明細書に記載の「絶縁体」は、「半導体」と言い換えることができる場合がある。
また、「半導体」と表記した場合でも、例えば、導電性が十分高い場合は「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」は境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書に記載の「半導体」は、「導電体」と言い換えることができる場合がある。同様に、本明細書に記載の「導電体」は、「半導体」と言い換えることができる場合がある。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、例えば、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅｓ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、例えば、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコン層である場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、明細書において、半導体と記載する場合、酸化物半導体と読み替えることができる。半導体としては、ほかにもシリコン、ゲルマニウムなどの第１４族半導体、炭化シリコン、ケイ化ゲルマニウム、ヒ化ガリウム、リン化インジウム、セレン化亜鉛、硫化カドミウム、などの化合物半導体、および有機半導体を用いることができる。
なお、明細書において、単に酸化物と記載する場合、酸化物半導体、酸化物絶縁体または酸化物導電体と読み替えることができる。
（実施の形態１）
＜成膜方法＞
以下では、スパッタリング法によるＣＡＡＣ−ＯＳの成膜モデルの一例について説明する。
一例として、図１（Ａ）に、ＩｎＭＺｎＯ４（元素Ｍは、例えばアルミニウム、ガリウム、イットリウムまたはスズ）の結晶構造を示す。なお、図１（Ａ）は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。図１（Ａ）に示すように、ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、Ｉｎ−Ｏ層が１に対し、Ｍ−Ｚｎ−Ｏ層が２になる。ここで、Ｉｎ−Ｏ層は、インジウムと、酸素を含む層であり、酸化物であるＩｎＯ２を含んでいるということもできる。また、Ｍ−Ｚｎ−Ｏ層は、元素Ｍと、亜鉛と、酸素を含む層であり、酸化物である（Ｍ，Ｚｎ）Ｏ、（例えば、（Ｇａ，Ｚｎ）Ｏなど）を含んでいるということもできる。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
図１（Ａ）に示す結晶構造に含まれるいろいろな結晶面について劈開エネルギーを算出したところ、図１（Ａ）に示す劈開面２５において、劈開エネルギーが最も小さくなることが分かった。劈開面２５は、近接する二つのＭ−Ｚｎ−Ｏ層に挟まれた面であり、ＩｎＭＺｎＯ４結晶の（００１）面に対応する。なお、ＩｎＭＺｎＯ４の結晶構造の劈開エネルギーの詳細については、後述する。
劈開面２５を挟んで位置する二つのＭ−Ｚｎ−Ｏ層では、図１（Ａ）に示すように、酸素原子と酸素原子が向かい合うように位置している。酸素原子同士がクーロン力により反発するために、近接する二つのＭ−Ｚｎ−Ｏ層間の結合エネルギーが弱くなり、劈開面２５が形成されている。
このように、劈開エネルギーが小さい劈開面２５は、表面エネルギーも同様に小さくなる。よって、表面にＭ−Ｚｎ−Ｏ層が位置する平板状の構造がエネルギー的に安定になると推測される。このような構造のクラスターを、本明細書ではナノクラスターと呼ぶことにする。その一例として、図１（Ｂ）にナノクラスター２０をｃ軸に垂直な方向から見た構造を示す。また、図１（Ｃ）にナノクラスター２０をｃ軸に平行な方向から見た構造を示す。
図１（Ｂ）に示すように、例えば、ナノクラスター２０は二つのＭ−Ｚｎ−Ｏ層と、その間に位置するＩｎ−Ｏ層で構成される。また、図１（Ａ）に示すように、ナノクラスター２０は、ＩｎＭＺｎＯ４の結晶構造中の二つの劈開面２５に挟まれた部分に対応している。
ナノクラスター２０は、六角形、例えば正六角形の平面を有する平板状のクラスターである。または、ナノクラスター２０は、三角形、例えば正三角形の平面を有する平板状のクラスターである。ただし、ナノクラスター２０の形状は、三角形、六角形に限定されない、例えば、三角形が複数個合わさった形状となる場合がある。例えば、三角形（例えば、正三角形）が２個合わさった四角形（例えば、ひし形）となる場合もある。例えば、六角形が変形して、五角形または七角形などの形状になる場合もある。
ナノクラスター２０は、成膜ガスの種類などに応じて厚さが決定する。例えば、ナノクラスター２０は、厚さを０．４ｎｍ以上１ｎｍ以下、好ましくは０．６ｎｍ以上０．８ｎｍ以下とする。また、例えば、ナノクラスター２０は、幅を１ｎｍ以上１００ｎｍ以下、好ましくは２ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上３０ｎｍ以下とする。
スパッタ法を用いて、ＩｎＭＺｎＯ４などの酸化物膜を成膜する場合、基板または下地膜の表面にナノクラスターが形成され、当該ナノクラスターが横方向に成長し、上記ＣＡＡＣ−ＯＳなどが形成されると考えられる。以下に、ナノクラスターの形成を介するＣＡＡＣ−ＯＳの成長メカニズムについて説明する。
図２及び図３を用いて、ターゲット３３からナノクラスター２０が劈開するモデルについて説明する。ここで、図２はスパッタ装置の成膜室を示している。図２に示すように、成膜室内にはターゲット３３が設けられている。ターゲット３３は、バッキングプレートに接着して設けられ、バッキングプレートを介してマグネットと重なるように配置されることが好ましい。
成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。なお、成膜ガスは水などの不純物が含まれないことが好ましく、例えば、成膜ガスに含まれる水分子が０．５ｓｃｃｍ未満とすればよい。ここで、ターゲット３３側に一定以上の電圧を印加することで、放電が始まり、プラズマ３４を確認することができる。なお、ターゲット３３の近傍にはマグネットの磁場によって、高密度プラズマ領域が形成される。高密度プラズマ領域では、成膜ガスがイオン化することで、イオン２１が生じる。マグネットの磁場を利用して成膜速度を高めるスパッタリング法は、マグネトロンスパッタリング法と呼ばれる。イオン２１は、例えば、酸素の陽イオン（Ｏ＋）やアルゴンの陽イオン（Ａｒ＋）などである。
ターゲット３３は、複数の結晶粒を有する多結晶構造を有し、いずれかの結晶粒には劈開面２５が含まれることが好ましい。例えば、図１（Ａ）に示すＩｎＭＺｎＯ４（元素Ｍは、例えばアルミニウム、ガリウム、イットリウムまたはスズ）結晶が、ターゲット３３に含まれることが好ましい。なお、ターゲット３３には、シリコンなどの不純物が含まれないことが好ましく、例えば、ターゲット３３に含まれる酸化シリコンは２重量％未満、好ましくは０．２重量％以下、より好ましくは０．０２重量％未満とすればよい。
高密度プラズマ領域で生じたイオン２１は、電界によってターゲット３３側に加速され、やがてターゲット３３と衝突する。このとき、劈開面２５から平板状のクラスターである、ナノクラスター２０が剥離する。なお、ナノクラスター２０の剥離に伴い、ターゲット３３から粒子２３も弾き出される。粒子２３は、原子１個または原子数個の集合体を有する。そのため、粒子２３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。なお、イオン２１の衝突の衝撃によって、ナノクラスター２０の構造に歪みが生じる場合がある。
ターゲットの表面における劈開の様子について、図３に示す断面図を用いて説明する。図３（Ａ）は、劈開面２５（破線部）を有するターゲット３３の断面図である。ターゲット３３にイオン２１が衝突すると、劈開面２５の端部から結合が切れ始める（図３（Ｂ）参照。）。ここで、劈開した面同士は、同じ極性の電荷が存在することによりクーロン力で反発し合う。クーロン力による反発が進行することで、結合の切れた領域が徐々に広がっていく。最終的には、ターゲット３３からナノクラスター２０が剥離する（図３（Ｃ）参照。）。
プラズマ３４を通過したナノクラスター２０および粒子２３は、基板３２の表面に達する。ここで、ナノクラスター２０は平板状であるため、平面側を基板３２の表面に向けて堆積しやすい。さらに、基板加熱を行うことで、ナノクラスター２０をマイグレーションさせて平面側を基板３２の表面に向けて堆積させやすくなる。なお、粒子２３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。また、基板３２の上に下地絶縁膜などの絶縁体を設ける構成としてもよい。
また、図２では、ターゲット３３と基板３２を対向させて表示していたが、本実施の形態に係る酸化物の成膜方法は必ずしもこれに限られるものではない。例えば、後述する図１７及び図１８に示すように、二つのターゲットを対向させて設け、その間に基板を配置するようにしてもよい。
上記図２及び図３では、ターゲット３３が複数の結晶粒を有するＩｎ−Ｍ−Ｚｎ酸化物のような複合酸化物の多結晶構造を有し、いずれかの結晶粒には劈開面２５が含まれる場合について説明した。本実施の形態に示す酸化物膜について、これとは異なる成長モデルも考えられる。例えば、以下に示す、自己組織化によってナノクラスターが形成される成長メカニズムも考えられる。
例えば、図２及び図３に示す場合と異なり、図４に示すようなメカニズムでナノクラスター２０が形成されることが推測される。ここで、図４に示すようなメカニズムでナノクラスター２０が形成される場合も、図２に示す成膜室で成膜したときと同様の状態で成膜することができる。
よって、上記と同様に、成膜室内は、ほとんどが成膜ガス（例えば、酸素、アルゴン、または酸素を５体積％以上の割合で含む混合ガス）で満たされ、０．０１Ｐａ以上１００Ｐａ以下、好ましくは０．１Ｐａ以上１０Ｐａ以下に制御される。なお、成膜ガスは水などの不純物が含まれないことが好ましく、例えば、成膜ガスに含まれる水分子が０．５ｓｃｃｍ未満とすればよい。
また、ターゲット３３は、酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合物とすればよい。なお、ターゲット３３には、シリコンなどの不純物が含まれないことが好ましく、例えば、ターゲット３３に含まれる酸化シリコンは２重量％未満、好ましくは０．２重量％以下、より好ましくは０．０２重量％未満とすればよい。
図４に示す成膜方法は、基板３２を加熱しながら行うことが好ましい。基板３２の表面温度は、１００℃以上５００℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未満とすればよい。
ターゲット３３側に一定以上の電圧を印加することで、放電が始まり、プラズマ３４が発生し、イオン２１が生じる。イオン２１は、電界によってターゲット３３側に加速され、やがてターゲット３３と衝突する。このとき、ターゲット３３から粒子２３が弾き出される。粒子２３は、原子１個または原子数個の集合体を有する。なお、粒子２３は、イオン化される場合もある。また、粒子２３の一部は、質量が小さいため真空ポンプなどによって外部に排出される場合がある。
ここで、ターゲット３３から弾き出された粒子２３は、基板３２の表面に堆積する（図４（Ａ）参照。）。このとき、基板３２を加熱しながらスパッタリングを行うことにより、基板３２の表面に堆積した粒子２３に熱的エネルギーを与えて、粒子２３をマイグレーションさせることができる。つまり、粒子２３が基板３２の表面に堆積することと並行して、基板３２表面に堆積された他の粒子２３がマイグレーションを起こすと考えられる。
粒子２３がマイグレーションすることにより、基板３２に堆積した粒子２３はエネルギー的に安定な配置に整列していく。上記の表面エネルギーが低い劈開面２５が基板３２に接してＭ−Ｚｎ−Ｏ層が形成され、その上にＩｎ−Ｏ層が形成され、さらに表面エネルギーが低い劈開面２５が表面に露出するようにＭ−Ｚｎ−Ｏ層が形成される。このようにして、ｃ軸に垂直な面が表面に現れた平板状のクラスターであるナノクラスター２０が形成される（図４（Ｂ）参照。）。この工程では、基板３２から与えられた熱エネルギーによって、粒子２３が秩序性の高い結晶構造を形成するように、自律して整列している。この点からナノクラスター２０は自己組織化により形成されたということもできる。
なお、上記のように自己組織化によりナノクラスター２０を形成する場合、ターゲット３３として酸化インジウム、元素Ｍの酸化物および酸化亜鉛を有する混合物のターゲット用いても、ナノクラスター２０を形成することができる。
また、基板３２として、イットリア安定化ジルコニア（ＹＳＺ）基板などの、被形成面が特定の結晶面である基板（単結晶基板など）を用いることが好ましい。基板３２として単結晶基板などを用いることで、ナノクラスター２０の結晶性向上を図ることができる。
次に、以上の成長メカニズムに従って、基板３２表面に形成されたナノクラスター２０が成長するモデルについて図５を用いて説明する。
まず、上記のモデルのいずれかに従って、複数のナノクラスター２０が基板３２の表面に形成される。ここで、複数のナノクラスター２０は、互いにａ軸及びｂ軸の向きがランダムになる。
次に、粒子２３が基板３２の表面に達する。詳細は後述するが、粒子２３は、ナノクラスター２０の上面より側面に結合しやすい。よって、粒子２３は、ナノクラスター２０の形成されていない領域を埋めるように、ナノクラスター２０の側面に優先的に付着する。粒子２３は、結合手が活性状態となることで、ナノクラスター２０と化学的に連結して横成長部２２を形成する（図５（Ａ）参照。）。粒子２３は、ナノクラスター２０とナノクラスター２０の間の領域に入り込むということもできる。なお、ナノクラスター２０は、図５（Ａ）に示すように、二つのＭ−Ｚｎ−Ｏ層と、その間に位置するＩｎ−Ｏ層で構成される。
横成長部２２は、ナノクラスター２０とナノクラスター２０の間の領域２６（（領域２６は、Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ Ｂｕｆｆｅｒ Ｒｅｇｉｏｎ（ＬＧＢＲ）と呼称することもできる。）を埋めるように横方向に成長（ラテラル成長ともいう。）する。ここで、横方向とは、例えばナノクラスター２０中のｃ軸に垂直な方向を指す。
ここで、４５０℃以下、好ましくは４００℃以下程度の基板加熱により、ナノクラスター２０の横成長部２２に粒子２３が付着し、粒子２３にＬＧＢＲを介して拡散した酸素が付着し、再び粒子２３が同様に付着する、という反応が起きやすくなる。この繰り返しにより横方向の固相成長が起きていると推定される。このようなナノクラスターの横方向の成長を自己組織化と呼ぶこともできる。
さらに横成長部２２がラテラル成長することで、横成長部２２が互いに衝突する。横成長部２２が衝突した部分を連結部２７として隣接するナノクラスター２０が連結される（図５（Ｂ）参照。）。つまり、領域２６中に連結部２７が形成される。これは、粒子２３が、ナノクラスター２０の側面に横成長部２２を形成し、横方向に成長することで、ナノクラスター２０間の領域２６を充填しているということもできる。このように、ナノクラスター２０の形成されていない領域を埋めるまで横成長部２２が形成される。このメカニズムは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法の堆積メカニズムに類似する。
したがって、ナノクラスター２０がそれぞれ異なる方向を向けて形成される場合でも、ナノクラスター２０とナノクラスター２０の隙間を粒子２３がラテラル成長しながら埋めるため、明確な結晶粒界が形成されることがない。
ここで、ＩｎＭＺｎＯ４の結晶構造は図１（Ａ）に示すように、層状結晶構造が幅広い組成範囲で安定に存在しており、金属原子と酸素原子の間の結合の強さや平衡距離は、それぞれの金属原子で異なる。そのためＩｎＭＺｎＯ４の結晶構造は、歪みに対しても寛容な構造を取ると推測される。よって、ナノクラスター２０間を、粒子２３が滑らかに連結（アンカリング）するため、連結部２７において単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、ナノクラスター２０の間の連結部２７に歪みを有する結晶構造が形成される。これにより、例えば、連結部２７において、上面の形状が六角形だった結晶構造が変形し、五角形または七角形になる場合もある。このように、ナノクラスター２０の間を埋める領域は、歪んだ結晶領域であるため、該領域を指して非晶質構造と呼ぶのは適切ではないと考えられる。
次に、新たなナノクラスター２０が、平面側を基板３２の表面に向けて形成される。そして、粒子２３が、ナノクラスター２０の形成されていない領域を埋めるように堆積することで横成長部２２を形成する（図５（Ｃ）参照。）。こうして、粒子２３がナノクラスター２０の側面に付着し、横成長部２２がラテラル成長することで、二層目のナノクラスター２０間を連結させる（図５（Ｄ）参照。）。ｍ層目（ｍは二以上の整数。）が形成されるまで成膜は続き、積層体を有する薄膜構造の酸化物が形成される。このようにして、基板（または下地絶縁膜）の平坦部３５ａの上に酸化物を成膜すると、平坦部３５ａの上面に略垂直なｃ軸方向に配向するナノクラスター２０が形成される（図６（Ａ）参照。）。また、基板（または下地絶縁膜）の凸部３５ｂの上に酸化物を成膜しても、凸部３５ｂの上面に略垂直なｃ軸方向に配向するナノクラスター２０が形成される（図６（Ｂ）参照。）。なお、図６（Ａ）（Ｂ）に示すように、一部にナノクラスター２０とナノクラスター２０との間に傾きが生じ配向が乱れる場合もある。
なお、ナノクラスター２０の形成は、基板３２の表面温度などによっても変化する。例えば、基板３２の表面温度が高いと、粒子２３がナノクラスター２０の表面でマイグレーションを起こす。その結果、粒子２３の結合手がより活性化し、横成長部２２の形成を促進させることができる。ＣＡＡＣ−ＯＳを成膜する際の基板３２の表面温度は、１００℃以上５００℃未満、好ましくは１４０℃以上４５０℃未満、さらに好ましくは１７０℃以上４００℃未満である。したがって、基板３２として第８世代以上の大面積基板を用いた場合でも、ＣＡＡＣ−ＯＳの成膜に起因した反りなどはほとんど生じないことがわかる。また、ナノクラスター２０のマイグレーションにより、ナノクラスター２０間が、粒子２３を介さずに連結する割合が増加するため、より配向性の高いＣＡＡＣ−ＯＳとなる場合がある。
一方、基板３２の表面温度が低いと、ナノクラスター２０が基板３２の表面でマイグレーションを起こしにくくなる。その結果、ナノクラスター２０同士が積み重なることで配向性の低いｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などとなる。ｎｃ−ＯＳでは、ナノクラスター２０は一定間隔を空けて堆積する可能性がある。したがって、配向性は低いものの、僅かに規則性を有することにより、非晶質酸化物半導体と比べて緻密な構造となる。
また、ＣＡＡＣ−ＯＳにおいて、ナノクラスター同士の隙間が極めて小さくなることで、一つの大きなナノクラスターが形成される場合がある。一つの大きなナノクラスターの内部は単結晶構造を有する。例えば、ナノクラスターの大きさが、上面から見て１０ｎｍ以上２００ｎｍ以下、１５ｎｍ以上１００ｎｍ以下、または２０ｎｍ以上５０ｎｍ以下となる場合がある。
以上のような成膜モデルにより、ナノクラスターが基板の表面に堆積していくと考えられる。被形成面が結晶構造を有さない場合においても、ＣＡＡＣ−ＯＳの成膜が可能であることから、エピタキシャル成長とは異なる成長機構である上述した成膜モデルの妥当性が高いことがわかる。また、上述した成膜モデルであるため、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、大面積のガラス基板などであっても均一な成膜が可能であることがわかる。例えば、基板の表面（被形成面）の構造が非晶質構造（例えば非晶質酸化シリコン）であっても、ＣＡＡＣ−ＯＳを成膜することは可能である。
また、被形成面である基板の表面に凹凸がある場合でも、その形状に沿ってナノクラスターが配列することがわかる。
また、上述した成膜モデルより、結晶性の高いＣＡＡＣ−ＯＳを成膜するためには以下のようにすればよいことがわかる。まず、平均自由行程を長くするために、より高真空状態で成膜する。次に、基板近傍における損傷を低減するために、プラズマのエネルギーを弱くする。次に、被形成面に熱エネルギーを加え、プラズマによる損傷を成膜するたびに治癒する。
ここまでは、ナノクラスターが平板状である場合について説明した。例えば、ナノクラスターがサイコロ状や柱状のような幅の小さなナノクラスターである場合、基板の表面に達したナノクラスターは様々な向きで堆積することになる。そして、ナノクラスターは、それぞれが堆積した向きのまま側面に粒子が付着し、横成長部がラテラル成長を起こす。その結果、得られる薄膜における結晶の配向性が一様にならない可能性もある。
＜劈開エネルギー＞
以下では、ＩｎＭＺｎＯ４の結晶構造の劈開エネルギーについて計算した結果について説明する。以下では元素ＭがＧａである場合について計算を行った。なお、劈開エネルギーとは、結晶をある結晶面で劈開するのに必要な単位面積当たりのエネルギーを指す。
まずは、ＩｎＧａＺｎＯ４の結晶の劈開面について図９（Ａ）乃至図９（Ｄ）を用いて説明する。ここで、図９（Ａ）は、ｂ軸に垂直な方向から見たＩｎＧａＺｎＯ４の結晶のモデルであり、結晶面Ａ、結晶面Ｃ、結晶面Ｄを表示している。また、図９（Ｂ）は、ｃ軸に垂直な方向から見たＩｎＧａＺｎＯ４の結晶のモデルであり、結晶面Ｅ、結晶面Ｆを表示している。また、図９（Ｃ）は、ｃ軸に垂直な方向から見たＩｎＧａＺｎＯ４の結晶のモデルであり、結晶面Ａ、結晶面Ｂ、結晶面Ｄを表示している。また、図９（Ｄ）は、図９（Ｂ）に示す結晶面Ｆ近傍の拡大図である。
ＩｎＧａＺｎＯ４の結晶の各結晶面における劈開に必要なエネルギーを、第一原理計算により算出した。なお、計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いた。原子の擬ポテンシャルにはＰＡＷ（Ｐｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ）法を用いた。また、交換相関ポテンシャルにはＰＢＥｓｏｌ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ ｒｅｖｉｓｅｄ ｆｏｒ ｓｏｌｉｄ）型の一般化勾配近似（ＧＧＡ：Ｇｅｎｅｒａｌｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ）を用いた。また、カットオフエネルギーは８００ｅＶとした。
図９に示したＩｎＧａＺｎＯ４の結晶の構造をもとに、結晶面Ａ乃至Ｆのいずれかで劈開したＩｎＧａＺｎＯ４結晶のモデルを作成し、セルサイズを固定した構造最適化計算を行う。ここで、結晶面Ａは、（１００）面に対応する結晶面である（図９（Ａ）及び図９（Ｃ）参照。）。結晶面Ｂは、（１００）面と交わるダングリングボンドの単位面積当たりの数が最小になるように表面構造を切り取るようにした結晶面である（図９（Ｃ）参照。）。結晶面Ｃは、（１１０）面に対応する結晶面である（図９（Ａ）参照。）。結晶面Ｄは、（２０１）面に対応する結晶面である（図９（Ａ）及び図９（Ｃ）参照。）。結晶面Ｅは、（００１）面に対応しており、Ｇａ−Ｚｎ−Ｏ層とＩｎ−Ｏ層の間に位置する結晶面である。（図９（Ｂ）参照。）。結晶面Ｆは、（００１）面に対応しており、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層の間に位置する結晶面である。（図９（Ｂ）参照。）。結晶面Ｆでは、図９（Ｄ）に示すように、２つの酸素原子の層が向かい合うように位置している。
以上のような条件で、各面で劈開した際の劈開エネルギーσ［Ｊ／ｍ２］を式（１）を用いて算出する。
Figure 0006904907
ここで、Ｅｂｕｌｋ［Ｊ］は結晶モデルのエネルギーであり、Ｅｃｌｌ［Ｊ］は各面で劈開した表面モデルのエネルギーである。なお、結晶モデルのエネルギーは、セルサイズを含めた構造最適化を行った後に導出する。また、各面で劈開した表面モデルのエネルギーは、セルサイズを固定した状態で、原子配置の構造最適化を行った後に導出する。また、結晶モデルのエネルギー及び各面で劈開した表面モデルのエネルギーは、それぞれのモデルに含まれる原子と電子に対して、電子の運動エネルギーと、原子間、原子−電子間、および電子間の相互作用と、を考慮したエネルギーである。また、Ｓｃｌ［ｍ２］は、劈開面の面積である。
計算の結果、結晶面Ａの劈開エネルギーは３．４５Ｊ／ｍ２、結晶面Ｂの劈開エネルギーは２．４５Ｊ／ｍ２、結晶面Ｃの劈開エネルギーは２．２３Ｊ／ｍ２、結晶面Ｄの劈開エネルギーは１．９８Ｊ／ｍ２、結晶面Ｅの劈開エネルギーは３．５６Ｊ／ｍ２、結晶面Ｆの劈開エネルギーは０．９０Ｊ／ｍ２であることがわかった（下表参照。）。
Figure 0006904907
この計算により、図９に示したＩｎＧａＺｎＯ４の結晶の構造において、結晶面Ｆにおける劈開エネルギーが最も低くなる。即ち、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層との間が最も劈開しやすい面であることがわかる。これは、図１（Ａ）に示す劈開面２５にも対応している。
＜ラテラル成長＞
以下では、ナノクラスター２０の横方向に粒子２３が付着（結合または吸着ともいう。）し、ラテラル成長することを説明する。
図７（Ａ）、図７（Ｂ）、図７（Ｃ）、図７（Ｄ）および図７（Ｅ）は、ナノクラスター２０の構造と金属イオンが付着する位置を示す図である。なお、ナノクラスター２０としては、ＩｎＭＺｎＯ４の結晶構造から、化学量論的組成を保持しつつ、８４個の原子を抜き出したクラスタモデルを仮定している。なお、以下では元素Ｍがガリウムである場合について説明する。また、図７（Ｆ）は、ナノクラスター２０をｃ軸に平行な方向から見た構造を示す。図７（Ｇ）は、ナノクラスター２０をａ軸に平行な方向からみた構造を示す。
金属イオンの付着する位置を、位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃで示す。なお、位置Ａは、ナノクラスター２０上面において、ガリウム１個、亜鉛２個で囲まれた格子間サイトの上方である。位置Ｂは、ナノクラスター２０上面において、ガリウム２個、亜鉛１個で囲まれた格子間サイトの上方である。位置ａは、ナノクラスター２０側面のインジウムサイトである。位置ｂは、ナノクラスター２０側面において、Ｉｎ−Ｏ層と、Ｇａ−Ｚｎ−Ｏ層との間の格子間サイトである。位置ｃは、ナノクラスター２０側面のガリウムサイトである。
次に、仮定した位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃに金属イオンを配置した場合の相対エネルギーを第一原理計算によって評価した。第一原理計算には、ＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いた。また、交換相関ポテンシャルにはＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）型の一般化勾配近似（ＧＧＡ：Ｇｅｎｅｒａｌｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ）を用い、イオンのポテンシャルにはＰＡＷ（Ｐｒｏｊｅｃｔｏｒ Ａｕｇｍｅｎｔｅｄ Ｗａｖｅ）法を用いた。また、カットオフエネルギーは４００ｅＶとし、ｋ点サンプリングはΓ点のみとした。下表に、位置Ａ、位置Ｂ、位置ａ、位置ｂおよび位置ｃに、インジウムイオン（Ｉｎ３＋）、ガリウムイオン（Ｇａ３＋）および亜鉛イオン（Ｚｎ２＋）を配置した場合の相対エネルギーを示す。なお、相対エネルギーは、計算したモデルにおいて、最もエネルギーが低いモデルのエネルギーを０ｅＶとしたときの相対値である。
Figure 0006904907
その結果、金属イオンはいずれもナノクラスター２０の上面より、側面に付着しやすいことがわかった。特に、位置ａのインジウムサイトにおいては、インジウムイオンだけでなく、亜鉛イオンも最も付着しやすい結果が得られた。
同様に、ナノクラスター２０への酸素イオン（Ｏ２−）の付着しやすさを評価した。図８（Ａ）、図８（Ｂ）、図８（Ｃ）、図８（Ｄ）および図８（Ｅ）は、ナノクラスター２０の構造と酸素イオンが付着する位置を示す図である。また、図８（Ｆ）は、ナノクラスター２０をｃ軸に平行な方向から見た構造を示す。図８（Ｇ）は、ナノクラスター２０をｂ軸に平行な方向からみた構造を示す。
酸素イオンの付着する位置を、位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆで示す。なお、位置Ｃは、ナノクラスター２０上面のガリウムと結合する位置である。位置Ｄは、ナノクラスター２０上面の亜鉛と結合する位置である。位置ｄは、ナノクラスター２０側面のインジウムと結合する位置である。位置ｅは、ナノクラスター２０側面のガリウムと結合する位置である。位置ｆは、ナノクラスター２０側面の亜鉛と結合する位置である。
次に、仮定した位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆに酸素イオンを配置した場合の相対エネルギーを第一原理計算によって評価する。下表に、位置Ｃ、位置Ｄ、位置ｄ、位置ｅおよび位置ｆに、酸素イオン（Ｏ２−）を配置した場合の相対エネルギーを示す。
Figure 0006904907
その結果、酸素イオンもナノクラスター２０の上面より、側面に付着しやすいことがわかった。
したがって、ナノクラスター２０に近づいた粒子２３は、ナノクラスター２０の側面に優先的に付着していくことがわかる。即ち、ナノクラスター２０の側面に付着した粒子２３によって、ナノクラスター２０のラテラル成長が起こる上述の成膜モデルは妥当性が高いといえる。
＜Ｓｉ混入によるＣＡＡＣ−ＯＳの結晶構造変化＞
以下では、ＩｎＭＺｎＯ４の結晶構造にＳｉが混入することで結晶構造がどのように変化するかについて計算した結果について説明する。以下では元素ＭがＧａである場合について計算を行った。
本計算で用いたＩｎＧａＺｎＯ４の結晶モデルについて図１０に示す。本計算では、図１０に示すＩｎＧａＺｎＯ４の結晶の中にＳｉを配置したモデルについて、第一原理計算に基づいて構造最適化を行った。なお、図１０の一点鎖線で囲まれた領域が本計算に用いたセルサイズであり、本計算では３３６個の原子で構成されたモデルについて計算を行った。また、モデル全体の電荷状態は中性とした。
本計算には、ＶＡＳＰ（Ｖｉｅｎｎａ Ａｂ ｉｎｉｔｉｏ Ｓｉｍｕｌａｔｉｏｎ Ｐａｃｋａｇｅ）を用いた。原子の擬ポテンシャルにはＰＡＷ法を用いた。また、交換相関ポテンシャルにはＰＢＥ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）型の一般化勾配近似（ＧＧＡ）を用いた。また、カットオフエネルギーは８００ｅＶとした。また、サンプルｋ点は２×２×１とした。
図１１及び図１２に、図１０に示すＩｎＧａＺｎＯ４の結晶モデルにＳｉを配置して構造最適化を行った後の構造について示す。図１１（Ａ）は、図１０に示す構造において、ＺｎをＳｉに置換して構造最適化を行った後の構造である。また、図１１（Ｂ）は、図１０に示す構造において、ＩｎをＳｉに置換して構造最適化を行った後の構造である。また、図１２（Ａ）は、図１０に示す構造において、Ｉｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層の間にＳｉを配置して構造最適化を行った後の構造である。また、図１２（Ｂ）は、図１０に示す構造において、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層の間にＳｉを配置して構造最適化を行った後の構造である。
図１１（Ａ）に示すように、ＺｎをＳｉに置換すると、Ｓｉとａｂ面方向に結合したＯと、そのＯとｃ軸方向でに結合していたＧａまたはＺｎとの距離が大きくなった。これにより、そのＧａまたはＺｎは４配位に近くなっていた。ここで、Ｓｉは４配位であり、第一近接のＯとの距離の平均は約０．１６７ｎｍであった。これはＧａ−ＯまたはＧａ−Ｏ間の距離よりも０．０２ｎｍほど短い。よって、ＳｉがＯを引き寄せることによって結晶構造に歪みが生じたと推測される。
図１１（Ｂ）に示すように、ＩｎをＳｉに置換した場合もＳｉに隣接するＯの位置がずれていた。ここで、ＳｉとＯの距離の平均は０．１８３ｎｍであり、Ｉｎ−Ｏ間の距離（約０．２２ｎｍ）よりも短い。よって、ＺｎをＳｉで置換した場合と同様に、ＳｉがＯを引き寄せることによって結晶構造に歪みが生じたと推測される。
このように、ＩｎＧａＺｎＯ４の結晶の金属サイトにＳｉが混入された場合、Ｓｉが４配位であり、Ｓｉ−Ｏの距離がＩｎ，Ｇａ，ＺｎとＯの距離より短いことから、結晶構造に歪みが生じて結晶成長が阻害されることが示唆される。
また、図１２（Ａ）に示すように、Ｉｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層の間にＳｉを配置すると、Ｓｉの近傍に位置するについて、Ｉｎ−Ｏ間の距離が大きくなった。これは、Ｓｉ−Ｏの結合がＩｎ−Ｏの結合よりも強いため、ＳｉがＯを引き寄せてＩｎ−Ｏの結合を切断してしまったためと推測される。
また、図１２（Ｂ）に示すように、Ｇａ−Ｚｎ−Ｏ層とＧａ−Ｚｎ−Ｏ層の間にＳｉを配置すると、Ｓｉ近傍において、Ｇａ−Ｚｎ−Ｏ層の平面から位置がずれたＧａ及びＺｎが見られた。これは、そのＧａまたはＺｎとｃ軸方向に結合していたＯがＳｉと結合することで、Ｇａ−Ｏ、Ｚｎ−Ｏの距離が大きくなり、Ｇａ及びＺｎが４配位に近くなったためと推測される。
このように、ＩｎＧａＺｎＯ４の結晶の格子間にＳｉが混入された場合、Ｓｉ近傍の構造が乱れることが示唆される。
＜組成＞
以下では、Ｉｎ−Ｍ−Ｚｎ酸化物の組成について説明する。なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズなどとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
まず、図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）を用いて、本発明に係る酸化物が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について説明する。なお、図１３には、酸素の原子数比については記載しない。また、酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図１３（Ａ）、図１３（Ｂ）、および図１３（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図１３に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物は、スピネル型の結晶構造をとりやすい。
図１３（Ａ）および図１３（Ｂ）では、本発明の一態様の酸化物が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
ＩｎＭＺｎＯ４は、層状の結晶構造（層状構造ともいう）をとり、図１（Ａ）に示すように、インジウム、および酸素を有する、Ｉｎ−Ｏ層が１に対し、元素Ｍ、亜鉛、および酸素を有する、Ｍ−Ｚｎ−Ｏ層が２となる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、Ｍ−Ｚｎ−Ｏ層の元素Ｍがインジウムと置換し、Ｉｎ−Ｍ−Ｚｎ−Ｏ層と表すこともできる。その場合、Ｉｎ−Ｏ層が１に対し、Ｉｎ−Ｍ−Ｚｎ−Ｏ層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ−Ｏ層が１に対し、Ｍ−Ｚｎ−Ｏ層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ−Ｏ層に対するＭ−Ｚｎ−Ｏ層の割合が増加する。
ただし、酸化物中において、Ｉｎ−Ｏ層が１に対し、Ｍ−Ｚｎ−Ｏ層が非整数である場合、Ｉｎ−Ｏ層が１に対し、Ｍ−Ｚｎ−Ｏ層が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ−Ｏ層が１に対し、Ｍ−Ｚｎ−Ｏ層が２である層状構造と、Ｍ−Ｚｎ−Ｏ層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比の近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比の近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物はインジウムの含有率が低い酸化物と比較してキャリア移動度が高くなるためである。
一方、酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、およびその近傍値である原子数比（例えば図１３（Ｃ）に示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図１３（Ａ）の領域Ａで示される原子数比を有することが好ましい。
また、図１３（Ｂ）に示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物である。
なお、酸化物が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物が層状構造を有する原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
続いて、上記酸化物をトランジスタに用いる場合について説明する。
なお、上記酸化物をトランジスタに用いることで、粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、トランジスタには、キャリア密度の低い酸化物を用いることが好ましい。例えば、酸化物は、キャリア密度が８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすればよい。
なお、高純度真性または実質的に高純度真性である酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物中の不純物濃度を低減することが有効である。また、酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物中における各不純物の影響について説明する。
酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物において欠陥準位が形成される。このため、酸化物におけるシリコンや炭素の濃度と、酸化物との界面近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物を半導体に用いたトランジスタはノーマリーオン特性となりやすい。従って、該酸化物において、窒素はできる限り低減されていることが好ましい、例えば、酸化物中の窒素濃度は、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、酸化物中の水素はできる限り低減されていることが好ましい。具体的には、酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
続いて、該酸化物を２層構造、または３層構造とした場合について述べる。酸化物Ｓ１、酸化物Ｓ２、および酸化物Ｓ３の積層構造に接する絶縁体のバンド図と、酸化物Ｓ２および酸化物Ｓ３の積層構造に接する絶縁体のバンド図と、について、図１４を用いて説明する。
図１４（Ａ）は、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図１４（Ｂ）は、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図１４（Ａ）、および図１４（Ｂ）に示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図１３（Ｃ）において、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図１３（Ｃ）に示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
＜スパッタリング装置＞
以下では、本発明の一態様に係る平行平板型のスパッタリング装置および対向ターゲット式のスパッタリング装置について説明する。後述するが、対向ターゲット式のスパッタリング装置を用いた成膜では、被形成面へのダメージが小さくできるため、結晶性の高い膜を得やすい。即ち、ＣＡＡＣ−ＯＳの成膜には、対向ターゲット式のスパッタリング装置を用いることが好ましい場合がある。なお、以下に示すスパッタリング装置では、理解を容易にするため、または成膜時における動作を説明するため、基板およびターゲットなどを配置した状態で示す。ただし、基板およびターゲットなどは、使用者が設置する物であるため、本発明の一態様に係るスパッタリング装置が基板およびターゲットを有さない場合もある。
平行平板型スパッタリング装置を用いた成膜法を、ＰＥＳＰ（ｐａｒａｌｌｅｌ ｅｌｅｃｔｒｏｄｅ ＳＰ）と呼ぶこともできる。また、対向ターゲット式スパッタリング装置を用いた成膜法を、ＶＤＳＰ（ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ＳＰ）と呼ぶこともできる。
図１５（Ａ）は、平行平板型のスパッタリング装置である成膜室６０１の断面図である。図１５（Ａ）に示す成膜室６０１は、ターゲットホルダ６２０と、バッキングプレート６１０と、ターゲット６００と、マグネットユニット６３０と、基板ホルダ６７０と、を有する。なお、ターゲット６００は、バッキングプレート６１０上に配置される。また、バッキングプレート６１０は、ターゲットホルダ６２０上に配置される。また、マグネットユニット６３０は、バッキングプレート６１０を介してターゲット６００下に配置される。また、基板ホルダ６７０は、ターゲット６００と向かい合って配置される。なお、本明細書では、複数のマグネット（磁石）を組み合わせたものをマグネットユニットと呼ぶ。マグネットユニットは、カソード、カソードマグネット、磁気部材、磁気部品などと呼びかえることができる。マグネットユニット６３０は、マグネット６３０Ｎと、マグネット６３０Ｓと、マグネットホルダ６３２と、を有する。なお、マグネットユニット６３０において、マグネット６３０Ｎおよびマグネット６３０Ｓは、マグネットホルダ６３２上に配置される。また、マグネット６３０Ｎは、マグネット６３０Ｓと間隔を空けて配置される。なお、成膜室６０１に基板６６０を搬入する場合、基板６６０は基板ホルダ６７０上に配置される。
ターゲットホルダ６２０とバッキングプレート６１０とは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ６２０は、バッキングプレート６１０を介してターゲット６００を支持する機能を有する。
また、バッキングプレート６１０には、ターゲット６００が固定される。例えば、インジウムなどの低融点金属を含むボンディング材によってバッキングプレート６１０とターゲット６００とを固定することができる。
図１５（Ａ）に、マグネットユニット６３０によって形成される磁力線６８０ａおよび磁力線６８０ｂを示す。
磁力線６８０ａは、ターゲット６００の上面近傍における水平磁場を形成する磁力線の一つである。ターゲット６００の上面近傍は、例えば、ターゲット６００から垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線６８０ｂは、マグネットユニット６３０の上面から、垂直距離ｄにおける水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット６３０Ｎおよび強力なマグネット６３０Ｓを用いることで、基板６６０の上面近傍においても強い磁場を発生させることができる。具体的には、基板６６０の上面における水平磁場の強度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
なお、水平磁場の強度の測定は、垂直磁場の強度が０Ｇのときの値を測定すればよい。
成膜室６０１における磁場の強度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物を成膜することができる。また、得られる酸化物は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物となる。
図１５（Ｂ）に、マグネットユニット６３０の上面図を示す。マグネットユニット６３０は、円形または略円形のマグネット６３０Ｎと、円形または略円形のマグネット６３０Ｓと、がマグネットホルダ６３２に固定されている。そして、マグネットユニット６３０を、マグネットユニット６３０の上面における中央または略中央の法線ベクトルを回転軸として回転させることができる。例えば、マグネットユニット６３０を、０．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換えてもよい。）で回転させればよい。
したがって、ターゲット６００上の磁場の強い領域は、マグネットユニット６３０の回転とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット６００のスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定の箇所となる場合、ターゲット６００の特定の領域のみが使用されることになる。一方、図１５（Ｂ）に示すようにマグネットユニット６３０を回転させることで、ターゲット６００と基板６６０との間に、プラズマ６４０が生じるため、ターゲット６００を均一に使用することができる。また、マグネットユニット６３０を回転させることによって、均一な厚さおよび均一な質を有する膜を成膜することができる。
また、マグネットユニット６３０を回転させることにより、基板６６０の上面における磁力線の向きも変化させることができる。
なお、ここではマグネットユニット６３０を回転させる例を示したが、本発明の一態様はこれに限定されるものではない。例えば、マグネットユニット６３０を上下または／および左右に揺動させても構わない。例えば、マグネットユニット６３０を、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。または、ターゲット６００を回転または移動させても構わない。例えば、ターゲット６００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または揺動させればよい。または、基板６６０を回転させることで、相対的に基板６６０の上面における磁力線の向きを変化させても構わない。または、これらの組み合わせても構わない。
成膜室６０１は、バッキングプレート６１０の内部または下部などに水路を有してもよい。そして、水路に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット６００の温度の上昇による放電異常や、部材の変形による成膜室６０１の損傷などを抑制することができる。このとき、バッキングプレート６１０とターゲット６００とをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ６２０とバッキングプレート６１０との間にガスケットを有すると、成膜室６０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
マグネットユニット６３０において、マグネット６３０Ｎとマグネット６３０Ｓとは、それぞれターゲット６００側に異なる極を向けて配置されている。ここでは、マグネット６３０Ｎをターゲット６００側がＮ極となるように配置し、マグネット６３０Ｓをターゲット６００側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット６３０におけるマグネットおよび極の配置は、この配置に限定されるものではない。また、図１５（Ａ）の配置に限定されるものでもない。
成膜時、ターゲットホルダ６２０に接続する端子Ｖ１に印加される電位Ｖ１は、例えば、基板ホルダ６７０に接続する端子Ｖ２に印加される電位Ｖ２よりも低い電位である。また、基板ホルダ６７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位である。また、マグネットホルダ６３２に接続する端子Ｖ３に印加される電位Ｖ３は、例えば、接地電位である。なお、端子Ｖ１、端子Ｖ２および端子Ｖ３に印加される電位は上記の電位に限定されない。また、ターゲットホルダ６２０、基板ホルダ６７０、マグネットホルダ６３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ６７０が電気的に浮いていても構わない。なお、図１５（Ａ）では、ターゲットホルダ６２０に接続する端子Ｖ１に電位Ｖ１を印加する、いわゆるＤＣスパッタリング法の例を示したが、本発明の一態様は、これに限定されない。例えば、ターゲットホルダ６２０に、周波数が１３．５６ＭＨｚまたは２７．１２ＭＨｚなどの高周波電源を接続する、いわゆるＲＦスパッタリング法を用いても構わない。
また、図１５（Ａ）では、バッキングプレート６１０およびターゲットホルダ６２０と、マグネットユニット６３０およびマグネットホルダ６３２と、が電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート６１０およびターゲットホルダ６２０と、マグネットユニット６３０およびマグネットホルダ６３２と、が電気的に接続されており、等電位となっていても構わない。
また、得られる酸化物の結晶性をさらに高めるために、基板６６０の温度を高くしても構わない。基板６６０の温度を高くすることで、基板６６０の上面におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物を成膜することができる。なお、基板６６０の温度は、例えば、１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは１７０℃以上３５０℃以下とすればよい。
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物が成膜されやすいため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好ましくは１５体積％以下とすればよい。
また、ターゲット６００と基板６６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット６００と基板６６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板６６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット６００と基板６６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板６６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板６６０へのダメージを小さくすることができる場合がある。
図１６（Ａ）に、図１５（Ａ）とは異なる成膜室の例を示す。
図１６（Ａ）に示す成膜室６０１は、ターゲットホルダ６２０ａと、ターゲットホルダ６２０ｂと、バッキングプレート６１０ａと、バッキングプレート６１０ｂと、ターゲット６００ａと、ターゲット６００ｂと、マグネットユニット６３０ａと、マグネットユニット６３０ｂと、部材６４２と、基板ホルダ６７０と、を有する。なお、ターゲット６００ａは、バッキングプレート６１０ａ上に配置される。また、バッキングプレート６１０ａは、ターゲットホルダ６２０ａ上に配置される。また、マグネットユニット６３０ａは、バッキングプレート６１０ａを介してターゲット６００ａ下に配置される。また、ターゲット６００ｂは、バッキングプレート６１０ｂ上に配置される。また、バッキングプレート６１０ｂは、ターゲットホルダ６２０ｂ上に配置される。また、マグネットユニット６３０ｂは、バッキングプレート６１０ｂを介してターゲット６００ｂ下に配置される。
マグネットユニット６３０ａは、マグネット６３０Ｎ１と、マグネット６３０Ｎ２と、マグネット６３０Ｓと、マグネットホルダ６３２と、を有する。なお、マグネットユニット６３０ａにおいて、マグネット６３０Ｎ１、マグネット６３０Ｎ２およびマグネット６３０Ｓは、マグネットホルダ６３２上に配置される。また、マグネット６３０Ｎ１およびマグネット６３０Ｎ２は、マグネット６３０Ｓと間隔を空けて配置される。なお、マグネットユニット６３０ｂは、マグネットユニット６３０ａと同様の構造を有する。なお、成膜室６０１に基板６６０を搬入する場合、基板６６０は基板ホルダ６７０上に配置される。
ターゲット６００ａ、バッキングプレート６１０ａおよびターゲットホルダ６２０ａと、ターゲット６００ｂ、バッキングプレート６１０ｂおよびターゲットホルダ６２０ｂと、は部材６４２によって離間されている。なお、部材６４２は絶縁体であることが好ましい。ただし、部材６４２が導電体または半導体であっても構わない。また、部材６４２が、導電体または半導体の表面を絶縁体で覆ったものであっても構わない。
ターゲットホルダ６２０ａとバッキングプレート６１０ａとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ６２０ａは、バッキングプレート６１０ａを介してターゲット６００ａを支持する機能を有する。また、ターゲットホルダ６２０ｂとバッキングプレート６１０ｂとは、ネジ（ボルトなど）を用いて固定されており、等電位となる。また、ターゲットホルダ６２０ｂは、バッキングプレート６１０ｂを介してターゲット６００ｂを支持する機能を有する。
バッキングプレート６１０ａは、ターゲット６００ａを固定する機能を有する。また、バッキングプレート６１０ｂは、ターゲット６００ｂを固定する機能を有する。
図１６（Ａ）に、マグネットユニット６３０ａによって形成される磁力線６８０ａおよび磁力線６８０ｂを示す。
磁力線６８０ａは、ターゲット６００ａの上面近傍における水平磁場を形成する磁力線の一つである。ターゲット６００ａの上面近傍は、例えば、ターゲット６００ａから垂直距離が０ｍｍ以上１０ｍｍ以下、特に０ｍｍ以上５ｍｍ以下の領域である。
磁力線６８０ｂは、マグネットユニット６３０ａの上面から、垂直距離ｄにおける水平磁場を形成する磁力線の一つである。垂直距離ｄは、例えば、０ｍｍ以上２０ｍｍ以下または５ｍｍ以上１５ｍｍ以下である。
このとき、強力なマグネット６３０Ｎ１、マグネット６３０Ｎ２および強力なマグネット６３０Ｓを用いることで、基板６６０の上面近傍においても強い磁場を発生させることができる。具体的には、基板６６０の上面における水平磁場の強度を１０Ｇ以上１００Ｇ以下、好ましくは１５Ｇ以上６０Ｇ以下、さらに好ましくは２０Ｇ以上４０Ｇ以下とすることができる。
成膜室６０１における磁場の強度を上述の範囲とすることで、密度が高く、結晶性の高い酸化物を成膜することができる。また、得られる酸化物は、複数種の結晶相を含むことが少なく、ほとんど単一の結晶相を含む酸化物となる。
なお、マグネットユニット６３０ｂもマグネットユニット６３０ａと同様の磁力線が形成される。
図１６（Ｂ）に、マグネットユニット６３０ａおよびマグネットユニット６３０ｂの上面図を示す。マグネットユニット６３０ａは、長方形または略長方形のマグネット６３０Ｎ１と、長方形または略長方形のマグネット６３０Ｎ２と、長方形または略長方形のマグネット６３０Ｓと、がマグネットホルダ６３２に固定されていることわかる。そして、マグネットユニット６３０ａを、図１６（Ｂ）に示すように左右に揺動させることができる。例えば、マグネットユニット６３０ａを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
したがって、ターゲット６００ａ上の磁場の強い領域は、マグネットユニット６３０ａの揺動とともに変化する。磁場の強い領域は高密度プラズマ領域となるため、その近傍においてターゲット６００ａのスパッタリング現象が起こりやすい。例えば、磁場の強い領域が特定の箇所となる場合、ターゲット６００ａの特定の領域のみが使用されることになる。一方、図１６（Ｂ）に示すようにマグネットユニット６３０ａを揺動させることで、ターゲット６００ａと基板６６０との間に、プラズマ６４０が生じるため、ターゲット６００ａを均一に使用することができる。また、マグネットユニット６３０ａを揺動させることによって、均一な厚さ、質を有する膜を成膜することができる。
また、マグネットユニット６３０ａを揺動させることにより、基板６６０の上面における磁力線の状態も変化させることができる。これは、マグネットユニット６３０ｂにおいても同様である。
なお、ここではマグネットユニット６３０ａおよびマグネットユニット６３０ｂを揺動させる例を示したが、本発明の一態様はこれに限定されるものではない。例えば、マグネットユニット６３０ａおよびマグネットユニット６３０ｂを回転させても構わない。例えば、マグネットユニット６３０ａおよびマグネットユニット６３０ｂを、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転させればよい。または、ターゲット６００を回転または移動させても構わない。例えば、ターゲット６００を、０．１Ｈｚ以上１ｋＨｚ以下のビートで回転または揺動させればよい。または、基板６６０を回転させることで、相対的に基板６６０の上面における磁力線の状態を変化させることができる。または、これらを組み合わせても構わない。
成膜室６０１は、バッキングプレート６１０ａおよびバッキングプレート６１０ｂの内部または下部などに水路を有してもよい。そして、水路に流体（空気、窒素、希ガス、水、オイルなど）を流すことで、スパッタ時にターゲット６００ａおよびターゲット６００ｂの温度の上昇による放電異常や、部材の変形による成膜室６０１の損傷などを抑制することができる。このとき、バッキングプレート６１０ａとターゲット６００ａとをボンディング材を介して密着させると、冷却性能が高まるため好ましい。また、バッキングプレート６１０ｂとターゲット６００ｂとをボンディング材を介して密着させると、冷却性能が高まるため好ましい。
なお、ターゲットホルダ６２０ａとバッキングプレート６１０ａとの間にガスケットを有すると、成膜室６０１内に外部や水路などから不純物が混入しにくくなるため好ましい。また、ターゲットホルダ６２０ｂとバッキングプレート６１０ｂとの間にガスケットを有すると、成膜室６０１内に外部や水路などから不純物が混入しにくくなるため好ましい。
マグネットユニット６３０ａにおいて、マグネット６３０Ｎ１およびマグネット６３０Ｎ２とマグネット６３０Ｓとはそれぞれターゲット６００ａ側に異なる極を向けて配置されている。ここでは、マグネット６３０Ｎ１およびマグネット６３０Ｎ２をターゲット６００ａ側がＮ極となるように配置し、マグネット６３０Ｓをターゲット６００ａ側がＳ極となるように配置する場合について説明する。ただし、マグネットユニット６３０ａにおけるマグネットおよび極の配置は、この配置に限定されるものではない。また、図１６（Ａ）の配置に限定されるものでもない。これは、マグネットユニット６３０ｂについても同様である。
成膜時、ターゲットホルダ６２０ａに接続する端子Ｖ１と、ターゲットホルダ６２０ｂに接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加すればよい。また、基板ホルダ６７０に接続する端子Ｖ２に印加される電位Ｖ２は、例えば、接地電位である。また、マグネットホルダ６３２に接続する端子Ｖ３に印加される電位Ｖ３は、例えば、接地電位である。なお、端子Ｖ１、端子Ｖ２、端子Ｖ３および端子Ｖ４に印加される電位は上記の電位に限定されない。また、ターゲットホルダ６２０ａ、ターゲットホルダ６２０ｂ、基板ホルダ６７０、マグネットホルダ６３２の全てに電位が印加されなくても構わない。例えば、基板ホルダ６７０が電気的に浮いていても構わない。なお、図１６（Ａ）では、ターゲットホルダ６２０ａに接続する端子Ｖ１と、ターゲットホルダ６２０ｂに接続する端子Ｖ４と、の間で、交互に高低が入れ替わる電位を印加する、いわゆるＡＣスパッタリング法の例を示したが、本発明の一態様は、これに限定されない。
また、図１６（Ａ）では、バッキングプレート６１０ａおよびターゲットホルダ６２０ａと、マグネットユニット６３０ａおよびマグネットホルダ６３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート６１０ａおよびターゲットホルダ６２０ａと、マグネットユニット６３０ａおよびマグネットホルダ６３２と、が電気的に接続されており、等電位となっていても構わない。また、バッキングプレート６１０ｂおよびターゲットホルダ６２０ｂと、マグネットユニット６３０ｂおよびマグネットホルダ６３２と、は電気的に接続されない例を示したが、これに限定されない。例えば、バッキングプレート６１０ａおよびターゲットホルダ６２０ｂと、マグネットユニット６３０ｂおよびマグネットホルダ６３２と、が電気的に接続されており、等電位となっていても構わない。
また、得られる酸化物の結晶性をさらに高めるために、基板６６０の温度を高くしても構わない。基板６６０の温度を高くすることで、基板６６０の上面におけるスパッタ粒子のマイグレーションを助長させることができる。したがって、より密度が高く、より結晶性の高い酸化物を成膜することができる。なお、基板６６０の温度は、例えば、１００℃以上４５０℃以下、好ましくは１５０℃以上４００℃以下、さらに好ましくは１７０℃以上３５０℃以下とすればよい。
また、成膜ガス中の酸素分圧が高すぎると、複数種の結晶相を含む酸化物が成膜されやすいため、成膜ガスはアルゴンなどの希ガス（ほかにヘリウム、ネオン、クリプトン、キセノンなど）と酸素との混合ガスを用いると好ましい。例えば、全体に占める酸素の割合を５０体積％未満、好ましくは３３体積％以下、さらに好ましくは２０体積％以下、より好ましくは１５体積％以下とすればよい。
また、ターゲット６００ａと基板６６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット６００ａと基板６６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板６６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット６００ａと基板６６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板６６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板６６０へのダメージを小さくすることができる場合がある。
また、ターゲット６００ｂと基板６６０との垂直距離を、１０ｍｍ以上６００ｍｍ以下、好ましくは２０ｍｍ以上４００ｍｍ以下、さらに好ましくは３０ｍｍ以上２００ｍｍ以下、より好ましくは４０ｍｍ以上１００ｍｍ以下とする。ターゲット６００ｂと基板６６０との垂直距離を上述の範囲まで近くすることで、スパッタ粒子が、基板６６０に到達するまでの間におけるエネルギーの低下を抑制できる場合がある。また、ターゲット６００ｂと基板６６０との垂直距離を上述の範囲まで遠くすることで、スパッタ粒子の基板６６０への入射方向を垂直に近づけることができるため、スパッタ粒子の衝突による基板６６０へのダメージを小さくすることができる場合がある。
図１７（Ａ）に、図１５（Ａ）および図１６（Ａ）とは異なる成膜室の断面図の例を示す。図１７（Ａ）は、対向ターゲット式スパッタリング装置である。
図１７（Ａ）は、スパッタリング装置における成膜室の断面模式図である。図１７（Ａ）に示す成膜室は、ターゲット６００ａおよびターゲット６００ｂと、ターゲット６００ａおよびターゲット６００ｂをそれぞれ保持するバッキングプレート６１０ａおよびバッキングプレート６１０ｂと、バッキングプレート６１０ａおよびバッキングプレート６１０ｂを介してターゲット６００ａおよびターゲット６００ｂの背面にそれぞれ配置されるマグネットユニット６３０ａおよびマグネットユニット６３０ｂと、を有する。また、基板ホルダ６７０は、ターゲット６００ａおよびターゲット６００ｂの間に配置される。基板ホルダ６７０は、ターゲット６００ａとターゲット６００ｂとが向かい合っている間の領域（ターゲット間領域ともいう。）の上側に配置される。なお、成膜室に基板６６０を入れる場合、基板６６０は基板ホルダ６７０によって固定される。
また、図１７（Ａ）に示すように、基板ホルダ６７０は、ターゲット間領域の上側に配置されるが、下側に配置されても構わない。また、下側および上側に配置されても構わない。下側および上側に基板ホルダ６７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。
また、図１７（Ａ）に示すように、バッキングプレート６１０ａおよびバッキングプレート６１０ｂには、電位を印加するための電源６９０および電源６９１が接続されている。バッキングプレート６１０ａに接続する電源６９０と、バッキングプレート６１０ｂに接続する電源６９１と、の間で、交互に電位の高低が入れ替わる電位を印加する、いわゆるＡＣ電源を用いると好ましい。また、図１７（Ａ）に示す電源６９０および電源６９１はＡＣ電源を用いた例を示しているが、これに限られない。例えば、電源６９０および電源６９１としてＲＦ電源、ＤＣ電源などを用いてもよい。または、電源６９０と電源６９１とで、異なる種類の電源を用いてもよい。
また、基板ホルダ６７０はＧＮＤに接続されていることが好ましい。また、基板ホルダ６７０はフローティングの状態であってもよい。
図１７（Ｂ）および図１７（Ｃ）は、図１７（Ａ）の一点鎖線Ａ−Ｂ間におけるプラズマ６４０の電位分布を示している。図１７（Ｂ）に示す電位分布は、バッキングプレート６１０ａに高電位を印加し、バッキングプレート６１０ｂに低電位を印加した状態を示す。即ち、ターゲット６００ｂに向けて陽イオンが加速される。図１７（Ｃ）に示す電位分布は、バッキングプレート６１０ａに低電位を印加し、バッキングプレート６１０ｂに高電位を印加した状態を示す。即ち、ターゲット６００ａに向けて陽イオンが加速される。図１７（Ｂ）と、図１７（Ｃ）と、の状態を交互に入れ替わるようにして成膜することができる。
図１７（Ａ）に示す構成は、ターゲット６００ａとターゲット６００ｂとが平行に向かい合って配置されている。また、マグネットユニット６３０ａとマグネットユニット６３０ｂとが、マグネットの異なる極を向かい合わせるように配置されている。このとき、磁力線は、マグネットユニット６３０ｂからマグネットユニット６３０ａに向かう。そのため、成膜時には、マグネットユニット６３０ａとマグネットユニット６３０ｂとで形成される磁場にプラズマ６４０が閉じ込められる。よって、基板ホルダ６７０および基板６６０は、プラズマ６４０の外側に位置する。基板６６０がプラズマ６４０の高電界領域に曝されないため、プラズマ６４０による損傷を低減させることができる。
対向ターゲット式スパッタリング装置は、高真空であってもプラズマを安定に生成することができる。例えば、０．００５Ｐａ以上０．０９Ｐａ以下でも成膜が可能である。そのため、成膜時に混入する不純物の濃度を低減することができる。
対向ターゲット式スパッタリング装置を用いることによって、高真空での成膜が可能となるため、またプラズマによる損傷の少ない成膜が可能となるため、基板６６０の温度が低い場合でも結晶性の高い膜を成膜することができる。例えば、基板６６０の温度が、１０℃以上１００℃未満であっても結晶性の高い膜を成膜することができる。
図１８（Ａ）に示す構成は、ターゲット６００ａとターゲット６００ｂとが平行ではなく、傾いた状態で向かい合って（Ｖ字状に）配置されている点が図１７（Ａ）に示した構成と異なる。よって、ターゲットの配置以外については、図１７（Ａ）の説明を参照する。また、マグネットユニット６３０ａとマグネットユニット６３０ｂとが異なる極が向かい合うように配置されている。基板ホルダ６７０および基板６６０は、ターゲット間領域の上に配置される。ターゲット６００ａおよびターゲット６００ｂを、図１８（Ａ）に示すような配置とすることで、基板６６０に到達するスパッタ粒子の割合が高くなるため、堆積速度を高くすることができる。
図１８（Ｂ）に、対向ターゲット式スパッタリング装置の別の例を示す。
図１８（Ｂ）は、対向ターゲット式スパッタリング装置における成膜室の断面模式図である。図１７（Ａ）に示す成膜室とは異なり、ターゲットシールド６２２およびターゲットシールド６２３が設けられている。また、バッキングプレート６１０ａおよびバッキングプレート６１０ｂと接続する電源６９１を有する。基板ホルダ６７０は、ターゲット間領域の上側に配置される。これにより、基板６６０がプラズマ６４０の高電界領域に曝されないため、プラズマ６４０による損傷を低減させることができる。
また、図１８（Ｂ）に示すように、基板ホルダ６７０は、ターゲット間領域の上側に配置されるが、下側に配置されても構わない。また、下側および上側に配置されても構わない。下側および上側に基板ホルダ６７０を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。
また、図１８（Ｂ）に示すように、ターゲットシールド６２２およびターゲットシールド６２３は、ＧＮＤに接続されている。つまり、電源６９１の電位が与えられたバッキングプレート６１０ａおよびバッキングプレート６１０ｂと、ＧＮＤが与えられたターゲットシールド６２２およびターゲットシールド６２３と、の間に印加される電位差によって、プラズマ６４０が形成される。
以上に示した対向ターゲット式スパッタリング装置は、プラズマがターゲット間の磁場に閉じこめられるため、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによって、基板へのスパッタ粒子の入射角度を浅くすることができるため、堆積される膜の段差被覆性を高めることができる。また、高真空における成膜が可能であるため、膜に混入する不純物の濃度を低減することができる。
なお、成膜室に、平行平板型スパッタリング装置、イオンビームスパッタリング装置を適用しても構わない。
＜成膜装置＞
以下では、本発明の一態様に係るスパッタリング用ターゲットを設置することが可能な成膜室を有する成膜装置について説明する。
まずは、成膜時などに膜中に不純物の混入が少ない成膜装置の構成について図１９および図２０を用いて説明する。
図１９は、枚葉式マルチチャンバーの成膜装置２７００の上面図を模式的に示している。成膜装置２７００は、基板を収容するカセットポート２７６１と、基板のアライメントを行うアライメントポート２７６２と、を備える大気側基板供給室２７０１と、大気側基板供給室２７０１から、基板を搬送する大気側基板搬送室２７０２と、基板の搬入を行い、かつ室内の圧力を大気圧から減圧、または減圧から大気圧へ切り替えるロードロック室２７０３ａと、基板の搬出を行い、かつ室内の圧力を減圧から大気圧、または大気圧から減圧へ切り替えるアンロードロック室２７０３ｂと、真空中の基板の搬送を行う搬送室２７０４と、基板の加熱を行う基板加熱室２７０５と、ターゲットが配置され成膜を行う成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと、を有する。なお、成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃは、上述した成膜室の構成を参酌することができる。
また、大気側基板搬送室２７０２は、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂと接続され、ロードロック室２７０３ａおよびアンロードロック室２７０３ｂは、搬送室２７０４と接続され、搬送室２７０４は、基板加熱室２７０５、成膜室２７０６ａ、成膜室２７０６ｂおよび成膜室２７０６ｃと接続する。
なお、各室の接続部にはゲートバルブ２７６４が設けられており、大気側基板供給室２７０１と、大気側基板搬送室２７０２を除き、各室を独立して真空状態に保持することができる。また、大気側基板搬送室２７０２および搬送室２７０４は、搬送ロボット２７６３を有し、基板を搬送することができる。
また、基板加熱室２７０５は、プラズマ処理室を兼ねると好ましい。成膜装置２７００は、処理と処理の間で基板を大気暴露することなく搬送することが可能なため、基板に不純物が吸着することを抑制できる。また、成膜や熱処理などの順番を自由に構築することができる。なお、搬送室、成膜室、ロードロック室、アンロードロック室および基板加熱室は、上述の数に限定されず、設置スペースやプロセス条件に合わせて、適宜最適な数を設けることができる。
次に、図１９に示す成膜装置２７００の一点鎖線Ｘ１−Ｘ２、一点鎖線Ｙ１−Ｙ２、および一点鎖線Ｙ２−Ｙ３に相当する断面を図２０に示す。
図２０（Ａ）は、基板加熱室２７０５と、搬送室２７０４の断面を示しており、基板加熱室２７０５は、基板を収容することができる複数の加熱ステージ２７６５を有している。なお、基板加熱室２７０５は、バルブを介して真空ポンプ２７７０と接続されている。真空ポンプ２７７０としては、例えば、ドライポンプ、およびメカニカルブースターポンプ等を用いることができる。
また、基板加熱室２７０５に用いることのできる加熱機構としては、例えば、抵抗発熱体などを用いて加熱する加熱機構としてもよい。または、加熱されたガスなどの媒体からの熱伝導または熱輻射によって、加熱する加熱機構としてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）などのＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を用いることができる。ＬＲＴＡは、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する。ＧＲＴＡは、高温のガスを用いて熱処理を行う。ガスとしては、不活性ガスが用いられる。
また、基板加熱室２７０５は、マスフローコントローラ２７８０を介して、精製機２７８１と接続される。なお、マスフローコントローラ２７８０および精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。基板加熱室２７０５に導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
搬送室２７０４は、搬送ロボット２７６３を有している。搬送ロボット２７６３は、各室へ基板を搬送することができる。また、搬送室２７０４は、バルブを介して真空ポンプ２７７０と、クライオポンプ２７７１と、接続されている。このような構成とすることで、搬送室２７０４は、大気圧から低真空または中真空（０．１から数百Ｐａ程度）まで真空ポンプ２７７０を用いて排気され、バルブを切り替えて中真空から高真空または超高真空（０．１Ｐａから１×１０−７Ｐａ）まではクライオポンプ２７７１を用いて排気される。
また、例えば、クライオポンプ２７７１は、搬送室２７０４に対して２台以上並列に接続してもよい。このような構成とすることで、１台のクライオポンプがリジェネ中であっても、残りのクライオポンプを使って排気することが可能となる。なお、上述したリジェネとは、クライオポンプ内にため込まれた分子（または原子）を放出する処理をいう。クライオポンプは、分子（または原子）をため込みすぎると排気能力が低下してくるため、定期的にリジェネが行われる。
図２０（Ｂ）は、成膜室２７０６ｂと、搬送室２７０４と、ロードロック室２７０３ａの断面を示している。
ここで、図２０（Ｂ）を用いて、成膜室（スパッタリング室）の詳細について説明する。図２０（Ｂ）に示す成膜室２７０６ｂは、ターゲット２７６６ａと、ターゲット２７６６ｂと、ターゲットシールド２７６７ａと、ターゲットシールド２７６７ｂと、マグネットユニット２７９０ａと、マグネットユニット２７９０ｂと、基板ホルダ２７６８と、電源２７９１と、を有する。図示しないが、ターゲット２７６６ａおよびターゲット２７６６ｂは、それぞれバッキングプレートを介してターゲットホルダに固定される。また、ターゲット２７６６ａおよびターゲット２７６６ｂには、電源２７９１が電気的に接続されている。マグネットユニット２７９０ａおよびマグネットユニット２７９０ｂは、それぞれターゲット２７６６ａおよびターゲット２７６６ｂの背面に配置される。ターゲットシールド２７６７ａおよびターゲットシールド２７６７ｂは、それぞれターゲット２７６６ａおよびターゲット２７６６ｂの端部を囲うように配置される。なお、ここでは基板ホルダ２７６８には、基板２７６９が支持されている。基板ホルダ２７６８は、可変部材２７８４を介して成膜室２７０６ｂに固定される。可変部材２７８４によって、基板ホルダ２７６８を移動させることができる。基板ホルダ２７６８は、ターゲット２７６６ａとターゲット２７６６ｂとの間の領域（ターゲット間領域ともいう。）の上側に配置される。例えば、基板２７６９を支持した基板ホルダ２７６８をターゲット間領域の上側に配置することによって、プラズマによる損傷を低減させることができる。また、基板ホルダ２７６８は、図示しないが、基板２７６９を保持する基板保持機構や、基板２７６９を背面から加熱するヒーター等を備えていてもよい。
また、図２０（Ｂ）に示すように、基板ホルダ２７６８は、ターゲット間領域の上側に配置されるが、下側に配置されても構わない。また、下側および上側に配置されても構わない。下側および上側に基板ホルダ２７６８を配置することにより、二以上の基板を同時に成膜することができるため、生産性を高めることができる。
また、ターゲットシールド２７６７によって、ターゲット２７６６からスパッタリングされる粒子が不要な領域に堆積することを抑制できる。ターゲットシールド２７６７は、累積されたスパッタ粒子が剥離しないように、加工することが望ましい。例えば、表面粗さを増加させるブラスト処理、またはターゲットシールド２７６７の表面に凹凸を設けてもよい。
また、成膜室２７０６ｂは、ガス加熱機構２７８２を介してマスフローコントローラ２７８０と接続され、ガス加熱機構２７８２はマスフローコントローラ２７８０を介して精製機２７８１と接続される。ガス加熱機構２７８２により、成膜室２７０６ｂに導入されるガスを４０℃以上４００℃以下に加熱することができる。なお、ガス加熱機構２７８２、マスフローコントローラ２７８０、および精製機２７８１は、ガス種の数だけ設けられるが、理解を容易にするため一つのみを示す。成膜室２７０６ｂに導入されるガスは、露点が−８０℃以下、好ましくは−１００℃以下であるガスを用いることができ、例えば、酸素ガス、窒素ガス、および希ガス（アルゴンガスなど）を用いる。
なお、ガスの導入口の直前に精製機を設ける場合、精製機から成膜室２７０６ｂまでの配管の長さを１０ｍ以下、好ましくは５ｍ以下、さらに好ましくは１ｍ以下とする。配管の長さを１０ｍ以下、５ｍ以下または１ｍ以下とすることで、配管からの放出ガスの影響を長さに応じて低減できる。さらに、ガスの配管には、フッ化鉄、酸化アルミニウム、酸化クロムなどで内部が被覆された金属配管を用いるとよい。前述の配管は、例えばＳＵＳ３１６Ｌ−ＥＰ配管と比べ、不純物を含むガスの放出量が少なく、ガスへの不純物の入り込みを低減できる。また、配管の継手には、高性能超小型メタルガスケット継手（ＵＰＧ継手）を用いるとよい。また、配管を全て金属で構成することで、樹脂等を用いた場合と比べ、生じる放出ガスおよび外部リークの影響を低減できて好ましい。
また、成膜室２７０６ｂは、バルブを介してターボ分子ポンプ２７７２および真空ポンプ２７７０と接続される。
また、成膜室２７０６ｂは、クライオトラップ２７５１が設けられる。
クライオトラップ２７５１は、水などの比較的融点の高い分子（または原子）を吸着することができる機構である。ターボ分子ポンプ２７７２は大きいサイズの分子（または原子）を安定して排気し、かつメンテナンスの頻度が低いため、生産性に優れる一方、水素や水の排気能力が低い。そこで、水などに対する排気能力を高めるため、クライオトラップ２７５１が成膜室２７０６ｂに接続された構成としている。クライオトラップ２７５１の冷凍機の温度は１００Ｋ以下、好ましくは８０Ｋ以下とする。また、クライオトラップ２７５１が複数の冷凍機を有する場合、冷凍機ごとに温度を変えると、効率的に排気することが可能となるため好ましい。例えば、１段目の冷凍機の温度を１００Ｋ以下とし、２段目の冷凍機の温度を２０Ｋ以下とすればよい。なお、クライオトラップに替えて、チタンサブリメーションポンプを用いることで、さらに高真空とすることができる場合がある。また、クライオポンプやターボ分子ポンプに替えてイオンポンプを用いることでもさらに高真空とすることができる場合がある。
なお、成膜室２７０６ｂの排気方法は、これに限定されず、先の搬送室２７０４に示す排気方法（クライオポンプと真空ポンプとの排気方法）と同様の構成としてもよい。もちろん、搬送室２７０４の排気方法を成膜室２７０６ｂと同様の構成（ターボ分子ポンプと真空ポンプとの排気方法）としてもよい。
なお、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂの背圧（全圧）、ならびに各気体分子（原子）の分圧は、以下の通りとすると好ましい。とくに、形成される膜中に不純物が混入され得る可能性があるので、成膜室２７０６ｂの背圧、ならびに各気体分子（原子）の分圧には注意する必要がある。
上述した各室の背圧（全圧）は、１×１０−４Ｐａ以下、好ましくは３×１０−５Ｐａ以下、さらに好ましくは１×１０−５Ｐａ以下である。上述した各室の質量電荷比（ｍ／ｚ）が１８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが２８である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。また、上述した各室のｍ／ｚが４４である気体分子（原子）の分圧は、３×１０−５Ｐａ以下、好ましくは１×１０−５Ｐａ以下、さらに好ましくは３×１０−６Ｐａ以下である。
なお、真空チャンバー内の全圧および分圧は、質量分析計を用いて測定することができる。例えば、株式会社アルバック製四重極形質量分析計（Ｑ−ｍａｓｓともいう。）Ｑｕｌｅｅ ＣＧＭ−０５１を用いればよい。
また、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂは、外部リークまたは内部リークが少ない構成とすることが望ましい。
例えば、上述した搬送室２７０４、基板加熱室２７０５、および成膜室２７０６ｂのリークレートは、３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが１８である気体分子（原子）のリークレートが１×１０−７Ｐａ・ｍ３／ｓ以下、好ましくは３×１０−８Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが２８である気体分子（原子）のリークレートが１×１０−５Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。また、ｍ／ｚが４４である気体分子（原子）のリークレートが３×１０−６Ｐａ・ｍ３／ｓ以下、好ましくは１×１０−６Ｐａ・ｍ３／ｓ以下である。
なお、リークレートに関しては、前述の質量分析計を用いて測定した全圧および分圧から導出すればよい。
リークレートは、外部リークおよび内部リークに依存する。外部リークは、微小な穴やシール不良などによって真空系外から気体が流入することである。内部リークは、真空系内のバルブなどの仕切りからの漏れや内部の部材からの放出ガスに起因する。リークレートを上述の数値以下とするために、外部リークおよび内部リークの両面から対策をとる必要がある。
例えば、成膜室２７０６ｂの開閉部分はメタルガスケットでシールするとよい。メタルガスケットは、フッ化鉄、酸化アルミニウム、または酸化クロムによって被覆された金属を用いると好ましい。メタルガスケットはＯリングと比べ密着性が高く、外部リークを低減できる。また、フッ化鉄、酸化アルミニウム、酸化クロムなどによって被覆された金属の不動態を用いることで、メタルガスケットから放出される不純物を含む放出ガスが抑制され、内部リークを低減することができる。
また、成膜装置２７００を構成する部材として、不純物を含む放出ガスの少ないアルミニウム、クロム、チタン、ジルコニウム、ニッケルまたはバナジウムを用いる。また、前述の部材を鉄、クロムおよびニッケルなどを含む合金に被覆して用いてもよい。鉄、クロムおよびニッケルなどを含む合金は、剛性があり、熱に強く、また加工に適している。ここで、表面積を小さくするために部材の表面凹凸を研磨などによって低減しておくと、放出ガスを低減できる。
または、前述の成膜装置２７００の部材をフッ化鉄、酸化アルミニウム、酸化クロムなどで被覆してもよい。
成膜装置２７００の部材は、極力金属のみで構成することが好ましく、例えば石英などで構成される覗き窓などを設置する場合も、放出ガスを抑制するために表面をフッ化鉄、酸化アルミニウム、酸化クロムなどで薄く被覆するとよい。
成膜室に存在する吸着物は、内壁などに吸着しているために成膜室の圧力に影響しないが、成膜室を排気した際のガス放出の原因となる。そのため、リークレートと排気速度に相関はないものの、排気能力の高いポンプを用いて、成膜室に存在する吸着物をできる限り脱離し、あらかじめ排気しておくことは重要である。なお、吸着物の脱離を促すために、成膜室をベーキングしてもよい。ベーキングすることで吸着物の脱離速度を１０倍程度大きくすることができる。ベーキングは１００℃以上４５０℃以下で行えばよい。このとき、不活性ガスを成膜室に導入しながら吸着物の除去を行うと、排気するだけでは脱離しにくい水などの脱離速度をさらに大きくすることができる。なお、導入する不活性ガスをベーキングの温度と同程度に加熱することで、吸着物の脱離速度をさらに高めることができる。ここで不活性ガスとして希ガスを用いると好ましい。また、成膜する膜種によっては不活性ガスの代わりに酸素などを用いても構わない。例えば、酸化物を成膜する場合は、主成分である酸素を用いた方が好ましい場合もある。なお、ベーキングは、ランプを用いて行うと好ましい。
または、加熱した希ガスなどの不活性ガスまたは酸素などを導入することで成膜室内の圧力を高め、一定時間経過後に再び成膜室を排気する処理を行うと好ましい。加熱したガスの導入により成膜室内の吸着物を脱離させることができ、成膜室内に存在する不純物を低減することができる。なお、この処理は２回以上３０回以下、好ましくは５回以上１５回以下の範囲で繰り返し行うと効果的である。具体的には、温度が４０℃以上４００℃以下、好ましくは５０℃以上２００℃以下である不活性ガスまたは酸素などを導入することで成膜室内の圧力を０．１Ｐａ以上１０ｋＰａ以下、好ましくは１Ｐａ以上１ｋＰａ以下、さらに好ましくは５Ｐａ以上１００Ｐａ以下とし、圧力を保つ期間を１分以上３００分以下、好ましくは５分以上１２０分以下とすればよい。その後、成膜室を５分以上３００分以下、好ましくは１０分以上１２０分以下の期間排気する。
また、ダミー成膜を行うことでも吸着物の脱離速度をさらに高めることができる。ダミー成膜とは、ダミー基板に対してスパッタリング法などによる成膜を行うことで、ダミー基板および成膜室内壁に膜を堆積させ、成膜室内の不純物および成膜室内壁の吸着物を膜中に閉じこめることをいう。ダミー基板は、放出ガスの少ない基板が好ましい。ダミー成膜を行うことで、後に成膜される膜中の不純物濃度を低減することができる。なお、ダミー成膜はベーキングと同時に行ってもよい。
次に、図２０（Ｂ）に示す搬送室２７０４、およびロードロック室２７０３ａと、図２０（Ｃ）に示す大気側基板搬送室２７０２、および大気側基板供給室２７０１の詳細について以下説明を行う。なお、図２０（Ｃ）は、大気側基板搬送室２７０２、および大気側基板供給室２７０１の断面を示している。
図２０（Ｂ）に示す搬送室２７０４については、図２０（Ａ）に示す搬送室２７０４の記載を参照する。
ロードロック室２７０３ａは、基板受け渡しステージ２７５２を有する。ロードロック室２７０３ａは、減圧状態から大気まで圧力を上昇させ、ロードロック室２７０３ａの圧力が大気圧になった時に、大気側基板搬送室２７０２に設けられている搬送ロボット２７６３から基板受け渡しステージ２７５２に基板を受け取る。その後、ロードロック室２７０３ａを真空引きし、減圧状態としたのち、搬送室２７０４に設けられている搬送ロボット２７６３が基板受け渡しステージ２７５２から基板を受け取る。
また、ロードロック室２７０３ａは、バルブを介して真空ポンプ２７７０、およびクライオポンプ２７７１と接続されている。真空ポンプ２７７０、およびクライオポンプ２７７１の排気系の接続方法は、搬送室２７０４の接続方法を参考とすることで接続できるため、ここでの説明は省略する。なお、図１９に示すアンロードロック室２７０３ｂは、ロードロック室２７０３ａと同様の構成とすることができる。
大気側基板搬送室２７０２は、搬送ロボット２７６３を有する。搬送ロボット２７６３により、カセットポート２７６１とロードロック室２７０３ａとの基板の受け渡しを行うことができる。また、大気側基板搬送室２７０２、および大気側基板供給室２７０１の上方にＨＥＰＡフィルタ（Ｈｉｇｈ Ｅｆｆｉｃｉｅｎｃｙ Ｐａｒｔｉｃｕｌａｔｅ Ａｉｒ Ｆｉｌｔｅｒ）等のゴミまたはパーティクルを清浄化するための機構を設けてもよい。
大気側基板供給室２７０１は、複数のカセットポート２７６１を有する。カセットポート２７６１は、複数の基板を収容することができる。
ターゲットは、表面温度が１００℃以下、好ましくは５０℃以下、さらに好ましくは室温程度（代表的には２５℃）とする。大面積の基板に対応するスパッタリング装置では大面積のターゲットを用いることが多い。ところが、大面積に対応した大きさのターゲットをつなぎ目なく作製することは困難である。現実には複数のターゲットをなるべく隙間のないように並べて大きな形状としているが、どうしても僅かな隙間が生じてしまう。こうした僅かな隙間から、ターゲットの表面温度が高まることで亜鉛などが揮発し、徐々に隙間が広がっていくことがある。隙間が広がると、バッキングプレートや、バッキングプレートとターゲットとの接合に用いているボンディング材の金属がスパッタリングされることがあり、不純物濃度を高める要因となる。したがって、ターゲットは、十分に冷却されていることが好ましい。
具体的には、バッキングプレートとして、高い導電性および高い放熱性を有する金属（具体的には銅）を用いる。また、バッキングプレート内に水路を形成し、水路に十分な量の冷却水を流すことで、効率的にターゲットを冷却できる。
なお、ターゲットが亜鉛を含む場合、酸素ガス雰囲気で成膜することにより、プラズマダメージが軽減され、亜鉛の揮発が起こりにくい酸化物半導体を得ることができる。
上述した成膜装置を用いることで、水素濃度が、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）において、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、窒素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
また、炭素濃度が、ＳＩＭＳにおいて、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下である酸化物半導体を成膜することができる。
不純物および酸素欠損の少ない酸化物半導体は、キャリア密度の低い酸化物半導体である。具体的には、キャリア密度を８×１０１１／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上とすることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。ＣＡＡＣ−ＯＳは、不純物濃度が低く、欠陥準位密度が低い。即ち、安定な特性を有する酸化物半導体であるといえる。
また、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析によるｍ／ｚが２（水素分子など）である気体分子（原子）、ｍ／ｚが１８である気体分子（原子）、ｍ／ｚが２８である気体分子（原子）およびｍ／ｚが４４である気体分子（原子）の放出量が、それぞれ１×１０１９個／ｃｍ３以下、好ましくは１×１０１８個／ｃｍ３以下である酸化物半導体を成膜することができる。
以上の成膜装置を用いることで、酸化物半導体への不純物の混入を抑制できる。さらには、以上の成膜装置を用いて、酸化物半導体に接する膜を成膜することで、酸化物半導体に接する膜から酸化物半導体へ不純物が混入することを抑制できる。
＜ＣＡＡＣ−ＯＳ＞
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ナノクラスターともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳをＸ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）によって解析した場合について説明する。例えば、空間群Ｒ−３ｍに分類されるＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、図２１（Ａ）に示すように回折角（２θ）が３１°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳでは、結晶がｃ軸配向性を有し、ｃ軸がＣＡＡＣ−ＯＳの膜を形成する面（被形成面ともいう。）、または上面に略垂直な方向を向いていることが確認できる。なお、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、空間群Ｆｄ−３ｍに分類される結晶構造に起因する。そのため、ＣＡＡＣ−ＯＳは、該ピークを示さないことが好ましい。
一方、ＣＡＡＣ−ＯＳに対し、被形成面に平行な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による構造解析を行うと、２θが５６°近傍にピークが現れる。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。そして、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行っても、図２１（Ｂ）に示すように明瞭なピークは現れない。一方、単結晶ＩｎＧａＺｎＯ４に対し、２θを５６°近傍に固定してφスキャンした場合、図２１（Ｃ）に示すように（１１０）面と等価な結晶面に帰属されるピークが６本観察される。したがって、ＸＲＤを用いた構造解析から、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸の配向が不規則であることが確認できる。
次に、電子回折によって解析したＣＡＡＣ−ＯＳについて説明する。例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、ＣＡＡＣ−ＯＳの被形成面に平行にプローブ径が３００ｎｍの電子線を入射させると、図２１（Ｄ）に示すような回折パターン（制限視野電子回折パターンともいう。）が現れる場合がある。この回折パターンには、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる。したがって、電子回折によっても、ＣＡＡＣ−ＯＳに含まれるナノクラスターがｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させたときの回折パターンを図２１（Ｅ）に示す。図２１（Ｅ）より、リング状の回折パターンが確認される。したがって、プローブ径が３００ｎｍの電子線を用いた電子回折によっても、ＣＡＡＣ−ＯＳに含まれるナノクラスターのａ軸およびｂ軸は配向性を有さないことがわかる。なお、図２１（Ｅ）における第１リングは、ＩｎＧａＺｎＯ４の結晶の（０１０）面および（１００）面などに起因すると考えられる。また、図２１（Ｅ）における第２リングは（１１０）面などに起因すると考えられる。
＜酸化物半導体の構造＞
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体とに分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ ｌｉｋｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体とに分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳなどがある。
ｎｃ−ＯＳは、高分解能ＴＥＭ像において、結晶部を確認することのできる領域と、明確な結晶部を確認することのできない領域と、を有する。ｎｃ−ＯＳに含まれる結晶部は、１ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下の大きさであることが多い。なお、結晶部の大きさが１０ｎｍより大きく１００ｎｍ以下である酸化物半導体を微結晶酸化物半導体と呼ぶことがある。ｎｃ−ＯＳは、例えば、高分解能ＴＥＭ像では、結晶粒界を明確に確認されない場合がある。なお、ナノ結晶は、ＣＡＡＣ−ＯＳにおけるナノクラスターと起源を同じくする可能性がある。そのため、以下ではｎｃ−ＯＳの結晶部をナノクラスターと呼ぶ場合がある。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノクラスター間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。例えば、ｎｃ−ＯＳに対し、ナノクラスターよりも大きい径のＸ線を用いた場合、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、結晶面を示すピークは検出されない。また、ｎｃ−ＯＳに対し、ナノクラスターよりも大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子回折を行うと、ハローパターンのような回折パターンが観測される。一方、ｎｃ−ＯＳに対し、ナノクラスターの大きさと近いかナノクラスターより小さいプローブ径の電子線を用いるナノビーム電子回折を行うと、スポットが観測される。また、ｎｃ−ＯＳに対しナノビーム電子回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域内に複数のスポットが観測される場合がある。
このように、ナノクラスター（ナノ結晶）間では結晶方位が規則性を有さないことから、ｎｃ−ＯＳを、ＲＡＮＣ（Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体、またはＮＡＮＣ（Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるナノクラスター間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる。
また、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、高分解能ＴＥＭ像において鬆が観察される場合がある。また、高分解能ＴＥＭ像において、明確に結晶部を確認することのできる領域と、結晶部を確認することのできない領域と、を有する。
鬆を有するため、ａ−ｌｉｋｅ ＯＳは、不安定な構造である。以下では、ａ−ｌｉｋｅ ＯＳが、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳと比べて不安定な構造であることを示すため、電子照射による構造の変化を示す。例えば、ａ−ｌｉｋｅ ＯＳは、電子照射によって結晶部の成長が見られる場合がある。一方、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳは、電子照射による結晶部の成長がほとんど見られない。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造であることがわかる。
また、鬆を有するため、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満となる。また、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満となる。単結晶の密度の７８％未満となる酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３となる。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満となる。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度およびＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満となる。
なお、同じ組成の単結晶が存在しない場合がある。その場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
非晶質構造の定義としては、一般に、準安定状態で固定化していないこと、等方的であって不均質構造を持たないことなどが知られている。また、結合角度が柔軟であり、短距離秩序性は有するが、長距離秩序性を有さない構造と言い換えることもできる。
逆の見方をすると、本質的に安定な酸化物半導体の場合、完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体と呼ぶことはできない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体と呼ぶことはできない。ただし、ａ−ｌｉｋｅ ＯＳは、微小な領域において周期構造を有するものの、鬆を有し、かつ後述するように不安定な構造である。そのため、物性的には非晶質酸化物半導体に近いといえる。
このように、不安定であることを定義の一とする非晶質酸化物半導体は、例えば、トランジスタのチャネル形成領域になり得たとしても、製品としての実用性に耐えない可能性がある。これは、ａ−ｌｉｋｅ ＯＳについても同様である。したがって、製品に用いる場合、非晶質酸化物半導体およびａ−ｌｉｋｅ ＯＳの成分は少ない、または存在しないことが好ましい。
また、単結晶酸化物半導体は、高い結晶性を有するものの、形成に高いプロセス温度を要するため、生産性を考慮すると実用的でない可能性がある。また、多結晶酸化物半導体は、結晶粒内の結晶性は高いものの、結晶粒界を有するため、ばらつきなどが生じやすい可能性がある。
一方、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳは、高い安定性を有し、かつ上述した成膜方法によって基板温度５００℃未満でも成膜することができる。また、明確な結晶粒界を有さないため、均質でばらつきなども生じにくい。例えば、第８世代以上の大面積基板上にも均質に成膜できるため、高い信頼性と高い実用性を兼ね備える構造であるといえる。
＜電子顕微鏡による解析＞
以下では、ＣＡＡＣ−ＯＳおよびｎｃ−ＯＳを、透過電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって解析する。
まずは、解析する試料について説明する。
試料Ｘ１は、石英ガラス基板上にＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］）ターゲット（直径が１０１．６ｍｍの円形）を用いたＰＥＳＰにより成膜した厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を有する。そのほか、成膜電力は２００Ｗ（ＤＣ）、成膜圧力は０．４Ｐａ、ターゲット−基板間距離（ターゲットから基板ホルダまでの距離）は１３０ｍｍ、成膜ガスはアルゴンガス３０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍ、基板加熱なしの条件とした。
試料Ｘ２は、石英ガラス基板上にＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］）ターゲット（直径が１０１．６ｍｍの円形）を用いたＰＥＳＰにより成膜した厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を有する。そのほか、成膜電力は２００Ｗ（ＤＣ）、成膜圧力は０．４Ｐａ、ターゲット−基板間距離（ターゲットから基板ホルダまでの距離）は１３０ｍｍ、成膜ガスはアルゴンガス３０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍ、基板加熱あり（基板温度２００℃）の条件とした。
試料Ｘ３は、石英ガラス基板上にＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］）ターゲット（１２５ｍｍ×１９０ｍｍの長方形）を２枚用いたＶＤＳＰにより成膜した厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を有する。そのほか、成膜電力は１２００Ｗ（ＤＣ）、成膜圧力は０．３Ｐａ、ターゲット−基板間距離（一対のターゲットの中心を結ぶ線から基板ホルダまでの距離）は２５０ｍｍ、成膜ガスはアルゴンガス３０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍ、基板加熱なしの条件とした。
試料Ｘ４は、石英ガラス基板上にＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］）ターゲット（１２５ｍｍ×１９０ｍｍの長方形）を２枚用いたＶＤＳＰにより成膜した厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を有する。そのほか、成膜電力は１２００Ｗ（ＤＣ）、成膜圧力は０．０５Ｐａ、ターゲット−基板間距離（一対のターゲットの中心を結ぶ線から基板ホルダまでの距離）は２５０ｍｍ、成膜ガスはアルゴンガス３０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍ、基板加熱なしの条件とした。
＜断面ＴＥＭ＞
以下では、断面ＴＥＭ像で現れるＣＡＡＣ−ＯＳおよびｎｃ−ＯＳの特徴について説明する。
まずは、ＴＥＭにおける断面像（断面ＴＥＭ像ともいう。）の画像解析を行う。なお、断面ＴＥＭ像は、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いて観察した。また、断面ＴＥＭ像の取得には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いた。なお、断面ＴＥＭ像中に白矢印で挟まれた領域が一つのナノクラスターを示している。
図２２（Ａ）に、試料面と略平行な方向から観察した試料Ｘ１の断面ＴＥＭ像を示す。断面ＴＥＭ像の観察には、球面収差補正機能を用いた。図２２（Ｂ）は、図２２（Ａ）をさらに拡大した断面ＴＥＭ像である。図２２（Ｂ）より、ナノクラスターを確認することができる。ナノクラスターの向きは、不規則であるため、試料Ｘ１はｎｃ−ＯＳであることがわかる。
図２３（Ａ）に、試料面と略平行な方向から観察した試料Ｘ２の断面ＴＥＭ像を示す。断面ＴＥＭ像の観察には、球面収差補正機能を用いた。図２３（Ｂ）は、図２３（Ａ）をさらに拡大した断面ＴＥＭ像である。図２３（Ｂ）より、ナノクラスターを確認することができる。ナノクラスターの向きは、膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、膜の被形成面または上面と平行となる。このように、試料Ｘ２は、断面ＴＥＭ像においても結晶の歪みを観察することができる。ナノクラスターの向きがｃ軸に配向しているため、試料Ｘ２はＣＡＡＣ−ＯＳであることがわかる。
図２４（Ａ）に、試料面と略平行な方向から観察した試料Ｘ３の断面ＴＥＭ像を示す。断面ＴＥＭ像の観察には、球面収差補正機能を用いた。図２４（Ｂ）は、図２４（Ａ）をさらに拡大した断面ＴＥＭ像である。図２４（Ｂ）より、ナノクラスターを確認することができる。ナノクラスターの向きは、不規則であるため、試料Ｘ３はｎｃ−ＯＳであることがわかる。
図２５（Ａ）に、試料面と略平行な方向から観察した試料Ｘ４の断面ＴＥＭ像を示す。断面ＴＥＭ像の観察には、球面収差補正機能を用いた。図２５（Ｂ）は、図２５（Ａ）をさらに拡大した断面ＴＥＭ像である。図２５（Ｂ）より、ナノクラスターを確認することができる。ナノクラスターの向きは、膜を形成する面（被形成面ともいう。）または上面の凹凸を反映しており、膜の被形成面または上面と平行となる。このように、試料Ｘ４は、断面ＴＥＭ像においても結晶の歪みを観察することができる。ナノクラスターの向きがｃ軸に配向しているため、試料Ｘ４はＣＡＡＣ−ＯＳであることがわかる。
下表に、試料Ｘ１、試料Ｘ２、試料Ｘ３および試料Ｘ４における、ナノクラスターの大きさ（ナノクラスターの平面方向の長さ）の平均値、標準偏差σ、最大値および最小値、ならびにナノクラスターの向きの分布を示す。ナノクラスターの向きは、石英ガラス基板表面に対するナノクラスター平面の傾きとする。また、試料Ｘ１、試料Ｘ２、試料Ｘ３および試料Ｘ４のナノクラスターの大きさの分布を、それぞれ図２６（Ａ）、図２６（Ｂ）、図２６（Ｃ）および図２６（Ｄ）に示す。
Figure 0006904907
上表などより、ＰＥＳＰで成膜したＩｎ−Ｇａ−Ｚｎ酸化物は、基板加熱の有無によってＣＡＡＣ−ＯＳとｎｃ−ＯＳとが作り分けられることがわかった。また、ＶＤＳＰで成膜したＩｎ−Ｇａ−Ｚｎ酸化物は、基板加熱なしでも成膜圧力を低く、高真空にすることでＣＡＡＣ−ＯＳとなることがわかった。また、ＶＤＳＰで成膜したＩｎ−Ｇａ−Ｚｎ酸化物は、ＰＥＳＰで成膜したＩｎ−Ｇａ−Ｚｎ酸化物よりも、ナノクラスターの平均の大きく、かつ標準偏差が大きいことがわかった。特に、試料Ｘ４においては、ナノクラスターの平均の大きさが３ｎｍ以上と大きく、かつ標準偏差が大きいことがわかった。
図２３（Ｂ）および図２５（Ｂ）に示すように、ＣＡＡＣ−ＯＳは特徴的な原子配列を有する。また、図２６より、ナノクラスター一つの大きさは１ｎｍ以上１０ｎｍ以下程度であることが多い。このような特徴から、ナノクラスターをナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ）と呼ぶこともできる。また、ＣＡＡＣ−ＯＳを、ｃ軸配向したナノ結晶（ＣＡＮＣ：Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
また、図２２（Ｂ）および図２４（Ｂ）に示すように、ｎｃ−ＯＳは層状の原子配列を有さないことがわかる。よって、ｎｃ−ＯＳを、特定の方向に配向していないナノ結晶（ＲＡＮＣ：Ｒａｎｄｏｍ Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓまたはＮＡＮＣ：Ｎｏｎ−Ａｌｉｇｎｅｄ ｎａｎｏｃｒｙｓｔａｌｓ）を有する酸化物半導体と呼ぶこともできる。
＜平面ＴＥＭ＞
断面ＴＥＭに限らず、複数の手法を用いることで、より厳密な構造の特定が可能となる。以下では、ＴＥＭにおける平面像（平面ＴＥＭ像ともいう。）の画像解析を行う。なお、平面ＴＥＭ像は、球面収差補正機能を用いて観察した。また、平面ＴＥＭ像の取得には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いた。
図２７（Ａ）は、試料Ｘ４の平面ＴＥＭ像である。図２７（Ｂ）は、図２７（Ａ）を画像処理した像である。画像処理は、まず図２７（Ａ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において２．８ｎｍ−１から５．０ｎｍ−１の範囲を残してマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴフィルタリング像を取得する。図２７（Ｂ）は、図２７（Ａ）のＦＦＴフィルタリング像である。図２７（Ａ）および図２７（Ｂ）より、試料Ｘ４は、六角形状および三角形状の原子配列を有し、かつ結晶方位の異なる領域間の境界は明確ではないことがわかる。したがって、試料Ｘ４は、平面ＴＥＭ像からもＣＡＡＣ−ＯＳの特徴を有することがわかる。
図２８（Ａ）は、図２７（Ａ）に領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄを示した平面ＴＥＭ像である。図２８（Ｂ）は、図２７（Ｂ）を画像解析した像であり、図２８（Ａ）と同じ箇所に領域Ａ、領域Ｂ、領域Ｃおよび領域Ｄを示す。
画像解析の方法について説明する。まず、ＦＦＴフィルタリング像から格子点を抽出する。格子点の抽出は、以下の手順で行う。まず、ＦＦＴフィルタリング像のノイズを除去する処理を行う。ノイズを除去する処理は、半径０．０５ｎｍの範囲における輝度を以下の式（２）によって平滑化することで行う。
Figure 0006904907
ここで、Ｓ＿Ｉｎｔ（ｘ，ｙ）は座標（ｘ，ｙ）における平滑化された輝度を示し、ｒは座標（ｘ，ｙ）と座標（ｘ’，ｙ’）との距離を示し、Ｉｎｔ（ｘ’，ｙ’）は、座標（ｘ’，ｙ’）における輝度を示す。なお、ｒが０のときは、ｒを１として計算する。
次に、格子点の探索を行う。格子点の条件は、半径０．２２ｎｍ内で最も輝度が高い座標とする。ここでは、格子点候補が抽出される。なお、半径０．２２ｎｍ内であれば、ノイズによる格子点の誤検出の頻度を小さくすることができる。また、ＴＥＭ像では格子点間に一定の距離があるため、半径０．２２ｎｍ内には二つ以上の格子点が含まれる可能性は低い。
次に、抽出された格子点候補を中心に、半径０．２２ｎｍ内で最も輝度の高い座標を抽出し、格子点候補を更新する。このようにして、格子点候補の抽出を繰り返し、新たな格子点候補が現れなくなったときの座標を格子点として認定する。同様に、認定された格子点から０．２２ｎｍ以上離れた位置において、新たな格子点の認定を行う。こうして、全ての範囲で格子点を認定する。得られた複数の格子点は、まとめて格子点群と呼ぶ。
次に、抽出した格子点群から六角形格子の角度を導出する方法について、図２９（Ａ）、図２９（Ｂ）および図２９（Ｃ）に示す模式図、ならびに図２９（Ｄ）に示すフローチャートを用いて説明する。まず、基準格子点を定め、その最近接である６点の近接格子点を結び、六角形格子を形成する（図２９（Ａ）、図２９（Ｄ）ステップＳ１０１参照。）。その後、該六角形格子の中心点である基準格子点から頂点である各格子点までの距離の平均値Ｒを導出する。算出したＲを各頂点までの距離とし、基準格子点を中心点とした正六角形を形成する（図２９（Ｄ）ステップＳ１０２参照。）。このとき、正六角形の各頂点と、それぞれに最も近い近接格子点との距離を距離ｄ１、距離ｄ２、距離ｄ３、距離ｄ４、距離ｄ５および距離ｄ６とする（図２９（Ｄ）ステップＳ１０３参照。）。次に、正六角形を、中心点を基準に０．１°刻みで０°から６０°まで回転させ、回転した正六角形と六角形格子との平均のずれ［Ｄ＝（ｄ１＋ｄ２＋ｄ３＋ｄ４＋ｄ５＋ｄ６）／６］を算出する（図２９（Ｄ）ステップＳ１０４参照。）。そして、平均のずれＤが最小となるときの正六角形の回転角度θを求め、六角形格子の角度とする（図２９（Ｄ）ステップＳ１０５）。
次に、平面ＴＥＭ像の観察範囲において、六角形格子の角度が３０°となる割合が最も高くなるように調整する。そして、半径１ｎｍの範囲において、六角形格子の角度の平均値を算出する。こうして得られた平面ＴＥＭ像の画像解析の結果を、六角形格子の角度に応じた色または濃淡で表示することができる。図２８（Ｂ）は、図２８（Ａ）を上述の方法により画像解析し、六角形格子の角度に応じた濃淡を示した像である。
図２８（Ｂ）より、試料Ｘ４は、六角形格子の角度の揃った領域を複数有することがわかる。図３０（Ａ）は、領域Ａを拡大した平面ＴＥＭ像である。図３０（Ｂ）は、領域Ａにおいて、六角形格子の角度が変化する境界部を白点線で示した平面ＴＥＭ像である。図３０（Ｃ）は、領域ＡにおけるＦＦＴフィルタリング像である。図３０（Ｄ）は、領域Ａにおいて、六角形格子の角度が変化する境界部を白点線で示したＦＦＴフィルタリング像である。図３０（Ｅ）は、領域Ａにおける六角形格子の角度に応じた濃淡を示した像である。なお、図３０（Ｅ）において、白点線は六角形格子の角度が変化する境界部を示し、黒点線は六角形格子の角度の変化を示す。図３０（Ｅ）より、六角形格子の角度が変化する境界部においても、格子点が途切れることなく連続的に観察されることがわかる。
図３１（Ａ）は、領域Ｂを拡大した平面ＴＥＭ像である。図３１（Ｂ）は、領域Ｂにおいて、六角形格子の角度が変化する境界部を白点線で示した平面ＴＥＭ像である。図３１（Ｃ）は、領域ＢにおけるＦＦＴフィルタリング像である。図３１（Ｄ）は、領域Ｂにおいて、六角形格子の角度が変化する境界部を白点線で示したＦＦＴフィルタリング像である。図３１（Ｅ）は、領域Ｂにおける六角形格子の角度に応じた濃淡を示した像である。なお、図３１（Ｅ）において、白点線は六角形格子の角度が変化する境界部を示し、黒点線は六角形格子の角度の変化を示す。図３１（Ｅ）より、六角形格子の角度が変化する境界部においても、格子点が途切れることなく連続的に観察されることがわかる。
図３２（Ａ）は、領域Ｃを拡大した平面ＴＥＭ像である。図３２（Ｂ）は、領域Ｃにおいて、六角形格子の角度が変化する境界部を白点線で示した平面ＴＥＭ像である。図３２（Ｃ）は、領域ＣにおけるＦＦＴフィルタリング像である。図３２（Ｄ）は、領域Ｃにおいて、六角形格子の角度が変化する境界部を白点線で示したＦＦＴフィルタリング像である。図３２（Ｅ）は、領域Ｃにおける六角形格子の角度に応じた濃淡を示した像である。なお、図３２（Ｅ）において、白点線は六角形格子の角度が変化する境界部を示す。図３２（Ｅ）より、六角形格子の角度が変化する境界部においても、格子点が途切れることなく連続的に観察されることがわかる。
図３３（Ａ）は、領域Ｄを拡大した平面ＴＥＭ像である。図３３（Ｂ）は、領域Ｄにおいて、六角形格子の角度が変化する境界部を白点線で示した平面ＴＥＭ像である。図３３（Ｃ）は、領域ＤにおけるＦＦＴフィルタリング像である。図３３（Ｄ）は、領域Ｄにおいて、六角形格子の角度が変化する境界部を白点線で示したＦＦＴフィルタリング像である。図３３（Ｅ）は、領域Ｄにおける六角形格子の角度に応じた濃淡を示した像である。なお、図３３（Ｅ）において、白点線は六角形格子の角度が変化する境界部を示す。図３３（Ｅ）より、六角形格子の角度が変化する境界部においても、格子点が途切れることなく連続的に観察されることがわかる。
ここで、新たに試料Ｘ５を準備する。試料Ｘ５は、厚さ２５ｎｍの熱酸化膜の形成された単結晶シリコン基板上にＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）ターゲット（直径が１０１．６ｍｍの円形）を用いたＰＥＳＰにより成膜した厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を有する。そのほか、成膜電力は２００Ｗ（ＤＣ）、成膜圧力は０．４Ｐａ、ターゲット−基板間距離（ターゲットから基板ホルダまでの距離）は１３０ｍｍ、成膜ガスはアルゴンガス２０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍ、基板加熱なしの条件とした。また、試料Ｘ５は、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜後に窒素雰囲気下で４５０℃１時間の加熱処理を行っている。
図３４は、試料Ｘ５の六角形格子の角度に応じた濃淡を示した像である。図３４より、試料Ｘ５は、六角形格子の角度の揃った領域を複数有することがわかる。
このように、平面ＴＥＭ像を画像解析することによって、ＣＡＡＣ−ＯＳの六角形格子の角度が変化する境界部を評価することが可能となる。また、図２９に示した方法においては、得られる正六角形と六角形格子との平均のずれＤを正六角形の中心点と各頂点との距離Ｒで除することで、六角形格子の変形率を導出することができる。図３５に、試料Ｘ４および試料Ｘ５の、六角形格子の変形率を表す。図３５（Ａ）は、試料Ｘ４の平面ＴＥＭ像の観察範囲において、六角形格子の変形率が０．１５以下となる領域を薄い灰色で示した像である。図３５（Ｃ）は、試料Ｘ５の平面ＴＥＭ像の観察範囲において、六角形格子の変形率が０．１５以下となる領域を薄い灰色で示した像である。図３５（Ｂ）は、試料Ｘ４の六角形格子の変形率の分布を示す図である。図３５（Ｄ）は、試料Ｘ５の六角形格子の変形率の分布を示す図である。
ここで、試料Ｘ４は、変形率が０．４以下の領域の割合がおよそ９９％であり、変形率が０．３以下の領域の割合がおよそ９５％であり、変形率が０．２以下の領域の割合がおよそ７４％であり、変形率が０．１５以下の領域の割合がおよそ６０％であった。また、試料Ｘ５は、変形率が０．４以下の領域の割合がおよそ９９％であり、変形率が０．３以下の領域の割合がおよそ８８％であり、変形率が０．２以下の領域の割合がおよそ５１％であり、変形率が０．１５以下の領域の割合がおよそ３２％であった。このように、試料Ｘ４および試料Ｘ５は、六角形格子の変形率の小さい領域の割合が高いことがわかる。特に、試料Ｘ４は、六角形格子の変形率の小さい領域の割合が高いことがわかる。六角形格子の変形率の小さい領域の割合が高いＣＡＡＣ−ＯＳは、より単結晶酸化物半導体に近い性質を有すると考えられる。
次に、試料Ｘ４および試料Ｘ５の格子点群からボロノイ図を作成する。ボロノイ図は、格子点群において、それぞれ格子点と最も近い領域で分割した図である。以下では、図３６（Ａ）、図３６（Ｂ）、図３６（Ｃ）および図３６（Ｄ）に示す模式図、ならびに図３６（Ｅ）に示すフローチャートを用いて、ボロノイ図の作成方法の詳細を説明する。
まず、図２９に示した方法などによって格子点群を抽出する（図３６（Ａ）および図３６（Ｅ）ステップＳ１１１参照。）。次に、近接する格子点間を線分で結ぶ（図３６（Ｂ）および図３６（Ｅ）ステップＳ１１２参照。）。次に、各線分の垂直二等分線を引く（図３６（Ｃ）および図３６（Ｅ）ステップＳ１１３参照。）。次に、３つの垂直二等分線が交わる点を抽出する（図３６（Ｅ）ステップＳ１１４参照。）。この点はボロノイ点と呼ばれる。次に、近接するボロノイ点間を線分で結ぶ（図３６（Ｄ）および図３６（Ｅ）ステップＳ１１５参照。）。このとき、線分に囲まれた多角形領域をボロノイ領域と呼ぶ。以上の方法によって、ボロノイ図を作成することができる。
ここで、新たに試料Ｘ６を準備する。試料Ｘ６は、単結晶イットリア安定化ジルコニア（ＹＳＺともいう。）基板上にＩｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．５［原子数比］）ターゲット（直径が１０１．６ｍｍの円形）を用いたＰＥＳＰにより成膜した厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を有する。そのほか、成膜電力は２００Ｗ（ＤＣ）、成膜圧力は０．４Ｐａ、ターゲット−基板間距離（ターゲットから基板ホルダまでの距離）は１３０ｍｍ、成膜ガスはアルゴンガス２０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍ、基板加熱あり（基板温度３００℃）の条件とした。また、試料Ｘ６は、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜後に酸素雰囲気下で１２００℃１時間の加熱処理を行っている。
図３７（Ａ）は、試料Ｘ４の格子点群から作図したボロノイ図である。図３７（Ｂ）に、図３７（Ａ）においてボロノイ領域の形状が四角形乃至九角形のいずれかである割合を示す。図３７（Ｃ）は、試料Ｘ５の格子点群から作図したボロノイ図である。図３７（Ｄ）に、図３７（Ｃ）においてボロノイ領域の形状が四角形乃至九角形のいずれかである割合を示す。図３７（Ｅ）は、試料Ｘ６の格子点群から作図したボロノイ図である。図３７（Ｆ）に、図３７（Ｅ）においてボロノイ領域の形状が四角形乃至九角形のいずれかである割合を示す。また、試料Ｘ４、試料Ｘ５および試料Ｘ６の、ボロノイ領域の形状が四角形乃至九角形のいずれかである割合を下表に示す。
Figure 0006904907
図３７および上表より、試料Ｘ６はボロノイ領域の形状が六角形である割合が極めて高く、次いで試料Ｘ４、試料Ｘ５の順でボロノイ領域の形状が六角形である割合が高いことがわかった。理想的な六方晶系単結晶構造を有する場合、ボロノイ領域の形状が六角形である割合は１００％となる。したがって、試料Ｘ６、試料Ｘ４、試料Ｘ５の順で、理想的な単結晶構造に近い結晶性を有することがわかる。例えば、高い結晶性を有するＣＡＡＣ−ＯＳは、ボロノイ領域の形状が六角形である割合が５０％以上１００％以下、好ましくは６５％以上１００％以下、さらに好ましくは７８％以上１００％以下、より好ましくは８０％以上１００％以下である。
試料Ｘ６は、単結晶ＹＳＺ基板を用い、かつ成膜後に１２００℃の加熱処理を行っているため、他の条件と比べて生産性は低い可能性がある。一方、試料Ｘ５は、成膜後の加熱処理が４５０℃と比較的低温であるため、試料Ｘ６と比べて生産性が高い。また、試料Ｘ４は、成膜後の加熱処理を行っていないため、試料Ｘ５と比べてもさらに生産性が高い。即ち、生産性の点を考慮すると、試料Ｘ４および試料Ｘ５、特に試料Ｘ４が好ましい条件であることがわかる。
なお、各試料において、ボロノイ領域の形状が五角形および七角形である領域は、ナノクラスターの横成長領域において六角形が変形することで連結部を形成しているためと考えられる。
また、連結部近傍において、格子配列を歪ませることによって結晶粒界の形成を抑制していることが推測される。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
＜電子回折＞
さらに、試料Ｘ４にプローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子回折パターンを取得する。
図３８に、試料Ｘ４の平面ＴＥＭ像を示す。図３８において、点線および破線で示す範囲の電子回折パターンを連続的に観察した。なお、電子回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。点線の範囲の結果を図３９に、破線の範囲の結果を図４０に、それぞれ示す。図３９および図４０では、電子回折パターンに現れる結晶軸の一つを一点鎖線で示している。図３９および図４０より、試料Ｘ４は、図３８に示す範囲において、結晶軸の角度がなだらかに変化していることがわかった、また、明確な結晶粒界が確認されなかった。
図４１に、試料Ｘ４の断面ＴＥＭ像を示す。図４１において、点線および破線で示す範囲の電子回折パターンを連続的に観察した。なお、電子回折パターンの観察は、電子線を照射しながら０秒の位置から２８秒の位置まで一定の速度で移動させながら行う。点線の範囲の結果を図４２に、破線の範囲の結果を図４３に、それぞれ示す。図４２および図４３では、電子回折パターンに現れる結晶軸の一つを一点鎖線で示している。図４２および図４３より、試料Ｘ４は、図４１に示す範囲において、結晶軸の角度がなだらかに変化していることがわかった、また、明確な結晶粒界が確認されなかった。
よって、ＣＡＡＣ−ＯＳは、多結晶酸化物半導体とは異なり、周期構造を有しつつも、原子配列に揺らぎを有する構造であることがわかる。表現を変えると、ＣＡＡＣ−ＯＳは、周期構造に変位分布を持つ構造ということもできる。このような特徴を有することから、ＣＡＡＣ−ＯＳは、非晶質酸化物半導体とも多結晶酸化物半導体とも単結晶酸化物半導体とも異なる構造であるといえる。
ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、かつａ−ｂ面において複数のナノクラスター（ナノ結晶）が横成長をすることで成長点同士がぶつかりあって連結し、歪みを有した結晶構造となっている様子が観察されることから、より厳密にＣＡＡ ｃｒｙｓｔａｌ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ａ−ｂ−ｐｌａｎｅ−ａｎｃｈｏｒｅｄ ｃｒｙｓｔａｌ）を有する酸化物半導体と称することも可能である。
このように、歪みを有しつつ、理想的な原子配列の名残をとどめている結晶構造としては、パラクリスタル（ｐａｒａｃｒｙｓｔａｌ）が知られている。パラクリスタルは、有機繊維などで報告されているが、無機材料での報告はほとんどない。ただし、パラクリスタルとＣＡＡＣ−ＯＳとでは、以下の点が異なる。例えば、パラクリスタルは平面状の構造（布のようなイメージ）を有するが、ＣＡＡＣ−ＯＳは被形成面に沿った形状を有し、積層体で薄膜構造を有する点が異なる。また、ＣＡＡＣ−ＯＳは、成膜温度以上で行う加熱処理（例えば、３００℃を超えて１５００℃未満、好ましくは３５０℃を超えて８００℃未満）でより緻密な構造が形成される点が異なる。また、結晶構造を変形させる温度以上（例えば、１０００℃以上１５００℃以下）の加熱処理によって単結晶構造に構造を変形させる点が異なる。そのため、ＣＡＡＣ−ＯＳはパラクリスタルとは異なる新規な結晶構造を有することがわかる。
上述したような断面ＴＥＭ像および平面ＴＥＭ像において観察される特徴は、酸化物半導体の構造を一面的に捉えたものである。例えば、ＣＡＡＣ−ＯＳ上に導電体が形成されることによって、物理的ダメージまたは化学的ダメージが入り、欠陥が形成される場合もある。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、先の実施の形態に示す酸化物を半導体層として用いた半導体装置の一形態について図４４乃至図６５を用いて説明する。
＜トランジスタ構造１＞
以下では、先の実施の形態に示す酸化物を用いた本発明の一態様に係るトランジスタの一例について説明する。図４４（Ａ）、図４４（Ｂ）、および図４４（Ｃ）は、本発明の一態様に係るトランジスタの上面図および断面図である。図４４（Ａ）は上面図であり、図４４（Ｂ）は、図４４（Ａ）に示す一点鎖線Ｘ１−Ｘ２、図４４（Ｃ）は、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図４４（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、チャネルが形成される領域を有する酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、過剰酸素を有する絶縁体２８０と、バリア性を有する絶縁体２８２と、を有する。また、導電体２０５は、絶縁体２１６に形成された開口に埋め込まれるように設けることが好ましい。また、導電体２０５及び絶縁体２１６は絶縁体２１４上に設けることが好ましい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。なお、トランジスタ２００をオンさせると、主として酸化物２３０ｂに電流が流れる（チャネルが形成される）。一方、酸化物２３０ａおよび酸化物２３０ｃは、酸化物２３０ｂとの界面近傍（混合領域となっている場合もある）は電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
また、図４４に示すように、酸化物２３０ｃは、酸化物２３０ａ、および酸化物２３０ｂの側面を覆うように設けることが好ましい。絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｃが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制することができる。
導電体２０５には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、酸化しにくい（耐酸化性が高い）ため、好ましい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体として、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物２３０への水素の拡散を抑制することができる。なお、図４４では、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、酸化物中の酸素欠損を補償することができる。なお、絶縁体２２２と絶縁体２２４とは、必ずしも同じ材料を用いなくともよい。また、絶縁体２１６も絶縁体２２０、および絶縁体２２４と同様の材料を用いて形成することができる。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位をソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソース導電体あるいはドレイン導電体に接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。
また、絶縁体２２０、絶縁体２２２、および絶縁体２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２０の合計膜厚が薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。絶縁体２２０、絶縁体２２２、および絶縁体２２４の合計膜厚は、６５ｎｍ以下、好ましくは２０ｎｍ以下であることが好ましい。
従って、非導通時のリーク電流の小さいトランジスタを提供することができる。また、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、上記の成膜メカニズムで成膜された酸化物を用いることができる。例えば、酸化物２３０ａとして上記酸化物Ｓ１を、酸化物２３０ｂとして上記酸化物Ｓ２を、酸化物２３０ｃとして上記酸化物Ｓ３を用いることができる。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物を用いてもよい。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２５０は、絶縁体２２４と同様に、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減することができる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０が、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図４４に示す半導体装置において、酸化物２３０と導電体２６０の間に、絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物２３０ｃにバリア性があるものを用いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物２３０に接して設け、さらにバリア膜で包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物２３０への水素等の不純物の侵入を防ぐことができる。
導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体２４０ａと、導電体２４０ｂとは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタルとタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造としてもよい。
また、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極として機能を有する導電体２６０は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。また、図では２層構造を示したが、単層、または３層以上の積層構造としてもよい。
なお、２層構造は、同じ材料を積層して設けてもよい。例えば、導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対する成膜時のダメージを減らすことができる。また、被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
続いて、導電体２６０ｂはスパッタリング法を用いて形成する。この時、絶縁体２５０上に、導電体２６０ａを有することで、導電体２６０ａの成膜時のダメージが、絶縁体２５０に影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。
また、例えば、アルミニウム上にチタン膜を積層する二層構造とするとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造としてもよい。
また、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。
続いて、トランジスタ２００の上方には、絶縁体２８０、および絶縁体２８２を設ける。
絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
絶縁体２８２は、例えば、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。また、絶縁体２１４も絶縁体２８２と同様の材料を用いて形成することができる。
上記構成を有することで、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、上記構成を有するトランジスタを半導体装置に用いることで、半導体装置の電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、消費電力が低減された半導体装置を提供することができる。
＜トランジスタ構造２＞
図４５には、トランジスタ２００に適応できる構造の一例を示す。図４５（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図４５（Ａ）において一部の膜は省略されている。また、図４５（Ｂ）は、図４５（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図４５（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図４５に示すトランジスタ２００において、図４４に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図４５に示す構造は、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体２７０は、導電体２６０の酸化を防止する程度に設けられていればよい。例えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
当該構成とすることで、導電体２６０の材料選択の幅を広げることができる。例えば、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２６０に導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
＜トランジスタ構造３＞
図４６には、トランジスタ２００に適応できる構造の一例を示す。図４６（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図４６（Ａ）において一部の膜は省略されている。また、図４６（Ｂ）は、図４６（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図４６（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図４６に示すトランジスタ２００において、図４４に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図４６に示す構造は、ゲート電極と機能する導電体２６０が、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃを有する。また、酸化物２３０ｃは、酸化物２３０ｂの側面を覆っていればよく、絶縁体２２４上で切断されていてもよい。
導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラズマによるダメージを減らすことができる。また、被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。さらに、導電体２６０ｂ上に形成する導電体２６０ｃは、窒化タングステンなどの耐酸化性が高い導電体を用いて形成することが好ましい。
例えば、絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、過剰酸素領域を有する絶縁体２８０と接する面積が大きい導電体２６０ｃに耐酸化性が高い導電体を用いることで、過剰酸素から脱離される酸素が導電体２６０に吸収されることを抑制することができる。また、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２６０ｂに導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
また、図４６（Ｃ）に示すように、トランジスタ２００、チャネル幅方向において、酸化物２３０ｂが導電体２０５、および導電体２６０に覆われている。また、絶縁体２２４が凸部を有することによって、酸化物２３０ｂの側面も導電体２６０で覆うことができる。例えば、絶縁体２２４の凸部の形状を調整することで、酸化物２３０ｂの側面において、導電体２６０の底面が、酸化物２３０ｂの底面よりも、基板側となる構造となることが好ましい。つまり、トランジスタ２００は、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸化物２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
図４６に示す構造は、ソースまたはドレインとして機能する導電体が積層構造を有する。導電体２４０ａ、および導電体２４０ｂは、酸化物２３０ｂと密着性が高い導電体を用い、導電体２４１ａ、導電体２４１ｂは、導電性が高い材料を用いることが好ましい。また、導電体２４０ａ、および導電体２４０ｂは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、被覆性を向上させることができる。
例えば、酸化物２３０ｂに、インジウムを有する金属酸化物を用いる場合、導電体２４０ａ、および導電体２４０ｂには、窒化チタンなどを用いればよい。また、導電体２４１ａ、および導電体２４１ｂに、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いることで、信頼性が高く、消費電力が小さいトランジスタ２００を提供することができる。
＜トランジスタ構造４＞
図４７には、トランジスタ２００に適応できる構造の一例を示す。図４７（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図４７（Ａ）において一部の膜は省略されている。また、図４７（Ｂ）は、図４７（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図４７（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図４７に示すトランジスタ２００において、図４４に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図４７（Ｃ）に示すように、トランジスタ２００、チャネル幅方向において、酸化物２３０ｂが導電体２０５、および導電体２６０に覆われている。また、絶縁体２２２が凸部を有することによって、酸化物２３０ｂの側面も導電体２６０で覆うことができる。
ここで、絶縁体２２２に、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いる場合、絶縁体２２２の比誘電率が大きいため、ＳｉＯ２膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）を小さくすることができる。従って、酸化物２３０にかかる導電体２０５からの電界の影響を弱めることなく、絶縁体２２２の物理的な厚みにより、導電体２０５と、酸化物２３０との間の距離を広げることができる。従って、絶縁体２２２の膜厚により、導電体２０５と、酸化物２３０との間の距離を調整することができる。
例えば、絶縁体２２４の凸部の形状を調整することで、酸化物２３０ｂの側面において、導電体２６０の底面が、酸化物２３０ｂの底面よりも、基板側となる構造となることが好ましい。つまり、トランジスタ２００は、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸化物２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
また、図４７（Ｂ）及び図４７（Ｃ）に示すように、酸化物２３０ｃの側面が絶縁体２５０及び導電体２６０の側面と略一致するように酸化物２３０ｃを形成してもよい。これにより、酸化物２３０ｃ、絶縁体２５０及び導電体２６０のパターン形成を一括で行うことができるので、工程の簡略化を図ることができる。ここで、導電体２４０ａ及び導電体２４０ｂとして、水素または酸素に対するバリア性があり、酸化しにくい（耐酸化性が高い）、窒化タンタルなどの金属窒化物を用いることにより、導電体２４０ａ及び導電体２４０ｂが酸化されることを防ぐことができる。また、絶縁体２８０から酸化物２３０ｂに過剰酸素を容易に供給することができる。
＜トランジスタ構造５＞
図４８には、トランジスタ２００に適応できる構造の一例を示す。図４８（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図４８（Ａ）において一部の膜は省略されている。また、図４８（Ｂ）は、図４８（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図４８（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図４８に示すトランジスタ２００において、図４４に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図４８に示すトランジスタ２００は、絶縁体２８０に形成された開口部に、酸化物２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂの三方の端部が、酸化物２３０の端部の一部と一致している。従って、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂは、酸化物２３０または絶縁体２８０の開口部と、同時に整形することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
また、導電体２４０ａ、導電体２４０ｂ、酸化物２３０ｃ、および酸化物２３０ｂは、過剰酸素領域を有する絶縁体２８０と、酸化物２３０ｄを介して接する。そのため、絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｄが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制することができる。
さらに、図４８に示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
＜トランジスタ構造６＞
図４９には、トランジスタ２００に適応できる構造の一例を示す。図４９（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図４９（Ａ）において一部の膜は省略されている。また、図４９（Ｂ）は、図４９（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図４９（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図４９に示すトランジスタ２００において、図４４に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図４９に示すトランジスタ２００は、酸化物２３０ｄを有さない構造である。例えば、導電体２４０ａ、および導電体２４０ｂに耐酸化性が高い導電体を用いる場合、酸化物２３０ｄは、必ずしも設けなくてもよい。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
また、絶縁体２２４は、酸化物２３０ａ、および酸化物２３０ｂと重畳する領域にのみ設けてもよい。この場合、絶縁体２２２をエッチングストッパーとして、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２２４を加工することができる。従って、歩留まりや生産性を高めることができる。
さらに、図４９に示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
＜トランジスタ構造７＞
図５０には、トランジスタ２００に適応できる構造の一例を示す。図５０（Ａ）はトランジスタ２００の上面を示す。なお、図の明瞭化のため、図５０（Ａ）において一部の膜は省略されている。また、図５０（Ｂ）は、図５０（Ａ）に示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図５０（Ｃ）はＹ１−Ｙ２に対応する断面図である。
なお、図５０に示すトランジスタ２００において、図４８に示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
絶縁体２８２上に、絶縁体２８５、および絶縁体２８６が形成される。
絶縁体２８０、絶縁体２８２、および絶縁体２８５に形成された開口部に、酸化物２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂの三方の端部が、酸化物２３０ａ、および酸化物２３０ｂの端部の一部と一致している。従って、導電体２４０ａ、導電体２４０ｂ、導電体２４１ａ、および導電体２４１ｂは、酸化物２３０ａ、および酸化物２３０ｂ、または絶縁体２８０の開口部と、同時に整形することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
また、導電体２４０ａ、導電体２４０ｂ、酸化物２３０ｃ、および酸化物２３０ｂは、過剰酸素領域を有する絶縁体２８０と、酸化物２３０ｄを介して接する。そのため、絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｄが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制することができる。
また、図５０に示すトランジスタ２００は、高抵抗のオフセット領域が形成されないため、トランジスタ２００のオン電流を増大させることができる。
＜トランジスタの作製方法＞
以下に、図４４に示したトランジスタの作製方法の一例を図５１乃至図５４を参照して説明する。
はじめに、基板を準備する（図示しない）。基板として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。
次に、絶縁体２１４、絶縁体２１６を形成する。続いて、絶縁体２１６上にリソグラフィ法等を用いてレジストマスク２９０を形成し、絶縁体２１４、および絶縁体２１６の不要な部分を除去する（図５１（Ａ）参照。）。その後、レジストマスク２９０を除去することにより、開口部を形成することができる。
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
続いて、絶縁体２１４、および絶縁体２１６上に、導電体２０５Ａ、および導電体２０５Ｂを成膜する。導電体２０５Ａ、および導電体２０５Ｂは、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい（図５１（Ｂ）参照。）。
続いて、導電体２０５Ａ、および導電体２０５Ｂの不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などにより、絶縁体２１６が露出するまで、導電体２０５Ａ、および導電体２０５Ｂの一部を除去することで、導電体２０５を形成する（図５１（Ｃ）参照。）。この際、絶縁体２１６をストッパ層として使用することもでき、絶縁体２１６が薄くなる場合がある。
ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせてもよい。
次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する（図５１（Ｄ）参照。）。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、絶縁体３２０と同様の材料および方法で作製することができる。特に、絶縁体２２２には、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、例えば、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を含む）、分子エピキタシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、連続成膜することが好ましい。連続的に成膜することで、絶縁体２２０と絶縁体２２２との界面、および絶縁体２２２と絶縁体２２４との界面に不純物が付着することなく、信頼性が高い絶縁体を形成することができる。
続いて、酸化物２３０ａとなる酸化物２３０Ａと、酸化物２３０ｂとなる酸化物２３０Ｂを順に成膜する。酸化物２３０Ａ及び酸化物２３０Ｂの成膜方法については、上記の酸化物に係る記載を参酌することができる。また、当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。
その後、酸化物２３０Ａ上に、導電体２４０ａ、および導電体２４０ｂとなる導電膜２４０Ａを成膜する。導電膜２４０Ａには、水素または酸素に対するバリア性があり、また、耐酸化性が高い材質を用いることが好ましい。また、図では単層で表しているが、２層以上の積層構造としてもよい。続いて、上記と同様の方法によりレジストマスク２９２を形成する（図５１（Ｅ）参照。）。
レジストマスク２９２を用いて、導電膜２４０Ａの不要な部分をエッチングにより除去し、島状の導電層２４０Ｂを形成する（図５２（Ａ）参照。）。その後、導電層２４０Ｂをマスクとして酸化物２３０ａ、および酸化物２３０ｂの不要な部分をエッチングにより除去する。
このとき、同時に絶縁体２２４も、島状に加工してもよい。例えば、バリア性を有する絶縁体２２２をエッチングストッパー膜として用いることで、絶縁体２２０、絶縁体２２２、および絶縁体２２０の合計膜厚が薄い構造においても、下方にある配線層まで、オーバーエッチングされることを防止することができる。また、絶縁体２２０、絶縁体２２２、および絶縁体２２０の合計膜厚が薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。
その後レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３０ｂ、および島状の導電層２４０Ｂの積層構造を形成することができる（図５２（Ｂ）参照。）。
続いて、加熱処理を行うことが好ましい（図５２（Ｃ）参照、図中矢印は加熱処理を表す。）。加熱処理は、２５０℃以上４００℃以下、好ましくは３２０℃以上３８０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理により、酸化物２３０ａ、および酸化物２３０ｂの不純物である水素または水を除去することができる。また、酸化物２３０ａの下方に形成された絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。
次に、島状の導電層２４０Ｂ上に上記と同様の方法によりレジストマスク２９４を形成する（図５２（Ｄ）参照。）。続いて、導電膜の不要な部分をエッチングにより除去した後、レジストマスク２９４を除去することにより、導電体２４０ａ、および導電体２４０ｂを形成する（図５３（Ａ）参照。）。この際、絶縁体２２４、または絶縁体２２２に対して、オーバーエッチングを行うことで、ｓ−ｃｈａｎｎｅｌ構造としてもよい。
続いて、加熱処理を行うことが好ましい（図５３（Ｂ）参照、図中矢印は加熱処理を表す。）。加熱処理は、２５０℃以上４００℃以下、好ましくは３２０℃以上３８０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理の雰囲気は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理により、酸化物２３０ａ、および酸化物２３０ｂの不純物である水素または水を除去することができる。また、酸化物２３０ａの下方に形成された絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。さらに、酸化性ガスで加熱処理を行う場合、チャネルが形成される領域に、直接酸化性ガスが接することで、効率的に、チャネルが形成される領域の酸素欠損を低減することができる。
続いて、酸化物２３０ｃ、絶縁体２５０、および導電体２６０となる導電膜２６０Ａを順に成膜する。また、酸化物２３０ｃの成膜方法については、上記の酸化物に係る記載を参酌することができる。また、導電膜２６０Ａには、水素または酸素に対するバリア性があり、また、耐酸化性が高い材質を用いることが好ましい。また、図では単層で表しているが、２層以上の積層構造としてもよい。
例えば、２層構造は、同じ材料を積層して設けてもよい。第１の導電膜は、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対する成膜時のダメージを減らすことができる。また、被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
続いて、第２の導電膜は、スパッタリング法を用いて形成する。この時、絶縁体２５０上に、第１の導電膜を有することで、第２の導電膜の成膜時のダメージが、絶縁体２５０に影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。なお、導電膜２６０Ａを成膜する際に、塩素を含まない成膜ガスを用いて、形成することが好ましい。
次に、導電膜２６０Ａ上に、上記と同様の方法によりレジストマスク２９６を形成する（図５３（Ｃ）参照。）。続いて、導電膜２６０Ａの不要な部分をエッチングにより除去することで、導電体２６０を形成した後、レジストマスク２９６を除去する（図５３（Ｄ）参照。）。
続いて、導電体２６０上に、絶縁体２８０を形成する。絶縁体２８０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体である。過剰酸素を含む絶縁体を形成する方法としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。
特に、酸素プラズマ処理を行うことが好ましい（図５４（Ａ）参照、図中矢印はプラズマ処理を表す。）。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとしては酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。例えば、２５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下の温度で、酸化性ガスを含む雰囲気、または減圧状態で行えばよい。
酸素プラズマ処理により、絶縁体２８０、および酸化物２３０が、脱水化、または脱水素化されるとともに、絶縁体２８０に過剰な酸素を導入することで、過剰酸素領域を形成することができる。また、脱水化、または脱水素化された酸化物２３０には、酸素欠損が生じ、低抵抗化する。一方で、絶縁体２８０の過剰な酸素により、酸化物２３０の酸素欠損が補填される。従って、酸素プラズマ処理によりまた、絶縁体２８０、および酸化物２３０は、酸素欠損を補填しながら、不純物である水素、または水を除去することができる。したがって、トランジスタ２００の電気特性の向上および、電気特性のばらつきを軽減することができる。
続いて、絶縁体２８０上に、絶縁体２８２を形成する。絶縁体２８２は、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に絶縁体２８２の下層である絶縁体２８０に過剰酸素領域を形成することができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にある絶縁体２８０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、イオンの一部のイオンは、絶縁体２８０の内部まで到達する。イオンが絶縁体２８０に取り込まれることにより、イオンが取り込まれた領域が絶縁体２８０に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２８０に過剰酸素領域が形成される。
絶縁体２８０に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２８０の過剰な酸素は、加熱処理などを行うことで、酸化物２３０に供給され、酸化物２３０の酸素欠損が補填することができる。また例えば、スパッタリング法を用いて絶縁体２８２を成膜する際に、基板を加熱しながら成膜することで、成膜後に過熱処理をしなくても、酸化物２３０に酸素を供給することができる場合がある。
このとき、酸化物２３０において、配向性を有する結晶部の側面に過剰な酸素（活性酸素または原子状酸素など）が結合する。さらに結合した活性酸素にＩｎ、ＭまたはＺｎなどの金属が結合する。このように、活性酸素と、Ｉｎ、ＭまたはＺｎなどの金属と、が繰り返し結合することにより、配向性を有する結晶部の側面から横方向に、固相成長していると考えることができる。また、予め酸化物２３０ａ、酸化物２３０ｂに加熱処理を行い、脱水、脱水素化を図ることにより、酸化物２３０に含まれる水または水素などの不純物を低減しておくことができる。これにより、酸化物２３０に含まれる水または水素などの不純物によって、酸素の拡散が妨げられることが低減されるので、より効率的に酸素を酸化物２３０に供給することができる。
ここで、絶縁体２８０と接する導電体２６０、導電体２４０ａ、および導電体２４０ｂに、耐酸化性が高い導電体を用いる場合、絶縁体２８０の過剰な酸素は、導電体２６０、導電体２４０ａ、および導電体２４０ｂに、吸収されることなく、効率的に酸化物２３０へ供給することができる。したがって、トランジスタ２００の電気特性の向上および、電気特性のばらつきを軽減することができる。
以上の工程により、本発明の一態様のトランジスタ２００を作製することができる。
＜半導体装置の構成例＞
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図５５乃至図６１に示す。なお、図５５（Ａ）は、図５６乃至図５９、および図６１乃至６２を回路図で表したものである。図６０、および図６１は、図５６乃至図５９、および図６１乃至６２に示す半導体装置が形成される領域の端部を示す。
＜半導体装置の回路構成１＞
図５５（Ａ）、および図５６乃至図５９に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。
図５５（Ａ）において、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
図５５（Ａ）に示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図５５（Ａ）に示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の回路構成２＞
図５５（Ｂ）に示す半導体装置は、トランジスタ３００を有さない点で図５５（Ａ）に示した半導体装置と異なる。この場合も図５５（Ａ）に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図５５（Ｂ）に示す半導体装置における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子１００とが導通し、第３の配線３００３と容量素子１００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ２００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜半導体装置の構造＞
本発明の一態様の半導体装置は、図５６に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１４、基板３１１の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
また、図５６に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図５６に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、図４６に示すようにトランジスタ３００の構成を、プレーナ型として設けてもよい。また、図５５（Ｂ）に示す回路構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２４には、例えば、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能を有する。なお、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図５６において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６のいずれかまたは全部を、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体３５８、および絶縁体２１２には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、例えば、絶縁体２１３、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体３５８、絶縁体２１２、絶縁体２１３、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、上述のトランジスタを用いればよい。また、図５６に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ２００の上方には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などに、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、その組成として窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。また、絶縁体２８０には、導電体２４４等が埋め込まれている。
導電体２４４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体２４４は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
例えば、導電体２４４を積層構造として設ける場合、耐酸化性が高い導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２８０から過剰な酸素を、導電体２４４が吸収することを抑制することができる。また、導電体２４４は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体２４４中の不純物、および導電体２４４の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、導電体２４４上に、バリア層２４５を設けてもよい。バリア層２４５を有することで、導電体２４４に含まれる不純物や、導電体２４４の一部の拡散を抑制することができる。
バリア層２４５には、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物、または窒化タンタルなどの金属窒化物などを用いることが好ましい。特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中、および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。
バリア層２４５、および絶縁体２８０上には、絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体１１０が順に積層して設けられている。また、絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体１１０には、導電体１２４等が埋め込まれている。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体１２４は、導電体３５６と同様の材料を用いて設けることができる。
絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体１１０のいずれか、または全部に、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。また、絶縁体２８３には、絶縁体２１３と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の絶縁体を用いることができる。また、絶縁体１１０には、絶縁体２１６と同様の材料を用いることができる。
例えば、絶縁体２８２、および絶縁体２８３には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
絶縁体２８４には、容量素子１００を設ける領域から、トランジスタ２００が設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、絶縁体２１３、および絶縁体２１４の積層構造と、絶縁体２８２、絶縁体２８３、および絶縁体２８４の積層構造により挟む構成とすることができる。また、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２８２、絶縁体２８３、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
ここで、図６０にスクライブライン近傍の断面図を示す。
例えば、図６０（Ａ）に示すように、トランジスタ２００を有するメモリセルの外縁に設けられるスクライブライン（図中１点鎖線で示す）と重なる領域近傍において、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設ける。また、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２、絶縁体２８３、および絶縁体２８４を設ける。
従って、該開口において、絶縁体２１２、絶縁体２１３、および絶縁体２１４と絶縁体２８２とが接する。また、絶縁体２８２上に、絶縁体２１３、および絶縁体２１４を積層する。このとき、絶縁体２１２、絶縁体２１３、および絶縁体２１４の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高めることができる。
当該構造により、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２８２、絶縁体２８３、および絶縁体２８４で、絶縁体２８０、及びトランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２８２、絶縁体２８３、および絶縁体２８４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、例えば、図６０（Ｂ）に示すように、スクライブライン（図中１点鎖線で示す）の両側となる領域において、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設けてもよい。なお、図では開口は２か所としたが、必要に応じて、複数の開口を設けてもよい。
従って、スクライブラインの両側に設けられた開口において、絶縁体２１２、絶縁体２１３、および絶縁体２１４と絶縁体２８２とが、少なくとも２か所で接するため、より密着性が高い構造となる。なお、この場合においても、絶縁体２１２、絶縁体２１３、および絶縁体２１４の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高めることができる。
また、開口を複数設けることで、絶縁体２８２と、絶縁体２１２、絶縁体２１３、および絶縁体２１４とが、複数の領域で接する構造とすることができる。また、スクライブラインから侵入する不純物が、絶縁体２１４と絶縁体２８２が接する領域のうち、最もトランジスタ２００と近い領域まで拡散する場合において、不純物の拡散距離を長くすることができる。
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
続いて、絶縁体２８４の上方には、絶縁体１１０、容量素子１００、および導電体１２４が設けられている。容量素子１００は、絶縁体１１０上に設けられ、導電体１１２（導電体１１２ａ、および導電体１１２ｂ）と、絶縁体１３０、絶縁体１３２、および絶縁体１３４と、導電体１１６とを有する。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。
なお、導電体１２４は、導電体３５６と同様の材料を用いて設けることができる。
また、導電体１１２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を設ける。絶縁体１３０、絶縁体１３２、および絶縁体１３４には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。図では、３層構造で示したが、単層、２層、または４層以上の積層構造としてもよい。
例えば、絶縁体１３０、および絶縁体１３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用い、絶縁体１３２には、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
導電体１１２上に、絶縁体１１４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
例えば、図５６に示すように、電極の一方として機能する導電体１１２において、導電体１１２ｂのような凸状を有する構造体とすることで、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
導電体１１６、および絶縁体１３４上には、絶縁体１５０が順に積層して設けられている。絶縁体１１０、および絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、容量素子１００の下部となる絶縁体１１０、および容量素子１００を覆う絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
＜変形例１＞
また、本実施の形態の変形例として、図５７に示すように、導電体２４４を形成してもよい。つまり、絶縁体２８２にプラグを埋め込み、プラグ上に、配線となる導電体、およびバリア層２４５を積層構造で設けてもよい。この場合、導電体２４４を構成する導電体において、配線として機能する導電体は、耐酸化性が高い導電体を用いることが好ましい。
＜変形例２＞
また、本実施の形態の変形例として、容量素子１００において、必ずしも導電体１２２を有する必要はない。
例えば、図５８に示す構造は、絶縁体２８０、絶縁体２８２、絶縁体２８４、および絶縁体１１０を形成した後、導電体２４４を形成している。そのため、導電体１２４と、容量素子１００の一方の電極となる導電体１１２を同時に形成することができる。従って、少ない工程で生産することができるため、生産コストを削減し、生産性を高めることができる。
また、導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
なお、図５８に示すように、導電体１１６を、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１２の上面および側面を覆うように設ける。つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
なお、当該構成は、導電体１１２を形成するときに、絶縁体１１０の上面を、絶縁体１３０、絶縁体１３２、および絶縁体１３４の合計の膜厚よりも大きく除去することが好ましい。例えば、オーバーエッチング処理とすることで、絶縁体１１０の一部も同時に除去することができる。また、オーバーエッチング処理により、導電体１１２等を形成することで、エッチング残渣を残すことなくエッチングすることができる。
また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、効率よく絶縁体１１０の一部を除去することができる。
また、例えば、導電体１１２、および導電体１２４を形成した後、導電体１１２をハードマスクとして、絶縁体１１０の一部を除去してもよい。
また、導電体１１２を形成した後、導電体１１２の表面を、クリーニング処理してもよい。クリーニング処理をすることで、エッチング残渣等を除去することができる。
また、図５８に示すように、絶縁体２１３、および絶縁体２８３を設けなくともよい。本構成においても、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により挟む構成とすることができる。また、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、本変形例における、スクライブライン近傍の断面図を図６１（Ａ）、および図６１（Ｂ）に示す。
例えば、図６１（Ａ）に示すように、スクライブライン（図中１点鎖線で示す）と重なる領域近傍において、絶縁体２１４と絶縁体２８２とが接し、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４の積層構造となる。このとき、絶縁体２１４と絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。
当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４で、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、例えば、図６１（Ｂ）に示すように、スクライブライン（図中１点鎖線で示す）と重なる領域近傍において、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設ける。また、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２を設ける。さらに、絶縁体２１２、および絶縁体２８２に開口を設け、絶縁体２１２、および絶縁体２８２の側面と、絶縁体２１０の露出した上面と、を覆うように、絶縁体２８４を設ける。
つまり、開口において、絶縁体２１４と絶縁体２８２が接する。さらに、その外側では、絶縁体２１２と絶縁体２８２とが接する。このとき、絶縁体２１４と絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。また、絶縁体２１２と絶縁体２８４とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例３＞
また、本実施の形態の変形例の一例を、図５９に示す。図５９は、図５８と、トランジスタ３００、およびトランジスタ２００の構成が異なる。
図５９に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
図５９に示すトランジスタ２００構造は、図４８、および図４９で説明した構造である。絶縁体２８０に形成された開口部に、酸化物２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａ、および導電体２４０ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａ、および導電体２４０ｂの三方の端部が、酸化物２３０の端部の一部と一致している。従って、導電体２４０ａ、および導電体２４０ｂは、酸化物２３０または絶縁体２８０の開口部と、同時に整形することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
さらに、図５９に示すトランジスタ２００は、導電体２４０ａおよび導電体２４０ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
＜変形例４＞
また、本実施の形態の変形例の一例を、図６２に示す。図６２（Ａ）、および図６２（Ｂ）はそれぞれ、一点鎖線Ａ１−Ａ２を軸とした、トランジスタ２００のチャネル長、およびチャネル幅方向の断面を示す。
図６２に示すように、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００と容量素子１００とを接続する貫通電極と、トランジスタ２００との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例５＞
また、本実施の形態の変形例の一例を、図６３に示す。図６３は、図５９と、容量素子の構成が異なる。
図６３に示すように、容量素子１０５を形成してもよい。容量素子１０５は、トランジスタ３００との配線の一部も、容量素子として機能する。従って、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。また、容量素子１０５と、トランジスタ２００との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例６＞
また、本実施の形態の変形例の一例を、図６４に示す。図６４（Ａ）は、図５５（Ａ）に示す半導体装置を、マトリクス状に配置した場合における、行の一部を抜き出した回路図である。また、図６４（Ｂ）は、図６４（Ａ）の回路図と対応した半導体装置の断面図である。
図６４には、トランジスタ３００、トランジスタ２００、および容量素子１００を有する半導体装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有する半導体装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有する半導体装置とが、同じ行に配置されている。
図６４（Ｂ）に示すように、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００、トランジスタ３０１、またはトランジスタ３０２と、容量素子１００、容量素子１０１、または容量素子１０２と、を接続する貫通電極と、トランジスタ２００、トランジスタ２０１、またはトランジスタ２０２との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例７＞
また、本実施の形態の変形例の一例を、図６５に示す。図６５は、図６４に示す半導体装置において、トランジスタ２０１、およびトランジスタ２０２を集積した場合の半導体装置の断面図である。
図６５に示すように、容量素子１０１の電極の一方となる導電体１１２の機能を、トランジスタ２０１のソース電極またはドレイン電極となる導電体２４０ａと兼ねてもよい。その場合、トランジスタ２０１の酸化物２３０ａ、およびトランジスタ２０１のゲート絶縁体として機能する絶縁体２５０の導電体２４０ａ上に延在した領域が、容量素子１０１の絶縁体として機能する。従って、容量素子１０１の電極の他方となる導電体１１６を、導電体２４０ａ上に、絶縁体２５０、および酸化物２３０ａを介して積層すればよい。当該構成により、半導体装置の小面積化、高集積化、微細化が可能となる。
また、トランジスタ２０１と、トランジスタ２０２を重畳して設けてもよい。当該構成により、半導体装置の小面積化、高集積化、微細化が可能となる。
また、複数個のトランジスタ（図ではトランジスタ２０１、およびトランジスタ２０２）、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００、トランジスタ３０１、またはトランジスタ３０２と、容量素子１００、容量素子１０１、または容量素子１０２と、を接続する貫通電極と、トランジスタ２００、トランジスタ２０１、またはトランジスタ２０２との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物が不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
上記の酸化物半導体を用いたトランジスタはオフ電流が小さい。このようなトランジスタを用いて、ＣＭＯＳインバータ、ＣＭＯＳアナログスイッチ、記憶素子などの回路素子を形成することができる。また、酸化物半導体を用いたトランジスタに加えて、シリコンなどの酸化物半導体以外の半導体を用いたトランジスタを組み合わせてもよい。このようなトランジスタや回路素子などを用いて、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器などの半導体装置を作製することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について、図６６、および図６７を用いて説明する。
＜記憶装置１＞
図６６に示す半導体装置は、トランジスタ３５００、第６の配線３００６を有する点で先の実施の形態で説明した半導体装置と異なる。この場合も先の実施の形態に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。また、トランジスタ３５００としては上記のトランジスタ３２００と同様のトランジスタを用いればよい。
第６の配線３００６は、トランジスタ３５００のゲートと電気的に接続され、トランジスタ３５００のソース、ドレインの一方はトランジスタ３２００のドレインと電気的に接続され、トランジスタ３５００のソース、ドレインの他方は第３の配線３００３と電気的に接続される。
＜記憶装置２＞
半導体装置（記憶装置）の変形例について、図６７に示す回路図を用いて説明する。
図６７に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００および容量素子４６００と、を有する。ここでトランジスタ４１００は、上述のトランジスタ３００と同様のトランジスタを用いることができ、トランジスタ４２００乃至４４００は、上述のトランジスタ２００と同様のトランジスタを用いることができる。また、ここで容量素子４５００、および容量素子４６００は、上述の容量素子１００と同様のトランジスタを用いることができる。なお、図６７に示す半導体装置は、図６７では図示を省略したが、マトリクス状に複数設けられる。図６７に示す半導体装置は、配線４００１、配線４００３、配線４００５乃至４００９に与える信号または電位に従って、データ電圧の書き込み、読み出しを制御することができる。
トランジスタ４１００のソースまたはドレインの一方は、配線４００３に接続される。トランジスタ４１００のソースまたはドレインの他方は、配線４００１に接続される。なお図６７では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でもよい。
図６７に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は、ノードＦＧ１に接続されるトランジスタ４４００のソースまたはドレインの一方、容量素子４６００の一方の電極、およびトランジスタ４２００のソースまたはドレインの一方の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ４１００のゲート、トランジスタ４２００のソースまたはドレインの他方、トランジスタ４３００のソースまたはドレインの一方、および容量素子４５００の一方の電極の間で電荷を保持する。
トランジスタ４３００のソースまたはドレインの他方は、配線４００３に接続される。トランジスタ４４００のソースまたはドレインの他方は、配線４００１に接続される。トランジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００の他方の電極は、配線４００９に接続される。
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するスイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトランジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点がある。なお図６７では、トランジスタ４２００乃至４４００の導電型をｎチャネル型として示すが、ｐチャネル型でもよい。
トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００とは、酸化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図６７に示す半導体装置は、トランジスタ４１００と、トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００と、を積層して設けることが好ましい。トランジスタを有する層を積層して設けるとよい。つまり、トランジスタを集積化することで、回路面積を縮小することができ、半導体装置の小型化を図ることができる。
次いで、図６７に示す半導体装置への情報の書き込み動作について説明する。
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電圧をＶｔｈとする。
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持部に書きこむデータ電圧をＶＤ２として説明する。
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態として配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持される。
図６７に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する。
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を一例として挙げて説明したが、これらは多値のデータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
次いで、図６７に示す半導体装置からの情報の読み出し動作について説明する。
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作１とよぶ。）について説明する。
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２」が読み出される。
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続されるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そのため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低下を抑制することができる。電荷の分配による電位の変動については、後述する。
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作２とよぶ。）について説明する。
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦＧ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１」が読み出される。
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１およびノードＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）のデータを保持することができる。また、図６７においては、第１の層４０２１乃至第３の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積を増大させず記憶容量の増加を図ることができる。
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけることができるため、データの信頼性に優れたものとすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態４）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成の一例について、図６８乃至図７１を用いて説明する。
図６８（Ａ）にインバータの回路図を示す。インバータ８００は、入力端子ＩＮに与える信号の論理を反転した信号を出力端子ＯＵＴから出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図６８（Ｂ）に、インバータ８００の一例を示す。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なおＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子を有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図６８（Ｃ）は、インバータ８００の動作を説明するためのタイミングチャートである。図６８（Ｃ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
信号ＳＢＧはＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０の閾値電圧を制御することができる。
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０は閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０は閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図６９（Ａ）には、トランジスタの電気特性の一つである、Ｖｇ−Ｉｄカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図６９（Ａ）中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図６９（Ａ）中の実線８４１で表される曲線にシフトさせることができる。図６９（Ａ）に示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂというように切り替えることで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図６９（Ｂ）には、この状態を可視化して示す。図６９（Ｂ）に図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図６９（Ｂ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れにくい状態とすることができるため、図６８（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図６９（Ｃ）には、この状態を可視化して示す。図６９（Ｃ）に図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
図６９（Ｃ）に図示したように、ＯＳトランジスタ８１０に流れる電流が流れやすい状態とすることができるため、図６８（Ｃ）に示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０の閾値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図６８（Ｃ）に図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。また、図６８（Ｃ）に図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。
なお図６８（Ｃ）のタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図７０（Ａ）に示す。
図７０（Ａ）では、図６８（Ｂ）で示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図７０（Ａ）の動作について、図７０（Ｂ）のタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０の閾値電圧を制御するための電圧は、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお図６８（Ｂ）および図７０（Ａ）の回路構成では、ＯＳトランジスタ８１０の第２ゲートに与える電圧を外部からの制御によって与える構成について示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図７１（Ａ）に示す。
図７１（Ａ）では、図６８（Ｂ）で示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続さえる。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図７１（Ａ）の動作について、図７１（Ｂ）のタイミングチャートを用いて説明する。図７１（Ｂ）のタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０の閾値電圧を制御する信号とすることができる。したがって、図６８（Ａ）乃至（Ｃ）で説明したように、ＯＳトランジスタ８１０の閾値電圧を制御できる。例えば、図７１（Ｂ）における時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
また図７１（Ｂ）における時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する複数の回路を有する半導体装置の一例について、図７２乃至図７８を用いて説明する。
図７２（Ａ）は、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とによって印加される電圧である。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とによって印加される電圧である。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とによって印加される電圧である。なお電圧ＶＳＳは、グラウンド（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図７２（Ｂ）は電圧ＶＰＯＧで動作する回路９０４の一例、図７２（Ｃ）は回路９０４を動作させるための信号の波形の一例である。
図７２（Ｂ）では、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳとする。電圧ＶＰＯＧは、図７２（Ｃ）に図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間を導通状態とする動作を、より確実に行うことができる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図７２（Ｄ）は電圧ＶＮＥＧで動作する回路９０６の一例、図７２（Ｅ）は回路９０６を動作させるための信号の波形の一例である。
図７２（Ｄ）では、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳとする。また、トランジスタ９１２のバックゲートに与える電圧は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図７２（Ｅ）に図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図７３（Ａ）、（Ｂ）には、図７２（Ｄ）、（Ｅ）の変形例を示す。
図７３（Ａ）に示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図７３（Ｂ）のタイミングチャートには、制御信号ＳＢＧと、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また図７４（Ａ）には、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図７４（Ａ）に示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとによって印加される電圧とすると、クロック信号ＣＬＫによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また図７４（Ｂ）には、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図７４（Ｂ）に示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧Ｖｓｓとによって印加される電圧とすると、クロック信号ＣＬＫによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお上述した電圧生成回路９０３の回路構成は、図７４（Ａ）で示す回路図の構成に限らない。電圧生成回路９０３の変形例を図７５（Ａ）乃至（Ｃ）、図７６（Ａ）、（Ｂ）に示す。
図７５（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図７５（Ａ）に示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。また、上記のＯＳトランジスタはオン電流が大きく、サブスレッショルドスイング値を小さくできるので動作速度の向上を図ることができる。
また図７５（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図７５（Ｂ）に示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。また、上記のＯＳトランジスタはオン電流が大きく、サブスレッショルドスイング値を小さくできるので動作速度の向上を図ることができる。
また図７５（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図７５（Ｃ）に示す電圧生成回路９０３Ｃは、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
また図７６（Ａ）に示す電圧生成回路９０３Ｄは、図７４（Ａ）に示す電圧生成回路９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図７６（Ａ）に示す電圧生成回路９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。また、上記のＯＳトランジスタはオン電流が大きく、サブスレッショルドスイング値を小さくできるので動作速度の向上を図ることができる。
また図７６（Ｂ）に示す電圧生成回路９０３Ｅは、図７６（Ａ）に示す電圧生成回路９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図７６（Ｂ）に示す電圧生成回路９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
なお電圧生成回路９０３の変形例は、図７４（Ｂ）に示した電圧生成回路９０５にも適用可能である。この場合の回路図の構成を図７７（Ａ）乃至（Ｃ）、図７８（Ａ）、（Ｂ）に示す。図７７（Ａ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図７７（Ｂ）に示す電圧生成回路９０５Ａは、クロック信号ＣＬＫによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
図７７（Ａ）乃至（Ｃ）、図７８（Ａ）、（Ｂ）に示す電圧生成回路９０５Ａ乃至９０５Ｅでは、図７５（Ａ）乃至（Ｃ）、図７６（Ａ）、（Ｂ）に示す電圧生成回路９０３Ａ乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図７７（Ａ）乃至（Ｃ）、図７８（Ａ）、（Ｂ）は、電圧生成回路９０５Ａ乃至９０５Ｅと同様に、効率的に電圧ＶＯＲＧから電圧ＶＮＥＧへの降圧を図ることができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そめため半導体装置は、外部から与える電源電圧の種類を削減できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図７９に示す半導体装置４００は、ＣＰＵコア４０１、パワーマネージメントユニット４２１および周辺回路４２２を有する。パワーマネージメントユニット４２１は、パワーコントローラ４０２、およびパワースイッチ４０３を有する。周辺回路４２２は、キャッシュメモリを有するキャッシュ４０４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）４０６を有する。ＣＰＵコア４０１は、データバス４２３、制御装置４０７、ＰＣ（プログラムカウンタ）４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）４１１、及びレジスタファイル４１２を有する。ＣＰＵコア４０１と、キャッシュ４０４等の周辺回路４２２とのデータのやり取りは、データバス４２３を介して行われる。
半導体装置（セル）は、パワーコントローラ４０２、制御装置４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置４００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置４００に適用することで、小型の半導体装置４００を提供できる。また、消費電力低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
制御装置４０７は、ＰＣ４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ４１１、レジスタファイル４１２、キャッシュ４０４、バスインターフェース４０５、デバッグインターフェース４０６、及びパワーコントローラ４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図７９では図示していないが、キャッシュ４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ４０９は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ４１１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ４１０は、ＡＬＵ４１１の演算処理に利用するデータ、またはＡＬＵ４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース４０５は、半導体装置４００と半導体装置４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース４０６は、デバッグの制御を行うための命令を半導体装置４００に入力するための信号の経路としての機能を有する。
パワースイッチ４０３は、半導体装置４００が有する、パワーコントローラ４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ４０２はパワースイッチ４０３の動作を制御する機能を有する。
上記構成を有する半導体装置４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ４０２のレジスタに設定する。次いで、ＣＰＵコア４０１からパワーコントローラ４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置４００内に含まれる各種レジスタとキャッシュ４０４が、データの退避を開始する。次いで、半導体装置４００が有するパワーコントローラ４０２以外の各種回路への電源電圧の供給が、パワースイッチ４０３により停止される。次いで、割込み信号がパワーコントローラ４０２に入力されることで、半導体装置４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ４０４が、データの復帰を開始する。次いで、制御装置４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度で消費電力の削減を行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図８０を用いて説明する。
図８０に示す半導体装置５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５００は、第１の記憶回路５０１と、第２の記憶回路５０２と、第３の記憶回路５０３と、読み出し回路５０４と、を有する。半導体装置５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５００の構成例について説明するものとする。
第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５００に電源電圧が供給されている期間において、第１の記憶回路５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５０１は、揮発性の記憶回路と呼ぶことができる。
第２の記憶回路５０２は、第１の記憶回路５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５０３は、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。読み出し回路５０４は、第２の記憶回路５０２または第３の記憶回路５０３に保持されたデータを読み出して第１の記憶回路５０１に記憶する（あるいは復帰する）機能を有する。
特に、第３の記憶回路５０３は、半導体装置５００に電源電圧が供給されてない期間においても、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。
図８０に示すように、第２の記憶回路５０２はトランジスタ５１２と容量素子５１９とを有する。第３の記憶回路５０３はトランジスタ５１３と、トランジスタ５１５と、容量素子５２０とを有する。読み出し回路５０４はトランジスタ５１０と、トランジスタ５１８と、トランジスタ５０９と、トランジスタ５１７と、を有する。
トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を、容量素子５１９に充放電する機能を有する。トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を容量素子５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
トランジスタ５１３は、容量素子５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５１５は、トランジスタ５１３が導通状態であるときに、配線５４４の電位に応じた電荷を容量素子５２０に充放電する機能を有する。トランジスタ５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ５１２のソース及びドレインの一方は、第１の記憶回路５０１に接続されている。トランジスタ５１２のソース及びドレインの他方は、容量素子５１９の一方の電極、トランジスタ５１３のゲート、及びトランジスタ５１８のゲートに接続されている。容量素子５１９の他方の電極は、配線５４２に接続されている。トランジスタ５１３のソース及びドレインの一方は、配線５４４に接続されている。トランジスタ５１３のソース及びドレインの他方は、トランジスタ５１５のソース及びドレインの一方に接続されている。トランジスタ５１５のソース及びドレインの他方は、容量素子５２０の一方の電極、及びトランジスタ５１０のゲートに接続されている。容量素子５２０の他方の電極は、配線５４３に接続されている。トランジスタ５１０のソース及びドレインの一方は、配線５４１に接続されている。トランジスタ５１０のソース及びドレインの他方は、トランジスタ５１８のソース及びドレインの一方に接続されている。トランジスタ５１８のソース及びドレインの他方は、トランジスタ５０９のソース及びドレインの一方に接続されている。トランジスタ５０９のソース及びドレインの他方は、トランジスタ５１７のソース及びドレインの一方、及び第１の記憶回路５０１に接続されている。トランジスタ５１７のソース及びドレインの他方は、配線５４０に接続されている。また、図８０においては、トランジスタ５０９のゲートは、トランジスタ５１７のゲートと接続されているが、トランジスタ５０９のゲートは、必ずしもトランジスタ５１７のゲートと接続されていなくてもよい。
トランジスタ５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５１５のオフ電流が小さいために、半導体装置５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５１５のスイッチング特性が良好であるために、半導体装置５００は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の一例について説明する。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
図８１（Ａ）は、本発明の一態様に係る撮像装置２２００の例を示す平面図である。撮像装置２２００は、画素部２２１０と、画素部２２１０を駆動するための周辺回路２２６０と、周辺回路２２７０、周辺回路２２８０と、周辺回路２２９０と、を有する。画素部２２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２２１１を有する。周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０は、それぞれ複数の画素２２１１に接続し、複数の画素２２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２２６０は周辺回路の一部といえる。
また、撮像装置２２００は、光源２２９１を有することが好ましい。光源２２９１は、検出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２２１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０のいずれか一以上を省略してもよい。
また、図８１（Ｂ）に示すように、撮像装置２２００が有する画素部２２１０において、画素２２１１を傾けて配置してもよい。画素２２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２２００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２２００が有する１つの画素２２１１を複数の副画素２２１２で構成し、それぞれの副画素２２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
図８２（Ａ）は、カラー画像を取得するための画素２２１１の一例を示す平面図である。図８２（Ａ）に示す画素２２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｂ」ともいう）を有する。副画素２２１２は、フォトセンサとして機能させることができる。
副画素２２１２（副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂ）は、配線２２３１、配線２２４７、配線２２４８、配線２２４９、配線２２５０と電気的に接続される。また、副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂは、それぞれが独立した配線２２５３に接続している。また、本明細書等において、例えばｎ行目の画素２２１１に接続された配線２２４８および配線２２４９を、それぞれ配線２２４８［ｎ］および配線２２４９［ｎ］と記載する。また、例えばｍ列目の画素２２１１に接続された配線２２５３を、配線２２５３［ｍ］と記載する。なお、図８２（Ａ）において、ｍ列目の画素２２１１が有する副画素２２１２Ｒに接続する配線２２５３を配線２２５３［ｍ］Ｒ、副画素２２１２Ｇに接続する配線２２５３を配線２２５３［ｍ］Ｇ、および副画素２２１２Ｂに接続する配線２２５３を配線２２５３［ｍ］Ｂと記載している。副画素２２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２２００は、隣接する画素２２１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素２２１２同士がスイッチを介して電気的に接続する構成を有する。図８２（Ｂ）に、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２２１１が有する副画素２２１２と、該画素２２１１に隣接するｎ＋１行ｍ列に配置された画素２２１１が有する副画素２２１２の接続例を示す。図８２（Ｂ）において、ｎ行ｍ列に配置された副画素２２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２２１２Ｒがスイッチ２２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２２１２Ｇがスイッチ２２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２２１２Ｂがスイッチ２２０３を介して接続されている。
なお、副画素２２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２２１１に３種類の異なる波長域の光を検出する副画素２２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。１つの画素２２１１に４種類の異なる波長域の光を検出する副画素２２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図８２（Ａ）において、赤の波長域の光を検出する副画素２２１２、緑の波長域の光を検出する副画素２２１２、および青の波長域の光を検出する副画素２２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２２１１に設ける副画素２２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する副画素２２１２を２つ以上設けることで、冗長性を高め、撮像装置２２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２２１１にレンズを設けてもよい。ここで、図８３の断面図を用いて、画素２２１１、フィルタ２２５４、レンズ２２５５の配置例を説明する。レンズ２２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図８３（Ａ）に示すように、画素２２１１に形成したレンズ２２５５、フィルタ２２５４（フィルタ２２５４Ｒ、フィルタ２２５４Ｇおよびフィルタ２２５４Ｂ）、および画素回路２２３０等を通して光２２５６を光電変換素子２２２０に入射させる構造とすることができる。
ただし、一点鎖線で囲んだ領域に示すように、矢印で示す光２２５６の一部が配線２２５７の一部によって遮光されてしまうことがある。したがって、図８３（Ｂ）に示すように光電変換素子２２２０側にレンズ２２５５およびフィルタ２２５４を配置して、光電変換素子２２２０が光２２５６を効率良く受光させる構造が好ましい。光電変換素子２２２０側から光２２５６を光電変換素子２２２０に入射させることで、検出感度の高い撮像装置２２００を提供することができる。
図８３に示す光電変換素子２２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
また、光電変換素子２２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
例えば、光電変換素子２２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２２０を実現できる。
ここで、撮像装置２２００が有する１つの画素２２１１は、図８２に示す副画素２２１２に加えて、第１のフィルタを有する副画素２２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すものと同様のトランジスタを用いることができる。
図８４は、撮像装置を構成する素子の断面図である。図８４に示す撮像装置は、シリコン基板２３００に設けられたシリコンを用いたトランジスタ２３５１、トランジスタ２３５１上に積層して配置された酸化物半導体を用いたトランジスタ２３５２およびトランジスタ２３５３、ならびにシリコン基板２３００に設けられたフォトダイオード２３６０を含む。各トランジスタおよびフォトダイオード２３６０は、種々のプラグ２３７０および配線２３７１と電気的な接続を有する。また、フォトダイオード２３６０のアノード２３６１は、低抵抗領域２３６３を介してプラグ２３７０と電気的に接続を有する。
また撮像装置は、シリコン基板２３００に設けられたトランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、層２３１０と接して設けられ、配線２３７１を有する層２３２０と、層２３２０と接して設けられ、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、層２３３０と接して設けられ、配線２３７２および配線２３７３を有する層２３４０を備えている。
なお図８４の断面図の一例では、シリコン基板２３００において、トランジスタ２３５１が形成された面とは逆側の面にフォトダイオード２３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード２３６０の受光面をトランジスタ２３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層２３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層２３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なお、シリコン基板２３００は、ＳＯＩ基板であってもよい。また、シリコン基板２３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
ここで、トランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、の間には絶縁体２３８０が設けられる。ただし、絶縁体２３８０の位置は限定されない。また、絶縁体２３８０の下に絶縁体２３７９が設けられ、絶縁体２３８０の上に絶縁体２３８１が設けられる。
絶縁体２３７９乃至絶縁体２３８０に設けられた開口に、導電体２３９０ａ乃至導電体２３９０ｅが設けられている。導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅは、プラグおよび配線として機能する。また、導電体２３９０ｃは、トランジスタ２３５３のバックゲートとして機能する。また、導電体２３９０ｄは、トランジスタ２３５２のバックゲートとして機能する。
トランジスタ２３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ２３５１の信頼性を向上させる効果がある。一方、トランジスタ２３５２およびトランジスタ２３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体２３８０を設けることが好ましい。絶縁体２３８０より下層に水素を閉じ込めることで、トランジスタ２３５１の信頼性が向上させることができる。さらに、絶縁体２３８０より下層から、絶縁体２３８０より上層に水素が拡散することを抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。さらに、導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅが形成されることにより、絶縁体２３８０に形成されているビアホールを通じて上層に水素が拡散することも抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。
また、図８４の断面図において、層２３１０に設けるフォトダイオード２３６０と、層２３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品について説明する。
＜半導体ウエハ、チップ＞
図８５（Ａ）は、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図８５（Ｂ）にチップ７１５の拡大図を示す。
また、分離領域７１３に導電層、半導体層などを設けてもよい。分離領域７１３に導電層、半導体層などを設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程に起因する歩留まりの低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に供給しながら行なう。分離領域７１３に導電層、半導体層などを設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
＜電子部品＞
チップ７１５を用いた電子部品の一例について、図８６を用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向、端子の形状などに応じて、複数の規格、名称などが存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図８６（Ａ）に示すフローチャートを用いて、後工程について説明する。前工程において基板７１１に本発明の一態様に係る半導体装置などを形成した後、基板７１１の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により基板７１１を薄くすることで、電子部品の小型化を図ることができる。
次に、基板７１１を複数のチップ（チップ７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップ７１５を個々のリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップ７１５とリードフレームとの接合は、樹脂による接合、またはテープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップ７１５を接合してもよい。
次いで、リードフレームのリードとチップ７１５上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線、金線などを用いることができる。また、ワイヤーボンディングは、例えば、ボールボンディング、またはウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップ７１５は、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップ７１５とリードを接続するワイヤーを機械的な外力から保護することができ、また水分、埃などによる特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否、動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図８６（Ｂ）に示す。図８６（Ｂ）では、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図８６（Ｂ）に示す電子部品７５０は、リード７５５およびチップ７１５を有する。電子部品７５０は、チップ７１５を複数有していてもよい。
図８６（Ｂ）に示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図８７に示す。
図８７（Ａ）は携帯型ゲーム機であり、筐体１９０１、表示部１９０３、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７等を有する。なお、図８７（Ａ）に示した携帯型ゲーム機は、１つの表示部１９０３を有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。例えば、複数の表示部を有する構成にしてもよい。また、表示部１９０３を操作するためのスタイラスを付属させてもよい。
図８７（Ｂ）は携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図８７（Ｃ）はノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２、キーボード１９２３、ポインティングデバイス１９２４等を有する。
図８７（Ｄ）は電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉１９３３等を有する。
図８７（Ｅ）はビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構成としてもよい。
図８７（Ｆ）は自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、ライト１９５４等を有する。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
本実施例では、上記実施の形態に示す成膜方法を用いて成膜したＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、ＩＧＺＯ膜と呼ぶ場合がある。）について観察した結果について説明する。
本実施例では、試料１として、イットリア安定化ジルコニア（ＹＳＺ）基板にＩＧＺＯ膜を、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）ターゲットを用いて成膜した。なお、試料１に用いたＹＳＺ基板の表面の面方位は（１１１）である。ＩＧＺＯ膜の成膜は、酸素ガス３０ｓｃｃｍを含む雰囲気にて圧力を０．４Ｐａに制御し、基板温度を３００℃、ターゲットにＤＣ電源により出力１０００Ｗ印加して行った。
作製した試料１について、ＩＧＺＯ膜の界面近傍のＨＡＡＤＦ−ＳＴＥＭ（Ｈｉｇｈ−ａｎｇｌｅ ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ ＴＥＭ）像の観察を行った。試料１のＨＡＡＤＦ−ＳＴＥＭ像を図８８に示す。
図８８に示すように、試料１ではＹＳＺ基板の上に層状の結晶が形成されたＩＧＺＯ膜が見られる。さらに、試料１のＹＳＺ基板の面方位（１１１）とＩＧＺＯ膜の格子定数が整合し、ＹＳＺ基板直上からＣＡＡＣ−ＯＳが形成されている。
このように、上記実施の形態に示す成膜方法を用いて、ＹＳＺ基板上にＩＧＺＯ膜を成膜することにより、成膜初期からＩｎ−Ｇａ−Ｚｎ酸化物の結晶が形成していることが示された。これは、上記実施の形態に示すＣＡＡＣ−ＯＳの成膜モデルとよい一致を示している。
本実施例では、上記実施の形態に示す成膜方法を用いて成膜したＩＧＺＯ膜についてＸＲＤを用いて結晶性評価を行った結果について説明する。
本実施例では、試料２Ａ乃至試料２Ｄとして、石英基板にＩｎ−Ｇａ−Ｚｎ酸化物膜を、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２）ターゲットを用いて、膜厚１００ｎｍ狙いで成膜した。ＩＧＺＯ膜の成膜は、圧力を０．４Ｐａに制御し、基板温度を２００℃、ターゲットにＤＣ電源により出力２００Ｗ印加して行った。成膜ガス流量は、試料２ＡはＯ２ガス３０ｓｃｃｍとし、試料２ＢはＯ２ガス３０ｓｃｃｍ及びＨ２Ｏガス０．５ｓｃｃｍとし、試料２ＣはＯ２ガス３０ｓｃｃｍ及びＨ２Ｏガス１．５ｓｃｃｍとし、試料２ＤはＯ２ガス３０ｓｃｃｍ及びＨ２Ｏガス３．０ｓｃｃｍとした。ここで、成膜ガス中のＨ２Ｏガスの割合は、試料２Ａは０体積％、試料２Ｂは１．６７体積％、試料２Ｃは５．０体積％、試料２Ｄは１０．０体積％となる。
作製した試料２Ａ乃至試料２Ｄについて、ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるＸＲＤ測定を行った。試料２Ａ乃至試料２ＤのＸＲＤスペクトルについて図８９に示す。ここで、図８９の横軸は回折角２θ［ｄｅｇｒｅｅ］をとり、縦軸はＸ線回折強度（任意単位）をとる。
図８９に示すように、試料２Ａでは、２θ＝３０°近傍にピークが見られるが、試料２Ｂ乃至試料２Ｄでは、２θ＝３０°近傍にピークが見られない。２θ＝３０°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されるものである。よって、試料２Ａは、ｃ軸配向性を有するＣＡＡＣ−ＯＳであることが分かる。なお、試料２Ａ乃至試料２Ｄで２θ＝２０°近傍に見られるピークは石英基板に起因するものである。
このように、成膜ガスにＨ２Ｏが含まれていない試料２ＡではＣＡＡＣ−ＯＳが形成され、成膜ガスにＨ２Ｏが０．５ｓｃｃｍ以上含まれる試料２Ｂ乃至試料２ＤではＣＡＡＣ−ＯＳが形成されなかった。このことから成膜ガスに含まれるＨ２ＯがＣＡＡＣ−ＯＳの形成を阻害していることが予測される。
よって、ＩＧＺＯ膜の成膜ガス中にＨ２Ｏなどの不純物が含まれないことが好ましい。例えば、成膜ガス中に含まれるＨ２Ｏは０．５ｓｃｃｍ未満であることが好ましい。
本実施例では、上記実施の形態に示す成膜方法を用いて成膜したＩＧＺＯ膜について各種測定を行った結果について説明する。
本実施例では、試料３Ａ乃至試料３Ｈとして、石英基板にＩｎ−Ｇａ−Ｚｎ酸化物膜を膜厚１００ｎｍ狙いで成膜した。ＩＧＺＯ膜の成膜は、成膜ガスの圧力を０．４Ｐａに制御し、基板温度を３００℃、ターゲットにＤＣ電源により出力２００Ｗ印加して行った。試料３Ａ乃至試料３Ｄは、成膜ガス流量を、Ｏ２ガス３０ｓｃｃｍ（酸素１００％）とし、試料３Ｅ乃至試料３Ｈは、成膜ガス流量を、Ｏ２ガス１０ｓｃｃｍ及びＡｒガス２０ｓｃｃｍ（酸素３３％）とした。本実施例では、ターゲットとして、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）にＳｉＯ２を含ませたターゲットを用いて成膜を行った。試料３Ａ及び試料３ＥはＳｉＯ２を含まないターゲット、試料３Ｂ及び試料３ＦはＳｉＯ２を０．０２重量％含むターゲット、試料３Ｃ及び試料３ＧはＳｉＯ２を０．２重量％含むターゲット、試料３Ｄ及び試料３ＨはＳｉＯ２を２重量％含むターゲット、をそれぞれ用いて成膜した。
作製した試料３Ａ乃至試料３Ｈについて、ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるＸＲＤ測定を行った。試料３Ａ乃至試料３ＤのＸＲＤスペクトルについて図９０（Ａ）に、試料３Ｅ乃至試料３ＨのＸＲＤスペクトルについて図９０（Ｂ）に示す。ここで、図９０（Ａ）（Ｂ）の横軸は回折角２θ［ｄｅｇｒｅｅ］をとり、縦軸はＸ線回折強度（任意単位）をとる。
図９０（Ａ）に示すように、試料３Ａ乃至試料３Ｃでは２θ＝３０°近傍にピークが見られるが、試料３Ｄでは２θ＝３０°近傍にピークが見られない。２θ＝３０°近傍のピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されるものである。よって、試料３Ａ乃至試料３Ｃは、ｃ軸配向性を有するＣＡＡＣ−ＯＳであることが分かる。また、図９０（Ｂ）に示すように、試料３Ｅでは２θ＝３０°近傍にピークが見られるが、試料３Ｆ乃至試料３Ｈでは２θ＝３０°近傍にピークが見られない。このように、成膜時の酸素流量が少ない場合、よりＣＡＡＣ−ＯＳの形成が阻害されやすくなる。なお、試料３Ａ乃至試料３Ｈで２θ＝２０°近傍に見られるピークは石英基板に起因するものである。
また、試料３Ｄの断面ＴＥＭ像を撮影した。図９１に試料３Ｄの断面ＴＥＭ像を示す。図９１に示すように、試料３Ｄには層状の結晶が形成されておらず、ＣＡＡＣ−ＯＳが成膜されていない。
このように、ターゲットに含まれるＳｉＯ２が０．２重量％以下である試料３Ａ乃至試料３ＣではＣＡＡＣ−ＯＳが形成され、ターゲットに含まれるＳｉＯ２が２重量％である試料３ＤではＣＡＡＣ−ＯＳが形成されなかった。このことからターゲットに含まれるＳｉＯ２がＣＡＡＣ−ＯＳの形成を阻害していることが予測される。
よって、ＩＧＺＯ膜の成膜に用いるターゲットにＳｉＯ２などの不純物が含まれないことが好ましい。例えば、ターゲット中に含まれるＳｉＯ２を２重量％未満、好ましくは０．２重量％以下、より好ましくは０．０２重量％未満とすればよい。
また、本実施例においては、試料３Ａ乃至試料３Ｄについて、ホール効果測定を行った。なお、ホール効果測定は、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔ８４００シリーズを用いて行った。
試料３Ａ乃至試料３Ｄのホール効果測定によって得られたホール（Ｈａｌｌ）移動度を図９２に示す。図９２は、縦軸にホール移動度［ｃｍ２／Ｖ・ｓ］をとる。
図９２に示すように、試料３Ａ乃至試料３Ｃは同程度のホール移動度をとるが、試料３Ｄは他と比べてホール移動度が低い。ここでホール移動度は、試料３Ａが１７．９０［ｃｍ２／Ｖ・ｓ］、試料３Ｂが１８．０９［ｃｍ２／Ｖ・ｓ］、試料３Ｃが１８．６７［ｃｍ２／Ｖ・ｓ］、試料３Ｄが１２．５０［ｃｍ２／Ｖ・ｓ］となった。
このように、ＩＧＺＯ膜にＳｉＯ２が含まれることを防ぎ、ＩＧＺＯ膜をＣＡＡＣ−ＯＳにすることで、ホール移動度を向上させることもできる。
本実施例では、アモルファス状の酸化シリコン膜の上に成膜したＩｎ−Ｇａ−Ｚｎ酸化物膜（以下、試料４と呼ぶ。）についてＴＥＭなどを用いて観察した結果について説明する。
試料４は、シリコン基板にＩｎ−Ｇａ−Ｚｎ酸化物膜を、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）ターゲットを用いた対向ターゲット式スパッタリング装置によって形成した。なお、シリコン基板の表面には、アモルファス状の酸化シリコン膜が形成されており、Ｉｎ−Ｇａ−Ｚｎ酸化物膜はその上に形成される。Ｉｎ−Ｇａ−Ｚｎ酸化物膜の成膜は、アルゴンガス２０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍを含む雰囲気にて圧力を０．４Ｐａに制御し、基板温度を３００℃、ターゲットにＤＣ電源により出力１０００Ｗ印加して行った。
作製した試料４に対し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜の断面ＴＥＭ像の観察を行った。試料４の断面ＴＥＭ像を図９３（Ａ）に示す。図９３（Ａ）のＩＧＺＯはＩｎ−Ｇａ−Ｚｎ酸化物膜を示し、ＳｉＯｘは酸化シリコン膜を示す。
図９３（Ａ）に示すように、試料４のＩｎ−Ｇａ−Ｚｎ酸化物膜中に層状の結晶領域が見られ、前述のＣＡＡＣ−ＯＳが形成されていることが分かる。ただし、アモルファス状の酸化シリコン膜とＩｎ−Ｇａ−Ｚｎ酸化物膜の界面付近（以下、領域５０００と呼ぶ。）では、層状の結晶領域は観測できない。
また、試料４のシリコン基板、酸化シリコン膜、Ｉｎ−Ｇａ−Ｚｎ酸化物膜の界面近傍について、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いてＳｉとＯを検出した。図９３（Ａ）に示す断面ＴＥＭ像を縮小して範囲を広げた写真とＥＤＸによるＳｉとＯのプロファイルを、試料４の膜厚を揃えて図９３（Ｂ）に示す。図９３（Ｂ）に示すＥＤＸのプロファイルは、縦軸に測定の深さ［ｎｍ］をとり、横軸に信号強度［ｃｏｕｎｔ］をとる。
図９３（Ｂ）に示すように、領域５０００において、Ｓｉ基板側に近づくにつれて、Ｓｉが増加する一方でＯが減少している。つまり、領域５０００において酸化シリコンとＩｎ−Ｇａ−Ｚｎ酸化物の混合層が形成されている。これにより、Ｉｎ−Ｇａ−Ｚｎ酸化物の成膜初期に、Ｉｎ−Ｇａ−Ｚｎ酸化物とアモルファス状のシリコンの混合層が形成されるために、領域５０００で層状の結晶領域が観察されないと推測される。
本実施例では、凸部の上にＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した試料（以下、試料５と呼ぶ。）についてＴＥＭなどを用いて観察した結果について説明する。
図９４（Ａ）に試料５の構造の概略を示す。試料５は、図９４（Ａ）に示すように、シリコン基板の上に成膜された酸化窒化シリコン膜５０１０と、酸化窒化シリコン膜５０１０の上に形成されたＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１と、酸化窒化シリコン膜５０１０及びＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１の上に成膜されたＩｎ−Ｇａ−Ｚｎ酸化物膜５０１２と、からなる。ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１１は、パターニングされて島状の凸部を形成している。以下に、試料５の作製方法について説明する。
まず、シリコン基板に膜厚３００ｎｍを狙って、ＰＥＣＶＤ法を用いて酸化窒化シリコン膜５０１０を成膜した。次に、酸化窒化シリコン膜５０１０にＣＭＰ処理を行った。
次に、酸化窒化シリコン膜５０１０の上に、スパッタリング法を用いてＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した。Ｉｎ−Ｇａ−Ｚｎ酸化物膜は、原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて、膜厚２０ｎｍを狙って成膜した酸化物膜と、その上に原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて、膜厚１５ｎｍを狙って成膜した酸化物膜の積層膜である。原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いた酸化物膜の成膜は、アルゴンガス４０ｓｃｃｍおよび酸素ガス５ｓｃｃｍを含む雰囲気にて圧力を０．７Ｐａに制御し、基板温度を２００℃、ターゲットにＤＣ電源により出力５００Ｗ印加して行った。また、原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いた酸化物膜の成膜は、アルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを含む雰囲気にて圧力を０．７Ｐａに制御し、基板温度を３００℃、ターゲットにＤＣ電源により出力５００Ｗ印加して行った。
次に、Ｉｎ−Ｇａ−Ｚｎ酸化物の積層膜の上にタングステンからなるメタルマスクを形成し、ドライエッチング法を用いて島状のＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１を形成した。
次に、酸化窒化シリコン膜５０１０及びＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１の上に、スパッタリング法を用いてＩｎ−Ｇａ−Ｚｎ酸化物膜５０１２を成膜した。Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１２は、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１）ターゲットを用いて、膜厚５０ｎｍを狙って成膜した。Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１２の成膜は、アルゴンガス３０ｓｃｃｍおよび酸素ガス１５ｓｃｃｍを含む雰囲気にて圧力を０．７Ｐａに制御し、基板温度を２００℃、ターゲットにＤＣ電源により出力５００Ｗ印加して行った。
作製した試料５に対し、Ｉｎ−Ｇａ−Ｚｎ酸化物膜の断面ＴＥＭ像の観察と、電子回折パターンの観測を行った。試料５の断面ＴＥＭ像を図９４（Ｂ）に示す。さらに、図９４（Ｂ）中の領域Ｂ１乃至Ｂ６の拡大図を図９４（Ｂ１）乃至図９４（Ｂ６）に示す。また、試料５の断面ＴＥＭ像の拡大図を図９５（Ａ）に示す。さらに、図９５（Ａ）中のポイントＡ１乃至Ａ４の電子回折パターンを図９５（Ａ１）乃至図９５（Ａ４）に示す。
図９４（Ｂ１）乃至図９４（Ｂ６）に示すように、Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１１及びＩｎ−Ｇａ−Ｚｎ酸化物膜５０１２の領域Ｂ１乃至Ｂ６において、層状の結晶領域が見られる。ここで、Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１２は、凸部状のＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１を下地として成膜されている。領域Ｂ４、Ｂ６はＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１の側面部を下地とし、領域Ｂ１、Ｂ３はＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１の曲面部を下地とし、領域Ｂ２はＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１の上面部を下地としている。Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１２の層状の結晶領域は、領域Ｂ１、Ｂ２、Ｂ３、Ｂ４、Ｂ６のいずれにおいてもＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１及びＩｎ−Ｇａ−Ｚｎ酸化物膜５０１２の表面に略平行である。
よって、上記実施の形態の図６（Ｂ）に示したように、凸部の上に形成されたナノクラスターが凸部表面に略平行に配列していることが示された。
また、図９５（Ａ１）乃至図９５（Ａ４）に示すように、ポイントＡ１乃至Ａ４において、鮮明なスポット状のパターンが現れており、（００９）面に帰属されるスポットも観測された。また、Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１２のポイントＡ１乃至Ａ３において、（００９）面に帰属されるスポットを結んだ直線は、Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１１及びＩｎ−Ｇａ−Ｚｎ酸化物膜５０１２の表面に略垂直になっている。
以上より、Ｉｎ−Ｇａ−Ｚｎ酸化物膜５０１２の層状の結晶領域は、結晶のｃ軸がＩｎ−Ｇａ−Ｚｎ酸化物膜５０１１の表面に略垂直になるように配向していることが推測される。これにより、上記実施の形態に示すように、ｃ軸が下地面に対して略垂直なナノクラスターが下地膜上に形成され、当該ナノクラスターが横方向に成長し、層状の結晶領域を有する酸化物半導体膜が形成されるモデルが考えられる。
本実施例では、上記実施の形態に示す成膜方法を用いて成膜したＩＧＺＯ膜について偏光ＸＡＮＥＳ（Ｘ−ｒａｙ Ａｂｓｏｒｐｔｉｏｎ Ｎｅａｒ Ｅｄｇｅ Ｓｔｒｕｃｔｕｒｅ）測定を行った結果について説明する。
本実施例では、試料６Ａ〜６Ｃとして、ｎ型の単結晶シリコン基板にＩＧＺＯ膜を成膜した。試料６ＡではＩＧＺＯの膜厚を５０ｎｍ狙いとし、試料６Ｂ及び試料６ＣではＩＧＺＯの膜厚を１００ｎｍ狙いとした。試料６Ａ及び試料６Ｂは、ＩＧＺＯ膜としてＣＡＡＣ−ＯＳを成膜し、試料６ＣはＩＧＺＯ膜としてｎｃ−ＯＳを成膜した。なお、試料６Ａは試料６Ｂより結晶性が高いＣＡＡＣ−ＯＳにした。
本実施例に用いたＩＧＺＯ膜の成膜は、成膜ガスの圧力を０．４Ｐａに制御し、ターゲットにＤＣ電源により出力２００Ｗ印加して行った。また、ターゲットとして、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）を用いた。ただし、試料６ＡではＣＡＡＣ−ＯＳ膜を成膜するため、成膜ガスを酸素ガス３０ｓｃｃｍとし、基板温度を３００℃として成膜を行った。また、試料６ＢではＣＡＡＣ−ＯＳ膜を成膜するため、成膜ガスをアルゴンガス２０ｓｃｃｍ、酸素ガス１０ｓｃｃｍとし、基板温度を３００℃として成膜を行った。また、試料６Ｃではｎｃ−ＯＳ膜を成膜するため、成膜ガスをアルゴンガス２０ｓｃｃｍ、酸素ガス１０ｓｃｃｍとし、基板温度を室温として成膜を行った。
作製した試料６Ａ〜６Ｃ（以下、試料と略して記載する場合がある。）について、ＸＡＳ（Ｘ−ｒａｙ Ａｂｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）の一種である偏光ＸＡＮＥＳ測定を行い、Ｘ線の吸光度を測定した。ＸＡＳで得られるＸ線吸収スペクトルには、吸収端と呼ばれる急峻な立ち上がりが現れる。偏光ＸＡＮＥＳ測定では、吸収端近傍に対応するエネルギー範囲の偏光Ｘ線を照射して、Ｘ線の各エネルギーにおける吸光度を算出し、吸収端近傍のＸ線吸収スペクトルを得る。
本実施例の偏光ＸＡＮＥＳ測定は、立命館大学ＳＲセンターのＢＬ−１１で、放射光Ｘ線を照射して行った。一般に、放射光では電子を曲げる方向に電場ベクトルが向いている直線偏光が得られる。このため、本実施例に用いた放射光Ｘ線は直線偏光となっている。また、放射光Ｘ線のエネルギー範囲は、酸素原子のＫ吸収端近傍、具体的には５１０ｅＶ〜６５０ｅＶとした。
本実施例では、入射Ｘ線の電場ベクトルに対する試料の角度を変化させてＸＡＮＥＳ測定を行った。入射Ｘ線に対する試料の配置について図９６（Ａ）〜（Ｃ）に示す。図９６（Ａ）〜（Ｃ）では、入射Ｘ線の進行方向を破線で、偏光された入射Ｘ線の電場ベクトルを実線で示している。また、試料の基板表面に対して垂直な法線ベクトルを図示している。図９６（Ａ）では、入射Ｘ線の電場ベクトルと試料の法線ベクトルのなす角（以下、角度θと記載する場合がある。）が９０°になるように試料を配置している。また、図９６（Ｂ）では、角度θ＝５５°になるように試料を配置している。また、図９６（Ｃ）では、角度θ＝１５°になるように試料を配置している。
ここで、角度θが大きくなるほど電場ベクトルのＩＧＺＯ膜面に平行な成分が大きくなり、角度θが小さくなるほど電場ベクトルのＩＧＺＯ膜面に垂直な成分が大きくなる。よって、ＩＧＺＯ膜がｃ軸配向性を有する場合、図９６（Ａ）のように角度θが大きいならば、ａｂ面方向に振動する電場に応答する吸収が強調され、図９６（Ｃ）ように角度θが小さいならば、ｃ軸方向に振動する電場に応答する吸収が強調される。
図９６（Ａ）乃至図９６（Ｃ）に示す配置で試料にＸ線を照射し、全電子収量法を用いてＸ線の吸光度を算出した。
試料６Ａ〜６Ｃにおいて偏光ＸＡＮＥＳ測定で得られたＸ線吸収スペクトルを図９７（Ａ）〜（Ｃ）に示す。図９７（Ａ）〜（Ｃ）に示すＸ線吸収スペクトルは、横軸にＸ線のエネルギー［ｅＶ］をとり、縦軸に規格化された吸光度をとる。なお、図９７（Ａ）〜（Ｃ）に示すＸ線のエネルギー範囲は５２５ｅＶ〜５６０ｅＶとした。また、吸光度は、バックグラウンドの寄与を除いた上で、入射Ｘ線のエネルギーが十分大きく、Ｋ吸収端近くのピークが見られない領域を１．０として、規格化した。
図９７（Ａ）（Ｂ）に示すように、試料６Ａ及び試料６Ｂでは、角度θが大きくなるにつれて、５３０ｅＶ〜５４０ｅＶ近傍の吸光度が大きくなっている。これに対して、図９７（Ｃ）に示す試料６Ｃでは、角度θと吸光度の間に、試料６Ａ及び試料６Ｂほど相関は見られなかった。
ここで、図９７（Ａ）〜（Ｃ）に示すＸ線吸収スペクトルの５３４ｅＶ近傍のピーク（以下、１ｓｔピークという。）の吸光度について、角度θ＝５５°の値を１．０とする相対値（以下、１ｓｔピーク吸光度の相対値という。）を、図９８に示す。図９８は、横軸に試料の角度θ［ｄｅｇ］をとり、縦軸に１ｓｔピーク吸光度の相対値をとる。
図９８に示すように、１ｓｔピーク吸光度の相対値について、試料６Ａ及び試料６Ｂでは、角度θと明確な相関が見られた。これに対して、試料６Ｃでは、角度θと１ｓｔピーク吸光度の相対値の間に、試料６Ａ及び試料６Ｂのような明確な相関は見られなかった。
このように、ＣＡＡＣ−ＯＳが形成された試料６Ａ及び試料６Ｂでは、角度θ＝９０°のときにＫ吸収端近傍の吸光度は大きく、角度θ＝１５°のときにＫ吸収端近傍の吸光度は小さかった。つまり、ＣＡＡＣ−ＯＳでは、ａｂ面方向に振動する電場に応答する吸収が、ｃ軸方向に振動する電場に応答する吸収より強く表れたということができる。これにより、ＣＡＡＣ−ＯＳでは、結晶構造の異方性に対応して電子構造に異方性がある可能性が示された。
また、酸素原子のＫ吸収端直上は、１ｓ軌道から２ｐ軌道への電子の遷移に対応している。一般的にＩＧＺＯはイオン結晶であるといわれており、イオン結晶においては、酸素イオンの２ｐ軌道は電子によって占有されているはずである。しかしながら本実地例では、酸素原子の１ｓ軌道から２ｐ軌道への電子の遷移に対応するＸ線吸収スペクトルが観測された。このことから、酸素原子の２ｐ軌道が完全に電子によって占有されておらず、酸素原子の２ｐ軌道の一部はフェルミ準位より高い、すなわち伝導帯に含まれている可能性を示唆している。
次に、ＩＧＺＯ膜の結晶モデルについてシミュレーションを行って、偏光ＸＡＮＥＳ測定に対応するスペクトルを算出し、本実施例に係る試料と比較した。なお、ＩＧＺＯ膜の結晶モデルと比較を行うため、試料６ＢのＩＧＺＯ膜を多結晶化させた試料６Ｄと、試料６ＣのＩＧＺＯ膜を多結晶化させた試料６Ｅを作製した。
試料６Ｄは、試料６Ｂと同じ条件でＩＧＺＯ膜を成膜し、熱処理を行って作製した。また、試料６Ｅは、試料６Ｃと同じ条件でＩＧＺＯ膜を成膜し、熱処理を行って作製した。なお、試料６Ｄ及び試料６Ｅの熱処理は、基板温度を８００℃にして、窒素１６Ｌ／ｍｉｎ、酸素４Ｌ／ｍｉｎの雰囲気で１時間行った。
試料６Ｄ及び試料６Ｅについて、ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるＸＲＤ測定を行った。試料６Ｄ及び試料６ＥのＸＲＤスペクトルについて図９９（Ａ）及び図９９（Ｂ）に示す。ここで、図９９の横軸は回折角２θ［ｄｅｇｒｅｅ］をとり、縦軸はＸ線回折強度（任意単位）をとる。さらに、図９９（Ａ）及び図９９（Ｂ）の下には、無機結晶構造データベース（Ｉｎｏｒｇａｎｉｃ Ｃｒｙｓｔａｌ Ｓｔｒｕｃｔｕｒｅ Ｄａｔａｂａｓｅ：ＩＣＳＤ）のＩｎＧａＺｎＯ４（ＩＣＳＤ Ｃｏｄｅ ９０００３）の回折パターンを示している。
図９９（Ａ）に示すように、試料６Ｄでは、ＩＣＳＤのＩｎＧａＺｎＯ４の回折パターンの強度比に対し、（００１）面（例えば（００９）面など）の回折パターンに帰属されるピークのみが見られており、他の結晶面に帰属される回折パターンのピークは見られない。試料６ＥではＩＣＳＤのＩｎＧａＺｎＯ４の回折パターンの強度比と異なっており（００１）面の回折パターンに帰属されるピークが強調されて見られるが、（００１）面以外の結晶面に帰属される回折パターンも多く見られる。このことから、試料６Ｄの方が試料６Ｅよりもｃ軸配向性が高いものの、どちらもｃ軸配向性を有する多結晶であることが示唆された。
試料６Ａ〜試料６Ｃと同じ条件で、試料６Ｄ及び試料６Ｅについて偏光ＸＡＮＥＳ測定を行った。試料６Ｄ及び試料６Ｅにおいて偏光ＸＡＮＥＳ測定で得られたＸ線吸収スペクトルを図１００（Ａ）及び図１００（Ｂ）に示す。図１００（Ａ）（Ｂ）に示すＸ線吸収スペクトルは、横軸にＸ線のエネルギー［ｅＶ］をとり、縦軸に規格化された吸光度をとる。なお、図１００（Ａ）（Ｂ）に示すＸ線のエネルギー範囲は５２５ｅＶ〜５４５ｅＶとした。
図１００（Ａ）（Ｂ）に示すように、試料６Ｄ及び試料６Ｅでは、角度θが大きくなるにつれて、１ｓｔピークの吸光度が大きくなっている。このように、試料６Ｄ及び試料６Ｅにおいても、試料６Ａ及び試料６Ｂと同様に、角度θと１ｓｔピークの吸光度の間に相関が見られた。
ただし、θ＝１５°で測定した条件においては、試料６Ｄと試料６Ｅで、５３７〜５３９ｅＶ近傍のピーク（以下、２ｎｄピークという。）の吸光度及びピーク位置に明確な差が見られた。
次に、図１０１に示すＩｎＧａＺｎＯ４の結晶モデルを用いてＸＡＮＥＳスペクトルを計算した。ＸＡＮＥＳスペクトルは、内殻電子が伝導帯に遷移する際の吸収スペクトルに対応する。
ここで、内殻電子の遷移確率は、双極子近似の下では、遷移双極子モーメントの大きさに比例するとみなすことができる。
図１０１に示す結晶モデルは、内殻空孔間の相互作用を小さくする目的で作成した１１２原子の１ｎＧａＺｎＯ４スーパーセルモデルである。それぞれのスーパーセルにつき、一個の酸素原子の１ｓ軌道に内殻空孔（図１０１中でｃｏｒｅ ｈｏｌｅと表示。）を導入する。このようにして上記結晶モデルを用いた計算により、図９７または図１００に示すＸ線吸収スペクトルに対応するスペクトルを算出した。
なお、第一原理計算には、擬ポテンシャルと、平面波基底を用いた密度汎関数プログラム（ＣＡＳＴＥＰ）を用いた。原子の擬ポテンシャルにはＶａｎｄｅｒｂｕｉｔ型ウルトラソフト擬ポテンシャルを用いているが、内殻空孔の効果を取り入れるために、酸素の１ｓ軌道から電子を取り去った擬ポテンシャルを用いた。また、擬ポテンシャル法を用いる場合、遷移エネルギーを直接求めることができない。そこで、酸素の１ｓ軌道の電子の有無をそれぞれ反映したポテンシャルで孤立原子を計算し、その全エネルギーの差から遷移エネルギーを算出した。また、交換相関ポテンシャルにはＰＢＥｓｏｌ（Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ ｒｅｖｉｓｅｄ ｆｏｒ ｓｏｌｉｄ）型の一般化勾配近似（ＧＧＡ：Ｇｅｎｅｒａｌｌｉｚｅｄ Ｇｒａｄｉｅｎｔ Ａｐｐｒｏｘｉｍａｔｉｏｎ）を用いた。また、カットオフエネルギーは８００ｅＶとした。また、サンプルｋ点の数は４×３×３とした。
また、上記偏光ＸＡＮＥＳ測定と同様に、本計算においても入射Ｘ線の角度θ＝０°、１５°、５５°または９０°に対応するように結晶モデルの格子ベクトルをそれぞれ設定した。
上記結晶モデルの計算により得られたスペクトルを図１０２（Ａ）に示す。図１０２（Ａ）に示すスペクトルは、横軸に遷移エネルギー［ｅＶ］をとり、縦軸に規格化された吸光度をとる。なお、図１０２（Ａ）に示す遷移エネルギーの範囲は５２５ｅＶ〜５４５ｅＶとした。また、吸光度は、５４５ｅＶ付近の値で規格化されている。
図１０２（Ａ）に示すスペクトルでは、１ｓｔピークの吸光度の相対値と角度θには相関がみられており、試料６ＤのＸ線吸収スペクトル（図１００（Ａ））をよく再現できている。図１０１に示すように、上記結晶モデルのｃ軸方向とａｂ面方向には構造の異方性がある。したがって、図１０２（Ａ）に示すスペクトルが得られるということは、ｃ軸配向性が高いことを意味している。図１０２（Ａ）に示すスペクトルは、試料６Ｄの偏光ＸＡＮＥＳスペクトルをよく再現できている。よって、試料６Ｄはｃ軸配向性を有することが裏付けられた。
また、配向分布を考慮して上記結晶モデルのスペクトルを補正することで、ｃ軸配向性が低い試料６ＥのＸ線吸収スペクトルを再現できるか確認を行った。図１０２（Ａ）に示すスペクトルの計算では、完全に配向した結晶モデルに対して、各入射Ｘ線角度でスペクトルの計算を行った。これに対して、結晶のｃ軸の方向に分布を持たせて上記結晶モデルの計算結果の補正を行った。ここで、ｃ軸の方向の分布を、平均の傾きが０°（完全に配向した場合に等しい）で、ガウス分布に従うように設定した。
配向分布を考慮して補正した計算により得られたスペクトルを図１０２（Ｂ）に示す。図１０２（Ｂ）に示すスペクトルは、横軸に遷移エネルギー［ｅＶ］をとり、縦軸に規格化された吸光度をとる。なお、図１０２（Ｂ）に示す遷移エネルギーの範囲は５２５ｅＶ〜５４５ｅＶとした。また、吸光度は、５４５ｅＶ付近の値で規格化されている。
図１０２（Ｂ）に示すスペクトルは、図１０２（Ａ）に示すスペクトルより、θ＝１５°の２ｎｄピークの吸光度が小さくなっており、試料６ＥのＸ線吸収スペクトル（図１００（Ｂ））を定性的に再現できている。このように、配向分布を考慮して補正した計算によって、上記結晶モデルのスペクトルをより試料６ＥのＸ線吸収スペクトルに近づけることができた。
また、試料６Ａおよび試料６Ｂ、すなわちＣＡＡＣ−ＯＳのＸ線吸収スペクトルは、試料６Ｄおよび試料６ＥのＸ線吸収スペクトルと同様、１ｓｔピークの吸光度と角度θには相関が見られている。このことから、試料６Ａおよび試料６Ｂも、ｃ軸配向性を有することが示唆された。
本実施例では、先の実施の形態に示すＰＥＳＰまたはＶＤＳＰを用いて、Ｉｎ−Ｇａ−Ｚｎ酸化物膜を成膜し、熱処理によってキャリア密度を変化させて、ホール効果測定を行った結果について説明する。
まず、本実施例で用いた試料７Ａ、７Ｂ、７Ｃ、７Ｄ、７Ｅ、７Ｆ、７Ｇ、７Ｈ及び７Ｊの作製方法について説明する。試料７Ａ、７Ｂ、７Ｃ、７Ｄ及び７Ｅは、ＰＥＳＰを用いてＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した試料であり、試料７Ｆ、７Ｇ、７Ｈ及び７Ｊは、ＶＤＳＰを用いてＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した試料である。
試料７Ａ、７Ｂ、７Ｃ、７Ｄ及び７Ｅでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）ターゲットを用いた平行平板型スパッタリング装置によって、石英基板に膜厚１００ｎｍ程度のＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した。Ｉｎ−Ｇａ−Ｚｎ酸化物膜の成膜は、アルゴンガス２０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍを含む雰囲気にて圧力を０．４Ｐａに制御し、基板温度を３００℃、ターゲットにＤＣ電源により出力２００Ｗ印加して行った。
試料７Ｆ、７Ｇ、７Ｈ及び７Ｊでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（原子数比Ｉｎ：Ｇａ：Ｚｎ＝１：１：１）ターゲットを用いた対向ターゲット式スパッタリング装置によって、石英基板に膜厚１００ｎｍ程度のＩｎ−Ｇａ−Ｚｎ酸化物膜を成膜した。Ｉｎ−Ｇａ−Ｚｎ酸化物膜の成膜は、アルゴンガス２０ｓｃｃｍおよび酸素ガス１０ｓｃｃｍを含む雰囲気にて圧力を０．４Ｐａに制御し、基板温度を２００℃、ターゲットにＤＣ電源により出力１０００Ｗ印加して行った。
次に、試料７Ａ、７Ｂ、７Ｃ、７Ｄ、７Ｅ、７Ｆ、７Ｇ、７Ｈ及び７Ｊにそれぞれ異なる条件で熱処理を行った。試料７Ａ及び試料７Ｆは、基板温度を４５０℃として窒素雰囲気で１時間熱処理を行った。試料７Ｂ、７Ｃ、７Ｄ、７Ｅ、７Ｇ、７Ｈ及び７Ｊは、基板温度を４５０℃として窒素雰囲気で１時間熱処理を行い、さらに酸素雰囲気で１時間熱処理を行った。
さらに、試料７Ｃ、７Ｄ、７Ｅ、７Ｈ及び７Ｊでは、ＣＶＤ装置を用いて、水素雰囲気（Ｈ２ガス流量５００ｓｃｃｍ）で、圧力１３３Ｐａとして、１時間熱処理を行った。熱処理温度はそれぞれ、試料７Ｃは２００℃、試料７Ｄは２５０℃、試料７Ｅは３５０℃、試料７Ｈは１５０℃、試料７Ｊは３００℃、とした。
以上のように、窒素雰囲気で熱処理を行ってから酸素雰囲気で熱処理を行うことにより、試料中のＩｎ−Ｇａ−Ｚｎ酸化物に酸素を供給し、酸素欠損を低減させてキャリア密度を低減させた。また、水素雰囲気で熱処理を行うことにより、試料中のＩｎ−Ｇａ−Ｚｎ酸化物に水素を供給し、欠陥準位密度を増加させてキャリア密度を増加させた。
作製した試料７Ａ、７Ｂ、７Ｃ、７Ｄ、７Ｅ、７Ｆ、７Ｇ、７Ｈ及び７Ｊについてホール効果測定を行い、キャリア密度及びホール（Ｈａｌｌ）移動度を評価した。なお、ホール効果測定は、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔ８４００シリーズを用いて行った。
ホール効果測定により得られた、各試料のキャリア密度及びホール移動度について表６に示す。また、各試料のホール移動度とキャリア密度の相関を図１０３に示す。図１０３は、縦軸にホール移動度［ｃｍ２／Ｖ・ｓ］をとり、横軸にキャリア密度［１／ｃｍ３］をとる。また、図１０３にはＰＥＳＰで作製された試料及びＶＤＳＰで作製された試料について、それぞれ近似曲線を表示している。
Figure 0006904907
図１０３に示すように、ＰＥＳＰで作製された試料、及びＶＤＳＰで作製された試料の両方において、キャリア密度とホール移動度は正の相関を示した。ＰＥＳＰで作製された試料は、ホール移動度のキャリア密度依存性が高く、キャリア密度が高い場合はホール移動度も高いが、キャリア密度の低下に伴いホール移動度も低下する。
これに対して、ＶＤＳＰで作製された試料は、ホール移動度のキャリア密度依存性が低く、キャリア密度が低い範囲において、ＰＥＳＰで作製された、同程度のキャリア密度の試料と比較して、高いホール移動度を有する。
上記実施の形態に示すように、ＣＡＡＣ−ＯＳは、不純物および酸素欠損が少なく、キャリア密度の低い酸化物半導体である。上記の結果から、ＶＤＳＰを用いてＣＡＡＣ−ＯＳを成膜することにより、キャリア密度の低いＣＡＡＣ−ＯＳを用いたトランジスタでも、比較的高い移動度を有することが示唆される。よって、ＶＤＳＰを用いてＣＡＡＣ−ＯＳ膜を成膜することで、当該ＣＡＡＣ−ＯＳ膜を活性層として用いたトランジスタでは、Ｓ値やオン電流の向上を図ることができる。
２０ ナノクラスター
２１ イオン
２２ 横成長部
２３ 粒子
２５ 劈開面
２６ 領域
２７ 連結部
３２ 基板
３３ ターゲット
３４ プラズマ
３５ａ 平坦部
３５ｂ 凸部
１００ 容量素子
１０１ 容量素子
１０２ 容量素子
１０５ 容量素子
１１０ 絶縁体
１１２ 導電体
１１２ａ 導電体
１１２ｂ 導電体
１１４ 絶縁体
１１６ 導電体
１２２ 導電体
１２４ 導電体
１３０ 絶縁体
１３２ 絶縁体
１３４ 絶縁体
１５０ 絶縁体
２００ トランジスタ
２０１ トランジスタ
２０２ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５Ａ 導電体
２０５ｂ 導電体
２０５Ｂ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１３ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０Ａ 酸化物
２３０ｂ 酸化物
２３０Ｂ 酸化物
２３０ｃ 酸化物
２３０ｄ 酸化物
２４０ａ 導電体
２４０Ａ 導電膜
２４０ｂ 導電体
２４０Ｂ 導電層
２４１ａ 導電体
２４１ｂ 導電体
２４４ 導電体
２４５ バリア層
２５０ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０ｃ 導電体
２７０ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８３ 絶縁体
２８４ 絶縁体
２８５ 絶縁体
２８６ 絶縁体
２９０ レジストマスク
２９２ レジストマスク
２９４ レジストマスク
２９６ レジストマスク
３００ トランジスタ
３０１ トランジスタ
３０２ トランジスタ
３１１ 基板
３１２ 半導体領域
３１４ 絶縁体
３１６ 導電体
３１８ａ 低抵抗領域
３１８ｂ 低抵抗領域
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３５８ 絶縁体
４００ 半導体装置
４０１ ＣＰＵコア
４０２ パワーコントローラ
４０３ パワースイッチ
４０４ キャッシュ
４０５ バスインターフェース
４０６ デバッグインターフェース
４０７ 制御装置
４０８ ＰＣ
４０９ パイプラインレジスタ
４１０ パイプラインレジスタ
４１１ ＡＬＵ
４１２ レジスタファイル
４２１ パワーマネージメントユニット
４２２ 周辺回路
４２３ データバス
５００ 半導体装置
５０１ 記憶回路
５０２ 記憶回路
５０３ 記憶回路
５０４ 回路
５０９ トランジスタ
５１０ トランジスタ
５１２ トランジスタ
５１３ トランジスタ
５１５ トランジスタ
５１７ トランジスタ
５１８ トランジスタ
５１９ 容量素子
５２０ 容量素子
５４０ 配線
５４１ 配線
５４２ 配線
５４３ 配線
５４４ 配線
６００ ターゲット
６００ａ ターゲット
６００ｂ ターゲット
６０１ 成膜室
６１０ バッキングプレート
６１０ａ バッキングプレート
６１０ｂ バッキングプレート
６２０ ターゲットホルダ
６２０ａ ターゲットホルダ
６２０ｂ ターゲットホルダ
６２２ ターゲットシールド
６２３ ターゲットシールド
６３０ マグネットユニット
６３０ａ マグネットユニット
６３０ｂ マグネットユニット
６３０Ｎ マグネット
６３０Ｎ１ マグネット
６３０Ｎ２ マグネット
６３０Ｓ マグネット
６３２ マグネットホルダ
６４０ プラズマ
６４２ 部材
６６０ 基板
６７０ 基板ホルダ
６８０ａ 磁力線
６８０ｂ 磁力線
６９０ 電源
６９１ 電源
７１１ 基板
７１２ 回路領域
７１３ 分離領域
７１４ 分離線
７１５ チップ
７５０ 電子部品
７５２ プリント基板
７５４ 実装基板
７５５ リード
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１９０１ 筐体
１９０２ 筐体
１９０３ 表示部
１９０４ 表示部
１９０５ マイクロフォン
１９０６ スピーカー
１９０７ 操作キー
１９０８ スタイラス
１９１１ 筐体
１９１２ 筐体
１９１３ 表示部
１９１４ 表示部
１９１５ 接続部
１９１６ 操作キー
１９２１ 筐体
１９２２ 表示部
１９２３ キーボード
１９２４ ポインティングデバイス
１９３１ 筐体
１９３２ 冷蔵室用扉
１９３３ 冷凍室用扉
１９４１ 筐体
１９４２ 筐体
１９４３ 表示部
１９４４ 操作キー
１９４５ レンズ
１９４６ 接続部
１９５１ 車体
１９５２ 車輪
１９５３ ダッシュボード
１９５４ ライト
２２００ 撮像装置
２２０１ スイッチ
２２０２ スイッチ
２２０３ スイッチ
２２１０ 画素部
２２１１ 画素
２２１２ 副画素
２２１２Ｂ 副画素
２２１２Ｇ 副画素
２２１２Ｒ 副画素
２２２０ 光電変換素子
２２３０ 画素回路
２２３１ 配線
２２４７ 配線
２２４８ 配線
２２４９ 配線
２２５０ 配線
２２５３ 配線
２２５４ フィルタ
２２５４Ｂ フィルタ
２２５４Ｇ フィルタ
２２５４Ｒ フィルタ
２２５５ レンズ
２２５６ 光
２２５７ 配線
２２６０ 周辺回路
２２７０ 周辺回路
２２８０ 周辺回路
２２９０ 周辺回路
２２９１ 光源
２３００ シリコン基板
２３１０ 層
２３２０ 層
２３３０ 層
２３４０ 層
２３５１ トランジスタ
２３５２ トランジスタ
２３５３ トランジスタ
２３６０ フォトダイオード
２３６１ アノード
２３６３ 低抵抗領域
２３７０ プラグ
２３７１ 配線
２３７２ 配線
２３７３ 配線
２３７９ 絶縁体
２３８０ 絶縁体
２３８１ 絶縁体
２３９０ａ 導電体
２３９０ｂ 導電体
２３９０ｃ 導電体
２３９０ｄ 導電体
２３９０ｅ 導電体
２７００ 成膜装置
２７０１ 大気側基板供給室
２７０２ 大気側基板搬送室
２７０３ａ ロードロック室
２７０３ｂ アンロードロック室
２７０４ 搬送室
２７０５ 基板加熱室
２７０６ａ 成膜室
２７０６ｂ 成膜室
２７０６ｃ 成膜室
２７５１ クライオトラップ
２７５２ ステージ
２７６１ カセットポート
２７６２ アライメントポート
２７６３ 搬送ロボット
２７６４ ゲートバルブ
２７６５ 加熱ステージ
２７６６ ターゲット
２７６６ａ ターゲット
２７６６ｂ ターゲット
２７６７ ターゲットシールド
２７６７ａ ターゲットシールド
２７６７ｂ ターゲットシールド
２７６８ 基板ホルダ
２７６９ 基板
２７７０ 真空ポンプ
２７７１ クライオポンプ
２７７２ ターボ分子ポンプ
２７８０ マスフローコントローラ
２７８１ 精製機
２７８２ ガス加熱機構
２７８４ 可変部材
２７９０ａ マグネットユニット
２７９０ｂ マグネットユニット
２７９１ 電源
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３２００ トランジスタ
３５００ トランジスタ
４００１ 配線
４００３ 配線
４００５ 配線
４００６ 配線
４００７ 配線
４００８ 配線
４００９ 配線
４０２１ 層
４０２３ 層
４１００ トランジスタ
４２００ トランジスタ
４３００ トランジスタ
４４００ トランジスタ
４５００ 容量素子
４６００ 容量素子
５０００ 領域
５０１０ 酸化窒化シリコン膜
５０１１ Ｉｎ−Ｇａ−Ｚｎ酸化物膜
５０１２ Ｉｎ−Ｇａ−Ｚｎ酸化物膜

Claims (7)

  1. 成膜室と、前記成膜室内に配置されたターゲットと、基板と、を用いるスパッタリング法による酸化物の成膜方法であって、
    前記基板を１００℃以上５００℃未満に加熱し、
    前記成膜室に酸素または／および希ガスを有する成膜ガスを供給した後、前記ターゲットと前記基板との間に電位差を与えることで、前記ターゲットの近傍に前記成膜ガスのイオンを有するプラズマを生成し、
    前記成膜ガスのイオンが前記電位差によって、前記ターゲットに向けて加速され、
    加速された前記成膜ガスのイオンが前記ターゲットを衝撃することで、前記ターゲットから前記ターゲットを構成する原子、および前記ターゲットを構成する原子の集合体を有する粒子を剥離させ、
    前記原子、および前記原子の集合体を有する粒子は、前記基板上に堆積し、前記基板の加熱によりマイグレーションを起こして、複数の平板状のクラスターを形成し、
    前記複数の平板状のクラスターの一つと、前記複数の平板状のクラスターの別の一つと、の間の領域に、前記原子、および前記原子の集合体を有する粒子が入り込み、
    前記原子、および前記原子の集合体を有する粒子が、前記平板状のクラスターの間の領域を横方向に成長することで、前記複数の平板状のクラスターの一つと、前記複数の平板状のクラスターの別の一つと、の間に連結部が形成され、
    前記連結部には歪みを有する結晶構造が形成され、
    前記ターゲットは、インジウムと、亜鉛と、元素Ｍ（元素Ｍはアルミニウム、ガリウム、イットリウムまたはスズ）と、酸素と、を有し、
    前記ターゲットに含まれる酸化シリコンは２重量％未満であり、
    前記成膜ガスに含まれる水分子は０．５ｓｃｃｍ以下であることを特徴とする酸化物の作製方法。
  2. 請求項１において、
    前記平板状のクラスターが積層して薄膜構造を形成することを特徴とする酸化物の作製方法。
  3. 請求項１において、
    前記複数の平板状のクラスターの一つと、前記複数の平板状のクラスターの別の一つと、の間の領域に他の平板状のクラスターが形成されていないことを特徴とする酸化物の作製方法。
  4. 請求項１において、
    前記ターゲットは、酸化インジウム、元素Ｍの酸化物及び酸化亜鉛を有する混合物のターゲットであることを特徴とする酸化物の作製方法。
  5. 請求項１において、
    前記平板状のクラスターは、表面に前記元素Ｍ、前記亜鉛及び前記酸素からなる層が形成されていることを特徴とする酸化物の作製方法。
  6. 請求項１において、
    前記平板状のクラスターは、表面がｃ軸に垂直な面になることを特徴とする酸化物の作製方法。
  7. 請求項１乃至６のいずれか一に記載の方法で作製された酸化物をチャネルに用いることを特徴とする半導体装置の作製方法。
JP2017558798A 2015-12-28 2016-12-19 酸化物及び半導体装置の作製方法 Active JP6904907B2 (ja)

Applications Claiming Priority (15)

Application Number Priority Date Filing Date Title
JP2015257216 2015-12-28
JP2015257216 2015-12-28
JP2016030282 2016-02-19
JP2016030282 2016-02-19
JP2016039808 2016-03-02
JP2016039808 2016-03-02
JP2016055394 2016-03-18
JP2016055394 2016-03-18
JP2016100527 2016-05-19
JP2016100527 2016-05-19
JP2016125102 2016-06-24
JP2016125102 2016-06-24
JP2016160775 2016-08-18
JP2016160775 2016-08-18
PCT/IB2016/057757 WO2017115209A1 (ja) 2015-12-28 2016-12-19 酸化物およびその作製方法

Publications (2)

Publication Number Publication Date
JPWO2017115209A1 JPWO2017115209A1 (ja) 2018-12-06
JP6904907B2 true JP6904907B2 (ja) 2021-07-21

Family

ID=59224687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017558798A Active JP6904907B2 (ja) 2015-12-28 2016-12-19 酸化物及び半導体装置の作製方法

Country Status (2)

Country Link
JP (1) JP6904907B2 (ja)
WO (1) WO2017115209A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6930885B2 (ja) 2017-09-21 2021-09-01 株式会社東芝 半導体装置
KR20200127993A (ko) 2018-03-07 2020-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI700786B (zh) * 2018-03-28 2020-08-01 南茂科技股份有限公司 薄膜覆晶封裝結構
JP6733941B1 (ja) * 2019-03-22 2020-08-05 大口マテリアル株式会社 半導体素子搭載用基板
CN117071071B (zh) * 2023-08-22 2024-02-09 湖北大学 一种p型氧化镓薄膜及其制备方法和应用

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
CN109390215B (zh) * 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
JP6141777B2 (ja) * 2013-02-28 2017-06-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20140299873A1 (en) * 2013-04-05 2014-10-09 Semiconductor Energy Laboratory Co., Ltd. Single-crystal oxide semiconductor, thin film, oxide stack, and formation method thereof
WO2014181777A1 (ja) * 2013-05-09 2014-11-13 独立行政法人物質・材料研究機構 薄膜トランジスタおよびその製造方法
WO2015136412A1 (en) * 2014-03-14 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Circuit system

Also Published As

Publication number Publication date
JPWO2017115209A1 (ja) 2018-12-06
WO2017115209A1 (ja) 2017-07-06

Similar Documents

Publication Publication Date Title
JP6975541B2 (ja) 複合体、およびトランジスタ
JP7059423B2 (ja) 半導体装置
JP7048789B2 (ja) 半導体装置
JP6947491B2 (ja) 半導体装置
JP6904907B2 (ja) 酸化物及び半導体装置の作製方法
JP2021101468A (ja) 表示装置
CN107207252B (zh) 氧化物及其制造方法
TWI652362B (zh) 氧化物及其製造方法
KR20170101233A (ko) 스퍼터링용 타깃의 제작 방법
JP2021048397A (ja) 金属酸化物膜及びトランジスタ
JP2020184592A (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210624

R150 Certificate of patent or registration of utility model

Ref document number: 6904907

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150