JP2021048397A - 金属酸化物膜及びトランジスタ - Google Patents

金属酸化物膜及びトランジスタ Download PDF

Info

Publication number
JP2021048397A
JP2021048397A JP2020189177A JP2020189177A JP2021048397A JP 2021048397 A JP2021048397 A JP 2021048397A JP 2020189177 A JP2020189177 A JP 2020189177A JP 2020189177 A JP2020189177 A JP 2020189177A JP 2021048397 A JP2021048397 A JP 2021048397A
Authority
JP
Japan
Prior art keywords
oxide
film
insulator
transistor
oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020189177A
Other languages
English (en)
Inventor
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2021048397A publication Critical patent/JP2021048397A/ja
Priority to JP2022135574A priority Critical patent/JP2022172229A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】結晶部を含む金属酸化物膜を有する半導体装置、金属酸化物膜を含む、電界効果移動度の高い半導体装置、金属酸化物膜を含む、信頼性の高い半導体装置を提供する。【解決手段】トランジスタ２００は、第１の絶縁体２１６と、第１の絶縁体の上に形成された第１の導電体２０５と、第１の導電体の上に形成された第２の絶縁体２２０と、第２の絶縁体の上に形成された酸化物２３０と、酸化物の上に形成された第３の絶縁体２５０と、第３の絶縁体の上に形成された第２の導電体２６０と、第３の絶縁体および第２の導電体の上に形成された第４の絶縁体２８０と、第４の絶縁体の上に形成された第５の絶縁体２８２と、を有する。酸化物は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ又はＳｎ）と、Ｚｎとを含み、第１の結晶部と、第２の結晶部と、を有する。第１の結晶部は、ｃ軸配向性を有し、第２の結晶部は、ｃ軸配向性を有さない。【選択図】図３０

Description

本発明の一態様は、金属酸化物膜及びその作製方法に関する。また、本発明の一態様は、当該金属酸化物膜を有する半導体装置及びその作製方法に関する。
または、本発明は、例えば、酸化物、トランジスタおよび半導体装置、ならびにそれらの作製方法に関する。または、本発明は、例えば、酸化物、表示装置、発光装置、照明装置、蓄電装置、記憶装置、撮像装置、プロセッサ、電子機器に関する。または、酸化物、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の作製方法に関する。または、半導体装置、表示装置、液晶表示装置、発光装置、記憶装置、電子機器の駆動方法に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、作製方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、照明装置、撮像装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。
トランジスタに適用可能な半導体材料として、酸化物半導体が注目されている。例えば、特許文献１では、複数の酸化物半導体層を積層し、当該複数の酸化物半導体層の中で、チャネルとなる酸化物半導体層がインジウム及びガリウムを含み、且つインジウムの割合をガリウムの割合よりも大きくすることで、電界効果移動度（単に移動度、またはμＦＥという場合がある）を高めた半導体装置が開示されている。
また、非特許文献１では、インジウムと、ガリウムと、亜鉛とを有する酸化物半導体は、Ｉｎ１−ｘＧａ１＋ｘＯ３（ＺｎＯ）ｍ（ｘは−１≦ｘ≦１を満たす数、ｍは自然数）で表されるホモロガス相を有することについて開示されている。また、非特許文献１では、ホモロガス相の固溶域（ｓｏｌｉｄ ｓｏｌｕｔｉｏｎ ｒａｎｇｅ）について開示されている。例えば、ｍ＝１の場合のホモロガス相の固溶域は、ｘが−０．３３から０．０８の範囲であり、ｍ＝２の場合のホモロガス相の固溶域は、ｘが−０．６８から０．３２の範囲である。
特開２０１４−７３９９号公報
Ｍ． Ｎａｋａｍｕｒａ， Ｎ． Ｋｉｍｉｚｕｋａ， ａｎｄ Ｔ． Ｍｏｈｒｉ、「Ｔｈｅ Ｐｈａｓｅ Ｒｅｌａｔｉｏｎｓ ｉｎ ｔｈｅ Ｉｎ２Ｏ３−Ｇａ２ＺｎＯ４−ＺｎＯ Ｓｙｓｔｅｍ ａｔ １３５０℃」、Ｊ． Ｓｏｌｉｄ Ｓｔａｔｅ Ｃｈｅｍ．、１９９１、Ｖｏｌ．９３， ｐｐ．２９８−３１５
本発明の一態様は、結晶部を含む金属酸化物膜を有する半導体装置を提供することを課題の一とする。または、金属酸化物膜を含む、電界効果移動度の高い半導体装置を提供することを課題の一とする。または、金属酸化物膜を含む、信頼性の高い半導体装置を提供することを課題の一とする。
または、酸化物を半導体に用いた半導体装置を提供することを課題の一とする。または、酸化物を半導体に用いた半導体装置を有するモジュールを提供することを課題の一とする。または、酸化物を半導体に用いた半導体装置、または酸化物を半導体に用いた半導体装置を有するモジュールを有する電子機器を提供することを課題の一とする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。これら以外の課題は、明細書、図面、請求項などの記載から抽出することが可能である。
本発明の一態様は、第１の絶縁体と、第１の絶縁体の上に形成された第１の導電体と、第１の導電体の上に形成された第２の絶縁体と、第２の絶縁体の上に形成された酸化物と、酸化物の上に形成された第３の絶縁体と、第３の絶縁体の上に形成された第２の導電体と、第３の絶縁体および第２の導電体の上に形成された第４の絶縁体と、第４の絶縁体の上に形成された第５の絶縁体と、を有し、酸化物は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎとを含み、Ｉｎ、Ｍ、及びＺｎの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３及びその近傍であり、Ｉｎが４の場合、Ｍが１．５以上２．５以下であり、且つＺｎが２以上４以下であり、酸化物は、第１の結晶部と、第２の結晶部と、を有し、第１の結晶部は、ｃ軸配向性を有し、第２の結晶部は、ｃ軸配向性を有さない、第２の絶縁体、第３の絶縁体及び第４の絶縁体は、酸素と、シリコンを含み、第１の絶縁体及び第５の絶縁体は、酸素と、アルミニウムを含むことを特徴とする半導体装置である。
上記において、酸化物は、断面に対する電子線回折測定を行い、酸化物の電子線回折パターンを観測した場合、電子線回折パターンは、第１の結晶部に起因する回折スポットを有する第１の領域と、第２の結晶部に起因する回折スポットを有する第２の領域と、を有し、第１の領域における輝度の積分強度は、第２の領域における輝度の積分強度よりも大きいことが好ましい。
上記において、第１の領域における輝度の積分強度は、第２の領域における輝度の積分強度に対して、１倍を超えて３倍以下であることが好ましい。
上記において、酸化物は、浅い欠陥準位密度のピーク値が、２．５×１０１２ｃｍ−２ｅＶ−１未満である領域を有することが好ましい。
上記において、酸化物と第３の絶縁体の間に、第２の酸化物を有し、第２の酸化物は、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎとを含み、酸化物は、第１の結晶部と、第２の結晶部と、を有し、第１の結晶部は、ｃ軸配向性を有し、第２の結晶部は、ｃ軸配向性を有さない、断面に対する電子線回折測定を行い、酸化物の電子線回折パターンを観測した場合、電子線回折パターンは、第１の結晶部に起因する回折スポットを有する第１の領域と、第２の結晶部に起因する回折スポットを有する第２の領域と、を有し、第１の領域における輝度の積分強度は、第２の領域における輝度の積分強度に対して、１倍を超えて１０倍以下であることが好ましい。
本発明の他の一態様は、第１の絶縁体の上に、酸素とアルミニウムを含む第１の導電体を形成し、第１の導電体の上に、酸素とシリコンを含む第２の絶縁体を形成し、第２の絶縁体の上に、酸素の流量比を２０％以下とし、基板温度を室温以上１５０℃以下として、スパッタリング法を用いて酸化物を形成し、４５０℃以下の温度で熱処理を行い、酸化物の上に、酸素とシリコンを含む第３の絶縁体を形成し、第３の絶縁体の上に、第２の導電体を形成し、第３の絶縁体および第２の導電体の上に、酸素とシリコンを含む第４の絶縁体を形成し、第４の絶縁体の上に、４５０℃以下の温度で基板加熱を行いながらスパッタリング法を用いて酸素とアルミニウムを含む第５の絶縁体を形成する、ことを特徴とする半導体装置の作製方法である。
本発明の一態様によれば、結晶部を含む金属酸化物膜を有する半導体装置を提供することができる。または、金属酸化物膜を含む、電界効果移動度の高い半導体装置を提供することができる。または、金属酸化物膜を含む、信頼性の高い半導体装置を提供することができる。
または、酸化物を半導体に用いた半導体装置を提供することができる。または、酸化物を半導体に用いた半導体装置を有するモジュールを提供することができる。または、酸化物を半導体に用いた半導体装置、または酸化物を半導体に用いた半導体装置を有するモジュールを有する電子機器を提供することができる。
金属酸化物膜の断面ＴＥＭ像、及び断面ＨＲ−ＴＥＭ像を説明する図。 金属酸化物膜の断面ＴＥＭ像、及び断面ＨＲ−ＴＥＭ像を説明する図。 金属酸化物膜の断面ＴＥＭ像、及び断面ＨＲ−ＴＥＭ像を説明する図。 金属酸化物膜のＸＲＤ測定結果、及び電子線回折パターンを説明する図。 金属酸化物膜のＸＲＤ測定結果、及び電子線回折パターンを説明する図。 金属酸化物膜のＸＲＤ測定結果、及び電子線回折パターンを説明する図。 電子線回折パターンを説明する図。 電子線回折パターンのラインプロファイルを説明する図。 電子線回折パターンのラインプロファイル、ラインプロファイルの相対輝度Ｒ、及びスペクトルの半値幅を説明する概念図。 電子線回折パターン、及び輝度プロファイルを説明する図。 電子線回折パターン、及び輝度プロファイルを説明する図。 金属酸化物膜の電子線回折パターンから見積もった相対輝度を説明する図。 金属酸化物膜の断面ＴＥＭ像及び画像解析後の断面ＴＥＭ像を説明する図。 金属酸化物膜の断面ＴＥＭ像及び画像解析後の断面ＴＥＭ像を説明する図。 金属酸化物膜の断面ＴＥＭ像及び画像解析後の断面ＴＥＭ像を説明する図。 金属酸化物膜のＳＩＭＳ測定結果を説明する図。 Ｉｄ−Ｖｇ特性を説明する図。 Ｉｄ−Ｖｇ特性を説明する図。 界面準位密度の計算結果を説明する図。 Ｉｄ−Ｖｇ特性を説明する図。 欠陥準位密度の計算結果を説明する図。 ＣＰＭの測定結果を説明する図。 ＣＰＭの測定結果を説明する図。 ＣＰＭの測定結果を説明する図。 酸化物半導体膜の成膜メカニズムを説明する図。 酸化物半導体膜の原子数比の範囲を説明する図。 ＩｎＭＺｎＯ４の結晶を説明する図。 酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図。 ナノクラスターの構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 バンド構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの上面図および断面構造を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、トランジスタの作製方法例を説明する図。 実施の形態に係る、半導体装置の回路図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 実施の形態に係る、半導体装置の回路図及び断面構造を説明する図。 実施の形態に係る、半導体装置の断面構造を説明する図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様に係る記憶装置を示す回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのグラフおよび回路図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するためのブロック図、回路図および波形図。 本発明の一態様を説明するための回路図およびタイミングチャート。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様を説明するための回路図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す回路図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様に係る半導体装置を示すブロック図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す断面図。 本発明の一態様に係る半導体装置を示す上面図。 本発明の一態様を説明するためのフローチャート、および半導体装置を示す斜視図。 本発明の一態様に係る電子機器を示す斜視図。 試料のＸＲＤスペクトルの測定結果を説明する図。 試料のＴＥＭ像、および電子線回折パターンを説明する図。 試料のＥＤＸマッピングを説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。
また、本明細書にて用いる「第１」、「第２」、「第３」という序数詞は、構成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記する。
また、本明細書において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態（非導通状態、遮断状態、ともいう）にあるときのドレイン電流をいう。オフ状態とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低い状態、ｐチャネル型トランジスタでは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ゲートとソースの間の電圧Ｖｇｓがしきい値電圧Ｖｔｈよりも低いときのドレイン電流を言う場合がある。
トランジスタのオフ電流は、Ｖｇｓに依存する場合がある。従って、トランジスタのオフ電流がＩ以下である、とは、トランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを言う場合がある。トランジスタのオフ電流は、所定のＶｇｓにおけるオフ状態、所定の範囲内のＶｇｓにおけるオフ状態、または、十分に低減されたオフ電流が得られるＶｇｓにおけるオフ状態、等におけるオフ電流を指す場合がある。
一例として、しきい値電圧Ｖｔｈが０．５Ｖであり、Ｖｇｓが０．５Ｖにおけるドレイン電流が１×１０−９Ａであり、Ｖｇｓが０．１Ｖにおけるドレイン電流が１×１０−１３Ａであり、Ｖｇｓが−０．５Ｖにおけるドレイン電流が１×１０−１９Ａであり、Ｖｇｓが−０．８Ｖにおけるドレイン電流が１×１０−２２Ａであるようなｎチャネル型トランジスタを想定する。当該トランジスタのドレイン電流は、Ｖｇｓが−０．５Ｖにおいて、または、Ｖｇｓが−０．５Ｖ乃至−０．８Ｖの範囲において、１×１０−１９Ａ以下であるから、当該トランジスタのオフ電流は１×１０−１９Ａ以下である、と言う場合がある。当該トランジスタのドレイン電流が１×１０−２２Ａ以下となるＶｇｓが存在するため、当該トランジスタのオフ電流は１×１０−２２Ａ以下である、と言う場合がある。
また、本明細書等では、チャネル幅Ｗを有するトランジスタのオフ電流を、チャネル幅Ｗあたりを流れる電流値で表す場合がある。また、所定のチャネル幅（例えば１μｍ）あたりを流れる電流値で表す場合がある。後者の場合、オフ電流の単位は、電流／長さの次元を持つ単位（例えば、Ａ／μｍ）で表される場合がある。
トランジスタのオフ電流は、温度に依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、室温、６０℃、８５℃、９５℃、または１２５℃におけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃の範囲の温度）におけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、室温、６０℃、８５℃、９５℃、１２５℃、当該トランジスタが含まれる半導体装置の信頼性が保証される温度、または、当該トランジスタが含まれる半導体装置等が使用される温度（例えば、５℃乃至３５℃の範囲の温度）、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
トランジスタのオフ電流は、ドレインとソースの間の電圧Ｖｄｓに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ，３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓにおけるオフ電流、を表す場合がある。トランジスタのオフ電流がＩ以下である、とは、Ｖｄｓが０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ，２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、２０Ｖ、当該トランジスタが含まれる半導体装置の信頼性が保証されるＶｄｓ、または、当該トランジスタが含まれる半導体装置等において使用されるＶｄｓ、におけるトランジスタのオフ電流がＩ以下となるＶｇｓの値が存在することを指す場合がある。
上記オフ電流の説明において、ドレインをソースと読み替えてもよい。つまり、オフ電流は、トランジスタがオフ状態にあるときのソースを流れる電流を言う場合もある。
また、本明細書等では、オフ電流と同じ意味で、リーク電流と記載する場合がある。また、本明細書等において、オフ電流とは、例えば、トランジスタがオフ状態にあるときに、ソースとドレインとの間に流れる電流を指す場合がある。
また、本明細書等において、トランジスタのしきい値電圧とは、トランジスタにチャネルが形成されたときのゲート電圧（Ｖｇ）を指す。具体的には、トランジスタのしきい値電圧とは、ゲート電圧（Ｖｇ）を横軸に、ドレイン電流（Ｉｄ）の平方根を縦軸にプロットした曲線（Ｖｇ−√Ｉｄ特性）において、最大傾きである接線を外挿したときの直線と、ドレイン電流（Ｉｄ）の平方根が０（Ｉｄが０Ａ）との交点におけるゲート電圧（Ｖｇ）を指す場合がある。あるいは、トランジスタのしきい値電圧とは、チャネル長をＬ、チャネル幅をＷとし、Ｉｄ［Ａ］×Ｌ［μｍ］／Ｗ［μｍ］の値が１×１０−９［Ａ］となるゲート電圧（Ｖｇ）を指す場合がある。
また、電圧は、ある電位と、基準の電位（例えば接地電位（ＧＮＤ）またはソース電位）との電位差のことを示す場合が多い。よって、電圧を電位と言い換えることが可能である。一般的に、電位（電圧）は、相対的なものであり、基準の電位からの相対的な大きさによって決定される。したがって、「接地電位」などと記載されている場合であっても、電位が０Ｖであるとは限らない。例えば、回路で最も低い電位が、「接地電位」となる場合もある。または、回路で中間くらいの電位が、「接地電位」となる場合もある。その場合には、その電位を基準として、正の電位と負の電位が規定される。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、実効的なチャネル幅と呼ぶ。）と、トランジスタの上面図において示されるチャネル幅（以下、見かけ上のチャネル幅と呼ぶ。）と、が異なる場合がある。例えば、立体的な構造を有するトランジスタでは、実効的なチャネル幅が、トランジスタの上面図において示される見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつ立体的な構造を有するトランジスタでは、半導体の側面に形成されるチャネル領域の割合が大きくなる場合がある。その場合は、上面図において示される見かけ上のチャネル幅よりも、実際にチャネルの形成される実効的なチャネル幅の方が大きくなる。
ところで、立体的な構造を有するトランジスタにおいては、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、トランジスタの上面図において、半導体とゲート電極とが互いに重なる領域における、ソースとドレインとが向かい合っている部分の長さである見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを取得して、その画像を解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に低い場合は、「絶縁体」としての特性を有する場合がある。また、「半導体」と「絶縁体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「絶縁体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「絶縁体」は、「半導体」に言い換えることが可能な場合がある。または、本明細書等に記載の「絶縁体」を「半絶縁体」に言い換えることが可能な場合がある。
また、本明細書等において、「半導体」と表記した場合であっても、例えば、導電性が十分に高い場合は、「導電体」としての特性を有する場合がある。また、「半導体」と「導電体」とは境界が曖昧であり、厳密に区別できない場合がある。したがって、本明細書等に記載の「半導体」は、「導電体」に言い換えることが可能な場合がある。同様に、本明細書等に記載の「導電体」は、「半導体」に言い換えることが可能な場合がある。
また、本明細書等において、半導体の不純物とは、半導体膜を構成する主成分以外の元素をいう。例えば、濃度が０．１原子％未満の元素は不純物である。不純物が含まれることにより、半導体にＤＯＳ（Ｄｅｎｓｉｔｙ ｏｆ Ｓｔａｔｅ）が形成されることや、キャリア移動度が低下することや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体を有する場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、主成分以外の遷移金属などがあり、特に、水素（水にも含まれる）、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、例えば水素などの不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンを有する場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、単に酸化物と記載する場合、金属酸化物、酸化物半導体、酸化物絶縁体または酸化物導電体と読み替えることができる。
（実施の形態１）
＜１−１．金属酸化物膜の構成＞
本発明の一態様は、２種類の結晶部を含む金属酸化物膜である。結晶部の一（第１の結晶部ともいう）は、膜の厚さ方向（膜面方向、膜の被形成面、または膜の表面に垂直な方向ともいう）に配向性を有する、すなわちｃ軸配向性を有する結晶部である。結晶部の他の一（第２の結晶部ともいう）は、ｃ軸配向性を有さずに様々な向きに配向する結晶部である。本発明の一態様の金属酸化物膜は、このような２種類の結晶部が混在している。
なお、以下では説明を容易にするために、ｃ軸配向性を有する結晶部を第１の結晶部、ｃ軸配向性を有さない結晶部を第２の結晶部と分けて説明しているが、これらは結晶性や結晶の大きさなどに違いがなく区別できない場合がある。すなわち、本発明の一態様の金属酸化物膜はこれらを区別せずに表現することもできる。
例えば、本発明の一態様の金属酸化物膜は、複数の結晶部を有し、膜中に存在する結晶部のうち、少なくとも一の結晶部がｃ軸配向性を有していればよい。また、膜中に存在する結晶部のうち、ｃ軸配向性を有さない結晶部の存在割合が、ｃ軸配向性を有する結晶部の存在割合よりも多くてもよい。一例としては、本発明の一態様の金属酸化物膜は、その膜厚方向の断面における透過型電子顕微鏡による観察像において、複数の結晶部が観察され、当該複数の結晶部のうちｃ軸配向性を有さない第２の結晶部が、ｃ軸配向性を有する第１の結晶部よりも多く観察される場合がある。別言すると、本発明の一態様の金属酸化物膜は、ｃ軸配向性を有さない第２の結晶部の存在割合が多い。
金属酸化物膜中にｃ軸配向性を有さない第２の結晶部の存在割合を多くすることで、以下の優れた効果を奏する。
金属酸化物膜の近傍に十分な酸素供給源がある場合において、ｃ軸配向性を有さない第２の結晶部は、酸素の拡散経路になりうる。よって、金属酸化物膜の近傍に十分な酸素供給源がある場合に、ｃ軸配向性を有さない第２の結晶部を介して、ｃ軸配向性を有する第１の結晶部に酸素を供給することができる。よって、金属酸化物膜中の酸素欠損量を低減することができる。このような金属酸化物膜をトランジスタの半導体膜に適用することで、高い信頼性及び高い電界効果移動度を得ることが可能となる。このように、ｃ軸配向性を有さない第２の結晶部は、酸素の拡散経路となり、ｃ軸配向性を有する第１の結晶部に酸素を供給することができるので、ｃ軸配向性を有する第１の結晶部と、ｃ軸配向性を有さない第２の結晶部を含む金属酸化物膜を、酸素欠乏型の金属酸化物膜、または酸素欠乏型の酸化物半導体膜と呼ぶ場合がある。
また、第１の結晶部は、特定の結晶面が膜の厚さ方向に対して配向性を有する。そのため、第１の結晶部を含む金属酸化物膜について、膜の上面に概略垂直な方向に対するＸ線回折（ＸＲＤ：Ｘ−ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）測定を行うと、所定の回折角（２θ）に当該第１の結晶部に由来する回折ピークが確認される。一方で金属酸化物膜が第１の結晶部を有していても、支持基板によるＸ線の散乱、またはバックグラウンドの上昇により、回折ピークが十分に確認されないこともある。なお、回折ピークの高さ（強度）は、金属酸化物膜中に含まれる第１の結晶部の存在割合に応じて大きくなり、金属酸化物膜の結晶性を推し量る指標にもなりえる。
また、金属酸化物膜の結晶性の評価方法の一つとして、電子線回折が挙げられる。例えば、断面に対する電子線回折測定を行い、本発明の一態様の金属酸化物膜の電子線回折パターンを観測した場合、第１の結晶部に起因する回折スポットを有する第１の領域と、第２の結晶部に起因する回折スポットを有する第２の領域とが観測される。
第１の結晶部に起因する回折スポットを有する第１の領域は、ｃ軸配向性を有する結晶部に由来する。一方で第２の結晶部に起因する回折スポットを有する第２の領域は、配向性を有さない結晶部、または、あらゆる向きに無秩序に配向する結晶部に由来する。そのため電子線回折に用いる電子線のビーム径、すなわち観察する領域の面積によって、異なるパターンが観察される場合がある。なお、本明細書等において、電子線のビーム径を１ｎｍΦ以上１００ｎｍΦ以下で測定する電子線回折を、ナノビーム電子線回折（ＮＢＥＤ：Ｎａｎｏ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）と呼ぶ。
ただし、本発明の一態様の金属酸化物膜の結晶性を、ＮＢＥＤと異なる方法で評価してもよい。金属酸化物膜の結晶性の評価方法の例としては、電子回折、Ｘ線回折、中性子回折などが挙げられる。電子回折の中でも、先に示すＮＢＥＤの他に、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、走査型電子顕微鏡（ＳＥＭ：Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｙ）、収束電子回折（ＣＢＥＤ：Ｃｏｎｖｅｒｇｅｎｔ Ｂｅａｍ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）、制限視野電子回折（ＳＡＥＤ：Ｓｅｌｅｃｔｅｄ Ａｒｅａ Ｅｌｅｃｔｒｏｎ Ｄｉｆｆｒａｃｔｉｏｎ）などを好適に用いることができる。
また、ＮＢＥＤにおいて、電子線のビーム径を大きくした条件（例えば、２５ｎｍΦ以上１００ｎｍΦ以下、または５０ｎｍΦ以上１００ｎｍΦ以下）のナノビーム電子線回折パターンでは、リング状のパターンが観察される。また当該リング状のパターンは、動径方向に輝度の分布を有する場合がある。一方、ＮＢＥＤにおいて、電子線のビーム径を十分に小さくした条件（例えば１ｎｍΦ以上１０ｎｍΦ以下）の電子線回折パターンでは、上記リング状のパターンの位置に、円周方向（θ方向ともいう）に分布した複数のスポットが観察される場合がある。すなわち、電子線のビーム径を大きくした条件でみられるリング状のパターンは、上記の複数のスポットの集合体により形成される。
＜１−２．金属酸化物膜の結晶性の評価＞
以下では、条件の異なる３つの金属酸化物膜が形成された試料（試料Ａ１乃至Ａ３）を作製し結晶性の評価を行った。まず、試料Ａ１乃至Ａ３の作製方法について、説明する。
［試料Ａ１］
試料Ａ１は、ガラス基板上に厚さ約１００ｎｍの金属酸化物膜が形成された試料である。当該金属酸化物膜は、インジウムと、ガリウムと、亜鉛とを有する。試料Ａ１の金属酸化物膜の形成条件としては、基板を１７０℃に加熱し、流量１４０ｓｃｃｍのアルゴンガスと流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加した。上述の全体のガス流量に対する酸素流量の割合を、酸素流量比と記載する場合がある。なお、試料Ａ１の作製条件における酸素流量比は３０％である。
［試料Ａ２］
試料Ａ２は、ガラス基板上に厚さ約１００ｎｍの金属酸化物膜が成膜された試料である。試料Ａ２の金属酸化物膜の形成条件としては、基板を１３０℃に加熱し、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入した。試料Ａ２の作製条件における酸素流量比は１０％である。なお、基板温度、及び酸素流量比以外の条件としては、先に示す試料Ａ１と同様の条件とした。
［試料Ａ３］
試料Ａ３は、ガラス基板上に厚さ約１００ｎｍの金属酸化物膜が成膜された試料である。試料Ａ３の金属酸化物膜の形成条件としては、基板を室温（例えば２０℃以上３０℃以下、なお表１中において室温をＲ．Ｔ．と記載する）とし、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入した。試料Ａ３の作製条件における酸素流量比は１０％である。なお、基板温度、及び酸素流量比以外の条件としては、先に示す試料Ａ１と同様の条件とした。
試料Ａ１乃至Ａ３の作製条件を表１に示す。
Figure 2021048397
次に、上記作製した試料Ａ１乃至Ａ３の結晶性の評価を行った。本実施の形態においては、結晶性の評価として、断面ＴＥＭ観察、ＸＲＤ測定、及び電子線回折を行った。
［断面ＴＥＭ観察］
図１Ａ乃至図３Ｃに、試料Ａ１乃至Ａ３の断面ＴＥＭ観察結果を示す。なお、図１Ａ及び１Ｂは試料Ａ１の断面ＴＥＭ像であり、図２Ａ及び２Ｂは試料Ａ２の断面ＴＥＭ像であり、図３Ａ及び３Ｂは試料Ａ３の断面ＴＥＭ像である。
また、図１Ｃは試料Ａ１の断面の高分解能透過型電子顕微鏡（ＨＲ−ＴＥＭ：Ｈｉｇｈ Ｒｅｓｏｌｕｔｉｏｎ−ＴＥＭ）像であり、図２Ｃは試料Ａ２の断面ＨＲ−ＴＥＭ像であり、図３Ｃは試料Ａ３の断面ＨＲ−ＴＥＭ像である。なお、断面ＨＲ−ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いてもよい。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆなどによって観察することができる。
図１Ａ乃至図２Ｃに示すように、試料Ａ１及びＡ２では、原子が膜厚方向に層状に配列している結晶部が観察される。特に、ＨＲ−ＴＥＭ像において、原子が層状に配列している結晶部が観察されやすい。また、図３Ａ乃至３Ｃに示すように、試料Ａ３では原子が膜厚方向に層状に配列している様子が確認され難い。なお、試料Ａ１の方が試料Ａ２より原子が膜厚方向に層状に配向している領域の割合が多いように見える。
［ＸＲＤ測定］
次に、各試料のＸＲＤ測定結果について説明する。
図４Ａに試料Ａ１のＸＲＤ測定結果を、図５Ａに試料Ａ２のＸＲＤ測定結果を、図６Ａに試料Ａ３のＸＲＤ測定結果を、それぞれ示す。
ＸＲＤ測定では、ｏｕｔ−ｏｆ−ｐｌａｎｅ法の一種である粉末法（θ−２θ法ともいう。）を用いた。θ−２θ法は、Ｘ線の入射角を変化させるとともに、Ｘ線源に対向して設けられる検出器の角度を入射角と同じにしてＸ線回折強度を測定する方法である。なお、Ｘ線を膜表面から約０．４０°の角度から入射し、検出器の角度を変化させてＸ線回折強度を測定するｏｕｔ−ｏｆ−ｐｌａｎｅ法の一種であるＧＩＸＲＤ（Ｇｒａｚｉｎｇ−Ｉｎｃｉｄｅｎｃｅ ＸＲＤ）法（薄膜法またはＳｅｅｍａｎｎ−Ｂｏｈｌｉｎ法ともいう。）を用いてもよい。図４Ａ、図５Ａ、及び図６Ａにおいて、縦軸は回折強度を任意単位で示し、横軸は角度２θを示している。
図４Ａ及び図５Ａに示すように、試料Ａ１及びＡ２においては、２θ＝３１°付近に回折強度のピークが観察される。一方で、図６Ａに示すように、試料Ａ３においては、２θ＝３１°付近の回折強度のピークが観察され難い、または２θ＝３１°付近の回折強度のピークが極めて小さい、あるいは２θ＝３１°付近の回折強度のピークが無い。
なお、回折強度のピークがみられた回折角（２θ＝３１°付近）は、単結晶ＩｎＧａＺｎＯ４の構造モデルにおける（００９）面の回折角と一致する。したがって、試料Ａ１及びＡ２において、上記ピークが観測されることから、ｃ軸が膜厚方向に配向する結晶部（以下、ｃ軸配向性を有する結晶部、または第１の結晶部ともいう）が含まれていることが確認できる。また強度の比較から、ｃ軸配向性を有する結晶部の存在割合が、試料Ａ１の方が試料Ａ２より高いことがわかる。なお、試料Ａ３については、ＸＲＤ測定からでは、ｃ軸配向性を有する結晶部が含まれているかを判断するのが困難である。
この結果から、成膜時の基板温度が高いほど、また成膜時の酸素流量比が大きいほど、ｃ軸配向性を有する結晶部の存在割合が高くなる傾向が示唆される。
［電子線回折］
次に、試料Ａ１乃至Ａ３について、電子線回折測定を行った結果について説明する。電子線回折測定では、各試料の断面に対して電子線を垂直に入射したときの電子線回折パターンを取得する。また電子線のビーム径は、１ｎｍΦ及び１００ｎｍΦの２つとした。
なお、電子線回折において、入射する電子線のビーム径の大きさだけでなく、試料の厚さが厚いほど、電子線回折パターンには、その奥行き方向の情報が現れることとなる。そのため、電子線のビーム径を小さくするだけでなく、試料の奥行き方向の厚さを薄くすることで、より局所的な領域の情報を得ることができる。一方で、試料の奥行き方向の厚さが薄すぎる場合（例えば試料の奥行き方向の厚さが５ｎｍ以下の場合）、極微細な領域の情報しか得られない。そのため、極微細な領域に結晶が存在していた場合には、得られる電子線回折パターンは、単結晶のものと同様のパターンとなる場合がある。極微細な領域を解析する目的でない場合には、試料の奥行き方向の厚さを、例えば１０ｎｍ以上１００ｎｍ以下、代表的には１０ｎｍ以上５０ｎｍ以下とすることが好ましい。
図４Ｂ及び４Ｃに試料Ａ１の電子線回折パターンを、図５Ｂ及び５Ｃに試料Ａ２の電子線回折パターンを、図６Ｂ及び６Ｃに試料Ａ３の電子線回折パターンを、それぞれ示す。
なお、図４Ｂ及び４Ｃ、図５Ｂ及び５Ｃ、及び図６Ｂ及び６Ｃに示す電子線回折パターンは、電子線回折パターンが明瞭になるようにコントラストが調整された画像データである。また、図４Ｂ及び４Ｃ、図５Ｂ及び５Ｃ、及び図６Ｂ及び６Ｃにおいて、中央の最も明るい輝点は入射される電子線ビームによるものであり、電子線回折パターンの中心（ダイレクトスポットまたは透過波ともいう）である。
また、図４Ｂに示すように、入射する電子線のビーム径を１ｎｍΦとした場合に、円周状に分布した複数のスポットがみられることから、金属酸化物膜は、極めて微小で且つ面方位があらゆる向きに配向した複数の結晶部が混在していることが分かる。また、図４Ｃに示すように、入射する電子線のビーム径を１００ｎｍΦとした場合に、この複数の結晶部からの回折スポットが連なり、輝度が平均化されてリング状の回折パターンとなることが確認できる。また、図４Ｃでは、半径の異なる２つのリング状の回折パターンが観察できる。ここで、径の小さい回折パターンから第１のリング、第２のリングと呼ぶこととする。第２のリングに比べて、第１のリングの方が輝度が高いことが確認できる。また、第１のリングと重なる位置に、輝度の高い２つのスポット（第１の領域）が確認される。
第１のリングの中心からの動径方向の距離は、単結晶ＩｎＧａＺｎＯ４の構造モデルにおける（００９）面の回折スポットの中心からの動径方向の距離とほぼ一致する。また、第１の領域は、ｃ軸配向性に起因する回折スポットである。
また、図４Ｃに示すように、リング状の回折パターンが見られていることから、金属酸化物膜中には、あらゆる向きに配向している結晶部（以下、ｃ軸配向性を有さない結晶部、または第２の結晶部ともいう）が存在するとも言い換えることもできる。
また、２つの第１の領域は、電子線回折パターンの中心点に対して対称に配置され、輝度が同程度であることから、２回対称性を有することが推察される。また上述のように、２つの第１の領域はｃ軸配向性に起因する回折スポットであることから、２つの第１の領域と中心を結ぶ直線の方向が、結晶部のｃ軸の向きと一致する。図４Ｃにおいて上下方向が膜厚方向であることから、金属酸化物膜中には、ｃ軸が膜厚方向に配向する結晶部が存在していることが分かる。
このように、試料Ａ１の金属酸化物膜は、ｃ軸配向性を有する結晶部と、ｃ軸配向性を有さない結晶部とが混在している膜であることが確認できる。
図５Ｂ及び５Ｃ及び図６Ｂ及び６Ｃに示す電子線回折パターンにおいても、図４Ｂ及び４Ｃに示す電子線回折パターンと概ね同じ結果である。ただし、ｃ軸配向性に起因する２つのスポット（第１の領域）の輝度は、試料Ａ１が最も明るく、試料Ａ２、試料Ａ３の順で暗くなり、ｃ軸配向性を有する結晶部の存在割合が、試料Ａ１が最も高く、試料Ａ２、試料Ａ３の順で低くなることが示唆される。
［金属酸化物膜の結晶性の定量化方法］
次に、図７Ａ乃至図９を用いて、金属酸化物膜の結晶性の定量化方法の一例について説明する。
まず、電子線回折パターンを用意する（図７Ａ参照）。
なお、図７Ａは、膜厚１００ｎｍの金属酸化物膜に対して、ビーム径１００ｎｍで測定した電子線回折パターンであり、図７Ｂは、図７Ａに示す電子線回折パターンのコントラストを調整することで得られた電子線回折パターンである。
図７Ｂにおいて、ダイレクトスポットの上下に２つの明瞭なスポット（第１の領域）が観察されている。この２つのスポット（第１の領域）はＩｎＧａＺｎＯ４の構造モデルにおける（００１）面に対応する回折スポット、すなわちｃ軸配向性を有する結晶部に起因する。一方で、上記第１の領域とは別に、第１の領域とおおよそ同心円上に輝度の低いリング状のパターン（第２の領域）が重なって見える。これは電子ビーム径を１００ｎｍとしたことによって、ｃ軸配向性を有さない結晶部（第２の結晶部）の構造に起因したスポットが平均化され、リング状になったものである。
ここで、電子線回折パターンは、ｃ軸配向性を有する結晶部に起因する回折スポットを有する第１の領域と、第２の結晶部に起因する回折スポットを有する第２の領域とが、重なって観察される。よって、第１の領域を含むラインプロファイルと、第２の領域を含むラインプロファイルとを取得し比較することで、金属酸化物膜の結晶性の定量化が可能となる。
まず、第１の領域を含むラインプロファイル及び第２の領域を含むラインプロファイルについて、図８を用いて説明する。
図８は、ＩｎＧａＺｎＯ４の構造モデルの（１００）面に電子ビームを照射した際に得られる電子線回折のシミュレーションパターンに、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’の補助線を付した図である。
図８に示す領域Ａ−Ａ’は、ｃ軸配向性を有する第１の結晶部に起因する２つの回折スポットと、ダイレクトスポットとを通る直線を含む。また、図８に示す領域Ｂ−Ｂ’及び領域Ｃ−Ｃ’は、ｃ軸配向性を有する第１の結晶部に起因する回折スポットが観察されない領域と、ダイレクトスポットとを通る直線をそれぞれ含む。なお、領域Ａ−Ａ’と領域Ｂ−Ｂ’または領域Ｃ−Ｃ’とが交わる角度は、３４°近傍、具体的には、３０°以上３８°以下、好ましくは３２°以上３６°以下、さらに好ましくは３３°以上３５°以下とすればよい。
なお、ラインプロファイルは、金属酸化物膜の構造に応じて、図９に示すような傾向を有する。図９は、各構造に対するラインプロファイルのイメージ図、相対輝度Ｒ、及び電子線回折パターンから得られるｃ軸配向性に起因するスペクトルの半値幅（ＦＷＨＭ：Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を説明する図を示す。
なお、図９に示す相対輝度Ｒとは、領域Ａ−Ａ’における輝度の積分強度を、領域Ｂ−Ｂ’における輝度の積分強度または領域Ｃ−Ｃ’における輝度の積分強度で割った値である。なお、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’における輝度の積分強度としては、中央の位置に現れるダイレクトスポットと、当該ダイレクトスポットに起因するバックグラウンドとを除去したものである。
相対輝度Ｒを計算することによって、ｃ軸配向性の強さを定量的に規定することができる。例えば、図９に示すように、単結晶の金属酸化物膜では、領域Ａ−Ａ’のｃ軸配向性を有する第１の結晶部に起因する回折スポットのピーク強度が高く、領域Ｂ−Ｂ’及び領域Ｃ−Ｃ’にはｃ軸配向性を有する第１の結晶部に起因する回折スポットが見られないため、相対輝度Ｒは、１を超えて極めて大きくなる。また、相対輝度Ｒは、単結晶の金属酸化物膜が最も高く、ＣＡＡＣ（ＣＡＡＣの詳細については後述する）のみ、ＣＡＡＣ＋ｎａｎｏｃｒｙｓｔａｌ、ｎａｎｏｃｒｙｓｔａｌ、ａｍｏｒｐｈｏｕｓの金属酸化物膜の順で低くなる。特に、特定の配向性を有さないｎａｎｏｃｒｙｓｔａｌ、及びａｍｏｒｐｈｏｕｓの金属酸化物膜では、相対輝度Ｒは１となる。
また、結晶の周期性の高い構造ほど、ｃ軸配向性を有する第１の結晶部に起因するスペクトルの強度は高くなり、当該スペクトルの半値幅も小さくなる。そのため、単結晶の金属酸化物膜の半値幅が最も小さく、ＣＡＡＣのみ、ＣＡＡＣ＋ｎａｎｏｃｒｙｓｔａｌ、ｎａｎｏｃｒｙｓｔａｌの金属酸化物膜の順に半値幅が大きくなり、ａｍｏｒｐｈｏｕｓの金属酸化物膜では、半値幅が非常に大きく、ハローと呼ばれるプロファイルになる。
［ラインプロファイルを用いた解析］
上述のように、第１の領域における輝度の積分強度の、第２の領域における輝度の積分強度に対するの強度比は、配向性を有する結晶部の存在割合を推し量る点で重要な情報である。
そこで、先に示す試料Ａ１乃至Ａ３の電子線回折パターンを、ラインプロファイルを用いて解析を行った。
試料Ａ１のラインプロファイルを用いた解析結果を図１０Ａ１及び１０Ａ２に、試料Ａ２のラインプロファイルを用いた解析結果を図１０Ｂ１及び１０Ｂ２に、試料Ａ３のラインプロファイルを用いた解析結果を図１１Ａ１及び１１Ａ２に、それぞれ示す。
なお、図１０Ａ１は、図４Ｃに示す電子線回折パターンに領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’を記載した電子線回折パターンであり、図１０Ｂ１は、図５Ｃに示す電子線回折パターンに領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’を記載した電子線回折パターンであり、図１１Ａ１は、図６Ｃに示す電子線回折パターンに領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’を記載した電子線回折パターンである。
また、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’としては、電子線回折パターンの中心位置に現れるダイレクトスポットの輝度で規格化することにより求めることができる。またこれにより、各試料間での相対的な比較を行うことができる。
また、輝度のプロファイルを算出する際に、試料からの非弾性散乱等に起因する輝度の成分を、バックグラウンドとして差し引くと、より精度の高い比較を行うことができる。ここで非弾性散乱に起因する輝度の成分は、動径方向において極めてブロードなプロファイルを取るため、バックグラウンドの輝度を直線近似で算出してもよい。例えば、対象となるピークの両側の裾に沿って引いた直線よりも低輝度側に位置する領域をバックグラウンドとして差し引くことができる。
ここでは、上述の方法によりバックグラウンドを差し引いたデータから、領域Ａ−Ａ’、領域Ｂ−Ｂ’、及び領域Ｃ−Ｃ’における輝度の積分強度を算出した。そして、領域Ａ−Ａ’における輝度の積分強度を、領域Ｂ−Ｂ’における輝度の積分強度、または領域Ｃ−Ｃ’における輝度の積分強度で割った値を、相対輝度Ｒとして求めた。
図１２に試料Ａ１乃至Ａ３の相対輝度Ｒを示す。なお、図１２においては、図１０Ａ２及び１０Ｂ２、及び図１１Ａ２に示す輝度のプロファイル中のダイレクトスポットの左右に位置するピークにおいて、領域Ａ−Ａ’における輝度の積分強度を領域Ｂ−Ｂ’における輝度の積分強度で割った値、及び領域Ａ−Ａ’における輝度の積分強度を領域Ｃ−Ｃ’における輝度の積分強度で割った値をそれぞれ求めた。
図１２に示すように、試料Ａ１乃至Ａ３の相対輝度Ｒは以下に示す通りである。
・試料Ａ１の相対輝度Ｒ＝２５．００
・試料Ａ２の相対輝度Ｒ＝３．０４
・試料Ａ３の相対輝度Ｒ＝１．０５
なお、上述の相対輝度Ｒはそれぞれ、４つの位置での平均値とした。このように、相対輝度Ｒは、試料Ａ１が最も高く、試料Ａ２、試料Ａ３の順で低くなる。
本発明の一態様の金属酸化物膜をトランジスタのチャネルが形成される半導体膜に用いる場合には、相対輝度Ｒが１を超えて４０以下、好ましくは１を超えて１０以下、さらに好ましくは１を超えて３以下となる金属酸化物膜を用いると好適である。このような金属酸化物膜を半導体膜に用いることで、電気特性の高い安定性と、ゲート電圧が低い領域での高い電界効果移動度を両立することができる。
＜１−３．結晶部の存在割合＞
金属酸化物膜中の結晶部の存在割合は、断面ＴＥＭ像を解析することで見積もることができる。
まず、画像解析の方法について説明する。画像解析の方法としては、高分解能で撮像されたＴＥＭ像に対して２次元高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理し、ＦＦＴ像を取得する。得られたＦＦＴ像に対し、周期性を有する範囲を残し、それ以外を除去するマスク処理を施す。そしてマスク処理したＦＦＴ像を、２次元逆フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理し、ＦＦＴフィルタリング像を取得する。
これにより、結晶部のみを抽出した実空間像を得ることができる。ここで、残存した像の面積の割合から、結晶部の存在割合を見積もることができる。また、計算に用いた領域の面積（元の像の面積ともいう）から、残存した像の面積を差し引くことにより、結晶部以外の部分の存在割合を見積もることができる。
図１３Ａに試料Ａ１の断面ＴＥＭ像を、図１３Ｂに試料Ａ１の断面ＴＥＭ像を画像解析した後に得られた像を、それぞれ示す。また、図１４Ａに試料Ａ２の断面ＴＥＭ像を、図１４Ｂに試料Ａ２の断面ＴＥＭ像を画像解析した後に得られた像を、それぞれ示す。また、図１５Ａに試料Ａ３の断面ＴＥＭ像を、図１５Ｂに試料Ａ３の断面ＴＥＭ像を画像解析した後に得られた像を、それぞれ示す。
画像解析後に得られた像において、金属酸化物膜中の白く表示されている領域が、配向性を有する結晶部を含む領域に対応し、黒く表示されている領域が、配向性を有さない結晶部、または様々な向きに配向する結晶部を含む領域に対応する。
図１３Ｂに示す結果より、試料Ａ１における配向性を有する結晶部を含む領域を除く面積の割合は約４３．１％であった。また、図１４Ｂに示す結果より、試料Ａ２における配向性を有する結晶部を含む領域を除く部分の割合は約６１．７％であった。また、図１５Ｂに示す結果より、試料Ａ３における配向性を有する結晶部を含む領域を除く部分の割合は約８９．５％であった。
このように見積もられた、金属酸化物膜中の配向性を有する結晶部を除く部分の割合が、５％以上４０％未満である場合、その金属酸化物膜は極めて結晶性の高い膜であり、酸素欠損を作り難く、電気特性が非常に安定であるため好ましい。一方で、金属酸化物膜中の配向性を有する結晶部を除く部分の割合が、４０％以上１００％未満、好ましくは６０％以上９０％以下である場合、その金属酸化物膜は配向性を有する結晶部と配向性を有さない結晶部が適度な割合で混在し、電気特性の安定化と高移動度化を両立させることができる。
ここで、断面ＴＥＭ像において、または断面ＴＥＭ像の画像解析等により明瞭に確認できる結晶部を除く領域のことを、Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ Ｂｕｆｆｅｒ Ｒｅｇｉｏｎ（ＬＧＢＲ）と呼称することもできる。
＜１−４．金属酸化物膜への酸素拡散について＞
以下では、金属酸化物膜への酸素の拡散のしやすさを評価した結果について説明する。
ここでは、以下に示す３つの試料（試料Ｂ１乃至Ｂ３）を作製した。
［試料Ｂ１］
まず、ガラス基板上に、先に示す試料Ａ１と同様の方法により、厚さ約５０ｎｍの金属酸化物膜を成膜した。続いて、金属酸化物膜上に、厚さ約３０ｎｍの酸化窒化シリコン膜、厚さ約１００ｎｍの酸化窒化シリコン膜、厚さ約２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法により積層して形成した。なお、以下の説明において、金属酸化物膜をＯＳと、酸化窒化シリコン膜をＧＩとしてそれぞれ記載する場合がある。
次に、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、厚さ５ｎｍのＩｎ−Ｓｎ−Ｓｉ酸化物膜をスパッタリング法により成膜した。
続いて、酸化窒化シリコン膜に酸素添加処理を行った。当該酸素添加条件としては、アッシング装置を用い、基板温度を４０℃とし、流量１５０ｓｃｃｍの酸素ガス（１６Ｏ）と、流量１００ｓｃｃｍの酸素ガス（１８Ｏ）とをチャンバー内に導入し、圧力を１５Ｐａとし、基板側にバイアスが印加されるように、アッシング装置内に設置された平行平板の電極間に４５００ＷのＲＦ電力を６００ｓｅｃ供給した。なお、酸化窒化シリコン膜中に酸素ガス（１６Ｏ）が主成分レベルで含有されているため、酸素添加処理によって、添加される酸素を正確に測定するために酸素ガス（１８Ｏ）を用いた。
続いて、厚さ約１００ｎｍの窒化シリコン膜をプラズマＣＶＤ法により成膜した。
［試料Ｂ２］
試料Ｂ２は、試料Ｂ１とは金属酸化物膜の成膜条件を異ならせて作製した試料である。試料Ｂ２は、先に示す試料Ａ２と同様の方法により、厚さ約５０ｎｍの金属酸化物膜を成膜した。
［試料Ｂ３］
試料Ｂ３は、試料Ｂ１とは金属酸化物膜の成膜条件を異ならせて作製した試料である。試料Ｂ３は、先に示す試料Ａ３と同様の方法により、厚さ約５０ｎｍの金属酸化物膜を成膜した。
以上の工程により試料Ｂ１乃至Ｂ３を作製した。
［ＳＩＭＳ分析］
試料Ｂ１乃至Ｂ３について、ＳＩＭＳ（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）分析により、１８Ｏの濃度を測定した。なお、ＳＩＭＳ分析においては、上記作製した試料Ｂ１乃至Ｂ３を熱処理を行わない条件と、試料Ｂ１乃至Ｂ３を窒素雰囲気下にて３５０℃、１時間の熱処理を行う条件と、試料Ｂ１乃至Ｂ３を窒素雰囲気下にて４５０℃、１時間の熱処理を行う条件と、の３つの条件とした。
図１６Ａ乃至１６Ｃに、ＳＩＭＳ測定結果を示す。図１６Ａ乃至１６Ｃにおいては、ＧＩ及びＯＳを含む領域の分析結果を示している。なお、図１６Ａ乃至１６Ｃは、基板側から（ＳＳＤＰ（Ｓｕｂｓｔｒａｔｅ Ｓｉｄｅ Ｄｅｐｔｈ Ｐｒｏｆｉｌｅ）−ＳＩＭＳともいう）分析した結果を示す。
また、図１６Ａ乃至１６Ｃにおいて、灰色の破線が熱処理を行っていない条件のプロファイルであり、黒色の破線が３５０℃の熱処理を行った条件のプロファイルであり、黒色の実線が４５０℃の熱処理を行った条件のプロファイルである。
試料Ｂ１乃至Ｂ３のそれぞれにおいて、ＧＩ中に１８Ｏが拡散していること、及びＯＳ中に１８Ｏが拡散していることが確認できる。また、試料Ｂ３が最も深い位置まで１８Ｏが拡散しており、試料Ｂ２、試料Ｂ１の順に、１８Ｏの拡散が浅い位置になっていることが確認できる。また、３５０℃及び４５０℃の熱処理を行うことで、さらに深い位置まで１８Ｏが拡散していることが確認できる。
以上の結果から、配向性を有する結晶部と配向性を有さない結晶部が混在し、且つ配向性を有する結晶部の存在割合が低い金属酸化物膜は、酸素が透過しやすい膜、言い換えると酸素が拡散しやすい膜であることが確認できる。また、３５０℃または４５０℃の熱処理を行うことで、ＧＩ膜中の酸素がＯＳ中に拡散することが確認できる。
以上の結果は、配向性を有する結晶部の存在割合（密度）が高いほど、厚さ方向へ酸素が拡散しにくく、当該密度が低いほど厚さ方向へ酸素が拡散しやすいことを示している。金属酸化物膜における酸素の拡散のしやすさについて、以下のように考察することができる。
配向性を有する結晶部と、配向性を有さない極微細な結晶部が混在している金属酸化物膜において、断面観察像で明瞭に観察できる結晶部以外の領域（ＬＧＢＲ）は、酸素が拡散しやすい領域、すなわち酸素の拡散経路になりうる。したがって、金属酸化物膜の近傍に十分な酸素供給源がある場合において、ＬＧＢＲを介して配向性を有する結晶部にも、酸素が供給されやすくなるため、膜中の酸素欠損量を低減することができると考えられる。
例えば、金属酸化物膜に接して酸素を放出しやすい酸化膜を設け、加熱処理を施すことにより、当該酸化膜から放出される酸素は、ＬＧＢＲにより金属酸化物膜の膜厚方向に拡散する。そして、ＬＧＢＲを経由して、配向性を有する結晶部に横方向から酸素が供給されうる。これにより、金属酸化物膜の配向性を有する結晶部、及びこれ以外の領域に、十分に酸素が行き渡り、膜中の酸素欠損を効果的に低減することができる。
また、例えば、金属酸化物膜として、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む酸化物膜を用いている場合、配向性を有する結晶部の側面に活性酸素（原子状酸素）が結合する。さらに結合した活性酸素にＩｎ、ＭまたはＺｎなどの金属が結合する。このように、活性酸素と、Ｉｎ、ＭまたはＺｎなどの金属と、が繰り返し結合することにより、配向性を有する結晶部の側面から横方向に、固相成長していると考えることができる。このような配向性を有する結晶部の横成長を自己組織化と呼ぶこともできる。
また例えば、金属酸化物膜中に、金属原子と結合していない水素原子が存在すると、これと酸素原子が結合し、ＯＨが形成され、固定化してしまう場合がある。そこで、低温で成膜することで金属酸化物膜中の酸素欠損（ＶＯ）に水素原子がトラップされた状態（ＶＯＨと呼ぶ）を一定量（例えば１×１０１７ｃｍ−３程度）形成することで、ＯＨが形成されることを抑制する。またＶＯＨは、キャリアを生成するため、金属酸化物膜中にキャリアが一定量存在する状態となる。これにより、キャリア密度が高められた金属酸化物膜を形成できる。また成膜時には、酸素欠損も同時に形成されるが、当該酸素欠損は、上述のようにＬＧＢＲを介して酸素を導入することにより低減することができる。このような方法により、キャリア密度が比較的高く、且つ酸素欠損が十分に低減された金属酸化物膜を形成することができる。
また、配向性を有する結晶部以外の領域は、成膜時に配向性を有さない極めて微細な結晶部を構成するため、金属酸化物膜には明瞭な結晶粒界は観察されない。また当該極めて微細な結晶部は、配向性を有する複数の結晶部の間に位置する。当該微細な結晶部は、成膜時の熱により横方向に成長することで、隣接する配向性を有する結晶部と結合する。また当該微細な結晶部はキャリアを発生する領域としても機能する。これにより、このような構成を有する金属酸化物膜は、トランジスタに適用することでその電界効果移動度を著しく向上させることができると考えられる。
また、低温かつ低酸素流量の条件で成膜した金属酸化物膜とすることで酸素透過性が向上することが分かる。このため、例えば、トランジスタの作製工程中において、拡散する酸素量が増大することにより、金属酸化物膜中、及び金属酸化物膜と絶縁膜との界面の酸素欠損等の欠陥が低減することが推測される。そしてこのような効果により欠陥準位密度が低減された結果、トランジスタのオン電流が著しく上昇すると示唆される。
このように、オン電流が向上したトランジスタは、高速で容量を充放電することのできるスイッチに好適に用いることができる。代表的には、デマルチプレクサ回路などに好適に用いることができる。
また金属酸化物膜を形成し、その上に酸化シリコン膜などの酸化物絶縁膜を成膜した後に、酸素雰囲気でのプラズマ処理を行うことが好ましい。このような処理により、膜中に酸素を供給すること以外に、水素濃度を低減することができる。例えば、プラズマ処理中に、同時にチャンバー内に残存するフッ素も金属酸化物膜中にドープされる場合がある。フッ素はマイナスの電荷を帯びたフッ素原子として存在し、プラスの電荷を帯びた水素原子とクーロン力により結合し、ＨＦが生成される。ＨＦは当該プラズマ処理中に金属酸化物膜外へ放出され、その結果として、金属酸化物膜中の水素濃度を低減することができる。また、プラズマ処理において、酸素原子と水素とが結合してＨ２Ｏとして膜外へ放出される場合もある。
また、金属酸化物膜に酸化シリコン膜（または酸化窒化シリコン膜）が積層された構成を考える。酸化シリコン膜中のフッ素は、膜中の水素と結合し、電気的に中性であるＨＦとして存在しうるため、金属酸化物膜の電気特性に影響を与えない。なお、Ｓｉ−Ｆ結合が生じる場合もあるがこれも電気的に中性となる。また酸化シリコン膜中のＨＦは、酸素の拡散に対して影響しないと考えられる。
以上のようなメカニズムにより、金属酸化物膜中の酸素欠損が低減され、且つ膜中の金属原子と結合していない水素が低減されることにより、信頼性を高めることができると考えられる。また金属酸化物膜のキャリア濃度が一定以上であることで、電気特性が向上すると考えられる。
＜１−５．トランジスタ特性を用いた浅い欠陥準位の評価＞
以下では、先に説明した試料Ａ１乃至Ａ３の金属酸化物膜を有するトランジスタを作製し、その欠陥準位密度を測定した結果について説明する。
ここではそれぞれ、半導体膜の形成条件の異なる試料Ｃ１乃至Ｃ３を二組作製した。なお、試料Ｃ１乃至Ｃ３は、チャネル長Ｌが６μｍ、チャネル幅Ｗが５０μｍのトランジスタである。
［トランジスタの作製］
まず、ガラス基板上に厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて形成した。続いて当該導電膜をフォトリソグラフィ法により加工した。
次に、基板及び導電膜上に絶縁膜を４層積層して形成した。絶縁膜は、プラズマ化学気相堆積（ＰＥＣＶＤ）装置を用いて、真空中で連続して形成した。絶縁膜は、下から厚さ５０ｎｍの窒化シリコン膜、厚さ３００ｎｍの窒化シリコン膜、厚さ５０ｎｍの窒化シリコン膜、厚さ５０ｎｍの酸化窒化シリコン膜をそれぞれ用いた。
次に、絶縁膜上に酸化物半導体膜を形成し、当該酸化物半導体膜を島状に加工することで、半導体層を形成した。酸化物半導体膜としては、厚さ４０ｎｍの酸化物半導体膜を形成した。
試料Ｃ１において、酸化物半導体膜に用いた金属酸化物膜の形成条件は、試料Ａ１と同様である。すなわち、基板温度を１７０℃として、流量１４０ｓｃｃｍのアルゴンガスと、流量６０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加した。なお、酸素流量比は３０％である。厚さは約４０ｎｍとした。
試料Ｃ２において、酸化物半導体膜に用いた金属酸化物膜の形成条件は、試料Ａ２と同様である。すなわち、基板温度を１３０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加した。なお、酸素流量比は１０％である。厚さは約４０ｎｍとした。
試料Ｃ３において、酸化物半導体膜に用いた金属酸化物膜の形成条件は、試料Ａ３と同様である。すなわち、基板温度を室温（Ｒ．Ｔ．）として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加した。なお、酸素流量比は１０％である。厚さは約４０ｎｍとした。
次に、絶縁膜及び半導体層上に、絶縁膜を形成した。絶縁膜としては、厚さ１５０ｎｍの酸化窒化シリコン膜を、ＰＥＣＶＤ装置を用いて形成した。
次に、熱処理を行った。当該熱処理としては、窒素と酸素との混合ガス雰囲気下で、３５０℃、１時間の熱処理とした。
次に、絶縁膜の所望の領域に開口部を形成した。開口部の形成方法としては、ドライエッチング法を用いた。
次に、開口部を覆うように絶縁膜上に導電膜を成膜し、当該導電膜を加工して島状の導電膜を形成した。また、島状の導電膜を形成後、続けて、導電膜の下側に接する絶縁膜を加工することで、島状の絶縁膜を形成した。
導電膜としては、厚さ１０ｎｍの酸化物半導体膜と、厚さ５０ｎｍの窒化チタン膜と、厚さ１００ｎｍの銅膜とを順に形成した。なお、酸化物半導体膜の成膜条件としては、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加した。また、窒化チタン膜及び銅膜は、スパッタリング装置を用いて形成した。
次に、酸化物半導体膜、絶縁膜、及び導電膜上からプラズマ処理を行った。当該プラズマ処理としては、ＰＥＣＶＤ装置を用い、基板温度を２２０℃とし、アルゴンガスと窒素ガスとの混合ガス雰囲気下で行った。
次に、酸化物半導体膜、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１００ｎｍの窒化シリコン膜及び厚さ３００ｎｍの酸化窒化シリコン膜をＰＥＣＶＤ装置を用いて積層して形成した。
次に、形成した絶縁膜上にマスクを形成し、当該マスクを用いて絶縁膜に開口部を形成した。
次に、開口部を充填するように、導電膜を形成し、当該導電膜を島状に加工することで、ソース電極及びドレイン電極となる導電膜を形成した。当該導電膜としては、厚さ１０ｎｍのチタン膜と、厚さ１００ｎｍの銅膜とを、スパッタリング装置を用いて、それぞれ形成した。
次に、絶縁膜、及び導電膜上に絶縁膜を形成した。絶縁膜としては、厚さ１．５μｍのアクリル系の感光性樹脂膜を用いた。
以上のようにして、試料Ｃ１乃至Ｃ３を作製した。
［浅い欠陥準位密度の評価方法］
金属酸化物の浅い欠陥準位（以下、ｓＤＯＳとも記す）は、金属酸化物膜を半導体膜として用いたトランジスタの電気特性からも見積もることができる。以下ではトランジスタの界面準位の密度を評価し、その界面準位の密度に加え、界面準位にトラップされる電子数Ｎｔｒａｐを考慮した場合において、サブスレッショルドリーク電流を予測する方法について説明する。
界面準位にトラップされる電子数Ｎｔｒａｐは、例えば、トランジスタのドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の実測値と、ドレイン電流−ゲート電圧（Ｉｄ−Ｖｇ）特性の計算値とを比較することによって、評価することができる。
図１７に、ソース電圧Ｖｓ＝０Ｖ、ドレイン電圧Ｖｄ＝０．１Ｖにおける、計算によって得られた理想的なＩｄ−Ｖｇ特性と、トランジスタにおける実測のＩｄ−Ｖｇ特性と、を示す。なお、トランジスタの測定結果のうち、ドレイン電流Ｉｄの測定が容易な１×１０−１３Ａ以上の値のみプロットした。
計算で求めた理想的なＩｄ−Ｖｇ特性と比べて、実測のＩｄ−Ｖｇ特性はゲート電圧Ｖｇに対するドレイン電流Ｉｄの変化が緩やかとなる。これは、伝導帯下端のエネルギー（Ｅｃと表記する。）の近くに位置する浅い界面準位に電子がトラップされたためと考えられる。ここでは、フェルミ分布関数を用いて、浅い界面準位へトラップされる（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを考慮することで、より厳密に界面準位の密度Ｎｉｔを見積もることができる。
まず、図１８に示す模式的なＩｄ−Ｖｇ特性を用いて界面トラップ準位にトラップされる電子数Ｎｔｒａｐの評価方法について説明する。破線は計算によって得られるトラップ準位のない理想的なＩｄ−Ｖｇ特性を示す。また、破線において、ドレイン電流がＩｄ１からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｉｄとする。また、実線は、実測のＩｄ−Ｖｇ特性を示す。実線において、ドレイン電流がＩｄ１からＩｄ２に変化するときのゲート電圧Ｖｇの変化をΔＶｅｘとする。ドレイン電流がＩｄ１、Ｉｄ２のときの着目する界面における電位はそれぞれφｉｔ１、φｉｔ２とし、その変化量をΔφｉｔとする。
図１８において、実測値は計算値よりも傾きが小さいため、ΔＶｅｘは常にΔＶｉｄよりも大きいことがわかる。このとき、ΔＶｅｘとΔＶｉｄの差が、浅い界面準位に電子をトラップすることに要した電位差を表す。したがって、トラップされた電子による電荷の変化量ΔＱｔｒａｐは以下の式（１）で表すことができる。
Figure 2021048397
Ｃｔｇは面積当たりの絶縁体と半導体の合成容量となる。また、ΔＱｔｒａｐは、トラップされた（単位面積、単位エネルギーあたりの）電子数Ｎｔｒａｐを用いて、式（２）で表すこともできる。なお、ｑは電気素量である。
Figure 2021048397
式（１）と式（２）とを連立させることで式（３）を得ることができる。
Figure 2021048397
次に、式（３）の極限Δφｉｔ→０を取ることで、式（４）を得ることができる。
Figure 2021048397
即ち、理想的なＩｄ−Ｖｇ特性、実測のＩｄ−Ｖｇ特性および式（４）を用いて、界面においてトラップされた電子数Ｎｔｒａｐを見積もることができる。なお、ドレイン電流と界面における電位との関係については、上述の計算によって求めることができる。
また、単位面積、単位エネルギーあたりの電子数Ｎｔｒａｐと界面準位の密度Ｎｉｔは式（５）のような関係にある。
Figure 2021048397
ここで、ｆ（Ｅ）はフェルミ分布関数である。式（４）から得られたＮｔｒａｐを式（５）でフィッティングすることで、Ｎｉｔは決定される。このＮｉｔを設定したデバイスシミュレータを用いた計算により、Ｉｄ＜０．１ｐＡを含む伝達特性を得ることができる。
次に、図１７に示す実測のＩｄ−Ｖｇ特性に式（４）を適用し、Ｎｔｒａｐを抽出した結果を図１９に白丸印で示す。ここで、図１９の縦軸は半導体の伝導帯下端ＥｃからのフェルミエネルギーＥｆである。破線を見るとＥｃのすぐ下の位置に極大値となっている。式（５）のＮｉｔとして、式（６）のテール分布を仮定すると図１９の破線のように非常に良くＮｔｒａｐをフィッティングでき、フィッティングパラメータとして、伝導帯端のトラップ密度Ｎｔａ＝１．６７×１０１３ｃｍ−２／ｅＶ、特性減衰エネルギーＷｔａ＝０．１０５ｅＶが得られた。
Figure 2021048397
次に、得られた界面準位のフィッティング曲線をデバイスシミュレータを用いた計算にフィードバックすることにより、Ｉｄ−Ｖｇ特性を逆算した結果を図２０Ａ及び２０Ｂに示す。図２０Ａに、ドレイン電圧Ｖｄが０．１Ｖおよび１．８Ｖの場合の計算によって得られたＩｄ−Ｖｇ特性と、ドレイン電圧Ｖｄが０．１Ｖ及び１．８Ｖの場合のトランジスタにおける実測のＩｄ−Ｖｇ特性とを示す。また、図２０Ｂは、図２０Ａのドレイン電流Ｉｄを対数としたグラフである。
計算により得られた曲線と、実測値のプロットはほぼ一致しており、計算値と実測値とで高い再現性を有することが分かる。したがって、浅い欠陥準位密度を算出する方法として、上記の方法が十分に妥当であることが分かる。
［浅い欠陥準位密度の評価結果］
次に、上述の方法に基づいて、測定した電気特性と理想的な計算値とを比較することによって、二組の試料Ｃ１乃至Ｃ３の浅い欠陥準位密度を測定した。
図２１に二組の試料Ｃ１乃至Ｃ３の浅い欠陥準位密度の平均値を算出した結果を示す。試料Ｃ１乃至Ｃ３のいずれの試料においても、浅い欠陥準位密度のピーク値が、２．５×１０１２ｃｍ−２ｅＶ−１未満となり、浅い欠陥準位密度が極めて低い試料であることがわかる。なお、金属酸化物膜中の浅い欠陥準位密度のピーク値としては、２．５×１０１２ｃｍ−２ｅＶ−１未満、好ましくは１．７５×１０１２ｃｍ−２ｅＶ−１未満、より好ましくは１．５×１０１２ｃｍ−２ｅＶ−１未満、さらに好ましくは７．５×１０１１ｃｍ−２ｅＶ−１未満である。
このように、試料Ｃ１乃至Ｃ３において、欠陥準位密度が低い金属酸化物膜が形成されたトランジスタであることが分かる。これは、低温かつ低酸素流量の条件で成膜した金属酸化物膜とすることで酸素透過性が向上し、トランジスタの作製工程中に拡散する酸素量が増大することにより、金属酸化物膜中、及び金属酸化物膜と絶縁膜との界面の酸素欠損等の欠陥が低減しているためだと示唆される。
＜１−６．ＣＰＭによる金属酸化物膜中の深い欠陥準位の評価＞
以下では、一定電流測定法（ＣＰＭ：Ｃｏｎｓｔａｎｔ Ｐｈｏｔｏｃｕｒｒｅｎｔ Ｍｅｔｈｏｄ）により、金属酸化物膜中の深い欠陥準位（以下、ｄＤＯＳとも記す）について評価を行った。
ＣＰＭ測定は、試料に設けられた２電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、照射する光量から吸収係数を導出することを各波長にて行うものである。ＣＰＭ測定において、試料に欠陥があるとき、欠陥の存在する準位に応じたエネルギー（波長より換算）における吸収係数が増加する。この吸収係数の増加分に定数を掛けることにより、試料のｄＤＯＳを導出することができる。
ＣＰＭ測定によって得られた吸収係数のカーブからバンドの裾に起因するアーバックテールと呼ばれる吸収係数分を取り除くことにより、欠陥準位による吸収係数を以下の式から算出することができる。なお、α（Ｅ）は、各エネルギーにおける吸収係数を表し、αｕは、アーバックテールによる吸収係数を表す。
Figure 2021048397
［ＣＰＭ評価用の試料の作製］
以下では、３つの試料（試料Ｄ１乃至Ｄ３）を作製してＣＰＭ評価を行った。
まず、ガラス基板上に金属酸化物膜を成膜した。試料Ｄ１では、上記試料Ａ１と同様の方法により厚さ約１００ｎｍの金属酸化物膜を成膜した。試料Ｄ２では、上記試料Ａ２と同様の方法により、厚さ約１００ｎｍの金属酸化物膜を成膜した。試料Ｄ３では、上記試料Ａ３と同様の方法により、厚さ約１００ｎｍの金属酸化物膜を成膜した。
続いて、金属酸化物膜上に、厚さ約３０ｎｍの酸化窒化シリコン膜、厚さ約１００ｎｍの酸化窒化シリコン膜、厚さ約２０ｎｍの酸化窒化シリコン膜を、プラズマＣＶＤ法により積層して形成した。
その後、窒素雰囲気下で３５０℃、１時間の熱処理を行った。
続いて、厚さ１００ｎｍの酸化物半導体膜を形成した。なお、当該酸化物半導体膜としては、２層の積層構造とした。１層目の酸化物半導体膜は、基板温度を１７０℃として、流量２００ｓｃｃｍの酸素ガスをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加する条件下で、膜厚が１０ｎｍになるように形成した。２層目の酸化物半導体膜は、基板温度を１７０℃として、流量１８０ｓｃｃｍのアルゴンガスと、流量２０ｓｃｃｍの酸素ガスとをスパッタリング装置のチャンバー内に導入し、圧力を０．６Ｐａとし、インジウムと、ガリウムと、亜鉛とを有する金属酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）に、２．５ｋＷの交流電力を印加する条件下で、膜厚が９０ｎｍになるように形成した。
その後、窒素と酸素との混合ガス雰囲気下で、３５０℃、１時間の熱処理を行った。
その後、酸化物半導体膜をウエットエッチング法によりエッチングして除去した。
続いて、酸化窒化シリコン膜を成膜した。酸化窒化シリコン膜は、成膜ガスとして流量１６０ｓｃｃｍのＳｉＨ４と、流量４０００ｓｃｃｍのＮ２Ｏの混合ガスを用い、圧力２００Ｐａ、電力１５００Ｗ、基板温度２２０℃の条件で、プラズマＣＶＤ法により成膜した。酸化窒化シリコン膜の厚さは約４００ｎｍである。
続いて、酸化窒化シリコン膜にフォトリソグラフィ法により開口部を形成した。
続いて、スパッタリング法により厚さ約５０ｎｍのＴｉ膜、厚さ約４００ｎｍのＡｌ膜、及び厚さ約１００ｎｍのＴｉ膜の積層膜を成膜した。その後、積層膜をフォトリソグラフィ法により加工し、電極を形成した。
その後、窒素雰囲気下で２５０℃、１時間の熱処理を行った。
以上の工程により試料Ｄ１乃至Ｄ３を作製した。
［ＣＰＭ評価結果］
図２２に試料Ｄ１のＣＰＭ測定結果を、図２３に試料Ｄ２のＣＰＭ測定結果を、図２４に試料Ｄ３のＣＰＭ測定結果を、それぞれ示す。図２２、図２３、及び図２４において、縦軸は吸収係数を表し、横軸は光エネルギーを表す。また図２２、図２３、及び図２４において、黒い実線は、各試料の吸収係数のカーブを示し、点線は接線を示し、灰色の実線は光学的に測定した吸収係数を示す。
図２２から見積もった試料Ｄ１のアーバックテールの値は、６８．７０ｍｅＶであり、吸収係数のカーブからアーバックテール起因の吸収係数を除いた吸収係数、すなわち深い欠陥準位に起因する吸収係数の値は、１．２１×１０−３ｃｍ−１であった。また、図２３から見積もった試料Ｄ２のアーバックテールの値は、６４．４６ｍｅＶであり、深い欠陥準位に起因する吸収係数の値は、１．３６×１０−３ｃｍ−１であった。また、図２４から見積もった試料Ｄ３のアーバックテールの値は、６５．８３ｍｅＶであり、深い欠陥準位に起因する吸収係数の値は、１．０４×１０−３ｃｍ−１であった。
以上の結果から、試料Ｄ１乃至Ｄ３に用いた金属酸化物膜は、深い欠陥準位に明確な差が見られていないことが分かる。試料Ｄ１乃至Ｄ３の深い欠陥準位に差が見られていない要因としては、金属酸化物膜に接して酸化物絶縁膜を形成し、当該酸化物絶縁膜から金属酸化物膜に十分な酸素供給が行われたことで、金属酸化物膜中の酸素欠損が補填されたためだと示唆される。
＜１−７．金属酸化物膜の成膜方法＞
以下では、本発明の一態様の金属酸化物膜の成膜方法について説明する。
本発明の一態様の金属酸化物膜は、酸素を含む雰囲気下にてスパッタリング法によって成膜することができる。
成膜時の基板温度は、室温以上１５０℃以下、好ましくは５０℃以上１５０℃以下、より好ましくは１００℃以上１５０℃以下、代表的には１３０℃の温度とすることが好ましい。基板温度を上述の範囲とすることで、配向性を有する結晶部と、配向性を有さない結晶部との存在割合を制御することができる。
また、成膜時の酸素の流量比（酸素分圧）を、０％以上５０％未満、好ましくは０％以上３０％以下、より好ましくは０％以上２０％以下、さらに好ましくは０％以上１５％以下、代表的には１０％とすることが好ましい。酸素流量を低減することにより、配向性を有さない結晶部をより多く膜中に含ませることができる。
したがって、成膜時の基板温度と、成膜時の酸素流量を上述の範囲とすることで、配向性を有する結晶部と、配向性を有さない結晶部とが混在した金属酸化物膜を得ることができる。また、基板温度と酸素流量を上述の範囲内とすることにより、配向性を有する結晶部と配向性を有さない結晶部の存在割合を制御することが可能となる。
金属酸化物膜の成膜に用いることの可能な酸化物ターゲットとしては、Ｉｎ−Ｇａ−Ｚｎ系酸化物に限られず、例えば、Ｉｎ−Ｍ−Ｚｎ系酸化物（Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎ）を適用することができる。
また、複数の結晶粒を有する多結晶酸化物を含むスパッタリングターゲットを用いて、結晶部を含む金属酸化物膜を成膜すると、多結晶酸化物を含まないスパッタリングターゲットを用いた場合に比べて、結晶性を有する金属酸化物膜が得られやすい。
以下に、金属酸化物膜の成膜メカニズムにおける一考察について、図２５Ａ乃至２５Ｄを用いて説明する。スパッタリング用ターゲットが複数の結晶粒を有し、且つ、その結晶粒が層状構造を有しており、当該結晶粒に劈開しやすい界面が存在する場合、当該スパッタリング用ターゲットにイオンを衝突させることで、結晶粒が劈開する。ここで、スパッタリング用ターゲットは、例えば、後述する図２７のように、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ｃ軸方向に配向した層状の構造を有するものとする。なお、当該結晶粒は、平板状又はペレット状のクラスターであり、ナノクラスターまたはペレットと呼ぶこともできる。
ここで、図２５Ａに示すように、ターゲットから劈開したナノクラスター２０は、平板状であるため、平面側を基板３２の表面に向けて堆積しやすい。なお、後述する図２７のように、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ｃ軸方向に配向した層状の構造を有する場合、図２７に示す（Ｍ，Ｚｎ）層と（Ｍ，Ｚｎ）層の界面で劈開しやすい。
次に、ターゲットからはじき出された粒子２３が基板３２の表面に達する。粒子２３は、原子１個または原子数個の集合体を有する。そのため、粒子２３を原子状粒子（ａｔｏｍｉｃ ｐａｒｔｉｃｌｅｓ）と呼ぶこともできる。ここで、ナノクラスターが後述する図２７のような、Ｉｎと、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）と、Ｚｎと、を含む、ｃ軸方向に配向した層状の構造を有する場合、粒子２３は、ナノクラスター２０の上面より側面に結合しやすい。よって、粒子２３は、ナノクラスター２０の形成されていない領域を埋めるように、ナノクラスター２０の側面に優先的に付着する。粒子２３は、結合手が活性状態となることで、ナノクラスター２０と化学的に連結して横成長部２２を形成する（図２５Ａ参照。）。粒子２３は、ナノクラスター２０とナノクラスター２０の間の領域に入り込むということもできる。
横成長部２２は、ナノクラスター２０とナノクラスター２０の間の領域２６（領域２６は、Ｌａｔｅｒａｌ Ｇｒｏｗｔｈ Ｂｕｆｆｅｒ Ｒｅｇｉｏｎ（ＬＧＢＲ）と呼称することもできる。）を埋めるように横方向に成長（ラテラル成長ともいう。）する。ここで、横方向とは、例えばナノクラスター２０中のｃ軸に垂直な方向を指す。
ここで、４５０℃以下、好ましくは４００℃以下程度の基板加熱により、ナノクラスター２０の横成長部２２に粒子２３が付着し、粒子２３にＬＧＢＲを介して拡散した酸素が付着し、再び粒子２３が同様に付着する、という反応が起きやすくなる。この繰り返しにより横方向の固相成長が起きていると推定される。このようなナノクラスターの横方向の成長を自己組織化と呼ぶこともできる。
さらに横成長部２２がラテラル成長することで、横成長部２２が互いに衝突する。横成長部２２が衝突した部分を連結部２７として隣接するナノクラスター２０が連結される（図２５Ｂ参照。）。つまり、領域２６中に連結部２７が形成される。これは、粒子２３が、ナノクラスター２０の側面に横成長部２２を形成し、横成長部２２が横方向に成長することで、ナノクラスター２０間の領域２６を充填しているということもできる。このように、ナノクラスター２０の形成されていない領域を埋めるまで横成長部２２が形成される。
したがって、ナノクラスター２０がそれぞれ異なる方向を向けて形成される場合でも、ナノクラスター２０とナノクラスター２０の隙間を粒子２３がラテラル成長しながら埋めるため、明確な結晶粒界が形成されることがない。
ここで、ナノクラスター２０間を、粒子２３が滑らかに連結（アンカリング）するため、連結部２７において単結晶とも多結晶とも異なる結晶構造が形成される。言い換えると、ナノクラスター２０の間の連結部２７に歪みを有する結晶構造が形成される。これにより、例えば、連結部２７において、上面の形状が六角形だった結晶構造が変形し、五角形または七角形になる場合もある。
次に、新たなナノクラスター２０が、平面側を基板３２の表面に向けて形成される。そして、粒子２３が、ナノクラスター２０の形成されていない領域を埋めるように堆積することで横成長部２２を形成する（図２５Ｃ参照。）。こうして、粒子２３がナノクラスター２０の側面に付着し、横成長部２２がラテラル成長することで、二層目のナノクラスター２０間を連結させる（図２５Ｄ参照。）。ｍ層目（ｍは二以上の整数。）が形成されるまで成膜は続き、積層体を有する金属酸化物膜が形成される。
また、基板３２を加熱することにより、基板表面においてナノクラスター２０同士の結合、または再配列が進むことにより、配向性を有する結晶部を含む金属酸化物膜が形成されやすくなると考えられる。
なお、本実施の形態で説明したように、スパッタリング法を用いて、金属酸化物膜を形成すると、結晶性の制御が容易であるため好ましい。ただし、本発明の一態様の金属酸化物膜の形成方法としては、これに限定されず、例えばパルスレーザー堆積（ＰＬＤ）法、プラズマ化学気相堆積（ＰＥＣＶＤ）法、熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、真空蒸着法などを用いてもよい。熱ＣＶＤ法の例としては、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法が挙げられる。
＜１−８．金属酸化物膜の組成及び構造について＞
本発明の一態様の金属酸化物膜をトランジスタなどの半導体装置に適用することができる。以下では、特に半導体特性を有する金属酸化物膜（以下では酸化物半導体膜と呼ぶ）について説明する。
まず、酸化物半導体膜の組成について説明する。
酸化物半導体膜は、先の記載のように、インジウム（Ｉｎ）と、Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎを表す。）と、Ｚｎ（亜鉛）と、を有する。
なお、元素Ｍは、アルミニウム、ガリウム、イットリウムまたはスズとするが、元素Ｍに適用可能な元素としては、上記以外にも、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどを用いてもよい。また、元素Ｍとして、前述の元素を複数組み合わせても構わない。
次に、本発明の一態様に係る酸化物半導体膜が有するインジウム、元素Ｍ及び亜鉛の原子数比の好ましい範囲について、図２６Ａ乃至２６Ｃを用いて説明する。なお、図２６Ａ乃至２６Ｃには、酸素の原子数比については記載しない。また、酸化物半導体膜が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、及び［Ｚｎ］とする。
図２６Ａ乃至２６Ｃにおいて、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、及び［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比となるラインを表す。
また、図２６Ａ乃至２６Ｃに示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比またはその近傍値の酸化物半導体膜は、スピネル型の結晶構造をとりやすい。
図２６Ａ及び２６Ｂでは、本発明の一態様の酸化物半導体膜が有する、インジウム、元素Ｍ、及び亜鉛の原子数比の好ましい範囲の一例について示している。
一例として、図２７に、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である、ＩｎＭＺｎＯ４の結晶構造を示す。また、図２７は、ｂ軸に平行な方向から観察した場合のＩｎＭＺｎＯ４の結晶構造である。なお、図２７に示すＭ、Ｚｎ、酸素を有する層（以下、（Ｍ，Ｚｎ）層）における金属元素は、元素Ｍまたは亜鉛を表している。この場合、元素Ｍと亜鉛の割合が等しいものとする。元素Ｍと亜鉛とは、置換が可能であり、配列は不規則である。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換し、（Ｉｎ，Ｍ，Ｚｎ）層と表すこともできる。その場合、Ｉｎ層が１に対し、（Ｉｎ，Ｍ，Ｚｎ）層が２である層状構造をとる。
また、インジウムと元素Ｍは、互いに置換可能である。そのため、ＭＺｎＯ２層の元素Ｍがインジウムと置換し、ＩｎαＭ１−αＺｎＯ２層（０＜α≦１）と表すこともできる。その場合、ＩｎＯ２層が１に対し、ＩｎαＭ１−αＺｎＯ２層が２である層状構造をとる。また、ＩｎＯ２層のインジウムが元素Ｍと置換し、Ｉｎ１−αＭαＯ２層（０＜α≦１）と表すこともできる。その場合、Ｉｎ１−αＭαＯ２層が１に対し、ＭＺｎＯ２層が２である層状構造をとる。
［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：２となる原子数比の酸化物は、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が３である層状構造をとる。つまり、［Ｉｎ］および［Ｍ］に対し［Ｚｎ］が大きくなると、酸化物が結晶化した場合、Ｉｎ層に対する（Ｍ，Ｚｎ）層の割合が増加する。
ただし、酸化物中において、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が非整数である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が整数である層状構造を複数種有する場合がある。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１．５である場合、Ｉｎ層が１に対し、（Ｍ，Ｚｎ）層が２である層状構造と、（Ｍ，Ｚｎ）層が３である層状構造とが混在する層状構造となる場合がある。
例えば、酸化物半導体膜をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。特に、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。
また、酸化物半導体膜中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、及びその近傍値である原子数比では、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０を示す原子数比、及びその近傍値である原子数比では、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。酸化物半導体膜中に複数の相が共存する場合、異なる結晶構造の間において、粒界（グレインバウンダリーともいう）が形成される場合がある。
また、インジウムの含有率を高くすることで、酸化物半導体膜のキャリア移動度（電子移動度）を高くすることができる。これは、インジウム、元素Ｍ及び亜鉛を有する酸化物半導体膜では、主として重金属のｓ軌道がキャリア伝導に寄与しており、インジウムの含有率を高くすることにより、ｓ軌道が重なる領域がより大きくなるため、インジウムの含有率が高い酸化物半導体膜はインジウムの含有率が低い酸化物半導体膜と比較してキャリア移動度が高くなるためである。
一方、酸化物半導体膜中のインジウム及び亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０を示す原子数比、及びその近傍値である原子数比（例えば図２６Ｃに示す領域Ｃ）では、絶縁性が高くなる。
従って、本発明の一態様の酸化物半導体膜は、キャリア移動度が高く、かつ、粒界が少ない層状構造となりやすい、図２６Ａの領域Ａで示される原子数比を有することが好ましい。
また、図２６Ｂに示す領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、及びその近傍値を示している。近傍値には、例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。領域Ｂで示される原子数比を有する酸化物半導体膜は、特に、結晶性が高く、キャリア移動度も高い優れた酸化物半導体膜である。
なお、酸化物半導体膜が、層状構造を形成する条件は、原子数比によって一義的に定まらない。原子数比により、層状構造を形成するための難易の差はある。一方、同じ原子数比であっても、形成条件により、層状構造になる場合も層状構造にならない場合もある。従って、図示する領域は、酸化物半導体膜が層状構造を有する原子数比を示す領域であり、領域Ａ乃至Ｃの境界は厳密ではない。
＜１−９．金属酸化物膜の構造＞
次に、金属酸化物膜（以下では酸化物半導体と呼ぶ）の構造について説明する。
酸化物半導体は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）及び非晶質酸化物半導体などがある。
また別の観点では、酸化物半導体は、非晶質酸化物半導体と、それ以外の結晶性酸化物半導体と、に分けられる。結晶性酸化物半導体としては、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体及びｎｃ−ＯＳなどがある。
非晶質構造は、一般に、等方的であって不均質構造を持たない、準安定状態で原子の配置が固定化していない、結合角度が柔軟である、短距離秩序は有するが長距離秩序を有さない、などといわれている。
すなわち、安定な酸化物半導体を完全な非晶質（ｃｏｍｐｌｅｔｅｌｙ ａｍｏｒｐｈｏｕｓ）酸化物半導体とは呼べない。また、等方的でない（例えば、微小な領域において周期構造を有する）酸化物半導体を、完全な非晶質酸化物半導体とは呼べない。一方、ａ−ｌｉｋｅ ＯＳは、等方的でないが、鬆（ボイドともいう。）を有する不安定な構造である。不安定であるという点では、ａ−ｌｉｋｅ ＯＳは、物性的に非晶質酸化物半導体に近い。
［ＣＡＡＣ−ＯＳ］
まずは、ＣＡＡＣ−ＯＳについて説明する。
ＣＡＡＣ−ＯＳは、ｃ軸配向した複数の結晶部（ペレットともいう。）を有する酸化物半導体の一種である。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。酸化物半導体の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ−ＯＳは不純物や欠陥（酸素欠損など）の少ない酸化物半導体ともいえる。
なお、不純物は、酸化物半導体の主成分以外の元素で、水素、炭素、シリコン、遷移金属元素などがある。例えば、シリコンなどの、酸化物半導体を構成する金属元素よりも酸素との結合力の強い元素は、酸化物半導体から酸素を奪うことで酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径（または分子半径）が大きいため、酸化物半導体の原子配列を乱し、結晶性を低下させる要因となる。
［ｎｃ−ＯＳ］
次に、ｎｃ−ＯＳについて説明する。
ｎｃ−ＯＳをＸＲＤによって解析した場合について説明する。例えば、ｎｃ−ＯＳに対し、ｏｕｔ−ｏｆ−ｐｌａｎｅ法による構造解析を行うと、配向性を示すピークが現れない。即ち、ｎｃ−ＯＳの結晶は配向性を有さない。
ｎｃ−ＯＳは、非晶質酸化物半導体よりも規則性の高い酸化物半導体である。そのため、ｎｃ−ＯＳは、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体よりも欠陥準位密度が低くなる。ただし、ｎｃ−ＯＳは、異なるペレット間で結晶方位に規則性が見られない。そのため、ｎｃ−ＯＳは、ＣＡＡＣ−ＯＳと比べて欠陥準位密度が高くなる場合がある。
［ａ−ｌｉｋｅ ＯＳ］
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。
ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。ａ−ｌｉｋｅ ＯＳは、鬆を有するため、不安定な構造である。
また、ａ−ｌｉｋｅ ＯＳは、鬆を有するため、ｎｃ−ＯＳ及びＣＡＡＣ−ＯＳと比べて密度の低い構造である。具体的には、ａ−ｌｉｋｅ ＯＳの密度は、同じ組成の単結晶の密度の７８．６％以上９２．３％未満である。また、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は、同じ組成の単結晶の密度の９２．３％以上１００％未満である。単結晶の密度の７８％未満である酸化物半導体は、成膜すること自体が困難である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、菱面体晶構造を有する単結晶ＩｎＧａＺｎＯ４の密度は６．３５７ｇ／ｃｍ３である。よって、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ａ−ｌｉｋｅ ＯＳの密度は５．０ｇ／ｃｍ３以上５．９ｇ／ｃｍ３未満である。また、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］を満たす酸化物半導体において、ｎｃ−ＯＳの密度及びＣＡＡＣ−ＯＳの密度は５．９ｇ／ｃｍ３以上６．３ｇ／ｃｍ３未満である。
なお、同じ組成の単結晶が存在しない場合、任意の割合で組成の異なる単結晶を組み合わせることにより、所望の組成における単結晶に相当する密度を見積もることができる。所望の組成の単結晶に相当する密度は、組成の異なる単結晶を組み合わせる割合に対して、加重平均を用いて見積もればよい。ただし、密度は、可能な限り少ない種類の単結晶を組み合わせて見積もることが好ましい。
以上のように、酸化物半導体は、様々な構造をとり、それぞれが様々な特性を有する。なお、酸化物半導体は、例えば、非晶質酸化物半導体、ａ−ｌｉｋｅ ＯＳ、ｎｃ−ＯＳ、ＣＡＡＣ−ＯＳのうち、二種以上を有する積層膜であってもよい。
＜１−１０．金属酸化物膜をトランジスタに用いる構成＞
続いて、金属酸化物膜（以下では酸化物半導体膜と呼ぶ）をトランジスタに用いる構成について説明する。
なお、酸化物半導体膜をトランジスタに用いることで、例えば、多結晶シリコンをチャネル領域に用いたトランジスタと比較し、結晶粒界におけるキャリア散乱等を減少させることができるため、高い電界効果移動度のトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
本発明の一態様の酸化物半導体膜は、配向性を有する結晶部と、配向性を有さない結晶部とが混在している膜である。このような結晶性を有する酸化物半導体膜を用いることで、高い電界効果移動度と、高い信頼性を両立したトランジスタを実現することができる。
＜１−１１．金属酸化物膜のキャリア密度＞
金属酸化物膜（以下では酸化物半導体膜）のキャリア密度について、以下に説明を行う。
酸化物半導体膜のキャリア密度に影響を与える因子としては、酸化物半導体膜中の酸素欠損（Ｖｏ）、または酸化物半導体膜中の不純物などが挙げられる。
酸化物半導体膜中の酸素欠損が多くなると、該酸素欠損に水素が結合（この状態をＶｏＨともいう）した際に、欠陥準位密度が高くなる。または、酸化物半導体膜中の不純物が多くなると、該不純物に起因し欠陥準位密度が高くなる。したがって、酸化物半導体膜中の欠陥準位密度を制御することで、酸化物半導体膜のキャリア密度を制御することができる。
ここで、酸化物半導体膜をチャネル領域に用いるトランジスタを考える。
トランジスタのしきい値電圧のマイナスシフトの抑制、またはトランジスタのオフ電流の低減を目的とする場合においては、酸化物半導体膜のキャリア密度を低くする方が好ましい。酸化物半導体膜のキャリア密度を低くする場合においては、酸化物半導体膜中の不純物濃度を低くし、欠陥準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低いことを高純度真性または実質的に高純度真性と言う。高純度真性の酸化物半導体膜のキャリア密度としては、８×１０１５ｃｍ−３未満、好ましくは１×１０１１ｃｍ−３未満、さらに好ましくは１×１０１０ｃｍ−３未満であり、１×１０−９ｃｍ−３以上とすればよい。
一方で、トランジスタのオン電流の向上、またはトランジスタの電界効果移動度の向上を目的とする場合においては、酸化物半導体膜のキャリア密度を高くする方が好ましい。酸化物半導体膜のキャリア密度を高くする場合においては、酸化物半導体膜の不純物濃度をわずかに高める、または酸化物半導体膜の欠陥準位密度をわずかに高めればよい。あるいは、酸化物半導体膜のバンドギャップをより小さくするとよい。例えば、トランジスタのＩｄ−Ｖｇ特性のオン／オフ比が取れる範囲において、不純物濃度がわずかに高い、または欠陥準位密度がわずかに高い酸化物半導体膜は、実質的に真性とみなせる。また、電子親和力が大きく、それにともなってバンドギャップが小さくなり、その結果、熱励起された電子（キャリア）の密度が増加した酸化物半導体膜は、実質的に真性とみなせる。なお、より電子親和力が大きな酸化物半導体膜を用いた場合には、トランジスタのしきい値電圧がより低くなる。
上述のキャリア密度が高められた酸化物半導体膜は、わずかにｎ型化している。したがって、キャリア密度が高められた酸化物半導体膜を、「Ｓｌｉｇｈｔｌｙ−ｎ」と呼称してもよい。
実質的に真性の酸化物半導体膜のキャリア密度は、１×１０５ｃｍ−３以上１×１０１８ｃｍ−３未満が好ましく、１×１０７ｃｍ−３以上１×１０１７ｃｍ−３以下がより好ましく、１×１０９ｃｍ−３以上５×１０１６ｃｍ−３以下がさらに好ましく、１×１０１０ｃｍ−３以上１×１０１６ｃｍ−３以下がさらに好ましく、１×１０１１ｃｍ−３以上１×１０１５ｃｍ−３以下がさらに好ましい。
また、上述の実質的に真性の酸化物半導体膜を用いることで、トランジスタの信頼性が向上する場合がある。ここで、図２８を用いて、酸化物半導体膜をチャネル領域に用いるトランジスタの信頼性が向上する理由について説明する。図２８は、酸化物半導体膜をチャネル領域に用いるトランジスタにおけるエネルギーバンドを説明する図である。
図２８において、ＧＥはゲート電極を、ＧＩはゲート絶縁膜を、ＯＳは酸化物半導体膜を、ＳＤはソース電極またはドレイン電極を、それぞれ表す。すなわち、図２８は、ゲート電極と、ゲート絶縁膜と、酸化物半導体膜と、酸化物半導体膜に接するソース電極またはドレイン電極のエネルギーバンドの一例である。
また、図２８において、ゲート絶縁膜としては、酸化シリコン膜を用い、酸化物半導体膜にＩｎ−Ｇａ−Ｚｎ酸化物を用いる構成である。また、酸化シリコン膜中に形成されうる欠陥の遷移レベル（εｆ）はゲート絶縁膜の伝導帯から３．１ｅＶ離れた位置に形成されるものとし、ゲート電圧（Ｖｇ）が３０Ｖの場合の酸化物半導体膜と酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）をゲート絶縁膜の伝導帯から３．６ｅＶとする。なお、酸化シリコン膜のフェルミ準位は、ゲート電圧に依存し変動する。例えば、ゲート電圧を大きくすることで、酸化物半導体膜と、酸化シリコン膜との界面における酸化シリコン膜のフェルミ準位（Ｅｆ）は低くなる。また、図２８中の白丸は電子（キャリア）を表し、図２８中のＸは酸化シリコン膜中の欠陥準位を表す。
図２８に示すように、ゲート電圧が印加された状態で、例えばキャリアが熱励起されると、欠陥準位（図中Ｘ）にキャリアがトラップされ、プラス（“＋”）からニュートラル（“０”）に欠陥準位の荷電状態が変化する。すなわち、酸化シリコン膜のフェルミ準位（Ｅｆ）に上述の熱励起のエネルギーを足した値が欠陥の遷移レベル（εｆ）よりも高くなる場合、酸化シリコン膜中の欠陥準位の荷電状態は正の状態から中性となり、トランジスタのしきい値電圧がプラス方向に変動することになる。
また、電子親和力が異なる酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位が形成される深さが異なることがある。電子親和力の大きな酸化物半導体膜を用いると、ゲート絶縁膜と酸化物半導体膜との界面及びその近傍において、ゲート絶縁膜の伝導帯が上方に移動する。この場合、ゲート絶縁膜中に形成されうる欠陥準位（図２８中Ｘ）も上方に移動するため、ゲート絶縁膜と酸化物半導体膜との界面のフェルミ準位とのエネルギー差が大きくなる。該エネルギー差が大きくなることにより、ゲート絶縁膜中にトラップされる電荷が少なくなる、例えば、上述の酸化シリコン膜中に形成されうる欠陥準位の荷電状態の変化が少なくなり、ゲートバイアス熱（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ：ＧＢＴともいう）ストレスにおける、トランジスタのしきい値電圧の変動を小さくできる。
また、酸化物半導体膜の欠陥準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、欠陥準位密度の高い酸化物半導体膜にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、酸化物半導体膜中の不純物濃度を低減することが有効である。また、酸化物半導体膜中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
ここで、酸化物半導体膜中における各不純物の影響について説明する。
酸化物半導体膜において、第１４族元素の一つであるシリコンや炭素が含まれると、酸化物半導体膜において欠陥準位が形成される。このため、酸化物半導体膜におけるシリコンや炭素の濃度と、酸化物半導体膜の界面及びその近傍のシリコンや炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオンとなりやすい。このため、酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる酸化物半導体膜中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、酸化物半導体膜において、窒素が含まれると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型になりやすい。この結果、窒素が含まれている酸化物半導体膜を半導体に用いたトランジスタはノーマリーオンとなりやすい。従って、該酸化物半導体膜において、窒素はできる限り低減されていることが好ましく、例えば、ＳＩＭＳにより得られる酸化物半導体膜中の窒素濃度は、５×１０１９ａｔｏｍｓ／ｃｍ３未満、好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている酸化物半導体膜を用いたトランジスタはノーマリーオンとなりやすい。このため、酸化物半導体膜中の水素はできる限り低減されていることが好ましい。具体的には、酸化物半導体膜において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
不純物が十分に低減された酸化物半導体膜をトランジスタのチャネル形成領域に用いることで、トランジスタに安定した電気特性を付与することができる。
また、酸化物半導体膜は、エネルギーギャップが２ｅＶ以上、または２．５ｅＶ以上であると好ましい。
また、酸化物半導体膜の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上６０ｎｍ以下である。
また、酸化物半導体膜がＩｎ−Ｍ−Ｚｎ酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：０．５、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等が好ましい。
＜１−１２．金属酸化物膜の酸素拡散＞
金属酸化物膜（以下では酸化物半導体膜）への酸素拡散について、以下に説明を行う。
上述の酸化物半導体膜に含まれるナノクラスターの構造を図２９Ａ及び２９Ｂに示す。図２９Ａに示すナノクラスター（ペレットと呼ぶこともできる。）は、２つの（Ｉｎ，Ｍ，Ｚｎ）層（Ｉｎ，Ｍ（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）、Ｚｎ、酸素を有する層）の間にＩｎ層（Ｉｎ，酸素を有する層）が形成されている。また、図２９Ｂに示すように、（Ｉｎ，Ｍ，Ｚｎ）層の代わりに（Ｍ，Ｚｎ）層（Ｍ、Ｚｎ、酸素を有する層）が形成される場合もある。
例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１である場合、図２７に示す結晶構造のように、２つの（Ｍ，Ｚｎ）層の間にＩｎ層が形成される場合が多い。また、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、及びその近傍値をとる場合のように、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１よりもＩｎ量が多い場合、図２７に示す結晶構造の（Ｍ，Ｚｎ）層の元素ＭまたはＺｎの一部がＩｎに置換されて、（Ｉｎ，Ｍ，Ｚｎ）層が形成される場合が多い。
また、複数のナノクラスターが膜の厚さ方向に配向性を有するように配列した結晶部が、上述のｃ軸配向性を有する結晶部である。また、複数のナノクラスターが膜の厚さ方向に配向性を有さず、様々な向きに配向する結晶部が、上述のｃ軸配向性を有さない結晶部である。
また、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、及びその近傍値をとる場合、比較的酸化亜鉛の含有量が多いので、酸化物半導体膜にｃ軸配向性を有する結晶部の存在割合が大きくなる。
上述の成膜方法を用いて酸化物半導体膜を成膜することにより、成膜時にナノクラスターに酸素欠損が形成されやすくなる。また、酸化物半導体膜中の、ｃ軸配向性を有さない結晶部の存在割合が大きくなる条件（例えば、成膜温度を室温とし、酸素流量比を１０％以下とする。）で成膜することにより、さらに成膜時にナノクラスターに酸素欠損が形成されやすくなる。酸素欠損は（Ｉｎ，Ｍ，Ｚｎ）層及びＩｎ層に形成される。特に、（Ｍ，Ｚｎ）層のＭまたはＺｎがＩｎに置換された（Ｉｎ，Ｍ，Ｚｎ）層ではＩｎの近傍に酸素欠損が形成されやすい。ここで、酸素欠損が形成されるということは、Ｉｎ，ＭまたはＺｎの間に存在していた酸素がなくなることである。よって、酸素欠損が形成されることにより、ナノクラスターを形成する（Ｉｎ，Ｍ，Ｚｎ）層及びＩｎ層の結晶構造に歪みが生じる。
ここで、酸素欠損が形成された酸化物半導体膜に接して、十分な酸素供給源として機能する酸化物膜を形成することにより、当該酸化物膜から酸素を供給することができる。このような酸化物膜としては、過剰酸素を有する酸化物半導体膜または酸化物絶縁膜を用いればよい。酸化物半導体膜としては、例えば上記の金属酸化物膜を用いることができる。また、酸化物絶縁膜としては、例えば酸化シリコンまたは酸化窒化シリコンなどを用いることができる。なお、酸素供給源として機能する酸化物膜は、必ずしも酸化物半導体膜に接して形成する必要はない。例えば、酸素供給源として機能する酸化物膜と酸化物半導体膜の間に酸素透過性を有する膜を形成してもよい。
過剰酸素を有する酸化物半導体膜または酸化物絶縁膜を形成するには、例えば、成膜時の雰囲気を酸素過剰雰囲気（例えば、成膜ガスを酸素１００％にする。）として成膜すればよい。また、例えば、酸化物半導体膜または酸化物絶縁膜に、イオン注入法、イオンドーピング法またはプラズマ処理によって酸素を添加すればよい。また、例えば、酸化物半導体膜または酸化物絶縁膜の上に、酸素を含む雰囲気でスパッタリング法を用いて成膜することによって、酸素を添加すればよい。
なお、酸素供給源として機能する酸化物膜から酸化物半導体膜に酸素を供給する際に、当該酸化物半導体膜に、過剰な水または水素などの不純物が含まれていると、酸化物半導体膜中の酸素の拡散が妨げられる場合がある。このため、酸素供給源として機能する酸化物膜を形成する前に、酸化物半導体膜に加熱処理を行って、脱水化、脱水素化を行うことが好ましい。
酸素供給源として機能する酸化物膜に接して酸化物半導体膜を形成し、加熱処理を行うことにより、当該酸化物膜から酸化物半導体膜に過剰酸素（活性酸素）を供給することができる。ここで、ナノクラスターには酸素欠損によって歪みが生じているため、活性酸素は酸素欠損による歪みを介して酸化物半導体膜の内部まで拡散する。
拡散した活性酸素は、ナノクラスターの表面または側面、例えば、（Ｉｎ，Ｍ，Ｚｎ）層に形成された酸素欠損を補填する。これにより、ナノクラスターの表面または側面において酸素欠損を低減し、（Ｉｎ，Ｍ，Ｚｎ）層に形成された酸素欠損に起因するｓＤＯＳを小さくすることができる。
ここで、ナノクラスターの表面または側面の酸素欠損が補填されることにより、活性酸素はナノクラスターの内部に侵入しにくくなる。さらに加熱処理によって酸化物半導体膜中の水素も拡散する。このため、水素がナノクラスター内部、例えばＩｎ層に形成された酸素欠損にトラップされ、ナノクラスターの内部ではＶｏＨが形成されやすくなる。ＶｏＨはキャリアを生成するため、ナノクラスター内部のキャリア密度が大きくなる。
このような酸化物半導体膜を用いてトランジスタを形成することによる、ナノクラスター内部のキャリア密度の増大により、当該トランジスタのオン電流を著しく上昇させることができる。さらに、ナノクラスター表面及び側面のｓＤＯＳを低減させることにより、当該トランジスタのサブスレッショルドスイング値を小さくすることができる。
また、酸化物半導体膜を用いたトランジスタでは、主にＩｎ層で生成されたキャリアが（Ｉｎ，Ｍ，Ｚｎ）層または（Ｍ，Ｚｎ）層に形成される伝導帯の下端を主に流れると考えられる。このとき、伝導帯の下端は主にＩｎＯｘ（ｘ＞０）、ＺｎＯｘ（ｘ＞０）によって形成されると推測される。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
＜ＣＡＣの構成＞
以下では、本発明の一態様に用いることができる金属酸化物膜（以下では酸化物半導体膜とも呼ぶ）としてＣＡＣ（Ｃｌｏｕｄ Ａｌｉｇｎｅｄ Ｃｏｍｐｌｅｍｅｎｔａｒｙ）−ＯＳの構成について説明する。
ＣＡＣとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物（以下、ＩＧＺＯともいう。）におけるＣＡＣ−ＩＧＺＯとは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。
つまり、ＣＡＣ−ＩＧＺＯは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。
一方、ＣＡＣは、材料構成に関する。ＣＡＣとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣにおいて、結晶構造は副次的な要素である。
なお、ＣＡＣは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。
＜ＣＡＣ−ＩＧＺＯの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体膜について測定を行った結果について説明する。
≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体膜を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体膜と、を有する構造である。
各試料の作製方法について、説明する。
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体膜として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、Ｒ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。
≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
図７６にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図７６において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。
図７６に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ−ＩＧＺＯともいう。）であることに由来することが分かっている。
また、図７６に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。従って、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。
≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、および断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。
図７７Ａは、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図７７Ｂは、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。
≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。
図７７Ａに示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図７７Ｃ、黒点ａ２の結果を図７７Ｄ、黒点ａ３の結果を図７７Ｅ、黒点ａ４の結果を図７７Ｆ、および黒点ａ５の結果を図７７Ｇに示す。
図７７Ｃ、図７７Ｄ、図７７Ｅ、図７７Ｆ、および図７７Ｇより、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
また、図７７Ｂに示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図７７Ｈ、黒点ｂ２の結果を図７７Ｉ、黒点ｂ３の結果を図７７Ｊ、黒点ｂ４の結果を図７７Ｋ、および黒点ｂ５の結果を図７７Ｌに示す。
図７７Ｈ、図７７Ｉ、図７７Ｊ、図７７Ｋ、および図７７Ｌより、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。
また、微結晶を有する酸化物半導体（以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。従って、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体膜は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。
≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。
図７８Ａ、図７８Ｂ、および図７８Ｃには、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図７８Ａは、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図７８Ｂは、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図７８Ｃは、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図７８Ａ、図７８Ｂ、および図７８Ｃは、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くになるように、明暗で元素の割合を示している。また、図７８Ａ、図７８Ｂ、および図７８Ｃに示すＥＤＸマッピングの倍率は７２０万倍である。
図７８Ａ、図７８Ｂ、および図７８Ｃに示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図７８Ａ、図７８Ｂ、および図７８Ｃに示す実線で囲む範囲と破線で囲む範囲に注目する。
図７８Ａでは、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図７８Ｂでは実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図７８Ｃでは、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。従って、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図７８Ｃでは、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、暗い領域である。従って、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。
また、図７８Ａ、図７８Ｂ、および図７８Ｃより、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。
このように、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＩＧＺＯと呼称することができる。
また、ＣＡＣにおける結晶構造は、ｎｃ構造を有する。ＣＡＣが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。
また、図７８Ａ、図７８Ｂ、および図７８Ｃより、ＧａＯＸ３が主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各金属元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。
以上より、ＣＡＣ−ＩＧＺＯは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＩＧＺＯは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。従って、ＣＡＣ−ＩＧＺＯを半導体素子に用いた場合、ＧａＯＸ３などに起因する性質と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。
また、ＣＡＣ−ＩＧＺＯを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＩＧＺＯは、ディスプレイをはじめとするさまざまな半導体装置に最適である。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、先の実施の形態に示す金属酸化物膜を半導体層として用いた半導体装置の一形態について図３０Ａ乃至図５３を用いて説明する。
＜トランジスタ構造１＞
以下では、本発明の一態様に係るトランジスタの一例について説明する。図３０Ａ乃至３０Ｃは、本発明の一態様に係るトランジスタの上面図および断面図である。図３０Ａは上面図であり、図３０Ｂは、図３０Ａに示す一点鎖線Ｘ１−Ｘ２、図３０Ｃは、一点鎖線Ｙ１−Ｙ２に対応する断面図である。なお、図３０Ａの上面図では、図の明瞭化のために一部の要素を省いて図示している。
トランジスタ２００は、ゲート電極として機能する導電体２０５（導電体２０５ａ、および導電体２０５ｂ）、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、ゲート絶縁層として機能する絶縁体２２０、絶縁体２２２、絶縁体２２４、および絶縁体２５０と、チャネルが形成される領域を有する酸化物２３０と、ソースまたはドレインの一方として機能する導電体２４０ａと、ソースまたはドレインの他方として機能する導電体２４０ｂと、過剰酸素を有する絶縁体２８０と、バリア性を有する絶縁体２８２と、を有する。
また、酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。なお、トランジスタ２００をオンさせると、主として酸化物２３０ｂに電流が流れる（チャネルが形成される）。一方、酸化物２３０ａおよび酸化物２３０ｃは、酸化物２３０ｂとの界面近傍（混合領域となっている場合もある）に電流が流れる場合があるものの、そのほかの領域は絶縁体として機能する場合がある。
また、図３０Ａ乃至３０Ｃに示すように、酸化物２３０ｃは、酸化物２３０ａ、および酸化物２３０ｂの側面を覆うように設けることが好ましい。絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｃが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制することができる。
導電体２０５には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等である。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、酸化しにくい（耐酸化性が高い）ため、好ましい。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
例えば、導電体２０５ａとして、水素に対するバリア性を有する導電体である、窒化タンタル等を用い、導電体２０５ｂとして、導電性が高いタングステンを積層するとよい。当該組み合わせを用いることで、配線としての導電性を保持したまま、酸化物２３０への水素の拡散を抑制することができる。なお、図３０Ａ乃至３０Ｃでは、導電体２０５ａ、および導電体２０５ｂの２層構造を示したが、当該構成に限定されず、単層でも３層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
絶縁体２２０、および絶縁体２２４は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体であることが好ましい。特に、絶縁体２２４として過剰酸素を含む（化学量論的組成よりも過剰に酸素を含む）絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を、トランジスタ２００を構成する酸化物に接して設けることにより、酸化物中の酸素欠損を補償することができる。なお、絶縁体２２２と絶縁体２２４とは、必ずしも同じ材料を用いなくともよい。
絶縁体２２２は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることが好ましい。特に、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。このような材料を用いて形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層してもよい。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。
絶縁体２２０及び絶縁体２２４の間に、ｈｉｇｈ−ｋ材料を含む絶縁体２２２を有することで、特定の条件で絶縁体２２２が電子を捕獲し、しきい値電圧を増大させることができる。つまり、絶縁体２２２が負に帯電する場合がある。
例えば、絶縁体２２０、および絶縁体２２４に、酸化シリコンを用い、絶縁体２２２に、酸化ハフニウム、酸化アルミニウム、酸化タンタルのような電子捕獲準位の多い材料を用いた場合、半導体装置の使用温度、あるいは保管温度よりも高い温度（例えば、１２５℃以上４５０℃以下、代表的には１５０℃以上３００℃以下）の下で、導電体２０５の電位がソース電極やドレイン電極の電位より高い状態を、１０ミリ秒以上、代表的には１分以上維持することで、トランジスタ２００を構成する酸化物から導電体２０５に向かって、電子が移動する。この時、移動する電子の一部が、絶縁体２２２の電子捕獲準位に捕獲される。
絶縁体２２２の電子捕獲準位に必要な量の電子を捕獲させたトランジスタは、しきい値電圧がプラス側にシフトする。なお、導電体２０５の電圧の制御によって電子の捕獲する量を制御することができ、それに伴ってしきい値電圧を制御することができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、電子を捕獲する処理は、トランジスタの作製過程におこなえばよい。例えば、トランジスタのソースあるいはドレインに接続する導電体の形成後、あるいは、前工程（ウェハー処理）の終了後、あるいは、ウェハーダイシング工程後、パッケージ後等、工場出荷前のいずれかの段階で行うとよい。
また、絶縁体２２０、絶縁体２２２、および絶縁体２２４の膜厚を適宜調整することで、しきい値電圧を制御することができる。例えば、絶縁体２２０、絶縁体２２２、および絶縁体２２０の合計膜厚を薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。絶縁体２２０、絶縁体２２２、および絶縁体２２４の合計膜厚は、６５ｎｍ以下、好ましくは２０ｎｍ以下であることが好ましい。
従って、安定した電気特性を有するトランジスタを提供することができる。または、オン電流の大きいトランジスタを提供することができる。または、サブスレッショルドスイング値の小さいトランジスタを提供することができる。または、信頼性の高いトランジスタを提供することができる。または、非導通時のリーク電流の小さいトランジスタを提供することができる。
酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｇａ、Ｙ、またはＳｎ）等の金属酸化物で形成される。ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃは、上記実施の形態に記載の金属酸化物膜を用いることができる。また、酸化物２３０として、Ｉｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物などを用いてもよい。
続いて、酸化物を３層構造、または２層構造とした場合のバンド構造について図３１Ａ乃至３１Ｃを用いて説明する。なお、図３１Ａ乃至３１Ｃに示す、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３及び絶縁体Ｉ２は、トランジスタ２００の絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ、絶縁体２５０に対応する。
図３１Ａは、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図３１Ｂは、絶縁体Ｉ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。また、図３１Ｃは、絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、及び絶縁体Ｉ２を有する積層構造の膜厚方向のバンド図の一例である。なお、バンド図は、理解を容易にするため絶縁体Ｉ１、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３、及び絶縁体Ｉ２の伝導帯下端のエネルギー準位（Ｅｃ）を示す。
また、図３１Ａは、絶縁体Ｉ１、絶縁体Ｉ２として酸化シリコン膜を用い、酸化物Ｓ１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物Ｓ２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物Ｓ３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３１Ｂは、絶縁体Ｉ１、絶縁体Ｉ２として酸化シリコン膜を用い、酸化物Ｓ２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物Ｓ３として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
また、図３１Ｃは、絶縁体Ｉ１、絶縁体Ｉ２として酸化シリコン膜を用い、酸化物Ｓ１として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用い、酸化物Ｓ２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝４：２：４．１の金属酸化物ターゲットを用いて形成される酸化物半導体膜を用いる構成のバンド図である。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２よりも伝導帯下端のエネルギー準位が真空準位に近く、代表的には、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、酸化物Ｓ３の伝導帯下端のエネルギー準位との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。すなわち、酸化物Ｓ１、酸化物Ｓ３の電子親和力と、酸化物Ｓ２の電子親和力との差が、０．１５ｅＶ以上、または０．５ｅＶ以上、かつ２ｅＶ以下、または１ｅＶ以下であることが好ましい。
図３１Ａ乃至３１Ｃに示すように、酸化物Ｓ１、酸化物Ｓ２、酸化物Ｓ３において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようなバンド図を有するためには、酸化物Ｓ１と酸化物Ｓ２との界面、または酸化物Ｓ２と酸化物Ｓ３との界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物Ｓ１と酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ３が、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物Ｓ２がＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物Ｓ１、酸化物Ｓ３として、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物Ｓ２となる。酸化物Ｓ１と酸化物Ｓ２との界面、および酸化物Ｓ２と酸化物Ｓ３との界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。特に、上記実施の形態に示すように、酸化物Ｓ２が、ｃ軸配向性を有する第１の結晶部よりｃ軸配向性を有さない第２の結晶部の存在割合が多くなる構成とすることにより、より高いオン電流を得ることができる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物Ｓ１、酸化物Ｓ３を設けることにより、トラップ準位を酸化物Ｓ２より遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
また、欠陥準位がチャネル領域として機能する酸化物Ｓ２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位から遠くなることがあり、欠陥準位に電子が蓄積しやすくなってしまう。欠陥準位に電子が蓄積されることで、マイナスの固定電荷となり、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。したがって、欠陥準位が酸化物Ｓ２の伝導帯下端のエネルギー準位（Ｅｃ）より真空準位に近くなるような構成にすると好ましい。このようにすることで、欠陥準位に電子が蓄積しにくくなり、トランジスタのオン電流を増大させることが可能であると共に、電界効果移動度を高めることができる。
酸化物Ｓ１、酸化物Ｓ３は、酸化物Ｓ２と比較して、導電率が十分に低い材料を用いる。このとき、酸化物Ｓ２、酸化物Ｓ２と酸化物Ｓ１との界面、および酸化物Ｓ２と酸化物Ｓ３との界面が、主にチャネル領域として機能する。例えば、酸化物Ｓ１、酸化物Ｓ３には、図２６Ｃにおいて、絶縁性が高くなる領域Ｃで示す原子数比の酸化物を用いればよい。なお、図２６Ｃに示す領域Ｃは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、またはその近傍値である原子数比を示している。
特に、酸化物Ｓ２に領域Ａで示される原子数比の酸化物を用いる場合、酸化物Ｓ１および酸化物Ｓ３には、［Ｍ］／［Ｉｎ］が１以上、好ましくは２以上である酸化物を用いることが好ましい。また、酸化物Ｓ３として、十分に高い絶縁性を得ることができる［Ｍ］／（［Ｚｎ］＋［Ｉｎ］）が１以上である酸化物を用いることが好適である。
また、本実施の形態においては、酸化物Ｓ１、Ｓ３として、金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２の金属酸化物ターゲットを用いて形成される酸化物を用いる構成について例示したが、これに限定されない。例えば、酸化物Ｓ１、Ｓ３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１．２［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：４：５［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝１：５：６［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１０：１［原子数比］の金属酸化物ターゲットを用いて形成される酸化物を用いてもよい。あるいは、酸化物Ｓ１、Ｓ３として、金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物を用いてもよい。この場合、酸化物Ｓ２として金属元素の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１の金属酸化物ターゲットを用いて形成される酸化物を用い、酸化物Ｓ１、Ｓ３として金属元素の原子数比をＧａ：Ｚｎ＝１０：１の金属酸化物ターゲットを用いて形成される酸化物を用いると、酸化物Ｓ２の伝導帯下端のエネルギー準位と、酸化物Ｓ１、Ｓ３の伝導帯下端のエネルギー準位との差を０．６ｅＶ以上とすることができるため好適である。
なお、酸化物Ｓ１、Ｓ３として、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の金属酸化物ターゲットを用いる場合、酸化物Ｓ１、Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β１（０＜β１≦２）：β２（０＜β２≦２）となる場合がある。また、酸化物Ｓ１、Ｓ３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物ターゲットを用いる場合、酸化物Ｓ１、Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β３（１≦β３≦５）：β４（２≦β４≦６）となる場合がある。また、酸化物Ｓ１、Ｓ３として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：６［原子数比］の金属酸化物ターゲットを用いる場合、酸化物Ｓ１、Ｓ３は、Ｉｎ：Ｇａ：Ｚｎ＝１：β５（１≦β５≦５）：β６（４≦β６≦８）となる場合がある。
また、酸素の拡散が主に絶縁体２８０から行われるので、酸化物Ｓ３は酸素透過性が高いことが好ましい。例えば、酸化物Ｓ３は上記実施の形態に示す試料Ａ１または試料Ａ２のような金属酸化物膜を用いることが好ましい。
また、酸化物Ｓ３を酸素過剰な雰囲気（例えば、成膜ガスを酸素１００％にする。）で成膜して、酸化物Ｓ３から酸化物Ｓ２に酸素を供給してもよい。
絶縁体２５０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ−ｋ材料を含む絶縁体を単層または積層で用いることができる。またはこれらの絶縁体に例えば酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理しても良い。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層してもよい。
また、絶縁体２５０として、絶縁体２２４と同様に、化学量論的組成よりも過剰に酸素を含む酸化物絶縁体を用いることが好ましい。このような過剰酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減することができる。
また、絶縁体２５０は、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム、窒化シリコンなどの、酸素や水素に対してバリア性のある絶縁膜を用いることができる。絶縁体２５０は、このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
なお、絶縁体２５０は、絶縁体２２０、絶縁体２２２、および絶縁体２２４と同様の積層構造を有していてもよい。絶縁体２５０として、電子捕獲準位に必要な量の電子を捕獲させた絶縁体を有することで、トランジスタ２００は、しきい値電圧をプラス側にシフトすることができる。当該構成を有することで、トランジスタ２００は、ゲート電圧が０Ｖであっても非導通状態（オフ状態ともいう）であるノーマリーオフ型のトランジスタとなる。
また、図３０Ａ乃至３０Ｃに示す半導体装置において、酸化物２３０と導電体２６０の間に、絶縁体２５０の他にバリア膜を設けてもよい。もしくは、酸化物２３０ｃにバリア性があるものを用いてもよい。
例えば、過剰酸素を含む絶縁膜を酸化物２３０に接して設け、さらにバリア膜で包み込むことで、酸化物を化学量論比組成とほぼ一致するような状態、または化学量論的組成より酸素が多い過飽和の状態とすることができる。また、酸化物２３０への水素等の不純物の侵入を防ぐことができる。
導電体２４０ａと、および導電体２４０ｂは、一方がソース電極として機能し、他方がドレイン電極として機能する。
導電体２４０ａと、導電体２４０ｂは、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金を用いることができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。
また、図では単層構造を示したが、２層以上の積層構造としてもよい。例えば、窒化タンタル膜とタングステン膜を積層するとよい。また、チタン膜とアルミニウム膜を積層するとよい。また、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造を用いてもよい。
また、チタン膜または窒化チタン膜上にアルミニウム膜または銅膜、さらにその上にチタン膜または窒化チタン膜を積層する三層構造、モリブデン膜または窒化モリブデン膜上にアルミニウム膜または銅膜、さらにその上にモリブデン膜または窒化モリブデン膜を積層する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。
また、ゲート電極としての機能を有する導電体２６０は、例えばアルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。特に、窒化タンタルなどの金属窒化物膜は、水素または酸素に対するバリア性があり、また、耐酸化性が高いため、好ましい。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体、ニッケルシリサイド等のシリサイドを用いてもよい。また、図では２層構造を示したが、単層、または３層以上の積層構造としてもよい。
なお、２層構造は、同じ材料を積層して設けてもよい。例えば、導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対する成膜時のダメージを減らすことができる。また、被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
続いて、導電体２６０ｂはスパッタリング法を用いて形成する。この時、絶縁体２５０上に、導電体２６０ａを有することで、導電体２６０ａの成膜時のダメージが、絶縁体２５０に影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。
また、例えば、アルミニウム膜上にチタン膜を積層する二層構造を用いるとよい。また、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造を用いてもよい。
また、チタン膜上にアルミニウム膜、さらにその上にチタン膜を積層する三層構造等を用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくは窒化膜を用いてもよい。
また、導電体２６０は、インジウム、錫、亜鉛、ガリウム、またはシリコンなどから選ばれた元素を含む導電性材料を用いることができる。インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造を用いることもできる。
続いて、トランジスタ２００の上方には、絶縁体２８０、および絶縁体２８２を設ける。
絶縁体２８０には、化学量論的組成よりも過剰に酸素を含む酸化物を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などとして、過剰酸素領域を有する絶縁体を設け、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、昇温脱離ガス分析法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
絶縁体２８２は、例えば、酸化アルミニウム、および酸化ハフニウム、などの、酸素や水素に対してバリア性のある絶縁膜を用いることが好ましい。また、絶縁体２８２は絶縁体２２２に用いることができる絶縁体を用いてもよい。絶縁体２８２は、このような材料を用いて形成した場合、酸化物２３０からの酸素の放出や、外部からの水素等の不純物の混入を防ぐ層として機能する。
上記構成を有することで、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、上記構成を有するトランジスタを半導体装置に用いることで、半導体装置の電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、消費電力が低減された半導体装置を提供することができる。
＜トランジスタ構造２＞
図３２Ａ乃至３２Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３２Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３２Ａにおいて一部の膜は省略されている。また、図３２Ｂは、図３２Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３２ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３２Ａ乃至３２Ｃに示すトランジスタ２００において、図３０Ａ乃至３０Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図３２Ａ乃至３２Ｃに示す構造は、導電体２６０を覆うように、絶縁体２７０を設ける。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２６０が、脱離した酸素により酸化することを防止するため、絶縁体２７０は、酸素に対してバリア性を有する物質を用いる。絶縁体２７０には、絶縁体２８２に用いることができる絶縁体を用いてもよい。
例えば、絶縁体２７０には、酸化アルミニウムなどの金属酸化物を用いることができる。また絶縁体２７０は、導電体２６０の酸化を防止する程度の厚さに設けられていればよい。例えば、絶縁体２７０の膜厚は、１ｎｍ以上１０ｎｍ以下、好ましくは３ｎｍ以上７ｎｍ以下として設ける。
当該構成とすることで、導電体２６０の材料選択の幅を広げることができる。例えば、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
従って、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２６０に導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
＜トランジスタ構造３＞
図３３Ａ乃至３３Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３３Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３３Ａにおいて一部の膜は省略されている。また、図３３Ｂは、図３３Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３３ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３３Ａ乃至３３Ｃに示すトランジスタ２００において、図３２Ａ乃至３２Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図３３Ａ乃至３３Ｃに示す構造は、導電体２４０ａに積層して絶縁体２４３ａを設け、導電体２４０ｂに積層して絶縁体２４３ｂを設ける。絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、導電体２４０ａ及び導電体２４０ｂが、脱離した酸素により酸化することを防止するため、絶縁体２４３ａ及び絶縁体２４３ｂは、酸素に対してバリア性を有する物質を用いる。
例えば、絶縁体２４３ａ及び絶縁体２４３ｂには、酸化アルミニウム、酸化ガリウムなどの金属酸化物を用いることができる。また、絶縁体２４３ａ及び絶縁体２４３ｂとして、窒化シリコンなどを用いてもよい。
当該構成とすることで、導電体２４０ａ及び導電体２４０ｂの材料選択の幅を広げることができる。例えば、アルミニウムなどの耐酸化性が低い一方で導電性が高い材料を用いることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
従って、導電体２４０ａ及び導電体２４０ｂの酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２４０ａ及び導電体２４０ｂに導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
また、図３０Ａ乃至３０Ｃなどに示すトランジスタ２００では、絶縁体２２０、絶縁体２２２及び絶縁体２２４を積層してゲート絶縁膜として機能させていたが、本実施の形態に示すトランジスタはこれに限られるものではない。例えば、図３３Ａ乃至３３Ｃに示すように、絶縁体２２４だけを設ける構造としてもよい。
図３３Ａ乃至３３Ｃに示す構造では、導電体２０５ａ及び導電体２０５ｂの上面を覆うように導電体２０５ｃを設けることが好ましい。ここで、導電体２０５ａ乃至導電体２０５ｃを指して導電体２０５と呼ぶ場合がある。絶縁体２２４に酸素が脱離する酸化物材料を用いる場合、導電体２０５ｂが、脱離した酸素により酸化することを防止するため、導電体２０５ｃは、導電体２０５ａと同様の導電体を用いることができる。また、例えば、上記の透光性を有する導電材料を用いてもよい。
当該構成とすることで、導電体２０５ｂの材料選択の幅を広げることができる。また、例えば、成膜、または加工がしやすい導電体を用いることができる。
従って、導電体２０５ｂの酸化を抑制し、絶縁体２２４から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２０５ｂに導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
＜トランジスタ構造４＞
図３４Ａ乃至３４Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３４Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３４Ａにおいて一部の膜は省略されている。また、図３４Ｂは、図３４Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３４ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３４Ａ乃至３４Ｃに示すトランジスタ２００において、図３０Ａ乃至３０Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図３４Ａ乃至３４Ｃに示す構造は、ゲート電極として機能する導電体２６０が、導電体２６０ａ、導電体２６０ｂ、導電体２６０ｃを有する。また、酸化物２３０ｃは、酸化物２３０ｂの側面を覆っていればよく、絶縁体２２４上で切断されていてもよい。
導電体２６０ａは、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対するプラズマによるダメージを減らすことができる。また、導電体２６０ａの被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
また、導電体２６０ｂは、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いて形成する。さらに、導電体２６０ｂ上に形成する導電体２６０ｃは、窒化タングステンなどの耐酸化性が高い導電体を用いて形成することが好ましい。
例えば、絶縁体２８０に酸素が脱離する酸化物材料を用いる場合、過剰酸素領域を有する絶縁体２８０と接する面積が大きい導電体２６０ｃに耐酸化性が高い導電体を用いることで、過剰酸素から脱離される酸素が導電体２６０に吸収されることを抑制することができる。また、導電体２６０の酸化を抑制し、絶縁体２８０から、脱離した酸素を効率的に酸化物２３０へと供給することができる。また、導電体２６０ｂに導電性が高い導電体を用いることで、消費電力が小さいトランジスタ２００を提供することができる。
また、図３４Ｃに示すように、トランジスタ２００は、チャネル幅方向において、酸化物２３０ｂが導電体２０５、および導電体２６０に覆われている。また、絶縁体２２４が凸部を有することによって、酸化物２３０ｂの側面も導電体２６０で覆うことができる。例えば、絶縁体２２４の凸部の形状を調整することで、酸化物２３０ｂの側面において、導電体２６０の底面が、酸化物２３０ｂの底面よりも、基板側となる構造となることが好ましい。つまり、トランジスタ２００は、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸化物２３０ｂを電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
図３４Ａ乃至３４Ｃに示す構造は、ソースまたはドレインとして機能する導電体が積層構造を有する。導電体２４０ａ、および導電体２４０ｂは、酸化物２３０ｂと密着性が高い導電体を用い、導電体２４１ａ、導電体２４１ｂは、導電性が高い材料を用いることが好ましい。また、導電体２４０ａ、および導電体２４０ｂは、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、被覆性を向上させることができる。
例えば、酸化物２３０ｂに、インジウムを有する金属酸化物を用いる場合、導電体２４０ａ、および導電体２４０ｂには、窒化チタンなどを用いればよい。また、導電体２４１ａ、および導電体２４１ｂに、タンタル、タングステン、銅、アルミニウムなどの導電性が高い材料を用いることで、信頼性が高く、消費電力が小さいトランジスタ２００を提供することができる。また、導電体２４１ａ及び導電体２４１ｂとして導電体２６０に用いることができる導電体を用いてもよく、例えば、透光性を有する導電材料を用いてもよい。
＜トランジスタ構造５＞
図３５Ａ乃至３５Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３５Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３５Ａにおいて一部の膜は省略されている。また、図３５Ｂは、図３５Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３５ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３５Ａ乃至３５Ｃに示すトランジスタ２００において、図３０Ａ乃至３０Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図３５Ｃに示すように、トランジスタ２００は、チャネル幅方向において、酸化物２３０ｂが導電体２０５、および導電体２６０に囲まれている。また、絶縁体２２２が凸部を有することによって、酸化物２３０ｂの側面も導電体２６０で覆うことができる。
ここで、絶縁体２２２に、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いる場合、絶縁体２２２の比誘電率が大きいため、ＳｉＯ２膜換算膜厚（ＥＯＴ：Ｅｑｕｉｖａｌｅｎｔ Ｏｘｉｄｅ Ｔｈｉｃｋｎｅｓｓ）を小さくすることができる。従って、酸化物２３０にかかる導電体２０５からの電界の影響を弱めることなく、絶縁体２２２の物理的な厚みにより、導電体２０５と、酸化物２３０との間の距離を広げることができる。従って、絶縁体２２２の膜厚により、導電体２０５と、酸化物２３０との間の距離を調整することができる。
例えば、絶縁体２２４の凸部の形状を調整することで、酸化物２３０ｂの側面において、導電体２６０の底面が、酸化物２３０ｂの底面よりも、基板側となる構造となることが好ましい。つまり、トランジスタ２００は、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂを電気的に取り囲むことができる構造を有する。このように、導電体の電界によって、酸化物２３０ｂを電気的に取り囲むトランジスタの構造を、ｓ−ｃｈａｎｎｅｌ構造とよぶ。ｓ−ｃｈａｎｎｅｌ構造のトランジスタ２００は、酸化物２３０ｂ全体（バルク）にチャネルを形成することもできる。ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくすることができ、さらに大きいオン電流（トランジスタがオン状態のときにソースとドレインの間に流れる電流）を得ることができる。また、導電体２０５および導電体２６０の電界によって、酸化物２３０ｂに形成されるチャネル形成領域の全領域を空乏化することができる。したがって、ｓ−ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さくすることができる。なお、チャネル幅を小さくすることで、ｓ−ｃｈａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などを高めることができる。
また、図３５Ｂ及び３５Ｃに示すように、酸化物２３０ｃの側面が絶縁体２５０及び導電体２６０の側面と略一致するように酸化物２３０ｃを形成してもよい。これにより、酸化物２３０ｃ、絶縁体２５０及び導電体２６０のパターン形成を一括で行うことができるので、工程の簡略化を図ることができる。ここで、導電体２４０ａ及び導電体２４０ｂとして、水素または酸素に対するバリア性があり、酸化しにくい（耐酸化性が高い）、窒化タンタルなどの金属窒化物を用いることにより、導電体２４０ａ及び導電体２４０ｂが酸化されることを防ぐことができる。また、絶縁体２８０から酸化物２３０ｂに過剰酸素を容易に供給することができる。
＜トランジスタ構造６＞
図３６Ａ乃至３６Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３６Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３６Ａにおいて一部の膜は省略されている。また、図３６Ｂは、図３６Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３６ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３６Ａ乃至３６Ｃに示すトランジスタ２００において、図３０Ａ乃至３０Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図３６Ａ乃至３６Ｃに示すトランジスタ２００は、絶縁体２８０に形成された開口部に、酸化物２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａおよび導電体２４０ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａおよび導電体２４０ｂの三方の端部が、酸化物２３０の端部の一部と一致している。従って、導電体２４０ａおよび導電体２４０ｂは、酸化物２３０または絶縁体２８０の開口部と、同時に形成することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
また、導電体２４０ａ、導電体２４０ｂ、および酸化物２３０ｂは、過剰酸素領域を有する絶縁体２８０と、酸化物２３０ｄを介して接する。そのため、絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｄが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制することができる。
さらに、図３６Ａ乃至３６Ｃに示すトランジスタ２００は、導電体２４０ａおよび導電体２４０ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
＜トランジスタ構造７＞
図３７Ａ乃至３７Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３７Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３７Ａにおいて一部の膜は省略されている。また、図３７Ｂは、図３７Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３７ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３７Ａ乃至３７Ｃに示すトランジスタ２００において、図３０Ａ乃至３０Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
図３７Ａ乃至３７Ｃに示すトランジスタ２００は、酸化物２３０ｄを有さない構造である。例えば、導電体２４０ａ、および導電体２４０ｂに耐酸化性が高い導電体を用いる場合、酸化物２３０ｄは、必ずしも設けなくてもよい。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
また、絶縁体２２４は、酸化物２３０ａ、および酸化物２３０ｂと重畳する領域にのみ設けてもよい。この場合、絶縁体２２２をエッチングストッパーとして、酸化物２３０ａ、酸化物２３０ｂ、および絶縁体２２４を加工することができる。従って、歩留まりや生産性を高めることができる。
さらに、図３７Ａ乃至３７Ｃに示すトランジスタ２００は、導電体２４０ａ、および導電体２４０ｂと、導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
＜トランジスタ構造８＞
図３８Ａ乃至３８Ｃには、トランジスタ２００に適用できる構造の一例を示す。図３８Ａはトランジスタ２００の上面を示す。なお、図の明瞭化のため、図３８Ａにおいて一部の膜は省略されている。また、図３８Ｂは、図３８Ａに示す一点鎖線Ｘ１−Ｘ２に対応する断面図であり、図３８ＣはＹ１−Ｙ２に対応する断面図である。
なお、図３８Ａ乃至３８Ｃに示すトランジスタ２００において、図３６Ａ乃至３６Ｃに示したトランジスタ２００を構成する構造と同機能を有する構造には、同符号を付記する。
絶縁体２８２上に、絶縁体２８５、および絶縁体２８６が形成される。
絶縁体２８０、絶縁体２８２、および絶縁体２８５に形成された開口部に、酸化物２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａおよび導電体２４０ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａおよび導電体２４０ｂの三方の端部が、酸化物２３０ａ、および酸化物２３０ｂの端部の一部と一致している。従って、導電体２４０ａおよび導電体２４０ｂは、酸化物２３０ａ、および酸化物２３０ｂ、または絶縁体２８０の開口部と、同時に形成することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
また、導電体２４０ａ、導電体２４０ｂ、および酸化物２３０ｂは、過剰酸素領域を有する絶縁体２８０と、酸化物２３０ｄを介して接する。そのため、絶縁体２８０と、チャネルが形成される領域を有する酸化物２３０ｂとの間に、酸化物２３０ｄが介在することにより、絶縁体２８０から、水素、水、およびハロゲン等の不純物が、酸化物２３０ｂへ拡散することを抑制することができる。
また、図３８Ａ乃至３８Ｃに示すトランジスタ２００は、高抵抗のオフセット領域が形成されないため、トランジスタ２００のオン電流を増大させることができる。
＜半導体装置の作製方法＞
以下に、図３０Ａ乃至３０Ｃに示した半導体装置の作製方法の一例を図３９Ａ乃至図４２Ｂを参照して説明する。
はじめに、基板を準備する（図示しない）。基板として使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが好ましい。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板、セラミック基板、石英基板、サファイア基板などを用いることができる。また、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム、ガリウムヒ素、インジウムヒ素、インジウムガリウムヒ素からなる化合物半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ＧＯＩ（Ｇｅｒｍａｎｉｕｍ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などを適用することもでき、これらの基板上に半導体素子が設けられたものを、基板として用いてもよい。
また、基板として、可撓性基板を用いて半導体装置を作製してもよい。可撓性を有する半導体装置を作製するには、可撓性基板上にトランジスタを直接作製してもよいし、他の作製基板にトランジスタを作製し、その後可撓性基板に剥離、転置してもよい。なお、作製基板から可撓性基板に剥離、転置するために、作製基板と酸化物半導体を含むトランジスタとの間に剥離層を設けるとよい。
次に、絶縁体２１４、絶縁体２１６を形成する。続いて、絶縁体２１６上にリソグラフィ法等を用いてレジストマスク２９０を形成し、絶縁体２１４、および絶縁体２１６の不要な部分を除去する（図３９Ａ）。その後、レジストマスク２９０を除去することにより、開口部を形成することができる。
ここで、被加工膜の加工方法について説明する。被加工膜を微細に加工する場合には、様々な微細加工技術を用いることができる。例えば、リソグラフィ法等で形成したレジストマスクに対してスリミング処理を施す方法を用いてもよい。また、リソグラフィ法等でダミーパターンを形成し、当該ダミーパターンにサイドウォールを形成した後にダミーパターンを除去し、残存したサイドウォールをレジストマスクとして用いて、被加工膜をエッチングしてもよい。また、被加工膜のエッチングとして、高いアスペクト比を実現するために、異方性のドライエッチングを用いることが好ましい。また、無機膜または金属膜からなるハードマスクを用いてもよい。
レジストマスクの形成に用いる光は、例えばｉ線（波長３６５ｎｍ）、ｇ線（波長４３６ｎｍ）、ｈ線（波長４０５ｎｍ）、またはこれらを混合させた光を用いることができる。そのほか、紫外線やＫｒＦレーザ光、またはＡｒＦレーザ光等を用いることもできる。また、液浸露光技術により露光を行ってもよい。また、露光に用いる光として、極端紫外光（ＥＵＶ：Ｅｘｔｒｅｍｅ Ｕｌｔｒａ−ｖｉｏｌｅｔ）やＸ線を用いてもよい。また、露光に用いる光に換えて、電子ビームを用いることもできる。極端紫外光、Ｘ線または電子ビームを用いると、極めて微細な加工が可能となるため好ましい。なお、電子ビームなどのビームを走査することにより露光を行う場合には、フォトマスクは不要である。
また、レジストマスクとなるレジスト膜を形成する前に、被加工膜とレジスト膜との密着性を改善する機能を有する有機樹脂膜を形成してもよい。当該有機樹脂膜は、例えばスピンコート法などにより、その下方の段差を被覆して表面を平坦化するように形成することができ、当該有機樹脂膜の上方に設けられるレジストマスクの厚さのばらつきを低減できる。また、特に微細な加工を行う場合には、当該有機樹脂膜として、露光に用いる光に対する反射防止膜として機能する材料を用いることが好ましい。このような機能を有する有機樹脂膜としては、例えばＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｏｎ Ｃｏａｔｉｎｇ）膜などがある。当該有機樹脂膜は、レジストマスクの除去と同時に除去するか、レジストマスクを除去した後に除去すればよい。
続いて、絶縁体２１４、および絶縁体２１６上に、導電体２０５Ａ、および導電体２０５Ｂを成膜する。導電体２０５Ａ、および導電体２０５Ｂは、スパッタリング法、蒸着法、ＣＶＤ法（熱ＣＶＤ法、ＭＯＣＶＤ法、ＰＥＣＶＤ法等を含む）などにより成膜することができる。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい（図３９Ｂ）。
続いて、導電体２０５Ａ、および導電体２０５Ｂの不要な部分を除去する。例えば、エッチバック処理、または、機械的化学的研磨法（ＣＭＰ：Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理などにより、絶縁体２１６が露出するまで、導電体２０５Ａ、および導電体２０５Ｂの一部を除去することで、導電体２０５を形成する（図３９Ｃ）。この際、絶縁体２１６をストッパ層として使用することもでき、絶縁体２１６が薄くなる場合がある。
ここで、ＣＭＰ処理とは、被加工物の表面を化学的・機械的な複合作用により平坦化する手法である。より具体的には、研磨ステージの上に研磨布を貼り付け、被加工物と研磨布との間にスラリー（研磨剤）を供給しながら研磨ステージと被加工物とを各々回転または揺動させて、スラリーと被加工物表面との間での化学反応と、研磨布と被加工物との機械的研磨の作用により、被加工物の表面を研磨する方法である。
なお、ＣＭＰ処理は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うのが好ましい。このように研磨レートの異なる研磨を組み合わせてもよい。
次に、絶縁体２２０、絶縁体２２２、および絶縁体２２４を形成する（図３９Ｄ）。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、上述の材料、または後述する絶縁体３２０に用いることができる材料を用いて作製することができる。特に、絶縁体２２２には、酸化ハフニウムなどのｈｉｇｈ−ｋ材料を用いることが好ましい。
絶縁体２２０、絶縁体２２２、および絶縁体２２４は、例えば、スパッタリング法、化学気相堆積（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法（熱ＣＶＤ法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、プラズマ励起ＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を含む）、分子エピキタシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法またはパルスレーザー堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて形成することができる。特に、当該絶縁体をＣＶＤ法、好ましくはＡＬＤ法等によって成膜すると、被覆性を向上させることができるため好ましい。また、プラズマによるダメージを減らすには、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法が好ましい。また、ＴＥＯＳ（Ｔｅｔｒａ−Ｅｔｈｙｌ−Ｏｒｔｈｏ−Ｓｉｌｉｃａｔｅ）若しくはシラン等と、酸素若しくは亜酸化窒素等とを反応させて形成した段差被覆性のよい酸化シリコン膜を用いることもできる。
なお、絶縁体２２０、絶縁体２２２、および絶縁体２２４は、連続成膜することが好ましい。連続的に成膜することで、絶縁体２２０と絶縁体２２２との界面、および絶縁体２２２と絶縁体２２４との界面に不純物が付着することなく、信頼性が高い絶縁体を形成することができる。
続いて、酸化物２３０ａとなる酸化物２３０Ａと、酸化物２３０ｂとなる酸化物２３０Ｂを順に成膜する。酸化物２３０Ａ及び酸化物２３０Ｂの成膜方法については、先の実施の形態の金属酸化物に係る記載を参酌することができる。また、当該酸化物は、大気に触れさせることなく連続して成膜することが好ましい。
また、酸化物２３０Ａ及び酸化物２３０Ｂは、スパッタリング法で形成すると膜密度を高められるため、好適である。スパッタリング法で酸化物２３０Ａ及び酸化物２３０Ｂを形成する場合、スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または希ガス及び酸素の混合ガスが適宜用いられる。また、スパッタリングガスは高純度化されていることが好ましい。例えば、スパッタリングガスとして、露点が−６０℃以下、好ましくは−１００℃以下にまで高純度化した酸素ガスやアルゴンガスを用いることで酸化物半導体膜１０８に水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング法で酸化物２３０Ａ及び酸化物２３０Ｂを形成する場合、スパッタリング装置におけるチャンバーを、酸化物２３０Ａ及び酸化物２３０Ｂにとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて、高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）に排気することが好ましい。特に、スパッタリング装置の待機時における、チャンバー内のＨ２Ｏに相当するガス分子（ｍ／ｚ＝１８に相当するガス分子）の分圧を１×１０−４Ｐａ以下、好ましく５×１０−５Ｐａ以下とすることが好ましい。
その後、酸化物２３０Ａ上に、導電体２４０ａ、および導電体２４０ｂとなる導電膜２４０Ａを形成する。導電膜２４０Ａには、水素または酸素に対するバリア性があり、また、耐酸化性が高い材質を用いることが好ましい。また、図では単層で表しているが、２層以上の積層構造としてもよい。続いて、上記と同様の方法によりレジストマスク２９２を形成する（図３９Ｅ）。
レジストマスク２９２を用いて、導電膜２４０Ａの不要な部分をエッチングにより除去し、島状の導電層２４０Ｂを形成する（図４０Ａ）。その後、導電層２４０Ｂをマスクとして酸化物２３０ａ、および酸化物２３０ｂの不要な部分をエッチングにより除去する。
このとき、同時に絶縁体２２４も、島状に加工してもよい。例えば、バリア性を有する絶縁体２２２をエッチングストッパー膜として用いることで、絶縁体２２０、絶縁体２２２、および絶縁体２２４の合計膜厚が薄い構造においても、下方にある配線層まで、オーバーエッチングされることを防止することができる。また、絶縁体２２０、絶縁体２２２、および絶縁体２２４の合計膜厚を薄くすることで導電体２０５からの電圧が効率的にかかる為、消費電力が低いトランジスタを提供することができる。
その後レジストマスクを除去することにより、島状の酸化物２３０ａ、島状の酸化物２３０ｂ、および島状の導電層２４０Ｂの積層構造を形成することができる（図４０Ｂ）。
続いて、加熱処理を行うことが好ましい（図４０Ｃ、図中矢印は加熱処理を表す。）。加熱処理は、２５０℃以上４００℃以下、好ましくは３２０℃以上３８０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理により、酸化物２３０ａ、および酸化物２３０ｂの不純物である水素または水を除去することができる。また、酸化物２３０ａの下方に形成された絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。
次に、島状の導電層２４０Ｂ上に上記と同様の方法によりレジストマスク２９４を形成する（図４０Ｄ）。続いて、導電膜の不要な部分をエッチングにより除去した後、レジストマスク２９４を除去することにより、導電体２４０ａ、および導電体２４０ｂを形成する（図４１Ａ）。この際、絶縁体２２４、または絶縁体２２２に対して、オーバーエッチングを行うことで、ｓ−ｃｈａｎｎｅｌ構造としてもよい。
続いて、加熱処理を行うことが好ましい（図４１Ｂ、図中矢印は加熱処理を表す。）。加熱処理は、２５０℃以上４００℃以下、好ましくは３２０℃以上３８０℃以下の温度で、不活性ガス雰囲気、酸化性ガスを１０ｐｐｍ以上含む雰囲気、または減圧状態で行えばよい。また、加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上含む雰囲気で行ってもよい。加熱処理により、酸化物２３０ａ、および酸化物２３０ｂの不純物である水素または水を除去することができる。また、酸化物２３０ａの下方に形成された絶縁体から、酸化物２３０ａ、および酸化物２３０ｂに酸素が供給され、酸化物中の酸素欠損を低減することができる。さらに、酸化性ガスで加熱処理を行う場合、チャネルが形成される領域に、直接酸化性ガスが接することで、効率的に、チャネルが形成される領域の酸素欠損を低減することができる。
続いて、酸化物２３０ｃ、絶縁体２５０、および導電体２６０となる導電膜２６０Ａを順に成膜する。また、酸化物２３０ｃの成膜方法については、先の実施の形態の金属酸化物に係る記載を参酌することができる。また、導電膜２６０Ａには、水素または酸素に対するバリア性があり、また、耐酸化性が高い材質を用いることが好ましい。また、図では単層で表しているが、２層以上の積層構造としてもよい。
例えば、２層構造は、同じ材料を積層して設けてもよい。第１の導電膜は、熱ＣＶＤ法、ＭＯＣＶＤ法またはＡＬＤ法を用いて形成する。特に、ＡＬＤ法を用いて形成することが好ましい。ＡＬＤ法等により形成することで、絶縁体２５０に対する成膜時のダメージを減らすことができる。また、被覆性を向上させることができるため好ましい。従って、信頼性が高いトランジスタ２００を提供することができる。
続いて、第２の導電膜は、スパッタリング法を用いて形成する。この時、絶縁体２５０上に、第１の導電膜を有することで、第２の導電膜の成膜時のダメージが、絶縁体２５０に影響することを抑制することができる。また、ＡＬＤ法と比較して、スパッタリング法は成膜速度が速いため、歩留まりが高く、生産性を向上させることができる。なお、導電膜２６０Ａを成膜する際に、塩素を含まない成膜ガスを用いて、形成することが好ましい。
次に、導電膜２６０Ａ上に、上記と同様の方法によりレジストマスク２９６を形成する（図４１Ｃ）。続いて、導電膜２６０Ａの不要な部分をエッチングにより除去することで、導電体２６０を形成した後、レジストマスク２９６を除去する（図４１Ｄ）。
続いて、導電体２６０上に、絶縁体２８０を形成する。絶縁体２８０は、酸化シリコン膜や酸化窒化シリコン膜などの、酸素を含む絶縁体である。過剰酸素を含む絶縁体としては、ＣＶＤ法やスパッタリング法における成膜条件を適宜設定して膜中に酸素を多く含ませた酸化シリコン膜や酸化窒化シリコン膜を形成することができる。また、酸化シリコン膜や酸化窒化シリコン膜を形成した後、イオン注入法やイオンドーピング法やプラズマ処理によって酸素を添加してもよい。
特に、酸素プラズマ処理を行うことが好ましい（図４２Ａ、図中矢印はプラズマ処理を表す。）。代表的な酸素プラズマ処理は、酸素ガスのグロー放電プラズマで生成されたラジカルで酸化物半導体の表面を処理することであるが、プラズマを生成するガスとしては酸素のみでなく、酸素ガスと希ガスの混合ガスであってもよい。例えば、２５０℃以上４００℃以下、好ましくは３００℃以上４００℃以下の温度で、酸化性ガスを含む雰囲気、または減圧状態で行えばよい。
酸素プラズマ処理により、絶縁体２８０、および酸化物２３０が、脱水化、または脱水素化されるとともに、絶縁体２８０に過剰な酸素を導入することで、過剰酸素領域を形成することができる。また、脱水化、または脱水素化された酸化物２３０には、酸素欠損が生じ、低抵抗化する。一方で、絶縁体２８０の過剰な酸素により、酸化物２３０の酸素欠損が補填される。従って、酸素プラズマ処理により、絶縁体２８０、および酸化物２３０は、酸素欠損を補填しながら、不純物である水素、または水を除去することができる。したがって、トランジスタ２００の電気特性の向上および、電気特性のばらつきを軽減することができる。
続いて、絶縁体２８０上に、絶縁体２８２を形成する。絶縁体２８２は、スパッタリング装置により成膜することが好ましい。スパッタリング法を用いることで、容易に絶縁体２８２の下層である絶縁体２８０に過剰酸素領域を形成することができる。
スパッタリング法による成膜時には、ターゲットと基板との間には、イオンとスパッタされた粒子とが存在する。例えば、ターゲットは、電源が接続されており、電位Ｅ０が与えられる。また、基板は、接地電位などの電位Ｅ１が与えられる。ただし、基板が電気的に浮いていてもよい。また、ターゲットと基板の間には電位Ｅ２となる領域が存在する。各電位の大小関係は、Ｅ２＞Ｅ１＞Ｅ０である。
プラズマ内のイオンが、電位差Ｅ２−Ｅ０によって加速され、ターゲットに衝突することにより、ターゲットからスパッタされた粒子がはじき出される。このスパッタされた粒子が成膜表面に付着し、堆積することにより成膜が行われる。また、一部のイオンはターゲットによって反跳し、反跳イオンとして形成された膜を介して、形成された膜の下部にある絶縁体２８０に取り込まれる場合がある。また、プラズマ内のイオンは、電位差Ｅ２−Ｅ１によって加速され、成膜表面を衝撃する。この際、一部のイオンは、絶縁体２８０の内部まで到達する。イオンが絶縁体２８０に取り込まれることにより、イオンが取り込まれた領域が絶縁体２８０に形成される。つまり、イオンが酸素を含むイオンであった場合において、絶縁体２８０に過剰酸素領域が形成される。
絶縁体２８０に過剰な酸素を導入することで、過剰酸素領域を形成することができる。絶縁体２８０の過剰な酸素は、例えば、２００℃以上４５０℃以下、好ましくは３２０℃以上３８０℃以下程度の温度で加熱処理を行うことで、酸化物２３０に供給され、酸化物２３０の酸素欠損を補填することができる。また例えば、スパッタリング法を用いて絶縁体２８２を成膜する際に、上記の温度で基板を加熱しながら成膜することで、成膜後に別途過熱をせずとも、酸化物２３０に酸素を供給することができる。
ここで、上述のように、酸化物２３０ｃを酸素透過性の高い酸化物とすることにより、絶縁体２８０から酸化物２３０ｂまで容易に酸素を拡散させることができる。
このとき、酸化物２３０において、配向性を有する結晶部の側面に過剰な酸素（活性酸素）が結合する。さらに結合した活性酸素にＩｎ、ＭまたはＺｎなどの金属が結合する。このように、活性酸素と、Ｉｎ、ＭまたはＺｎなどの金属と、が繰り返し結合することにより、配向性を有する結晶部の側面から横方向に、固相成長していると考えることができる。また、図４０Ｃ、図４１Ｂに示すように、予め酸化物２３０ａ、酸化物２３０ｂに加熱処理を行い、脱水化、脱水素化を図ることにより、酸化物２３０に含まれる水または水素などの不純物を低減しておくことができる。これにより、酸化物２３０に含まれる水または水素などの不純物によって、酸素の拡散が妨げられることが低減されるので、より効率的に酸素を酸化物２３０に供給することができる。
ここで、絶縁体２８０と接する導電体２６０、導電体２４０ａ、および導電体２４０ｂに、耐酸化性が高い導電体を用いる場合、絶縁体２８０の過剰な酸素は、導電体２６０、導電体２４０ａ、および導電体２４０ｂに、吸収されることなく、効率的に酸化物２３０へ供給することができる。したがって、トランジスタ２００の電気特性の向上、オン電流の向上、サブスレッショルドスイング値の低下、信頼性の向上および、電気特性のばらつきを軽減することができる。
以上の工程により、本発明の一態様のトランジスタ２００を作製することができる。
＜半導体装置の構成例＞
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図４３Ａ乃至図４９Ｂに示す。なお、図４３Ａは、図４４乃至図４７、および図４９Ａ乃至図５１を回路図で表したものである。図４８Ａ及び４８Ｂ、および図４９Ａ及び４９Ｂは、図４４乃至図４７、および図４９Ａ乃至図５１に示す半導体装置が形成される領域の端部を示す。
＜半導体装置の回路構成＞
図４３Ａ、および図４４乃至図４７に示す半導体装置は、トランジスタ３００と、トランジスタ２００、および容量素子１００を有している。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを半導体装置（記憶装置）に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ない半導体装置（記憶装置）とすることが可能となるため、消費電力を十分に低減することができる。
図４３Ａにおいて、配線３００１はトランジスタ３００のソースと電気的に接続され、配線３００２はトランジスタ３００のドレインと電気的に接続されている。また、配線３００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ２００のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線３００５は容量素子１００の電極の他方と電気的に接続されている。
図４３Ａに示す半導体装置は、トランジスタ３００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、第４の配線３００４の電位を、トランジスタ２００が導通状態となる電位にして、トランジスタ２００を導通状態とする。これにより、第３の配線３００３の電位が、トランジスタ３００のゲート、および容量素子１００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ３００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、第４の配線３００４の電位を、トランジスタ２００が非導通状態となる電位にして、トランジスタ２００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ２００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。第１の配線３００１に所定の電位（定電位）を与えた状態で、第５の配線３００５に適切な電位（読み出し電位）を与えると、第２の配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ３００をｎチャネル型とすると、トランジスタ３００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ３００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ３００を「導通状態」とするために必要な第５の配線３００５の電位をいうものとする。したがって、第５の配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ３００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、第５の配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ３００は「非導通状態」のままである。このため、第２の配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図４３Ａに示す半導体装置をマトリクス状に配置することで、記憶装置（メモリセルアレイ）を構成することができる。
なお、メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。または、情報を読み出さないメモリセルにおいては、ノードＦＧに与えられた電荷によらずトランジスタ３００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を第５の配線３００５に与えることで所望のメモリセルの情報のみを読み出せる構成とすればよい。
＜半導体装置の回路構成２＞
図４３Ｂに示す半導体装置は、トランジスタ３００を有さない点で図４３Ａに示した半導体装置と異なる。この場合も図４３Ａに示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。
図４３Ｂに示す半導体装置における、情報の読み出しについて説明する。トランジスタ２００が導通状態になると、浮遊状態である第３の配線３００３と容量素子１００とが導通し、第３の配線３００３と容量素子１００の間で電荷が再分配される。その結果、第３の配線３００３の電位が変化する。第３の配線３００３の電位の変化量は、容量素子１００の電極の一方の電位（または容量素子１００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子１００の電極の一方の電位をＶ、容量素子１００の容量をＣ、第３の配線３００３が有する容量成分をＣＢ、電荷が再分配される前の第３の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の第３の配線３００３の電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子１００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の第３の配線３００３の電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、第３の配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
この場合、メモリセルを駆動させるための駆動回路に上記第１の半導体が適用されたトランジスタを用い、トランジスタ２００として第２の半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した半導体装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い半導体装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該半導体装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る半導体装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した半導体装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
＜半導体装置の構造１＞
本発明の一態様の半導体装置は、図４４に示すようにトランジスタ３００、トランジスタ２００、容量素子１００を有する。トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。
トランジスタ３００は、基板３１１上に設けられ、導電体３１６、絶縁体３１４、基板３１１の一部からなる半導体領域３１２、およびソース領域またはドレイン領域として機能する低抵抗領域３１８ａ、および低抵抗領域３１８ｂを有する。
トランジスタ３００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域３１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域３１８ａ、および低抵抗領域３１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１８ａ、および低抵抗領域３１８ｂは、半導体領域３１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
また、図４４に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図４４に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。例えば、図３４Ａ乃至３４Ｃに示すようにトランジスタ３００の構成を、プレーナ型として設けてもよい。また、図４３Ｂに示す回路構成とする場合、トランジスタ３００を設けなくともよい。
トランジスタ３００を覆って、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。
絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体３２２は、その下方に設けられるトランジスタ３００などによって生じる段差を平坦化する平坦化膜として機能する。絶縁体３２２の上面は、平坦性を高めるためにＣＭＰ処理等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２４には、例えば、基板３１１、またはトランジスタ３００などから、トランジスタ２００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳ分析などを用いて分析することができる。例えば、絶縁体３２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素原子に換算した脱離量が、絶縁体３２４の面積当たりに換算して、１０×１０１５ａｔｏｍｓ／ｃｍ２以下、好ましくは５×１０１５ａｔｏｍｓ／ｃｍ２以下であればよい。
なお、絶縁体３２６は、絶縁体３２４よりも誘電率が低いことが好ましい。例えば、絶縁体３２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体３２４の比誘電率は、絶縁体３２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線としての機能を有する。なお、後述するが、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体３２８、および導電体３３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図４４において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能を有する。なお導電体３５６は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
なお、例えば、絶縁体３５０は、絶縁体３２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体３５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体３５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ３００とトランジスタ２００とは、バリア層により分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ３００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体３５０と接する構造であることが好ましい。
絶縁体３５４上には、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６が、順に積層して設けられている。絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６のいずれかまたは全部を、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体３５８、および絶縁体２１２には、例えば、基板３１１、またはトランジスタ３００を設ける領域などから、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、例えば、絶縁体２１３、および絶縁体２１４には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ２００に対する保護膜として用いることに適している。
また、例えば、絶縁体２１０、および絶縁体２１６には、絶縁体３２０と同様の材料を用いることができる。例えば、絶縁体２１６として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体３５８、絶縁体２１０、絶縁体２１２、絶縁体２１３、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２１８は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
特に、絶縁体３５８、絶縁体２１２、絶縁体２１３、および絶縁体２１４と接する領域の導電体２１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ３００とトランジスタ２００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ３００からトランジスタ２００への水素の拡散を抑制することができる。
絶縁体２１６の上方には、トランジスタ２００が設けられている。なお、トランジスタ２００の構造は、上述のトランジスタを用いればよい。また、図４４に示すトランジスタ２００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
トランジスタ２００上には、絶縁体２８０を設ける。絶縁体２８０には、化学量論的組成よりも過剰に酸素を含む絶縁体を用いることが好ましい。つまり、絶縁体２８０には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタ２００に酸化物半導体を用いる場合、トランジスタ２００近傍の層間膜などとして、過剰酸素領域を有する絶縁体を設けることで、トランジスタ２００の酸素欠損を低減することで、信頼性を向上させることができる。
過剰酸素領域を有する絶縁体として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素が脱離する酸化物とは、ＴＤＳ分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化物膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上５００℃以下の範囲が好ましい。
例えばこのような材料として、酸化シリコンまたは酸化窒化シリコンを含む材料を用いることが好ましい。または、金属酸化物を用いることもできる。なお、本明細書中において、酸化窒化シリコンとは、窒素よりも酸素の含有量が多い材料を指し、窒化酸化シリコンとは、酸素よりも窒素の含有量が多い材料を示す。
また、トランジスタ２００を覆う絶縁体２８０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。また、絶縁体２８０には、導電体２４４等が埋め込まれている。
導電体２４４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。導電体２４４は、導電体３２８、および導電体３３０と同様の材料を用いて設けることができる。
例えば、導電体２４４を積層構造として設ける場合、耐酸化性が高い導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体２８０から過剰な酸素を、導電体２４４が吸収することを抑制することができる。また、導電体２４４は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体２８０と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体２４４中の不純物、および導電体２４４の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、導電体２４４上に、バリア層２４５を設けてもよい。バリア層２４５を有することで、導電体２４４に含まれる不純物や、導電体２４４の元素の一部の拡散を抑制することができる。
バリア層２４５には、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物、または窒化タンタルなどの金属窒化物などを用いることが好ましい。特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中、および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。
バリア層２４５、および絶縁体２８０上には、絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体１１０が順に積層して設けられている。また、絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体１１０には、導電体１２４等が埋め込まれている。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。導電体１２４は、導電体３５６と同様の材料を用いて設けることができる。
絶縁体２８２、絶縁体２８３、絶縁体２８４、および絶縁体１１０のいずれか、または全部に、酸素や水素に対してバリア性のある物質を用いることが好ましい。従って、絶縁体２８２には、絶縁体２１４と同様の材料を用いることができる。また、絶縁体２８３には、絶縁体２１３と同様の材料を用いることができる。また、絶縁体２８４には、絶縁体２１２と同様の絶縁体を用いることができる。また、絶縁体１１０には、絶縁体２１６と同様の材料を用いることができる。
例えば、絶縁体２８２、および絶縁体２８３には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ２００への混入を防止することができる。また、トランジスタ２００を構成する酸化物からの酸素の放出を抑制することができる。そのため、酸化アルミニウムはトランジスタ２００に対する保護膜として用いることに適している。
絶縁体２８４には、容量素子１００を設ける領域から、トランジスタ２００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体３２４と同様の材料を用いることができる。
例えば、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ２００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ２００と、トランジスタ３００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
従って、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、絶縁体２１３、および絶縁体２１４の積層構造と、絶縁体２８２、絶縁体２８３、および絶縁体２８４の積層構造により挟む構成とすることができる。また、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２８２、絶縁体２８３、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
このような構成とすることにより、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物中に、不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
ここで、図４８Ａ及び４８Ｂにスクライブライン近傍の断面図を示す。
例えば、図４８Ａに示すように、トランジスタ２００を有するメモリセルの外縁に設けられるスクライブライン（図中一点鎖線で示す）と重なる領域近傍において、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設ける。また、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２、絶縁体２８３、および絶縁体２８４を設ける。
従って、該開口において、絶縁体２１２、絶縁体２１３、および絶縁体２１４と絶縁体２８２とが接する。また、絶縁体２８２上に、絶縁体２８３、および絶縁体２８４を積層する。このとき、絶縁体２１２、絶縁体２１３、および絶縁体２１４の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高めることができる。
当該構造により、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２８２、絶縁体２８３、および絶縁体２８４で、絶縁体２８０、及びトランジスタ２００を包み込むことができる。絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２８２、絶縁体２８３、および絶縁体２８４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、例えば、図４８Ｂに示すように、スクライブライン（図中一点鎖線で示す）の両側となる領域において、絶縁体２１２、絶縁体２１３、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設けてもよい。なお、図では開口は２か所としたが、必要に応じて、複数の開口を設けてもよい。
従って、スクライブラインの両側に設けられた開口において、絶縁体２１２、絶縁体２１３、および絶縁体２１４と絶縁体２８２とが、少なくとも２か所で接するため、より密着性が高い構造となる。なお、この場合においても、絶縁体２１２、絶縁体２１３、および絶縁体２１４の少なくとも一と、絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性を高めることができる。
また、開口を複数設けることで、絶縁体２８２と、絶縁体２１２、絶縁体２１３、および絶縁体２１４とが、複数の領域で接する構造とすることができる。また、スクライブラインから侵入する不純物が、絶縁体２１４と絶縁体２８２が接する領域のうち、最もトランジスタ２００と近い領域まで拡散する場合において、不純物の拡散距離を長くすることができる。
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
続いて、絶縁体２８４の上方には、絶縁体１１０、容量素子１００、および導電体１２４が設けられている。容量素子１００は、絶縁体１１０上に設けられ、導電体１１２（導電体１１２ａ、および導電体１１２ｂ）と、絶縁体１３０、絶縁体１３２、および絶縁体１３４と、導電体１１６とを有する。なお、導電体１２４は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線として機能を有する。
なお、導電体１２４は、導電体３５６と同様の材料を用いて設けることができる。
また、導電体１１２は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体１１２は、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を設ける。絶縁体１３０、絶縁体１３２、および絶縁体１３４には、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよい。図では、３層構造で示したが、単層、２層、または４層以上の積層構造としてもよい。
例えば、絶縁体１３０、および絶縁体１３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用い、絶縁体１３２には、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ−ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
導電体１１２上に、絶縁体１３４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体１１６は、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
例えば、図４４に示すように、電極の一方として機能する導電体１１２において、導電体１１２ｂのような凸状を有する構造体とすることで、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
導電体１１６、および絶縁体１３４上には、絶縁体１５０が設けられている。絶縁体１１０、および絶縁体１５０は、絶縁体３２０と同様の材料を用いて設けることができる。また、容量素子１００の下部となる絶縁体１１０、および容量素子１００を覆う絶縁体１５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
＜変形例１＞
また、本実施の形態の変形例として、図４５に示すように、導電体２４４を形成してもよい。つまり、絶縁体２８２にプラグを埋め込み、プラグ上に、配線となる導電体、およびバリア層２４５を積層構造で設けてもよい。この場合、導電体２４４を構成する導電体において、配線として機能する導電体は、耐酸化性が高い導電体を用いることが好ましい。
＜変形例２＞
また、本実施の形態の変形例として、容量素子１００において、必ずしも導電体１２２を有する必要はない。
例えば、図４６に示す構造は、絶縁体２８０、絶縁体２８２、絶縁体２８４、および絶縁体１１０を形成した後、導電体２４４を形成している。そのため、導電体１２４と、容量素子１００の一方の電極となる導電体１１２を同時に形成することができる。従って、少ない工程で生産することができるため、生産コストを削減し、生産性を高めることができる。
また、導電体１１２上に、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１６を設ける。なお、導電体１１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
なお、図４６に示すように、導電体１１６を、絶縁体１３０、絶縁体１３２、および絶縁体１３４を介して、導電体１１２の上面および側面を覆うように設ける。つまり、導電体１１２の側面においても、容量として機能するため、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。
なお、当該構成は、導電体１１２を形成するときに、絶縁体１１０の上面を、絶縁体１３０、絶縁体１３２、および絶縁体１３４の合計の膜厚よりも大きく除去することが好ましい。例えば、オーバーエッチング処理とすることで、絶縁体１１０の一部も同時に除去することができる。また、オーバーエッチング処理により、導電体１１２等を形成することで、エッチング残渣を残すことなくエッチングすることができる。
また、当該エッチング処理の途中で、エッチングガスの種類を切り替えることにより、効率よく絶縁体１１０の一部を除去することができる。
また、例えば、導電体１１２、および導電体１２４を形成した後、導電体１１２をハードマスクとして、絶縁体１１０の一部を除去してもよい。
また、導電体１１２を形成した後、導電体１１２の表面を、クリーニング処理してもよい。クリーニング処理をすることで、エッチング残渣等を除去することができる。
また、図４６に示すように、絶縁体２１３、および絶縁体２８３を設けなくともよい。本構成においても、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により挟む構成とすることができる。また、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、または、水素、および水などの不純物の拡散を抑制するバリア性を有する。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物中に、不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、本変形例における、スクライブライン近傍の断面図を図４９Ａおよび図４９Ｂに示す。
例えば、図４９Ａに示すように、スクライブライン（図中一点鎖線で示す）と重なる領域近傍において、絶縁体２１４と絶縁体２８２とが接し、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４の積層構造となる。このとき、絶縁体２１４と絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。
当該構造により、絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４で、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０を包み込むことができる。絶縁体２１２、絶縁体２１４、絶縁体２８２、および絶縁体２８４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体装置をスクライブしても、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面から、水素又は水が浸入して、トランジスタ２００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２８０の過剰酸素が絶縁体２８２、および絶縁体２１４の外部に拡散することを防ぐことができる。従って、絶縁体２８０の過剰酸素は、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、例えば、図４９Ｂに示すように、スクライブライン（図中一点鎖線で示す）と重なる領域近傍において、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０に開口を設ける。また、絶縁体２１４、絶縁体２１６、絶縁体２２０、絶縁体２２２、絶縁体２２４、及び絶縁体２８０の側面を覆うように、絶縁体２８２を設ける。さらに、絶縁体２１２、および絶縁体２８２に開口を設け、絶縁体２１２、および絶縁体２８２の側面と、絶縁体２１０の露出した上面と、を覆うように、絶縁体２８４を設ける。
つまり、開口において、絶縁体２１４と絶縁体２８２が接する。さらに、その外側では、絶縁体２１２と絶縁体２８２とが接する。このとき、絶縁体２１４と絶縁体２８２とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。また、絶縁体２１２と絶縁体２８４とを同材料及び同方法を用いて形成することで、密着性が高い積層構造となる。
当該構造により、トランジスタ２００と絶縁体２８０とを、厳重に密封することができる。従って、トランジスタ２００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例３＞
また、本実施の形態の変形例の一例を、図４７に示す。図４７は、図４６と、トランジスタ３００、およびトランジスタ２００の構成が異なる。
図４７に示すトランジスタ３００はチャネルが形成される半導体領域３１２（基板３１１の一部）が凸形状を有する。また、半導体領域３１２の側面および上面を、絶縁体３１４を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
図４７に示すトランジスタ２００構造は、図３６Ａ乃至３６Ｃ、および図３７Ａ乃至３７Ｃで説明した構造である。絶縁体２８０に形成された開口部に、酸化物２３０ｃ、絶縁体２５０、導電体２６０が形成されている。また、導電体２４０ａ、および導電体２４０ｂの一方の端部と、絶縁体２８０に形成された開口部の端部が一致している。さらに、導電体２４０ａ、および導電体２４０ｂの三方の端部が、酸化物２３０の端部の一部と一致している。従って、導電体２４０ａ、および導電体２４０ｂは、酸化物２３０または絶縁体２８０の開口部と、同時に形成することができる。そのため、マスクおよび工程を削減することができる。また、歩留まりや生産性を向上させることができる。
さらに、図４１Ａ乃至４１Ｄに示すトランジスタ２００は、導電体２４０ａ、導電体２４０ｂ、および導電体２６０と、がほとんど重ならない構造を有するため、導電体２６０にかかる寄生容量を小さくすることができる。即ち、動作周波数が高いトランジスタ２００を提供することができる。
＜変形例４＞
また、本実施の形態の変形例の一例を、図５０Ａ及び５０Ｂに示す。図５０Ａおよび図５０Ｂはそれぞれ、一点鎖線Ａ１−Ａ２を軸とした、トランジスタ２００のチャネル長、およびチャネル幅方向の断面を示す。
図５０Ａ及び５０Ｂに示すように、トランジスタ２００、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００と容量素子１００とを接続する貫通電極と、トランジスタ２００との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物中に、不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例５＞
また、本実施の形態の変形例の一例を、図５１に示す。図５１は、図４７と、容量素子の構成が異なる。
図５１に示すように、容量素子１０５を形成してもよい。容量素子１０５は、トランジスタ３００との配線の一部も、容量素子として機能する。従って、容量素子の投影面積当たりの容量を増加させることができる。従って、半導体装置の小面積化、高集積化、微細化が可能となる。また、容量素子１０５と、トランジスタ２００との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物中に、不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例６＞
また、本実施の形態の変形例の一例を、図５２Ａ及び５２Ｂに示す。図５２Ａは、図４３Ａに示す半導体装置を、マトリクス状に配置した場合における、行の一部を抜き出した回路図である。また、図５２Ｂは、図５２Ａの回路図と対応した半導体装置の断面図である。
図５２Ａ及び５２Ｂには、トランジスタ３００、トランジスタ２００、および容量素子１００を有する半導体装置と、トランジスタ３０１、トランジスタ２０１、および容量素子１０１を有する半導体装置と、トランジスタ３０２、トランジスタ２０２、および容量素子１０２を有する半導体装置とが、同じ行に配置されている。
図５２Ｂに示すように、複数個のトランジスタ（図ではトランジスタ２００、およびトランジスタ２０１）、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００、トランジスタ３０１、またはトランジスタ３０２と、容量素子１００、容量素子１０１、または容量素子１０２と、を接続する貫通電極と、トランジスタ２００、トランジスタ２０１、またはトランジスタ２０２との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物中に、不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
＜変形例７＞
また、本実施の形態の変形例の一例を、図５３に示す。図５３は、図５２Ａ及び５２Ｂに示す半導体装置において、トランジスタ２０１、およびトランジスタ２０２を集積した場合の半導体装置の断面図である。
図５３に示すように、容量素子１０１の電極の一方となる導電体１１２の機能を、トランジスタ２０１のソース電極またはドレイン電極となる導電体２４０ａと兼ねてもよい。その場合、トランジスタ２０１の酸化物２３０ｃ、およびトランジスタ２０１のゲート絶縁体として機能する絶縁体２５０の導電体２４０ａ上に延在した領域が、容量素子１０１の絶縁体として機能する。従って、容量素子１０１の電極の他方となる導電体１１６を、導電体２４０ａ上に、絶縁体２５０、および酸化物２３０ｃを介して積層すればよい。当該構成により、半導体装置の小面積化、高集積化、微細化が可能となる。
また、トランジスタ２０１と、トランジスタ２０２を重畳して設けてもよい。当該構成により、半導体装置の小面積化、高集積化、微細化が可能となる。
また、複数個のトランジスタ（図ではトランジスタ２０１、およびトランジスタ２０２）、および過剰酸素領域を含む絶縁体２８０を、絶縁体２１２、および絶縁体２１４の積層構造と、絶縁体２８２、および絶縁体２８４の積層構造により包み込む構成としてもよい。その際、トランジスタ３００、トランジスタ３０１、またはトランジスタ３０２と、容量素子１００、容量素子１０１、または容量素子１０２と、を接続する貫通電極と、トランジスタ２００、トランジスタ２０１、またはトランジスタ２０２との間で、絶縁体２１２、および絶縁体２１４と、絶縁体２８２、および絶縁体２８４とが積層構造となることが好ましい。
従って、絶縁体２８０、およびトランジスタ２００から放出された酸素が、容量素子１００、またはトランジスタ３００が形成されている層へ拡散することを抑制することができる。または、絶縁体２８２よりも上方の層、および絶縁体２１４よりも下方の層から、水素、および水等の不純物が、トランジスタ２００へ、拡散することを抑制することができる。
つまり、絶縁体２８０の過剰酸素領域から酸素を、効率的にトランジスタ２００におけるチャネルが形成される酸化物に供給でき、酸素欠損を低減することができる。また、トランジスタ２００におけるチャネルが形成される酸化物中に、不純物により、酸素欠損が形成されることを防止することができる。よって、トランジスタ２００におけるチャネルが形成される酸化物を、欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態４）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について説明する。
＜回路＞
以下では、本発明の一態様に係るトランジスタなどを利用した半導体装置の回路の一例について、図５４、および図５５を用いて説明する。
＜記憶装置１＞
図５４に示す半導体装置は、トランジスタ３５００、第６の配線３００６を有する点で先の実施の形態で説明した半導体装置と異なる。この場合も先の実施の形態に示した半導体装置と同様の動作により情報の書き込みおよび保持動作が可能である。また、トランジスタ３５００としては上記のトランジスタ３２００と同様のトランジスタを用いればよい。
第６の配線３００６は、トランジスタ３５００のゲートと電気的に接続され、トランジスタ３５００のソース、ドレインの一方はトランジスタ３２００のドレインと電気的に接続され、トランジスタ３５００のソース、ドレインの他方は第３の配線３００３と電気的に接続される。
＜記憶装置２＞
半導体装置（記憶装置）の変形例について、図５５に示す回路図を用いて説明する。
図５５に示す半導体装置は、トランジスタ４１００乃至トランジスタ４４００と、容量素子４５００および容量素子４６００と、を有する。ここでトランジスタ４１００は、上述のトランジスタ３００と同様のトランジスタを用いることができ、トランジスタ４２００乃至４４００は、上述のトランジスタ２００と同様のトランジスタを用いることができる。また、ここで容量素子４５００、および容量素子４６００は、上述の容量素子１００と同様のトランジスタを用いることができる。なお、図５５に示す半導体装置は、図５５では図示を省略したが、マトリクス状に複数設けられる。図５５に示す半導体装置は、配線４００１、配線４００３、配線４００５乃至４００９に与える信号または電位に従って、データ電圧の書き込み、読み出しを制御することができる。
トランジスタ４１００のソースまたはドレインの一方は、配線４００３に接続される。トランジスタ４１００のソースまたはドレインの他方は、配線４００１に接続される。なお図５５では、トランジスタ４１００の導電型をｐチャネル型として示すが、ｎチャネル型でもよい。
図５５に示す半導体装置は、２つのデータ保持部を有する。例えば第１のデータ保持部は、ノードＦＧ１に接続されるトランジスタ４４００のソースまたはドレインの一方、容量素子４６００の一方の電極、およびトランジスタ４２００のソースまたはドレインの一方の間で電荷を保持する。また、第２のデータ保持部は、ノードＦＧ２に接続されるトランジスタ４１００のゲート、トランジスタ４２００のソースまたはドレインの他方、トランジスタ４３００のソースまたはドレインの一方、および容量素子４５００の一方の電極の間で電荷を保持する。
トランジスタ４３００のソースまたはドレインの他方は、配線４００３に接続される。トランジスタ４４００のソースまたはドレインの他方は、配線４００１に接続される。トランジスタ４４００のゲートは、配線４００５に接続される。トランジスタ４２００のゲートは、配線４００６に接続される。トランジスタ４３００のゲートは、配線４００７に接続される。容量素子４６００の他方の電極は、配線４００８に接続される。容量素子４５００の他方の電極は、配線４００９に接続される。
トランジスタ４２００乃至４４００は、データ電圧の書き込みと電荷の保持を制御するスイッチとしての機能を有する。なおトランジスタ４２００乃至４４００は、非導通状態においてソースとドレインとの間を流れる電流（オフ電流）が低いトランジスタが用いられることが好適である。オフ電流が少ないトランジスタとしては、チャネル形成領域に酸化物半導体を有するトランジスタ（ＯＳトランジスタ）であることが好ましい。ＯＳトランジスタは、オフ電流が低い、シリコンを有するトランジスタと重ねて作製できる等の利点がある。なお図５５では、トランジスタ４２００乃至４４００の導電型をｎチャネル型として示すが、ｐチャネル型でもよい。
トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００とは、酸化物半導体を用いたトランジスタであっても別層に設けることが好ましい。すなわち、図５５に示す半導体装置は、トランジスタ４１００と、トランジスタ４２００およびトランジスタ４３００と、トランジスタ４４００と、を積層して設けることが好ましい。トランジスタを有する層を積層して設けるとよい。つまり、トランジスタを集積化することで、回路面積を縮小することができ、半導体装置の小型化を図ることができる。
次いで、図５５に示す半導体装置への情報の書き込み動作について説明する。
最初に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作１とよぶ。）について説明する。なお、以下において、ノードＦＧ１に接続されるデータ保持部に書きこむデータ電圧をＶＤ１とし、トランジスタ４１００の閾値電圧をＶｔｈとする。
書き込み動作１では、配線４００３をＶＤ１とし、配線４００１を接地電位とした後に、電気的に浮遊状態とする。また配線４００５、４００６をハイレベルにする。また配線４００７乃至４００９をローレベルにする。すると、電気的に浮遊状態にあるノードＦＧ２の電位が上昇し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００１の電位が上昇する。またトランジスタ４４００、トランジスタ４２００が導通状態となる。そのため、配線４００１の電位の上昇につれて、ノードＦＧ１、ＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でゲートとソースとの間の電圧（Ｖｇｓ）がトランジスタ４１００の閾値電圧Ｖｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００１、ノードＦＧ１、ＦＧ２の電位の上昇は止まり、ＶＤ１からＶｔｈだけ下がった「ＶＤ１−Ｖｔｈ」で一定となる。
つまり、配線４００３に与えたＶＤ１は、トランジスタ４１００に電流が流れることで、配線４００１に与えられ、ノードＦＧ１、ＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ１−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。
次に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の書き込み動作（以下、書き込み動作２とよぶ。）について説明する。なお、ノードＦＧ２に接続されるデータ保持部に書きこむデータ電圧をＶＤ２として説明する。
書き込み動作２では、配線４００１をＶＤ２とし、配線４００３を接地電位とした後に、電気的に浮遊状態とする。また配線４００７をハイレベルにする。また配線４００５、４００６、４００８、４００９をローレベルにする。トランジスタ４３００を導通状態として配線４００３をローレベルにする。そのため、ノードＦＧ２の電位もローレベルにまで低下し、トランジスタ４１００に電流が流れる。電流が流れることで、配線４００３の電位が上昇する。またトランジスタ４３００が導通状態となる。そのため、配線４００３の電位の上昇につれて、ノードＦＧ２の電位が上昇する。ノードＦＧ２の電位が上昇し、トランジスタ４１００でＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。そのため、配線４００３、ＦＧ２の電位の上昇は止まり、ＶＤ２からＶｔｈだけ下がった「ＶＤ２−Ｖｔｈ」で一定となる。
つまり、配線４００１に与えたＶＤ２は、トランジスタ４１００に電流が流れることで、配線４００３に与えられ、ノードＦＧ２の電位が上昇する。電位の上昇によって、ノードＦＧ２の電位が「ＶＤ２−Ｖｔｈ」となると、トランジスタ４１００のＶｇｓがＶｔｈとなるため、電流が止まる。このとき、ノードＦＧ１の電位は、トランジスタ４２００、４４００共に非導通状態であり、書き込み動作１で書きこんだ「ＶＤ１−Ｖｔｈ」が保持される。
図５５に示す半導体装置では、複数のデータ保持部にデータ電圧を書きこんだのち、配線４００９をハイレベルにして、ノードＦＧ１、ＦＧ２の電位を上昇させる。そして、各トランジスタを非導通状態として、電荷の移動をなくし、書きこんだデータ電圧を保持する。
以上説明したノードＦＧ１、ＦＧ２へのデータ電圧の書き込み動作によって、複数のデータ保持部にデータ電圧を保持させることができる。なお書きこまれる電位として、「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を例として挙げて説明したが、これらは多値のデータに対応するデータ電圧である。そのため、それぞれのデータ保持部で４ビットのデータを保持する場合、１６値の「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」を取り得る。
次いで、図５５に示す半導体装置からの情報の読み出し動作について説明する。
最初に、ノードＦＧ２に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作１とよぶ。）について説明する。
読み出し動作１では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９をローレベルとして、電気的に浮遊状態にあるノードＦＧ２の電位を「ＶＤ２−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ２−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ２」となる。この配線４００３の電位は、ノードＦＧ２に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ２に接続されるデータ保持部のデータを取得する。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ２」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作２で書きこんだ「ＶＤ２」が読み出される。
ノードＦＧ２に接続されるデータ保持部のデータを取得したら、トランジスタ４３００を導通状態として、ノードＦＧ２の「ＶＤ２−Ｖｔｈ」を放電させる。
次に、ノードＦＧ１に保持される電荷をノードＦＧ２に分配し、ノードＦＧ１に接続されるデータ保持部のデータ電圧を、ノードＦＧ２に接続されるデータ保持部に移す。ここで、配線４００１、４００３をローレベルとする。配線４００６をハイレベルにする。また、配線４００５、配線４００７乃至４００９をローレベルにする。トランジスタ４２００が導通状態となることで、ノードＦＧ１の電荷が、ノードＦＧ２との間で分配される。
ここで、電荷の分配後の電位は、書きこんだ電位「ＶＤ１−Ｖｔｈ」から低下する。そのため、容量素子４６００の容量値は、容量素子４５００の容量値よりも大きくしておくことが好ましい。あるいは、ノードＦＧ１に書きこむ電位「ＶＤ１−Ｖｔｈ」は、同じデータを表す電位「ＶＤ２−Ｖｔｈ」よりも大きくすることが好ましい。このように、容量値の比を変えること、予め書きこむ電位を大きくしておくことで、電荷の分配後の電位の低下を抑制することができる。電荷の分配による電位の変動については、後述する。
次に、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作（以下、読み出し動作２とよぶ。）について説明する。
読み出し動作２では、プリチャージを行ってから電気的に浮遊状態とした、配線４００３を放電させる。配線４００５乃至４００８をローレベルにする。また、配線４００９は、プリチャージ時にハイレベルとして、その後ローレベルとする。配線４００９をローレベルとすることで、電気的に浮遊状態にあるノードＦＧ２を電位「ＶＤ１−Ｖｔｈ」とする。ノードＦＧ２の電位が下がることで、トランジスタ４１００に電流が流れる。電流が流れることで、電気的に浮遊状態の配線４００３の電位が低下する。配線４００３の電位の低下につれて、トランジスタ４１００のＶｇｓが小さくなる。トランジスタ４１００のＶｇｓがトランジスタ４１００のＶｔｈになると、トランジスタ４１００を流れる電流が小さくなる。すなわち、配線４００３の電位が、ノードＦＧ２の電位「ＶＤ１−Ｖｔｈ」からＶｔｈだけ大きい値である「ＶＤ１」となる。この配線４００３の電位は、ノードＦＧ１に接続されるデータ保持部のデータ電圧に対応する。読み出されたアナログ値のデータ電圧はＡ／Ｄ変換を行い、ノードＦＧ１に接続されるデータ保持部のデータを取得する。以上が、ノードＦＧ１に接続されるデータ保持部へのデータ電圧の読み出し動作である。
つまり、プリチャージ後の配線４００３を浮遊状態とし、配線４００９の電位をハイレベルからローレベルに切り替えることで、トランジスタ４１００に電流が流れる。電流が流れることで、浮遊状態にあった配線４００３の電位は低下して「ＶＤ１」となる。トランジスタ４１００では、ノードＦＧ２の「ＶＤ１−Ｖｔｈ」との間のＶｇｓがＶｔｈとなるため、電流が止まる。そして、配線４００３には、書き込み動作１で書きこんだ「ＶＤ１」が読み出される。
以上説明したノードＦＧ１、ＦＧ２からのデータ電圧の読み出し動作によって、複数のデータ保持部からデータ電圧を読み出すことができる。例えば、ノードＦＧ１およびノードＦＧ２にそれぞれ４ビット（１６値）のデータを保持することで計８ビット（２５６値）のデータを保持することができる。また、図５５においては、第１の層４０２１乃至第３の層４０２３からなる構成としたが、さらに層を形成することによって、半導体装置の面積を増大させず記憶容量の増加を図ることができる。
なお読み出される電位は、書きこんだデータ電圧よりＶｔｈだけ大きい電圧として読み出すことができる。そのため、書き込み動作で書きこんだ「ＶＤ１−Ｖｔｈ」や「ＶＤ２−Ｖｔｈ」のＶｔｈを相殺して読み出す構成とすることができる。その結果、メモリセルあたりの記憶容量を向上させるとともに、読み出されるデータを正しいデータに近づけることができるため、データの信頼性に優れたものとすることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを適用可能な回路構成の例について、図５６Ａ乃至５９Ｂを用いて説明する。
図５６Ａにインバータの回路図を示す。インバータ８００は、入力端子ＩＮの論理を反転した信号を出力端子ＯＵＴから出力する。インバータ８００は、複数のＯＳトランジスタを有する。信号ＳＢＧは、ＯＳトランジスタの電気特性を切り替えることができる信号である。
図５６Ｂに、インバータ８００の一例を示す。インバータ８００は、ＯＳトランジスタ８１０、およびＯＳトランジスタ８２０を有する。インバータ８００は、ｎチャネル型トランジスタで作製することができるため、ＣＭＯＳ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）でインバータ（ＣＭＯＳインバータ）を作製する場合と比較して、低コストで作製することが可能である。
なおＯＳトランジスタを有するインバータ８００は、Ｓｉトランジスタで構成されるＣＭＯＳ上に配置することもできる。インバータ８００は、ＣＭＯＳの回路に重ねて配置できるため、インバータ８００を追加する分の回路面積の増加を抑えることができる。
ＯＳトランジスタ８１０、８２０は、フロントゲートとして機能する第１ゲートと、バックゲートとして機能する第２ゲートと、ソースまたはドレインの一方として機能する第１端子と、ソースまたはドレインの他方として機能する第２端子を有する。
ＯＳトランジスタ８１０の第１ゲートは、第２端子に接続される。ＯＳトランジスタ８１０の第２ゲートは、信号ＳＢＧを供給する配線に接続される。ＯＳトランジスタ８１０の第１端子は、電圧ＶＤＤを与える配線に接続される。ＯＳトランジスタ８１０の第２端子は、出力端子ＯＵＴに接続される。
ＯＳトランジスタ８２０の第１ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第２ゲートは、入力端子ＩＮに接続される。ＯＳトランジスタ８２０の第１端子は、出力端子ＯＵＴに接続される。ＯＳトランジスタ８２０の第２端子は、電圧ＶＳＳを与える配線に接続される。
図５６Ｃは、インバータ８００の動作を説明するためのタイミングチャートである。図５６Ｃのタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、信号ＳＢＧの信号波形、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
信号ＳＢＧはＯＳトランジスタ８１０の第２ゲートに与えることで、ＯＳトランジスタ８１０の閾値電圧を制御することができる。
信号ＳＢＧは、閾値電圧をマイナスシフトさせるための電圧ＶＢＧ＿Ａ、閾値電圧をプラスシフトさせるための電圧ＶＢＧ＿Ｂを有する。第２ゲートに電圧ＶＢＧ＿Ａを与えることで、ＯＳトランジスタ８１０の閾値電圧を、閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることができる。また、第２ゲートに電圧ＶＢＧ＿Ｂを与えることで、ＯＳトランジスタ８１０の閾値電圧を、閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることができる。
前述の説明を可視化するために、図５７Ａには、トランジスタの電気特性の一つである、Ｖｇ−Ｉｄカーブを示す。
上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ａのように大きくすることで、図５７Ａ中の破線８４０で表される曲線にシフトさせることができる。また、上述したＯＳトランジスタ８１０の電気特性は、第２ゲートの電圧を電圧ＶＢＧ＿Ｂのように小さくすることで、図５７Ａ中の実線８４１で表される曲線にシフトさせることができる。図５７Ａに示すように、ＯＳトランジスタ８１０は、信号ＳＢＧを電圧ＶＢＧ＿Ａあるいは電圧ＶＢＧ＿Ｂに切り替えることで、閾値電圧をプラスシフトあるいはマイナスシフトさせることができる。
閾値電圧を閾値電圧ＶＴＨ＿Ｂにプラスシフトさせることで、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができる。図５７Ｂには、この状態を可視化して示す。図５７Ｂに図示するように、ＯＳトランジスタ８１０に流れる電流ＩＢを極めて小さくすることができる。そのため、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態（ＯＮ）のとき、出力端子ＯＵＴの電圧を急峻に下降させることができる。
図５７Ｂに図示したように、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができるため、図５６Ｃに示すタイミングチャートにおける出力端子の信号波形８３１を急峻に変化させることができる。電圧ＶＤＤを与える配線と、電圧ＶＳＳを与える配線との間に流れる貫通電流を少なくすることができるため、低消費電力での動作を行うことができる。
また、閾値電圧を閾値電圧ＶＴＨ＿Ａにマイナスシフトさせることで、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができる。図５７Ｃには、この状態を可視化して示す。図５７Ｃに図示するように、このとき流れる電流ＩＡを少なくとも電流ＩＢよりも大きくすることができる。そのため、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態（ＯＦＦ）のとき、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
図５７Ｃに図示したように、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができるため、図５６Ｃに示すタイミングチャートにおける出力端子の信号波形８３２を急峻に変化させることができる。
なお、信号ＳＢＧによるＯＳトランジスタ８１０の閾値電圧の制御は、ＯＳトランジスタ８２０の状態が切り替わる以前、すなわち時刻Ｔ１やＴ２よりも前に行うことが好ましい。例えば、図５６Ｃに図示するように、入力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ１よりも前に、閾値電圧ＶＴＨ＿Ａから閾値電圧ＶＴＨ＿ＢにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。また、図５６Ｃに図示するように、入力端子ＩＮに与える信号がローレベルに切り替わる時刻Ｔ２よりも前に、閾値電圧ＶＴＨ＿Ｂから閾値電圧ＶＴＨ＿ＡにＯＳトランジスタ８１０の閾値電圧を切り替えることが好ましい。
なお図５６Ｃのタイミングチャートでは、入力端子ＩＮに与える信号に応じて信号ＳＢＧを切り替える構成を示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧は、フローティング状態としたＯＳトランジスタ８１０の第２ゲートに保持させる構成としてもよい。当該構成を実現可能な回路構成の一例について、図５８Ａに示す。
図５８Ａでは、図５６Ｂで示した回路構成に加えて、ＯＳトランジスタ８５０を有する。ＯＳトランジスタ８５０の第１端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。またＯＳトランジスタ８５０の第２端子は、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。ＯＳトランジスタ８５０の第１ゲートは、信号ＳＦを与える配線に接続される。ＯＳトランジスタ８５０の第２ゲートは、電圧ＶＢＧ＿Ｂ（あるいは電圧ＶＢＧ＿Ａ）を与える配線に接続される。
図５８Ａに示す回路の動作について、図５８Ｂのタイミングチャートを用いて説明する。
ＯＳトランジスタ８１０の閾値電圧を制御するための電圧は、入９５力端子ＩＮに与える信号がハイレベルに切り替わる時刻Ｔ３よりも前に、ＯＳトランジスタ８１０の第２ゲートに与える構成とする。信号ＳＦをハイレベルとしてＯＳトランジスタ８５０をオン状態とし、ノードＮＢＧに閾値電圧を制御するための電圧ＶＢＧ＿Ｂを与える。
ノードＮＢＧが電圧ＶＢＧ＿Ｂとなった後は、ＯＳトランジスタ８５０をオフ状態とする。ＯＳトランジスタ８５０は、オフ電流が極めて小さいため、オフ状態にし続けることで、ノードＮＢＧを非常にフローティング状態に近い状態にして、一旦ノードＮＢＧに保持させた電圧ＶＢＧ＿Ｂを保持することができる。そのため、ＯＳトランジスタ８５０の第２ゲートに電圧ＶＢＧ＿Ｂを与える動作の回数が減るため、電圧ＶＢＧ＿Ｂの書き換えに要する分の消費電力を小さくすることができる。
なお図５６Ｂおよび図５８Ａの回路構成では、ＯＳトランジスタ８１０の第２ゲートに外部から電圧を与える構成について示したが、別の構成としてもよい。たとえば閾値電圧を制御するための電圧を、入力端子ＩＮに与える信号を基に生成し、ＯＳトランジスタ８１０の第２ゲートに与える構成としてもよい。当該構成を実現可能な回路構成の一例について、図５９Ａに示す。
図５９Ａでは、図５６Ｂで示した回路構成において、入力端子ＩＮとＯＳトランジスタ８１０の第２ゲートとの間にＣＭＯＳインバータ８６０を有する。ＣＭＯＳインバータ８６０の入力端子は、入力端子ＩＮに接続される。ＣＭＯＳインバータ８６０の出力端子は、ＯＳトランジスタ８１０の第２ゲートに接続される。
図５９Ａに示す回路の動作について、図５９Ｂのタイミングチャートを用いて説明する。図５９Ｂのタイミングチャートでは、入力端子ＩＮの信号波形、出力端子ＯＵＴの信号波形、ＣＭＯＳインバータ８６０の出力波形ＩＮ＿Ｂ、およびＯＳトランジスタ８１０（ＦＥＴ８１０）の閾値電圧の変化について示している。
入力端子ＩＮに与える信号の論理を反転した信号である出力波形ＩＮ＿Ｂは、ＯＳトランジスタ８１０の閾値電圧を制御する信号とすることができる。したがって、図５６Ａ乃至５６Ｃで説明したように、ＯＳトランジスタ８１０の閾値電圧を制御できる。例えば、図５９Ｂにおける時刻Ｔ４となるとき、入力端子ＩＮに与える信号がハイレベルでＯＳトランジスタ８２０はオン状態となる。このとき、出力波形ＩＮ＿Ｂはローレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れにくい状態とすることができ、出力端子ＯＵＴの電圧を急峻に下降させることができる。
また図５９Ｂにおける時刻Ｔ５となるとき、入力端子ＩＮに与える信号がローレベルでＯＳトランジスタ８２０はオフ状態となる。このとき、出力波形ＩＮ＿Ｂはハイレベルとなる。そのため、ＯＳトランジスタ８１０は電流が流れやすい状態とすることができ、出力端子ＯＵＴの電圧を急峻に上昇させることができる。
以上説明したように本実施の形態の構成では、ＯＳトランジスタを有するインバータにおける、バックゲートの電圧を入力端子ＩＮの信号の論理にしたがって切り替える。当該構成とすることで、ＯＳトランジスタの閾値電圧を制御することができる。入力端子ＩＮに与える信号によってＯＳトランジスタの閾値電圧を制御することで、出力端子ＯＵＴの電圧を急峻に変化させることができる。また、電源電圧を与える配線間の貫通電流を小さくすることができる。そのため、低消費電力化を図ることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、上述の実施の形態で説明したＯＳトランジスタを有する複数の回路を有する半導体装置の例について、図６０Ａ乃至６６Ｂを用いて説明する。
図６０Ａは、半導体装置９００のブロック図である。半導体装置９００は、電源回路９０１、回路９０２、電圧生成回路９０３、回路９０４、電圧生成回路９０５および回路９０６を有する。
電源回路９０１は、基準となる電圧ＶＯＲＧを生成する回路である。電圧ＶＯＲＧは、単一の電圧ではなく、複数の電圧でもよい。電圧ＶＯＲＧは、半導体装置９００の外部から与えられる電圧Ｖ０を基に生成することができる。半導体装置９００は、外部から与えられる単一の電源電圧を基に電圧ＶＯＲＧを生成できる。そのため半導体装置９００は、外部から電源電圧を複数与えることなく動作することができる。
回路９０２、９０４および９０６は、異なる電源電圧で動作する回路である。例えば回路９０２の電源電圧は、電圧ＶＯＲＧと電圧ＶＳＳ（ＶＯＲＧ＞ＶＳＳ）とを基に印加される。また、例えば回路９０４の電源電圧は、電圧ＶＰＯＧと電圧ＶＳＳ（ＶＰＯＧ＞ＶＯＲＧ）とを基に印加される。また、例えば回路９０６の電源電圧は、電圧ＶＯＲＧと電圧ＶＮＥＧ（ＶＯＲＧ＞ＶＳＳ＞ＶＮＥＧ）とを基に印加される。なお電圧ＶＳＳは、グラウンド電位（ＧＮＤ）と等電位とすれば、電源回路９０１で生成する電圧の種類を削減できる。
電圧生成回路９０３は、電圧ＶＰＯＧを生成する回路である。電圧生成回路９０３は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＰＯＧを生成できる。そのため、回路９０４を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
電圧生成回路９０５は、電圧ＶＮＥＧを生成する回路である。電圧生成回路９０５は、電源回路９０１から与えられる電圧ＶＯＲＧを基に電圧ＶＮＥＧを生成できる。そのため、回路９０６を有する半導体装置９００は、外部から与えられる単一の電源電圧を基に動作することができる。
図６０Ｂは電圧ＶＰＯＧで動作する回路９０４の一例、図６０Ｃは回路９０４を動作させるための信号の波形の一例である。
図６０Ｂでは、トランジスタ９１１を示している。トランジスタ９１１のゲートに与える信号は、例えば、電圧ＶＰＯＧと電圧ＶＳＳを基に生成される。当該信号は、トランジスタ９１１を導通状態とする動作時に電圧ＶＰＯＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。電圧ＶＰＯＧは、図６０Ｃに図示するように、電圧ＶＯＲＧより大きい。そのため、トランジスタ９１１は、ソース（Ｓ）とドレイン（Ｄ）との間を導通状態とする動作を、より確実に行うことができる。その結果、回路９０４は、誤動作が低減された回路とすることができる。
図６０Ｄは電圧ＶＯＲＧ及び電圧ＶＮＥＧで動作する回路９０６の一例、図６０Ｅは回路９０６を動作させるための信号の波形の一例である。
図６０Ｄでは、バックゲートを有するトランジスタ９１２を示している。トランジスタ９１２のゲートに与える信号は、例えば、電圧ＶＯＲＧと電圧ＶＳＳを基にして生成される。当該信号は、トランジスタ９１２を導通状態とする動作時に電圧ＶＯＲＧ、非導通状態とする動作時に電圧ＶＳＳを基に生成される。また、トランジスタ９１２のバックゲートに与える電圧は、電圧ＶＮＥＧを基に生成される。電圧ＶＮＥＧは、図６０Ｅに図示するように、電圧ＶＳＳ（ＧＮＤ）より小さい。そのため、トランジスタ９１２の閾値電圧は、プラスシフトするように制御することができる。そのため、トランジスタ９１２をより確実に非導通状態とすることができ、ソース（Ｓ）とドレイン（Ｄ）との間を流れる電流を小さくできる。その結果、回路９０６は、誤動作が低減され、且つ低消費電力化が図られた回路とすることができる。
なお電圧ＶＮＥＧは、トランジスタ９１２のバックゲートに直接与える構成としてもよい。あるいは、電圧ＶＯＲＧと電圧ＶＮＥＧを基に、トランジスタ９１２のゲートに与える信号を生成し、当該信号をトランジスタ９１２のバックゲートに与える構成としてもよい。
また図６１Ａ及び６１Ｂには、図６０Ｄ及び６０Ｅの変形例を示す。
図６１Ａに示す回路図では、電圧生成回路９０５と、回路９０６と、の間に制御回路９２１によって導通状態が制御できるトランジスタ９２２を示す。トランジスタ９２２は、ｎチャネル型のＯＳトランジスタとする。制御回路９２１が出力する制御信号ＳＢＧは、トランジスタ９２２の導通状態を制御する信号である。また回路９０６が有するトランジスタ９１２Ａ、９１２Ｂは、トランジスタ９２２と同じＯＳトランジスタである。
図６１Ｂのタイミングチャートには、制御信号ＳＢＧの電位の変化を示し、トランジスタ９１２Ａ、９１２Ｂのバックゲートの電位の状態をノードＮＢＧの電位の変化で示す。制御信号ＳＢＧがハイレベルのときにトランジスタ９２２が導通状態となり、ノードＮＢＧが電圧ＶＮＥＧとなる。その後、制御信号ＳＢＧがローレベルのときにノードＮＢＧが電気的にフローティングとなる。トランジスタ９２２は、ＯＳトランジスタであるため、オフ電流が小さい。そのため、ノードＮＢＧが電気的にフローティングであっても、一旦与えた電圧ＶＮＥＧを保持することができる。
また図６２Ａには、上述した電圧生成回路９０３に適用可能な回路構成の一例を示す。図６２Ａに示す電圧生成回路９０３は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する５段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加されるとすると、クロック信号ＣＬＫによって、電圧ＶＯＲＧの５倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。
また図６２Ｂには、上述した電圧生成回路９０５に適用可能な回路構成の一例を示す。図６２Ｂに示す電圧生成回路９０５は、ダイオードＤ１乃至Ｄ５、キャパシタＣ１乃至Ｃ５、およびインバータＩＮＶを有する４段のチャージポンプである。クロック信号ＣＬＫは、キャパシタＣ１乃至Ｃ５に直接、あるいはインバータＩＮＶを介して与えられる。インバータＩＮＶの電源電圧を、電圧ＶＯＲＧと電圧ＶＳＳとを基に印加されるとすると、クロック信号ＣＬＫによって、グラウンド、すなわち電圧ＶＳＳから電圧ＶＯＲＧの４倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。なお、ダイオードＤ１乃至Ｄ５の順方向電圧は０Ｖとしている。また、チャージポンプの段数を変更することで、所望の電圧ＶＮＥＧを得ることができる。
なお上述した電圧生成回路９０３の回路構成は、図６２Ａで示す回路図の構成に限らない。電圧生成回路９０３の変形例を図６３Ａ乃至６３Ｃ及び図６４Ａ及び６４Ｂに示す。
図６３Ａに示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０、キャパシタＣ１１乃至Ｃ１４、およびインバータＩＮＶ１を有する。クロック信号ＣＬＫは、トランジスタＭ１乃至Ｍ１０のゲートに直接、あるいはインバータＩＮＶ１を介して与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの４倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。なお、段数を変更することで、所望の電圧ＶＰＯＧを得ることができる。図６３Ａに示す電圧生成回路９０３Ａは、トランジスタＭ１乃至Ｍ１０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１１乃至Ｃ１４に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。また、上記のＯＳトランジスタはオン電流が大きく、サブスレッショルドスイング値を小さくできるので動作速度の向上を図ることができる。
また図６３Ｂに示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４、キャパシタＣ１５、Ｃ１６、およびインバータＩＮＶ２を有する。クロック信号ＣＬＫは、トランジスタＭ１１乃至Ｍ１４のゲートに直接、あるいはインバータＩＮＶ２を介して与えられる。クロック信号ＣＬＫによって、電圧ＶＯＲＧの２倍の正電圧に昇圧された電圧ＶＰＯＧを得ることができる。図６３Ｂに示す電圧生成回路９０３Ｂは、トランジスタＭ１１乃至Ｍ１４をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１５、Ｃ１６に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。また、上記のＯＳトランジスタはオン電流が大きく、サブスレッショルドスイング値を小さくできるので動作速度の向上を図ることができる。
また図６３Ｃに示す電圧生成回路９０３Ｃは、インダクタＩ１１、トランジスタＭ１５、ダイオードＤ６、およびキャパシタＣ１７を有する。トランジスタＭ１５は、制御信号ＥＮによって、導通状態が制御される。制御信号ＥＮによって、電圧ＶＯＲＧが昇圧された電圧ＶＰＯＧを得ることができる。図６３Ｃに示す電圧生成回路９０３Ｃは、インダクタＩ１１を用いて電圧の昇圧を行うため、変換効率の高い電圧の昇圧を行うことができる。
また図６４Ａに示す電圧生成回路９０３Ｄは、図６２Ａに示す電圧生成回路９０３のダイオードＤ１乃至Ｄ５をダイオード接続したトランジスタＭ１６乃至Ｍ２０に置き換えた構成に相当する。図６４Ａに示す電圧生成回路９０３Ｄは、トランジスタＭ１６乃至Ｍ２０をＯＳトランジスタとすることでオフ電流を小さくでき、キャパシタＣ１乃至Ｃ５に保持した電荷の漏れを抑制できる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。また、上記のＯＳトランジスタはオン電流が大きく、サブスレッショルドスイング値を小さくできるので動作速度の向上を図ることができる。
また図６４Ｂに示す電圧生成回路９０３Ｅは、図６４Ａに示す電圧生成回路９０３ＤのトランジスタＭ１６乃至Ｍ２０を、バックゲートを有するトランジスタＭ２１乃至Ｍ２５に置き換えた構成に相当する。図６４Ｂに示す電圧生成回路９０３Ｅは、バックゲートにゲートと同じ電圧を与えることができるため、トランジスタを流れる電流量を増やすことができる。そのため、効率的に電圧ＶＯＲＧから電圧ＶＰＯＧへの昇圧を図ることができる。
なお電圧生成回路９０３の変形例は、図６２Ｂに示した電圧生成回路９０５にも適用可能である。この場合の回路図の構成を図６５Ａ乃至６５Ｃ、図６６Ａ及び６６Ｂに示す。図６５Ａに示す電圧生成回路９０５Ａは、クロック信号ＣＬＫによって、電圧ＶＳＳから電圧ＶＯＲＧの３倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。また図６５Ｂに示す電圧生成回路９０５Ｂは、クロック信号ＣＬＫによって、電圧ＶＳＳから電圧ＶＯＲＧの２倍の負電圧に降圧された電圧ＶＮＥＧを得ることができる。
図６５Ａ乃至６５Ｃ、図６６Ａ及び６６Ｂに示す電圧生成回路９０５Ａ乃至９０５Ｅでは、図６３Ａ乃至６３Ｃ、図６４Ａ及び６４Ｂに示す電圧生成回路９０３Ａ乃至９０３Ｅにおいて、各配線に与える電圧を変更すること、あるいは素子の配置を変更した構成に相当する。図６５Ａ乃至６５Ｃ、図６６Ａ及び６６Ｂに示す電圧生成回路９０５Ａ乃至９０５Ｅは、電圧生成回路９０３Ａ乃至９０３Ｅと同様に、効率的に電圧ＶＯＲＧから電圧ＶＮＥＧへの降圧を図ることができる。
以上説明したように本実施の形態の構成では、半導体装置が有する回路に必要な電圧を内部で生成することができる。そのため半導体装置は、外部から与える電源電圧の種類を削減できる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態７）
本実施の形態においては、本発明の一態様に係るトランジスタや上述した記憶装置などの半導体装置を含むＣＰＵの一例について説明する。
＜ＣＰＵの構成＞
図６７に示す半導体装置４００は、ＣＰＵコア４０１、パワーマネージメントユニット４２１および周辺回路４２２を有する。パワーマネージメントユニット４２１は、パワーコントローラ４０２、およびパワースイッチ４０３を有する。周辺回路４２２は、キャッシュメモリを有するキャッシュ４０４、バスインターフェース（ＢＵＳ Ｉ／Ｆ）４０５、及びデバッグインターフェース（Ｄｅｂｕｇ Ｉ／Ｆ）４０６を有する。ＣＰＵコア４０１は、データバス４２３、制御装置４０７、ＰＣ（プログラムカウンタ）４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ（Ａｒｉｔｈｍｅｔｉｃ ｌｏｇｉｃ ｕｎｉｔ）４１１、及びレジスタファイル４１２を有する。ＣＰＵコア４０１と、キャッシュ４０４等の周辺回路４２２とのデータのやり取りは、データバス４２３を介して行われる。
半導体装置（セル）は、パワーコントローラ４０２、制御装置４０７をはじめ、多くの論理回路に適用することができる。特に、スタンダードセルを用いて構成することができる全ての論理回路に適用することができる。その結果、小型の半導体装置４００を提供できる。また、消費電力を低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。また、電源電圧の変動を低減することが可能な半導体装置４００を提供できる。
半導体装置（セル）に、ｐチャネル型Ｓｉトランジスタと、先の実施の形態に記載の酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタとを用い、該半導体装置（セル）を半導体装置４００に適用することで、小型の半導体装置４００を提供できる。また、消費電力を低減することが可能な半導体装置４００を提供できる。また、動作速度を向上することが可能な半導体装置４００を提供できる。特に、Ｓｉトランジスタはｐチャネル型のみとすることで、製造コストを低く抑えることができる。
制御装置４０７は、ＰＣ４０８、パイプラインレジスタ４０９、パイプラインレジスタ４１０、ＡＬＵ４１１、レジスタファイル４１２、キャッシュ４０４、バスインターフェース４０５、デバッグインターフェース４０６、及びパワーコントローラ４０２の動作を統括的に制御することで、入力されたアプリケーションなどのプログラムに含まれる命令をデコードし、実行する機能を有する。
ＡＬＵ４１１は、四則演算、論理演算などの各種演算処理を行う機能を有する。
キャッシュ４０４は、使用頻度の高いデータを一時的に記憶しておく機能を有する。ＰＣ４０８は、次に実行する命令のアドレスを記憶する機能を有するレジスタである。なお、図６７では図示していないが、キャッシュ４０４には、キャッシュメモリの動作を制御するキャッシュコントローラが設けられている。
パイプラインレジスタ４０９は、命令データを一時的に記憶する機能を有するレジスタである。
レジスタファイル４１２は、汎用レジスタを含む複数のレジスタを有しており、メインメモリから読み出されたデータ、またはＡＬＵ４１１の演算処理の結果得られたデータ、などを記憶することができる。
パイプラインレジスタ４１０は、ＡＬＵ４１１の演算処理に利用するデータ、またはＡＬＵ４１１の演算処理の結果得られたデータなどを一時的に記憶する機能を有するレジスタである。
バスインターフェース４０５は、半導体装置４００と半導体装置４００の外部にある各種装置との間におけるデータの経路としての機能を有する。デバッグインターフェース４０６は、デバッグの制御を行うための命令を半導体装置４００に入力するための信号の経路としての機能を有する。
パワースイッチ４０３は、半導体装置４００が有する、パワーコントローラ４０２以外の各種回路への、電源電圧の供給を制御する機能を有する。上記各種回路は、幾つかのパワードメインにそれぞれ属しており、同一のパワードメインに属する各種回路は、パワースイッチ４０３によって電源電圧の供給の有無が制御される。また、パワーコントローラ４０２はパワースイッチ４０３の動作を制御する機能を有する。
上記構成を有する半導体装置４００は、パワーゲーティングを行うことが可能である。パワーゲーティングの動作の流れについて、一例を挙げて説明する。
まず、ＣＰＵコア４０１が、電源電圧の供給を停止するタイミングを、パワーコントローラ４０２のレジスタに設定する。次いで、ＣＰＵコア４０１からパワーコントローラ４０２へ、パワーゲーティングを開始する旨の命令を送る。次いで、半導体装置４００内に含まれる各種レジスタとキャッシュ４０４が、データの退避を開始する。次いで、半導体装置４００が有するパワーコントローラ４０２以外の各種回路への電源電圧の供給が、パワースイッチ４０３により停止される。次いで、割込み信号がパワーコントローラ４０２に入力されることで、半導体装置４００が有する各種回路への電源電圧の供給が開始される。なお、パワーコントローラ４０２にカウンタを設けておき、電源電圧の供給が開始されるタイミングを、割込み信号の入力に依らずに、当該カウンタを用いて決めるようにしてもよい。次いで、各種レジスタとキャッシュ４０４が、データの復帰を開始する。次いで、制御装置４０７における命令の実行が再開される。
このようなパワーゲーティングは、プロセッサ全体、もしくはプロセッサを構成する一つ、または複数の論理回路において行うことができる。また、短い時間でも電源の供給を停止することができる。このため、空間的に、あるいは時間的に細かい粒度でパワーゲーティングを行うことができる。
パワーゲーティングを行う場合、ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避できることが好ましい。そうすることで、短期間に電源のオンオフが可能となり、省電力の効果が大きくなる。
ＣＰＵコア４０１や周辺回路４２２が保持する情報を短期間に退避するためには、フリップフロップ回路がその回路内でデータ退避できることが好ましい（バックアップ可能なフリップフロップ回路と呼ぶ）。また、ＳＲＡＭセルがセル内でデータ退避できることが好ましい（バックアップ可能なＳＲＡＭセルと呼ぶ）。バックアップ可能なフリップフロップ回路やＳＲＡＭセルは、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むトランジスタを有することが好ましい。その結果、トランジスタが低いオフ電流を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは長期間電源供給なしに情報を保持することができる。また、トランジスタが高速なスイッチング速度を有することで、バックアップ可能なフリップフロップ回路やＳＲＡＭセルは短期間のデータ退避および復帰が可能となる場合がある。
バックアップ可能なフリップフロップ回路の例について、図６８を用いて説明する。
図６８に示す半導体装置５００は、バックアップ可能なフリップフロップ回路の一例である。半導体装置５００は、第１の記憶回路５０１と、第２の記憶回路５０２と、第３の記憶回路５０３と、読み出し回路５０４と、を有する。半導体装置５００には、電位Ｖ１と電位Ｖ２の電位差が、電源電圧として供給される。電位Ｖ１と電位Ｖ２は一方がハイレベルであり、他方がローレベルである。以下、電位Ｖ１がローレベル、電位Ｖ２がハイレベルの場合を例に挙げて、半導体装置５００の構成例について説明するものとする。
第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されている期間において、データを含む信号Ｄが入力されると、当該データを保持する機能を有する。そして、半導体装置５００に電源電圧が供給されている期間において、第１の記憶回路５０１からは、保持されているデータを含む信号Ｑが出力される。一方、第１の記憶回路５０１は、半導体装置５００に電源電圧が供給されていない期間においては、データを保持することができない。すなわち、第１の記憶回路５０１は、揮発性の記憶回路と呼ぶことができる。
第２の記憶回路５０２は、第１の記憶回路５０１に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。第３の記憶回路５０３は、第２の記憶回路５０２に保持されているデータを読み込んで記憶する（あるいは退避する）機能を有する。読み出し回路５０４は、第２の記憶回路５０２または第３の記憶回路５０３に保持されたデータを読み出して第１の記憶回路５０１に記憶する（あるいは復帰する）機能を有する。
特に、第３の記憶回路５０３は、半導体装置５００に電源電圧が供給されてない期間においても、第２の記憶回路５０２に保持されているデータを読み込記憶する（あるいは退避する）機能を有する。
図６８に示すように、第２の記憶回路５０２はトランジスタ５１２と容量素子５１９とを有する。第３の記憶回路５０３はトランジスタ５１３と、トランジスタ５１５と、容量素子５２０とを有する。読み出し回路５０４はトランジスタ５１０と、トランジスタ５１８と、トランジスタ５０９と、トランジスタ５１７と、を有する。
トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を、容量素子５１９に充放電する機能を有する。トランジスタ５１２は、第１の記憶回路５０１に保持されているデータに応じた電荷を容量素子５１９に対して高速に充放電できることが望ましい。具体的には、トランジスタ５１２が、結晶性を有するシリコン（好ましくは多結晶シリコン、更に好ましくは単結晶シリコン）をチャネル形成領域に含むことが望ましい。
トランジスタ５１３は、容量素子５１９に保持されている電荷に従って導通状態または非導通状態が選択される。トランジスタ５１５は、トランジスタ５１３が導通状態であるときに、配線５４４の電位に応じた電荷を容量素子５２０に充放電する機能を有する。トランジスタ５１５は、オフ電流が著しく小さいことが望ましい。具体的には、トランジスタ５１５が、酸化物半導体（好ましくはＩｎ、Ｇａ、及びＺｎを含む酸化物）をチャネル形成領域に含むことが望ましい。
各素子の接続関係を具体的に説明すると、トランジスタ５１２のソース及びドレインの一方は、第１の記憶回路５０１に接続されている。トランジスタ５１２のソース及びドレインの他方は、容量素子５１９の一方の電極、トランジスタ５１３のゲート、及びトランジスタ５１８のゲートに接続されている。容量素子５１９の他方の電極は、配線５４２に接続されている。トランジスタ５１３のソース及びドレインの一方は、配線５４４に接続されている。トランジスタ５１３のソース及びドレインの他方は、トランジスタ５１５のソース及びドレインの一方に接続されている。トランジスタ５１５のソース及びドレインの他方は、容量素子５２０の一方の電極、及びトランジスタ５１０のゲートに接続されている。容量素子５２０の他方の電極は、配線５４３に接続されている。トランジスタ５１０のソース及びドレインの一方は、配線５４１に接続されている。トランジスタ５１０のソース及びドレインの他方は、トランジスタ５１８のソース及びドレインの一方に接続されている。トランジスタ５１８のソース及びドレインの他方は、トランジスタ５０９のソース及びドレインの一方に接続されている。トランジスタ５０９のソース及びドレインの他方は、トランジスタ５１７のソース及びドレインの一方、及び第１の記憶回路５０１に接続されている。トランジスタ５１７のソース及びドレインの他方は、配線５４０に接続されている。また、図６８においては、トランジスタ５０９のゲートは、トランジスタ５１７のゲートと接続されているが、トランジスタ５０９のゲートは、必ずしもトランジスタ５１７のゲートと接続されていなくてもよい。
トランジスタ５１５に先の実施の形態で例示したトランジスタを適用することができる。トランジスタ５１５のオフ電流が小さいために、半導体装置５００は、長期間電源供給なしに情報を保持することができる。トランジスタ５１５のスイッチング特性が良好であるために、半導体装置５００は、高速のバックアップとリカバリを行うことができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態８）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した撮像装置の例について説明する。
＜撮像装置＞
以下では、本発明の一態様に係る撮像装置について説明する。
図６９Ａは、本発明の一態様に係る撮像装置２２００の例を示す平面図である。撮像装置２２００は、画素部２２１０と、画素部２２１０を駆動するための周辺回路２２６０と、周辺回路２２７０、周辺回路２２８０と、周辺回路２２９０と、を有する。画素部２２１０は、ｐ行ｑ列（ｐおよびｑは２以上の整数）のマトリクス状に配置された複数の画素２２１１を有する。周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０は、それぞれ複数の画素２２１１に接続し、複数の画素２２１１を駆動するための信号を供給する機能を有する。なお、本明細書等において、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０などの全てを指して「周辺回路」または「駆動回路」と呼ぶ場合がある。例えば、周辺回路２２６０は周辺回路の一部といえる。
また、撮像装置２２００は、光源２２９１を有することが好ましい。光源２２９１は、検出光Ｐ１を放射することができる。
また、周辺回路は、少なくとも、論理回路、スイッチ、バッファ、増幅回路、または変換回路の１つを有する。また、周辺回路は、画素部２２１０を形成する基板上に形成してもよい。また、周辺回路の一部または全部にＩＣチップ等の半導体装置を用いてもよい。なお、周辺回路は、周辺回路２２６０、周辺回路２２７０、周辺回路２２８０および周辺回路２２９０のいずれか一以上を省略してもよい。
また、図６９Ｂに示すように、撮像装置２２００が有する画素部２２１０において、画素２２１１を傾けて配置してもよい。画素２２１１を傾けて配置することにより、行方向および列方向の画素間隔（ピッチ）を短くすることができる。これにより、撮像装置２２００における撮像の品質をより高めることができる。
＜画素の構成例１＞
撮像装置２２００が有する１つの画素２２１１を複数の副画素２２１２で構成し、それぞれの副画素２２１２に特定の波長域の光を透過するフィルタ（カラーフィルタ）を組み合わせることで、カラー画像表示を実現するための情報を取得することができる。
図７０Ａは、カラー画像を取得するための画素２２１１の一例を示す平面図である。図７０Ａに示す画素２２１１は、赤（Ｒ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｒ」ともいう）、緑（Ｇ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｇ」ともいう）および青（Ｂ）の波長域の光を透過するカラーフィルタが設けられた副画素２２１２（以下、「副画素２２１２Ｂ」ともいう）を有する。副画素２２１２は、フォトセンサとして機能させることができる。
副画素２２１２（副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂ）は、配線２２３１、配線２２４７、配線２２４８、配線２２４９、配線２２５０と電気的に接続される。また、副画素２２１２Ｒ、副画素２２１２Ｇ、および副画素２２１２Ｂは、それぞれが独立した配線２２５３に接続している。また、本明細書等において、例えばｎ行目の画素２２１１に接続された配線２２４８および配線２２４９を、それぞれ配線２２４８［ｎ］および配線２２４９［ｎ］と記載する。また、例えばｍ列目の画素２２１１に接続された配線２２５３を、配線２２５３［ｍ］と記載する。なお、図７０Ａにおいて、ｍ列目の画素２２１１が有する副画素２２１２Ｒに接続する配線２２５３を配線２２５３［ｍ］Ｒ、副画素２２１２Ｇに接続する配線２２５３を配線２２５３［ｍ］Ｇ、および副画素２２１２Ｂに接続する配線２２５３を配線２２５３［ｍ］Ｂと記載している。副画素２２１２は、上記配線を介して周辺回路と電気的に接続される。
また、撮像装置２２００は、隣接する画素２２１１の、同じ波長域の光を透過するカラーフィルタが設けられた副画素２２１２同士がスイッチを介して電気的に接続する構成を有する。図７０Ｂに、ｎ行（ｎは１以上ｐ以下の整数）ｍ列（ｍは１以上ｑ以下の整数）に配置された画素２２１１が有する副画素２２１２と、該画素２２１１に隣接するｎ＋１行ｍ列に配置された画素２２１１が有する副画素２２１２の接続例を示す。図７０Ｂにおいて、ｎ行ｍ列に配置された副画素２２１２Ｒと、ｎ＋１行ｍ列に配置された副画素２２１２Ｒがスイッチ２２０１を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｇと、ｎ＋１行ｍ列に配置された副画素２２１２Ｇがスイッチ２２０２を介して接続されている。また、ｎ行ｍ列に配置された副画素２２１２Ｂと、ｎ＋１行ｍ列に配置された副画素２２１２Ｂがスイッチ２２０３を介して接続されている。
なお、副画素２２１２に用いるカラーフィルタは、赤（Ｒ）、緑（Ｇ）、青（Ｂ）に限定されず、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタを用いてもよい。１つの画素２２１１に３種類の異なる波長域の光を検出する副画素２２１２を設けることで、フルカラー画像を取得することができる。
または、それぞれ赤（Ｒ）、緑（Ｇ）および青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、黄（Ｙ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。または、それぞれシアン（Ｃ）、黄（Ｙ）およびマゼンダ（Ｍ）の光を透過するカラーフィルタが設けられた副画素２２１２に加えて、青（Ｂ）の光を透過するカラーフィルタが設けられた副画素２２１２を有する画素２２１１を用いてもよい。１つの画素２２１１に４種類の異なる波長域の光を検出する副画素２２１２を設けることで、取得した画像の色の再現性をさらに高めることができる。
また、例えば、図７０Ａにおいて、赤の波長域の光を検出する副画素２２１２、緑の波長域の光を検出する副画素２２１２、および青の波長域の光を検出する副画素２２１２の画素数比（または受光面積比）は、１：１：１でなくても構わない。例えば、画素数比（受光面積比）を赤：緑：青＝１：２：１とするＢａｙｅｒ配列としてもよい。または、画素数比（受光面積比）を赤：緑：青＝１：６：１としてもよい。
なお、画素２２１１に設ける副画素２２１２は１つでもよいが、２つ以上が好ましい。例えば、同じ波長域の光を検出する副画素２２１２を２つ以上設けることで、冗長性を高め、撮像装置２２００の信頼性を高めることができる。
また、可視光を吸収または反射して、赤外光を透過するＩＲ（ＩＲ：Ｉｎｆｒａｒｅｄ）フィルタを用いることで、赤外光を検出する撮像装置２２００を実現することができる。
また、ＮＤ（ＮＤ：Ｎｅｕｔｒａｌ Ｄｅｎｓｉｔｙ）フィルタ（減光フィルタ）を用いることで、光電変換素子（受光素子）に大光量光が入射した時に生じる出力飽和することを防ぐことができる。減光量の異なるＮＤフィルタを組み合わせて用いることで、撮像装置のダイナミックレンジを大きくすることができる。
また、前述したフィルタ以外に、画素２２１１にレンズを設けてもよい。ここで、図７１Ａ及び７１Ｂの断面図を用いて、画素２２１１、フィルタ２２５４、レンズ２２５５の配置例を説明する。レンズ２２５５を設けることで、光電変換素子が入射光を効率よく受光することができる。具体的には、図７１Ａに示すように、画素２２１１に形成したレンズ２２５５、フィルタ２２５４（フィルタ２２５４Ｒ、フィルタ２２５４Ｇおよびフィルタ２２５４Ｂ）、および画素回路２２３０等を通して光２２５６を光電変換素子２２２０に入射させる構造とすることができる。
ただし、二点鎖線で囲んだ領域に示すように、矢印で示す光２２５６の一部が配線２２５７の一部によって遮光されてしまうことがある。したがって、図７１Ｂに示すように光電変換素子２２２０側にレンズ２２５５およびフィルタ２２５４を配置して、光電変換素子２２２０が光２２５６を効率良く受光させる構造が好ましい。光電変換素子２２２０側から光２２５６を光電変換素子２２２０に入射させることで、検出感度の高い撮像装置２２００を提供することができる。
図７１Ａ及び７１Ｂに示す光電変換素子２２２０として、ｐｎ型接合またはｐｉｎ型の接合が形成された光電変換素子を用いてもよい。
また、光電変換素子２２２０を、放射線を吸収して電荷を発生させる機能を有する物質を用いて形成してもよい。放射線を吸収して電荷を発生させる機能を有する物質としては、セレン、ヨウ化鉛、ヨウ化水銀、ヒ化ガリウム、テルル化カドミウム、カドミウム亜鉛合金等がある。
例えば、光電変換素子２２２０にセレンを用いると、可視光や、紫外光、赤外光に加えて、Ｘ線や、ガンマ線といった幅広い波長域にわたって光吸収係数を有する光電変換素子２２２０を実現できる。
ここで、撮像装置２２００が有する１つの画素２２１１は、図７０Ａ及び７０Ｂに示す副画素２２１２に加えて、第１のフィルタを有する副画素２２１２を有してもよい。
＜画素の構成例２＞
以下では、シリコンを用いたトランジスタと、酸化物半導体を用いたトランジスタと、を用いて画素を構成する一例について説明する。各トランジスタは上記実施の形態に示すものと同様のトランジスタを用いることができる。
図７２は、撮像装置を構成する素子の断面図である。図７２に示す撮像装置は、シリコン基板２３００に設けられたシリコンを用いたトランジスタ２３５１、トランジスタ２３５１上に積層して配置された酸化物半導体を用いたトランジスタ２３５２およびトランジスタ２３５３、ならびにシリコン基板２３００に設けられたフォトダイオード２３６０を含む。各トランジスタおよびフォトダイオード２３６０は、種々のプラグ２３７０および配線２３７１と電気的な接続を有する。また、フォトダイオード２３６０のアノード２３６１は、低抵抗領域２３６３を介してプラグ２３７０と電気的に接続を有する。
また撮像装置は、シリコン基板２３００に設けられたトランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、層２３１０と接して設けられ、配線２３７１を有する層２３２０と、層２３２０と接して設けられ、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、層２３３０と接して設けられ、配線２３７２および配線２３７３を有する層２３４０を備えている。
なお図７２の断面図の一例では、シリコン基板２３００において、トランジスタ２３５１が形成された面とは逆側の面にフォトダイオード２３６０の受光面を有する構成とする。該構成とすることで、各種トランジスタや配線などの影響を受けずに光路を確保することができる。そのため、高開口率の画素を形成することができる。なお、フォトダイオード２３６０の受光面をトランジスタ２３５１が形成された面と同じとすることもできる。
なお、酸化物半導体を用いたトランジスタのみを用いて画素を構成する場合には、層２３１０を、酸化物半導体を用いたトランジスタを有する層とすればよい。または層２３１０を省略し、酸化物半導体を用いたトランジスタのみで画素を構成してもよい。
なお、シリコン基板２３００は、ＳＯＩ基板であってもよい。また、シリコン基板２３００に替えて、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ヒ化ガリウム、ヒ化アルミニウムガリウム、リン化インジウム、窒化ガリウムまたは有機半導体を有する基板を用いることもできる。
ここで、トランジスタ２３５１およびフォトダイオード２３６０を有する層２３１０と、トランジスタ２３５２およびトランジスタ２３５３を有する層２３３０と、の間には絶縁体２３８０が設けられる。ただし、絶縁体２３８０の位置は限定されない。また、絶縁体２３８０の下に絶縁体２３７９が設けられ、絶縁体２３８０の上に絶縁体２３８１が設けられる。
絶縁体２３７９乃至絶縁体２３８０に設けられた開口に、導電体２３９０ａ乃至導電体２３９０ｅが設けられている。導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅは、プラグおよび配線として機能する。また、導電体２３９０ｃは、トランジスタ２３５３のバックゲートとして機能する。また、導電体２３９０ｄは、トランジスタ２３５２のバックゲートとして機能する。
トランジスタ２３５１のチャネル形成領域近傍に設けられる絶縁体中の水素はシリコンのダングリングボンドを終端し、トランジスタ２３５１の信頼性を向上させる効果がある。一方、トランジスタ２３５２およびトランジスタ２３５３などの近傍に設けられる絶縁体中の水素は、酸化物半導体中にキャリアを生成する要因の一つとなる。そのため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を低下させる要因となる場合がある。したがって、シリコン系半導体を用いたトランジスタの上層に酸化物半導体を用いたトランジスタを積層して設ける場合、これらの間に水素をブロックする機能を有する絶縁体２３８０を設けることが好ましい。絶縁体２３８０より下層に水素を閉じ込めることで、トランジスタ２３５１の信頼性を向上させることができる。さらに、絶縁体２３８０より下層から、絶縁体２３８０より上層に水素が拡散することを抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。さらに、導電体２３９０ａ、導電体２３９０ｂおよび導電体２３９０ｅが形成されることにより、絶縁体２３８０に形成されているビアホールを通じて上層に水素が拡散することも抑制できるため、トランジスタ２３５２およびトランジスタ２３５３などの信頼性を向上させることができる。
また、図７２の断面図において、層２３１０に設けるフォトダイオード２３６０と、層２３３０に設けるトランジスタとを重なるように形成することができる。そうすると、画素の集積度を高めることができる。すなわち、撮像装置の解像度を高めることができる。
また、撮像装置の一部または全部を湾曲させてもよい。撮像装置を湾曲させることで、像面湾曲や非点収差を低減することができる。よって、撮像装置と組み合わせて用いるレンズなどの光学設計を容易とすることができる。例えば、収差補正のためのレンズ枚数を低減できるため、撮像装置を用いた電子機器などの小型化や軽量化を実現することができる。また、撮像された画像の品質を向上させる事ができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態９）
本実施の形態においては、本発明の一態様に係る半導体ウエハ、チップおよび電子部品について説明する。
＜半導体ウエハ、チップ＞
図７３Ａは、ダイシング処理が行なわれる前の基板７１１の上面図を示している。基板７１１としては、例えば、半導体基板（「半導体ウエハ」ともいう。）を用いることができる。基板７１１上には、複数の回路領域７１２が設けられている。回路領域７１２には、本発明の一態様に係る半導体装置や、ＣＰＵ、ＲＦタグ、またはイメージセンサなどを設けることができる。
複数の回路領域７１２は、それぞれが分離領域７１３に囲まれている。分離領域７１３と重なる位置に分離線（「ダイシングライン」ともいう。）７１４が設定される。分離線７１４に沿って基板７１１を切断することで、回路領域７１２を含むチップ７１５を基板７１１から切り出すことができる。図７３Ｂにチップ７１５の拡大図を示す。
また、分離領域７１３に導電層や半導体層を設けてもよい。分離領域７１３に導電層や半導体層を設けることで、ダイシング工程時に生じうるＥＳＤを緩和し、ダイシング工程の歩留まり低下を防ぐことができる。また、一般にダイシング工程は、基板の冷却、削りくずの除去、帯電防止などを目的として、炭酸ガスなどを溶解させて比抵抗を下げた純水を切削部に流しながら行なわれる。分離領域７１３に導電層や半導体層を設けることで、当該純水の使用量を削減することができる。よって、半導体装置の生産コストを低減することができる。また、半導体装置の生産性を高めることができる。
分離領域７１３に設ける半導体層としては、バンドギャップが２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．７ｅＶ以上３．５ｅＶ以下の材料を用いることが好ましい。このような材料を用いると、蓄積された電荷をゆっくりと放電することができるため、ＥＳＤによる電荷の急激な移動が抑えられ、静電破壊を生じにくくすることができる。
＜電子部品＞
チップ７１５を電子部品に適用する例について、図７４Ａ及び７４Ｂを用いて説明する。なお、電子部品は、半導体パッケージ、またはＩＣ用パッケージともいう。電子部品は、端子取り出し方向や、端子の形状に応じて、複数の規格や名称が存在する。
電子部品は、組み立て工程（後工程）において、上記実施の形態に示した半導体装置と該半導体装置以外の部品が組み合わされて完成する。
図７４Ａに示すフローチャートを用いて、後工程について説明する。前工程において上記実施の形態に示した半導体装置を有する素子基板が完成した後、該素子基板の裏面（半導体装置などが形成されていない面）を研削する「裏面研削工程」を行なう（ステップＳ７２１）。研削により素子基板を薄くすることで、素子基板の反りなどを低減し、電子部品の小型化を図ることができる。
次に、素子基板を複数のチップ（チップ７１５）に分離する「ダイシング工程」を行う（ステップＳ７２２）。そして、分離したチップを個々ピックアップしてリードフレーム上に接合する「ダイボンディング工程」を行う（ステップＳ７２３）。ダイボンディング工程におけるチップとリードフレームとの接合は、樹脂による接合や、テープによる接合など、適宜製品に応じて適した方法を選択する。なお、リードフレームに代えてインターポーザ基板上にチップを接合してもよい。
次いで、リードフレームのリードとチップ上の電極とを、金属の細線（ワイヤー）で電気的に接続する「ワイヤーボンディング工程」を行う（ステップＳ７２４）。金属の細線には、銀線や金線を用いることができる。また、ワイヤーボンディングは、ボールボンディングや、ウェッジボンディングを用いることができる。
ワイヤーボンディングされたチップは、エポキシ樹脂などで封止される「封止工程（モールド工程）」が施される（ステップＳ７２５）。封止工程を行うことで電子部品の内部が樹脂で充填され、チップに内蔵される回路部やチップとリードを接続するワイヤーを機械的な外力から保護することができ、また水分や埃による特性の劣化（信頼性の低下）を低減することができる。
次いで、リードフレームのリードをめっき処理する「リードめっき工程」を行なう（ステップＳ７２６）。めっき処理によりリードの錆を防止し、後にプリント基板に実装する際のはんだ付けをより確実に行うことができる。次いで、リードを切断および成形加工する「成形工程」を行なう（ステップＳ７２７）。
次いで、パッケージの表面に印字処理（マーキング）を施す「マーキング工程」を行なう（ステップＳ７２８）。そして外観形状の良否や動作不良の有無などを調べる「検査工程」（ステップＳ７２９）を経て、電子部品が完成する。
また、完成した電子部品の斜視模式図を図７４Ｂに示す。図７４Ｂでは、電子部品の一例として、ＱＦＰ（Ｑｕａｄ Ｆｌａｔ Ｐａｃｋａｇｅ）の斜視模式図を示している。図７４Ｂに示す電子部品７５０は、リード７５５および半導体装置７５３を示している。半導体装置７５３としては、上記実施の形態に示した半導体装置などを用いることができる。
図７４Ｂに示す電子部品７５０は、例えばプリント基板７５２に実装される。このような電子部品７５０が複数組み合わされて、それぞれがプリント基板７５２上で電気的に接続されることで電子部品が実装された基板（実装基板７５４）が完成する。完成した実装基板７５４は、電子機器などに用いられる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
（実施の形態１０）
本実施の形態においては、本発明の一態様に係るトランジスタなどを利用した電子機器について説明する。
＜電子機器＞
本発明の一態様に係る半導体装置は、表示機器、パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る半導体装置を用いることができる電子機器として、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図７５Ａ乃至７５Ｆに示す。
図７５Ａは携帯型ゲーム機であり、筐体１９０１、筐体１９０２、表示部１９０３、表示部１９０４、マイクロフォン１９０５、スピーカー１９０６、操作キー１９０７、スタイラス１９０８等を有する。なお、図７５Ａに示した携帯型ゲーム機は、２つの表示部１９０３と表示部１９０４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
図７５Ｂは携帯データ端末であり、第１筐体１９１１、第２筐体１９１２、第１表示部１９１３、第２表示部１９１４、接続部１９１５、操作キー１９１６等を有する。第１表示部１９１３は第１筐体１９１１に設けられており、第２表示部１９１４は第２筐体１９１２に設けられている。そして、第１筐体１９１１と第２筐体１９１２とは、接続部１９１５により接続されており、第１筐体１９１１と第２筐体１９１２の間の角度は、接続部１９１５により変更が可能である。第１表示部１９１３における映像を、接続部１９１５における第１筐体１９１１と第２筐体１９１２との間の角度にしたがって、切り替える構成としてもよい。また、第１表示部１９１３および第２表示部１９１４の少なくとも一方に、位置入力装置としての機能が付加された表示装置を用いるようにしてもよい。なお、位置入力装置としての機能は、表示装置にタッチパネルを設けることで付加することができる。または、位置入力装置としての機能は、フォトセンサとも呼ばれる光電変換素子を表示装置の画素部に設けることでも、付加することができる。
図７５Ｃはノート型パーソナルコンピュータであり、筐体１９２１、表示部１９２２、キーボード１９２３、ポインティングデバイス１９２４等を有する。
図７５Ｄは電気冷凍冷蔵庫であり、筐体１９３１、冷蔵室用扉１９３２、冷凍室用扉１９３３等を有する。
図７５Ｅはビデオカメラであり、第１筐体１９４１、第２筐体１９４２、表示部１９４３、操作キー１９４４、レンズ１９４５、接続部１９４６等を有する。操作キー１９４４およびレンズ１９４５は第１筐体１９４１に設けられており、表示部１９４３は第２筐体１９４２に設けられている。そして、第１筐体１９４１と第２筐体１９４２とは、接続部１９４６により接続されており、第１筐体１９４１と第２筐体１９４２の間の角度は、接続部１９４６により変更が可能である。表示部１９４３における映像を、接続部１９４６における第１筐体１９４１と第２筐体１９４２との間の角度にしたがって切り替える構成としてもよい。
図７５Ｆは自動車であり、車体１９５１、車輪１９５２、ダッシュボード１９５３、ライト１９５４等を有する。
なお、本実施の形態において、本発明の一態様について述べた。ただし、本発明の一態様は、これらに限定されない。つまり、本実施の形態などでは、様々な発明の態様が記載されているため、本発明の一態様は、特定の態様に限定されない。例えば、本発明の一態様として、トランジスタのチャネル形成領域、ソースドレイン領域などが、酸化物半導体を有する場合の例を示したが、本発明の一態様は、これに限定されない。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、様々な半導体を有していてもよい。場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、ガリウムヒ素、アルミニウムガリウムヒ素、インジウムリン、窒化ガリウム、または、有機半導体などの少なくとも一つを有していてもよい。または例えば、場合によっては、または、状況に応じて、本発明の一態様における様々なトランジスタ、トランジスタのチャネル形成領域、または、トランジスタのソースドレイン領域などは、酸化物半導体を有していなくてもよい。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
２０ ナノクラスター
２２ 横成長部
２３ 粒子
２６ 領域
２７ 連結部
３２ 基板
１００ 容量素子
１０１ 容量素子
１０２ 容量素子
１０５ 容量素子
１１０ 絶縁体
１１２ 導電体
１１２ａ 導電体
１１２ｂ 導電体
１１４ 絶縁体
１１６ 導電体
１２２ 導電体
１２４ 導電体
１３０ 絶縁体
１３２ 絶縁体
１３４ 絶縁体
１５０ 絶縁体
２００ トランジスタ
２０１ トランジスタ
２０２ トランジスタ
２０５ 導電体
２０５ａ 導電体
２０５Ａ 導電体
２０５ｂ 導電体
２０５Ｂ 導電体
２０５ｃ 導電体
２１０ 絶縁体
２１２ 絶縁体
２１３ 絶縁体
２１４ 絶縁体
２１６ 絶縁体
２１８ 導電体
２２０ 絶縁体
２２２ 絶縁体
２２４ 絶縁体
２３０ 酸化物
２３０ａ 酸化物
２３０Ａ 酸化物
２３０ｂ 酸化物
２３０Ｂ 酸化物
２３０ｃ 酸化物
２３０ｄ 酸化物
２４０ａ 導電体
２４０Ａ 導電膜
２４０ｂ 導電体
２４０Ｂ 導電層
２４１ａ 導電体
２４１ｂ 導電体
２４３ａ 絶縁体
２４３ｂ 絶縁体
２４４ 導電体
２４５ バリア層
２５０ 絶縁体
２６０ 導電体
２６０ａ 導電体
２６０Ａ 導電膜
２６０ｂ 導電体
２６０ｃ 導電体
２７０ 絶縁体
２８０ 絶縁体
２８２ 絶縁体
２８３ 絶縁体
２８４ 絶縁体
２８５ 絶縁体
２８６ 絶縁体
２９０ レジストマスク
２９２ レジストマスク
２９４ レジストマスク
２９６ レジストマスク
３００ トランジスタ
３０１ トランジスタ
３０２ トランジスタ
３１１ 基板
３１２ 半導体領域
３１４ 絶縁体
３１６ 導電体
３１８ａ 低抵抗領域
３１８ｂ 低抵抗領域
３２０ 絶縁体
３２２ 絶縁体
３２４ 絶縁体
３２６ 絶縁体
３２８ 導電体
３３０ 導電体
３５０ 絶縁体
３５２ 絶縁体
３５４ 絶縁体
３５６ 導電体
３５８ 絶縁体
４００ 半導体装置
４０１ ＣＰＵコア
４０２ パワーコントローラ
４０３ パワースイッチ
４０４ キャッシュ
４０５ バスインターフェース
４０６ デバッグインターフェース
４０７ 制御装置
４０８ ＰＣ
４０９ パイプラインレジスタ
４１０ パイプラインレジスタ
４１１ ＡＬＵ
４１２ レジスタファイル
４２１ パワーマネージメントユニット
４２２ 周辺回路
４２３ データバス
５００ 半導体装置
５０１ 記憶回路
５０２ 記憶回路
５０３ 記憶回路
５０４ 回路
５０９ トランジスタ
５１０ トランジスタ
５１２ トランジスタ
５１３ トランジスタ
５１５ トランジスタ
５１７ トランジスタ
５１８ トランジスタ
５１９ 容量素子
５２０ 容量素子
５４０ 配線
５４１ 配線
５４２ 配線
５４３ 配線
５４４ 配線
７１１ 基板
７１２ 回路領域
７１３ 分離領域
７１４ 分離線
７１５ チップ
７５０ 電子部品
７５２ プリント基板
７５３ 半導体装置
７５４ 実装基板
７５５ リード
８００ インバータ
８１０ ＯＳトランジスタ
８２０ ＯＳトランジスタ
８３１ 信号波形
８３２ 信号波形
８４０ 破線
８４１ 実線
８５０ ＯＳトランジスタ
８６０ ＣＭＯＳインバータ
９００ 半導体装置
９０１ 電源回路
９０２ 回路
９０３ 電圧生成回路
９０３Ａ 電圧生成回路
９０３Ｂ 電圧生成回路
９０３Ｃ 電圧生成回路
９０３Ｄ 電圧生成回路
９０３Ｅ 電圧生成回路
９０４ 回路
９０５ 電圧生成回路
９０５Ａ 電圧生成回路
９０５B 電圧生成回路
９０５Ｅ 電圧生成回路
９０６ 回路
９１１ トランジスタ
９１２ トランジスタ
９１２Ａ トランジスタ
９１２Ｂ トランジスタ
９２１ 制御回路
９２２ トランジスタ
１９０１ 筐体
１９０２ 筐体
１９０３ 表示部
１９０４ 表示部
１９０５ マイクロフォン
１９０６ スピーカー
１９０７ 操作キー
１９０８ スタイラス
１９１１ 筐体
１９１２ 筐体
１９１３ 表示部
１９１４ 表示部
１９１５ 接続部
１９１６ 操作キー
１９２１ 筐体
１９２２ 表示部
１９２３ キーボード
１９２４ ポインティングデバイス
１９３１ 筐体
１９３２ 冷蔵室用扉
１９３３ 冷凍室用扉
１９４１ 筐体
１９４２ 筐体
１９４３ 表示部
１９４４ 操作キー
１９４５ レンズ
１９４６ 接続部
１９５１ 車体
１９５２ 車輪
１９５３ ダッシュボード
１９５４ ライト
２２００ 撮像装置
２２０１ スイッチ
２２０２ スイッチ
２２０３ スイッチ
２２１０ 画素部
２２１１ 画素
２２１２ 副画素
２２１２Ｂ 副画素
２２１２Ｇ 副画素
２２１２Ｒ 副画素
２２２０ 光電変換素子
２２３０ 画素回路
２２３１ 配線
２２４７ 配線
２２４８ 配線
２２４９ 配線
２２５０ 配線
２２５３ 配線
２２５４ フィルタ
２２５４Ｂ フィルタ
２２５４Ｇ フィルタ
２２５４Ｒ フィルタ
２２５５ レンズ
２２５６ 光
２２５７ 配線
２２６０ 周辺回路
２２７０ 周辺回路
２２８０ 周辺回路
２２９０ 周辺回路
２２９１ 光源
２３００ シリコン基板
２３１０ 層
２３２０ 層
２３３０ 層
２３４０ 層
２３５１ トランジスタ
２３５２ トランジスタ
２３５３ トランジスタ
２３６０ フォトダイオード
２３６１ アノード
２３６３ 低抵抗領域
２３７０ プラグ
２３７１ 配線
２３７２ 配線
２３７３ 配線
２３７９ 絶縁体
２３８０ 絶縁体
２３８１ 絶縁体
２３９０ａ 導電体
２３９０ｂ 導電体
２３９０ｃ 導電体
２３９０ｄ 導電体
２３９０ｅ 導電体
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３２００ トランジスタ
３５００ トランジスタ
４００１ 配線
４００３ 配線
４００５ 配線
４００６ 配線
４００７ 配線
４００８ 配線
４００９ 配線
４０２１ 層
４０２３ 層
４１００ トランジスタ
４２００ トランジスタ
４３００ トランジスタ
４４００ トランジスタ
４５００ 容量素子
４６００ 容量素子

Claims (2)

  1. Ｉｎ、元素Ｍ、Ｚｎ、及びＯを含む第１の領域と、Ｉｎ、元素Ｍ、Ｚｎ、及びＯを含む第２の領域とがそれぞれ混合され存在している状態の金属酸化物膜であって、
    前記第１の領域の元素Ｍと前記第２の領域の元素Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎであり、
    前記第１の領域は、前記第２の領域よりも、元素Ｍに対するＩｎの原子数比が高い金属酸化物膜。
  2. Ｉｎ、元素Ｍ、Ｚｎ、及びＯを含む第１の領域と、Ｉｎ、元素Ｍ、Ｚｎ、及びＯを含む第２の領域とがそれぞれ混合され存在している状態の金属酸化物膜をチャネル形成領域に有するトランジスタであって、
    前記第１の領域の元素Ｍと前記第２の領域の元素Ｍは、Ａｌ、Ｇａ、Ｙ、またはＳｎであり、
    前記第１の領域は、前記第２の領域よりも、元素Ｍに対するＩｎの原子数比が高いトランジスタ。
JP2020189177A 2016-02-05 2020-11-13 金属酸化物膜及びトランジスタ Withdrawn JP2021048397A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2022135574A JP2022172229A (ja) 2016-02-05 2022-08-29 金属酸化物膜及びトランジスタ

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016021172 2016-02-05
JP2016021172 2016-02-05

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017564963A Division JP6796086B2 (ja) 2016-02-05 2016-05-19 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022135574A Division JP2022172229A (ja) 2016-02-05 2022-08-29 金属酸化物膜及びトランジスタ

Publications (1)

Publication Number Publication Date
JP2021048397A true JP2021048397A (ja) 2021-03-25

Family

ID=59499444

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2017564963A Active JP6796086B2 (ja) 2016-02-05 2016-05-19 半導体装置
JP2020189177A Withdrawn JP2021048397A (ja) 2016-02-05 2020-11-13 金属酸化物膜及びトランジスタ
JP2022135574A Withdrawn JP2022172229A (ja) 2016-02-05 2022-08-29 金属酸化物膜及びトランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017564963A Active JP6796086B2 (ja) 2016-02-05 2016-05-19 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2022135574A Withdrawn JP2022172229A (ja) 2016-02-05 2022-08-29 金属酸化物膜及びトランジスタ

Country Status (4)

Country Link
US (2) US10546960B2 (ja)
JP (3) JP6796086B2 (ja)
TW (1) TWI739743B (ja)
WO (1) WO2017134495A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189737B2 (en) * 2015-12-25 2021-11-30 Idemitsu Kosan Co., Ltd. Laminated body
US10741783B2 (en) * 2018-01-25 2020-08-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Light emitting device and manufacturing method for the same
KR20230164225A (ko) * 2018-02-01 2023-12-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11081473B2 (en) * 2019-08-23 2021-08-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188118A (ja) * 2008-11-20 2015-10-29 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010135771A (ja) 2008-11-07 2010-06-17 Semiconductor Energy Lab Co Ltd 半導体装置及び当該半導体装置の作製方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI587405B (zh) 2010-08-16 2017-06-11 半導體能源研究所股份有限公司 半導體裝置之製造方法
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
KR20230014891A (ko) 2011-06-08 2023-01-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟, 스퍼터링 타겟의 제조 방법 및 박막의 형성 방법
US10014068B2 (en) * 2011-10-07 2018-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
TW201410904A (zh) 2012-07-30 2014-03-16 Tosoh Corp 氧化物燒結體、濺鍍靶及其製造方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP2015195327A (ja) * 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US20150034475A1 (en) 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
TWI667520B (zh) 2013-08-28 2019-08-01 日商半導體能源研究所股份有限公司 顯示裝置
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9455337B2 (en) 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN108473334B (zh) 2015-12-29 2021-03-12 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
KR20230062664A (ko) 2016-01-18 2023-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 금속 산화물막, 반도체 장치, 및 표시 장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015188118A (ja) * 2008-11-20 2015-10-29 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
TW201729415A (zh) 2017-08-16
US10546960B2 (en) 2020-01-28
US10892367B2 (en) 2021-01-12
JPWO2017134495A1 (ja) 2018-12-13
JP2022172229A (ja) 2022-11-15
WO2017134495A1 (ja) 2017-08-10
JP6796086B2 (ja) 2020-12-02
US20200119202A1 (en) 2020-04-16
TWI739743B (zh) 2021-09-21
US20190035939A1 (en) 2019-01-31

Similar Documents

Publication Publication Date Title
JP6807767B2 (ja) 半導体装置及びその作製方法
JP6975541B2 (ja) 複合体、およびトランジスタ
JP6965000B2 (ja) 半導体装置
JP6845692B2 (ja) 半導体装置
JP2021048397A (ja) 金属酸化物膜及びトランジスタ
JP6942489B2 (ja) 半導体装置、電子機器、および半導体ウエハ
US10700212B2 (en) Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
JP7133056B2 (ja) 半導体装置
WO2017125795A1 (ja) トランジスタ、撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211207

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220531

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20220830