TW201729415A - 金屬氧化物膜、半導體裝置、及半導體裝置的製造方法 - Google Patents

金屬氧化物膜、半導體裝置、及半導體裝置的製造方法 Download PDF

Info

Publication number
TW201729415A
TW201729415A TW105115818A TW105115818A TW201729415A TW 201729415 A TW201729415 A TW 201729415A TW 105115818 A TW105115818 A TW 105115818A TW 105115818 A TW105115818 A TW 105115818A TW 201729415 A TW201729415 A TW 201729415A
Authority
TW
Taiwan
Prior art keywords
oxide
insulator
film
oxygen
transistor
Prior art date
Application number
TW105115818A
Other languages
English (en)
Other versions
TWI739743B (zh
Inventor
Shunpei Yamazaki
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201729415A publication Critical patent/TW201729415A/zh
Application granted granted Critical
Publication of TWI739743B publication Critical patent/TWI739743B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/2206—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H01L29/221—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds including two or more compounds, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本發明的一個實施方式是一種半導體裝置，包括：第一絕緣體；形成在第一絕緣體上的第一導電體；形成在第一導電體上的第二絕緣體；形成在第二絕緣體上的氧化物；形成在氧化物上的第三絕緣體；形成在第三絕緣體上的第二導電體；形成在第三絕緣體及第二導電體上的第四絕緣體；以及形成在第四絕緣體上的第五絕緣體，其中，氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn，氧化物包括第一結晶部和第二結晶部，第一結晶部具有c軸配向性，並且，第二結晶部不具有c軸配向性。

Description

金屬氧化物膜、半導體裝置、及半導體裝置的製造方法
本發明的一個實施方式係關於一種金屬氧化物膜及其製造方法。另外，本發明的一個實施方式係關於一種包括該金屬氧化物膜的半導體裝置及其製造方法。
另外，本發明例如係關於氧化物、電晶體以及半導體裝置和它們的製造方法。另外，本發明例如係關於氧化物、顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、處理器、電子裝置。另外，還係關於氧化物、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的製造方法。另外，還係關於半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、記憶體裝置、電子裝置的驅動方法。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於物體、方法或製造方法。另外，本發明的一個實施方式係關於製程(process)、機器(machine)、產品(manufacture)或組合物(composition of matter)。
注意，本說明書等中的半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置。顯示裝置、發光 裝置、照明設備、攝像裝置、電光裝置、半導體電路以及電子裝置有時包括半導體裝置。
作為可用於電晶體的半導體材料，氧化物半導體受到矚目。例如，專利文獻1公開了如下半導體裝置：層疊有多個氧化物半導體層，在該多個氧化物半導體層中，被用作通道的氧化物半導體層包含銦及鎵，並且使銦的比例比鎵的比例高，而場效移動率(有時，簡單地稱為移動率或μFE)得到提高的半導體裝置。
另外，非專利文獻1公開了如下內容：包含銦、鎵及鋅的氧化物半導體具有以In1-xGa1+xO3(ZnO)m(-1x1，m為自然數)表示的同系物相(homologous phase)。此外，非專利文獻1公開了同系物相的固溶區域(solid solution range)。例如，m=1的情況下的同系物相的固溶區域在x為-0.33至0.08的範圍內，並且m=2的情況下的同系物相的固溶區域在x為-0.68至0.32的範圍內。
[專利文獻1]日本專利申請公開第2014-7399號公報
[非專利文獻1]M. Nakamura，N. Kimizuka，and T. Mohri，“The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃”，J. Solid State Chem.，1991，Vol.93， pp.298-315
本發明的一個實施方式的目的之一是提供一種具有包括結晶部的金屬氧化物膜的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種包括金屬氧化物膜的場效移動率高的半導體裝置。另外，本發明的一個實施方式的目的之一是提供一種包含金屬氧化物膜的可靠性高的半導體裝置。
本發明的一個實施方式的目的之一是提供一種將氧化物用於半導體的半導體裝置。此外，本發明的一個實施方式的目的之一是提供一種包括將氧化物用於半導體的半導體裝置的模組。另外，本發明的一個實施方式的目的之一是提供一種具有將氧化物用於半導體的半導體裝置或包括將氧化物用於半導體的半導體裝置的模組的電子裝置。
注意，上述目的的記載不妨礙其他目的的存在。本發明的一個實施方式並不需要實現所有上述目的。可以從說明書、圖式、申請專利範圍等的記載衍生上述以外的目的。
本發明的一個實施方式是一種半導體裝置，包括：第一絕緣體；形成在第一絕緣體上的第一導電體；形成在第一導電體上的第二絕緣體；形成在第二絕緣體上的氧化物；形成在氧化物上的第三絕緣體；形成在第三絕 緣體上的第二導電體；形成在第三絕緣體及第二導電體上的第四絕緣體；以及形成在第四絕緣體上的第五絕緣體，其中，氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn，In、M及Zn的原子個數比為In：M：Zn=4：2：3及其附近，當In為4時，M為1.5以上且2.5以下，並且Zn為2以上且4以下，氧化物包括第一結晶部和第二結晶部，第一結晶部具有c軸配向性，第二結晶部不具有c軸配向性，第二絕緣體、第三絕緣體及第四絕緣體包含氧和矽，並且，第一絕緣體及第五絕緣體包含氧和鋁。
在上述結構中，較佳的是，當對氧化物的剖面進行電子繞射測量，並且對氧化物的電子繞射圖案進行觀察時，電子繞射圖案包括具有起因於第一結晶部的繞射斑點的第一區域及具有起因於第二結晶部的繞射斑點的第二區域，並且第一區域的亮度的積分強度大於第二區域的亮度的積分強度。
在上述結構中，第一區域的亮度的積分強度較佳為大於第二區域的亮度的積分強度的1倍且為3倍以下。
在上述結構中，氧化物較佳為包括淺缺陷能階密度的峰值小於2.5×1012cm-2eV-1的區域。
在上述結構中，較佳的是，在氧化物與第三絕緣體之間包括第二氧化物，第二氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn，氧化物包括第一結晶部和第二結晶部，第一結晶部具有c軸配向性，第二結晶部不具 有c軸配向性，當對氧化物的剖面進行電子繞射測量，並且對氧化物的電子繞射圖案進行觀察時，電子繞射圖案包括具有起因於第一結晶部的繞射斑點的第一區域及具有起因於第二結晶部的繞射斑點的第二區域，並且第一區域的亮度的積分強度大於第二區域的亮度的積分強度的1倍且為10倍以下。
本發明的另一個實施方式是一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成包含氧和鋁的第一導電體；在第一導電體上形成包含氧和矽的第二絕緣體；將氧的流量比設定為20%以下，將基板溫度設定為室溫以上且150℃以下，利用濺射法在第二絕緣體上形成氧化物；以450℃以下的溫度進行加熱處理；在氧化物上形成包含氧和矽的第三絕緣體；在第三絕緣體上形成第二導電體；在第三絕緣體及第二導電體上形成包含氧和矽的第四絕緣體；以及在以450℃以下的溫度對基板進行加熱處理的同時利用濺射法在第四絕緣體上形成包含氧和鋁的第五絕緣體。
藉由本發明的一個實施方式，可以提供一種具有包括結晶部的金屬氧化物膜的半導體裝置。另外，可以提供一種包括金屬氧化物膜的場效移動率高的半導體裝置。此外，可以提供一種包括金屬氧化物膜的可靠性高的半導體裝置。
另外，可以提供一種將氧化物用於半導體的半導體裝置。此外，可以提供一種包括將氧化物用於半導 體的半導體裝置的模組。另外，可以提供一種具有將氧化物用於半導體的半導體裝置或包括將氧化物用於半導體的半導體裝置的模組的電子裝置。
20‧‧‧奈米團簇
22‧‧‧橫向生長部
23‧‧‧粒子
26‧‧‧區域
27‧‧‧聯結部
32‧‧‧基板
100‧‧‧電容器
101‧‧‧電容器
102‧‧‧電容器
105‧‧‧電容器
110‧‧‧絕緣體
112‧‧‧導電體
112a‧‧‧導電體
112b‧‧‧導電體
114‧‧‧絕緣體
116‧‧‧導電體
122‧‧‧導電體
124‧‧‧導電體
130‧‧‧絕緣體
132‧‧‧絕緣體
134‧‧‧絕緣體
150‧‧‧絕緣體
200‧‧‧電晶體
201‧‧‧電晶體
202‧‧‧電晶體
205‧‧‧導電體
205a‧‧‧導電體
205A‧‧‧導電體
205b‧‧‧導電體
205B‧‧‧導電體
205c‧‧‧導電體
210‧‧‧絕緣體
212‧‧‧絕緣體
213‧‧‧絕緣體
214‧‧‧絕緣體
216‧‧‧絕緣體
218‧‧‧導電體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
230‧‧‧氧化物
230a‧‧‧氧化物
230A‧‧‧氧化物
230b‧‧‧氧化物
230B‧‧‧氧化物
230c‧‧‧氧化物
230d‧‧‧氧化物
240a‧‧‧導電體
240A‧‧‧導電膜
240b‧‧‧導電體
240B‧‧‧導電層
241a‧‧‧導電體
241b‧‧‧導電體
243a‧‧‧絕緣體
243b‧‧‧絕緣體
244‧‧‧導電體
245‧‧‧障壁層
250‧‧‧絕緣體
260‧‧‧導電體
260a‧‧‧導電體
260A‧‧‧導電膜
260b‧‧‧導電體
260c‧‧‧導電體
270‧‧‧絕緣體
280‧‧‧絕緣體
282‧‧‧絕緣體
283‧‧‧絕緣體
284‧‧‧絕緣體
285‧‧‧絕緣體
286‧‧‧絕緣體
290‧‧‧光阻遮罩
292‧‧‧光阻遮罩
294‧‧‧光阻遮罩
296‧‧‧光阻遮罩
300‧‧‧電晶體
301‧‧‧電晶體
302‧‧‧電晶體
311‧‧‧基板
312‧‧‧半導體區域
314‧‧‧絕緣體
316‧‧‧導電體
318a‧‧‧低電阻區域
318b‧‧‧低電阻區域
320‧‧‧絕緣體
322‧‧‧絕緣體
324‧‧‧絕緣體
326‧‧‧絕緣體
328‧‧‧導電體
330‧‧‧導電體
350‧‧‧絕緣體
352‧‧‧絕緣體
354‧‧‧絕緣體
356‧‧‧導電體
358‧‧‧絕緣體
400‧‧‧半導體裝置
401‧‧‧CPU核
402‧‧‧功率控制器
403‧‧‧功率開關
404‧‧‧快取記憶體
405‧‧‧匯流排介面
406‧‧‧除錯介面
407‧‧‧控制裝置
408‧‧‧PC
409‧‧‧管線暫存器
410‧‧‧管線暫存器
411‧‧‧ALU
412‧‧‧暫存器檔案
421‧‧‧電源管理單元
422‧‧‧週邊電路
423‧‧‧資料匯流排
500‧‧‧半導體裝置
501‧‧‧記憶體電路
502‧‧‧記憶體電路
503‧‧‧記憶體電路
504‧‧‧電路
509‧‧‧電晶體
510‧‧‧電晶體
512‧‧‧電晶體
513‧‧‧電晶體
515‧‧‧電晶體
517‧‧‧電晶體
518‧‧‧電晶體
519‧‧‧電容器
520‧‧‧電容器
540‧‧‧佈線
541‧‧‧佈線
542‧‧‧佈線
543‧‧‧佈線
544‧‧‧佈線
711‧‧‧基板
712‧‧‧電路區域
713‧‧‧分離區域
714‧‧‧分離線
715‧‧‧晶片
750‧‧‧電子構件
752‧‧‧印刷電路板
753‧‧‧半導體裝置
754‧‧‧電路板
755‧‧‧引線
800‧‧‧反相器
810‧‧‧OS電晶體
820‧‧‧OS電晶體
831‧‧‧信號波形
832‧‧‧信號波形
840‧‧‧虛線
841‧‧‧實線
850‧‧‧OS電晶體
860‧‧‧CMOS反相器
900‧‧‧半導體裝置
901‧‧‧電源電路
902‧‧‧電路
903‧‧‧電壓生成電路
903A‧‧‧電壓生成電路
903B‧‧‧電壓生成電路
903C‧‧‧電壓生成電路
903D‧‧‧電壓生成電路
903E‧‧‧電壓生成電路
904‧‧‧電路
905‧‧‧電壓生成電路
905A‧‧‧電壓生成電路
905B‧‧‧電壓生成電路
905E‧‧‧電壓生成電路
906‧‧‧電路
911‧‧‧電晶體
912‧‧‧電晶體
912A‧‧‧電晶體
912B‧‧‧電晶體
921‧‧‧控制電路
922‧‧‧電晶體
1901‧‧‧外殼
1902‧‧‧外殼
1903‧‧‧顯示部
1904‧‧‧顯示部
1905‧‧‧麥克風
1906‧‧‧揚聲器
1907‧‧‧操作鍵
1908‧‧‧觸控筆
1911‧‧‧外殼
1912‧‧‧外殼
1913‧‧‧顯示部
1914‧‧‧顯示部
1915‧‧‧連接部
1916‧‧‧操作鍵
1921‧‧‧外殼
1922‧‧‧顯示部
1923‧‧‧鍵盤
1924‧‧‧指向裝置
1931‧‧‧外殼
1932‧‧‧冷藏室門
1933‧‧‧冷凍室門
1941‧‧‧外殼
1942‧‧‧外殼
1943‧‧‧顯示部
1944‧‧‧操作鍵
1945‧‧‧透鏡
1946‧‧‧連接部
1951‧‧‧車體
1952‧‧‧車輪
1953‧‧‧儀表板
1954‧‧‧燈
2200‧‧‧攝像裝置
2201‧‧‧開關
2202‧‧‧開關
2203‧‧‧開關
2210‧‧‧像素部
2211‧‧‧像素
2212‧‧‧子像素
2212B‧‧‧子像素
2212G‧‧‧子像素
2212R‧‧‧子像素
2220‧‧‧光電轉換元件
2230‧‧‧像素電路
2231‧‧‧佈線
2247‧‧‧佈線
2248‧‧‧佈線
2249‧‧‧佈線
2250‧‧‧佈線
2253‧‧‧佈線
2254‧‧‧濾色片
2254B‧‧‧濾色片
2254G‧‧‧濾色片
2254R‧‧‧濾色片
2255‧‧‧透鏡
2256‧‧‧光
2257‧‧‧佈線
2260‧‧‧週邊電路
2270‧‧‧週邊電路
2280‧‧‧週邊電路
2290‧‧‧週邊電路
2291‧‧‧光源
2300‧‧‧矽基板
2310‧‧‧層
2320‧‧‧層
2330‧‧‧層
2340‧‧‧層
2351‧‧‧電晶體
2352‧‧‧電晶體
2353‧‧‧電晶體
2360‧‧‧光電二極體
2361‧‧‧陽極
2363‧‧‧低電阻區域
2370‧‧‧插頭
2371‧‧‧佈線
2372‧‧‧佈線
2373‧‧‧佈線
2379‧‧‧絕緣體
2380‧‧‧絕緣體
2381‧‧‧絕緣體
2390a‧‧‧導電體
2390b‧‧‧導電體
2390c‧‧‧導電體
2390d‧‧‧導電體
2390e‧‧‧導電體
3001‧‧‧佈線
3002‧‧‧佈線
3003‧‧‧佈線
3004‧‧‧佈線
3005‧‧‧佈線
3006‧‧‧佈線
3200‧‧‧電晶體
3500‧‧‧電晶體
4001‧‧‧佈線
4003‧‧‧佈線
4005‧‧‧佈線
4006‧‧‧佈線
4007‧‧‧佈線
4008‧‧‧佈線
4009‧‧‧佈線
4021‧‧‧層
4023‧‧‧層
4100‧‧‧電晶體
4200‧‧‧電晶體
4300‧‧‧電晶體
4400‧‧‧電晶體
4500‧‧‧電容器
4600‧‧‧電容器
在圖式中：圖1A至圖1C是說明金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像的圖；圖2A至圖2C是說明金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像的圖；圖3A至圖3C是說明金屬氧化物膜的剖面TEM影像及剖面HR-TEM影像的圖；圖4A至圖4C是說明金屬氧化物膜的XRD測量結果及電子繞射圖案的圖；圖5A至圖5C是說明金屬氧化物膜的XRD測量結果及電子繞射圖案的圖；圖6A至圖6C是說明金屬氧化物膜的XRD測量結果及電子繞射圖案的圖；圖7A和圖7B是說明電子繞射圖案的圖；圖8是說明電子繞射圖案的線輪廓的圖；圖9是說明電子繞射圖案的線輪廓、線輪廓的相對亮度R及光譜的半寬度的示意圖；圖10A1、圖10A2、圖10B1和圖10B2是說明電子繞射圖案及亮度分佈的圖； 圖11A1、圖11A2是說明電子繞射圖案及亮度分佈的圖；圖12是說明從金屬氧化物膜的電子繞射圖案估計的相對亮度的圖；圖13A和圖13B是說明金屬氧化物膜的剖面TEM影像及影像分析之後的剖面TEM影像的圖；圖14A和圖14B是說明金屬氧化物膜的剖面TEM影像及影像分析之後的剖面TEM影像的圖；圖15A和圖15B是說明金屬氧化物膜的剖面TEM影像及影像分析之後的剖面TEM影像的圖；圖16A至圖16C是說明金屬氧化物膜的SIMS測量結果的圖；圖17是說明Id-Vg特性的圖；圖18是說明Id-Vg特性的圖；圖19是說明介面態密度的計算結果的圖；圖20A和圖20B是說明Id-Vg特性的圖；圖21是說明缺陷能階密度的計算結果的圖；圖22是說明CPM的測量結果的圖；圖23是說明CPM的測量結果的圖；圖24是說明CPM的測量結果的圖；圖25A至圖25D是說明氧化物半導體膜的成膜機制的圖；圖26A至圖26C是說明氧化物半導體膜的原子個數比的範圍的圖； 圖27是說明InMZnO4的結晶的圖；圖28是說明將氧化物半導體膜用於通道區域的電晶體的能帶結構的圖；圖29A和圖29B是說明奈米團簇的結構的圖；圖30A至圖30C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖31A至圖31C是說明帶結構的圖；圖32A至圖32C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖33A至圖33C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖34A至圖34C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖35A至圖35C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖36A至圖36C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖37A至圖37C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖38A至圖38C是說明根據實施方式的電晶體的俯視圖及剖面結構的圖；圖39A至圖39E是說明根據實施方式的電晶體的製造方法例子的圖；圖40A至圖40D是說明根據實施方式的電晶體的製 造方法例子的圖；圖41A至圖41D是說明根據實施方式的電晶體的製造方法例子的圖；圖42A和圖42B是說明根據實施方式的電晶體的製造方法例子的圖；圖43A和圖43B是根據實施方式的半導體裝置的電路圖；圖44是說明根據實施方式的半導體裝置的剖面結構的圖；圖45是說明根據實施方式的半導體裝置的剖面結構的圖；圖46是說明根據實施方式的半導體裝置的剖面結構的圖；圖47是說明根據實施方式的半導體裝置的剖面結構的圖；圖48A和圖48B是說明根據實施方式的半導體裝置的剖面結構的圖；圖49A和圖49B是說明根據實施方式的半導體裝置的剖面結構的圖；圖50A和圖50B是說明根據實施方式的半導體裝置的剖面結構的圖；圖51是說明根據實施方式的半導體裝置的剖面結構的圖；圖52A和圖52B是說明根據實施方式的半導體裝置 的電路圖及剖面結構的圖；圖53是說明根據實施方式的半導體裝置的剖面結構的圖；圖54是示出根據本發明的一個實施方式的記憶體裝置的電路圖；圖55是示出根據本發明的一個實施方式的記憶體裝置的電路圖；圖56A至圖56C是用來說明本發明的一個實施方式的電路圖及時序圖；圖57A至圖57C是用來說明本發明的一個實施方式的圖表及電路圖；圖58A和圖58B是用來說明本發明的一個實施方式的電路圖及時序圖；圖59A和圖59B是用來說明本發明的一個實施方式的電路圖及時序圖；圖60A至圖60E是用來說明本發明的一個實施方式的方塊圖、電路圖及波形圖；圖61A和圖61B是用來說明本發明的一個實施方式的電路圖及時序圖；圖62A和圖62B是用來說明本發明的一個實施方式的電路圖；圖63A至圖63C是用來說明本發明的一個實施方式的電路圖；圖64A和圖64B是用來說明本發明的一個實施方式 的電路圖；圖65A至圖65C是用來說明本發明的一個實施方式的電路圖；圖66A和圖66B是用來說明本發明的一個實施方式的電路圖；圖67是示出根據本發明的一個實施方式的半導體裝置的方塊圖；圖68是示出根據本發明的一個實施方式的半導體裝置的電路圖；圖69A和圖69B是示出根據本發明的一個實施方式的半導體裝置的俯視圖；圖70A和圖70B是示出根據本發明的一個實施方式的半導體裝置的方塊圖；圖71A和圖71B是示出根據本發明的一個實施方式的半導體裝置的剖面圖；圖72是示出根據本發明的一個實施方式的半導體裝置的剖面圖；圖73A和圖73B是示出根據本發明的一個實施方式的半導體裝置的俯視圖；圖74A和圖74B是用來說明本發明的一個實施方式的流程圖以及示出半導體裝置的透視圖；圖75A至圖75F是示出根據本發明的一個實施方式的電子裝置的透視圖；圖76為說明樣本的XRD譜的測定結果的圖； 圖77A至圖77L為說明樣本的TEM影像及電子繞射圖案的圖；圖78A至圖78C為說明樣本的EDX面分析影像的圖。
下面，參照圖式對實施方式進行說明。但是，所屬技術領域的通常知識者可以很容易地理解一個事實，就是實施方式可以以多個不同形式來實施，其方式和詳細內容可以在不脫離本發明的精神及其範圍的條件下被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定在下面的實施方式所記載的內容中。
在圖式中，為便於清楚地說明，有時誇大表示大小、層的厚度或區域。因此，本發明並不一定限定於上述尺寸。此外，在圖式中，示意性地示出理想的例子，因此本發明不侷限於圖式所示的形狀或數值等。
本說明書所使用的“第一”、“第二”、“第三”等序數詞是為了避免組件的混淆而附加的，而不是為了在數目方面上進行限定的。
在本說明書中，為方便起見，使用了“上”、“下”等表示配置的詞句，以參照圖式說明組件的位置關係。另外，組件的位置關係根據描述各組件的方向適當地改變。因此，不侷限於本說明書中所說明的詞句，可以根 據情況適當地更換。
在本說明書等中，電晶體是指至少包括閘極、汲極以及源極這三個端子的元件。電晶體在汲極(汲極端子、汲極區域或汲極電極)與源極(源極端子、源極區域或源極電極)之間具有通道區域，並且電流能夠流過汲極、通道區域以及源極。注意，在本說明書等中，通道區域是指電流主要流過的區域。
另外，在使用極性不同的電晶體的情況或電路工作中的電流方向變化的情況等下，源極及汲極的功能有時相互調換。因此，在本說明書等中，源極和汲極可以相互調換。
在本說明書等中，“電連接”包括藉由“具有某種電作用的元件”連接的情況。在此，“具有某種電作用的元件”只要可以進行連接目標間的電信號的授收，就對其沒有特別的限制。例如，“具有某種電作用的元件”不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
在本說明書等中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。另外，“垂直”是指兩條直線形成的角度為80°以上且100°以下的狀態。因此也包括85°以上且95°以下的角度的狀態。
另外，在本說明書等中，可以將“膜”和“層”相互調換。例如，有時可以將“導電層”變換為“導電膜”。此 外，例如，有時可以將“絕緣膜”變換為“絕緣層”。
在本說明書等中，在沒有特別的說明的情況下，關態電流(off-state current)是指電晶體處於關閉狀態(也稱為非導通狀態、遮斷狀態)的汲極電流。在沒有特別的說明的情況下，在n通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs低於臨界電壓Vth的狀態，在p通道電晶體中，關閉狀態是指閘極與源極間的電壓Vgs高於臨界電壓Vth的狀態。例如，n通道電晶體的關態電流有時是指閘極與源極間的電壓Vgs低於臨界電壓Vth時的汲極電流。
電晶體的關態電流有時取決於Vgs。因此，“電晶體的關態電流為I以下”有時是指存在使電晶體的關態電流成為I以下的Vgs的值。電晶體的關態電流有時是指：當Vgs為預定的值時的關閉狀態；當Vgs為預定的範圍內的值時的關閉狀態；或者當Vgs為能夠獲得充分低的關態電流的值時的關閉狀態等。
作為一個例子，設想一種n通道電晶體，該n通道電晶體的臨界電壓Vth為0.5V，Vgs為0.5V時的汲極電流為1×10-9A，Vgs為0.1V時的汲極電流為1×10-13A，Vgs為-0.5V時的汲極電流為1×10-19A，Vgs為-0.8V時的汲極電流為1×10-22A。在Vgs為-0.5V時或在Vgs為-0.5V至-0.8V的範圍內，該電晶體的汲極電流為1×10-19A以下，所以有時稱該電晶體的關態電流為1×10-19A以下。由於存在使該電晶體的汲極電流成為1×10-22A以下 的Vgs，因此有時稱該電晶體的關態電流為1×10-22A以下。
在本說明書等中，有時以每通道寬度W的電流值表示具有通道寬度W的電晶體的關態電流。另外，有時以每預定的通道寬度(例如1μm)的電流值表示具有通道寬度W的電晶體的關態電流。在為後者時，關態電流的單位有時以具有電流/長度的次元的單位(例如，A/μm)表示。
電晶體的關態電流有時取決於溫度。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示在室溫、60℃、85℃、95℃或125℃下的關態電流。或者，有時表示在保證包括該電晶體的半導體裝置等的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃的範圍的溫度)下的關態電流。“電晶體的關態電流為I以下”有時是指在室溫、60℃、85℃、95℃、125℃、保證包括該電晶體的半導體裝置的可靠性的溫度下或者在包括該電晶體的半導體裝置等被使用的溫度(例如，5℃至35℃的範圍的溫度)下存在使電晶體的關態電流成為I以下的Vgs的值。
電晶體的關態電流有時取決於汲極與源極間的電壓Vds。在本說明書中，在沒有特別的說明的情況下，關態電流有時表示Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V或20V時的關態電流。或者，有時表示保證包括該電晶體的半導體裝置 等的可靠性的Vds時或者包括該電晶體的半導體裝置等所使用的Vds時的關態電流。“電晶體的關態電流為I以下”有時是指：在Vds為0.1V、0.8V、1V、1.2V、1.8V、2.5V、3V、3.3V、10V、12V、16V、20V、保證包括該電晶體的半導體裝置的可靠性的Vds或包括該電晶體的半導體裝置等被使用的Vds下存在使電晶體的關態電流成為I以下的Vgs的值。
在上述關態電流的說明中，可以將汲極換稱為源極。也就是說，關態電流有時指電晶體處於關閉狀態時流過源極的電流。
在本說明書等中，有時將關態電流記作洩漏電流。在本說明書等中，關態電流例如有時指在電晶體處於關閉狀態時流在源極與汲極間的電流。
在本說明書等中，電晶體的臨界電壓是指在電晶體中形成通道時的閘極電壓(Vg)。明確而言，電晶體的臨界電壓有時是指：在以橫軸表示閘極電壓(Vg)且以縱軸表示汲極電流(Id)的平方根，而標繪出的曲線(Vg-Id特性)中，在將具有最大傾斜度的切線外推時的直線與汲極電流(Id)的平方根為0(Id為0A)處的交叉點的閘極電壓(Vg)。或者，電晶體的臨界電壓有時是指在以L為通道長度且以W為通道寬度，Id[A]×L[μm]/W[μm]的值為1×10-9[A]時的閘極電壓(Vg)。
此外，電壓大多指某個電位與參考電位(例如，接地電位(GND)或源極電位)之間的電位差。由此，可 以將電壓換稱為電位。一般而言，電位(電壓)是相對的，根據與參考電位之差決定。因此，在記載為“接地電位”等的情況下，電位也不侷限於0V。例如，也有電路中的最低電位為“接地電位”的情況。或者，也有電路中的實質上的中間電位為“接地電位”的情況。在該情況下，以該電位為基準規定正電位及負電位。
注意，通道長度例如是指電晶體的俯視圖中的半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極(源極區域或源極電極)和汲極(汲極區域或汲極電極)之間的距離。另外，在一個電晶體中，通道長度在所有區域中不一定為相同。也就是說，一個電晶體的通道長度有時不侷限於一個值。因此，在本說明書中，通道長度是形成通道的區域中的任一個值、最大值、最小值或平均值。
通道寬度例如是指半導體(或在電晶體處於開啟狀態時，在半導體中電流流過的部分)和閘極電極互相重疊的區域或者形成通道的區域中的源極與汲極相對的部分的長度。另外，在一個電晶體中，通道寬度在所有區域中不一定為相同。也就是說，一個電晶體的通道寬度有時不侷限於一個值。因此，在本說明書中，通道寬度是形成通道的區域中的任一個值、最大值、最小值或平均值。
另外，根據電晶體的結構，有時形成通道的區域中的實際上的通道寬度(下面稱為實效通道寬度)和電 晶體的俯視圖所示的通道寬度(下面稱為外觀上的通道寬度)不同。例如，在具有立體結構的電晶體中，有時因為實效通道寬度大於電晶體的俯視圖所示的外觀上的通道寬度，所以不能忽略其影響。例如，在具有微型且立體的結構的電晶體中，有時形成在半導體的側面的通道區域的比率大。在此情況下，形成通道的實際上的實效通道寬度大於俯視圖所示的外觀上的通道寬度。
在具有立體結構的電晶體中，有時難以藉由實測估計實效通道寬度。例如，為了根據設計值估計實效通道寬度，需要預先知道半導體的形狀的假定。因此，當半導體的形狀不清楚時，難以正確地測量實效通道寬度。
因此，在本說明書中，有時將在電晶體的俯視圖中半導體和閘極電極互相重疊的區域中的源極與汲極相對的部分的長度，亦即外觀上的通道寬度稱為“圍繞通道寬度(SCW：Surrounded Channel Width)”。此外，在本說明書中，在簡單地描述為“通道寬度”時，有時是指圍繞通道寬度或外觀上的通道寬度。或者，在本說明書中，在簡單地描述為“通道寬度”時，有時是指實效通道寬度。注意，藉由對剖面TEM影像等進行分析等，可以決定通道長度、通道寬度、實效通道寬度、外觀上的通道寬度、圍繞通道寬度等的值。
另外，在藉由計算求得電晶體的場效移動率或每個通道寬度的電流值等時，有時使用圍繞通道寬度來計算。在此情況下，該值有時與使用實效通道寬度計算的 值不同。
注意，在本說明書等中，例如在導電性充分低時，有時即便在表示為“半導體”時也具有“絕緣體”的特性。此外，“半導體”與“絕緣體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書等所記載的“半導體”換稱為“絕緣體”。同樣地，有時可以將本說明書等所記載的“絕緣體”換稱為“半導體”。或者，有時可以將本說明書等所記載的“絕緣體”換稱為“半絕緣體”。
另外，在本說明書等中，例如在導電性充分高時，有時即便在表示為“半導體”時也具有“導電體”的特性。此外，“半導體”和“導電體”的境界不清楚，因此有時不能精確地區別。由此，有時可以將本說明書所記載的“半導體”換稱為“導電體”。同樣地，有時可以將本說明書所記載的“導電體”換稱為“半導體”。
注意，在本說明書等中，半導體的雜質是指構成半導體膜的主要成分之外的元素。例如，濃度低於0.1atomic%的元素是雜質。當包含雜質時，例如，有可能在半導體中形成DOS(Density of State：態密度)，載子移動率有可能降低或結晶性有可能降低。在半導體包含氧化物半導體時，作為改變半導體特性的雜質，例如有第1族元素、第2族元素、第13族元素、第14族元素、第15族元素或主要成分之外的過渡金屬等，尤其是，有氫(包含於水中)、鋰、鈉、矽、硼、磷、碳、氮等。在是氧化物半導體的情況下，有時例如由於氫等雜質的混入導致氧 缺陷的產生。此外，當半導體是矽時，作為改變半導體特性的雜質，例如有氧、除氫之外的第1族元素、第2族元素、第13族元素、第15族元素等。
在本說明書等中，當簡單地記載為氧化物時，可以換稱為金屬氧化物、氧化物半導體、氧化物絕緣體或氧化物導電體。
〈1-1.金屬氧化物膜的結構〉
本發明的一個實施方式是包括兩種結晶部的金屬氧化物膜。結晶部之一種(也稱為第一結晶部)是在膜厚度方向(也稱為與膜面方向、被形成膜的表面或膜表面垂直的方向)上具有配向性的結晶部，亦即具有c軸配向性的結晶部。結晶部之另一種(也稱為第二結晶部)是沒有c軸配向性而在各種方向上配向的結晶部。在本發明的一個實施方式的金屬氧化物膜中，這種兩種結晶部混在一起。
注意，以下，為了簡單起見，將具有c軸配向性的結晶部和沒有c軸配向性的結晶部分別稱為第一結晶部和第二結晶部進行說明，但是，有時這些結晶部的結晶性和結晶的大小等沒有特別的差異而不能區別。就是說，在本發明的一個實施方式的金屬氧化物膜中，有時可以無區別地描述這些結晶部。
例如，本發明的一個實施方式的金屬氧化物膜包括多個結晶部，存在於膜中的結晶部中的至少一個具 有c軸配向性，即可。存在於膜中的結晶部中的沒有c軸配向性的結晶部的存在比例也可以比具有c軸配向性的結晶部高。例如，當利用穿透式電子顯微鏡觀察本發明的一個實施方式的金屬氧化物膜的膜厚度方向的剖面時，觀察到多個結晶部，其中沒有c軸配向性的第二結晶部有時比具有c軸配向性的第一結晶部多。換言之，在本發明的一個實施方式的金屬氧化物膜中，沒有c軸配向性的第二結晶部的存在比例較高。
藉由使金屬氧化物膜中的沒有c軸配向性的第二結晶部的存在比例較高，發揮如下良好的效果。
當在金屬氧化物膜附近有充分的氧供應源時，沒有c軸配向性的第二結晶部有可能被用作氧的擴散路徑。因此，當在金屬氧化物膜附近有充分的氧供應源時，可以將氧經過沒有c軸配向性的第二結晶部供應到具有c軸配向性的第一結晶部。因此，可以減少金屬氧化物膜中的氧缺陷量。藉由將這種金屬氧化物膜適用於電晶體的半導體膜，可以得到高可靠性和高場效移動率。如此，不具有c軸配向性的第二結晶部被用作氧的擴散路徑，可以將氧供應到具有c軸配向性的第一結晶部，所以有時將包括具有c軸配向性的第一結晶部和不具有c軸配向性的第二結晶部的金屬氧化物膜稱為氧缺乏型金屬氧化物膜或氧缺乏型氧化物半導體膜。
在第一結晶部中，特定的結晶面在膜厚度方向上具有配向性。因此，當在大致垂直於膜的頂面的方向 上對包括第一結晶部的金屬氧化物膜進行X射線繞射(XRD：X-ray Diffraction)測量時，在指定的繞射角(2θ)處觀察到來源於該第一結晶部的繞射峰值。另一方面，即使金屬氧化物膜包括第一結晶部，也由於支撐基板所導致的X射線的散亂或背景雜訊的上升而有時觀察不到充分的繞射峰值。根據金屬氧化物膜中的第一結晶部的存在比例而繞射峰值的高度(強度)變大，這有可能用於推測金屬氧化物膜的結晶性的指標。
另外，作為金屬氧化物膜的結晶性的評價方法之一，可以舉出電子繞射法。例如，當對剖面進行電子繞射測量，觀察本發明的一個實施方式的金屬氧化物膜的電子繞射圖案時，觀察到具有起因於第一結晶部的繞射斑點的第一區域、以及具有起因於第二結晶部的繞射斑點的第二區域。
具有起因於第一結晶部的繞射斑點的第一區域來源於具有c軸配向部的結晶部。另一方面，具有起因於第二結晶部的繞射斑點的第二區域來源於沒有配向性的結晶部或在所有方向上無序地配向的結晶部。因此，有時，根據用於電子繞射的電子束徑，亦即觀察區域的面積，觀察到不同的圖案。在本說明書等中，將以1nmΦ以上且100nmΦ以下的電子束徑進行測量的電子繞射稱為奈米束電子繞射(NBED：Nano Beam Electron Diffraction)。
注意，也可以利用與NBED不同的方法評價本發明的一個實施方式的金屬氧化物膜的結晶性。作為金 屬氧化物膜的結晶性的評價方法的例子，可以舉出電子繞射、X射線繞射、中子繞射等。在電子繞射中，除了上述NBED以外，還可以適當地使用穿透式電子顯微鏡(TEM：Transmission Electron Microscopy)、掃描型電子顯微鏡(SEM：Scanning Electron Microscopy)、會聚束電子繞射(CBED：Convergent Beam Electron Diffraction)、選區電子繞射(SAED：Selected Area Electron Diffraction)等。
在NBED中，在電子束徑較大的條件(例如，25nmΦ以上且100nmΦ以下或50nmΦ以上且100nmΦ以下)下的奈米束電子繞射圖案中，觀察到環狀的圖案。該環狀的圖案有時在徑向方向上有亮度分佈。另一方面，在NBED中，在電子束徑較小的條件(例如，1nmΦ以上且10nmΦ以下)下的電子繞射圖案中，有時在上述環狀的圖案位置上觀察到分佈在圓周方向(也稱為θ方向)上的多個斑點。就是說，在電子束徑較大的條件下觀察到的環狀的圖案是由上述多個斑點的集合體形成的。
〈1-2.金屬氧化物膜的結晶性的評價〉
以下，製造其條件互不相同的三個形成有金屬氧化物膜的樣本(樣本A1至樣本A3)，對其結晶性進行評價。首先，說明樣本A1至樣本A3的製造方法。
[樣本A1]
樣本A1是在玻璃基板上形成有厚度為100nm左右的 金屬氧化物膜的樣本。該金屬氧化物膜包含銦、鎵及鋅。樣本A1的金屬氧化物膜的形成條件為如下：將基板加熱為170℃；將流量為140sccm的氬氣體和流量為60sccm的氧氣體導入濺射裝置的處理室中；將壓力設定為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。有時將相對於氣體流量整體的氧流量的比例記載為氧流量比。樣本A1的製造條件下的氧流量比為30%。
[樣本A2]
樣本A2是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A2的金屬氧化物膜的形成條件為如下：將基板加熱為130℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中。樣本A2的製造條件下的氧流量比為10%。基板溫度及氧流量比以外的條件與上述樣本A1的條件相同。
[樣本A3]
樣本A3是在玻璃基板上形成有厚度為100nm左右的金屬氧化物膜的樣本。樣本A3的金屬氧化物膜的形成條件為如下：將基板溫度設定為室溫(例如，20℃以上且30℃以下。注意，在表1中將室溫稱為R.T.)；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中。樣本A3的製造條件下的氧流量比為 10%。基板溫度和氧流量比以外的條件與上述樣本A1的條件相同。
表1示出樣本A1至樣本A3的製造條件。
接著，對上述製造的樣本A1至樣本A3的結晶性進行評價。在本實施方式中，藉由進行剖面TEM觀察、XRD測量及電子繞射，評價結晶性。
[剖面TEM觀察]
圖1A至圖3C示出樣本A1至樣本A3的剖面TEM觀察結果。注意，圖1A和圖1B是樣本A1的剖面TEM影像，圖2A和圖2B是樣本A2的剖面TEM影像，圖3A和圖3B是樣本A3的剖面TEM影像。
圖1C是樣本A1的剖面的高解析度穿透式電子顯微鏡(HR-TEM：High Resolution-TEM)影像，圖2C是樣本A2的剖面HR-TEM影像，圖3C是樣本A3的剖面HR-TEM影像。在進行剖面HR-TEM影像觀察時，可以利 用球面像差校正(Spherical Aberration Corrector)功能。尤其將利用球面像差校正功能獲取的高解析度TEM影像稱為Cs校正高解析度TEM影像。例如可以使用日本電子株式會社製造的原子解析度分析型電子顯微鏡JEM-ARM200F等觀察Cs校正高解析度TEM影像。
如圖1A至圖2C所示，在樣本A1至樣本A2中，觀察到原子在膜厚度方向上排列為層狀的結晶部。尤其是，在HR-TEM影像中，容易觀察到原子排列為層狀的結晶部。如圖3A至圖3C所示，在樣本A3中，難以觀察到原子在膜厚度方向上排列為層狀的樣子。樣本A1中的原子在膜厚度方向上排列為層狀的區域的比例似乎比樣本A2高。
[XRD測量]
接著，對各樣本的XRD測量結果進行說明。
圖4A示出樣本A1的XRD測量結果，圖5A示出樣本A2的XRD測量結果，圖6A示出樣本A3的XRD測量結果。
在XRD測量中，使用out-of-plane法之一的粉末法(也稱為θ-2θ法)。θ-2θ法是如下方法：在改變X射線的入射角的同時，使與X射線源對置地設置的檢測器的角度與入射角相同，來測量出X射線繞射強度的方法。另外，也可以使用out-of-plane法之一的GIXRD(Grazing-Incidence XRD：掠入射XRD)法(也稱為薄膜法或 Seemann-Bohlin(西曼-波林)法)，其中以從膜表面0.40°左右的角度使X射線入射，改變檢測器的角度來測量出X射線繞射強度。在圖4A、圖5A及圖6A中，縱軸以任意單位表示繞射強度，橫軸表示角度2θ。
如圖4A及圖5A所示，在樣本A1及樣本A2中，觀察到2θ=31°附近的繞射強度的峰值。另一方面，如圖6A所示，在樣本A3中，難以觀察到2θ=31°附近的繞射強度的峰值，或者2θ=31°附近的繞射強度的峰值極小或者沒有2θ=31°附近的繞射強度的峰值。
觀察到繞射強度的峰值的繞射角(2θ=31°附近)與單晶InGaZnO4的結構模型中的(009)面的繞射角一致。由於觀察到上述峰值，而可以確認到樣本A1及樣本A2具有其c軸在膜厚度方向上配向的結晶部(以下，也稱為具有c軸配向性的結晶部或第一結晶部)。另外，根據強度比較可知，樣本A1的具有c軸配向性的結晶部的存在比例比樣本A2高。關於樣本A3，根據XRD測量難以判斷是否包括具有c軸配向性的結晶部。
根據該結果可知：成膜時的基板溫度越高或成膜時的氧流量比越大，具有c軸配向性的結晶部的存在比例越高。
[電子繞射]
接著，說明對樣本A1至樣本A3進行電子繞射測量的結果。在電子繞射測量中，取得以垂直於各樣本的剖面 的方式入射電子束時的電子繞射圖案。作為電子束徑，採用1nmΦ及100nmΦ。
在電子繞射中，除了在入射的電子束徑較大的情況以外，還在樣本的厚度較大的情況下，電子繞射圖案具有縱深方向的資訊。因此，藉由減小電子束徑及樣本的縱深方向的厚度，可以得到局部區域的資訊。另一方面，在樣本的縱深方向的厚度過小的情況(例如，樣本的縱深方向的厚度為5nm以下)下，只能得到極微小的區域的資訊。因此，在結晶存在於極微小的區域時，所得到的電子繞射圖案有時與單晶的電子繞射圖案相同。當極微小的區域的分析不是目的時，較佳為將樣本的縱深方向的厚度例如設定為10nm以上且100nm以下，典型的是，設定為10nm以上且50nm以下。
圖4B和圖4C示出樣本A1的電子繞射圖案，圖5B和圖5C示出樣本A2的電子繞射圖案，圖6B和圖6C示出樣本A3的電子繞射圖案。
圖4B和圖4C、圖5B和圖5C、圖6B和圖6C所示的電子繞射圖案是為了明確起見電子繞射圖案而調整了對比度的影像資料。在圖4B和圖4C、圖5B和圖5C、圖6B和圖6C中，中央的最亮的亮點是起因於入射的電子束的，是電子繞射圖案的中心(也稱為直接斑點或透過波)。
另外，如圖4B所示，在入射的電子束徑為1nmΦ時，觀察到分佈為圓周狀的多個斑點，由此可知在 金屬氧化物膜中，多個極微小且面方位在各種方向配向的結晶部混在一起。如圖4C所示，在入射的電子束徑為100nmΦ時，可以確認到來自該多個結晶部的繞射斑點連接而其亮度被平均化，形成環狀的繞射圖案。另外，在圖4C中，觀察到其半徑互不相同的兩個環狀繞射圖案。在此，按半徑小的順序將這些繞射圖案稱為第一環、第二環。可以確認到第一環的亮度比第二環高。另外，在與第一環重疊的位置上確認到亮度高的兩個斑點(第一區域)。
該第一區域和第一環的中心之間的在徑向方向上的距離與單晶InGaZnO4的結構模型中的(009)面的繞射斑點和其中心之間的在徑向方向上的距離大致一致。第一區域是起因於c軸配向性的繞射斑點。
如圖4C所示，觀察到環狀的繞射圖案，由此可以換稱為：在金屬氧化物膜中，存在在各種方向上配向的結晶部(以下，也稱為沒有c軸配向性的結晶部或第二結晶部)。
由於兩個第一區域以相對於電子繞射圖案的中心點對稱的方式配置，並且其亮度大致相同，因此可以推測兩個第一區域具有雙重對稱性。另外，如上所述，兩個第一區域是起因於c軸配向性的繞射斑點，連接兩個第一區域與中心的直線的方向與結晶部的c軸的方向一致。因為在圖4C中，上下方向是膜厚度方向，所以可知在金屬氧化物膜中，存在其c軸在膜厚度方向上配向的結晶部。
如此，可以確認到樣本A1的金屬氧化物膜是其中具有c軸配向性的結晶部和沒有c軸配向性的結晶部混在一起的膜。
圖5B和圖5C、圖6B和圖6C所示的電子繞射圖案中的結果與圖4B和圖4C所示的電子繞射圖案大致相同。但是，關於起因於c軸配向性的兩個斑點(第一區域)的亮度，樣本A1最高，按樣本A2、樣本A3的順序降低，可知樣本A1的具有c軸配向性的結晶部的存在比例最高，按樣本A2、樣本A3的順序具有c軸配向性的結晶部的存在比例降低。
[金屬氧化物膜的結晶性的定量化方法]
接著，使用圖7A至圖9說明金屬氧化物膜的結晶性的定量化方法的一個例子。
首先，準備電子繞射圖案(參照圖7A)。
圖7A是在使用100nm的電子束徑對厚度為100nm的金屬氧化物膜進行測量時的電子繞射圖案，圖7B是對圖7A所示的電子繞射圖案進行對比調整之後的電子繞射圖案。
在圖7B中，在直接斑點的上下觀察到兩個明顯的斑點(第一區域)。這兩個斑點(第一區域)是與InGaZnO4的結構模型中的(001)面相對應的繞射斑點，亦即起因於具有c軸配向性的結晶部。另一方面，除了上述第一區域以外，在第一區域的大致同心圓上觀察到彼此重 疊的亮度較低的環狀圖案(第二區域)。該環狀的圖案是由於電子束徑為100nm而起因於沒有c軸配向性的結晶部(第二結晶部)的結構的斑點被平均化而成的。
在此，在電子繞射圖案中，以重疊的方式觀察到具有起因於具有c軸配向性的結晶部的繞射斑點的第一區域、具有起因於第二結晶部的繞射斑點的第二區域。因此，藉由取得包括第一區域的線輪廓以及包括第二區域的線輪廓並進行比較，可以進行金屬氧化物膜的結晶性的定量化。
首先，使用圖8說明包括第一區域的線輪廓以及包括第二區域的線輪廓。
圖8是在對InGaZnO4的結構模型中的(100)面照射電子束時得到的電子繞射的模擬圖案中附上區域A-A’、區域B-B’及區域C-C’的輔助線的圖。
圖8所示的區域A-A’包括經過起因於具有c軸配向性的第一結晶部的兩個繞射斑點和直接斑點的直線。圖8所示的區域B-B’及區域C-C’都包括經過沒有觀察到起因於具有c軸配向性的第一結晶部的繞射斑點的區域和直接斑點的直線。區域A-A’和區域B-B’相交時的角度或區域A-A’和區域C-C’相交時的角度為34°附近，明確而言，30°以上且38°以下，較佳為32°以上且36°以下，更佳為33°以上且35°以下，即可。
按照金屬氧化物膜的結構，線輪廓呈現圖9所示的趨勢。圖9示出各結構的線輪廓的概念圖、相對亮 度R、以及根據電子繞射圖案可以得到的起因於c軸配向性的光譜的半寬度(FWHM：Full Width at Half Maximum(半高寬))。
圖9所示的相對亮度R是指區域A-A’中的亮度的積分強度除以區域B-B’中的亮度的積分強度或區域C-C’中的亮度的積分強度而得到的值。區域A-A’、區域B-B’及區域C-C’中的亮度的積分強度是指除去出現在中央位置的直接斑點以及起因於該直接斑點的背景雜訊得到的值。
藉由計算出相對亮度R，可以定量地規定c軸配向性的強度。例如，如圖9所示，在單晶金屬氧化物膜中，區域A-A’的起因於具有c軸配向性的第一結晶部的繞射斑點的峰值強度大，在區域B-B’及區域C-C’中觀察不到起因於具有c軸配向性的第一結晶部的繞射斑點，因此，相對亮度R極高，為大於1。另外，關於相對亮度R，單晶的金屬氧化物的相對亮度最高，按只有CAAC(後面將說明CAAC的詳細)、CAAC+nanocrystal、nanocrystal金屬氧化物膜、amorphous金屬氧化物膜的順序降低。尤其是，沒有特定的配向性的nanocrystal金屬氧化物膜及amorphous金屬氧化物膜的相對亮度R為1。
在結晶的週期性較高的結構中，起因於具有c軸配向性的第一結晶部的光譜強度變大，且該光譜的半寬度也變小。因此，單晶金屬氧化物膜半寬度最小，按只有CAAC、CAAC+nanocrystal、nanocrystal金屬氧化物膜的 順序半寬度增大，amorphous金屬氧化物膜的半寬度非常大，所以具有被稱為光暈的分佈。
[利用線輪廓的分析]
如上所述，第一區域的亮度的積分強度與第二區域的亮度的積分強度之間的強度比是對具有配向性的結晶部的存在比例的推測來說是重要的資訊。
於是，利用線輪廓對上述樣本A1至樣本A3的電子繞射圖案進行分析。
圖10A1、圖10A2示出利用線輪廓的樣本A1分析結果，圖10B1、圖10B2示出利用線輪廓的樣本A2分析結果，圖11A1、圖11A2示出利用線輪廓的樣本A3分析結果。
圖10A1是對圖4C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖10B1是對圖5C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案，圖11A1是對圖6C所示的電子繞射圖案附上區域A-A’、區域B-B’及區域C-C’的電子繞射圖案。
可以以出現在電子繞射圖案的中心位置的直接斑點的亮度進行正規化來求得區域A-A’、區域B-B’及區域C-C’。另外，由此可以進行各樣本的相對比較。
另外，當算出亮度分佈時，藉由減去起因於來自樣本的非彈性散射等的亮度成分作為背景雜訊，可以 進行準確度更高的比較。在此，起因於非彈性散射的亮度成分呈現在徑向方向上極寬的分佈，因此也可以以直線近似算出背景雜訊的亮度。例如，可以減去位於沿著目標的峰值的兩側的曲線劃的直線的低亮度一側的區域作為背景雜訊。
在此，根據利用上述方法減去背景雜訊的資料計算出區域A-A’、區域B-B’及區域C-C’中的亮度的積分強度。並且，求得區域A-A’的亮度的積分強度除以區域B-B’的亮度的積分強度或區域C-C’的亮度的積分強度的值，作為相對亮度R。
圖12示出樣本A1至樣本A3的相對亮度R。在圖12中，利用圖10A2、圖10B2、圖11A2所示的亮度分佈中的位於直接斑點之左右的峰值，求得區域A-A’的亮度的積分強度除以區域B-B’的亮度的積分強度的值、以及區域A-A’的亮度的積分強度除以區域C-C’的亮度的積分強度的值。
如圖12所示，樣本A1至樣本A3的相對亮度R為如下。
●樣本A1的相對亮度R=25.00
●樣本A2的相對亮度R=3.04
●樣本A3的相對亮度R=1.05
注意，上述相對亮度R是4個位置上的亮度的平均值。如此，樣本A1的相對亮度R最高，按樣本A2、樣本A3的順序相對亮度R降低。
在將本發明的一個實施方式的金屬氧化物膜用於電晶體的被形成通道的半導體膜時，較佳為使用其相對亮度R大於1且為40以下、較佳為大於1且為10以下、更佳為大於1且為3以下的金屬氧化物膜。藉由將這種金屬氧化物膜用於半導體膜，可以同時實現電特性高的穩定性以及閘極電壓較低的區域中的高場效移動率。
〈1-3.結晶部的存在比例〉
藉由分析剖面TEM影像，可以估計出金屬氧化物膜中的結晶部的存在比例。
首先，說明影像分析的方法。作為影像分析的方法，對以高解析度攝像的TEM影像進行二維快速傳立葉變換(FFT：Fast Fourier Transform)處理而得到FFT影像。對所得到的FFT影像以殘留具有週期性的範圍並除去其他範圍的方式進行遮罩處理。然後，對進行了遮罩處理的FFT影像進行二維傅立葉逆變換(IFFT：Inverse Fast Fourier Transform)處理而取得FFT濾波影像。
由此，可以得到僅抽出結晶部的實空間影像。在此，根據殘留的影像的面積的比例可以估計出結晶部的存在比例。另外，藉由從用於計算的區域的面積(也稱為原來的影像的面積)減去殘留的影像的面積，可以估計出結晶部以外的部分的存在比例。
圖13A示出樣本A1的剖面TEM影像，圖13B示出在對樣本A1的剖面TEM影像進行影像分析之後 得到的影像。圖14A示出樣本A2的剖面TEM影像，圖14B示出在對樣本A2的剖面TEM影像進行影像分析之後得到的影像。圖15A示出樣本A3的剖面TEM影像，圖15B示出在對樣本A3的剖面TEM影像進行影像分析之後得到的影像。
在影像分析後得到的影像中，金屬氧化物膜中的表示為白色的區域對應於包括具有配向性的結晶部的區域，表示為黑色的區域對應於包括沒有配向性的結晶部或在各種方向上配向的結晶部的區域。
根據圖13B所示的結果，樣本A1中的除包括具有配向性的結晶部的區域以外的面積的比例為43.1%左右。根據圖14B所示的結果，樣本A2中的除包括具有配向性的結晶部的區域以外的部分的比例為61.7%左右。根據圖15B所示的結果，樣本A3中的除包括具有配向性的結晶部的區域以外的部分的比例為89.5%左右。
當這樣估計出的金屬氧化物膜中的除具有配向性的結晶部以外的部分的比例為5%以上且低於40%時，其金屬氧化物膜是具有極高的結晶性的膜，不容易形成氧缺陷，其電特性非常穩定，所以是較佳的。另一方面，當金屬氧化物膜中的除具有配向性的結晶部以外的部分的比例為40%以上且低於100%，較佳為60%以上且90%以下時，在該金屬氧化物膜中，具有配向性的結晶部和沒有配向性的結晶部以適當的比例混在一起，所以可以同時實現電特性的穩定化和高移動率化。
在此，可以將在剖面TEM影像或根據剖面TEM影像的影像分析等明顯地確認的結晶部以外的區域稱為Lateral Growth Buffer Region(LGBR)。
〈1-4.向金屬氧化物膜的氧擴散〉
以下，對評價向金屬氧化物膜的氧的擴散的容易性的結果進行說明。
在此，製造以下的三個樣本(樣本B1至樣本B3)。
[樣本B1]
首先，利用與上述樣本A1相同的方法在玻璃基板上形成厚度為50nm左右的金屬氧化物膜。接著，利用電漿CVD法在金屬氧化物膜上層疊形成厚度為30nm左右的氧氮化矽膜、厚度為100nm左右的氧氮化矽膜、厚度為20nm左右的氧氮化矽膜。注意，在以下的說明中，有時將金屬氧化物膜和氧氮化矽膜分別記載為OS和GI。
接著，在氮氣氛圍下，以350℃進行加熱處理1小時。
接著，利用濺射法形成厚度為5nm的In-Sn-Si氧化物膜。
接著，對氧氮化矽膜進行氧添加處理。在如下條件下進行氧添加處理：使用灰化裝置；基板溫度為40℃；將流量為150sccm的氧氣體(16O)和流量為100sccm 的氧氣體(18O)導入處理室內；將壓力設定為15Pa；以及以對基板一側施加偏壓的方式對設置於灰化裝置內的平行板電極之間供應4500W的RF功率600秒。因為氧氮化矽膜以主要成分的水準包含氧氣體(16O)，所以為了準確地測量出由於氧添加處理添加的氧量，利用氧氣體(18O)。
接著，利用電漿CVD法形成厚度為100nm左右的氮化矽膜。
[樣本B2]
樣本B2是以其金屬氧化物膜的成膜條件與樣本B1不同的方式製造的樣本。在樣本B2中，利用以與上述樣本A2相同的方法形成厚度為50nm左右的金屬氧化物膜。
[樣本B3]
樣本B3是以其金屬氧化物膜的成膜條件與樣本B1不同的方式製造的樣本。在樣本B3中，利用以與上述樣本A3相同的方法形成厚度為50nm左右的金屬氧化物膜。
藉由以上的製程，製造樣本B1至樣本B3。
[SIMS分析]
利用SIMS(Secondary Ion Mass Spectrometry)分析測量出樣本B1至樣本B3的18O濃度。在SIMS分析中，採 用如下三個條件：對上述製造的樣本B1至樣本B3不進行加熱的條件；在氮氣氛圍下，以350℃對樣本B1至樣本B3進行加熱處理1小時的條件；以及在氮氣氛圍下，以450℃對樣本B1至樣本B3進行加熱處理1小時的條件。
圖16A至圖16C示出SIMS測量結果。圖16A至圖16C示出包括GI及OS的區域的分析結果。圖16A至圖16C示出從基板一側(也稱為SSDP(Substrate Side Depth Profile)-SIMS)進行分析的結果。
在圖16A至圖16C中，灰色虛線是不進行加熱處理的條件的分佈，黑色虛線是進行350℃的加熱處理的條件的分佈，黑色實線是進行450℃的加熱處理的條件的分佈。
在樣本B1至樣本B3的每一個中，可以確認到18O擴散到GI中且18O擴散到OS中。另外，可以確認到：在樣本B3中的18O擴散位置最深，按樣本B2、樣本B1的順序18O擴散的位置從深到淺。另外，可以確認到：藉由進行350℃及450℃的加熱處理，18O擴散到更深的位置上。
根據以上的結果可以確認到：其中具有配向性的結晶部和沒有配向性的結晶部混在一起且具有配向性的結晶部的存在比例低的金屬氧化物膜是氧容易透過的膜，換言之，氧容易擴散的膜。另外，可以確認到：藉由進行350℃或450℃的加熱處理，GI膜中的氧擴散到OS 中。
以上的結果表示：具有配向性的結晶部的存在比例(密度)越高，在厚度方向上氧越不容易擴散，並且該密度越低在厚度方向上氧越容易擴散。關於金屬氧化物膜中的氧的擴散容易性，可以進行如下的考察。
在其中具有配向性的結晶部和沒有配向性的極微小的結晶部混在一起的金屬氧化物膜中，在剖面觀察影像中可以明顯地確認的結晶部以外的區域(LGBR)會成為氧容易擴散的區域，亦即成為氧的擴散路徑。因此，可認為：在金屬氧化物膜附近具有充分的氧供應源的情況下，氧經過LGBR容易擴散到具有配向性的結晶部，因此可以減少膜中的氧缺陷量。
例如，藉由以與金屬氧化物膜接觸的方式設置容易釋放氧的氧化膜並進行加熱處理，從該氧化膜釋放的氧由於LGBR而在金屬氧化物膜的厚度方向上擴散。並且，氧有可能經過LGBR從橫方向擴散到具有配向性的結晶部。由此，充分的氧擴散到金屬氧化物膜中的具有配向性的結晶部以及除此之外的區域，而可以有效地減少膜中的氧缺陷。
另外，例如，在作為金屬氧化物膜使用包含In、M(M為Al、Ga、Y或Sn)及Zn的氧化物膜的情況下，活性氧(原子狀氧)鍵合於具有配向性的結晶部的側面。並且，In、M或Zn等金屬鍵合於所鍵合的活性氧。可以認為：如此，藉由活性氧與In、M或Zn等金屬反復 鍵合，從具有配向性的結晶部的側面在橫向方向上進行固相生長。可以將這種具有配向性的結晶部的橫向生長稱為自組裝。
例如，在金屬氧化物膜中存在不與金屬原子鍵合的氫原子的情況下，有時該氫原子和氧原子鍵合，形成OH並被固定化。於是，以低溫進行成膜來形成一定量(例如，1×1017cm-3左右)的氫原子被金屬氧化物膜中的氧缺陷(Vo)捕獲的狀態(也稱為VoH)，由此抑制OH的形成。另外，因為VoH產生載子，所以處於一定量的載子存在於金屬氧化物膜中的狀態。由此，可以形成載子密度得到提高的金屬氧化物膜。在成膜時，氧缺陷也同時形成，但是，如上所述，經過LGBR導入氧可以減少上述氧缺陷。藉由這樣的方法，可以形成載子密度較高且氧缺陷充分減少了的金屬氧化物膜。
另外，因為具有配向性的結晶部以外的區域在成膜時構成沒有配向性的極微小的結晶部，所以在金屬氧化物膜中觀察不到明顯的晶界。該極微小的結晶部位於具有配向性的多個結晶部之間。該極微小的結晶部由於成膜時的熱而在橫方向上生成，由此與相鄰的具有配向性的結晶部鍵合。該極微小的結晶部還被用作產生載子的區域。由此可認為：藉由將具有這樣結構的金屬氧化物膜適用於電晶體，可以顯著地提高電晶體的場效移動率。
可知，藉由在溫度低且氧流量低的條件下形成金屬氧化物膜，氧透過性得到提高。由此，例如估計： 在電晶體的製程中，由於氧擴散量增多，因此金屬氧化物膜中及金屬氧化物膜與絕緣膜的介面的氧缺陷等缺陷得到降低。並且可知，這種效果有助於缺陷能階密度的降低，由此電晶體的通態電流顯著增大。
如此，可以將通態電流大的電晶體適當地用於能夠高速進行容量的充放電的開關。典型地，可以將其適當地用於解多工器電路等。
另外，較佳的是，在形成金屬氧化物膜，在其上形成氧化矽膜等氧化物絕緣膜之後，在氧氣氛圍下進行電漿處理。由於這樣的處理，除了可以對膜中供應氧以外，還可以降低氫濃度。例如，在電漿處理中，有時殘留在處理室內的氟也同時摻雜到金屬氧化物膜中。該氟以帶負電荷的氟原子的狀態存在，由於庫侖力而與帶正電荷的氫原子鍵合，形成HF。在該電漿處理中，HF釋放到金屬氧化物膜的外部，其結果是，可以降低金屬氧化物膜中的氫濃度。另外，在電漿處理中，有時氧原子和氫鍵合成H2O而釋放到膜的外部。
另外，考慮在金屬氧化物膜上層疊氧化矽膜(或氧氮化矽膜)的結構。氧化矽膜中的氟有可能與膜中的氫鍵合併以電中性的HF的狀態存在，因此不影響到金屬氧化物膜的電特性。有時產生Si-F鍵合，這也是電中性的。氧化矽膜中的HF被認為不影響到氧的擴散。
可認為：由於以上的機制而減少金屬氧化物膜中的氧缺陷，且減少膜中的不與金屬原子鍵合的氫，因 此可以提高可靠性。另外，可以認為在金屬氧化物膜的載子濃度為一定程度以上時，電特性得到提高。
〈1-5.使用電晶體特性的淺缺陷能階的評價〉
以下，說明製造包含上述樣本A1至樣本A3的金屬氧化物膜的電晶體，對其缺陷能階密度進行測量的結果。
在此，製造其半導體膜的形成條件互不相同的兩組樣本C1至樣本C3。樣本C1至樣本C3是通道長度L為6μm，通道寬度W為50μm的電晶體。
[電晶體的製造]
首先，使用濺射裝置在玻璃基板上形成厚度為10nm的鈦膜和厚度為100nm的銅膜。接著，利用光微影法對該導電膜進行加工。
接著，在基板及導電膜上層疊形成四個絕緣膜。在真空中，利用電漿增強化學氣相沉積(PECVD)裝置，連續地形成絕緣膜。作為絕緣膜從底部依次使用厚度為50nm的氮化矽膜、厚度為300nm的氮化矽膜、厚度為50nm的氮化矽膜、厚度為50nm的氧氮化矽膜。
接著，在絕緣膜上形成氧化物半導體膜，將該氧化物半導體膜加工為島狀，由此形成半導體層。作為氧化物半導體膜，形成厚度為40nm的氧化物半導體膜。
在樣本C1中，用於氧化物半導體膜的金屬氧化物膜的形成條件與樣本A1相同。就是說，形成條件為 如下：基板溫度為170℃；將流量為140sccm的氬氣體和流量為60sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。氧流量比為30%。厚度為40nm左右。
在樣本C2中，用於氧化物半導體膜的金屬氧化物膜的形成條件與樣本A2相同。就是說，形成條件為如下：基板溫度為130℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。氧流量比為10%。厚度為40nm左右。
在樣本C3中，用於氧化物半導體膜的金屬氧化物膜的形成條件與樣本A3相同。就是說，形成條件為如下：基板溫度為室溫(R.T.)；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。氧流量比為10%。厚度為40nm左右。
接著，在絕緣膜及半導體層上形成絕緣膜。作為絕緣膜，利用PECVD設備形成厚度為150nm的氧氮化矽膜。
接著，進行加熱處理。作為該加熱處理，在氮和氧的混合氣體氛圍下以350℃進行1小時的加熱處 理。
接著，在絕緣膜的所希望的區域中形成開口部。作為開口部的形成方法，使用乾蝕刻法。
接著，以覆蓋開口部的方式在絕緣膜上形成導電膜，對該導電膜進行加工，由此形成島狀導電膜。在形成島狀導電膜之後，連續地對與導電膜的下側接觸的絕緣膜進行加工，由此形成島狀絕緣膜。
作為導電膜，依次形成厚度為10nm的氧化物半導體膜、厚度為50nm的氮化鈦膜、厚度為100nm的銅膜。氧化物半導體膜的形成條件為如下：基板溫度為170℃；將流量為200sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。利用濺射裝置形成氮化鈦膜和銅膜。
接著，從氧化物半導體膜、絕緣膜及導電膜上進行電漿處理。使用PECVD設備，在基板溫度為220℃且氬氣體和氮氣體的混合氛圍下進行電漿處理。
接著，在氧化物半導體膜、絕緣膜及導電膜上形成絕緣膜。作為絕緣膜，利用PECVD設備層疊形成厚度為100nm的氮化矽膜及厚度為300nm的氧氮化矽膜。
接著，在形成的絕緣膜上形成遮罩，使用該遮罩在絕緣膜中形成開口部。
接著，以填充開口部的方式形成導電膜，將 該導電膜加工為島狀，由此形成將成為源極電極及汲極電極的導電膜。作為該導電膜，利用濺射裝置形成厚度為10nm的鈦膜和厚度為100nm的銅膜。
接著，在絕緣膜及導電膜上形成絕緣膜。作為絕緣膜，使用厚度為1.5μm的丙烯酸類感光樹脂膜。
藉由上述步驟，製造樣本C1至樣本C3。
[淺缺陷能階密度的評價方法]
還可以根據將金屬氧化物膜用作半導體膜的電晶體的電特性估計出金屬氧化物的淺缺陷能階(以下，也記載為sDOS)。以下，說明：評價電晶體的介面態密度，且在考慮該介面態密度和被介面能階捕獲的電子數Ntrap的情況下預測出次臨限漏電流的方法。
例如，藉由比較電晶體的汲極電流-閘極電壓(Id-Vg)特性的實測值與汲極電流-閘極電壓(Id-Vg)特性的計算值，可以評價被介面能階捕獲的電子數Ntrap。
圖17示出源極電壓Vs=0V，汲極電壓Vd=0.1V時的藉由計算得到的理想Id-Vg特性、以及電晶體的實測的Id-Vg特性。在電晶體的測量結果中，只標繪出容易測量出汲極電流Id的1×10-13A以上的值。
與藉由計算得到的理想的Id-Vg特性相比，實際測量的Id-Vg特性的相對於閘極電壓Vg的汲極電流Id的變化緩慢。這是因為電子被位於導帶底的能量(記載為Ec)附近的淺缺陷能階捕獲。在此，藉由使用費米分佈 函數考慮被淺介面能階捕獲的(每單位面積或每單位能量的)電子數Ntrap，可以更嚴格地估計出介面態密度Nit。
首先，對使用圖18所示的示意性的Id-Vg特性評價被介面陷阱能階捕獲的電子數Ntrap的方法進行說明。虛線示出藉由計算得到的沒有陷阱能階的理想的Id-Vg特性。將虛線中的汲極電流從Id1變為Id2時的閘極電壓Vg的變化稱為△Vid。另外，實線示出實測的Id-Vg特性。將實線中的汲極電流從Id1變為Id2時的閘極電壓Vg的變化稱為△Vex。將在汲極電流為Id1及Id2時要觀察的介面的電位分別稱為Φit1、Φit2，將該變化量稱為△Φit。
在圖18中，實測值的傾斜度比計算值小，由此可知△Vex常比△Vid大。此時，△Vex與△Vid之間的差異表示在淺介面能階中捕獲電子時需要的電位差。因此，可以以下述公式1表示被捕獲的電子所引起的電荷的變化量△Qtrap。
[公式1]△Q trap =-C tg (△V ex -△V id )…(1)
Ctg表示每面積的絕緣體和半導體的合成電容。可以使用被捕獲的(每單位面積或每單位能量的)電子數Ntrap以公式(2)表示△Qtrap。此外，q表示基本電荷。
藉由聯立公式(1)與公式(2)，可以得到公式(3)。
接著，藉由取公式(3)的極限△Φit→0，可以得到公式(4)。
就是說，可以藉由使用理想的Id-Vg特性、實測的Id-Vg特性及公式(4)，可以估計出在介面被捕獲的電子數Ntrap。注意，可以藉由使用上述計算，求得汲極電流與介面處的電位的關係。
可以以公式(5)表示每單位面積和單位能量的電子數Ntrap與介面態密度Nit之間的關係。
在此，f(E)表示費米分佈函數。藉由由公式(5)擬合從公式(4)得到的Ntrap，決定Nit。藉由使用設定該Nit的元件模擬器計算得到包括Id<0.1pA的傳輸特性。
接著，在圖19中，以白色圓圈示出將公式(4)適用於圖17所示的實測的Id-Vg特性，抽取Ntrap的結果。在此，圖19中的縱軸表示離半導體導帶底Ec的費米能階Ef。從虛線可知，Ec的正下位置為極大值。當作為公式(5)中的Nit假設公式(6)中的尾端分佈時，如圖19的虛線那樣，可以以非常高的準確度擬合Ntrap，作為擬合參考值得到導帶端的缺阱密度Nta=1.67×1013cm-2/eV、以及特性衰減能量Wta=0.105eV。
接著，圖20A和圖20B示出藉由將所得到的介面能階的擬合曲線回饋到使用元件模擬器的計算來倒算Id-Vg特性的結果。圖20A示出藉由在汲極電壓Vd為0.1V及1.8V時的計算得到的Id-Vg特性、以及在汲極電壓Vd為0.1V及1.8V時的電晶體的實測Id-Vg特性。圖 20B是以圖20A的汲極電流Id為對數的圖表。
藉由計算得到的曲線與實測值的圖示大致一致，由此可知計算值和測量值具有高再現值。由此可知，作為計算出淺缺陷能階密度的方法，上述方法是充分妥當的。
[淺缺陷能階密度的評價結果]
接著，根據上述方法比較測量出的電特性與理想的計算值，測量出兩組樣本C1至樣本C3的淺缺陷能階密度。
圖21示出計算出兩組樣本C1至樣本C3的淺缺陷能階密度的平均值的結果。在樣本C1至樣本C3的任何樣本中，淺缺陷能階密度的峰值都小於2.5×1012cm-2eV-1，可知這些樣本是淺缺陷能階密度極低的樣本。金屬氧化物膜中的淺缺陷能階密度的峰值小於2.5×1012cm-2eV-1，較佳為小於1.75×1012cm-2eV-1，更佳為小於1.5×1012cm-2eV-1，進一步較佳為小於7.5×1011cm-2eV-1。
由此可知，樣本C1至樣本C3是形成有缺陷能階密度低的金屬氧化物膜的電晶體。這有可能是因為：藉由採用在低溫且低氧流量的條件下形成的金屬氧化物膜，氧透過性得到提高，而電晶體的製程中擴散的氧量增大，因此金屬氧化物膜中、金屬氧化物膜與絕緣膜的介面的氧缺陷等缺陷得到降低。
〈1-6.利用CPM的金屬氧化物膜中的深缺陷能階的評價〉
以下，利用恆定光電流法(CPM：Constant Photocurrent Method)評價金屬氧化物膜中的深缺陷能階(以下，也記載為dDOS)。
CPM測量是如下方法：在各波長中，在對設置於樣本中的兩個電極之間施加電壓的狀態下以使光電流值固定的方式調整照射到端子間的樣本面的光量且根據照射光量導出吸收係數的方法。在CPM測量中，當樣本有缺陷時，對應於存在缺陷的能階的能量(根據波長換算出)的吸收係數增加。藉由用定數乘以該吸收係數的增加值，能夠導出樣本的dDOS。
藉由從利用CPM測量得到的吸收係數的曲線去除起因於帶尾的被稱為耳巴赫帶尾(Urbach tail)的吸收係數，可以利用下述公式算出起因於缺陷能階的吸收係數。在此，α(E)表示各能量的吸收係數，αu表示耳巴赫帶尾引起的吸收係數。
[CPM評價用樣本的製造]
以下，製造三個樣本(樣本D1至樣本D3)進行CPM 評價。
首先，在玻璃基板上形成金屬氧化物膜。在樣本D1中，利用與上述樣本A1相同的方法形成厚度為100nm左右的金屬氧化物膜。在樣本D2中，利用與上述樣本A2相同的方法形成厚度為100nm左右的金屬氧化物膜。在樣本D3中，利用與上述樣本A3相同的方法形成厚度為100nm左右的金屬氧化物膜。
接著，利用電漿CVD法在金屬氧化物膜上層疊形成厚度為30nm左右的氧氮化矽膜、厚度為100nm左右的氧氮化矽膜、厚度為20nm左右的氧氮化矽膜。
然後，在氮氣氛圍下，以350℃進行加熱處理1小時。
接著，形成厚度為100nm的氧化物半導體膜。作為該氧化物半導體膜採用兩層的疊層結構。在如下條件下形成厚度為10nm的第一層的氧化物半導體膜：基板溫度為170℃；將流量為200sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。在如下條件下形成厚度為90nm的第二層的氧化物半導體膜：基板溫度為170℃；將流量為180sccm的氬氣體和流量為20sccm的氧氣體導入濺射裝置的處理室中；壓力為0.6Pa；對包含銦、鎵和鋅的金屬氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])施加2.5kW的交流電力。
然後，在氮和氧的混合氣體氛圍下以350℃進行1小時的加熱處理。
然後，利用濕蝕刻法蝕刻並去除氧化物半導體膜。
接著，形成氧氮化矽膜。在如下條件下利用電漿CVD法形成氧氮化矽膜：作為沉積氣體使用流量為160sccm的SiH4和流量為4000sccm的N2O的混合氣體；壓力為200Pa；功率為1500W；基板溫度為220℃。氧氮化矽膜的厚度為400nm左右。
接著，利用光微影法在氧氮化矽膜中形成開口部。
接著，利用濺射法形成厚度為50nm左右的Ti膜、厚度為400nm左右的Al膜和厚度為100nm左右的Ti膜的疊層膜。然後，利用光微影法對疊層膜進行加工來形成電極。
然後，在氮氣氛圍下，以250℃進行加熱處理1小時。
藉由以上的製程，製造樣本D1至樣本D3。
[CPM評價結果]
圖22示出樣本D1的CPM測量結果，圖23示出樣本D2的CPM測量結果，圖24示出樣本D3的CPM測量結果。在圖22、圖23及圖24中，縱軸表示吸收係數，橫軸表示光能。圖22、圖23和圖24所示的黑色實線表示 各樣本的吸收係數的曲線，虛線表示切線，灰色實線表示在光學上測量出的吸收係數。
根據圖22估計出的樣本D1的耳巴赫帶尾值為68.70meV，從吸收係數的曲線除去起因於耳巴赫帶尾的吸收係數而得到的吸收係數，亦即起因於深缺陷能階的吸收係數的值為1.21×10-3cm-1。根據圖23估計出的樣本D2的耳巴赫帶尾值為64.46meV，起因於深缺陷能階的吸收係數的值為1.36×10-3cm-1。根據圖24估計出的樣本D3的耳巴赫帶尾值為65.83meV，起因於深缺陷能階的吸收係數的值為1.04×10-3cm-1。
根據以上的結果可知，用於樣本D1至樣本D3的金屬氧化物膜的深缺陷能階之間沒有明顯的差異。樣本D1至樣本D3的深缺陷能階之間沒有明顯的差異的主要原因有可能是因為：以與金屬氧化物膜接觸的方式形成氧化物絕緣膜，從該氧化物絕緣膜對金屬氧化物膜供應充分的氧，因此金屬氧化物膜中的氧缺陷被填補。
〈1-7.金屬氧化物膜的形成方法〉
以下，對本發明的一個實施方式的金屬氧化物膜的形成方法進行說明。
在包含氧的氛圍下，利用濺射法可以形成本發明的一個實施方式的金屬氧化物膜。
成膜時的基板溫度較佳為室溫以上且150℃以下，更佳為50℃以上且150℃以下，進一步較佳為100℃ 以上且150℃以下，典型地較佳為130℃。藉由將基板溫度設定為上述範圍，可以控制具有配向性的結晶部和沒有配向性的結晶部之間的存在比例。
成膜時的氧的流量比(氧分壓)較佳為0%以上且低於50%，更佳為0%以上且30%以下，進一步較佳為0%以上且20%以下，還較佳為0%以上且15%以下，典型地較佳為10%。藉由降低氧流量，在膜中可以包含更多的沒有配向性的結晶部。
因此，藉由將成膜時的基板溫度和成膜時的氧流量設定為上述範圍，可以得到其中具有配向性的結晶部和沒有配向性的結晶部混在一起的金屬氧化物膜。藉由將基板溫度和氧流量設定為上述範圍，可以控制具有配向性的結晶部和沒有配向性的結晶部的存在比例。
可以用於金屬氧化物膜的形成的氧化物靶材不侷限於In-Ga-Zn類氧化物，例如可以使用In-M-Zn類氧化物(M是Al、Ga、Y或Sn)。
當使用包含具有多個晶粒的多晶氧化物的濺射靶材形成具有結晶部的金屬氧化物膜時，與使用不包含多晶氧化物的濺射靶材的情況相比，更容易得到具有結晶性的金屬氧化物膜。
以下，參照圖25A至圖25D說明關於金屬氧化物膜的形成機制的一個考察。當濺射靶材具有多個晶粒，該晶粒具有層狀結構，在該晶粒中存在容易劈開的介面時，藉由使離子碰撞到該濺射靶材，有時晶粒劈開。例 如，如後面說明的圖27所示，濺射靶材具有包含In、M(M為Al、Ga、Y或Sn)及Zn且在c軸方向上配向的層狀結構。另外，該晶粒為平板狀或顆粒狀的簇，也可以將其稱為奈米團簇或顆粒。
在此，如圖25A所示，從靶材劈開的奈米團簇20為平板狀，因此容易以其平面一側朝向基板32的表面的方式沉積。另外，如後面說明的圖27所示，在具有包含In、M(M為Al、Ga、Y或Sn)及Zn且在c軸方向上配向的層狀結構的情況下，容易在圖27所示的(M，Zn)層與(M，Zn)層的介面劈開。
接著，從靶材被彈出的粒子23到達基板32的表面。粒子23具有一個原子或幾個原子的集合體。由此，可以將粒子23稱為原子狀粒子(atomic particles)。在此，在奈米團簇具有如後面說明的圖27所示的包含In、M(M為Al、Ga、Y或Sn)及Zn且在c軸方向上配向的層狀結構的情況下，與奈米團簇20的頂面相比粒子23更容易鍵合於側面。因此，粒子23以填入沒有形成奈米團簇20的區域的方式優先地附著於奈米團簇20的側面。粒子23的鍵藉由處於活性狀態，並在化學上與奈米團簇20鍵合而形成橫向生長部22(參照圖25A)。可以將上述情況表達為粒子23進入奈米團簇20與奈米團簇20之間的區域。
橫向生長部22以填入奈米團簇20與奈米團簇20之間的區域26(也可以被稱為橫向生長緩衝區域 (Lateral Growth Buffer Region：LGBR))的方式在橫向方向上生長(也被稱為橫向生長)。在此，橫向方向例如是指奈米團簇20中的與c軸垂直的方向。
在此，藉由以450℃以下，較佳為400℃以下左右的溫度對基板進行加熱處理，容易產生如下反應：粒子23附著於奈米團簇20的橫向生長部22，經過LGBR擴散的氧附著於粒子23，並且粒子23同樣地附著於橫向生長部22的反應。可以認為該反應的反復引起橫向方向的固相生長。可以將這種奈米團簇的橫向方向的生長稱為自組裝。
再者，橫向生長部22的橫向生長引起橫向生長部22彼此碰撞。以橫向生長部22彼此碰撞的部分為聯結部27而彼此相鄰的奈米團簇20連接(參照圖25B)。換言之，在區域26中形成聯結部27。可以將上述現象表達為粒子23在奈米團簇20的側面形成橫向生長部22，橫向生長部22在橫向方向進行生長，由此填入奈米團簇20之間的區域26。如此，直到填滿沒有形成奈米團簇20的區域為止持續形成橫向生長部22。
因此，當以朝向彼此不同的方向的方式形成奈米團簇20時，由於粒子23一邊橫向生長一邊填入奈米團簇20與奈米團簇20之間的間隙，所以不會形成明確的晶界。
在此，粒子23平滑地連接奈米團簇20之間(固定)，因此在聯結部27中形成與單晶和多晶都不同的 結晶結構。換言之，形成在奈米團簇20之間的聯結部27中具有應變的結晶結構。由此，例如，在聯結部27中，具有六角形的頂面形狀的結晶結構有時變形而成為五角形或七角形。
接著，另一個奈米團簇20以其平面一側朝向基板32的表面的方式形成。並且，粒子23以填入沒有形成奈米團簇20的區域的方式沉積，由此形成橫向生長部22(參照圖25C)。如此，粒子23附著於奈米團簇20的側面，橫向生長部22進行橫向生長，由此連接第二層的奈米團簇20之間(參照圖25D)。直到形成第m層(m為2以上的整數)的奈米團簇20為止持續進行成膜，而形成具有疊層體的金屬氧化物膜。
另外，可以認為：藉由對基板32進行加熱處理，在基板表面上進展奈米團簇20彼此的鍵合或重新排列，由此容易形成包括具有配向性的結晶部的金屬氧化物膜。
注意，如在本實施方式中說明，在利用濺射法形成金屬氧化物膜時可以容易控制結晶性，所以是較佳的。但是，本發明的一個實施方式的金屬氧化物膜的形成方法不侷限於此，例如可以舉出脈衝雷射沉積(PLD)法、電漿增強化學氣相沉積(PECVD)法、熱CVD(Chemical Vapor Deposition)法、ALD(Atomic Layer Deposition)法、真空蒸鍍法等。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機 金屬化學氣相沉積)法。
〈1-8.金屬氧化物膜的組成及結構〉
可以將本發明的一個實施方式的金屬氧化物膜用於電晶體等半導體裝置。以下，尤其說明具有半導體特性的金屬氧化物膜(以下，稱為氧化物半導體膜)。
首先，說明氧化物半導體膜的組成。
如上所述，氧化物半導體膜包含銦(In)、M(M表示Al、Ga、Y或Sn)、Zn(鋅)。
元素M為鋁、鎵、釔或錫，但是作為可用於元素M的元素，除了使用上述元素以外，還可以使用硼、矽、鈦、鐵、鎳、鍺、鋯、鉬、鑭、鈰、釹、鉿、鉭、鎢、鎂等。作為元素M可以組合多個上述元素。
接著，使用圖26A至圖26C說明本發明的一個實施方式的氧化物半導體膜所包含的銦、元素M及鋅的較佳的原子個數比範圍。注意，在圖26A至圖26C中，沒有記載氧的原子個數比。將氧化物半導體膜所包含的銦、元素M及鋅的原子個數比的各項分別稱為[In]、[M]及[Zn]。
在圖26A至圖26C中，虛線表示[In]：[M]：[Zn]=(1+α)：(1-α)：1的原子個數比(-1α1)的線、[In]：[M]：[Zn]=(1+α)：(1-α)：2的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：3的原子個數比的線、[In]：[M]：[Zn]=(1+α)：(1-α)：4的原子個數比的線及 [In]：[M]：[Zn]=(1+α)：(1-α)：5的原子個數比的線。
點劃線表示[In]：[M]：[Zn]=1：1：β的原子個數比的(β0)的線、[In]：[M]：[Zn]=1：2：β的原子個數比的線、[In]：[M]：[Zn]=1：3：β的原子個數比的線、[In]：[M]：[Zn]=1：4：β的原子個數比的線、[In]：[M]：[Zn]=2：1：β的原子個數比的線及[In]：[M]：[Zn]=5：1：β的原子個數比的線。
圖26A至圖26C所示的具有[In]：[M]：[Zn]=0：2：1的原子個數比或其附近值的氧化物半導體膜易具有尖晶石型結晶結構。
圖26A和圖26B示出本發明的一個實施方式的氧化物半導體膜所包含的銦、元素M及鋅的較佳的原子個數比範圍的例子。
作為一個例子，圖27示出[In]：[M]：[Zn]=1：1：1的InMZnO4的結晶結構。圖27是在從平行於b軸的方向上觀察時的InMZnO4的結晶結構。圖27所示的包含M、Zn、氧的層(以下、(M，Zn)層)中的金屬元素表示元素M或鋅。此時，元素M和鋅的比例相同。元素M和鋅可以相互置換，其排列不規則。
銦和元素M可以相互置換。因此，可以用銦取代(M，Zn)層中的元素M，將該層表示為(In，M，Zn)層。在此情況下，具有In層：(In，M，Zn)層=1：2的層狀結構。
銦和元素M可以相互置換。因此，可以用銦 取代MZnO2層中的元素M，將該層表示為InαM1-αZnO2層(0<α1)。在此情況下，具有InO2層：InαM1-αZnO2層=1：2的層狀結構。可以用元素M取代InO2層的銦，將該層表示為In1-αMαO2層(0<α1)。在此情況下，具有In1-αMαO2層：MZnO2層=1：2的層狀結構。
具有[In]：[M]：[Zn]=1：1：2的原子個數比的氧化物具有In層：(M，Zn)層=1：3的層狀結構。就是說，當[Zn]相對於[In]及[M]增大時，在氧化物晶化的情況下，相對於In層的(M，Zn)層的比例增加。
注意，在氧化物中，在In層：(M，Zn)層=1：非整數時，有時具有多種In層：(M，Zn)層=1：整數的層狀結構。例如，在[In]：[M]：[Zn]=1：1：1.5的情況下，有時具有In層：(M，Zn)層=1：2的層狀結構和In層：(M，Zn)層=1：3的層狀結構混在一起的結構。
例如，當使用濺射裝置形成氧化物半導體膜時，形成其原子個數比與靶材的原子個數比錯開的膜。尤其是，根據成膜時的基板溫度，有時膜的[Zn]小於靶材的[Zn]。
有時在氧化物半導體膜中，多個相共存(例如，二相共存、三相共存等)。例如，在是[In]：[M]：[Zn]=0：2：1的原子個數比以及其附近值的原子個數比的情況下，尖晶石型結晶結構和層狀結晶結構的二相容易共存。在是[In]：[M]：[Zn]=1：0：0的原子個數比以及其附近值的原子個數比的情況下，方鐵錳礦型結晶結構和 層狀結晶結構的二相容易共存。當在氧化物半導體膜中多個相共存時，在不同的結晶結構之間有時形成晶界(也稱為grain boundary)。
藉由增高銦含量，可以提高氧化物半導體膜的載子移動率(電子移動率)。這是因為：在包含銦、元素M及鋅的氧化物半導體膜中，重金屬的s軌域主要有助於載子傳導，藉由增高銦含量，s軌域重疊的區域變大，由此銦含量高的氧化物半導體膜的載子移動率比銦含量低的氧化物半導體膜高。
另一方面，氧化物半導體膜的銦含量及鋅含量變低時，載子移動率變低。因此，在是[In]：[M]：[Zn]=0：1：0的原子個數比及其附近值的原子個數比(例如，圖26C中的區域C)的情況下，絕緣性變高。
因此，本發明的一個實施方式的氧化物半導體膜較佳為具有圖26A的以區域A表示的原子個數比，此時該氧化物半導體膜易具有載子移動率高且晶界少的層狀結構。
圖26B中的區域B示出[In]：[M]：[Zn]=4：2：3至4.1的原子個數比及其附近值。附近值例如包含[In]：[M]：[Zn]=5：3：4的原子個數比。具有以區域B表示的原子個數比的氧化物半導體膜尤其是具有高的結晶性及優異的載子移動率的氧化物半導體膜。
注意，氧化物半導體膜形成層狀結構的條件不是根據原子個數比唯一決定的。根據原子個數比，形成 層狀結構的難以有差異。另一方面，即使在原子個數比相同的情況下，也根據形成條件，有時具有層狀結構，有時不具有層狀結構。因此，圖示的區域是表示氧化物半導體膜具有層狀結構時的原子個數比的區域，區域A至區域C的境界不嚴格。
〈1-9.金屬氧化物膜的結構〉
接著，說明金屬氧化物膜(以下，稱為氧化物半導體)的結構。
氧化物半導體被分為單晶氧化物半導體和非單晶氧化物半導體。作為非單晶氧化物半導體有CAAC-OS(c-axis-aligned crystalline oxide semiconductor)、多晶氧化物半導體、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半導體等。
從其他觀點看來，氧化物半導體被分為非晶氧化物半導體和結晶氧化物半導體。作為結晶氧化物半導體，有單晶氧化物半導體、CAAC-OS、多晶氧化物半導體以及nc-OS等。
一般而言，非晶結構具有如下特徵：具有各向同性而不具有不均勻結構；處於準穩態且原子的配置沒有被固定化；鍵角不固定；具有短程有序而不具有長程有序；等。
亦即，不能將穩定的氧化物半導體稱為完全 非晶(completely amorphous)氧化物半導體。另外，不能將不具有各向同性(例如，在微小區域中具有週期結構)的氧化物半導體稱為完全非晶氧化物半導體。另一方面，a-like OS不具有各向同性但卻是具有空洞(void)的不穩定結構。在不穩定這一點上，a-like OS在物性上接近於非晶氧化物半導體。
[CAAC-OS]
首先，說明CAAC-OS。
CAAC-OS是包含多個c軸配向的結晶部(也稱為顆粒)的氧化物半導體之一。
CAAC-OS是結晶性高的氧化物半導體。氧化物半導體的結晶性有時因雜質的混入或缺陷的生成等而降低，因此可以說CAAC-OS是雜質或缺陷(氧缺陷等)少的氧化物半導體。
此外，雜質是指氧化物半導體的主要成分以外的元素，諸如氫、碳、矽和過渡金屬元素等。例如，與氧的鍵合力比構成氧化物半導體的金屬元素強的矽等元素會奪取氧化物半導體中的氧，由此打亂氧化物半導體的原子排列，導致結晶性下降。另外，由於鐵或鎳等重金屬、氬、二氧化碳等的原子半徑(或分子半徑)大，所以會打亂氧化物半導體的原子排列，導致結晶性下降。
[nc-OS]
接著，對nc-OS進行說明。
說明使用XRD裝置對nc-OS進行分析的情況。例如，當利用out-of-plane法分析nc-OS的結構時，不出現表示配向性的峰值。換言之，nc-OS的結晶不具有配向性。
nc-OS是規律性比非晶氧化物半導體高的氧化物半導體。因此，nc-OS的缺陷能階密度比a-like OS或非晶氧化物半導體低。但是，在nc-OS中的不同的顆粒之間觀察不到晶體配向的規律性。所以，有時nc-OS的缺陷能階密度比CAAC-OS高。
[a-like OS]
a-like OS是具有介於nc-OS與非晶氧化物半導體之間的結構的氧化物半導體。
a-like OS包含空洞或低密度區域。由於a-like OS包含空洞，所以其結構不穩定。
此外，由於a-like OS包含空洞，所以其密度比nc-OS及CAAC-OS低。具體地，a-like OS的密度為具有相同組成的單晶氧化物半導體的78.6%以上且低於92.3%。nc-OS的密度及CAAC-OS的密度為具有相同組成的單晶氧化物半導體的92.3%以上且低於100%。注意，難以形成其密度低於單晶氧化物半導體的密度的78%的氧化物半導體。
例如，在原子個數比滿足In：Ga：Zn=1： 1：1的氧化物半導體中，具有菱方晶系結構的單晶InGaZnO4的密度為6.357g/cm3。因此，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，a-like OS的密度為5.0g/cm3以上且低於5.9g/cm3。另外，例如，在原子個數比滿足In：Ga：Zn=1：1：1的氧化物半導體中，nc-OS的密度和CAAC-OS的密度為5.9g/cm3以上且低於6.3g/cm3。
注意，當不存在相同組成的單晶氧化物半導體時，藉由以任意比例組合組成不同的單晶氧化物半導體，可以估計出相當於所希望的組成的單晶氧化物半導體的密度。根據組成不同的單晶氧化物半導體的組合比例使用加權平均估計出相當於所希望的組成的單晶氧化物半導體的密度即可。注意，較佳為儘可能減少所組合的單晶氧化物半導體的種類來估計密度。
如上所述，氧化物半導體具有各種結構及各種特性。注意，氧化物半導體例如可以是包括非晶氧化物半導體、a-like OS、nc-OS和CAAC-OS中的兩種以上的疊層膜。
〈1-10.將金屬氧化物膜用於電晶體的結構〉
接著，說明將金屬氧化物膜(以下，稱為氧化物半導體膜)用於電晶體的結構。
藉由將氧化物半導體膜用於電晶體，例如，與將多晶矽用於通道區域的電晶體相比，可以減少晶界中 的載子散亂等，因此可以實現場效移動率高的電晶體。另外，可以實現可靠性高的電晶體。
本發明的一個實施方式的氧化物半導體膜是其中具有配向性的結晶部和沒有配向性的結晶部混在一起的膜。藉由使用這樣的具有結晶性的氧化物半導體膜，可以實現具有高場效移動率和高可靠性的電晶體。
〈1-11.金屬氧化物膜的載子密度〉
以下，說明金屬氧化物膜(以下，稱為氧化物半導體膜)的載子密度。
作為給氧化物半導體膜的載子密度帶來影響的因數，可以舉出氧化物半導體膜中的氧缺陷(Vo)或氧化物半導體膜中的雜質等。
當氧化物半導體膜中的氧缺陷增多時，氫與該氧缺陷鍵合(也可以將該狀態稱為VoH)，而缺陷能階密度增高。或者，當氧化物半導體膜中的雜質增多時，起因於該雜質的增多，缺陷能階密度也增高。由此，可以藉由控制氧化物半導體膜中的缺陷能階密度，控制氧化物半導體膜的載子密度。
下面，對將氧化物半導體膜用於通道區域的電晶體進行說明。
在以抑制電晶體的臨界電壓的負向漂移或減少電晶體的關態電流為目的的情況下，較佳為降低氧化物半導體膜的載子密度。在以降低氧化物半導體膜的載子密 度為目的的情況下，可以降低氧化物半導體膜中的雜質濃度以降低缺陷能階密度。在本說明書等中，將雜質濃度低且缺陷能階密度低的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質的氧化物半導體膜的載子密度低於8×1015cm-3，較佳為低於1×1011cm-3，更佳為低於1×1010cm-3，且為1×10-9cm-3以上，即可。
另一方面，在以增大電晶體的通態電流或提高電晶體的場效移動率為目的的情況下，較佳為增加氧化物半導體膜的載子密度。在以增加氧化物半導體膜的載子密度為目的的情況下，稍微增加氧化物半導體膜的雜質濃度，或者稍微增高氧化物半導體膜的缺陷能階密度即可。或者，較佳為縮小氧化物半導體膜的能帶間隙即可。例如，在得到電晶體的Id-Vg特性的導通/截止比的範圍中，雜質濃度稍高或缺陷能階密度稍高的氧化物半導體膜可以被看作實質上本質。此外，因電子親和力大而能帶間隙小的熱激發電子(載子)密度增高的氧化物半導體膜可以被看作實質上本質。另外，在使用電子親和力較大的氧化物半導體膜的情況下，電晶體的臨界電壓更低。
上述載子密度增高的氧化物半導體膜稍微被n型化。因此，也可以將載子密度增高的氧化物半導體膜稱為“Slightly-n”。
實質上本質的氧化物半導體膜的載子密度較佳為1×105cm-3以上且低於1×1018cm-3，進一步較佳為1×107cm-3以上且1×1017cm-3以下，進一步較佳為1×109cm-3以上且 5×1016cm-3以下，進一步較佳為1×1010cm-3以上且1×1016cm-3以下，進一步較佳為1×1011cm-3以上且1×1015cm-3以下。
另外，藉由使用上述實質上本質的氧化物半導體膜，有時電晶體的可靠性得到提高。在此，使用圖28說明將氧化物半導體膜用於通道區域的電晶體的可靠性得到提高的理由。圖28是說明將氧化物半導體膜用於通道區域的電晶體中的能帶的圖。
在圖28中，GE表示閘極電極，GI表示閘極絕緣膜，OS表示氧化物半導體膜，SD表示源極電極或汲極電極。就是說，圖28是閘極電極、閘極絕緣膜、氧化物半導體膜、與氧化物半導體膜接觸的源極電極或汲極電極的能帶的一個例子。
在圖28中，作為閘極絕緣膜使用氧化矽膜，將In-Ga-Zn氧化物用於氧化物半導體膜的結構。有可能形成在氧化矽膜中的缺陷的遷移能階(εf)會形成在離閘極絕緣膜的導帶3.1eV的位置，將在閘極電壓(Vg)為30V時的氧化物半導體膜與氧化矽膜的介面處的氧化矽膜的費米能階(Ef)設定為離閘極絕緣膜的導帶3.6eV。氧化矽膜的費米能階依賴於閘極電壓而變動。例如，藉由增大閘極電壓，氧化物半導體膜與氧化矽膜的介面處的氧化矽膜的費米能階(Ef)變低。圖28中的白色圓圈表示電子(載子)，圖28中的X表示氧化矽膜中的缺陷能階。
如圖28所示，在被施加閘極電壓的狀態下，例如，在載子被熱激發時，載子被缺陷能階(圖式中的X) 捕獲，缺陷能階的充電狀態從正(“+”)變為中性(“0”)。就是說，當氧化矽膜的費米能階(Ef)加上述熱激發的能階的值比缺陷的遷移能階(εf)高時，氧化矽膜中的缺陷能階的充電狀態從正變為中性，電晶體的臨界電壓向正方向變動。
當使用電子親和力不同的氧化物半導體膜時，有時閘極絕緣膜與氧化物半導體膜的介面的費米能階的形成深度不同。當使用電子親和力較大的氧化物半導體膜時，在閘極絕緣膜與氧化物半導體膜的介面及其附近閘極絕緣膜的導帶移動到上方。此時，有可能形成在閘極絕緣膜中的缺陷能階(圖28中的X)向上方移動，因此與閘極絕緣膜與氧化物半導體膜的介面的費米能階的能量差變大。當該能量差變大時，被閘極絕緣膜捕獲的電荷變少，例如，有可能形成在上述氧化矽膜中的缺陷能階的充電狀態變化變少，而可以減少閘極偏壓熱(Gate Bias Temperature：也稱為GBT)壓力中的電晶體的臨界電壓的變動。
此外，被氧化物半導體膜的缺陷能階捕獲的電荷到消失需要較長的時間，有時像固定電荷那樣動作。因此，有時在缺陷能階密度高的氧化物半導體膜中形成有通道區域的電晶體的電特性不穩定。
因此，為了使電晶體的電特性穩定，降低氧化物半導體膜中的雜質濃度是有效的。為了降低氧化物半導體膜中的雜質濃度，較佳為還降低靠近的膜中的雜質濃度。作為雜質有氫、氮、鹼金屬、鹼土金屬、鐵、鎳、矽 等。
在此，說明氧化物半導體膜中的各雜質的影響。
在氧化物半導體膜包含第14族元素之一的矽或碳時，在氧化物半導體膜中形成缺陷能階。因此，將氧化物半導體膜中的矽或碳的濃度、與氧化物半導體膜的介面及其附近的矽或碳的濃度(藉由二次離子質譜分析法(SIMS：Secondary Ion Mass Spectrometry)測得的濃度)設定為2×1018atoms/cm3以下，較佳為2×1017atoms/cm3以下。
另外，當氧化物半導體膜包含鹼金屬或鹼土金屬時，有時形成缺陷能階而形成載子。因此，使用包含鹼金屬或鹼土金屬的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為降低氧化物半導體膜中的鹼金屬或鹼土金屬的濃度。明確而言，使藉由SIMS測得的氧化物半導體膜中的鹼金屬或鹼土金屬的濃度為1×1018atoms/cm3以下，較佳為2×1016atoms/cm3以下。
當氧化物半導體膜包含氮時，產生作為載子的電子，並載子密度增加，而氧化物半導體膜容易被n型化。其結果，將含有氮的氧化物半導體膜用於半導體的電晶體容易成為常開啟型。因此，較佳為儘可能地減少氧化物半導體膜中的氮，例如，利用SIMS測得的氧化物半導體膜中的氮濃度較佳為小於5×1019atoms/cm3、更佳為5×1018atoms/cm3以下，進一步較佳為1×1018atoms/cm3以下，還較佳為5×1017atoms/cm3以下。
包含在氧化物半導體膜中的氫與鍵合於金屬原子的氧起反應生成水，因此有時形成氧缺陷。當氫進入該氧缺陷時，有時產生作為載子的電子。另外，有時由於氫的一部分與鍵合於金屬原子的氧鍵合，產生作為載子的電子。因此，使用包含氫的氧化物半導體膜的電晶體容易具有常開啟特性。由此，較佳為儘可能減少氧化物半導體膜中的氫。明確而言，在氧化物半導體膜中，利用SIMS測得的氫濃度低於1×1020atoms/cm3，較佳為低於1×1019atoms/cm3，更佳為低於5×1018atoms/cm3，進一步較佳為低於1×1018atoms/cm3。
藉由將雜質得到足夠降低的氧化物半導體膜用於電晶體的通道形成區域，可以使電晶體具有穩定的電特性。
氧化物半導體膜的能隙較佳為2eV以上或2.5eV以上。
氧化物半導體膜的厚度為3nm以上且200nm以下，較佳為3nm以上且100nm以下，更佳為3nm以上且60nm以下。
在氧化物半導體膜是In-M-Zn氧化物的情況下，用來形成In-M-Zn氧化物的濺射靶材的金屬元素的原子個數比較佳為In：M：Zn=1：1：0.5、In：M：Zn=1：1：1、In：M：Zn=1：1：1.2、In：M：Zn=2：1：1.5、In：M：Zn=2：1：2.3、In：M：Zn=2：1：3、In：M：Zn=3：1：2、In：M：Zn=4：2：4.1、In：M： Zn=5：1：7等。
〈1-12.金屬氧化物膜的氧擴散〉
下面，說明對金屬氧化物膜(以下稱為氧化物半導體膜)的氧擴散。
圖29A和圖29B示出上述氧化物半導體膜所包含的奈米團簇的結構。在圖29A所示的奈米團簇(也被稱為顆粒)中，在兩個(In，M，Zn)層(包含In、M(M為Al、Ga、Y或Sn)、Zn及氧的層)之間形成有In層(包含In、氧的層)。另外，如圖29B所示，有時形成(M，Zn)層(包含M、Zn及氧的層)代替(In，M，Zn)層。
例如，在[In]：[M]：[Zn]=1：1：1的情況下，大多如圖27所示的結晶結構那樣在兩個(M，Zn)層之間形成In層。另外，例如，如[In]：[M]：[Zn]=4：2：3至4.1及其附近值的情況那樣，在與[In]：[M]：[Zn]=1：1：1相比In量多的情況下，圖27所示的結晶結構的(M，Zn)層的元素M或Zn的一部分大多會被In取代，形成(In，M，Zn)層。
另外，多個奈米團簇以在膜的厚度方向上具有配向性的方式排列的結晶部是上述具有c軸配向性的結晶部。此外，多個奈米團簇在膜的厚度方向上不具有配向性且在各種各樣的方向上配向的結晶部是上述不具有c軸配向性的結晶部。
另外，在[In]：[M]：[Zn]=4：2：3至4.1及 其附近值的情況下，氧化鋅的含量較多，所以在氧化物半導體膜中存在具有c軸配向性的結晶部的比例變高。
藉由利用上述成膜方法形成氧化物半導體膜，在進行成膜時容易在奈米團簇中形成氧缺陷。另外，藉由在氧化物半導體膜中存在不具有c軸配向性的結晶部的比例變高的條件(例如，將成膜溫度設定為室溫，將氧流量比設定為10%以下)下進行成膜，在進行成膜時更容易在奈米團簇中形成氧缺陷。氧缺陷形成在(In，M，Zn)層及In層中。尤其是，在(M，Zn)層中M或Zn被In取代的(In，M，Zn)層中，容易在In附近形成氧缺陷。在此，形成氧缺陷意味著存在於In、M或Zn之間的氧消失。因此，氧缺陷的形成引起形成奈米團簇的(In，M，Zn)層及In層的結晶結構中的應變。
在此，藉由以與形成有氧缺陷的氧化物半導體膜接觸的方式形成用作充分的氧供應源的氧化物膜，可以從該氧化物膜供應氧。作為這種氧化物膜，可以使用具有過量氧的氧化物半導體膜或氧化物絕緣膜。作為氧化物半導體膜，例如可以使用上述金屬氧化物膜。另外，作為氧化物絕緣膜，例如可以使用氧化矽或氧氮化矽等。注意，被用作氧供應源的氧化物膜並不需要與氧化物半導體膜接觸。例如，也可以在被用作氧供應源的氧化物膜與氧化物半導體膜之間形成具有氧透過性的膜。
為了形成具有過量氧的氧化物半導體膜或氧化物絕緣膜，例如，作為進行成膜時的氛圍採用氧過剩氛 圍(例如，作為沉積氣體採用氧為100%的氛圍)即可。另外，例如，利用離子植入法、離子摻雜法或電漿處理對氧化物半導體膜或氧化物絕緣膜添加氧即可。此外，例如，藉由在包含氧的氛圍下利用濺射法在氧化物半導體膜或氧化物絕緣膜上進行成膜來添加氧即可。
注意，當將氧從被用作氧供應源的氧化物膜供應到氧化物半導體膜中時，如果在該氧化物半導體膜中含有過剩水或氫等雜質，則有時妨礙氧擴散到氧化物半導體膜中。因此，較佳的是，在形成被用作氧供應源的氧化物膜之前對氧化物半導體膜進行加熱處理，由此進行脫水化或脫氫化。
藉由以與被用作氧供應源的氧化物膜接觸的方式形成氧化物半導體膜，並且進行加熱處理，可以將過量氧(活性氧)從該氧化物膜供應到氧化物半導體膜中。在此，在奈米團簇中產生氧缺陷導致的應變，所以活性氧經過氧缺陷所導致的應變擴散到氧化物半導體膜的內部。
所擴散的活性氧填補形成在奈米團簇的表面或側面，例如(In，M，Zn)層中的氧缺陷。由此，可以減少奈米團簇的表面或側面的氧缺陷，降低起因於形成在(In，M，Zn)層中的氧缺陷的sDOS。
在此，由於奈米團簇的表面或側面的氧缺陷被填補，活性氧不容易侵入到奈米團簇的內部。並且，藉由加熱處理，氧化物半導體膜中的氫也擴散。由此，氫被形成在奈米團簇內部，例如In層中的氧缺陷捕獲，VoH 容易形成在奈米團簇的內部。因為VoH生成載子，所以奈米團簇內部的載子密度變高。
藉由由於使用這種氧化物半導體膜形成電晶體的奈米團簇內部的載子密度的增高，可以顯著增大該電晶體的通態電流。再者，藉由降低奈米團簇表面及側面的sDOS，可以減小該電晶體的次臨界擺幅值。
另外，可以認為：在使用氧化物半導體膜的電晶體中，主要生成在In層中的載子主要流過形成在(In，M，Zn)層或(M，Zn)層中的導帶底。此時，導帶底估計為主要由InOx(x>0)、ZnOx(x>0)形成。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
〈CAC的構成〉
以下，作為可用於本發明的一個實施方式的金屬氧化物膜(以下也稱為氧化物半導體膜)，對CAC(Cloud Aligned Complementary)-OS的構成進行說明。
CAC例如是指包含在氧化物半導體中的元素不均勻地分佈的構成，其中包含不均勻地分佈的元素的材料的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。注意，在下面也將在氧化物半導體中一個或多個金屬元素不均勻地分佈且包含該金屬元素的區域混合的狀態稱為馬賽克(mosaic)狀或補丁(patch) 狀，該區域的尺寸為0.5nm以上且10nm以下，較佳為1nm以上且2nm以下或近似的尺寸。
例如，In-Ga-Zn氧化物(以下，也稱為IGZO)中的CAC-IGZO是指材料分成銦氧化物(以下，稱為InOX1(X1為大於0的實數))或銦鋅氧化物(以下，稱為InX2ZnY2OZ2(X2、Y2及Z2為大於0的實數))以及鎵氧化物(以下，稱為GaOX3(X3為大於0的實數))或鎵鋅氧化物(以下，稱為GaX4ZnY4OZ4(X4、Y4及Z4為大於0的實數))等而成為馬賽克狀，且馬賽克狀的InOX1或InX2ZnY2OZ2均勻地分佈在膜中的構成(以下，也稱為雲狀)。
換言之，CAC-IGZO是具有以GaOX3為主要成分的區域和以InX2ZnY2OZ2或InOX1為主要成分的區域混在一起的構成的複合氧化物半導體。在本說明書中，例如，當第一區域的In對元素M的原子個數比大於第二區域的In對元素M的原子個數比時，第一區域的In濃度高於第二區域。
注意，IGZO是通稱，有時是指包含In、Ga、Zn及O的化合物。作為典型例子，可以舉出以InGaO3(ZnO)m1(m1為自然數)或In(1+x0)Ga(1-x0)O3(ZnO)m0(-1x01，m0為任意數)表示的結晶性化合物。
上述結晶性化合物具有單晶結構、多晶結構或CAAC結構。CAAC結構是多個IGZO奈米晶具有c軸配向性且在a-b面上以不配向的方式連接的結晶結構。
另一方面，CAC與材料構成有關。CAC是指在包含In、Ga、Zn及O的材料構成中部分地觀察到以Ga為主要成分的奈米粒子的區域和部分地觀察到以In為主要成分的奈米粒子的區域以馬賽克狀無規律地分散的構成。因此，在CAC構成中，結晶結構是次要因素。
CAC不包含組成不同的二種以上的膜的疊層結構。例如，不包含由以In為主要成分的膜與以Ga為主要成分的膜的兩層構成的結構。
注意，有時觀察不到以GaOX3為主要成分的區域與以InX2ZnY2OZ2或InOX1為主要成分的區域之間的明確的邊界。
〈CAC-IGZO的分析〉
接著，說明使用各種測定方法對在基板上形成的氧化物半導體膜進行測定的結果。
〈〈樣本的結構及製造方法〉〉
以下，對本發明的一個實施方式的九個樣本進行說明。各樣本在形成氧化物半導體膜時的基板溫度及氧氣體流量比上不同。各樣本包括基板及基板上的氧化物半導體膜。
對各樣本的製造方法進行說明。
作為基板使用玻璃基板。使用濺射裝置在玻璃基板上作為氧化物半導體膜形成厚度為100nm的In- Ga-Zn氧化物。成膜條件為如下：將處理室內的壓力設定為0.6Pa，作為靶材使用氧化物靶材(In：Ga：Zn=4：2：4.1[原子個數比])。另外，對設置在濺射裝置內的氧化物靶材供應2500W的AC功率。
在形成氧化物時採用如下條件來製造九個樣本：將基板溫度設定為不進行意圖性的加熱時的溫度(以下，也稱為R.T.)、130℃或170℃。另外，將氧氣體對Ar和氧的混合氣體的流量比(以下，也稱為氧氣體流量比)設定為10%、30%或100%。
〈〈X射線繞射分析〉〉
在本節中，說明對九個樣本進行X射線繞射測定的結果。作為XRD裝置，使用Bruker公司製造的D8 ADVANCE。條件為如下：利用Out-of-plane法進行θ/2θ掃描，掃描範圍為15deg.至50deg.，步進寬度為0.02deg.，掃描速度為3.0deg./分。
圖76示出利用Out-of-plane法測定XRD譜的結果。在圖76中，最上行示出成膜時的基板溫度為170℃的樣本的測定結果，中間行示出成膜時的基板溫度為130℃的樣本的測定結果，最下行示出成膜時的基板溫度為R.T.的樣本的測定結果。另外，最左列示出氧氣體流量比為10%的樣本的測定結果，中間列示出氧氣體流量比為30%的樣本的測定結果，最右列示出氧氣體流量比為100%的樣本的測定結果。
圖76所示的XRD譜示出成膜時的基板溫度越高或成膜時的氧氣體流量比越高，2θ=31°附近的峰值強度則越大。另外，已知2θ=31°附近的峰值來源於在大致垂直於被形成面或頂面的方向上具有c軸配向性的結晶性IGZO化合物(也稱為CAAC-IGZO)。
另外，如圖76的XRD譜所示，成膜時的基板溫度越低或氧氣體流量比越低，峰值則越不明顯。因此，可知在成膜時的基板溫度低或氧氣體流量比低的樣本中，觀察不到測定區域的a-b面方向及c軸方向的配向。
〈〈電子顯微鏡分析〉〉
在本節中，說明對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本利用HAADF-STEM(High-Angle Annular Dark Field Scanning Transmission Electron Microscope：高角度環形暗場-掃描穿透式電子顯微鏡)進行觀察及分析的結果(以下，也將利用HAADF-STEM取得的影像稱為TEM影像)。
說明對利用HAADF-STEM取得的平面影像(以下，也稱為平面TEM影像)及剖面影像(以下，也稱為剖面TEM影像)進行影像分析的結果。利用球面像差校正功能觀察TEM影像。在取得HAADF-STEM影像時，使用日本電子株式會社製造的原子解析度分析電子顯微鏡JEM-ARM200F，將加速電壓設定為200kV，照射束徑大致為0.1nmΦ的電子束。
圖77A為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像。圖77B為在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像。
〈〈電子繞射圖案的分析〉〉
在本節中，說明藉由對在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本照射束徑為1nm的電子束(也稱為奈米束)，來取得電子繞射圖案的結果。
觀察圖77A所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的平面TEM影像中的黑點a1、黑點a2、黑點a3、黑點a4及黑點a5的電子繞射圖案。電子繞射圖案的觀察以固定速度照射電子束35秒種的方式進行。圖77C示出黑點a1的結果，圖77D示出黑點a2的結果，圖77E示出黑點a3的結果，圖77F示出黑點a4的結果，圖77G示出黑點a5的結果。
在圖77C、圖77D、圖77E、圖77F及圖77G中，觀察到如圓圈那樣的(環狀的)亮度高的區域。另外，在環狀區域內觀察到多個斑點。
觀察圖77B所示的在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面TEM影像中的黑點b1、黑點b2、黑點b3、黑點b4及黑點b5的電子繞射圖案。圖77H示出黑點b1的結果，圖 77I示出黑點b2的結果，圖77J示出黑點b3的結果，圖77K示出黑點b4的結果，圖77L示出黑點b5的結果。
在圖77H、圖77I、圖77J、圖77K及圖77L中，觀察到環狀的亮度高的區域。另外，在環狀區域內觀察到多個斑點。
例如，當對包含InGaZnO4結晶的CAAC-OS在平行於樣本面的方向上入射束徑為300nm的電子束時，獲得了包含起因於InGaZnO4結晶的(009)面的斑點的繞射圖案。換言之，CAAC-OS具有c軸配向性，並且c軸朝向大致垂直於被形成面或頂面的方向。另一方面，當對相同的樣本在垂直於樣本面的方向上入射束徑為300nm的電子束時，確認到環狀繞射圖案。換言之，CAAC-OS不具有a軸配向性及b軸配向性。
當使用大束徑(例如，50nm以上)的電子束對具有微晶的氧化物半導體(以下稱為nc-OS)進行電子繞射時，觀察到類似光暈圖案的繞射圖案。另外，當使用小束徑(例如，小於50nm)的電子束對nc-OS進行奈米束電子繞射時，觀察到亮點(斑點)。另外，在nc-OS的奈米束電子繞射圖案中，有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且，有時在環狀區域內觀察到多個亮點。
在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的電子繞射圖案具有環狀的亮度高的區域且在該環狀區域內出現多個亮點。因此，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製 造的樣本呈現與nc-OS類似的電子繞射圖案，在平面方向及剖面方向上不具有配向性。
如上所述，成膜時的基板溫度低或氧氣體流量比低的氧化物半導體膜的性質與非晶結構的氧化物半導體膜及單晶結構的氧化物半導體膜都明顯不同。
〈〈元素分析〉〉
在本節中，說明使用能量色散型X射線性分析法(EDX：Energy Dispersive X-ray spectroscopy)取得EDX面分析影像且進行評價，由此進行在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的元素分析的結果。在EDX測定中，作為元素分析裝置使用日本電子株式會社製造的能量色散型X射線性分析裝置JED-2300T。在檢測從樣本發射的X射線時，使用矽漂移探測器。
在EDX測定中，對樣本的分析目標區域的各點照射電子束，並測定此時發生的樣本的特性X射線的能量及發生次數，獲得對應於各點的EDX譜。在本實施方式中，各點的EDX譜的峰值歸屬於In原子中的向L殼層的電子躍遷、Ga原子中的向K殼層的電子躍遷、Zn原子中的向K殼層的電子躍遷及O原子中的向K殼層的電子躍遷，並算出各點的各原子的比率。藉由在樣本的分析目標區域中進行上述步驟，可以獲得示出各原子的比率分佈的EDX面分析影像。
圖78A、圖78B及圖78C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面的EDX面分析影像。圖78A示出Ga原子的EDX面分析影像(在所有的原子中Ga原子所占的比率為1.18至18.64[atomic%])。圖78B示出In原子的EDX面分析影像(在所有的原子中In原子所占的比率為9.28至33.74[atomic%])。圖78C示出Zn原子的EDX面分析影像(在所有的原子中Zn原子所占的比率為6.69至24.99[atomic%])。另外，圖78A、圖78B及圖78C示出在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本的剖面中的相同區域。在EDX面分析影像中，由明暗表示元素的比率：該區域內的測定元素越多該區域越亮，測定元素越少該區域就越暗。圖78A、圖78B及圖78C所示的EDX面分析影像的倍率為720萬倍。
在圖78A、圖78B及圖78C所示的EDX面分析影像中，確認到明暗的相對分佈，在成膜時的基板溫度為R.T.且氧氣體流量比為10%的條件下製造的樣本中確認到各原子具有分佈。在此，著眼於圖78A、圖78B及圖78C所示的由實線圍繞的區域及由虛線圍繞的區域。
在圖78A中，在由實線圍繞的區域內相對較暗的區域較多，在由虛線圍繞的區域內相對較亮的區域較多。另外，在圖78B中，在由實線圍繞的區域內相對較亮的區域較多，在由虛線圍繞的區域內相對較暗的區域較多。
換言之，由實線圍繞的區域為In原子相對較多的區域，由虛線圍繞的區域為In原子相對較少的區域。在圖78C中，在由實線圍繞的區域內，右側是相對較亮的區域，左側是相對較暗的區域。因此，由實線圍繞的區域為以InX2ZnY2OZ2或InOX1等為主要成分的區域。
另外，由實線圍繞的區域為Ga原子相對較少的區域，由虛線圍繞的區域為Ga原子相對較多的區域。在圖78C中，在由虛線圍繞的區域內，左上方的區域為相對較亮的區域，右下方的區域為較暗的區域。因此，由虛線圍繞的區域為以GaOX3或GaX4ZnY4OZ4等為主要成分的區域。
如圖78A、圖78B及圖78C所示，In原子的分佈與Ga原子的分佈相比更均勻，以InOX1為主要成分的區域看起來像是藉由以InX2ZnY2OZ2為主要成分的區域互相連接的。如此，以InX2ZnY2OZ2或InOX1為主要成分的區域以雲狀展開形成。
如此，可以將具有以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域不均勻地分佈而混合的構成的In-Ga-Zn氧化物稱為CAC-IGZO。
CAC的結晶結構具有nc結構。在具有nc結構的CAC的電子繞射圖案中，除了起因於包含單晶、多晶或CAAC結構的IGZO的亮點(斑點)以外，還出現多個亮點(斑點)。或者，該結晶結構定義為除了出現多個亮點(斑點)之外，還出現環狀的亮度高的區域。
另外，如圖78A、圖78B及圖78C所示，以GaOX3為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域的尺寸為0.5nm以上且10nm以下或者1nm以上且3nm以下。在EDX面分析影像中，以各金屬元素為主要成分的區域的直徑較佳為1nm以上且2nm以下。
如上所述，CAC-IGZO的結構與金屬元素均勻地分佈的IGZO化合物不同，具有與IGZO化合物不同的性質。換言之，CAC-IGZO具有以GaOX3等為主要成分的區域及以InX2ZnY2OZ2或InOX1為主要成分的區域互相分離且以各元素為主要成分的區域為馬賽克狀的構成。因此，當將CAC-IGZO用於半導體元件時，起因於GaOX3等的性質及起因於InX2ZnY2OZ2或InOX1的性質的互補作用可以實現大通態電流(Ion)及高場效移動率(μ)。
另外，使用CAC-IGZO的半導體元件具有高可靠性。因此，CAC-IGZO適於顯示器等各種半導體裝置。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式或其他實施例適當地組合而實施。
實施方式3
在本實施方式中，參照圖30A至圖53對上述實施方式所示的將金屬氧化物膜用作半導體層的半導體裝置的一個實施方式進行說明。
〈電晶體結構1〉
下面，對根據本發明的一個實施方式的電晶體的一個例子進行說明。圖30A至圖30C是根據本發明的一個實施方式的電晶體的俯視圖及剖面圖。圖30A是俯視圖，圖30B是對應於圖30A所示的點劃線X1-X2的剖面圖，圖30C是對應於圖30A所示的點劃線Y1-Y2的剖面圖。注意，在圖30A的俯視圖中，為了明確起見，省略圖式中的部分組件。
電晶體200包括：被用作閘極電極的導電體205(導電體205a及導電體205b)及導電體260(導電體260a及導電體260b)；被用作閘極絕緣層的絕緣體220、絕緣體222、絕緣體224及絕緣體250；具有其中形成通道的區域的氧化物230；被用作源極和汲極中的一個的導電體240a；被用作源極和汲極中的另一個的導電體240b；包含過量氧的絕緣體280；以及具有阻擋性的絕緣體282。
氧化物230包括氧化物230a、氧化物230a上的氧化物230b、以及氧化物230b上的氧化物230c。當使電晶體200導通時，電流主要流過氧化物230b(形成通道)。另一方面，在氧化物230a及氧化物230c中，有時在與氧化物230b的介面附近(有時成為混合區域)電流流過，但是其他區域有時被用作絕緣體。
此外，如圖30A至圖30C所示，較佳為以覆蓋氧化物230a及氧化物230b的側面的方式設置氧化物 230c。藉由在絕緣體280與包括形成有通道的區域的氧化物230b之間設置氧化物230c，可以抑制氫、水及鹵素等雜質從絕緣體280擴散到氧化物230b。
導電體205可以使用包含選自鉬、鈦、鉭、鎢、鋁、銅、鉻、釹、鈧中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鉭膜、氮化鈦膜、氮化鉬膜、氮化鎢膜)等。尤其是，氮化鉭等金屬氮化物膜具有對氫或氧的阻擋性，並且不容易氧化(耐氧化性高)，所以是較佳的。或者，作為導電體205，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物等導電材料。
例如，作為導電體205a可以使用作為具有對氫的阻擋性的導電體的氮化鉭等，作為導電體205b可以層疊導電性高的鎢。藉由使用該組合，可以在保持作為佈線的導電性的同時抑制氫擴散到氧化物230。在圖30A至圖30C中，示出導電體205a和導電體205b的兩層結構，但是也可以不侷限於此，既可以是單層又可以是三層以上的疊層結構。例如，也可以在具有阻擋性的導電體與導電性高的導電體之間形成具有阻擋性的導電體以及與導電性高的導電體之間的密接性高的導電體。
絕緣體220及絕緣體224較佳為氧化矽膜或氧氮化矽膜等包含氧的絕緣體。尤其是，作為絕緣體224較佳為使用包含過量氧(含有超過化學計量組成的氧)的絕 緣體。藉由以與構成電晶體200的氧化物接觸的方式設置上述包含過量氧的絕緣體，可以填補氧化物中的氧缺陷。注意，絕緣體222及絕緣體224不一定必須要使用相同材料。
作為絕緣體222，例如較佳為使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。尤其是，作為絕緣體222，較佳為使用氧化鋁及氧化鉿等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體222時，絕緣體222被用作防止從氧化物230釋放氧或從外部混入氫等雜質的層。
或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
絕緣體220、絕緣體222及絕緣體224也可以具有兩層以上的疊層結構。此時，不侷限於使用相同材料構成的疊層結構，也可以是使用不同材料形成的疊層結構。
當在絕緣體220和絕緣體224之間包括包含high-k材料的絕緣體222時，在特定條件下，絕緣體222捕獲電子，可以增大臨界電壓。就是說，絕緣體222有時 帶負電。
例如，當將氧化矽用於絕緣體220及絕緣體224，將氧化鉿、氧化鋁、氧化鉭等電子捕獲能階多的材料用於絕緣體222時，在比半導體裝置的使用溫度或保存溫度高的溫度(例如，125℃以上且450℃以下，典型的是150℃以上且300℃以下)下保持導電體205的電位高於源極電極或汲極電極的電位的狀態10毫秒以上，典型是1分鐘以上，由此電子從構成電晶體200的氧化物向導電體205移動。此時，移動的電子的一部分被絕緣體222的電子捕獲能階捕獲。
在絕緣體222的電子捕獲能階捕獲所需要的電子的電晶體的臨界電壓向正一側漂移。藉由控制導電體205的電壓可以控制電子的捕獲量，由此可以控制臨界電壓。藉由採用該結構，電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，捕獲電子的處理在電晶體的製造過程中進行即可。例如，在形成與電晶體的源極或汲極連接的導電體之後、前製程(晶圓處理)結束之後、晶圓切割(wafer dicing)製程之後或者封裝之後等發貨之前的任一個階段進行捕獲電子的處理即可。
此外，藉由適當地調整絕緣體220、絕緣體222及絕緣體224的厚度，能夠控制臨界電壓。例如，藉由減少絕緣體220、絕緣體222及絕緣體224的厚度總 和，高效率地施加有來自導電體205的電壓，由此可以提供一種功耗低的電晶體。絕緣體220、絕緣體222及絕緣體224的厚度總和較佳為65nm以下，更佳為20nm以下。
因此，本發明的一個實施方式可以提供一種具有穩定的電特性的電晶體。另外，本發明的一個實施方式可以提供一種通態電流大的電晶體。另外，本發明的一個實施方式可以提供一種次臨界擺幅值小的電晶體。另外，本發明的一個實施方式可以提供一種可靠性高的電晶體。另外，可以提供一種非導通時的洩漏電流小的電晶體。
氧化物230a、氧化物230b及氧化物230c使用In-M-Zn氧化物(M為Al、Ga、Y或Sn)等金屬氧化物形成。在此，作為氧化物230a、氧化物230b及氧化物230c可以使用上述實施方式所記載的金屬氧化物膜。作為氧化物230，也可以使用In-Ga氧化物、In-Zn氧化物等。
接著，參照圖31A至圖31C對氧化物具有三層結構或兩層結構時的帶結構進行說明。另外，圖31A至圖31C所示的絕緣體I1、氧化物S1、氧化物S2、氧化物S3及絕緣體I2對應於電晶體200的絕緣體224、氧化物230a、氧化物230b、氧化物230c及絕緣體250。
圖31A是包括絕緣體I1、氧化物S1、氧化物S2、氧化物S3及絕緣體I2的疊層結構的厚度方向上的能 帶圖的一個例子。另外，圖31B是包括絕緣體I1、氧化物S2、氧化物S3及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。另外，圖31C是包括絕緣體I1、氧化物S1、氧化物S2及絕緣體I2的疊層結構的厚度方向上的能帶圖的一個例子。注意，為了便於理解，能帶圖示出絕緣體I1、氧化物S1、氧化物S2、氧化物S3及絕緣體I2的導帶底的能階(Ec)。
在圖31A的能帶圖中，作為絕緣體I1、絕緣體I2使用氧化矽膜，作為氧化物S1使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物S2使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物S3使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖31B的能帶圖中，作為絕緣體I1、絕緣體I2使用氧化矽膜，作為氧化物S2使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜，作為氧化物S3使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物半導體膜。
在圖31C的能帶圖中，作為絕緣體I1、絕緣體I2使用氧化矽膜，作為氧化物S1使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而 形成的氧化物半導體膜，作為氧化物S2使用利用金屬元素的原子個數比為In：Ga：Zn=4：2：4.1的金屬氧化物靶材而形成的氧化物半導體膜。
較佳的是，氧化物S1、氧化物S3的導帶底的能階比氧化物S2更靠近真空能階，典型的是，氧化物S2的導帶底的能階與氧化物S1、氧化物S3的導帶底的能階的差為0.15eV以上、0.5eV以上且2eV以下、或者1eV以下。就是說，氧化物S1、氧化物S3的電子親和力與氧化物S2的電子親和力的差為0.15eV以上、0.5eV以上且2eV以下、或者1eV以下。
如圖31A至圖31C所示，在氧化物S1、氧化物S2、氧化物S3中，導帶底的能階平滑地變化。換言之，也可以將上述情況表達為導帶底的能階連續地變化或者連續地接合。為了實現這種能帶圖，較佳為降低形成在氧化物S1與氧化物S2的介面或者氧化物S2與氧化物S3的介面的混合層的缺陷能階密度。
明確而言，藉由使氧化物S1和氧化物S2、氧化物S2和氧化物S3包含氧之外的共同元素(主要成分)，可以形成缺陷能階密度低的混合層。例如，在氧化物S2為In-Ga-Zn氧化物的情況下，作為氧化物S1、氧化物S3較佳為使用In-Ga-Zn氧化物、Ga-Zn氧化物、氧化鎵等。
此時，載子的主要路徑成為氧化物S2。因為可以降低氧化物S1與氧化物S2的介面以及氧化物S2與氧化物S3的介面的缺陷能階密度，所以介面散射給載子 傳導帶來的影響小，從而可以得到大通態電流。尤其是，如上述實施方式所示，藉由採用在氧化物S2中存在不具有c軸配向性的第二結晶部的比例高於存在具有c軸配向性的第一結晶部的比例的結構，可以得到更大的通態電流。
在電子被陷阱能階捕獲時，被捕獲的電子像固定電荷那樣動作，導致電晶體的臨界電壓向正方向漂移。藉由設置氧化物S1、氧化物S3，可以使陷阱能階遠離氧化物S2。藉由採用該結構，可以防止電晶體的臨界電壓向正方向漂移。
有時與用作通道區域的氧化物S2的導帶底能階(Ec)相比，缺陷能階離真空能階更遠，而在缺陷能階中容易積累電子。當電子積累在缺陷能階中時，成為負固定電荷，導致電晶體的臨界電壓向正方向漂移。因此，較佳為採用缺陷能階比氧化物S2的導帶底能階(Ec)更接近於真空能階的結構。藉由採用該結構，電子不容易積累在缺陷能階，所以能夠增大電晶體的通態電流，並且還能夠提高場效移動率。
作為氧化物S1、氧化物S3，使用其導電率比氧化物S2充分低的材料。此時，氧化物S2、氧化物S2與氧化物S1的介面以及氧化物S2與氧化物S3的介面主要被用作通道區域。例如，作為氧化物S1、氧化物S3，使用具有在圖26C中以絕緣性高的區域C表示的原子個數比的氧化物即可。注意，圖26C所示的區域C表示 [In]：[M]：[Zn]=0：1：0或其附近值的原子個數比。
尤其是，當作為氧化物S2使用具有以區域A表示的原子個數比的氧化物時，作為氧化物S1及氧化物S3較佳為使用[M]/[In]為1以上，較佳為2以上的氧化物。另外，作為氧化物S3，較佳為使用能夠得到充分高的絕緣性的[M]/([Zn]+[In])為1以上的氧化物。
另外，在本實施方式中，雖然例示出作為氧化物S1、S3使用利用金屬元素的原子個數比為In：Ga：Zn=1：3：2的金屬氧化物靶材而形成的氧化物的結構，但是不侷限於此。例如，作為氧化物S1、S3也可以使用利用In：Ga：Zn=1：1：1[原子個數比]、In：Ga：Zn=1：1：1.2[原子個數比]、In：Ga：Zn=1：3：4[原子個數比]、In：Ga：Zn=1：3：6[原子個數比]、In：Ga：Zn=1：4：5[原子個數比]、In：Ga：Zn=1：5：6[原子個數比]或In：Ga：Zn=1：10：1[原子個數比]的金屬氧化物靶材而形成的氧化物。或者，作為氧化物S1、S3也可以使用利用金屬元素的原子個數比為Ga：Zn=10：1的金屬氧化物靶材而形成的氧化物。此時，在作為氧化物S2使用利用金屬元素的原子個數比為In：Ga：Zn=1：1：1的金屬氧化物靶材而形成的氧化物，並且作為氧化物S1、S3使用利用金屬元素的原子個數比為Ga：Zn=10：1的金屬氧化物靶材而形成的氧化物時，可以將氧化物S2的導帶底的能階與氧化物S1、S3的導帶底的能階的差設定為0.6eV以上，所以是較佳的。
當作為氧化物S1、S3使用In：Ga：Zn=1：1：1[原子個數比]的金屬氧化物靶材時，在氧化物S1、S3中有時為In：Ga：Zn=1：β1(0<β12)：β2(0<β22)。當作為氧化物S1、S3使用In：Ga：Zn=1：3：4[原子個數比]的金屬氧化物靶材時，在氧化物S1、S3中有時為In：Ga：Zn=1：β3(1β35)：β4(2β46)。當作為氧化物S1、S3使用In：Ga：Zn=1：3：6[原子個數比]的金屬氧化物靶材時，在氧化物S1、S3中有時為In：Ga：Zn=1：β5(1β55)：β6(4β68)。
另外，因為氧主要從絕緣體280擴散，所以氧化物S3較佳為具有高氧透過性。例如，作為氧化物S3較佳為使用上述實施方式所示的如樣本A1或樣本A2那樣的金屬氧化物膜。
另外，也可以在氧過剩的氛圍(例如，作為沉積氣體採用氧為100%的氛圍)下形成氧化物S3，將氧從氧化物S3供應到氧化物S2中。
作為絕緣體250，例如可以使用包含氧化矽、氧氮化矽、氮氧化矽、氧化鋁、氧化鉿、氧化鉭、氧化鋯、鋯鈦酸鉛(PZT)、鈦酸鍶(SrTiO3)或(Ba,Sr)TiO3(BST)等所謂的high-k材料的絕緣體的單層或疊層。或者，例如也可以對這些絕緣體添加氧化鋁、氧化鉍、氧化鍺、氧化鈮、氧化矽、氧化鈦、氧化鎢、氧化釔、氧化鋯。此外，也可以對這些絕緣體進行氮化處理。還可以在上述絕緣體上層疊氧化矽、氧氮化矽或氮化矽。
另外，與絕緣體224同樣，作為絕緣體250較佳為使用含有超過化學計量組成的氧的氧化物絕緣體。藉由以與氧化物230接觸的方式設置上述包含過量氧的絕緣體，可以減小氧化物230中的氧缺陷。
絕緣體250可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、氮化矽等具有對氧或氫的阻擋性的絕緣膜。當使用這種材料形成絕緣體250時，絕緣體250被用作防止從氧化物230釋放氧或從外部混入氫等雜質的層。
絕緣體250也可以具有與絕緣體220、絕緣體222及絕緣體224同樣的疊層結構。當作為絕緣體250具有在電子捕獲能階捕獲所需要的電子的絕緣體時，電晶體200的臨界電壓可以向正一側漂移。藉由採用該結構，電晶體200成為在閘極電壓為0V的情況下也處於非導通狀態(也稱為關閉狀態)的常關閉型電晶體。
另外，在圖30A至圖30C所示的半導體裝置中，可以在氧化物230和導電體260之間除了絕緣體250以外還可以設置障壁膜。或者，作為氧化物230c，也可以使用具有阻擋性的材料。
例如，藉由以與氧化物230接觸的方式設置包含過量氧的絕緣膜，且由障壁膜包圍這些膜，可以使氧化物為與化學計量組成大致一致的狀態或者超過化學計量組成的氧的過飽和狀態。此外，可以防止對氧化物230侵入氫等雜質。
導電體240a和導電體240b中的一個被用作源極電極，另一個被用作汲極電極。
導電體240a和導電體240b可以使用鋁、鈦、鉻、鎳、銅、釔、鋯、鉬、銀、鉭或鎢等金屬或者以這些元素為主要成分的合金。尤其是，氮化鉭等金屬氮化物膜具有對氫或氧的阻擋性，並且耐氧化性高，所以是較佳的。
在圖式中，導電體240a和導電體240b具有單層結構，但是也可以採用兩層以上的疊層結構。例如，可以層疊氮化鉭膜和鎢膜。此外，可以層疊鈦膜和鋁膜。另外，也可以採用在鎢膜上層疊鋁膜的兩層結構、在銅-鎂-鋁合金膜上層疊銅膜的兩層結構、在鈦膜上層疊銅膜的兩層結構、在鎢膜上層疊銅膜的兩層結構。
另外，也可以使用：在鈦膜或氮化鈦膜上層疊鋁膜或銅膜而在其上層疊鈦膜或氮化鈦膜的三層結構、在鉬膜或氮化鉬膜上層疊鋁膜或銅膜而在其上層疊鉬膜或氮化鉬膜的三層結構等。另外，也可以使用包含氧化銦、氧化錫或氧化鋅的透明導電材料。
被用作閘極電極的導電體260例如可以使用選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的金屬、以上述金屬為成分的合金或組合上述金屬的合金等而形成。尤其是，氮化鉭等金屬氮化物膜具有對氫或氧的阻擋性，並且耐氧化性高，所以是較佳的。另外，也可以使用選自錳、鋯中的一個或多個的金屬。此外，也可以使用以摻雜有磷等雜 質元素的多晶矽為代表的半導體、鎳矽化物等矽化物。在圖式中，導電體260具有兩層結構，但是也可以採用單層或三層以上的疊層結構。
注意，作為兩層結構，可以採用相同材料的疊層。例如，藉由熱CVD法、MOCVD法或ALD法形成導電體260a。尤其是，較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法形成。藉由利用ALD法等形成，可以降低進行成膜時對絕緣體250造成的損傷。另外，也可以提高覆蓋性，所以是較佳的。因此可以提供一種可靠性高的電晶體200。
接著，利用濺射法形成導電體260b。此時，藉由在絕緣體250上具有導電體260a，可以抑制形成導電體260a時造成的損傷給絕緣體250帶來的影響。另外，濺射法的沉積速度比ALD法快，所以良率高，從而可以提高生產率。
例如，較佳為採用在鋁膜上層疊鈦膜的兩層結構。另外，也可以採用在氮化鈦膜上層疊鈦膜的兩層結構、在氮化鈦膜上層疊鎢膜的兩層結構、在氮化鉭膜或氮化鎢膜上層疊鎢膜的兩層結構。
還有在鈦膜上層疊鋁膜，在其上層疊鈦膜的三層結構等。此外，也可以使用組合鋁與選自鈦、鉭、鎢、鉬、鉻、釹、鈧中的一種或多種的合金膜或氮化膜。
另外，作為導電體260，可以使用包含選自銦、錫、鋅、鎵和矽等中的元素的導電材料。作為導電體 260，也可以使用銦錫氧化物、包含氧化鎢的銦氧化物、包含氧化鎢的銦鋅氧化物、包含氧化鈦的銦氧化物、包含氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化矽的銦錫氧化物、In-Ga-Zn氧化物等具有透光性的導電材料。另外，也可以採用上述具有透光性的導電材料和上述金屬的疊層結構。
接著，在電晶體200的上方設置絕緣體280及絕緣體282。
作為絕緣體280較佳為使用含有超過化學計量組成的氧的氧化物。就是說，在絕緣體280中，較佳為形成有比滿足化學計量組成的氧多的氧存在的區域(以下，也稱為過量氧區域)。尤其是，在將氧化物半導體用於電晶體200時，作為電晶體200附近的層間膜等形成具有過量氧區域的絕緣體，降低電晶體200的氧缺陷，而可以提高電晶體200的可靠性。
作為具有過剰氧區域的絕緣體，明確而言，較佳為使用由於加熱而一部分的氧脫離的氧化物材料。作為由於加熱而氧脫離的氧化物是指：在熱脫附譜分析法(TDS：Thermal Desorption Spectroscopy)分析中，換成為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。注意，上述TDS分析時的膜的表面溫度較佳為100℃以上且700℃以下或100℃以上且500℃以下。
例如，作為這種材料，較佳為使用包含氧化 矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指氧含量多於氮含量的材料，而“氮氧化矽”是指氮含量多於氧含量的材料。
覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
作為絕緣體282，例如較佳為使用氧化鋁及氧化鉿等具有對氧或氫的阻擋性的絕緣膜。另外，作為絕緣體282也可以使用能夠用於絕緣體222的絕緣體。當使用這種材料形成絕緣體282時，絕緣體282被用作防止從氧化物230釋放氧或從外部混入氫等雜質的層。
藉由具有上述結構，可以提供一種包含氧化物半導體的通態電流大的電晶體。另外，可以提供一種包含氧化物半導體的關態電流小的電晶體。另外，藉由將具有上述結構的電晶體用於半導體裝置，可以在抑制半導體裝置的電特性變動的同時提高可靠性。另外，可以提供一種功耗得到降低的半導體裝置。
〈電晶體結構2〉
圖32A至圖32C示出可以用於電晶體200的結構的一個例子。圖32A示出電晶體200的頂面。注意，為了明確起見，省略圖32A中的部分膜。圖32B是對應於圖32A所示的點劃線X1-X2的剖面圖，圖32C是對應於圖32A所示的點劃線Y1-Y2的剖面圖。
注意，在圖32A至圖32C所示的電晶體200 中，對具有構成與圖30A至圖30C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
再者，在圖32A至32C所示的結構中，以覆蓋導電體260的方式形成絕緣體270。當將氧脫離的氧化物材料用於絕緣體280時，作為絕緣體270使用具有對氧的阻擋性的物質，以防止由於脫離的氧導電體260氧化。作為絕緣體270，可以使用能夠用於絕緣體282的絕緣體。
例如，作為絕緣體270可以使用氧化鋁等金屬氧化物。以防止導電體260的氧化的程度的厚度形成絕緣體270即可。例如，以1nm以上且10nm以下、較佳為3nm以上且7nm以下的厚度形成絕緣體270。
藉由採用該結構，可以擴大導電體260的材料的選擇範圍。例如，可以使用鋁等耐氧化性低且導電性高的材料。另外，例如可以使用容易進行成膜或加工的導電體。
因此，可以抑制導電體260的氧化，並且可以將從絕緣體280脫離的氧高效率地供應到氧化物230。此外，藉由作為導電體260使用導電性高的導電體，可以提供一種功耗小的電晶體200。
〈電晶體結構3〉
圖33A至圖33C示出可以用於電晶體200的結構的一個例子。圖33A示出電晶體200的頂面。注意，為了明 確起見，省略圖33A中的部分膜。圖33B是對應於圖33A所示的點劃線X1-X2的剖面圖，圖33C是對應於圖33A所示的點劃線Y1-Y2的剖面圖。
注意，在圖33A至圖33C所示的電晶體200中，對具有構成與圖32A至圖32C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
在圖33A至圖33C所示的結構中，以與導電體240a重疊的方式設置絕緣體243a，以與導電體240b重疊的方式設置絕緣體243b。在作為絕緣體280使用使氧脫離的氧化物材料的情況下，為了防止導電體240a及導電體240b被所脫離的氧氧化，作為絕緣體243a及絕緣體243b使用對氧具有阻擋性的物質。
例如，作為絕緣體243a及絕緣體243b，可以使用氧化鋁、氧化鎵等金屬氧化物。另外，作為絕緣體243a及絕緣體243b，可以使用氮化矽等。
藉由採用該結構，可以擴大導電體240a及導電體240b的材料的選擇範圍。例如，可以使用鋁等耐氧化性低且導電性高的材料。另外，例如可以使用容易進行成膜或加工的導電體。
因此，可以抑制導電體240a及導電體240b的氧化，而可以將從絕緣體280脫離的氧高效地供應到氧化物230中。另外，藉由作為導電體240a及導電體240b使用導電性高的導電體，可以提供一種功耗小的電晶體200。
另外，在圖30A至圖30C等所示的電晶體200中，雖然將絕緣體220、絕緣體222及絕緣體224的疊層用作閘極絕緣膜，但是本實施方式所示的電晶體不侷限於此。例如，如圖33A至圖33C所示，可以採用只設置絕緣體224的結構。
在圖33A至圖33C所示的結構中，較佳為以覆蓋導電體205a及導電體205b的頂面的方式設置導電體205c。在此，有時將導電體205a至導電體205c總稱為導電體205。在作為絕緣體224使用使氧脫離的氧化物材料的情況下，為了防止所脫離的氧導致導電體205b氧化，作為導電體205c可以使用與導電體205a同樣的導電體。另外，例如也可以使用上述具有透光性的導電材料。
藉由採用該結構，可以擴大導電體205b的材料的選擇範圍。例如，可以使用容易進行成膜或加工的導電體。
因此，可以抑制導電體205b的氧化，並且可以將從絕緣體224脫離的氧高效率地供應到氧化物230。此外，藉由作為導電體205b使用導電性高的導電體，可以提供一種功耗小的電晶體200。
〈電晶體結構4〉
圖34A至圖34C示出可以用於電晶體200的結構的一個例子。圖34A示出電晶體200的頂面。注意，為了明確起見，省略圖34A中的部分膜。圖34B是對應於圖 34A所示的點劃線X1-X2的剖面圖，圖34C是對應於圖34A所示的點劃線Y1-Y2的剖面圖。
注意，在圖34A至圖34C所示的電晶體200中，對具有構成與圖30A至圖30C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
在圖34A至圖34C所示的結構中，被用作閘極電極的導電體260包括導電體260a、導電體260b及導電體260c。另外，氧化物230c只要覆蓋氧化物230b的側面即可，也可以在絕緣體224上被切斷。
導電體260a利用熱CVD法、MOCVD法或ALD法形成。尤其是，較佳為使用ALD法形成導電體260a。藉由使用ALD法等進行形成可以減少絕緣體250所受到的電漿所導致的損傷。另外，可以提高導電體260a的覆蓋性，所以是較佳的。因此，可以提供一種可靠性高的電晶體200。
此外，導電體260b使用鉭、鎢、銅、鋁等導電性高的材料形成。再者，形成在導電體260b上的導電體260c較佳為使用氮化鎢等耐氧化性高的導電體形成。
例如，在作為絕緣體280使用使氧脫離的氧化物材料的情況下，藉由作為與具有過量氧區域的絕緣體280接觸的面積大的導電體260c使用耐氧化性高的導電體，可以抑制從過量氧脫離的氧被導電體260吸收。此外，可以抑制導電體260的氧化，並且可以將從絕緣體280脫離的氧高效率地供應到氧化物230。此外，藉由作 為導電體260b使用導電性高的導電體，可以提供一種功耗小的電晶體200。
另外，如圖34C所示，在電晶體200中，氧化物230b在通道寬度方向上被導電體205及導電體260覆蓋。此外，藉由使絕緣體224具有凸部，氧化物230b的側面也可以被導電體260覆蓋。例如，較佳的是，藉由調整絕緣體224的凸部的形狀，在氧化物230b的側面上，導電體260的底面比氧化物230b的底面接近於基板一側。也就是說，電晶體200具有可以由導電體205及導電體260的電場電圍繞氧化物230b的結構。如此，將由導電體的電場電圍繞氧化物230b的電晶體結構稱為surrounded channel(s-channel)結構。在s-channel結構的電晶體200中，也可以在氧化物230b整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大，來可以得到更大的通態電流(在電晶體處於開啟狀態時流在源極與汲極之間的電流)。此外，也可以由導電體205及導電體260的電場使形成在氧化物230b中的通道形成區域的整個區域空乏化。因此，s-channel結構可以進一步減少電晶體的關態電流。另外，藉由縮短通道寬度，可以提高增大通態電流且減少關態電流的s-channel結構的效果等。
在圖34A至圖34C所示的結構中，被用作源極或汲極的導電體具有疊層結構。作為導電體240a及導電體240b較佳為使用與氧化物230b的密接性高的導電 體，作為導電體241a及導電體241b較佳為使用導電性高的材料。此外，較佳為利用原子層沉積(ALD：Atomic Layer Deposition)法形成導電體240a及導電體240b。藉由利用ALD法等形成導電體240a及導電體240b，可以提高覆蓋性。
例如，在作為氧化物230b使用包含銦的金屬氧化物的情況下，作為導電體240a及導電體240b可以使用氮化鈦等。此外，藉由作為導電體241a及導電體241b使用鉭、鎢、銅、鋁等導電性高的材料，可以提供一種可靠性高且功耗小的電晶體200。另外，作為導電體241a及導電體241b還可以使用能夠用於導電體260的導電體，例如可以使用具有透光性的導電材料。
〈電晶體結構5〉
圖35A至圖35C示出能夠用於電晶體200的結構的一個例子。圖35A示出電晶體200的頂面。注意，為了明確起見，在圖35A中省略一部分的膜。另外，圖35B是沿圖35A中的點劃線X1-X2所示的部分的剖面圖，圖35C是沿點劃線Y1-Y2所示的部分的剖面圖。
注意，在圖35A至圖35C所示的電晶體200中，對具有構成與圖30A至圖30C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
另外，如圖35C所示，在電晶體200中，氧化物230b在通道寬度方向上被導電體205及導電體260 圍繞。此外，藉由使絕緣體222具有凸部，氧化物230b的側面也可以被導電體260覆蓋。
在此，在作為絕緣體222使用氧化鉿等high-k材料的情況下，因為絕緣體222的相對介電常數較大，所以可以減小等效氧化物厚度(EOT：Equivalent Oxide Thickness)。因此，由於絕緣體222的物理上的厚度而可以擴大導電體205與氧化物230之間的距離，而不使施加到氧化物230的來自導電體205的電場的影響減弱。因此，藉由調整絕緣體222的厚度，可以調整導電體205與氧化物230之間的距離。
例如，較佳的是，藉由調整絕緣體224的凸部的形狀，在氧化物230b的側面上，導電體260的底面比氧化物230b的底面接近於基板一側。也就是說，電晶體200具有可以由導電體205及導電體260的電場電圍繞氧化物230b的結構。如此，將由導電體的電場電圍繞氧化物230b的電晶體結構稱為s-channel結構。在s-channel結構的電晶體200中，也可以在氧化物230b整體(塊體)形成通道。在s-channel結構中可以使電晶體的汲極電流增大，來可以得到更大的通態電流(在電晶體處於開啟狀態時流在源極與汲極之間的電流)。此外，也可以由導電體205及導電體260的電場使形成在氧化物230b中的通道形成區域的整個區域空乏化。因此，s-channel結構可以進一步減少電晶體的關態電流。另外，藉由縮短通道寬度，可以提高增大通態電流且減少關態電流的s- channel結構的效果等。
另外，如圖35B及圖35C所示，也可以以氧化物230c的側面與絕緣體250及導電體260的側面大致一致的方式形成氧化物230c。由此，可以同時進行氧化物230c、絕緣體250及導電體260的圖案形成，從而可以實現製程的簡化。在此，藉由作為導電體240a及導電體240b使用對氫或氧具有阻擋性而不容易氧化(耐氧化性高)的氮化鉭等金屬氮化物，可以防止導電體240a及導電體240b被氧化。另外，可以更容易地將過量氧從絕緣體280供應到氧化物230b中。
〈電晶體結構6〉
圖36A至圖36C示出可以用於電晶體200的結構的一個例子。圖36A示出電晶體200的頂面。注意，為了明確起見，省略圖36A中的部分膜。圖36B是對應於圖36A所示的點劃線X1-X2的剖面圖，圖36C是對應於圖36A所示的點劃線Y1-Y2的剖面圖。
注意，在圖36A至圖36C所示的電晶體200中，對具有構成與圖30A至圖30C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
圖36A至圖36C所示的電晶體200在形成於絕緣體280的開口部中形成有氧化物230c、絕緣體250及導電體260。另外，導電體240a和導電體240b中的一個端部與形成在絕緣體280中的開口部的端部一致。再 者，導電體240a及導電體240b的三個端部與氧化物230的端部的一部一致。由此，可以在與氧化物230或絕緣體280的開口部同時形成導電體240a及導電體240b。由此，可以減少遮罩及製程的數量。此外，可以提高良率及生產性。
另外，導電體240a、導電體240b及氧化物230b隔著氧化物230d接觸於具有過量氧區域的絕緣體280。由此，藉由在絕緣體280與包括形成有通道的區域的氧化物230b之間設置氧化物230d，可以抑制氫、水及鹵素等雜質從絕緣體280擴散到氧化物230b。
再者，由於圖36A至圖36C所示的電晶體200具有導電體240a及導電體240b與導電體260幾乎不重疊的結構，所以可以減小導電體260的寄生電容。也就是說，可以提供一種工作頻率高的電晶體200。
〈電晶體結構7〉
圖37A至圖37C示出可以用於電晶體200的結構的一個例子。圖37A示出電晶體200的頂面。注意，為了明確起見，省略圖37A中的部分膜。圖37B是對應於圖37A所示的點劃線X1-X2的剖面圖，圖37C是對應於圖37A所示的點劃線Y1-Y2的剖面圖。
注意，在圖37A至圖37C所示的電晶體200中，對具有構成與圖30A至圖30C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
圖37A至圖37C所示的電晶體200不包括氧化物230d。例如，在作為導電體240a及導電體240b使用耐氧化性高的導電體的情況下，並不需要設置氧化物230d。因此，可以減少遮罩個數及製程數量。另外，可以提高良率或生產率。
另外，也可以只在與氧化物230a及氧化物230b重疊的區域上設置絕緣體224。此時，可以以絕緣體222為蝕刻停止層對氧化物230a、氧化物230b及絕緣體224進行加工。因此，可以提高良率或生產率。
再者，在圖37A至圖37C所示的電晶體200中，導電體240a及導電體240b幾乎不與導電體260重疊，所以可以減少被施加到導電體260的寄生電容。換言之，可以提供一種工作頻率高的電晶體200。
〈電晶體結構8〉
圖38A至圖38C示出能夠用於電晶體200的結構的一個例子。圖38A示出電晶體200的頂面。注意，為了明確起見，在圖38A中省略一部分的膜。另外，圖38B是沿圖38A中的點劃線X1-X2所示的部分的剖面圖，圖38C是沿點劃線Y1-Y2所示的部分的剖面圖。
注意，在圖38A至圖38C所示的電晶體200中，對具有構成與圖36A至圖36C所示的電晶體200的結構相同的功能的結構附加相同元件符號。
在絕緣體282上形成絕緣體285及絕緣體 286。
在形成於絕緣體280、絕緣體282及絕緣體285中的開口部中，形成有氧化物230c、絕緣體250及導電體260。另外，導電體240a和導電體240b中的一個的端部與形成於絕緣體280中的開口部的端部一致。再者，導電體240a及導電體240b的三個方向的端部與氧化物230a及氧化物230b的端部的一部分一致。因此，可以與氧化物230a及氧化物230b或者絕緣體280的開口部同時形成導電體240a及導電體240b。因此，可以減少遮罩的個數及製程的數量。另外，可以提高良率和生產率。
另外，導電體240a、導電體240b及氧化物230b隔著氧化物230d接觸於具有過量氧區域的絕緣體280。由此，藉由在絕緣體280與包括形成有通道的區域的氧化物230b之間設置氧化物230d，可以抑制氫、水及鹵素等雜質從絕緣體280擴散到氧化物230b。
另外，在圖38A至圖38C所示的電晶體200中不形成高電阻的偏置(offset)區域，因此可以增大電晶體200的通態電流。
〈半導體裝置的製造方法〉
以下，參照圖39A至圖42B對圖30A至圖30C所示的半導體裝置的製造方法的一個例子進行說明。
首先，準備基板(未圖示)。對可用作基板的基板沒有特別的限制，但是基板較佳為至少具有能夠承受在 後面進行的加熱處理的程度的耐熱性。例如，可以使用玻璃基板如硼矽酸鋇玻璃基板和硼矽酸鋁玻璃基板等、陶瓷基板、石英基板、藍寶石基板等。此外，也可以利用：使用矽或碳化矽等的單晶半導體基板或多晶半導體基板；使用矽鍺、砷化鎵、砷化銦、砷化銦鎵的化合物半導體基板；SOI(Silicon On Insulator)基板；或GOI(Germanium on Insulator)基板等，並且也可以使用在這些基板上設置有半導體元件的基板。
另外，作為基板也可以使用撓性基板來製造半導體裝置。在製造具有撓性的半導體裝置時，既可以在撓性基板上直接製造電晶體，也可以在其他製造基板上製造電晶體，然後從製造基板剝離電晶體並將其轉置到撓性基板上。另外，為了從製造基板剝離電晶體並將其轉置到撓性基板上，較佳為在製造基板與包括氧化物半導體的電晶體之間設置剝離層。
接著，形成絕緣體214、絕緣體216。接著，藉由光微影法等在絕緣體216上形成光阻遮罩290，去除絕緣體214及絕緣體216的不需要的部分(圖39A)。然後，去除光阻遮罩290，由此可以形成開口部。
在此，對被加工膜的加工方法進行說明。當對被加工膜進行微細加工時，可以使用各種微細加工技術。例如，也可以採用對藉由光微影法等形成的光阻遮罩進行縮小處理的方法。另外，也可以藉由光微影法等形成假圖案，在該假圖案處形成側壁之後去除假圖案，將殘留 的側壁用作光阻遮罩，對被加工膜進行蝕刻。此外，為了實現高縱橫比，作為被加工膜的蝕刻較佳為利用各向異性乾蝕刻。另外，也可以使用由無機膜或金屬膜構成的硬遮罩。
作為用來形成光阻遮罩的光，例如可以使用i線(波長365nm)、g線(波長436nm)、h線(波長405nm)或將這些光混合的光。此外，還可以使用紫外線、KrF雷射或ArF雷射等。此外，也可以利用液浸曝光技術進行曝光。作為用於曝光的光，也可以使用極紫外光(EUV：Extreme Ultra-Violet)或X射線。另外，也可以使用電子束代替用於曝光的光。當使用極紫外光、X射線或電子束時，可以進行極其微細的加工，所以是較佳的。注意，在藉由利用電子束等光束進行掃描而進行曝光時，不需要光罩。
另外，也可以在形成將成為光阻遮罩的光阻膜之前，形成具有提高被加工膜與光阻膜的緊密性的功能的有機樹脂膜。可以利用旋塗法等以覆蓋其下方的步階而使其表面平坦化的方式形成該有機樹脂膜，而可以降低形成在該有機樹脂膜上方的光阻遮罩的厚度的偏差。尤其是，在進行微細的加工時，作為該有機樹脂膜較佳為使用具有對用於曝光的光的反射防止膜的功能的材料。作為具有這種功能的有機樹脂膜，例如有BARC(Bottom Anti-Reflection Coating：底部抗反射)膜等。該有機樹脂膜可以在去除光阻遮罩的同時被去除或者在去除光阻遮罩之後 被去除。
接著，在絕緣體214及絕緣體216上形成導電體205A及導電體205B。導電體205A及導電體205B可以藉由濺射法、蒸鍍法、CVD法(包括熱CVD法、MOCVD法、PECVD法等)等形成。另外，為了減少電漿所導致的損傷，較佳為利用熱CVD法、MOCVD法或ALD法(圖39B)。
接著，去除導電體205A及導電體205B的不需要的部分。例如，直到使絕緣體216露出為止藉由回蝕處理或化學機械拋光(CMP：Chemical Mechanical Polishing)處理等去除導電體205A及導電體205B的一部分，由此形成導電體205(圖39C)。此時，絕緣體216也可以被用作停止層，有時絕緣體216的厚度變薄。
在此，CMP處理是一種對被加工物的表面藉由化學、機械的複合作用進行平坦化的方法。更明確而言，CMP處理是一種方法，其中在拋光台上貼附砂布，且一邊在被加工物與砂布之間供應漿料(拋光劑)，一邊將拋光台和被加工物分別旋轉或搖動，來由漿料與被加工物表面之間的化學反應以及砂布和被加工物的機械拋光的作用對被加工物的表面進行拋光。
CMP處理既可只進行一次，又可進行多次。當進行CMP處理多次時，較佳為在進行高拋光率的初期拋光之後，進行低拋光率的精拋光。如此，也可以組合拋光率不同的拋光。
接著，形成絕緣體220、絕緣體222及絕緣體224(圖39D)。
絕緣體220、絕緣體222及絕緣體224可以使用上述材料或後面說明的能夠用於絕緣體320的材料。尤其是，作為絕緣體222，較佳為使用氧化鉿等high-k材料。
絕緣體220、絕緣體222及絕緣體224例如可以利用濺射法、化學氣相沉積(CVD：Chemical Vapor Deposition)法(包括熱CVD法、有機金屬CVD(MOCVD：Metal Organic Chemical Vapor Deposition)法、電漿增強CVD(PECVD：Plasma Enhanced Chemical Vapor Deposition)法等)、分子束磊晶(MBE：Molecular Beam Epitaxy)法、原子層沉積(ALD：Atomic Layer Deposition)法或脈衝雷射沉積(PLD：Pulsed Laser Deposition)法等形成。尤其是，當藉由CVD法，較佳為藉由ALD法等形成該絕緣體時，可以提高覆蓋性，所以是較佳的。另外，為了減少電漿所導致的損傷，較佳為利用熱CVD法、MOCVD法或ALD法。此外，也可以使用使TEOS(Tetra-Ethyl-Ortho-Silicate：四乙氧基矽烷)或矽烷等與氧或一氧化二氮等起反應而形成的步階覆蓋性良好的氧化矽膜。
另外，較佳為連續地形成絕緣體220、絕緣體222及絕緣體224。藉由連續地形成它們，可以形成可靠性高的絕緣體，而不使雜質附著於絕緣體220與絕緣體222的介面及絕緣體222與絕緣體224的介面。
接著，依次形成成為氧化物230a的氧化物230A及成為氧化物230b的氧化物230B。氧化物230A及氧化物230B的成膜方法可以參照上述實施方式的關於金屬氧化物的記載。另外，該氧化物較佳為以不接觸於大氣的方式連續地形成。
由於藉由濺射法形成氧化物230A及氧化物230B，可以提高膜密度，所以是較佳的。在藉由濺射法形成氧化物230A及氧化物230B的情況下，作為濺射氣體，適當地使用稀有氣體(典型的是氬)、氧或者稀有氣體和氧的混合氣體。另外，較佳為進行濺射氣體的高度純化。例如，作為用作濺射氣體，使用露點為-60℃以下，較佳為-100℃以下的高純度的氧氣體或氬氣體，由此可以儘可能地防止水分等混入氧化物半導體膜108中。
另外，在藉由濺射法形成氧化物230A及氧化物230B的情況下，較佳為使用低溫泵等吸附式真空抽氣泵對濺射裝置的處理室進行高真空抽氣(抽空到5×10-7Pa至1×10-4Pa左右)以儘可能地去除對氧化物230A及氧化物230B來說是雜質的水等。尤其是，在濺射裝置的待機時處理室內的相當於H2O的氣體分子(相當於m/z=18的氣體分子)的分壓為1×10-4Pa以下，較佳為5×10-5Pa以下。
然後，在氧化物230A上形成成為導電體240a及導電體240b的導電膜240A。作為導電膜240A，較佳為使用具有對氫或氧的阻擋性且耐氧化性高的材料。 另外，雖然在圖式中採用單層，但是也可以採用兩層以上的疊層結構。接著，藉由與上述方法同樣的方法形成光阻遮罩292(圖39E)。
使用光阻遮罩292，藉由蝕刻去除導電膜240A的不需要的部分，形成島狀導電層240B(圖40A)。然後，以導電層240B為遮罩藉由蝕刻去除氧化物230A及氧化物230B的不需要的部分。
此時，也可以同時將絕緣體224加工為島狀。例如，藉由將具有阻擋性的絕緣體222用作蝕刻停止膜，即使在絕緣體220、絕緣體222及絕緣體224的總厚度薄的結構中，也可以防止絕緣體222的下方的佈線層也被過蝕刻。另外，藉由減少絕緣體220、絕緣體222及絕緣體224的總厚度，來自導電體205的電壓高效地施加到它們，所以可以提供一種功耗低的電晶體。
然後，去除光阻遮罩，由此可以形成島狀氧化物230a、島狀氧化物230b及島狀導電層240B的疊層結構(圖40B)。
接著，較佳為進行加熱處理(在圖40C中，箭頭表示加熱處理)。加熱處理在250℃以上且400℃以下，較佳為320℃以上且380℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行即可。另外，在惰性氣體氛圍下進行加熱處理之後，為了填補脫離的氧，也可以在包含10ppm以上的氧化氣體的氛圍下進行另一個加熱處理。藉由加熱處理，可以去除 作為氧化物230a及氧化物230b的雜質的氫或水。另外，氧從形成在氧化物230a的下方的絕緣體供應到氧化物230a及氧化物230b中，由此可以降低氧化物中的氧缺陷。
接著，藉由與上述方法同樣的方法在島狀導電層240B上形成光阻遮罩294(圖40D)。接著，藉由蝕刻去除導電膜的不需要的部分，然後去除光阻遮罩294，由此形成導電體240a及導電體240b(圖41A)。此時，藉由對絕緣體224或絕緣體222進行過蝕刻也可以實現s-channel結構。
接著，較佳為進行加熱處理(在圖41B中，箭頭表示加熱處理)。加熱處理在250℃以上且400℃以下，較佳為320℃以上且380℃以下的溫度下且在惰性氣體氛圍、包含10ppm以上的氧化氣體的氛圍或減壓狀態下進行即可。另外，在惰性氣體氛圍下進行加熱處理之後，為了填補脫離的氧，也可以在包含10ppm以上的氧化氣體的氛圍下進行另一個加熱處理。藉由加熱處理，可以去除作為氧化物230a及氧化物230b的雜質的氫或水。另外，氧從形成在氧化物230a的下方的絕緣體供應到氧化物230a及氧化物230b中，由此可以降低氧化物中的氧缺陷。再者，在使用氧化氣體進行加熱處理的情況下，藉由使氧化氣體直接接觸於形成通道的區域，可以高效地減少形成通道的區域中的氧缺陷。
接著，依次形成成為氧化物230c、絕緣體 250及導電體260的導電膜260A。另外，氧化物230c的成膜方法可以參照上述實施方式的關於金屬氧化物的記載。另外，作為導電膜260A，較佳為使用具有對氫或氧的阻擋性且耐氧化性高的材料。另外，雖然在圖式中採用單層，但是也可以採用兩層以上的疊層結構。
例如，作為兩層結構，可以採用相同材料的疊層。藉由熱CVD法、MOCVD法或ALD法形成第一導電膜。尤其是，較佳為利用ALD法形成。藉由利用ALD法等形成，可以降低進行成膜時對絕緣體250造成的損傷。另外，也可以提高覆蓋性，所以是較佳的。因此可以提供一種可靠性高的電晶體200。
接著，利用濺射法形成第二導電膜。此時，藉由在絕緣體250上具有第一導電膜，可以抑制形成第二導電膜時造成的損傷給絕緣體250帶來的影響。另外，濺射法的沉積速度比ALD法快，所以良率高，從而可以提高生產率。注意，較佳為使用不包含氯的沉積氣體形成導電膜260A。
接著，藉由與上述方法同樣的方法在導電膜260A上形成光阻遮罩296(圖41C)。接著，藉由蝕刻去除導電膜260A的不需要的部分來形成導電體260，然後去除光阻遮罩296(圖41D)。
接著，在導電體260上形成絕緣體280。絕緣體280是包含氧的絕緣體，諸如氧化矽膜、氧氮化矽膜等。作為包含過量氧的絕緣體，可以適當地設定CVD法 或濺射法中的成膜條件，形成使其膜中包含多量氧的氧化矽膜或氧氮化矽膜。另外，也可以在形成氧化矽膜及氧氮化矽膜之後，藉由離子植入法、離子摻雜法或電漿處理添加氧。
尤其是，較佳為進行氧電漿處理(在圖42A中，箭頭表示電漿處理)。典型的氧電漿處理是指：利用藉由氧氣體的輝光放電電漿產生的自由基對氧化物半導體表面進行處理。但是產生電漿的氣體不侷限於氧，也可以是氧氣體和稀有氣體的混合氣體。例如，以250℃以上且400℃以下，較佳為300℃以上且400℃以下的溫度，在包含氧化氣體的氛圍或減壓狀態下進行氧電漿處理即可。
藉由氧電漿處理，在對絕緣體280及氧化物230進行脫水化或脫氫化處理的同時對絕緣體280引入過量氧，由此可以形成過量氧區域。另外，在被脫水化或脫氫化的氧化物230中產生氧缺陷，而低電阻化。另一方面，絕緣體280中的過量氧填補氧化物230中的氧缺陷。因此，可以藉由氧電漿處理一邊使絕緣體280填補氧化物230中的氧缺陷，一邊去除作為雜質的氫或水。因此，可以提高電晶體200的電特性，並且可以減少電特性的不均勻。
接著，在絕緣體280上形成絕緣體282。較佳為使用濺射裝置形成絕緣體282。藉由利用濺射法，可以更容易地在絕緣體282的下方的絕緣體280中形成過量氧區域。
在藉由濺射法進行成膜時，在靶材與基板之間存在離子和被濺射的粒子。例如，靶材與電源連接，並被施加電位E0。另外，基板被施加接地電位等電位E1。但是，基板也可以處於電浮動狀態。另外，在靶材與基板之間存在成為電位E2的區域。各電位的大小關係滿足E2>E1>E0。
藉由使電漿中的離子由於電位差E2-E0加速而該離子碰撞到靶材，被濺射的粒子從靶材被彈出。並且，藉由該被濺射的粒子附著於成膜表面上而沉積，來形成膜。另外，有時離子的一部分由靶材反沖，並且作為反沖離子經過所形成的膜被吸收到位於所形成的膜的下方的絕緣體280。此外，有時電漿中的離子由於電位差E2-E1而加速，衝擊到成膜表面。此時，離子的一部分到達絕緣體280的內部。藉由離子被吸收到絕緣體280，在絕緣體280中形成離子被吸收的區域。換言之，在離子是包含氧的離子的情況下，在絕緣體280中形成過量氧區域。
藉由對絕緣體280引入過量氧，可以形成過量氧區域。藉由例如在200℃以上且450℃以下，較佳為320℃以上且380℃以下左右的溫度下進行加熱處理，絕緣體280中的過量氧被供應到氧化物230中，可以填補氧化物230中的氧缺陷。另外，例如，在利用濺射法形成絕緣體282時，藉由一邊以上述溫度加熱基板一邊進行成膜，即使在成膜之後不另行進行加熱處理，也可以對氧化物230供應氧。
在此，如上所述，藉由作為氧化物230c使用氧透過性高的氧化物，可以更容易地使氧從絕緣體280擴散到氧化物230b中。
此時，在氧化物230中，過量氧(活性氧)鍵合於具有配向性的結晶部的側面。並且，In、M或Zn等金屬鍵合於所鍵合的活性氧。可以認為：如此，藉由活性氧與In、M或Zn等金屬反復鍵合，從具有配向性的結晶部的側面在橫向方向上進行固相生長。另外，如圖40C、圖41B所示，預先對氧化物230a、氧化物230b進行加熱處理，實現脫水化及脫氫化，由此可以減少包含在氧化物230中的水或氫等雜質。因此，可以防止包含在氧化物230中的水或氫等雜質阻擋氧的擴散，所以可以將氧更高效地供應到氧化物230中。
在此，在作為與絕緣體280接觸的導電體260、導電體240a及導電體240b使用耐氧化性高的導電體的情況下，絕緣體280中的過量氧不被導電體260、導電體240a及導電體240b吸收，可以被高效地供應到氧化物230中。因此，可以實現電晶體200的電特性的提高、通態電流的增大、次臨界擺幅值的降低、可靠性的提高及電特性不均勻的降低。
藉由上述製程，可以製造本發明的一個實施方式的電晶體200。
〈半導體裝置的結構實例〉
圖43A至圖49B示出本發明的一個實施方式的使用電容器的半導體裝置(記憶體裝置)的例子。另外，圖43A是圖44至圖47及圖49A至圖51的電路圖。圖48A和圖48B及圖49A和圖49B示出形成圖44至圖47及圖49A至圖51所示的半導體裝置的區域的端部。
〈半導體裝置的電路結構〉
圖43A及圖44至圖47所示的半導體裝置包括電晶體300、電晶體200及電容器100。
電晶體200是其通道形成在包含氧化物半導體的半導體層中的電晶體。因為電晶體200的關態電流小，所以藉由將該電晶體用於半導體裝置(記憶體裝置)，可以長期保持存儲內容。換言之，因為可以形成不需要更新工作或更新工作的頻率極低的半導體裝置(記憶體裝置)，所以可以充分降低功耗。
在圖43A中，佈線3001與電晶體300的源極電連接，佈線3002與電晶體300的汲極電連接。此外，佈線3003與電晶體200的源極和汲極中的一個電連接，佈線3004與電晶體200的閘極電連接。再者，電晶體300的閘極及電晶體200的源極和汲極中的另一個與電容器100的一個電極電連接，佈線3005與電容器100的另一個電極電連接。
圖43A所示的半導體裝置藉由具有能夠保持電晶體300的閘極的電位的特徵，可以如下所示進行資訊 的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先，將第四佈線3004的電位設定為使電晶體200處於導通狀態的電位，而使電晶體200處於導通狀態。由此，第三佈線3003的電位施加到與電晶體300的閘極及電容器100的一個電極電連接的節點FG。換言之，對電晶體300的閘極施加規定的電荷(寫入)。這裡，施加賦予兩種不同電位位準的電荷(以下，稱為低位準電荷、高位準電荷)中的任一個。然後，藉由將第四佈線3004的電位設定為使電晶體200成為非導通狀態的電位而使電晶體200處於非導通狀態，使電荷保持在節點FG(保持)。
在電晶體200的關態電流較小時，節點FG的電荷被長時間保持。
接著，對資訊的讀出進行說明。當在對第一佈線3001施加規定的電位(恆電位)的狀態下對第五佈線3005施加適當的電位(讀出電位)時，第二佈線3002具有對應於保持在節點FG中的電荷量的電位。這是因為：在電晶體300為n通道電晶體的情況下，對電晶體300的閘極施加高位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體300的閘極施加低位準電荷時的外觀上的臨界電壓Vth_L。在此，外觀上的臨界電壓是指為了使電晶體300成為“導通狀態”而需要的第五佈線3005的電位。由此，藉由將第五佈線3005的電位設定為Vth_H與Vth_L之間的電位V0，可以辨別施加到節點FG的電荷。例如，在寫入時 節點FG被供應高位準電荷的情況下，若第五佈線3005的電位為V0(>Vth_H)，電晶體300則成為“導通狀態”。另一方面，當節點FG被供應低位準電荷時，即便第五佈線3005的電位為V0(<Vth_L)，電晶體300也保持“非導通狀態”。因此，藉由辨別第二佈線3002的電位，可以讀出節點FG所保持的資訊。
藉由將圖43A所示的半導體裝置配置為矩陣狀，可以構成記憶體裝置(記憶單元陣列)。
注意，當將記憶單元設置為陣列狀時，在讀出時必須讀出所希望的記憶單元的資訊。在不讀出資訊的記憶單元中，可以藉由對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體300成為“非導通狀態”的電位(亦即，低於Vth_H的電位)，來僅讀出所希望的記憶單元的資訊。或者，在不讀出資訊的記憶單元中，可以藉由對第五佈線3005施加不管施加到節點FG的電荷如何都使電晶體300成為“導通狀態”的電位(亦即，高於Vth_L的電位)，來僅讀出所希望的記憶單元的資訊。
〈半導體裝置的電路結構2〉
圖43B所示的半導體裝置與圖43A所示的半導體裝置不同之處為圖43B所示的半導體裝置不包括電晶體300。在此情況下也可以藉由與圖43A所示的半導體裝置相同的工作進行資料的寫入及保持工作。
下面，說明圖43B所示的半導體裝置中的資 料讀出。在電晶體200成為導通狀態時，處於浮動狀態的第三佈線3003和電容器100導通，且在第三佈線3003和電容器100之間再次分配電荷。其結果是，第三佈線3003的電位產生變化。第三佈線3003的電位的變化量根據電容器100的電極的一個的電位(或積累在電容器100中的電荷)而具有不同的值。
例如，在電容器100的電極的一個的電位為V，電容器100的電容為C，第三佈線3003所具有的電容成分為CB，在再次分配電荷之前的第三佈線3003的電位為VB0時，再次分配電荷之後的第三佈線3003的電位為(CB×VB0+C×V)/(CB+C)。因此，在假定作為記憶單元的狀態，電容器100的電極的一個的電位成為兩種狀態，亦即V1和V0(V1>V0)時，可以知道保持電位V1時的第三佈線3003的電位(=(CB×VB0+C×V1)/(CB+C))高於保持電位V0時的第三佈線3003的電位(=(CB×VB0+C×V0)/(CB+C))。
而且，藉由對第三佈線3003的電位和規定的電位進行比較可以讀出資料。
在此情況下，可以採用一種結構，其中對用來驅動記憶單元的驅動電路使用上述應用第一半導體的電晶體，且將作為電晶體200的應用第二半導體的電晶體層疊在驅動電路上。
上述半導體裝置可以應用使用氧化物半導體的關態電流小的電晶體來長期間地保持存儲內容。也就是 說，不需要更新工作或可以使更新工作的頻率極低，從而可以實現低耗電的半導體裝置。此外，在沒有電力的供應時(但是，較佳為固定電位)也可以長期間地保持存儲內容。
此外，因為該半導體裝置在寫入資料時不需要高電壓，所以其中不容易產生元件的劣化。由於例如不如習知的非揮發性記憶體那樣地對浮動閘極注入電子或從浮動閘極抽出電子，因此不會發生如絕緣體的劣化等的問題。換言之，與習知的非揮發性記憶體不同，根據本發明的一個實施方式的半導體裝置是對重寫的次數沒有限制而其可靠性得到極大提高的半導體裝置。再者，根據電晶體的導通狀態或非導通狀態而進行資料寫入，而可以進行高速工作。
〈半導體裝置的結構1〉
如圖44所示，本發明的一個實施方式的半導體裝置包括電晶體300、電晶體200、電容器100。電晶體200設置在電晶體300的上方，電容器100設置在電晶體300及電晶體200的上方。
電晶體300設置在基板311上，並包括：導電體316、絕緣體314、由基板311的一部分構成的半導體區域312；以及被用作源極區域或汲極區域的低電阻區域318a及低電阻區域318b。
電晶體300可以為p通道型電晶體或n通道 型電晶體。
半導體區域312的形成通道的區域或其附近的區域、被用作源極區域或汲極區域的低電阻區域318a及低電阻區域318b等較佳為包含矽類半導體等半導體，更佳為包含單晶矽。另外，也可以使用包含Ge(鍺)、SiGe(矽鍺)、GaAs(砷化鎵)、GaAlAs(鎵鋁砷)等的材料形成。可以使用對晶格施加應力，改變晶面間距而控制有效質量的矽。此外，電晶體300也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高電子移動率電晶體)。
在低電阻區域318a及低電阻區域318b中，除了應用於半導體區域312的半導體材料之外，還包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素。
作為被用作閘極電極的導電體316，可以使用包含砷、磷等賦予n型導電性的元素或硼等賦予p型導電性的元素的矽等半導體材料、金屬材料、合金材料或金屬氧化物材料等導電材料。
另外，藉由根據導電體的材料設定功函數，可以調整臨界電壓。明確而言，作為導電體較佳為使用氮化鈦或氮化鉭等材料。為了兼具導電性和埋入性，作為導電體較佳為使用鎢或鋁等金屬材料的疊層，尤其在耐熱性方面上較佳為使用鎢。
另外，在圖44所示的電晶體300中，形成通 道的半導體區域312(基板311的一部分)具有凸形狀。另外，以隔著絕緣體314覆蓋半導體區域312的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
注意，圖44所示的電晶體300的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶體即可。例如，如圖34A至圖34C所示，作為電晶體300的結構可以採用平面型結構。另外，在採用圖43B所示的電路結構的情況下，也可以不設置電晶體300。
以覆蓋電晶體300的方式依次層疊有絕緣體320、絕緣體322、絕緣體324及絕緣體326。
作為絕緣體320、絕緣體322、絕緣體324及絕緣體326，例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁及氮化鋁等。
絕緣體322被用作使因設置在其下方的電晶體300等而產生的步階平坦化的平坦化膜。為了提高絕緣體322的頂面的平坦性，其頂面也可以藉由利用CMP處理等的平坦化處理被平坦化。
作為絕緣體324，例如較佳為使用能夠防止氫或雜質從基板311或電晶體300等擴散到設置有電晶體200的區域中的具有阻擋性的膜。
例如，作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
氫的脫離量例如可以利用TDS分析法等測量。例如，在TDS分析中的50℃至500℃的範圍內，當將換算為氫原子的脫離量換算為絕緣體324的每個面積的量時，絕緣體324中的氫的脫離量為10×1015atoms/cm2以下，較佳為5×1015atoms/cm2以下，即可。
注意，絕緣體326的介電常數較佳為比絕緣體324低。例如，絕緣體326的相對介電常數較佳為低於4，更佳為低於3。例如，絕緣體324的相對介電常數較佳為絕緣體326的相對介電常數的0.7倍以下，更佳為0.6倍以下。藉由將介電常數低的材料用於層間膜，可以減少產生在佈線之間的寄生電容。
另外，在絕緣體320、絕緣體322、絕緣體324及絕緣體326中嵌入與電容器100或電晶體200電連接的導電體328、導電體330等。另外，導電體328及導電體330被用作插頭或佈線。注意，如後面說明，有時使 用同一元件符號表示被用作插頭或佈線的多個導電體。此外，在本說明書等中，佈線、與佈線電連接的插頭也可以是一個組件。就是說，導電體的一部分有時被用作佈線，並且導電體的一部分有時被用作插頭。
作為各插頭及佈線(導電體328及導電體330等)的材料，可以使用金屬材料、合金材料、金屬氮化物材料或金屬氧化物材料等導電材料的單層或疊層。明確而言，較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。或者，較佳為使用鋁或銅等低電阻導電材料。藉由使用低電阻導電材料可以降低佈線電阻。
也可以在絕緣體326及導電體330上形成佈線層。例如，在圖44中，依次層疊有絕緣體350、絕緣體352及絕緣體354。另外，在絕緣體350、絕緣體352及絕緣體354中形成有導電體356。導電體356被用作插頭或佈線。此外，導電體356可以使用與導電體328及導電體330同樣的材料形成。
另外，與絕緣體324同樣，絕緣體350例如較佳為使用對氫具有阻擋性的絕緣體。此外，導電體356較佳為包含對氫具有阻擋性的導電體。尤其是，在對氫具有阻擋性的絕緣體350所具有的開口部中形成對氫具有阻擋性的導電體。藉由採用該結構，可以使障壁層將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
注意，作為對氫具有阻擋性的導電體，例如較佳為使用氮化鉭等。另外，藉由層疊氮化鉭和導電性高的鎢，可以在保持作為佈線的導電性的狀態下抑制氫從電晶體300擴散。此時，對氫具有阻擋性的氮化鉭層較佳為與對氫具有阻擋性的絕緣體350接觸。
在絕緣體354上，依次層疊有絕緣體358、絕緣體210、絕緣體212、絕緣體213、絕緣體214及絕緣體216。作為絕緣體358、絕緣體210、絕緣體212、絕緣體213、絕緣體214和絕緣體216中的任何一個或全部，較佳為使用對氧或氫具有阻擋性的物質。
例如，作為絕緣體358及絕緣體212，例如較佳為使用能夠防止氫或雜質從設置有基板311或電晶體300的區域等擴散到設置有電晶體200的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
作為對氫具有阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，有時氫擴散到電晶體200等具有氧化物半導體的半導體元件中導致該半導體元件的特性下降。因此，較佳為在電晶體200與電晶體300之間設置抑制氫的擴散的膜。明確而言，抑制氫的擴散的膜是指氫的脫離量少的膜。
例如，作為絕緣體213及絕緣體214，較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使膜透過氧及導致電晶 體的電特性變動的氫、水分等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質混入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
例如，作為絕緣體210及絕緣體216，可以使用與絕緣體320同樣的材料。例如，作為絕緣體216，可以使用氧化矽膜和氧氮化矽膜等。
另外，作為絕緣體358、絕緣體210、絕緣體212、絕緣體213、絕緣體214及絕緣體216，嵌入導電體218及構成電晶體200的導電體(導電體205)等。此外，導電體218被用作與電容器100或電晶體300電連接的插頭或佈線。導電體218可以使用與導電體328及導電體330同樣的材料形成。
尤其是，與絕緣體358、絕緣體212、絕緣體213及絕緣體214接觸的區域的導電體218較佳為對氧、氫及水具有阻擋性的導電體。藉由採用該結構，可以利用對氧、氫及水具有阻擋性的層完全將電晶體300與電晶體200分離，從而可以抑制氫從電晶體300擴散到電晶體200中。
在絕緣體216的上方設置有電晶體200。另外，作為電晶體200，可以採用上述電晶體的結構。注意，圖44所示的電晶體200的結構只是一個例子，不侷限於上述結構，根據電路結構或驅動方法使用適當的電晶 體即可。
在電晶體200上設置絕緣體280。作為絕緣體280較佳為使用含有超過化學計量組成的氧的絕緣體。就是說，在絕緣體280中，較佳為形成有比滿足化學計量組成的氧多的氧存在的區域(以下，也稱為過量氧區域)。尤其是，在將氧化物半導體用於電晶體200時，作為電晶體200附近的層間膜等形成具有過量氧區域的絕緣體，降低電晶體200的氧缺陷，而可以提高電晶體200的可靠性。
明確而言，作為具有過量氧區域的絕緣體，較佳為使用藉由加熱使一部分的氧脫離的氧化物材料。藉由加熱使氧脫離的氧化物是指在TDS分析中換算為氧原子的氧的脫離量為1.0×1018atoms/cm3以上，較佳為3.0×1020atoms/cm3以上的氧化物膜。另外，進行上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下，或者100℃以上且500℃以下的範圍內。
例如，作為這種材料，較佳為使用包含氧化矽或氧氮化矽的材料。另外，也可以使用金屬氧化物。注意，在本說明書中，“氧氮化矽”是指氧含量多於氮含量的材料，而“氮氧化矽”是指氮含量多於氧含量的材料。
另外，覆蓋電晶體200的絕緣體280也可以被用作覆蓋其下方的凹凸形狀的平坦化膜。此外，在絕緣體280中嵌入導電體244等。
此外，導電體244被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。導電體244可 以使用與導電體328及導電體330同樣的材料形成。
例如，當導電體244具有疊層結構時，可以包含耐氧化性高的導電體。尤其較佳的是，在與具有過量氧區域的絕緣體280接觸的區域中包含耐氧化性高的導電體。藉由採用該結構，可以抑制過量氧從絕緣體280被吸收到導電體244中。另外，導電體244較佳為包含對氫具有阻擋性的導電體。尤其是，藉由在與具有過量氧區域的絕緣體280接觸的區域中包含對氫等雜質具有阻擋性的導電體，可以抑制導電體244中的雜質及導電體244的一部分擴散或成為來自外部的雜質的擴散路徑。
另外，也可以在導電體244上設置障壁層245。藉由設置障壁層245，可以抑制包含在導電體244中的雜質或導電體244的元素的一部分擴散。
作為障壁層245，例如較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物或氮化鉭等金屬氮化物等。尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的氫、水分等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質混入電晶體200中。
在障壁層245及絕緣體280上，依次層疊有絕緣體282、絕緣體283、絕緣體284及絕緣體110。另外，在絕緣體282、絕緣體283、絕緣體284及絕緣體110中嵌入導電體124等。此外，導電體124被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈 線。導電體124可以使用與導電體356同樣的材料形成。
作為絕緣體282、絕緣體283、絕緣體284及絕緣體110中的任何一個或全部較佳為使用對氧或氫具有阻擋性的物質。因此，作為絕緣體282可以使用與絕緣體214同樣的材料。另外，作為絕緣體283可以使用與絕緣體213同樣的材料。此外，作為絕緣體284可以使用與絕緣體212同樣的絕緣體。另外，作為絕緣體110可以使用與絕緣體216同樣的材料。
例如，作為絕緣體282及絕緣體283，較佳為使用氧化鋁、氧化鉿、氧化鉭等金屬氧化物。
尤其是，氧化鋁的不使膜透過氧及導致電晶體的電特性變動的氫、水分等雜質的阻擋效果高。因此，在電晶體的製程中及製程之後，氧化鋁可以防止氫、水分等雜質混入電晶體200中。另外，氧化鋁可以抑制氧從構成電晶體200的氧化物釋放。因此，氧化鋁適合用作電晶體200的保護膜。
作為絕緣體284，較佳為使用能夠防止氫或雜質從設置電容器100的區域擴散到設置有電晶體200的區域中的具有阻擋性的膜。因此，上述膜可以使用與絕緣體324同樣的材料。
例如，作為具有對氫的阻擋性的膜的一個例子，可以使用藉由CVD法形成的氮化矽。在此，當氫擴散到電晶體200等的具有氧化物半導體的半導體元件時，該半導體元件的特性有時降低。因此，較佳為在電晶體 200和電晶體300之間使用抑制氫的擴散的膜。抑制氫的擴散的膜具體的是氫的脫離量少的膜。
因此，可以由絕緣體212、絕緣體213和絕緣體214的疊層結構與絕緣體282、絕緣體283和絕緣體284的疊層結構夾住電晶體200及包含過量氧區域的絕緣體280。絕緣體212、絕緣體213、絕緣體214、絕緣體282、絕緣體283及絕緣體284具有抑制氧或氫及水等雜質的擴散的阻擋性。
藉由採用這種結構，可以抑制從絕緣體280及電晶體200釋放的氧擴散到形成有電容器100或電晶體300的層中。或者，可以抑制氫及水等雜質從絕緣體282的上方的層及絕緣體214的下方的層擴散到電晶體200中。
就是說，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
在此，圖48A及圖48B示出分割線附近的剖面圖。
例如，如圖48A所示，在與設置在包括電晶體200的記憶單元的邊緣的分割線(在圖式中，以點劃線 表示)重疊的區域附近，在絕緣體212、絕緣體213、絕緣體214、絕緣體216、絕緣體220、絕緣體222、絕緣體224及絕緣體280中形成開口。另外，以覆蓋絕緣體212、絕緣體213、絕緣體214、絕緣體216、絕緣體220、絕緣體222、絕緣體224及絕緣體280的側面的方式設置絕緣體282、絕緣體283及絕緣體284。
因此，在該開口中，絕緣體212、絕緣體213及絕緣體214與絕緣體282接觸。另外，在絕緣體282上層疊絕緣體283及絕緣體284。此時，藉由使用相同材料及相同方法形成絕緣體212、絕緣體213和絕緣體214中的至少一個及絕緣體282，可以提高它們之間的緊密性。
藉由採用該結構，可以使絕緣體212、絕緣體213、絕緣體214、絕緣體282、絕緣體283及絕緣體284包圍絕緣體280及電晶體200。因為絕緣體212、絕緣體213、絕緣體214、絕緣體282、絕緣體283及絕緣體284具有抑制氧、氫及水的擴散的功能，所以即使分割本實施方式所示的半導體裝置，也可以防止氫或水從絕緣體220、絕緣體222、絕緣體224及絕緣體280的側面侵入而擴散到電晶體200中。
另外，藉由採用該結構，可以防止絕緣體280中的過量氧擴散到絕緣體282及絕緣體214的外部。因此，絕緣體280中的過量氧高效地被供應到在電晶體200中形成通道的氧化物中。藉由該氧，可以減少在電晶體200中形成通道的氧化物中的氧缺陷。由此，可以使在電 晶體200中形成通道的氧化物成為缺陷能階密度低且具有穩定的特性的氧化物半導體。換言之，可以在抑制電晶體200的電特性變動的同時提高可靠性。
另外，例如，如圖48B所示，在分割線(在圖式中，以點劃線表示)的兩側的區域中，也可以在絕緣體212、絕緣體213、絕緣體214、絕緣體216、絕緣體220、絕緣體222、絕緣體224及絕緣體280中形成開口。注意，雖然在圖式中形成兩個開口，但是可以根據需要形成更多的開口。
因此，在形成於分割線的兩側的開口中，絕緣體212、絕緣體213、絕緣體214與絕緣體282至少在兩處接觸，所以具有緊密性更高的結構。在此情況下，藉由使用相同材料及相同方法形成絕緣體212、絕緣體213和絕緣體214中的至少一個及絕緣體282，也可以提高它們之間的緊密性。
另外，藉由形成多個開口，可以實現絕緣體282、絕緣體212、絕緣體213及絕緣體214在多個區域中接觸的結構。此外，在從分割線侵入的雜質擴散到絕緣體214與絕緣體282接觸的區域中的最靠近於電晶體200的區域中的情況下，可以延長雜質的擴散距離。
藉由採用該結構，可以嚴密地密封電晶體200與絕緣體280。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時， 可以提高可靠性。
在絕緣體284的上方形成有絕緣體110、電容器100及導電體124。電容器100形成在絕緣體110上，並包括導電體112(導電體112a及導電體112b)、絕緣體130、絕緣體132、絕緣體134及導電體116。導電體124被用作與電容器100、電晶體200或電晶體300電連接的插頭或佈線。
另外，導電體124可以使用與導電體356同樣的材料形成。
作為導電體112可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成該導電體112時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
在導電體112上形成絕緣體130、絕緣體132及絕緣體134。作為絕緣體130、絕緣體132及絕緣體134例如可以使用氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁、氧氮化鋁、氮氧化鋁、氮化鋁、氧化鉿、氧氮化鉿、氮氧化鉿、氮化鉿等。在圖式中，採用三層結構，也可以採用單層、兩層或四層以上的疊層結構。
例如，較佳的是，作為絕緣體130及絕緣體134使用氧氮化矽等介電強度大的材料，作為絕緣體132使用氧化鋁等介電常數高(high-k)的材料。由於該結構，電容器100包含介電常數高(high-k)的絕緣體，而可以確 保充分的電容，在包括介電強度大的絕緣體時絕緣強度得到提高而可以抑制電容器100的靜電放電。
在導電體112上隔著絕緣體134形成導電體116。作為導電體116可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成該導電體116時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
例如，如圖44所示，藉由作為被用作一個電極的導電體112採用如導電體112b那樣的具有凸狀的結構體，可以增大電容器的每投影面積的容量。因此，可以實現半導體裝置的小面積化、高集成化以及微型化。
在導電體116及絕緣體134上設置有絕緣體150。作為絕緣體110及絕緣體150可以使用與絕緣體320同樣的材料。另外，成為電容器100的下部的絕緣體110以及覆蓋電容器100的絕緣體150可以被用作覆蓋其下方的凹凸形狀的平坦化膜。
以上是結構實例的說明。藉由採用本結構，可以在使用具有包含氧化物半導體的電晶體的半導體裝置中抑制電特性變動的同時提高可靠性。另外，可以提供一種包含通態電流大的氧化物半導體的電晶體。此外，可以提供一種包含關態電流小的氧化物半導體的電晶體。另外，可以提供一種功耗得到減少的半導體裝置。
〈變形例子1〉
另外，在本實施方式的變形例子中，如圖45所示可以形成導電體244。換言之，也可以在絕緣體282中嵌入插頭，在該插頭上設置成為佈線的導電體及障壁層245的疊層。此時，在構成導電體244的導電體中，作為被用作佈線的導電體較佳為使用耐氧化性高的導電體。
〈變形例子2〉
此外，在本實施方式的變形例子中，並不需要在電容器100中具有導電體122。
例如，在圖46所示的結構中，在形成絕緣體280、絕緣體282、絕緣體284及絕緣體110之後形成導電體244。因此，可以同時形成導電體124及成為電容器100的一個電極的導電體112。因此，可以以較少的製程進行生產，所以可以降低生產成本，而提高生產率。
另外，在導電體112上隔著絕緣體130、絕緣體132及絕緣體134設置導電體116。作為導電體116可以使用金屬材料、合金材料、金屬氧化物材料等導電材料。較佳為使用兼具耐熱性和導電性的鎢或鉬等高熔點材料，尤其較佳為使用鎢。當與導電體等其他結構同時形成該導電體116時，使用低電阻金屬材料的Cu(銅)或Al(鋁)等即可。
另外，如圖46所示，導電體116以隔著絕緣體130、絕緣體132及絕緣體134覆蓋導電體112的頂面 及側面的方式設置。換言之，在導電體112的側面也被用作電容器，所以可以增大電容器的每投影面積的容量。因此，可以實現半導體裝置的小面積化、高集成化以及微型化。
另外，在該結構中，較佳的是，在形成導電體112時去除絕緣體110的頂面，此時所去除的厚度大於絕緣體130、絕緣體132及絕緣體134的總厚度。例如，藉由進行過蝕刻處理，可以同時去除絕緣體110的一部分。另外，藉由利用過蝕刻處理形成導電體112等，可以以不殘留蝕刻殘渣的方式進行蝕刻。
另外，藉由在該蝕刻處理的中途切換蝕刻氣體的種類，可以高效地去除絕緣體110的一部分。
例如，也可以在形成導電體112及導電體124之後，以導電體112為硬遮罩去除絕緣體110的一部分。
另外，在形成導電體112之後，也可以對導電體112的表面進行清洗處理。藉由進行清洗處理，可以去除蝕刻殘渣等。
另外，如圖46所示，也可以不設置絕緣體213及絕緣體283。在本結構中，也可以由絕緣體212和絕緣體214的疊層結構與絕緣體282和絕緣體284的疊層結構夾住電晶體200及包含過量氧區域的絕緣體280。絕緣體212、絕緣體214、絕緣體282及絕緣體284具有抑制氧或氫及水等雜質的擴散的阻擋性。
因此，可以抑制從絕緣體280及電晶體200 釋放的氧擴散到形成有電容器100或電晶體300的層中。或者，可以抑制氫及水等雜質從絕緣體282的上方的層及絕緣體214的下方的層擴散到電晶體200中。
就是說，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
另外，圖49A及圖49B示出本變形例子中的分割線附近的剖面圖。
例如，如圖49A所示，在與分割線(在圖式中，以點劃線表示)重疊的區域附近絕緣體214與絕緣體282接觸，形成絕緣體212、絕緣體214、絕緣體282及絕緣體284的疊層結構。此時，藉由使用相同材料及相同方法形成絕緣體214和絕緣體282，可以實現它們之間的緊密性高的疊層結構。
藉由採用該結構，可以使絕緣體212、絕緣體214、絕緣體282及絕緣體284包圍絕緣體216、絕緣體220、絕緣體222、絕緣體224及絕緣體280。因為絕緣體212、絕緣體214、絕緣體282及絕緣體284具有抑制氧、氫及水的擴散的功能，所以即使分割本實施方式所示的半導體裝置，也可以防止氫或水從絕緣體216、絕緣體 220、絕緣體222、絕緣體224及絕緣體280的側面侵入而擴散到電晶體200中。
另外，藉由採用該結構，可以防止絕緣體280中的過量氧擴散到絕緣體282及絕緣體214的外部。因此，絕緣體280中的過量氧高效地被供應到在電晶體200中形成通道的氧化物中。藉由該氧，可以減少在電晶體200中形成通道的氧化物中的氧缺陷。由此，可以使在電晶體200中形成通道的氧化物成為缺陷能階密度低且具有穩定的特性的氧化物半導體。換言之，可以在抑制電晶體200的電特性變動的同時提高可靠性。
另外，例如，如圖49B所示，在與分割線(在圖式中，以點劃線表示)重疊的區域附近，在絕緣體214、絕緣體216、絕緣體220、絕緣體222、絕緣體224及絕緣體280中形成開口。另外，以覆蓋絕緣體214、絕緣體216、絕緣體220、絕緣體222、絕緣體224及絕緣體280的側面的方式設置絕緣體282。並且，在絕緣體212及絕緣體282中形成開口，以覆蓋絕緣體212和絕緣體282的側面及絕緣體210的露出的頂面的方式設置絕緣體284。
換言之，在開口中，絕緣體214與絕緣體282接觸。並且，在其外側，絕緣體212與絕緣體282接觸。此時，藉由使用相同材料及相同方法形成絕緣體214和絕緣體282，可以實現它們之間的緊密性高的疊層結構。另外，藉由使用相同材料及相同方法形成絕緣體212和絕緣體284，可以實現它們之間的緊密性高的疊層結構。
藉由採用該結構，可以嚴密地密封電晶體200與絕緣體280。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
〈變形例子3〉
另外，圖47示出本實施方式的一個變形例子。圖47與圖46之間的不同之處在於電晶體300及電晶體200的結構。
在圖47所示的電晶體300中，形成通道的半導體區域312(基板311的一部分)具有凸形狀。另外，以隔著絕緣體314覆蓋半導體區域312的側面及頂面的方式設置導電體316。另外，導電體316可以使用調整功函數的材料。因為利用半導體基板的凸部，所以這種電晶體300也被稱為FIN型電晶體。另外，也可以以與凸部的上表面接觸的方式具有用作用來形成凸部的遮罩的絕緣體。此外，雖然在此示出對半導體基板的一部分進行加工來形成凸部的情況，但是也可以對SOI基板進行加工來形成具有凸部的半導體膜。
圖47所示的電晶體200的結構相當於圖36A至圖36C及圖37A至圖37C所說明的結構。在形成於絕緣體280中的開口部中，形成有氧化物230c、絕緣體250及導電體260。另外，導電體240a和導電體240b中的一 個的端部與形成於絕緣體280中的開口部的端部一致。再者，導電體240a及導電體240b的三個方向的端部與氧化物230的端部的一部分一致。因此，可以與氧化物230或者絕緣體280的開口部同時形成導電體240a及導電體240b。因此，可以減少遮罩的個數及製程的數量。另外，可以提高良率和生產率。
再者，在圖41A至圖41D所示的電晶體200中，導電體240a及導電體240b幾乎不與導電體260重疊，所以可以減少被施加到導電體260的寄生電容。換言之，可以提供一種工作頻率高的電晶體200。
〈變形例子4〉
另外，圖50A及圖50B示出本實施方式的一個變形例子。圖50A及圖50B分別示出以點劃線A1-A2為軸的電晶體200的通道長度及通道寬度方向的剖面。
如圖50A及圖50B所示，也可以採用使用絕緣體212和絕緣體214的疊層及絕緣體282和絕緣體284的疊層包圍電晶體200及包括過量氧區域的絕緣體280的結構。此時，在使電晶體300與電容器100連接的貫通電極與電晶體200之間，絕緣體212和絕緣體214及絕緣體282和絕緣體284較佳為具有疊層結構。
因此，可以抑制從絕緣體280及電晶體200釋放的氧擴散到形成有電容器100或電晶體300的層中。或者，可以抑制氫及水等雜質從絕緣體282的上方的層及 絕緣體214的下方的層擴散到電晶體200中。
就是說，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
〈變形例子5〉
另外，圖51示出本實施方式的一個變形例子。圖51與圖47之間的不同之處在於電容器的結構。
如圖51所示，也可以形成電容器105。在電容器105中，與電晶體300之間的佈線的一部分也被用作電容器。因此，可以增大電容器的每投影面積的容量。因此，可以實現半導體裝置的小面積化、高集成化以及微型化。另外，也可以在電容器105與電晶體200之間，絕緣體212和絕緣體214及絕緣體282和絕緣體284具有疊層結構。
因此，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能 階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
〈變形例子6〉
另外，圖52A和圖52B示出本實施方式的一個變形例子。圖52A是抽出將圖43A所示的半導體裝置配置為矩陣狀時的行的一部分的電路圖。此外，圖52B是對應於圖52A的電路圖的半導體裝置的剖面圖。
在圖52A和圖52B中，在同一行中設置有如下半導體裝置，亦即包括電晶體300、電晶體200及電容器100的半導體裝置；包括電晶體301、電晶體201及電容器101的半導體裝置；以及包括電晶體302、電晶體202及電容器102的半導體裝置。
如圖52B所示，也可以採用使用絕緣體212和絕緣體214的疊層及絕緣體282和絕緣體284的疊層包圍多個電晶體(在圖式中為電晶體200和電晶體201)及包括過量氧區域的絕緣體280的結構。此時，在使電晶體300、電晶體301或電晶體302與電容器100、電容器101或電容器102連接的貫通電極與電晶體200、電晶體201或電晶體202之間，絕緣體212和絕緣體214及絕緣體282和絕緣體284較佳為具有疊層結構。
因此，可以抑制從絕緣體280及電晶體200釋放的氧擴散到形成有電容器100或電晶體300的層中。或者，可以抑制氫及水等雜質從絕緣體282的上方的層及 絕緣體214的下方的層擴散到電晶體200中。
就是說，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
〈變形例子7〉
另外，圖53示出本實施方式的一個變形例子。圖53是在圖52A和圖52B所示的半導體裝置中集成電晶體201及電晶體202時的半導體裝置的剖面圖。
如圖53所示，也可以將成為電晶體201的源極電極或汲極電極的導電體240a兼用作成為電容器101的一個電極的導電體112。此時，電晶體201的氧化物230c以及被用作電晶體201的閘極絕緣體的絕緣體250中的延伸在導電體240a上的區域被用作電容器101的絕緣體。因此，將成為電容器101的另一個電極的導電體116隔著絕緣體250及氧化物230c層疊在導電體240a上即可。藉由採用該結構，可以實現半導體裝置的小面積化、高集成化以及微型化。
另外，也可以層疊電晶體201和電晶體202。藉由採用該結構，可以實現半導體裝置的小面積化、高集 成化以及微型化。
另外，也可以採用使用絕緣體212和絕緣體214的疊層及絕緣體282和絕緣體284的疊層包圍多個電晶體(在圖式中為電晶體201和電晶體202)及包括過量氧區域的絕緣體280的結構。此時，在使電晶體301或電晶體302與電容器101或電容器102連接的貫通電極與電晶體201或電晶體202之間，絕緣體212和絕緣體214及絕緣體282和絕緣體284較佳為具有疊層結構。
因此，可以抑制從絕緣體280及電晶體200釋放的氧擴散到形成有電容器100或電晶體300的層中。或者，可以抑制氫及水等雜質從絕緣體282的上方的層及絕緣體214的下方的層擴散到電晶體200中。
就是說，可以將氧從絕緣體280的過量氧區域高效地供應到電晶體200中的其中形成通道的氧化物，而可以減少氧缺陷。另外，可以防止由於雜質而在電晶體200中的其中形成通道的氧化物中形成氧缺陷。因此，可以將電晶體200中的其中形成通道的氧化物形成為缺陷能階密度低且特性穩定的氧化物半導體。就是說，在抑制電晶體200的電特性變動的同時，可以提高可靠性。
本實施方式的至少一部分可以與本說明書所記載的其他實施方式適當地組合而實施。
實施方式4
在本實施方式中，對使用根據本發明的一個實施方式 的電晶體等的半導體裝置的電路的例子進行說明。
〈電路〉
以下，參照圖54及圖55對使用根據本發明的一個實施方式的電晶體等的半導體裝置的電路的例子進行說明。
〈記憶體裝置1〉
圖54所示的半導體裝置與上述實施方式所說明的半導體裝置之間的不同之處在於包括電晶體3500及第六佈線3006。在此情況下也可以藉由與上述實施方式所示的半導體裝置相同的工作進行資訊的寫入及保持工作。另外，作為電晶體3500，可以使用與上述電晶體3200同樣的電晶體。
第六佈線3006與電晶體3500的閘極電連接，電晶體3500的源極和汲極中的一個與電晶體3200的汲極電連接，電晶體3500的源極和汲極中的另一個與第三佈線3003電連接。
〈記憶體裝置2〉
參照圖55所示的電路圖對半導體裝置(記憶體裝置)的變形例子進行說明。
圖55所示的半導體裝置包括電晶體4100至電晶體4400、電容器4500及電容器4600。在此，作為電晶體4100可以使用與上述電晶體300同樣的電晶體，作 為電晶體4200至4400可以使用與上述電晶體200同樣的電晶體。在此，作為電容器4500及電容器4600，可以使用與上述電容器100同樣的電晶體。注意，雖然在圖55中省略示出，但是多個該圖55所示的半導體裝置被設置為矩陣狀。圖55所示的半導體裝置可以根據供應到佈線4001、佈線4003、佈線4005至4009的信號或電位而控制資料電壓的寫入及讀出。
電晶體4100的源極和汲極中的一個連接於佈線4003。電晶體4100的源極和汲極中的另一個連接於佈線4001。注意，雖然在圖55中示出電晶體4100為p通道電晶體的情況，但是該電晶體4100也可以為n通道電晶體。
圖55所示的半導體裝置包括兩個資料保持部。例如，第一資料保持部在連接於節點FG1的電晶體4400的源極和汲極中的一個、電容器4600的一個電極以及電晶體4200的源極和汲極中的一個之間保持電荷。另外，第二資料保持部在連接於節點FG2的電晶體4100的閘極、電晶體4200的源極和汲極中的另一個、電晶體4300的源極和汲極中的一個以及電容器4500的一個電極之間保持電荷。
電晶體4300的源極和汲極中的另一個連接於佈線4003。電晶體4400的源極和汲極中的另一個連接於佈線4001。電晶體4400的閘極連接於佈線4005。電晶體4200的閘極連接於佈線4006。電晶體4300的閘極連接於 佈線4007。電容器4600的另一個電極連接於佈線4008。電容器4500的另一個電極連接於佈線4009。
電晶體4200至4400具有控制資料電壓的寫入及電荷的保持的開關的功能。注意，作為電晶體4200至4400較佳為使用在非導通狀態下流過源極與汲極之間的電流(關態電流)較小的電晶體。作為關態電流較小的電晶體，較佳為使用在其通道形成區域中包括氧化物半導體的電晶體(OS電晶體)。OS電晶體具有如下優點：關態電流較小、可以以與包含矽的電晶體重疊的方式製造等。注意，雖然在圖55中示出電晶體4200至4400為n通道電晶體的情況，但是該電晶體4200至4400也可以為p通道電晶體。
即便電晶體4200、電晶體4300及電晶體4400是使用氧化物半導體的電晶體，也較佳為將該電晶體4200、電晶體4300及電晶體4400設置在不同的層中。也就是說，在圖55所示的半導體裝置中，較佳為層疊電晶體4100、電晶體4200、電晶體4300以及電晶體4400。較佳為層疊包括電晶體的層。換言之，藉由實現電晶體的集成化，能夠縮小電路面積，而能夠實現半導體裝置的小型化。
接著，說明對圖55所示的半導體裝置進行的資料寫入工作。
首先，說明對連接於節點FG1的資料保持部進行的資料電壓的寫入工作(以下稱為寫入工作1)。注 意，以下，寫入到連接於節點FG1的資料保持部的資料電壓為VD1，而電晶體4100的臨界電壓為Vth。
在寫入工作1中，在將佈線4003的電位設定為VD1並將佈線4001的電位設定為接地電位之後，使佈線4001處於電浮動狀態。此外，將佈線4005及4006的電位設定為高位準。另外，將佈線4007至4009的電位設定為低位準。由此，處於電浮動狀態的節點FG2的電位上升，電流流過電晶體4100。當電流流過時，佈線4001的電位上升。此外，電晶體4400及電晶體4200成為導通狀態。因此，隨著佈線4001的電位上升，節點FG1及FG2的電位就上升。當節點FG2的電位上升而電晶體4100的閘極與源極之間的電壓(Vgs)成為電晶體4100的臨界電壓Vth時，流過電晶體4100中的電流變小。因此，佈線4001、節點FG1及FG2的電位上升停止，而被固定為比VD1低出Vth的“VD1-Vth”。
也就是說，當電流流過電晶體4100時，施加到佈線4003的VD1被施加到佈線4001，而節點FG1及FG2的電位上升。當由於電位的上升而節點FG2的電位成為“VD1-Vth”時，電晶體4100的Vgs成為Vth，所以電流停止。
接著，說明對連接於節點FG2的資料保持部進行的資料電壓的寫入工作(以下稱為寫入工作2)。注意，在該說明中，寫入到連接於節點FG2的資料保持部的資料電壓為VD2。
在寫入工作2中，在將佈線4001的電位設定為VD2並將佈線4003的電位設定為接地電位之後，使佈線4003處於電浮動狀態。此外，將佈線4007的電位設定為高位準。另外，將佈線4005、4006、4008及4009的電位設定為低位準。將電晶體4300處於導通狀態，而將佈線4003的電位設定為低位準。因此，節點FG2的電位也降低到低位準，而電流流過電晶體4100。當電流流過時，佈線4003的電位上升。此外，電晶體4300成為導通狀態。因此，隨著佈線4003的電位上升，節點FG2的電位就上升。當節點FG2的電位上升而電晶體4100的Vgs成為電晶體4100的Vth時，流過電晶體4100中的電流變小。因此，佈線4003及FG2的電位的上升停止，而被固定為比VD2低出Vth的“VD2-Vth”。
也就是說，當電流流過電晶體4100時，施加到佈線4001的VD2被施加到佈線4003，而節點FG2的電位上升。當由於電位的上升而節點FG2的電位成為“VD2-Vth”時，電晶體4100的Vgs成為Vth，所以電流停止。此時，電晶體4200和4400都處於非導通狀態，而節點FG1的電位保持在寫入工作1中寫入的“VD1-Vth”。
在圖55所示的半導體裝置中，在將資料電壓寫入到多個資料保持部之後，將佈線4009的電位設定為高位準，而使節點FG1及FG2的電位上升。然後，使各電晶體處於非導通狀態以停止電荷移動，來保持所寫入的資料電壓。
藉由如上所述的對節點FG1及FG2進行資料電壓的寫入工作，可以將資料電壓保持在多個資料保持部。注意，雖然作為所寫入的電位的例子舉出了“VD1-Vth”及“VD2-Vth”，但是這些電位是對應於多值的資料的資料電壓。因此，當在各資料保持部中保持4位元的資料時，可能會得到16個值的“VD1-Vth”及16位的“VD2-Vth”。
接著，說明對圖55所示的半導體裝置進行的資料讀出工作。
首先，說明對連接於節點FG2的資料保持部進行的資料電壓的讀出工作(以下稱為讀出工作1)。
在讀出工作1中，對預充電後處於電浮動狀態的佈線4003進行放電。將佈線4005至4008的電位設定為低位準。另外，將佈線4009的電位設定為低位準，而使處於電浮動狀態的節點FG2的電位為“VD2-Vth”。當節點FG2的電位降低時，電流流過電晶體4100。當電流流過時，電浮動狀態的佈線4003的電位降低。隨著佈線4003的電位的降低，電晶體4100的Vgs就變小。當電晶體4100的Vgs成為電晶體4100的Vth時，流過電晶體4100的電流變小。也就是說，佈線4003的電位成為比節點FG2的電位“VD2-Vth”高出Vth的值的“VD2”。該佈線4003的電位對應於連接到節點FG2的資料保持部的資料電壓。對所讀出的類比值的資料電壓進行A/D轉換，以取得連接於節點FG2的資料保持部的資料。
也就是說，使經預充電後的佈線4003成為浮 動狀態，而將佈線4009的電位從高位準換到低位準，由此電流流過電晶體4100。當電流流過時，處於浮動狀態的佈線4003的電位降低而成為“VD2”。在電晶體4100中，由於節點FG2的“VD2-Vth”與佈線4003的“VD2”之間的Vgs成為Vth，因此電流停止。然後，在寫入工作2中寫入的VD2被讀出到佈線4003。
在取得連接於節點FG2的資料保持部的資料之後，使電晶體4300處於導通狀態，而使節點FG2的“VD2-Vth”放電。
接著，將保持在節點FG1的電荷分配在節點FG1及節點FG2，而將連接於節點FG1的資料保持部的資料電壓移動到連接於節點FG2的資料保持部。在此，將佈線4001及4003的電位設定為低位準。將佈線4006的電位設定為高位準。將佈線4005、佈線4007至4009的電位設定為低位準。藉由使電晶體4200處於導通狀態，節點FG1的電荷被分配在節點FG1與節點FG2之間。
在此，電荷分配後的電位從所寫入的電位“VD1-Vth”降低。因此，電容器4600的電容值較佳為大於電容器4500的電容值。或者，寫入到節點FG1的電位“VD1-Vth”較佳為大於表示相同的資料的電位“VD2-Vth”。如此，藉由改變電容值的比例而使預先寫入的電位變大，可以抑制電荷分配後的電位下降。關於電荷分配所引起的電位變動，將在後面進行說明。
接著，說明對連接於節點FG1的資料保持部 進行的資料電壓的讀出工作(以下稱為讀出工作2)。
在讀出工作2中，對預充電後處於電浮動狀態的佈線4003進行放電。將佈線4005至4008的電位設定為低位準。另外，佈線4009的電位在預充電時被設定為高位準，之後被設定為低位準。藉由將佈線4009的電位設定為低位準，使處於電浮動狀態的節點FG2的電位成為電位“VD1-Vth”。當節點FG2的電位降低時，電流流過電晶體4100。當電流流過時，電浮動狀態的佈線4003的電位降低。隨著佈線4003的電位的降低，電晶體4100的Vgs就變小。當電晶體4100的Vgs成為電晶體4100的Vth時，流過電晶體4100的電流變小。也就是說，佈線4003的電位成為比節點FG2的電位“VD1-Vth”高出Vth的值的“VD1”。該佈線4003的電位對應於連接到節點FG1的資料保持部的資料電壓。對所讀出的類比值的資料電壓進行A/D轉換，以取得連接於節點FG1的資料保持部的資料。以上是對連接於節點FG1的資料保持部進行的資料電壓的讀出工作。
也就是說，使經預充電後的佈線4003成為浮動狀態，而將佈線4009的電位從高位準換到低位準，由此電流流過電晶體4100。當電流流過時，處於浮動狀態的佈線4003的電位降低而成為VD1。在電晶體4100中，由於節點FG2的“VD1-Vth”與佈線4003的“VD1”之間的Vgs成為Vth，因此電流停止。然後，在寫入工作1中寫入的“VD1”被讀出到佈線4003。
藉由如上所述的對節點FG1及FG2進行資料電壓的讀出工作，可以從多個資料保持部讀出資料電壓。例如，藉由在節點FG1及節點FG2的每一個中保持4位(16個值)的資料，總共可以保持8位(256個值)的資料。另外，雖然在圖55中採用了由第一層4021至第三層4023構成的結構，但是藉由形成更多的層，能夠實現記憶容量的增大而無需增加半導體裝置的面積。
注意，所讀出的電位可以作為比所寫入的資料電壓高出Vth的電壓被讀出。因此，可以藉由抵消在寫入工作中寫入的“VD1-Vth”或“VD2-Vth”的Vth而讀出。其結果是，在可以提供每記憶單元的記憶容量的同時，還可以將所讀出的資料接近於正確的資料，所以可以實現較高的資料可靠性。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中，參照圖56A至圖59B對能夠應用上述實施方式所說明的OS電晶體的電路結構的例子進行說明。
圖56A示出反相器的電路圖。反相器800將輸入端子IN的邏輯被反轉的信號從輸出端子OUT輸出。反相器800包括多個OS電晶體。信號SBG是能夠切換OS電晶體的電特性的信號。
圖56B示出反相器800的一個例子。反相器800包括OS電晶體810及OS電晶體820。反相器800可以使用n通道型電晶體，所以與使用CMOS(Complementary Metal Oxide Semiconductor：互補金屬氧化物半導體)制造反相器(CMOS反相器)的情況相比，可以以低成本制造反相器800。
另外，包括OS電晶體的反相器800也可以設置在由Si電晶體構成的CMOS上。因為反相器800可以與CMOS電路重疊，所以可以抑制追加反相器800導致的電路面積的增大。
OS電晶體810、820包括被用作前閘極的第一閘極、被用作背閘極的第二閘極、被用作源極和汲極中的一個的第一端子以及被用作源極和汲極中的另一個的第二端子。
OS電晶體810的第一閘極與第二端子連接。OS電晶體810的第二閘極與供應信號SBG的佈線連接。OS電晶體810的第一端子與供應電壓VDD的佈線連接。OS電晶體810的第二端子與輸出端子OUT連接。
OS電晶體820的第一閘極與輸入端子IN連接。OS電晶體820的第二閘極與輸入端子IN連接。OS電晶體820的第一端子與輸出端子OUT連接。OS電晶體820的第二端子與供應電壓VSS的佈線連接。
圖56C是用來說明反相器800的工作的時序圖。圖56C的時序圖示出輸入端子IN的信號波形、輸出 端子OUT的信號波形、信號SBG的信號波形以及OS電晶體810(FET810)的臨界電壓的變化。
藉由將信號SBG施加到OS電晶體810的第二閘極，可以控制OS電晶體810的臨界電壓。
信號SBG具有用來使臨界電壓向負方向漂移的電壓VBG_A以及用來使臨界電壓向正方向漂移的電壓VBG_B。藉由對第二閘極施加電壓VBG_A，可以使OS電晶體810的臨界電壓向負方向漂移而成為臨界電壓VTH_A。另外，藉由對第二閘極施加電壓VBG_B，可以使OS電晶體810的臨界電壓向正方向漂移而成為臨界電壓VTH_B。
為了使上述說明視覺化，圖57A示出電晶體的電特性之一的Vg-Id曲線。
藉由將第二閘極的電壓提高到電壓VBG_A，可以將示出上述OS電晶體810的電特性的曲線向圖57A中的以虛線840表示的曲線漂移。另外，藉由將第二閘極的電壓降低到電壓VBG_B，可以將示出上述OS電晶體810的電特性的曲線向圖57A中的以實線841表示的曲線漂移。藉由將信號SBG切換為電壓VBG_A或電壓VBG_B，如圖57A所示，可以使OS電晶體810的臨界電壓向正方向漂移或向負方向漂移。
藉由使臨界電壓向正方向漂移而成為臨界電壓VTH_B，可以使OS電晶體810處於電流不容易流過的狀態。圖57B視覺性地示出此時的狀態。如圖57B所示，可以使流過OS電晶體810的電流IB極小。因此，在 施加到輸入端子IN的信號為高位準而OS電晶體820成為開啟狀態(ON)時，可以急劇降低輸出端子OUT的電壓。
如圖57B所示，可以使OS電晶體810處於電流不容易流過的狀態，所以可以在圖56C所示的時序圖中使輸出端子的信號波形831產生急劇的變化。因為可以減少流過供應電壓VDD的佈線與供應電壓VSS的佈線之間的貫通電流，所以可以以低功耗進行工作。
另外，藉由使臨界電壓向負方向漂移而成為臨界電壓VTH_A，可以使OS電晶體810處於電流容易流過的狀態。圖57C視覺性地示出此時的狀態。如圖57C所示，可以將此時流過的電流IA設定為至少大於電流IB的值。因此，在施加到輸入端子IN的信號為低位準而OS電晶體820成為關閉狀態(OFF)時，可以急劇提高輸出端子OUT的電壓。
如圖57C所示，可以使OS電晶體810處於電流容易流過的狀態，所以可以在圖56C所示的時序圖中使輸出端子的信號波形832產生急劇的變化。
注意，信號SBG對OS電晶體810的臨界電壓的控制較佳為在切換OS電晶體820的狀態之前，亦即在時刻T1和T2之前進行。例如，如圖56C所示，較佳為在將施加到輸入端子IN的信號切換為高位準的時刻T1之前將OS電晶體810的臨界電壓從臨界電壓VTH_A切換為臨界電壓VTH_B。另外，如圖56C所示，較佳為在將施加 到輸入端子IN的信號切換為低位準的時刻T2之前將OS電晶體810的臨界電壓從臨界電壓VTH_B切換為臨界電壓VTH_A。
注意，雖然圖56C的時序圖示出根據施加到輸入端子IN的信號切換信號SBG的結構，但是也可以採用別的結構。例如，可以採用使處於浮動狀態的OS電晶體810的第二閘極保持用來控制臨界電壓的電壓的結構。圖58A示出能夠實現該結構的電路結構的一個例子。
在圖58A中，除了圖56B所示的電路結構之外還包括OS電晶體850。OS電晶體850的第一端子與OS電晶體810的第二閘極連接。OS電晶體850的第二端子與供應電壓VBG_B(或電壓VBG_A)的佈線連接。OS電晶體850的第一閘極與供應信號SF的佈線連接。OS電晶體850的第二閘極與供應電壓VBG_B(或電壓VBG_A)的佈線連接。
參照圖58B的時序圖對圖58A所示的電路的工作進行說明。
在將施加到輸入端子IN的信號切換為高位準的時刻T3之前，將用來控制OS電晶體810的臨界電壓的電壓施加到OS電晶體810的第二閘極。將信號SF設定為高位準而OS電晶體850成為開啟狀態，對節點NBG施加用來控制臨界電壓的電壓VBG_B。
在節點NBG成為電壓VBG_B之後，使OS電晶體850處於關閉狀態。因為OS電晶體850的關態電流極 小，所以藉由使其維持關閉狀態，可以使節點NBG成為非常近於浮動狀態的狀態，而保持節點NBG所保持的電壓VBG_B。因此，對OS電晶體850的第二閘極施加電壓VBG_B的工作的次數減少，所以可以減少改寫電壓VBG_B所需要的功耗。
注意，雖然在圖56B及圖58A的電路結構中示出從外部對OS電晶體810的第二閘極施加電壓的結構，但是也可以採用別的結構。例如，也可以採用基於施加到輸入端子IN的信號生成用來控制臨界電壓的電壓而將其施加到OS電晶體810的第二閘極的結構。圖59A示出能夠實現該結構的電路結構的一個例子。
圖59A示出在圖56B所示的電路結構中的輸入端子IN與OS電晶體810的第二閘極之間追加CMOS反相器860的結構。CMOS反相器860的輸入端子與輸入端子IN連接。CMOS反相器860的輸出端子與OS電晶體810的第二閘極連接。
參照圖59B的時序圖對圖59A所示的電路的工作進行說明。圖59B的時序圖示出輸入端子IN的信號波形、輸出端子OUT的信號波形、CMOS反相器860的輸出波形IN_B以及OS電晶體810(FET810)的臨界電壓的變化。
作為使施加到輸入端子IN的信號的邏輯反轉的信號的輸出波形IN_B可以被用作用來控制OS電晶體810的臨界電壓的信號。因此，如圖56A至圖56C所說 明，可以控制OS電晶體810的臨界電壓。例如，在圖59B所示的時刻T4，施加到輸入端子IN的信號為高位準而OS電晶體820成為開啟狀態。此時，輸出波形IN_B為低位準。因此，可以使OS電晶體810處於電流不容易流過的狀態，所以可以急劇降低輸出端子OUT的電壓。
另外，在圖59B所示的時刻T5，施加到輸入端子IN的信號為低位準而OS電晶體820成為關閉狀態。此時，輸出波形IN_B為高位準。因此，可以使OS電晶體810處於電流容易流過的狀態，所以可以急劇提高輸出端子OUT的電壓。
如上所述，在本實施方式的結構中，根據輸入端子IN的信號的邏輯而切換包括OS電晶體的反相器的背閘極的電壓。藉由採用該結構，可以控制OS電晶體的臨界電壓。藉由根據施加到輸入端子IN的信號控制OS電晶體的臨界電壓，可以使輸出端子OUT的電壓產生急劇的變化。另外，可以減少供應電源電壓的佈線之間的貫通電流。因此，可以實現低功耗化。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
在本實施方式中，參照圖60A至圖66B對具有多個上述實施方式所說明的包括OS電晶體的電路的半導體裝置的例子進行說明。
圖60A是半導體裝置900的方塊圖。半導體裝置900包括電源電路901、電路902、電壓生成電路903、電路904、電壓生成電路905及電路906。
電源電路901是生成參考電位VORG的電路。電壓VORG不侷限於一個電壓，也可以為多個電壓。電壓VORG是可以基於從半導體裝置900的外部被施加的電壓V0而生成的。半導體裝置900可以基於從外部被施加的一個電源電壓而生成電壓VORG。因此，即使不從外部輸入多個電源電壓，半導體裝置900也可以工作。
電路902、904及906是基於不同的電源電壓而工作的電路。例如，電路902的電源電壓基於電壓VORG和電壓VSS(VORG>VSS)而被施加。例如，電路904的電源電壓基於電壓VPOG和電壓VSS(VPOG>VORG)而被施加。例如，電路906的電源電壓基於電壓VORG和電壓VNEG(VORG>VSS>VNEG)而被施加。另外，如果將電壓VSS設定為與接地電位(GND)同等的電位，可以減少電源電路901生成的電壓的種類。
電壓生成電路903是生成電壓VPOG的電路。電壓生成電路903可以基於從電源電路901被施加的電壓VORG而生成電壓VPOG。因此，包括電路904的半導體裝置900可以基於從外部被施加的一個電源電壓而工作。
電壓生成電路905是生成電壓VNEG的電路。電壓生成電路905可以基於從電源電路901被施加的電壓VORG而生成電壓VNEG。因此，包括電路906的半導體裝 置900可以基於從外部被施加的一個電源電壓而工作。
圖60B是基於電壓VPOG而工作的電路904的一個例子，圖60C是用來使電路904工作的信號波形的一個例子。
圖60B示出電晶體911。施加到電晶體911的閘極的信號例如基於電壓VPOG和電壓VSS而生成。該信號在進行使電晶體911成為導通狀態的工作時為電壓VPOG，在進行使其成為非導通狀態的工作時為電壓VSS。如圖60C所示，電壓VPOG高於電壓VORG。因此，電晶體911可以更確實地進行使源極(S)與汲極(D)之間成為導通狀態的工作。其結果，可以實現誤動作得到減少的電路904。
圖60D是基於電壓VORG及電壓VNEG而工作的電路906的一個例子，圖60E是用來使電路906工作的信號波形的一個例子。
圖60D示出具有背閘極的電晶體912。施加到電晶體912的閘極的信號例如基於電壓VORG和電壓VSS而生成。該信號在進行使電晶體912成為導通狀態的工作時基於電壓VORG而生成，且在進行使其成為非導通狀態的工作時基於電壓VSS而生成。另外，施加到電晶體912的背閘極的電壓基於電壓VNEG而生成。如圖60E所示，電壓VNEG低於電壓VSS(GND)。因此，可以使電晶體912的臨界電壓向正方向漂移。所以，可以更確實地使電晶體912成為非導通狀態，由此可以減少流過源極(S)與汲極 (D)之間的電流。其結果，可以實現誤動作得到減少且功耗低的電路906。
另外，電壓VNEG也可以直接被施加到電晶體912的背閘極。或者，可以基於電壓VORG和電壓VNEG生成施加到電晶體912的閘極的信號，而將該信號施加到電晶體912的背閘極。
另外，圖61A和圖61B示出圖60D和圖60E的變形例子。
在圖61A所示的電路圖中，在電壓生成電路905與電路906之間包括能夠藉由控制電路921控制其導通狀態的電晶體922。電晶體922是n通道型OS電晶體。控制電路921所輸出的控制信號SBG是控制電晶體922的導通狀態的信號。另外，電路906所包括的電晶體912A、912B是與電晶體922相同的OS電晶體。
圖61B的時序圖示出控制信號SBG的電位變化，並且以節點NBG的電位變化示出電晶體912A、912B的背閘極的電位的狀態。在控制信號SBG為高位準時，電晶體922成為導通狀態，節點NBG成為電壓VNEG。然後，在控制信號SBG為低位準時，節點NBG處於電浮動狀態。因為電晶體922是OS電晶體，所以關態電流小。因此，即使節點NBG處於電浮動狀態，也可以保持被施加的電壓VNEG。
另外，圖62A示出能夠應用於上述電壓生成電路903的電路結構的一個例子。圖62A所示的電壓生成 電路903是包括二極體D1至D5、電容器C1至C5及反相器INV的5級電荷泵。時脈信號CLK直接或者藉由反相器INV被施加到電容器C1至C5。當反相器INV的電源電壓基於電壓VORG和電壓VSS而被施加時，可以得到藉由時脈信號CLK升壓到電壓VORG的5倍的正電壓的電壓VPOG。注意，二極體D1至D5的正向電壓為0V。另外，藉由改變電荷泵的級數，可以得到所希望的電壓VPOG。
另外，圖62B示出能夠應用於上述電壓生成電路905的電路結構的一個例子。圖62B所示的電壓生成電路905是包括二極體D1至D5、電容器C1至C5及反相器INV的4級電荷泵。時脈信號CLK直接或者藉由反相器INV被施加到電容器C1至C5。當反相器INV的電源電壓基於電壓VORG和電壓VSS而被施加時，可以得到藉由時脈信號CLK從接地電位亦即電壓VSS降壓到電壓VORG的4倍的負電壓的電壓VNEG。注意，二極體D1至D5的正向電壓為0V。另外，藉由改變電荷泵的級數，可以得到所希望的電壓VNEG。
注意，上述電壓生成電路903的電路結構不侷限於圖62A所示的電路圖的結構。圖63A至圖63C、圖64A和圖64B示出電壓生成電路903的變形例子。
圖63A所示的電壓生成電路903A包括電晶體M1至M10、電容器C11至C14以及反相器INV1。時脈信號CLK直接或藉由反相器INV1被供應到電晶體M1至 M10的閘極。可以得到藉由時脈信號CLK升壓到電壓VORG的4倍的正電壓的電壓VPOG。另外，藉由改變電荷泵的級數，可以得到所希望的電壓VPOG。在圖63A所示的電壓生成電路903A中，藉由作為電晶體M1至M10採用OS電晶體可以減少關態電流，而可以抑制保持在電容器C11至C14中的電荷的洩漏。因此，可以將電壓VORG高效地升壓到電壓VPOG。另外，上述OS電晶體具有大通態電流，而可以減小次臨界擺幅值，因此可以提高工作速度。
另外，圖63B所示的電壓生成電路903B包括電晶體M11至M14、電容器C15、C16以及反相器INV2。時脈信號CLK直接或藉由反相器INV2被供應到電晶體M11至M14的閘極。可以得到藉由時脈信號CLK升壓到電壓VORG的2倍的正電壓的電壓VPOG。在圖63B所示的電壓生成電路903B中，藉由作為電晶體M11至M14採用OS電晶體可以減少關態電流，而可以抑制保持在電容器C15、C16中的電荷的洩漏。因此，可以將電壓VORG高效地升壓到電壓VPOG。另外，上述OS電晶體具有大通態電流，而可以減小次臨界擺幅值，因此可以提高工作速度。
另外，圖63C所示的電壓生成電路903C包括電感器I11、電晶體M15、二極體D6及電容器C17。電晶體M15的導通狀態被控制信號EN控制。可以得到藉由控制信號EN使電壓VORG升壓的電壓VPOG。因為在圖 63C所示的電壓生成電路903C中使用電感器I11進行升壓，所以可以以高轉換效率進行升壓。
另外，圖64A所示的電壓生成電路903D的結構相當於在圖62A所示的電壓生成電路903中設置二極體連接的電晶體M16至M20代替二極體D1至D5的結構。在圖64A所示的電壓生成電路903D中，藉由作為電晶體M16至M20採用OS電晶體可以減少關態電流，而可以抑制保持在電容器C1至C5中的電荷的洩漏。因此，可以將電壓VORG高效地升壓到電壓VPOG。另外，上述OS電晶體具有大通態電流，而可以減小次臨界擺幅值，因此可以提高工作速度。
另外，圖64B所示的電壓生成電路903E的結構相當於在圖64A所示的電壓生成電路903D中設置包括背閘極的電晶體M21至M25代替電晶體M16至M20的結構。因為在圖64B所示的電壓生成電路903E中，可以對背閘極施加與閘極相同的電壓，所以可以增大流過電晶體的電流的量。因此，可以將電壓VORG高效地升壓到電壓VPOG。
注意，電壓生成電路903的變形例子也可以應用於圖62B所示的電壓生成電路905。圖65A至圖65C、圖66A和圖66B示出此時的電路圖的結構。在圖65A所示的電壓生成電路905A中，可以得到藉由時脈信號CLK從電壓VSS降壓到電壓VORG的3倍的負電壓的電壓VNEG。另外，在圖65B所示的電壓生成電路905B中， 可以得到藉由時脈信號CLK從電壓VSS降壓到電壓VORG的2倍的負電壓的電壓VNEG。
圖65A至圖65C、圖66A和圖66B所示的電壓生成電路905A至905E的結構相當於在圖63A至圖65C、圖64A和圖64B所示的電壓生成電路903A至903E中改變施加到各佈線的電壓或者改變元件的配置的結構。與電壓生成電路903A至903E同樣，在圖65A至圖65C、圖66A和圖66B所示的電壓生成電路905A至905E中可以將電壓VORG高效地降壓到電壓VNEG。
如上所述，在本實施方式的結構中，可以在半導體裝置內部生成包括在該半導體裝置中的電路所需要的電壓。因此，可以減少從半導體裝置的外部被施加的電源電壓的種類。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式7
在本實施方式中，對包括根據本發明的一個實施方式的電晶體和上述記憶體裝置等半導體裝置的CPU的一個例子進行說明。
〈CPU的結構〉
圖67所示的半導體裝置400包括CPU核401、電源管理單元421及週邊電路422。電源管理單元421包括功 率控制器402及功率開關403。週邊電路422包括具有快取記憶體的快取記憶體404、匯流排介面(BUS I/F)405及除錯介面(Debug I/F)406。CPU核401包括資料匯流排423、控制裝置407、PC(程式計數器)408、管線暫存器409、管線暫存器410、ALU(Arithmetic logic unit：算術邏輯單元)411及暫存器檔案412。經過資料匯流排423進行CPU核401與快取記憶體404等週邊電路422之間的資料的發送和接收。
半導體裝置(單元)可以被用於功率控制器402、控制裝置407等的很多邏輯電路。尤其是，該半導體裝置(單元)可以被用於能夠使用標準單元構成的所有邏輯電路。其結果，可以提供一種小型半導體裝置400。另外，可以提供一種能夠減少功耗的半導體裝置400。此外，可以提供一種能夠提高工作速度的半導體裝置400。另外，可以提供一種能夠減少電源電壓的變動的半導體裝置400。
藉由作為半導體裝置(單元)使用p通道型Si電晶體、上述實施方式所記載的在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體，並且將該半導體裝置(單元)用作半導體裝置400，可以提供一種小型的半導體裝置400。另外，可以提供一種能夠減少功耗的半導體裝置400。此外，可以提供一種能夠提高工作速度的半導體裝置400。尤其是，藉由作為Si電晶體只採用p通道型電晶體，可以降低製造成本。
控制裝置407藉由對PC408、管線暫存器409、管線暫存器410、ALU411、暫存器檔案412、快取記憶體404、匯流排介面405、除錯介面406及功率控制器402的工作進行整體控制，能夠將被輸入的應用軟體等程式所包含的指令解碼並執行。
ALU411能夠進行四則運算及邏輯運算等各種運算處理。
快取記憶體404能夠暫時儲存使用次數多的資料。PC408是能夠儲存接下來執行的指令的位址的暫存器。另外，雖然在圖67中沒有進行圖示，但是快取記憶體404還設置有控制快取記憶體的工作的快取記憶體控制器。
管線暫存器409是能夠暫時儲存指令的暫存器。
暫存器檔案412具有包括常用暫存器的多個暫存器，而可以儲存從主記憶體讀出的資料或者由ALU411的運算處理的結果得出的資料等。
管線暫存器410是能夠暫時儲存用於ALU411的運算處理的資料或者由ALU411的運算處理結果得出的資料等的暫存器。
匯流排介面405被用作半導體裝置400與位於半導體裝置400外部的各種裝置之間的資料的路徑。除錯介面406被用作用來將控制調試的指令輸入到半導體裝置400的信號的路徑。
功率開關403能夠控制對半導體裝置400所包括的功率控制器402以外的各種電路供應電源電壓。上述各種電路分別屬於幾個電源定域，屬於同一電源定域的各種電路被功率開關403控制是否供應電源電壓。另外，功率控制器402能夠控制功率開關403的工作。
藉由具有上述結構，半導體裝置400能夠進行電源閘控。對電源閘控的工作流程的一個例子進行說明。
首先，CPU核401將停止供應電源電壓的時機設定在功率控制器402的暫存器中。接著，從CPU核401對功率控制器402發送開始進行電源閘控的指令。接著，半導體裝置400內的各種暫存器及快取記憶體404開始進行資料的備份。接著，利用功率開關403停止對半導體裝置400所包括的功率控制器402以外的各種電路的電源電壓供應。接著，藉由對功率控制器402輸入中斷信號，開始對半導體裝置400所包括的各種電路的電源電壓供應。此外，也可以對功率控制器402設置計數器，不依靠輸入中斷信號而利用該計數器來決定開始供應電源電壓的時機。接著，各種暫存器及快取記憶體404開始進行資料的恢復。接著，再次開始執行控制裝置407中的指令。
在處理器整體或者構成處理器的一個或多個邏輯電路中能夠進行這種電源閘控。另外，即使在較短的時間內也可以停止供應電力。因此，可以以空間上或時間上微細的細微性進行電源閘控。
在進行電源閘控時，較佳為在較短的期間中將CPU核401或週邊電路422所保持的資訊備份。由此，可以在較短的期間中進行電源的開啟或關閉，從而可以實現低功耗化。
為了在較短的期間中將CPU核401或週邊電路422所保持的資訊備份，正反器電路較佳為在其電路內進行資料備份(將其稱為能夠備份的正反器電路)。另外，SRAM單元較佳為在單元內進行資料備份(將其稱為能夠備份的SRAM單元)。能夠備份的正反器電路和SRAM單元較佳為包括在通道形成區域中包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)的電晶體。其結果，電晶體具有小關態電流，由此能夠備份的正反器電路或SRAM單元可以長期間保持資訊而不需要電力供應。另外，當電晶體的切換速度快時，能夠備份的正反器電路和SRAM單元有時可以在較短的期間中進行資料備份及恢復。
參照圖68對能夠備份的正反器電路的例子進行說明。
圖68所示的半導體裝置500是能夠備份的正反器電路的一個例子。半導體裝置500包括第一記憶體電路501、第二記憶體電路502、第三記憶體電路503以及讀出電路504。電位V1與電位V2的電位差作為電源電壓被供應到半導體裝置500。電位V1和電位V2中的一個為高位準，另一個為低位準。下面，以電位V1為低位準而電位V2為高位準的情況為例，對半導體裝置500的結構 例子進行說明。
第一記憶體電路501具有在半導體裝置500被供應電源電壓的期間中被輸入包括資料的信號D時保持該資料的功能。而且，在半導體裝置500被供應電源電壓的期間，從第一記憶體電路501輸出包括所保持的資料的信號Q。另一方面，在半導體裝置500沒有被供應電源電壓的期間中，第一記憶體電路501不能保持資料。就是說，可以將第一記憶體電路501稱為揮發性記憶體電路。
第二記憶體電路502具有讀取並儲存(或備份)保持在第一記憶體電路501中的資料的功能。第三記憶體電路503具有讀取並儲存(或備份)保持在第二記憶體電路502中的資料的功能。讀出電路504具有讀取保持在第二記憶體電路502或第三記憶體電路503中的資料並將其儲存(或恢復)在第一記憶體電路501中的功能。
尤其是，第三記憶體電路503具有即使在半導體裝置500沒有被供應電源電壓的期間中也讀取並儲存(或備份)保持在第二記憶體電路502中的資料的功能。
如圖68所示，第二記憶體電路502包括電晶體512及電容器519。第三記憶體電路503包括電晶體513、電晶體515以及電容器520。讀出電路504包括電晶體510、電晶體518、電晶體509以及電晶體517。
電晶體512具有將根據保持在第一記憶體電路501中的資料的電荷充電到電容器519並將該電荷從電容器519放電的功能。電晶體512較佳為將根據保持在第 一記憶體電路501中的資料的電荷高速地充電到電容器519並將該電荷從電容器519高速地放電。明確而言，電晶體512較佳為在通道形成區域包含具有結晶性的矽(較佳為多晶矽，更佳為單晶矽)。
電晶體513的導通狀態或非導通狀態根據保持在電容器519中的電荷被選擇。電晶體515具有在電晶體513處於導通狀態時將根據佈線544的電位的電荷充電到電容器520並將該電荷從電容器520放電的功能。較佳為電晶體515的關態電流極小。明確而言，電晶體515在通道形成區域包含氧化物半導體(較佳為包含In、Ga及Zn的氧化物)。
以下，明確地說明各元件之間的連接關係。電晶體512的源極和汲極中的一個與第一記憶體電路501連接。電晶體512的源極和汲極中的另一個與電容器519的一個電極、電晶體513的閘極及電晶體518的閘極連接。電容器519的另一個電極與佈線542連接。電晶體513的源極和汲極中的一個與佈線544連接。電晶體513的源極和汲極中的另一個與電晶體515的源極和汲極中的一個連接。電晶體515的源極和汲極中的另一個與電容器520的一個電極及電晶體510的閘極連接。電容器520的另一個電極與佈線543連接。電晶體510的源極和汲極中的一個與佈線541連接。電晶體510的源極和汲極中的另一個與電晶體518的源極和汲極中的一個連接。電晶體518的源極和汲極中的另一個與電晶體509的源極和汲極 中的一個連接。電晶體509的源極和汲極中的另一個與電晶體517的源極和汲極中的一個及第一記憶體電路501連接。電晶體517的源極和汲極中的另一個與佈線540連接。在圖68中，電晶體509的閘極與電晶體517的閘極連接，但是電晶體509的閘極不一定必須與電晶體517的閘極連接。
作為電晶體515，可以使用上述實施方式所例示的電晶體。因為電晶體515的關態電流小，所以半導體裝置500可以長期間保持資訊而不需要電力供應。因為電晶體515的開關特性良好，所以半導體裝置500可以高速地進行備份和恢復。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式8
在本實施方式中，對利用本發明的一個實施方式的電晶體等的攝像裝置的例子進行說明。
〈攝像裝置〉
以下，對根據本發明的一個實施方式的攝像裝置進行說明。
圖69A是示出本發明的一個實施方式的攝像裝置2200的例子的平面圖。攝像裝置2200包括像素部2210、用來驅動像素部2210的週邊電路2260、週邊電路 2270、週邊電路2280及週邊電路2290。像素部2210包括配置為p行q列(p及q為2以上的整數)的矩陣狀的多個像素2211。週邊電路2260、週邊電路2270、週邊電路2280及週邊電路2290分別與多個像素2211連接，並具有供應用來驅動多個像素2211的信號的功能。另外，在本說明書等中，有時將週邊電路2260、週邊電路2270、週邊電路2280及週邊電路2290等總稱為“週邊電路”或“驅動電路”。例如，週邊電路2260也可以說是週邊電路的一部分。
攝像裝置2200較佳為包括光源2291。光源2291能夠發射檢測光P1。
週邊電路至少包括邏輯電路、開關、緩衝器、放大電路和轉換電路中的一個。另外，也可以在形成像素部2210的基板上形成週邊電路。另外，也可以將IC晶片等半導體裝置用於週邊電路的一部分或全部。注意，也可以省略週邊電路2260、週邊電路2270、週邊電路2280和週邊電路2290中的一個以上。
如圖69B所示，在攝像裝置2200所包括的像素部2210中，也可以以像素2211傾斜的方式配置。藉由以像素2211傾斜的方式配置，可以縮短在行方向上及列方向上的像素間隔(間距)。由此，可以進一步提高攝像裝置2200的攝像品質。
〈像素的結構實例1〉
藉由使攝像裝置2200所包括的一個像素2211由多個子像素2212構成，且使每個子像素2212與使特定的波長範圍的光透過的濾光片(濾色片)組合，可以獲得用來實現彩色影像顯示的資料。
圖70A是示出用來取得彩色影像的像素2211的一個例子的平面圖。圖70A所示的像素2211包括設置有使紅色(R)的波長範圍的光透過的濾色片的子像素2212(以下也稱為“子像素2212R”)、設置有使綠色(G)的波長範圍的光透過的濾色片的子像素2212(以下也稱為“子像素2212G”)及設置有使藍色(B)的波長範圍的光透過的濾色片的子像素2212(以下也稱為“子像素2212B”)。子像素2212可以被用作光感測器。
子像素2212(子像素2212R、子像素2212G及子像素2212B)與佈線2231、佈線2247、佈線2248、佈線2249、佈線2250電連接。另外，子像素2212R、子像素2212G及子像素2212B分別獨立地連接於佈線2253。在本說明書等中，例如將與第n行的像素2211連接的佈線2248及佈線2249分別稱為佈線2248[n]及佈線2249[n]。另外，例如，將與第m列的像素2211連接的佈線2253稱為佈線2253[m]。另外，在圖70A中，與第m列的像素2211所包括的子像素2212R連接的佈線2253稱為佈線2253[m]R，將與子像素2212G連接的佈線2253稱為佈線2253[m]G，將與子像素2212B連接的佈線2253稱為佈線2253[m]B。子像素2212藉由上述佈線與週邊電路電連 接。
攝像裝置2200具有相鄰的像素2211中的設置有使相同的波長範圍的光透過的濾色片的子像素2212藉由開關彼此電連接的結構。圖70B示出配置在第n行(n為1以上且p以下的整數)第m列(m為1以上且q以下的整數)的像素2211所包括的子像素2212與相鄰於該像素2211的配置在第n+1行第m列的像素2211所包括的子像素2212的連接例子。在圖70B中，配置在第n行第m列的子像素2212R與配置在第n+1行第m列的子像素2212R藉由開關2201連接。另外，配置在第n行第m列的子像素2212G與配置在第n+1行第m列的子像素2212G藉由開關2202連接。另外，配置在第n行第m列的子像素2212B與配置在第n+1行第m列的子像素2212B藉由開關2203連接。
用於子像素2212的濾色片的顏色不侷限於紅色(R)、綠色(G)、藍色(B)，也可以使用使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片。藉由在一個像素2211中設置檢測三種不同波長範圍的光的子像素2212，可以獲得全彩色影像。
或者，可以使用除了包括分別設置有使紅色(R)、綠色(G)及藍色(B)的光透過的濾色片的子像素2212以外，還包括設置有使黃色(Y)的光透過的濾色片的子像素2212的像素2211。或者，可以使用除了包括分別設置有使青色(C)、黃色(Y)及洋紅色(M)的光透過的濾色片的 子像素2212以外，還包括設置有使藍色(B)的光透過的濾色片的子像素2212的像素2211。藉由在一個像素2211中設置檢測四種不同波長範圍的光的子像素2212，可以進一步提高所獲得的影像的顏色再現性。
例如，在圖70A中，檢測紅色的波長範圍的光的子像素2212、檢測綠色的波長範圍的光的子像素2212及檢測藍色的波長範圍的光的子像素2212的像素數比(或受光面積比)不侷限於1：1：1。例如，也可以採用像素數比(受光面積比)為紅色：綠色：藍色=1：2：1的Bayer排列。或者，像素數比(受光面積比)也可以為紅色：綠色：藍色=1：6：1。
設置在像素2211中的子像素2212的數量可以為一個，但較佳為兩個以上。例如，藉由設置兩個以上的檢測相同的波長範圍的光的子像素2212，可以提高冗餘性，由此可以提高攝像裝置2200的可靠性。
另外，藉由使用反射或吸收可見光且使紅外光透過的IR(IR：Infrared)濾光片，可以實現檢測紅外光的攝像裝置2200。
藉由使用ND(ND：Neutral Density)濾光片(減光濾光片)，可以防止大光量光入射光電轉換元件(受光元件)時產生的輸出飽和。藉由組合使用減光量不同的ND濾光片，可以增大攝像裝置的動態範圍。
除了上述濾光片以外，還可以在像素2211中設置透鏡。在此，參照圖71A及圖71B的剖面圖說明像 素2211、濾光片2254、透鏡2255的配置例子。藉由設置透鏡2255，可以使光電轉換元件高效地受光。明確而言，如圖71A所示，可以使光2256穿過形成在像素2211中的透鏡2255、濾光片2254(濾光片2254R、濾光片2254G及濾光片2254B)及像素電路2230等而入射到光電轉換元件2220。
注意，如由雙點劃線圍繞的區域所示，有時箭頭所示的光2256的一部分被佈線2257的一部分遮蔽。因此，如圖71B所示，較佳為採用在光電轉換元件2220一側配置透鏡2255及濾光片2254，而使光電轉換元件2220高效地接收光2256的結構。藉由從光電轉換元件2220一側將光2256入射到光電轉換元件2220，可以提供檢測靈敏度高的攝像裝置2200。
作為圖71A及圖71B所示的光電轉換元件2220，也可以使用形成有pn接面或pin接面的光電轉換元件。
光電轉換元件2220也可以使用具有吸收輻射產生電荷的功能的物質形成。作為具有吸收輻射產生電荷的功能的物質，可舉出硒、碘化鉛、碘化汞、砷化鎵、碲化鎘、鎘鋅合金等。
例如，在將硒用於光電轉換元件2220時，光電轉換元件2220可以在可見光、紫外光、紅外光、X射線、伽瑪射線等較寬的波長範圍中具有光吸收係數。
在此，攝像裝置2200所包括的一個像素2211 除了圖70A及圖70B所示的子像素2212以外，還可以包括具有第一濾光片的子像素2212。
〈像素的結構實例2〉
下面，對包括使用矽的電晶體及使用氧化物半導體的電晶體的像素的一個例子進行說明。各電晶體可以使用與上述實施方式所示的電晶體同樣的電晶體。
圖72是構成攝像裝置的元件的剖面圖。圖72所示的攝像裝置包括設置在矽基板2300上的使用矽形成的電晶體2351、在電晶體2351上層疊配置的使用氧化物半導體形成的電晶體2352及電晶體2353以及設置在矽基板2300中的光電二極體2360。各電晶體及光電二極體2360與各種插頭2370及佈線2371電連接。另外，光電二極體2360的陽極2361藉由低電阻區域2363與插頭2370電連接。
攝像裝置包括：包括設置在矽基板2300上的電晶體2351及光電二極體2360的層2310、以與層2310接觸的方式設置且包括佈線2371的層2320、以與層2320接觸的方式設置且包括電晶體2352及電晶體2353的層2330、以與層2330接觸的方式設置且包括佈線2372及佈線2373的層2340。
在圖72的剖面圖的一個例子中，在矽基板2300中，在與形成有電晶體2351的面相反一側設置有光電二極體2360的受光面。藉由採用該結構，可以確保光 路而不受各種電晶體或佈線等的影響。因此，可以形成高開口率的像素。另外，光電二極體2360的受光面也可以是與形成有電晶體2351的面相同的面。
在只使用由氧化物半導體形成的電晶體構成像素時，層2310為包括由氧化物半導體形成的電晶體的層，即可。或者，像素也可以只使用由氧化物半導體形成的電晶體而省略層2310。
矽基板2300也可以是SOI基板。另外，也可以使用包含鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵、有機半導體的基板代替矽基板2300。
這裡，在包括電晶體2351及光電二極體2360的層2310與包括電晶體2352及電晶體2353的層2330之間設置有絕緣體2380。注意，絕緣體2380的位置不侷限於此。另外，在絕緣體2380下設置絕緣體2379，在絕緣體2380上設置絕緣體2381。
在形成於絕緣體2379至絕緣體2380中的開口中設置有導電體2390a至導電體2390e。導電體2390a、導電體2390b及導電體2390e被用作插頭及佈線。另外，導電體2390c被用作電晶體2353的背閘極。此外，導電體2390d被用作電晶體2352的背閘極。
設置在電晶體2351的通道形成區域附近的絕緣體中的氫使矽的懸空鍵終結，由此可以提高電晶體2351的可靠性。另一方面，設置在電晶體2352及電晶體2353等附近的絕緣體中的氫有可能成為在氧化物半導體 中生成載子的原因之一。因此，有時引起電晶體2352及電晶體2353等的可靠性的下降。因此，當在使用矽類半導體的電晶體上層疊設置使用氧化物半導體的電晶體時，較佳為在它們之間設置具有阻擋氫的功能的絕緣體2380。藉由將氫封閉在絕緣體2380下，可以提高電晶體2351的可靠性。再者，由於可以抑制氫從絕緣體2380下擴散至絕緣體2380上，所以可以提高電晶體2352及電晶體2353等的可靠性。再者，藉由形成導電體2390a、導電體2390b及導電體2390e，也可以抑制氫經過形成於絕緣體2380中的導通孔(via hole)擴散到上層，所以可以提高電晶體2352及電晶體2353等的可靠性。
在圖72的剖面圖中，可以以設置在層2310中的光電二極體2360與設置在層2330中的電晶體重疊的方式形成。因此，可以提高像素的集成度。就是說，可以提高攝像裝置的解析度。
可以使攝像裝置的一部分或全部彎曲。藉由使攝像裝置彎曲，可以降低像場彎曲或像散(astigmatism)。因此，可以促進與攝像裝置組合使用的透鏡等的光學設計。例如，由於可以減少用於像差校正的透鏡的數量，因此可以實現使用攝像裝置的電子裝置等的小型化或輕量化。另外，可以提高攝像的影像品質。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式9
在本實施方式中，對根據本發明的一個實施方式的半導體晶圓、晶片及電子構件進行說明。
〈半導體晶圓、晶片〉
圖73A示出進行切割處理之前的基板711的俯視圖。作為基板711，例如可以使用半導體基板(也稱為“半導體晶圓”)。在基板711上設置有多個電路區域712。在電路區域712中，也可以設置根據本發明的一個實施方式的半導體裝置、CPU、RF標籤或影像感測器等。
多個電路區域712的每一個都被分離區域713圍繞。分離線(也稱為“切割線”)714位於與分離區域713重疊的位置上。藉由沿著分離線714切割基板711，可以從基板711切割出包括電路區域712的晶片715。圖73B示出晶片715的放大圖。
另外，也可以在分離區域713上設置導電層和半導體層。藉由在分離區域713上設置導電層和半導體層，可以緩和可能在切割製程中產生的ESD，而防止在切割製程中良率下降。另外，一般來說，為了冷卻基板、去除刨花、防止帶電等，一邊使溶解有碳酸氣體等以降低了其電阻率的純水流過切削部一邊進行切割製程。藉由在分離區域713上設置導電層和半導體層，可以減少該純水的使用量。因此，可以降低半導體裝置的生產成本。另外，可以提高半導體裝置的生產率。
作為設置在分離區域713上的半導體層，較佳為使用能帶間隙為2.5eV以上且4.2eV以下，較佳為2.7eV以上且3.5eV以下的材料。藉由使用這種材料，可以使所積蓄的電荷緩慢釋放，所以可以抑制ESD導致的電荷的急劇的移動，而可以使靜電損壞不容易產生。
〈電子構件〉
參照圖74A及圖74B對將晶片715應用於電子構件的例子進行說明。注意，電子構件也被稱為半導體封裝或IC用封裝。電子構件根據端子取出方向和端子的形狀存在多個規格和名稱。
在組裝製程(後面的製程)中組合上述實施方式所示的半導體裝置與該半導體裝置之外的構件，來完成電子構件。
參照圖74A所示的流程圖對後面的製程進行說明。在前面的製程中，包括上述實施方式所示的半導體裝置的元件基板完成之後，進行研磨該元件基板的背面(沒有形成半導體裝置等的面)的“背面研磨製程”(步驟S721)。藉由進行研磨來使元件基板變薄，可以減少元件基板的翹曲等，而可以實現電子構件的小型化。
接著，進行將元件基板分成多個晶片(晶片715)的“切割(dicing)製程”(步驟S722)。並且，進行如下晶片接合(die bonding)製程(步驟S723)：拾取被切割的各晶片，並將其接合於引線框架上。晶片接合製程中的晶片與 引線框架的接合可以適當地根據產品選擇合適的方法，如利用樹脂的接合或利用膠帶的接合等。另外，也可以在插入物(interposer)基板上安裝晶片代替引線框架。
接著，進行將引線框架的引線與晶片上的電極藉由金屬細線(wire)電連接的“打線接合(wire bonding)製程”(步驟S724)。作為金屬細線可以使用銀線或金線。此外，打線接合可以使用球焊(ball bonding)或楔焊(wedge bonding)。
進行由環氧樹脂等密封被打線接合的晶片的“密封製程(模塑(molding)製程)”(步驟S725)。藉由進行密封製程，使電子構件的內部被樹脂填充，可以保護安裝於晶片內部的電路部及將晶片與引線連接的金屬細線免受機械外力的影響，還可以降低因水分或灰塵而導致的特性劣化(可靠性的降低)。
接著，進行對引線框架的引線進行電鍍處理的“引線電鍍製程”(步驟S726)。藉由該電鍍處理可以防止引線生銹，而在後面將引線安裝於印刷電路板時，可以更加確實地進行銲接。接著，進行引線的切斷及成型加工的“成型製程”(步驟S727)。
接著，進行對封裝表面進行印字處理(marking)的“印字製程”(步驟S728)。並且經過調查外觀形狀的優劣或工作故障的有無的“檢驗步驟”(步驟S729)完成電子構件。
圖74B示出完成的電子構件的透視示意圖。 在圖74B中，作為電子構件的一個例子，示出QFP(Quad Flat Package：四面扁平封裝)的透視示意圖。圖74B所示的電子構件750包括引線755及半導體裝置753。作為半導體裝置753，可以使用上述實施方式所示的半導體裝置。
圖74B所示的電子構件750例如安裝於印刷電路板752。藉由組合多個這樣的電子構件750並使其在印刷電路板752上彼此電連接，來完成安裝有電子構件的基板(電路板754)。完成的電路板754用於電子裝置等。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式10
在本實施方式中，對利用本發明的一個實施方式的電晶體等的電子裝置進行說明。
〈電子裝置〉
本發明的一個實施方式的半導體裝置可以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是，能夠再現如數位影音光碟(DVD：Digital Versatile Disc)等儲存媒體的內容並具有可以顯示該再現影像的顯示器的裝置)中。另外，作為可以使用本發明的一個實施方式的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器終端、 拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖75A至圖75F示出這些電子裝置的具體例子。
圖75A是可攜式遊戲機，其包括外殼1901、外殼1902、顯示部1903、顯示部1904、麥克風1905、揚聲器1906、操作鍵1907以及觸控筆1908等。注意，雖然圖75A所示的可攜式遊戲機包括兩個顯示部1903和顯示部1904，但是可攜式遊戲機所包括的顯示部的個數不限於此。
圖75B是可攜式資料終端，其包括第一外殼1911、第二外殼1912、第一顯示部1913、第二顯示部1914、連接部1915、操作鍵1916等。第一顯示部1913設置在第一外殼1911中，而第二顯示部1914設置在第二外殼1912中。而且，第一外殼1911和第二外殼1912由連接部1915連接，可以藉由連接部1915改變第一外殼1911和第二外殼1912之間的角度。第一顯示部1913的影像也可以根據連接部1915所形成的第一外殼1911和第二外殼1912之間的角度切換。另外，也可以對第一顯示部1913和第二顯示部1914中的至少一個使用附加有位置輸入功能的顯示裝置。另外，可以藉由在顯示裝置中設置觸控面板來附加位置輸入功能。或者，也可以藉由在顯示裝置的像素部中設置還稱為光感測器的光電轉換元件來附 加位置輸入功能。
圖75C是膝上型個人電腦，其包括外殼1921、顯示部1922、鍵盤1923以及指向裝置1924等。
圖75D是電冷藏冷凍箱，其包括外殼1931、冷藏室門1932、冷凍室門1933等。
圖75E是視頻攝影機，其包括第一外殼1941、第二外殼1942、顯示部1943、操作鍵1944、鏡頭1945、連接部1946等。操作鍵1944及鏡頭1945設置在第一外殼1941中，而顯示部1943設置在第二外殼1942中。並且，第一外殼1941和第二外殼1942由連接部1946連接，可以藉由連接部1946改變第一外殼1941和第二外殼1942之間的角度。顯示部1943的影像也可以根據連接部1946所形成的第一外殼1941和第二外殼1942之間的角度切換。
圖75F是汽車，其包括車體1951、車輪1952、儀表板1953及燈1954等。
注意，在本實施方式中，對本發明的一個實施方式進行說明。但是，本發明的一個實施方式不侷限於此。換而言之，在本實施方式等中，記載有各種各樣的發明的方式，因此本發明的一個實施方式不侷限於特定的方式。例如，作為本發明的一個實施方式，示出了在電晶體的通道形成區域、源極區域或汲極區域等中包括氧化物半導體的情況的例子，但是本發明的一個實施方式不侷限於此。根據情形或狀況，本發明的一個實施方式中的各種各 樣的電晶體、電晶體的通道形成區域或者電晶體的源極區域或汲極區域等也可以包括各種各樣的半導體。根據情形或狀況，本發明的一個實施方式中的各種各樣的電晶體、電晶體的通道形成區域或者電晶體的源極區域或汲極區域等例如也可以包含矽、鍺、矽鍺、碳化矽、砷化鎵、鋁砷化鎵、磷化銦、氮化鎵和有機半導體等中的至少一個。或者，例如，根據情形或狀況，本發明的一個實施方式中的各種各樣的電晶體、電晶體的通道形成區域或者電晶體的源極區域或汲極區域等也可以不包括氧化物半導體。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
200‧‧‧電晶體
205‧‧‧導電體
205a‧‧‧導電體
205b‧‧‧導電體
214‧‧‧絕緣體
216‧‧‧絕緣體
220‧‧‧絕緣體
222‧‧‧絕緣體
224‧‧‧絕緣體
230‧‧‧氧化物
230a‧‧‧氧化物
230b‧‧‧氧化物
230c‧‧‧氧化物
240a‧‧‧導電體
240b‧‧‧導電體
250‧‧‧絕緣體
260‧‧‧導電體
260a‧‧‧導電體
260b‧‧‧導電體
280‧‧‧絕緣體
282‧‧‧絕緣體

Claims (6)

  1. 一種半導體裝置的製造方法，包括如下步驟：在第一絕緣體上形成包含氧和鋁的第一導電體；在該第一導電體上形成包含氧和矽的第二絕緣體；將氧的流量比設定為20%以下，將基板溫度設定為室溫以上且150℃以下，利用濺射法在該第二絕緣體上形成氧化物；以450℃以下的溫度進行加熱處理；在該氧化物上形成包含氧和矽的第三絕緣體；在該第三絕緣體上形成第二導電體；在該第三絕緣體及該第二導電體上形成包含氧和矽的第四絕緣體；以及在以450℃以下的溫度對基板進行加熱處理的同時利用濺射法在該第四絕緣體上形成包含氧和鋁的第五絕緣體。
  2. 一種半導體裝置，包括：第一絕緣體；形成在該第一絕緣體上的第一導電體；形成在該第一導電體上的第二絕緣體；形成在該第二絕緣體上的氧化物；形成在該氧化物上的第三絕緣體；形成在該第三絕緣體上的第二導電體；形成在該第三絕緣體及該第二導電體上的第四絕緣體；以及 形成在該第四絕緣體上的第五絕緣體，其中，該氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn，該In、該M及該Zn的原子個數比為In：M：Zn=4：2：3及其附近，當相對於該In、M及Zn的原子個數比的總和的該In的原子個數比為4時，該M的原子個數比為1.5以上且2.5以下，並且該Zn的原子個數比為2以上且4以下，該氧化物包括第一結晶部和第二結晶部，該第一結晶部具有c軸配向性，該第二結晶部不具有c軸配向性，該第二絕緣體、該第三絕緣體及該第四絕緣體包含氧和矽，並且，該第一絕緣體及該第五絕緣體包含氧和鋁。
  3. 根據申請專利範圍第2項之半導體裝置，其中當對該氧化物的剖面進行電子繞射測量，並且對該氧化物的電子繞射圖案進行觀察時，該電子繞射圖案包括具有起因於該第一結晶部的繞射斑點的第一區域及具有起因於該第二結晶部的繞射斑點的第二區域，並且該第一區域的亮度的積分強度大於該第二區域的亮度的積分強度。
  4. 根據申請專利範圍第3項之半導體裝置，其中該第一區域的該亮度的積分強度大於該第二區域的該亮度的積分強度的1倍且為3倍以下。
  5. 根據申請專利範圍第2至4中任一項之半導體裝 置，其中該氧化物包括淺缺陷能階密度的峰值小於2.5×1012cm-2eV-1的區域。
  6. 根據申請專利範圍第2至4中任一項之半導體裝置，其中在該氧化物與該第三絕緣體之間包括第二氧化物，該第二氧化物包含In、M(M為Al、Ga、Y或Sn)及Zn，該氧化物包括第一結晶部和第二結晶部，該第一結晶部具有c軸配向性，該第二結晶部不具有c軸配向性，當對該氧化物的剖面進行電子繞射測量，並且對該氧化物的電子繞射圖案進行觀察時，該電子繞射圖案包括具有起因於該第一結晶部的繞射斑點的第一區域及具有起因於該第二結晶部的繞射斑點的第二區域，並且該第一區域的亮度的積分強度大於該第二區域的亮度的積分強度的1倍且為10倍以下。
TW105115818A 2016-02-05 2016-05-20 金屬氧化物膜、半導體裝置、及半導體裝置的製造方法 TWI739743B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-021172 2016-02-05
JP2016021172 2016-02-05

Publications (2)

Publication Number Publication Date
TW201729415A true TW201729415A (zh) 2017-08-16
TWI739743B TWI739743B (zh) 2021-09-21

Family

ID=59499444

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105115818A TWI739743B (zh) 2016-02-05 2016-05-20 金屬氧化物膜、半導體裝置、及半導體裝置的製造方法

Country Status (4)

Country Link
US (2) US10546960B2 (zh)
JP (4) JP6796086B2 (zh)
TW (1) TWI739743B (zh)
WO (1) WO2017134495A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017111174A1 (ja) * 2015-12-25 2017-06-29 出光興産株式会社 積層体
US10741783B2 (en) * 2018-01-25 2020-08-11 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Light emitting device and manufacturing method for the same
CN111656430B (zh) * 2018-02-01 2022-07-26 株式会社半导体能源研究所 显示装置及电子设备
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
US11081473B2 (en) * 2019-08-23 2021-08-03 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI467663B (zh) 2008-11-07 2015-01-01 Semiconductor Energy Lab 半導體裝置和該半導體裝置的製造方法
JP2010153802A (ja) * 2008-11-20 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8748224B2 (en) * 2010-08-16 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5723262B2 (ja) 2010-12-02 2015-05-27 株式会社神戸製鋼所 薄膜トランジスタおよびスパッタリングターゲット
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
WO2012169449A1 (en) 2011-06-08 2012-12-13 Semiconductor Energy Laboratory Co., Ltd. Sputtering target, method for manufacturing sputtering target, and method for forming thin film
JP2013093565A (ja) * 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
CN107591316B (zh) 2012-05-31 2021-06-08 株式会社半导体能源研究所 半导体装置
WO2014021334A1 (ja) 2012-07-30 2014-02-06 東ソー株式会社 酸化物焼結体、及びスパッタリングターゲット
TWI527230B (zh) * 2012-10-19 2016-03-21 元太科技工業股份有限公司 薄膜電晶體結構及其製作方法
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
JP2015195327A (ja) 2013-06-05 2015-11-05 株式会社半導体エネルギー研究所 半導体装置
US9806198B2 (en) 2013-06-05 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6400336B2 (ja) 2013-06-05 2018-10-03 株式会社半導体エネルギー研究所 半導体装置
US9496330B2 (en) 2013-08-02 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US20150034475A1 (en) 2013-08-02 2015-02-05 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film
TWI803081B (zh) * 2013-08-28 2023-05-21 日商半導體能源研究所股份有限公司 顯示裝置
JP6393590B2 (ja) 2013-11-22 2018-09-19 株式会社半導体エネルギー研究所 半導体装置
TWI643969B (zh) * 2013-12-27 2018-12-11 日商半導體能源研究所股份有限公司 氧化物半導體的製造方法
US10043913B2 (en) 2014-04-30 2018-08-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor film, semiconductor device, display device, module, and electronic device
JP6486712B2 (ja) * 2014-04-30 2019-03-20 株式会社半導体エネルギー研究所 酸化物半導体膜
EP2942804B1 (en) 2014-05-08 2017-07-12 Flosfia Inc. Crystalline multilayer structure and semiconductor device
US9455337B2 (en) * 2014-06-18 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN108473334B (zh) 2015-12-29 2021-03-12 株式会社半导体能源研究所 金属氧化物膜以及半导体装置
CN108474106B (zh) 2016-01-18 2021-02-26 株式会社半导体能源研究所 金属氧化物膜、半导体装置以及显示装置

Also Published As

Publication number Publication date
WO2017134495A1 (ja) 2017-08-10
JP2024112934A (ja) 2024-08-21
US10892367B2 (en) 2021-01-12
JP2021048397A (ja) 2021-03-25
TWI739743B (zh) 2021-09-21
US20190035939A1 (en) 2019-01-31
JPWO2017134495A1 (ja) 2018-12-13
JP6796086B2 (ja) 2020-12-02
JP2022172229A (ja) 2022-11-15
US10546960B2 (en) 2020-01-28
US20200119202A1 (en) 2020-04-16

Similar Documents

Publication Publication Date Title
TWI730041B (zh) 半導體裝置及其製造方法
JP6975541B2 (ja) 複合体、およびトランジスタ
JP6965000B2 (ja) 半導体装置
JP6806857B2 (ja) 半導体装置
JP6711562B2 (ja) 半導体装置
JP6845692B2 (ja) 半導体装置
TW201738978A (zh) 半導體裝置、半導體晶圓、模組、電子裝置以及其製造方法
JP6942489B2 (ja) 半導体装置、電子機器、および半導体ウエハ
TW201640683A (zh) 半導體裝置及其製造方法
US10892367B2 (en) Metal oxide film, semiconductor device, and manufacturing method of semiconductor device
JP7399233B2 (ja) 半導体装置
JP7111851B2 (ja) 表示装置
JP2020102643A (ja) 半導体装置
JP2020061567A (ja) 半導体装置
TW201727906A (zh) 電晶體、攝像裝置